デジタルアンプ
【課題】起動時にブートストラップコンデンサの充電を簡単な制御で確実に行うデジタルアンプを提供すること。
【解決手段】デジタルアンプは、直列接続された２つのスイッチング部と、所定電圧の電源供給により動作して一方のスイッチング部を駆動する第１駆動部と、所定電圧より高い電圧の電源供給によって動作して他方のスイッチング部を駆動する第２駆動部とを有し、２つのスイッチング部を交互にオンオフすることによってデジタルパルス信号を増幅する増幅部と、第２駆動部に供給する電源をブートストラップするブートストラップコンデンサと、ブートストラップコンデンサの充電を制御するブートストラップ制御部とを備える。ブートストラップ制御部は、所定電圧にブートストラップコンデンサの出力電圧を加えたブート電圧が所定値未満であれば、ブートストラップコンデンサの充電を行う。
【解決手段】デジタルアンプは、直列接続された２つのスイッチング部と、所定電圧の電源供給により動作して一方のスイッチング部を駆動する第１駆動部と、所定電圧より高い電圧の電源供給によって動作して他方のスイッチング部を駆動する第２駆動部とを有し、２つのスイッチング部を交互にオンオフすることによってデジタルパルス信号を増幅する増幅部と、第２駆動部に供給する電源をブートストラップするブートストラップコンデンサと、ブートストラップコンデンサの充電を制御するブートストラップ制御部とを備える。ブートストラップ制御部は、所定電圧にブートストラップコンデンサの出力電圧を加えたブート電圧が所定値未満であれば、ブートストラップコンデンサの充電を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、起動時にブートストラップコンデンサを充電するデジタルアンプに関する。
【背景技術】
【０００２】
Ｄ級アンプの出力段は、ＮｃｈのＭＯＳＦＥＴ（以下、単に「ＦＥＴ」という）を上下２段に組み合わせて構成されている。図３は、Ｄ級アンプの出力段の構成を示す回路図である。図３に示すように、Ｄ級アンプでは、ＰＷＭ（Pulse Width Modulation）回路１０１によって、例えばアナログオーディオ信号がデジタルパルス信号に変換される。デジタルパルス信号は、それぞれ上下２段に構成されたＦＥＴ１３１ａ，１３１ｂ及び駆動回路１３３ａ，１３３ｂを有する増幅回路１０３によって増幅された後、ＬＣ回路で構成された復調回路１０７によってアナログ信号に復号される。なお、当該Ｄ級アンプには、上段のＦＥＴ１３１ｂ用の駆動回路１３３ｂに供給する電源をブートストラップするためのブートストラップコンデンサＣｂが設けられている。
【０００３】
増幅回路１０３は、上下２段のＦＥＴ１３１ａ，１３１ｂを交互にオンオフすることによってデジタルパルス信号を増幅する。まず、下段（ローサイド側）のＦＥＴ１３１ａがオンして、上段（ハイサイド側）のＦＥＴ１３１ｂがオフすると、増幅回路１０３の出力は−Ｖｂとなり、ブートストラップコンデンサＣｂに蓄電される。次に、ローサイド側のＦＥＴ１３１ａがオフして、ハイサイド側のＦＥＴ１３１ｂがオンする際には、ブートストラップコンデンサＣｂの電圧が加わった電源がハイサイド側の駆動回路１３３ｂに供給される。
【０００４】
このように、ハイサイド側のＦＥＴ１３１ｂを駆動する際には、駆動回路１３３ｂに供給する電源をブートストラップする必要がある。したがって、予めブートストラップコンデンサＣｂを充電するために、ローサイド側のＦＥＴ１３１ａからオンする必要がある。すなわち、当該Ｄ級アンプの起動時には、ローサイド側のＦＥＴ１３１ａからオンする必要がある。
【０００５】
特許文献１には、スタートアップ前又は発振器から信号を転送する前にブートストラップコンデンサをプリチャージするブートストラップ回路を含むプリチャージ回路を有するドライバが開示されている。当該ドライバでは、タイミング回路が、ハイ側ドライバがドライブ信号を受け取る前にハイ側ドライバに給電するため、プリチャージ回路を制御するプリチャージタイミング信号を供給している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−３３７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記説明した特許文献１のドライバにはタイミング回路が必要であり、かつ、プリチャージ回路の制御シーケンスが複雑である。
【０００８】
本発明の目的は、起動時にブートストラップコンデンサの充電を簡単な制御で確実に行うことができるデジタルアンプを提供することである。
【課題を解決するための手段】
【０００９】
本発明のデジタルアンプは、アナログ信号をデジタルパルス信号に変換するデジタルパルス信号変換部と、直列接続された２つのスイッチング部、所定電圧の電源供給によって動作して前記２つのスイッチング部の一方を駆動する第１の駆動部、および前記所定電圧より高い電圧の電源供給によって動作して前記２つのスイッチング部の他方を駆動する第２の駆動部を有し、前記２つのスイッチング部を交互にオンオフすることによって前記デジタルパルス信号を増幅する増幅部と、前記第２の駆動部に供給する電源をブートストラップするブートストラップコンデンサと、前記ブートストラップコンデンサの充電を制御するブートストラップ制御部と、前記増幅部によって増幅されたデジタルパルス信号をアナログ信号に変換するアナログ信号変換部と、を備え、前記ブートストラップ制御部は、前記所定電圧に前記ブートストラップコンデンサの出力電圧を加えたブート電圧が所定値未満であれば、前記ブートストラップコンデンサの充電を行う構成を有している。
この構成により、ブートストラップコンデンサの充電を簡単な制御で確実に行うことができる。
【００１０】
また、本発明のデジタルアンプにおいて、前記ブートストラップ制御部は、前記増幅部の出力電圧に対する前記ブート電圧を監視する監視部を有し、前記ブート電圧に応じて前記ブートストラップコンデンサへの電流経路を開閉する構成を有している。
この構成により、ＡＣ電源が一時的に低下したとき又はデジタルアンプがフルパワーで動作しているときに、ブート電圧が低下しても、ブートストラップコンデンサの再充電を自動で行うことができる。また、ブートストラップコンデンサへの充電が完了すれば、充電を停止できるため消費電力の低減も可能となる。なお、監視部は、例えば、実施の形態でのツェナーダイオードＤｚである。
【発明の効果】
【００１１】
本発明に係るデジタルアンプによれば、起動時にブートストラップコンデンサの充電を簡単な制御で確実に行うことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る一実施形態のデジタルアンプの構成を示す回路図
【図２】ブート電圧Ｖｂｏｏｔが低下した際のブート電圧Ｖｂｏｏｔ及びデジタルアンプの出力を示すグラフ
【図３】Ｄ級アンプの出力段の構成を示す回路図
【図４】本発明に係る他の実施形態のデジタルアンプの構成を示す回路図
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照して説明する。
【００１４】
図１は、本発明に係る一実施形態のデジタルアンプの出力段の構成を示す回路図である。なお、図１では、図３と共通する構成要素には同じ参照符号が付されている。図１に示すデジタルアンプは、Ｄ級アンプであって、ＰＷＭ（Pulse Width Modulation）回路１０１と、増幅回路１０３と、ブートストラップコンデンサＣｂと、ブートストラップ制御回路１０５と、復調回路１０７とを備える。本実施形態のデジタルアンプが図３に示したＤ級アンプと異なる点は、ブートストラップ制御回路１０５を備えたことである。なお、図１では、負荷としてスピーカ１１１がデジタルアンプの出力端１０９に接続されている。以下、本実施形態のデジタルアンプが備える各構成要素について説明する。
【００１５】
ＰＷＭ回路１０１は、図示しないマイクロフォンにより集音されたアナログオーディオ信号又は各種音源ソースからのアナログオーディオ信号をパルス幅変調してデジタルパルス信号に変換する。
【００１６】
増幅回路１０３は、上下２段に直列接続されたＦＥＴ１３１ａ，１３１ｂと、各ＦＥＴを駆動する駆動回路１３３ａ，１３３ｂとを有する。下段（ローサイド側）の駆動回路１３３ａは、ローサイド側のＦＥＴ１３１ａをスイッチング制御し、上段（ハイサイド側）の駆動回路１３３ｂは、ハイサイド側のＦＥＴ１３１ｂをスイッチング制御する。増幅回路１０３は、これら上下２段のＦＥＴ１３１を交互にオンオフすることによって、ＰＷＭ回路１０１から出力されたデジタルパルス信号を増幅する。
【００１７】
ローサイド側の駆動回路１３３ａには、正電源Ｖｃｃ（＋Ｖｃｃ）が供給される。正電源Ｖｃｃは、駆動回路１３３ａがＦＥＴ１３１ａをオン駆動するために必要な電圧であって、例えば、「−Ｖｂ＋α」（Ｖ）である。なお、−Ｖｂは負電源電圧であり、αは例えば＋５〜＋１０（Ｖ）である。一方、ハイサイド側の駆動回路１３３ｂには、正電源Ｖｂ（＋Ｖｂ）にブートストラップコンデンサＣｂの出力電圧を加えたブート電圧Ｖｂｏｏｔの電源が供給される。ハイサイド側のＦＥＴ１３１ｂは、ブート電圧Ｖｂｏｏｔが「＋Ｖｂ＋α」（Ｖ）以上であればオン駆動する。
【００１８】
ブートストラップコンデンサＣｂは、ハイサイド側の駆動回路１３３ｂに供給する電源をブートストラップするためのコンデンサである。なお、ブートストラップコンデンサＣｂの一端はハイサイド側の駆動回路１３３ｂに接続され、他端は増幅回路１０３の出力に接続されている。
【００１９】
ブートストラップ制御回路１０５は、抵抗Ｒ１と、ツェナーダイオードＤｚと、ダーリントン接続されたトランジスタＴｒ１，Ｔｒ２と、ダイオードＤ１と、抵抗Ｒ２とを有する。抵抗Ｒ１及びツェナーダイオードＤｚは、電源電圧(＋Ｖｂ)の正電源と増幅回路１０３の出力の間で直列接続されている。また、抵抗Ｒ２、ダーリントン接続されたトランジスタＴｒ１，Ｔｒ２及びダイオードＤ１は、電源電圧(＋Ｖｂ)の正電源とブートストラップコンデンサＣｂの間で直列接続されている。さらに、図１に示すように、ツェナーダイオードＤｚのカソードは、１段目のトランジスタＴｒ１のベースに接続されている。
【００２０】
以下、本実施形態のデジタルアンプの起動時におけるブートストラップ制御回路１０５の動作について説明する。
本実施形態のデジタルアンプの起動時、ローサイド側のＦＥＴ１３１ａからオン駆動した場合、増幅回路１０３の出力電圧Ｖｏは−Ｖｂとなる。このとき、ハイサイド側のＦＥＴ１３１ｂはオフ状態であるため、ブートストラップコンデンサＣｂは、ブート電圧Ｖｂｏｏｔがしきい値「Ｖｚ−２Ｖｂｅ−Ｖｆ」に到達するまで充電される（このときは、正電源(＋Ｖｃｃ)が十分に高い電圧になっていないため、正電源(＋Ｖｃｃ)からブートストラップコンデンサＣｂは充電されない。）。なお、Ｖｚは、ツェナーダイオードＤｚのカソード側の電圧であって、正電源電圧(＋Ｖｂ)から抵抗Ｒ１によって電圧降下した電圧である。Ｖｂｅは、トランジスタＴｒ１，Ｔｒ２のベース・エミッタ間電圧である。Ｖｆは、ダイオードＤ１の順方向電圧である。また、ブートストラップコンデンサＣｂの充電電流は、抵抗Ｒ２の抵抗値に依存する。
【００２１】
やがて正電源(＋Ｖｃｃ)が十分に高い電圧になると、正電源(＋Ｖｃｃ)からブートストラップコンデンサＣｂが充電され、ブート電圧Ｖｂｏｏｔがしきい値「Ｖｚ−２Ｖｂｅ−Ｖｆ」に到達すると、ダーリントン接続されたトランジスタＴｒ１，Ｔｒ２はベース・エミッタ間電圧がＶｂｅ以下となってオフ状態となり、電源電圧(＋Ｖｂ)の正電源からブートストラップコンデンサＣｂへの電流経路を遮断する。このように、ブート電圧Ｖｂｏｏｔがしきい値「Ｖｚ−２Ｖｂｅ−Ｖｆ」に到達すると、ブートストラップコンデンサＣｂの充電は停止する。
【００２２】
一方、本実施形態のデジタルアンプの起動時、ハイサイド側のＦＥＴ１３１ｂからオン駆動する場合、ブートストラップコンデンサＣｂの出力電圧が十分ではなく、ブート電圧Ｖｂｏｏｔが「＋Ｖｂ＋α」（Ｖ）未満であると、ハイサイド側の駆動回路１３３ｂはＦＥＴ１３１ｂをオン駆動できない。このとき、２つのＦＥＴ１３１ａ，１３１ｂはどちらもオフ状態であり、増幅回路１０３の出力電圧Ｖｏは０（Ｖ）に近い値となる。したがって、ブートストラップコンデンサＣｂが「Ｖｚ−２Ｖｂｅ−Ｖｆ」に満たないため充電される。その結果、ブート電圧Ｖｂｏｏｔが上がり、駆動回路１３３ｂがＦＥＴ１３１ｂをオン駆動するために必要な電圧（＋Ｖｂ＋α）を出力できる状態になると、ハイサイド側のＦＥＴ１３１ｂがオンする。但し、上記説明と同様に、ブートストラップコンデンサＣｂの充電は、ブート電圧Ｖｂｏｏｔが「Ｖｚ−２Ｖｂｅ−Ｖｆ」に等しくなると停止する。
【００２３】
復調回路１０７は、ＬＣ回路で構成され、増幅回路１０３によって増幅されたデジタルパルス信号を復調してアナログオーディオ信号に変換する。復調回路１０７によって変換されたアナログオーディオ信号は、出力端１０９を経てスピーカ１１１より出力される。
【００２４】
以上説明したように、本実施形態のデジタルアンプによれば、当該デジタルアンプの起動時に、増幅回路１０３のハイサイド側のＦＥＴ１３１ｂからオン駆動する場合であっても、起動直後からブートストラップコンデンサＣｂが充電されるためハイサイド側の駆動回路１３３ｂがＦＥＴ１３１ｂをオン駆動することが可能となる。当該機能は、ブートストラップ制御回路１０５によって実現される。ブートストラップ制御回路１０５が行う制御は、ハイサイド側のＦＥＴ１３１ｂからオン駆動する場合であっても、ローサイド側のＦＥＴ１３１ａからオン駆動する場合であっても、ブートストラップコンデンサＣｂの蓄電状態に応じて充電するといった簡単なものである。このように、当該デジタルアンプの起動時に、ブートストラップコンデンサの充電を簡単な制御で確実に行うことができる。その結果、デジタルアンプが確実に起動する。
【００２５】
ブートストラップコンデンサＣｂが十分に充電され、デジタルアンプが起動した後も上記説明した充電が継続して行われると、ローサイド側のＦＥＴ１３１ａがオン駆動している期間、無駄に電力が消費される。しかし、本実施形態では、ブートストラップコンデンサＣｂが充電されることによってブート電圧Ｖｂｏｏｔが所定値（Ｖｚ−２Ｖｂｅ−Ｖｆ）まで上がると、ブートストラップ制御回路１０５は充電を停止する。したがって、デジタルアンプの消費電力を低減できる。
【００２６】
ＡＣ電源が一時的に低下したとき又はデジタルアンプがフルパワーで動作しているときには、図２に示すように、ブート電圧Ｖｂｏｏｔが低下する。本実施形態では、ブート電圧Ｖｂｏｏｔが所定値を下回ると、ブートストラップ制御回路１０５はブートストラップコンデンサＣｂの充電を再び行う。こうして充電されたブートストラップコンデンサＣｂの出力電圧がブート電圧Ｖｂｏｏｔの低下を補うことができる。
【００２７】
なお、上記実施形態では、増幅回路１０３が上下２段に構成されたＦＥＴ１３１ａ，１３１ｂを有するが、バイポーラトランジスタ又はＩＧＢＴであっても良い。
【００２８】
なお、上記実施形態では、ハイサイド側の駆動回路１３３ｂに対してブートストラップコンデンサＣｂ及びブートストラップ制御回路１０５を設けたが、図４に示すように、ローサイド側に同様の手段を設けても良い。この場合、起動時に、ローサイド側の駆動回路１３３ａに供給する正電源(＋Ｖｃｃ)の電圧が十分でない場合であっても、確実に起動できる。なお、図４に示した電圧検出手段（ツェナーダイオードＤｚに対応）は、点線で示したように、ローサイド側の駆動回路１３３ａに供給される電圧を検出しても良い。
【００２９】
また、上記実施形態では、デジタルアンプがＰＷＭ回路１０１および復調回路１０７を含むものとして説明したが、これらをまとめて、または個別にデジタルアンプとは別体のものとして構成しても良い。
【産業上の利用可能性】
【００３０】
本発明は、起動時にブートストラップコンデンサを充電するデジタルアンプ等として有用である。
【符号の説明】
【００３１】
１０１ ＰＷＭ回路
１０３ 増幅回路
１０５ ブートストラップ制御回路
１０７ 復調回路
１３１ａ，１３１ｂ ＦＥＴ
１３３ａ，１３３ｂ 駆動回路
Ｃｂ ブートストラップコンデンサ
Ｒ１，Ｒ２ 抵抗
Ｄｚ ツェナーダイオード
Ｔｒ１，Ｔｒ２ トランジスタ
Ｄ１ ダイオード
【技術分野】
【０００１】
本発明は、起動時にブートストラップコンデンサを充電するデジタルアンプに関する。
【背景技術】
【０００２】
Ｄ級アンプの出力段は、ＮｃｈのＭＯＳＦＥＴ（以下、単に「ＦＥＴ」という）を上下２段に組み合わせて構成されている。図３は、Ｄ級アンプの出力段の構成を示す回路図である。図３に示すように、Ｄ級アンプでは、ＰＷＭ（Pulse Width Modulation）回路１０１によって、例えばアナログオーディオ信号がデジタルパルス信号に変換される。デジタルパルス信号は、それぞれ上下２段に構成されたＦＥＴ１３１ａ，１３１ｂ及び駆動回路１３３ａ，１３３ｂを有する増幅回路１０３によって増幅された後、ＬＣ回路で構成された復調回路１０７によってアナログ信号に復号される。なお、当該Ｄ級アンプには、上段のＦＥＴ１３１ｂ用の駆動回路１３３ｂに供給する電源をブートストラップするためのブートストラップコンデンサＣｂが設けられている。
【０００３】
増幅回路１０３は、上下２段のＦＥＴ１３１ａ，１３１ｂを交互にオンオフすることによってデジタルパルス信号を増幅する。まず、下段（ローサイド側）のＦＥＴ１３１ａがオンして、上段（ハイサイド側）のＦＥＴ１３１ｂがオフすると、増幅回路１０３の出力は−Ｖｂとなり、ブートストラップコンデンサＣｂに蓄電される。次に、ローサイド側のＦＥＴ１３１ａがオフして、ハイサイド側のＦＥＴ１３１ｂがオンする際には、ブートストラップコンデンサＣｂの電圧が加わった電源がハイサイド側の駆動回路１３３ｂに供給される。
【０００４】
このように、ハイサイド側のＦＥＴ１３１ｂを駆動する際には、駆動回路１３３ｂに供給する電源をブートストラップする必要がある。したがって、予めブートストラップコンデンサＣｂを充電するために、ローサイド側のＦＥＴ１３１ａからオンする必要がある。すなわち、当該Ｄ級アンプの起動時には、ローサイド側のＦＥＴ１３１ａからオンする必要がある。
【０００５】
特許文献１には、スタートアップ前又は発振器から信号を転送する前にブートストラップコンデンサをプリチャージするブートストラップ回路を含むプリチャージ回路を有するドライバが開示されている。当該ドライバでは、タイミング回路が、ハイ側ドライバがドライブ信号を受け取る前にハイ側ドライバに給電するため、プリチャージ回路を制御するプリチャージタイミング信号を供給している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−３３７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記説明した特許文献１のドライバにはタイミング回路が必要であり、かつ、プリチャージ回路の制御シーケンスが複雑である。
【０００８】
本発明の目的は、起動時にブートストラップコンデンサの充電を簡単な制御で確実に行うことができるデジタルアンプを提供することである。
【課題を解決するための手段】
【０００９】
本発明のデジタルアンプは、アナログ信号をデジタルパルス信号に変換するデジタルパルス信号変換部と、直列接続された２つのスイッチング部、所定電圧の電源供給によって動作して前記２つのスイッチング部の一方を駆動する第１の駆動部、および前記所定電圧より高い電圧の電源供給によって動作して前記２つのスイッチング部の他方を駆動する第２の駆動部を有し、前記２つのスイッチング部を交互にオンオフすることによって前記デジタルパルス信号を増幅する増幅部と、前記第２の駆動部に供給する電源をブートストラップするブートストラップコンデンサと、前記ブートストラップコンデンサの充電を制御するブートストラップ制御部と、前記増幅部によって増幅されたデジタルパルス信号をアナログ信号に変換するアナログ信号変換部と、を備え、前記ブートストラップ制御部は、前記所定電圧に前記ブートストラップコンデンサの出力電圧を加えたブート電圧が所定値未満であれば、前記ブートストラップコンデンサの充電を行う構成を有している。
この構成により、ブートストラップコンデンサの充電を簡単な制御で確実に行うことができる。
【００１０】
また、本発明のデジタルアンプにおいて、前記ブートストラップ制御部は、前記増幅部の出力電圧に対する前記ブート電圧を監視する監視部を有し、前記ブート電圧に応じて前記ブートストラップコンデンサへの電流経路を開閉する構成を有している。
この構成により、ＡＣ電源が一時的に低下したとき又はデジタルアンプがフルパワーで動作しているときに、ブート電圧が低下しても、ブートストラップコンデンサの再充電を自動で行うことができる。また、ブートストラップコンデンサへの充電が完了すれば、充電を停止できるため消費電力の低減も可能となる。なお、監視部は、例えば、実施の形態でのツェナーダイオードＤｚである。
【発明の効果】
【００１１】
本発明に係るデジタルアンプによれば、起動時にブートストラップコンデンサの充電を簡単な制御で確実に行うことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る一実施形態のデジタルアンプの構成を示す回路図
【図２】ブート電圧Ｖｂｏｏｔが低下した際のブート電圧Ｖｂｏｏｔ及びデジタルアンプの出力を示すグラフ
【図３】Ｄ級アンプの出力段の構成を示す回路図
【図４】本発明に係る他の実施形態のデジタルアンプの構成を示す回路図
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照して説明する。
【００１４】
図１は、本発明に係る一実施形態のデジタルアンプの出力段の構成を示す回路図である。なお、図１では、図３と共通する構成要素には同じ参照符号が付されている。図１に示すデジタルアンプは、Ｄ級アンプであって、ＰＷＭ（Pulse Width Modulation）回路１０１と、増幅回路１０３と、ブートストラップコンデンサＣｂと、ブートストラップ制御回路１０５と、復調回路１０７とを備える。本実施形態のデジタルアンプが図３に示したＤ級アンプと異なる点は、ブートストラップ制御回路１０５を備えたことである。なお、図１では、負荷としてスピーカ１１１がデジタルアンプの出力端１０９に接続されている。以下、本実施形態のデジタルアンプが備える各構成要素について説明する。
【００１５】
ＰＷＭ回路１０１は、図示しないマイクロフォンにより集音されたアナログオーディオ信号又は各種音源ソースからのアナログオーディオ信号をパルス幅変調してデジタルパルス信号に変換する。
【００１６】
増幅回路１０３は、上下２段に直列接続されたＦＥＴ１３１ａ，１３１ｂと、各ＦＥＴを駆動する駆動回路１３３ａ，１３３ｂとを有する。下段（ローサイド側）の駆動回路１３３ａは、ローサイド側のＦＥＴ１３１ａをスイッチング制御し、上段（ハイサイド側）の駆動回路１３３ｂは、ハイサイド側のＦＥＴ１３１ｂをスイッチング制御する。増幅回路１０３は、これら上下２段のＦＥＴ１３１を交互にオンオフすることによって、ＰＷＭ回路１０１から出力されたデジタルパルス信号を増幅する。
【００１７】
ローサイド側の駆動回路１３３ａには、正電源Ｖｃｃ（＋Ｖｃｃ）が供給される。正電源Ｖｃｃは、駆動回路１３３ａがＦＥＴ１３１ａをオン駆動するために必要な電圧であって、例えば、「−Ｖｂ＋α」（Ｖ）である。なお、−Ｖｂは負電源電圧であり、αは例えば＋５〜＋１０（Ｖ）である。一方、ハイサイド側の駆動回路１３３ｂには、正電源Ｖｂ（＋Ｖｂ）にブートストラップコンデンサＣｂの出力電圧を加えたブート電圧Ｖｂｏｏｔの電源が供給される。ハイサイド側のＦＥＴ１３１ｂは、ブート電圧Ｖｂｏｏｔが「＋Ｖｂ＋α」（Ｖ）以上であればオン駆動する。
【００１８】
ブートストラップコンデンサＣｂは、ハイサイド側の駆動回路１３３ｂに供給する電源をブートストラップするためのコンデンサである。なお、ブートストラップコンデンサＣｂの一端はハイサイド側の駆動回路１３３ｂに接続され、他端は増幅回路１０３の出力に接続されている。
【００１９】
ブートストラップ制御回路１０５は、抵抗Ｒ１と、ツェナーダイオードＤｚと、ダーリントン接続されたトランジスタＴｒ１，Ｔｒ２と、ダイオードＤ１と、抵抗Ｒ２とを有する。抵抗Ｒ１及びツェナーダイオードＤｚは、電源電圧(＋Ｖｂ)の正電源と増幅回路１０３の出力の間で直列接続されている。また、抵抗Ｒ２、ダーリントン接続されたトランジスタＴｒ１，Ｔｒ２及びダイオードＤ１は、電源電圧(＋Ｖｂ)の正電源とブートストラップコンデンサＣｂの間で直列接続されている。さらに、図１に示すように、ツェナーダイオードＤｚのカソードは、１段目のトランジスタＴｒ１のベースに接続されている。
【００２０】
以下、本実施形態のデジタルアンプの起動時におけるブートストラップ制御回路１０５の動作について説明する。
本実施形態のデジタルアンプの起動時、ローサイド側のＦＥＴ１３１ａからオン駆動した場合、増幅回路１０３の出力電圧Ｖｏは−Ｖｂとなる。このとき、ハイサイド側のＦＥＴ１３１ｂはオフ状態であるため、ブートストラップコンデンサＣｂは、ブート電圧Ｖｂｏｏｔがしきい値「Ｖｚ−２Ｖｂｅ−Ｖｆ」に到達するまで充電される（このときは、正電源(＋Ｖｃｃ)が十分に高い電圧になっていないため、正電源(＋Ｖｃｃ)からブートストラップコンデンサＣｂは充電されない。）。なお、Ｖｚは、ツェナーダイオードＤｚのカソード側の電圧であって、正電源電圧(＋Ｖｂ)から抵抗Ｒ１によって電圧降下した電圧である。Ｖｂｅは、トランジスタＴｒ１，Ｔｒ２のベース・エミッタ間電圧である。Ｖｆは、ダイオードＤ１の順方向電圧である。また、ブートストラップコンデンサＣｂの充電電流は、抵抗Ｒ２の抵抗値に依存する。
【００２１】
やがて正電源(＋Ｖｃｃ)が十分に高い電圧になると、正電源(＋Ｖｃｃ)からブートストラップコンデンサＣｂが充電され、ブート電圧Ｖｂｏｏｔがしきい値「Ｖｚ−２Ｖｂｅ−Ｖｆ」に到達すると、ダーリントン接続されたトランジスタＴｒ１，Ｔｒ２はベース・エミッタ間電圧がＶｂｅ以下となってオフ状態となり、電源電圧(＋Ｖｂ)の正電源からブートストラップコンデンサＣｂへの電流経路を遮断する。このように、ブート電圧Ｖｂｏｏｔがしきい値「Ｖｚ−２Ｖｂｅ−Ｖｆ」に到達すると、ブートストラップコンデンサＣｂの充電は停止する。
【００２２】
一方、本実施形態のデジタルアンプの起動時、ハイサイド側のＦＥＴ１３１ｂからオン駆動する場合、ブートストラップコンデンサＣｂの出力電圧が十分ではなく、ブート電圧Ｖｂｏｏｔが「＋Ｖｂ＋α」（Ｖ）未満であると、ハイサイド側の駆動回路１３３ｂはＦＥＴ１３１ｂをオン駆動できない。このとき、２つのＦＥＴ１３１ａ，１３１ｂはどちらもオフ状態であり、増幅回路１０３の出力電圧Ｖｏは０（Ｖ）に近い値となる。したがって、ブートストラップコンデンサＣｂが「Ｖｚ−２Ｖｂｅ−Ｖｆ」に満たないため充電される。その結果、ブート電圧Ｖｂｏｏｔが上がり、駆動回路１３３ｂがＦＥＴ１３１ｂをオン駆動するために必要な電圧（＋Ｖｂ＋α）を出力できる状態になると、ハイサイド側のＦＥＴ１３１ｂがオンする。但し、上記説明と同様に、ブートストラップコンデンサＣｂの充電は、ブート電圧Ｖｂｏｏｔが「Ｖｚ−２Ｖｂｅ−Ｖｆ」に等しくなると停止する。
【００２３】
復調回路１０７は、ＬＣ回路で構成され、増幅回路１０３によって増幅されたデジタルパルス信号を復調してアナログオーディオ信号に変換する。復調回路１０７によって変換されたアナログオーディオ信号は、出力端１０９を経てスピーカ１１１より出力される。
【００２４】
以上説明したように、本実施形態のデジタルアンプによれば、当該デジタルアンプの起動時に、増幅回路１０３のハイサイド側のＦＥＴ１３１ｂからオン駆動する場合であっても、起動直後からブートストラップコンデンサＣｂが充電されるためハイサイド側の駆動回路１３３ｂがＦＥＴ１３１ｂをオン駆動することが可能となる。当該機能は、ブートストラップ制御回路１０５によって実現される。ブートストラップ制御回路１０５が行う制御は、ハイサイド側のＦＥＴ１３１ｂからオン駆動する場合であっても、ローサイド側のＦＥＴ１３１ａからオン駆動する場合であっても、ブートストラップコンデンサＣｂの蓄電状態に応じて充電するといった簡単なものである。このように、当該デジタルアンプの起動時に、ブートストラップコンデンサの充電を簡単な制御で確実に行うことができる。その結果、デジタルアンプが確実に起動する。
【００２５】
ブートストラップコンデンサＣｂが十分に充電され、デジタルアンプが起動した後も上記説明した充電が継続して行われると、ローサイド側のＦＥＴ１３１ａがオン駆動している期間、無駄に電力が消費される。しかし、本実施形態では、ブートストラップコンデンサＣｂが充電されることによってブート電圧Ｖｂｏｏｔが所定値（Ｖｚ−２Ｖｂｅ−Ｖｆ）まで上がると、ブートストラップ制御回路１０５は充電を停止する。したがって、デジタルアンプの消費電力を低減できる。
【００２６】
ＡＣ電源が一時的に低下したとき又はデジタルアンプがフルパワーで動作しているときには、図２に示すように、ブート電圧Ｖｂｏｏｔが低下する。本実施形態では、ブート電圧Ｖｂｏｏｔが所定値を下回ると、ブートストラップ制御回路１０５はブートストラップコンデンサＣｂの充電を再び行う。こうして充電されたブートストラップコンデンサＣｂの出力電圧がブート電圧Ｖｂｏｏｔの低下を補うことができる。
【００２７】
なお、上記実施形態では、増幅回路１０３が上下２段に構成されたＦＥＴ１３１ａ，１３１ｂを有するが、バイポーラトランジスタ又はＩＧＢＴであっても良い。
【００２８】
なお、上記実施形態では、ハイサイド側の駆動回路１３３ｂに対してブートストラップコンデンサＣｂ及びブートストラップ制御回路１０５を設けたが、図４に示すように、ローサイド側に同様の手段を設けても良い。この場合、起動時に、ローサイド側の駆動回路１３３ａに供給する正電源(＋Ｖｃｃ)の電圧が十分でない場合であっても、確実に起動できる。なお、図４に示した電圧検出手段（ツェナーダイオードＤｚに対応）は、点線で示したように、ローサイド側の駆動回路１３３ａに供給される電圧を検出しても良い。
【００２９】
また、上記実施形態では、デジタルアンプがＰＷＭ回路１０１および復調回路１０７を含むものとして説明したが、これらをまとめて、または個別にデジタルアンプとは別体のものとして構成しても良い。
【産業上の利用可能性】
【００３０】
本発明は、起動時にブートストラップコンデンサを充電するデジタルアンプ等として有用である。
【符号の説明】
【００３１】
１０１ ＰＷＭ回路
１０３ 増幅回路
１０５ ブートストラップ制御回路
１０７ 復調回路
１３１ａ，１３１ｂ ＦＥＴ
１３３ａ，１３３ｂ 駆動回路
Ｃｂ ブートストラップコンデンサ
Ｒ１，Ｒ２ 抵抗
Ｄｚ ツェナーダイオード
Ｔｒ１，Ｔｒ２ トランジスタ
Ｄ１ ダイオード
【特許請求の範囲】
【請求項１】
アナログ信号をデジタルパルス信号に変換するデジタルパルス信号変換部と、
直列接続された２つのスイッチング部、所定電圧の電源供給によって動作して前記２つのスイッチング部の一方を駆動する第１の駆動部、および前記所定電圧より高い電圧の電源供給によって動作して前記２つのスイッチング部の他方を駆動する第２の駆動部を有し、前記２つのスイッチング部を交互にオンオフすることによって前記デジタルパルス信号を増幅する増幅部と、
前記第２の駆動部に供給する電源をブートストラップするブートストラップコンデンサと、
前記ブートストラップコンデンサの充電を制御するブートストラップ制御部と
前記増幅部によって増幅されたデジタルパルス信号をアナログ信号に変換するアナログ信号変換部とを備え、
前記ブートストラップ制御部は、前記所定電圧に前記ブートストラップコンデンサの出力電圧を加えたブート電圧が所定値未満であれば、前記ブートストラップコンデンサの充電を行うことを特徴とするデジタルアンプ。
【請求項２】
請求項１に記載のデジタルアンプであって、
前記ブートストラップ制御部は、
前記増幅部の出力電圧に対する前記ブート電圧を監視する監視部を有し、
前記ブート電圧に応じて前記ブートストラップコンデンサへの電流経路を開閉することを特徴とするデジタルアンプ。
【請求項１】
アナログ信号をデジタルパルス信号に変換するデジタルパルス信号変換部と、
直列接続された２つのスイッチング部、所定電圧の電源供給によって動作して前記２つのスイッチング部の一方を駆動する第１の駆動部、および前記所定電圧より高い電圧の電源供給によって動作して前記２つのスイッチング部の他方を駆動する第２の駆動部を有し、前記２つのスイッチング部を交互にオンオフすることによって前記デジタルパルス信号を増幅する増幅部と、
前記第２の駆動部に供給する電源をブートストラップするブートストラップコンデンサと、
前記ブートストラップコンデンサの充電を制御するブートストラップ制御部と
前記増幅部によって増幅されたデジタルパルス信号をアナログ信号に変換するアナログ信号変換部とを備え、
前記ブートストラップ制御部は、前記所定電圧に前記ブートストラップコンデンサの出力電圧を加えたブート電圧が所定値未満であれば、前記ブートストラップコンデンサの充電を行うことを特徴とするデジタルアンプ。
【請求項２】
請求項１に記載のデジタルアンプであって、
前記ブートストラップ制御部は、
前記増幅部の出力電圧に対する前記ブート電圧を監視する監視部を有し、
前記ブート電圧に応じて前記ブートストラップコンデンサへの電流経路を開閉することを特徴とするデジタルアンプ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−１６６３４６（Ｐ２０１１−１６６３４６Ａ）
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願番号】特願２０１０−２５２８９（Ｐ２０１０−２５２８９）
【出願日】平成２２年２月８日（２０１０．２．８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【出願人】（０００１１６０６８）ローランド株式会社 (175)
【Ｆターム（参考）】
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願日】平成２２年２月８日（２０１０．２．８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【出願人】（０００１１６０６８）ローランド株式会社 (175)
【Ｆターム（参考）】
[ Back to top ]