ノイズ対策回路及びインダクタ

【課題】電源迂回用のコイル素子をインダクタに対して外付けすることで、ノイズ抑制効果を保持しつつ、定格を超える電源電流にも耐えうるノイズ対策回路及びインダクタを提供する。
【解決手段】インダクタ１が送信側回路ＴＸと受信側回路ＲＸとの間のライン１２１〜１２３上に実装され、コイル素子２がグランドライン１２３に並列に接続されている。コイル素子２は電源ライン１２５からグランドライン１２３にフィードバックした直流電源を迂回させるための巻線型のチップコイルであり、リード線２６，２７を通じてグランドライン１２３に並列に接続されている。コイル素子２の直流抵抗値はインダクタ１のグランドコイル１３の直流抵抗値よりも小さく設定され、インダクタンス値はグランドコイル１３のインダクタンス値よりも大きく設定されている。

【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、コモンモードのノイズを抑制するためのインダクタを用いたノイズ対策回路及びインダクタに関するものである。
【背景技術】
【０００２】
音声回路等のノイズ対策に使用されるインダクタとして、いわゆるトリファイラ構造のインダクタがある。
図１１は、トリファイラ構造のインダクタの外観図であり、図１２は、トリファイラ構造のインダクタの等価回路図である。
図１１及び図１２に示すように、トリファイラ構造のインダクタ１００は、互いに磁気結合した３つのコイル１０１〜１０３を有している。これら３つのコイル１０１〜１０３は、フェライト等の磁性体１１０に内包され、右信号ライン用のコイル１０１の両端が、磁性体１１０外面に設けられた外部電極１１１ａ，１１１ｂに接続され、左信号ライン用のコイル１０２の両端が、外部電極１１２ａ，１１２ｂに接続され、グランドライン用のコイル１０３の両端が、外部電極１１３ａ，１１３ｂに接続されている。
このようなトリファイラ構造のインダクタは、日々改良されており、例えば、特許文献１に開示のインダクタのように、グランドライン用のコイル１０３を並列構造にして、その直列抵抗を下げ、コイル１０１，１０２との間でのクロストークを減らし、不要なノイズの発生を抑制したものもある。
【０００３】
従来、このようなトリファイラ構造のインダクタを用いたノイズ対策回路では、図１３に示すように、インダクタ１００を、送信側回路ＴＸと受信側回路ＲＸとの間に配線された右信号ライン１２１，左信号ライン１２２，グランドライン１２３に実装した構造になっている。
これにより、右信号Ｒ，左信号Ｌを送信側回路ＴＸから右信号ライン１２１，左信号ライン１２２を通じて、伝送すると、これらの右信号Ｒ，左信号Ｌが、受信側回路ＲＸで受信された後、グランドライン１２３に送出される。そして、コモンモードのノイズ電流が送信側回路ＴＸからこれらのライン１２１〜１２３に送出されると、インダクタ１００によって、抑制されるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−０３０９４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記した従来のノイズ対策回路では、次のような問題がある。
図１３に示す送信側回路ＴＸと受信側回路ＲＸとを繋ぐ伝送路が、右信号ライン１２１，左信号ライン１２２，グランドライン１２３だけで構成されている場合には、なんら問題がない。しかしながら、伝送路が、これらのライン以外に、電源ライン１２５が加わった構成になると、直流電源Ｖが電源ライン１２５を通じて送信側回路ＴＸから受信側回路ＲＸに送られた後、グランドライン１２３に送出される。
グランドライン１２３には、右信号Ｒや左信号Ｌがフィードバックされており、これに加えて、直流電源Ｖが重畳されると、グランドライン１２３に大電流が流れることとなり、インダクタ１００のコイル１０３の電流許容値を超えてしまうおそれがある。
さらに、大きな直流電源Ｖが磁性体１１０内のコイル１０３を流れると、磁性体１１０が磁気飽和して、インダクタ１００のインダクタンスが低下してしまい、インダクタ１００のノイズ抑制効果が著しく劣化するおそれがある。
【０００６】
この発明は、上述した課題を解決するためになされたもので、電源迂回用のコイル素子をインダクタに対して外付けすることで、ノイズ抑制効果を保持しつつ、定格を超える電源電流にも耐えうるノイズ対策回路及びインダクタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、請求項１の発明は、第１及び第２の信号用コイルと１つのグランド用コイルとから成るトリファイラ構造を有するインダクタを、送信側回路と受信側回路とを接続する第１及び第２の信号用ラインと１本のグランド用ラインとに実装したノイズ対策回路であって、インダクタの外部端子が第１及び第２の信号用ラインとグランド用ラインに接続されて、第１及び第２の信号用コイルとグランド用コイルとが第１及び第２の信号用ラインとグランド用ラインとにそれぞれ接続され、グランド用コイルの直流抵抗値よりも小さな直流抵抗値を有し且つグランド用コイルのインダクタンス値よりも大きなインダクタンス値を有するコイル素子が、インダクタのグランド用コイルと並列になるように上記グランド用ラインに接続されている構成とした。
かかる構成により、信号を第１及び第２の信号ラインを通じて送信側回路から受信側回路に送信すると、この信号が、グランド用ラインを通じて受信側回路から送信側回路に戻される。
かかる状態では、インダクタの第１及び第２の信号用コイルを流れる信号の向きと、グランド用コイルを流れる信号の向きが逆向きであるので、インダクタのインピーダンスは高くならず、信号は抑制されることなく、インダクタを通過する。
しかし、ノイズ電流が第１及び第２の信号用ラインとグランド用ラインに生じると、ノイズ電流が、インダクタの第１及び第２の信号用コイルとグランド用コイルを同方向に流れるため、インダクタのインピーダンスが高くなって、ノイズ電流はインダクタによって抑制される。
また、信号を、第１及び第２の信号ラインを通じて送信側回路から受信側回路に送信すると共に、直流電源を、電源用ラインを通じて送信側回路から受信側回路に送信すると、信号と直流電源とが、１本のグランド用ラインを通じて受信側回路から送信側回路に送られる。
かかる場合に、１本のグランド用ラインを流れる信号と直流電源とが、インダクタのグランド用コイルに入力すると、グランド用コイルの電流許容値を超えてしまうおそれがある。また、インダクタが磁性体で構成されている場合には、直流電源によって、磁性体が磁気飽和し、インダクタのインダクタンスが低下するおそれがある。
しかし、この発明では、グランド用コイルの直流抵抗値よりも小さな直流抵抗値を有し且つグランド用コイルのインダクタンス値よりも大きなインダクタンス値を有するコイル素子を、インダクタのグランド用コイルと並列になるようにグランド用ラインに接続しているので、直流電源は、グランド用ラインからインダクタに入力する前段で、インダクタ外部のコイル素子に流れ込み、このコイル素子を通って、グランド用ラインに戻る。したがって、受信側回路からグランド用ラインに送り出された直流電源は、コイル素子側に迂回し、グランド用ラインのみを通じて送信側回路に戻ることとなる。
この結果、受信側回路からグランド用ラインに送り出された信号は、インダクタのグランド用コイルを通って、送信側回路に戻り、直流電源は、インダクタのグランド用コイルを通らずに、送信側回路に戻る。
したがって、許容値を超える電流がインダクタのグランド用コイルに入力することもなく、インダクタのインダクタンス値が直流電源によって低下するという事態も生じない。
【０００８】
請求項２の発明は、請求項１に記載のノイズ対策回路において、インダクタは、積層型インダクタ又は薄膜型インダクタのいずれかである構成とした。
【０００９】
請求項３の発明は、第１及び第２の信号用コイルと１つのグランド用コイルとが磁性体に内包されたトリファイラ構造をなし、第１の信号用コイルの両端にそれぞれ接続された第１及び第２の外部電極と第２の信号用コイルの両端にそれぞれ接続された第３及び第４の外部電極とグランド用コイルの両端にそれぞれ接続された第５及び第６の外部電極とが磁性体外面に設けられた積層型のインダクタであって、グランド用コイルの直流抵抗値よりも小さな直流抵抗値を有し且つグランド用コイルのインダクタンス値よりも大きなインダクタンス値を有するコイル素子が、磁性体の外面に取り付けられ、その両端子が第５及び第６の外部電極にそれぞれ接続されている構成とした。
かかる構成により、インダクタの第１及び第２の外部電極を第１の信号用ラインに半田付け等で接続すると共に、第３及び第４の外部電極を第２の信号用ラインに接続し、且つ、第５及び第６の外部電極をグランド用ラインに接続することで、インダクタを、送信側回路と受信側回路間のラインに実装することができる。
かかる状態で、信号を、第１及び第２の信号ラインを通じて送信側回路から受信側回路に送信すると共に、直流電源を、電源用ラインを通じて送信側回路から受信側回路に送信すると、信号と直流電源とが、１本のグランド用ラインを通じて受信側回路から送信側回路に送られる。すると、信号が、第５の外部電極からインダクタのグランド用コイルに入り、第６の外部電極からグランド用ラインに送出される。一方、直流電源は、第５の外部電極からコイル素子側に流れ、インダクタのグランド用コイル内には入らない。そして、直流電源は、コイル素子内を通って、第６の外部電極からグランド用ラインに送出される。
したがって、この発明のインダクタを用いることにより、インダクタ内への許容値を超える電流の流入や、磁性体の磁気飽和によるインダクタンス値の低下を防止することができる。
【発明の効果】
【００１０】
以上詳しく説明したように、この発明によれば、グランド用ライン上の電源をインダクタのグランド用コイルを通さずに、送信側回路に戻すことができるので、ノイズ抑制効果を保持しつつ、定格を超える電源電流にも耐えうるノイズ対策回路及びインダクタを提供することができるという優れた効果がある。
特に積層型インダクタや薄膜型インダクタに対して、この発明を適用することで、直流抵抗値を増加させることなく、インダクタ部品の低背化を図ることができるという効果も得ることができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の第１実施例に係るノイズ対策回路を示す斜視図である。
【図２】図１に示すノイズ対策回路の等価回路図である。
【図３】ノイズ対策回路に適用されるインダクタの分解斜視図である。
【図４】コイル素子を示す平面図である。
【図５】ノイズ対策回路の動作説明図である。
【図６】インピーダンス測定で用いた回路図である。
【図７】直流抵抗測定で用いた回路図である。
【図８】インピーダンス特性を示す線図である。
【図９】この発明の第２実施例に係るインダクタの外観図である。
【図１０】図９のインダクタの等価回路図である。
【図１１】トリファイラ構造のインダクタの外観図である。
【図１２】トリファイラ構造のインダクタの等価回路図である。
【図１３】図１１のインダクタを用いた従来のノイズ対策回路の等価回路図である。
【発明を実施するための形態】
【００１２】
以下、この発明の最良の形態について図面を参照して説明する。
【００１３】
（実施例１）
図１は、この発明の第１実施例に係るノイズ対策回路を示す斜視図であり、図２は、図１に示すノイズ対策回路の等価回路図であり、図３は、ノイズ対策回路に適用されるインダクタの分解斜視図であり、図４は、コイル素子を示す平面図である。
【００１４】
図１及び図２に示すように、この実施例は、音声回路に適用したノイズ対策回路であり、第１の信号用ラインとしての右信号ライン１２１と第２の信号用ラインとしての左信号ライン１２２とグランド用ラインとしてのグランドライン１２３と電源用ラインとしての電源ライン１２５とが、送信側回路ＴＸと受信側回路ＲＸとの間に接続され、インダクタ１が、これら右信号ライン１２１，左信号ライン１２２及びグランドライン１２３の上に実装され、コイル素子２が、グランドライン１２３に接続されている。
【００１５】
図３に示すように、インダクタ１は、トリファイラ構造の積層型インダクタである。なお、図３では、２つの信号用コイルとグランド用コイルを上下に離して表示したため、磁性体を、これらのコイルを内包するように厚く表示しているが、実際は、コイル同士が近づいており、磁性体の厚さも薄く設定されている。
インダクタ１は、磁性層と電極パターンとを交互に積層して形成した積層型インダクタであり、第１の信号用コイルとして信号コイル１１と第２の信号用コイルとしての信号コイル１２とグランド用コイルとしてのグランドコイル１３と、これらを内包した磁性体１０を有している。これらコイル１１〜１３は電流導通時に磁気的結合するトリファイラ構造をなし、信号コイル１１の両端１１ａ，１１ｂには、第１及び第２の外部電極としての外部電極１４Ａ，１４Ｂが接続されている。また、信号コイル１２の両端１２ａ，１２ｂには、第３及び第４の外部電極としての外部電極１５Ａ，１５Ｂが接続され、グランドコイル１３の両端１３ａ，１３ｂには、第５及び第６の外部電極としての外部電極１６Ａ，１６Ｂが接続されている。
そして、外部電極１４Ａ，１４Ｂが、図１及び図２に示すように、右信号ライン１２１に半田等で接続され、外部電極１５Ａ，１５Ｂが、左信号ライン１２２に半田等で接続され、外部電極１６Ａ，１６Ｂが、グランドライン１２３に半田等で接続されている。
【００１６】
コイル素子２は、図１に示すように、巻線型のチップコイルである。
具体的には、図４に示すように、コイル素子２は、磁性のコア２０を有しており、巻線２５が、コア２０の巻芯部２１に巻回され、その両端２５ａ，２５ｂが、コア２０両端の鍔部２２，２３に設けられた外部端子２２ａ，２３ａに半田等で接続されている。
このようなコイル素子２は、図１に示すように、リード線２６，２７を通じてグランドライン１２３に接続されている。具体的には、コイル素子２の外部端子２２ａから引き出されたリード線２６の先端が外部電極１６Ａ側のグランドライン１２３に接続され、外部端子２３ａから引き出されたリード線２７の先端が外部電極１６Ｂ側のグランドライン１２３に接続されている。つまり、コイル素子２は、インダクタ１のグランドコイル１３と並列になるように、グランドライン１２３に接続されている。
このようなコイル素子２の直流抵抗値は、インダクタ１のグランドコイル１３の直流抵抗値よりも小さく設定されている。つまり、直流電流が、グランドコイル１３よりもコイル素子２側に流れやすくなっている。また、コイル素子２のインダクタンス値は、グランドコイル１３のインダクタンス値よりも大きく設定されている。つまり、高周波の電流がコイル素子２側に流れないように設定されている。
【００１７】
次に、この実施例のノイズ対策回路が示す作用及び効果について説明する。
図５は、ノイズ対策回路の動作説明図である。
図５に示すように、右信号Ｒ，左信号Ｌを、右信号ライン１２１，左信号ライン１２２に送り出し、直流電源Ｖを電源ライン１２５に送り出すと、信号Ｒ，Ｌが、受信側回路ＲＸからグランドライン１２３を通じて送信側回路ＴＸ側にフィードバックされる。
一方、直流電源Ｖも、１本のグランドライン１２３を信号Ｒ，Ｌと共にインダクタ１に向かってフィードバックされる。
このとき、インダクタ１の前段にコイル素子２が設けられているので、グランドライン１２３から分流した信号Ｒ，Ｌが、コイル素子２側に向かうと、高インダクタンス値のコイル素子２によって抑制される。このため、高周波の信号Ｒ，Ｌは、コイル素子２に入力せずに、低インダクタンス値のグランドコイル１３内に流入する。
一方、直流電源Ｖは、インダクタ１に向かうと、高直流抵抗値のグランドコイル１３によって抑制される。このため、直流電源Ｖは、インダクタ１に入力せずに、低直流抵抗値のコイル素子２内に流入する。
したがって、受信側回路ＲＸからグランドライン１２３に送り出された信号Ｒ，Ｌは、インダクタ１を通過して、送信側回路ＴＸに戻り、受信側回路ＲＸからグランドライン１２３に送り出された直流電源Ｖは、コイル素子２側に迂回し、グランドライン１２３のみを通じて送信側回路ＴＸに戻る。
この結果、許容値を超える直流電源Ｖがインダクタ１のグランドコイル１３に入力することもなく、インダクタ１のインダクタンス値が直流電源Ｖによって低下するという事態を防止することができる。
【００１８】
以上のように、この実施例のノイズ対策回路は、グランドライン１２３上の直流電源Ｖを、インダクタ１を通さずに、送信側回路ＴＸに戻すことができるので、インダクタ１のノイズ抑制効果を保持しつつ、定格を超える電源電流にも耐えうる効果を奏する。
また、インダクタ１として、積層型インダクタを適用して低背化を図っているが、インダクタ１を薄くするに応じて、コイル１１〜１３の直流抵抗値が大きくなってしまい、好ましいことではない。しかし、この実施例のように、インダクタ１の外部にコイル素子２を設けることで、インダクタ１内の直流抵抗値の一部をコイル素子２によって分担することができるので、インダクタ１の直流抵抗値を増加させることなく、インダクタ１の低背化を図ることができるという効果もある。
【００１９】
なお、例えば、送信側回路ＴＸから受信側回路ＲＸに向かう同方向の高周波のノイズ電流がライン１２１〜１２３に発生し、インダクタ１に入力した場合には、このノイズ電流は、インダクタ１によって抑制される。また、ノイズ電流の一部がコイル素子２側に分流した場合においても、コイル素子２が高インダクタンス値を有しているので、コイル素子２によって抑制される。
つまり、ノイズ対策回路が、コイル素子２を備えることによって、ノイズ抑制効果が損なわれることはない。
【００２０】
発明者は、かかる効果を確認すべく、次のような実験を行った。
図６は、インピーダンス測定で用いた回路図であり、図７は、直流抵抗測定で用いた回路図であり、図８は、インピーダンス特性を示す線図である。
発明者は、この実験において、インダクタ１として、コアの透磁率が約６００で、巻線の巻数が７回巻きの巻線型インダクタを用いた。また、コイル素子２として、村田製作所の製造番号ＬＱＷ１８ＣＮＲ６５を用いた。
【００２１】
まず、インピーダンス測定を行った。
具体的には、図６の（ａ）に示すように、上記設定のインダクタ１のみをライン１３０に実装した。このとき、インダクタ１内の信号コイル１１，１２及びグランドコイル１３が並列に接続されるように、外部電極１４Ａ，１４Ｂ〜１６Ａ，１６Ｂを１本のライン１３０に接続した。
そして、周波数１ＭＨｚ〜１ＧＨｚの範囲の電流を、ライン１３０に送って、インピーダンスを測定したところ、図８の実線で示すインピーダンス特性曲線Ｓ１を得た。
次に、図６の（ｂ）に示すように、コイル素子２をライン１３０に外付けした状態で、上記と同様の測定を行ったところ、図８の破線で示すインピーダンス特性曲線Ｓ２を得た。
この結果から明らかなように、コイル素子２を外付けした本実施例の回路構造においても、インダクタ１のみの回路構造の場合と遜色ないインピーダンスが得られている。つまり、ノイズ対策回路が、コイル素子２を備えることによって、ノイズ抑制効果が損なわれることはないということを確認することができた。
なお、外付けのコイル素子２のインピーダンス（具体的にはインダクタンス値）が高いほど、ノイズ対策回路のインピーダンスが、インダクタ１のみの回路構造の場合のインピーダンスに近づくため、コイル素子２のインピーダンスは、ノイズを除去したい周波数において可能な限り高くすることが望ましい。
【００２２】
次に、直流抵抗の測定を行った。
具体的には、図７の（ａ）に示すように、インダクタ１のみをライン１３０に実装した。このとき、外部電極１６Ａ，１６Ｂのみを１本のライン１３０に接続して、信号コイル１１，１２が断状態になり、且つグランドコイル１３のみがライン１３０に接続されるようにした。そして、かかる回路構造の直流抵抗値を測定したところ、その値は、１．５Ωであった。
次に、図７の（ｂ）に示すように、コイル素子２をライン１３０に外付けした状態で、上記と同様の測定を行ったところ、その値が、０．３Ωになり、約２０％に低下した。
すなわち、本実施例の回路構造をとることにより、許容値よりも大きな電流を、この実施例のノイズ対策回路に流すことができることを確認することができた。
【００２３】
（実施例２）
次に、この発明の第２実施例について説明する。
図９は、この発明の第２実施例に係るインダクタの外観図であり、図１０は、図９のインダクタの等価回路図である。
図９及び図１０に示すように、この実施例のインダクタ１は、コイル素子２を磁性体１０の上面に有している。
具体的には、外部端子２２ａ，２３ａを磁性体１０の上面側に向けて、コイル素子２を磁性体１０上に載置し、外部端子２２ａ，２３ａを外部電極１６Ａ，１６Ｂにそれぞれ接続した。
【００２４】
かかる構成により、インダクタ１の外部電極１４Ａ，１４Ｂを図１に示した右信号ライン１２１に半田付けすると共に、外部電極１５Ａ，１５Ｂを左信号ライン１２２に半田付けし、且つ、外部電極１６Ａ，１６Ｂをグランドライン１２３に半田付けすることで、コイル素子２を有したインダクタ１を、送信側回路ＴＸと受信側回路ＲＸのライン１２１〜１２３上に実装することができる。
これにより、受信側回路ＲＸからグランドライン１２３に戻った直流電源Ｖ（図５参照）が、インダクタ１の外部電極１６Ａ，１６Ｂと外部端子２２ａ，２３ａとを通じてコイル素子２を流れる。したがって、直流電源Ｖは、インダクタ１内には流入しない。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【００２５】
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記実施例では、インダクタ１として、積層型インダクタを適用した例を示したが、これに限定されるものでなく、薄膜型インダクタや巻線型インダクタもインダクタ１として適用することができる。
また、上記実施例では、コイル素子２として巻線型コイルを適用した例を示したが、積層型のコイル素子、薄膜型のコイル素子をも適用することができる。
さらに、上記第２実施例では、コイル素子２の外部端子２２ａ，２３ａをインダクタ１の外部電極１６Ａ，１６Ｂに直接接続した例を示したが、コイル素子２の外部端子２２ａ，２３ａとインダクタ１の外部電極１６Ａ，１６Ｂとをリード線等を介して接続してもよい。
【符号の説明】
【００２６】
１…インダクタ、２…コイル素子、１０…磁性体、１１，１２…信号コイル、１１ａ〜１３ａ，１１ｂ〜１３ｂ，２５ａ，２５ｂ…両端、１３…グランドコイル、１４Ａ〜１６Ａ，１４Ｂ〜１６Ｂ…外部電極、２０…コア、２１…巻芯部、２２，２３…鍔部、２２ａ，２３ａ…外部端子、２５…巻線、２６，２７…リード線、１２１，１２２…右信号ライン、１２３…グランドライン、１２５…電源ライン、１３０…ライン、２０００…特開、Ｌ…左信号、Ｒ…右信号、ＲＸ…受信側回路、ＴＸ…送信側回路、Ｖ…直流電源。

【特許請求の範囲】
【請求項１】
第１及び第２の信号用コイルと１つのグランド用コイルとから成るトリファイラ構造を有するインダクタを、送信側回路と受信側回路とを接続する第１及び第２の信号用ラインと１本のグランド用ラインとに実装したノイズ対策回路であって、
上記インダクタの外部端子が上記第１及び第２の信号用ラインとグランド用ラインに接続されて、上記第１及び第２の信号用コイルとグランド用コイルとが第１及び第２の信号用ラインとグランド用ラインとにそれぞれ接続され、
上記グランド用コイルの直流抵抗値よりも小さな直流抵抗値を有し且つグランド用コイルのインダクタンス値よりも大きなインダクタンス値を有するコイル素子が、上記インダクタのグランド用コイルと並列になるように上記グランド用ラインに接続されている、
ことを特徴とするノイズ対策回路。
【請求項２】
請求項１に記載のノイズ対策回路において、
上記インダクタは、積層型インダクタ又は薄膜型インダクタのいずれかである、
ことを特徴とするノイズ対策回路。
【請求項３】
第１及び第２の信号用コイルと１つのグランド用コイルとが磁性体に内包されたトリファイラ構造をなし、上記第１の信号用コイルの両端にそれぞれ接続された第１及び第２の外部電極と上記第２の信号用コイルの両端にそれぞれ接続された第３及び第４の外部電極と上記グランド用コイルの両端にそれぞれ接続された第５及び第６の外部電極とが磁性体外面に設けられた積層型のインダクタであって、
上記グランド用コイルの直流抵抗値よりも小さな直流抵抗値を有し且つグランド用コイルのインダクタンス値よりも大きなインダクタンス値を有するコイル素子が、上記磁性体の外面に取り付けられ、その両端子が上記第５及び第６の外部電極にそれぞれ接続されている、
ことを特徴とするインダクタ。

【図１】