パワー半導体モジュール製造方法
【課題】パワー半導体モジュールの動作中に生じる高温度の変動を伴う頻繁な温度変化に対する耐性を改善する。
【解決手段】パワー半導体モジュール1において、銅含有第1のはんだ付け母材20b、接続層14、および、銅含有第2のはんだ付け母材119は、連続的に配置されて、固定して互いに接続されている。上記接続層は、少なくとも90重量%の金属間化合物銅錫相の一部を有する。このようなパワー半導体モジュールを製造するために、2つの上記はんだ付け母材と、これら2つのはんだ付け母材の間に配置されたはんだとを、所定の圧力で互いに加圧しあい、該はんだを溶融させる。所定の時間が終了した後、この液状のはんだから拡散された銅および錫が、金属間化合物銅錫相を含む接続層を形成する。該接続層の一部は、上記はんだ層から生成された接続層の少なくとも90重量%である。
【解決手段】パワー半導体モジュール1において、銅含有第1のはんだ付け母材20b、接続層14、および、銅含有第2のはんだ付け母材119は、連続的に配置されて、固定して互いに接続されている。上記接続層は、少なくとも90重量%の金属間化合物銅錫相の一部を有する。このようなパワー半導体モジュールを製造するために、2つの上記はんだ付け母材と、これら2つのはんだ付け母材の間に配置されたはんだとを、所定の圧力で互いに加圧しあい、該はんだを溶融させる。所定の時間が終了した後、この液状のはんだから拡散された銅および錫が、金属間化合物銅錫相を含む接続層を形成する。該接続層の一部は、上記はんだ層から生成された接続層の少なくとも90重量%である。
【発明の詳細な説明】
【発明の詳細な説明】
【0001】
〔技術分野〕
本発明は、パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップに関する。
【0002】
〔発明の背景〕
パワー半導体モジュールとは、多数のはんだ付けされた接続部を含むものであり、この極めて多様な部材は、固定されて、永続的に互いに接合されている必要がある。該パワー半導体モジュールの動作中に生じる高温度のため、および、高温度の変動を伴う頻繁な温度変化のため、このはんだ付けされた接合部は過酷に用いられ、これによって、パワー半導体モジュールの耐用年数は制限される。特に、少なくとも一方のはんだ付け母材(例えば、セラミック基板のメタライゼーション)が高い表面粗度を有しているならば、各はんだ付け接合部は、温度サイクルに対して敏感である。高い表面粗度によって生じる問題を回避するために、多くの場合、はんだ付け母材の表面は、研磨されている必要がある。
【0003】
〔発明の概要〕
一実施形態によれば、新規の半導体電力モジュールでは、第1の銅含有はんだ付け母材、接続層、および、第2の銅含有はんだ付け母材が連続的に配置されて、互いに固定して接続されている。該第1のはんだ付け母材は、該接続層に直接接する第1の表面を有し、該第2のはんだ付け母材は、該接続層に直接隣接して終結する第2の表面を有し、該接続層は、少なくとも90体積%で金属間化合物銅錫相の一部を含んでいる。
【0004】
さらに、新規の半導体チップを開示する。該半導体チップは、表面を有する半導体基材を含み、該表面には、上記半導体チップから始まって、バッファ層、拡散障壁層、および、銅含有金属層が連続的に配置されている。
【0005】
さらに、パワー半導体モジュールの新規の製造方法を開示する。該パワー半導体モジュール内に、第1の銅(Cu)含有はんだ付け母材、接続層、および、第2の銅(Cu)含有はんだ付け母材を、以下のステップによって連続的に配置する。このステップは、第1の銅(Cu)含有はんだ付け母材、錫(Sn)含有はんだ、および第2の銅(Cu)含有はんだ付け母材を用意する工程と、該はんだを該第1のはんだ付け母材と該第2のはんだ付け母材との間に配置する工程と、該はんだを、該はんだの元の融点よりも高いと同時に415℃以下である温度まで加熱することによって、該はんだを溶融する工程と、該第1のはんだ付け母材および該第2のはんだ付け母材、並びに、これら2つのはんだ付け母材間に配置されたはんだを、0.5N/mm2〜3N/mm2の所定の圧力によって互いに加圧しあう工程と、この加圧工程中の該はんだの温度を、少なくとも0.1秒〜10秒の時間、該はんだの融点よりも上であると同時に400℃以下の温度に保持する工程とから成る。
【0006】
〔図面の簡単な説明〕
本発明は、以下の図面および明細書を参照することによって、より良く理解することが可能である。図面の部材は、必ずしも縮尺される必要はなく、図面の部材は、むしろ、本発明の原理を説明するために強調したものである。さらに、本図面では、同様の参照番号は、対応する部分を指す。
【0007】
図1は、複数のはんだ付け接合部を有するパワー半導体モジュールを示す縦断面図であり、各該はんだ付け接合部は、少なくとも90体積%で金属間化合物銅錫相の一部を有する接続層を含む。
【0008】
図2は、半導体チップが取り付けられた、図1によるパワー半導体モジュールの基板の拡大部分を示す縦断面図である。
【0009】
図3は、まだ取り付けられていない半導体チップの一部を示す縦断面図であり、該半導体チップ上には、銅含有金属層が配置され、該銅含有金属層上に直接隣接して、錫含有はんだ層が配置されている。
【0010】
図4は、図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【0011】
図5は、上記金属間化合物銅錫相を示す相図である。
【0012】
図6は、上述のはんだ付け工程の異なるステップにおける、互いにはんだ付けされた2つのはんだ付け母材を示す縦断面図である。
【0013】
図7は、はんだの温度の時間的特性と、はんだ接続部を製造する間に上記はんだ付け母材に加圧される圧力との第1の実施形態を示す図である。
【0014】
図8は、はんだの温度の時間的特性と、はんだ接続部を製造する間に、上記はんだ付け母材に加圧される圧力との第2の実施形態を示す図である。
【0015】
図9は、はんだ接続部を製造する間に、上記はんだ付け母材に加圧される圧力の異なる時間的特性を示す図である。
【0016】
図10は、表面のメタライゼーションの実施形態によって、表面粗度Rzを求める方法を説明するための図である。
【0017】
〔発明の詳細な説明〕
図1は、複数のはんだ付け接合部を有するパワー半導体モジュール1を示す縦断面図であり、各銅含有はんだ付け母材対20b/12b、12a/19、119/9は、その間に位置している接続層214、14、または114によって、それぞれ接合されている。各接続層214、14、または114は、少なくとも90体積%で金属間化合物銅錫相の一部を含む。
【0018】
パワー半導体モジュール1は、銅含有被膜20bを有するベースプレート20aを含み、該銅含有被膜上には、基板12が配置されている。銅含有被膜20bの代わりに、銅を含むか、または、銅から成るベースプレートを設けてもよい。
【0019】
基板12は、電気的に絶縁している導熱性の高いキャリア12c(例えば、Al2O3のようなセラミック)を含み、該キャリアには、銅を含むか、または、銅から成る構造化された金属層12aと、銅を含むか、または、銅から成る金属層12bとが、互いに向かい合って位置する2つの面上に配置されている。
【0020】
これら各基板12上には、1つまたは数個の半導体チップが、半導体基板18と共に配置されており、該半導体基板は、互いに向かい合って位置する2つの側面の少なくとも1つの側面上に、チップメタライゼーション19、119を含む。上記半導体チップは、基板12に面していない面において、コンタクトワイヤ9によって接触されている。コンタクトワイヤ9は、構造化されたメタライゼーション12aの複数の部分、同一または別の基板12上のさらなる半導体チップのメタライゼーション、2つ以上の基板12を接合するための金属母線7、外部の負荷接続部2、または、外部の制御接続部3に、電気的に接続、および/または、機械的に接合されていることが可能である。
【0021】
被膜20bを有するベースプレート20aは、側壁20cおよび前壁20dと共に、パワー半導体モジュール1のハウジングを形成する。パワー半導体モジュール1は、周囲条件の影響、特に湿気および埃の浸透に対して保護するためと同時に、絶縁特性を増大させるために、軟らかいシーリングコンパウンド6、および、堅いシーリングコンパウンド5を任意により有する鋳造物である。軟らかいシーリングコンパウンド6は、ベースプレート20aおよびその被膜20bから、少なくとも上記半導体チップの上表面を超えて伸びている。堅いシーリングコンパウンド5は、軟らかいシーリングコンパウンド6の上の、ベースプレート20a、20bから離反した面上に配置されている。図2は、鋳造の前の、図1によるパワー半導体モジュール1の拡大部分をより詳細に示す図である。
【0022】
図1および図2によるパワー半導体モジュール1の製造を、複数のステップにより行う。第1のステップでは、基板12に、1つまたは多数の半導体チップを取り付ける。このために、接続層14をそれぞれ設ける。この接続層14は、該半導体チップの半導体基板18の下面のメタライゼーション19に隣接して終結すると共に、基板12の上面のメタライゼーション12aに隣接して終結している。このようにして取り付けられた各基板12は、1つのユニットを形成する。電気的に接触させるために、任意の第2のステップでは、この取り付けられた基板12の複数の半導体チップを、その上部において、コンタクトワイヤ9によって接続させることが可能である。
【0023】
第3のステップでは、状況に応じて複数の半導体チップが取り付けられた1つ以上の各基板12を、接続層214によって、ベースプレート20a、20bに、固定して接合させる。1つ以上の基板12は、共通の接続層214の代わりに、個々の接続層を含んでもよい。
【0024】
各接続層14、114、214は、少なくとも90体積%で金属間化合物銅錫相の一部を含む。従って、該金属間化合物銅錫相を形成する銅は、互いに接合されると共に、各接続層14、114、214に直接隣接して終結する2つのはんだ付け母材から、少なくとも実質的には放出される。接続層14の場合には、これら母材は、メタライゼーション12aおよびチップメタライゼーション19であり、接続層114の場合には、これら母材は、チップメタライゼーション119の上面およびコンタクトワイヤ9であり、接続層214の場合には、基板12の下面のメタライゼーション12b、および、ベースプレート20a、20bである。コンタクトワイヤ9は、銅(例えば合金の銅被膜の形)を含むか、または、銅から成る。
【0025】
金属間化合物銅錫相を少なくとも90体積%で有する、このような接続層14、114、214による接続部の製造について、以下に、図3による半導体チップを用いて詳細に説明する。該半導体チップは、図1および図2による基板12の上面において、図4に示した多数のステップによって、メタライゼーション12aに、機械的に接合されると共に、電気的に接続される。
【0026】
図3は、半導体基板18を有する半導体チップの一部を示す縦断面図である。該半導体基板では、その下面から、チップメタライゼーション19が設けられており、該チップメタライゼーション内には、任意のバッファ層15、任意の拡散障壁層16、任意のシード層17、および、銅含有金属層11が、連続的に配置されている。バッファ層15によって、熱機械応力が上記接続層から確実に除去され、該層の厚さの範囲内に確実に開放される。拡散障壁層16によって、望ましくない、原子の該半導体の能動領域内への相互拡散が、確実にその電気的パラメータを変動させることになる。バッファ層15および拡散障壁層16の代わりに、バッファ機能と拡散障壁機能とが組み合わされた単一の層を設けてもよい。
【0027】
銅含有金属層11に、錫含有はんだ層13を直接当てる。これに応じて、上記半導体チップから始まる半導体基板18の上面には、チップメタライゼーション119が設けられる。該チップメタライゼーションには、任意のバッファ層115、任意の拡散障壁層116、任意のシード層117、および、銅含有金属層111が連続的に配置されている。上記半導体チップの銅含有金属層11および111は、いずれか1つを除いて、全て任意であることに留意されたい。銅含有金属層111の上には、錫含有はんだ層113を直接当てる。
【0028】
選択的に、少なくとも1つのはんだ層13、または、はんだ層113を、各金属層11、111に、または、各チップメタライゼーション19または119に当てる代わりに、所定のはんだ付け母材、例えば図1および図2に示したような、基板12の金属層12a、または、ボンドワイヤ9に当ててもよい。はんだ層13、113を、例えば、蒸着法、スパッタリング法、または、ガルバニック堆積によって形成する。銅含有金属層11、111は、金属層11、111から、金属層11、111に隣接する合着した各はんだ層13または113の中に拡散する銅を提供して、金属間化合物銅錫相を形成するように意図されている。
【0029】
半導体チップ18は、厚さd18を有し、バッファ層15、115は、それぞれ、厚さd15、d115を有する。拡散障壁層16、116は、それぞれ、厚さd16、d116を有し、シード層17、117は、それぞれ、厚さd17、d117を有し、銅含有金属層11、111は、それぞれ、厚さd11、d111を有し、錫含有はんだ層13、113は、それぞれ、厚さd13、d113を有する。
【0030】
バッファ層15および/またはバッファ層115は、例えば、アルミニウム(Al)を含むか、または、アルミニウム(Al)から成る。バッファ層15の厚さd15、および/または、バッファ層115の厚さd115は、例えば、200nm〜700nm、例えば約400nmであり得る。
【0031】
各拡散障壁層16および/または拡散障壁層116は、チタニウム(Ti)、窒化チタン(TiN)、チタニウムタングステン(TiW)、タンタル(Ta)、窒化タンタル(TaN)のうちのちょうど1つ、ちょうど2つ、または、多数の物質を含むことが可能であるか、若しくは、各拡散障壁層16および/または拡散障壁層116は、これら物質のうちの少なくとも1つの物質から成ることが可能である。
【0032】
拡散障壁層16の厚さd16、および/または、拡散障壁層116の厚さd116は、例えば、50nm〜600nmであることが可能である。例えば、拡散障壁層16および/または拡散障壁層116は、チタニウム(Ti)を含むか、または、チタニウム(Ti)から成り、それぞれに、300nm〜500nm(例えば400nm)の厚さd16またはd116を有してもよい。
【0033】
任意のシード層17を、障壁層16と金属層11との間に配置し、任意のシード層117を、障壁層116と金属層111の間に配置する。各該任意のシード層は、銀(Ag)、金(Au)、ニッケル(Ni)、ニッケルバナジウム(NiV)、または、銅(Cu)のうちの少なくとも1つを含むか、若しくは、これら物質のうちの少なくとも1つの物質から成ることが可能である。シード層17の厚さd17、および/または、シード層117の厚さd117は、例えば、50nm〜200nmであることが可能である。特に、厚さd17、d117が、それぞれ、100nm〜200nmである場合には、シード層17および/またはシード層117は、銅(Cu)を含むか、または、銅(Cu)から成ってもよい。
【0034】
例えば、シード層17および/またはシード層117は、銀(Ag)を含むか、または、銀(Ag)から成ってもよく、従って50nm〜100nmの厚さを有する。金属層11および/または金属層111は、銅(Cu)を含むか、または、銅(Cu)から成り、従って、1μm〜30μmの厚さd11、d111をそれぞれ有する。
【0035】
はんだ13、および/または、はんだ113は、例えば、純粋な錫(Sn)から成るか、または、錫含有合金として実施され得る。該錫含有合金は、銀(Ag)、銅(Cu)、ニッケル(Ni)、インジウム(In)、ビスマス(Bi)、亜鉛(Zn)、アンチモン(Sb)、ゲルマニウム(Ge)、または、鉛(Pb)のグループのうちの、ちょうど1つ、ちょうど2つ、または、2つ以上の物質を含む。特に、はんだ13、および/または、はんだ113は、錫含有合金として実施されることが可能であり、0.1重量%〜6重量%、または、1重量%〜5重量%(例えば3.5重量%)で銀(Ag)の一部を含むことが可能である。
【0036】
例えば、金属層11および/または金属層111のそれぞれの表面粗度が、1μmと比べて小さいならば、対応する、はんだ層13の厚さd13、および/または、はんだ層113の厚さd113は、10μm以下(例えば、5μm〜15μm、4μm〜13μm、3μm〜11μm、または、2μm〜9μm)になるように選択されることが可能である。例えば、各はんだ層13またははんだ層113を上記半導体チップに接続するはんだ付け母材の表面が、8μm〜10μmの表面粗度Rzを有するならば、5μm〜10μmの厚さd13および/または厚さd113が適している。例えば、上記はんだ付け母材の表面粗度Rzが6μm〜8μmであるならば、はんだ層13の厚さd13、および、はんだ層113の厚さd113は、それぞれ、4μm〜13μmであることが特に好適であり、上記はんだ付け母材の表面粗度Rzが4μm〜6μmであるならば、はんだ層13の厚さd13、および、はんだ層113の厚さd113は、それぞれ、2μm〜9μmであることが特に好適である。表面粗度Rzを決定する方法については、図10にさらに詳細に記載する。
【0037】
各はんだ層13、113に面した、金属層11、111の面の表面粗度Rz1が、1μm以上であるならば、各はんだ層13、113の厚さd13、d113は、上述のほぼ平坦な金属層の場合よりも、厚く選択することが可能である。以下の表は、はんだ母材にはんだ付けされるはんだ層13、113の厚さd13、d113の想定可能な値を、金属層11、111の表面粗度Rz1と、該はんだ母材の表面粗度Rz2とに応じて、μmの単位に示すものである。
【0038】
【表1】
【0039】
図4aは、図3の半導体チップの一部を示す図であり、該半導体チップは、その下側に、半導体基板18、および、メタライゼーション19、並びに、メタライゼーション19に当てられたはんだ層13を含む。はんだ層13は、図1および図2に従って、銅含有金属層11と基板12の銅含有メタライゼーション12aとの間に配置される。メタライゼーション12aは、厚さd12を有し、半導体基板18の方を向いた上表面において、高い表面粗度Rzを有する。金属層11の下側は、メタライゼーション12aの表面粗度Rzと比べると粗度が低い下部表面を有している。従って、金属層11の下部表面は、ほぼ平坦に見える。
【0040】
半導体基板18のメタライゼーション11と、メタライゼーション12aとの間に、固定した永続的な接合を形成するために、メタライゼーション12a、12bを有する基板12を、図1および図2に従って、はんだ層13の融点よりも高い温度に加熱する。その後、はんだ層13およびメタライゼーション12aを、外部の所定の圧力Psを与えることによって接触させて、互いに加圧させあう。この所定の圧力は、例えば0N/mm2よりも高いと同時に5N/mm2以下であるか、または、0.5N/mm2〜1N/mm2、または、0.5N/mm2〜3N/mm2であることが可能である。これによって、図4bに示したように、加熱されたメタライゼーション12aとはんだ層13との間に、熱的接触が生成され、該はんだ層が溶融して、図4cに示した、メタライゼーション12aの表面粗度によって形成されたトレンチ12eを充填する。図3による元のはんだ層13の厚さd13は、所定の圧力Psを加圧してトレンチ12eを完全に充填するために十分なはんだ13が利用可能であると同時に、過度のはんだが、この加圧プロセス中にメタライゼーション11と12aとの間の中間領域から横方向に漏れ出さないように、選択されている。
【0041】
図4cからさらに明らかなように、はんだ13と該はんだに隣接する銅含有メタライゼーション11、12aとの間において、拡散プロセスが行われる。ここでは、銅8が、メタライゼーション11、12aから漏れ出して、この液体のはんだ13の中に拡散されて、1つ以上の金属間化合物銅錫相が、はんだ13の複数の部分13aにおいて形成される。図4c〜4eから明らかなように、金属層12aからの熱供給と外部の圧力psとを保持することによって、銅の拡散を継続させ、金属間化合物銅錫相を有する領域13aを拡大させると共に、はんだの領域13bを縮小させる。該はんだの領域13bは、金属間化合物銅錫相に変換された錫を含まない。図4dに示したように、金属間化合物銅錫相だけから成る連続橋13dが、はんだ付け母材11、12a間の局所的な距離が最小である位置において形成される。互いに離間された2つの位置において、2つの連続橋13dが形成されるとすぐに、はんだ付け母材11、12aは相互接続され、圧力pは、低減されるか、または、取り除かれる。銅8を上記はんだ内に拡散させるプロセスを継続するために、該はんだの温度は、大部分のはんだ(例えば少なくとも90体積%)が金属間化合物銅錫相に変換されるまでの一定の時間、例えば415℃よりも低いと同時に元のはんだの融点よりも高い温度に保持される。
【0042】
金属間化合物銅錫相を含む領域13a内の材料の融点は、領域13a内に存在する全金属間化合物銅錫相の最も低い融点を有する、領域13a内に存在する金属間化合物銅錫相の融点によって、はっきりと決定される。想定可能な全金属間化合物銅錫相のうち、Cu6Sn5相が、最も低い融点を有し、415℃である。これは、図5による金属間化合物銅錫相の相図より明らかである。これは、図4c〜図4eによる金属間化合物相を有する領域13が、大部分の相Cu6Sn5の融点である415℃を最も低い融点に含むことを意味している。金属間化合物相Cu6Sn5が発生しないと仮定すると、図4cおよび図4dによる部分13aの融点は、実際には676℃となり、これは金属間化合物銅錫相Cu3Snの融点である。
【0043】
はんだ13の溶融が、はんだ13の融点よりも高いと同時に415℃よりも低い温度で行われるならば、銅の拡散とこれに関連する金属間化合物銅錫相の形成とによって、領域13aでは、材料の固化が生じる。その際、図4dに従って、はんだ層13を溶融するために必要な温度よりも高い融点を有する接続層14を形成することが可能である。この液体のはんだ13内に含有される錫の一部が、すぐ間近の温度において、好適な接続層14を形成するために十分な量の1つ以上の金属間化合物銅錫相に変換されるとすぐに、外部の圧力psは、低減されるか、または、停止される。圧力psがこの構成にさらに加えられるかどうかに関係なく、上記拡散、および、これに関連する接続層14における金属間化合物銅錫相の形成は、ほぼ全ての錫(例えば少なくとも90体積%)が金属間化合物銅錫相に変換されるまで継続される。
【0044】
錫を、十分に高度に金属間化合物銅錫相に変換させるために、上記半導体チップの下面に当てられたはんだ層13の厚さを、次のように選択することが可能である。つまり、圧力psの影響の下で形成される金属層11、12a間の間隔d0(図4c〜4e参照)が、はんだ層13が液化した後に、出来る限り短く、それにも関わらず、基本的に全トレンチ12eを完全に充填するように、金属層12aの表面粗度に適合して選択することが可能である。この間隔d0が短ければ短いほど、はんだ13の部分は小さくなる。該はんだを介して、メタライゼーション11、12aから漏れ出した銅8は浸透せざるを得ず、これによって、液状のはんだ13内に含有される錫は、可能な限り高度に金属間化合物銅錫相に変換される。間隔d0は、例えば、1μmよりも短いか、または、0であってもよい。上記はんだは、高圧力psおよび短い間隔d0で、短時間だけ、該はんだの融点よりも高い温度まで加熱される必要がある。従って、このような持続時間と上記はんだ母材に加圧される圧力psとの好適な組み合わせを特定することが可能である。
【0045】
例えば、上記はんだを、所定の時間、その元の融点よりも高い温度、つまり銅錫相状態の形成が始まる前に該はんだが有する融点よりも高い温度まで加熱されると同時に、2つの上記はんだ付け母材、および、その間に配置されたはんだに、圧力psが加圧されることによって、はんだ付け母材11、12a間に最小間隔d0が生じ、橋12dが形成される。圧力psは、例えば5N/mm2よりも小さく、該はんだの温度は、例えば元の融点よりも高い温度から415℃までの温度である。
【0046】
この理想的な場合においては、元のはんだ13からの全ての錫が、1つ以上の金属間化合物銅錫相に変換されており、これについては、図4eにより明らかである。
【0047】
図6a〜6lは、パワー半導体モジュールの2つの銅含有はんだ付け母材11、12aの間の接続層14の形成工程を、時間tの関数として、一般的に示す図である。図6aでは、時間t0の時点で、銅含有はんだ付け母材11a、12a、および、錫含有はんだ13を用意する。例えば、はんだ13を、はんだ付け母材11、12a間に配置して、はんだ付け母材11および12aの一方の面か、または両面に当てる、このはんだ付け母材11、12aは、例えば蒸着法、スパッタリング法、または、ガルバニック堆積法によって互いに接合される。時間t0の時点では、はんだ付け母材11、12a、および、はんだ13は、使用時温度(例えば室温)である。
【0048】
図6bでは、はんだ付け母材12aを、温度T0よりも高いと同時にはんだ13の融点よりも高い温度T1まで加熱する。図6cでは、その後、はんだ付け母材11、12aを、時間t2の時点で、圧力psによって、互いに加圧しあい、はんだ13とはんだ付け母材12aとの間に熱的接触を形成し、はんだ付け母材12aのより高い温度によって、はんだ13を加熱して、時間t3の時点で液化する。その結果を図6dに示した。
【0049】
図6eから生じるように、液状のはんだ13は、圧力psの影響によって、はんだ付け母材12aの表面粗度によって形成されるトレンチ12eの中に浸透する。同時に、過度の液状のはんだ13cは、はんだ付け母材11、12a間に存在する開口部から除去される。さらに、時間が経つにつれて、はんだ付け母材11の温度は、はんだ付け母材12aの温度T1に合致する。
【0050】
はんだ13を液化することに関連して、拡散プロセスが起こり、ここでは、銅8が、はんだ付け母材11、12aから、はんだ13の中に拡散され、はんだ13からの錫を有する銅8は、1つ以上の金属間化合物銅錫相を形成する。該金属間化合物銅錫相の融点は、元のはんだ13の融点よりも高い。時間tが増加するにつれて、より多くの銅8が、はんだ層13内に拡散される。これは、図6f〜6iの、時間t5〜t8の時点から明らかである。
【0051】
図6hによる構成では、元のはんだ層13は、十分に安定した接続層14内に既に変換されているので、図6c〜6gによる外部の圧力psを除去することは可能である。銅を、まだ金属間化合物銅錫相に変換されていない、はんだ13に含まれる錫成分の中に拡散させることをさらに促進させるために、接続層14、および/または、接続層14に隣接して終結するはんだ付け母材11、12aの温度は、状況に応じて、保持されるか、または、少なくとも元のはんだ13の融点よりも高い値に保持される。
【0052】
時間t8の時点で、図6iによる接続層14が、金属間化合物銅錫相の所定の割合、例えば少なくとも単位体積当り90%を有するとすぐに、この構成は、温度T1よりも低い温度T2まで冷却される。この結果は、図6kの時間t9の時点において明らかである。この構成を使用時温度T0まで冷却した後、はんだ付け母材11、12aを、図6lに示す時間t10の時点において、温度変化に対して安定性を有するように、互いに永続的に接合させる。
【0053】
図7および図8は、上記はんだの温度Tの時間的特性と、上述のはんだ接続部を製造する間に上記はんだ付け母材に加圧される圧力pとを示す図である。使用時温度T0から、時間tに依存しながら、上記はんだを所定の温度T1まで加熱する。さらに、圧力pを所定の圧力psまで増大させる。温度Tの特性および圧力pの特性は、所定の時間tsの範囲内において、上記はんだが温度T1を有し、はんだ付け母材を互いに加圧しあう圧力pがpsとなるように、調整されている。
【0054】
図7による実施形態では、圧力pが所定の圧力psに達する前に、温度Tは、所定の温度T1に達している。さらに、温度Tが所定の温度T1よりも下がる前に、圧力pは、所定の圧力psよりも下に低減される。時間tsの後の焼き戻し時間tt中は、上記はんだ付け母材および上記はんだは、外部の圧力pなしに、または、所定の圧力psよりも低い外部の圧力pによって、所定の持続時間tt(例えば0秒〜120秒の間、または、65秒〜110秒)の間、415℃未満(例えば400度)の温度において、焼き戻しされ得る。
【0055】
図8による実施形態では、温度Tが所定の温度T1に達する前に、圧力pは、所定の圧力psに達している。さらに、圧力pが所定の圧力psよりも下がる前に、温度Tは、所定の温度T1よりも下がる。
【0056】
同様に、圧力pが所定の圧力psに達する前に、温度Tは、所定の温度T1に達し、圧力pが所定の圧力psよりも下がる前に、温度Tは、所定の温度T1よりも下がってもよい。
【0057】
同様に、温度Tが所定の温度T1に達する前に、圧力pは、所定の圧力psに達し、温度Tが所定の温度T1よりも下がる前に、圧力pは、所定の圧力psよりも下がってもよい。
【0058】
時間tsの範囲内において、温度Tは、所定の温度T1よりも下がってはいけないと共に、圧力pは、所定の圧力psよりも下がってはいけない。所定の温度T1は、例えば、用いたはんだの元の融点から415℃までの温度であってもよく、該所定の圧力は、例えば0.5N/mm2〜5N/mm2であってもよい。所定の時間tsは、例えば0.1秒〜5秒であってもよい。
【0059】
図9は、はんだ接続部を形成する間に、上記はんだ付け母材に加圧された圧力の異なる時間的特性を示す図である。はんだ付け母材11、12aに加圧された外部の圧力pは、0N/mm2から始まって、例えば、ほぼ垂直な傾斜(1)で、直線的(2)に、右に曲がって(3)、または、左に曲がって(4)、psまで上昇する。温度TがT1であると同時に圧力pがp1である時間tsに亘って、第1の橋13d(図4d参照)が形成される。その後、温度Tは415℃より下の温度、例えば上記はんだの元の融点と415℃以下の温度との間の温度に保持された時間ttが続き、上記拡散プロセスが続く。時間ttの持続時間の後も、例えば0秒から120秒まで、圧力p1は保持される。
【0060】
図10は、上述の基板のメタライゼーションを一例として、DIN EN ISO 1302(06/02)に基づいて規定された表面粗度Rzを算定する方法を示す図である。まず、該メタライゼーションの表面に沿った所定の測定値lを、同一の長さを有する5つの部分l1、l2、l3、l4、および、l5に細分する。その後、この連続的な各部分l1、l2、l3、l4、および、l5内において、最高最低差Rz1、Rz2、Rz3、Rz4、および、Rz5をそれぞれ決定する。表面粗度Rzは、これら5つの最高最低Rz1、Rz2、Rz3、Rz4、および、Rz5の平均である。
【0061】
本発明は、初めて、半導体チップを、例えばセラミック基板のような基板のメタライゼーション上に搭載する一意の技術を可能にするものであり、該メタライゼーションは、約200℃以上の使用時温度における信頼性のあるアプリケーションのために、例えば10μmのような高い表面粗度Rzを有している。さらに、この技術によって、上記接続層の伝熱抵抗率は低減される。
【0062】
本発明を実現するための様々な実施形態を開示したが、本発明の原理からおよび範囲から逸脱することなく、本発明の利点のいくつかを実現する様々な変更および変形がなされてもよいことは、当業者に明らかであろう。同一の機能を有する他の部材を適宜代用してもよいことは、当業者に明白であろう。添付の特許請求の範囲は、本発明の概念に対するこのような変形を対象とすることを意図するものである。
【図面の簡単な説明】
【0063】
【図1】複数のはんだ付け接合部を有するパワー半導体モジュールを示す縦断面図であり、各該はんだ付け接合部は、少なくとも90体積%で金属間化合物銅錫相の一部を有する接続層を含む。
【図2】半導体チップが取り付けられた、図1によるパワー半導体モジュールの基板の拡大部分を示す縦断面図である。
【図3】まだ取り付けられていない半導体チップの一部を示す縦断面図であり、該半導体チップ上には、銅含有金属層が配置され、該銅含有金属層上に直接隣接して、錫含有はんだ層が配置されている。
【図4a】図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【図4b】図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【図4c】図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【図4d】図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【図4e】図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【図5】上記金属間化合物銅錫相を示す相図である。
【図6】上述のはんだ付け工程の異なるステップにおける、互いにはんだ付けされた2つのはんだ付け母材を示す縦断面図である。
【図7】はんだの温度の時間的特性と、はんだ接続部を製造する間に、上記はんだ付け母材に加圧される圧力との第1の実施形態を示す図である。
【図8】はんだの温度の時間的特性と、はんだ接続部を製造する間に、上記はんだ付け母材に加圧される圧力との第2の実施形態を示す図である。
【図9】はんだ接続部を製造する間に、上記はんだ付け母材に加圧される圧力の異なる時間的特性を示す図である。
【図10】表面のメタライゼーションの実施形態によって、表面粗度Rzを求める方法を説明するための図である。
【発明の詳細な説明】
【0001】
〔技術分野〕
本発明は、パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップに関する。
【0002】
〔発明の背景〕
パワー半導体モジュールとは、多数のはんだ付けされた接続部を含むものであり、この極めて多様な部材は、固定されて、永続的に互いに接合されている必要がある。該パワー半導体モジュールの動作中に生じる高温度のため、および、高温度の変動を伴う頻繁な温度変化のため、このはんだ付けされた接合部は過酷に用いられ、これによって、パワー半導体モジュールの耐用年数は制限される。特に、少なくとも一方のはんだ付け母材(例えば、セラミック基板のメタライゼーション)が高い表面粗度を有しているならば、各はんだ付け接合部は、温度サイクルに対して敏感である。高い表面粗度によって生じる問題を回避するために、多くの場合、はんだ付け母材の表面は、研磨されている必要がある。
【0003】
〔発明の概要〕
一実施形態によれば、新規の半導体電力モジュールでは、第1の銅含有はんだ付け母材、接続層、および、第2の銅含有はんだ付け母材が連続的に配置されて、互いに固定して接続されている。該第1のはんだ付け母材は、該接続層に直接接する第1の表面を有し、該第2のはんだ付け母材は、該接続層に直接隣接して終結する第2の表面を有し、該接続層は、少なくとも90体積%で金属間化合物銅錫相の一部を含んでいる。
【0004】
さらに、新規の半導体チップを開示する。該半導体チップは、表面を有する半導体基材を含み、該表面には、上記半導体チップから始まって、バッファ層、拡散障壁層、および、銅含有金属層が連続的に配置されている。
【0005】
さらに、パワー半導体モジュールの新規の製造方法を開示する。該パワー半導体モジュール内に、第1の銅(Cu)含有はんだ付け母材、接続層、および、第2の銅(Cu)含有はんだ付け母材を、以下のステップによって連続的に配置する。このステップは、第1の銅(Cu)含有はんだ付け母材、錫(Sn)含有はんだ、および第2の銅(Cu)含有はんだ付け母材を用意する工程と、該はんだを該第1のはんだ付け母材と該第2のはんだ付け母材との間に配置する工程と、該はんだを、該はんだの元の融点よりも高いと同時に415℃以下である温度まで加熱することによって、該はんだを溶融する工程と、該第1のはんだ付け母材および該第2のはんだ付け母材、並びに、これら2つのはんだ付け母材間に配置されたはんだを、0.5N/mm2〜3N/mm2の所定の圧力によって互いに加圧しあう工程と、この加圧工程中の該はんだの温度を、少なくとも0.1秒〜10秒の時間、該はんだの融点よりも上であると同時に400℃以下の温度に保持する工程とから成る。
【0006】
〔図面の簡単な説明〕
本発明は、以下の図面および明細書を参照することによって、より良く理解することが可能である。図面の部材は、必ずしも縮尺される必要はなく、図面の部材は、むしろ、本発明の原理を説明するために強調したものである。さらに、本図面では、同様の参照番号は、対応する部分を指す。
【0007】
図1は、複数のはんだ付け接合部を有するパワー半導体モジュールを示す縦断面図であり、各該はんだ付け接合部は、少なくとも90体積%で金属間化合物銅錫相の一部を有する接続層を含む。
【0008】
図2は、半導体チップが取り付けられた、図1によるパワー半導体モジュールの基板の拡大部分を示す縦断面図である。
【0009】
図3は、まだ取り付けられていない半導体チップの一部を示す縦断面図であり、該半導体チップ上には、銅含有金属層が配置され、該銅含有金属層上に直接隣接して、錫含有はんだ層が配置されている。
【0010】
図4は、図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【0011】
図5は、上記金属間化合物銅錫相を示す相図である。
【0012】
図6は、上述のはんだ付け工程の異なるステップにおける、互いにはんだ付けされた2つのはんだ付け母材を示す縦断面図である。
【0013】
図7は、はんだの温度の時間的特性と、はんだ接続部を製造する間に上記はんだ付け母材に加圧される圧力との第1の実施形態を示す図である。
【0014】
図8は、はんだの温度の時間的特性と、はんだ接続部を製造する間に、上記はんだ付け母材に加圧される圧力との第2の実施形態を示す図である。
【0015】
図9は、はんだ接続部を製造する間に、上記はんだ付け母材に加圧される圧力の異なる時間的特性を示す図である。
【0016】
図10は、表面のメタライゼーションの実施形態によって、表面粗度Rzを求める方法を説明するための図である。
【0017】
〔発明の詳細な説明〕
図1は、複数のはんだ付け接合部を有するパワー半導体モジュール1を示す縦断面図であり、各銅含有はんだ付け母材対20b/12b、12a/19、119/9は、その間に位置している接続層214、14、または114によって、それぞれ接合されている。各接続層214、14、または114は、少なくとも90体積%で金属間化合物銅錫相の一部を含む。
【0018】
パワー半導体モジュール1は、銅含有被膜20bを有するベースプレート20aを含み、該銅含有被膜上には、基板12が配置されている。銅含有被膜20bの代わりに、銅を含むか、または、銅から成るベースプレートを設けてもよい。
【0019】
基板12は、電気的に絶縁している導熱性の高いキャリア12c(例えば、Al2O3のようなセラミック)を含み、該キャリアには、銅を含むか、または、銅から成る構造化された金属層12aと、銅を含むか、または、銅から成る金属層12bとが、互いに向かい合って位置する2つの面上に配置されている。
【0020】
これら各基板12上には、1つまたは数個の半導体チップが、半導体基板18と共に配置されており、該半導体基板は、互いに向かい合って位置する2つの側面の少なくとも1つの側面上に、チップメタライゼーション19、119を含む。上記半導体チップは、基板12に面していない面において、コンタクトワイヤ9によって接触されている。コンタクトワイヤ9は、構造化されたメタライゼーション12aの複数の部分、同一または別の基板12上のさらなる半導体チップのメタライゼーション、2つ以上の基板12を接合するための金属母線7、外部の負荷接続部2、または、外部の制御接続部3に、電気的に接続、および/または、機械的に接合されていることが可能である。
【0021】
被膜20bを有するベースプレート20aは、側壁20cおよび前壁20dと共に、パワー半導体モジュール1のハウジングを形成する。パワー半導体モジュール1は、周囲条件の影響、特に湿気および埃の浸透に対して保護するためと同時に、絶縁特性を増大させるために、軟らかいシーリングコンパウンド6、および、堅いシーリングコンパウンド5を任意により有する鋳造物である。軟らかいシーリングコンパウンド6は、ベースプレート20aおよびその被膜20bから、少なくとも上記半導体チップの上表面を超えて伸びている。堅いシーリングコンパウンド5は、軟らかいシーリングコンパウンド6の上の、ベースプレート20a、20bから離反した面上に配置されている。図2は、鋳造の前の、図1によるパワー半導体モジュール1の拡大部分をより詳細に示す図である。
【0022】
図1および図2によるパワー半導体モジュール1の製造を、複数のステップにより行う。第1のステップでは、基板12に、1つまたは多数の半導体チップを取り付ける。このために、接続層14をそれぞれ設ける。この接続層14は、該半導体チップの半導体基板18の下面のメタライゼーション19に隣接して終結すると共に、基板12の上面のメタライゼーション12aに隣接して終結している。このようにして取り付けられた各基板12は、1つのユニットを形成する。電気的に接触させるために、任意の第2のステップでは、この取り付けられた基板12の複数の半導体チップを、その上部において、コンタクトワイヤ9によって接続させることが可能である。
【0023】
第3のステップでは、状況に応じて複数の半導体チップが取り付けられた1つ以上の各基板12を、接続層214によって、ベースプレート20a、20bに、固定して接合させる。1つ以上の基板12は、共通の接続層214の代わりに、個々の接続層を含んでもよい。
【0024】
各接続層14、114、214は、少なくとも90体積%で金属間化合物銅錫相の一部を含む。従って、該金属間化合物銅錫相を形成する銅は、互いに接合されると共に、各接続層14、114、214に直接隣接して終結する2つのはんだ付け母材から、少なくとも実質的には放出される。接続層14の場合には、これら母材は、メタライゼーション12aおよびチップメタライゼーション19であり、接続層114の場合には、これら母材は、チップメタライゼーション119の上面およびコンタクトワイヤ9であり、接続層214の場合には、基板12の下面のメタライゼーション12b、および、ベースプレート20a、20bである。コンタクトワイヤ9は、銅(例えば合金の銅被膜の形)を含むか、または、銅から成る。
【0025】
金属間化合物銅錫相を少なくとも90体積%で有する、このような接続層14、114、214による接続部の製造について、以下に、図3による半導体チップを用いて詳細に説明する。該半導体チップは、図1および図2による基板12の上面において、図4に示した多数のステップによって、メタライゼーション12aに、機械的に接合されると共に、電気的に接続される。
【0026】
図3は、半導体基板18を有する半導体チップの一部を示す縦断面図である。該半導体基板では、その下面から、チップメタライゼーション19が設けられており、該チップメタライゼーション内には、任意のバッファ層15、任意の拡散障壁層16、任意のシード層17、および、銅含有金属層11が、連続的に配置されている。バッファ層15によって、熱機械応力が上記接続層から確実に除去され、該層の厚さの範囲内に確実に開放される。拡散障壁層16によって、望ましくない、原子の該半導体の能動領域内への相互拡散が、確実にその電気的パラメータを変動させることになる。バッファ層15および拡散障壁層16の代わりに、バッファ機能と拡散障壁機能とが組み合わされた単一の層を設けてもよい。
【0027】
銅含有金属層11に、錫含有はんだ層13を直接当てる。これに応じて、上記半導体チップから始まる半導体基板18の上面には、チップメタライゼーション119が設けられる。該チップメタライゼーションには、任意のバッファ層115、任意の拡散障壁層116、任意のシード層117、および、銅含有金属層111が連続的に配置されている。上記半導体チップの銅含有金属層11および111は、いずれか1つを除いて、全て任意であることに留意されたい。銅含有金属層111の上には、錫含有はんだ層113を直接当てる。
【0028】
選択的に、少なくとも1つのはんだ層13、または、はんだ層113を、各金属層11、111に、または、各チップメタライゼーション19または119に当てる代わりに、所定のはんだ付け母材、例えば図1および図2に示したような、基板12の金属層12a、または、ボンドワイヤ9に当ててもよい。はんだ層13、113を、例えば、蒸着法、スパッタリング法、または、ガルバニック堆積によって形成する。銅含有金属層11、111は、金属層11、111から、金属層11、111に隣接する合着した各はんだ層13または113の中に拡散する銅を提供して、金属間化合物銅錫相を形成するように意図されている。
【0029】
半導体チップ18は、厚さd18を有し、バッファ層15、115は、それぞれ、厚さd15、d115を有する。拡散障壁層16、116は、それぞれ、厚さd16、d116を有し、シード層17、117は、それぞれ、厚さd17、d117を有し、銅含有金属層11、111は、それぞれ、厚さd11、d111を有し、錫含有はんだ層13、113は、それぞれ、厚さd13、d113を有する。
【0030】
バッファ層15および/またはバッファ層115は、例えば、アルミニウム(Al)を含むか、または、アルミニウム(Al)から成る。バッファ層15の厚さd15、および/または、バッファ層115の厚さd115は、例えば、200nm〜700nm、例えば約400nmであり得る。
【0031】
各拡散障壁層16および/または拡散障壁層116は、チタニウム(Ti)、窒化チタン(TiN)、チタニウムタングステン(TiW)、タンタル(Ta)、窒化タンタル(TaN)のうちのちょうど1つ、ちょうど2つ、または、多数の物質を含むことが可能であるか、若しくは、各拡散障壁層16および/または拡散障壁層116は、これら物質のうちの少なくとも1つの物質から成ることが可能である。
【0032】
拡散障壁層16の厚さd16、および/または、拡散障壁層116の厚さd116は、例えば、50nm〜600nmであることが可能である。例えば、拡散障壁層16および/または拡散障壁層116は、チタニウム(Ti)を含むか、または、チタニウム(Ti)から成り、それぞれに、300nm〜500nm(例えば400nm)の厚さd16またはd116を有してもよい。
【0033】
任意のシード層17を、障壁層16と金属層11との間に配置し、任意のシード層117を、障壁層116と金属層111の間に配置する。各該任意のシード層は、銀(Ag)、金(Au)、ニッケル(Ni)、ニッケルバナジウム(NiV)、または、銅(Cu)のうちの少なくとも1つを含むか、若しくは、これら物質のうちの少なくとも1つの物質から成ることが可能である。シード層17の厚さd17、および/または、シード層117の厚さd117は、例えば、50nm〜200nmであることが可能である。特に、厚さd17、d117が、それぞれ、100nm〜200nmである場合には、シード層17および/またはシード層117は、銅(Cu)を含むか、または、銅(Cu)から成ってもよい。
【0034】
例えば、シード層17および/またはシード層117は、銀(Ag)を含むか、または、銀(Ag)から成ってもよく、従って50nm〜100nmの厚さを有する。金属層11および/または金属層111は、銅(Cu)を含むか、または、銅(Cu)から成り、従って、1μm〜30μmの厚さd11、d111をそれぞれ有する。
【0035】
はんだ13、および/または、はんだ113は、例えば、純粋な錫(Sn)から成るか、または、錫含有合金として実施され得る。該錫含有合金は、銀(Ag)、銅(Cu)、ニッケル(Ni)、インジウム(In)、ビスマス(Bi)、亜鉛(Zn)、アンチモン(Sb)、ゲルマニウム(Ge)、または、鉛(Pb)のグループのうちの、ちょうど1つ、ちょうど2つ、または、2つ以上の物質を含む。特に、はんだ13、および/または、はんだ113は、錫含有合金として実施されることが可能であり、0.1重量%〜6重量%、または、1重量%〜5重量%(例えば3.5重量%)で銀(Ag)の一部を含むことが可能である。
【0036】
例えば、金属層11および/または金属層111のそれぞれの表面粗度が、1μmと比べて小さいならば、対応する、はんだ層13の厚さd13、および/または、はんだ層113の厚さd113は、10μm以下(例えば、5μm〜15μm、4μm〜13μm、3μm〜11μm、または、2μm〜9μm)になるように選択されることが可能である。例えば、各はんだ層13またははんだ層113を上記半導体チップに接続するはんだ付け母材の表面が、8μm〜10μmの表面粗度Rzを有するならば、5μm〜10μmの厚さd13および/または厚さd113が適している。例えば、上記はんだ付け母材の表面粗度Rzが6μm〜8μmであるならば、はんだ層13の厚さd13、および、はんだ層113の厚さd113は、それぞれ、4μm〜13μmであることが特に好適であり、上記はんだ付け母材の表面粗度Rzが4μm〜6μmであるならば、はんだ層13の厚さd13、および、はんだ層113の厚さd113は、それぞれ、2μm〜9μmであることが特に好適である。表面粗度Rzを決定する方法については、図10にさらに詳細に記載する。
【0037】
各はんだ層13、113に面した、金属層11、111の面の表面粗度Rz1が、1μm以上であるならば、各はんだ層13、113の厚さd13、d113は、上述のほぼ平坦な金属層の場合よりも、厚く選択することが可能である。以下の表は、はんだ母材にはんだ付けされるはんだ層13、113の厚さd13、d113の想定可能な値を、金属層11、111の表面粗度Rz1と、該はんだ母材の表面粗度Rz2とに応じて、μmの単位に示すものである。
【0038】
【表1】
【0039】
図4aは、図3の半導体チップの一部を示す図であり、該半導体チップは、その下側に、半導体基板18、および、メタライゼーション19、並びに、メタライゼーション19に当てられたはんだ層13を含む。はんだ層13は、図1および図2に従って、銅含有金属層11と基板12の銅含有メタライゼーション12aとの間に配置される。メタライゼーション12aは、厚さd12を有し、半導体基板18の方を向いた上表面において、高い表面粗度Rzを有する。金属層11の下側は、メタライゼーション12aの表面粗度Rzと比べると粗度が低い下部表面を有している。従って、金属層11の下部表面は、ほぼ平坦に見える。
【0040】
半導体基板18のメタライゼーション11と、メタライゼーション12aとの間に、固定した永続的な接合を形成するために、メタライゼーション12a、12bを有する基板12を、図1および図2に従って、はんだ層13の融点よりも高い温度に加熱する。その後、はんだ層13およびメタライゼーション12aを、外部の所定の圧力Psを与えることによって接触させて、互いに加圧させあう。この所定の圧力は、例えば0N/mm2よりも高いと同時に5N/mm2以下であるか、または、0.5N/mm2〜1N/mm2、または、0.5N/mm2〜3N/mm2であることが可能である。これによって、図4bに示したように、加熱されたメタライゼーション12aとはんだ層13との間に、熱的接触が生成され、該はんだ層が溶融して、図4cに示した、メタライゼーション12aの表面粗度によって形成されたトレンチ12eを充填する。図3による元のはんだ層13の厚さd13は、所定の圧力Psを加圧してトレンチ12eを完全に充填するために十分なはんだ13が利用可能であると同時に、過度のはんだが、この加圧プロセス中にメタライゼーション11と12aとの間の中間領域から横方向に漏れ出さないように、選択されている。
【0041】
図4cからさらに明らかなように、はんだ13と該はんだに隣接する銅含有メタライゼーション11、12aとの間において、拡散プロセスが行われる。ここでは、銅8が、メタライゼーション11、12aから漏れ出して、この液体のはんだ13の中に拡散されて、1つ以上の金属間化合物銅錫相が、はんだ13の複数の部分13aにおいて形成される。図4c〜4eから明らかなように、金属層12aからの熱供給と外部の圧力psとを保持することによって、銅の拡散を継続させ、金属間化合物銅錫相を有する領域13aを拡大させると共に、はんだの領域13bを縮小させる。該はんだの領域13bは、金属間化合物銅錫相に変換された錫を含まない。図4dに示したように、金属間化合物銅錫相だけから成る連続橋13dが、はんだ付け母材11、12a間の局所的な距離が最小である位置において形成される。互いに離間された2つの位置において、2つの連続橋13dが形成されるとすぐに、はんだ付け母材11、12aは相互接続され、圧力pは、低減されるか、または、取り除かれる。銅8を上記はんだ内に拡散させるプロセスを継続するために、該はんだの温度は、大部分のはんだ(例えば少なくとも90体積%)が金属間化合物銅錫相に変換されるまでの一定の時間、例えば415℃よりも低いと同時に元のはんだの融点よりも高い温度に保持される。
【0042】
金属間化合物銅錫相を含む領域13a内の材料の融点は、領域13a内に存在する全金属間化合物銅錫相の最も低い融点を有する、領域13a内に存在する金属間化合物銅錫相の融点によって、はっきりと決定される。想定可能な全金属間化合物銅錫相のうち、Cu6Sn5相が、最も低い融点を有し、415℃である。これは、図5による金属間化合物銅錫相の相図より明らかである。これは、図4c〜図4eによる金属間化合物相を有する領域13が、大部分の相Cu6Sn5の融点である415℃を最も低い融点に含むことを意味している。金属間化合物相Cu6Sn5が発生しないと仮定すると、図4cおよび図4dによる部分13aの融点は、実際には676℃となり、これは金属間化合物銅錫相Cu3Snの融点である。
【0043】
はんだ13の溶融が、はんだ13の融点よりも高いと同時に415℃よりも低い温度で行われるならば、銅の拡散とこれに関連する金属間化合物銅錫相の形成とによって、領域13aでは、材料の固化が生じる。その際、図4dに従って、はんだ層13を溶融するために必要な温度よりも高い融点を有する接続層14を形成することが可能である。この液体のはんだ13内に含有される錫の一部が、すぐ間近の温度において、好適な接続層14を形成するために十分な量の1つ以上の金属間化合物銅錫相に変換されるとすぐに、外部の圧力psは、低減されるか、または、停止される。圧力psがこの構成にさらに加えられるかどうかに関係なく、上記拡散、および、これに関連する接続層14における金属間化合物銅錫相の形成は、ほぼ全ての錫(例えば少なくとも90体積%)が金属間化合物銅錫相に変換されるまで継続される。
【0044】
錫を、十分に高度に金属間化合物銅錫相に変換させるために、上記半導体チップの下面に当てられたはんだ層13の厚さを、次のように選択することが可能である。つまり、圧力psの影響の下で形成される金属層11、12a間の間隔d0(図4c〜4e参照)が、はんだ層13が液化した後に、出来る限り短く、それにも関わらず、基本的に全トレンチ12eを完全に充填するように、金属層12aの表面粗度に適合して選択することが可能である。この間隔d0が短ければ短いほど、はんだ13の部分は小さくなる。該はんだを介して、メタライゼーション11、12aから漏れ出した銅8は浸透せざるを得ず、これによって、液状のはんだ13内に含有される錫は、可能な限り高度に金属間化合物銅錫相に変換される。間隔d0は、例えば、1μmよりも短いか、または、0であってもよい。上記はんだは、高圧力psおよび短い間隔d0で、短時間だけ、該はんだの融点よりも高い温度まで加熱される必要がある。従って、このような持続時間と上記はんだ母材に加圧される圧力psとの好適な組み合わせを特定することが可能である。
【0045】
例えば、上記はんだを、所定の時間、その元の融点よりも高い温度、つまり銅錫相状態の形成が始まる前に該はんだが有する融点よりも高い温度まで加熱されると同時に、2つの上記はんだ付け母材、および、その間に配置されたはんだに、圧力psが加圧されることによって、はんだ付け母材11、12a間に最小間隔d0が生じ、橋12dが形成される。圧力psは、例えば5N/mm2よりも小さく、該はんだの温度は、例えば元の融点よりも高い温度から415℃までの温度である。
【0046】
この理想的な場合においては、元のはんだ13からの全ての錫が、1つ以上の金属間化合物銅錫相に変換されており、これについては、図4eにより明らかである。
【0047】
図6a〜6lは、パワー半導体モジュールの2つの銅含有はんだ付け母材11、12aの間の接続層14の形成工程を、時間tの関数として、一般的に示す図である。図6aでは、時間t0の時点で、銅含有はんだ付け母材11a、12a、および、錫含有はんだ13を用意する。例えば、はんだ13を、はんだ付け母材11、12a間に配置して、はんだ付け母材11および12aの一方の面か、または両面に当てる、このはんだ付け母材11、12aは、例えば蒸着法、スパッタリング法、または、ガルバニック堆積法によって互いに接合される。時間t0の時点では、はんだ付け母材11、12a、および、はんだ13は、使用時温度(例えば室温)である。
【0048】
図6bでは、はんだ付け母材12aを、温度T0よりも高いと同時にはんだ13の融点よりも高い温度T1まで加熱する。図6cでは、その後、はんだ付け母材11、12aを、時間t2の時点で、圧力psによって、互いに加圧しあい、はんだ13とはんだ付け母材12aとの間に熱的接触を形成し、はんだ付け母材12aのより高い温度によって、はんだ13を加熱して、時間t3の時点で液化する。その結果を図6dに示した。
【0049】
図6eから生じるように、液状のはんだ13は、圧力psの影響によって、はんだ付け母材12aの表面粗度によって形成されるトレンチ12eの中に浸透する。同時に、過度の液状のはんだ13cは、はんだ付け母材11、12a間に存在する開口部から除去される。さらに、時間が経つにつれて、はんだ付け母材11の温度は、はんだ付け母材12aの温度T1に合致する。
【0050】
はんだ13を液化することに関連して、拡散プロセスが起こり、ここでは、銅8が、はんだ付け母材11、12aから、はんだ13の中に拡散され、はんだ13からの錫を有する銅8は、1つ以上の金属間化合物銅錫相を形成する。該金属間化合物銅錫相の融点は、元のはんだ13の融点よりも高い。時間tが増加するにつれて、より多くの銅8が、はんだ層13内に拡散される。これは、図6f〜6iの、時間t5〜t8の時点から明らかである。
【0051】
図6hによる構成では、元のはんだ層13は、十分に安定した接続層14内に既に変換されているので、図6c〜6gによる外部の圧力psを除去することは可能である。銅を、まだ金属間化合物銅錫相に変換されていない、はんだ13に含まれる錫成分の中に拡散させることをさらに促進させるために、接続層14、および/または、接続層14に隣接して終結するはんだ付け母材11、12aの温度は、状況に応じて、保持されるか、または、少なくとも元のはんだ13の融点よりも高い値に保持される。
【0052】
時間t8の時点で、図6iによる接続層14が、金属間化合物銅錫相の所定の割合、例えば少なくとも単位体積当り90%を有するとすぐに、この構成は、温度T1よりも低い温度T2まで冷却される。この結果は、図6kの時間t9の時点において明らかである。この構成を使用時温度T0まで冷却した後、はんだ付け母材11、12aを、図6lに示す時間t10の時点において、温度変化に対して安定性を有するように、互いに永続的に接合させる。
【0053】
図7および図8は、上記はんだの温度Tの時間的特性と、上述のはんだ接続部を製造する間に上記はんだ付け母材に加圧される圧力pとを示す図である。使用時温度T0から、時間tに依存しながら、上記はんだを所定の温度T1まで加熱する。さらに、圧力pを所定の圧力psまで増大させる。温度Tの特性および圧力pの特性は、所定の時間tsの範囲内において、上記はんだが温度T1を有し、はんだ付け母材を互いに加圧しあう圧力pがpsとなるように、調整されている。
【0054】
図7による実施形態では、圧力pが所定の圧力psに達する前に、温度Tは、所定の温度T1に達している。さらに、温度Tが所定の温度T1よりも下がる前に、圧力pは、所定の圧力psよりも下に低減される。時間tsの後の焼き戻し時間tt中は、上記はんだ付け母材および上記はんだは、外部の圧力pなしに、または、所定の圧力psよりも低い外部の圧力pによって、所定の持続時間tt(例えば0秒〜120秒の間、または、65秒〜110秒)の間、415℃未満(例えば400度)の温度において、焼き戻しされ得る。
【0055】
図8による実施形態では、温度Tが所定の温度T1に達する前に、圧力pは、所定の圧力psに達している。さらに、圧力pが所定の圧力psよりも下がる前に、温度Tは、所定の温度T1よりも下がる。
【0056】
同様に、圧力pが所定の圧力psに達する前に、温度Tは、所定の温度T1に達し、圧力pが所定の圧力psよりも下がる前に、温度Tは、所定の温度T1よりも下がってもよい。
【0057】
同様に、温度Tが所定の温度T1に達する前に、圧力pは、所定の圧力psに達し、温度Tが所定の温度T1よりも下がる前に、圧力pは、所定の圧力psよりも下がってもよい。
【0058】
時間tsの範囲内において、温度Tは、所定の温度T1よりも下がってはいけないと共に、圧力pは、所定の圧力psよりも下がってはいけない。所定の温度T1は、例えば、用いたはんだの元の融点から415℃までの温度であってもよく、該所定の圧力は、例えば0.5N/mm2〜5N/mm2であってもよい。所定の時間tsは、例えば0.1秒〜5秒であってもよい。
【0059】
図9は、はんだ接続部を形成する間に、上記はんだ付け母材に加圧された圧力の異なる時間的特性を示す図である。はんだ付け母材11、12aに加圧された外部の圧力pは、0N/mm2から始まって、例えば、ほぼ垂直な傾斜(1)で、直線的(2)に、右に曲がって(3)、または、左に曲がって(4)、psまで上昇する。温度TがT1であると同時に圧力pがp1である時間tsに亘って、第1の橋13d(図4d参照)が形成される。その後、温度Tは415℃より下の温度、例えば上記はんだの元の融点と415℃以下の温度との間の温度に保持された時間ttが続き、上記拡散プロセスが続く。時間ttの持続時間の後も、例えば0秒から120秒まで、圧力p1は保持される。
【0060】
図10は、上述の基板のメタライゼーションを一例として、DIN EN ISO 1302(06/02)に基づいて規定された表面粗度Rzを算定する方法を示す図である。まず、該メタライゼーションの表面に沿った所定の測定値lを、同一の長さを有する5つの部分l1、l2、l3、l4、および、l5に細分する。その後、この連続的な各部分l1、l2、l3、l4、および、l5内において、最高最低差Rz1、Rz2、Rz3、Rz4、および、Rz5をそれぞれ決定する。表面粗度Rzは、これら5つの最高最低Rz1、Rz2、Rz3、Rz4、および、Rz5の平均である。
【0061】
本発明は、初めて、半導体チップを、例えばセラミック基板のような基板のメタライゼーション上に搭載する一意の技術を可能にするものであり、該メタライゼーションは、約200℃以上の使用時温度における信頼性のあるアプリケーションのために、例えば10μmのような高い表面粗度Rzを有している。さらに、この技術によって、上記接続層の伝熱抵抗率は低減される。
【0062】
本発明を実現するための様々な実施形態を開示したが、本発明の原理からおよび範囲から逸脱することなく、本発明の利点のいくつかを実現する様々な変更および変形がなされてもよいことは、当業者に明らかであろう。同一の機能を有する他の部材を適宜代用してもよいことは、当業者に明白であろう。添付の特許請求の範囲は、本発明の概念に対するこのような変形を対象とすることを意図するものである。
【図面の簡単な説明】
【0063】
【図1】複数のはんだ付け接合部を有するパワー半導体モジュールを示す縦断面図であり、各該はんだ付け接合部は、少なくとも90体積%で金属間化合物銅錫相の一部を有する接続層を含む。
【図2】半導体チップが取り付けられた、図1によるパワー半導体モジュールの基板の拡大部分を示す縦断面図である。
【図3】まだ取り付けられていない半導体チップの一部を示す縦断面図であり、該半導体チップ上には、銅含有金属層が配置され、該銅含有金属層上に直接隣接して、錫含有はんだ層が配置されている。
【図4a】図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【図4b】図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【図4c】図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【図4d】図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【図4e】図1および図2によるパワー半導体モジュールの基板にはんだ付けされている半導体チップを示す縦断面図である。
【図5】上記金属間化合物銅錫相を示す相図である。
【図6】上述のはんだ付け工程の異なるステップにおける、互いにはんだ付けされた2つのはんだ付け母材を示す縦断面図である。
【図7】はんだの温度の時間的特性と、はんだ接続部を製造する間に、上記はんだ付け母材に加圧される圧力との第1の実施形態を示す図である。
【図8】はんだの温度の時間的特性と、はんだ接続部を製造する間に、上記はんだ付け母材に加圧される圧力との第2の実施形態を示す図である。
【図9】はんだ接続部を製造する間に、上記はんだ付け母材に加圧される圧力の異なる時間的特性を示す図である。
【図10】表面のメタライゼーションの実施形態によって、表面粗度Rzを求める方法を説明するための図である。
【特許請求の範囲】
【請求項1】
第1の銅(Cu)含有はんだ付け母材、接続層、および、第2の銅(Cu)含有はんだ付け母材が、連続的に配置されているパワー半導体モジュールの製造方法であって、
上記方法は、
第1の銅(Cu)含有はんだ付け母材、接続層、および、第2の銅(Cu)含有はんだ付け母材を用意する工程と、
上記第1のはんだ付け母材と上記第2のはんだ付け母材との間に、はんだを配置する工程と、
上記はんだを、元の融点よりも高いと同時に415℃以下である温度まで加熱することによって、上記はんだを溶融する工程と、
上記第1のはんだ付け母材、および、上記第2のはんだ付け母材、並びに、これら2つのはんだ付け母材間に配置されたはんだを、0.5N/mm2〜5N/mm2の所定の圧力によって互いに加圧しあう工程と、
この加圧工程中の該はんだの温度を、少なくとも0.1秒〜10秒の時間、該はんだの融点よりも高いと同時に400℃以下の温度に保持する工程とを有する、パワー半導体モジュール製造方法。
【請求項2】
上記少なくとも0.1秒〜10秒の時間の後には、上記はんだ付け母材および上記はんだを、上記はんだの元の融点よりも高いと同時に415℃以下である温度において、0秒より長く120秒までの間焼き戻す工程が続く、請求項1に記載のパワー半導体モジュール製造方法。
【請求項3】
上記所定の圧力は、0N/mm2よりも大きいと同時に5N/mm2以下である、請求項1に記載のパワー半導体モジュール製造方法。
【請求項4】
上記所定の圧力は、0.5N/mm2以上3N/mm2以下である、請求項3に記載のパワー半導体モジュール製造方法。
【請求項5】
上記第1のはんだ付け母材と上記第2のはんだ付け母材とを互いに加圧しあう工程の前に、上記はんだを、上記第1のはんだ付け母材、および/または、上記第2のはんだ付け母材に当てる、請求項1に記載のパワー半導体モジュール製造方法。
【請求項6】
上記はんだを、蒸着法、スパッタリング法、または、ガルバニック堆積によって当てる、請求項5に記載のパワー半導体モジュール製造方法。
【請求項7】
上記第1のはんだ付け母材は、半導体チップのメタライゼーションであり、上記第2のはんだ付け母材は、基板のメタライゼーションである、請求項1に記載のパワー半導体モジュール製造方法。
【請求項8】
上記第1のはんだ付け母材は、半導体チップのメタライゼーションであり、上記第2のはんだ付け母材は、コンタクトワイヤ、または、コンタクトワイヤの被膜である、請求項1に記載のパワー半導体モジュール製造方法。
【請求項9】
上記第1のはんだ付け母材は、半導体チップのメタライゼーションであり、上記第2のはんだ付け母材は、クリップ、または、クリップの被膜である、請求項1に記載のパワー半導体モジュール製造方法。
【請求項10】
上記第1のはんだ付け母材は、上記半導体モジュールのベースプレート、または、上記半導体モジュールのベースプレートの被膜であり、上記第2のはんだ付け母材は、基板、または、基板の被膜である、請求項1に記載のパワー半導体モジュール製造方法。
【請求項11】
上記第1のはんだ付け母材、および/または、上記第2のはんだ付け母材は、それぞれの他方のはんだ付け母材に向かい合っている第1の表面を有し、上記第1の表面は、10μm以下の表面粗度Rzを有する、請求項1に記載のパワー半導体モジュール製造方法。
【請求項12】
上記パワー半導体モジュールは、メタライゼーション積層および上記第1のはんだ付け母材が連続的に配置されている半導体基板を含む、請求項1に記載のパワー半導体モジュール製造方法。
【請求項13】
上記メタライゼーション積層は、バッファ層および拡散障壁層を含む、請求項12に記載のパワー半導体モジュール製造方法。
【請求項14】
上記バッファ層は、アルミニウムを含むか、または、アルミニウムから成る、請求項13に記載のパワー半導体モジュール製造方法。
【請求項15】
上記バッファ層は、200nm〜700nmの厚さを有する、請求項13に記載のパワー半導体モジュール製造方法。
【請求項16】
上記拡散障壁層は、チタニウム(Ti)、窒化チタン(TiN)、チタニウムタングステン(TiW)、タンタル(Ta)、窒化タンタル(TaN)のうちの少なくとも1つの物質を含むか、または、これら物質のうちの少なくとも1つの物質から成る、請求項13に記載のパワー半導体モジュール製造方法。
【請求項17】
上記拡散障壁層は、50nm〜600nmの厚さを有する、請求項13に記載のパワー半導体モジュール製造方法。
【請求項18】
上記第1のはんだ付け母材、および/または、上記第2のはんだ付け母材は、1μmを超える厚さを有する、請求項1に記載のパワー半導体モジュール製造方法。
【請求項19】
上記はんだは、錫(Sn)または純粋な錫(Sn)から成る、請求項1に記載のパワー半導体モジュール製造方法。
【請求項20】
上記はんだは、錫(Sn)を含むと共に、銀(Ag)、銅(Cu)、ニッケル(Ni)、インジウム(In)、ビスマス(Bi)、亜鉛(Zn)、アンチモン(Sb)、鉛(Pb)、ゲルマニウム(Ge)のうちの少なくとも1つの材料を含む、請求項1に記載のパワー半導体モジュール製造方法。
【請求項21】
上記溶融工程の前には、上記はんだは15μm以下の厚さを有している、請求項1に記載のパワー半導体モジュール製造方法。
【請求項22】
上記障壁層と上記第1のはんだ付け母材との間にシード層を配置する、請求項12に記載のパワー半導体モジュール製造方法。
【請求項23】
上記シード層は、50nm〜200nmの厚さを有し、銀(Ag)、金(Au)、ニッケル(Ni)、ニッケルバナジウム(NiV)、銅(Cu)のうちの少なくとも1つの材料を含むか、これら材料のうちの少なくとも1つの材料から成る、請求項21に記載のパワー半導体モジュール製造方法。
【請求項1】
第1の銅(Cu)含有はんだ付け母材、接続層、および、第2の銅(Cu)含有はんだ付け母材が、連続的に配置されているパワー半導体モジュールの製造方法であって、
上記方法は、
第1の銅(Cu)含有はんだ付け母材、接続層、および、第2の銅(Cu)含有はんだ付け母材を用意する工程と、
上記第1のはんだ付け母材と上記第2のはんだ付け母材との間に、はんだを配置する工程と、
上記はんだを、元の融点よりも高いと同時に415℃以下である温度まで加熱することによって、上記はんだを溶融する工程と、
上記第1のはんだ付け母材、および、上記第2のはんだ付け母材、並びに、これら2つのはんだ付け母材間に配置されたはんだを、0.5N/mm2〜5N/mm2の所定の圧力によって互いに加圧しあう工程と、
この加圧工程中の該はんだの温度を、少なくとも0.1秒〜10秒の時間、該はんだの融点よりも高いと同時に400℃以下の温度に保持する工程とを有する、パワー半導体モジュール製造方法。
【請求項2】
上記少なくとも0.1秒〜10秒の時間の後には、上記はんだ付け母材および上記はんだを、上記はんだの元の融点よりも高いと同時に415℃以下である温度において、0秒より長く120秒までの間焼き戻す工程が続く、請求項1に記載のパワー半導体モジュール製造方法。
【請求項3】
上記所定の圧力は、0N/mm2よりも大きいと同時に5N/mm2以下である、請求項1に記載のパワー半導体モジュール製造方法。
【請求項4】
上記所定の圧力は、0.5N/mm2以上3N/mm2以下である、請求項3に記載のパワー半導体モジュール製造方法。
【請求項5】
上記第1のはんだ付け母材と上記第2のはんだ付け母材とを互いに加圧しあう工程の前に、上記はんだを、上記第1のはんだ付け母材、および/または、上記第2のはんだ付け母材に当てる、請求項1に記載のパワー半導体モジュール製造方法。
【請求項6】
上記はんだを、蒸着法、スパッタリング法、または、ガルバニック堆積によって当てる、請求項5に記載のパワー半導体モジュール製造方法。
【請求項7】
上記第1のはんだ付け母材は、半導体チップのメタライゼーションであり、上記第2のはんだ付け母材は、基板のメタライゼーションである、請求項1に記載のパワー半導体モジュール製造方法。
【請求項8】
上記第1のはんだ付け母材は、半導体チップのメタライゼーションであり、上記第2のはんだ付け母材は、コンタクトワイヤ、または、コンタクトワイヤの被膜である、請求項1に記載のパワー半導体モジュール製造方法。
【請求項9】
上記第1のはんだ付け母材は、半導体チップのメタライゼーションであり、上記第2のはんだ付け母材は、クリップ、または、クリップの被膜である、請求項1に記載のパワー半導体モジュール製造方法。
【請求項10】
上記第1のはんだ付け母材は、上記半導体モジュールのベースプレート、または、上記半導体モジュールのベースプレートの被膜であり、上記第2のはんだ付け母材は、基板、または、基板の被膜である、請求項1に記載のパワー半導体モジュール製造方法。
【請求項11】
上記第1のはんだ付け母材、および/または、上記第2のはんだ付け母材は、それぞれの他方のはんだ付け母材に向かい合っている第1の表面を有し、上記第1の表面は、10μm以下の表面粗度Rzを有する、請求項1に記載のパワー半導体モジュール製造方法。
【請求項12】
上記パワー半導体モジュールは、メタライゼーション積層および上記第1のはんだ付け母材が連続的に配置されている半導体基板を含む、請求項1に記載のパワー半導体モジュール製造方法。
【請求項13】
上記メタライゼーション積層は、バッファ層および拡散障壁層を含む、請求項12に記載のパワー半導体モジュール製造方法。
【請求項14】
上記バッファ層は、アルミニウムを含むか、または、アルミニウムから成る、請求項13に記載のパワー半導体モジュール製造方法。
【請求項15】
上記バッファ層は、200nm〜700nmの厚さを有する、請求項13に記載のパワー半導体モジュール製造方法。
【請求項16】
上記拡散障壁層は、チタニウム(Ti)、窒化チタン(TiN)、チタニウムタングステン(TiW)、タンタル(Ta)、窒化タンタル(TaN)のうちの少なくとも1つの物質を含むか、または、これら物質のうちの少なくとも1つの物質から成る、請求項13に記載のパワー半導体モジュール製造方法。
【請求項17】
上記拡散障壁層は、50nm〜600nmの厚さを有する、請求項13に記載のパワー半導体モジュール製造方法。
【請求項18】
上記第1のはんだ付け母材、および/または、上記第2のはんだ付け母材は、1μmを超える厚さを有する、請求項1に記載のパワー半導体モジュール製造方法。
【請求項19】
上記はんだは、錫(Sn)または純粋な錫(Sn)から成る、請求項1に記載のパワー半導体モジュール製造方法。
【請求項20】
上記はんだは、錫(Sn)を含むと共に、銀(Ag)、銅(Cu)、ニッケル(Ni)、インジウム(In)、ビスマス(Bi)、亜鉛(Zn)、アンチモン(Sb)、鉛(Pb)、ゲルマニウム(Ge)のうちの少なくとも1つの材料を含む、請求項1に記載のパワー半導体モジュール製造方法。
【請求項21】
上記溶融工程の前には、上記はんだは15μm以下の厚さを有している、請求項1に記載のパワー半導体モジュール製造方法。
【請求項22】
上記障壁層と上記第1のはんだ付け母材との間にシード層を配置する、請求項12に記載のパワー半導体モジュール製造方法。
【請求項23】
上記シード層は、50nm〜200nmの厚さを有し、銀(Ag)、金(Au)、ニッケル(Ni)、ニッケルバナジウム(NiV)、銅(Cu)のうちの少なくとも1つの材料を含むか、これら材料のうちの少なくとも1つの材料から成る、請求項21に記載のパワー半導体モジュール製造方法。
【図1】
【図2】
【図3】
【図4a】
【図4b】
【図4c】
【図4d】
【図4e】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4a】
【図4b】
【図4c】
【図4d】
【図4e】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2012−74726(P2012−74726A)
【公開日】平成24年4月12日(2012.4.12)
【国際特許分類】
【出願番号】特願2011−264750(P2011−264750)
【出願日】平成23年12月2日(2011.12.2)
【分割の表示】特願2008−71259(P2008−71259)の分割
【原出願日】平成20年3月19日(2008.3.19)
【出願人】(501209070)インフィネオン テクノロジーズ アーゲー (331)
【氏名又は名称原語表記】INFINEON TECHNOLOGIES AG
【Fターム(参考)】
【公開日】平成24年4月12日(2012.4.12)
【国際特許分類】
【出願日】平成23年12月2日(2011.12.2)
【分割の表示】特願2008−71259(P2008−71259)の分割
【原出願日】平成20年3月19日(2008.3.19)
【出願人】(501209070)インフィネオン テクノロジーズ アーゲー (331)
【氏名又は名称原語表記】INFINEON TECHNOLOGIES AG
【Fターム(参考)】
[ Back to top ]