フォトダイオード
【課題】耐入力性を低下させることなく装荷型フォトダイオードの応答速度を向上させる。
【解決手段】下部クラッド層１０７，コア層１０６，上部クラッド層１０５は、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成され、コア層１０６および上部クラッド層１０５の不純物導入量は、第１半導体層１０２と第２半導体層１０３との間への電圧印加により、光吸収層１０４が形成されている領域における一部のコア層１０６および上部クラッド層１０５が空乏化する範囲とされている。
【解決手段】下部クラッド層１０７，コア層１０６，上部クラッド層１０５は、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成され、コア層１０６および上部クラッド層１０５の不純物導入量は、第１半導体層１０２と第２半導体層１０３との間への電圧印加により、光吸収層１０４が形成されている領域における一部のコア層１０６および上部クラッド層１０５が空乏化する範囲とされている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信などに用いられるフォトダイオードに関するものである。
【背景技術】
【０００２】
フォトダイオードは、長波長帯（１．３μｍ帯〜１．５μｍ帯）の光通信システムに、レシーバ装置の受光デバイスとして広く使用されている。この場合、フォトダイオードに求められる主要な性能の指標は、応答速度と受光感度である。フォトダイオードに光が入射すると、入射光は光吸収層内で電子・正孔対を形成し、これらの電子と正孔が層内で分離して外部の電子回路に電流が流れる。
【０００３】
面型のフォトダイオードの場合、光吸収層が厚くなると、層内でのキャリア走行時間が長くなるためにフォトダイオードの応答速度は低下する。一方、光吸収層が厚いほど活性域で光を十分に吸収することができるようになるため、受光感度は高くなる。従って、面型フォトダイオードにおいては、パフォーマンスを決定する因子である応答速度と受光感度とが、光吸収層厚を介してトレードオフの関係にあり、このバランスをとることが重要である。
【０００４】
このトレードオフによる制約を緩和する手段として、光の伝搬方向とキャリアの走行方向を垂直にし、薄い光吸収層でも高い受光感度が得られる導波型のフォトダイオードがよく知られている。導波型フォトダイオードでは、光吸収層が薄くても光が光吸収層に沿って伝搬しながら吸収されるため、速い応答速度を保ちつつ高い受光感度を実現することができる。中でも、半導体導波路上にフォトダイオード構造を積層した装荷型フォトダイオードは、半導体光回路との集積に適するとともに、入力端面への電流集中がないため、端面入射型の導波型フォトダイオードに比べて耐入力性に優れるという特徴を有している。
【０００５】
一方で、走行時間とともにフォトダイオードの応答速度を制限する要因として、ＣＲ時定数(Ｃはダイオードの素子容量、Ｒは素子抵抗)があるが、これを決定する素子容量Ｃは接合面積に比例し、空乏層厚に反比例する。ｐ型半導体層、光吸収層およびｎ型半導体層からなるｐｉｎ型フォトダイオードを半導体導波路上に積層した一般的な装荷型フォトダイオードでは、空乏層厚は光吸収層厚と同程度になるので、キャリア走行時間が大きくならない範囲でしか空乏層を広げることができない。また、素子の接合面積を小さくしてＣＲ時定数を下げることにより応答速度を上げることもできるが、電流密度が高くなり耐入力性が劣化してしまう。
【０００６】
また、光吸収層とｎ型半導体層の間に光吸収を起こさない電子走行層を配置することによって空乏層幅を広げ、ＣＲ時定数を下げることもできる。しかしながら、この構造を半導体導波路上に積層して装荷型フォトダイオードとした場合、電子走行層を厚くすると導波路と光吸収層の間隔が大きくなるため十分な光結合が得られず、受光感度が落ちてしまう。このように、従来の装荷型フォトダイオードでは、受光感度や耐入力性（素子面積）を維持したまま空乏層厚を広げて応答速度を向上させることは困難であった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−２３３５２４号公報
【特許文献２】特許第４０６１０５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上述べたように、ｐ型半導体層、光吸収層およびｎ型半導体層からなるｐｉｎ型フォトダイオードを半導体導波路上に積層した従来の装荷型フォトダイオードでは、空乏層厚が、ほぼ光吸収層厚で決定されるため、キャリア走行時間が大きくならない範囲でしか広げることができず、素子面積を維持したまま応答速度を向上させることが困難であるという問題があった。
【０００９】
また、従来の装荷型フォトダイオード構造で、光吸収層とｎ型半導体層の間に光吸収を起こさない電子走行層を配置することによって空乏層幅を広げ、応答速度を向上させようとすると、電子走行層を厚くした分、導波路と光吸収層の間隔が大きくなるため、十分な光結合が得られず、受光感度が落ちてしまうという問題があった。
【００１０】
本発明は、以上のような問題点を解消するためになされたものであり、耐入力性および受光感度などを低下させることなく装荷型フォトダイオードの応答速度を向上させることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るフォトダイオードは、基板の上に形成された第１伝導型の第１半導体層および第２伝導型の第２半導体層と、対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、第１半導体層および第２半導体層の間に挟まれた領域で第１半導体層の基板側に接して形成された光吸収層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて光吸収層の基板側に接して形成された上部クラッド層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて上部クラッド層の基板側に接して形成されたコア層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されてコア層の基板側に接して形成された下部クラッド層とを備え、コア層および上部クラッド層の不純物濃度は、第１半導体層と第２半導体層との間への電圧印加により、少なくとも一部のコア層および上部クラッド層が空乏化する範囲とされている。
【００１２】
上記フォトダイオードにおいて、第２半導体層の上に下部クラッド層が形成されているようにしてもよい。また、下部クラッド層が、第２半導体層であるようにしてもよい。
【００１３】
上記フォトダイオードにおいて、下部クラッド層，コア層，上部クラッド層，光吸収層，および第１半導体層からなり、基板から突出したメサ領域を有し、メサ領域は、第１半導体層および光吸収層のある受光領域と、第１半導体層および光吸収層のない光導波領域とを備え、受光領域のメサ領域の第１半導体層の上に形成された第１電極と、受光領域のメサ領域以外の第２半導体層上に形成された第２電極とを有するようにしてもよい。
【００１４】
上記フォトダイオードにおいて、第１伝導型は、ｐ型であればよい。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、第１半導体層および第２半導体層の間に配置したコア層および上部クラッド層の不純物濃度を、第１半導体層と第２半導体層との間への電圧印加により少なくとも一部のコア層および上部クラッド層が空乏化する範囲としたので、耐入力性および受光感度などを低下させることなく装荷型フォトダイオードの応答速度を向上させことができるという優れた効果が得られる。
【図面の簡単な説明】
【００１６】
【図１Ａ】図１Ａは、本発明の実施の形態１におけるフォトダイオードの構成を示す断面図であり、光が導波する方向に垂直な面の断面を示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態１におけるフォトダイオードの構成を示す断面図であり、光が導波する方向に平行な面の断面を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態２におけるフォトダイオードの構成を示す断面図であり、光が導波する方向に垂直な面の断面を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態２におけるフォトダイオードの構成を示す断面図であり、光が導波する方向に平行な面の断面を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図を参照して説明する。
【００１８】
[実施の形態１]
はじめに、本発明の実施の形態１におけるフォトダイオードについて、図１Ａおよび図１Ｂを用いて説明する。図１Ａおよび図１Ｂは、本発明の実施の形態１におけるフォトダイオードの構成を示す断面図である。図１Ａは、光が導波する方向に垂直な面の断面を示し、図１Ｂは、光が導波する方向に平行な面の断面を示している。
【００１９】
このフォトダイオードは、まず、基板１０１の上に形成された第１伝導型の第１半導体層１０２および第２伝導型の第２半導体層１０３と、対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、第１半導体層１０２および第２半導体層１０３の間に挟まれた領域で第１半導体層１０２の基板１０１側に接して形成された光吸収層１０４とを備える。
【００２０】
また、このフォトダイオードは、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて光吸収層１０４の基板１０１側に接して形成された上部クラッド層１０５と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて上部クラッド層１０５の基板１０１側に接して形成されたコア層１０６と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されてコア層１０６の基板１０１側に接して形成された下部クラッド層１０７とを備える。なお、上部クラッド層１０５および下部クラッド層１０７の屈折率に比較して、コア層１０６の屈折率は、大きいものとしている。
【００２１】
また、このフォトダイオードにおいて、コア層１０６および上部クラッド層１０５の不純物導入量は、第１半導体層１０２と第２半導体層１０３との間への電圧印加により、光吸収層１０４が形成されている領域におけるコア層１０６および上部クラッド層１０５の少なくとも一部が空乏化する範囲とされている。例えば、１×１０-16ｃｍ3以下の不純物導入量であれば、層のほぼ全体が空乏化する。当然ではあるが、ノンドープとするなど不純物濃度（不純物導入量）を実質的に０とすれば、完全に空乏化させることができる。
【００２２】
本実施の形態では、光吸収層１０４が形成されている受光領域１２３において、下部クラッド層１０７，コア層１０６，上部クラッド層１０５，および光吸収層１０４が、第１半導体層１０２と第２半導体層１０３とに挟まれている。なお、第２半導体層１０３は、この全域に不純物が導入されて第２伝導型とされていてもよく、また、少なくとも受光領域１２３において不純物が導入されて第２伝導型とされていてもよい。
【００２３】
例えば、基板１０１は、半絶縁性のＩｎＧａＰからなる半導体基板であればよい。また、第１半導体層１０２は、ｎ型のＩｎＰから構成され、第２半導体層１０３は、ｐ型のＩｎＧａＰから構成されていればよい。この場合、上述した第１伝導型がｎ型となり、第２伝導型がｐ型となる。また、上部クラッド層１０５、コア層１０６、および下部クラッド層１０７は、ノンドープのＩｎＧａＡｓＰから構成されていればよい。ここで、コア層１０６の屈折率が、上部クラッド層１０５および下部クラッド層１０７の屈折率より大きくなるよう、各層のＩｎＧａＡｓＰの組成が調整されていればよい。また、光吸収層１０４は、ノンドープのＩｎＧａＡｓより構成されていればよい。
【００２４】
ここで、製造方法について簡単に説明する。まず、半絶縁性のＩｎＧａＰからなる基板１０１の上に、ｐ型のＩｎＧａＰ層（第２半導体層１０３）、ノンドープのＩｎＧａＡｓＰ層（下部クラッド層１０７）、ノンドープのＩｎＧａＡｓＰ層（コア層１０６）、ノンドープのＩｎＧａＡｓＰ層（上部クラッド層１０５）、ノンドープのＩｎＧａＡｓ層（光吸収層１０４）、ｎ型のＩｎＰ層（第１半導体層１０２）をエピタキシャル成長により順次積層する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。また、ｎ型の層は、例えばシリコンを不純物として用い、ｐ型の層は、例えばＺｎを不純物として用いればよい。
【００２５】
次に、公知のリソグラフィー技術およびエッチング技術（例えばウエットエッチング）により、ｎ型のＩｎＰ層およびノンドープのＩｎＧａＡｓ層をパターニングし、まず、図１Ｂに示すように、受光領域１２３に第１半導体層１０２および光吸収層１０４を残す。また、公知のリソグラフィー技術およびエッチング技術（例えばウエットエッチング）により、図１Ａに示すように、メサ領域１２１に、下部クラッド層１０７，コア層１０６，上部クラッド層１０５，光吸収層１０４，および第１半導体層１０２が積層したメサ構造を形成する。メサ領域１２１は、第１半導体層１０２および光吸収層１０４のある受光領域１２３と、第１半導体層１０２および光吸収層１０４のない光導波領域１２４とを備える。
【００２６】
次に、上述したメサ構造の形成により露出した電極形成領域１２２の第２半導体層１０３の上に、第２電極１０９を形成し、また、第１半導体層１０２の上に第１電極１０８を形成する。各電極は、チタン層／白金層／チタン層の３層構造とし、各半導体層にオーミック接続していればよい。また、光導波領域１２４の導波路端面には、効率的に光を入射するため反射防止膜１１１を形成する。
【００２７】
上述した本実施の形態におけるフォトダイオードは、第１電極１０８（第１半導体層１０２）および第２電極１０９（第２半導体層１０３）の間に逆方向のバイアス電圧を印加すると、ノンドープとされて不純物濃度が低い光吸収層１０４，上部クラッド層１０５，コア層１０６，および下部クラッド層１０７が空乏化し、動作可能状態となる。この動作状態において、反射防止膜１１１が形成されている端面より入射され光導波領域１２４を伝搬してきた光が受光領域１２３に入射すると、光吸収層１０４において、電子・ホール対が発生し、第１電極１０８および第２電極１０９に接続されている外部回路（不図示）に電流が出力される。
【００２８】
このように動作する中で、本実施の形態では、上部クラッド層１０５、コア層１０６および下部クラッド層１０７を空乏化させることにより空乏層幅を大きくとることができるので、素子面積を維持したままＣＲ時定数を低減し、素子を高速で動作させることができる。このように、本実施の形態によれば、耐入力性および受光感度などを低下させることなく応答速度を向上させることができる。
【００２９】
以下、具体的な数値例として、光吸収層厚Ｗa＝０.４μｍ、走行層厚Ｗc＝０.４μｍに対して接合面積３００μｍ2、シリーズ抵抗２０Ω、パッド容量１０ｆＦとした場合の実施の形態１におけるフォトダイオードの帯域を計算し、従来のｐｉｎフォトダイオードを用いた装荷型フォトダイオードと比較する。なお、走行層は、上部クラッド層１０５，コア層１０６，および下部クラッド層１０７の部分であり、各々の層厚を、０.１μｍ，０.２５μｍ，０.０５μｍとしている。また、これらの層における不純物濃度は、例えば、１×１０-16ｃｍ3と低い濃度とし、空乏層がこれらの層に広がる状態としている。
【００３０】
まず、この場合、空乏層厚が、光吸収層１０４と走行層との合計の０．８μｍとなるので、接合容量は４８ｆＦとなる。従来のｐｉｎフォトダイオードを用いた場合には空乏層厚が０．４μｍであるので、接合容量は倍の９６ｆＦとなる。
【００３１】
光吸収層１０４でのキャリア（ホール）走行時間に対応するｆ3dB帯域は、ｆ3dB＝３．５ｖh／（２πＷa）となるので、光吸収層１０４を構成するＩｎＧａＡｓ中のホール速度をｖh＝５×１０6ｃｍ／ｓとして、ｆ3dB＝７０ＧＨｚとなる。一方、光吸収層１０４で発生した正孔が走行層に注入され、Ｗc＝０.４μｍ走行した場合のキャリア走行時間に対応するｆ3dB帯域は、「ｆ3dB＝２．４ｖh/（２πＷc）」の式から、走行層中のホール速度をｖh＝５×１０6ｃｍ／ｓとして、ｆ3dB＝４７．７ＧＨｚとなる。
【００３２】
全体の走行帯域は、「（１／ｆ3dB2）total＝Σ（１／ｆ3dB2）」の関係から、３９．４ＧＨｚと計算される。これに、ＣＲ時定数の影響を加味すると、ＣＲ帯域はｆ3dB＝２３．７ＧＨｚとなる。
【００３３】
一方、従来型のｐｉｎフォトダイオードを用いた装荷型フォトダイオードでは、同一の光吸収層の層厚に対し、走行帯域が７０ＧＨｚと大きくなるものの、接合容量が２倍となることに起因してＣＲ時定数を加味したＣＲ帯域はｆ3dB＝１８．７ＧＨｚと、大幅に小さくなる。これに比べ、本実施の形態におけるフォトダイオードでは、ＣＲ帯域が約３割大きい。
【００３４】
[実施の形態２]
次に、本発明の実施の形態２について、図２Ａ，図２Ｂを用いて説明する。図２Ａおよび図２Ｂは、本発明の実施の形態２におけるフォトダイオードの構成を示す断面図である。図２Ａは、光が導波する方向に垂直な面の断面を示し、図２Ｂは、光が導波する方向に平行な面の断面を示している。
【００３５】
このフォトダイオードは、まず、基板２０１の上に形成された第１伝導型の第１半導体層２０２および第２伝導型の第２半導体層２０３と、対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、第１半導体層２０２および第２半導体層２０３の間に挟まれた領域で第１半導体層２０２の基板２０１側に接して形成された光吸収層２０４とを備える。
【００３６】
また、このフォトダイオードは、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて光吸収層２０４の基板２０１側に接して形成された上部クラッド層２０５と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて上部クラッド層２０５の基板２０１側に接して形成されたコア層２０６と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されてコア層２０６の基板２０１側に接して形成された下部クラッド層２０７とを備える。なお、上部クラッド層２０５および下部クラッド層２０７の屈折率に比較して、コア層２０６の屈折率は、大きいものとしている。
【００３７】
また、このフォトダイオードにおいて、コア層２０６および上部クラッド層２０５の不純物導入量は、第１半導体層２０２と第２半導体層２０３との間への電圧印加により、光吸収層２０４が形成されている領域における一部のコア層２０６および上部クラッド層２０５が空乏化する範囲とされている。
【００３８】
本実施の形態では、光吸収層２０４が形成されている受光領域２２３において、下部クラッド層２０７，コア層２０６，上部クラッド層２０５，および光吸収層２０４が、第１半導体層２０２と第２半導体層２０３とに挟まれている。なお、第２半導体層２０３は、この全域に不純物が導入されて第２伝導型とされていてもよく、また、少なくとも受光領域２２３において不純物が導入されて第２伝導型とされていてもよい。
【００３９】
例えば、基板２０１は、半絶縁性のＩｎＰからなる半導体基板であればよい。また、第１半導体層２０２は、ｐ型のＩｎＧａＡｓから構成され、第２半導体層２０３は、ｎ型のＩｎＰから構成されていればよい。この場合、上述した第１伝導型がｐ型となり、第２伝導型がｎ型となる。また、上部クラッド層２０５および下部クラッド層２０７は、ノンドープのＩｎＰから構成されていればよい。また、コア層２０６は、この屈折率が上部クラッド層２０５および下部クラッド層２０７の屈折率より大きくなるよう、ＩｎＧａＡｓＰから構成されていればよい。また、光吸収層２０４は、ノンドープのＩｎＧａＡｓより構成されていればよい。
【００４０】
なお、上述では、第２半導体層２０３および下部クラッド層２０７を設けているが、下部クラッド層をｎ型のＩｎＰから構成することで、この層を第２半導体層としても機能させ、下部クラッド層が第２半導体層を兼ねるようにしてもよい。
【００４１】
ここで、製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板２０１の上に、ｎ型のＩｎＰ層（第２半導体層２０３）、ノンドープのＩｎＰ層（下部クラッド層２０７）、ノンドープのＩｎＧａＡｓＰ層（コア層２０６）、ノンドープのＩｎＰ層（上部クラッド層２０５）、ノンドープのＩｎＧａＡｓ層（光吸収層２０４）、ｐ型のＩｎＧａＡｓ層（第１半導体層２０２）をエピタキシャル成長により順次積層する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。また、ｎ型の層は、例えばシリコンを不純物として用い、ｐ型の層は、例えばＺｎを不純物として用いればよい。
【００４２】
次に、公知のリソグラフィー技術およびエッチング技術（例えばウエットエッチング）により、ｐ型のＩｎＧａＡｓ層およびノンドープのＩｎＧａＡｓ層をパターニングし、まず、図２Ｂに示すように、受光領域２２３に第１半導体層２０２および光吸収層２０４を残す。また、公知のリソグラフィー技術およびエッチング技術（例えばウエットエッチング）により、図２Ａに示すように、メサ領域２２１に、下部クラッド層２０７，コア層２０６，上部クラッド層２０５，光吸収層２０４，および第１半導体層２０２が積層したメサ構造を形成する。メサ領域２２１は、第１半導体層２０２および光吸収層２０４のある受光領域２２３と第１半導体層２０２および光吸収層２０４のない光導波領域２２４とを備える。
【００４３】
次に、上述したメサ構造の形成により露出した電極形成領域２２２の第２半導体層２０３の上に、カソード電極（第２電極）２０９を形成し、また、第１半導体層２０２の上にアノード電極（第１電極）２０８を形成する。各電極は、チタン層／白金層／チタン層の３層構造とし、各半導体層にオーミック接続していればよい。また、光導波領域２２４の導波路端面には、効率的に光を入射するため反射防止膜２１１を形成する。
【００４４】
上述した本実施の形態におけるフォトダイオードは、アノード電極２０８（第１半導体層２０２）およびカソード電極２０９（第２半導体層２０３）の間に逆方向のバイアス電圧を印加すると、ノンドープとされて不純物濃度が低い光吸収層２０４，上部クラッド層２０５，コア層２０６，および下部クラッド層２０７が空乏化し、動作可能状態となる。この動作状態において、反射防止膜２１１が形成されている端面より入射され光導波領域２２４を伝搬してきた光が受光領域２２３に入射すると、光吸収層２０４において、電子・ホール対が発生し、アノード電極２０８およびカソード電極２０９に接続されている外部回路（不図示）に電流が出力される。
【００４５】
このように動作する中で、本実施の形態では、上部クラッド層２０５、コア層２０６および下部クラッド層２０７を空乏化させることにより空乏層幅を大きくとることができるので、素子面積を維持したままＣＲ時定数を低減し、素子を高速で動作させることができる。このように、本実施の形態によれば、耐入力性および受光感度などを低下させることなく応答速度を向上させることができる。
【００４６】
以下、具体的な数値例として、光吸収層厚Ｗa＝０.４μｍ、走行層厚Ｗc＝０.４μｍに対して接合面積３００μｍ2、シリーズ抵抗２０Ω、パッド容量１０ｆＦとした場合の実施の形態２におけるフォトダイオードの帯域を計算し、従来のｐｉｎフォトダイオードを用いた装荷型フォトダイオードと比較する。なお、走行層は、上部クラッド層２０５，コア層２０６，および下部クラッド層２０７の部分であり、各々の層厚を、０.１μｍ，０.２５μｍ，０.０５μｍとしている。また、これらの層における不純物濃度は、例えば、１×１０-16ｃｍ3と低い濃度とし、空乏層がこれらの層に広がる状態としている。
【００４７】
まず、この場合、空乏層厚が、光吸収層２０４と走行層との合計の０．８μｍとなるので、接合容量は４８ｆＦとなる。従来のｐｉｎフォトダイオードを用いた場合には空乏層厚が０．４μｍであるので、接合容量は倍の９６ｆＦとなる。
【００４８】
光吸収層２０４でのホール走行時間に対応するｆ3dB帯域は、ｆ3dB＝３．５ｖh／（２πＷa）となるので、光吸収層２０４を構成するＩｎＧａＡｓ中のホール速度をｖh＝５×１０6ｃｍ／ｓとして、ｆ3dB＝７０ＧＨｚとなる。一方、光吸収層２０４における電子の走行時間に対応するｆ3dB帯域は、ｆ3dB＝３．５ｖe/（２πＷc）となるので、光吸収層２０４の電子速度をｖe＝４×１０7ｃｍ／ｓとして、ｆ3dB＝５５７ＧＨｚとなる。
【００４９】
この電子が光吸収層２０４から走行層に注入され、Ｗc＝０.４μｍ走行した場合のキャリア走行時間に対応するｆ3dB帯域は、「ｆ3dB＝２．４ｖe／（２πＷc）」の式から、走行層中の電子速度をｖe＝２×１０7ｃｍ／ｓとして、ｆ3dB＝１９１ＧＨｚとなる。「（１／ｆ3dB2）total＝Σ（１／ｆ3dB2）」の関係から、全体の電子の走行帯域は１８１ＧＨｚ、さらに電子と正孔の両方を考慮した走行帯域は６５．３ＧＨｚと計算される。これに、ＣＲ時定数の影響を加味すると、ＣＲ帯域はｆ3dB＝２８．６ＧＨｚとなる。
【００５０】
一方、従来型のｐｉｎフォトダイオードを用いた装荷型フォトダイオードでは、前述したようにＣＲ時定数を加味した帯域はｆ3dB＝１８．７ＧＨｚとなる。すなわち、本実施の形態におけるフォトダイオードでは、従来例に比べて１０ＧＨｚ近い帯域増大効果が得られる。また、本実施の形態２では、前述した実施の形態１のフォトダイオードと比べてより大きな帯域増大効果が得られている。これは、実施の形態２においては、第１半導体層２０２をｐ型、第２半導体層２０３をｎ型としており（第１伝導型をｐ型）、空乏層を広げるために用いたコア層および上下クラッドが、正孔よりはるかに速度の大きい電子の走行層として機能するためである。
【００５１】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態の説明では、光導波領域の半導体導波路をハイメサ型の導波路構造としたが、埋め込み型やリッジ型の導波路とし、受光領域と直接バットジョイント（突き合わせ接合）により光結合させてもよい。また、遷移領域を設け、埋め込み型やリッジ型の導波路からハイメサ型導波路に変換し、上述した実施の形態のように、受光領域に結合してもよいことはいうまでもない。
【００５２】
また、例えば、上述した実施の形態では、受光領域において、光吸収層とコア層との間に上部クラッド層を配置したが、これに限るものではなく、上部クラッド層を用いずコア層の直上に光吸収層を配置してもよい。また、例えば、前述した実施の形態２において、光吸収層をノンドープのＩｎＧａＡｓから構成したが、光吸収層をｐ型光吸収層とノンドープ(高抵抗ｎ型)光吸収層とからなる２層構成のハイブリッド型としてもよい（特許文献１，２参照）。
【符号の説明】
【００５３】
１０１…基板、１０２…第１半導体層、１０３…第２半導体層、１０４…光吸収層、１０５…上部クラッド層、１０６…コア層、１０７…下部クラッド層、１０８…第１電極、１０９…第２電極、１１１…反射防止膜、１２１…メサ領域、１２２…電極形成領域、１２３…受光領域、１２４…光導波領域。
【技術分野】
【０００１】
本発明は、光通信などに用いられるフォトダイオードに関するものである。
【背景技術】
【０００２】
フォトダイオードは、長波長帯（１．３μｍ帯〜１．５μｍ帯）の光通信システムに、レシーバ装置の受光デバイスとして広く使用されている。この場合、フォトダイオードに求められる主要な性能の指標は、応答速度と受光感度である。フォトダイオードに光が入射すると、入射光は光吸収層内で電子・正孔対を形成し、これらの電子と正孔が層内で分離して外部の電子回路に電流が流れる。
【０００３】
面型のフォトダイオードの場合、光吸収層が厚くなると、層内でのキャリア走行時間が長くなるためにフォトダイオードの応答速度は低下する。一方、光吸収層が厚いほど活性域で光を十分に吸収することができるようになるため、受光感度は高くなる。従って、面型フォトダイオードにおいては、パフォーマンスを決定する因子である応答速度と受光感度とが、光吸収層厚を介してトレードオフの関係にあり、このバランスをとることが重要である。
【０００４】
このトレードオフによる制約を緩和する手段として、光の伝搬方向とキャリアの走行方向を垂直にし、薄い光吸収層でも高い受光感度が得られる導波型のフォトダイオードがよく知られている。導波型フォトダイオードでは、光吸収層が薄くても光が光吸収層に沿って伝搬しながら吸収されるため、速い応答速度を保ちつつ高い受光感度を実現することができる。中でも、半導体導波路上にフォトダイオード構造を積層した装荷型フォトダイオードは、半導体光回路との集積に適するとともに、入力端面への電流集中がないため、端面入射型の導波型フォトダイオードに比べて耐入力性に優れるという特徴を有している。
【０００５】
一方で、走行時間とともにフォトダイオードの応答速度を制限する要因として、ＣＲ時定数(Ｃはダイオードの素子容量、Ｒは素子抵抗)があるが、これを決定する素子容量Ｃは接合面積に比例し、空乏層厚に反比例する。ｐ型半導体層、光吸収層およびｎ型半導体層からなるｐｉｎ型フォトダイオードを半導体導波路上に積層した一般的な装荷型フォトダイオードでは、空乏層厚は光吸収層厚と同程度になるので、キャリア走行時間が大きくならない範囲でしか空乏層を広げることができない。また、素子の接合面積を小さくしてＣＲ時定数を下げることにより応答速度を上げることもできるが、電流密度が高くなり耐入力性が劣化してしまう。
【０００６】
また、光吸収層とｎ型半導体層の間に光吸収を起こさない電子走行層を配置することによって空乏層幅を広げ、ＣＲ時定数を下げることもできる。しかしながら、この構造を半導体導波路上に積層して装荷型フォトダイオードとした場合、電子走行層を厚くすると導波路と光吸収層の間隔が大きくなるため十分な光結合が得られず、受光感度が落ちてしまう。このように、従来の装荷型フォトダイオードでは、受光感度や耐入力性（素子面積）を維持したまま空乏層厚を広げて応答速度を向上させることは困難であった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−２３３５２４号公報
【特許文献２】特許第４０６１０５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上述べたように、ｐ型半導体層、光吸収層およびｎ型半導体層からなるｐｉｎ型フォトダイオードを半導体導波路上に積層した従来の装荷型フォトダイオードでは、空乏層厚が、ほぼ光吸収層厚で決定されるため、キャリア走行時間が大きくならない範囲でしか広げることができず、素子面積を維持したまま応答速度を向上させることが困難であるという問題があった。
【０００９】
また、従来の装荷型フォトダイオード構造で、光吸収層とｎ型半導体層の間に光吸収を起こさない電子走行層を配置することによって空乏層幅を広げ、応答速度を向上させようとすると、電子走行層を厚くした分、導波路と光吸収層の間隔が大きくなるため、十分な光結合が得られず、受光感度が落ちてしまうという問題があった。
【００１０】
本発明は、以上のような問題点を解消するためになされたものであり、耐入力性および受光感度などを低下させることなく装荷型フォトダイオードの応答速度を向上させることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るフォトダイオードは、基板の上に形成された第１伝導型の第１半導体層および第２伝導型の第２半導体層と、対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、第１半導体層および第２半導体層の間に挟まれた領域で第１半導体層の基板側に接して形成された光吸収層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて光吸収層の基板側に接して形成された上部クラッド層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて上部クラッド層の基板側に接して形成されたコア層と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されてコア層の基板側に接して形成された下部クラッド層とを備え、コア層および上部クラッド層の不純物濃度は、第１半導体層と第２半導体層との間への電圧印加により、少なくとも一部のコア層および上部クラッド層が空乏化する範囲とされている。
【００１２】
上記フォトダイオードにおいて、第２半導体層の上に下部クラッド層が形成されているようにしてもよい。また、下部クラッド層が、第２半導体層であるようにしてもよい。
【００１３】
上記フォトダイオードにおいて、下部クラッド層，コア層，上部クラッド層，光吸収層，および第１半導体層からなり、基板から突出したメサ領域を有し、メサ領域は、第１半導体層および光吸収層のある受光領域と、第１半導体層および光吸収層のない光導波領域とを備え、受光領域のメサ領域の第１半導体層の上に形成された第１電極と、受光領域のメサ領域以外の第２半導体層上に形成された第２電極とを有するようにしてもよい。
【００１４】
上記フォトダイオードにおいて、第１伝導型は、ｐ型であればよい。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、第１半導体層および第２半導体層の間に配置したコア層および上部クラッド層の不純物濃度を、第１半導体層と第２半導体層との間への電圧印加により少なくとも一部のコア層および上部クラッド層が空乏化する範囲としたので、耐入力性および受光感度などを低下させることなく装荷型フォトダイオードの応答速度を向上させことができるという優れた効果が得られる。
【図面の簡単な説明】
【００１６】
【図１Ａ】図１Ａは、本発明の実施の形態１におけるフォトダイオードの構成を示す断面図であり、光が導波する方向に垂直な面の断面を示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態１におけるフォトダイオードの構成を示す断面図であり、光が導波する方向に平行な面の断面を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態２におけるフォトダイオードの構成を示す断面図であり、光が導波する方向に垂直な面の断面を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態２におけるフォトダイオードの構成を示す断面図であり、光が導波する方向に平行な面の断面を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図を参照して説明する。
【００１８】
[実施の形態１]
はじめに、本発明の実施の形態１におけるフォトダイオードについて、図１Ａおよび図１Ｂを用いて説明する。図１Ａおよび図１Ｂは、本発明の実施の形態１におけるフォトダイオードの構成を示す断面図である。図１Ａは、光が導波する方向に垂直な面の断面を示し、図１Ｂは、光が導波する方向に平行な面の断面を示している。
【００１９】
このフォトダイオードは、まず、基板１０１の上に形成された第１伝導型の第１半導体層１０２および第２伝導型の第２半導体層１０３と、対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、第１半導体層１０２および第２半導体層１０３の間に挟まれた領域で第１半導体層１０２の基板１０１側に接して形成された光吸収層１０４とを備える。
【００２０】
また、このフォトダイオードは、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて光吸収層１０４の基板１０１側に接して形成された上部クラッド層１０５と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて上部クラッド層１０５の基板１０１側に接して形成されたコア層１０６と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されてコア層１０６の基板１０１側に接して形成された下部クラッド層１０７とを備える。なお、上部クラッド層１０５および下部クラッド層１０７の屈折率に比較して、コア層１０６の屈折率は、大きいものとしている。
【００２１】
また、このフォトダイオードにおいて、コア層１０６および上部クラッド層１０５の不純物導入量は、第１半導体層１０２と第２半導体層１０３との間への電圧印加により、光吸収層１０４が形成されている領域におけるコア層１０６および上部クラッド層１０５の少なくとも一部が空乏化する範囲とされている。例えば、１×１０-16ｃｍ3以下の不純物導入量であれば、層のほぼ全体が空乏化する。当然ではあるが、ノンドープとするなど不純物濃度（不純物導入量）を実質的に０とすれば、完全に空乏化させることができる。
【００２２】
本実施の形態では、光吸収層１０４が形成されている受光領域１２３において、下部クラッド層１０７，コア層１０６，上部クラッド層１０５，および光吸収層１０４が、第１半導体層１０２と第２半導体層１０３とに挟まれている。なお、第２半導体層１０３は、この全域に不純物が導入されて第２伝導型とされていてもよく、また、少なくとも受光領域１２３において不純物が導入されて第２伝導型とされていてもよい。
【００２３】
例えば、基板１０１は、半絶縁性のＩｎＧａＰからなる半導体基板であればよい。また、第１半導体層１０２は、ｎ型のＩｎＰから構成され、第２半導体層１０３は、ｐ型のＩｎＧａＰから構成されていればよい。この場合、上述した第１伝導型がｎ型となり、第２伝導型がｐ型となる。また、上部クラッド層１０５、コア層１０６、および下部クラッド層１０７は、ノンドープのＩｎＧａＡｓＰから構成されていればよい。ここで、コア層１０６の屈折率が、上部クラッド層１０５および下部クラッド層１０７の屈折率より大きくなるよう、各層のＩｎＧａＡｓＰの組成が調整されていればよい。また、光吸収層１０４は、ノンドープのＩｎＧａＡｓより構成されていればよい。
【００２４】
ここで、製造方法について簡単に説明する。まず、半絶縁性のＩｎＧａＰからなる基板１０１の上に、ｐ型のＩｎＧａＰ層（第２半導体層１０３）、ノンドープのＩｎＧａＡｓＰ層（下部クラッド層１０７）、ノンドープのＩｎＧａＡｓＰ層（コア層１０６）、ノンドープのＩｎＧａＡｓＰ層（上部クラッド層１０５）、ノンドープのＩｎＧａＡｓ層（光吸収層１０４）、ｎ型のＩｎＰ層（第１半導体層１０２）をエピタキシャル成長により順次積層する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。また、ｎ型の層は、例えばシリコンを不純物として用い、ｐ型の層は、例えばＺｎを不純物として用いればよい。
【００２５】
次に、公知のリソグラフィー技術およびエッチング技術（例えばウエットエッチング）により、ｎ型のＩｎＰ層およびノンドープのＩｎＧａＡｓ層をパターニングし、まず、図１Ｂに示すように、受光領域１２３に第１半導体層１０２および光吸収層１０４を残す。また、公知のリソグラフィー技術およびエッチング技術（例えばウエットエッチング）により、図１Ａに示すように、メサ領域１２１に、下部クラッド層１０７，コア層１０６，上部クラッド層１０５，光吸収層１０４，および第１半導体層１０２が積層したメサ構造を形成する。メサ領域１２１は、第１半導体層１０２および光吸収層１０４のある受光領域１２３と、第１半導体層１０２および光吸収層１０４のない光導波領域１２４とを備える。
【００２６】
次に、上述したメサ構造の形成により露出した電極形成領域１２２の第２半導体層１０３の上に、第２電極１０９を形成し、また、第１半導体層１０２の上に第１電極１０８を形成する。各電極は、チタン層／白金層／チタン層の３層構造とし、各半導体層にオーミック接続していればよい。また、光導波領域１２４の導波路端面には、効率的に光を入射するため反射防止膜１１１を形成する。
【００２７】
上述した本実施の形態におけるフォトダイオードは、第１電極１０８（第１半導体層１０２）および第２電極１０９（第２半導体層１０３）の間に逆方向のバイアス電圧を印加すると、ノンドープとされて不純物濃度が低い光吸収層１０４，上部クラッド層１０５，コア層１０６，および下部クラッド層１０７が空乏化し、動作可能状態となる。この動作状態において、反射防止膜１１１が形成されている端面より入射され光導波領域１２４を伝搬してきた光が受光領域１２３に入射すると、光吸収層１０４において、電子・ホール対が発生し、第１電極１０８および第２電極１０９に接続されている外部回路（不図示）に電流が出力される。
【００２８】
このように動作する中で、本実施の形態では、上部クラッド層１０５、コア層１０６および下部クラッド層１０７を空乏化させることにより空乏層幅を大きくとることができるので、素子面積を維持したままＣＲ時定数を低減し、素子を高速で動作させることができる。このように、本実施の形態によれば、耐入力性および受光感度などを低下させることなく応答速度を向上させることができる。
【００２９】
以下、具体的な数値例として、光吸収層厚Ｗa＝０.４μｍ、走行層厚Ｗc＝０.４μｍに対して接合面積３００μｍ2、シリーズ抵抗２０Ω、パッド容量１０ｆＦとした場合の実施の形態１におけるフォトダイオードの帯域を計算し、従来のｐｉｎフォトダイオードを用いた装荷型フォトダイオードと比較する。なお、走行層は、上部クラッド層１０５，コア層１０６，および下部クラッド層１０７の部分であり、各々の層厚を、０.１μｍ，０.２５μｍ，０.０５μｍとしている。また、これらの層における不純物濃度は、例えば、１×１０-16ｃｍ3と低い濃度とし、空乏層がこれらの層に広がる状態としている。
【００３０】
まず、この場合、空乏層厚が、光吸収層１０４と走行層との合計の０．８μｍとなるので、接合容量は４８ｆＦとなる。従来のｐｉｎフォトダイオードを用いた場合には空乏層厚が０．４μｍであるので、接合容量は倍の９６ｆＦとなる。
【００３１】
光吸収層１０４でのキャリア（ホール）走行時間に対応するｆ3dB帯域は、ｆ3dB＝３．５ｖh／（２πＷa）となるので、光吸収層１０４を構成するＩｎＧａＡｓ中のホール速度をｖh＝５×１０6ｃｍ／ｓとして、ｆ3dB＝７０ＧＨｚとなる。一方、光吸収層１０４で発生した正孔が走行層に注入され、Ｗc＝０.４μｍ走行した場合のキャリア走行時間に対応するｆ3dB帯域は、「ｆ3dB＝２．４ｖh/（２πＷc）」の式から、走行層中のホール速度をｖh＝５×１０6ｃｍ／ｓとして、ｆ3dB＝４７．７ＧＨｚとなる。
【００３２】
全体の走行帯域は、「（１／ｆ3dB2）total＝Σ（１／ｆ3dB2）」の関係から、３９．４ＧＨｚと計算される。これに、ＣＲ時定数の影響を加味すると、ＣＲ帯域はｆ3dB＝２３．７ＧＨｚとなる。
【００３３】
一方、従来型のｐｉｎフォトダイオードを用いた装荷型フォトダイオードでは、同一の光吸収層の層厚に対し、走行帯域が７０ＧＨｚと大きくなるものの、接合容量が２倍となることに起因してＣＲ時定数を加味したＣＲ帯域はｆ3dB＝１８．７ＧＨｚと、大幅に小さくなる。これに比べ、本実施の形態におけるフォトダイオードでは、ＣＲ帯域が約３割大きい。
【００３４】
[実施の形態２]
次に、本発明の実施の形態２について、図２Ａ，図２Ｂを用いて説明する。図２Ａおよび図２Ｂは、本発明の実施の形態２におけるフォトダイオードの構成を示す断面図である。図２Ａは、光が導波する方向に垂直な面の断面を示し、図２Ｂは、光が導波する方向に平行な面の断面を示している。
【００３５】
このフォトダイオードは、まず、基板２０１の上に形成された第１伝導型の第１半導体層２０２および第２伝導型の第２半導体層２０３と、対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、第１半導体層２０２および第２半導体層２０３の間に挟まれた領域で第１半導体層２０２の基板２０１側に接して形成された光吸収層２０４とを備える。
【００３６】
また、このフォトダイオードは、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて光吸収層２０４の基板２０１側に接して形成された上部クラッド層２０５と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて上部クラッド層２０５の基板２０１側に接して形成されたコア層２０６と、対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されてコア層２０６の基板２０１側に接して形成された下部クラッド層２０７とを備える。なお、上部クラッド層２０５および下部クラッド層２０７の屈折率に比較して、コア層２０６の屈折率は、大きいものとしている。
【００３７】
また、このフォトダイオードにおいて、コア層２０６および上部クラッド層２０５の不純物導入量は、第１半導体層２０２と第２半導体層２０３との間への電圧印加により、光吸収層２０４が形成されている領域における一部のコア層２０６および上部クラッド層２０５が空乏化する範囲とされている。
【００３８】
本実施の形態では、光吸収層２０４が形成されている受光領域２２３において、下部クラッド層２０７，コア層２０６，上部クラッド層２０５，および光吸収層２０４が、第１半導体層２０２と第２半導体層２０３とに挟まれている。なお、第２半導体層２０３は、この全域に不純物が導入されて第２伝導型とされていてもよく、また、少なくとも受光領域２２３において不純物が導入されて第２伝導型とされていてもよい。
【００３９】
例えば、基板２０１は、半絶縁性のＩｎＰからなる半導体基板であればよい。また、第１半導体層２０２は、ｐ型のＩｎＧａＡｓから構成され、第２半導体層２０３は、ｎ型のＩｎＰから構成されていればよい。この場合、上述した第１伝導型がｐ型となり、第２伝導型がｎ型となる。また、上部クラッド層２０５および下部クラッド層２０７は、ノンドープのＩｎＰから構成されていればよい。また、コア層２０６は、この屈折率が上部クラッド層２０５および下部クラッド層２０７の屈折率より大きくなるよう、ＩｎＧａＡｓＰから構成されていればよい。また、光吸収層２０４は、ノンドープのＩｎＧａＡｓより構成されていればよい。
【００４０】
なお、上述では、第２半導体層２０３および下部クラッド層２０７を設けているが、下部クラッド層をｎ型のＩｎＰから構成することで、この層を第２半導体層としても機能させ、下部クラッド層が第２半導体層を兼ねるようにしてもよい。
【００４１】
ここで、製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板２０１の上に、ｎ型のＩｎＰ層（第２半導体層２０３）、ノンドープのＩｎＰ層（下部クラッド層２０７）、ノンドープのＩｎＧａＡｓＰ層（コア層２０６）、ノンドープのＩｎＰ層（上部クラッド層２０５）、ノンドープのＩｎＧａＡｓ層（光吸収層２０４）、ｐ型のＩｎＧａＡｓ層（第１半導体層２０２）をエピタキシャル成長により順次積層する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。また、ｎ型の層は、例えばシリコンを不純物として用い、ｐ型の層は、例えばＺｎを不純物として用いればよい。
【００４２】
次に、公知のリソグラフィー技術およびエッチング技術（例えばウエットエッチング）により、ｐ型のＩｎＧａＡｓ層およびノンドープのＩｎＧａＡｓ層をパターニングし、まず、図２Ｂに示すように、受光領域２２３に第１半導体層２０２および光吸収層２０４を残す。また、公知のリソグラフィー技術およびエッチング技術（例えばウエットエッチング）により、図２Ａに示すように、メサ領域２２１に、下部クラッド層２０７，コア層２０６，上部クラッド層２０５，光吸収層２０４，および第１半導体層２０２が積層したメサ構造を形成する。メサ領域２２１は、第１半導体層２０２および光吸収層２０４のある受光領域２２３と第１半導体層２０２および光吸収層２０４のない光導波領域２２４とを備える。
【００４３】
次に、上述したメサ構造の形成により露出した電極形成領域２２２の第２半導体層２０３の上に、カソード電極（第２電極）２０９を形成し、また、第１半導体層２０２の上にアノード電極（第１電極）２０８を形成する。各電極は、チタン層／白金層／チタン層の３層構造とし、各半導体層にオーミック接続していればよい。また、光導波領域２２４の導波路端面には、効率的に光を入射するため反射防止膜２１１を形成する。
【００４４】
上述した本実施の形態におけるフォトダイオードは、アノード電極２０８（第１半導体層２０２）およびカソード電極２０９（第２半導体層２０３）の間に逆方向のバイアス電圧を印加すると、ノンドープとされて不純物濃度が低い光吸収層２０４，上部クラッド層２０５，コア層２０６，および下部クラッド層２０７が空乏化し、動作可能状態となる。この動作状態において、反射防止膜２１１が形成されている端面より入射され光導波領域２２４を伝搬してきた光が受光領域２２３に入射すると、光吸収層２０４において、電子・ホール対が発生し、アノード電極２０８およびカソード電極２０９に接続されている外部回路（不図示）に電流が出力される。
【００４５】
このように動作する中で、本実施の形態では、上部クラッド層２０５、コア層２０６および下部クラッド層２０７を空乏化させることにより空乏層幅を大きくとることができるので、素子面積を維持したままＣＲ時定数を低減し、素子を高速で動作させることができる。このように、本実施の形態によれば、耐入力性および受光感度などを低下させることなく応答速度を向上させることができる。
【００４６】
以下、具体的な数値例として、光吸収層厚Ｗa＝０.４μｍ、走行層厚Ｗc＝０.４μｍに対して接合面積３００μｍ2、シリーズ抵抗２０Ω、パッド容量１０ｆＦとした場合の実施の形態２におけるフォトダイオードの帯域を計算し、従来のｐｉｎフォトダイオードを用いた装荷型フォトダイオードと比較する。なお、走行層は、上部クラッド層２０５，コア層２０６，および下部クラッド層２０７の部分であり、各々の層厚を、０.１μｍ，０.２５μｍ，０.０５μｍとしている。また、これらの層における不純物濃度は、例えば、１×１０-16ｃｍ3と低い濃度とし、空乏層がこれらの層に広がる状態としている。
【００４７】
まず、この場合、空乏層厚が、光吸収層２０４と走行層との合計の０．８μｍとなるので、接合容量は４８ｆＦとなる。従来のｐｉｎフォトダイオードを用いた場合には空乏層厚が０．４μｍであるので、接合容量は倍の９６ｆＦとなる。
【００４８】
光吸収層２０４でのホール走行時間に対応するｆ3dB帯域は、ｆ3dB＝３．５ｖh／（２πＷa）となるので、光吸収層２０４を構成するＩｎＧａＡｓ中のホール速度をｖh＝５×１０6ｃｍ／ｓとして、ｆ3dB＝７０ＧＨｚとなる。一方、光吸収層２０４における電子の走行時間に対応するｆ3dB帯域は、ｆ3dB＝３．５ｖe/（２πＷc）となるので、光吸収層２０４の電子速度をｖe＝４×１０7ｃｍ／ｓとして、ｆ3dB＝５５７ＧＨｚとなる。
【００４９】
この電子が光吸収層２０４から走行層に注入され、Ｗc＝０.４μｍ走行した場合のキャリア走行時間に対応するｆ3dB帯域は、「ｆ3dB＝２．４ｖe／（２πＷc）」の式から、走行層中の電子速度をｖe＝２×１０7ｃｍ／ｓとして、ｆ3dB＝１９１ＧＨｚとなる。「（１／ｆ3dB2）total＝Σ（１／ｆ3dB2）」の関係から、全体の電子の走行帯域は１８１ＧＨｚ、さらに電子と正孔の両方を考慮した走行帯域は６５．３ＧＨｚと計算される。これに、ＣＲ時定数の影響を加味すると、ＣＲ帯域はｆ3dB＝２８．６ＧＨｚとなる。
【００５０】
一方、従来型のｐｉｎフォトダイオードを用いた装荷型フォトダイオードでは、前述したようにＣＲ時定数を加味した帯域はｆ3dB＝１８．７ＧＨｚとなる。すなわち、本実施の形態におけるフォトダイオードでは、従来例に比べて１０ＧＨｚ近い帯域増大効果が得られる。また、本実施の形態２では、前述した実施の形態１のフォトダイオードと比べてより大きな帯域増大効果が得られている。これは、実施の形態２においては、第１半導体層２０２をｐ型、第２半導体層２０３をｎ型としており（第１伝導型をｐ型）、空乏層を広げるために用いたコア層および上下クラッドが、正孔よりはるかに速度の大きい電子の走行層として機能するためである。
【００５１】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態の説明では、光導波領域の半導体導波路をハイメサ型の導波路構造としたが、埋め込み型やリッジ型の導波路とし、受光領域と直接バットジョイント（突き合わせ接合）により光結合させてもよい。また、遷移領域を設け、埋め込み型やリッジ型の導波路からハイメサ型導波路に変換し、上述した実施の形態のように、受光領域に結合してもよいことはいうまでもない。
【００５２】
また、例えば、上述した実施の形態では、受光領域において、光吸収層とコア層との間に上部クラッド層を配置したが、これに限るものではなく、上部クラッド層を用いずコア層の直上に光吸収層を配置してもよい。また、例えば、前述した実施の形態２において、光吸収層をノンドープのＩｎＧａＡｓから構成したが、光吸収層をｐ型光吸収層とノンドープ(高抵抗ｎ型)光吸収層とからなる２層構成のハイブリッド型としてもよい（特許文献１，２参照）。
【符号の説明】
【００５３】
１０１…基板、１０２…第１半導体層、１０３…第２半導体層、１０４…光吸収層、１０５…上部クラッド層、１０６…コア層、１０７…下部クラッド層、１０８…第１電極、１０９…第２電極、１１１…反射防止膜、１２１…メサ領域、１２２…電極形成領域、１２３…受光領域、１２４…光導波領域。
【特許請求の範囲】
【請求項１】
基板の上に形成された第１伝導型の第１半導体層および第２伝導型の第２半導体層と、
対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、前記第１半導体層および前記第２半導体層の間に挟まれた領域で前記第１半導体層の前記基板側に接して形成された光吸収層と、
対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて前記光吸収層の前記基板側に接して形成された上部クラッド層と、
対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて前記上部クラッド層の前記基板側に接して形成されたコア層と、
対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて前記コア層の前記基板側に接して形成された下部クラッド層と
を備え、
前記コア層および前記上部クラッド層の不純物濃度は、前記第１半導体層と前記第２半導体層との間への電圧印加により、少なくとも一部の前記コア層および前記上部クラッド層が空乏化する範囲とされている
ことを特徴とするフォトダイオード。
【請求項２】
請求項１記載のフォトダイオードにおいて、
前記第２半導体層の上に前記下部クラッド層が形成されていることを特徴とするフォトダイオード。
【請求項３】
請求項１記載のフォトダイオードにおいて、
前記下部クラッド層が、前記第２半導体層であることを特徴するフォトダイオード。
【請求項４】
請求項１〜３のいずれか１項に記載のフォトダイオードにおいて、
前記下部クラッド層，前記コア層，前記上部クラッド層，前記光吸収層，および前記第１半導体層からなり、
前記基板から突出したメサ領域を有し、
前記メサ領域は、前記第１半導体層および前記光吸収層のある受光領域と、前記第１半導体層および前記光吸収層のない光導波領域とを備え、
前記受光領域の前記メサ領域の前記第１半導体層の上に形成された第１電極と、
前記受光領域の前記メサ領域以外の前記第２半導体層上に形成された第２電極と
を有することを特徴するフォトダイオード。
【請求項５】
請求項１〜４のいずれか１項に記載のフォトダイオードにおいて、
前記第１伝導型は、ｐ型であることを特徴とするフォトダイオード。
【請求項１】
基板の上に形成された第１伝導型の第１半導体層および第２伝導型の第２半導体層と、
対象とする光を吸収する範囲のバンドギャップエネルギーの半導体から構成され、前記第１半導体層および前記第２半導体層の間に挟まれた領域で前記第１半導体層の前記基板側に接して形成された光吸収層と、
対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて前記光吸収層の前記基板側に接して形成された上部クラッド層と、
対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて前記上部クラッド層の前記基板側に接して形成されたコア層と、
対象とする光を吸収しない範囲のバンドギャップエネルギーの半導体から構成されて前記コア層の前記基板側に接して形成された下部クラッド層と
を備え、
前記コア層および前記上部クラッド層の不純物濃度は、前記第１半導体層と前記第２半導体層との間への電圧印加により、少なくとも一部の前記コア層および前記上部クラッド層が空乏化する範囲とされている
ことを特徴とするフォトダイオード。
【請求項２】
請求項１記載のフォトダイオードにおいて、
前記第２半導体層の上に前記下部クラッド層が形成されていることを特徴とするフォトダイオード。
【請求項３】
請求項１記載のフォトダイオードにおいて、
前記下部クラッド層が、前記第２半導体層であることを特徴するフォトダイオード。
【請求項４】
請求項１〜３のいずれか１項に記載のフォトダイオードにおいて、
前記下部クラッド層，前記コア層，前記上部クラッド層，前記光吸収層，および前記第１半導体層からなり、
前記基板から突出したメサ領域を有し、
前記メサ領域は、前記第１半導体層および前記光吸収層のある受光領域と、前記第１半導体層および前記光吸収層のない光導波領域とを備え、
前記受光領域の前記メサ領域の前記第１半導体層の上に形成された第１電極と、
前記受光領域の前記メサ領域以外の前記第２半導体層上に形成された第２電極と
を有することを特徴するフォトダイオード。
【請求項５】
請求項１〜４のいずれか１項に記載のフォトダイオードにおいて、
前記第１伝導型は、ｐ型であることを特徴とするフォトダイオード。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【公開番号】特開２０１２−２２７３３０（Ｐ２０１２−２２７３３０Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−９３０５１（Ｐ２０１１−９３０５１）
【出願日】平成２３年４月１９日（２０１１．４．１９）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２３年４月１９日（２０１１．４．１９）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]