プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
【課題】大画面化されたプラズマディスプレイパネルを備えたプラズマディスプレイ装置において、ＩＣの動作用等に発生させる比較的電圧値の低い電源電圧におけるノイズの発生を低減し、回路の誤動作を防止する。
【解決手段】書込みパルスの発生に用いる第１の電圧である電圧Ｖｄを発生する第１の電源回路である電圧Ｖｄ発生回路８６と、第１の電圧よりも電圧値が低い第２の電圧である電圧Ｖｏを電圧Ｖｄを用いて発生する第２の電源回路である電圧Ｖｏ発生回路８４とを備え、データ電極駆動回路５８を複数設けるとともに、データ電極駆動回路５８と同数の電圧Ｖｏ発生回路８４を設け、データ電極駆動回路５８と電圧Ｖｏ発生回路８４とを同一のデータ電極駆動用プリント基板８３上に設ける。
【解決手段】書込みパルスの発生に用いる第１の電圧である電圧Ｖｄを発生する第１の電源回路である電圧Ｖｄ発生回路８６と、第１の電圧よりも電圧値が低い第２の電圧である電圧Ｖｏを電圧Ｖｄを用いて発生する第２の電源回路である電圧Ｖｏ発生回路８４とを備え、データ電極駆動回路５８を複数設けるとともに、データ電極駆動回路５８と同数の電圧Ｖｏ発生回路８４を設け、データ電極駆動回路５８と電圧Ｖｏ発生回路８４とを同一のデータ電極駆動用プリント基板８３上に設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
【０００３】
図１は、パネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、１対の走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
【０００４】
背面板３１上には複数の平行なデータ電極３２が形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
【０００５】
これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが立体交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして、内部の放電空間には、例えば分圧比で５％のキセノンを含むネオンとキセノンの混合ガスが放電ガスとして封入されている。このとき、例えば、キセノンの分圧比を大きくすることで、発光効率を向上させることができる。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが対向して交差する部分に放電セルが形成される。このような構成のパネル１０において、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させることによりカラーの画像を表示することができる。
【０００６】
図２は、パネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜データ電極Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。そして、ｍ×ｎ個の放電セルが形成された領域がパネル１０の表示領域となる。
【０００７】
このパネル１０を駆動する方法としては、サブフィールド法、すなわち、１フィールドを時間軸上で複数のサブフィールド（例えば、第１ＳＦ、第２ＳＦ、・・・、第８ＳＦ、の８つのサブフィールド）に分割し、各サブフィールドのそれぞれに輝度重み（例えば、１、２、４、８、１６、３２、６４、１２８の輝度重み）を設定し、サブフィールド毎に各放電セルの発光・非発光を制御することによって多階調の画像を表示することができる。
【０００８】
図３は、パネル１０の各電極に印加する駆動電圧波形図である。図３には、書込み期間において最初に走査を行う走査電極ＳＣ１、書込み期間において最後に走査を行う走査電極ＳＣｎ、維持電極ＳＵ１〜維持電極ＳＵｎ、およびデータ電極Ｄ１〜データ電極Ｄｍの駆動波形を示す。
【０００９】
図３に示すように、各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成するとともに、書込み放電を安定して発生させるためのプライミング粒子（書込み放電を発生させるための励起粒子）を発生させる。
【００１０】
なお、サブフィールド法の１つとして、１フィールドのうちの１つのサブフィールドの初期化期間においては全ての放電セルに初期化放電を発生させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては直前の維持期間で維持放電を行った放電セルに対してのみ選択的に初期化放電を発生させる選択初期化動作を行う駆動方法が開示されている。このように駆動することによって、階調表示に関係しない発光を全セル初期化動作における微弱発光だけとし、コントラストの高い画像表示が可能となる（例えば、特許文献１参照）。
【００１１】
そして、図３には、２つのサブフィールドの駆動電圧波形、すなわち全セル初期化動作を行うサブフィールド（「全セル初期化サブフィールド」と呼称する）の第１サブフィールド（第１ＳＦ）と、選択初期化動作を行うサブフィールド（「選択初期化サブフィールド」と呼称する）の第２サブフィールド（第２ＳＦ）とを示す。なお、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中からサブフィールドデータ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。
【００１２】
第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜データ電極Ｄｍ、維持電極ＳＵ１〜維持電極ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎには、０（Ｖ）から放電開始電圧以下の電圧Ｖｉ１を印加し、さらに電圧Ｖｉ１から、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧（以下、「上りランプ波形」と呼称する）Ｌ１を印加する。
【００１３】
この上りランプ波形Ｌ１が上昇する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとの間、および走査電極ＳＣ１〜走査電極ＳＣｎとデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜データ電極Ｄｍ上部および維持電極ＳＵ１〜維持電極ＳＵｎ上部には正の壁電圧が蓄積される。この電極上部の壁電圧とは、電極を覆う誘電体層２５、３３上、保護層２６上、蛍光体層３５上等に蓄積された壁電荷により生じる電圧を表す。
【００１４】
初期化期間後半部では、維持電極ＳＵ１〜維持電極ＳＵｎには正の電圧Ｖｅ１を印加し、データ電極Ｄ１〜データ電極Ｄｍには０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎには、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える負の電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧（以下、「下りランプ波形」と呼称する）Ｌ２を印加する。
【００１５】
この間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとの間、および走査電極ＳＣ１〜走査電極ＳＣｎとデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜維持電極ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜データ電極Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。
【００１６】
続く書込み期間では、走査電極ＳＣ１〜走査電極ＳＣｎに対しては順次走査パルス電圧を印加（以下、この動作を「走査」とも記す）し、データ電極Ｄ１〜データ電極Ｄｍに対しては発光させるべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加して、発光させるべき放電セルに選択的に書込み放電を発生させ壁電荷を形成する（以下、これらの動作を総称して「書込み」とも記す）。
【００１７】
具体的には、まず維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｃ（Ｖｃ＝Ｖａ＋Ｖｓｃｎ）を印加する。
【００１８】
そして、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜データ電極Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。また、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電を発生させることができる。こうして、発光させるべき放電セルに書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
【００１９】
一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜データ電極Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで順次行う。
【００２０】
続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４に交互に印加して、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層３５を発光させる。
【００２１】
具体的には、まず走査電極ＳＣ１〜走査電極ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜維持電極ＳＵｎに０（Ｖ）を印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
【００２２】
続いて、走査電極ＳＣ１〜走査電極ＳＣｎには０（Ｖ）を、維持電極ＳＵ１〜維持電極ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。以降同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとに輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加する。
【００２３】
こうして、所定の数の維持パルスを発生させて、維持期間における維持動作が終了する。
【００２４】
第２ＳＦの初期化期間では、第１ＳＦにおける初期化期間の前半部を省略した駆動電圧波形を各電極に印加する。すなわち、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜データ電極Ｄｍに０（Ｖ）をそれぞれ印加し、走査電極ＳＣ１〜走査電極ＳＣｎに放電開始電圧以下となる電圧（例えば、０（Ｖ））から負の電圧Ｖｉ４に向かって緩やかに下降する下りランプ波形Ｌ４を印加する。
【００２５】
これにより直前のサブフィールド（図３では、第１ＳＦ）の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上部および維持電極ＳＵｉ上部の壁電圧が弱められ、データ電極Ｄｋ（ｋ＝１〜ｍ）上部の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで維持放電が起こらなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷の状態がそのまま保たれる。
【００２６】
第２ＳＦの書込み期間および維持期間では、各電極に対して第１ＳＦの書込み期間および維持期間と同様の駆動波形を印加する。また、第３ＳＦ以降のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外は第２ＳＦの駆動電圧波形とほぼ同様である。
【００２７】
図４は、従来技術におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、制御信号発生回路４５、各回路ブロックに必要な電力を供給する電源回路４６および異常検出回路４７を備えている。
【００２８】
電源回路４６は、家庭用電源取込み口７０（例えば、コンセント用プラグ）を備えている。また、電源回路４６は、スイッチング動作を行う回路素子を有し（図示せず）、その回路素子がオンされることでプラズマディスプレイ装置１に主電源が投入され、一般に用いられている家庭用電源（商用電源等）の取出し口（例えば、コンセント）から、家庭用電源取込み口７０を介して電源回路４６内に電力が取り込まれる。そして、電源回路４６は、家庭用電源の交流電圧を直流電圧に変換し、内部に備えた各電源電圧発生回路からパネル１０の駆動に必要な電源電圧を発生する。
【００２９】
画像信号処理回路４１は、パネル１０の画素数に応じて、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。
【００３０】
制御信号発生回路４５は、水平同期信号Ｈ、垂直同期信号Ｖおよびサブフィールドデータにもとづき各回路ブロックの動作を制御する各種の制御信号を発生し、それぞれの回路ブロック（画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３および維持電極駆動回路４４）へ供給する。
【００３１】
データ電極駆動回路４２は、書込み期間において書込みパルスを発生させるための書込みパルス発生回路４８と、データ電極３２を駆動するためのＩＣ（以下、「データ電極駆動ＩＣ」と記す）を複数有しデータ電極Ｄ１〜データ電極Ｄｍのそれぞれに対して印加すべき書込みパルスを出力する書込みパルス出力回路４９とを備え、制御信号発生回路４５から供給される制御信号にもとづき、書込み期間において書込みパルスを発生させて各データ電極Ｄ１〜データ電極Ｄｍを駆動する。
【００３２】
走査電極駆動回路４３は、初期化期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する初期化波形を発生させる初期化波形発生回路、維持期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する維持パルスを発生させる維持パルス発生回路、書込み期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する走査パルスを発生させる走査パルス発生回路を備え（図示せず）、制御信号発生回路４５から供給される制御信号にもとづいて各走査電極ＳＣ１〜走査電極ＳＣｎをそれぞれ駆動する。
【００３３】
維持電極駆動回路４４は、維持パルス発生回路および電圧Ｖｅ１、電圧Ｖｅ２を発生させる回路を備え（図示せず）、制御信号発生回路４５から供給される制御信号にもとづいて維持電極ＳＵ１〜維持電極ＳＵｎを駆動する。
【００３４】
このようなプラズマディスプレイ装置１に、電源電圧の異常を検出する異常検出回路４７を設け、異常検出回路４７において電源電圧の異常が検出されたときに各駆動回路の動作を停止する技術が開示されている（例えば、特許文献２参照）。
【００３５】
例えば、異常検出回路４７は、電源回路４６から出力される電圧を監視し、電圧異常を検知したときには、制御信号発生回路４５に各駆動回路の動作の停止を指示する信号を送信する。
【００３６】
図５は、従来技術におけるデータ電極駆動回路４２の構成を示す回路図である。図５に示すように、データ電極駆動回路４２は、書込み期間に書込みパルスを発生させる書込みパルス発生回路４８と、複数のスイッチング素子を複数の出力毎にまとめてＩＣ化した複数のデータ電極駆動ＩＣを有する書込みパルス出力回路４９とを備え、書込みパルス出力回路４９の各出力端子はパネル１０のデータ電極Ｄ１〜データ電極Ｄｍのそれぞれに接続されている。なお、以下の説明においては、スイッチング素子を導通させる動作を「オン」、遮断させる動作を「オフ」と表記し、スイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。
【００３７】
書込みパルス発生回路４８は、電力回収回路５０とクランプ回路５１とを備え、電力回収回路５０は、電力回収用のコンデンサＣ１と、スイッチング素子Ｑ１、スイッチング素子Ｑ２と、逆流防止用のダイオードＤｉ１、ダイオードＤｉ２と、共振用のインダクタＬ１とを有し、クランプ回路５１は、スイッチング素子Ｑ３、スイッチング素子Ｑ４を有する。
【００３８】
電力回収回路５０は、データ電極３２の電極容量と共振用のインダクタＬ１とを共振させてデータ電極３２に供給された電力を電力回収用のコンデンサＣ１に回収し、その回収された電力をデータ電極３２に再度供給する。クランプ回路５１は、スイッチング素子Ｑ３を導通させることでデータ電極３２に正の電圧Ｖｄを印加し、スイッチング素子Ｑ４を導通させることでデータ電極３２に接地電位である０（Ｖ）を印加する。こうして、書込みパルス発生回路４８は、制御信号発生回路４５から出力される制御信号にもとづき内部に備えた各スイッチング素子Ｑ１〜スイッチング素子Ｑ４を切換えて書込みパルスを発生させ、発生させた書込みパルスを書込みパルス出力回路４９に出力する。
【００３９】
書込みパルス出力回路４９は、出力端子をｍ本のデータ電極Ｄ１〜データ電極Ｄｍのそれぞれに接続したスイッチ回路ＯＵＴ１〜スイッチ回路ＯＵＴｍを備えている。スイッチ回路ＯＵＴ１〜スイッチ回路ＯＵＴｍのそれぞれは、書込みパルス発生回路４８から出力される書込みパルスをデータ電極Ｄ１〜データ電極Ｄｍに印加するためのスイッチング素子ＱＨ１〜スイッチング素子ＱＨｍと、データ電極Ｄ１〜データ電極Ｄｍに０（Ｖ）を印加するためのスイッチング素子ＱＬ１〜スイッチング素子ＱＬｍとを備えている。スイッチ回路ＯＵＴ１〜スイッチ回路ＯＵＴｍは複数個が１つにまとめられＩＣ化されている。このＩＣがデータ電極駆動ＩＣである。そして、制御信号発生回路４５から出力される制御信号にもとづき各スイッチング素子を切換えて、書込みパルス発生回路４８から出力される書込みパルスをデータ電極Ｄｋに出力する。
【００４０】
なお、スイッチング素子ＱＨｉ（ｉ＝１〜ｍ）への制御信号は正論理動作（「Ｈｉ」が入力されたときには「Ｈｉ」を出力し、「Ｌｏ」が入力されたときには「Ｌｏ」を出力）するバッファＢＦｉを介してスイッチング素子ＱＨｉへ入力され、スイッチング素子ＱＬｉへの制御信号は負論理動作（「Ｌｏ」が入力されたときには「Ｈｉ」を出力し、「Ｈｉ」が入力されたときには「Ｌｏ」を出力）するバッファＩＮＶｉを介してスイッチング素子ＱＬｉへ入力される。そして、バッファＢＦｉとバッファＩＮＶｉとは互いの入力端子同士が接続され、スイッチ回路ＯＵＴｉの入力端子となっている。したがって、スイッチ回路ＯＵＴｉに入力される制御信号に対してスイッチング素子ＱＨｉとスイッチング素子ＱＬｉとは互いに逆の動作をし、常にいずれか一方がオンとなり他方はオフとなる。また、スイッチ回路ＯＵＴ１〜スイッチ回路ＯＵＴｍが出力する書込みパルスは比較的高い電圧（例えば、７５（Ｖ））で発生させているが、スイッチ回路ＯＵＴ１〜スイッチ回路ＯＵＴｍに入力される制御信号は比較的低い電圧（例えば、５（Ｖ））で発生させており、バッファＢＦ１〜バッファＢＦｍおよびバッファＩＮＶ１〜バッファＩＮＶｍも比較的低い電源電圧Ｖｏ（例えば、５（Ｖ））で動作する。
【００４１】
図６は、従来技術におけるプラズマディスプレイ装置１の各駆動回路を搭載したプリント基板の配置の一例を示す平面図である。
【００４２】
走査電極駆動用プリント基板７１は、走査電極駆動回路４３を搭載し、走査電極駆動回路４３の出力端子はフレキシブル配線板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｕｒｃｕｉｔ、以下、「ＦＰＣ」と記す）７６によりパネル１０の走査電極ＳＣ１〜走査電極ＳＣｎに接続されている。そして、走査電極駆動回路４３から出力される駆動電圧は、ＦＰＣ７６を介して、各走査電極ＳＣ１〜走査電極ＳＣｎに印加される。
【００４３】
維持電極駆動用プリント基板７２は、維持電極駆動回路４４を搭載し、維持電極駆動回路４４の出力端子はＦＰＣ７７によりパネル１０の維持電極ＳＵ１〜維持電極ＳＵｎに接続されている。そして、維持電極駆動回路４４から出力される駆動電圧は、ＦＰＣ７７を介して、各維持電極ＳＵ１〜維持電極ＳＵｎに印加される。
【００４４】
データ電極駆動用プリント基板７３は、データ電極駆動回路４２を搭載し、データ電極駆動回路４２の出力端子はＦＰＣ７８によりパネル１０のデータ電極Ｄ１〜データ電極Ｄｍに接続されている。そして、データ電極駆動回路４２から出力される駆動電圧は、ＦＰＣ７８を介して、データ電極Ｄｋに印加される。
【００４５】
なお、パネル１０は行方向の辺の長さと列方向の辺の長さの比が１６：９になっており、ＦＰＣ７８を配列する辺の長さはＦＰＣ７６およびＦＰＣ７７を配列する辺の長さに比べて長い。そのため、例えば、データ電極駆動用プリント基板７３を複数（図６では、２つ）配置し、データ電極駆動用プリント基板７３のそれぞれにデータ電極駆動回路４２を搭載する構成とすることもできる。
【００４６】
制御用プリント基板７４は、マイクロコンピューター（図面には「マイコン」と記す）８０を含む制御信号発生回路４５を搭載し、プラズマディスプレイ装置１の全体的な制御を行う。
【００４７】
電源用プリント基板７５は、電圧Ｖｄ（例えば、７５（Ｖ））を発生させる電圧Ｖｄ発生回路８１と電圧Ｖｏ（例えば、５（Ｖ））を発生させる電圧Ｖｏ発生回路８２とを有する電源回路４６を搭載し、プラズマディスプレイ装置１の各回路ブロックに電力を供給する。
【００４８】
また、データ電極駆動用プリント基板７３には、電源電圧の電圧異常を検出する異常検出回路４７が搭載され、異常検出回路４７において、例えば電圧Ｖｏの電圧異常が検出されたときには、異常を検出したことを示す信号を制御信号発生回路４５に送信し、制御信号発生回路４５は電源回路４６を含む各回路ブロックに各動作を停止する制御信号を送信する。
【特許文献１】特開２０００−２４２２２４号公報
【特許文献２】特開２００７−２１８９６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００４９】
プラズマディスプレイ装置１においては、電源回路４６が正常に動作していても、電源回路４６から各回路ブロックに電力を供給する配線が持つインピーダンス（以下、「配線インピーダンス」と呼称する）に起因するノイズが電源電圧に重畳することがある。
【００５０】
また、近年ではパネル１０の大型化が進み、大型化したパネル１０を搭載したプラズマディスプレイ装置１では、電源回路４６から各回路ブロックに電力を供給する配線長も長くなる傾向にある。そのようなプラズマディスプレイ装置１では、配線インピーダンスも大きくなるため、電源電圧に重畳するノイズも大きくなりやすく、電源回路４６から出力された直後は小さなノイズであっても、回路ブロックに供給される時点では大きなノイズとなることがある。したがって、そのようなプラズマディスプレイ装置１では、電源電圧（例えば、電圧Ｖｏ）に重畳されるノイズに起因する駆動回路（例えば、データ電極駆動回路４２）の誤動作が発生するおそれがある。
【００５１】
また、電源電圧に重畳されるノイズは、電源電圧の電圧値の大きさではなく配線インピーダンスの大きさやノイズ発生源と配線との位置関係等にもとづきその大きさが変化する。そのため、ノイズが発生すると、パネル１０に印加する駆動電圧用に発生させる比較的電圧値の高い電源電圧（例えば、電圧Ｖｄ）よりも、例えばＩＣの動作用として発生させる比較的電圧値の低い電源電圧（例えば、電圧Ｖｏ）の方が、ＳＮ比（信号や電圧の大きさに対するノイズの大きさの比率）が劣化しやすい。
【００５２】
本発明は、このような課題に鑑みなされたものであり、大画面化されたパネルを備えたプラズマディスプレイ装置において、ＩＣの動作用等に発生させる比較的電圧値の低い電源電圧におけるノイズの発生を低減し、回路の誤動作を防止することができるプラズマディスプレイ装置およびパネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００５３】
本発明のプラズマディスプレイ装置は、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で駆動し、複数のデータ電極を備えたパネルと、データ電極駆動ＩＣを有し、書込み期間においてデータ電極に書込みパルスを印加するデータ電極駆動回路と、データ電極駆動回路を制御する制御信号を発生する制御信号発生回路と、書込みパルスの発生に用いる第１の電圧を発生する第１の電源回路と、第１の電圧よりも電圧値が低い第２の電圧を、第１の電源回路で発生させた第１の電圧を用いて発生する第２の電源回路とを備え、データ電極駆動回路と第２の電源回路とを同一のプリント基板上に搭載したことを特徴とする。
【００５４】
これにより、大画面化されたパネルを備え、回路間の配線長が長くなりやすいプラズマディスプレイ装置において、第２の電圧を使用するデータ電極駆動回路の近傍に第２の電源回路を配置するとともに、ＳＮ比の劣化が比較的少ない電圧値の高い第１の電圧をノイズの発生しやすい配線長の長い配線を通して第２の電源回路に供給し、第１の電圧を用いて第２の電圧を発生させ、ＳＮ比が比較的劣化しやすい低電圧の第２の電圧を配線長を短くしてデータ電極駆動回路に供給することができるので、第２の電圧におけるノイズの発生を低減し、データ電極駆動回路の誤動作を防止することが可能となる。
【００５５】
また、このプラズマディスプレイ装置においては、第２の電圧をデータ電極駆動ＩＣを動作させるための電源電圧として用いるとともに、第２の電圧の電圧異常を検出する異常検出回路を備え、異常検出回路をデータ電極駆動回路と第２の電源回路とを搭載したプリント基板上に搭載し、かつ異常検出回路からの出力にもとづきデータ電極駆動ＩＣに入力する制御信号を遮断するスイッチング回路を上述のプリント基板上に備えた構成としてもよい。これにより、第２の電圧にノイズが重畳したときに、第２の電圧を電源電圧として動作するデータ電極駆動ＩＣの動作を速やかに停止し、データ電極駆動ＩＣにおいて誤動作による性能劣化が生じることを防止することができる。
【００５６】
また、本発明のパネルの駆動方法は、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で複数のデータ電極を備えたパネルを駆動し、書込み期間において、データ電極に書込みパルスを印加するパネルの駆動方法であって、書込みパルスの発生に用いる第１の電圧を発生させるとともに、データ電極を駆動するデータ電極駆動回路に備えられたデータ電極駆動ＩＣを動作させるための第２の電圧を第１の電圧を用いて発生させ、第２の電圧の電圧異常が検出されたときにはデータ電極駆動ＩＣに入力される制御信号を遮断し、データ電極駆動回路を複数設けるとともに、複数のデータ電極駆動回路と第２の電圧を発生させる電源と第２の電圧の電圧異常を検出する回路とを同一のプリント基板上に搭載することを特徴とする。
【００５７】
これにより、大画面化されたパネルを備え、回路間の配線長が長くなりやすいプラズマディスプレイ装置において、第２の電圧を使用するデータ電極駆動回路の近傍に第２の電源回路を配置するとともに、ＳＮ比の劣化が比較的少ない電圧値の高い第１の電圧をノイズの発生しやすい配線長の長い配線を通して第２の電源回路に供給し、第１の電圧を用いて第２の電圧を発生させ、ＳＮ比が比較的劣化しやすい低電圧の第２の電圧を配線長を短くしてデータ電極駆動回路に供給することができるので、第２の電圧におけるノイズの発生を低減し、データ電極駆動回路の誤動作を防止することが可能となる。
【発明の効果】
【００５８】
本発明によれば、大画面化されたパネルを備えたプラズマディスプレイ装置において、ＩＣの動作用等に発生させる比較的電圧値の低い電源電圧におけるノイズの発生を低減し、回路の誤動作を防止することができるプラズマディスプレイ装置およびパネルの駆動方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００５９】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００６０】
（実施の形態）
図７は、本発明の一実施の形態におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の一例を示す平面図である。本実施の形態に示すプラズマディスプレイ装置には、背景技術で説明したプラズマディスプレイ装置１に備えられたパネル１０よりも高精細かつ大型のパネル１００が用いられているものとする。そのため、本実施の形態におけるプラズマディスプレイ装置では、走査電極駆動回路４３を搭載した走査電極駆動用プリント基板７１０の数、維持電極駆動回路４４を搭載した維持電極駆動用プリント基板７２０の数、およびデータ電極駆動回路５８を搭載したデータ電極駆動用プリント基板８３の数をそれぞれプラズマディスプレイ装置１よりも増加させて（例えば、走査電極駆動用プリント基板７１０、維持電極駆動用プリント基板７２０をそれぞれ３枚、データ電極駆動用プリント基板８３を４枚にして）パネル１００を駆動するものとする。
【００６１】
なお、本実施の形態に示すプラズマディスプレイ装置は、電圧Ｖｏ発生回路８４および異常検出回路５７の配置位置が、図６の平面図に示した電圧Ｖｏ発生回路８２および異常検出回路４７の配置位置とは異なり、また、データ電極駆動回路５８の構成の一部が図５に示したデータ電極駆動回路４２とは異なるが、それら以外の構成は背景技術で説明したプラズマディスプレイ装置１と同様であるものとする。
【００６２】
図７に示すように、本実施の形態に示すプラズマディスプレイ装置は、高精細かつ大型のパネル１００を駆動するために、４枚のデータ電極駆動用プリント基板８３が設けられており、それぞれのデータ電極駆動用プリント基板８３にはデータ電極駆動回路５８が搭載されている。また、電源用プリント基板８５には第１の電圧である電圧Ｖｄを発生させる第１の電源回路である電圧Ｖｄ発生回路８６を有する電源回路５６が搭載され、制御用プリント基板７４には、マイクロコンピューター８０を含む制御信号発生回路４５が搭載されている。
【００６３】
なお、本実施の形態においては、第２の電圧である電圧Ｖｏを発生させる第２の電源回路である電圧Ｖｏ発生回路８４は、電源用プリント基板８５ではなく、４枚のデータ電極駆動用プリント基板８３のそれぞれに、電圧Ｖｏの電圧異常を検出する異常検出回路５７とあわせて搭載されているものとする。
【００６４】
そして、電圧Ｖｏ発生回路８４は、電圧Ｖｄ発生回路８６で発生させた書込みパルスの発生に用いる比較的電圧値の高い電圧Ｖｄ（例えば、７５（Ｖ））から、データ電極駆動ＩＣを動作させるための比較的電圧値の低い電圧Ｖｏ（例えば、５（Ｖ））を発生させる。
【００６５】
上述したように、大画面化されたパネル１００を搭載したプラズマディスプレイ装置では、回路間の配線長が長くなりやすく、電源回路から各回路ブロックに電力を供給する配線も長くなりやすい。そのため、配線インピーダンスも大きくなりやすく、電源電圧に大きなノイズが発生しやすい。そして、ノイズが発生したときには、書込みパルスの発生に用いる比較的電圧値の高い電圧Ｖｄ（例えば、７５（Ｖ））よりも、データ電極駆動ＩＣの動作用等に発生させる比較的電圧値の低い電圧Ｖｏ（例えば、５（Ｖ））の方が、ＳＮ比が劣化しやすい。
【００６６】
しかし、本実施の形態では、図７に示すように、同一のデータ電極駆動用プリント基板８３上にデータ電極駆動回路５８と電圧Ｖｏ発生回路８４とを搭載し、データ電極駆動回路５８の近傍に電圧Ｖｏ発生回路８４を配置する構成としている。したがって、電圧Ｖｏ発生回路８４とデータ電極駆動回路５８とを配線長を短くして接続することができる。そして、電圧Ｖｏ発生回路８４では、電圧Ｖｄ発生回路８６で発生させた電圧Ｖｄを用いて電圧Ｖｏを発生させる構成としている。すなわち、電源用プリント基板８５からデータ電極駆動用プリント基板８３までの比較的配線長が長くノイズの発生しやすい配線にはＳＮ比の劣化が比較的少ない電圧値の高い電圧Ｖｄを通し、ＳＮ比が比較的劣化しやすい低電圧の電圧Ｖｏは配線長の長い配線を通すことなくデータ電極駆動回路５８に供給することができる。
【００６７】
これにより、比較的電圧値の低い電圧Ｖｏを、例えばデータ電極駆動ＩＣ等に、ノイズの少ない状態で供給することが可能となり、データ電極駆動ＩＣ等における誤動作を防止することが可能となる。
【００６８】
異常検出回路５７は、電圧Ｖｏ発生回路８４から出力される電圧Ｖｏを監視し、電圧Ｖｏに異常がなければ「Ｌｏ」（例えば、０（Ｖ））を出力し、電圧Ｖｏの異常を検出したときには「Ｈｉ」（例えば、５（Ｖ））を出力する。この出力信号は、各駆動回路の動作の停止を指示する信号（以下、「停止指示信号」と呼称する）として制御信号発生回路４５に送信され、あわせて、データ電極駆動回路５８にも送信される。
【００６９】
なお、異常検出回路５７は、電圧Ｖｏが所定の電圧（例えば、４．５（Ｖ）以上５．５（Ｖ）未満）のときには電圧Ｖｏに異常はないと判定し、そうでなければ電圧Ｖｏに異常があると判定する。この判定には、例えば、あらかじめ設定された電圧（５．５（Ｖ）および４．５（Ｖ））と電圧Ｖｏとを比較するといった一般に用いられている手法を用いることができる。
【００７０】
そして、停止指示信号が「Ｈｉ」になったときには、制御信号発生回路４５は、直ちにパネル１０の駆動を停止することを指示する信号を各回路ブロックに出力するとともに、プラズマディスプレイ装置の電源をオフにする。
【００７１】
また、データ電極駆動回路５８は、停止指示信号が「Ｈｉ」になったときには、データ電極駆動ＩＣに入力する制御信号を、直ちに遮断する。このデータ電極駆動回路５８の動作を図面を用いて説明する。
【００７２】
図８は、本発明の一実施の形態におけるデータ電極駆動回路５８の構成を示す回路図である。なお、本実施の形態に示すデータ電極駆動回路５８は、異常検出回路５７から出力される停止指示信号にもとづき制御信号を遮断するスイッチング回路５９を有する以外は図５に示すデータ電極駆動回路４２と同様であるものとする。なお、図面を簡略化するために、図８には、スイッチ回路ＯＵＴｉだけを示す。
【００７３】
スイッチング回路５９は、異常検出回路５７から送信される停止指示信号が「Ｌｏ」（例えば、０（Ｖ））のときには、電圧Ｖｏは正常であるものとして、制御信号をそのままデータ電極駆動回路５８に入力する。停止指示信号が「Ｈｉ」（例えば、５（Ｖ））になったときには、電圧Ｖｏに電圧異常が発生したものとして、データ電極駆動回路５８に入力される制御信号を直ちに遮断する。具体的には、制御信号に代えて０（Ｖ）をデータ電極駆動回路５８に入力する。こうして、電圧Ｖｏに電圧異常が発生したときに、データ電極駆動回路４２の動作を停止させる。
【００７４】
本実施の形態において、データ電極駆動回路５８をこのような構成としているのは、次のような理由による。
【００７５】
データ電極駆動ＩＣは、書込みパルスのような比較的高い電圧値（例えば、７５（Ｖ））の信号を扱うにもかかわらずＩＣとしての動作そのものは比較的低い電源電圧（例えば、５（Ｖ））で行われる。したがって、電圧Ｖｏに重畳されたノイズにより誤動作が発生したときに、データ電極駆動ＩＣに性能劣化が生じるおそれがある。
【００７６】
図９は、データ電極駆動ＩＣにおける電圧Ｖｄ、電圧Ｖｏ、制御信号の有無の組み合わせと各組み合わせにおける性能劣化の可能性の有無を示す図である。なお、図面に示す「０」はデータ電極駆動ＩＣの入力端子に所定の電圧（ここでは、電圧Ｖｄ、電圧Ｖｏ）が印加されていないことを表し、「１」は所定の電圧が印加されていることを表す。
【００７７】
図９に示すように、データ電極駆動ＩＣは、スイッチング素子ＱＨｉの入力端子に電圧Ｖｄが印加されていないとき、またスイッチング素子ＱＨｉの入力端子に電圧Ｖｄが印加されていても制御信号が「Ｌｏ」であれば、性能劣化は生じない。しかし、スイッチング素子ＱＨｉの入力端子に電圧Ｖｄが印加されるとともに電源電圧端子には電圧Ｖｏが印加されず、かつ制御信号が「Ｈｉ」のときに、性能劣化が生じるおそれがある。これは、電源電圧端子に電圧Ｖｏが印加されないまま制御信号として「Ｈｉ」が印加されることでバッファＢＦｉおよびバッファＩＮＶｉの動作が不安定となり、バッファＢＦｉおよびバッファＩＮＶｉの両者から「Ｈｉ」が出力されて、スイッチング素子ＱＨｉとスイッチング素子ＱＬｉとがともにオンになり、電圧Ｖｄ発生回路８６からスイッチング素子ＱＨｉおよびスイッチング素子ＱＬｉを介して接地電位に貫通電流と呼ばれる大電流が流れるためである。そして、このような大電流は、スイッチ回路ＯＵＴｉの性能を劣化させてしまう。
【００７８】
しかし、本実施の形態では、電圧Ｖｏが異常電圧のときに制御信号を遮断し、バッファＢＦｉおよびバッファＩＮＶｉの入力端子を強制的に「Ｌｏ」にすることができるので、上述した誤動作を防止することができる。また、あわせてスイッチング素子Ｑ１〜スイッチング素子Ｑ４にも「Ｌｏ」が印加されるので、スイッチング素子ＱＨｉに電圧Ｖｄが印加されなくなり、より確実にデータ電極駆動ＩＣを保護することができる。
【００７９】
なお、本実施の形態では、異常検出回路５７から制御信号発生回路４５に停止指示信号を送信し、停止指示信号が「Ｈｉ」のときには、制御信号発生回路４５からパネル１０の駆動を停止することを指示する信号が各回路ブロックに出力される構成としている。そのため、電圧Ｖｏに電圧異常が発生したときには、制御信号発生回路４５からの指示によりデータ電極駆動回路５８も動作を停止する。しかしながら、上述したように、本実施の形態に示すプラズマディスプレイ装置は、大画面化したパネル１００を搭載しており、異常検出回路５７から制御信号発生回路４５までの距離も比較的大きく、異常検出回路５７から出力される停止指示信号にも大きなノイズが重畳しやすい。そのため、停止指示信号を受信するマイクロコンピューター８０にノイズによる誤動作が生じないような対策、例えば、停止指示信号に比較的時定数の大きいローパスフィルターをかけてノイズを低減する、といった対策が必要である。しかし、その結果、電圧Ｖｏに異常が発生してから、パネル１０の駆動を停止する信号が制御信号発生回路４５から出力されるまでの間に、時間的なズレが発生する可能性がある。すなわち、その時間的なズレの間にデータ電極駆動ＩＣに貫通電流が発生するおそれがある。
【００８０】
しかし、本実施の形態では、データ電極駆動回路５８の近傍に異常検出回路５７を配置しているので、異常検出回路５７とデータ電極駆動回路５８とを配線長を短くして接続することができる。したがって、異常検出回路５７からデータ電極駆動回路５８にノイズが比較的少ない状態で停止指示信号を入力することができ、停止指示信号にローパスフィルターが不要となる。すなわち、停止指示信号が「Ｈｉ」になったときには、直ちにデータ電極駆動回路５８に入力される制御信号を「Ｌｏ」にすることができ、より確実にデータ電極駆動ＩＣの誤動作を防止することができる。
【００８１】
以上示したように、本実施の形態によれば、大画面化されたパネル１００を備え、回路間の配線長が長くなりやすいプラズマディスプレイ装置において、第２の電圧である電圧Ｖｏを使用するデータ電極駆動回路５８の近傍に第２の電源回路である電圧Ｖｏ発生回路８４を配置するとともに、ＳＮ比の劣化が比較的少ない電圧値の高い第１の電圧である電圧Ｖｄをノイズの発生しやすい配線長の長い配線を通して電圧Ｖｏ発生回路８４に供給し、電圧Ｖｄを用いて電圧Ｖｏを発生させる構成とすることで、ＳＮ比が比較的劣化しやすい低電圧の電圧Ｖｏを配線長を短くしてデータ電極駆動回路５８に供給することができ、電圧Ｖｏにおけるノイズの発生を低減し、回路の誤動作を防止することが可能となる。
【００８２】
なお、図７に示す電源回路５６は、電圧Ｖｄ以外にも、パネル１００の駆動に必要な各電圧を発生させ、発生させた電圧を各回路ブロックに供給するものとする。また、図７には電圧Ｖｏの電圧異常を検出する異常検出回路５７だけを示したが、その他の電源電圧についても同様に電圧異常を検出し、その検出結果にもとづきパネル１００の駆動を停止するものとする。また、プラズマディスプレイ装置の構成に応じて必要な異常検出回路を備えた構成としてかまわない。また、それらの異常検出を行う回路は電源用プリント基板８５上に搭載されていてもかまわない。
【００８３】
なお、本実施の形態では、データ電極駆動回路５８と電圧Ｖｏ発生回路８４と異常検出回路５７とを同一のデータ電極駆動用プリント基板８３上に搭載する構成を説明したが本発明は必ずしもこの構成に限定されるものではなく、電圧Ｖｏ発生回路８４を搭載したプリント基板、または電圧Ｖｏ発生回路８４と異常検出回路５７とを搭載したプリント基板を、データ電極駆動回路５８を搭載したプリント基板の近傍に設ける構成であってもよい。図１０は、本発明の一実施の形態におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の他の一例を示す平面図である。図８では、配置的に見て上と下とにそれぞれデータ電極駆動用プリント基板８３を２枚ずつ設ける構成を説明したが、図１０では、配置的に見て上の方に、電圧Ｖｏ発生回路および異常検出回路を搭載しないデータ電極駆動用プリント基板９１を追加し、３枚のデータ電極駆動用プリント基板を設けている。例えば、このような構成の場合、データ電極駆動用プリント基板９１の隣に配置されたデータ電極駆動用プリント基板８３上の電圧Ｖｏ発生回路９０および異常検出回路９２から、データ電極駆動用プリント基板９１上のデータ電極駆動回路５８に電圧Ｖｏおよび停止指示信号を供給する構成であってもよい。
【００８４】
なお、本実施の形態では、電圧Ｖｄから電圧Ｖｏを発生させる構成を説明したが、本発明は必ずしもこの構成に限定されるものではない。本発明は、ＳＮ比の劣化が比較的少ない電圧値の高い電圧を配線長の長い配線を通して電圧Ｖｏ発生回路に供給し、その電圧から電圧Ｖｏを発生させる構成であればよい。例えば、１５（Ｖ）の電圧を電源回路５６から電圧Ｖｏ発生回路８４、電圧Ｖｏ発生回路９０に供給して電圧Ｖｏを発生させる構成であってもよい。ただし、電圧Ｖｏの発生に用いる電圧は、データ電極駆動回路で使用する電圧、すなわち、書込みパルスの発生に用いる電圧である方が配線数の観点等から望ましい。
【００８５】
なお、本実施の形態では、第２の電圧である電圧Ｖｏを、データ電極駆動ＩＣの動作用として用いる構成を説明したが、本発明は何らこの構成に限定されるものではない。本発明はノイズの重畳しやすい低電圧の電源電圧を、その電圧を使用する回路の近傍で発生させることを目的としたものである。したがって、第２の電圧は、例えば３．３（Ｖ）や１．５（Ｖ）といった５（Ｖ）以外の低電圧であってもよく、また、第２の電圧を他の回路素子の電源電圧として使用する構成であってもよい。
【００８６】
なお、本実施の形態では、異常検出回路５７、異常検出回路９２においてあらかじめ設定された電圧（５．５（Ｖ）および４．５（Ｖ））と電圧Ｖｏとを比較することで電圧Ｖｏの電圧異常を検出する構成を説明したが、例えば、電圧Ｖｏを通す配線に、ツェナー電圧が上限電圧（５．５（Ｖ））に等しいツェナーダイオードを接続しておけば、電圧Ｖｏと下限電圧（４．５（Ｖ））とを比較することで同様の動作を行わせることができる。あるいは、スイッチング動作を行う回路素子に、電圧Ｖｏを抵抗分割して発生させた電圧を制御信号として入力し、電圧Ｖｏが下限電圧（４．５（Ｖ））未満になったときに回路素子の動作状態が切換わるように構成することでも、電圧Ｖｏが下限電圧未満かどうかを判定することができる。
【００８７】
なお、本実施の形態では、停止指示信号が「Ｈｉ」になったときに、データ電極駆動回路５８に入力される制御信号を直ちに「Ｌｏ」にする構成を説明したが、例えば、データ電極駆動ＩＣに入力される制御信号だけを「Ｌｏ」にする構成であっても、データ電極駆動ＩＣを保護する効果を得ることはできる。
【００８８】
なお、本実施の形態では、データ電極駆動回路５８にスイッチング回路５９を備える構成を説明したが、例えば、スイッチング回路５９に代えてアンドゲート等を用いて同様の動作を行う回路を構成してもかまわない。
【００８９】
なお、電圧Ｖｏ発生回路８４、電圧Ｖｏ発生回路９０を電源用プリント基板８５上に搭載し、電圧Ｖｏに比較的時定数の大きいローパスフィルターをかけてからデータ電極駆動回路５８に供給する構成とすれば、ノイズの発生を防止することは可能である。しかし、その構成では、プラズマディスプレイ装置の動作開始時に電圧Ｖｏの立ち上がりが遅くなるという新たな問題が発生してしまう。すなわち、そのような観点からも、本実施の形態に示した構成はより望ましい効果を得ることができる。
【００９０】
なお、本実施の形態において示した具体的な各数値、例えば各電源電圧の電圧値等は、単に実施の形態の一例を示したものに過ぎない。また、停止指示信号の極性やバッファＢＦｉ、バッファＩＮＶｉの極性等も実施の形態の一例を示したものに過ぎない。また、図７に示したプリント基板の配置等も、単に実施の形態の一例を示したものに過ぎない。本発明はそれらの数値、構成等に何ら限定されるものではなく、各数値や各信号の極性、プリント基板の枚数や各プリント基板に搭載する駆動回路の構成等は、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。
【産業上の利用可能性】
【００９１】
本発明は、大画面化されたパネルを備えたプラズマディスプレイ装置において、ＩＣの動作用等に発生させる比較的電圧値の低い電源電圧におけるノイズの発生を低減し、回路の誤動作を防止することができるプラズマディスプレイ装置およびパネルの駆動方法として有用である。
【図面の簡単な説明】
【００９２】
【図１】パネルの構造を示す分解斜視図
【図２】パネルの電極配列図
【図３】パネルの各電極に印加する駆動電圧波形図
【図４】従来技術におけるプラズマディスプレイ装置の回路ブロック図
【図５】従来技術におけるデータ電極駆動回路の構成を示す回路図
【図６】従来技術におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の一例を示す平面図
【図７】本発明の一実施の形態におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の一例を示す平面図
【図８】本発明の一実施の形態におけるデータ電極駆動回路の構成を示す回路図
【図９】データ電極駆動ＩＣにおける電圧Ｖｄ、電圧Ｖｏ、制御信号の有無の組み合わせと各組み合わせにおける性能劣化の可能性の有無を示す図
【図１０】本発明の一実施の形態におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の他の一例を示す平面図
【符号の説明】
【００９３】
１ プラズマディスプレイ装置
１０，１００ パネル
２１ （ガラス製の）前面板
２２ 走査電極
２３ 維持電極
２４ 表示電極対
２５，３３ 誘電体層
２６ 保護層
３１ 背面板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
４１ 画像信号処理回路
４２，５８ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ 制御信号発生回路
４６，５６ 電源回路
４７，５７，９２ 異常検出回路
４８ 書込みパルス発生回路
４９ 書込みパルス出力回路
５０ 電力回収回路
５１ クランプ回路
５９ スイッチング回路
７０ 家庭用電源取込み口
７１，７１０ 走査電極駆動用プリント基板
７２，７２０ 維持電極駆動用プリント基板
７３，８３，９１ データ電極駆動用プリント基板
７４ 制御用プリント基板
７５，８５ 電源用プリント基板
７６，７７，７８ ＦＰＣ
８０ マイクロコンピューター
８２，８４，９０ 電圧Ｖｏ発生回路
８１，８６ 電圧Ｖｄ発生回路
Ｌ１ インダクタ
Ｃ１ コンデンサ
Ｄｉ１，Ｄｉ２ ダイオード
Ｑ１，Ｑ２，Ｑ３，Ｑ４，ＱＨ１〜ＱＨｍ，ＱＬ１〜ＱＬｍ スイッチング素子
ＯＵＴ１〜ＯＵＴｍ スイッチ回路
ＢＦ１〜ＢＦｍ，ＩＮＶ１〜ＩＮＶｍ バッファ
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
【０００３】
図１は、パネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、１対の走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
【０００４】
背面板３１上には複数の平行なデータ電極３２が形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
【０００５】
これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが立体交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして、内部の放電空間には、例えば分圧比で５％のキセノンを含むネオンとキセノンの混合ガスが放電ガスとして封入されている。このとき、例えば、キセノンの分圧比を大きくすることで、発光効率を向上させることができる。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが対向して交差する部分に放電セルが形成される。このような構成のパネル１０において、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させることによりカラーの画像を表示することができる。
【０００６】
図２は、パネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜データ電極Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。そして、ｍ×ｎ個の放電セルが形成された領域がパネル１０の表示領域となる。
【０００７】
このパネル１０を駆動する方法としては、サブフィールド法、すなわち、１フィールドを時間軸上で複数のサブフィールド（例えば、第１ＳＦ、第２ＳＦ、・・・、第８ＳＦ、の８つのサブフィールド）に分割し、各サブフィールドのそれぞれに輝度重み（例えば、１、２、４、８、１６、３２、６４、１２８の輝度重み）を設定し、サブフィールド毎に各放電セルの発光・非発光を制御することによって多階調の画像を表示することができる。
【０００８】
図３は、パネル１０の各電極に印加する駆動電圧波形図である。図３には、書込み期間において最初に走査を行う走査電極ＳＣ１、書込み期間において最後に走査を行う走査電極ＳＣｎ、維持電極ＳＵ１〜維持電極ＳＵｎ、およびデータ電極Ｄ１〜データ電極Ｄｍの駆動波形を示す。
【０００９】
図３に示すように、各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成するとともに、書込み放電を安定して発生させるためのプライミング粒子（書込み放電を発生させるための励起粒子）を発生させる。
【００１０】
なお、サブフィールド法の１つとして、１フィールドのうちの１つのサブフィールドの初期化期間においては全ての放電セルに初期化放電を発生させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては直前の維持期間で維持放電を行った放電セルに対してのみ選択的に初期化放電を発生させる選択初期化動作を行う駆動方法が開示されている。このように駆動することによって、階調表示に関係しない発光を全セル初期化動作における微弱発光だけとし、コントラストの高い画像表示が可能となる（例えば、特許文献１参照）。
【００１１】
そして、図３には、２つのサブフィールドの駆動電圧波形、すなわち全セル初期化動作を行うサブフィールド（「全セル初期化サブフィールド」と呼称する）の第１サブフィールド（第１ＳＦ）と、選択初期化動作を行うサブフィールド（「選択初期化サブフィールド」と呼称する）の第２サブフィールド（第２ＳＦ）とを示す。なお、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中からサブフィールドデータ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。
【００１２】
第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜データ電極Ｄｍ、維持電極ＳＵ１〜維持電極ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎには、０（Ｖ）から放電開始電圧以下の電圧Ｖｉ１を印加し、さらに電圧Ｖｉ１から、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧（以下、「上りランプ波形」と呼称する）Ｌ１を印加する。
【００１３】
この上りランプ波形Ｌ１が上昇する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとの間、および走査電極ＳＣ１〜走査電極ＳＣｎとデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜データ電極Ｄｍ上部および維持電極ＳＵ１〜維持電極ＳＵｎ上部には正の壁電圧が蓄積される。この電極上部の壁電圧とは、電極を覆う誘電体層２５、３３上、保護層２６上、蛍光体層３５上等に蓄積された壁電荷により生じる電圧を表す。
【００１４】
初期化期間後半部では、維持電極ＳＵ１〜維持電極ＳＵｎには正の電圧Ｖｅ１を印加し、データ電極Ｄ１〜データ電極Ｄｍには０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎには、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える負の電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧（以下、「下りランプ波形」と呼称する）Ｌ２を印加する。
【００１５】
この間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとの間、および走査電極ＳＣ１〜走査電極ＳＣｎとデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜維持電極ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜データ電極Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。
【００１６】
続く書込み期間では、走査電極ＳＣ１〜走査電極ＳＣｎに対しては順次走査パルス電圧を印加（以下、この動作を「走査」とも記す）し、データ電極Ｄ１〜データ電極Ｄｍに対しては発光させるべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加して、発光させるべき放電セルに選択的に書込み放電を発生させ壁電荷を形成する（以下、これらの動作を総称して「書込み」とも記す）。
【００１７】
具体的には、まず維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｃ（Ｖｃ＝Ｖａ＋Ｖｓｃｎ）を印加する。
【００１８】
そして、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜データ電極Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。また、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電を発生させることができる。こうして、発光させるべき放電セルに書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
【００１９】
一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜データ電極Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで順次行う。
【００２０】
続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４に交互に印加して、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層３５を発光させる。
【００２１】
具体的には、まず走査電極ＳＣ１〜走査電極ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜維持電極ＳＵｎに０（Ｖ）を印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
【００２２】
続いて、走査電極ＳＣ１〜走査電極ＳＣｎには０（Ｖ）を、維持電極ＳＵ１〜維持電極ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。以降同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとに輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加する。
【００２３】
こうして、所定の数の維持パルスを発生させて、維持期間における維持動作が終了する。
【００２４】
第２ＳＦの初期化期間では、第１ＳＦにおける初期化期間の前半部を省略した駆動電圧波形を各電極に印加する。すなわち、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜データ電極Ｄｍに０（Ｖ）をそれぞれ印加し、走査電極ＳＣ１〜走査電極ＳＣｎに放電開始電圧以下となる電圧（例えば、０（Ｖ））から負の電圧Ｖｉ４に向かって緩やかに下降する下りランプ波形Ｌ４を印加する。
【００２５】
これにより直前のサブフィールド（図３では、第１ＳＦ）の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上部および維持電極ＳＵｉ上部の壁電圧が弱められ、データ電極Ｄｋ（ｋ＝１〜ｍ）上部の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで維持放電が起こらなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷の状態がそのまま保たれる。
【００２６】
第２ＳＦの書込み期間および維持期間では、各電極に対して第１ＳＦの書込み期間および維持期間と同様の駆動波形を印加する。また、第３ＳＦ以降のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外は第２ＳＦの駆動電圧波形とほぼ同様である。
【００２７】
図４は、従来技術におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、制御信号発生回路４５、各回路ブロックに必要な電力を供給する電源回路４６および異常検出回路４７を備えている。
【００２８】
電源回路４６は、家庭用電源取込み口７０（例えば、コンセント用プラグ）を備えている。また、電源回路４６は、スイッチング動作を行う回路素子を有し（図示せず）、その回路素子がオンされることでプラズマディスプレイ装置１に主電源が投入され、一般に用いられている家庭用電源（商用電源等）の取出し口（例えば、コンセント）から、家庭用電源取込み口７０を介して電源回路４６内に電力が取り込まれる。そして、電源回路４６は、家庭用電源の交流電圧を直流電圧に変換し、内部に備えた各電源電圧発生回路からパネル１０の駆動に必要な電源電圧を発生する。
【００２９】
画像信号処理回路４１は、パネル１０の画素数に応じて、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。
【００３０】
制御信号発生回路４５は、水平同期信号Ｈ、垂直同期信号Ｖおよびサブフィールドデータにもとづき各回路ブロックの動作を制御する各種の制御信号を発生し、それぞれの回路ブロック（画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３および維持電極駆動回路４４）へ供給する。
【００３１】
データ電極駆動回路４２は、書込み期間において書込みパルスを発生させるための書込みパルス発生回路４８と、データ電極３２を駆動するためのＩＣ（以下、「データ電極駆動ＩＣ」と記す）を複数有しデータ電極Ｄ１〜データ電極Ｄｍのそれぞれに対して印加すべき書込みパルスを出力する書込みパルス出力回路４９とを備え、制御信号発生回路４５から供給される制御信号にもとづき、書込み期間において書込みパルスを発生させて各データ電極Ｄ１〜データ電極Ｄｍを駆動する。
【００３２】
走査電極駆動回路４３は、初期化期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する初期化波形を発生させる初期化波形発生回路、維持期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する維持パルスを発生させる維持パルス発生回路、書込み期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する走査パルスを発生させる走査パルス発生回路を備え（図示せず）、制御信号発生回路４５から供給される制御信号にもとづいて各走査電極ＳＣ１〜走査電極ＳＣｎをそれぞれ駆動する。
【００３３】
維持電極駆動回路４４は、維持パルス発生回路および電圧Ｖｅ１、電圧Ｖｅ２を発生させる回路を備え（図示せず）、制御信号発生回路４５から供給される制御信号にもとづいて維持電極ＳＵ１〜維持電極ＳＵｎを駆動する。
【００３４】
このようなプラズマディスプレイ装置１に、電源電圧の異常を検出する異常検出回路４７を設け、異常検出回路４７において電源電圧の異常が検出されたときに各駆動回路の動作を停止する技術が開示されている（例えば、特許文献２参照）。
【００３５】
例えば、異常検出回路４７は、電源回路４６から出力される電圧を監視し、電圧異常を検知したときには、制御信号発生回路４５に各駆動回路の動作の停止を指示する信号を送信する。
【００３６】
図５は、従来技術におけるデータ電極駆動回路４２の構成を示す回路図である。図５に示すように、データ電極駆動回路４２は、書込み期間に書込みパルスを発生させる書込みパルス発生回路４８と、複数のスイッチング素子を複数の出力毎にまとめてＩＣ化した複数のデータ電極駆動ＩＣを有する書込みパルス出力回路４９とを備え、書込みパルス出力回路４９の各出力端子はパネル１０のデータ電極Ｄ１〜データ電極Ｄｍのそれぞれに接続されている。なお、以下の説明においては、スイッチング素子を導通させる動作を「オン」、遮断させる動作を「オフ」と表記し、スイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。
【００３７】
書込みパルス発生回路４８は、電力回収回路５０とクランプ回路５１とを備え、電力回収回路５０は、電力回収用のコンデンサＣ１と、スイッチング素子Ｑ１、スイッチング素子Ｑ２と、逆流防止用のダイオードＤｉ１、ダイオードＤｉ２と、共振用のインダクタＬ１とを有し、クランプ回路５１は、スイッチング素子Ｑ３、スイッチング素子Ｑ４を有する。
【００３８】
電力回収回路５０は、データ電極３２の電極容量と共振用のインダクタＬ１とを共振させてデータ電極３２に供給された電力を電力回収用のコンデンサＣ１に回収し、その回収された電力をデータ電極３２に再度供給する。クランプ回路５１は、スイッチング素子Ｑ３を導通させることでデータ電極３２に正の電圧Ｖｄを印加し、スイッチング素子Ｑ４を導通させることでデータ電極３２に接地電位である０（Ｖ）を印加する。こうして、書込みパルス発生回路４８は、制御信号発生回路４５から出力される制御信号にもとづき内部に備えた各スイッチング素子Ｑ１〜スイッチング素子Ｑ４を切換えて書込みパルスを発生させ、発生させた書込みパルスを書込みパルス出力回路４９に出力する。
【００３９】
書込みパルス出力回路４９は、出力端子をｍ本のデータ電極Ｄ１〜データ電極Ｄｍのそれぞれに接続したスイッチ回路ＯＵＴ１〜スイッチ回路ＯＵＴｍを備えている。スイッチ回路ＯＵＴ１〜スイッチ回路ＯＵＴｍのそれぞれは、書込みパルス発生回路４８から出力される書込みパルスをデータ電極Ｄ１〜データ電極Ｄｍに印加するためのスイッチング素子ＱＨ１〜スイッチング素子ＱＨｍと、データ電極Ｄ１〜データ電極Ｄｍに０（Ｖ）を印加するためのスイッチング素子ＱＬ１〜スイッチング素子ＱＬｍとを備えている。スイッチ回路ＯＵＴ１〜スイッチ回路ＯＵＴｍは複数個が１つにまとめられＩＣ化されている。このＩＣがデータ電極駆動ＩＣである。そして、制御信号発生回路４５から出力される制御信号にもとづき各スイッチング素子を切換えて、書込みパルス発生回路４８から出力される書込みパルスをデータ電極Ｄｋに出力する。
【００４０】
なお、スイッチング素子ＱＨｉ（ｉ＝１〜ｍ）への制御信号は正論理動作（「Ｈｉ」が入力されたときには「Ｈｉ」を出力し、「Ｌｏ」が入力されたときには「Ｌｏ」を出力）するバッファＢＦｉを介してスイッチング素子ＱＨｉへ入力され、スイッチング素子ＱＬｉへの制御信号は負論理動作（「Ｌｏ」が入力されたときには「Ｈｉ」を出力し、「Ｈｉ」が入力されたときには「Ｌｏ」を出力）するバッファＩＮＶｉを介してスイッチング素子ＱＬｉへ入力される。そして、バッファＢＦｉとバッファＩＮＶｉとは互いの入力端子同士が接続され、スイッチ回路ＯＵＴｉの入力端子となっている。したがって、スイッチ回路ＯＵＴｉに入力される制御信号に対してスイッチング素子ＱＨｉとスイッチング素子ＱＬｉとは互いに逆の動作をし、常にいずれか一方がオンとなり他方はオフとなる。また、スイッチ回路ＯＵＴ１〜スイッチ回路ＯＵＴｍが出力する書込みパルスは比較的高い電圧（例えば、７５（Ｖ））で発生させているが、スイッチ回路ＯＵＴ１〜スイッチ回路ＯＵＴｍに入力される制御信号は比較的低い電圧（例えば、５（Ｖ））で発生させており、バッファＢＦ１〜バッファＢＦｍおよびバッファＩＮＶ１〜バッファＩＮＶｍも比較的低い電源電圧Ｖｏ（例えば、５（Ｖ））で動作する。
【００４１】
図６は、従来技術におけるプラズマディスプレイ装置１の各駆動回路を搭載したプリント基板の配置の一例を示す平面図である。
【００４２】
走査電極駆動用プリント基板７１は、走査電極駆動回路４３を搭載し、走査電極駆動回路４３の出力端子はフレキシブル配線板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｕｒｃｕｉｔ、以下、「ＦＰＣ」と記す）７６によりパネル１０の走査電極ＳＣ１〜走査電極ＳＣｎに接続されている。そして、走査電極駆動回路４３から出力される駆動電圧は、ＦＰＣ７６を介して、各走査電極ＳＣ１〜走査電極ＳＣｎに印加される。
【００４３】
維持電極駆動用プリント基板７２は、維持電極駆動回路４４を搭載し、維持電極駆動回路４４の出力端子はＦＰＣ７７によりパネル１０の維持電極ＳＵ１〜維持電極ＳＵｎに接続されている。そして、維持電極駆動回路４４から出力される駆動電圧は、ＦＰＣ７７を介して、各維持電極ＳＵ１〜維持電極ＳＵｎに印加される。
【００４４】
データ電極駆動用プリント基板７３は、データ電極駆動回路４２を搭載し、データ電極駆動回路４２の出力端子はＦＰＣ７８によりパネル１０のデータ電極Ｄ１〜データ電極Ｄｍに接続されている。そして、データ電極駆動回路４２から出力される駆動電圧は、ＦＰＣ７８を介して、データ電極Ｄｋに印加される。
【００４５】
なお、パネル１０は行方向の辺の長さと列方向の辺の長さの比が１６：９になっており、ＦＰＣ７８を配列する辺の長さはＦＰＣ７６およびＦＰＣ７７を配列する辺の長さに比べて長い。そのため、例えば、データ電極駆動用プリント基板７３を複数（図６では、２つ）配置し、データ電極駆動用プリント基板７３のそれぞれにデータ電極駆動回路４２を搭載する構成とすることもできる。
【００４６】
制御用プリント基板７４は、マイクロコンピューター（図面には「マイコン」と記す）８０を含む制御信号発生回路４５を搭載し、プラズマディスプレイ装置１の全体的な制御を行う。
【００４７】
電源用プリント基板７５は、電圧Ｖｄ（例えば、７５（Ｖ））を発生させる電圧Ｖｄ発生回路８１と電圧Ｖｏ（例えば、５（Ｖ））を発生させる電圧Ｖｏ発生回路８２とを有する電源回路４６を搭載し、プラズマディスプレイ装置１の各回路ブロックに電力を供給する。
【００４８】
また、データ電極駆動用プリント基板７３には、電源電圧の電圧異常を検出する異常検出回路４７が搭載され、異常検出回路４７において、例えば電圧Ｖｏの電圧異常が検出されたときには、異常を検出したことを示す信号を制御信号発生回路４５に送信し、制御信号発生回路４５は電源回路４６を含む各回路ブロックに各動作を停止する制御信号を送信する。
【特許文献１】特開２０００−２４２２２４号公報
【特許文献２】特開２００７−２１８９６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００４９】
プラズマディスプレイ装置１においては、電源回路４６が正常に動作していても、電源回路４６から各回路ブロックに電力を供給する配線が持つインピーダンス（以下、「配線インピーダンス」と呼称する）に起因するノイズが電源電圧に重畳することがある。
【００５０】
また、近年ではパネル１０の大型化が進み、大型化したパネル１０を搭載したプラズマディスプレイ装置１では、電源回路４６から各回路ブロックに電力を供給する配線長も長くなる傾向にある。そのようなプラズマディスプレイ装置１では、配線インピーダンスも大きくなるため、電源電圧に重畳するノイズも大きくなりやすく、電源回路４６から出力された直後は小さなノイズであっても、回路ブロックに供給される時点では大きなノイズとなることがある。したがって、そのようなプラズマディスプレイ装置１では、電源電圧（例えば、電圧Ｖｏ）に重畳されるノイズに起因する駆動回路（例えば、データ電極駆動回路４２）の誤動作が発生するおそれがある。
【００５１】
また、電源電圧に重畳されるノイズは、電源電圧の電圧値の大きさではなく配線インピーダンスの大きさやノイズ発生源と配線との位置関係等にもとづきその大きさが変化する。そのため、ノイズが発生すると、パネル１０に印加する駆動電圧用に発生させる比較的電圧値の高い電源電圧（例えば、電圧Ｖｄ）よりも、例えばＩＣの動作用として発生させる比較的電圧値の低い電源電圧（例えば、電圧Ｖｏ）の方が、ＳＮ比（信号や電圧の大きさに対するノイズの大きさの比率）が劣化しやすい。
【００５２】
本発明は、このような課題に鑑みなされたものであり、大画面化されたパネルを備えたプラズマディスプレイ装置において、ＩＣの動作用等に発生させる比較的電圧値の低い電源電圧におけるノイズの発生を低減し、回路の誤動作を防止することができるプラズマディスプレイ装置およびパネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００５３】
本発明のプラズマディスプレイ装置は、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で駆動し、複数のデータ電極を備えたパネルと、データ電極駆動ＩＣを有し、書込み期間においてデータ電極に書込みパルスを印加するデータ電極駆動回路と、データ電極駆動回路を制御する制御信号を発生する制御信号発生回路と、書込みパルスの発生に用いる第１の電圧を発生する第１の電源回路と、第１の電圧よりも電圧値が低い第２の電圧を、第１の電源回路で発生させた第１の電圧を用いて発生する第２の電源回路とを備え、データ電極駆動回路と第２の電源回路とを同一のプリント基板上に搭載したことを特徴とする。
【００５４】
これにより、大画面化されたパネルを備え、回路間の配線長が長くなりやすいプラズマディスプレイ装置において、第２の電圧を使用するデータ電極駆動回路の近傍に第２の電源回路を配置するとともに、ＳＮ比の劣化が比較的少ない電圧値の高い第１の電圧をノイズの発生しやすい配線長の長い配線を通して第２の電源回路に供給し、第１の電圧を用いて第２の電圧を発生させ、ＳＮ比が比較的劣化しやすい低電圧の第２の電圧を配線長を短くしてデータ電極駆動回路に供給することができるので、第２の電圧におけるノイズの発生を低減し、データ電極駆動回路の誤動作を防止することが可能となる。
【００５５】
また、このプラズマディスプレイ装置においては、第２の電圧をデータ電極駆動ＩＣを動作させるための電源電圧として用いるとともに、第２の電圧の電圧異常を検出する異常検出回路を備え、異常検出回路をデータ電極駆動回路と第２の電源回路とを搭載したプリント基板上に搭載し、かつ異常検出回路からの出力にもとづきデータ電極駆動ＩＣに入力する制御信号を遮断するスイッチング回路を上述のプリント基板上に備えた構成としてもよい。これにより、第２の電圧にノイズが重畳したときに、第２の電圧を電源電圧として動作するデータ電極駆動ＩＣの動作を速やかに停止し、データ電極駆動ＩＣにおいて誤動作による性能劣化が生じることを防止することができる。
【００５６】
また、本発明のパネルの駆動方法は、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で複数のデータ電極を備えたパネルを駆動し、書込み期間において、データ電極に書込みパルスを印加するパネルの駆動方法であって、書込みパルスの発生に用いる第１の電圧を発生させるとともに、データ電極を駆動するデータ電極駆動回路に備えられたデータ電極駆動ＩＣを動作させるための第２の電圧を第１の電圧を用いて発生させ、第２の電圧の電圧異常が検出されたときにはデータ電極駆動ＩＣに入力される制御信号を遮断し、データ電極駆動回路を複数設けるとともに、複数のデータ電極駆動回路と第２の電圧を発生させる電源と第２の電圧の電圧異常を検出する回路とを同一のプリント基板上に搭載することを特徴とする。
【００５７】
これにより、大画面化されたパネルを備え、回路間の配線長が長くなりやすいプラズマディスプレイ装置において、第２の電圧を使用するデータ電極駆動回路の近傍に第２の電源回路を配置するとともに、ＳＮ比の劣化が比較的少ない電圧値の高い第１の電圧をノイズの発生しやすい配線長の長い配線を通して第２の電源回路に供給し、第１の電圧を用いて第２の電圧を発生させ、ＳＮ比が比較的劣化しやすい低電圧の第２の電圧を配線長を短くしてデータ電極駆動回路に供給することができるので、第２の電圧におけるノイズの発生を低減し、データ電極駆動回路の誤動作を防止することが可能となる。
【発明の効果】
【００５８】
本発明によれば、大画面化されたパネルを備えたプラズマディスプレイ装置において、ＩＣの動作用等に発生させる比較的電圧値の低い電源電圧におけるノイズの発生を低減し、回路の誤動作を防止することができるプラズマディスプレイ装置およびパネルの駆動方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００５９】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００６０】
（実施の形態）
図７は、本発明の一実施の形態におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の一例を示す平面図である。本実施の形態に示すプラズマディスプレイ装置には、背景技術で説明したプラズマディスプレイ装置１に備えられたパネル１０よりも高精細かつ大型のパネル１００が用いられているものとする。そのため、本実施の形態におけるプラズマディスプレイ装置では、走査電極駆動回路４３を搭載した走査電極駆動用プリント基板７１０の数、維持電極駆動回路４４を搭載した維持電極駆動用プリント基板７２０の数、およびデータ電極駆動回路５８を搭載したデータ電極駆動用プリント基板８３の数をそれぞれプラズマディスプレイ装置１よりも増加させて（例えば、走査電極駆動用プリント基板７１０、維持電極駆動用プリント基板７２０をそれぞれ３枚、データ電極駆動用プリント基板８３を４枚にして）パネル１００を駆動するものとする。
【００６１】
なお、本実施の形態に示すプラズマディスプレイ装置は、電圧Ｖｏ発生回路８４および異常検出回路５７の配置位置が、図６の平面図に示した電圧Ｖｏ発生回路８２および異常検出回路４７の配置位置とは異なり、また、データ電極駆動回路５８の構成の一部が図５に示したデータ電極駆動回路４２とは異なるが、それら以外の構成は背景技術で説明したプラズマディスプレイ装置１と同様であるものとする。
【００６２】
図７に示すように、本実施の形態に示すプラズマディスプレイ装置は、高精細かつ大型のパネル１００を駆動するために、４枚のデータ電極駆動用プリント基板８３が設けられており、それぞれのデータ電極駆動用プリント基板８３にはデータ電極駆動回路５８が搭載されている。また、電源用プリント基板８５には第１の電圧である電圧Ｖｄを発生させる第１の電源回路である電圧Ｖｄ発生回路８６を有する電源回路５６が搭載され、制御用プリント基板７４には、マイクロコンピューター８０を含む制御信号発生回路４５が搭載されている。
【００６３】
なお、本実施の形態においては、第２の電圧である電圧Ｖｏを発生させる第２の電源回路である電圧Ｖｏ発生回路８４は、電源用プリント基板８５ではなく、４枚のデータ電極駆動用プリント基板８３のそれぞれに、電圧Ｖｏの電圧異常を検出する異常検出回路５７とあわせて搭載されているものとする。
【００６４】
そして、電圧Ｖｏ発生回路８４は、電圧Ｖｄ発生回路８６で発生させた書込みパルスの発生に用いる比較的電圧値の高い電圧Ｖｄ（例えば、７５（Ｖ））から、データ電極駆動ＩＣを動作させるための比較的電圧値の低い電圧Ｖｏ（例えば、５（Ｖ））を発生させる。
【００６５】
上述したように、大画面化されたパネル１００を搭載したプラズマディスプレイ装置では、回路間の配線長が長くなりやすく、電源回路から各回路ブロックに電力を供給する配線も長くなりやすい。そのため、配線インピーダンスも大きくなりやすく、電源電圧に大きなノイズが発生しやすい。そして、ノイズが発生したときには、書込みパルスの発生に用いる比較的電圧値の高い電圧Ｖｄ（例えば、７５（Ｖ））よりも、データ電極駆動ＩＣの動作用等に発生させる比較的電圧値の低い電圧Ｖｏ（例えば、５（Ｖ））の方が、ＳＮ比が劣化しやすい。
【００６６】
しかし、本実施の形態では、図７に示すように、同一のデータ電極駆動用プリント基板８３上にデータ電極駆動回路５８と電圧Ｖｏ発生回路８４とを搭載し、データ電極駆動回路５８の近傍に電圧Ｖｏ発生回路８４を配置する構成としている。したがって、電圧Ｖｏ発生回路８４とデータ電極駆動回路５８とを配線長を短くして接続することができる。そして、電圧Ｖｏ発生回路８４では、電圧Ｖｄ発生回路８６で発生させた電圧Ｖｄを用いて電圧Ｖｏを発生させる構成としている。すなわち、電源用プリント基板８５からデータ電極駆動用プリント基板８３までの比較的配線長が長くノイズの発生しやすい配線にはＳＮ比の劣化が比較的少ない電圧値の高い電圧Ｖｄを通し、ＳＮ比が比較的劣化しやすい低電圧の電圧Ｖｏは配線長の長い配線を通すことなくデータ電極駆動回路５８に供給することができる。
【００６７】
これにより、比較的電圧値の低い電圧Ｖｏを、例えばデータ電極駆動ＩＣ等に、ノイズの少ない状態で供給することが可能となり、データ電極駆動ＩＣ等における誤動作を防止することが可能となる。
【００６８】
異常検出回路５７は、電圧Ｖｏ発生回路８４から出力される電圧Ｖｏを監視し、電圧Ｖｏに異常がなければ「Ｌｏ」（例えば、０（Ｖ））を出力し、電圧Ｖｏの異常を検出したときには「Ｈｉ」（例えば、５（Ｖ））を出力する。この出力信号は、各駆動回路の動作の停止を指示する信号（以下、「停止指示信号」と呼称する）として制御信号発生回路４５に送信され、あわせて、データ電極駆動回路５８にも送信される。
【００６９】
なお、異常検出回路５７は、電圧Ｖｏが所定の電圧（例えば、４．５（Ｖ）以上５．５（Ｖ）未満）のときには電圧Ｖｏに異常はないと判定し、そうでなければ電圧Ｖｏに異常があると判定する。この判定には、例えば、あらかじめ設定された電圧（５．５（Ｖ）および４．５（Ｖ））と電圧Ｖｏとを比較するといった一般に用いられている手法を用いることができる。
【００７０】
そして、停止指示信号が「Ｈｉ」になったときには、制御信号発生回路４５は、直ちにパネル１０の駆動を停止することを指示する信号を各回路ブロックに出力するとともに、プラズマディスプレイ装置の電源をオフにする。
【００７１】
また、データ電極駆動回路５８は、停止指示信号が「Ｈｉ」になったときには、データ電極駆動ＩＣに入力する制御信号を、直ちに遮断する。このデータ電極駆動回路５８の動作を図面を用いて説明する。
【００７２】
図８は、本発明の一実施の形態におけるデータ電極駆動回路５８の構成を示す回路図である。なお、本実施の形態に示すデータ電極駆動回路５８は、異常検出回路５７から出力される停止指示信号にもとづき制御信号を遮断するスイッチング回路５９を有する以外は図５に示すデータ電極駆動回路４２と同様であるものとする。なお、図面を簡略化するために、図８には、スイッチ回路ＯＵＴｉだけを示す。
【００７３】
スイッチング回路５９は、異常検出回路５７から送信される停止指示信号が「Ｌｏ」（例えば、０（Ｖ））のときには、電圧Ｖｏは正常であるものとして、制御信号をそのままデータ電極駆動回路５８に入力する。停止指示信号が「Ｈｉ」（例えば、５（Ｖ））になったときには、電圧Ｖｏに電圧異常が発生したものとして、データ電極駆動回路５８に入力される制御信号を直ちに遮断する。具体的には、制御信号に代えて０（Ｖ）をデータ電極駆動回路５８に入力する。こうして、電圧Ｖｏに電圧異常が発生したときに、データ電極駆動回路４２の動作を停止させる。
【００７４】
本実施の形態において、データ電極駆動回路５８をこのような構成としているのは、次のような理由による。
【００７５】
データ電極駆動ＩＣは、書込みパルスのような比較的高い電圧値（例えば、７５（Ｖ））の信号を扱うにもかかわらずＩＣとしての動作そのものは比較的低い電源電圧（例えば、５（Ｖ））で行われる。したがって、電圧Ｖｏに重畳されたノイズにより誤動作が発生したときに、データ電極駆動ＩＣに性能劣化が生じるおそれがある。
【００７６】
図９は、データ電極駆動ＩＣにおける電圧Ｖｄ、電圧Ｖｏ、制御信号の有無の組み合わせと各組み合わせにおける性能劣化の可能性の有無を示す図である。なお、図面に示す「０」はデータ電極駆動ＩＣの入力端子に所定の電圧（ここでは、電圧Ｖｄ、電圧Ｖｏ）が印加されていないことを表し、「１」は所定の電圧が印加されていることを表す。
【００７７】
図９に示すように、データ電極駆動ＩＣは、スイッチング素子ＱＨｉの入力端子に電圧Ｖｄが印加されていないとき、またスイッチング素子ＱＨｉの入力端子に電圧Ｖｄが印加されていても制御信号が「Ｌｏ」であれば、性能劣化は生じない。しかし、スイッチング素子ＱＨｉの入力端子に電圧Ｖｄが印加されるとともに電源電圧端子には電圧Ｖｏが印加されず、かつ制御信号が「Ｈｉ」のときに、性能劣化が生じるおそれがある。これは、電源電圧端子に電圧Ｖｏが印加されないまま制御信号として「Ｈｉ」が印加されることでバッファＢＦｉおよびバッファＩＮＶｉの動作が不安定となり、バッファＢＦｉおよびバッファＩＮＶｉの両者から「Ｈｉ」が出力されて、スイッチング素子ＱＨｉとスイッチング素子ＱＬｉとがともにオンになり、電圧Ｖｄ発生回路８６からスイッチング素子ＱＨｉおよびスイッチング素子ＱＬｉを介して接地電位に貫通電流と呼ばれる大電流が流れるためである。そして、このような大電流は、スイッチ回路ＯＵＴｉの性能を劣化させてしまう。
【００７８】
しかし、本実施の形態では、電圧Ｖｏが異常電圧のときに制御信号を遮断し、バッファＢＦｉおよびバッファＩＮＶｉの入力端子を強制的に「Ｌｏ」にすることができるので、上述した誤動作を防止することができる。また、あわせてスイッチング素子Ｑ１〜スイッチング素子Ｑ４にも「Ｌｏ」が印加されるので、スイッチング素子ＱＨｉに電圧Ｖｄが印加されなくなり、より確実にデータ電極駆動ＩＣを保護することができる。
【００７９】
なお、本実施の形態では、異常検出回路５７から制御信号発生回路４５に停止指示信号を送信し、停止指示信号が「Ｈｉ」のときには、制御信号発生回路４５からパネル１０の駆動を停止することを指示する信号が各回路ブロックに出力される構成としている。そのため、電圧Ｖｏに電圧異常が発生したときには、制御信号発生回路４５からの指示によりデータ電極駆動回路５８も動作を停止する。しかしながら、上述したように、本実施の形態に示すプラズマディスプレイ装置は、大画面化したパネル１００を搭載しており、異常検出回路５７から制御信号発生回路４５までの距離も比較的大きく、異常検出回路５７から出力される停止指示信号にも大きなノイズが重畳しやすい。そのため、停止指示信号を受信するマイクロコンピューター８０にノイズによる誤動作が生じないような対策、例えば、停止指示信号に比較的時定数の大きいローパスフィルターをかけてノイズを低減する、といった対策が必要である。しかし、その結果、電圧Ｖｏに異常が発生してから、パネル１０の駆動を停止する信号が制御信号発生回路４５から出力されるまでの間に、時間的なズレが発生する可能性がある。すなわち、その時間的なズレの間にデータ電極駆動ＩＣに貫通電流が発生するおそれがある。
【００８０】
しかし、本実施の形態では、データ電極駆動回路５８の近傍に異常検出回路５７を配置しているので、異常検出回路５７とデータ電極駆動回路５８とを配線長を短くして接続することができる。したがって、異常検出回路５７からデータ電極駆動回路５８にノイズが比較的少ない状態で停止指示信号を入力することができ、停止指示信号にローパスフィルターが不要となる。すなわち、停止指示信号が「Ｈｉ」になったときには、直ちにデータ電極駆動回路５８に入力される制御信号を「Ｌｏ」にすることができ、より確実にデータ電極駆動ＩＣの誤動作を防止することができる。
【００８１】
以上示したように、本実施の形態によれば、大画面化されたパネル１００を備え、回路間の配線長が長くなりやすいプラズマディスプレイ装置において、第２の電圧である電圧Ｖｏを使用するデータ電極駆動回路５８の近傍に第２の電源回路である電圧Ｖｏ発生回路８４を配置するとともに、ＳＮ比の劣化が比較的少ない電圧値の高い第１の電圧である電圧Ｖｄをノイズの発生しやすい配線長の長い配線を通して電圧Ｖｏ発生回路８４に供給し、電圧Ｖｄを用いて電圧Ｖｏを発生させる構成とすることで、ＳＮ比が比較的劣化しやすい低電圧の電圧Ｖｏを配線長を短くしてデータ電極駆動回路５８に供給することができ、電圧Ｖｏにおけるノイズの発生を低減し、回路の誤動作を防止することが可能となる。
【００８２】
なお、図７に示す電源回路５６は、電圧Ｖｄ以外にも、パネル１００の駆動に必要な各電圧を発生させ、発生させた電圧を各回路ブロックに供給するものとする。また、図７には電圧Ｖｏの電圧異常を検出する異常検出回路５７だけを示したが、その他の電源電圧についても同様に電圧異常を検出し、その検出結果にもとづきパネル１００の駆動を停止するものとする。また、プラズマディスプレイ装置の構成に応じて必要な異常検出回路を備えた構成としてかまわない。また、それらの異常検出を行う回路は電源用プリント基板８５上に搭載されていてもかまわない。
【００８３】
なお、本実施の形態では、データ電極駆動回路５８と電圧Ｖｏ発生回路８４と異常検出回路５７とを同一のデータ電極駆動用プリント基板８３上に搭載する構成を説明したが本発明は必ずしもこの構成に限定されるものではなく、電圧Ｖｏ発生回路８４を搭載したプリント基板、または電圧Ｖｏ発生回路８４と異常検出回路５７とを搭載したプリント基板を、データ電極駆動回路５８を搭載したプリント基板の近傍に設ける構成であってもよい。図１０は、本発明の一実施の形態におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の他の一例を示す平面図である。図８では、配置的に見て上と下とにそれぞれデータ電極駆動用プリント基板８３を２枚ずつ設ける構成を説明したが、図１０では、配置的に見て上の方に、電圧Ｖｏ発生回路および異常検出回路を搭載しないデータ電極駆動用プリント基板９１を追加し、３枚のデータ電極駆動用プリント基板を設けている。例えば、このような構成の場合、データ電極駆動用プリント基板９１の隣に配置されたデータ電極駆動用プリント基板８３上の電圧Ｖｏ発生回路９０および異常検出回路９２から、データ電極駆動用プリント基板９１上のデータ電極駆動回路５８に電圧Ｖｏおよび停止指示信号を供給する構成であってもよい。
【００８４】
なお、本実施の形態では、電圧Ｖｄから電圧Ｖｏを発生させる構成を説明したが、本発明は必ずしもこの構成に限定されるものではない。本発明は、ＳＮ比の劣化が比較的少ない電圧値の高い電圧を配線長の長い配線を通して電圧Ｖｏ発生回路に供給し、その電圧から電圧Ｖｏを発生させる構成であればよい。例えば、１５（Ｖ）の電圧を電源回路５６から電圧Ｖｏ発生回路８４、電圧Ｖｏ発生回路９０に供給して電圧Ｖｏを発生させる構成であってもよい。ただし、電圧Ｖｏの発生に用いる電圧は、データ電極駆動回路で使用する電圧、すなわち、書込みパルスの発生に用いる電圧である方が配線数の観点等から望ましい。
【００８５】
なお、本実施の形態では、第２の電圧である電圧Ｖｏを、データ電極駆動ＩＣの動作用として用いる構成を説明したが、本発明は何らこの構成に限定されるものではない。本発明はノイズの重畳しやすい低電圧の電源電圧を、その電圧を使用する回路の近傍で発生させることを目的としたものである。したがって、第２の電圧は、例えば３．３（Ｖ）や１．５（Ｖ）といった５（Ｖ）以外の低電圧であってもよく、また、第２の電圧を他の回路素子の電源電圧として使用する構成であってもよい。
【００８６】
なお、本実施の形態では、異常検出回路５７、異常検出回路９２においてあらかじめ設定された電圧（５．５（Ｖ）および４．５（Ｖ））と電圧Ｖｏとを比較することで電圧Ｖｏの電圧異常を検出する構成を説明したが、例えば、電圧Ｖｏを通す配線に、ツェナー電圧が上限電圧（５．５（Ｖ））に等しいツェナーダイオードを接続しておけば、電圧Ｖｏと下限電圧（４．５（Ｖ））とを比較することで同様の動作を行わせることができる。あるいは、スイッチング動作を行う回路素子に、電圧Ｖｏを抵抗分割して発生させた電圧を制御信号として入力し、電圧Ｖｏが下限電圧（４．５（Ｖ））未満になったときに回路素子の動作状態が切換わるように構成することでも、電圧Ｖｏが下限電圧未満かどうかを判定することができる。
【００８７】
なお、本実施の形態では、停止指示信号が「Ｈｉ」になったときに、データ電極駆動回路５８に入力される制御信号を直ちに「Ｌｏ」にする構成を説明したが、例えば、データ電極駆動ＩＣに入力される制御信号だけを「Ｌｏ」にする構成であっても、データ電極駆動ＩＣを保護する効果を得ることはできる。
【００８８】
なお、本実施の形態では、データ電極駆動回路５８にスイッチング回路５９を備える構成を説明したが、例えば、スイッチング回路５９に代えてアンドゲート等を用いて同様の動作を行う回路を構成してもかまわない。
【００８９】
なお、電圧Ｖｏ発生回路８４、電圧Ｖｏ発生回路９０を電源用プリント基板８５上に搭載し、電圧Ｖｏに比較的時定数の大きいローパスフィルターをかけてからデータ電極駆動回路５８に供給する構成とすれば、ノイズの発生を防止することは可能である。しかし、その構成では、プラズマディスプレイ装置の動作開始時に電圧Ｖｏの立ち上がりが遅くなるという新たな問題が発生してしまう。すなわち、そのような観点からも、本実施の形態に示した構成はより望ましい効果を得ることができる。
【００９０】
なお、本実施の形態において示した具体的な各数値、例えば各電源電圧の電圧値等は、単に実施の形態の一例を示したものに過ぎない。また、停止指示信号の極性やバッファＢＦｉ、バッファＩＮＶｉの極性等も実施の形態の一例を示したものに過ぎない。また、図７に示したプリント基板の配置等も、単に実施の形態の一例を示したものに過ぎない。本発明はそれらの数値、構成等に何ら限定されるものではなく、各数値や各信号の極性、プリント基板の枚数や各プリント基板に搭載する駆動回路の構成等は、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。
【産業上の利用可能性】
【００９１】
本発明は、大画面化されたパネルを備えたプラズマディスプレイ装置において、ＩＣの動作用等に発生させる比較的電圧値の低い電源電圧におけるノイズの発生を低減し、回路の誤動作を防止することができるプラズマディスプレイ装置およびパネルの駆動方法として有用である。
【図面の簡単な説明】
【００９２】
【図１】パネルの構造を示す分解斜視図
【図２】パネルの電極配列図
【図３】パネルの各電極に印加する駆動電圧波形図
【図４】従来技術におけるプラズマディスプレイ装置の回路ブロック図
【図５】従来技術におけるデータ電極駆動回路の構成を示す回路図
【図６】従来技術におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の一例を示す平面図
【図７】本発明の一実施の形態におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の一例を示す平面図
【図８】本発明の一実施の形態におけるデータ電極駆動回路の構成を示す回路図
【図９】データ電極駆動ＩＣにおける電圧Ｖｄ、電圧Ｖｏ、制御信号の有無の組み合わせと各組み合わせにおける性能劣化の可能性の有無を示す図
【図１０】本発明の一実施の形態におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の他の一例を示す平面図
【符号の説明】
【００９３】
１ プラズマディスプレイ装置
１０，１００ パネル
２１ （ガラス製の）前面板
２２ 走査電極
２３ 維持電極
２４ 表示電極対
２５，３３ 誘電体層
２６ 保護層
３１ 背面板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
４１ 画像信号処理回路
４２，５８ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ 制御信号発生回路
４６，５６ 電源回路
４７，５７，９２ 異常検出回路
４８ 書込みパルス発生回路
４９ 書込みパルス出力回路
５０ 電力回収回路
５１ クランプ回路
５９ スイッチング回路
７０ 家庭用電源取込み口
７１，７１０ 走査電極駆動用プリント基板
７２，７２０ 維持電極駆動用プリント基板
７３，８３，９１ データ電極駆動用プリント基板
７４ 制御用プリント基板
７５，８５ 電源用プリント基板
７６，７７，７８ ＦＰＣ
８０ マイクロコンピューター
８２，８４，９０ 電圧Ｖｏ発生回路
８１，８６ 電圧Ｖｄ発生回路
Ｌ１ インダクタ
Ｃ１ コンデンサ
Ｄｉ１，Ｄｉ２ ダイオード
Ｑ１，Ｑ２，Ｑ３，Ｑ４，ＱＨ１〜ＱＨｍ，ＱＬ１〜ＱＬｍ スイッチング素子
ＯＵＴ１〜ＯＵＴｍ スイッチ回路
ＢＦ１〜ＢＦｍ，ＩＮＶ１〜ＩＮＶｍ バッファ
【特許請求の範囲】
【請求項１】
初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で駆動し、複数のデータ電極を備えたプラズマディスプレイパネルと、
データ電極駆動ＩＣを有し、前記書込み期間において前記データ電極に書込みパルスを印加するデータ電極駆動回路と、
前記データ電極駆動回路を制御する制御信号を発生する制御信号発生回路と、
前記書込みパルスの発生に用いる第１の電圧を発生する第１の電源回路と、
前記第１の電圧よりも電圧値が低い第２の電圧を、前記第１の電源回路で発生させた前記第１の電圧を用いて発生する第２の電源回路とを備え、
前記データ電極駆動回路と前記第２の電源回路とを同一のプリント基板上に搭載したことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記第２の電圧を前記データ電極駆動ＩＣを動作させるための電源電圧として用いるとともに、
前記第２の電圧の電圧異常を検出する異常検出回路を備え、
前記異常検出回路を前記データ電極駆動回路と前記第２の電源回路とを搭載した前記プリント基板上に搭載し、かつ前記異常検出回路からの出力にもとづき前記データ電極駆動ＩＣに入力する前記制御信号を遮断するスイッチング回路を前記プリント基板上に備えたことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で複数のデータ電極を備えたプラズマディスプレイパネルを駆動し、前記書込み期間において、前記データ電極に書込みパルスを印加するプラズマディスプレイパネルの駆動方法であって、
前記書込みパルスの発生に用いる第１の電圧を発生させるとともに、前記データ電極を駆動するデータ電極駆動回路に備えられたデータ電極駆動ＩＣを動作させるための第２の電圧を前記第１の電圧を用いて発生させ、
前記第２の電圧の電圧異常が検出されたときには前記データ電極駆動ＩＣに入力される制御信号を遮断し、
前記データ電極駆動回路を複数設けるとともに、複数の前記データ電極駆動回路と前記第２の電圧を発生させる電源と前記第２の電圧の電圧異常を検出する回路とを同一のプリント基板上に搭載することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１】
初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で駆動し、複数のデータ電極を備えたプラズマディスプレイパネルと、
データ電極駆動ＩＣを有し、前記書込み期間において前記データ電極に書込みパルスを印加するデータ電極駆動回路と、
前記データ電極駆動回路を制御する制御信号を発生する制御信号発生回路と、
前記書込みパルスの発生に用いる第１の電圧を発生する第１の電源回路と、
前記第１の電圧よりも電圧値が低い第２の電圧を、前記第１の電源回路で発生させた前記第１の電圧を用いて発生する第２の電源回路とを備え、
前記データ電極駆動回路と前記第２の電源回路とを同一のプリント基板上に搭載したことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記第２の電圧を前記データ電極駆動ＩＣを動作させるための電源電圧として用いるとともに、
前記第２の電圧の電圧異常を検出する異常検出回路を備え、
前記異常検出回路を前記データ電極駆動回路と前記第２の電源回路とを搭載した前記プリント基板上に搭載し、かつ前記異常検出回路からの出力にもとづき前記データ電極駆動ＩＣに入力する前記制御信号を遮断するスイッチング回路を前記プリント基板上に備えたことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で複数のデータ電極を備えたプラズマディスプレイパネルを駆動し、前記書込み期間において、前記データ電極に書込みパルスを印加するプラズマディスプレイパネルの駆動方法であって、
前記書込みパルスの発生に用いる第１の電圧を発生させるとともに、前記データ電極を駆動するデータ電極駆動回路に備えられたデータ電極駆動ＩＣを動作させるための第２の電圧を前記第１の電圧を用いて発生させ、
前記第２の電圧の電圧異常が検出されたときには前記データ電極駆動ＩＣに入力される制御信号を遮断し、
前記データ電極駆動回路を複数設けるとともに、複数の前記データ電極駆動回路と前記第２の電圧を発生させる電源と前記第２の電圧の電圧異常を検出する回路とを同一のプリント基板上に搭載することを特徴とするプラズマディスプレイパネルの駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−３９３３６（Ｐ２０１０−３９３３６Ａ）
【公開日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願番号】特願２００８−２０３９７３（Ｐ２００８−２０３９７３）
【出願日】平成２０年８月７日（２００８．８．７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願日】平成２０年８月７日（２００８．８．７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]