メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法
【課題】最適なメッキ厚を短時間で算出することを課題とする。
【解決手段】メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、過研磨処理により削り取られる導電体の削取導電体厚を過研磨処理時の研磨時間および研磨速度を用いて算出し、研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、削取導電体厚以下となるまで、メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、残存導電体厚を得るためにメッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行する。
【解決手段】メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、過研磨処理により削り取られる導電体の削取導電体厚を過研磨処理時の研磨時間および研磨速度を用いて算出し、研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、削取導電体厚以下となるまで、メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、残存導電体厚を得るためにメッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路の製造工程をシミュレーションしてウェハに堆積させる最適な導電体厚を算出するメッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法に関する。
【背景技術】
【０００２】
一般的な半導体集積回路の製造処理では、図７に示すように、まず、バリアメタルで覆われたウェハに対して配線パターンを照射する露光処理を行い、照射された配線パターンに基づいて配線溝を作成するエッジング処理を行う。次に、ウェハ上全体に銅を堆積させて銅メッキ膜を生成するメッキ処理を行った後に、所定の箇所にバリアメタルが現れるまで銅メッキ膜を削り取る研磨処理を行う。そして、配線溝以外の箇所に堆積している余分な銅メッキ膜を削り取る過研磨処理を行う。
【０００３】
ところで、図８に示すように、配線溝以外の箇所に銅メッキ膜が残存している状態（いわゆる、銅残り）が過研磨処理後に発生していると製品に配線ショートが発生し、歩留まりが悪くなることがある。そのため、ユーザによって設定された製造条件で製造が行われた際に銅残りが発生するか否かが製造前に評価される。ここで、仮に、銅残りが発生する場合には、例えば、銅メッキ膜厚を厚くする製造条件の修正を行い、メッキ処理後の銅メッキ膜の高低差を少なくすることで、結果的に銅残りが発生しないようにしている。
【０００４】
なお、特許文献１、２および非特許文献１〜３には、半導体集積回路の製造処理をシミュレーションして研磨結果を予測するための技術が開示されている。
【０００５】
【特許文献１】特開２００４−４０００４号公報
【特許文献２】特開２００３−２２４０９８号公報
【非特許文献１】Jianfeng Luo、他３名、「A Layout Dependent Full-Chip Copper Electroplating Topography」、International Conference on Computer-Aided Design、２００５年
【非特許文献２】T.Tugbawa、「Chip-Scale Modeling of Pattern Dependencies in Copper Chemical Mechanical Polishing Process」、PhD thesis、Massachusetts Institute of Technology、２００２年
【非特許文献３】D.Fukuda、他３名、「Full-Chip CMP Simulation System」、International Conference on Planarization/CMP Technology、２００７年
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１、２および非特許文献１〜３に開示された従来技術には、最適な銅メッキ膜厚を算出するために長時間を要するという課題があった。すなわち、特許文献１、２および非特許文献１〜３に開示された従来技術では、銅メッキ膜厚を修正するたびに、メッキ工程から過研磨工程が完了するまでの製造処理のシミュレーションを繰り返し実行する必要があるので、銅残りが発生しない銅メッキ膜厚を算出するために長時間を要するという課題があった。
【０００７】
そこで、メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法は、上述した従来技術の課題を解決するためになされたものであり、最適なメッキ厚を短時間で算出することが可能なメッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するため、開示のメッキ厚算出プログラムは、メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出手順と、前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出手順により算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行手順とをコンピュータに実行させることを要する。
【０００９】
また、開示のメッキ厚算出装置は、メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出部と、前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出部により算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行部とを有することを要する。
【００１０】
また、開示のメッキ厚算出方法は、メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出ステップと、前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出ステップにより算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行ステップとを含むことを要する。
【発明の効果】
【００１１】
開示のメッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法によれば、最適なメッキ厚を短時間で算出することが可能である。
【発明を実施するための最良の形態】
【００１２】
以下に添付図面を参照して、この発明に係るメッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法の実施例を詳細に説明する。なお、以下では、この発明が適用された銅メッキ膜厚算出装置を実施例として説明する。
【実施例１】
【００１３】
以下の実施例１では、実施例１に係る銅メッキ膜厚算出装置の概要、銅メッキ膜厚算出装置の構成、銅メッキ膜厚算出装置による処理の流れを順に説明し、最後に実施例１の効果を説明する。
【００１４】
［実施例１に係る銅メッキ膜厚算出装置の概要］
まず、図１を用いて実施例１に係る銅メッキ膜厚算出装置を説明する。図１は、実施例１に係る銅メッキ膜厚算出装置の概要を説明するための図である。
【００１５】
実施例１に係る銅メッキ膜厚算出装置は、過研磨処理により削り取られる削取メッキ膜厚を過研磨処理時の研磨時間および研磨速度を用いて算出する。そして、実施例１に係る銅メッキ膜厚算出装置は、研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存メッキ膜厚（図１の（Ａ）参照）が、削取メッキ膜厚（図１の（Ｂ）参照）以下となるまで、メッキ処理によって基板上にメッキされる銅メッキ厚を変更して、残存銅メッキ膜厚を得るためにメッキ処理から研磨処理に至るシミュレーションを繰り返し実行する。
【００１６】
このようなことから、実施例１に係る銅メッキ膜厚算出装置は、最適な銅メッキ膜厚を短時間で算出することが可能である。言い換えると、実施例１に係る銅メッキ膜厚算出装置は、過研磨処理のシミュレーションを行わずに銅残りが発生するか否かを判定するので、最適な銅メッキ膜厚を短時間で算出することが可能である。
【００１７】
［銅メッキ膜厚算出装置の構成］
次に、図２を用いて、図１で説明した銅メッキ膜厚算出装置の構成を説明する。図２は、銅メッキ膜厚算出装置の構成を示すブロック図である。図２に示すように、銅メッキ膜厚算出装置１０は、入力部１１と、出力部１２と、記憶部２０と、処理部３０とを有する。
【００１８】
このうち、入力部１１は、各種の情報の入力を受付ける。具体的には、入力部１１は、キーボードなどを備えて構成され、例えば、配線パターンを含んだチップデータや、銅メッキ膜厚の初期膜厚、膜厚範囲、研磨時間、研磨速度などのユーザによって設定された製造条件を受け付けて記憶部２０に格納する。また、出力部１２は、各種の情報を出力する。具体的には、出力部１２は、モニタなどを備えて構成され、例えば、銅メッキ膜厚などを表示出力する。
【００１９】
記憶部２０は、処理部３０による各種処理に必要なデータおよびプログラムを格納する。特に、記憶部２０は、製造条件記憶部２１を有する。製造条件記憶部２１は、半導体集積回路の製造に予定されている製造条件を記憶する。具体的には、製造条件記憶部２１は、配線パターン、銅メッキ膜厚、研磨時間、研磨速度などの製造条件を記憶する。
【００２０】
処理部３０は、制御プログラム、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行する。特に、残存膜厚算出部３１と、削取膜厚算出部３２と、銅メッキ膜厚算出部３３とを有する。なお、残存膜厚算出部３１および銅メッキ膜厚算出部３３は、ミュレーション実行部ともいう。また、削取膜厚算出部３２は、削取導電体厚算出部ともいう。
【００２１】
残存膜厚算出部３１は、メッキ処理から研磨処理に至るシミュレーションを実行して、残存導電体厚を算出する。具体的には、残存膜厚算出部３１は、製造条件記憶部２１に記憶されている配線パターンをメッシュ分割し、メッシュの面積に対する配線溝の面積の割合を示した銅密度や、配線溝の外周長の総計を示した周囲配線長を算出して、研磨結果予測用の入力データを作成する。
【００２２】
続いて、残存膜厚算出部３１は、製造条件記憶部２１に記憶されている銅メッキ膜厚をメッキ処理によって堆積させる銅メッキ膜厚の目標値に設定し、メッキ処理のシミュレーションを実行して、堆積銅メッキ膜厚をメッシュごとに算出する。そして、残存膜厚算出部３１は、堆積銅メッキ膜厚、メッシュの配置レイアウト、研磨処理の研磨速度などを用いて研磨処理のシミュレーションを実行して、残存銅メッキ膜厚をメッシュごとに算出する。
【００２３】
削取膜厚算出部３２は、過研磨処理時の研磨時間および研磨速度を用いて削取銅メッキ膜厚を算出する。具体的には、残存膜厚算出部３１は、入力部１１を介して入力された過研磨処理の研磨時間および研磨速度を積算して、削取銅メッキ膜厚を算出する。なお、削取膜厚算出部３２は、実際の研磨処理を行うときに起こり得る研磨速度のばらつきを加味して削取銅メッキ膜厚を算出するようにしてもよい。また、実際の過研磨処理を行った後に銅残りが発生しないようするために、過研磨処理で削り取られる銅メッキ膜厚を少なく見積もるためのマージンを設定するようにしてもよい。
【００２４】
銅メッキ膜厚算出部３３は、残存銅メッキ膜厚が、削取銅メッキ膜厚以下となるまで、前記メッキ処理によってウェハ上にメッキされる銅メッキ厚を変更して、残存膜厚算出部３１にメッキ処理から研磨処理に至るシミュレーションを繰り返し実行させる。
【００２５】
具体的には、銅メッキ膜厚算出部３３は、残存膜厚算出部３１によって算出された残存銅メッキ膜厚の最大値と、削取銅メッキ膜厚とを比較する。ここで、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値が削取銅メッキ膜厚を上回っている場合には現に記憶されている銅メッキ膜厚よりも厚い銅メッキ膜厚に製造条件記憶部２１に記憶されている銅メッキ膜厚を更新する。
【００２６】
つまり、銅メッキ膜厚算出部３３は、ユーザによって設定された初期膜厚ではメッキ処理後の銅メッキ膜の高低差が大きすぎて過研磨処理後に銅残りが発生する可能性があるため、結果的に銅残りが発生しないように銅メッキ膜厚をより厚くさせる。なお、銅メッキ膜厚算出部３３は、銅メッキ膜厚の更新を行うと膜厚範囲の上限を上回る場合には、ユーザによって設定された製造条件では最適な銅メッキ膜厚を算出することができないことを示したエラーを出力するようにしてもよい。
【００２７】
続いて、銅メッキ膜厚算出部３３は、製造条件記憶部２１に記憶されている銅メッキ膜厚が更新されるたびに、更新された銅メッキ膜厚をメッキ処理によって堆積させる銅メッキ膜厚の目標値に再設定する。そして、銅メッキ膜厚算出部３３は、残存膜厚算出部３１にメッキ処理および研磨処理のシミュレーションを実行させて残存銅メッキ膜厚を繰り返し算出させる。その後、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚が削取銅メッキ膜厚以下になると、製造条件記憶部２１に記憶されている銅メッキ膜厚を最適な銅メッキ膜厚として出力部１２を介して出力する。なお、銅メッキ膜厚算出部３３は、実際のメッキ処理を行うときに起こり得る銅メッキ膜厚の成膜ばらつきを用いて銅メッキ膜厚を補正して出力ようにしてもよい。
【００２８】
［銅メッキ膜厚算出装置による処理］
次に、図３を用いて、銅メッキ膜厚算出装置１０による処理を説明する。図３は、銅メッキ膜厚算出装置による処理の流れを示すフローチャート図である。図３に示すように、残存膜厚算出部３１は、製造条件の入力を受け付けると（ステップＳ１０１肯定）、研磨結果予測用の入力データを作成する（ステップＳ１０２）。続いて、残存膜厚算出部３１は、ユーザによって設定された銅メッキ膜厚の初期膜厚をメッキ処理によって堆積させる銅メッキ膜厚の目標値に設定し（ステップＳ１０３）、メッキ処理のシミュレーションを実行して堆積銅メッキ膜厚を算出する（ステップＳ１０４）。
【００２９】
続いて、残存膜厚算出部３１は、研磨処理のシミュレーションを実行して残存銅メッキ膜厚を算出し（ステップＳ１０５）、削取膜厚算出部３２は、過研磨処理の研磨時間および研磨速度を用いて削取銅メッキ膜厚を算出する（ステップＳ１０６）。続いて、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚と、削取銅メッキ膜厚とを比較する（ステップＳ１０７）。
【００３０】
ここで、残存銅メッキ膜厚が削取銅メッキ膜厚を上回っている場合には（ステップＳ１０７肯定）、銅メッキ膜厚算出部３３は、製造条件記憶部２１に記憶されている銅メッキ膜厚を厚い銅メッキ膜厚に更新する（ステップＳ１０８）。そして、銅メッキ膜厚算出部３３は、銅メッキ膜厚が更新されるたびに、銅メッキ膜厚の目標値を再設定し（ステップＳ１０３）、残存膜厚算出部３１に堆積銅メッキ膜厚の算出（ステップＳ１０４）、残存銅メッキ膜厚の算出（ステップＳ１０５）を繰り返し実行させる。
【００３１】
その後、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚が削取銅メッキ膜厚以下になると（ステップＳ１０７否定）、製造条件記憶部２１に記憶されている銅メッキ膜厚を最適な銅メッキ膜厚として出力して（ステップＳ１０９）、処理を終了する。
【００３２】
［実施例１の効果］
上記したように、実施例１によれば、最適な銅メッキ膜厚を短時間で算出することが可能である。例えば、実施例１に係る銅メッキ膜厚算出装置１０は、銅メッキ膜厚が修正されるたびに、メッキ処理および研磨処理だけをシミュレーションすればよいので、最適な銅メッキ膜厚を短時間で算出することが可能である。
【００３３】
また、実施例１によれば、製造時に起こり得る研磨速度のばらつきが加味された研磨速度を用いて削取銅メッキ膜厚を算出するので、確実に銅残りが発生しない銅メッキ膜厚を短時間で算出することが可能である。
【実施例２】
【００３４】
ところで、銅メッキ膜厚が厚すぎると研磨処理に長時間を要し、製造時のスループットが悪くことがある。そこで、実施例２では、銅残りが発生せず、製造時のスループットが良い銅メッキ膜厚を算出する場合を説明する。なお、以下の実施例２では、実施例２に係る銅メッキ膜厚算出装置の構成、銅メッキ膜厚算出装置による処理の流れ、銅メッキ膜厚算出装置による処理の一例を順に説明し、最後に実施例２の効果を説明する。
【００３５】
［銅メッキ膜厚算出装置の構成］
実施例２に係る銅メッキ膜厚算出装置１０は、実施例１に係る銅メッキ膜厚算出装置１０と以下に説明する点が異なる。すなわち、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値が削取銅メッキ膜厚以下で予め設定される所定の数値範囲に収まるまで、メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、残存膜厚算出部３１にメッキ処理から研磨処理に至るシミュレーションを繰り返し実行させる。
【００３６】
具体的には、銅メッキ膜厚算出部３３は、削取膜厚算出部３２によって算出された削取銅メッキ膜厚以下で予め設定される所定の数値範囲を残存銅メッキ膜厚の目標範囲に算出する。そして、銅メッキ膜厚算出部３３は、残存膜厚算出部３１によって算出された残存銅メッキ膜厚の最大値と、目標範囲とを比較する。ここで、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値が目標範囲を上回っている場合には、現に記憶されている銅メッキ膜厚よりも厚い銅メッキ膜厚に製造条件記憶部２１に記憶されている銅メッキ膜厚を更新する。
【００３７】
一方では、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値が目標範囲を下回っている場合には、現に記憶されている銅メッキ膜厚よりも薄い銅メッキ膜厚に製造条件記憶部２１に記憶されている銅メッキ膜厚を更新する。つまり、銅メッキ膜厚算出部３３は、ユーザによって設定された銅メッキ膜厚では銅メッキ膜厚が厚すぎて研磨処理に長時間を要し、実際に製造を行ったときのスループットが悪くなる可能性があるため、銅メッキ膜厚をより薄くさせる。なお、銅メッキ膜厚算出部３３は、銅メッキ膜厚の更新を行うと膜厚範囲の下限を下回る場合には、ユーザによって設定された製造条件では最適な銅メッキ膜厚を算出することができないことを示したエラーを出力するようにしてもよい。
【００３８】
続いて、銅メッキ膜厚算出部３３は、製造条件記憶部２１に記憶されている銅メッキ膜厚が更新されるたびに、更新された銅メッキ膜厚をメッキ処理によって堆積させる銅メッキ膜厚の目標値に再設定する。そして、銅メッキ膜厚算出部３３は、残存膜厚算出部３１にメッキ処理および研磨処理のシミュレーションを実行させて残存銅メッキ膜厚を繰り返し算出させる。その後、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚が目標範囲に収まると、製造条件記憶部２１に記憶されている銅メッキ膜厚を最適な銅メッキ膜厚として出力部１２を介して出力する。
【００３９】
［銅メッキ膜厚算出装置による処理］
次に、図４を用いて、実施例２に係る銅メッキ膜厚算出装置１０による処理を説明する。図４は、実施例２に係る銅メッキ膜厚算出装置による処理の流れを示すフローチャート図である。なお、以下では、実施例１に係る銅メッキ膜厚算出装置１０による処理の流れと異なる点について詳細に説明する。
【００４０】
図４に示すように、削取膜厚算出部３２によって削取銅メッキ膜厚が算出されると（ステップＳ２０６）、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の目標範囲を決定する（ステップＳ２０７）。続いて、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値と、目標範囲とを比較する（ステップＳ２０８およびステップＳ２１０）。
【００４１】
ここで、残存銅メッキ膜厚の最大値が目標範囲を上回っている場合には（ステップＳ２０８肯定）、銅メッキ膜厚算出部３３は、銅メッキ膜厚算出部３３は、製造条件記憶部２１に記憶されている銅メッキ膜厚を厚い銅メッキ膜厚に更新する（ステップＳ２０９）。一方では、残存銅メッキ膜厚の最大値が目標範囲を下回っている場合には（ステップＳ２１０肯定）銅メッキ膜厚算出部３３は、製造条件記憶部２１に記憶されている銅メッキ膜厚を薄い銅メッキ膜厚に更新する（ステップＳ２１１）。
【００４２】
そして、銅メッキ膜厚算出部３３は、銅メッキ膜厚が更新されるたびに、銅メッキ膜厚の目標値を再設定し（ステップＳ２０３）、残存膜厚算出部３１に堆積銅メッキ膜厚の算出（ステップＳ２０４）、残存銅メッキ膜厚の算出（ステップＳ２０５）を繰り返し実行させる。その後、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚が目標範囲に収まると（ステップＳ２１０否定）、製造条件記憶部２１に記憶されている銅メッキ膜厚を最適な銅メッキ膜厚として出力して（ステップＳ２１２）、処理を終了する。
【００４３】
［銅メッキ膜厚算出装置による処理の一例］
次に、図５を用いて、銅メッキ膜厚算出装置１０による処理の一例を説明する。図５は、銅メッキ膜厚算出装置による処理の一例を説明するための図である。なお、以下の例では、表面がバリアメタルで覆われた「８．５ｃｍ ｘ ８．５ｃｍ」のウェハ表面に半導体集積回路を生成し、配線パターンを「１０μｍ」ごとにメッシュ分割する場合を想定している。また、銅メッキ膜厚の初期膜厚「１５００ｎｍ」、膜厚範囲「１０００〜１８００ｎｍ」、過研磨処理の研磨時間「３０秒（０．５分）」、過研磨処理の研磨速度「５００ｎｍ／分」、研磨速度のばらつき「±５０ｎｍ／分」、マージン「５０ｎｍ」、成膜ばらつき「５０ｎｍ」を含む各種製造条件を示したパラメータおよび配線パターンを含んだチップデータがユーザによって入力されているものとする。
【００４４】
まず、残存膜厚算出部３１は、配線パターンをメッシュ分割し、図５（Ａ）の（１）に示すように、メッシュごとに、メッシュの位置を特定するための位置情報（ｘ、ｙ）、銅密度（ｄｅｎｓ）、周囲配線長（ｅｄｇｅ）を求める。なお「ｌａｙ」は、多重の積層構造を形成する半導体集積回路の製造工程の中で、どの層を製造しているのかを特定するための情報である。
【００４５】
続いて、残存膜厚算出部３１は、図５（Ａ）の（２）に示すように、メッキ処理のシミュレーションを実行し、堆積銅メッキ膜厚（ｅｐｃ：Electro-Chemical Platingのシミュレーション値）を算出する。なお、ここでいう堆積銅メッキ膜厚は、配線溝の最下部から銅メッキ膜の頂点までの高さを平均した値である。
【００４６】
続いて、残存膜厚算出部３１は、図５（Ａ）の（３）に示すように、いずれかのメッシュの残存銅メッキ膜厚が「０」になるまで（言い換えると、所定の箇所にバリアメタルが現れたと予測されるまで）研磨処理のシミュレーションを実行し、残存銅メッキ膜厚（ｃｍｐ：Chemical mechanical Polishingシミュレーション値）を算出する。なお、ここでいう残存銅メッキ膜厚は、バリアメタルから銅メッキ膜の頂点までの高さを平均した値である。
【００４７】
続いて、削取膜厚算出部３２は、過研磨処理の研磨速度から研磨速度のばらつきを差し引いた値に対して過研磨処理の研磨時間を乗算し、乗算結果からマージンを差し引くことで削取銅メッキ膜厚を算出する。つまり、削取銅メッキ膜厚は、（５００−５０）＊０．５−５０＝１７５（ｎｍ）となる。
【００４８】
続いて、銅メッキ膜厚算出部３３は、「１７５ｎｍ」から「１５０ｎｍ」までを残存銅メッキ膜厚の目標範囲に決定する。ここで、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値「２２８ｎｍ」が目標範囲を上回っているので、製造条件記憶部２１に記憶されている銅メッキ膜厚を厚い銅メッキ膜厚、例えば、膜厚範囲の最大値「１８００ｎｍ」に一致するように更新する。
【００４９】
続いて、残存膜厚算出部３１は、図５（Ｂ）に示すように、メッキ処理および研磨処理のシミュレーションを再び実行して、堆積銅メッキ膜厚および残存銅メッキ膜厚を再度算出する。ここで、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値「１１２ｎｍ」が目標範囲を下回っているので、薄い銅メッキ膜厚、例えば、記憶されていた銅メッキ膜厚「１５００ｎｍ」と次に記憶されていた銅メッキ膜厚「１８００」との中間値「１６５０ｎｍ」に一致するように製造条件記憶部２１に記憶されている銅メッキ膜厚を更新する。なお、残存膜厚算出部３１は、仮に、残存銅メッキ膜厚の最大値が目標範囲を上回っていた場合には、さらに厚い銅メッキ膜厚に更新すると銅メッキ膜厚が膜厚範囲の上限以上になってしまうので、最適な銅メッキ膜厚を算出することができないことを示したエラーを出力する。
【００５０】
続いて、残存膜厚算出部３１は、図５（Ｃ）に示すように、再設定された銅メッキ膜厚を用いて、堆積銅メッキ膜厚および残存銅メッキ膜厚を再度算出する。ここで、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値「１５８ｎｍ」が目標範囲に収まっているので、成膜ばらつき「５０ｎｍ」を用いて銅メッキ膜厚「１６５０ｎｍ」を「１７００ｎｍ」に補正して出力する。
【００５１】
［実施例２の効果］
上記したように、実施例２によれば、銅残りが発生せず、製造時のスループットが良い銅メッキ膜厚を短時間で算出することが可能である。
【実施例３】
【００５２】
さて、これまで実施例１および２について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、実施例３として、他の実施例を説明する。
【００５３】
例えば、実施例２では、二分法を用いて算出される銅メッキ膜厚に一致するように製造条件記憶部２１に記憶されている銅メッキ膜厚を更新する場合を説明したが、これに限定されるものではなく、所定の数値（例えば、１００ｎｍ）を増減させるようにしてもよい。
【００５４】
また、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報（例えば、図５に示したパラメータ）については、特記する場合を除いて任意に変更することができる。
【００５５】
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、図２に示した残存膜厚算出部３１と、銅メッキ膜厚算出部３３とを統合して構成することができる。
【００５６】
さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【００５７】
ところで、本発明はあらかじめ用意されたプログラムを銅メッキ膜厚算出装置１０としてのコンピュータで実行することによって実現するようにしてもよい。そこで、以下では、図６を用いて、上記の実施例に示した銅メッキ膜厚算出装置１０と同様の機能を有するメッキ厚算出プログラムを実行するコンピュータを一例として説明する。図６は、メッキ厚算出プログラムを実行するコンピュータを示す図である。
【００５８】
図６に示すように、銅メッキ膜厚算出装置１０としてのコンピュータ１１０は、入力部１２０、ＲＯＭ１３０、ＣＰＵ１４０、ＨＤＤ１５０、ＲＡＭ１６０および出力部１７０をバス１８０などで接続して構成される。
【００５９】
ＲＯＭ１３０には、上記の実施例１に示した銅メッキ膜厚算出装置１０と同様の機能を発揮するメッキ厚算出プログラム、つまり、図６に示すように残存膜厚算出プログラム１３０ａと、削取膜厚算出プログラム１３０ｂと、銅メッキ膜厚算出プログラム１３０ｃとが、あらかじめ記憶されている。なお、これらのプログラム１３０ａ〜プログラム１３０ｃについては、図２に示した銅メッキ膜厚算出装置１０の各構成要素と同様、適宜統合または、分散してもよい。
【００６０】
そして、ＣＰＵ１４０がこれらのプログラム１３０ａ〜プログラム１３０ｃをＲＯＭ１３０から読み出して実行することで、図６に示すように、プログラム１３０ａ〜プログラム１３０ｃは、残存膜厚算出プロセス１４０ａと、削取膜厚算出プロセス１４０ｂと、銅メッキ膜厚算出プロセス１４０ｃとして機能するようになる。なお、プロセス１４０ａ〜プロセス１４０ｃは、図２に示した、残存膜厚算出部１４ａと、削取膜厚算出部１４ｂと、銅メッキ膜厚算出部１４ｃとにそれぞれ対応する。
【００６１】
また、ＨＤＤ１５０には、図６に示すように、製造条件データテーブル１５０ａが設けられる。そして、ＣＰＵ１４０は、製造条件データテーブル１５０から、製造条件データ１６０ａを読み出してＲＡＭ１６０に格納し、ＲＡＭ１６０に格納されたデータ１６０ａ〜データ１６０ｇに基づいて処理を実行する。なお、製造条件データ１６０は、図２に示した製造条件記憶部２１に対応する。
【００６２】
なお、上記した各プログラム１３０ａ〜プログラム１３０ｃについては、必ずしも最初からＲＯＭ１３０に記憶させておく必要はなく、例えば、コンピュータ１１０に挿入されるフレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」、またはコンピュータ１１０の内外に備えられるＨＤＤなどの「固定用の物理媒体」、さらには公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介してコンピュータ１１０に接続される「他のコンピュータ（またはサーバ）」などに各プログラムを記憶させておき、コンピュータ１１０がこれから各プログラムを読み出して実行するようにしてもよい。
【００６３】
また、上記の実施例１において説明した銅メッキ膜厚算出装置により、以下のようなメッキ厚算出方法が実現される。すなわち、メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出ステップと（図３のステップＳ１０６参照）、前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出ステップにより算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行ステップ（図３のステップＳ１０３〜Ｓ１０５、Ｓ１０７、Ｓ１０８参照）とを含むメッキ厚算出方法が実現される。
【図面の簡単な説明】
【００６４】
【図１】実施例１に係る銅メッキ膜厚算出装置の概要を説明するための図である。
【図２】銅メッキ膜厚算出装置の構成を示すブロック図である。
【図３】銅メッキ膜厚算出装置による処理の流れを示すフローチャート図である。
【図４】実施例２に係る銅メッキ膜厚算出装置による処理の流れを示すフローチャート図である。
【図５】銅メッキ膜厚算出装置による処理の一例を説明するための図である。
【図６】メッキ厚算出プログラムを実行するコンピュータを示す図である。
【図７】背景技術を説明するための図である。
【図８】背景技術を説明するための図である。
【符号の説明】
【００６５】
１０ パターン抽出装置
１１ 入力部
１２ 出力部
２０ 記憶部
２１ 製造条件記憶部
３０ 処理部
３１ 残存膜厚算出部
３２ 削取膜厚算出部
３３ 銅メッキ膜厚算出部
１１０ コンピュータ
１２０ 入力部
１３０ ＲＯＭ（Read Only Memory）
１３０ａ 残存膜厚算出プログラム
１３０ｂ 削取膜厚算出プログラム
１３０ｃ 銅メッキ膜厚算出プログラム
１４０ ＣＰＵ（Central Processing Unit）
１４０ａ 残存膜厚算出プロセス
１４０ｂ 削取膜厚算出プロセス
１４０ｃ 銅メッキ膜厚算出プロセス
１５０ ＨＤＤ（Hard disk drive）
１５０ａ 製造条件データテーブル
１６０ ＲＡＭ（Random Access Memory）
１６０ａ 製造条件データ
１７０ 出力部
１８０ バス
【技術分野】
【０００１】
この発明は、半導体集積回路の製造工程をシミュレーションしてウェハに堆積させる最適な導電体厚を算出するメッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法に関する。
【背景技術】
【０００２】
一般的な半導体集積回路の製造処理では、図７に示すように、まず、バリアメタルで覆われたウェハに対して配線パターンを照射する露光処理を行い、照射された配線パターンに基づいて配線溝を作成するエッジング処理を行う。次に、ウェハ上全体に銅を堆積させて銅メッキ膜を生成するメッキ処理を行った後に、所定の箇所にバリアメタルが現れるまで銅メッキ膜を削り取る研磨処理を行う。そして、配線溝以外の箇所に堆積している余分な銅メッキ膜を削り取る過研磨処理を行う。
【０００３】
ところで、図８に示すように、配線溝以外の箇所に銅メッキ膜が残存している状態（いわゆる、銅残り）が過研磨処理後に発生していると製品に配線ショートが発生し、歩留まりが悪くなることがある。そのため、ユーザによって設定された製造条件で製造が行われた際に銅残りが発生するか否かが製造前に評価される。ここで、仮に、銅残りが発生する場合には、例えば、銅メッキ膜厚を厚くする製造条件の修正を行い、メッキ処理後の銅メッキ膜の高低差を少なくすることで、結果的に銅残りが発生しないようにしている。
【０００４】
なお、特許文献１、２および非特許文献１〜３には、半導体集積回路の製造処理をシミュレーションして研磨結果を予測するための技術が開示されている。
【０００５】
【特許文献１】特開２００４−４０００４号公報
【特許文献２】特開２００３−２２４０９８号公報
【非特許文献１】Jianfeng Luo、他３名、「A Layout Dependent Full-Chip Copper Electroplating Topography」、International Conference on Computer-Aided Design、２００５年
【非特許文献２】T.Tugbawa、「Chip-Scale Modeling of Pattern Dependencies in Copper Chemical Mechanical Polishing Process」、PhD thesis、Massachusetts Institute of Technology、２００２年
【非特許文献３】D.Fukuda、他３名、「Full-Chip CMP Simulation System」、International Conference on Planarization/CMP Technology、２００７年
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１、２および非特許文献１〜３に開示された従来技術には、最適な銅メッキ膜厚を算出するために長時間を要するという課題があった。すなわち、特許文献１、２および非特許文献１〜３に開示された従来技術では、銅メッキ膜厚を修正するたびに、メッキ工程から過研磨工程が完了するまでの製造処理のシミュレーションを繰り返し実行する必要があるので、銅残りが発生しない銅メッキ膜厚を算出するために長時間を要するという課題があった。
【０００７】
そこで、メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法は、上述した従来技術の課題を解決するためになされたものであり、最適なメッキ厚を短時間で算出することが可能なメッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するため、開示のメッキ厚算出プログラムは、メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出手順と、前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出手順により算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行手順とをコンピュータに実行させることを要する。
【０００９】
また、開示のメッキ厚算出装置は、メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出部と、前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出部により算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行部とを有することを要する。
【００１０】
また、開示のメッキ厚算出方法は、メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出ステップと、前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出ステップにより算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行ステップとを含むことを要する。
【発明の効果】
【００１１】
開示のメッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法によれば、最適なメッキ厚を短時間で算出することが可能である。
【発明を実施するための最良の形態】
【００１２】
以下に添付図面を参照して、この発明に係るメッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法の実施例を詳細に説明する。なお、以下では、この発明が適用された銅メッキ膜厚算出装置を実施例として説明する。
【実施例１】
【００１３】
以下の実施例１では、実施例１に係る銅メッキ膜厚算出装置の概要、銅メッキ膜厚算出装置の構成、銅メッキ膜厚算出装置による処理の流れを順に説明し、最後に実施例１の効果を説明する。
【００１４】
［実施例１に係る銅メッキ膜厚算出装置の概要］
まず、図１を用いて実施例１に係る銅メッキ膜厚算出装置を説明する。図１は、実施例１に係る銅メッキ膜厚算出装置の概要を説明するための図である。
【００１５】
実施例１に係る銅メッキ膜厚算出装置は、過研磨処理により削り取られる削取メッキ膜厚を過研磨処理時の研磨時間および研磨速度を用いて算出する。そして、実施例１に係る銅メッキ膜厚算出装置は、研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存メッキ膜厚（図１の（Ａ）参照）が、削取メッキ膜厚（図１の（Ｂ）参照）以下となるまで、メッキ処理によって基板上にメッキされる銅メッキ厚を変更して、残存銅メッキ膜厚を得るためにメッキ処理から研磨処理に至るシミュレーションを繰り返し実行する。
【００１６】
このようなことから、実施例１に係る銅メッキ膜厚算出装置は、最適な銅メッキ膜厚を短時間で算出することが可能である。言い換えると、実施例１に係る銅メッキ膜厚算出装置は、過研磨処理のシミュレーションを行わずに銅残りが発生するか否かを判定するので、最適な銅メッキ膜厚を短時間で算出することが可能である。
【００１７】
［銅メッキ膜厚算出装置の構成］
次に、図２を用いて、図１で説明した銅メッキ膜厚算出装置の構成を説明する。図２は、銅メッキ膜厚算出装置の構成を示すブロック図である。図２に示すように、銅メッキ膜厚算出装置１０は、入力部１１と、出力部１２と、記憶部２０と、処理部３０とを有する。
【００１８】
このうち、入力部１１は、各種の情報の入力を受付ける。具体的には、入力部１１は、キーボードなどを備えて構成され、例えば、配線パターンを含んだチップデータや、銅メッキ膜厚の初期膜厚、膜厚範囲、研磨時間、研磨速度などのユーザによって設定された製造条件を受け付けて記憶部２０に格納する。また、出力部１２は、各種の情報を出力する。具体的には、出力部１２は、モニタなどを備えて構成され、例えば、銅メッキ膜厚などを表示出力する。
【００１９】
記憶部２０は、処理部３０による各種処理に必要なデータおよびプログラムを格納する。特に、記憶部２０は、製造条件記憶部２１を有する。製造条件記憶部２１は、半導体集積回路の製造に予定されている製造条件を記憶する。具体的には、製造条件記憶部２１は、配線パターン、銅メッキ膜厚、研磨時間、研磨速度などの製造条件を記憶する。
【００２０】
処理部３０は、制御プログラム、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行する。特に、残存膜厚算出部３１と、削取膜厚算出部３２と、銅メッキ膜厚算出部３３とを有する。なお、残存膜厚算出部３１および銅メッキ膜厚算出部３３は、ミュレーション実行部ともいう。また、削取膜厚算出部３２は、削取導電体厚算出部ともいう。
【００２１】
残存膜厚算出部３１は、メッキ処理から研磨処理に至るシミュレーションを実行して、残存導電体厚を算出する。具体的には、残存膜厚算出部３１は、製造条件記憶部２１に記憶されている配線パターンをメッシュ分割し、メッシュの面積に対する配線溝の面積の割合を示した銅密度や、配線溝の外周長の総計を示した周囲配線長を算出して、研磨結果予測用の入力データを作成する。
【００２２】
続いて、残存膜厚算出部３１は、製造条件記憶部２１に記憶されている銅メッキ膜厚をメッキ処理によって堆積させる銅メッキ膜厚の目標値に設定し、メッキ処理のシミュレーションを実行して、堆積銅メッキ膜厚をメッシュごとに算出する。そして、残存膜厚算出部３１は、堆積銅メッキ膜厚、メッシュの配置レイアウト、研磨処理の研磨速度などを用いて研磨処理のシミュレーションを実行して、残存銅メッキ膜厚をメッシュごとに算出する。
【００２３】
削取膜厚算出部３２は、過研磨処理時の研磨時間および研磨速度を用いて削取銅メッキ膜厚を算出する。具体的には、残存膜厚算出部３１は、入力部１１を介して入力された過研磨処理の研磨時間および研磨速度を積算して、削取銅メッキ膜厚を算出する。なお、削取膜厚算出部３２は、実際の研磨処理を行うときに起こり得る研磨速度のばらつきを加味して削取銅メッキ膜厚を算出するようにしてもよい。また、実際の過研磨処理を行った後に銅残りが発生しないようするために、過研磨処理で削り取られる銅メッキ膜厚を少なく見積もるためのマージンを設定するようにしてもよい。
【００２４】
銅メッキ膜厚算出部３３は、残存銅メッキ膜厚が、削取銅メッキ膜厚以下となるまで、前記メッキ処理によってウェハ上にメッキされる銅メッキ厚を変更して、残存膜厚算出部３１にメッキ処理から研磨処理に至るシミュレーションを繰り返し実行させる。
【００２５】
具体的には、銅メッキ膜厚算出部３３は、残存膜厚算出部３１によって算出された残存銅メッキ膜厚の最大値と、削取銅メッキ膜厚とを比較する。ここで、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値が削取銅メッキ膜厚を上回っている場合には現に記憶されている銅メッキ膜厚よりも厚い銅メッキ膜厚に製造条件記憶部２１に記憶されている銅メッキ膜厚を更新する。
【００２６】
つまり、銅メッキ膜厚算出部３３は、ユーザによって設定された初期膜厚ではメッキ処理後の銅メッキ膜の高低差が大きすぎて過研磨処理後に銅残りが発生する可能性があるため、結果的に銅残りが発生しないように銅メッキ膜厚をより厚くさせる。なお、銅メッキ膜厚算出部３３は、銅メッキ膜厚の更新を行うと膜厚範囲の上限を上回る場合には、ユーザによって設定された製造条件では最適な銅メッキ膜厚を算出することができないことを示したエラーを出力するようにしてもよい。
【００２７】
続いて、銅メッキ膜厚算出部３３は、製造条件記憶部２１に記憶されている銅メッキ膜厚が更新されるたびに、更新された銅メッキ膜厚をメッキ処理によって堆積させる銅メッキ膜厚の目標値に再設定する。そして、銅メッキ膜厚算出部３３は、残存膜厚算出部３１にメッキ処理および研磨処理のシミュレーションを実行させて残存銅メッキ膜厚を繰り返し算出させる。その後、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚が削取銅メッキ膜厚以下になると、製造条件記憶部２１に記憶されている銅メッキ膜厚を最適な銅メッキ膜厚として出力部１２を介して出力する。なお、銅メッキ膜厚算出部３３は、実際のメッキ処理を行うときに起こり得る銅メッキ膜厚の成膜ばらつきを用いて銅メッキ膜厚を補正して出力ようにしてもよい。
【００２８】
［銅メッキ膜厚算出装置による処理］
次に、図３を用いて、銅メッキ膜厚算出装置１０による処理を説明する。図３は、銅メッキ膜厚算出装置による処理の流れを示すフローチャート図である。図３に示すように、残存膜厚算出部３１は、製造条件の入力を受け付けると（ステップＳ１０１肯定）、研磨結果予測用の入力データを作成する（ステップＳ１０２）。続いて、残存膜厚算出部３１は、ユーザによって設定された銅メッキ膜厚の初期膜厚をメッキ処理によって堆積させる銅メッキ膜厚の目標値に設定し（ステップＳ１０３）、メッキ処理のシミュレーションを実行して堆積銅メッキ膜厚を算出する（ステップＳ１０４）。
【００２９】
続いて、残存膜厚算出部３１は、研磨処理のシミュレーションを実行して残存銅メッキ膜厚を算出し（ステップＳ１０５）、削取膜厚算出部３２は、過研磨処理の研磨時間および研磨速度を用いて削取銅メッキ膜厚を算出する（ステップＳ１０６）。続いて、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚と、削取銅メッキ膜厚とを比較する（ステップＳ１０７）。
【００３０】
ここで、残存銅メッキ膜厚が削取銅メッキ膜厚を上回っている場合には（ステップＳ１０７肯定）、銅メッキ膜厚算出部３３は、製造条件記憶部２１に記憶されている銅メッキ膜厚を厚い銅メッキ膜厚に更新する（ステップＳ１０８）。そして、銅メッキ膜厚算出部３３は、銅メッキ膜厚が更新されるたびに、銅メッキ膜厚の目標値を再設定し（ステップＳ１０３）、残存膜厚算出部３１に堆積銅メッキ膜厚の算出（ステップＳ１０４）、残存銅メッキ膜厚の算出（ステップＳ１０５）を繰り返し実行させる。
【００３１】
その後、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚が削取銅メッキ膜厚以下になると（ステップＳ１０７否定）、製造条件記憶部２１に記憶されている銅メッキ膜厚を最適な銅メッキ膜厚として出力して（ステップＳ１０９）、処理を終了する。
【００３２】
［実施例１の効果］
上記したように、実施例１によれば、最適な銅メッキ膜厚を短時間で算出することが可能である。例えば、実施例１に係る銅メッキ膜厚算出装置１０は、銅メッキ膜厚が修正されるたびに、メッキ処理および研磨処理だけをシミュレーションすればよいので、最適な銅メッキ膜厚を短時間で算出することが可能である。
【００３３】
また、実施例１によれば、製造時に起こり得る研磨速度のばらつきが加味された研磨速度を用いて削取銅メッキ膜厚を算出するので、確実に銅残りが発生しない銅メッキ膜厚を短時間で算出することが可能である。
【実施例２】
【００３４】
ところで、銅メッキ膜厚が厚すぎると研磨処理に長時間を要し、製造時のスループットが悪くことがある。そこで、実施例２では、銅残りが発生せず、製造時のスループットが良い銅メッキ膜厚を算出する場合を説明する。なお、以下の実施例２では、実施例２に係る銅メッキ膜厚算出装置の構成、銅メッキ膜厚算出装置による処理の流れ、銅メッキ膜厚算出装置による処理の一例を順に説明し、最後に実施例２の効果を説明する。
【００３５】
［銅メッキ膜厚算出装置の構成］
実施例２に係る銅メッキ膜厚算出装置１０は、実施例１に係る銅メッキ膜厚算出装置１０と以下に説明する点が異なる。すなわち、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値が削取銅メッキ膜厚以下で予め設定される所定の数値範囲に収まるまで、メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、残存膜厚算出部３１にメッキ処理から研磨処理に至るシミュレーションを繰り返し実行させる。
【００３６】
具体的には、銅メッキ膜厚算出部３３は、削取膜厚算出部３２によって算出された削取銅メッキ膜厚以下で予め設定される所定の数値範囲を残存銅メッキ膜厚の目標範囲に算出する。そして、銅メッキ膜厚算出部３３は、残存膜厚算出部３１によって算出された残存銅メッキ膜厚の最大値と、目標範囲とを比較する。ここで、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値が目標範囲を上回っている場合には、現に記憶されている銅メッキ膜厚よりも厚い銅メッキ膜厚に製造条件記憶部２１に記憶されている銅メッキ膜厚を更新する。
【００３７】
一方では、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値が目標範囲を下回っている場合には、現に記憶されている銅メッキ膜厚よりも薄い銅メッキ膜厚に製造条件記憶部２１に記憶されている銅メッキ膜厚を更新する。つまり、銅メッキ膜厚算出部３３は、ユーザによって設定された銅メッキ膜厚では銅メッキ膜厚が厚すぎて研磨処理に長時間を要し、実際に製造を行ったときのスループットが悪くなる可能性があるため、銅メッキ膜厚をより薄くさせる。なお、銅メッキ膜厚算出部３３は、銅メッキ膜厚の更新を行うと膜厚範囲の下限を下回る場合には、ユーザによって設定された製造条件では最適な銅メッキ膜厚を算出することができないことを示したエラーを出力するようにしてもよい。
【００３８】
続いて、銅メッキ膜厚算出部３３は、製造条件記憶部２１に記憶されている銅メッキ膜厚が更新されるたびに、更新された銅メッキ膜厚をメッキ処理によって堆積させる銅メッキ膜厚の目標値に再設定する。そして、銅メッキ膜厚算出部３３は、残存膜厚算出部３１にメッキ処理および研磨処理のシミュレーションを実行させて残存銅メッキ膜厚を繰り返し算出させる。その後、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚が目標範囲に収まると、製造条件記憶部２１に記憶されている銅メッキ膜厚を最適な銅メッキ膜厚として出力部１２を介して出力する。
【００３９】
［銅メッキ膜厚算出装置による処理］
次に、図４を用いて、実施例２に係る銅メッキ膜厚算出装置１０による処理を説明する。図４は、実施例２に係る銅メッキ膜厚算出装置による処理の流れを示すフローチャート図である。なお、以下では、実施例１に係る銅メッキ膜厚算出装置１０による処理の流れと異なる点について詳細に説明する。
【００４０】
図４に示すように、削取膜厚算出部３２によって削取銅メッキ膜厚が算出されると（ステップＳ２０６）、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の目標範囲を決定する（ステップＳ２０７）。続いて、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値と、目標範囲とを比較する（ステップＳ２０８およびステップＳ２１０）。
【００４１】
ここで、残存銅メッキ膜厚の最大値が目標範囲を上回っている場合には（ステップＳ２０８肯定）、銅メッキ膜厚算出部３３は、銅メッキ膜厚算出部３３は、製造条件記憶部２１に記憶されている銅メッキ膜厚を厚い銅メッキ膜厚に更新する（ステップＳ２０９）。一方では、残存銅メッキ膜厚の最大値が目標範囲を下回っている場合には（ステップＳ２１０肯定）銅メッキ膜厚算出部３３は、製造条件記憶部２１に記憶されている銅メッキ膜厚を薄い銅メッキ膜厚に更新する（ステップＳ２１１）。
【００４２】
そして、銅メッキ膜厚算出部３３は、銅メッキ膜厚が更新されるたびに、銅メッキ膜厚の目標値を再設定し（ステップＳ２０３）、残存膜厚算出部３１に堆積銅メッキ膜厚の算出（ステップＳ２０４）、残存銅メッキ膜厚の算出（ステップＳ２０５）を繰り返し実行させる。その後、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚が目標範囲に収まると（ステップＳ２１０否定）、製造条件記憶部２１に記憶されている銅メッキ膜厚を最適な銅メッキ膜厚として出力して（ステップＳ２１２）、処理を終了する。
【００４３】
［銅メッキ膜厚算出装置による処理の一例］
次に、図５を用いて、銅メッキ膜厚算出装置１０による処理の一例を説明する。図５は、銅メッキ膜厚算出装置による処理の一例を説明するための図である。なお、以下の例では、表面がバリアメタルで覆われた「８．５ｃｍ ｘ ８．５ｃｍ」のウェハ表面に半導体集積回路を生成し、配線パターンを「１０μｍ」ごとにメッシュ分割する場合を想定している。また、銅メッキ膜厚の初期膜厚「１５００ｎｍ」、膜厚範囲「１０００〜１８００ｎｍ」、過研磨処理の研磨時間「３０秒（０．５分）」、過研磨処理の研磨速度「５００ｎｍ／分」、研磨速度のばらつき「±５０ｎｍ／分」、マージン「５０ｎｍ」、成膜ばらつき「５０ｎｍ」を含む各種製造条件を示したパラメータおよび配線パターンを含んだチップデータがユーザによって入力されているものとする。
【００４４】
まず、残存膜厚算出部３１は、配線パターンをメッシュ分割し、図５（Ａ）の（１）に示すように、メッシュごとに、メッシュの位置を特定するための位置情報（ｘ、ｙ）、銅密度（ｄｅｎｓ）、周囲配線長（ｅｄｇｅ）を求める。なお「ｌａｙ」は、多重の積層構造を形成する半導体集積回路の製造工程の中で、どの層を製造しているのかを特定するための情報である。
【００４５】
続いて、残存膜厚算出部３１は、図５（Ａ）の（２）に示すように、メッキ処理のシミュレーションを実行し、堆積銅メッキ膜厚（ｅｐｃ：Electro-Chemical Platingのシミュレーション値）を算出する。なお、ここでいう堆積銅メッキ膜厚は、配線溝の最下部から銅メッキ膜の頂点までの高さを平均した値である。
【００４６】
続いて、残存膜厚算出部３１は、図５（Ａ）の（３）に示すように、いずれかのメッシュの残存銅メッキ膜厚が「０」になるまで（言い換えると、所定の箇所にバリアメタルが現れたと予測されるまで）研磨処理のシミュレーションを実行し、残存銅メッキ膜厚（ｃｍｐ：Chemical mechanical Polishingシミュレーション値）を算出する。なお、ここでいう残存銅メッキ膜厚は、バリアメタルから銅メッキ膜の頂点までの高さを平均した値である。
【００４７】
続いて、削取膜厚算出部３２は、過研磨処理の研磨速度から研磨速度のばらつきを差し引いた値に対して過研磨処理の研磨時間を乗算し、乗算結果からマージンを差し引くことで削取銅メッキ膜厚を算出する。つまり、削取銅メッキ膜厚は、（５００−５０）＊０．５−５０＝１７５（ｎｍ）となる。
【００４８】
続いて、銅メッキ膜厚算出部３３は、「１７５ｎｍ」から「１５０ｎｍ」までを残存銅メッキ膜厚の目標範囲に決定する。ここで、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値「２２８ｎｍ」が目標範囲を上回っているので、製造条件記憶部２１に記憶されている銅メッキ膜厚を厚い銅メッキ膜厚、例えば、膜厚範囲の最大値「１８００ｎｍ」に一致するように更新する。
【００４９】
続いて、残存膜厚算出部３１は、図５（Ｂ）に示すように、メッキ処理および研磨処理のシミュレーションを再び実行して、堆積銅メッキ膜厚および残存銅メッキ膜厚を再度算出する。ここで、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値「１１２ｎｍ」が目標範囲を下回っているので、薄い銅メッキ膜厚、例えば、記憶されていた銅メッキ膜厚「１５００ｎｍ」と次に記憶されていた銅メッキ膜厚「１８００」との中間値「１６５０ｎｍ」に一致するように製造条件記憶部２１に記憶されている銅メッキ膜厚を更新する。なお、残存膜厚算出部３１は、仮に、残存銅メッキ膜厚の最大値が目標範囲を上回っていた場合には、さらに厚い銅メッキ膜厚に更新すると銅メッキ膜厚が膜厚範囲の上限以上になってしまうので、最適な銅メッキ膜厚を算出することができないことを示したエラーを出力する。
【００５０】
続いて、残存膜厚算出部３１は、図５（Ｃ）に示すように、再設定された銅メッキ膜厚を用いて、堆積銅メッキ膜厚および残存銅メッキ膜厚を再度算出する。ここで、銅メッキ膜厚算出部３３は、残存銅メッキ膜厚の最大値「１５８ｎｍ」が目標範囲に収まっているので、成膜ばらつき「５０ｎｍ」を用いて銅メッキ膜厚「１６５０ｎｍ」を「１７００ｎｍ」に補正して出力する。
【００５１】
［実施例２の効果］
上記したように、実施例２によれば、銅残りが発生せず、製造時のスループットが良い銅メッキ膜厚を短時間で算出することが可能である。
【実施例３】
【００５２】
さて、これまで実施例１および２について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、実施例３として、他の実施例を説明する。
【００５３】
例えば、実施例２では、二分法を用いて算出される銅メッキ膜厚に一致するように製造条件記憶部２１に記憶されている銅メッキ膜厚を更新する場合を説明したが、これに限定されるものではなく、所定の数値（例えば、１００ｎｍ）を増減させるようにしてもよい。
【００５４】
また、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報（例えば、図５に示したパラメータ）については、特記する場合を除いて任意に変更することができる。
【００５５】
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、図２に示した残存膜厚算出部３１と、銅メッキ膜厚算出部３３とを統合して構成することができる。
【００５６】
さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【００５７】
ところで、本発明はあらかじめ用意されたプログラムを銅メッキ膜厚算出装置１０としてのコンピュータで実行することによって実現するようにしてもよい。そこで、以下では、図６を用いて、上記の実施例に示した銅メッキ膜厚算出装置１０と同様の機能を有するメッキ厚算出プログラムを実行するコンピュータを一例として説明する。図６は、メッキ厚算出プログラムを実行するコンピュータを示す図である。
【００５８】
図６に示すように、銅メッキ膜厚算出装置１０としてのコンピュータ１１０は、入力部１２０、ＲＯＭ１３０、ＣＰＵ１４０、ＨＤＤ１５０、ＲＡＭ１６０および出力部１７０をバス１８０などで接続して構成される。
【００５９】
ＲＯＭ１３０には、上記の実施例１に示した銅メッキ膜厚算出装置１０と同様の機能を発揮するメッキ厚算出プログラム、つまり、図６に示すように残存膜厚算出プログラム１３０ａと、削取膜厚算出プログラム１３０ｂと、銅メッキ膜厚算出プログラム１３０ｃとが、あらかじめ記憶されている。なお、これらのプログラム１３０ａ〜プログラム１３０ｃについては、図２に示した銅メッキ膜厚算出装置１０の各構成要素と同様、適宜統合または、分散してもよい。
【００６０】
そして、ＣＰＵ１４０がこれらのプログラム１３０ａ〜プログラム１３０ｃをＲＯＭ１３０から読み出して実行することで、図６に示すように、プログラム１３０ａ〜プログラム１３０ｃは、残存膜厚算出プロセス１４０ａと、削取膜厚算出プロセス１４０ｂと、銅メッキ膜厚算出プロセス１４０ｃとして機能するようになる。なお、プロセス１４０ａ〜プロセス１４０ｃは、図２に示した、残存膜厚算出部１４ａと、削取膜厚算出部１４ｂと、銅メッキ膜厚算出部１４ｃとにそれぞれ対応する。
【００６１】
また、ＨＤＤ１５０には、図６に示すように、製造条件データテーブル１５０ａが設けられる。そして、ＣＰＵ１４０は、製造条件データテーブル１５０から、製造条件データ１６０ａを読み出してＲＡＭ１６０に格納し、ＲＡＭ１６０に格納されたデータ１６０ａ〜データ１６０ｇに基づいて処理を実行する。なお、製造条件データ１６０は、図２に示した製造条件記憶部２１に対応する。
【００６２】
なお、上記した各プログラム１３０ａ〜プログラム１３０ｃについては、必ずしも最初からＲＯＭ１３０に記憶させておく必要はなく、例えば、コンピュータ１１０に挿入されるフレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」、またはコンピュータ１１０の内外に備えられるＨＤＤなどの「固定用の物理媒体」、さらには公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介してコンピュータ１１０に接続される「他のコンピュータ（またはサーバ）」などに各プログラムを記憶させておき、コンピュータ１１０がこれから各プログラムを読み出して実行するようにしてもよい。
【００６３】
また、上記の実施例１において説明した銅メッキ膜厚算出装置により、以下のようなメッキ厚算出方法が実現される。すなわち、メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出ステップと（図３のステップＳ１０６参照）、前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出ステップにより算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行ステップ（図３のステップＳ１０３〜Ｓ１０５、Ｓ１０７、Ｓ１０８参照）とを含むメッキ厚算出方法が実現される。
【図面の簡単な説明】
【００６４】
【図１】実施例１に係る銅メッキ膜厚算出装置の概要を説明するための図である。
【図２】銅メッキ膜厚算出装置の構成を示すブロック図である。
【図３】銅メッキ膜厚算出装置による処理の流れを示すフローチャート図である。
【図４】実施例２に係る銅メッキ膜厚算出装置による処理の流れを示すフローチャート図である。
【図５】銅メッキ膜厚算出装置による処理の一例を説明するための図である。
【図６】メッキ厚算出プログラムを実行するコンピュータを示す図である。
【図７】背景技術を説明するための図である。
【図８】背景技術を説明するための図である。
【符号の説明】
【００６５】
１０ パターン抽出装置
１１ 入力部
１２ 出力部
２０ 記憶部
２１ 製造条件記憶部
３０ 処理部
３１ 残存膜厚算出部
３２ 削取膜厚算出部
３３ 銅メッキ膜厚算出部
１１０ コンピュータ
１２０ 入力部
１３０ ＲＯＭ（Read Only Memory）
１３０ａ 残存膜厚算出プログラム
１３０ｂ 削取膜厚算出プログラム
１３０ｃ 銅メッキ膜厚算出プログラム
１４０ ＣＰＵ（Central Processing Unit）
１４０ａ 残存膜厚算出プロセス
１４０ｂ 削取膜厚算出プロセス
１４０ｃ 銅メッキ膜厚算出プロセス
１５０ ＨＤＤ（Hard disk drive）
１５０ａ 製造条件データテーブル
１６０ ＲＡＭ（Random Access Memory）
１６０ａ 製造条件データ
１７０ 出力部
１８０ バス
【特許請求の範囲】
【請求項１】
メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出手順と、
前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出手順により算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行手順と、
をコンピュータに実行させるメッキ厚算出プログラム。
【請求項２】
前記削取導電体厚算出手順は、製造時に起こりえる研磨速度のばらつきが加味された研磨速度を用いて前記削取導電体厚を算出する請求項１に記載のメッキ厚算出プログラム。
【請求項３】
前記シミュレーション実行手順は、前記残存導電体厚の最大値が前記削取導電体厚以下で予め設定される所定の数値範囲に収まるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行する請求項１または２に記載のメッキ厚算出プログラム。
【請求項４】
メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出部と、
前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出部により算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行部と、
を有するメッキ厚算出装置。
【請求項５】
メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出ステップと、
前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出ステップにより算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行ステップと、
を含むメッキ厚算出方法。
【請求項１】
メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出手順と、
前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出手順により算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行手順と、
をコンピュータに実行させるメッキ厚算出プログラム。
【請求項２】
前記削取導電体厚算出手順は、製造時に起こりえる研磨速度のばらつきが加味された研磨速度を用いて前記削取導電体厚を算出する請求項１に記載のメッキ厚算出プログラム。
【請求項３】
前記シミュレーション実行手順は、前記残存導電体厚の最大値が前記削取導電体厚以下で予め設定される所定の数値範囲に収まるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行する請求項１または２に記載のメッキ厚算出プログラム。
【請求項４】
メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出部と、
前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出部により算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行部と、
を有するメッキ厚算出装置。
【請求項５】
メッキ処理、研磨処理、過研磨処理の順に実行される半導体集積回路の製造処理の中で、前記過研磨処理により削り取られる導電体の削取導電体厚を当該過研磨処理時の研磨時間および研磨速度を用いて算出する削取導電体厚算出ステップと、
前記研磨処理後の基板上の配線溝以外の箇所に残存することが予想される残存導電体厚が、前記削取導電体厚算出ステップにより算出された削取導電体厚以下となるまで、前記メッキ処理によって基板上にメッキされる導電体のメッキ厚を変更して、前記残存導電体厚を得るために前記メッキ処理から前記研磨処理に至るシミュレーションを繰り返し実行するシミュレーション実行ステップと、
を含むメッキ厚算出方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−４５３１６（Ｐ２０１０−４５３１６Ａ）
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願番号】特願２００８−２１０１２０（Ｐ２００８−２１０１２０）
【出願日】平成２０年８月１８日（２００８．８．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願日】平成２０年８月１８日（２００８．８．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]