リッジ型ＩＩＩ−Ｖ化合物半導体レーザ
【課題】逆方向の静電耐圧の向上を可能な構造を有するリッジ型III−Ｖ化合物半導体レーザを提供する。
【解決手段】半導体リッジ１５の第１及び第２部分１５ａ、１５ｂは、それぞれ、半導体リッジ１５の一端面１５ｄ及び他端面１５ｅを含む。III−Ｖ化合物半導体層２５は活性層２３と接合を成すと共に第２のクラッド層２９と接合を成す。一端面１５ｄ及び他端面１５ｅの近傍は、第２のクラッド層２７のキャリア濃度より低くキャリア濃度１×１０１７ｃｍ−３以下の領域を含むIII−Ｖ化合物半導体層２５を備え、このIII−Ｖ化合物半導体層２５は半導体リッジ１５の第１及び第２部分１５ａ、１５ｂに設けられる。第１のクラッド層２１と第２のクラッド層２７との間に逆方向の静電放電電圧が印加されるとき、III−Ｖ化合物半導体層２５に空乏層が生成されて、半導体リッジ１５における最大電界を低減できる。
【解決手段】半導体リッジ１５の第１及び第２部分１５ａ、１５ｂは、それぞれ、半導体リッジ１５の一端面１５ｄ及び他端面１５ｅを含む。III−Ｖ化合物半導体層２５は活性層２３と接合を成すと共に第２のクラッド層２９と接合を成す。一端面１５ｄ及び他端面１５ｅの近傍は、第２のクラッド層２７のキャリア濃度より低くキャリア濃度１×１０１７ｃｍ−３以下の領域を含むIII−Ｖ化合物半導体層２５を備え、このIII−Ｖ化合物半導体層２５は半導体リッジ１５の第１及び第２部分１５ａ、１５ｂに設けられる。第１のクラッド層２１と第２のクラッド層２７との間に逆方向の静電放電電圧が印加されるとき、III−Ｖ化合物半導体層２５に空乏層が生成されて、半導体リッジ１５における最大電界を低減できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リッジ型III−Ｖ化合物半導体レーザに関する。
【背景技術】
【０００２】
特許文献１は、半導体光素子を開示する。半導体光素子は、逆方向静電放電の耐圧を向上できる活性領域を含む。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特階２００６−２９４６４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
リッジ型III−Ｖ化合物半導体レーザの静電破壊に関して、発明者らの実験によれば、順方向の電圧印加の破壊耐圧は、製造ロットに応じて異なっている。一方、逆方向の電圧印加の破壊耐圧は、製造ロットに関係なく比較的低い電圧の印加で破壊されており、この破壊電圧は例えば１キロボルト程度であり、０．７キロボルトの電圧印加では破壊は観察されない。順方向の電圧印加の破壊耐圧は逆方向の電圧印加の破壊耐圧以上の値である。この実験によれば、リッジ型の半導体レーザは、逆方向に印加される静電放電に敏感である。
【０００５】
本発明は、このような事情を鑑みて為されたものであり、静電耐圧の向上を可能な構造を有するリッジ型III−Ｖ化合物半導体レーザを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るリッジ型III−Ｖ化合物半導体レーザは、（ａ）第１部分、第２部分及び第３部分を含む基板と、（ｂ）前記基板の前記第１〜第３部分の上に設けられた第１導電型の第１のクラッド層と、前記基板の前記第１〜第３部分及び前記第１のクラッド層の上に設けられた活性層を含む半導体領域と、（ｃ）前記半導体領域の上に設けられた半導体リッジとを備える。前記基板の前記第１、前記第３部分及び前記第２部分は、該リッジ型III−Ｖ化合物半導体レーザの第１の端面から該リッジ型III−Ｖ化合物半導体レーザの第２の端面への方向に順に配置され、前記半導体リッジは、第１部分、第２部分及び第３部分を含み、前記半導体リッジの前記第１〜第３部分は、それぞれ、前記基板の前記第１〜第３部分の上に設けられ、前記半導体リッジの前記第１部分は、前記半導体リッジの一端面を含み、前記半導体リッジの前記第２部分は、前記半導体リッジの他端面を含み、前記半導体リッジの前記第１及び第２部分の各々は、前記活性層の上に設けられたIII−Ｖ化合物半導体層と、第２導電型の第２のクラッド層と、第２導電型コンタクト層とを含み、前記半導体リッジの前記第１及び第２部分の各々において、前記III−Ｖ化合物半導体層は、前記第２のクラッド層と前記活性層との間にあり、前記III−Ｖ化合物半導体層のキャリア濃度は前記第２のクラッド層のキャリア濃度より低く、前記III−Ｖ化合物半導体層はキャリア濃度１×１０１７ｃｍ−３以下の領域を含み、前記半導体リッジの前記第３部分は、前記第２のクラッド層と、前記第２導電型コンタクト層とを含む。当該リッジ型III−Ｖ化合物半導体レーザは、（ｄ）前記III−Ｖ化合物半導体層と前記活性層とによって構成される第１の接合と、（ｅ）前記III−Ｖ化合物半導体層と前記第２のクラッド層とによって構成される第２の接合とを更に備える。
【０００７】
このリッジ型III−Ｖ化合物半導体レーザによれば、半導体リッジの第１及び第２部分は、それぞれ、半導体リッジの一端面及び他端面を含み、半導体リッジの第１及び第２部分の各々はIII−Ｖ化合物半導体層を備える。III−Ｖ化合物半導体層は活性層と接合を成すと共に第２のクラッド層と接合を成す。半導体リッジの一端面及び他端面の近傍は、第２のクラッド層のキャリア濃度より低くキャリア濃度１×１０１７ｃｍ−３以下の領域を含むIII−Ｖ化合物半導体層を備えており、したがって、第１のクラッド層と第２のクラッド層との間に逆方向の静電放電電圧が印加されるとき、III−Ｖ化合物半導体層に空乏層が生成され、この空乏層の生成は半導体リッジにおける最大電界を低減するために役立つ。これ故に、半導体リッジの第１及び第２部分におけるIII−Ｖ化合物半導体層は、静電放電による電荷が半導体リッジの一端面及び他端面を介して流れることを低減できる。
【０００８】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記III−Ｖ化合物半導体層の厚さは０．１μｍ以上であることができる。このリッジ型III−Ｖ化合物半導体レーザによれば、この厚さのIII−Ｖ化合物半導体層は、半導体リッジの一端面及び他端面の近傍における接合耐圧を十分に向上できる。
【０００９】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記半導体リッジの前記第１部分の長さは１０μｍ以上であることができる。当該リッジ型III−Ｖ化合物半導体レーザは、前記活性層と前記第２のクラッド層とによって構成される第３の接合を更に備えることができる。このリッジ型III−Ｖ化合物半導体レーザによれば、半導体リッジの第１部分の長さが１０μｍ以上であるとき、半導体リッジの端面が第３の接合から隔置される。
【００１０】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記III−Ｖ化合物半導体層は、前記第２のクラッド層のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層、及びアンドープ半導体層の少なくともいずれかを含むことができる。
【００１１】
このリッジ型III−Ｖ化合物半導体レーザによれば、III−Ｖ化合物半導体層は、前記第２のクラッド層のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層を含むことができる。また、III−Ｖ化合物半導体層は、アンドープ半導体層を含むことができる。さらに、III−Ｖ化合物半導体層は、第２のクラッド層のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層及びアンドープ半導体層の両方を含むことができる。
【００１２】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記第２のクラッド層のドーパント濃度は１×１０１８ｃｍ−３以上であることができる。リッジ型III−Ｖ化合物半導体レーザによれば、第２のクラッド層の抵抗の増加を避けることができる。
【００１３】
本発明に係るリッジ型III−Ｖ化合物半導体レーザは、前記半導体リッジを埋め込む埋込領域と、前記半導体リッジ及び前記埋込領域上に設けられ前記半導体リッジの上面に接触を成す電極とを更に備えることができる。前記埋込領域の誘電率は前記第２のクラッド層の誘電率より小さく、前記埋込領域は前記III−Ｖ化合物半導体層の側面に接触を成し、前記半導体領域は第１の部分及び第２の部分を含み、前記半導体リッジは前記半導体領域の前記第１の部分の上に設けられ、前記埋込領域は前記半導体領域の前記第２の部分の上に設けられることができる。
【００１４】
このリッジ型III−Ｖ化合物半導体レーザによれば、III−Ｖ化合物半導体層が半導体リッジに含まれるので、III−Ｖ化合物半導体層の側面は、第２のクラッド層の誘電率より低い埋込領域に接触を成すことができる。
【００１５】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記III−Ｖ化合物半導体層の材料はＩｎＰ又はＧａＩｎＡｓＰであることができる。このリッジ型III−Ｖ化合物半導体レーザによれば、III−Ｖ化合物半導体層はＩｎＰ又はＧａＩｎＡｓＰを備えるので、III−Ｖ化合物半導体層を含む半導体レーザを作製可能である。
【００１６】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記第２のクラッド層の材料はＩｎＰ又はＧａＩｎＡｓＰであり、前記III−Ｖ化合物半導体層の材料は前記第２のクラッド層の材料と同じであることができる。このリッジ型III−Ｖ化合物半導体レーザによれば、III−Ｖ化合物半導体層の材料は前記第２のクラッド層の材料と同じであるので、III−Ｖ化合物半導体層を含む半導体レーザを作製可能である。
【００１７】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記活性層は、第１光閉じ込め層、第２光閉じ込め層、及び前記第１光閉じ込め層と前記第２光閉じ込め層との間に設けられた量子井戸構造を含み、前記第１光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であり、前記第２光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であり、前記量子井戸構造の厚さは０．２μｍ以上０．３μｍ以下であることができる。
【００１８】
このリッジ型III−Ｖ化合物半導体レーザによれば、活性層が、上記の厚さを有する層の積層を含むので、逆方向の静電放電に際して十分な厚さの空乏層の生成を可能にする。
【００１９】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記量子井戸構造はアンドープＡｌＧａＩｎＡｓ層を含むことができる。このリッジ型III−Ｖ化合物半導体レーザによれば、Ａｌ系III−Ｖ化合物半導体の活性層が提供される。
【００２０】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記III−Ｖ化合物半導体層の厚さは０．５μｍ以下であることができる。このリッジ型III−Ｖ化合物半導体レーザは、厚さ０．５μｍ以下のIII−Ｖ化合物半導体層を含むので、素子抵抗の増大を避けることができる。
【００２１】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記III−Ｖ化合物半導体層は前記第２導電型ドープ半導体層のみからなることができる。或いは前記III−Ｖ化合物半導体層は前記アンドープ半導体層のみからなることができる。
【発明の効果】
【００２２】
以上説明したように、本発明によれば、静電耐圧の向上を可能な構造を有するリッジ型III−Ｖ化合物半導体レーザが提供される。
【図面の簡単な説明】
【００２３】
【図１】図１は、本実施の形態に係るリッジ型III−Ｖ化合物半導体レーザを示す図面である。
【図２】図２は、リッジ型III−Ｖ化合物半導体レーザに逆方向の電圧を印加したときにおけるリッジ付近における電界強度（端部近傍にアンド−プ層の追加）を示す図面である。
【図３】図３は、リッジ型III−Ｖ化合物半導体レーザに逆方向の電圧を印加したときにおけるリッジ付近における電界強度（素子の中央部に追加層無し）を示す図面である。
【図４】図４は、リッジ型III−Ｖ化合物半導体レーザに逆方向の電圧を印加したときにおけるリッジ付近における電界強度（端部近傍に低ド−プ層の追加）を示す図面である。
【図５】図５は、リッジ型III−Ｖ化合物半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図６】図６は、リッジ型III−Ｖ化合物半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図７】図７は、リッジ型III−Ｖ化合物半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図８】図８は、リッジ型III−Ｖ化合物半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図９】図９は、リッジ型III−Ｖ化合物半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【発明を実施するための形態】
【００２４】
引き続いて、添付図面を参照しながら、本発明のリッジ型III−Ｖ化合物半導体レーザに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２５】
図１は、本実施の形態に係るリッジ型III−Ｖ化合物半導体レーザを示す図面である。図１の（ａ）部は、リッジ型III−Ｖ化合物半導体レーザ１１の斜視図である。図１の（ｂ）部は、図１の（ａ）部に示されたI−I線に沿った断面を示す図面である。図１の（ｃ）部は、図１の（ａ）部に示されたII−II線に沿った断面を示す図面である。図１の（ｄ）部は、図１の（ａ）部に示されたIII−III線に沿った断面を示す図面である。
【００２６】
リッジ型III−Ｖ化合物半導体レーザ１１は、基板１３と、半導体リッジ１５と、半導体領域１７とを備える。半導体領域１７及び半導体リッジ１５は積層体１９を構成する。該リッジ型III−Ｖ化合物半導体レーザ１１は第１の端面１１ｄ及び第２の端面１１ｅを含む。基板１３は、第１部分１３ａ、第２部分１３ｂ及び第３部分１３ｃを含む。
【００２７】
基板１３の第１部分１３ａ、第３部分１３ｂ及び第２部分１３ｃは、該リッジ型III−Ｖ化合物半導体レーザ１１の第１の端面１１ｄから第２の端面１１ｅへの方向に順に配置される。基板１３の第１部分１３ａは端面１３ｄを含み、基板１３の第２部分１３ｂは端面１３ｅを含む。第１の端面１１ｄは基板１３の第１部分１３ａを含み、また第２の端面１１ｅは基板１３の第２部分１３ｂを含む。
【００２８】
半導体領域１７は、第１導電型の第１のクラッド層２１及び活性層２３を含む。第１のクラッド層２１は、基板１３の第１〜第３部分１３ａ〜１３ｃ上に設けられる。活性層２３は、基板１３の第１〜第３部分１３ａ〜１３ｃ及び第１導電型クラッド層２１の上に設けられる。半導体リッジ１５は、半導体領域１７上に設けられる。半導体領域１７は、第１領域１７ａ、第２領域１７ｂ及び第３領域１７ｃを含み、第１領域１７ａは第２領域１７ｂ及び第３領域１７ｃの間に設けられる。第１〜第３領域１７ａ〜１７ｃは、第１の端面１１ｄ及び第２の端面１１ｅの一方から他方に延在する。
【００２９】
半導体リッジ１５は、第１部分１５ａ、第２部分１５ｂ及び第３部分１５ｃを含む。半導体リッジ１５の第１部分１５ａ、第３部分１５ｃ及び第２部分１５ｂは第１の端面１１ｄ（半導体リッジ１５の一端面１５ｄ）から第２の端面１１ｅ（半導体リッジ１５の他端面１５ｅ）への方向に順に配置される。半導体リッジ１５の第１〜第３部分１５ａ〜１５ｃは、それぞれ、基板１３の第１〜第３部分１３ａ〜１３ｃの上に設けられる。半導体リッジ１５の第１部分１５ａは半導体リッジ１５の一端面１５ｄを含み、半導体リッジ１５の第２部分１５ｂは半導体リッジ１５の他端面１５ｅを含む。
【００３０】
図１の（ｂ）部及び（ｄ）部を参照すると、半導体リッジ１５の第１及び第２部分１５ａ、１５ｂの各々は、活性層２３上に設けられたIII−Ｖ化合物半導体層２５と、第２導電型の第２のクラッド層２７と、第２導電型コンタクト層２９とを含む。第１及び第２部分１５ａ、１５ｂにおいて、III−Ｖ化合物半導体層２５は、第２のクラッド層２７と活性層２３との間にある。III−Ｖ化合物半導体層２５のキャリア濃度は第２のクラッド層２７のキャリア濃度より低い。III−Ｖ化合物半導体層２５はキャリア濃度１×１０１７ｃｍ−３以下の領域を含み、好ましくは、III−Ｖ化合物半導体層２５のキャリア濃度は１×１０１７ｃｍ−３以下であることができる。リッジ型III−Ｖ化合物半導体レーザ１１は、III−Ｖ化合物半導体層２５と活性層２３とによって構成される第１の接合３１ａを含む。また、リッジ型III−Ｖ化合物半導体レーザ１１は、III−Ｖ化合物半導体層２５と第２のクラッド層２７とによって構成される第２の接合３１ｂを含む。
【００３１】
図１の（ｃ）部及び（ｄ）部を参照すると、半導体リッジ１５の第３部分１５ｃは、第２のクラッド層２７と第２導電型コンタクト層２９とを含む。リッジ型III−Ｖ化合物半導体レーザ１１は、第２のクラッド層２７と活性層２３とによって構成される第３の接合３１ｃを含む。
【００３２】
リッジ型III−Ｖ化合物半導体レーザ１１は、第１部分１１ａ、第２部分１１ｂ及び第３部分１１ｃを含む。第１部分１１ａは第１部分１３ａ及び第１部分１５ａを含み、第２部分１１ｂは第２部分１３ｂ及び第２部分１５ｂを含み、第３部分１１ｃは第３部分１３ｃ及び第３部分１５ｃを含む。端面１１ｄは端面１３ｄ及び端面１５ｄを含み、端面１１ｅは端面１３ｅ及び端面１５ｅを含む。
【００３３】
このリッジ型III−Ｖ化合物半導体レーザ１１によれば、半導体リッジ１５の第１及び第２部分１５ａ、１５ｂは、それぞれ、半導体リッジ１５の一端面１５ｄ及び他端面１５ｅを含む。半導体リッジ１５の第１及び第２部分１５ａ、１５ｂの各々はIII−Ｖ化合物半導体層２５を備える。III−Ｖ化合物半導体層２５は活性層２３と接合を成すと共に第２のクラッド層２９と接合を成す。半導体リッジ１５の一端面１５ｄ及び他端面１５ｅの近傍は、第２のクラッド層２７のキャリア濃度より低くキャリア濃度１×１０１７ｃｍ−３以下の領域を含むIII−Ｖ化合物半導体層２５を備えており、したがって、第１のクラッド層２１と第２のクラッド層２７との間に逆方向の静電放電電圧が印加されるとき、III−Ｖ化合物半導体層２５に空乏層が生成され、この空乏層の生成は半導体リッジ１５における最大電界を低減するために役立つ。これ故に、半導体リッジ１５の第１及び第２部分１５ａ、１５ｂにおけるIII−Ｖ化合物半導体層２５は、静電放電による電荷が半導体リッジ２５の一端面１５ｄ及び他端面１５ｅを介して流れることを低減できる。また、III−Ｖ化合物半導体層２５のバンドギャップは、第２のクラッド層２７のバンドギャップ以下であることが好ましい。
【００３４】
III−Ｖ化合物半導体層２５の厚さＤ２５は０．１μｍ以上であることができる。この厚さのIII−Ｖ化合物半導体層２５は、半導体リッジ１５の一端面１５ｄ及び他端面１５ｅの近傍における接合耐圧を十分に向上できる。また、III−Ｖ化合物半導体層２５の厚さは０．５μｍ以下であることができる。このリッジ型III−Ｖ化合物半導体レーザは、厚さ０．５μｍ以下のIII−Ｖ化合物半導体層２５を含むので、端部近傍における素子抵抗の増大を避けることができる。また、III−Ｖ化合物半導体層２５が素子内部に設けられないので、III−Ｖ化合物半導体層２５の追加が直ちに素子特性に影響を与えることにならない。
【００３５】
III−Ｖ化合物半導体層２５は、例えば、第２のクラッド層２７のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層、及びアンドープ半導体層の少なくともいずれかを含むことができる。これ故に、III−Ｖ化合物半導体層２５は、第２のクラッド層２７のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層を含むことができる。また、III−Ｖ化合物半導体層２５は、アンドープ半導体層を含むことができる。
【００３６】
半導体リッジ１５の第１部分１５の長さは１０μｍ以上であることができる。当該リッジ型III−Ｖ化合物半導体レーザ１１は、活性層２３と第２のクラッド層２７とによって構成される第３の接合３１ｃを更に備えることができる。このリッジ型III−Ｖ化合物半導体レーザ１１によれば、半導体リッジ１５の第１部分１５ａ（第２部分１５ｂも同様）の長さが１０μｍ以上であるとき、半導体リッジ１５の端面１５ｄが第３の接合３１ｃから隔置される。また、半導体リッジ１５の第１部分１５ａの長さが５０μｍ以下であることができ、長過ぎると抵抗が増加するためである。
【００３７】
第３の接合３１ｃはｐｎ接合を構成し、第１の接合３１ａ及び第２の接合３１ｂはｐｉｎ接合を構成する。これらｐｎ接合及びｐｉｎ接合に同じ電圧を印加するとき、ｐｎ接合に生成される空乏層の広がりは、ｐｉｎ接合に生成される空乏層の広がりより小さい。これ故に、リッジ型III−Ｖ化合物半導体レーザ１１では、端面１１ｄ及び１１ｅの近傍におけるリッジボトムにおける逆方向耐圧は、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムの逆方向耐圧より高い。このため、静電放電によりリッジ型III−Ｖ化合物半導体レーザ１１に逆方向の放電パルスが印加されるとき、端面１１ｄ及び１１ｅの近傍におけるリッジボトム近傍では、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムに比べて、ブレイクダウンが生じにくい。したがって、逆方向の放電パルスにより、端面１１ｄ及び１１ｅが破壊される頻度を下げることができる。
【００３８】
また、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムの逆方向耐圧は、端面１１ｄ及び１１ｅの近傍におけるリッジボトムにおける逆方向耐圧より低い。このように、リッジ型III−Ｖ化合物半導体レーザ１１は、リッジボトムにおける逆方向耐圧に関して、端面１１ｄ及び１１ｅの近傍における逆方向耐圧が端面１１ｄ及び１１ｅから離れた内部における逆方向耐圧と異なる。この差異により、端面１１ｄ及び１１ｅが破壊される頻度が低減されることができる。
【００３９】
第２のクラッド層２７のドーパント濃度は、例えば１×１０１８ｃｍ−３以上であることができる。リッジ型III−Ｖ化合物半導体レーザ１１によれば、第２のクラッド層２７の抵抗の増加を避けることができる。
【００４０】
図１の（ｂ）部及び（ｃ）部を参照すると、リッジ型III−Ｖ化合物半導体レーザ１１は、半導体リッジ１５を埋め込む埋込領域３３を更に備えることができる。埋込領域３３には、半導体リッジより低い誘電率の絶縁材料を用いることができる。埋込領域３３の誘電率は例えば第２のクラッド層２７の誘電率より小さい。埋込領域３３は、例えばシリコン系無機絶縁体からなることができ、シリコン系無機絶縁体としては、例えばシリコン酸化物またはシリコン窒化物等を用いることができる。この埋込領域３３はIII−Ｖ化合物半導体層２５の側面２５ｆ、２５ｇに接触を成す。埋込領域３３は半導体領域１７の第２領域１７ｂ及び第３領域１７ｃ上に設けられ、半導体リッジ１５は半導体領域１７の第１領域１７ａ上に設けられることができる。
【００４１】
リッジ型III−Ｖ化合物半導体レーザ１１は、半導体リッジ１５及び埋込領域３３上に設けられ半導体リッジ１５の上面１５ｆに接触を成す電極３５を更に備えることができる。また、基板１３の裏面には別の電極３９が設けられている。
【００４２】
また、埋込領域３３は、例えば樹脂体を含むことができ、樹脂体としては、例えばポリイミド樹脂またはＢＣＢ樹脂物等を用いることができる。このとき、埋込領域３３は、半導体リッジ１５の側面及び半導体領域１７の上面を覆う絶縁膜３７を含むことができる。
【００４３】
III−Ｖ化合物半導体層２５が半導体リッジ１５に含まれるので、III−Ｖ化合物半導体層２５の側面１５ｆ、２５ｇは、第２のクラッド層２７の誘電率より低い埋込領域３３に接触を成すことができる。
【００４４】
リッジ型III−Ｖ化合物半導体レーザ１１の一例を示す。
基板１３：ｎ型ＩｎＰ。
第１のクラッド層２１：ＳｉドープＩｎＰ、厚さ０．５μｍ、Ｓｉドーパント濃度：１×１０１８ｃｍ−３。
活性層２５：アンドープＡｌＧａＩｎＡｓ層、アンドープ層の総厚０．２μｍ。
III−Ｖ化合物半導体層２５：アンドープＩｎＰ又はアンドープＧａＩｎＡｓＰ、厚さ０．２μｍ。
第２のクラッド層２７：ＺｎドープＩｎＰ、厚さ１．５μｍ、ドーパント濃度：１×１０１８ｃｍ−３。
第２導電型コンタクト層２９：ＺｎドープＧａＩｎＡｓ又はＺｎドープＧａＩｎＡｓＰ、厚さ０．２μｍ、Ｚｎドーパント濃度：１×１０１８ｃｍ−３。
半導体リッジ１５：幅：１．４μｍ、高さ：１．７μｍ。
埋込領域３３：シリコン酸化物。
電極３５（アノード）：Ｔｉ／Ｐｔ／Ａｕ。
電極３７（カソード）：ＡｕＧｅＮｉ。
【００４５】
活性層２５は量子井戸構造を含むことができる。この量子井戸構造はアンドープＡｌＧａＩｎＡｓ層を含むとき、リッジ型III−Ｖ化合物半導体レーザ１１では、Ａｌ系III−Ｖ化合物半導体の活性層がエッチングにより加工されることはない。活性層２５が光閉じ込め層を含むとき、光閉じ込め層は例えばアンドープＡｌＧａＩｎＡｓ層からなることができる。
【００４６】
活性層２５の一例を説明する。活性層２５は、第１光閉じ込め層、第２光閉じ込め層、及び量子井戸構造を含むことができる。この量子井戸構造は、第１光閉じ込め層と第２光閉じ込め層との間に設けられる。第１光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であり、第２光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であることができる。量子井戸構造の厚さは０．２μｍ以上０．３μｍ以下であることができる。活性層２５が、上記の厚さを有する層の積層を含むので、逆方向の静電放電に際して十分な厚さの空乏層の生成を可能にする。
【００４７】
III−Ｖ化合物半導体層２５の材料は第２のクラッド層２７の材料と同じであることができる。III−Ｖ化合物半導体層２５の材料は第２のクラッド層２７の材料と同じであるので、バンドギャップの違いによる接合部でのポテンシャル障壁が形成されず、抵抗が生じない。
【００４８】
リッジ型III−Ｖ化合物半導体レーザ１１では、一実施例では、III−Ｖ化合物半導体層２５は、キャリア濃度１×１０１７ｃｍ−３以下の第２導電型ドープ半導体層のみからなることができる。別の実施例では、III−Ｖ化合物半導体層２５はアンドープ半導体層のみからなることができる。
【００４９】
図２、図３及び図４は、リッジ型III−Ｖ化合物半導体レーザに逆方向の電圧を印加したときにおけるリッジ付近における電界強度を示す図面である。電界強度は数値計算によって生成される。モデルとして、上記のリッジ型III−Ｖ化合物半導体レーザ１１の一例における数値を採用する。図２の（ａ）部、図３の（ａ）部及び図４の（ａ）部を参照すると、シミュレーションモデルに関する理解を容易にするために、図１で使用された参照符号が付されている。図２の（ｂ）部は、図２の（ａ）部に示されたシミュレーションモデルにおける電界強度を示す図面であり、半導体レーザの端部近傍（III−Ｖ化合物半導体層２５を含む第１及び第２部分）のためのモデルである。III−Ｖ化合物半導体層２５は厚さ０．２μｍのアンドープＩｎＰである。図３の（ｂ）部は、図３の（ａ）部に示されたシミュレーションモデルにおける電界強度を示す図面であり、半導体レーザの内部（III−Ｖ化合物半導体層２５を含まない第３部分）のためのモデルである。
【００５０】
図２の（ｂ）部及び図３の（ｂ）部の比較により、リッジボトムの近傍では、厚さ０．２μｍのアンドープＩｎＰの追加により電界強度の最高値が低減されることを示す。このシミュレーション結果によれば、リッジ型III−Ｖ化合物半導体レーザ１１では、端面１１ｄ及び１１ｅの近傍におけるリッジボトムにおける逆方向耐圧は、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムの逆方向耐圧より高い。このため、静電放電によりリッジ型III−Ｖ化合物半導体レーザ１１に逆方向の放電パルスが印加されるとき、端面１１ｄ及び１１ｅの近傍におけるリッジボトム近傍では、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムに比べて、ブレイクダウンが生じにくい。したがって、逆方向の放電パルスにより、端面１１ｄ及び１１ｅが破壊されることを低減できる。
【００５１】
また、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムの逆方向耐圧は、端面１１ｄ及び１１ｅの近傍におけるリッジボトムにおける逆方向耐圧より低い。このように、リッジ型III−Ｖ化合物半導体レーザ１１は、リッジボトムにおける逆方向耐圧に関して、端面１１ｄ及び１１ｅの近傍における逆方向耐圧が端面１１ｄ及び１１ｅから離れた内部における逆方向耐圧と異なる。この差異により、端面１１ｄ及び１１ｅが破壊されることを低減できる。
【００５２】
図４の（ｂ）部は、図４の（ａ）部に示されたシミュレーションモデルにおける電界強度を示す図面であり、半導体レーザの端部近傍（III−Ｖ化合物半導体層２５を含む第１及び第２部分）のためのモデルである。III−Ｖ化合物半導体層２５は厚さ０．２μｍ、ｐ型ドーパント濃度１×１０１７ｃｍ−３のＩｎＰである。
【００５３】
図２の（ｂ）部及び図４の（ｂ）部の比較により、リッジボトムの近傍では、厚さ０．２μｍの低濃度ＩｎＰの追加により電界強度の最高値が低減されることを示す。低濃度ＩｎＰ層が半導体リッジ内に含まれ、低濃度ＩｎＰ層の両側には、低誘電率の埋込領域３３が設けられる。このため、リッジボトムにおける電界強度の最大値を低減できる。図３の（ｂ）部及び図４の（ｂ）部の比較により、半導体リッジ内に含まれる低濃度ＩｎＰ層の作用により、電界がリッジ内だけでなく埋込領域３３にも拡がることを理解できる。これ故に、図２の（ｂ）部及び図３の（ｂ）部の比較に基づき既に説明したように、逆方向の放電パルスにより、端面１１ｄ及び１１ｅが破壊されること低減でき、また端面１１ｄ及び１１ｅの近傍における逆方向耐圧が端面１１ｄ及び１１ｅから離れた内部における逆方向耐圧と異なる。
【００５４】
上記の説明から理解されるように、III−Ｖ化合物半導体層２５を用いないとき、リッジの全体にわたって図３の（ｂ）部に示される電界分布がリッジボトム近傍において生成され、静電耐圧の向上は望めない。
【００５５】
上記実施例の構造において、静電放電の耐圧を評価するために順・逆の極性別に、試験電圧を段階的に上昇させるステップストレス試験を実施するとき、逆方向の静電放電耐圧は、III−Ｖ化合物半導体層２５の追加により、１．０ｋＶを超えた値に向上される。一方で、順方向の静電放電耐圧は１．０ｋＶ〜３．０ｋＶ程度と製造ロットにより大きく異なることにあり、III−Ｖ化合物半導体層２５の追加は、順方向の静電放電耐圧に実質的に影響ない。以上説明したように、本実施の形態におけるリッジ型半導体レーザは、逆方向の静電放電耐圧を向上できる。ここで、静電破壊耐圧は。試験したサンプルの数量の半数が劣化した電圧として定義される。
【００５６】
次いで、図５〜図９を参照しながら、リッジ型III−Ｖ化合物半導体レーザ１１を作製する方法を説明する。図５〜図９の（ａ）部は、図１におけるI−I線にそった断面を示し、図５〜図９の（ｂ）部は、図１におけるII−II線にそった断面を示し、図５〜図９の（ａ）部は、図１におけるIII−III線にそった断面を示す。これらの図面では、一素子の領域が描かれており、実施の製造では、ウエハ上に上記の素子サイズのエリアがアレイ状に配列される。ｎ型ＩｎＰウエハ４０ａを準備した後に、図５に示されるように、有機金属気相成長（ＭＯＣＶＤ）法でｎ型ＩｎＰウエハ４０ａ上にｎ型ＩｎＰバッファ層４０ｂを成長して、ｎ型ＩｎＰ基板４１を作製することができる。
【００５７】
図６に示されるように、ｎ型ＩｎＰ基板４１上に、活性層のためのアンドープＡｌＧａＩｎＡｓ層４３及びIII−Ｖ化合物半導体層のためのアンドープＩｎＰ層４５をＭＯＣＶＤ法で成長する。必要な場合には、この成長に先立ってｎ型ＩｎＰクラッド層をＩｎＰ基板４１上に成長することができる。
【００５８】
次いで、アンドープＩｎＰ層４５のパターン形成のためのレジストマスクを形成した後に、このマスクを用いてアンドープＩｎＰ層４５をエッチングして、図７に示されるように、パターン形成されたアンドープＩｎＰ層４５ａを形成する。
【００５９】
図８に示されるように、パターン形成されたアンドープＩｎＰ層４５ａ及びアンドープＡｌＧａＩｎＡｓ層４３上に、ｐ型ＩｎＰクラッド層４７及びｐ型ＩｎＧａＡｓコンタクト層４９をＭＯＣＶＤ法で成長する。
【００６０】
次いで、半導体リッジのパターン形成のためのレジストマスクを形成した後に、このマスクを用いて、アンドープＩｎＰ層４５ａ、ｐ型ＩｎＰクラッド層４７及びｐ型ＩｎＧａＡｓコンタクト層４９をエッチングして、図９に示されるように、パターン形成されたアンドープＩｎＰ層４５ｂ、パターン形成されたｐ型ＩｎＰクラッド層４７ｂ、及びパターン形成されたｐ型ＩｎＧａＡｓコンタクト層４７ｂを形成する。
【００６１】
これらの工程により、リッジ型III−Ｖ化合物半導体レーザ１１の主要な構造が形成される。この後に、半導体リッジ５１をシリコン酸化物により埋め込む。半導体リッジ５１の上面に開口を形成した後にアノード電極を形成する。必要な場合にはｎ型ＩｎＰ基板４１の裏面を研磨した後に、裏面にカソード電極を形成する。
【００６２】
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
【産業上の利用可能性】
【００６３】
以上説明したように、本発明によれば、逆方向の静電耐圧の向上を可能な構造を有するリッジ型III−Ｖ化合物半導体レーザが提供される。
【符号の説明】
【００６４】
１１…リッジ型III−Ｖ化合物半導体レーザ、１１ｄ、１１ｅ…III−Ｖ化合物半導体レーザ端面、１３…基板、１３ｄ、１３ｅ…端面、１５…半導体リッジ、１５ｄ、１５ｅ…端面、１７…半導体領域、２１…第１導電型の第１のクラッド層、２３…活性層、２５…III−Ｖ化合物半導体層、２７…第２導電型の第２のクラッド層、２９…第２導電型コンタクト層、３１ａ、３１ｂ、３１ｃ…接合、３３…埋込領域、３５…電極、３９…別の電極。
【技術分野】
【０００１】
本発明は、リッジ型III−Ｖ化合物半導体レーザに関する。
【背景技術】
【０００２】
特許文献１は、半導体光素子を開示する。半導体光素子は、逆方向静電放電の耐圧を向上できる活性領域を含む。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特階２００６−２９４６４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
リッジ型III−Ｖ化合物半導体レーザの静電破壊に関して、発明者らの実験によれば、順方向の電圧印加の破壊耐圧は、製造ロットに応じて異なっている。一方、逆方向の電圧印加の破壊耐圧は、製造ロットに関係なく比較的低い電圧の印加で破壊されており、この破壊電圧は例えば１キロボルト程度であり、０．７キロボルトの電圧印加では破壊は観察されない。順方向の電圧印加の破壊耐圧は逆方向の電圧印加の破壊耐圧以上の値である。この実験によれば、リッジ型の半導体レーザは、逆方向に印加される静電放電に敏感である。
【０００５】
本発明は、このような事情を鑑みて為されたものであり、静電耐圧の向上を可能な構造を有するリッジ型III−Ｖ化合物半導体レーザを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るリッジ型III−Ｖ化合物半導体レーザは、（ａ）第１部分、第２部分及び第３部分を含む基板と、（ｂ）前記基板の前記第１〜第３部分の上に設けられた第１導電型の第１のクラッド層と、前記基板の前記第１〜第３部分及び前記第１のクラッド層の上に設けられた活性層を含む半導体領域と、（ｃ）前記半導体領域の上に設けられた半導体リッジとを備える。前記基板の前記第１、前記第３部分及び前記第２部分は、該リッジ型III−Ｖ化合物半導体レーザの第１の端面から該リッジ型III−Ｖ化合物半導体レーザの第２の端面への方向に順に配置され、前記半導体リッジは、第１部分、第２部分及び第３部分を含み、前記半導体リッジの前記第１〜第３部分は、それぞれ、前記基板の前記第１〜第３部分の上に設けられ、前記半導体リッジの前記第１部分は、前記半導体リッジの一端面を含み、前記半導体リッジの前記第２部分は、前記半導体リッジの他端面を含み、前記半導体リッジの前記第１及び第２部分の各々は、前記活性層の上に設けられたIII−Ｖ化合物半導体層と、第２導電型の第２のクラッド層と、第２導電型コンタクト層とを含み、前記半導体リッジの前記第１及び第２部分の各々において、前記III−Ｖ化合物半導体層は、前記第２のクラッド層と前記活性層との間にあり、前記III−Ｖ化合物半導体層のキャリア濃度は前記第２のクラッド層のキャリア濃度より低く、前記III−Ｖ化合物半導体層はキャリア濃度１×１０１７ｃｍ−３以下の領域を含み、前記半導体リッジの前記第３部分は、前記第２のクラッド層と、前記第２導電型コンタクト層とを含む。当該リッジ型III−Ｖ化合物半導体レーザは、（ｄ）前記III−Ｖ化合物半導体層と前記活性層とによって構成される第１の接合と、（ｅ）前記III−Ｖ化合物半導体層と前記第２のクラッド層とによって構成される第２の接合とを更に備える。
【０００７】
このリッジ型III−Ｖ化合物半導体レーザによれば、半導体リッジの第１及び第２部分は、それぞれ、半導体リッジの一端面及び他端面を含み、半導体リッジの第１及び第２部分の各々はIII−Ｖ化合物半導体層を備える。III−Ｖ化合物半導体層は活性層と接合を成すと共に第２のクラッド層と接合を成す。半導体リッジの一端面及び他端面の近傍は、第２のクラッド層のキャリア濃度より低くキャリア濃度１×１０１７ｃｍ−３以下の領域を含むIII−Ｖ化合物半導体層を備えており、したがって、第１のクラッド層と第２のクラッド層との間に逆方向の静電放電電圧が印加されるとき、III−Ｖ化合物半導体層に空乏層が生成され、この空乏層の生成は半導体リッジにおける最大電界を低減するために役立つ。これ故に、半導体リッジの第１及び第２部分におけるIII−Ｖ化合物半導体層は、静電放電による電荷が半導体リッジの一端面及び他端面を介して流れることを低減できる。
【０００８】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記III−Ｖ化合物半導体層の厚さは０．１μｍ以上であることができる。このリッジ型III−Ｖ化合物半導体レーザによれば、この厚さのIII−Ｖ化合物半導体層は、半導体リッジの一端面及び他端面の近傍における接合耐圧を十分に向上できる。
【０００９】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記半導体リッジの前記第１部分の長さは１０μｍ以上であることができる。当該リッジ型III−Ｖ化合物半導体レーザは、前記活性層と前記第２のクラッド層とによって構成される第３の接合を更に備えることができる。このリッジ型III−Ｖ化合物半導体レーザによれば、半導体リッジの第１部分の長さが１０μｍ以上であるとき、半導体リッジの端面が第３の接合から隔置される。
【００１０】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記III−Ｖ化合物半導体層は、前記第２のクラッド層のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層、及びアンドープ半導体層の少なくともいずれかを含むことができる。
【００１１】
このリッジ型III−Ｖ化合物半導体レーザによれば、III−Ｖ化合物半導体層は、前記第２のクラッド層のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層を含むことができる。また、III−Ｖ化合物半導体層は、アンドープ半導体層を含むことができる。さらに、III−Ｖ化合物半導体層は、第２のクラッド層のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層及びアンドープ半導体層の両方を含むことができる。
【００１２】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記第２のクラッド層のドーパント濃度は１×１０１８ｃｍ−３以上であることができる。リッジ型III−Ｖ化合物半導体レーザによれば、第２のクラッド層の抵抗の増加を避けることができる。
【００１３】
本発明に係るリッジ型III−Ｖ化合物半導体レーザは、前記半導体リッジを埋め込む埋込領域と、前記半導体リッジ及び前記埋込領域上に設けられ前記半導体リッジの上面に接触を成す電極とを更に備えることができる。前記埋込領域の誘電率は前記第２のクラッド層の誘電率より小さく、前記埋込領域は前記III−Ｖ化合物半導体層の側面に接触を成し、前記半導体領域は第１の部分及び第２の部分を含み、前記半導体リッジは前記半導体領域の前記第１の部分の上に設けられ、前記埋込領域は前記半導体領域の前記第２の部分の上に設けられることができる。
【００１４】
このリッジ型III−Ｖ化合物半導体レーザによれば、III−Ｖ化合物半導体層が半導体リッジに含まれるので、III−Ｖ化合物半導体層の側面は、第２のクラッド層の誘電率より低い埋込領域に接触を成すことができる。
【００１５】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記III−Ｖ化合物半導体層の材料はＩｎＰ又はＧａＩｎＡｓＰであることができる。このリッジ型III−Ｖ化合物半導体レーザによれば、III−Ｖ化合物半導体層はＩｎＰ又はＧａＩｎＡｓＰを備えるので、III−Ｖ化合物半導体層を含む半導体レーザを作製可能である。
【００１６】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記第２のクラッド層の材料はＩｎＰ又はＧａＩｎＡｓＰであり、前記III−Ｖ化合物半導体層の材料は前記第２のクラッド層の材料と同じであることができる。このリッジ型III−Ｖ化合物半導体レーザによれば、III−Ｖ化合物半導体層の材料は前記第２のクラッド層の材料と同じであるので、III−Ｖ化合物半導体層を含む半導体レーザを作製可能である。
【００１７】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記活性層は、第１光閉じ込め層、第２光閉じ込め層、及び前記第１光閉じ込め層と前記第２光閉じ込め層との間に設けられた量子井戸構造を含み、前記第１光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であり、前記第２光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であり、前記量子井戸構造の厚さは０．２μｍ以上０．３μｍ以下であることができる。
【００１８】
このリッジ型III−Ｖ化合物半導体レーザによれば、活性層が、上記の厚さを有する層の積層を含むので、逆方向の静電放電に際して十分な厚さの空乏層の生成を可能にする。
【００１９】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記量子井戸構造はアンドープＡｌＧａＩｎＡｓ層を含むことができる。このリッジ型III−Ｖ化合物半導体レーザによれば、Ａｌ系III−Ｖ化合物半導体の活性層が提供される。
【００２０】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記III−Ｖ化合物半導体層の厚さは０．５μｍ以下であることができる。このリッジ型III−Ｖ化合物半導体レーザは、厚さ０．５μｍ以下のIII−Ｖ化合物半導体層を含むので、素子抵抗の増大を避けることができる。
【００２１】
本発明に係るリッジ型III−Ｖ化合物半導体レーザでは、前記III−Ｖ化合物半導体層は前記第２導電型ドープ半導体層のみからなることができる。或いは前記III−Ｖ化合物半導体層は前記アンドープ半導体層のみからなることができる。
【発明の効果】
【００２２】
以上説明したように、本発明によれば、静電耐圧の向上を可能な構造を有するリッジ型III−Ｖ化合物半導体レーザが提供される。
【図面の簡単な説明】
【００２３】
【図１】図１は、本実施の形態に係るリッジ型III−Ｖ化合物半導体レーザを示す図面である。
【図２】図２は、リッジ型III−Ｖ化合物半導体レーザに逆方向の電圧を印加したときにおけるリッジ付近における電界強度（端部近傍にアンド−プ層の追加）を示す図面である。
【図３】図３は、リッジ型III−Ｖ化合物半導体レーザに逆方向の電圧を印加したときにおけるリッジ付近における電界強度（素子の中央部に追加層無し）を示す図面である。
【図４】図４は、リッジ型III−Ｖ化合物半導体レーザに逆方向の電圧を印加したときにおけるリッジ付近における電界強度（端部近傍に低ド−プ層の追加）を示す図面である。
【図５】図５は、リッジ型III−Ｖ化合物半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図６】図６は、リッジ型III−Ｖ化合物半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図７】図７は、リッジ型III−Ｖ化合物半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図８】図８は、リッジ型III−Ｖ化合物半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図９】図９は、リッジ型III−Ｖ化合物半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【発明を実施するための形態】
【００２４】
引き続いて、添付図面を参照しながら、本発明のリッジ型III−Ｖ化合物半導体レーザに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２５】
図１は、本実施の形態に係るリッジ型III−Ｖ化合物半導体レーザを示す図面である。図１の（ａ）部は、リッジ型III−Ｖ化合物半導体レーザ１１の斜視図である。図１の（ｂ）部は、図１の（ａ）部に示されたI−I線に沿った断面を示す図面である。図１の（ｃ）部は、図１の（ａ）部に示されたII−II線に沿った断面を示す図面である。図１の（ｄ）部は、図１の（ａ）部に示されたIII−III線に沿った断面を示す図面である。
【００２６】
リッジ型III−Ｖ化合物半導体レーザ１１は、基板１３と、半導体リッジ１５と、半導体領域１７とを備える。半導体領域１７及び半導体リッジ１５は積層体１９を構成する。該リッジ型III−Ｖ化合物半導体レーザ１１は第１の端面１１ｄ及び第２の端面１１ｅを含む。基板１３は、第１部分１３ａ、第２部分１３ｂ及び第３部分１３ｃを含む。
【００２７】
基板１３の第１部分１３ａ、第３部分１３ｂ及び第２部分１３ｃは、該リッジ型III−Ｖ化合物半導体レーザ１１の第１の端面１１ｄから第２の端面１１ｅへの方向に順に配置される。基板１３の第１部分１３ａは端面１３ｄを含み、基板１３の第２部分１３ｂは端面１３ｅを含む。第１の端面１１ｄは基板１３の第１部分１３ａを含み、また第２の端面１１ｅは基板１３の第２部分１３ｂを含む。
【００２８】
半導体領域１７は、第１導電型の第１のクラッド層２１及び活性層２３を含む。第１のクラッド層２１は、基板１３の第１〜第３部分１３ａ〜１３ｃ上に設けられる。活性層２３は、基板１３の第１〜第３部分１３ａ〜１３ｃ及び第１導電型クラッド層２１の上に設けられる。半導体リッジ１５は、半導体領域１７上に設けられる。半導体領域１７は、第１領域１７ａ、第２領域１７ｂ及び第３領域１７ｃを含み、第１領域１７ａは第２領域１７ｂ及び第３領域１７ｃの間に設けられる。第１〜第３領域１７ａ〜１７ｃは、第１の端面１１ｄ及び第２の端面１１ｅの一方から他方に延在する。
【００２９】
半導体リッジ１５は、第１部分１５ａ、第２部分１５ｂ及び第３部分１５ｃを含む。半導体リッジ１５の第１部分１５ａ、第３部分１５ｃ及び第２部分１５ｂは第１の端面１１ｄ（半導体リッジ１５の一端面１５ｄ）から第２の端面１１ｅ（半導体リッジ１５の他端面１５ｅ）への方向に順に配置される。半導体リッジ１５の第１〜第３部分１５ａ〜１５ｃは、それぞれ、基板１３の第１〜第３部分１３ａ〜１３ｃの上に設けられる。半導体リッジ１５の第１部分１５ａは半導体リッジ１５の一端面１５ｄを含み、半導体リッジ１５の第２部分１５ｂは半導体リッジ１５の他端面１５ｅを含む。
【００３０】
図１の（ｂ）部及び（ｄ）部を参照すると、半導体リッジ１５の第１及び第２部分１５ａ、１５ｂの各々は、活性層２３上に設けられたIII−Ｖ化合物半導体層２５と、第２導電型の第２のクラッド層２７と、第２導電型コンタクト層２９とを含む。第１及び第２部分１５ａ、１５ｂにおいて、III−Ｖ化合物半導体層２５は、第２のクラッド層２７と活性層２３との間にある。III−Ｖ化合物半導体層２５のキャリア濃度は第２のクラッド層２７のキャリア濃度より低い。III−Ｖ化合物半導体層２５はキャリア濃度１×１０１７ｃｍ−３以下の領域を含み、好ましくは、III−Ｖ化合物半導体層２５のキャリア濃度は１×１０１７ｃｍ−３以下であることができる。リッジ型III−Ｖ化合物半導体レーザ１１は、III−Ｖ化合物半導体層２５と活性層２３とによって構成される第１の接合３１ａを含む。また、リッジ型III−Ｖ化合物半導体レーザ１１は、III−Ｖ化合物半導体層２５と第２のクラッド層２７とによって構成される第２の接合３１ｂを含む。
【００３１】
図１の（ｃ）部及び（ｄ）部を参照すると、半導体リッジ１５の第３部分１５ｃは、第２のクラッド層２７と第２導電型コンタクト層２９とを含む。リッジ型III−Ｖ化合物半導体レーザ１１は、第２のクラッド層２７と活性層２３とによって構成される第３の接合３１ｃを含む。
【００３２】
リッジ型III−Ｖ化合物半導体レーザ１１は、第１部分１１ａ、第２部分１１ｂ及び第３部分１１ｃを含む。第１部分１１ａは第１部分１３ａ及び第１部分１５ａを含み、第２部分１１ｂは第２部分１３ｂ及び第２部分１５ｂを含み、第３部分１１ｃは第３部分１３ｃ及び第３部分１５ｃを含む。端面１１ｄは端面１３ｄ及び端面１５ｄを含み、端面１１ｅは端面１３ｅ及び端面１５ｅを含む。
【００３３】
このリッジ型III−Ｖ化合物半導体レーザ１１によれば、半導体リッジ１５の第１及び第２部分１５ａ、１５ｂは、それぞれ、半導体リッジ１５の一端面１５ｄ及び他端面１５ｅを含む。半導体リッジ１５の第１及び第２部分１５ａ、１５ｂの各々はIII−Ｖ化合物半導体層２５を備える。III−Ｖ化合物半導体層２５は活性層２３と接合を成すと共に第２のクラッド層２９と接合を成す。半導体リッジ１５の一端面１５ｄ及び他端面１５ｅの近傍は、第２のクラッド層２７のキャリア濃度より低くキャリア濃度１×１０１７ｃｍ−３以下の領域を含むIII−Ｖ化合物半導体層２５を備えており、したがって、第１のクラッド層２１と第２のクラッド層２７との間に逆方向の静電放電電圧が印加されるとき、III−Ｖ化合物半導体層２５に空乏層が生成され、この空乏層の生成は半導体リッジ１５における最大電界を低減するために役立つ。これ故に、半導体リッジ１５の第１及び第２部分１５ａ、１５ｂにおけるIII−Ｖ化合物半導体層２５は、静電放電による電荷が半導体リッジ２５の一端面１５ｄ及び他端面１５ｅを介して流れることを低減できる。また、III−Ｖ化合物半導体層２５のバンドギャップは、第２のクラッド層２７のバンドギャップ以下であることが好ましい。
【００３４】
III−Ｖ化合物半導体層２５の厚さＤ２５は０．１μｍ以上であることができる。この厚さのIII−Ｖ化合物半導体層２５は、半導体リッジ１５の一端面１５ｄ及び他端面１５ｅの近傍における接合耐圧を十分に向上できる。また、III−Ｖ化合物半導体層２５の厚さは０．５μｍ以下であることができる。このリッジ型III−Ｖ化合物半導体レーザは、厚さ０．５μｍ以下のIII−Ｖ化合物半導体層２５を含むので、端部近傍における素子抵抗の増大を避けることができる。また、III−Ｖ化合物半導体層２５が素子内部に設けられないので、III−Ｖ化合物半導体層２５の追加が直ちに素子特性に影響を与えることにならない。
【００３５】
III−Ｖ化合物半導体層２５は、例えば、第２のクラッド層２７のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層、及びアンドープ半導体層の少なくともいずれかを含むことができる。これ故に、III−Ｖ化合物半導体層２５は、第２のクラッド層２７のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層を含むことができる。また、III−Ｖ化合物半導体層２５は、アンドープ半導体層を含むことができる。
【００３６】
半導体リッジ１５の第１部分１５の長さは１０μｍ以上であることができる。当該リッジ型III−Ｖ化合物半導体レーザ１１は、活性層２３と第２のクラッド層２７とによって構成される第３の接合３１ｃを更に備えることができる。このリッジ型III−Ｖ化合物半導体レーザ１１によれば、半導体リッジ１５の第１部分１５ａ（第２部分１５ｂも同様）の長さが１０μｍ以上であるとき、半導体リッジ１５の端面１５ｄが第３の接合３１ｃから隔置される。また、半導体リッジ１５の第１部分１５ａの長さが５０μｍ以下であることができ、長過ぎると抵抗が増加するためである。
【００３７】
第３の接合３１ｃはｐｎ接合を構成し、第１の接合３１ａ及び第２の接合３１ｂはｐｉｎ接合を構成する。これらｐｎ接合及びｐｉｎ接合に同じ電圧を印加するとき、ｐｎ接合に生成される空乏層の広がりは、ｐｉｎ接合に生成される空乏層の広がりより小さい。これ故に、リッジ型III−Ｖ化合物半導体レーザ１１では、端面１１ｄ及び１１ｅの近傍におけるリッジボトムにおける逆方向耐圧は、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムの逆方向耐圧より高い。このため、静電放電によりリッジ型III−Ｖ化合物半導体レーザ１１に逆方向の放電パルスが印加されるとき、端面１１ｄ及び１１ｅの近傍におけるリッジボトム近傍では、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムに比べて、ブレイクダウンが生じにくい。したがって、逆方向の放電パルスにより、端面１１ｄ及び１１ｅが破壊される頻度を下げることができる。
【００３８】
また、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムの逆方向耐圧は、端面１１ｄ及び１１ｅの近傍におけるリッジボトムにおける逆方向耐圧より低い。このように、リッジ型III−Ｖ化合物半導体レーザ１１は、リッジボトムにおける逆方向耐圧に関して、端面１１ｄ及び１１ｅの近傍における逆方向耐圧が端面１１ｄ及び１１ｅから離れた内部における逆方向耐圧と異なる。この差異により、端面１１ｄ及び１１ｅが破壊される頻度が低減されることができる。
【００３９】
第２のクラッド層２７のドーパント濃度は、例えば１×１０１８ｃｍ−３以上であることができる。リッジ型III−Ｖ化合物半導体レーザ１１によれば、第２のクラッド層２７の抵抗の増加を避けることができる。
【００４０】
図１の（ｂ）部及び（ｃ）部を参照すると、リッジ型III−Ｖ化合物半導体レーザ１１は、半導体リッジ１５を埋め込む埋込領域３３を更に備えることができる。埋込領域３３には、半導体リッジより低い誘電率の絶縁材料を用いることができる。埋込領域３３の誘電率は例えば第２のクラッド層２７の誘電率より小さい。埋込領域３３は、例えばシリコン系無機絶縁体からなることができ、シリコン系無機絶縁体としては、例えばシリコン酸化物またはシリコン窒化物等を用いることができる。この埋込領域３３はIII−Ｖ化合物半導体層２５の側面２５ｆ、２５ｇに接触を成す。埋込領域３３は半導体領域１７の第２領域１７ｂ及び第３領域１７ｃ上に設けられ、半導体リッジ１５は半導体領域１７の第１領域１７ａ上に設けられることができる。
【００４１】
リッジ型III−Ｖ化合物半導体レーザ１１は、半導体リッジ１５及び埋込領域３３上に設けられ半導体リッジ１５の上面１５ｆに接触を成す電極３５を更に備えることができる。また、基板１３の裏面には別の電極３９が設けられている。
【００４２】
また、埋込領域３３は、例えば樹脂体を含むことができ、樹脂体としては、例えばポリイミド樹脂またはＢＣＢ樹脂物等を用いることができる。このとき、埋込領域３３は、半導体リッジ１５の側面及び半導体領域１７の上面を覆う絶縁膜３７を含むことができる。
【００４３】
III−Ｖ化合物半導体層２５が半導体リッジ１５に含まれるので、III−Ｖ化合物半導体層２５の側面１５ｆ、２５ｇは、第２のクラッド層２７の誘電率より低い埋込領域３３に接触を成すことができる。
【００４４】
リッジ型III−Ｖ化合物半導体レーザ１１の一例を示す。
基板１３：ｎ型ＩｎＰ。
第１のクラッド層２１：ＳｉドープＩｎＰ、厚さ０．５μｍ、Ｓｉドーパント濃度：１×１０１８ｃｍ−３。
活性層２５：アンドープＡｌＧａＩｎＡｓ層、アンドープ層の総厚０．２μｍ。
III−Ｖ化合物半導体層２５：アンドープＩｎＰ又はアンドープＧａＩｎＡｓＰ、厚さ０．２μｍ。
第２のクラッド層２７：ＺｎドープＩｎＰ、厚さ１．５μｍ、ドーパント濃度：１×１０１８ｃｍ−３。
第２導電型コンタクト層２９：ＺｎドープＧａＩｎＡｓ又はＺｎドープＧａＩｎＡｓＰ、厚さ０．２μｍ、Ｚｎドーパント濃度：１×１０１８ｃｍ−３。
半導体リッジ１５：幅：１．４μｍ、高さ：１．７μｍ。
埋込領域３３：シリコン酸化物。
電極３５（アノード）：Ｔｉ／Ｐｔ／Ａｕ。
電極３７（カソード）：ＡｕＧｅＮｉ。
【００４５】
活性層２５は量子井戸構造を含むことができる。この量子井戸構造はアンドープＡｌＧａＩｎＡｓ層を含むとき、リッジ型III−Ｖ化合物半導体レーザ１１では、Ａｌ系III−Ｖ化合物半導体の活性層がエッチングにより加工されることはない。活性層２５が光閉じ込め層を含むとき、光閉じ込め層は例えばアンドープＡｌＧａＩｎＡｓ層からなることができる。
【００４６】
活性層２５の一例を説明する。活性層２５は、第１光閉じ込め層、第２光閉じ込め層、及び量子井戸構造を含むことができる。この量子井戸構造は、第１光閉じ込め層と第２光閉じ込め層との間に設けられる。第１光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であり、第２光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であることができる。量子井戸構造の厚さは０．２μｍ以上０．３μｍ以下であることができる。活性層２５が、上記の厚さを有する層の積層を含むので、逆方向の静電放電に際して十分な厚さの空乏層の生成を可能にする。
【００４７】
III−Ｖ化合物半導体層２５の材料は第２のクラッド層２７の材料と同じであることができる。III−Ｖ化合物半導体層２５の材料は第２のクラッド層２７の材料と同じであるので、バンドギャップの違いによる接合部でのポテンシャル障壁が形成されず、抵抗が生じない。
【００４８】
リッジ型III−Ｖ化合物半導体レーザ１１では、一実施例では、III−Ｖ化合物半導体層２５は、キャリア濃度１×１０１７ｃｍ−３以下の第２導電型ドープ半導体層のみからなることができる。別の実施例では、III−Ｖ化合物半導体層２５はアンドープ半導体層のみからなることができる。
【００４９】
図２、図３及び図４は、リッジ型III−Ｖ化合物半導体レーザに逆方向の電圧を印加したときにおけるリッジ付近における電界強度を示す図面である。電界強度は数値計算によって生成される。モデルとして、上記のリッジ型III−Ｖ化合物半導体レーザ１１の一例における数値を採用する。図２の（ａ）部、図３の（ａ）部及び図４の（ａ）部を参照すると、シミュレーションモデルに関する理解を容易にするために、図１で使用された参照符号が付されている。図２の（ｂ）部は、図２の（ａ）部に示されたシミュレーションモデルにおける電界強度を示す図面であり、半導体レーザの端部近傍（III−Ｖ化合物半導体層２５を含む第１及び第２部分）のためのモデルである。III−Ｖ化合物半導体層２５は厚さ０．２μｍのアンドープＩｎＰである。図３の（ｂ）部は、図３の（ａ）部に示されたシミュレーションモデルにおける電界強度を示す図面であり、半導体レーザの内部（III−Ｖ化合物半導体層２５を含まない第３部分）のためのモデルである。
【００５０】
図２の（ｂ）部及び図３の（ｂ）部の比較により、リッジボトムの近傍では、厚さ０．２μｍのアンドープＩｎＰの追加により電界強度の最高値が低減されることを示す。このシミュレーション結果によれば、リッジ型III−Ｖ化合物半導体レーザ１１では、端面１１ｄ及び１１ｅの近傍におけるリッジボトムにおける逆方向耐圧は、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムの逆方向耐圧より高い。このため、静電放電によりリッジ型III−Ｖ化合物半導体レーザ１１に逆方向の放電パルスが印加されるとき、端面１１ｄ及び１１ｅの近傍におけるリッジボトム近傍では、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムに比べて、ブレイクダウンが生じにくい。したがって、逆方向の放電パルスにより、端面１１ｄ及び１１ｅが破壊されることを低減できる。
【００５１】
また、端面１１ｄ及び１１ｅから離れた内部におけるリッジボトムの逆方向耐圧は、端面１１ｄ及び１１ｅの近傍におけるリッジボトムにおける逆方向耐圧より低い。このように、リッジ型III−Ｖ化合物半導体レーザ１１は、リッジボトムにおける逆方向耐圧に関して、端面１１ｄ及び１１ｅの近傍における逆方向耐圧が端面１１ｄ及び１１ｅから離れた内部における逆方向耐圧と異なる。この差異により、端面１１ｄ及び１１ｅが破壊されることを低減できる。
【００５２】
図４の（ｂ）部は、図４の（ａ）部に示されたシミュレーションモデルにおける電界強度を示す図面であり、半導体レーザの端部近傍（III−Ｖ化合物半導体層２５を含む第１及び第２部分）のためのモデルである。III−Ｖ化合物半導体層２５は厚さ０．２μｍ、ｐ型ドーパント濃度１×１０１７ｃｍ−３のＩｎＰである。
【００５３】
図２の（ｂ）部及び図４の（ｂ）部の比較により、リッジボトムの近傍では、厚さ０．２μｍの低濃度ＩｎＰの追加により電界強度の最高値が低減されることを示す。低濃度ＩｎＰ層が半導体リッジ内に含まれ、低濃度ＩｎＰ層の両側には、低誘電率の埋込領域３３が設けられる。このため、リッジボトムにおける電界強度の最大値を低減できる。図３の（ｂ）部及び図４の（ｂ）部の比較により、半導体リッジ内に含まれる低濃度ＩｎＰ層の作用により、電界がリッジ内だけでなく埋込領域３３にも拡がることを理解できる。これ故に、図２の（ｂ）部及び図３の（ｂ）部の比較に基づき既に説明したように、逆方向の放電パルスにより、端面１１ｄ及び１１ｅが破壊されること低減でき、また端面１１ｄ及び１１ｅの近傍における逆方向耐圧が端面１１ｄ及び１１ｅから離れた内部における逆方向耐圧と異なる。
【００５４】
上記の説明から理解されるように、III−Ｖ化合物半導体層２５を用いないとき、リッジの全体にわたって図３の（ｂ）部に示される電界分布がリッジボトム近傍において生成され、静電耐圧の向上は望めない。
【００５５】
上記実施例の構造において、静電放電の耐圧を評価するために順・逆の極性別に、試験電圧を段階的に上昇させるステップストレス試験を実施するとき、逆方向の静電放電耐圧は、III−Ｖ化合物半導体層２５の追加により、１．０ｋＶを超えた値に向上される。一方で、順方向の静電放電耐圧は１．０ｋＶ〜３．０ｋＶ程度と製造ロットにより大きく異なることにあり、III−Ｖ化合物半導体層２５の追加は、順方向の静電放電耐圧に実質的に影響ない。以上説明したように、本実施の形態におけるリッジ型半導体レーザは、逆方向の静電放電耐圧を向上できる。ここで、静電破壊耐圧は。試験したサンプルの数量の半数が劣化した電圧として定義される。
【００５６】
次いで、図５〜図９を参照しながら、リッジ型III−Ｖ化合物半導体レーザ１１を作製する方法を説明する。図５〜図９の（ａ）部は、図１におけるI−I線にそった断面を示し、図５〜図９の（ｂ）部は、図１におけるII−II線にそった断面を示し、図５〜図９の（ａ）部は、図１におけるIII−III線にそった断面を示す。これらの図面では、一素子の領域が描かれており、実施の製造では、ウエハ上に上記の素子サイズのエリアがアレイ状に配列される。ｎ型ＩｎＰウエハ４０ａを準備した後に、図５に示されるように、有機金属気相成長（ＭＯＣＶＤ）法でｎ型ＩｎＰウエハ４０ａ上にｎ型ＩｎＰバッファ層４０ｂを成長して、ｎ型ＩｎＰ基板４１を作製することができる。
【００５７】
図６に示されるように、ｎ型ＩｎＰ基板４１上に、活性層のためのアンドープＡｌＧａＩｎＡｓ層４３及びIII−Ｖ化合物半導体層のためのアンドープＩｎＰ層４５をＭＯＣＶＤ法で成長する。必要な場合には、この成長に先立ってｎ型ＩｎＰクラッド層をＩｎＰ基板４１上に成長することができる。
【００５８】
次いで、アンドープＩｎＰ層４５のパターン形成のためのレジストマスクを形成した後に、このマスクを用いてアンドープＩｎＰ層４５をエッチングして、図７に示されるように、パターン形成されたアンドープＩｎＰ層４５ａを形成する。
【００５９】
図８に示されるように、パターン形成されたアンドープＩｎＰ層４５ａ及びアンドープＡｌＧａＩｎＡｓ層４３上に、ｐ型ＩｎＰクラッド層４７及びｐ型ＩｎＧａＡｓコンタクト層４９をＭＯＣＶＤ法で成長する。
【００６０】
次いで、半導体リッジのパターン形成のためのレジストマスクを形成した後に、このマスクを用いて、アンドープＩｎＰ層４５ａ、ｐ型ＩｎＰクラッド層４７及びｐ型ＩｎＧａＡｓコンタクト層４９をエッチングして、図９に示されるように、パターン形成されたアンドープＩｎＰ層４５ｂ、パターン形成されたｐ型ＩｎＰクラッド層４７ｂ、及びパターン形成されたｐ型ＩｎＧａＡｓコンタクト層４７ｂを形成する。
【００６１】
これらの工程により、リッジ型III−Ｖ化合物半導体レーザ１１の主要な構造が形成される。この後に、半導体リッジ５１をシリコン酸化物により埋め込む。半導体リッジ５１の上面に開口を形成した後にアノード電極を形成する。必要な場合にはｎ型ＩｎＰ基板４１の裏面を研磨した後に、裏面にカソード電極を形成する。
【００６２】
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
【産業上の利用可能性】
【００６３】
以上説明したように、本発明によれば、逆方向の静電耐圧の向上を可能な構造を有するリッジ型III−Ｖ化合物半導体レーザが提供される。
【符号の説明】
【００６４】
１１…リッジ型III−Ｖ化合物半導体レーザ、１１ｄ、１１ｅ…III−Ｖ化合物半導体レーザ端面、１３…基板、１３ｄ、１３ｅ…端面、１５…半導体リッジ、１５ｄ、１５ｅ…端面、１７…半導体領域、２１…第１導電型の第１のクラッド層、２３…活性層、２５…III−Ｖ化合物半導体層、２７…第２導電型の第２のクラッド層、２９…第２導電型コンタクト層、３１ａ、３１ｂ、３１ｃ…接合、３３…埋込領域、３５…電極、３９…別の電極。
【特許請求の範囲】
【請求項１】
リッジ型III−Ｖ化合物半導体レーザであって、
第１部分、第２部分及び第３部分を含む基板と、
前記基板の前記第１〜第３部分の上に設けられた第１導電型の第１のクラッド層と、前記基板の前記第１〜第３部分及び前記第１のクラッド層の上に設けられた活性層を含む半導体領域と、
前記半導体領域の上に設けられた半導体リッジと、
を備え、
前記基板の前記第１部分、前記第３部分及び前記第２部分は、該リッジ型III−Ｖ化合物半導体レーザの第１の端面から該リッジ型III−Ｖ化合物半導体レーザの第２の端面への方向に順に配置され、
前記半導体リッジは、第１部分、第２部分及び第３部分を含み、
前記半導体リッジの前記第１〜第３部分は、それぞれ、前記基板の前記第１〜第３部分の上に設けられ、
前記半導体リッジの前記第１部分は、前記半導体リッジの一端面を含み、
前記半導体リッジの前記第２部分は、前記半導体リッジの他端面を含み、
前記半導体リッジの前記第１及び第２部分の各々は、前記活性層の上に設けられたIII−Ｖ化合物半導体層と、第２導電型の第２のクラッド層と、第２導電型コンタクト層とを含み、
前記半導体リッジの前記第１及び第２部分の各々において、前記III−Ｖ化合物半導体層は、前記第２のクラッド層と前記活性層との間にあり、
前記III−Ｖ化合物半導体層のキャリア濃度は前記第２のクラッド層のキャリア濃度より低く、
前記III−Ｖ化合物半導体層はキャリア濃度１×１０１７ｃｍ−３以下の領域を含み、
前記半導体リッジの前記第３部分は、前記第２のクラッド層と、前記第２導電型コンタクト層とを含み、
当該リッジ型III−Ｖ化合物半導体レーザは、
前記III−Ｖ化合物半導体層と前記活性層とによって構成される第１の接合と、
前記III−Ｖ化合物半導体層と前記第２のクラッド層とによって構成される第２の接合と、
を更に備える、リッジ型III−Ｖ化合物半導体レーザ。
【請求項２】
前記III−Ｖ化合物半導体層の厚さは０．１μｍ以上である、請求項１に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項３】
前記半導体リッジの前記第１部分の長さは１０μｍ以上であり、
当該リッジ型III−Ｖ化合物半導体レーザは、前記活性層と前記第２のクラッド層とによって構成される第３の接合を更に備える、請求項１又は請求項２に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項４】
前記III−Ｖ化合物半導体層は、前記第２のクラッド層のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層、及びアンドープ半導体層の少なくともいずれかを含む、請求項１〜請求項３のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項５】
前記第２のクラッド層のドーパント濃度は１×１０１８ｃｍ−３以上である、請求項１〜請求項４のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項６】
前記半導体リッジを埋め込む埋込領域と、
前記半導体リッジ及び前記埋込領域の上に設けられ前記半導体リッジの上面に接触を成す電極と、
を更に備え、
前記埋込領域の誘電率は前記第２のクラッド層の誘電率より小さく、
前記埋込領域は前記III−Ｖ化合物半導体層の側面に接触を成し、
前記半導体領域は第１の部分及び第２の部分を含み、
前記半導体リッジは前記半導体領域の前記第１の部分の上に設けられ、
前記埋込領域は前記半導体領域の前記第２の部分の上に設けられる、請求項１〜請求項５のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項７】
前記III−Ｖ化合物半導体層の材料はＩｎＰ又はＧａＩｎＡｓＰである、請求項１〜請求項６のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項８】
前記第２のクラッド層の材料はＩｎＰであり、
前記III−Ｖ化合物半導体層の材料は前記第２のクラッド層の材料と同じである、請求項１〜請求項７のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項９】
前記活性層は、第１光閉じ込め層、第２光閉じ込め層、及び前記第１光閉じ込め層と前記第２光閉じ込め層との間に設けられた量子井戸構造を含み、
前記第１光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であり、
前記第２光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であり、
前記量子井戸構造の厚さは０．２μｍ以上０．３μｍ以下である、請求項１〜請求項８のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項１０】
前記量子井戸構造はアンドープＡｌＧａＩｎＡｓ層を含む、請求項９に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項１１】
前記III−Ｖ化合物半導体層の厚さは０．５μｍ以下である、請求項１〜請求項１０のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項１】
リッジ型III−Ｖ化合物半導体レーザであって、
第１部分、第２部分及び第３部分を含む基板と、
前記基板の前記第１〜第３部分の上に設けられた第１導電型の第１のクラッド層と、前記基板の前記第１〜第３部分及び前記第１のクラッド層の上に設けられた活性層を含む半導体領域と、
前記半導体領域の上に設けられた半導体リッジと、
を備え、
前記基板の前記第１部分、前記第３部分及び前記第２部分は、該リッジ型III−Ｖ化合物半導体レーザの第１の端面から該リッジ型III−Ｖ化合物半導体レーザの第２の端面への方向に順に配置され、
前記半導体リッジは、第１部分、第２部分及び第３部分を含み、
前記半導体リッジの前記第１〜第３部分は、それぞれ、前記基板の前記第１〜第３部分の上に設けられ、
前記半導体リッジの前記第１部分は、前記半導体リッジの一端面を含み、
前記半導体リッジの前記第２部分は、前記半導体リッジの他端面を含み、
前記半導体リッジの前記第１及び第２部分の各々は、前記活性層の上に設けられたIII−Ｖ化合物半導体層と、第２導電型の第２のクラッド層と、第２導電型コンタクト層とを含み、
前記半導体リッジの前記第１及び第２部分の各々において、前記III−Ｖ化合物半導体層は、前記第２のクラッド層と前記活性層との間にあり、
前記III−Ｖ化合物半導体層のキャリア濃度は前記第２のクラッド層のキャリア濃度より低く、
前記III−Ｖ化合物半導体層はキャリア濃度１×１０１７ｃｍ−３以下の領域を含み、
前記半導体リッジの前記第３部分は、前記第２のクラッド層と、前記第２導電型コンタクト層とを含み、
当該リッジ型III−Ｖ化合物半導体レーザは、
前記III−Ｖ化合物半導体層と前記活性層とによって構成される第１の接合と、
前記III−Ｖ化合物半導体層と前記第２のクラッド層とによって構成される第２の接合と、
を更に備える、リッジ型III−Ｖ化合物半導体レーザ。
【請求項２】
前記III−Ｖ化合物半導体層の厚さは０．１μｍ以上である、請求項１に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項３】
前記半導体リッジの前記第１部分の長さは１０μｍ以上であり、
当該リッジ型III−Ｖ化合物半導体レーザは、前記活性層と前記第２のクラッド層とによって構成される第３の接合を更に備える、請求項１又は請求項２に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項４】
前記III−Ｖ化合物半導体層は、前記第２のクラッド層のドーパント濃度より小さいドーパント濃度を有する第２導電型ドープ半導体層、及びアンドープ半導体層の少なくともいずれかを含む、請求項１〜請求項３のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項５】
前記第２のクラッド層のドーパント濃度は１×１０１８ｃｍ−３以上である、請求項１〜請求項４のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項６】
前記半導体リッジを埋め込む埋込領域と、
前記半導体リッジ及び前記埋込領域の上に設けられ前記半導体リッジの上面に接触を成す電極と、
を更に備え、
前記埋込領域の誘電率は前記第２のクラッド層の誘電率より小さく、
前記埋込領域は前記III−Ｖ化合物半導体層の側面に接触を成し、
前記半導体領域は第１の部分及び第２の部分を含み、
前記半導体リッジは前記半導体領域の前記第１の部分の上に設けられ、
前記埋込領域は前記半導体領域の前記第２の部分の上に設けられる、請求項１〜請求項５のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項７】
前記III−Ｖ化合物半導体層の材料はＩｎＰ又はＧａＩｎＡｓＰである、請求項１〜請求項６のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項８】
前記第２のクラッド層の材料はＩｎＰであり、
前記III−Ｖ化合物半導体層の材料は前記第２のクラッド層の材料と同じである、請求項１〜請求項７のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項９】
前記活性層は、第１光閉じ込め層、第２光閉じ込め層、及び前記第１光閉じ込め層と前記第２光閉じ込め層との間に設けられた量子井戸構造を含み、
前記第１光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であり、
前記第２光閉じ込め層の厚さは０．０５μｍ以上０．１μｍ以下であり、
前記量子井戸構造の厚さは０．２μｍ以上０．３μｍ以下である、請求項１〜請求項８のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項１０】
前記量子井戸構造はアンドープＡｌＧａＩｎＡｓ層を含む、請求項９に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【請求項１１】
前記III−Ｖ化合物半導体層の厚さは０．５μｍ以下である、請求項１〜請求項１０のいずれか一項に記載されたリッジ型III−Ｖ化合物半導体レーザ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２５３０４９（Ｐ２０１２−２５３０４９Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２２０４０（Ｐ２０１１−１２２０４０）
【出願日】平成２３年５月３１日（２０１１．５．３１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年５月３１日（２０１１．５．３１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]