分波器
【課題】 低損失化、高抑圧化および小型化が可能な分波器を提供すること。
【解決手段】 本発明は、共振端子（Ａｎｔ）に接続された第１のフィルタ（１０）と、共通端子（Ａｎｔ）に接続された第２のフィルタ（２０）と、第１のフィルタ（１０）および第２のフィルタ（２０）の少なくとも一方とグランドとの間に接続された付加インダクタ（Ｌ１０、Ｌ２０）と、共通端子（Ａｎｔ）とグランドの間に接続された整合用インダクタ（Ｌ３０）と、共通端子（Ａｎｔ）と第１のフィルタ（１０）および第２のフィルタ（２０）の少なくとも一方との間に接続されたキャパシタ（Ｃ２）とを有する整合回路（３２）と、を有する分波器である。
【解決手段】 本発明は、共振端子（Ａｎｔ）に接続された第１のフィルタ（１０）と、共通端子（Ａｎｔ）に接続された第２のフィルタ（２０）と、第１のフィルタ（１０）および第２のフィルタ（２０）の少なくとも一方とグランドとの間に接続された付加インダクタ（Ｌ１０、Ｌ２０）と、共通端子（Ａｎｔ）とグランドの間に接続された整合用インダクタ（Ｌ３０）と、共通端子（Ａｎｔ）と第１のフィルタ（１０）および第２のフィルタ（２０）の少なくとも一方との間に接続されたキャパシタ（Ｃ２）とを有する整合回路（３２）と、を有する分波器である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は分波器に関し、特に整合回路を有する分波器に関する。
【背景技術】
【０００２】
近年、移動体通信システムの発展に伴って携帯電話、携帯情報端末等が急速に普及している。例えば、携帯電話端末においては、８００ＭＨｚ〜１．０ＧＨｚ帯および１．５ＧＨｚ〜２．０ＧＨｚ帯といった高周波帯が使用されている。これら移動通信システム用の機器には、共振子を用いた分波器が用いられており、分波器の小型化、低損失、高抑圧特性が求められている。
【０００３】
図１を用い分波器について説明する。分波器は２つのバンドパスフィルタを用い、第１のフィルタ１０を第１端子Ｔ１と共通端子Ａｎｔとの間、第２のフィルタ２０を第２端子Ｔ２と共通端子Ａｎｔとの間に設ける。共通端子Ａｎｔと第１のフィルタ１０または第２のフィルタ２０との間には整合回路３０が設けられる。ここで、第２のフィルタ２０は第１のフィルタ１０より高周波側に通過帯域がある。例えば携帯電話端末に使用する場合は、第１のフィルタ１０が送信帯域を通過帯域とする送信用フィルタ、第２のフィルタ２０が受信帯域を通過帯域とする受信用フィルタ、共通端子がアンテナに接続するアンテナ端子に相当する。以下、第１のフィルタ１０が送信用フィルタ、第２のフィルタ２０が受信用フィルタの場合を例に説明する。
【０００４】
以上の構成により、送信信号は第１端子Ｔ１（送信端子）より入力し、第１のフィルタ１０を通過し共通端子Ａｎｔより出力する。一方、受信信号は共通端子Ａｎｔより入力し、第２のフィルタ２０を通過し第２端子Ｔ２(受信端子)から出力する。分波器の特性としては、送信信号が第１端子Ｔ１から共通端子Ａｎｔに通過する際の挿入損失の低減、第１のフィルタ１０の受信帯域（第２のフィルタの通過帯域）での減衰量の確保（高抑圧化）が求められる。第２のフィルタ２０についても同様である。また、低価格化、実装密度の低減のため、分波器の小型化が求められている。
【０００５】
次に、整合回路３０の機能について説明する。整合回路３０は第１端子Ｔ１から入力した送信信号が第２のフィルタ２０に侵入することを抑制し、共通端子Ａｎｔから出力させる機能を有する。一般に、送信帯域では、共通端子Ａｎｔから第２のフィルタ２０を見たインピーダンスは無限大とならない。よって、送信信号の一部は第２のフィルタ２０に侵入してしまう。そこで、整合回路３０により共通端子Ａｎｔから第２のフィルタ２０を見た送信帯域でのインピーダンスをほぼ無限大に変換する。これにより、送信信号が第２のフィルタ２０に侵入することを抑制することができる。よって、第１のフィルタ１０の挿入損失を低減することができる。同様に、受信信号の電力が第１のフィルタ１０に侵入することを抑制し第２のフィルタ２０の挿入損失を低減することもできる。
【０００６】
分波器の小型化、低損失化のためさまざまな整合回路が開示されている。図２を参照に、特許文献１には、第２のフィルタ２０（受信用フィルタ）と共通端子Ａｎｔの間に整合回路３０ａとして移相器を設けた分波器（従来例１）が開示されている。図３のように、第１のフィルタ１０および第２のフィルタ２０と共通端子Ａｎｔとの間それぞれに整合回路３０ａおよび３０ｂとして移相記を設けた分波器(従来例２)が知られている。図４を参照に、特許文献３には、共通端子Ａｎｔとグランドとの間に整合用インダクタＬ３０を接続した分波器（従来例３）が開示されている。また、特許文献４には、従来例３に加え、第１のフィルタ１０および第２のフィルタ２０を弾性表面波共振子のインターデジィタルトランスデューサの設計を変更する技術（従来例４）が開示されている。特許文献５には、従来例３に加え、一方のフィルタと共通端子との間にキャパシタを接続した分波器（従来例５）が開示されている。
【０００７】
一方、特許文献５には、ラダー型フィルタとグランドとの間に付加インダクタを接続するフィルタ（従来例６）が開示されている。
【特許文献１】特許第３２４６９０６号公報
【特許文献２】特開２００４−３４３７３５号公報
【特許文献３】特開平１０−３１３２２９号公報
【特許文献４】国際公開第２００３／００１６６８号パンフレット
【特許文献５】特開０５−１８３３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来例１によれば、一方のフィルタに整合回路３０ａを設けているため小型で低損失な分波器を提供することができる。特に、例えば北米の８００ＭＨｚ帯ＣＤＭＡ方式（送信帯域：８２４〜８４９ＭＨｚ、受信帯域：８６９〜８９４ＭＨｚ）や１．９ＧＨｚ帯ＣＤＭＡ方式(送信帯域：１８５０〜１９１０ＭＨｚ、受信帯域：１９３０〜１９９０ＭＨｚ)のように送信帯域と受信帯域との周波数間隔が小さい（２０ＭＨｚ）場合は良好な低損失特性が得られる。しかし、例えば、Ｗ−ＣＤＭＡ方式（送信帯域：１９２０〜１９８０ＭＨｚ、受信帯域：２１１０〜２１７０ＭＨｚ）のように送信帯域と受信帯域との周波数間隔が１３０ＭＨｚと大きい場合、低損失な特性は得られない。従来例２のように、両方のフィルタに整合回路３０ａおよび３０ｂを設けることにより、送信帯域と受信帯域との周波数間隔が大きい場合も、良好な低損失特性が得られる。しかしながら、整合回路が２つ必要となり小型化が難しい。
【０００９】
従来例３は共通端子Ａｎｔに整合用インダクタＬ３０を付加する構成であり、小型化することができる。しかしながら、第１のフィルタ１０および第２のフィルタ２０の低損失化が十分ではない。これは、第１のフィルタ１０および第２のフィルタ２０両方と整合をとるのが難しいためである。従来例４はその改善のために、第１のフィルタ１０および第２のフィルタ２０を弾性表面波共振子のインターデジィタルトランスデューサの設計を変更する分波器である。しかしながら、設計が複雑となる。
【００１０】
一方、従来例６を分波器に適用した場合、付加インダクタと整合回路とを同一のパッケージに実装することとなり分波器の小型化が難しい。また、小型化した場合であっても、パッケージ内での配線等の高密度化にともない、付加インダクタと整合回路等が隣接すると配線間のクロストークが発生し、高抑圧化が難しくなってしまう。
【００１１】
本発明は、上記課題に鑑み、低損失化、高抑圧化および小型化が可能な分波器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、共振端子に接続された第１のフィルタと、前記共通端子に接続された第２のフィルタと、前記第１のフィルタおよび前記第２のフィルタの少なくとも一方とグランドとの間に接続された付加インダクタと、前記共通端子と前記グランドとの間に接続された整合用インダクタと、前記共通端子と前記第１のフィルタおよび前記第２のフィルタの少なくとも一方との間に接続されたキャパシタと、を具備することを特徴とする分波器である。本発明によれば、相手帯域の高抑圧化、通過帯域の低損失化および小型化が可能な分波器を提供することができる。
【００１３】
本発明は、前記付加インダクタの接続した前記第１のフィルタおよび前記第２のフィルタの少なくとも一方は、並列共振子および直列共振子を有するラダー型フィルタであり、前記付加インダクタは前記並列共振子と前記グランドとの間に接続されることを特徴とする分波器とすることができる。本発明によれば、相手帯域の高抑圧化、通過帯域の低損失化および小型化が可能な分波器を提供することができる。
【００１４】
本発明は、前記付加インダクタは、複数の前記並列共振子のすべてと前記グランドとの間に接続されることを特徴とする分波器とすることができる。本発明によれば、相手帯域の一層高抑圧化が可能となる。
【００１５】
本発明は、前記キャパシタは前記第１のフィルタおよび前記第２のフィルタが形成された基板とは異なる基板上に形成されることを特徴とする分波器とすることができる。
【００１６】
本発明は、前記付加インダクタおよび前記整合用インダクタの少なくとも一方は、前記キャパシタと同一基板上に形成されることを特徴とする分波器とすることができる。本発明によれば、実装面積の縮小化が可能となり分波器の小型化が可能となる。
【００１７】
本発明は、前記並列共振子および前記直列共振子は表面弾性波共振子および圧電薄膜共振子のいずれか一方であることを特徴とする分波器とすることができる。
【００１８】
本発明は、前記並列共振子および前記直列共振子は表面弾性波共振子および圧電薄膜共振子の少なくとも一方であり、前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサおよび圧電薄膜共振子の少なくとも一方であることを特徴とする分波器とすることができる。本発明によれば、実装面積の縮小化が可能となり分波器の小型化が可能となる。
【００１９】
本発明は、前記並列共振子および前記直列共振子は、表面弾性波共振子であり、前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサあることを特徴とする分波器とすることができる。本発明によれば、キャパシタとして弾性表面波ＩＤＴを用いることで弾性表面波ＩＤＴの共振周波数を容易に設定でき、弾性表面波共振子を用いたラダー型フィルタを用いることで、製造工程を簡略化することができる。
【００２０】
本発明は、前記並列共振子および前記直列共振子は圧電薄膜共振子であり、前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサあることを特徴とする分波器とすることができる。本発明によれば、圧電薄膜共振子を用いたラダー型フィルタを用いることでフィルタ特性は向上し、キャパシタは弾性表面波ＩＤＴを用いることで弾性表面波ＩＤＴの共振周波数を容易に設定できる
【００２１】
本発明は、前記弾性表面波インターディジタルトランスデューサおよび前記圧電薄膜共振子の少なくとも一方の共振周波数は、前記並列共振子および前記直列共振子を有する前記ラダー型フィルタの通過帯域外であることを特徴とする分波器とすることができる。本発明によれば、反共振点をフィルタの通過帯域外とすることにより、通過帯域外の減衰量を一層大きくすることができる。
【００２２】
本発明は、前記付加インダクタおよび前記整合用インダクタの少なくとも一方は、前記第１のフィルタが形成されたチップおよび前記第２のフィルタが形成されたチップが実装されたパッケージに設けられることを特徴とする分波器とすることができる。本発明によれば、低損失な分波器を得ることができる。
【００２３】
本発明は、前記パッケージは積層パッケージであり、前記付加インダクタおよび前記整合用インダクタの少なくとも一方は前記積層パッケージが有する層に形成された線路パターンであることを特徴とする分波器とすることができる。本発明によれば、パッケージ内に簡単にインダクタを形成することができる。
【発明の効果】
【００２４】
本発明によれば、低損失化、高抑圧化および小型化が可能な分波器を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明に係る実施例として、Ｗ−ＣＤＭＡ方式（送信帯域：１９２０〜１９８０ＭＨｚ、受信帯域：２１１０〜２１７０ＭＨｚ）に用いる分波器であり、第１のフィルタ１０を送信用フィルタに、第２のフィルタを受信用フィルタに使用する場合を例に説明する。
【実施例１】
【００２６】
図５は実施例１に係る分波器の構成を示す図、図６は実施例１に係る分波器の回路構成図である。図５を参照に、実施例１に係る分波器５０は、共振端子Ａｎｔと第１端子Ｔ１との間に接続された第１のフィルタ１０と、共通端子Ａｎｔと第２端子Ｔ２との間に接続された第２のフィルタ２０とを有する。第１のフィルタ１０および第２のフィルタ２０とグランドとの間には付加インダクタＬ１０およびＬ２０が接続される。また、分波器５０は、共通端子Ａｎｔとグランドの間に接続された整合用インダクタＬ３０と、共通端子Ａｎｔと第２のフィルタ２０との間に接続されたキャパシタＣ２とを有する整合回路３２を有する。
【００２７】
図６を参照に、第１のフィルタ１０は圧電薄膜共振子である直列共振子Ｓ１１ないしＳ１３および並列共振子Ｐ１１ないしＰ１３を有するラダー型フィルタである。直列共振子Ｓ１１ないしＳ１３が共通端子Ａｎｔと第１端子Ｔ１との間に直列に接続されている。並列共振子Ｐ１１は直列共振子Ｓ１１とＳ１２との間に、並列共振子Ｐ１２は直列共振子Ｓ１２とＳ１３との間に、並列共振子Ｐ１３は直列共振子Ｓ１３と第１端子Ｔ１との間に、それぞれ接続される。そして、並列共振子Ｐ１１ないしＰ１３とグランドとの間に、付加インダクタＬ１１（０．８ｎＨ）が接続される。直列共振子Ｓ１１ないしＳ１３並びに並列共振子Ｐ１１ないしＰ１３は同じ基板（チップ１２）上に形成されている。
【００２８】
第２のフィルタ２０は圧電薄膜共振子である直列共振子Ｓ２１ないしＳ２３および並列共振子Ｐ２１ないしＰ２４を有するラダー型フィルタである。直列共振子Ｓ２１ないしＳ２３が共通端子Ａｎｔと第２端子Ｔ２との間に直列に接続されている。並列共振子Ｐ２１およびＰ２２は直列共振子Ｓ２１とＳ２２との間に並列に、並列共振子Ｐ２３は直列共振子Ｓ２２とＳ２３との間に、並列共振子Ｐ２４は直列共振子Ｓ２３と第２端子Ｔ２との間に、それぞれ接続される。そして、並列共振子Ｐ２１およびＰ２２とグランドとの間に付加インダクタＬ２１（１．１ｎＨ）が、並列共振子Ｐ２３およびＰ２４とグランドとの間に付加インダクタＬ２２（１．１ｎＨ）が接続される。直列共振子Ｓ２１ないしＳ２３並びに並列共振子Ｐ２１ないしＰ２４は同じ基板（チップ２２）上に形成されている。
【００２９】
整合回路３２の整合用インダクタＬ３０のインダクタンスは２．５ｎＨ、キャパシタＣ２のキャパシタンスは４．０ｐＦであり、集積化受動素子ＩＰＤ４２として１つのチップに形成されている。図７（ａ）を参照に、ＩＰＤ４２は、基板６０（例えばシリコン基板、石英基板）上にＭＩＭキャパシタ６２とスパイラルコイルからなるインダクタ６４が形成されている。図７（ｂ）はＭＩＭキャパシタ６２の断面図である。ＭＩＭキャパシタ６２は、基板６０上に例えばアルミニウムまたは銅の下部電極膜６２ａ、例えば酸化シリコン膜の誘電膜６２ｂ、例えばアルムニウムまたは銅の上部電極膜６２ｃが積層し形成される。インダクタ６４は例えばアルミニウムまたは銅の配線により形成される。共通端子Ａｎｔに接続されるパッド６６、グランドに接続されるパッド６８および第２のフィルタ２０に接続されるパッド６９が設けられる、パッド６６、６８、６９、ＭＩＭキャパシタおよびインダクタ６４はアルミニウムまたは銅の配線６１により接続される。
【００３０】
チップ１２、２２およびＩＰＤ４２は、後に説明する実施例２と同様に、３ｍｍ×３ｍｍの積層パッケージに実装される。付加インダクタＬ１１、Ｌ２１およびＬ２２は、実施例２で整合用インダクタＬ３０を積層パッケージ内に形成する同じ方法で積層パッケージに形成される。
【００３１】
実施例１に係る分波器５０と図８に示した比較例に係る分波器５１の通過特性を測定した。図８を参照に、比較例に係る分波器５１は、実施例１に係る分波器５０の整合回路３２のキャパシタＣ２がなく、整合回路３８は共通端子Ａｎｔとグランドとの間に設けられた整合用インダクタＬ３０である。
【００３２】
図９（ａ）は実施例１に係る分波器５０および比較例１に係る分波器５１の通過特性を示す図であり、図９（ｂ）はその通過帯域付近の拡大図である。第１及び第２のフィルタ１０、２０の通過帯域が隣接し、通過帯域の一方の立ち上がりの少なくとも一部と他方の立下りの少なくとも一部が、重なり合っている。そして、図９（ａ）の矢印で示したように、実施例１では第１のフィルタ１０の通過帯域での第２のフィルタ２０の減衰量が大きくなり、高抑圧化されている。また、図９（ｂ）の矢印で示したように、実施例１では第１のフィルタ１０の通過帯域での損失が低減している。このように、実施例１において、高抑圧化および低損失化が実現できたのは、整合回路３２を用いることにより、共通端子からみた第１のフィルタ１０および第２のフィルタ２０両方の整合状態が良好なこと起因している。
【００３３】
以下、比較例１のような構成では、第１のフィルタ１０および第２のフィルタ２０両方と整合をとることが難しい理由について説明する。図１０（ｂ）は、図１０（ａ）のように整合回路および第２のフィルタ２０が接続されていないときの共通端子Ａｎｔから第１のフィルタ１０を視たときのインピーダンス特性を示すスミスチャートである。中心付近の太線が第１のフィルタ１０の通過帯域Ａ１、下側の太線が第２のフィルタ２０の通過帯域Ａ２を示す。一方、図１１（ｂ）は、図１１（ａ）のように整合回路および第１のフィルタ１０が接続されていないときの共通端子Ａｎｔから第２のフィルタ２０を視たときのインピーダンス特性を示すスミスチャートである。中心付近の太線が第２のフィルタ２０の通過帯域Ｂ２、下側の太線が第１のフィルタ１０の通過帯域Ｂ１を示す。
【００３４】
第１のフィルタ１０と第２のフィルタ２０とを接続し分波器とした場合、第１のフィルタ１０の通過帯域インピーダンスは、Ａ１とＢ１との合成、第２のフィルタ２０の通過帯域インピーダンスは、Ａ２とＢ２との合成となる。第１のフィルタ１０および第２のフィルタ２０それぞれの通過帯域のインピーダンスＡ１およびＢ２は両方ともスミスチャートの中心付近で５０Ωである。一方、相手フィルタの通過帯域のインピーダンスＡ２およびＢ１は位相が異なる。このため、第１及び第２のフィルタ１０、２０に対し共通の整合用インダクタＬ３０を付加した比較例１においては、第１のフィルタ１０の通過帯域および第２のフィルタ２０の通過帯域の両方の整合条件を満足することは難しい。
【００３５】
そこで、実施例１のように、整合用インダクタＬ３０に加え第２のフィルタ２０にキャパシタＣ２を付加することにより、第１のフィルタ１０の通過帯域および第２のフィルタ２０の通過帯域の両方を独立に整合させることができる。よって、両通過帯域の整合条件を満足することができる。さらに、整合回路３２は整合用インダクタＬ３０およびキャパシタＣ２により構成されているため、分波器５０の小型化が可能である。また、図１２に示す変形例１のように、キャパシタＣ２に加え共通端子Ａｎｔと第１のフィルタ１０との間にキャパシタＣ１を接続し整合回路３３としてもよい。整合回路３３においても、キャパシタＣ１およびＣ２の値を選択することにより、第１のフィルタ１０の通過帯域および第２のフィルタ２０の通過帯域の両方の整合条件を満足することができる。さらに、第２のフィルタ２０にはキャパシタＣ２を付加せず、第１のフィルタ１０にキャパシタＣ１を付加することもできる。
【００３６】
以上のように、実施例１によれば、付加インダクタＬ１１、Ｌ２１およびＬ２２を接続し、高抑圧化を図った場合において、整合回路３２を設けることにより、送信帯域と受信帯域との周波数間隔が１３０ＭＨｚと離れている場合も通過帯域の低損失化が可能となる。しかも、整合回路３２は整合用インダクタＬ３０およびキャパシタＣ１、Ｃ２で形成される単純な構造のため、小型化が可能となる。また、単純な構造のため、同じパッケージに付加インダクタＬ１１、Ｌ２１およびＬ２２と整合回路３２を実装した場合も、配線間のクロストークを抑制することができる。よって、高抑圧化を妨げられることもない。特に、第１のフィルタおよび第２のフィルタ２０がラダー型フィルタの場合は、相手帯域に減衰極を形成することができ、相手帯域の一層の高抑圧化が可能となる。付加インダクタＬ１１、Ｌ２１およびＬ２２は、第１のフィルタ１０および第２のフィルタ２０の少なくとも一方に付加されていれば、付加されたフィルタはその効果を発揮することができる。
【００３７】
また、付加インダクタＬ１１、Ｌ２１およびＬ２２は、第１のフィルタ１０および第２のフィルタ２０の少なくとも一方のフィルタの複数の並列共振子のすべてとグランドとの間に接続されることができる。これにより、相手帯域に形成する減衰極の減衰量を大きくすることができ、相手帯域の一層の高抑圧化が可能となる。
【００３８】
実施例１においては、キャパシタＣ２および整合用インダクタＬ３０を基板６０に集積化し、ＩＰＤ４２としているが、図１３に示す変形例２のように、ＩＰＤには整合用インダクタＬ３０は形成せず、キャパシタＣ２を基板６０に形成しＩＰＤ４３としても良い。図１３を参照に、図７（ａ）と同様に、基板６０上にＭＩＭキャパシタ６２、パッド６６、６９および配線６１が形成されている。変形例２では、整合用インダクタＬ３０は実施例２と同様に、積層パッケージ内に形成する。このように、キャパシタＣ１またはＣ２は第１のフィルタ１０および第２のフィルタ２０が形成された基板とは異なる基板上に形成することができる。また、付加インダクタＬ１１、Ｌ２１およびＬ２２の一部または全部を基板６０上に形成しても良い。このように、付加インダクタＬ１１、Ｌ２１およびＬ２２並びに整合用インダクタＬ３０の少なくともひとつは、キャパシタＣ１またはＣ２と同一基板上に形成することができる。以上のような集積化受動素子ＩＰＤを用いることにより、実装面積の縮小化が可能となり分波器の小型化が可能となる。
【実施例２】
【００３９】
実施例２は、キャパシタをＩＰＤで形成し、整合用インダクタは積層パッケージ内に形成した例である。図１２のように、整合回路３３は、整合用インダクタＬ３０に加え共通端子Ａｎｔと第１のフィルタ１０および第２のフィルタ２０の間にそれぞれキャパシタＣ１、Ｃ２を設けている。キャパシタＣ１およびＣ２はそれぞれ図１３と同様に、ＩＰＤとして形成されている。
【００４０】
図１４は、実施例２に係る分波器の積層パッケージ１００を示した図である。図１４（ａ）は積層パッケージ１００の断面摸式図である。積層パッケージ１００は、３ｍｍ×３ｍｍのパッケージであり、セラミック１０８が積層されている。ダイアタッチ面１０９にチップが実装される層が第１層１０１であり、以下第２層１０２、第３層１０３、第４層１０４が設けられている。第４層の底面１０５にはフットパターンが形成され、フットパターンより外部に信号及び電源が入出力される。各層には導体が埋め込まれたビア１０６および導体パターン１０７が形成されており、ビア１０６および導体パターン１０７によりチップとフットパターンとが電気的に接続される。付加インダクタの構成は整合用インダクタＬ３０の構成と同様でありあり、図示せず説明を省略する。
【００４１】
図１４（ｂ）は第１層１０１の上面（ダイアタッチ面）を示す図である。第１のフィルタ１０が形成されたチップ１２、第２のフィルタ２０が形成されたチップ２２、キャパシタＣ１が形成されたＩＰＤ４４ａおよびキャパシタＣ２が形成されたＩＰＤ４４ｂが搭載される位置を点線で示した。各チップはバンプ(図示せず)を用いダイアタッチ面に実装される。第１層１０１には導体で形成された線路パターン１３１、バンプパッド１３０、導体で埋め込まれたビア１３３が形成されている。第１端子Ｔ１はバンプパッド１３０ａを介し、第２端子Ｔ２は、バンプパッド１３０ｂを介し、それぞれ線路パターンＴ１Ｌ、Ｔ２Ｌに接続され、それぞれ、ビア１３３ａ、１３３ｂを通じ第４層１０４の底面１０５に形成された第１端子フットパターンＴ１Ｆおよび第２端子フットパターンＴ２Ｆに接続される。各グランド端子は、端子に近いビア１３３またはサイドキャステレーション１３２を介し底面１０５に形成されたグランドフットパターンＧｎｄＦに接続される。ＩＰＤ４４ａおよび４４ｂの共通端子Ａｎｔは線路パターンＡｎｔＬに接続されビア１２０に接続する。
【００４２】
図１４(ｃ)は第２層１０２の上面を示す図である。なお、図１４（ｃ）ないし図１４（ｄ）にはビア１３３、１３３ａ、１３３ｂは図示していない。第１層１０１のビア１２０は第２層１０２のビア１２０に接続する、ビア１２０は線路パターン１１３によりビア１２５に接続する。ビア１２５は第４層１０４の底面１０５の共通フットパターンＡｎｔＦに接続する。ビア１２０は線路パターン１１２によりビア１２１に接続する。ビア１２１は第３層１０３に接続する。
【００４３】
図１４（ｄ）は第３層１０３の上面を示す図である。ビア１２１は線路パターン１１４によりビア１２２に接続する。ビア１２２は第４層１０４に接続する。図１４（ｅ）は第４層１０４の上面を示す図である。ビア１２２は線路パターン１１５によりビア１２３に接続する。ビア１２３は第４層１０４の底面１０５に接続する。
【００４４】
図１４（ｆ）は第４層１０４の底面１０５を上から透視した図である。共通フットパターンＡｎｔＦ、第１端子フットパターンＴ１Ｆ、第２端子フットパターンＴ２ＦおよびグランドフットパターンＧｎｄＦが形成されている。ビア１２３はグランドフットパターンＧｎｄＦに接続する。これにより、共通端子とグランドとの間に接続する整合用インダクタが線路パターン１１２、１１４および１１５並びにビア１２１、１２２および１２３により形成される。
【００４５】
以上のように、付加インダクタおよび整合用インダクタの少なくとも一方を、チップ１２および１４が実装されたパッケージに設けることができる。インダクタをパッケージのセラミック材料、導電材料を使用して形成することによりＱの大きいインダクタを形成することができる。よって、低損失な分波器を得ることができる。
【００４６】
また、パッケージとして積層パッケージ１００を用い、付加インダクタおよび整合用インダクタの少なくとも一方を積層パッケージ１００が有する層１０２ないし１０４に形成された線路パターンで形成することができる。これにより、パッケージ内に簡単にインダクタを形成することができる。
【実施例３】
【００４７】
実施例３は整合回路３３のキャパシタを圧電薄膜共振子とした例である。図１５は実施例３に係る分波器５２の回路構成図でる。実施例２では、第１のフィルタ１０が形成されたチップ１４上に整合回路３３のキャパシタとして圧電薄膜共振子７２が形成されている。また、第１のフィルタ１０に並列共振子Ｐ１３が形成されていない。付加インダクタンスＬ１１、Ｌ２１およびＬ２２のインダクタンスは、それぞれ１．２ｎＨ、１．２ｎＨおよび１．１ｎＨである。その他の構成は実施例１の図６と同じであり、同じ部材は同じ符号を付し説明を省略する。
【００４８】
図１６は実施例２のチップ１４の上視図である。基板７０（例えばシリコン基板）上に、下部電極膜７５、窒化アルミニウム圧電膜(図示せず)、上部電極膜７４が形成されている。下部電極膜７５、圧電膜および上部電極膜７４が重なる領域がメンブレン領域７６であり、メンブレン領域下の基板７０には空隙(図示せず)が形成されている。Ｐ１１、Ｐ１２、Ｓ１１、Ｓ１２およびＳ１３は各共振子のメンブレン領域を表す。各メンブレン領域はお互いに下部電極膜７５または上部電極膜７４を用い接続されている。第１端子Ｔ１に接続するパッド７９は下部電極膜、グランドに接続するパッド７７は上部電極膜で形成される。直列共振子Ｓ１１と共通端子Ａｎｔに接続するパッド７８との間にはキャパシタＣ１として圧電薄膜共振子７２が形成される。このとき、圧電薄膜共振子７２の共振周波数は、第１のフィルタ１０の通過帯域外とすることが好ましい。
【００４９】
実施例３に係る分波器５２および先の比較例１の通過特性を測定した。図１７（ａ）は実施例３に係る分波器５０および比較例１に係る分波器５１の通過特性を示す図であり、図１７（ｂ）はその通過帯域付近の拡大図である。図１７（ａ）の左側の矢印、図１７（ｂ）の矢印で示したように、実施例３は実施例１と同様に、第１のフィルタ１０の通過帯域(相手帯域)での第２のフィルタ２０の減衰量が大きくなり、高抑圧化されている。また、第１のフィルタ１０の通過帯域での損失が低減している。さらに、図１７（ａ）の右側の矢印のように第２のフィルタ２０の通過帯域外の高周波側でも第１のフィルタ１０の減衰量が大きくなっている。これは、圧電薄膜共振子７２の反共振点が存在するためである。
【００５０】
図１８に示す変形例１のように、第１のフィルタ１０およびキャパシタＣ１を弾性表面波共振子８９で形成することもできる。図１８は、第１のフィルタ１０およびキャパシタＣ１を弾性表面波共振子で形成したチップ１８の上視図である。図中黒部は圧電基板８０上に形成されたアルミニウム等のパターンである。圧電基板８０上に、弾性表面波共振子Ｓ１１´、Ｓ１２´、Ｓ１３´、Ｐ１１´およびＰ１２´からなる第１のフィルタ１０ａが形成される。各弾性表面波共振子はインターディジタルトランスデューサＩＤＴとその両側に設けられた反射器Ｒ０で構成される。第１端子Ｔ１に接続されるパッド８５、グランドに接続されるパッド８７および共通端子Ａｎｔに接続されるパッド８８が形成される。パッド８８と共振子Ｓ１１´との間にキャパシタＣ１として、弾性表面波共振子８９が形成される。弾性表面波共振子８９の弾性表面波インターディジタルトランスデューサの電極指の間隔はラダー型フィルタを構成する弾性表面波共振子の電極指の間隔とは異なるように形成されている。これにより、弾性表面波共振子８９の共振周波数をラダー型フィルタの通過帯域外としている。弾性表面波共振子８９の代わりに、反射器を設けず弾性表面波インターディジタルトランスデューサとしてもよい。
【実施例４】
【００５１】
実施例４は第１のフィルタ１０は圧電薄膜共振子を用いたラダー型フィルタで構成し、整合回路３３のキャパシタＣ１を弾性表面波共振子８３で構成した例である。図１９は実施例４に係る分波器５４の回路構成図であり、図１５と同じ部材は同じ符号を付し説明を省略する。実施例４では、第１のフィルタ１０が形成されたチップ１６に整合回路３３のキャパシタとして弾性表面波共振子８３が形成される。図２０は第１のフィルタ１０および弾性表面波共振子８３が形成されたチップ１６の上視図である。圧電基板７０ａ上に圧電薄膜共振子からなる第１のフィルタ１０と弾性表面波共振子８３とが形成されている。第１のフィルタ１０の構成は図１６と同じであり説明を省略する。弾性表面波共振子８３は弾性表面波インターディジタルトランスデューサＩＤＴ１とその両側に設けられた反射器Ｒ１より構成される。
【００５２】
実施例３および実施例４のように、第１のフィルタ１０または第２のフィルタ２０を構成する並列共振子および直列共振子は、表面弾性波共振子または圧電薄膜共振子であり、整合回路を構成するキャパシタＣ１およびＣ２の少なくとも一方を、前記並列共振子および直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサまたは圧電薄膜共振子とすることができる。これにより、実装密度を低減することができる。
【００５３】
また、前記並列共振子および直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサまたは圧電薄膜共振子の共振周波数は、前記並列共振子および前記直列共振子を有するフィルタの通過帯域外とすることが好ましい。これにより、反共振点をフィルタの通過帯域外とすることにより、通過帯域外の減衰量を一層大きくすることができる。
【００５４】
整合回路のキャパシタは前記並列共振子および直列共振子と同じ基板上に形成される弾性表面波インターディジタルトランスデューサであることが好ましい。圧電薄膜共振子の共振周波数を変えるには圧電膜の膜厚を変える等製造工程が複雑になるが、弾性表面波ＩＤＴの共振周波数を変えるには電極指の周期を変えることで簡単に行えるためである。
【００５５】
よって、実施例３の変形例１のように、第１のフィルタ１０または第２のフィルタ２０を構成する並列共振子および直列共振子を表面弾性波共振子とし、キャパシタＣ１およびＣ２の少なくとも一方を、並列共振子および直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサとすることにより、製造工程を簡略化することができる。
【００５６】
一方、実施例４のように、第１のフィルタ１０または第２のフィルタ２０を構成する並列共振子および直列共振子は圧電薄膜共振子であり、整合回路を構成するキャパシタＣ１およびＣ２の少なくとも一方を、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサとすることができる。実施例４によれば、圧電薄膜共振子を用いたラダー型フィルタを用いることでフィルタ特性は向上し、キャパシタは弾性表面波ＩＤＴを用いることで弾性表面波ＩＤＴの共振周波数を容易に設定することができる。
【００５７】
実施例１ないし実施例４においては、送信帯域が１９２０〜１９８０ＭＨｚ、受信帯域が２１１０〜２１７０ＭＨｚの場合に用いる分波器を例に説明したが、この周波数に限られるものではない。
【００５８】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５９】
【図１】図１は分波器の構成を説明するための図である。
【図２】図２は従来例１に係る分波器の構成を示す図である。
【図３】図３は従来例２に係る分波器の構成を示す図である。
【図４】図４は従来例３に係る分波器の構成を示す図である。
【図５】図５は実施例１に係る分波器の構成を示す図である。
【図６】図６は実施例１に係る分波器の回路構成図である。
【図７】図７（ａ）は従来例１に係る分波器の集積化受動素子の上視図であり、図７（ｂ）はＭＩＭキャパシタの断面図である。
【図８】図８は比較例１に係る分波器の回路構成図である。
【図９】図９（ａ）は実施例１および比較例１に係る分波器の通過特性を示す図であり、図９（ｂ）は拡大図である。
【図１０】図１０は第１のフィルタの共通端子から見たインピーダンスを示す図である。図１０（ａ）は測定したフィルタの構成を示す図であり、図１０（ｂ）はスミスチャートである。
【図１１】図１１は第２のフィルタの共通端子から見たインピーダンスを示す図である。図１１（ａ）は測定したフィルタの構成を示す図であり、図１１（ｂ）はスミスチャートである。
【図１２】図１２は実施例１の変形例１に係る分波器の構成を示す図である。
【図１３】図１３は実施例１の変形例１に係る分波器の集積化受動素子の上視図である。
【図１４】図１４は実施例２に係る分波器の積層パッケージを示す図である。図１４（ａ）は断面摸式図、図１４（ｂ）は第１層の上視図、図１４（ｃ）は第２層の上視図、図１４（ｄ）は第３層の上視図、図１４（ｅ）は第４層の上視図、図１４（ｆ）は第４層の底面の上方からの透視図である。
【図１５】図１５は実施例３に係る分波器の回路構成図である。
【図１６】図１６は実施例３に係る分波器の第１のフィルタおよびキャパシタを形成したチップの上視図である。
【図１７】図１７（ａ）は実施例３および比較例１に係る分波器の通過特性を示す図であり、図１７（ｂ）は拡大図である。
【図１８】図１８は実施例３の変形例１に係る分波器の第１のフィルタおよびキャパシタを形成したチップの上視図である。
【図１９】図１９は実施例４に係る分波器の回路構成図である。
【図２０】図２０は実施例４に係る分波器の第１のフィルタおよびキャパシタを形成したチップの上視図である。
【符号の説明】
【００６０】
１０ 第１のフィルタ
１２、１４、１６、１８ チップ
２０ 第２のフィルタ
２２ チップ
３０、３０ａ、３０ｂ 整合回路
３２、３３、３４、３８整合回路
４２、４４、４４ａ、４４ｂ 集積化受動素子
６０ 基板
６１ 配線
６２ ＭＩＭキャパシタ
６４ スパイラルコイルインダクタ
７０、７０ａ 基板
７２ 圧電薄膜共振子
７４ 上部電極膜
７５ 下部電極膜
７６ メンブレン領域
７７、７８、７９ パッド
８０ 圧電基板
８３、８９ 弾性表面波共振子
８４ 配線
８５、８７、８８ パッド
１００ 積層パッケージ
１０１、１０２、１０３、１０４ 層
１０５ 第４層の底面
１０９ ダイアタッチ面
１１２、１１３、１１４、１１５、１３１ 線路パターン
１２０、１２１、１２２、１２３、１２４、１２５、１３３ ビア
１３０ バンプパッド
１３２ サイドキャステレーション
Ａｎｔ 共通端子
Ｔ１ 第１端子
Ｔ２ 第２端子
Ｃ１、Ｃ２ キャパシタ
Ｌ３０ 整合用インダクタ
Ｌ１０、Ｌ１１、Ｌ２０、Ｌ２１、Ｌ２２ 付加インダクタ
Ｓ１１、Ｓ１２、Ｓ１３ 直列共振子
Ｓ２１、Ｓ２２、Ｓ２３ 直列共振子
Ｐ１１、Ｐ１２、Ｐ１３ 並列共振子
Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４ 並列共振子
ＡｎｔＦ、Ｔ１Ｆ、Ｔ２Ｆ、ＧｎｄＦ フッドパッド
ＩＤＴ インターディジタルトランスデューサ
Ｒ０ 反射器
【技術分野】
【０００１】
本発明は分波器に関し、特に整合回路を有する分波器に関する。
【背景技術】
【０００２】
近年、移動体通信システムの発展に伴って携帯電話、携帯情報端末等が急速に普及している。例えば、携帯電話端末においては、８００ＭＨｚ〜１．０ＧＨｚ帯および１．５ＧＨｚ〜２．０ＧＨｚ帯といった高周波帯が使用されている。これら移動通信システム用の機器には、共振子を用いた分波器が用いられており、分波器の小型化、低損失、高抑圧特性が求められている。
【０００３】
図１を用い分波器について説明する。分波器は２つのバンドパスフィルタを用い、第１のフィルタ１０を第１端子Ｔ１と共通端子Ａｎｔとの間、第２のフィルタ２０を第２端子Ｔ２と共通端子Ａｎｔとの間に設ける。共通端子Ａｎｔと第１のフィルタ１０または第２のフィルタ２０との間には整合回路３０が設けられる。ここで、第２のフィルタ２０は第１のフィルタ１０より高周波側に通過帯域がある。例えば携帯電話端末に使用する場合は、第１のフィルタ１０が送信帯域を通過帯域とする送信用フィルタ、第２のフィルタ２０が受信帯域を通過帯域とする受信用フィルタ、共通端子がアンテナに接続するアンテナ端子に相当する。以下、第１のフィルタ１０が送信用フィルタ、第２のフィルタ２０が受信用フィルタの場合を例に説明する。
【０００４】
以上の構成により、送信信号は第１端子Ｔ１（送信端子）より入力し、第１のフィルタ１０を通過し共通端子Ａｎｔより出力する。一方、受信信号は共通端子Ａｎｔより入力し、第２のフィルタ２０を通過し第２端子Ｔ２(受信端子)から出力する。分波器の特性としては、送信信号が第１端子Ｔ１から共通端子Ａｎｔに通過する際の挿入損失の低減、第１のフィルタ１０の受信帯域（第２のフィルタの通過帯域）での減衰量の確保（高抑圧化）が求められる。第２のフィルタ２０についても同様である。また、低価格化、実装密度の低減のため、分波器の小型化が求められている。
【０００５】
次に、整合回路３０の機能について説明する。整合回路３０は第１端子Ｔ１から入力した送信信号が第２のフィルタ２０に侵入することを抑制し、共通端子Ａｎｔから出力させる機能を有する。一般に、送信帯域では、共通端子Ａｎｔから第２のフィルタ２０を見たインピーダンスは無限大とならない。よって、送信信号の一部は第２のフィルタ２０に侵入してしまう。そこで、整合回路３０により共通端子Ａｎｔから第２のフィルタ２０を見た送信帯域でのインピーダンスをほぼ無限大に変換する。これにより、送信信号が第２のフィルタ２０に侵入することを抑制することができる。よって、第１のフィルタ１０の挿入損失を低減することができる。同様に、受信信号の電力が第１のフィルタ１０に侵入することを抑制し第２のフィルタ２０の挿入損失を低減することもできる。
【０００６】
分波器の小型化、低損失化のためさまざまな整合回路が開示されている。図２を参照に、特許文献１には、第２のフィルタ２０（受信用フィルタ）と共通端子Ａｎｔの間に整合回路３０ａとして移相器を設けた分波器（従来例１）が開示されている。図３のように、第１のフィルタ１０および第２のフィルタ２０と共通端子Ａｎｔとの間それぞれに整合回路３０ａおよび３０ｂとして移相記を設けた分波器(従来例２)が知られている。図４を参照に、特許文献３には、共通端子Ａｎｔとグランドとの間に整合用インダクタＬ３０を接続した分波器（従来例３）が開示されている。また、特許文献４には、従来例３に加え、第１のフィルタ１０および第２のフィルタ２０を弾性表面波共振子のインターデジィタルトランスデューサの設計を変更する技術（従来例４）が開示されている。特許文献５には、従来例３に加え、一方のフィルタと共通端子との間にキャパシタを接続した分波器（従来例５）が開示されている。
【０００７】
一方、特許文献５には、ラダー型フィルタとグランドとの間に付加インダクタを接続するフィルタ（従来例６）が開示されている。
【特許文献１】特許第３２４６９０６号公報
【特許文献２】特開２００４−３４３７３５号公報
【特許文献３】特開平１０−３１３２２９号公報
【特許文献４】国際公開第２００３／００１６６８号パンフレット
【特許文献５】特開０５−１８３３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来例１によれば、一方のフィルタに整合回路３０ａを設けているため小型で低損失な分波器を提供することができる。特に、例えば北米の８００ＭＨｚ帯ＣＤＭＡ方式（送信帯域：８２４〜８４９ＭＨｚ、受信帯域：８６９〜８９４ＭＨｚ）や１．９ＧＨｚ帯ＣＤＭＡ方式(送信帯域：１８５０〜１９１０ＭＨｚ、受信帯域：１９３０〜１９９０ＭＨｚ)のように送信帯域と受信帯域との周波数間隔が小さい（２０ＭＨｚ）場合は良好な低損失特性が得られる。しかし、例えば、Ｗ−ＣＤＭＡ方式（送信帯域：１９２０〜１９８０ＭＨｚ、受信帯域：２１１０〜２１７０ＭＨｚ）のように送信帯域と受信帯域との周波数間隔が１３０ＭＨｚと大きい場合、低損失な特性は得られない。従来例２のように、両方のフィルタに整合回路３０ａおよび３０ｂを設けることにより、送信帯域と受信帯域との周波数間隔が大きい場合も、良好な低損失特性が得られる。しかしながら、整合回路が２つ必要となり小型化が難しい。
【０００９】
従来例３は共通端子Ａｎｔに整合用インダクタＬ３０を付加する構成であり、小型化することができる。しかしながら、第１のフィルタ１０および第２のフィルタ２０の低損失化が十分ではない。これは、第１のフィルタ１０および第２のフィルタ２０両方と整合をとるのが難しいためである。従来例４はその改善のために、第１のフィルタ１０および第２のフィルタ２０を弾性表面波共振子のインターデジィタルトランスデューサの設計を変更する分波器である。しかしながら、設計が複雑となる。
【００１０】
一方、従来例６を分波器に適用した場合、付加インダクタと整合回路とを同一のパッケージに実装することとなり分波器の小型化が難しい。また、小型化した場合であっても、パッケージ内での配線等の高密度化にともない、付加インダクタと整合回路等が隣接すると配線間のクロストークが発生し、高抑圧化が難しくなってしまう。
【００１１】
本発明は、上記課題に鑑み、低損失化、高抑圧化および小型化が可能な分波器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、共振端子に接続された第１のフィルタと、前記共通端子に接続された第２のフィルタと、前記第１のフィルタおよび前記第２のフィルタの少なくとも一方とグランドとの間に接続された付加インダクタと、前記共通端子と前記グランドとの間に接続された整合用インダクタと、前記共通端子と前記第１のフィルタおよび前記第２のフィルタの少なくとも一方との間に接続されたキャパシタと、を具備することを特徴とする分波器である。本発明によれば、相手帯域の高抑圧化、通過帯域の低損失化および小型化が可能な分波器を提供することができる。
【００１３】
本発明は、前記付加インダクタの接続した前記第１のフィルタおよび前記第２のフィルタの少なくとも一方は、並列共振子および直列共振子を有するラダー型フィルタであり、前記付加インダクタは前記並列共振子と前記グランドとの間に接続されることを特徴とする分波器とすることができる。本発明によれば、相手帯域の高抑圧化、通過帯域の低損失化および小型化が可能な分波器を提供することができる。
【００１４】
本発明は、前記付加インダクタは、複数の前記並列共振子のすべてと前記グランドとの間に接続されることを特徴とする分波器とすることができる。本発明によれば、相手帯域の一層高抑圧化が可能となる。
【００１５】
本発明は、前記キャパシタは前記第１のフィルタおよび前記第２のフィルタが形成された基板とは異なる基板上に形成されることを特徴とする分波器とすることができる。
【００１６】
本発明は、前記付加インダクタおよび前記整合用インダクタの少なくとも一方は、前記キャパシタと同一基板上に形成されることを特徴とする分波器とすることができる。本発明によれば、実装面積の縮小化が可能となり分波器の小型化が可能となる。
【００１７】
本発明は、前記並列共振子および前記直列共振子は表面弾性波共振子および圧電薄膜共振子のいずれか一方であることを特徴とする分波器とすることができる。
【００１８】
本発明は、前記並列共振子および前記直列共振子は表面弾性波共振子および圧電薄膜共振子の少なくとも一方であり、前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサおよび圧電薄膜共振子の少なくとも一方であることを特徴とする分波器とすることができる。本発明によれば、実装面積の縮小化が可能となり分波器の小型化が可能となる。
【００１９】
本発明は、前記並列共振子および前記直列共振子は、表面弾性波共振子であり、前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサあることを特徴とする分波器とすることができる。本発明によれば、キャパシタとして弾性表面波ＩＤＴを用いることで弾性表面波ＩＤＴの共振周波数を容易に設定でき、弾性表面波共振子を用いたラダー型フィルタを用いることで、製造工程を簡略化することができる。
【００２０】
本発明は、前記並列共振子および前記直列共振子は圧電薄膜共振子であり、前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサあることを特徴とする分波器とすることができる。本発明によれば、圧電薄膜共振子を用いたラダー型フィルタを用いることでフィルタ特性は向上し、キャパシタは弾性表面波ＩＤＴを用いることで弾性表面波ＩＤＴの共振周波数を容易に設定できる
【００２１】
本発明は、前記弾性表面波インターディジタルトランスデューサおよび前記圧電薄膜共振子の少なくとも一方の共振周波数は、前記並列共振子および前記直列共振子を有する前記ラダー型フィルタの通過帯域外であることを特徴とする分波器とすることができる。本発明によれば、反共振点をフィルタの通過帯域外とすることにより、通過帯域外の減衰量を一層大きくすることができる。
【００２２】
本発明は、前記付加インダクタおよび前記整合用インダクタの少なくとも一方は、前記第１のフィルタが形成されたチップおよび前記第２のフィルタが形成されたチップが実装されたパッケージに設けられることを特徴とする分波器とすることができる。本発明によれば、低損失な分波器を得ることができる。
【００２３】
本発明は、前記パッケージは積層パッケージであり、前記付加インダクタおよび前記整合用インダクタの少なくとも一方は前記積層パッケージが有する層に形成された線路パターンであることを特徴とする分波器とすることができる。本発明によれば、パッケージ内に簡単にインダクタを形成することができる。
【発明の効果】
【００２４】
本発明によれば、低損失化、高抑圧化および小型化が可能な分波器を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明に係る実施例として、Ｗ−ＣＤＭＡ方式（送信帯域：１９２０〜１９８０ＭＨｚ、受信帯域：２１１０〜２１７０ＭＨｚ）に用いる分波器であり、第１のフィルタ１０を送信用フィルタに、第２のフィルタを受信用フィルタに使用する場合を例に説明する。
【実施例１】
【００２６】
図５は実施例１に係る分波器の構成を示す図、図６は実施例１に係る分波器の回路構成図である。図５を参照に、実施例１に係る分波器５０は、共振端子Ａｎｔと第１端子Ｔ１との間に接続された第１のフィルタ１０と、共通端子Ａｎｔと第２端子Ｔ２との間に接続された第２のフィルタ２０とを有する。第１のフィルタ１０および第２のフィルタ２０とグランドとの間には付加インダクタＬ１０およびＬ２０が接続される。また、分波器５０は、共通端子Ａｎｔとグランドの間に接続された整合用インダクタＬ３０と、共通端子Ａｎｔと第２のフィルタ２０との間に接続されたキャパシタＣ２とを有する整合回路３２を有する。
【００２７】
図６を参照に、第１のフィルタ１０は圧電薄膜共振子である直列共振子Ｓ１１ないしＳ１３および並列共振子Ｐ１１ないしＰ１３を有するラダー型フィルタである。直列共振子Ｓ１１ないしＳ１３が共通端子Ａｎｔと第１端子Ｔ１との間に直列に接続されている。並列共振子Ｐ１１は直列共振子Ｓ１１とＳ１２との間に、並列共振子Ｐ１２は直列共振子Ｓ１２とＳ１３との間に、並列共振子Ｐ１３は直列共振子Ｓ１３と第１端子Ｔ１との間に、それぞれ接続される。そして、並列共振子Ｐ１１ないしＰ１３とグランドとの間に、付加インダクタＬ１１（０．８ｎＨ）が接続される。直列共振子Ｓ１１ないしＳ１３並びに並列共振子Ｐ１１ないしＰ１３は同じ基板（チップ１２）上に形成されている。
【００２８】
第２のフィルタ２０は圧電薄膜共振子である直列共振子Ｓ２１ないしＳ２３および並列共振子Ｐ２１ないしＰ２４を有するラダー型フィルタである。直列共振子Ｓ２１ないしＳ２３が共通端子Ａｎｔと第２端子Ｔ２との間に直列に接続されている。並列共振子Ｐ２１およびＰ２２は直列共振子Ｓ２１とＳ２２との間に並列に、並列共振子Ｐ２３は直列共振子Ｓ２２とＳ２３との間に、並列共振子Ｐ２４は直列共振子Ｓ２３と第２端子Ｔ２との間に、それぞれ接続される。そして、並列共振子Ｐ２１およびＰ２２とグランドとの間に付加インダクタＬ２１（１．１ｎＨ）が、並列共振子Ｐ２３およびＰ２４とグランドとの間に付加インダクタＬ２２（１．１ｎＨ）が接続される。直列共振子Ｓ２１ないしＳ２３並びに並列共振子Ｐ２１ないしＰ２４は同じ基板（チップ２２）上に形成されている。
【００２９】
整合回路３２の整合用インダクタＬ３０のインダクタンスは２．５ｎＨ、キャパシタＣ２のキャパシタンスは４．０ｐＦであり、集積化受動素子ＩＰＤ４２として１つのチップに形成されている。図７（ａ）を参照に、ＩＰＤ４２は、基板６０（例えばシリコン基板、石英基板）上にＭＩＭキャパシタ６２とスパイラルコイルからなるインダクタ６４が形成されている。図７（ｂ）はＭＩＭキャパシタ６２の断面図である。ＭＩＭキャパシタ６２は、基板６０上に例えばアルミニウムまたは銅の下部電極膜６２ａ、例えば酸化シリコン膜の誘電膜６２ｂ、例えばアルムニウムまたは銅の上部電極膜６２ｃが積層し形成される。インダクタ６４は例えばアルミニウムまたは銅の配線により形成される。共通端子Ａｎｔに接続されるパッド６６、グランドに接続されるパッド６８および第２のフィルタ２０に接続されるパッド６９が設けられる、パッド６６、６８、６９、ＭＩＭキャパシタおよびインダクタ６４はアルミニウムまたは銅の配線６１により接続される。
【００３０】
チップ１２、２２およびＩＰＤ４２は、後に説明する実施例２と同様に、３ｍｍ×３ｍｍの積層パッケージに実装される。付加インダクタＬ１１、Ｌ２１およびＬ２２は、実施例２で整合用インダクタＬ３０を積層パッケージ内に形成する同じ方法で積層パッケージに形成される。
【００３１】
実施例１に係る分波器５０と図８に示した比較例に係る分波器５１の通過特性を測定した。図８を参照に、比較例に係る分波器５１は、実施例１に係る分波器５０の整合回路３２のキャパシタＣ２がなく、整合回路３８は共通端子Ａｎｔとグランドとの間に設けられた整合用インダクタＬ３０である。
【００３２】
図９（ａ）は実施例１に係る分波器５０および比較例１に係る分波器５１の通過特性を示す図であり、図９（ｂ）はその通過帯域付近の拡大図である。第１及び第２のフィルタ１０、２０の通過帯域が隣接し、通過帯域の一方の立ち上がりの少なくとも一部と他方の立下りの少なくとも一部が、重なり合っている。そして、図９（ａ）の矢印で示したように、実施例１では第１のフィルタ１０の通過帯域での第２のフィルタ２０の減衰量が大きくなり、高抑圧化されている。また、図９（ｂ）の矢印で示したように、実施例１では第１のフィルタ１０の通過帯域での損失が低減している。このように、実施例１において、高抑圧化および低損失化が実現できたのは、整合回路３２を用いることにより、共通端子からみた第１のフィルタ１０および第２のフィルタ２０両方の整合状態が良好なこと起因している。
【００３３】
以下、比較例１のような構成では、第１のフィルタ１０および第２のフィルタ２０両方と整合をとることが難しい理由について説明する。図１０（ｂ）は、図１０（ａ）のように整合回路および第２のフィルタ２０が接続されていないときの共通端子Ａｎｔから第１のフィルタ１０を視たときのインピーダンス特性を示すスミスチャートである。中心付近の太線が第１のフィルタ１０の通過帯域Ａ１、下側の太線が第２のフィルタ２０の通過帯域Ａ２を示す。一方、図１１（ｂ）は、図１１（ａ）のように整合回路および第１のフィルタ１０が接続されていないときの共通端子Ａｎｔから第２のフィルタ２０を視たときのインピーダンス特性を示すスミスチャートである。中心付近の太線が第２のフィルタ２０の通過帯域Ｂ２、下側の太線が第１のフィルタ１０の通過帯域Ｂ１を示す。
【００３４】
第１のフィルタ１０と第２のフィルタ２０とを接続し分波器とした場合、第１のフィルタ１０の通過帯域インピーダンスは、Ａ１とＢ１との合成、第２のフィルタ２０の通過帯域インピーダンスは、Ａ２とＢ２との合成となる。第１のフィルタ１０および第２のフィルタ２０それぞれの通過帯域のインピーダンスＡ１およびＢ２は両方ともスミスチャートの中心付近で５０Ωである。一方、相手フィルタの通過帯域のインピーダンスＡ２およびＢ１は位相が異なる。このため、第１及び第２のフィルタ１０、２０に対し共通の整合用インダクタＬ３０を付加した比較例１においては、第１のフィルタ１０の通過帯域および第２のフィルタ２０の通過帯域の両方の整合条件を満足することは難しい。
【００３５】
そこで、実施例１のように、整合用インダクタＬ３０に加え第２のフィルタ２０にキャパシタＣ２を付加することにより、第１のフィルタ１０の通過帯域および第２のフィルタ２０の通過帯域の両方を独立に整合させることができる。よって、両通過帯域の整合条件を満足することができる。さらに、整合回路３２は整合用インダクタＬ３０およびキャパシタＣ２により構成されているため、分波器５０の小型化が可能である。また、図１２に示す変形例１のように、キャパシタＣ２に加え共通端子Ａｎｔと第１のフィルタ１０との間にキャパシタＣ１を接続し整合回路３３としてもよい。整合回路３３においても、キャパシタＣ１およびＣ２の値を選択することにより、第１のフィルタ１０の通過帯域および第２のフィルタ２０の通過帯域の両方の整合条件を満足することができる。さらに、第２のフィルタ２０にはキャパシタＣ２を付加せず、第１のフィルタ１０にキャパシタＣ１を付加することもできる。
【００３６】
以上のように、実施例１によれば、付加インダクタＬ１１、Ｌ２１およびＬ２２を接続し、高抑圧化を図った場合において、整合回路３２を設けることにより、送信帯域と受信帯域との周波数間隔が１３０ＭＨｚと離れている場合も通過帯域の低損失化が可能となる。しかも、整合回路３２は整合用インダクタＬ３０およびキャパシタＣ１、Ｃ２で形成される単純な構造のため、小型化が可能となる。また、単純な構造のため、同じパッケージに付加インダクタＬ１１、Ｌ２１およびＬ２２と整合回路３２を実装した場合も、配線間のクロストークを抑制することができる。よって、高抑圧化を妨げられることもない。特に、第１のフィルタおよび第２のフィルタ２０がラダー型フィルタの場合は、相手帯域に減衰極を形成することができ、相手帯域の一層の高抑圧化が可能となる。付加インダクタＬ１１、Ｌ２１およびＬ２２は、第１のフィルタ１０および第２のフィルタ２０の少なくとも一方に付加されていれば、付加されたフィルタはその効果を発揮することができる。
【００３７】
また、付加インダクタＬ１１、Ｌ２１およびＬ２２は、第１のフィルタ１０および第２のフィルタ２０の少なくとも一方のフィルタの複数の並列共振子のすべてとグランドとの間に接続されることができる。これにより、相手帯域に形成する減衰極の減衰量を大きくすることができ、相手帯域の一層の高抑圧化が可能となる。
【００３８】
実施例１においては、キャパシタＣ２および整合用インダクタＬ３０を基板６０に集積化し、ＩＰＤ４２としているが、図１３に示す変形例２のように、ＩＰＤには整合用インダクタＬ３０は形成せず、キャパシタＣ２を基板６０に形成しＩＰＤ４３としても良い。図１３を参照に、図７（ａ）と同様に、基板６０上にＭＩＭキャパシタ６２、パッド６６、６９および配線６１が形成されている。変形例２では、整合用インダクタＬ３０は実施例２と同様に、積層パッケージ内に形成する。このように、キャパシタＣ１またはＣ２は第１のフィルタ１０および第２のフィルタ２０が形成された基板とは異なる基板上に形成することができる。また、付加インダクタＬ１１、Ｌ２１およびＬ２２の一部または全部を基板６０上に形成しても良い。このように、付加インダクタＬ１１、Ｌ２１およびＬ２２並びに整合用インダクタＬ３０の少なくともひとつは、キャパシタＣ１またはＣ２と同一基板上に形成することができる。以上のような集積化受動素子ＩＰＤを用いることにより、実装面積の縮小化が可能となり分波器の小型化が可能となる。
【実施例２】
【００３９】
実施例２は、キャパシタをＩＰＤで形成し、整合用インダクタは積層パッケージ内に形成した例である。図１２のように、整合回路３３は、整合用インダクタＬ３０に加え共通端子Ａｎｔと第１のフィルタ１０および第２のフィルタ２０の間にそれぞれキャパシタＣ１、Ｃ２を設けている。キャパシタＣ１およびＣ２はそれぞれ図１３と同様に、ＩＰＤとして形成されている。
【００４０】
図１４は、実施例２に係る分波器の積層パッケージ１００を示した図である。図１４（ａ）は積層パッケージ１００の断面摸式図である。積層パッケージ１００は、３ｍｍ×３ｍｍのパッケージであり、セラミック１０８が積層されている。ダイアタッチ面１０９にチップが実装される層が第１層１０１であり、以下第２層１０２、第３層１０３、第４層１０４が設けられている。第４層の底面１０５にはフットパターンが形成され、フットパターンより外部に信号及び電源が入出力される。各層には導体が埋め込まれたビア１０６および導体パターン１０７が形成されており、ビア１０６および導体パターン１０７によりチップとフットパターンとが電気的に接続される。付加インダクタの構成は整合用インダクタＬ３０の構成と同様でありあり、図示せず説明を省略する。
【００４１】
図１４（ｂ）は第１層１０１の上面（ダイアタッチ面）を示す図である。第１のフィルタ１０が形成されたチップ１２、第２のフィルタ２０が形成されたチップ２２、キャパシタＣ１が形成されたＩＰＤ４４ａおよびキャパシタＣ２が形成されたＩＰＤ４４ｂが搭載される位置を点線で示した。各チップはバンプ(図示せず)を用いダイアタッチ面に実装される。第１層１０１には導体で形成された線路パターン１３１、バンプパッド１３０、導体で埋め込まれたビア１３３が形成されている。第１端子Ｔ１はバンプパッド１３０ａを介し、第２端子Ｔ２は、バンプパッド１３０ｂを介し、それぞれ線路パターンＴ１Ｌ、Ｔ２Ｌに接続され、それぞれ、ビア１３３ａ、１３３ｂを通じ第４層１０４の底面１０５に形成された第１端子フットパターンＴ１Ｆおよび第２端子フットパターンＴ２Ｆに接続される。各グランド端子は、端子に近いビア１３３またはサイドキャステレーション１３２を介し底面１０５に形成されたグランドフットパターンＧｎｄＦに接続される。ＩＰＤ４４ａおよび４４ｂの共通端子Ａｎｔは線路パターンＡｎｔＬに接続されビア１２０に接続する。
【００４２】
図１４(ｃ)は第２層１０２の上面を示す図である。なお、図１４（ｃ）ないし図１４（ｄ）にはビア１３３、１３３ａ、１３３ｂは図示していない。第１層１０１のビア１２０は第２層１０２のビア１２０に接続する、ビア１２０は線路パターン１１３によりビア１２５に接続する。ビア１２５は第４層１０４の底面１０５の共通フットパターンＡｎｔＦに接続する。ビア１２０は線路パターン１１２によりビア１２１に接続する。ビア１２１は第３層１０３に接続する。
【００４３】
図１４（ｄ）は第３層１０３の上面を示す図である。ビア１２１は線路パターン１１４によりビア１２２に接続する。ビア１２２は第４層１０４に接続する。図１４（ｅ）は第４層１０４の上面を示す図である。ビア１２２は線路パターン１１５によりビア１２３に接続する。ビア１２３は第４層１０４の底面１０５に接続する。
【００４４】
図１４（ｆ）は第４層１０４の底面１０５を上から透視した図である。共通フットパターンＡｎｔＦ、第１端子フットパターンＴ１Ｆ、第２端子フットパターンＴ２ＦおよびグランドフットパターンＧｎｄＦが形成されている。ビア１２３はグランドフットパターンＧｎｄＦに接続する。これにより、共通端子とグランドとの間に接続する整合用インダクタが線路パターン１１２、１１４および１１５並びにビア１２１、１２２および１２３により形成される。
【００４５】
以上のように、付加インダクタおよび整合用インダクタの少なくとも一方を、チップ１２および１４が実装されたパッケージに設けることができる。インダクタをパッケージのセラミック材料、導電材料を使用して形成することによりＱの大きいインダクタを形成することができる。よって、低損失な分波器を得ることができる。
【００４６】
また、パッケージとして積層パッケージ１００を用い、付加インダクタおよび整合用インダクタの少なくとも一方を積層パッケージ１００が有する層１０２ないし１０４に形成された線路パターンで形成することができる。これにより、パッケージ内に簡単にインダクタを形成することができる。
【実施例３】
【００４７】
実施例３は整合回路３３のキャパシタを圧電薄膜共振子とした例である。図１５は実施例３に係る分波器５２の回路構成図でる。実施例２では、第１のフィルタ１０が形成されたチップ１４上に整合回路３３のキャパシタとして圧電薄膜共振子７２が形成されている。また、第１のフィルタ１０に並列共振子Ｐ１３が形成されていない。付加インダクタンスＬ１１、Ｌ２１およびＬ２２のインダクタンスは、それぞれ１．２ｎＨ、１．２ｎＨおよび１．１ｎＨである。その他の構成は実施例１の図６と同じであり、同じ部材は同じ符号を付し説明を省略する。
【００４８】
図１６は実施例２のチップ１４の上視図である。基板７０（例えばシリコン基板）上に、下部電極膜７５、窒化アルミニウム圧電膜(図示せず)、上部電極膜７４が形成されている。下部電極膜７５、圧電膜および上部電極膜７４が重なる領域がメンブレン領域７６であり、メンブレン領域下の基板７０には空隙(図示せず)が形成されている。Ｐ１１、Ｐ１２、Ｓ１１、Ｓ１２およびＳ１３は各共振子のメンブレン領域を表す。各メンブレン領域はお互いに下部電極膜７５または上部電極膜７４を用い接続されている。第１端子Ｔ１に接続するパッド７９は下部電極膜、グランドに接続するパッド７７は上部電極膜で形成される。直列共振子Ｓ１１と共通端子Ａｎｔに接続するパッド７８との間にはキャパシタＣ１として圧電薄膜共振子７２が形成される。このとき、圧電薄膜共振子７２の共振周波数は、第１のフィルタ１０の通過帯域外とすることが好ましい。
【００４９】
実施例３に係る分波器５２および先の比較例１の通過特性を測定した。図１７（ａ）は実施例３に係る分波器５０および比較例１に係る分波器５１の通過特性を示す図であり、図１７（ｂ）はその通過帯域付近の拡大図である。図１７（ａ）の左側の矢印、図１７（ｂ）の矢印で示したように、実施例３は実施例１と同様に、第１のフィルタ１０の通過帯域(相手帯域)での第２のフィルタ２０の減衰量が大きくなり、高抑圧化されている。また、第１のフィルタ１０の通過帯域での損失が低減している。さらに、図１７（ａ）の右側の矢印のように第２のフィルタ２０の通過帯域外の高周波側でも第１のフィルタ１０の減衰量が大きくなっている。これは、圧電薄膜共振子７２の反共振点が存在するためである。
【００５０】
図１８に示す変形例１のように、第１のフィルタ１０およびキャパシタＣ１を弾性表面波共振子８９で形成することもできる。図１８は、第１のフィルタ１０およびキャパシタＣ１を弾性表面波共振子で形成したチップ１８の上視図である。図中黒部は圧電基板８０上に形成されたアルミニウム等のパターンである。圧電基板８０上に、弾性表面波共振子Ｓ１１´、Ｓ１２´、Ｓ１３´、Ｐ１１´およびＰ１２´からなる第１のフィルタ１０ａが形成される。各弾性表面波共振子はインターディジタルトランスデューサＩＤＴとその両側に設けられた反射器Ｒ０で構成される。第１端子Ｔ１に接続されるパッド８５、グランドに接続されるパッド８７および共通端子Ａｎｔに接続されるパッド８８が形成される。パッド８８と共振子Ｓ１１´との間にキャパシタＣ１として、弾性表面波共振子８９が形成される。弾性表面波共振子８９の弾性表面波インターディジタルトランスデューサの電極指の間隔はラダー型フィルタを構成する弾性表面波共振子の電極指の間隔とは異なるように形成されている。これにより、弾性表面波共振子８９の共振周波数をラダー型フィルタの通過帯域外としている。弾性表面波共振子８９の代わりに、反射器を設けず弾性表面波インターディジタルトランスデューサとしてもよい。
【実施例４】
【００５１】
実施例４は第１のフィルタ１０は圧電薄膜共振子を用いたラダー型フィルタで構成し、整合回路３３のキャパシタＣ１を弾性表面波共振子８３で構成した例である。図１９は実施例４に係る分波器５４の回路構成図であり、図１５と同じ部材は同じ符号を付し説明を省略する。実施例４では、第１のフィルタ１０が形成されたチップ１６に整合回路３３のキャパシタとして弾性表面波共振子８３が形成される。図２０は第１のフィルタ１０および弾性表面波共振子８３が形成されたチップ１６の上視図である。圧電基板７０ａ上に圧電薄膜共振子からなる第１のフィルタ１０と弾性表面波共振子８３とが形成されている。第１のフィルタ１０の構成は図１６と同じであり説明を省略する。弾性表面波共振子８３は弾性表面波インターディジタルトランスデューサＩＤＴ１とその両側に設けられた反射器Ｒ１より構成される。
【００５２】
実施例３および実施例４のように、第１のフィルタ１０または第２のフィルタ２０を構成する並列共振子および直列共振子は、表面弾性波共振子または圧電薄膜共振子であり、整合回路を構成するキャパシタＣ１およびＣ２の少なくとも一方を、前記並列共振子および直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサまたは圧電薄膜共振子とすることができる。これにより、実装密度を低減することができる。
【００５３】
また、前記並列共振子および直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサまたは圧電薄膜共振子の共振周波数は、前記並列共振子および前記直列共振子を有するフィルタの通過帯域外とすることが好ましい。これにより、反共振点をフィルタの通過帯域外とすることにより、通過帯域外の減衰量を一層大きくすることができる。
【００５４】
整合回路のキャパシタは前記並列共振子および直列共振子と同じ基板上に形成される弾性表面波インターディジタルトランスデューサであることが好ましい。圧電薄膜共振子の共振周波数を変えるには圧電膜の膜厚を変える等製造工程が複雑になるが、弾性表面波ＩＤＴの共振周波数を変えるには電極指の周期を変えることで簡単に行えるためである。
【００５５】
よって、実施例３の変形例１のように、第１のフィルタ１０または第２のフィルタ２０を構成する並列共振子および直列共振子を表面弾性波共振子とし、キャパシタＣ１およびＣ２の少なくとも一方を、並列共振子および直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサとすることにより、製造工程を簡略化することができる。
【００５６】
一方、実施例４のように、第１のフィルタ１０または第２のフィルタ２０を構成する並列共振子および直列共振子は圧電薄膜共振子であり、整合回路を構成するキャパシタＣ１およびＣ２の少なくとも一方を、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサとすることができる。実施例４によれば、圧電薄膜共振子を用いたラダー型フィルタを用いることでフィルタ特性は向上し、キャパシタは弾性表面波ＩＤＴを用いることで弾性表面波ＩＤＴの共振周波数を容易に設定することができる。
【００５７】
実施例１ないし実施例４においては、送信帯域が１９２０〜１９８０ＭＨｚ、受信帯域が２１１０〜２１７０ＭＨｚの場合に用いる分波器を例に説明したが、この周波数に限られるものではない。
【００５８】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５９】
【図１】図１は分波器の構成を説明するための図である。
【図２】図２は従来例１に係る分波器の構成を示す図である。
【図３】図３は従来例２に係る分波器の構成を示す図である。
【図４】図４は従来例３に係る分波器の構成を示す図である。
【図５】図５は実施例１に係る分波器の構成を示す図である。
【図６】図６は実施例１に係る分波器の回路構成図である。
【図７】図７（ａ）は従来例１に係る分波器の集積化受動素子の上視図であり、図７（ｂ）はＭＩＭキャパシタの断面図である。
【図８】図８は比較例１に係る分波器の回路構成図である。
【図９】図９（ａ）は実施例１および比較例１に係る分波器の通過特性を示す図であり、図９（ｂ）は拡大図である。
【図１０】図１０は第１のフィルタの共通端子から見たインピーダンスを示す図である。図１０（ａ）は測定したフィルタの構成を示す図であり、図１０（ｂ）はスミスチャートである。
【図１１】図１１は第２のフィルタの共通端子から見たインピーダンスを示す図である。図１１（ａ）は測定したフィルタの構成を示す図であり、図１１（ｂ）はスミスチャートである。
【図１２】図１２は実施例１の変形例１に係る分波器の構成を示す図である。
【図１３】図１３は実施例１の変形例１に係る分波器の集積化受動素子の上視図である。
【図１４】図１４は実施例２に係る分波器の積層パッケージを示す図である。図１４（ａ）は断面摸式図、図１４（ｂ）は第１層の上視図、図１４（ｃ）は第２層の上視図、図１４（ｄ）は第３層の上視図、図１４（ｅ）は第４層の上視図、図１４（ｆ）は第４層の底面の上方からの透視図である。
【図１５】図１５は実施例３に係る分波器の回路構成図である。
【図１６】図１６は実施例３に係る分波器の第１のフィルタおよびキャパシタを形成したチップの上視図である。
【図１７】図１７（ａ）は実施例３および比較例１に係る分波器の通過特性を示す図であり、図１７（ｂ）は拡大図である。
【図１８】図１８は実施例３の変形例１に係る分波器の第１のフィルタおよびキャパシタを形成したチップの上視図である。
【図１９】図１９は実施例４に係る分波器の回路構成図である。
【図２０】図２０は実施例４に係る分波器の第１のフィルタおよびキャパシタを形成したチップの上視図である。
【符号の説明】
【００６０】
１０ 第１のフィルタ
１２、１４、１６、１８ チップ
２０ 第２のフィルタ
２２ チップ
３０、３０ａ、３０ｂ 整合回路
３２、３３、３４、３８整合回路
４２、４４、４４ａ、４４ｂ 集積化受動素子
６０ 基板
６１ 配線
６２ ＭＩＭキャパシタ
６４ スパイラルコイルインダクタ
７０、７０ａ 基板
７２ 圧電薄膜共振子
７４ 上部電極膜
７５ 下部電極膜
７６ メンブレン領域
７７、７８、７９ パッド
８０ 圧電基板
８３、８９ 弾性表面波共振子
８４ 配線
８５、８７、８８ パッド
１００ 積層パッケージ
１０１、１０２、１０３、１０４ 層
１０５ 第４層の底面
１０９ ダイアタッチ面
１１２、１１３、１１４、１１５、１３１ 線路パターン
１２０、１２１、１２２、１２３、１２４、１２５、１３３ ビア
１３０ バンプパッド
１３２ サイドキャステレーション
Ａｎｔ 共通端子
Ｔ１ 第１端子
Ｔ２ 第２端子
Ｃ１、Ｃ２ キャパシタ
Ｌ３０ 整合用インダクタ
Ｌ１０、Ｌ１１、Ｌ２０、Ｌ２１、Ｌ２２ 付加インダクタ
Ｓ１１、Ｓ１２、Ｓ１３ 直列共振子
Ｓ２１、Ｓ２２、Ｓ２３ 直列共振子
Ｐ１１、Ｐ１２、Ｐ１３ 並列共振子
Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４ 並列共振子
ＡｎｔＦ、Ｔ１Ｆ、Ｔ２Ｆ、ＧｎｄＦ フッドパッド
ＩＤＴ インターディジタルトランスデューサ
Ｒ０ 反射器
【特許請求の範囲】
【請求項１】
共振端子に接続された第１のフィルタと、
前記共通端子に接続された第２のフィルタと、
前記第１のフィルタおよび前記第２のフィルタの少なくとも一方とグランドとの間に接続された付加インダクタと、
前記共通端子と前記グランドとの間に接続された整合用インダクタと、
前記共通端子と前記第１のフィルタおよび前記第２のフィルタの少なくとも一方との間に接続されたキャパシタと、を具備することを特徴とする分波器。
【請求項２】
前記付加インダクタの接続した前記第１のフィルタおよび前記第２のフィルタの少なくとも一方は、並列共振子および直列共振子を有するラダー型フィルタであり、
前記付加インダクタは前記並列共振子と前記グランドとの間に接続されることを特徴とする請求項１記載の分波器。
【請求項３】
前記付加インダクタは、複数の前記並列共振子のすべてと前記グランドとの間に接続されることを特徴とする請求項２記載の分波器。
【請求項４】
前記キャパシタは前記第１のフィルタおよび前記第２のフィルタが形成された基板とは異なる基板上に形成されることを特徴とする請求項１から３のいずれか一項記載の分波器。
【請求項５】
前記付加インダクタおよび前記整合用インダクタの少なくとも一方は、前記キャパシタと同一基板上に形成されることを特徴とする請求項４記載の分波器。
【請求項６】
前記並列共振子および前記直列共振子は表面弾性波共振子および圧電薄膜共振子のいずれか一方であることを特徴とする請求項２または３記載の分波器。
【請求項７】
前記並列共振子および前記直列共振子は、表面弾性波共振子および圧電薄膜共振子の少なくとも一方であり、
前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサおよび圧電薄膜共振子の少なくとも一方であることを特徴とする請求項６記載の分波器。
【請求項８】
前記並列共振子および前記直列共振子は表面弾性波共振子であり、
前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサあることを特徴とする請求項７記載の分波器。
【請求項９】
前記並列共振子および前記直列共振子は圧電薄膜共振子であり、
前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサあることを特徴とする請求項７記載の分波器。
【請求項１０】
前記弾性表面波インターディジタルトランスデューサおよび前記圧電薄膜共振子の少なくとも一方の共振周波数は、前記並列共振子および前記直列共振子を有する前記ラダー型フィルタの通過帯域外であることを特徴とする請求項６から９のいずれか一項記載の分波器。
【請求項１１】
前記付加インダクタおよび前記整合用インダクタの少なくとも一方は、前記第１のフィルタが形成されたチップおよび前記第２のフィルタが形成されたチップが実装されたパッケージに設けられることを特徴とする請求項１から１０のいずれか一項記載の分波器。
【請求項１２】
前記パッケージは積層パッケージであり、前記付加インダクタおよび前記整合用インダクタの少なくとも一方は前記積層パッケージが有する層に形成された線路パターンであることを特徴とする請求項１１記載の分波器。
【請求項１】
共振端子に接続された第１のフィルタと、
前記共通端子に接続された第２のフィルタと、
前記第１のフィルタおよび前記第２のフィルタの少なくとも一方とグランドとの間に接続された付加インダクタと、
前記共通端子と前記グランドとの間に接続された整合用インダクタと、
前記共通端子と前記第１のフィルタおよび前記第２のフィルタの少なくとも一方との間に接続されたキャパシタと、を具備することを特徴とする分波器。
【請求項２】
前記付加インダクタの接続した前記第１のフィルタおよび前記第２のフィルタの少なくとも一方は、並列共振子および直列共振子を有するラダー型フィルタであり、
前記付加インダクタは前記並列共振子と前記グランドとの間に接続されることを特徴とする請求項１記載の分波器。
【請求項３】
前記付加インダクタは、複数の前記並列共振子のすべてと前記グランドとの間に接続されることを特徴とする請求項２記載の分波器。
【請求項４】
前記キャパシタは前記第１のフィルタおよび前記第２のフィルタが形成された基板とは異なる基板上に形成されることを特徴とする請求項１から３のいずれか一項記載の分波器。
【請求項５】
前記付加インダクタおよび前記整合用インダクタの少なくとも一方は、前記キャパシタと同一基板上に形成されることを特徴とする請求項４記載の分波器。
【請求項６】
前記並列共振子および前記直列共振子は表面弾性波共振子および圧電薄膜共振子のいずれか一方であることを特徴とする請求項２または３記載の分波器。
【請求項７】
前記並列共振子および前記直列共振子は、表面弾性波共振子および圧電薄膜共振子の少なくとも一方であり、
前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサおよび圧電薄膜共振子の少なくとも一方であることを特徴とする請求項６記載の分波器。
【請求項８】
前記並列共振子および前記直列共振子は表面弾性波共振子であり、
前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサあることを特徴とする請求項７記載の分波器。
【請求項９】
前記並列共振子および前記直列共振子は圧電薄膜共振子であり、
前記キャパシタは、前記並列共振子および前記直列共振子と同じ基板上に形成された弾性表面波インターディジタルトランスデューサあることを特徴とする請求項７記載の分波器。
【請求項１０】
前記弾性表面波インターディジタルトランスデューサおよび前記圧電薄膜共振子の少なくとも一方の共振周波数は、前記並列共振子および前記直列共振子を有する前記ラダー型フィルタの通過帯域外であることを特徴とする請求項６から９のいずれか一項記載の分波器。
【請求項１１】
前記付加インダクタおよび前記整合用インダクタの少なくとも一方は、前記第１のフィルタが形成されたチップおよび前記第２のフィルタが形成されたチップが実装されたパッケージに設けられることを特徴とする請求項１から１０のいずれか一項記載の分波器。
【請求項１２】
前記パッケージは積層パッケージであり、前記付加インダクタおよび前記整合用インダクタの少なくとも一方は前記積層パッケージが有する層に形成された線路パターンであることを特徴とする請求項１１記載の分波器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００７−６０４１１（Ｐ２００７−６０４１１Ａ）
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願番号】特願２００５−２４４６４３（Ｐ２００５−２４４６４３）
【出願日】平成１７年８月２５日（２００５．８．２５）
【出願人】（３９８０６７２７０）富士通メディアデバイス株式会社 (198)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願日】平成１７年８月２５日（２００５．８．２５）
【出願人】（３９８０６７２７０）富士通メディアデバイス株式会社 (198)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]