半導体装置および半導体装置の製造方法
【課題】支持基板上に絶縁膜を介して半導体素子を搭載した半導体装置において、絶縁膜の絶縁性能が改善された半導体装置およびその製造方法を提供する。
【解決手段】
半導体装置は、支持基板と、支持基板上に設けられた第１の金属層と、第１の金属層上に設けられた絶縁体層と、絶縁体層上に第２の金属層を介して設けられ半導体膜と、を含む。絶縁体層と第１の金属層との間および絶縁体層と第２の金属層との間にはそれぞれ金属酸化物導電体層が設けられている。
【解決手段】
半導体装置は、支持基板と、支持基板上に設けられた第１の金属層と、第１の金属層上に設けられた絶縁体層と、絶縁体層上に第２の金属層を介して設けられ半導体膜と、を含む。絶縁体層と第１の金属層との間および絶縁体層と第２の金属層との間にはそれぞれ金属酸化物導電体層が設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に発光素子を含む半導体発光装置に関する。
【従来技術】
【０００２】
自動車用のヘッドランプの光源として、ハロゲンランプやメタルハライドランプを用いたものが一般的であるが、近年、低消費電力、長寿命といった特長を持つＬＥＤ（発光ダイオード）を自動車のヘッドランプ用光源として採用する動きが広がりつつある。自動車のヘッドランプ等の比較的高い光出力が要求される用途向けに複数のＬＥＤをアレイ化した発光装置が提案されている。一方、発光装置の高出力化に伴ってＬＥＤから発せられる熱量も増加し、これによる効率低下および半導体膜の劣化等が問題となる。これを解決するために半導体膜の結晶成長に用いられる比較的熱伝導率の低いサファイア基板等の成長用基板を除去し、これに代えて比較的熱伝導率の高い材料からなる支持基板を半導体膜に接合する構成がとられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３５９４０２号公報
【特許文献２】特開２００５−３０３２９５号公報
【特許文献３】特開２０１０−４５４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数の発光素子をアレイ化した半導体発光装置は、例えば半導体膜と支持基板とを金属接合層を介して貼り合わせて作製される。複数の発光素子を直列接続する場合、発光素子を互いに電気的に分離する必要があることから、半導体膜の裏面に設けられる裏面電極と金属接合層との間にＳｉＯ２等からなる絶縁膜を設ける必要がある。
【０００５】
ＳｉＯ２等からなる絶縁膜中にはピンホールと呼ばれる微細な貫通孔が複数存在することが知られている。ピンホールは、絶縁膜の成膜条件等によってその発生状況は変化するもののこれを完全に排除することは困難である。絶縁膜に隣接する金属接合層または裏面電極を構成する金属は、電界の影響を受けてピンホール内を移動し得る。すなわち、絶縁膜に隣接する金属のマイグレーションによって絶縁膜中にピンホールを介した電流リークパスが形成され得る。絶縁膜中にリークパスが形成されると、直列接続された発光素子のいくつかは光出力が低下し、若しくは非発光となるおそれがある。
【０００６】
絶縁膜中おけるリークパスの形成を回避する手法としては、絶縁膜を互いに異なる絶縁材料からなる複数の層で構成することが考えられる。この場合、下層と上層の材料が異なる故、下層で生じたピンホールは上層に伝搬しにくく、ピンホールを絶縁膜の厚さ方向において不連続とすることができる。しかしながら、絶縁膜を互いに異なる材料からなる複数の層で構成した場合、各層の熱膨張率差に起因して熱ストレス印加時に絶縁膜にクラックや剥離が生じ得る。絶縁膜にクラックや剥離が生じると、絶縁膜の絶縁機能が損なわれ、半導体発光装置に深刻な影響を及ぼすこととなる。このような問題は、素子間の絶縁が必要とされる他の半導体装置（例えばトランジスタアレイ）においても共通である。
【０００７】
本発明は、上記した点に鑑みてなされたものであり、支持基板上に絶縁膜を介して半導体素子を搭載した半導体装置において、絶縁膜の絶縁性能が改善された半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、支持基板と、前記支持基板上に設けられた第１の金属層と、前記第１の金属層上に設けられた絶縁体層と、前記絶縁体層上に第２の金属層を介して設けられ半導体膜と、を含み、前記絶縁体層と前記第１の金属層との間および前記絶縁体層と前記第２の金属層との間にはそれぞれ金属酸化物導電体層が設けられていることを特徴としている。
【０００９】
また、本発明に係る半導体装置の製造方法は、成長用基板上に半導体膜を形成する工程と、前記半導体膜上に金属電極を形成する工程と、前記金属電極の上に第１の金属酸化物導電体層を形成する工程と、前記第１の金属酸化物導電体層の上に絶縁体層を形成する工程と、前記絶縁体層の上に第２の金属酸化物導電体層を形成する工程と、前記第２の金属酸化物導電体層に金属接合層を介して支持基板を形成する工程と、前記成長用基板を除去する工程と、を含むことを特徴としている。
【発明の効果】
【００１０】
本発明に係る半導体装置によれば、絶縁体層を挟む金属酸化物導電体層が、絶縁体層に生じたピンホール内への第１および第２の金属層を構成する金属の侵入（マイグレーション）を妨げるように作用するので、ピンホールを介したリークパスの発生が抑制され、絶縁体層の絶縁性能および耐電圧性能を改善することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）は本発明の実施例に係る半導体発光装置の構成を示す上面図である。図１（ｂ）は本発明の実施例に係る半導体発光装置の等価回路図である。
【図２】図１（ａ）における２−２線に沿った断面図である。
【図３】図３（ａ）は比較例に係る半導体発光装置の構成を示す断面図である。図３（ｂ）は、本発明の実施例に係る半導体発光装置の構成を示す断面図である。
【図４】図４（ａ）および図４（ｂ）は、本発明の実施例に係る金属酸化物導電を構成するＩＴＯの表面構造を示す図である。
【図５】図５（ａ）〜（ｃ）は本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。
【図７】図７（ａ）〜（ｃ）は本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。
【図８】図８（ａ）および（ｂ）は、絶縁体層の評価に使用されたテストピースの構成を示す断面図である。
【図９】絶縁体層の評価方法を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例について図面を参照しつつ説明する。尚、各図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【００１３】
図１（ａ）は、本発明の実施例に係る半導体発光装置１の構成を示す平面図、図１（ｂ）は、本発明の実施例に係る半導体発光装置１の等価回路図、図２は、図１（ａ）における２−２線に沿った断面図である。
【００１４】
半導体発光装置１は支持基板６０上に互いに直列接続された複数の発光素子１００ａ〜１００ｄが設けられたＬＥＤアレイを構成する。すなわち、発光素子１００ａ〜１００ｄは、支持基板６０上に一列に並んでおり、導体配線８０によって一方の発光素子のカソードが隣接する他方の発光素子のアノードに接続されている。終端に位置する発光素子１００ａのアノードおよび発光素子１００ｄのカソードは、それぞれ給電パッド１１０および１１１に接続されている。尚、図１（ａ）および図１（ｂ）において４つの発光素子１００ａ〜１００ｄが示されているが、発光素子の数量は適宜変更することが可能である。
【００１５】
半導体膜１０は、例えばＧａＮ系半導体からなるｎ型半導体層、活性層、ｐ型半導体層を積層して構成され、発光ダイオードを構成する。ｎ型半導体層は光取り出し面となる半導体膜１０の上面側に配置され、ｐ型半導体層は光反射面となる半導体膜１０の下面側に配置される。
【００１６】
半導体膜１０の下面には反射電極２０が設けられる。反射電極２０は、半導体膜１０に対して駆動電流を供給する電極として機能するとともに半導体膜１０から発せられた光を光取り出し面側に向けて反射する光反射面を形成する。反射電極２０は、半導体膜１０とオーミック接触し得る例えばＩＴＯ（スズドープ酸化インジウム）等からなるコンタクト層２１と、Ａｇ等の反射率の高い金属からなる光反射層２２とを積層して構成される。尚、反射電極２０の構成はこれに限定されるものではなく、反射率の高い他の金属、例えばＡｌ、Ｒｈまたはこれらを含む合金で光反射層２２を構成してもよい。また、反射電極２０は、半導体膜１０に対してオーミック接触し得る金属層と反射率の高い金属層とを積層したものであってもよく、またオーミック接触性と光反射性を兼ね備えた単一の金属層により構成されていてもよい。
【００１７】
キャップ層３０は光反射層２２を構成するＡｇ膜の酸化を防止することにより光反射層２２の反射率低下を防止するとともにＡｇのマイグレーションを防止するためのものである。キャップ層３０は例えば、光反射層２２側からＴｉ層３１、Ｐｔ層３２、Ｔｉ層３３を順次積層して構成される。
【００１８】
絶縁体層４０は、例えばＳｉＯ２等の絶縁体からなり、支持基板６０上に搭載された発光素子１００ａ〜１００ｄの各々を電気的に分離する。発光素子１００ａ〜１００ｄは、半導体膜１０の裏面側に反射電極層２０および導電性のキャップ層３０を有する故、導電体の上にこれらの発光素子を並置するとアノードが互いに電気的に接続されることとなり、直列接続が不可能となる。絶縁膜４０上に発光素子１００ａ〜１００ｄを並置することにより各発光素子は電気的に分離される。
【００１９】
絶縁体層４０は、ＩＴＯ（スズドープ酸化インジウム）等の金属酸化物導電体からなる金属酸化物導電体層４１ａおよび４１ｂの間に設けられている。すなわち、キャップ層３０と絶縁体層４０との間および後述する接合層５０と絶縁体層４０との間にはそれぞれ金属酸化物導電体層４１ａ、４１ｂが介在している。このように、本実施例に係る半導体発光装置１において、支持基板６０と発光素子１００ａ〜１００ｄとの間にはＩＴＯ層−ＳｉＯ２層−ＩＴＯ層からなる積層構造が介在し、絶縁体層４０が直接金属層と接しない構成となっている。絶縁体層４０の層厚は３００ｎｍ程度であり、金属酸化物導電体層４１ａ、４１ｂの層厚はそれぞれ２００ｎｍ程度である。尚、絶縁体層４０は、ＳｉＯ２以外の他の絶縁体、例えば、Ｓｉ３Ｎ４やＳｉＯＮ等により構成されていてもよい。
【００２０】
支持基板６０は、半導体膜１０の結晶成長に用いられるサファイア基板等の成長用基板よりも熱伝導率の高い材料、例えばＳｉにより構成される。支持基板６０は、半導体発光装置１の製造工程および最終製品への組み付け工程におけるハンドリングに耐え得る機械的強度を備えていることを要する。支持基板６０の材料は、特に限定されるものではなく、半導体発光装置１の実装形態、使用環境、耐久性などを考慮して適宜選択することが可能である。他の材料として、例えばＣｕなどの金属、ＳｉＣなどの半導体、アルミナセラミックス等の絶縁体などが挙げられる。支持基板６０は接合層５０を介して金属酸化物導電体層４１ｂに接合される。
【００２１】
接合層５０は、金属酸化物導電体層４１ｂ上に設けられるＴｉ層５１、Ｐｔ層５２、Ａｕ層５３と、支持基板６０上に設けられる共晶接合層としてのＡｕＳｎ層５４により構成される。尚、接合層５０の構成は、これに限定されるものではなく、支持基板６０と金属酸化物導電体層４１ｂとの接合を適切に行うことのできるものであればよく、例えば支持基板６０の材料等に応じて適宜選択することができる。
【００２２】
支持基板６０上に絶縁体層４０およびこれを挟持する金属酸化物導電体層４１ａ、４１ｂを介して搭載された発光素子１００ａ〜１００ｄは、導体配線８０によって直列接続される。導体配線８０は、発光素子１００ａのカソード（ｎ型半導体層）と、発光素子１００ｂのアノード（ｐ型半導体層）とを電気的に接続する。導体配線８０は、ｎ型半導体層が表出している発光素子１００ａの上面から発光素子１００ａの側面、絶縁体層４０の表面、および隣接する発光素子１００ｂの側面に沿って伸長し、発光素子１００ｂの反射電極２０に達している。発光素子のアノードとカソードが短絡しないように、金属酸化物導電体層４１ａは、部分的に除去されて、これによって露出した絶縁体層４０の表面上を導体配線８０が通っている。発光素子１００ｂ−１００ｃ間および発光素子１００ｃ−１００ｄ間についても同様である。
【００２３】
保護膜７０は、ＳｉＯ２等の絶縁体からなり、発光素子の一方の側面を被覆するように設けられる。保護膜７０は、発光素子の側面と導体配線８０との間に介在し、導体配線８０によるアノード−カソード間の短絡を防止する。
【００２４】
図３（ａ）は、金属酸化物導電体層を有しない比較例に係る半導体発光装置１ａの構成を示す断面図である。すなわち、半導体発光装置１ａにおいてＳｉＯ２等からなる絶縁体層４０Ｘは金属層であるキャップ層３０および接合層５０と直接接している。金属酸化物導電体層を有しない点以外は上記した本発明の実施例に係る半導体発光装置１と同様である。
【００２５】
絶縁体層４０Ｘには、自身を貫通する複数のピンホール２００が存在する。絶縁体層４０Ｘに隣接するキャップ層３０および接合層５０を構成する金属は、ピンホール２００内を移動して、絶縁膜４０Ｘ内にリークパスを形成する。図３（ａ）に示すように、発光素子１００ａおよび発光素子１００ｂの各々の下方に発生したピンホール２００に起因してこれらの発光素子の間にリークパス（破線矢印で示されている）が形成されると、少なくとも発光素子１００ａの発光強度が低下し、若しくは非発光となる。また、リーク電流の大きさによっては絶縁体層４０Ｘが破壊され、発光装置全体にダメージが波及する場合もある。尚、半導体発光装置１ａの構成によれば、支持基板６０自体に駆動電流が流れることはないものの、支持基板６０には所定の電位（例えばアース電位）が与えられて使用されることが想定され、これによって絶縁体層４０Ｘに電界が生じる故、ピンホール２００を介した金属原子のマイグレーションは起こり得る。
【００２６】
一方、図３（ｂ）は、本発明の実施例に係る半導体発光装置１を示す断面図である。半導体発光装置１においてＳｉＯ２等からなる絶縁体層４０は、ＩＴＯ等からなる金属酸化物導電体層４１ａと４１ｂとの間に挟まれており、絶縁体層４０とキャップ層３０との間および絶縁体層４０と接合層５０と間にそれぞれ、金属酸化物導電体層４１ａと４１ｂが介在している。絶縁体層４０には、図３（ａ）に示す比較例の場合と同様、複数のピンホール２００が生じ得る。金属酸化物導電体層４１ａおよび４１ｂは、キャップ層３０および接合層５０を構成する金属のピンホール２００内への侵入を防止するマイグレーション防止層として機能する。これにより、ピンホール２００を介したリークパスの発生を防止することが可能となる。
【００２７】
金属酸化物導電体層４１ａおよび４１ｂは、ＩＴＯ等の金属酸化物により構成される故、それ自身がマイグレーションを生じることはない。また、絶縁体層４０と金属酸化物導電体層４１ａおよび４１ｂは、異種材料で構成されているので、層間を跨いでピンホールが伝搬することはなく、ＩＴＯ層−ＳｉＯ２層−ＩＴＯ層からなる積層構造全体を貫通するピンホールが生じることはない。
【００２８】
ここで、絶縁体層４０と、これに隣接する金属酸化物導電体層４１ａおよび４１ｂとは、異種材料によって構成される故、各層間の熱膨張率差が問題となる。ここで、図４（ａ）および（ｂ）は、金属酸化物導電体層４１ａおよび４１ｂを構成するＩＴＯの表面構造を示す図である。尚、図４（ａ）は、ＩＴＯの層厚を１２０ｎｍとした場合、図４（ｂ）は４５０ｎｍとした場合を示している。図４（ａ）および（ｂ）に示すように、ＩＴＯは多数の結晶粒（グレイン）の集合体として成膜される。グレインとグレインの境界部は比較的結晶性が低くやわらかい。このため、絶縁体層４０を構成するＳｉＯ２とＩＴＯとの間の熱膨張率差に起因して生じる熱応力は、このグレイン間の低結晶部で吸収される。すなわち、ＩＴＯのグレイン間に存在する低結晶部は、絶縁体層４０と金属酸化物導電体層４１ａおよび４１ｂとの各界面において生じる熱応力を緩和させる機能を持つ。このように、金属酸化物導電体層４１ａ、４１ｂ自体が熱応力を緩和する応力緩和層として機能するので、絶縁体層４０と金属酸化物導電体層４１ａ、４１ｂとの熱膨張率差に起因する剥離やクラックの問題は、実質的に解消されることとなる。
【００２９】
上記した金属酸化物導電体層によるマイグレーション防止機能および応力緩和機能は、ＩＴＯ以外の他の金属酸化物導電体によっても実現することが可能である。例えば、ＺＴＯ（Zinc Tin Oxide：Zn2SnO4）、ＩＺＯ（インジウムドープ酸化亜鉛）、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）、ＡＴＯ（アンチモンドープ酸化スズ）、ＦＴＯ（フッ素ドープ酸化スズ）等のスズまたは亜鉛を含む２種以上の元素からなる混合物の酸化物が好適である。２種以上の元素からなる混合物を含むことにより、グレイン間の低結晶部が顕著に現われ、金属酸化物導電体層４２の応力緩和機能を高めることができる。
【００３０】
次に、上記した構成を有する本発明の実施例に係る半導体発光装置１の製造方法を図５〜図７を参照しつつ説明する。
【００３１】
（半導体膜の形成）
半導体膜１０の成長用基板として使用するサファイア基板９０を用意する。有機金属気相成長法（MOCVD: Metal Organic Chemical Vapor Deposition）によりサファイア基板９０上にAlxInyGazN（0≦x≦1、0≦y≦1、0≦z≦1、x + y + z = 1）かららなるｎ型半導体層、活性層、ｐ型半導体層を順次積層して半導体膜１０を形成する。活性層は、InGaN井戸層とGaN障壁層とかなるペアを繰り返し積層する多重量子井戸構造を有していてもよい（図５（ａ））。
【００３２】
尚、Ｖ族原料としてアンモニア（ＮＨ３）を使用し、III族原料としてトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）の有機金属を使用することができる。また、ｎ型のドーパントとしてシラン（ＳｉＨ４）、ｐ型のドーパントとしてＣｐ２Ｍｇ（ジクロペンタマグネシウム）を使用することができる。
【００３３】
（反射電極の形成）
スパッタ法などにより、コンタクト層２１を構成する厚さ５０ｎｍ程度のＩＴＯ膜を半導体膜１０のｐ型半導体層上に成膜する。続いて、このＩＴＯ膜を個々の発光素子に対応させるべく、エッチング法やリフトオフ法などによりパターニングする。その後、酸素を含む雰囲気中で、約６００℃の熱処理を行って、ＩＴＯ膜を結晶化させるとともにＩＴＯ膜と半導体膜１０との間でオーミック接触を形成する。これにより、半導体膜１０上にコンタクト層２１が形成される。
【００３４】
次に、スパッタ法などにより半導体膜１０上においてコンタクト層２１を覆うように光反射層２２を構成する厚さ２００ｎｍ程度のＡｇ膜を形成する。続いてＡｇ膜を個々の発光素子に対応させるべく、エッチング法やリフトオフ法などによりパターニングする。これらの処理によって半導体膜１０上にコンタクト層２１および光反射層２２からなる反射電極２０が形成される（図５（ｂ））。
【００３５】
（キャップ層の形成）
スパッタ法などにより、半導体膜１０上において反射電極２０を覆うようにＴｉ層３１（厚さ１００ｎｍ）、Ｐｔ層３２（厚さ１００ｎｍ）、Ｔｉ層３３（厚さ２００ｎｍ）をこの順序で積層してキャップ層３０を形成する（図５（ｃ））。
【００３６】
（金属酸化物導電体層および絶縁体層の形成）
スパッタ法などにより、金属酸化物導電体層４１ｂを構成する厚さ２００ｎｍ程度のＩＴＯ膜をキャップ層３０上に形成する。
【００３７】
次に、スパッタ法などにより絶縁体層４０を構成する厚さ３００ｎｍ程度のＳｉＯ２膜を金属酸化物導電体層４１ｂ上に形成する。
【００３８】
次にスパッタ法などにより金属酸化物導電体層４１ａを構成する厚さ２００ｎｍ程度のＩＴＯ膜を絶縁体層４０上に形成する。
【００３９】
これらの処理によって、ＩＴＯ層−ＳｉＯ２層−ＩＴＯ層からなるマイグレーション防止構造を備えた絶縁層が形成される。尚、金属酸化物導電体層４１ａおよび４１ｂを構成するＩＴＯ膜に対しては、ＩＴＯを電極材料として用いる場合に通常実施されるＩＴＯの結晶化促進のための熱処理を行うことを要しない（図６（ａ））。尚、金属酸化物導電体層４１ａ、４１ｂを構成するＩＴＯに対する熱処理を省くことにより、金属酸化物導電体層４１ｂ、絶縁体層４０、金属酸化物導電体層４１ａをスパッタ装置内で連続的に形成することが可能となる。
【００４０】
（接合層の形成）
スパッタ法などにより、接合層５０を構成するＴｉ層５１（厚さ約１００ｎｍ）、Ｐｔ層５２（厚さ約２００ｎｍ）、Ａｕ層５３（厚さ約２００ｎｍ）を金属酸化物導電体層４１ａ上に順次形成する（図６（ｂ））。
【００４１】
（支持基板の接合）
支持基板６０を構成するＳｉ基板を用意する。支持基板６０の表面に、スパッタ法などにより共晶接合層としてのＡｕＳｎ層５４を形成する。サファイア基板９０側のＡｕ層５３と支持基板６０側のＡｕＳｎ層５４とを密着させて熱圧着により支持基板６０を接合する（図６（ｃ））。
【００４２】
（成長用基板の除去）
レーザリフトオフによりサファイア基板９０を剥離する。レーザ光源としてエキシマレーザを使用することができる。サファイア基板９０の裏面側から照射されたレーザは、サファイア基板９０と半導体膜１０との界面近傍におけるＧａＮを金属ＧａとＮ２ガスに分解する。これにより、サファイア基板９０が半導体膜１０から剥離する（図７（ａ））。
【００４３】
（発光素子の分割）
サファイア基板９０を除去することにより表出した半導体膜１０（ｎ型半導体層）の表面に発光素子の分割ラインに沿った開口を有するレジストマスク（図示せず）を形成する。続いて、上記レジストマスクを介して半導体膜１０にＣｌ２プラズマによるドライエッチング処理を施すことにより半導体膜１０に素子分割ラインに沿った分割溝（ストリート）を形成し、分割溝（ストリート）の底面において、コンタクト層２１およびキャップ層３０を露出させる。
【００４４】
続いて、ドライエッチングにより分割溝（ストリート）の底面において露出したキャップ層３０を除去し、さらにその下の金属酸化物導電体層４１aを除去する。これにより、半導体膜１０の表面から絶縁体層４０に達する分割溝（ストリート）１１が形成され、発光素子の各々が分割・区画される。金属酸化物導電体層４１ａも発光素子とともに分割・区画されるので、各発光素子は互いに電気的に分離される。後に形成される導体配線８０によって発光素子を直列接続し得るように、分割溝１１内においてコンタクト層２１の上面を露出させておく（図７（ｂ））。
【００４５】
（導体配線の形成）
分割溝（ストリート）１１を形成することにより表出した発光素子の側面を被覆する保護膜７０を形成する。保護膜７０は、例えばＣＶＤ法やスパッタ法によりＳｉＯ２膜を堆積させた後、リフトオフ法などによりパターニングすることにより形成される。
【００４６】
次に、分割された発光素子の各々を直列接続するための導体配線８０を形成する。導体配線８０は、例えば、発光素子１００ａ上面において表出しているｎ型半導体層と、発光素子１００ｂのコンタクト層２１とを接続するように形成される。導体配線８０は、例えばＴｉ（厚さ１ｎｍ）、Ａｌ（厚さ２．５μｍ）、Ｔｉ（厚さ２００ｎｍ）、Ｐｔ（厚さ２００ｎｍ）、Ａｕ（厚さ５００ｎｍ）をこの順で堆積させた後、リフトオフ法などによりパターニングすることにより形成される（図７（ｃ））。
【００４７】
以上の各工程を経ることにより半導体発光装置が完成する。
【００４８】
本発明者らは、本発明の実施例に係る半導体発光装置１に設けられたＩＴＯ層−ＳｉＯ２層−ＩＴＯ層からなる積層構造の絶縁性能および耐電圧性能の評価を行った。評価にあたり、以下の２種類のテストピースを作成した。
【００４９】
図８（ａ）は、本発明の実施例に係る半導体発光装置１に設けられたＩＴＯ層−ＳｉＯ２層−ＩＴＯ層からなる積層構造を再現したテストピースＡの断面図である。すなわち、テストピースＡは、サファイア基板２００上にＡｇ層２０１（厚さ１５０ｎｍ）、Ｔｉ膜２０２（厚さ２００ｎｍ）からなる下部電極２０３を形成し、下部電極２０３上にＩＴＯ層４０１ａ（厚さ２００ｎｍ）、ＳｉＯ２層４００（厚さ３００ｎｍ）、ＩＴＯ層４０１ｂ（厚さ２００ｎｍ）を順次積層し、ＩＴＯ層４０１ｂ上にＡｌからなる上部電極２０４を形成したものである。
【００５０】
尚、ＳｉＯ２層４００は、スパッタ法により形成した。成膜温度２００℃、到達真空度４×１０−４Ｐａ、成膜圧力０．１Ｐａとし、スパッタ処理に使用したＡｒガスとＯ２ガスの比率を９５：５とした。電極へのアクセスを容易とするために、ＩＴＯ層４０１ａ、４０１ｂおよびＳｉＯ２層４００を部分的に除去して下部電極２０３の一部を露出させた。
【００５１】
図８（ｂ）は、ＩＴＯ層を有しない比較例に係るテストピースＢの断面図である。すなわち、テストピースＢは、サファイア基板２００上にＡｇ層２０１（厚さ１５０ｎｍ）、Ｔｉ層２０２（厚さ２００ｎｍ）からなる下部電極２０３を形成し、下部電極２０３上にＳｉＯ２層４００Ｘ（厚さ３００ｎｍ）を形成し、ＳｉＯ層４００Ｘ上にＡｌからなる上部電極２０４を形成したものである。
【００５２】
尚、ＳｉＯ２層４００Ｘは、スパッタ法により形成した。成膜温度２００℃、到達真空度４×１０−４Ｐａ、成膜圧力０．１Ｐａとし、スパッタ処理に使用したＡｒガスとＯ２ガスの比率を９５：５とした。すなわち、テストピースＡおよびＢにおいてＳｉＯ２の成膜条件は同一である。電極へのアクセスを容易とするために、ＳｉＯ２層４００Ｘを部分的に除去することにより、下部電極２０３の一部を露出させた。
【００５３】
テストピースＡおよびＢのそれぞれについて、ＳｉＯ２層４００および４００Ｘの絶縁性能を評価した。図９は、その試験方法を示したものである。尚、図９においては、テストピースＡを試験する場合が例示されているが、テストピースＢを試験する場合も同様である。下部電極２０３と上部電極２０４に当接させたプローブ５００を介してＳｉＯ２層４００および４００Ｘに１００Ｖ印加した。リークパス上に設けられた電流計５０１を用いてリーク電流の大きさをモニタした。テストピースＡおよびＢのそれぞれについて、１００Ｖ印加時におけるリーク電流が顕著に大きいものの割合（絶縁不良率）を調査した。表１の左欄にその結果を示す。テストピースＡにおいて絶縁不良率は０％であった。一方、テストピースＢにおいて絶縁不良率は５０％であった。
【００５４】
次に、ＳｉＯ２層４００および４００Ｘの耐電圧性能を評価した。具体的には、図９に示す試験回路において、ＳｉＯ２層４００および４００Ｘに印加する電圧を徐々に上昇させて、ＳｉＯ２層４００および４００Ｘが絶縁破壊に至る電界強度（絶縁破壊耐量）を測定した。表１の右欄にテストピースＡおよびＢのそれぞれの絶縁破壊耐量の平均値を示す。テストピースＡにおいてＳｉＯ２層４００の絶縁破壊耐量の平均値は３．３ＭＶ／ｃｍであった。一方、テストピースＢにおいてＳｉＯ２層４００Ｘの絶縁破壊耐量の平均値は、０．３ＭＶ／ｃｍであった。
【００５５】
【表１】
以上の結果より、ＳｉＯ２層をＩＴＯ層の間に挟む構造とすることにより、ＳｉＯ２層の絶縁性能および絶縁破壊耐量が大幅に改善されることが確認された。
【００５６】
以上の説明から明らかなように、本発明の実施例に係る半導体発光装置において、複数の発光素子は絶縁体層４０上に設けられ、互いに電気的に分離される。絶縁体層４０は、金属酸化物導電体層４１ａおよび４１ｂの間に設けられ、キャップ層３０および接合層５０といった金属層は、直接絶縁体層４０と接していない。このように、金属層と絶縁体層４０との間に金属酸化物導電体層４１ａおよび４１ｂを介在させることにより、金属酸化物導電体層４１ａおよび４１ｂは、絶縁体層４０に生じたピンホール内への金属の侵入（マイグレーション）を防止するマイグレーション防止層として機能。これにより、ピンホールを介したリークパスの発生を防止することが可能となり、絶縁体層４０の絶縁性能および耐電圧性能を改善することが可能となる。
【００５７】
また、金属酸化物導電層４１ａおよび４１ｂは、複数の結晶粒（グレイン）の集合体として成膜され、グレイン間の境界部に形成される低結晶部が絶縁体層４０と金属酸化物導電体層４１ａ、４１ｂとの熱膨張率差に起因する熱応力を緩和するように作用する。すなわち、金属酸化物導電層４１ａ、４１ｂ自体が応力緩和層として機能するので、絶縁体層４０と金属酸化物導電層４１ａ、４１ｂとの熱膨張率差に起因する剥離やクラックの問題は、実質的に解消されることとなる。
【００５８】
尚、上記した実施例においては、支持基板上に複数の発光素子を設ける構成を例示したが、単一の発光素子を有する半導体発光装置に本発明を適用することも可能である。例えば、導電性の実装基板上にそのような単一の発光素子を有する発光装置を複数搭載し、ワイヤボンディング等で各発光装置を直列接続するような場合において顕著な効果を奏する。また、発光素子以外の他の半導体素子を含む半導体装置（例えばトランジスタアレイ）に本発明を適用することも可能である。
【符号の説明】
【００５９】
１ 半導体発光装置
１０ 半導体膜
２０ 反射電極
３０ キャップ層
４０ 絶縁耐層
４１ａ、４１ｂ 金属酸化物導電体層
５０ 接合層
６０ 支持基板
８０ 導体配線
９０ サファイア基板
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に発光素子を含む半導体発光装置に関する。
【従来技術】
【０００２】
自動車用のヘッドランプの光源として、ハロゲンランプやメタルハライドランプを用いたものが一般的であるが、近年、低消費電力、長寿命といった特長を持つＬＥＤ（発光ダイオード）を自動車のヘッドランプ用光源として採用する動きが広がりつつある。自動車のヘッドランプ等の比較的高い光出力が要求される用途向けに複数のＬＥＤをアレイ化した発光装置が提案されている。一方、発光装置の高出力化に伴ってＬＥＤから発せられる熱量も増加し、これによる効率低下および半導体膜の劣化等が問題となる。これを解決するために半導体膜の結晶成長に用いられる比較的熱伝導率の低いサファイア基板等の成長用基板を除去し、これに代えて比較的熱伝導率の高い材料からなる支持基板を半導体膜に接合する構成がとられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３５９４０２号公報
【特許文献２】特開２００５−３０３２９５号公報
【特許文献３】特開２０１０−４５４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数の発光素子をアレイ化した半導体発光装置は、例えば半導体膜と支持基板とを金属接合層を介して貼り合わせて作製される。複数の発光素子を直列接続する場合、発光素子を互いに電気的に分離する必要があることから、半導体膜の裏面に設けられる裏面電極と金属接合層との間にＳｉＯ２等からなる絶縁膜を設ける必要がある。
【０００５】
ＳｉＯ２等からなる絶縁膜中にはピンホールと呼ばれる微細な貫通孔が複数存在することが知られている。ピンホールは、絶縁膜の成膜条件等によってその発生状況は変化するもののこれを完全に排除することは困難である。絶縁膜に隣接する金属接合層または裏面電極を構成する金属は、電界の影響を受けてピンホール内を移動し得る。すなわち、絶縁膜に隣接する金属のマイグレーションによって絶縁膜中にピンホールを介した電流リークパスが形成され得る。絶縁膜中にリークパスが形成されると、直列接続された発光素子のいくつかは光出力が低下し、若しくは非発光となるおそれがある。
【０００６】
絶縁膜中おけるリークパスの形成を回避する手法としては、絶縁膜を互いに異なる絶縁材料からなる複数の層で構成することが考えられる。この場合、下層と上層の材料が異なる故、下層で生じたピンホールは上層に伝搬しにくく、ピンホールを絶縁膜の厚さ方向において不連続とすることができる。しかしながら、絶縁膜を互いに異なる材料からなる複数の層で構成した場合、各層の熱膨張率差に起因して熱ストレス印加時に絶縁膜にクラックや剥離が生じ得る。絶縁膜にクラックや剥離が生じると、絶縁膜の絶縁機能が損なわれ、半導体発光装置に深刻な影響を及ぼすこととなる。このような問題は、素子間の絶縁が必要とされる他の半導体装置（例えばトランジスタアレイ）においても共通である。
【０００７】
本発明は、上記した点に鑑みてなされたものであり、支持基板上に絶縁膜を介して半導体素子を搭載した半導体装置において、絶縁膜の絶縁性能が改善された半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、支持基板と、前記支持基板上に設けられた第１の金属層と、前記第１の金属層上に設けられた絶縁体層と、前記絶縁体層上に第２の金属層を介して設けられ半導体膜と、を含み、前記絶縁体層と前記第１の金属層との間および前記絶縁体層と前記第２の金属層との間にはそれぞれ金属酸化物導電体層が設けられていることを特徴としている。
【０００９】
また、本発明に係る半導体装置の製造方法は、成長用基板上に半導体膜を形成する工程と、前記半導体膜上に金属電極を形成する工程と、前記金属電極の上に第１の金属酸化物導電体層を形成する工程と、前記第１の金属酸化物導電体層の上に絶縁体層を形成する工程と、前記絶縁体層の上に第２の金属酸化物導電体層を形成する工程と、前記第２の金属酸化物導電体層に金属接合層を介して支持基板を形成する工程と、前記成長用基板を除去する工程と、を含むことを特徴としている。
【発明の効果】
【００１０】
本発明に係る半導体装置によれば、絶縁体層を挟む金属酸化物導電体層が、絶縁体層に生じたピンホール内への第１および第２の金属層を構成する金属の侵入（マイグレーション）を妨げるように作用するので、ピンホールを介したリークパスの発生が抑制され、絶縁体層の絶縁性能および耐電圧性能を改善することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）は本発明の実施例に係る半導体発光装置の構成を示す上面図である。図１（ｂ）は本発明の実施例に係る半導体発光装置の等価回路図である。
【図２】図１（ａ）における２−２線に沿った断面図である。
【図３】図３（ａ）は比較例に係る半導体発光装置の構成を示す断面図である。図３（ｂ）は、本発明の実施例に係る半導体発光装置の構成を示す断面図である。
【図４】図４（ａ）および図４（ｂ）は、本発明の実施例に係る金属酸化物導電を構成するＩＴＯの表面構造を示す図である。
【図５】図５（ａ）〜（ｃ）は本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。
【図７】図７（ａ）〜（ｃ）は本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。
【図８】図８（ａ）および（ｂ）は、絶縁体層の評価に使用されたテストピースの構成を示す断面図である。
【図９】絶縁体層の評価方法を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例について図面を参照しつつ説明する。尚、各図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【００１３】
図１（ａ）は、本発明の実施例に係る半導体発光装置１の構成を示す平面図、図１（ｂ）は、本発明の実施例に係る半導体発光装置１の等価回路図、図２は、図１（ａ）における２−２線に沿った断面図である。
【００１４】
半導体発光装置１は支持基板６０上に互いに直列接続された複数の発光素子１００ａ〜１００ｄが設けられたＬＥＤアレイを構成する。すなわち、発光素子１００ａ〜１００ｄは、支持基板６０上に一列に並んでおり、導体配線８０によって一方の発光素子のカソードが隣接する他方の発光素子のアノードに接続されている。終端に位置する発光素子１００ａのアノードおよび発光素子１００ｄのカソードは、それぞれ給電パッド１１０および１１１に接続されている。尚、図１（ａ）および図１（ｂ）において４つの発光素子１００ａ〜１００ｄが示されているが、発光素子の数量は適宜変更することが可能である。
【００１５】
半導体膜１０は、例えばＧａＮ系半導体からなるｎ型半導体層、活性層、ｐ型半導体層を積層して構成され、発光ダイオードを構成する。ｎ型半導体層は光取り出し面となる半導体膜１０の上面側に配置され、ｐ型半導体層は光反射面となる半導体膜１０の下面側に配置される。
【００１６】
半導体膜１０の下面には反射電極２０が設けられる。反射電極２０は、半導体膜１０に対して駆動電流を供給する電極として機能するとともに半導体膜１０から発せられた光を光取り出し面側に向けて反射する光反射面を形成する。反射電極２０は、半導体膜１０とオーミック接触し得る例えばＩＴＯ（スズドープ酸化インジウム）等からなるコンタクト層２１と、Ａｇ等の反射率の高い金属からなる光反射層２２とを積層して構成される。尚、反射電極２０の構成はこれに限定されるものではなく、反射率の高い他の金属、例えばＡｌ、Ｒｈまたはこれらを含む合金で光反射層２２を構成してもよい。また、反射電極２０は、半導体膜１０に対してオーミック接触し得る金属層と反射率の高い金属層とを積層したものであってもよく、またオーミック接触性と光反射性を兼ね備えた単一の金属層により構成されていてもよい。
【００１７】
キャップ層３０は光反射層２２を構成するＡｇ膜の酸化を防止することにより光反射層２２の反射率低下を防止するとともにＡｇのマイグレーションを防止するためのものである。キャップ層３０は例えば、光反射層２２側からＴｉ層３１、Ｐｔ層３２、Ｔｉ層３３を順次積層して構成される。
【００１８】
絶縁体層４０は、例えばＳｉＯ２等の絶縁体からなり、支持基板６０上に搭載された発光素子１００ａ〜１００ｄの各々を電気的に分離する。発光素子１００ａ〜１００ｄは、半導体膜１０の裏面側に反射電極層２０および導電性のキャップ層３０を有する故、導電体の上にこれらの発光素子を並置するとアノードが互いに電気的に接続されることとなり、直列接続が不可能となる。絶縁膜４０上に発光素子１００ａ〜１００ｄを並置することにより各発光素子は電気的に分離される。
【００１９】
絶縁体層４０は、ＩＴＯ（スズドープ酸化インジウム）等の金属酸化物導電体からなる金属酸化物導電体層４１ａおよび４１ｂの間に設けられている。すなわち、キャップ層３０と絶縁体層４０との間および後述する接合層５０と絶縁体層４０との間にはそれぞれ金属酸化物導電体層４１ａ、４１ｂが介在している。このように、本実施例に係る半導体発光装置１において、支持基板６０と発光素子１００ａ〜１００ｄとの間にはＩＴＯ層−ＳｉＯ２層−ＩＴＯ層からなる積層構造が介在し、絶縁体層４０が直接金属層と接しない構成となっている。絶縁体層４０の層厚は３００ｎｍ程度であり、金属酸化物導電体層４１ａ、４１ｂの層厚はそれぞれ２００ｎｍ程度である。尚、絶縁体層４０は、ＳｉＯ２以外の他の絶縁体、例えば、Ｓｉ３Ｎ４やＳｉＯＮ等により構成されていてもよい。
【００２０】
支持基板６０は、半導体膜１０の結晶成長に用いられるサファイア基板等の成長用基板よりも熱伝導率の高い材料、例えばＳｉにより構成される。支持基板６０は、半導体発光装置１の製造工程および最終製品への組み付け工程におけるハンドリングに耐え得る機械的強度を備えていることを要する。支持基板６０の材料は、特に限定されるものではなく、半導体発光装置１の実装形態、使用環境、耐久性などを考慮して適宜選択することが可能である。他の材料として、例えばＣｕなどの金属、ＳｉＣなどの半導体、アルミナセラミックス等の絶縁体などが挙げられる。支持基板６０は接合層５０を介して金属酸化物導電体層４１ｂに接合される。
【００２１】
接合層５０は、金属酸化物導電体層４１ｂ上に設けられるＴｉ層５１、Ｐｔ層５２、Ａｕ層５３と、支持基板６０上に設けられる共晶接合層としてのＡｕＳｎ層５４により構成される。尚、接合層５０の構成は、これに限定されるものではなく、支持基板６０と金属酸化物導電体層４１ｂとの接合を適切に行うことのできるものであればよく、例えば支持基板６０の材料等に応じて適宜選択することができる。
【００２２】
支持基板６０上に絶縁体層４０およびこれを挟持する金属酸化物導電体層４１ａ、４１ｂを介して搭載された発光素子１００ａ〜１００ｄは、導体配線８０によって直列接続される。導体配線８０は、発光素子１００ａのカソード（ｎ型半導体層）と、発光素子１００ｂのアノード（ｐ型半導体層）とを電気的に接続する。導体配線８０は、ｎ型半導体層が表出している発光素子１００ａの上面から発光素子１００ａの側面、絶縁体層４０の表面、および隣接する発光素子１００ｂの側面に沿って伸長し、発光素子１００ｂの反射電極２０に達している。発光素子のアノードとカソードが短絡しないように、金属酸化物導電体層４１ａは、部分的に除去されて、これによって露出した絶縁体層４０の表面上を導体配線８０が通っている。発光素子１００ｂ−１００ｃ間および発光素子１００ｃ−１００ｄ間についても同様である。
【００２３】
保護膜７０は、ＳｉＯ２等の絶縁体からなり、発光素子の一方の側面を被覆するように設けられる。保護膜７０は、発光素子の側面と導体配線８０との間に介在し、導体配線８０によるアノード−カソード間の短絡を防止する。
【００２４】
図３（ａ）は、金属酸化物導電体層を有しない比較例に係る半導体発光装置１ａの構成を示す断面図である。すなわち、半導体発光装置１ａにおいてＳｉＯ２等からなる絶縁体層４０Ｘは金属層であるキャップ層３０および接合層５０と直接接している。金属酸化物導電体層を有しない点以外は上記した本発明の実施例に係る半導体発光装置１と同様である。
【００２５】
絶縁体層４０Ｘには、自身を貫通する複数のピンホール２００が存在する。絶縁体層４０Ｘに隣接するキャップ層３０および接合層５０を構成する金属は、ピンホール２００内を移動して、絶縁膜４０Ｘ内にリークパスを形成する。図３（ａ）に示すように、発光素子１００ａおよび発光素子１００ｂの各々の下方に発生したピンホール２００に起因してこれらの発光素子の間にリークパス（破線矢印で示されている）が形成されると、少なくとも発光素子１００ａの発光強度が低下し、若しくは非発光となる。また、リーク電流の大きさによっては絶縁体層４０Ｘが破壊され、発光装置全体にダメージが波及する場合もある。尚、半導体発光装置１ａの構成によれば、支持基板６０自体に駆動電流が流れることはないものの、支持基板６０には所定の電位（例えばアース電位）が与えられて使用されることが想定され、これによって絶縁体層４０Ｘに電界が生じる故、ピンホール２００を介した金属原子のマイグレーションは起こり得る。
【００２６】
一方、図３（ｂ）は、本発明の実施例に係る半導体発光装置１を示す断面図である。半導体発光装置１においてＳｉＯ２等からなる絶縁体層４０は、ＩＴＯ等からなる金属酸化物導電体層４１ａと４１ｂとの間に挟まれており、絶縁体層４０とキャップ層３０との間および絶縁体層４０と接合層５０と間にそれぞれ、金属酸化物導電体層４１ａと４１ｂが介在している。絶縁体層４０には、図３（ａ）に示す比較例の場合と同様、複数のピンホール２００が生じ得る。金属酸化物導電体層４１ａおよび４１ｂは、キャップ層３０および接合層５０を構成する金属のピンホール２００内への侵入を防止するマイグレーション防止層として機能する。これにより、ピンホール２００を介したリークパスの発生を防止することが可能となる。
【００２７】
金属酸化物導電体層４１ａおよび４１ｂは、ＩＴＯ等の金属酸化物により構成される故、それ自身がマイグレーションを生じることはない。また、絶縁体層４０と金属酸化物導電体層４１ａおよび４１ｂは、異種材料で構成されているので、層間を跨いでピンホールが伝搬することはなく、ＩＴＯ層−ＳｉＯ２層−ＩＴＯ層からなる積層構造全体を貫通するピンホールが生じることはない。
【００２８】
ここで、絶縁体層４０と、これに隣接する金属酸化物導電体層４１ａおよび４１ｂとは、異種材料によって構成される故、各層間の熱膨張率差が問題となる。ここで、図４（ａ）および（ｂ）は、金属酸化物導電体層４１ａおよび４１ｂを構成するＩＴＯの表面構造を示す図である。尚、図４（ａ）は、ＩＴＯの層厚を１２０ｎｍとした場合、図４（ｂ）は４５０ｎｍとした場合を示している。図４（ａ）および（ｂ）に示すように、ＩＴＯは多数の結晶粒（グレイン）の集合体として成膜される。グレインとグレインの境界部は比較的結晶性が低くやわらかい。このため、絶縁体層４０を構成するＳｉＯ２とＩＴＯとの間の熱膨張率差に起因して生じる熱応力は、このグレイン間の低結晶部で吸収される。すなわち、ＩＴＯのグレイン間に存在する低結晶部は、絶縁体層４０と金属酸化物導電体層４１ａおよび４１ｂとの各界面において生じる熱応力を緩和させる機能を持つ。このように、金属酸化物導電体層４１ａ、４１ｂ自体が熱応力を緩和する応力緩和層として機能するので、絶縁体層４０と金属酸化物導電体層４１ａ、４１ｂとの熱膨張率差に起因する剥離やクラックの問題は、実質的に解消されることとなる。
【００２９】
上記した金属酸化物導電体層によるマイグレーション防止機能および応力緩和機能は、ＩＴＯ以外の他の金属酸化物導電体によっても実現することが可能である。例えば、ＺＴＯ（Zinc Tin Oxide：Zn2SnO4）、ＩＺＯ（インジウムドープ酸化亜鉛）、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）、ＡＴＯ（アンチモンドープ酸化スズ）、ＦＴＯ（フッ素ドープ酸化スズ）等のスズまたは亜鉛を含む２種以上の元素からなる混合物の酸化物が好適である。２種以上の元素からなる混合物を含むことにより、グレイン間の低結晶部が顕著に現われ、金属酸化物導電体層４２の応力緩和機能を高めることができる。
【００３０】
次に、上記した構成を有する本発明の実施例に係る半導体発光装置１の製造方法を図５〜図７を参照しつつ説明する。
【００３１】
（半導体膜の形成）
半導体膜１０の成長用基板として使用するサファイア基板９０を用意する。有機金属気相成長法（MOCVD: Metal Organic Chemical Vapor Deposition）によりサファイア基板９０上にAlxInyGazN（0≦x≦1、0≦y≦1、0≦z≦1、x + y + z = 1）かららなるｎ型半導体層、活性層、ｐ型半導体層を順次積層して半導体膜１０を形成する。活性層は、InGaN井戸層とGaN障壁層とかなるペアを繰り返し積層する多重量子井戸構造を有していてもよい（図５（ａ））。
【００３２】
尚、Ｖ族原料としてアンモニア（ＮＨ３）を使用し、III族原料としてトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）の有機金属を使用することができる。また、ｎ型のドーパントとしてシラン（ＳｉＨ４）、ｐ型のドーパントとしてＣｐ２Ｍｇ（ジクロペンタマグネシウム）を使用することができる。
【００３３】
（反射電極の形成）
スパッタ法などにより、コンタクト層２１を構成する厚さ５０ｎｍ程度のＩＴＯ膜を半導体膜１０のｐ型半導体層上に成膜する。続いて、このＩＴＯ膜を個々の発光素子に対応させるべく、エッチング法やリフトオフ法などによりパターニングする。その後、酸素を含む雰囲気中で、約６００℃の熱処理を行って、ＩＴＯ膜を結晶化させるとともにＩＴＯ膜と半導体膜１０との間でオーミック接触を形成する。これにより、半導体膜１０上にコンタクト層２１が形成される。
【００３４】
次に、スパッタ法などにより半導体膜１０上においてコンタクト層２１を覆うように光反射層２２を構成する厚さ２００ｎｍ程度のＡｇ膜を形成する。続いてＡｇ膜を個々の発光素子に対応させるべく、エッチング法やリフトオフ法などによりパターニングする。これらの処理によって半導体膜１０上にコンタクト層２１および光反射層２２からなる反射電極２０が形成される（図５（ｂ））。
【００３５】
（キャップ層の形成）
スパッタ法などにより、半導体膜１０上において反射電極２０を覆うようにＴｉ層３１（厚さ１００ｎｍ）、Ｐｔ層３２（厚さ１００ｎｍ）、Ｔｉ層３３（厚さ２００ｎｍ）をこの順序で積層してキャップ層３０を形成する（図５（ｃ））。
【００３６】
（金属酸化物導電体層および絶縁体層の形成）
スパッタ法などにより、金属酸化物導電体層４１ｂを構成する厚さ２００ｎｍ程度のＩＴＯ膜をキャップ層３０上に形成する。
【００３７】
次に、スパッタ法などにより絶縁体層４０を構成する厚さ３００ｎｍ程度のＳｉＯ２膜を金属酸化物導電体層４１ｂ上に形成する。
【００３８】
次にスパッタ法などにより金属酸化物導電体層４１ａを構成する厚さ２００ｎｍ程度のＩＴＯ膜を絶縁体層４０上に形成する。
【００３９】
これらの処理によって、ＩＴＯ層−ＳｉＯ２層−ＩＴＯ層からなるマイグレーション防止構造を備えた絶縁層が形成される。尚、金属酸化物導電体層４１ａおよび４１ｂを構成するＩＴＯ膜に対しては、ＩＴＯを電極材料として用いる場合に通常実施されるＩＴＯの結晶化促進のための熱処理を行うことを要しない（図６（ａ））。尚、金属酸化物導電体層４１ａ、４１ｂを構成するＩＴＯに対する熱処理を省くことにより、金属酸化物導電体層４１ｂ、絶縁体層４０、金属酸化物導電体層４１ａをスパッタ装置内で連続的に形成することが可能となる。
【００４０】
（接合層の形成）
スパッタ法などにより、接合層５０を構成するＴｉ層５１（厚さ約１００ｎｍ）、Ｐｔ層５２（厚さ約２００ｎｍ）、Ａｕ層５３（厚さ約２００ｎｍ）を金属酸化物導電体層４１ａ上に順次形成する（図６（ｂ））。
【００４１】
（支持基板の接合）
支持基板６０を構成するＳｉ基板を用意する。支持基板６０の表面に、スパッタ法などにより共晶接合層としてのＡｕＳｎ層５４を形成する。サファイア基板９０側のＡｕ層５３と支持基板６０側のＡｕＳｎ層５４とを密着させて熱圧着により支持基板６０を接合する（図６（ｃ））。
【００４２】
（成長用基板の除去）
レーザリフトオフによりサファイア基板９０を剥離する。レーザ光源としてエキシマレーザを使用することができる。サファイア基板９０の裏面側から照射されたレーザは、サファイア基板９０と半導体膜１０との界面近傍におけるＧａＮを金属ＧａとＮ２ガスに分解する。これにより、サファイア基板９０が半導体膜１０から剥離する（図７（ａ））。
【００４３】
（発光素子の分割）
サファイア基板９０を除去することにより表出した半導体膜１０（ｎ型半導体層）の表面に発光素子の分割ラインに沿った開口を有するレジストマスク（図示せず）を形成する。続いて、上記レジストマスクを介して半導体膜１０にＣｌ２プラズマによるドライエッチング処理を施すことにより半導体膜１０に素子分割ラインに沿った分割溝（ストリート）を形成し、分割溝（ストリート）の底面において、コンタクト層２１およびキャップ層３０を露出させる。
【００４４】
続いて、ドライエッチングにより分割溝（ストリート）の底面において露出したキャップ層３０を除去し、さらにその下の金属酸化物導電体層４１aを除去する。これにより、半導体膜１０の表面から絶縁体層４０に達する分割溝（ストリート）１１が形成され、発光素子の各々が分割・区画される。金属酸化物導電体層４１ａも発光素子とともに分割・区画されるので、各発光素子は互いに電気的に分離される。後に形成される導体配線８０によって発光素子を直列接続し得るように、分割溝１１内においてコンタクト層２１の上面を露出させておく（図７（ｂ））。
【００４５】
（導体配線の形成）
分割溝（ストリート）１１を形成することにより表出した発光素子の側面を被覆する保護膜７０を形成する。保護膜７０は、例えばＣＶＤ法やスパッタ法によりＳｉＯ２膜を堆積させた後、リフトオフ法などによりパターニングすることにより形成される。
【００４６】
次に、分割された発光素子の各々を直列接続するための導体配線８０を形成する。導体配線８０は、例えば、発光素子１００ａ上面において表出しているｎ型半導体層と、発光素子１００ｂのコンタクト層２１とを接続するように形成される。導体配線８０は、例えばＴｉ（厚さ１ｎｍ）、Ａｌ（厚さ２．５μｍ）、Ｔｉ（厚さ２００ｎｍ）、Ｐｔ（厚さ２００ｎｍ）、Ａｕ（厚さ５００ｎｍ）をこの順で堆積させた後、リフトオフ法などによりパターニングすることにより形成される（図７（ｃ））。
【００４７】
以上の各工程を経ることにより半導体発光装置が完成する。
【００４８】
本発明者らは、本発明の実施例に係る半導体発光装置１に設けられたＩＴＯ層−ＳｉＯ２層−ＩＴＯ層からなる積層構造の絶縁性能および耐電圧性能の評価を行った。評価にあたり、以下の２種類のテストピースを作成した。
【００４９】
図８（ａ）は、本発明の実施例に係る半導体発光装置１に設けられたＩＴＯ層−ＳｉＯ２層−ＩＴＯ層からなる積層構造を再現したテストピースＡの断面図である。すなわち、テストピースＡは、サファイア基板２００上にＡｇ層２０１（厚さ１５０ｎｍ）、Ｔｉ膜２０２（厚さ２００ｎｍ）からなる下部電極２０３を形成し、下部電極２０３上にＩＴＯ層４０１ａ（厚さ２００ｎｍ）、ＳｉＯ２層４００（厚さ３００ｎｍ）、ＩＴＯ層４０１ｂ（厚さ２００ｎｍ）を順次積層し、ＩＴＯ層４０１ｂ上にＡｌからなる上部電極２０４を形成したものである。
【００５０】
尚、ＳｉＯ２層４００は、スパッタ法により形成した。成膜温度２００℃、到達真空度４×１０−４Ｐａ、成膜圧力０．１Ｐａとし、スパッタ処理に使用したＡｒガスとＯ２ガスの比率を９５：５とした。電極へのアクセスを容易とするために、ＩＴＯ層４０１ａ、４０１ｂおよびＳｉＯ２層４００を部分的に除去して下部電極２０３の一部を露出させた。
【００５１】
図８（ｂ）は、ＩＴＯ層を有しない比較例に係るテストピースＢの断面図である。すなわち、テストピースＢは、サファイア基板２００上にＡｇ層２０１（厚さ１５０ｎｍ）、Ｔｉ層２０２（厚さ２００ｎｍ）からなる下部電極２０３を形成し、下部電極２０３上にＳｉＯ２層４００Ｘ（厚さ３００ｎｍ）を形成し、ＳｉＯ層４００Ｘ上にＡｌからなる上部電極２０４を形成したものである。
【００５２】
尚、ＳｉＯ２層４００Ｘは、スパッタ法により形成した。成膜温度２００℃、到達真空度４×１０−４Ｐａ、成膜圧力０．１Ｐａとし、スパッタ処理に使用したＡｒガスとＯ２ガスの比率を９５：５とした。すなわち、テストピースＡおよびＢにおいてＳｉＯ２の成膜条件は同一である。電極へのアクセスを容易とするために、ＳｉＯ２層４００Ｘを部分的に除去することにより、下部電極２０３の一部を露出させた。
【００５３】
テストピースＡおよびＢのそれぞれについて、ＳｉＯ２層４００および４００Ｘの絶縁性能を評価した。図９は、その試験方法を示したものである。尚、図９においては、テストピースＡを試験する場合が例示されているが、テストピースＢを試験する場合も同様である。下部電極２０３と上部電極２０４に当接させたプローブ５００を介してＳｉＯ２層４００および４００Ｘに１００Ｖ印加した。リークパス上に設けられた電流計５０１を用いてリーク電流の大きさをモニタした。テストピースＡおよびＢのそれぞれについて、１００Ｖ印加時におけるリーク電流が顕著に大きいものの割合（絶縁不良率）を調査した。表１の左欄にその結果を示す。テストピースＡにおいて絶縁不良率は０％であった。一方、テストピースＢにおいて絶縁不良率は５０％であった。
【００５４】
次に、ＳｉＯ２層４００および４００Ｘの耐電圧性能を評価した。具体的には、図９に示す試験回路において、ＳｉＯ２層４００および４００Ｘに印加する電圧を徐々に上昇させて、ＳｉＯ２層４００および４００Ｘが絶縁破壊に至る電界強度（絶縁破壊耐量）を測定した。表１の右欄にテストピースＡおよびＢのそれぞれの絶縁破壊耐量の平均値を示す。テストピースＡにおいてＳｉＯ２層４００の絶縁破壊耐量の平均値は３．３ＭＶ／ｃｍであった。一方、テストピースＢにおいてＳｉＯ２層４００Ｘの絶縁破壊耐量の平均値は、０．３ＭＶ／ｃｍであった。
【００５５】
【表１】
以上の結果より、ＳｉＯ２層をＩＴＯ層の間に挟む構造とすることにより、ＳｉＯ２層の絶縁性能および絶縁破壊耐量が大幅に改善されることが確認された。
【００５６】
以上の説明から明らかなように、本発明の実施例に係る半導体発光装置において、複数の発光素子は絶縁体層４０上に設けられ、互いに電気的に分離される。絶縁体層４０は、金属酸化物導電体層４１ａおよび４１ｂの間に設けられ、キャップ層３０および接合層５０といった金属層は、直接絶縁体層４０と接していない。このように、金属層と絶縁体層４０との間に金属酸化物導電体層４１ａおよび４１ｂを介在させることにより、金属酸化物導電体層４１ａおよび４１ｂは、絶縁体層４０に生じたピンホール内への金属の侵入（マイグレーション）を防止するマイグレーション防止層として機能。これにより、ピンホールを介したリークパスの発生を防止することが可能となり、絶縁体層４０の絶縁性能および耐電圧性能を改善することが可能となる。
【００５７】
また、金属酸化物導電層４１ａおよび４１ｂは、複数の結晶粒（グレイン）の集合体として成膜され、グレイン間の境界部に形成される低結晶部が絶縁体層４０と金属酸化物導電体層４１ａ、４１ｂとの熱膨張率差に起因する熱応力を緩和するように作用する。すなわち、金属酸化物導電層４１ａ、４１ｂ自体が応力緩和層として機能するので、絶縁体層４０と金属酸化物導電層４１ａ、４１ｂとの熱膨張率差に起因する剥離やクラックの問題は、実質的に解消されることとなる。
【００５８】
尚、上記した実施例においては、支持基板上に複数の発光素子を設ける構成を例示したが、単一の発光素子を有する半導体発光装置に本発明を適用することも可能である。例えば、導電性の実装基板上にそのような単一の発光素子を有する発光装置を複数搭載し、ワイヤボンディング等で各発光装置を直列接続するような場合において顕著な効果を奏する。また、発光素子以外の他の半導体素子を含む半導体装置（例えばトランジスタアレイ）に本発明を適用することも可能である。
【符号の説明】
【００５９】
１ 半導体発光装置
１０ 半導体膜
２０ 反射電極
３０ キャップ層
４０ 絶縁耐層
４１ａ、４１ｂ 金属酸化物導電体層
５０ 接合層
６０ 支持基板
８０ 導体配線
９０ サファイア基板
【特許請求の範囲】
【請求項１】
支持基板と、
前記支持基板上に設けられた第１の金属層と、
前記第１の金属層上に設けられた絶縁体層と、
前記絶縁体層上に第２の金属層を介して設けられ半導体膜と、を含み、
前記絶縁体層と前記第１の金属層との間および前記絶縁体層と前記第２の金属層との間にはそれぞれ金属酸化物導電体層が設けられていることを特徴とする半導体装置。
【請求項２】
前記絶縁体層はＳｉＯ２からなり、前記金属酸化物導電体層はスズドープ酸化インジウムからなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁体層上に前記第２の金属層を介して設けられた複数の半導体素子を有し、
前記複数の半導体素子の各々は、導体配線によって互いに電気的に接続されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記複数の半導体素子は、発光ダイオードであり、前記導体配線によって直列接続されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
成長用基板上に半導体膜を形成する工程と、
前記半導体膜上に金属電極を形成する工程と、
前記金属電極の上に第１の金属酸化物導電体層を形成する工程と、
前記第１の金属酸化物導電体層の上に絶縁体層を形成する工程と、
前記絶縁体層の上に第２の金属酸化物導電体層を形成する工程と、
前記第２の金属酸化物導電体層に金属接合層を介して支持基板を形成する工程と、
前記成長用基板を除去する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記成長用基板を除去することにより表出した前記半導体膜の表面から前記絶縁体層に達する分割溝を形成して複数の半導体素子を分割・区画する工程と、
前記複数の半導体素子間を電気的に接続する導体配線を形成する工程と、を含むことを特徴とする請求項５に記載の製造方法。
【請求項１】
支持基板と、
前記支持基板上に設けられた第１の金属層と、
前記第１の金属層上に設けられた絶縁体層と、
前記絶縁体層上に第２の金属層を介して設けられ半導体膜と、を含み、
前記絶縁体層と前記第１の金属層との間および前記絶縁体層と前記第２の金属層との間にはそれぞれ金属酸化物導電体層が設けられていることを特徴とする半導体装置。
【請求項２】
前記絶縁体層はＳｉＯ２からなり、前記金属酸化物導電体層はスズドープ酸化インジウムからなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁体層上に前記第２の金属層を介して設けられた複数の半導体素子を有し、
前記複数の半導体素子の各々は、導体配線によって互いに電気的に接続されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記複数の半導体素子は、発光ダイオードであり、前記導体配線によって直列接続されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
成長用基板上に半導体膜を形成する工程と、
前記半導体膜上に金属電極を形成する工程と、
前記金属電極の上に第１の金属酸化物導電体層を形成する工程と、
前記第１の金属酸化物導電体層の上に絶縁体層を形成する工程と、
前記絶縁体層の上に第２の金属酸化物導電体層を形成する工程と、
前記第２の金属酸化物導電体層に金属接合層を介して支持基板を形成する工程と、
前記成長用基板を除去する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記成長用基板を除去することにより表出した前記半導体膜の表面から前記絶縁体層に達する分割溝を形成して複数の半導体素子を分割・区画する工程と、
前記複数の半導体素子間を電気的に接続する導体配線を形成する工程と、を含むことを特徴とする請求項５に記載の製造方法。
【図１】
【図２】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図４】
【図２】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図４】
【公開番号】特開２０１２−１９５４３７（Ｐ２０１２−１９５４３７Ａ）
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願番号】特願２０１１−５８０５１（Ｐ２０１１−５８０５１）
【出願日】平成２３年３月１６日（２０１１．３．１６）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願日】平成２３年３月１６日（２０１１．３．１６）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
[ Back to top ]