半導体装置の製造方法、及びその製造装置、並びに電気光学装置の製造方法
【課題】大型基板のエッジ部のフォトレジスト膜や薄膜の剥離を防止する。
【解決手段】レチクル５０に形成された回路パターン５１ａ〜５１ｄを、半導体装置を複数枚取りする大型基板１上のレジスト膜に転写してパターンニングを行うに際し、大型基板１のエッジ部１ａ全周に、回路パターン５１ａ〜５１ｄが転写されない一定幅の非露光領域１ｂを、基板エッジブラインド４１により形成する。
【解決手段】レチクル５０に形成された回路パターン５１ａ〜５１ｄを、半導体装置を複数枚取りする大型基板１上のレジスト膜に転写してパターンニングを行うに際し、大型基板１のエッジ部１ａ全周に、回路パターン５１ａ〜５１ｄが転写されない一定幅の非露光領域１ｂを、基板エッジブラインド４１により形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大型基板上のレジスト膜に対し、レチクルに形成された回路パターンを投影して露光させる半導体装置の製造方法、及びその製造装置、並びに電気光学装置の製造方法に関する。
【背景技術】
【０００２】
一般に、半導体装置の製造工程においては、大型基板上に、ステップ・アンド・リピート方式による縮小投影露光装置（以下、「ステッパ」と称する）等を用いて、レチクル（フォトマスクとも称する）に形成されている回路パターンを、大型基板上に形成されたフォトレジスト膜に繰り返し投影、露光することで、複数の半導体装置を大型基板上にまとめて製造する場合が多い。
【０００３】
１枚の大型基板から製造される半導体装置の枚数は、大型基板の大きさ、及びそこに形成する半導体装置の大きさに依存して決定される。生産効率、及び製品の歩留まりを向上させるには、１枚の大型基板に対して多くの半導体装置を製造することが望ましいが、半導体装置の実装効率を高めようとした場合、そのレイアウトによっては、レチクルによって大型基板上に形成される１回の露光領域（以下「ショット領域」と称する）の一角が大型基板のエッジ部に近接し易く、或いは、１枚のレチクルにて１つのショット領域に複数の回路パターンを形成する場合は、１ショット領域中の１つの回路パターンが大型基板のエッジ部を超えて投影されてしまう。
【０００４】
しかし、大型基板のエッジ部に形成されているフォトレジスト膜や各薄膜は不完全であり、剥離を引き起こし易く、回路パターンが大型基板のエッジ部付近、或いはエッジ部を超えて形成された場合、他の有効な回路パターンに、エッジ部から剥離したフォトレジスト膜や薄膜等の不純物が付着し易く、製品不良の原因となる。
【０００５】
そのため、例えば特許文献１（特開２００３−１５８０６７号公報）には、１ショット６チップ（１つのショット領域に６つの回路パターン領域を形成するもの）のレチクルを用いて、大型基板上に複数の半導体装置を形成するに際し、ステッパに設けられているマスキングブレードを、レチクルのショット領域に合わせた開口を有する大口のレチクルブラインドと、このレチクルブラインドとは独立して移動可能なＬ字形状に形成された一対のレチクルブラインドとを備え、大口のレチクルブラインドによって制限されたショット領域の一角が大型基板のエッジ部に係る場合は、Ｌ形状に形成された一対のレチクルブラインドを用いて、ショット領域内のエッジ部に係る回路パターンを覆い隠し、回路パターンが大型基板のエッジ部に係るのを防止し、エッジ部のフォトレジスト膜や各薄膜の剥離を防止する技術が開示されている。
【特許文献１】特開２００３−１５８０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上述した特許文献１に開示されている技術では、例えば、図７に示すように、１ショット４チップのレチクルを用いて、大型基板１上にショット領域１１０を形成しようとする場合、大型基板１のエッジ部１００ａに近接し、或いは横切る回路パターン領域１１０ｄがＬ字形状のレチクルブラインドによってマスクされるため、エッチング工程においては、このマスクされた部位、及びレチクルを用いて露光されなかった領域（図７にハッチングで示す領域、以下、のこの領域を「非パターン領域」と称する）１００ｂには回路パターンが形成されず、各薄膜がそのまま残されることになる。
【０００７】
その結果、図７にハッチングで示す非パターン領域１００ｂと、有効な回路パターン領域１１０ａ〜１１０ｄとの間に段差が生じる。有効な回路パターン領域１１０ａ〜１１０ｄと非パターン領域１１０ｅとの間に段差が生じると、例えばエッチング処理に際し、この段差部付近では、パターン密度の相違によりエッチング速度が微妙に変動し、パターン寸法が変動するローディング効果が生じ易くなる。
【０００８】
又、ＣＭＰ（Chemical Mechanical Polishing；化学機械的研磨法）処理により各薄膜の表面の凹凸を平坦化する際に、非パターン領域１１０ｅと回路パターン領域１１０ａ〜１１０ｄとの境界に段差が存在していると、パターン密度の相違により充分に平坦化を実現することができず、製品の品質に悪影響を及ぼしてしまうことになる。
【０００９】
本発明は、上記事情に鑑み、大型基板のエッジ部のフォトレジスト膜や薄膜の剥離を防止すると共に、大型基板に形成される非パターン領域と回路パターン領域との境界部分の段差を少なくして、ローディング効果の発生を抑制すると共に、各薄膜の平坦化をより精緻に行うことのできる半導体装置の製造方法、及びその製造装置、並びに電気光学装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため第１発明は、 レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造方法において、上記大型基板のエッジ部において、上記回路パターンが転写されないように、所定幅の領域を露光させないようにすることを特徴とする。
【００１１】
このような構成では、大型基板のエッジ部全周に、レチクルに形成した回路パターンが転写されないように、所定幅の領域を露光させないようにしたので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。更に、回路パターンが露光されてない領域の内周まで投影露光させることができるので、露光されていない領域の内周に形成されたダミーパターンにより有効な回路パターン領域との境界部分に発生する段差が解消され、エッチング時のローディング効果の発生を抑制することができる。更に、大型基板上の有効な回路パターンとダミーパターンとの境界部分の段差がなくなるので、この境界部分のパターン密度がほぼ等しくなり、その結果、ＣＭＰ処理において平坦化をより精緻に行うことができる。
【００１２】
第２発明は、第1発明において、上記大型基板のエッジ部全周において前記所定幅の領域を露光させないようにすることを特徴とする。
【００１３】
このような構成では、大型基板のエッジ部全周において所定幅の領域を露光させないようにしたので、大型基板のエッジ部のフォトレジスト膜や薄膜の剥離をより確実に防止することができる。
【００１４】
第３発明は、第1或いは第２発明において、上記大型基板において、上記回路パターンが転写されるように露光される有効ショット領域を上記所定幅の領域に囲まれるように形成することを特徴とする。
【００１５】
このような構成では、大型基板の回路パターンが転写されるように露光される有効ショット領域を所定幅の領域に囲まれるように形成したので、回路パターンが露光されてない領域の内周まで投影露光させて、露光されていない領域の内周にダミーパターンを形成し、有効な回路パターン領域との境界部分に発生する段差を解消することができる。
【００１６】
第４発明は、第１〜第３発明において、上記大型基板のエッジ部全周に非露光領域を形成する基板エッジブラインドを備えることを特徴とする。
【００１７】
このような構成では、基板エッジブラインドにて大型基板のエッジ部全周に一定幅の非露光領域を形成するようにしたので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。
【００１８】
第５発明は、第１〜第４発明において、上記レチクルと上記大型基板とは相対移動しながら該レチクルに形成された上記回路パターンを上記大型基板上に繰り返し投影露光させることを特徴とする。
【００１９】
このような構成では、レチクルと大型基板とを相対移動させながらレチクルに形成された回路パターンを大型基板上に繰り返し投影露光させるようにしたので、繰り返し露光を行う際に、レチクルのショット領域の一部が大型基板のエッジ部にかかっても、このエッジ部が露光しないので、投影露光作業を効率よく行うことができる。
【００２０】
第６発明は、レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造装置において、上記大型基板を位置決めした状態で載置する基板ステージと、上記基板ステージの上方に配設されている投影露光装置と、上記投影露光装置から上記大型基板に至る光路の中途に介装すると共に該大型基板のエッジ部に所定幅の非露光領域を形成する基板エッジブラインドとを備えることを特徴とする。
【００２１】
このような構成では、投影露光装置から大型基板に至る光路の中途に基板エッジブラインドを介装し、この基板エッジブラインドにて大型基板のエッジ部に所定幅の非露光領域を形成するようにしたので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。更に、回路パターンを非露光領域の内周まで投影露光させることができるので、非露光領域の内周に形成されたダミーパターンにより有効な回路パターン領域との境界部分に発生する段差が解消され、エッチング時のローディング効果の発生を抑制することができる。更に、大型基板上の有効な回路パターンとダミーパターンとの境界部分の段差がなくなるので、この境界部分のパターン密度がほぼ等しくなり、その結果、ＣＭＰ処理において平坦化をより精緻に行うことができる。
【００２２】
第７発明は、第６発明において、上記投影露光装置と上記基板ステージとの相対移動により上記レチクルに形成された上記回路パターンを上記大型基板に繰り返し投影露光させて上記大型基板の上記非露光領域の内周全体に回路パターンをパターンニングすると共に、上記基板エッジブラインドを上記基板ステージと一体移動させることを特徴とする。
【００２３】
このような構成では、基板エッジブラインドを基板ステージと一体移動させるようにしたので、ステップ・アンド・リピート式の相対移動にて、大型基板上に回路パターンを繰り返し投影露光させる場合であっても、大型基板と基板エッジブラインドとの位置関係は常に一定であるため、良好なパターンニングを行うことができる。
【００２４】
第８発明は、第６発明において、上記投影露光装置は上記大型基板に対し該大型基板全体を１ショットで投影露光させることを特徴とする。
【００２５】
このような構成では、大型基板に対し、この大型基板全体を１ショットで投影露光させて回路パターンをパターンニングする場合においても、大型基板のエッジ部が露光されないので、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。
【００２６】
第９発明は、第６〜第８発明において、上記基板エッジブラインドは上記投影露光装置と上記大型基板との間に介装されていることを特徴とする。
【００２７】
このような構成では、基板エッジブラインドを投影露光装置と大型基板との間に介装することで、基板エッジブラインドを投影露光装置とは独立して動作させることができ、大型基板に対する位置調整が容易になる。
【００２８】
第１０発明は、第６〜第８発明において、上記基板エッジブラインドは上記投影露光装置の中途に介装されていることを特徴とする。
【００２９】
このような構成では、基板エッジブラインドを投影露光装置の中途に介装することで、基板エッジブラインドと投影露光装置とを一体に組み付けることができ、投影露光装置中の光路との調整が容易になる。
【００３０】
第１１発明は、電気光学装置の製造方法において、第１〜第４発明による半導体装置の製造方法を用いて半導体装置を製造する工程を備えたことを特徴とする。
【００３１】
このような構成では、電気光学装置の製造方法において、第１発明或いは第２発明による半導体装置の製造方法で半導体装置を製造する工程を備えたことで、大型基板のエッジ部全周に、レチクルに形成した回路パターンが転写されない一定幅の非露光領域を形成したので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。
【発明を実施するための最良の形態】
【００３２】
以下、図１〜図６に基づいて本発明の一形態を説明する。図１はステッパの概略構成図である。
【００３３】
同図の符号１０は基板ステージであり、この基板ステージ１０に大型基板１が載置される。大型基板１は、例えば石英、ガラス、シリコンを素材に形成されており、この大型基板１に多数枚の半導体装置が形成される。尚、図に示す大型基板１は円形をなしているが、角形であっても良く、又、図示しないが、この大型基板１にはオリフラ、ノッチ等の位置決め部位が所定に形成されている。
【００３４】
この大型基板１は、その表面にフォトレジスト膜を塗布した後、基板ステージ１０に載置され、所定に位置決めされた状態で保持される。
【００３５】
又、基板ステージ１０の上方にステッパ２０が対設されている。ステッパ２０は、フォトリソグラフィにより、ステッパ２０に配設したレチクル（「露光マスク」とも称する）に形成されている回路パターンを、大型基板１上に塗布されているフォトレジスト膜に転写してパターニングを行うものである。
【００３６】
ステッパ２０は、高圧水銀ランプ等の発光体２１ａを有する光源２１を備え、この光源２１から放射される紫外線が、第１のコンデンサレンズ２２を透過して干渉フィルタ２３により特定波長（たとえばｉ線）に選別された後、フライアイレンズ２４に入射されて面内照度が均一化される。その後、フライアイレンズ２４から出射された紫外線は、第２のコンデンサレンズ２５、レチクルブラインド（「マスキングブレード」とも称する）２６、第３のコンデンサレンズ２７、レチクルステージ２８、縮小投影レンズ２９を順次透過し、最終的に、基板ステージ１０に載置されている大型基板１の表面に塗布されているフォトレジスト膜に、レチクルステージ２８に載置されているレチクル５０に形成されている回路パターンが縮小投影される。
【００３７】
図２に示すように、レチクル５０は、本形態では１ショット４チップタイプ、すなわち、１つのショット領域５１に４つの回路パターン５１ａ〜５１ｄが形成されている。尚、レチクル５０は、１ショット４チップ以外のであっても良く、勿論、１ショット１チップタイプであっても良い。
【００３８】
又、図３に示すように、レチクルブラインド２６は、水平方向の四方から進退自在に臨まされるレチクル用遮光板２６ａ〜２６ｄを有し、各レチクル用遮光板２６ａ〜２６ｄが光を完全に遮光することのできるクロムやＡｌ等の金属を素材に形成されている。
【００３９】
各レチクル用遮光板２６ａ〜２６ｄが、水平方向の四方から光路の中途に臨まされると、この各レチクル用遮光板２６ａ〜２６ｄによって、光路の中途に四角形の開口部が形成される。この開口部はレチクル５０のショット領域５１に対応しており、この開口部でショット領域５１の輪郭を囲繞することで、不要な部分への投影、露光を抑制することができる。
【００４０】
又、ステッパ２０の縮小投影レンズ２９と基板ステージ１０との間に、基板ステージ１０と一体に移動する基板エッジブラインド４１が配設されている。基板エッジブラインド４１は、対向する一対の基板エッジ用遮光板４２，４３を有し、この各基板エッジ用遮光板４２，４３の後端がアーム４４ａ，４４ｂを介してアクチュエータ４５ａ，４５ｂに連設されて、水平方向へ進退自在に支持されている。又、各基板エッジ用遮光板４２，４３は、レチクルブラインド２６のレチクル用遮光板２６ａ〜２６ｄと同様、光を完全に遮光することのできるクロムやＡｌ等の金属を素材に形成されている。
【００４１】
図４に示すように、各基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａは半円形状に形成されており、各基板エッジ用遮光板４２，４３が互いに近接し、その開口側端部に形成されている接合段部４２ｂ，４３ｂが接合されると、両基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａにて、光路の中途に円形状の開口部が形成される（図５参照）。
【００４２】
両基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａにて形成された円形状の開口部は、大型基板１のエッジ部１ａをマスクするものであり、図５に示すように、大型基板１は、両基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａにて、そのエッジ部１ａに、図６（ｂ）にハッチングで示すように、一定幅（例えば３mm程度）の非露光領域１ｂが形成される。
【００４３】
次に、このような構成によるステッパ２０を用いた大型基板１の露光手順について説明する。
【００４４】
先ず、表面にフォトレジスト膜が所定塗布された大型基板１を基板ステージ１０に載置し、所定に位置決めした後、保持固定する。次いで、基板ステージ１０上に配設されている基板エッジブラインド４１を構成する一対の基板エッジ用遮光板４２，４３を、アクチュエータ４５ａ，４５ｂの駆動により互いに近接する方向へ水平移動させ、その開口端部に各々形成されている接合段部４２ｂ，４３ｂを嵌合させる。
【００４５】
すると、図５に示すように、この両基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａにて、光路の中途に円形状の開口部が形成される。この開口部は、大型基板１のエッジ部１ａに対し、図６（ｂ）にハッチングで示すように、一定幅（例えば３mm程度）の非露光領域１ｂが形成される。換言すれば、大型基板１は非露光領域１ｂにより、その内周側に有効ショット領域が形成される。
【００４６】
一方、基板ステージ１０の上方に配設されているステッパ２０のレチクルステージ２８に、レチクル５０をセットする。図２に示すように、本形態によるレチクル５０は、１つのショット領域５１に４つの回路パターン５１ａ〜５１ｄが形成されており、従って、１ショットで４つの回路パターン５１ａ〜５１ｄが大型基板１上のフォトレジスト膜に転写される。
【００４７】
次いで、レチクルブラインド２６を構成する各レチクル用遮光板２６ａ〜２６ｄにて光路の中途に開口部を形成し、この開口部にてレチクル５０のショット領域５１の輪郭を囲繞し（図３参照）、ショット領域５１からのみ光が透過するように設定する。
【００４８】
次いで、ステッパ２０と基板ステージ１０とによるステップ・アンド・リピート式の相対移動にて、大型基板１に塗布されているフォトレジスト膜の予め設定された位置に、レチクル５０のショット領域５１に形成されている４チップ分の回路パターン５１ａ〜５１ｄを繰り返し縮小投影し、露光させる。このとき、基板エッジブラインド４１は基板ステージ１０と一体に移動するため、基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａと、大型基板１とは常に一定の位置関係を保持している。
【００４９】
又、図５に示すように、レチクル５０のショット領域５１に形成されている回路パターン５１ａ〜５１ｄの一部が、基板エッジブラインド４１を構成する基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａにかかっても、この領域では内周面４２ａ，４３ａの内周側のみが露光される。その結果、図６（ａ）にハッチングで示すように、大型基板１のエッジ部１ａを横切る領域に、レチクル５０のショット領域５１に形成されている４チップ分の回路パターン５１ａ〜５１ｄが縮小投影されても、大型基板１のエッジ部１ａは露光されない。従って、図６（ｂ）に示すように、大型基板１全体に回路パターンを縮小投影しても、大型基板１のエッジ部１ａに形成されている所定幅の非露光領域１ｂは露光されず一方、この非露光領域１ｂの内側は、その全体に回路パターンが縮小投影されて露光される。但し、非露光領域１ｂに接する回路パターンは、製品としては成立しないダミーパターンである。
【００５０】
そして、大型基板１全体に対する回路パターンの投影及び露光が完了した後、この大型基板１をエッチング液に浸漬してエッチング処理を行い、フォトレジスト膜の下層に成膜されている薄膜に回路パターンを形成する。その後、フォトレジスト膜を、硫酸と過酸化水素水との混合液(硫酸過水)からなる除去液、又はアセトン、エタノール、トルエン等の薬液を用いて除去する。
【００５１】
このように、本形態では、大型基板１上に回路パターンを転写するに際し、大型基板１のエッジ部１ａに一定幅の非露光領域１ｂを、基板エッジブラインド４１により形成するようにしたので、レチクル５０のショット領域５１が大型基板１のエッジ部１ａを越えて縮小投影されても、大型基板１のエッジ部１ａは露光されず、従って、エッジ部１ａに形成されているフォトレジスト膜や薄膜の剥離を未然に防止することができる。
【００５２】
しかも、大型基板１の非露光領域１ｂの内側全体に回路パターンが形成されるので、図６（ｂ）に示すように、殆どの有効な回路パターンの外側はダミーパターンが形成されることになる。そのため、有効な回路パターンとダミーパターンとの境界に段差が形成されず、エッチング時のローディング効果の発生を抑制することができる。
【００５３】
又、大型基板１上の有効な回路パターンとダミーパターンとの境界部分の段差がなくなるので、この境界部分のパターン密度がほぼ等しくなり、その結果、ＣＭＰ処理において平坦化をより精緻に行うことができる。
【００５４】
尚、本発明は、上述した形態に限るものではなく、例えばステッパ２０は縮小投影についてのみ説明したが、等倍投影に適用できることは云うまでもない。更に、大型基板１に対する回路パターンの投影を、ステッパを用いることなく、１ショットで大型基板１全体を一括で投影露光する装置にも、本形態を適用することができる。この場合、基板エッジブラインド４１は、投影露光装置と基板ステージとの間に介装する必要は必ずしもなく、投影露光装置の光路の途中に介装するようにしても良い。
【産業上の利用可能性】
【００５５】
本発明における半導体装置は、種々の電子機器、電気光学装置の回路に組み込むことができる。例えば、電子機器では、それを構成するトランスファーゲート、インバータ、クロックドインバータ、論理ゲート（ＮＡＮＤ，ＮＯＲ等）、シフトレジスタ、レベルシフタ、バッファ回路、差動増幅器、カレントミラーオペアンプ、Ｄ／Ａコンバータ、Ａ／Ｄコンバータ、ＤＲＡＭ，ＳＲＡＭ、算術回路加算器、マイコン、ＤＳＰ（Digital Signal Processor）、アナログスイッチ、及びＣＰＵに組み込むことができる。
【００５６】
又、電気光学装置では、例えば、ＴＦＴアクティブマトリクス駆動方式の液晶装置、パッシブマトリックス型の液晶装置、ＴＦＤ（薄型ダイオード）をスイッチング素子として備えた液晶装置以外に、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emission Dispiay、及びSurface-Conductin Electron-Emitter Display）、更には、ＤＬＰ（Digital Light Processing）やＤＭＤ（Digital Micromirror Device）等に組み込むことが可能である。
【図面の簡単な説明】
【００５７】
【図１】縮小投影露光装置の概略構成図
【図２】レチクルの概略平面図
【図３】レチクルのショット領域の輪郭をレチクル用遮光板で囲繞した状態を示す平面図
【図４】大型基板と基板エッジブラインドとの関係を示す斜視図
【図５】大型基板上にレチクルのショット領域を縮小投影する状態を示す平面図
【図６】（ａ）はレチクルのショット領域と大型基板との関係を示す平面図、（ｂ）大型基板のエッジ部に非露光領域が形成されている状態を示す平面図
【図７】従来のレチクルのショット領域と大型基板との関係を示す平面図
【符号の説明】
【００５８】
１…大型基板、１ａ…エッジ部、１ｂ…非露光領域、１０…基板ステージ、２０…ステッパ、２６…レチクルブラインド、２６ａ〜２６ｄ…レチクル用遮光板、２８…レチクルステージ、４１…基板エッジブラインド、４２，４３…基板エッジ用遮光板、４２ａ，４３ａ…内周面、５０…レチクル、５１…露光領域、５１ａ〜５１ｄ…回路パターン
【技術分野】
【０００１】
本発明は、大型基板上のレジスト膜に対し、レチクルに形成された回路パターンを投影して露光させる半導体装置の製造方法、及びその製造装置、並びに電気光学装置の製造方法に関する。
【背景技術】
【０００２】
一般に、半導体装置の製造工程においては、大型基板上に、ステップ・アンド・リピート方式による縮小投影露光装置（以下、「ステッパ」と称する）等を用いて、レチクル（フォトマスクとも称する）に形成されている回路パターンを、大型基板上に形成されたフォトレジスト膜に繰り返し投影、露光することで、複数の半導体装置を大型基板上にまとめて製造する場合が多い。
【０００３】
１枚の大型基板から製造される半導体装置の枚数は、大型基板の大きさ、及びそこに形成する半導体装置の大きさに依存して決定される。生産効率、及び製品の歩留まりを向上させるには、１枚の大型基板に対して多くの半導体装置を製造することが望ましいが、半導体装置の実装効率を高めようとした場合、そのレイアウトによっては、レチクルによって大型基板上に形成される１回の露光領域（以下「ショット領域」と称する）の一角が大型基板のエッジ部に近接し易く、或いは、１枚のレチクルにて１つのショット領域に複数の回路パターンを形成する場合は、１ショット領域中の１つの回路パターンが大型基板のエッジ部を超えて投影されてしまう。
【０００４】
しかし、大型基板のエッジ部に形成されているフォトレジスト膜や各薄膜は不完全であり、剥離を引き起こし易く、回路パターンが大型基板のエッジ部付近、或いはエッジ部を超えて形成された場合、他の有効な回路パターンに、エッジ部から剥離したフォトレジスト膜や薄膜等の不純物が付着し易く、製品不良の原因となる。
【０００５】
そのため、例えば特許文献１（特開２００３−１５８０６７号公報）には、１ショット６チップ（１つのショット領域に６つの回路パターン領域を形成するもの）のレチクルを用いて、大型基板上に複数の半導体装置を形成するに際し、ステッパに設けられているマスキングブレードを、レチクルのショット領域に合わせた開口を有する大口のレチクルブラインドと、このレチクルブラインドとは独立して移動可能なＬ字形状に形成された一対のレチクルブラインドとを備え、大口のレチクルブラインドによって制限されたショット領域の一角が大型基板のエッジ部に係る場合は、Ｌ形状に形成された一対のレチクルブラインドを用いて、ショット領域内のエッジ部に係る回路パターンを覆い隠し、回路パターンが大型基板のエッジ部に係るのを防止し、エッジ部のフォトレジスト膜や各薄膜の剥離を防止する技術が開示されている。
【特許文献１】特開２００３−１５８０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上述した特許文献１に開示されている技術では、例えば、図７に示すように、１ショット４チップのレチクルを用いて、大型基板１上にショット領域１１０を形成しようとする場合、大型基板１のエッジ部１００ａに近接し、或いは横切る回路パターン領域１１０ｄがＬ字形状のレチクルブラインドによってマスクされるため、エッチング工程においては、このマスクされた部位、及びレチクルを用いて露光されなかった領域（図７にハッチングで示す領域、以下、のこの領域を「非パターン領域」と称する）１００ｂには回路パターンが形成されず、各薄膜がそのまま残されることになる。
【０００７】
その結果、図７にハッチングで示す非パターン領域１００ｂと、有効な回路パターン領域１１０ａ〜１１０ｄとの間に段差が生じる。有効な回路パターン領域１１０ａ〜１１０ｄと非パターン領域１１０ｅとの間に段差が生じると、例えばエッチング処理に際し、この段差部付近では、パターン密度の相違によりエッチング速度が微妙に変動し、パターン寸法が変動するローディング効果が生じ易くなる。
【０００８】
又、ＣＭＰ（Chemical Mechanical Polishing；化学機械的研磨法）処理により各薄膜の表面の凹凸を平坦化する際に、非パターン領域１１０ｅと回路パターン領域１１０ａ〜１１０ｄとの境界に段差が存在していると、パターン密度の相違により充分に平坦化を実現することができず、製品の品質に悪影響を及ぼしてしまうことになる。
【０００９】
本発明は、上記事情に鑑み、大型基板のエッジ部のフォトレジスト膜や薄膜の剥離を防止すると共に、大型基板に形成される非パターン領域と回路パターン領域との境界部分の段差を少なくして、ローディング効果の発生を抑制すると共に、各薄膜の平坦化をより精緻に行うことのできる半導体装置の製造方法、及びその製造装置、並びに電気光学装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため第１発明は、 レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造方法において、上記大型基板のエッジ部において、上記回路パターンが転写されないように、所定幅の領域を露光させないようにすることを特徴とする。
【００１１】
このような構成では、大型基板のエッジ部全周に、レチクルに形成した回路パターンが転写されないように、所定幅の領域を露光させないようにしたので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。更に、回路パターンが露光されてない領域の内周まで投影露光させることができるので、露光されていない領域の内周に形成されたダミーパターンにより有効な回路パターン領域との境界部分に発生する段差が解消され、エッチング時のローディング効果の発生を抑制することができる。更に、大型基板上の有効な回路パターンとダミーパターンとの境界部分の段差がなくなるので、この境界部分のパターン密度がほぼ等しくなり、その結果、ＣＭＰ処理において平坦化をより精緻に行うことができる。
【００１２】
第２発明は、第1発明において、上記大型基板のエッジ部全周において前記所定幅の領域を露光させないようにすることを特徴とする。
【００１３】
このような構成では、大型基板のエッジ部全周において所定幅の領域を露光させないようにしたので、大型基板のエッジ部のフォトレジスト膜や薄膜の剥離をより確実に防止することができる。
【００１４】
第３発明は、第1或いは第２発明において、上記大型基板において、上記回路パターンが転写されるように露光される有効ショット領域を上記所定幅の領域に囲まれるように形成することを特徴とする。
【００１５】
このような構成では、大型基板の回路パターンが転写されるように露光される有効ショット領域を所定幅の領域に囲まれるように形成したので、回路パターンが露光されてない領域の内周まで投影露光させて、露光されていない領域の内周にダミーパターンを形成し、有効な回路パターン領域との境界部分に発生する段差を解消することができる。
【００１６】
第４発明は、第１〜第３発明において、上記大型基板のエッジ部全周に非露光領域を形成する基板エッジブラインドを備えることを特徴とする。
【００１７】
このような構成では、基板エッジブラインドにて大型基板のエッジ部全周に一定幅の非露光領域を形成するようにしたので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。
【００１８】
第５発明は、第１〜第４発明において、上記レチクルと上記大型基板とは相対移動しながら該レチクルに形成された上記回路パターンを上記大型基板上に繰り返し投影露光させることを特徴とする。
【００１９】
このような構成では、レチクルと大型基板とを相対移動させながらレチクルに形成された回路パターンを大型基板上に繰り返し投影露光させるようにしたので、繰り返し露光を行う際に、レチクルのショット領域の一部が大型基板のエッジ部にかかっても、このエッジ部が露光しないので、投影露光作業を効率よく行うことができる。
【００２０】
第６発明は、レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造装置において、上記大型基板を位置決めした状態で載置する基板ステージと、上記基板ステージの上方に配設されている投影露光装置と、上記投影露光装置から上記大型基板に至る光路の中途に介装すると共に該大型基板のエッジ部に所定幅の非露光領域を形成する基板エッジブラインドとを備えることを特徴とする。
【００２１】
このような構成では、投影露光装置から大型基板に至る光路の中途に基板エッジブラインドを介装し、この基板エッジブラインドにて大型基板のエッジ部に所定幅の非露光領域を形成するようにしたので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。更に、回路パターンを非露光領域の内周まで投影露光させることができるので、非露光領域の内周に形成されたダミーパターンにより有効な回路パターン領域との境界部分に発生する段差が解消され、エッチング時のローディング効果の発生を抑制することができる。更に、大型基板上の有効な回路パターンとダミーパターンとの境界部分の段差がなくなるので、この境界部分のパターン密度がほぼ等しくなり、その結果、ＣＭＰ処理において平坦化をより精緻に行うことができる。
【００２２】
第７発明は、第６発明において、上記投影露光装置と上記基板ステージとの相対移動により上記レチクルに形成された上記回路パターンを上記大型基板に繰り返し投影露光させて上記大型基板の上記非露光領域の内周全体に回路パターンをパターンニングすると共に、上記基板エッジブラインドを上記基板ステージと一体移動させることを特徴とする。
【００２３】
このような構成では、基板エッジブラインドを基板ステージと一体移動させるようにしたので、ステップ・アンド・リピート式の相対移動にて、大型基板上に回路パターンを繰り返し投影露光させる場合であっても、大型基板と基板エッジブラインドとの位置関係は常に一定であるため、良好なパターンニングを行うことができる。
【００２４】
第８発明は、第６発明において、上記投影露光装置は上記大型基板に対し該大型基板全体を１ショットで投影露光させることを特徴とする。
【００２５】
このような構成では、大型基板に対し、この大型基板全体を１ショットで投影露光させて回路パターンをパターンニングする場合においても、大型基板のエッジ部が露光されないので、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。
【００２６】
第９発明は、第６〜第８発明において、上記基板エッジブラインドは上記投影露光装置と上記大型基板との間に介装されていることを特徴とする。
【００２７】
このような構成では、基板エッジブラインドを投影露光装置と大型基板との間に介装することで、基板エッジブラインドを投影露光装置とは独立して動作させることができ、大型基板に対する位置調整が容易になる。
【００２８】
第１０発明は、第６〜第８発明において、上記基板エッジブラインドは上記投影露光装置の中途に介装されていることを特徴とする。
【００２９】
このような構成では、基板エッジブラインドを投影露光装置の中途に介装することで、基板エッジブラインドと投影露光装置とを一体に組み付けることができ、投影露光装置中の光路との調整が容易になる。
【００３０】
第１１発明は、電気光学装置の製造方法において、第１〜第４発明による半導体装置の製造方法を用いて半導体装置を製造する工程を備えたことを特徴とする。
【００３１】
このような構成では、電気光学装置の製造方法において、第１発明或いは第２発明による半導体装置の製造方法で半導体装置を製造する工程を備えたことで、大型基板のエッジ部全周に、レチクルに形成した回路パターンが転写されない一定幅の非露光領域を形成したので、レチクルによって投影されるショット領域が大型基板のエッジ部にかかっても、このエッジ部が露光されず、従って、このエッジ部のフォトレジスト膜や薄膜の剥離を防止することができる。
【発明を実施するための最良の形態】
【００３２】
以下、図１〜図６に基づいて本発明の一形態を説明する。図１はステッパの概略構成図である。
【００３３】
同図の符号１０は基板ステージであり、この基板ステージ１０に大型基板１が載置される。大型基板１は、例えば石英、ガラス、シリコンを素材に形成されており、この大型基板１に多数枚の半導体装置が形成される。尚、図に示す大型基板１は円形をなしているが、角形であっても良く、又、図示しないが、この大型基板１にはオリフラ、ノッチ等の位置決め部位が所定に形成されている。
【００３４】
この大型基板１は、その表面にフォトレジスト膜を塗布した後、基板ステージ１０に載置され、所定に位置決めされた状態で保持される。
【００３５】
又、基板ステージ１０の上方にステッパ２０が対設されている。ステッパ２０は、フォトリソグラフィにより、ステッパ２０に配設したレチクル（「露光マスク」とも称する）に形成されている回路パターンを、大型基板１上に塗布されているフォトレジスト膜に転写してパターニングを行うものである。
【００３６】
ステッパ２０は、高圧水銀ランプ等の発光体２１ａを有する光源２１を備え、この光源２１から放射される紫外線が、第１のコンデンサレンズ２２を透過して干渉フィルタ２３により特定波長（たとえばｉ線）に選別された後、フライアイレンズ２４に入射されて面内照度が均一化される。その後、フライアイレンズ２４から出射された紫外線は、第２のコンデンサレンズ２５、レチクルブラインド（「マスキングブレード」とも称する）２６、第３のコンデンサレンズ２７、レチクルステージ２８、縮小投影レンズ２９を順次透過し、最終的に、基板ステージ１０に載置されている大型基板１の表面に塗布されているフォトレジスト膜に、レチクルステージ２８に載置されているレチクル５０に形成されている回路パターンが縮小投影される。
【００３７】
図２に示すように、レチクル５０は、本形態では１ショット４チップタイプ、すなわち、１つのショット領域５１に４つの回路パターン５１ａ〜５１ｄが形成されている。尚、レチクル５０は、１ショット４チップ以外のであっても良く、勿論、１ショット１チップタイプであっても良い。
【００３８】
又、図３に示すように、レチクルブラインド２６は、水平方向の四方から進退自在に臨まされるレチクル用遮光板２６ａ〜２６ｄを有し、各レチクル用遮光板２６ａ〜２６ｄが光を完全に遮光することのできるクロムやＡｌ等の金属を素材に形成されている。
【００３９】
各レチクル用遮光板２６ａ〜２６ｄが、水平方向の四方から光路の中途に臨まされると、この各レチクル用遮光板２６ａ〜２６ｄによって、光路の中途に四角形の開口部が形成される。この開口部はレチクル５０のショット領域５１に対応しており、この開口部でショット領域５１の輪郭を囲繞することで、不要な部分への投影、露光を抑制することができる。
【００４０】
又、ステッパ２０の縮小投影レンズ２９と基板ステージ１０との間に、基板ステージ１０と一体に移動する基板エッジブラインド４１が配設されている。基板エッジブラインド４１は、対向する一対の基板エッジ用遮光板４２，４３を有し、この各基板エッジ用遮光板４２，４３の後端がアーム４４ａ，４４ｂを介してアクチュエータ４５ａ，４５ｂに連設されて、水平方向へ進退自在に支持されている。又、各基板エッジ用遮光板４２，４３は、レチクルブラインド２６のレチクル用遮光板２６ａ〜２６ｄと同様、光を完全に遮光することのできるクロムやＡｌ等の金属を素材に形成されている。
【００４１】
図４に示すように、各基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａは半円形状に形成されており、各基板エッジ用遮光板４２，４３が互いに近接し、その開口側端部に形成されている接合段部４２ｂ，４３ｂが接合されると、両基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａにて、光路の中途に円形状の開口部が形成される（図５参照）。
【００４２】
両基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａにて形成された円形状の開口部は、大型基板１のエッジ部１ａをマスクするものであり、図５に示すように、大型基板１は、両基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａにて、そのエッジ部１ａに、図６（ｂ）にハッチングで示すように、一定幅（例えば３mm程度）の非露光領域１ｂが形成される。
【００４３】
次に、このような構成によるステッパ２０を用いた大型基板１の露光手順について説明する。
【００４４】
先ず、表面にフォトレジスト膜が所定塗布された大型基板１を基板ステージ１０に載置し、所定に位置決めした後、保持固定する。次いで、基板ステージ１０上に配設されている基板エッジブラインド４１を構成する一対の基板エッジ用遮光板４２，４３を、アクチュエータ４５ａ，４５ｂの駆動により互いに近接する方向へ水平移動させ、その開口端部に各々形成されている接合段部４２ｂ，４３ｂを嵌合させる。
【００４５】
すると、図５に示すように、この両基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａにて、光路の中途に円形状の開口部が形成される。この開口部は、大型基板１のエッジ部１ａに対し、図６（ｂ）にハッチングで示すように、一定幅（例えば３mm程度）の非露光領域１ｂが形成される。換言すれば、大型基板１は非露光領域１ｂにより、その内周側に有効ショット領域が形成される。
【００４６】
一方、基板ステージ１０の上方に配設されているステッパ２０のレチクルステージ２８に、レチクル５０をセットする。図２に示すように、本形態によるレチクル５０は、１つのショット領域５１に４つの回路パターン５１ａ〜５１ｄが形成されており、従って、１ショットで４つの回路パターン５１ａ〜５１ｄが大型基板１上のフォトレジスト膜に転写される。
【００４７】
次いで、レチクルブラインド２６を構成する各レチクル用遮光板２６ａ〜２６ｄにて光路の中途に開口部を形成し、この開口部にてレチクル５０のショット領域５１の輪郭を囲繞し（図３参照）、ショット領域５１からのみ光が透過するように設定する。
【００４８】
次いで、ステッパ２０と基板ステージ１０とによるステップ・アンド・リピート式の相対移動にて、大型基板１に塗布されているフォトレジスト膜の予め設定された位置に、レチクル５０のショット領域５１に形成されている４チップ分の回路パターン５１ａ〜５１ｄを繰り返し縮小投影し、露光させる。このとき、基板エッジブラインド４１は基板ステージ１０と一体に移動するため、基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａと、大型基板１とは常に一定の位置関係を保持している。
【００４９】
又、図５に示すように、レチクル５０のショット領域５１に形成されている回路パターン５１ａ〜５１ｄの一部が、基板エッジブラインド４１を構成する基板エッジ用遮光板４２，４３の内周面４２ａ，４３ａにかかっても、この領域では内周面４２ａ，４３ａの内周側のみが露光される。その結果、図６（ａ）にハッチングで示すように、大型基板１のエッジ部１ａを横切る領域に、レチクル５０のショット領域５１に形成されている４チップ分の回路パターン５１ａ〜５１ｄが縮小投影されても、大型基板１のエッジ部１ａは露光されない。従って、図６（ｂ）に示すように、大型基板１全体に回路パターンを縮小投影しても、大型基板１のエッジ部１ａに形成されている所定幅の非露光領域１ｂは露光されず一方、この非露光領域１ｂの内側は、その全体に回路パターンが縮小投影されて露光される。但し、非露光領域１ｂに接する回路パターンは、製品としては成立しないダミーパターンである。
【００５０】
そして、大型基板１全体に対する回路パターンの投影及び露光が完了した後、この大型基板１をエッチング液に浸漬してエッチング処理を行い、フォトレジスト膜の下層に成膜されている薄膜に回路パターンを形成する。その後、フォトレジスト膜を、硫酸と過酸化水素水との混合液(硫酸過水)からなる除去液、又はアセトン、エタノール、トルエン等の薬液を用いて除去する。
【００５１】
このように、本形態では、大型基板１上に回路パターンを転写するに際し、大型基板１のエッジ部１ａに一定幅の非露光領域１ｂを、基板エッジブラインド４１により形成するようにしたので、レチクル５０のショット領域５１が大型基板１のエッジ部１ａを越えて縮小投影されても、大型基板１のエッジ部１ａは露光されず、従って、エッジ部１ａに形成されているフォトレジスト膜や薄膜の剥離を未然に防止することができる。
【００５２】
しかも、大型基板１の非露光領域１ｂの内側全体に回路パターンが形成されるので、図６（ｂ）に示すように、殆どの有効な回路パターンの外側はダミーパターンが形成されることになる。そのため、有効な回路パターンとダミーパターンとの境界に段差が形成されず、エッチング時のローディング効果の発生を抑制することができる。
【００５３】
又、大型基板１上の有効な回路パターンとダミーパターンとの境界部分の段差がなくなるので、この境界部分のパターン密度がほぼ等しくなり、その結果、ＣＭＰ処理において平坦化をより精緻に行うことができる。
【００５４】
尚、本発明は、上述した形態に限るものではなく、例えばステッパ２０は縮小投影についてのみ説明したが、等倍投影に適用できることは云うまでもない。更に、大型基板１に対する回路パターンの投影を、ステッパを用いることなく、１ショットで大型基板１全体を一括で投影露光する装置にも、本形態を適用することができる。この場合、基板エッジブラインド４１は、投影露光装置と基板ステージとの間に介装する必要は必ずしもなく、投影露光装置の光路の途中に介装するようにしても良い。
【産業上の利用可能性】
【００５５】
本発明における半導体装置は、種々の電子機器、電気光学装置の回路に組み込むことができる。例えば、電子機器では、それを構成するトランスファーゲート、インバータ、クロックドインバータ、論理ゲート（ＮＡＮＤ，ＮＯＲ等）、シフトレジスタ、レベルシフタ、バッファ回路、差動増幅器、カレントミラーオペアンプ、Ｄ／Ａコンバータ、Ａ／Ｄコンバータ、ＤＲＡＭ，ＳＲＡＭ、算術回路加算器、マイコン、ＤＳＰ（Digital Signal Processor）、アナログスイッチ、及びＣＰＵに組み込むことができる。
【００５６】
又、電気光学装置では、例えば、ＴＦＴアクティブマトリクス駆動方式の液晶装置、パッシブマトリックス型の液晶装置、ＴＦＤ（薄型ダイオード）をスイッチング素子として備えた液晶装置以外に、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emission Dispiay、及びSurface-Conductin Electron-Emitter Display）、更には、ＤＬＰ（Digital Light Processing）やＤＭＤ（Digital Micromirror Device）等に組み込むことが可能である。
【図面の簡単な説明】
【００５７】
【図１】縮小投影露光装置の概略構成図
【図２】レチクルの概略平面図
【図３】レチクルのショット領域の輪郭をレチクル用遮光板で囲繞した状態を示す平面図
【図４】大型基板と基板エッジブラインドとの関係を示す斜視図
【図５】大型基板上にレチクルのショット領域を縮小投影する状態を示す平面図
【図６】（ａ）はレチクルのショット領域と大型基板との関係を示す平面図、（ｂ）大型基板のエッジ部に非露光領域が形成されている状態を示す平面図
【図７】従来のレチクルのショット領域と大型基板との関係を示す平面図
【符号の説明】
【００５８】
１…大型基板、１ａ…エッジ部、１ｂ…非露光領域、１０…基板ステージ、２０…ステッパ、２６…レチクルブラインド、２６ａ〜２６ｄ…レチクル用遮光板、２８…レチクルステージ、４１…基板エッジブラインド、４２，４３…基板エッジ用遮光板、４２ａ，４３ａ…内周面、５０…レチクル、５１…露光領域、５１ａ〜５１ｄ…回路パターン
【特許請求の範囲】
【請求項１】
レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造方法において、
上記大型基板のエッジ部において、上記回路パターンが転写されないように、所定幅の領域を露光させないようにする
ことを特徴とする半導体装置の製造方法。
【請求項２】
上記大型基板のエッジ部全周において前記所定幅の領域を露光させないようにすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
上記大型基板において、上記回路パターンが転写されるように露光される有効ショット領域を上記所定幅の領域に囲まれるように形成することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
上記大型基板のエッジ部全周に非露光領域を形成する基板エッジブラインドを備えることを特徴とする請求項１〜３の何れかに記載の半導体装置の製造方法。
【請求項５】
上記レチクルと上記大型基板とは相対移動しながら該レチクルに形成された上記回路パターンを上記大型基板上に繰り返し投影露光させる
ことを特徴とする請求項１〜４の何れかに記載の半導体装置の製造方法。
【請求項６】
レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造装置において、
上記大型基板を位置決めした状態で載置する基板ステージと、
上記基板ステージの上方に配設されている投影露光装置と、
上記投影露光装置から上記大型基板に至る光路の中途に介装すると共に該大型基板のエッジ部に所定幅の非露光領域を形成する基板エッジブラインドと
を備えることを特徴とする半導体装置の製造装置。
【請求項７】
上記投影露光装置と上記基板ステージとの相対移動により上記レチクルに形成された上記回路パターンを上記大型基板に繰り返し投影露光させて上記大型基板の上記非露光領域の内周全体に回路パターンをパターンニングすると共に、
上記基板エッジブラインドを上記基板ステージと一体移動させる
ことを特徴とする請求項６記載の半導体装置の製造装置。
【請求項８】
上記投影露光装置は上記大型基板に対し該大型基板全体を１ショットで投影露光させる
ことを特徴とする請求項６記載の半導体装置の製造装置。
【請求項９】
上記基板エッジブラインドは上記投影露光装置と上記大型基板との間に介装されている
ことを特徴とする請求項６〜８の何れかに記載の半導体装置の製造装置。
【請求項１０】
上記基板エッジブラインドは上記投影露光装置の中途に介装されている
ことを特徴とする請求項６〜８の何れかに記載の半導体装置の製造装置。
【請求項１１】
請求項１〜４の何れかに記載の半導体装置の製造方法を用いて半導体装置を製造する工程を備える
ことを特徴とする電気光学装置の製造方法。
【請求項１】
レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造方法において、
上記大型基板のエッジ部において、上記回路パターンが転写されないように、所定幅の領域を露光させないようにする
ことを特徴とする半導体装置の製造方法。
【請求項２】
上記大型基板のエッジ部全周において前記所定幅の領域を露光させないようにすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
上記大型基板において、上記回路パターンが転写されるように露光される有効ショット領域を上記所定幅の領域に囲まれるように形成することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
上記大型基板のエッジ部全周に非露光領域を形成する基板エッジブラインドを備えることを特徴とする請求項１〜３の何れかに記載の半導体装置の製造方法。
【請求項５】
上記レチクルと上記大型基板とは相対移動しながら該レチクルに形成された上記回路パターンを上記大型基板上に繰り返し投影露光させる
ことを特徴とする請求項１〜４の何れかに記載の半導体装置の製造方法。
【請求項６】
レチクルに形成された回路パターンを、複数の半導体装置を形成可能な大型基板上のレジスト膜に転写してパターンニングを行う半導体装置の製造装置において、
上記大型基板を位置決めした状態で載置する基板ステージと、
上記基板ステージの上方に配設されている投影露光装置と、
上記投影露光装置から上記大型基板に至る光路の中途に介装すると共に該大型基板のエッジ部に所定幅の非露光領域を形成する基板エッジブラインドと
を備えることを特徴とする半導体装置の製造装置。
【請求項７】
上記投影露光装置と上記基板ステージとの相対移動により上記レチクルに形成された上記回路パターンを上記大型基板に繰り返し投影露光させて上記大型基板の上記非露光領域の内周全体に回路パターンをパターンニングすると共に、
上記基板エッジブラインドを上記基板ステージと一体移動させる
ことを特徴とする請求項６記載の半導体装置の製造装置。
【請求項８】
上記投影露光装置は上記大型基板に対し該大型基板全体を１ショットで投影露光させる
ことを特徴とする請求項６記載の半導体装置の製造装置。
【請求項９】
上記基板エッジブラインドは上記投影露光装置と上記大型基板との間に介装されている
ことを特徴とする請求項６〜８の何れかに記載の半導体装置の製造装置。
【請求項１０】
上記基板エッジブラインドは上記投影露光装置の中途に介装されている
ことを特徴とする請求項６〜８の何れかに記載の半導体装置の製造装置。
【請求項１１】
請求項１〜４の何れかに記載の半導体装置の製造方法を用いて半導体装置を製造する工程を備える
ことを特徴とする電気光学装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−４０９１５（Ｐ２００６−４０９１５Ａ）
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願番号】特願２００４−２１３９３２（Ｐ２００４−２１３９３２）
【出願日】平成１６年７月２２日（２００４．７．２２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願日】平成１６年７月２２日（２００４．７．２２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]