半導体装置及びその製造方法
【課題】半導体チップの側面に逆バイアス印加時の漏れ電流を防ぐための分離層を有する該半導体チップを備えた半導体装置において、十分な逆耐圧性能を与えるための不純物の導入を短時間で行なうことができ、デバイスピッチやチップサイズの縮小が図れ、量産プロセスにも適した半導体装置及びその製造方法を提供する。
【解決手段】ウェハのダイシングラインに沿ってレーザーを照射して、そのウェハの表面又は所定深さのウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで半導体チップの個片化を行って、亀裂などのダメージの少ない清浄なダイシング面を形成し、そのダイシング面に不純物を導入して、逆耐圧性能を与えるため分離層を形成する。
【解決手段】ウェハのダイシングラインに沿ってレーザーを照射して、そのウェハの表面又は所定深さのウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで半導体チップの個片化を行って、亀裂などのダメージの少ない清浄なダイシング面を形成し、そのダイシング面に不純物を導入して、逆耐圧性能を与えるため分離層を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、逆耐圧性能を備え、電力変換装置などに使用される半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電力変換装置においては、装置の小型化、軽量化、高効率化、高速応答化、低コスト化を図るため、電解コンデンサや直流リアクトルなどで構成される直流平滑回路に代え、マトリックスコンバータなどに代表されるように、直接変換型電力変換回路を採用した装置が開発され、実用化に至っている。直接変換回路では双方向の電流遮断が可能なスイッチが必要であるが、汎用の半導体スイッチ素子は逆印加電圧に対する耐圧（逆耐圧）を持たない。そのため、逆耐圧を担うダイオードとの組み合わせなどにより双方向スイッチを機能させることも可能であるが、それでは回路構成が複雑になってしまい、電圧損失の原因ともなる。そこで逆耐圧性能を有する逆阻止型の半導体素子の開発が要望されている（非特許文献１参照）。
【０００３】
ここで、逆阻止型の半導体素子の構造上の特徴を、絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）（以下、ＩＧＢＴという。）を例に、図を参照しながら説明する。
【０００４】
図１１には従来型のＩＧＢＴの要部断面図を示す。このＩＧＢＴについて説明すると、高比抵抗のｎ形半導体基板の第一主面１１５にｐベース領域１０２が選択的に複数形成され、裏面側の第二主面１１６にｐコレクタ層１０３が形成されている。ｐベース領域１０２とｐコレクタ層１０３とによって前記半導体基板の厚み方向において挟まれた領域がもともと半導体基板でもあるｎベース領域１０１である。矢印で示す活性領域１１４におけるｐベース領域１０２内の表面層には選択的にｎエミッタ領域１０４が形成されている。この活性領域１１４の外側には矢印で示すプレーナ形ｐｎ接合表面の耐圧構造の一種であるガードリング構造１１３が形成され、このＩＧＢＴの順方向阻止耐圧を確保している。点線１１８は順方向電圧印加時のｎベース側空乏層を示している。このガードリング構造１１３は、第一主面内で前記活性領域１１４の外側にあって、ｎ形半導体基板の表面層にリング状に形成されるｐ端部領域１１１、酸化膜１１２および金属膜１２４等を組み合わせて作られる。ｎエミッタ領域１０４とｎベース領域１０１に挟まれたｐベース領域１０２の表面と、複数のｐベース領域１０２間のｎベース領域１０１の表面とにはゲート酸化膜１０５を介してそれぞれゲート電極１０６が形成される。ｎエミッタ領域１０４表面にエミッタ電極１０８、ｐコレクタ層１０３表面にはコレクタ電極１０９がそれぞれ被覆される。エミッタ電極１０８とゲート電極１０６との層間には絶縁膜１０７が設けられている。
【０００５】
従来型のＩＧＢＴは、エミッタをグラウンド電位としコレクタを負電位とする逆バイアスが加えられることを前提としないため、ウェハから半導体チップの切り出し（ダイシング）を行って形成されたダイシング面１２５は、特別な処理が施されておらず、結晶ひずみが大きく結晶欠陥密度が高い。このため逆バイアス印加時には、裏面ｐｎ接合から空乏層１１７、すなわち高電界領域が拡がり、ダイシング面１２５にも達するので、結晶欠陥で絶えず発生しているキャリヤ（図中Ａで示す領域に発生している）が電界により輸送されて大きな漏れ電流となり、十分な逆耐圧が得られない。
【０００６】
図１２には逆阻止型のＩＧＢＴの要部断面図を示す。この逆阻止型ＩＧＢＴについて、従来型のＩＧＢＴとの比較において説明すると、その違いは、ダイシング面１２５に通じる半導体チップの側面に、裏面側の第二主面１１６に形成されたｐコレクタ層１０３と、ｎ形半導体基板の表面層に形成されたｐ端部領域１１１とをつなぐように、ｐ分離層１２０が形成されていることにある。これにより、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させることができ、順阻止能力と同等の逆阻止能力が得られる。
【０００７】
上記分離層の形成方法としては、例えば、ウェハ表面からボロンソースを塗布し、マスク酸化膜の開口部から熱処理にてボロンをウェハ裏面に向けて数百μｍ程度の深さまで拡散し、当該ボロンがウェハ中に不純物として拡散することにより形成された分離層がウェハ裏面に現れるように研削した後に、その分離層の中央部分でダイシングして半導体チップとして切り出すなどの方法がある。この方法によれば、ウェハの前処理の一工程として分離層を形成することができる。図１２は、そのようにして形成された分離層の構造が示される。
【０００８】
しかしながら、ウェハ表面から不純物としてボロンをウェハ裏面に向けて数百μｍ程度の深さまで拡散するためには、高温、長時間の拡散処理を必要とする。また、マスク酸化膜としては、長時間のボロン拡散に耐えるようにするため良質で厚い酸化膜が必要となるので、この酸化膜の形成の面でも生産性が悪い。更に、ボロン拡散はマスク酸化膜の開口部からウェハ内にほぼ等方的に進行するため、例えば深さ方向に２００μｍのボロン拡散を行う場合、横方向にもボロンは１８０μｍ程度拡散されてしまうため、分離層の半導体チップに占める占有割合が大きくなりデバイスピッチやチップサイズの縮小に対しての弊害となる。
【０００９】
このような問題に対して、ウェハの概形を保ったままの状態で半導体チップの側面となるべき面を形成し、これにイオンビーム照射によるイオン注入・アニール処理を行って分離層を形成する方法が提案されている。ドーズ量の精密制御が可能なイオンビーム照射による方法によれば、不純物の分布や導入量が一様な拡散深さの浅い分離層を形成できるので、分離層の層厚さを厚く形成しなくても、半導体装置に十分な逆耐圧性能を与えることができる。よって、導入する不純物の拡散時間の短縮を図れる。また、半導体チップに占める分離層の占有割合を小さくでき、デバイスピッチやチップサイズの縮小につながる。
【００１０】
例えば、特許文献１には、アルカリ溶液によるシリコンの湿式異方性エッチングにより、ウェハ上に５５℃の傾斜角をもった（１１１）面方位の結晶面を露出させ、このダメージレスな斜面に対して上方からイオンビーム照射によるイオン注入・アニール処理を行って分離層を形成する方法が開示されている。
【００１１】
また、特許文献２には、ウェハをダイシングテープを介して支持台に固定して、断面形状がＶ字型もしくは逆台形型のブレードでブレードダイシングして、傾斜角を有するダイシング面を形成し、個片化した半導体チップがダイシングテープに貼り付いた状態で、上方からイオンビーム照射によるイオン注入・アニール処理を行って分離層を形成する方法が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００６−１５６９２６号公報
【特許文献２】特開２００９−１７７０３９号公報
【非特許文献】
【００１３】
【非特許文献１】武井学、外2名、「逆阻止ＩＧＢＴの適用技術」、富士時報、富士電機株式会社、平成14年8月10日、第75巻、第8号、p. 445―448
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記特許文献１の方法では、ウェハの深さ方向に湿式異方性エッチングにより結晶面を形成し、その結晶面に分離層を形成するので、これとウェハ裏面に形成したｐコレクタ層とが確実につながるように安全尤度をもって設計しなければならず、デバイスピッチやチップサイズの縮小には限界があった。また、ダイシング工程の前に、半導体チップの側面の構造がほぼ完了した状態となる結果、板厚の薄い部分で半導体チップが連なり連結してウェハの形状を維持している状態となり、板厚の薄い部分の構造強度が弱く、そのウェハの取り扱いが難しいという面があった。よって量産プロセスとしては適さなかった。
【００１５】
上記特許文献２の方法では、ブレードダイシングによりダイシング面を形成するので、そのダメージにより数１０μｍ深さレベルで亀裂が生じている。そのため逆バイアス印加時の漏れ電流を防ぐための分離層の形成には、それ以上の深さにボロン等の不純物を分布させ、活性化させなくてはならず、不純物の拡散に長時間を要するという問題があった。また、ダメージによる亀裂が多量に入っていると不純物の分布や導入量を制御できずに、信頼度高く半導体装置に十分な逆耐圧性能を与えることが難しかった。
【００１６】
上記従来技術に鑑み、本発明の目的は、半導体装置に十分な逆耐圧性能を与えるための不純物の導入を短時間で行なうことができ、デバイスピッチやチップサイズの縮小が図れ、量産プロセスにも適した半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明の半導体装置は、半導体チップの側面に逆バイアス印加時の漏れ電流を防ぐための分離層を有する該半導体チップを備えた半導体装置において、前記分離層は、ウェハのダイシングラインに沿ってレーザーを照射して、前記ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで半導体チップの個片化を行って形成されたダイシング面に、不純物を導入して形成したものであることを特徴とする。
【００１８】
本発明の半導体装置によれば、ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで壁開してダイシング面を形成するので、そのダイシング面は亀裂などのダメージの少ない清浄な面となる。そしてそのダイシング面に対して不純物の導入を行うので、分離層の層厚さを厚く形成しなくても、半導体装置に十分な逆耐圧性能を与えることができる。よって不純物の導入を短時間で行なうことができる。また、半導体チップに占める分離層の占有割合を小さくでき、デバイスピッチやチップサイズの縮小を実現できる。
【００１９】
本発明の半導体装置においては、前記クラック起点は、前記ウェハの表面又は表面から深さ３０μｍ以内の該ウェハ内に焦点を設定してレーザーを照射して形成されたものであることが好ましい。
【００２０】
一方、本発明の半導体装置の製造方法は、半導体チップの側面に逆バイアス印加時の漏れ電流を防ぐための分離層を有する該半導体チップを備えた半導体装置の製造方法において、ウェハのダイシングラインに沿ってレーザーを照射して、前記ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成する工程と、前記クラック起点を伸展させることで半導体チップの個片化を行う工程と、前記半導体チップの個片化を行う工程で形成されたダイシング面に、不純物を導入して分離層を形成する工程とを含むことを特徴とする。
【００２１】
本発明の半導体装置の製造方法によれば、ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで壁開してダイシング面を形成するので、そのダイシング面は亀裂などのダメージの少ない清浄な面となる。そしてそのダイシング面に対して不純物の導入を行うので、分離層の層厚さを厚く形成しなくても、半導体装置に十分な逆耐圧性能を与えることができる。よって不純物の導入を短時間で行なうことができる。また、半導体チップに占める分離層の占有割合を小さくでき、デバイスピッチやチップサイズの縮小を実現できる。
【００２２】
本発明の半導体装置の製造方法においては、前記クラック起点を形成する工程において、前記ウェハの表面又は表面から深さ３０μｍ以内の該ウェハ内に焦点を設定してレーザーを照射することが好ましい。
【００２３】
本発明の半導体装置の製造方法においては、前記ウェハを弾性支持フィルムに貼付して該フィルムとウェハを挟んで反対側から前記レーザーの照射を行い、前記弾性支持フィルムに貼付した状態の該ウェハへの応力の付加により前記クラック起点を伸展させることが好ましい。
【００２４】
これによれば、レーザー照射により生じさせたクラック起点を、ウェハを弾性支持フィルムに貼付した状態のそのウェハへの応力の付加により伸展させ、半導体チップの個片化を行うことができる。また、その弾性支持フィルムを全方位方向又は所定の方位方向に延展することにより、複数整列した半導体チップの隣どうしのダイシング面に、不純物導入のための所望の間隔を設けることができる。そして形成されたダイシング面に対して不純物の導入を行って、ウェハの概形を保ったままの状態で分離層を形成することができる。よって量産プロセスに適している。
【００２５】
本発明の半導体装置の製造方法においては、前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射とランプ光照射により、イオン注入とランプアニールとを前記複数整列した半導体チップの所定の位置に同時に行い、前記ダイシング面に不純物を導入して分離層を形成することが好ましい。
【００２６】
本発明の半導体装置の製造方法においては、前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射とレーザー照射により、イオン注入とレーザーアニールとを前記複数整列した半導体チップの所定の位置に同時に行い、前記ダイシング面に不純物を導入して分離層を形成することが好ましい。
【００２７】
本発明の半導体装置の製造方法においては、前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射により、イオン注入を前記複数整列した半導体チップの所定の位置に行い、その後、前記ステンシルマスクの孔を通したレーザー照射により、レーザーアニールを前記所定の位置と同じ位置に行い、前記ダイシング面に不純物を導入して分離層を形成することが好ましい。
【００２８】
本発明の半導体装置の製造方法においては、前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップの所定の位置に、その弾性支持フィルムと半導体チップを挟んで反対の上方から所定角度でイオンビーム又はレーザーを照射したときに、支持フィルムが該照射したイオンビーム又はレーザーが、半導体チップの影になって前記支持フィルム照射されないようにして、該所定角度でイオンビーム照射とレーザー照射とを行うことにより、前記ダイシング面に不純物を導入して分離層を形成することが好ましい。
【発明の効果】
【００２９】
本発明によれば、半導体装置に十分な逆耐圧性能を与えるための不純物の導入を短時間で行なうことができ、デバイスピッチやチップサイズの縮小が図れ、量産プロセスにも適した半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】典型的なウェハを表面層側から見た平面図を示す。
【図２】ウェハの表面に焦点を設定してレーザーを照射して形成されたクラック起点が伸展する様子をウェハ断面上に模式的に表わす概略説明図である。
【図３】ウェハの表面から深さ１５μｍのウェハ内に焦点を設定してレーザーを照射して形成されたクラック起点が伸展する様子をウェハ断面上に模式的に表わす概略説明図である。
【図４】Ｓｉウェハに対するレーザーの透過スペクトルの一例を示す図である。
【図５】ウェハから個片化した半導体チップの隣どうしのダイシング面に不純物導入のための所望の間隔を設けこれに不純物を導入して分離層を形成する手順とその概略説明図である。
【図６】ウェハから個片化した半導体チップのダイシング面に不純物を導入して分離層を形成するための第１の態様の概略説明図である。
【図７】ウェハから個片化した半導体チップのダイシング面に不純物を導入して分離層を形成するための第２の態様の概略説明図である。
【図８】ウェハから個片化した半導体チップのダイシング面に不純物を導入して分離層を形成するための第３の態様の概略説明図である。
【図９】ウェハから個片化した半導体チップのダイシング面に不純物を導入して分離層を形成するための第４の態様の概略説明図である。
【図１０】本発明による逆阻止型ＩＧＢＴの要部断面図を示す。
【図１１】従来型のＩＧＢＴの要部断面図を示す。
【図１２】従来の逆阻止型のＩＧＢＴの要部断面図を示す。
【発明を実施するための形態】
【００３１】
本発明は、逆バイアス印加時の漏れ電流を防ぐために半導体チップの側面に形成する分離層に関わる発明であり、その分離層の構造及びその形成プロセスに関わる発明である。したがって、逆阻止型ＩＧＢＴなどに好ましく適用され、これに限らずその他の逆阻止型デバイスや双方向型デバイス、または分離層の形成プロセスを伴うＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やバイポーラトランジスタ、ＭＯＳサイリスタなどの半導体デバイスにも適用が可能である。
【００３２】
本発明においては、ウェハのダイシングラインに沿ってレーザーを照射して、ウェハの表面又は所定深さのウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで半導体チップの個片化を行い、ダイシング面を形成する。以下、図１〜図３を参照しつつ説明する。
【００３３】
図１には、典型的なウェハを表面層側から見た平面図を示す。このウェハ１には、その表面層に、エミッタ層、エミッタ電極、ゲート電極、それらを囲うように形成されたガードリング構造の耐圧部などからなる半導体チップの素子構造が複数作り込まれており（図示せず）、半導体チップの素子構造を覆うようにパッシベーション膜２が形成されている。半導体チップの素子構造の中央部分には、後の工程でワイヤボンディング配線するための電極パッドが設けられており、その部分にはパッシベーション膜が形成されていない。一方、後の工程で半導体チップを切り出すときにパッシベーション膜の剥離やダストの原因になることから、半導体チップのチップ間に相当する隙間領域にも、パッシベーション膜が形成されていない。よって図１では、パッシベーション膜２が、個々の半導体チップに対応する領域を覆うようにして、複数の窓枠模様をなすタイルパターンのように表わされている。
【００３４】
一般に、半導体チップの切り出しは、例えば図１中に示すダイシングライン３に沿ってウェハを切断することにより行うことができる。個片化した半導体チップがバラバラにならないようウェハをダイシングテープ等の粘着フィルムに貼付して支持台に固定したうえ、ダイシングブレードやレーザー照射などを利用してウェハを切断することができる。ところが、半導体チップを切り出すことが目的の場合には、ダイシング面として亀裂などのダメージの少ない清浄な面を形成する必要性に欠け、そのために特別に切断の条件を整えることは行われていなかった。
【００３５】
本発明においては、ウェハのダイシングラインに沿ってレーザーを照射して、ウェハの表面又は所定深さのウェハ内にクラック起点を形成する。このクラック起点は、照射するレーザーが焦点を結ぶ位置付近に生じる微小ダメージであり、シリコンウェハのような単結晶の脆性材料では、このクラック起点が壁開のきっかけとなり、伸展し、亀裂などのダメージの少ない清浄な壁開面が得られる。
【００３６】
図２には、ウェハの表面に焦点を設定してレーザーを照射して形成されたクラック起点が伸展する様子を、ウェハ断面上に模式的に表わす。まず、レンズ４を介してウェハ１の表面で焦点を結ぶようにレーザー５を照射して、ウェハ１の表面付近にクラック起点６を形成する（図２ａ）。このクラック起点６は、レーザー照射をダイシングラインに沿って走査することにより、ダイシングラインの全体にわたって形成されている。クラック起点６が形成されたウェハ１に応力を付加することによって、クラック起点６を起点として壁開７が進行し、これによりウェハ１の表面に対して垂直方向にクラック起点６を伸展させることができる（図２ｂ，ｃ）。
【００３７】
ウェハに応力を付加する方法については、特に制限されるものではなく、ウェハに超音波をかけたり、ＳＵＳ治具、Ａｌ治具などの治具で叩いたりするなどの物理的な刺激により、クラック起点を伸展させることが可能である。また、ウェハを、弾性支持フィルムに粘着剤を介して貼付して、そのフィルムとウェハを挟んで反対側からレーザー照射を行った後、ウェハを貼付した状態の弾性支持フィルムを湾曲することにより、ウェハに応力を付加し、クラック起点を伸展させることもできる。更に、ウェハを、延伸性を有する弾性支持フィルムに粘着剤を介して貼付して、そのフィルムとウェハを挟んで反対側からレーザー照射を行った後、ウェハを貼付した状態の弾性支持フィルムを全方位方向又は所定の方位方向に延展することにより、ウェハに応力を付加し、クラック起点を伸展させることもできる。以上の方法を組み合わせて、ウェハに応力を付加してもよい。最終的に、上記図１に示すようなウェハ１のダイシング領域全体にわたって、ウェハ１が垂直方向に切断されて、ウェハ１から半導体チップが個片化し、その半導体チップの側面にはダイシング面８が形成される（図２ｄ）。
【００３８】
図３には、ウェハの表面から深さ１５μｍのウェハ内に焦点を設定してレーザーを照射して形成されたクラック起点が伸展する様子を、ウェハ断面上に模式的に表わす。まず、レンズ４を介してウェハ１の表面から深さ１５μｍで焦点を結ぶようにレーザー５を照射して、ウェハ１の表面から深さ１５μｍ付近にクラック起点６を形成する（図３ａ）。このクラック起点６は、レーザー照射をダイシングラインに沿って走査することにより、ダイシングラインの全体にわたって形成されている。クラック起点６が形成されたウェハ１に応力を付加することによって、クラック起点６を起点として壁開７が進行し、これによりウェハ１の表面に対して垂直方向にクラック起点６を伸展させることができる（図３ｂ，ｃ）。ウェハに応力を付加する方法については、特に制限されるものではなく、上記と同様のものが例示できる。最終的に、上記図１に示すようなウェハ１のダイシング領域全体にわたって、ウェハ１が垂直方向に切断されて、ウェハ１から半導体チップが個片化し、その半導体チップの側面にはダイシング面８が形成される（図３ｄ）。
【００３９】
上記クラック起点は、照射するレーザーが焦点を結ぶ位置付近に生じる微小ダメージ（結晶性の乱れ）であり、微小ダメージの拡がりの程度は長径にして２０〜５０μｍ程度である。亀裂などのダメージの少ない清浄なダイシング面を得るためには、照射するレーザーがこのクラック起点以外に余計なダメージをウェハに与えないようにする必要がある。また、後述する実施例で示されるように、クラック起点を形成する際に照射するレーザーの焦点位置が、レーザーを照射するウェハの表面側からみて深すぎると、清浄なダイシング面が得にくく、分離層の形成に悪影響が出る。これは、レーザー照射で急加熱・急冷却を起こして結晶性が悪くなる領域が、逆バイアス印加時に漏れ電流が発生する領域（図１１中Ａで示す領域参照）にまで拡がってしまうためであると考えられる。したがって、本発明においては、そのクラック起点は、ウェハの表面又は表面から深さ３０μｍ以内のウェハ内に焦点を設定してレーザーを照射することにより形成することが好ましい。
【００４０】
また、図４に示すように、ウェハ（例えばＳｉ）に対するレーザーの透過スペクトルをみると、波長１．１μｍの付近で透過スペクトルは激変し、波長１．１μｍ以下ではほぼ透過せず、波長１．１μｍ以上では透過率が２０％程度であることが分かる。そこで、波長１．１μｍ以下のレーザーを照射する場合には、ウェハへのダメージを最小限に抑えるために、その焦点をウェハの表面に設定することが好ましい。また、波長１．１μｍ以上のレーザーを照射する場合には、急加熱・急冷却を起こして結晶性が悪くなる領域が、逆バイアス印加時に漏れ電流が発生する領域（図１１中Ａで示す領域参照）にまで拡がるのを避けつつ、ウェハ内にクラック起点を形成してその後の個片化を確実にするために、その焦点をウェハの表面から深さ３０μｍ以内の該ウェハ内に設定することが好ましい。
【００４１】
照射するレーザーの種類や強度は、ウェハの種類に応じて適宜選択することができる。具体的に、シリコンウェハに対するレーザー照射の好ましい条件としては、以下の条件が挙げられる。
【００４２】
（Ａ１）シリコン（Ｓｉ）のエネルギーギャップ（１．１２ｅＶ）よりも大きなエネルギーを有するレーザーでその焦点をウェハ表面に設定して、走査する。このときレーザーは、Ｓｉに効率的に吸収される波長である必要があるので、シリコン（Ｓｉ）が吸収するＹＡＧレーザーの第二高調波（５３２ｎｍ）やエキシマーレーザー、もしくは半導体レーザーを使用し、０〜５，０００ｎ秒遅延時間を設けて、その強度を５０〜５００μＪとすることが好ましい。
【００４３】
（Ａ２）シリコン（Ｓｉ）のエネルギーギャップ（１．１２ｅＶ）よりも小さなエネルギーを有するレーザーでその焦点をウェハ内、好ましくは、レーザーを照射する表面側のウェハ表面から２〜３０μｍの範囲内、より好ましくは、５〜１５μｍの範囲内の所定の深さに設定して、走査する。このときレーザーは、Ｓｉを透過する必要があるので、シリコン（Ｓｉ）が吸収しないＹＡＧレーザーの１．０６４μｍなど赤外域の波長を使用し、０〜５，０００ｎ秒遅延時間を設けて、その強度は、２〜５０μＪとすることが好ましい。
【００４４】
なお、上記クラック起点の形成のために用いるレーザーは、そのスポット径が１−５μｍ程度であることを想定できる。そしてその照射は、ウェハをステージ上で支持し、そのステージを走査して行なうことが好ましい。
【００４５】
本発明においては、上記のようにして形成したダイシング面に、不純物を導入して分離層を形成する。このとき、量産プロセスのために、ウェハの概形を保ったままの状態でダイシング面に対して不純物の導入を行って分離層を形成することが好ましい。以下、その方法について説明する。
【００４６】
図５には、ウェハから個片化した半導体チップの隣どうしのダイシング面に、不純物導入のための所望の間隔を設け、これに不純物を導入して分離層を形成する手順を、その概略説明図とともに示す。なお、図５の概略説明図はウェハ又は半導体チップの断面像として表わされている。まず、ウェハ１を、エミッタ層、エミッタ電極、ゲート電極、それらを囲うように形成されたガードリング構造の耐圧部などからなる半導体チップの素子構造が形成された表面層１ａを下にして、延伸性を有する弾性支持フィルム９に粘着剤を介して貼付する（Ｓ１）。このとき、ウェハ１の裏面１ｂにはコレクタ層やコレクタ電極は形成されていない。次に、ダイシングラインに沿ったレーザー照射とウェハへの応力の付加により、半導体チップ１０を個片化し、ダイシング面８を形成する（Ｓ２）。次に、延伸性を有する弾性支持フィルム９を全方位方向又は所定の方位方向に延展して、個片化した半導体チップ１０の隣どうしのダイシング面に間隔Ｗを設ける（Ｓ３）。次に、フィルム上に複数整列した半導体チップ１０の裏面及び側面に対して、イオンビーム照射して、不純物を注入する（Ｓ４）。次に、フィルム上に複数整列した半導体チップ１０の裏面及び側面に対して、ランプ光又はレーザーを照射して、注入した不純物の活性化ならびにチップの損傷の回復のための処理（アニール処理）を行う（Ｓ５）。
【００４７】
Ｓ４のステップのイオンビーム照射と、Ｓ５のステップのランプ光又はレーザーの照射とは、その照射を適宜角度を変えて行なうことにより、半導体チップ１０の各片の側面及び裏面の全てにいきわたるようにすることができる、また、Ｓ４のステップのイオンビーム照射と、Ｓ５のステップのランプ光又はレーザーの照射とは、同時に行ってもよい。
【００４８】
Ｓ４のステップのイオンビーム照射では、半導体チップ１０の側面に対して、例えば１×１０１４ｉｏｎｓ／ｃｍ２程度のボロンを注入し、これをＳ５のステップでアニールすることにより、分離層を形成することができる。分離層は、例えば０．１〜３μｍの層状に形成することが好ましい。これにより、比較的薄い層厚さでも半導体装置に十分な逆耐圧性能を与えることができる。そして、不純物の導入をより短時間で行なうことができ、半導体チップに占める分離層の占有割合をより小さくできる。
【００４９】
また、Ｓ４のステップのイオンビーム照射では、上記と同時に、半導体チップ１０の裏面に対して、例えば１×１０１４ｉｏｎｓ／ｃｍ２程度のボロンを注入し、これをＳ５のステップでアニールすることにより、厚さ０．１〜３μｍの層状にコレクタ層を形成することができる。このコレクタ層の上に更にコレクタ電極を形成することにより、半導体チップのコレクタ層／コレクタ電極構造を形成することができる。例えば、個片化した半導体チップ１０の隣どうしのダイシング面に間隔Ｗを設けるため、延伸性を有する弾性支持フィルム９にかけていた力をなくして、半導体チップ１０を密着した状態に戻し、スパッタ法により電極を形成することができる。そのスパッタ前には、ドライプロセスでウェハ表面の洗浄を行ってもよい。
【００５０】
Ｓ５のステップのランプ光によるランプアニールでは、３００〜５００℃の低温アニールの条件で行なうことが好ましい。ランプアニールのための温度条件が３００℃より低いと、不純物の活性化が不十分となる傾向があり、ランプアニールのための温度条件が５００℃より高いと、ウェハを貼り付けているフィルムが熱により融けてしまうおそれがあるため、いずれも好ましくない。
【００５１】
Ｓ５のステップのレーザー照射によるレーザーアニールでは、そのレーザーアニール条件は、ウェハの種類、不純物の注入量、注入材料によって吸収率が変化するために、その都度、最適化することが好ましいが、シリコンウェハに１×１０１４ｉｏｎｓ／ｃｍ２程度のボロンを注入した場合の典型例では、シリコン（Ｓｉ）が吸収するＹＡＧレーザーの第二高調波（５３２ｎｍ）やエキシマーレーザー、もしくは半導体レーザーを使用し、０〜５，０００ｎ秒遅延時間を設けて、その強度を０．２５〜１００μＪとすることが好ましい。
【００５２】
以下、図６〜図９を参照して、ウェハから個片化した半導体チップのダイシング面に不純物を導入して分離層を形成するための更に好ましい態様を説明する。
【００５３】
図６には、ステンシルマスクの孔を通したイオンビーム照射とランプ光照射により、イオン注入とランプアニールとを同時に行う態様を示す。なお、図６の概略説明図は半導体チップの断面像として表わされている。
【００５４】
図６ａには、上記に説明した図５のＳ３に相当する状態、すなわち、ウェハを、素子構造が形成されている表面層を下にして、粘着剤付きフィルム（延伸性を有する弾性支持フィルム）に粘着剤を介して貼付し、その状態でレーザー照射によるクラック起点を伸展させて、半導体チップの個片化を行い、更に、延伸性を有する弾性支持フィルムを全方位方向又は所定の方位方向に延展して、個片化した半導体チップの隣どうしのダイシング面に所定の間隔を設けた状態が示されている。ここで、半導体チップの表面層のダイシング面近傍の領域には、すでに順方向阻止耐圧のための耐圧構造部が半導体の素子構造として作り込まれており、その耐圧構造部のガードリング構造を構成するｐ端部領域には、不純物が導入されＰ型イオン注入層が形成されている。図６ａでは、フィルムと半導体チップを挟んで反対の上方に、更に、ステンシルマスクを配した状態が示されている。なお、ここでは２つの半導体チップのみが示されているが、ウェハから個片化された半導体チップが、もとのウェハの概形を崩さないように、同一フィルム上に複数整列している。
【００５５】
図６ｂには、図６ａの状態で、図中斜め右上からイオンビーム照射とランプ光照射を同時に行う状態を示す。イオンビームとランプ光は、ステンシルマスクで遮られて粘着剤付きフィルムには照射されずに、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中右側の片側側面に、イオン注入とランプアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とランプアニールとを同時に行うことができる。
【００５６】
図６ｃには、図６ｂの状態からステンシルマスクの孔の位置をずらしたうえで、図中斜め左上からイオンビーム照射とランプ光照射を同時に行う状態を示す。図６ｂの状態と同様に、イオンビームとランプ光は、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中左側の片側側面に、イオン注入とランプアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とランプアニールとを同時に行うことができる。
【００５７】
このようにして、半導体チップの側面には分離層が形成され、半導体チップの裏面にはコレクタ層が形成される。そして、もともと順方向阻止耐圧のための耐圧構造の一部として不純物が導入されていた半導体チップの表面層のＰ型イオン注入層と、側面に形成した分離層と、裏面に形成したコレクタ層とを連続させ、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させることができる。
【００５８】
図７には、ステンシルマスクの孔を通したイオンビーム照射とレーザー照射により、イオン注入とレーザーアニールとを同時に行う態様を示す。なお、図７の概略説明図は半導体チップの断面像として表わされている。
【００５９】
図７ａには、上記に説明した図６ａと同じ状態が示されている。
【００６０】
図７ｂには、図７ａの状態で、図中斜め右上からイオンビーム照射とレーザー照射を同時に行う状態を示す。イオンビームとレーザーは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されずに、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中右側の片側側面に、イオン注入とレーザーアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とレーザーアニールとを同時に行うことができる。
【００６１】
図７ｃには、図７ｂの状態からステンシルマスクの孔の位置をずらしたうえで、図中斜め左上からイオンビーム照射とレーザー照射を同時に行う状態を示す。図７ｂの状態と同様に、イオンビームとレーザーは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中左側の片側側面に、イオン注入とレーザーアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とレーザーアニールとを同時に行うことができる。
【００６２】
このようにして、半導体チップの側面には分離層が形成され、半導体チップの裏面にはコレクタ層が形成される。そして、もともと順方向阻止耐圧のための耐圧構造の一部として不純物が導入されていた半導体チップの表面層のＰ型イオン注入層と、側面に形成した分離層と、裏面に形成したコレクタ層とを連続させ、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させることができる。
【００６３】
図８には、ステンシルマスクの孔を通したイオンビーム照射を行い、その後、ステンシルマスクの孔を通したレーザー照射により、イオン注入とレーザーアニールとを段階的に行う態様を示す。なお、図８の概略説明図は半導体チップの断面像として表わされている。
【００６４】
図８ａには、上記に説明した図６ａと同じ状態（図７ａも同様）が示されている。
【００６５】
図８ｂには、図８ａの状態で、図中斜め右上からイオンビーム照射を行う状態を示す。イオンビームは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中右側の片側側面にイオン注入を行うことができる。また、半導体チップの裏面にもイオン注入を行うことができる。
【００６６】
図８ｃには、図８ｂの状態からステンシルマスクの孔の位置をずらしたうえで、図中斜め左上からイオンビーム照射を行う状態を示す。図８ｂの状態と同様に、イオンビームは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中左側の片側側面にイオン注入を行うことができる。また、半導体チップの裏面にもイオン注入を行うことができる。
【００６７】
図８ｄには、ステンシルマスクの孔の位置を図８ｂの状態に戻したうえで、図中斜め右上から、上記図８ｂの状態でイオン注入を行った位置に、レーザー照射を行う状態を示す。レーザーは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中右側の片側側面において、図８ｂの状態でイオン注入を行って注入した不純物についてのレーザーアニールを行うことがすることができる。また、半導体チップの裏面においても、図８ｂの状態でイオン注入を行って注入した不純物についてのレーザーアニールを行うことができる。
【００６８】
図８ｅには、ステンシルマスクの孔の位置を図８ｃの状態に戻したうえで、図中斜め左上から、上記図８ｃの状態でイオン注入を行った位置に、レーザー照射を行う状態を示す。図８ｄの状態と同様に、レーザーは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中左側の片側側面において、図８ｃの状態でイオン注入を行って注入した不純物についてのレーザーアニールを行うことがすることができる。また、半導体チップの裏面においても、図８ｃの状態でイオン注入を行って注入した不純物についてのレーザーアニールを行うことができる。
【００６９】
このようにして、半導体チップの側面には分離層が形成され、半導体チップの裏面にはコレクタ層が形成される。そして、もともと不純物が導入されていたＰ型イオン注入層と、側面に形成した分離層と、裏面に形成したコレクタ層とを連続させ、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させることができる。
【００７０】
図９には、ステンシルマスクを用いずに、イオン注入とレーザーアニールとを同時に行う態様を示す。なお、図９の概略説明図は半導体チップの断面像として表わされている。
【００７１】
図９ａには、上記に説明した図６ａと同じ状態（図７ａ、図８ａも同様）が示されている。
【００７２】
図９ｂには、図９ａの状態で、図中斜め右上からイオンビーム照射とレーザー照射を同時に行う状態を示す。イオンビームとレーザーは、所定間隔をあけて配列した半導体チップの影になって粘着剤付きフィルムには照射されないように設定された所定角度で照射される。よって半導体チップのみに照射される。そして、半導体チップの側面であって、図中右側の片側側面に、イオン注入とレーザーアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とレーザーアニールとを同時に行うことができる。
【００７３】
図９ｃには、図９ｂの状態で、図中斜め左上からイオンビーム照射とレーザー照射を同時に行う状態を示す。図９ｂの状態と同様に、イオンビームとレーザーは、所定間隔をあけて配列した半導体チップの影になって粘着剤付きフィルムには照射されないように設定された所定角度で照射される。よって半導体チップのみに照射される。そして、半導体チップの側面であって、図中左側の片側側面に、イオン注入とレーザーアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とレーザーアニールとを同時に行うことができる。
【００７４】
このようにして、半導体チップの側面には分離層が形成され、半導体チップの裏面にはコレクタ層が形成される。そして、もともと順方向阻止耐圧のための耐圧構造の一部として不純物が導入されていた半導体チップの表面層のＰ型イオン注入層と、側面に形成した分離層と、裏面に形成したコレクタ層とを連続させ、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させることができる。
【００７５】
上記図６〜図８に説明した態様においては、ステンシルマスクを使用することで、イオンビームおよびレーザーもしくはランプ光が半導体チップのみに照射され、粘着剤付きフィルムには直接照射されないようにすることができる。また、上記図９に説明した態様のように、半導体チップの間隔と照射の角度を設定することによっても、イオンビームおよびレーザーもしくはランプ光が半導体チップのみに照射され、粘着剤付きフィルムには直接照射されないようにすることができる。これにより、粘着剤付きフィルムが高温になってガスを生じるなどの不具合を回避することができる。
【００７６】
上記図６〜図８に説明した態様において用いるステンシルマスクは、イオンビームやレーザーもしくはランプ光が照射されても発ガスしない材料であることが好ましく、そのような材料としてはＳＵＳなどを好ましく例示できるが、ＳｉＣなどセラミック材料を用いることもできる。また、レーザーは、ステンシルマスクの位置では焦点を結ばせないことで、その高温化を防ぐことが可能である。
【００７７】
上記図６，図７、又は図９に説明した態様においては、イオン注入とともにアニール処理を同時に行っている。これにより、より効率的な不純物の導入が可能となる。また、ランプアニールの場合には、３００〜５００℃程度の低温条件でのアニール処理が可能になる。この場合、イオンビームと、レーザーもしくはランプ光の光軸を近接させることで、同じステンシルマスクの孔の位置からでも、半導体チップの近傍の非常に近い位置にアニール処理をすることができる。
【００７８】
なお、不純物の導入のために用いるイオンビーム、レーザー、ランプ光は、それらのスポット径が、イオンビームでは１００μｍ〜数ｃｍ程度、レーザーでは１００μｍ〜５ｍｍ程度、ランプ光では１００μｍ〜５ｍｍ程度であることを想定できる。そしてそれらの照射は、ウェハの概形を保ったままの状態でフィルム上に複数整列した半導体チップをステージ上で支持し、そのステージを走査して行なうことが好ましい。
【００７９】
図１０には、本発明による逆阻止型ＩＧＢＴの要部断面図を示す。この逆阻止型ＩＧＢＴについて、従来の逆阻止型のＩＧＢＴ（図１２）との比較において説明すると、その違いは、ｐ分離層１２０が半導体チップのダイシング面１２５にほぼ平行に、層厚さ薄く形成されていることにある。このように、層厚さが薄い形状であっても十分な逆耐圧性能が得られることが本発明の特徴の一つであり、これにより、半導体装置に十分な逆耐圧性能を与えるための不純物の導入を短時間で行なうことができ、デバイスピッチやチップサイズの縮小が図れ、量産プロセスにも適した半導体装置及びその製造方法を提供することができる。
【実施例】
【００８０】
以下に例を挙げて本発明を具体的に説明するが、これらの例は本発明の範囲を限定するものではない。
【００８１】
＜試験例１＞
本発明の方法を採用して逆阻止型ＩＧＢＴを製造し、本発明による効果を検証した。そのために、上記図２〜図９を参照して説明した方法に準じて、表面層に半導体チップの素子構造が複数作り込まれたウェハの裏面側から半導体チップを個片化してダイシング面を形成し、半導体チップのダイシング面に不純物（ボロンイオン）を導入して分離層を形成して、逆阻止型ＩＧＢＴを製造した。この逆阻止型ＩＧＢＴは、分離層の構造以外の構造は、通常の逆阻止型ＩＧＢＴの構造（逆耐圧１．２ｋＶを狙った板厚２００μｍ）とされ、分離層形成以外は、常法に準じて製造した。なお、レーザーにはＮｄ：ＹＡＧレーザーを、イオンビームにはＢ＋イオンを、ランプにはＸｅランプを、それぞれの照射装置で照射して、使用した。また、ステンシルマスクはＳｉで厚さ２００μｍのものを作成して使用した。
【００８２】
具体的には、表１に示すように、ダイシング時のレーザーの波長、焦点位置、イオン注入条件、活性化条件を変えて逆阻止型ＩＧＢＴを製造した。なお、実施例１〜３、７、比較例１、２では、上記図６を参照して説明した方法にてイオン注入・活性化を行い、実施例４、８では、上記図７を参照して説明した方法にてイオン注入・活性化を行い、実施例５、９では、上記図８を参照して説明した方法にてイオン注入・活性化を行い、実施例６、１０、１１、比較例３、４では、上記図６を参照して説明した方法にてイオン注入・活性化を行った。また、比較例５、６では、レーザーダイシングではなくブレードダイシングによりダイシング面を形成し、それ以外はそれぞれ実施例１０、１１と同様にして製造した。
【００８３】
【表１】
【００８４】
その結果、実施例１〜１０で示されるように、ダイシング面を形成するレーザーダイシング時のレーザーの焦点位置を、ウェハの表面又はウェハ内１５μｍとした場合には、拡散時間３時間で十分な逆耐圧が得られた。また、実施例１１で示されるように、レーザーダイシング時のレーザーの焦点位置を、ウェハ内２５μｍとした場合には、拡散時間７時間で十分な逆耐圧が得られた。これらのプロセス時間は、従来の典型的なプロセス時間に比べて１／１０以下であり、分離層の層厚さを厚く形成しなくても、半導体装置に十分な逆耐圧性能を与えることができるためであると考えられた。
【００８５】
また、実施例１〜３で示されるように、イオン注入と同時にランプアニールを行った場合、それぞれ３００℃、４００℃、４５０℃でのランプアニールにより、拡散時間３時間で十分な逆耐圧が得られた。従って、イオン注入時の同時加熱を用いることで、アニール処理の低温化が図れることが明らかとなった。一方、比較例１および比較例２では十分な逆耐圧が得られなかった。比較例１ではランプアニールが不十分であり、比較例２では加熱が強すぎ、ウェハを貼り付けていたフィルムが熱により融けてしまったためであった。
【００８６】
一方、比較例３，４で示されるように、ダイシング面を形成するレーザーダイシング時のレーザーの焦点位置を、ウェハ内６５μｍとした場合には、拡散時間３時間で十分な逆耐圧が得られず、十分な逆耐圧を得るには拡散時間４５時間を要した。よって、レーザーダイシング時のレーザーの焦点位置を、ウェハ内の浅い位置に設定することが重要であることが明らかとなった。
【００８７】
また、比較例５，６で示されるように、レーザーダイシングではなくブレードダイシングによりダイシング面を形成した場合には、十分な逆耐圧が得るには、それぞれ拡散時間１４０時間、１００時間を要し、従来の典型的なプロセス時間を要した。これは、ブレードダイシングによるダイシング面に分離層を形成する場合には、分離層の層厚さを十分に厚く形成しなければ、半導体装置に十分な逆耐圧性能を与えることができないためであると考えられた。
【００８８】
以上の検証の結果、本発明によれば、分離層の層厚さを厚く形成しなくても、半導体装置に十分な逆耐圧性能を与えることができ、プロセス時間の大幅な短縮を実現できることが明らかとなった。また、半導体チップに占める分離層の占有割合を小さくでき、デバイスピッチやチップサイズの縮小を実現できることが明らかとなった。
【符号の説明】
【００８９】
１：ウェハ
１ａ：ウェハ表面層
１ｂ：ウェハ裏面
２：パッシベーション膜
３：ダイシングライン
４：レンズ
５：レーザー
６：クラック起点
７：壁開
８：ダイシング面
９：弾性支持フィルム
１０：半導体チップ
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、逆耐圧性能を備え、電力変換装置などに使用される半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電力変換装置においては、装置の小型化、軽量化、高効率化、高速応答化、低コスト化を図るため、電解コンデンサや直流リアクトルなどで構成される直流平滑回路に代え、マトリックスコンバータなどに代表されるように、直接変換型電力変換回路を採用した装置が開発され、実用化に至っている。直接変換回路では双方向の電流遮断が可能なスイッチが必要であるが、汎用の半導体スイッチ素子は逆印加電圧に対する耐圧（逆耐圧）を持たない。そのため、逆耐圧を担うダイオードとの組み合わせなどにより双方向スイッチを機能させることも可能であるが、それでは回路構成が複雑になってしまい、電圧損失の原因ともなる。そこで逆耐圧性能を有する逆阻止型の半導体素子の開発が要望されている（非特許文献１参照）。
【０００３】
ここで、逆阻止型の半導体素子の構造上の特徴を、絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）（以下、ＩＧＢＴという。）を例に、図を参照しながら説明する。
【０００４】
図１１には従来型のＩＧＢＴの要部断面図を示す。このＩＧＢＴについて説明すると、高比抵抗のｎ形半導体基板の第一主面１１５にｐベース領域１０２が選択的に複数形成され、裏面側の第二主面１１６にｐコレクタ層１０３が形成されている。ｐベース領域１０２とｐコレクタ層１０３とによって前記半導体基板の厚み方向において挟まれた領域がもともと半導体基板でもあるｎベース領域１０１である。矢印で示す活性領域１１４におけるｐベース領域１０２内の表面層には選択的にｎエミッタ領域１０４が形成されている。この活性領域１１４の外側には矢印で示すプレーナ形ｐｎ接合表面の耐圧構造の一種であるガードリング構造１１３が形成され、このＩＧＢＴの順方向阻止耐圧を確保している。点線１１８は順方向電圧印加時のｎベース側空乏層を示している。このガードリング構造１１３は、第一主面内で前記活性領域１１４の外側にあって、ｎ形半導体基板の表面層にリング状に形成されるｐ端部領域１１１、酸化膜１１２および金属膜１２４等を組み合わせて作られる。ｎエミッタ領域１０４とｎベース領域１０１に挟まれたｐベース領域１０２の表面と、複数のｐベース領域１０２間のｎベース領域１０１の表面とにはゲート酸化膜１０５を介してそれぞれゲート電極１０６が形成される。ｎエミッタ領域１０４表面にエミッタ電極１０８、ｐコレクタ層１０３表面にはコレクタ電極１０９がそれぞれ被覆される。エミッタ電極１０８とゲート電極１０６との層間には絶縁膜１０７が設けられている。
【０００５】
従来型のＩＧＢＴは、エミッタをグラウンド電位としコレクタを負電位とする逆バイアスが加えられることを前提としないため、ウェハから半導体チップの切り出し（ダイシング）を行って形成されたダイシング面１２５は、特別な処理が施されておらず、結晶ひずみが大きく結晶欠陥密度が高い。このため逆バイアス印加時には、裏面ｐｎ接合から空乏層１１７、すなわち高電界領域が拡がり、ダイシング面１２５にも達するので、結晶欠陥で絶えず発生しているキャリヤ（図中Ａで示す領域に発生している）が電界により輸送されて大きな漏れ電流となり、十分な逆耐圧が得られない。
【０００６】
図１２には逆阻止型のＩＧＢＴの要部断面図を示す。この逆阻止型ＩＧＢＴについて、従来型のＩＧＢＴとの比較において説明すると、その違いは、ダイシング面１２５に通じる半導体チップの側面に、裏面側の第二主面１１６に形成されたｐコレクタ層１０３と、ｎ形半導体基板の表面層に形成されたｐ端部領域１１１とをつなぐように、ｐ分離層１２０が形成されていることにある。これにより、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させることができ、順阻止能力と同等の逆阻止能力が得られる。
【０００７】
上記分離層の形成方法としては、例えば、ウェハ表面からボロンソースを塗布し、マスク酸化膜の開口部から熱処理にてボロンをウェハ裏面に向けて数百μｍ程度の深さまで拡散し、当該ボロンがウェハ中に不純物として拡散することにより形成された分離層がウェハ裏面に現れるように研削した後に、その分離層の中央部分でダイシングして半導体チップとして切り出すなどの方法がある。この方法によれば、ウェハの前処理の一工程として分離層を形成することができる。図１２は、そのようにして形成された分離層の構造が示される。
【０００８】
しかしながら、ウェハ表面から不純物としてボロンをウェハ裏面に向けて数百μｍ程度の深さまで拡散するためには、高温、長時間の拡散処理を必要とする。また、マスク酸化膜としては、長時間のボロン拡散に耐えるようにするため良質で厚い酸化膜が必要となるので、この酸化膜の形成の面でも生産性が悪い。更に、ボロン拡散はマスク酸化膜の開口部からウェハ内にほぼ等方的に進行するため、例えば深さ方向に２００μｍのボロン拡散を行う場合、横方向にもボロンは１８０μｍ程度拡散されてしまうため、分離層の半導体チップに占める占有割合が大きくなりデバイスピッチやチップサイズの縮小に対しての弊害となる。
【０００９】
このような問題に対して、ウェハの概形を保ったままの状態で半導体チップの側面となるべき面を形成し、これにイオンビーム照射によるイオン注入・アニール処理を行って分離層を形成する方法が提案されている。ドーズ量の精密制御が可能なイオンビーム照射による方法によれば、不純物の分布や導入量が一様な拡散深さの浅い分離層を形成できるので、分離層の層厚さを厚く形成しなくても、半導体装置に十分な逆耐圧性能を与えることができる。よって、導入する不純物の拡散時間の短縮を図れる。また、半導体チップに占める分離層の占有割合を小さくでき、デバイスピッチやチップサイズの縮小につながる。
【００１０】
例えば、特許文献１には、アルカリ溶液によるシリコンの湿式異方性エッチングにより、ウェハ上に５５℃の傾斜角をもった（１１１）面方位の結晶面を露出させ、このダメージレスな斜面に対して上方からイオンビーム照射によるイオン注入・アニール処理を行って分離層を形成する方法が開示されている。
【００１１】
また、特許文献２には、ウェハをダイシングテープを介して支持台に固定して、断面形状がＶ字型もしくは逆台形型のブレードでブレードダイシングして、傾斜角を有するダイシング面を形成し、個片化した半導体チップがダイシングテープに貼り付いた状態で、上方からイオンビーム照射によるイオン注入・アニール処理を行って分離層を形成する方法が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００６−１５６９２６号公報
【特許文献２】特開２００９−１７７０３９号公報
【非特許文献】
【００１３】
【非特許文献１】武井学、外2名、「逆阻止ＩＧＢＴの適用技術」、富士時報、富士電機株式会社、平成14年8月10日、第75巻、第8号、p. 445―448
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記特許文献１の方法では、ウェハの深さ方向に湿式異方性エッチングにより結晶面を形成し、その結晶面に分離層を形成するので、これとウェハ裏面に形成したｐコレクタ層とが確実につながるように安全尤度をもって設計しなければならず、デバイスピッチやチップサイズの縮小には限界があった。また、ダイシング工程の前に、半導体チップの側面の構造がほぼ完了した状態となる結果、板厚の薄い部分で半導体チップが連なり連結してウェハの形状を維持している状態となり、板厚の薄い部分の構造強度が弱く、そのウェハの取り扱いが難しいという面があった。よって量産プロセスとしては適さなかった。
【００１５】
上記特許文献２の方法では、ブレードダイシングによりダイシング面を形成するので、そのダメージにより数１０μｍ深さレベルで亀裂が生じている。そのため逆バイアス印加時の漏れ電流を防ぐための分離層の形成には、それ以上の深さにボロン等の不純物を分布させ、活性化させなくてはならず、不純物の拡散に長時間を要するという問題があった。また、ダメージによる亀裂が多量に入っていると不純物の分布や導入量を制御できずに、信頼度高く半導体装置に十分な逆耐圧性能を与えることが難しかった。
【００１６】
上記従来技術に鑑み、本発明の目的は、半導体装置に十分な逆耐圧性能を与えるための不純物の導入を短時間で行なうことができ、デバイスピッチやチップサイズの縮小が図れ、量産プロセスにも適した半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明の半導体装置は、半導体チップの側面に逆バイアス印加時の漏れ電流を防ぐための分離層を有する該半導体チップを備えた半導体装置において、前記分離層は、ウェハのダイシングラインに沿ってレーザーを照射して、前記ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで半導体チップの個片化を行って形成されたダイシング面に、不純物を導入して形成したものであることを特徴とする。
【００１８】
本発明の半導体装置によれば、ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで壁開してダイシング面を形成するので、そのダイシング面は亀裂などのダメージの少ない清浄な面となる。そしてそのダイシング面に対して不純物の導入を行うので、分離層の層厚さを厚く形成しなくても、半導体装置に十分な逆耐圧性能を与えることができる。よって不純物の導入を短時間で行なうことができる。また、半導体チップに占める分離層の占有割合を小さくでき、デバイスピッチやチップサイズの縮小を実現できる。
【００１９】
本発明の半導体装置においては、前記クラック起点は、前記ウェハの表面又は表面から深さ３０μｍ以内の該ウェハ内に焦点を設定してレーザーを照射して形成されたものであることが好ましい。
【００２０】
一方、本発明の半導体装置の製造方法は、半導体チップの側面に逆バイアス印加時の漏れ電流を防ぐための分離層を有する該半導体チップを備えた半導体装置の製造方法において、ウェハのダイシングラインに沿ってレーザーを照射して、前記ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成する工程と、前記クラック起点を伸展させることで半導体チップの個片化を行う工程と、前記半導体チップの個片化を行う工程で形成されたダイシング面に、不純物を導入して分離層を形成する工程とを含むことを特徴とする。
【００２１】
本発明の半導体装置の製造方法によれば、ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで壁開してダイシング面を形成するので、そのダイシング面は亀裂などのダメージの少ない清浄な面となる。そしてそのダイシング面に対して不純物の導入を行うので、分離層の層厚さを厚く形成しなくても、半導体装置に十分な逆耐圧性能を与えることができる。よって不純物の導入を短時間で行なうことができる。また、半導体チップに占める分離層の占有割合を小さくでき、デバイスピッチやチップサイズの縮小を実現できる。
【００２２】
本発明の半導体装置の製造方法においては、前記クラック起点を形成する工程において、前記ウェハの表面又は表面から深さ３０μｍ以内の該ウェハ内に焦点を設定してレーザーを照射することが好ましい。
【００２３】
本発明の半導体装置の製造方法においては、前記ウェハを弾性支持フィルムに貼付して該フィルムとウェハを挟んで反対側から前記レーザーの照射を行い、前記弾性支持フィルムに貼付した状態の該ウェハへの応力の付加により前記クラック起点を伸展させることが好ましい。
【００２４】
これによれば、レーザー照射により生じさせたクラック起点を、ウェハを弾性支持フィルムに貼付した状態のそのウェハへの応力の付加により伸展させ、半導体チップの個片化を行うことができる。また、その弾性支持フィルムを全方位方向又は所定の方位方向に延展することにより、複数整列した半導体チップの隣どうしのダイシング面に、不純物導入のための所望の間隔を設けることができる。そして形成されたダイシング面に対して不純物の導入を行って、ウェハの概形を保ったままの状態で分離層を形成することができる。よって量産プロセスに適している。
【００２５】
本発明の半導体装置の製造方法においては、前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射とランプ光照射により、イオン注入とランプアニールとを前記複数整列した半導体チップの所定の位置に同時に行い、前記ダイシング面に不純物を導入して分離層を形成することが好ましい。
【００２６】
本発明の半導体装置の製造方法においては、前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射とレーザー照射により、イオン注入とレーザーアニールとを前記複数整列した半導体チップの所定の位置に同時に行い、前記ダイシング面に不純物を導入して分離層を形成することが好ましい。
【００２７】
本発明の半導体装置の製造方法においては、前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射により、イオン注入を前記複数整列した半導体チップの所定の位置に行い、その後、前記ステンシルマスクの孔を通したレーザー照射により、レーザーアニールを前記所定の位置と同じ位置に行い、前記ダイシング面に不純物を導入して分離層を形成することが好ましい。
【００２８】
本発明の半導体装置の製造方法においては、前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップの所定の位置に、その弾性支持フィルムと半導体チップを挟んで反対の上方から所定角度でイオンビーム又はレーザーを照射したときに、支持フィルムが該照射したイオンビーム又はレーザーが、半導体チップの影になって前記支持フィルム照射されないようにして、該所定角度でイオンビーム照射とレーザー照射とを行うことにより、前記ダイシング面に不純物を導入して分離層を形成することが好ましい。
【発明の効果】
【００２９】
本発明によれば、半導体装置に十分な逆耐圧性能を与えるための不純物の導入を短時間で行なうことができ、デバイスピッチやチップサイズの縮小が図れ、量産プロセスにも適した半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】典型的なウェハを表面層側から見た平面図を示す。
【図２】ウェハの表面に焦点を設定してレーザーを照射して形成されたクラック起点が伸展する様子をウェハ断面上に模式的に表わす概略説明図である。
【図３】ウェハの表面から深さ１５μｍのウェハ内に焦点を設定してレーザーを照射して形成されたクラック起点が伸展する様子をウェハ断面上に模式的に表わす概略説明図である。
【図４】Ｓｉウェハに対するレーザーの透過スペクトルの一例を示す図である。
【図５】ウェハから個片化した半導体チップの隣どうしのダイシング面に不純物導入のための所望の間隔を設けこれに不純物を導入して分離層を形成する手順とその概略説明図である。
【図６】ウェハから個片化した半導体チップのダイシング面に不純物を導入して分離層を形成するための第１の態様の概略説明図である。
【図７】ウェハから個片化した半導体チップのダイシング面に不純物を導入して分離層を形成するための第２の態様の概略説明図である。
【図８】ウェハから個片化した半導体チップのダイシング面に不純物を導入して分離層を形成するための第３の態様の概略説明図である。
【図９】ウェハから個片化した半導体チップのダイシング面に不純物を導入して分離層を形成するための第４の態様の概略説明図である。
【図１０】本発明による逆阻止型ＩＧＢＴの要部断面図を示す。
【図１１】従来型のＩＧＢＴの要部断面図を示す。
【図１２】従来の逆阻止型のＩＧＢＴの要部断面図を示す。
【発明を実施するための形態】
【００３１】
本発明は、逆バイアス印加時の漏れ電流を防ぐために半導体チップの側面に形成する分離層に関わる発明であり、その分離層の構造及びその形成プロセスに関わる発明である。したがって、逆阻止型ＩＧＢＴなどに好ましく適用され、これに限らずその他の逆阻止型デバイスや双方向型デバイス、または分離層の形成プロセスを伴うＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やバイポーラトランジスタ、ＭＯＳサイリスタなどの半導体デバイスにも適用が可能である。
【００３２】
本発明においては、ウェハのダイシングラインに沿ってレーザーを照射して、ウェハの表面又は所定深さのウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで半導体チップの個片化を行い、ダイシング面を形成する。以下、図１〜図３を参照しつつ説明する。
【００３３】
図１には、典型的なウェハを表面層側から見た平面図を示す。このウェハ１には、その表面層に、エミッタ層、エミッタ電極、ゲート電極、それらを囲うように形成されたガードリング構造の耐圧部などからなる半導体チップの素子構造が複数作り込まれており（図示せず）、半導体チップの素子構造を覆うようにパッシベーション膜２が形成されている。半導体チップの素子構造の中央部分には、後の工程でワイヤボンディング配線するための電極パッドが設けられており、その部分にはパッシベーション膜が形成されていない。一方、後の工程で半導体チップを切り出すときにパッシベーション膜の剥離やダストの原因になることから、半導体チップのチップ間に相当する隙間領域にも、パッシベーション膜が形成されていない。よって図１では、パッシベーション膜２が、個々の半導体チップに対応する領域を覆うようにして、複数の窓枠模様をなすタイルパターンのように表わされている。
【００３４】
一般に、半導体チップの切り出しは、例えば図１中に示すダイシングライン３に沿ってウェハを切断することにより行うことができる。個片化した半導体チップがバラバラにならないようウェハをダイシングテープ等の粘着フィルムに貼付して支持台に固定したうえ、ダイシングブレードやレーザー照射などを利用してウェハを切断することができる。ところが、半導体チップを切り出すことが目的の場合には、ダイシング面として亀裂などのダメージの少ない清浄な面を形成する必要性に欠け、そのために特別に切断の条件を整えることは行われていなかった。
【００３５】
本発明においては、ウェハのダイシングラインに沿ってレーザーを照射して、ウェハの表面又は所定深さのウェハ内にクラック起点を形成する。このクラック起点は、照射するレーザーが焦点を結ぶ位置付近に生じる微小ダメージであり、シリコンウェハのような単結晶の脆性材料では、このクラック起点が壁開のきっかけとなり、伸展し、亀裂などのダメージの少ない清浄な壁開面が得られる。
【００３６】
図２には、ウェハの表面に焦点を設定してレーザーを照射して形成されたクラック起点が伸展する様子を、ウェハ断面上に模式的に表わす。まず、レンズ４を介してウェハ１の表面で焦点を結ぶようにレーザー５を照射して、ウェハ１の表面付近にクラック起点６を形成する（図２ａ）。このクラック起点６は、レーザー照射をダイシングラインに沿って走査することにより、ダイシングラインの全体にわたって形成されている。クラック起点６が形成されたウェハ１に応力を付加することによって、クラック起点６を起点として壁開７が進行し、これによりウェハ１の表面に対して垂直方向にクラック起点６を伸展させることができる（図２ｂ，ｃ）。
【００３７】
ウェハに応力を付加する方法については、特に制限されるものではなく、ウェハに超音波をかけたり、ＳＵＳ治具、Ａｌ治具などの治具で叩いたりするなどの物理的な刺激により、クラック起点を伸展させることが可能である。また、ウェハを、弾性支持フィルムに粘着剤を介して貼付して、そのフィルムとウェハを挟んで反対側からレーザー照射を行った後、ウェハを貼付した状態の弾性支持フィルムを湾曲することにより、ウェハに応力を付加し、クラック起点を伸展させることもできる。更に、ウェハを、延伸性を有する弾性支持フィルムに粘着剤を介して貼付して、そのフィルムとウェハを挟んで反対側からレーザー照射を行った後、ウェハを貼付した状態の弾性支持フィルムを全方位方向又は所定の方位方向に延展することにより、ウェハに応力を付加し、クラック起点を伸展させることもできる。以上の方法を組み合わせて、ウェハに応力を付加してもよい。最終的に、上記図１に示すようなウェハ１のダイシング領域全体にわたって、ウェハ１が垂直方向に切断されて、ウェハ１から半導体チップが個片化し、その半導体チップの側面にはダイシング面８が形成される（図２ｄ）。
【００３８】
図３には、ウェハの表面から深さ１５μｍのウェハ内に焦点を設定してレーザーを照射して形成されたクラック起点が伸展する様子を、ウェハ断面上に模式的に表わす。まず、レンズ４を介してウェハ１の表面から深さ１５μｍで焦点を結ぶようにレーザー５を照射して、ウェハ１の表面から深さ１５μｍ付近にクラック起点６を形成する（図３ａ）。このクラック起点６は、レーザー照射をダイシングラインに沿って走査することにより、ダイシングラインの全体にわたって形成されている。クラック起点６が形成されたウェハ１に応力を付加することによって、クラック起点６を起点として壁開７が進行し、これによりウェハ１の表面に対して垂直方向にクラック起点６を伸展させることができる（図３ｂ，ｃ）。ウェハに応力を付加する方法については、特に制限されるものではなく、上記と同様のものが例示できる。最終的に、上記図１に示すようなウェハ１のダイシング領域全体にわたって、ウェハ１が垂直方向に切断されて、ウェハ１から半導体チップが個片化し、その半導体チップの側面にはダイシング面８が形成される（図３ｄ）。
【００３９】
上記クラック起点は、照射するレーザーが焦点を結ぶ位置付近に生じる微小ダメージ（結晶性の乱れ）であり、微小ダメージの拡がりの程度は長径にして２０〜５０μｍ程度である。亀裂などのダメージの少ない清浄なダイシング面を得るためには、照射するレーザーがこのクラック起点以外に余計なダメージをウェハに与えないようにする必要がある。また、後述する実施例で示されるように、クラック起点を形成する際に照射するレーザーの焦点位置が、レーザーを照射するウェハの表面側からみて深すぎると、清浄なダイシング面が得にくく、分離層の形成に悪影響が出る。これは、レーザー照射で急加熱・急冷却を起こして結晶性が悪くなる領域が、逆バイアス印加時に漏れ電流が発生する領域（図１１中Ａで示す領域参照）にまで拡がってしまうためであると考えられる。したがって、本発明においては、そのクラック起点は、ウェハの表面又は表面から深さ３０μｍ以内のウェハ内に焦点を設定してレーザーを照射することにより形成することが好ましい。
【００４０】
また、図４に示すように、ウェハ（例えばＳｉ）に対するレーザーの透過スペクトルをみると、波長１．１μｍの付近で透過スペクトルは激変し、波長１．１μｍ以下ではほぼ透過せず、波長１．１μｍ以上では透過率が２０％程度であることが分かる。そこで、波長１．１μｍ以下のレーザーを照射する場合には、ウェハへのダメージを最小限に抑えるために、その焦点をウェハの表面に設定することが好ましい。また、波長１．１μｍ以上のレーザーを照射する場合には、急加熱・急冷却を起こして結晶性が悪くなる領域が、逆バイアス印加時に漏れ電流が発生する領域（図１１中Ａで示す領域参照）にまで拡がるのを避けつつ、ウェハ内にクラック起点を形成してその後の個片化を確実にするために、その焦点をウェハの表面から深さ３０μｍ以内の該ウェハ内に設定することが好ましい。
【００４１】
照射するレーザーの種類や強度は、ウェハの種類に応じて適宜選択することができる。具体的に、シリコンウェハに対するレーザー照射の好ましい条件としては、以下の条件が挙げられる。
【００４２】
（Ａ１）シリコン（Ｓｉ）のエネルギーギャップ（１．１２ｅＶ）よりも大きなエネルギーを有するレーザーでその焦点をウェハ表面に設定して、走査する。このときレーザーは、Ｓｉに効率的に吸収される波長である必要があるので、シリコン（Ｓｉ）が吸収するＹＡＧレーザーの第二高調波（５３２ｎｍ）やエキシマーレーザー、もしくは半導体レーザーを使用し、０〜５，０００ｎ秒遅延時間を設けて、その強度を５０〜５００μＪとすることが好ましい。
【００４３】
（Ａ２）シリコン（Ｓｉ）のエネルギーギャップ（１．１２ｅＶ）よりも小さなエネルギーを有するレーザーでその焦点をウェハ内、好ましくは、レーザーを照射する表面側のウェハ表面から２〜３０μｍの範囲内、より好ましくは、５〜１５μｍの範囲内の所定の深さに設定して、走査する。このときレーザーは、Ｓｉを透過する必要があるので、シリコン（Ｓｉ）が吸収しないＹＡＧレーザーの１．０６４μｍなど赤外域の波長を使用し、０〜５，０００ｎ秒遅延時間を設けて、その強度は、２〜５０μＪとすることが好ましい。
【００４４】
なお、上記クラック起点の形成のために用いるレーザーは、そのスポット径が１−５μｍ程度であることを想定できる。そしてその照射は、ウェハをステージ上で支持し、そのステージを走査して行なうことが好ましい。
【００４５】
本発明においては、上記のようにして形成したダイシング面に、不純物を導入して分離層を形成する。このとき、量産プロセスのために、ウェハの概形を保ったままの状態でダイシング面に対して不純物の導入を行って分離層を形成することが好ましい。以下、その方法について説明する。
【００４６】
図５には、ウェハから個片化した半導体チップの隣どうしのダイシング面に、不純物導入のための所望の間隔を設け、これに不純物を導入して分離層を形成する手順を、その概略説明図とともに示す。なお、図５の概略説明図はウェハ又は半導体チップの断面像として表わされている。まず、ウェハ１を、エミッタ層、エミッタ電極、ゲート電極、それらを囲うように形成されたガードリング構造の耐圧部などからなる半導体チップの素子構造が形成された表面層１ａを下にして、延伸性を有する弾性支持フィルム９に粘着剤を介して貼付する（Ｓ１）。このとき、ウェハ１の裏面１ｂにはコレクタ層やコレクタ電極は形成されていない。次に、ダイシングラインに沿ったレーザー照射とウェハへの応力の付加により、半導体チップ１０を個片化し、ダイシング面８を形成する（Ｓ２）。次に、延伸性を有する弾性支持フィルム９を全方位方向又は所定の方位方向に延展して、個片化した半導体チップ１０の隣どうしのダイシング面に間隔Ｗを設ける（Ｓ３）。次に、フィルム上に複数整列した半導体チップ１０の裏面及び側面に対して、イオンビーム照射して、不純物を注入する（Ｓ４）。次に、フィルム上に複数整列した半導体チップ１０の裏面及び側面に対して、ランプ光又はレーザーを照射して、注入した不純物の活性化ならびにチップの損傷の回復のための処理（アニール処理）を行う（Ｓ５）。
【００４７】
Ｓ４のステップのイオンビーム照射と、Ｓ５のステップのランプ光又はレーザーの照射とは、その照射を適宜角度を変えて行なうことにより、半導体チップ１０の各片の側面及び裏面の全てにいきわたるようにすることができる、また、Ｓ４のステップのイオンビーム照射と、Ｓ５のステップのランプ光又はレーザーの照射とは、同時に行ってもよい。
【００４８】
Ｓ４のステップのイオンビーム照射では、半導体チップ１０の側面に対して、例えば１×１０１４ｉｏｎｓ／ｃｍ２程度のボロンを注入し、これをＳ５のステップでアニールすることにより、分離層を形成することができる。分離層は、例えば０．１〜３μｍの層状に形成することが好ましい。これにより、比較的薄い層厚さでも半導体装置に十分な逆耐圧性能を与えることができる。そして、不純物の導入をより短時間で行なうことができ、半導体チップに占める分離層の占有割合をより小さくできる。
【００４９】
また、Ｓ４のステップのイオンビーム照射では、上記と同時に、半導体チップ１０の裏面に対して、例えば１×１０１４ｉｏｎｓ／ｃｍ２程度のボロンを注入し、これをＳ５のステップでアニールすることにより、厚さ０．１〜３μｍの層状にコレクタ層を形成することができる。このコレクタ層の上に更にコレクタ電極を形成することにより、半導体チップのコレクタ層／コレクタ電極構造を形成することができる。例えば、個片化した半導体チップ１０の隣どうしのダイシング面に間隔Ｗを設けるため、延伸性を有する弾性支持フィルム９にかけていた力をなくして、半導体チップ１０を密着した状態に戻し、スパッタ法により電極を形成することができる。そのスパッタ前には、ドライプロセスでウェハ表面の洗浄を行ってもよい。
【００５０】
Ｓ５のステップのランプ光によるランプアニールでは、３００〜５００℃の低温アニールの条件で行なうことが好ましい。ランプアニールのための温度条件が３００℃より低いと、不純物の活性化が不十分となる傾向があり、ランプアニールのための温度条件が５００℃より高いと、ウェハを貼り付けているフィルムが熱により融けてしまうおそれがあるため、いずれも好ましくない。
【００５１】
Ｓ５のステップのレーザー照射によるレーザーアニールでは、そのレーザーアニール条件は、ウェハの種類、不純物の注入量、注入材料によって吸収率が変化するために、その都度、最適化することが好ましいが、シリコンウェハに１×１０１４ｉｏｎｓ／ｃｍ２程度のボロンを注入した場合の典型例では、シリコン（Ｓｉ）が吸収するＹＡＧレーザーの第二高調波（５３２ｎｍ）やエキシマーレーザー、もしくは半導体レーザーを使用し、０〜５，０００ｎ秒遅延時間を設けて、その強度を０．２５〜１００μＪとすることが好ましい。
【００５２】
以下、図６〜図９を参照して、ウェハから個片化した半導体チップのダイシング面に不純物を導入して分離層を形成するための更に好ましい態様を説明する。
【００５３】
図６には、ステンシルマスクの孔を通したイオンビーム照射とランプ光照射により、イオン注入とランプアニールとを同時に行う態様を示す。なお、図６の概略説明図は半導体チップの断面像として表わされている。
【００５４】
図６ａには、上記に説明した図５のＳ３に相当する状態、すなわち、ウェハを、素子構造が形成されている表面層を下にして、粘着剤付きフィルム（延伸性を有する弾性支持フィルム）に粘着剤を介して貼付し、その状態でレーザー照射によるクラック起点を伸展させて、半導体チップの個片化を行い、更に、延伸性を有する弾性支持フィルムを全方位方向又は所定の方位方向に延展して、個片化した半導体チップの隣どうしのダイシング面に所定の間隔を設けた状態が示されている。ここで、半導体チップの表面層のダイシング面近傍の領域には、すでに順方向阻止耐圧のための耐圧構造部が半導体の素子構造として作り込まれており、その耐圧構造部のガードリング構造を構成するｐ端部領域には、不純物が導入されＰ型イオン注入層が形成されている。図６ａでは、フィルムと半導体チップを挟んで反対の上方に、更に、ステンシルマスクを配した状態が示されている。なお、ここでは２つの半導体チップのみが示されているが、ウェハから個片化された半導体チップが、もとのウェハの概形を崩さないように、同一フィルム上に複数整列している。
【００５５】
図６ｂには、図６ａの状態で、図中斜め右上からイオンビーム照射とランプ光照射を同時に行う状態を示す。イオンビームとランプ光は、ステンシルマスクで遮られて粘着剤付きフィルムには照射されずに、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中右側の片側側面に、イオン注入とランプアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とランプアニールとを同時に行うことができる。
【００５６】
図６ｃには、図６ｂの状態からステンシルマスクの孔の位置をずらしたうえで、図中斜め左上からイオンビーム照射とランプ光照射を同時に行う状態を示す。図６ｂの状態と同様に、イオンビームとランプ光は、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中左側の片側側面に、イオン注入とランプアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とランプアニールとを同時に行うことができる。
【００５７】
このようにして、半導体チップの側面には分離層が形成され、半導体チップの裏面にはコレクタ層が形成される。そして、もともと順方向阻止耐圧のための耐圧構造の一部として不純物が導入されていた半導体チップの表面層のＰ型イオン注入層と、側面に形成した分離層と、裏面に形成したコレクタ層とを連続させ、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させることができる。
【００５８】
図７には、ステンシルマスクの孔を通したイオンビーム照射とレーザー照射により、イオン注入とレーザーアニールとを同時に行う態様を示す。なお、図７の概略説明図は半導体チップの断面像として表わされている。
【００５９】
図７ａには、上記に説明した図６ａと同じ状態が示されている。
【００６０】
図７ｂには、図７ａの状態で、図中斜め右上からイオンビーム照射とレーザー照射を同時に行う状態を示す。イオンビームとレーザーは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されずに、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中右側の片側側面に、イオン注入とレーザーアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とレーザーアニールとを同時に行うことができる。
【００６１】
図７ｃには、図７ｂの状態からステンシルマスクの孔の位置をずらしたうえで、図中斜め左上からイオンビーム照射とレーザー照射を同時に行う状態を示す。図７ｂの状態と同様に、イオンビームとレーザーは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中左側の片側側面に、イオン注入とレーザーアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とレーザーアニールとを同時に行うことができる。
【００６２】
このようにして、半導体チップの側面には分離層が形成され、半導体チップの裏面にはコレクタ層が形成される。そして、もともと順方向阻止耐圧のための耐圧構造の一部として不純物が導入されていた半導体チップの表面層のＰ型イオン注入層と、側面に形成した分離層と、裏面に形成したコレクタ層とを連続させ、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させることができる。
【００６３】
図８には、ステンシルマスクの孔を通したイオンビーム照射を行い、その後、ステンシルマスクの孔を通したレーザー照射により、イオン注入とレーザーアニールとを段階的に行う態様を示す。なお、図８の概略説明図は半導体チップの断面像として表わされている。
【００６４】
図８ａには、上記に説明した図６ａと同じ状態（図７ａも同様）が示されている。
【００６５】
図８ｂには、図８ａの状態で、図中斜め右上からイオンビーム照射を行う状態を示す。イオンビームは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中右側の片側側面にイオン注入を行うことができる。また、半導体チップの裏面にもイオン注入を行うことができる。
【００６６】
図８ｃには、図８ｂの状態からステンシルマスクの孔の位置をずらしたうえで、図中斜め左上からイオンビーム照射を行う状態を示す。図８ｂの状態と同様に、イオンビームは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中左側の片側側面にイオン注入を行うことができる。また、半導体チップの裏面にもイオン注入を行うことができる。
【００６７】
図８ｄには、ステンシルマスクの孔の位置を図８ｂの状態に戻したうえで、図中斜め右上から、上記図８ｂの状態でイオン注入を行った位置に、レーザー照射を行う状態を示す。レーザーは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中右側の片側側面において、図８ｂの状態でイオン注入を行って注入した不純物についてのレーザーアニールを行うことがすることができる。また、半導体チップの裏面においても、図８ｂの状態でイオン注入を行って注入した不純物についてのレーザーアニールを行うことができる。
【００６８】
図８ｅには、ステンシルマスクの孔の位置を図８ｃの状態に戻したうえで、図中斜め左上から、上記図８ｃの状態でイオン注入を行った位置に、レーザー照射を行う状態を示す。図８ｄの状態と同様に、レーザーは、ステンシルマスクで遮られて粘着剤付きフィルムには照射されず、ステンシルマスクの孔を通して半導体チップのみに照射される。そして、半導体チップの側面であって、図中左側の片側側面において、図８ｃの状態でイオン注入を行って注入した不純物についてのレーザーアニールを行うことがすることができる。また、半導体チップの裏面においても、図８ｃの状態でイオン注入を行って注入した不純物についてのレーザーアニールを行うことができる。
【００６９】
このようにして、半導体チップの側面には分離層が形成され、半導体チップの裏面にはコレクタ層が形成される。そして、もともと不純物が導入されていたＰ型イオン注入層と、側面に形成した分離層と、裏面に形成したコレクタ層とを連続させ、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させることができる。
【００７０】
図９には、ステンシルマスクを用いずに、イオン注入とレーザーアニールとを同時に行う態様を示す。なお、図９の概略説明図は半導体チップの断面像として表わされている。
【００７１】
図９ａには、上記に説明した図６ａと同じ状態（図７ａ、図８ａも同様）が示されている。
【００７２】
図９ｂには、図９ａの状態で、図中斜め右上からイオンビーム照射とレーザー照射を同時に行う状態を示す。イオンビームとレーザーは、所定間隔をあけて配列した半導体チップの影になって粘着剤付きフィルムには照射されないように設定された所定角度で照射される。よって半導体チップのみに照射される。そして、半導体チップの側面であって、図中右側の片側側面に、イオン注入とレーザーアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とレーザーアニールとを同時に行うことができる。
【００７３】
図９ｃには、図９ｂの状態で、図中斜め左上からイオンビーム照射とレーザー照射を同時に行う状態を示す。図９ｂの状態と同様に、イオンビームとレーザーは、所定間隔をあけて配列した半導体チップの影になって粘着剤付きフィルムには照射されないように設定された所定角度で照射される。よって半導体チップのみに照射される。そして、半導体チップの側面であって、図中左側の片側側面に、イオン注入とレーザーアニールとを同時に行うことができる。また、半導体チップの裏面にもイオン注入とレーザーアニールとを同時に行うことができる。
【００７４】
このようにして、半導体チップの側面には分離層が形成され、半導体チップの裏面にはコレクタ層が形成される。そして、もともと順方向阻止耐圧のための耐圧構造の一部として不純物が導入されていた半導体チップの表面層のＰ型イオン注入層と、側面に形成した分離層と、裏面に形成したコレクタ層とを連続させ、逆耐圧を維持するｐｎ接合を半導体チップの裏面から表面まで延在させることができる。
【００７５】
上記図６〜図８に説明した態様においては、ステンシルマスクを使用することで、イオンビームおよびレーザーもしくはランプ光が半導体チップのみに照射され、粘着剤付きフィルムには直接照射されないようにすることができる。また、上記図９に説明した態様のように、半導体チップの間隔と照射の角度を設定することによっても、イオンビームおよびレーザーもしくはランプ光が半導体チップのみに照射され、粘着剤付きフィルムには直接照射されないようにすることができる。これにより、粘着剤付きフィルムが高温になってガスを生じるなどの不具合を回避することができる。
【００７６】
上記図６〜図８に説明した態様において用いるステンシルマスクは、イオンビームやレーザーもしくはランプ光が照射されても発ガスしない材料であることが好ましく、そのような材料としてはＳＵＳなどを好ましく例示できるが、ＳｉＣなどセラミック材料を用いることもできる。また、レーザーは、ステンシルマスクの位置では焦点を結ばせないことで、その高温化を防ぐことが可能である。
【００７７】
上記図６，図７、又は図９に説明した態様においては、イオン注入とともにアニール処理を同時に行っている。これにより、より効率的な不純物の導入が可能となる。また、ランプアニールの場合には、３００〜５００℃程度の低温条件でのアニール処理が可能になる。この場合、イオンビームと、レーザーもしくはランプ光の光軸を近接させることで、同じステンシルマスクの孔の位置からでも、半導体チップの近傍の非常に近い位置にアニール処理をすることができる。
【００７８】
なお、不純物の導入のために用いるイオンビーム、レーザー、ランプ光は、それらのスポット径が、イオンビームでは１００μｍ〜数ｃｍ程度、レーザーでは１００μｍ〜５ｍｍ程度、ランプ光では１００μｍ〜５ｍｍ程度であることを想定できる。そしてそれらの照射は、ウェハの概形を保ったままの状態でフィルム上に複数整列した半導体チップをステージ上で支持し、そのステージを走査して行なうことが好ましい。
【００７９】
図１０には、本発明による逆阻止型ＩＧＢＴの要部断面図を示す。この逆阻止型ＩＧＢＴについて、従来の逆阻止型のＩＧＢＴ（図１２）との比較において説明すると、その違いは、ｐ分離層１２０が半導体チップのダイシング面１２５にほぼ平行に、層厚さ薄く形成されていることにある。このように、層厚さが薄い形状であっても十分な逆耐圧性能が得られることが本発明の特徴の一つであり、これにより、半導体装置に十分な逆耐圧性能を与えるための不純物の導入を短時間で行なうことができ、デバイスピッチやチップサイズの縮小が図れ、量産プロセスにも適した半導体装置及びその製造方法を提供することができる。
【実施例】
【００８０】
以下に例を挙げて本発明を具体的に説明するが、これらの例は本発明の範囲を限定するものではない。
【００８１】
＜試験例１＞
本発明の方法を採用して逆阻止型ＩＧＢＴを製造し、本発明による効果を検証した。そのために、上記図２〜図９を参照して説明した方法に準じて、表面層に半導体チップの素子構造が複数作り込まれたウェハの裏面側から半導体チップを個片化してダイシング面を形成し、半導体チップのダイシング面に不純物（ボロンイオン）を導入して分離層を形成して、逆阻止型ＩＧＢＴを製造した。この逆阻止型ＩＧＢＴは、分離層の構造以外の構造は、通常の逆阻止型ＩＧＢＴの構造（逆耐圧１．２ｋＶを狙った板厚２００μｍ）とされ、分離層形成以外は、常法に準じて製造した。なお、レーザーにはＮｄ：ＹＡＧレーザーを、イオンビームにはＢ＋イオンを、ランプにはＸｅランプを、それぞれの照射装置で照射して、使用した。また、ステンシルマスクはＳｉで厚さ２００μｍのものを作成して使用した。
【００８２】
具体的には、表１に示すように、ダイシング時のレーザーの波長、焦点位置、イオン注入条件、活性化条件を変えて逆阻止型ＩＧＢＴを製造した。なお、実施例１〜３、７、比較例１、２では、上記図６を参照して説明した方法にてイオン注入・活性化を行い、実施例４、８では、上記図７を参照して説明した方法にてイオン注入・活性化を行い、実施例５、９では、上記図８を参照して説明した方法にてイオン注入・活性化を行い、実施例６、１０、１１、比較例３、４では、上記図６を参照して説明した方法にてイオン注入・活性化を行った。また、比較例５、６では、レーザーダイシングではなくブレードダイシングによりダイシング面を形成し、それ以外はそれぞれ実施例１０、１１と同様にして製造した。
【００８３】
【表１】
【００８４】
その結果、実施例１〜１０で示されるように、ダイシング面を形成するレーザーダイシング時のレーザーの焦点位置を、ウェハの表面又はウェハ内１５μｍとした場合には、拡散時間３時間で十分な逆耐圧が得られた。また、実施例１１で示されるように、レーザーダイシング時のレーザーの焦点位置を、ウェハ内２５μｍとした場合には、拡散時間７時間で十分な逆耐圧が得られた。これらのプロセス時間は、従来の典型的なプロセス時間に比べて１／１０以下であり、分離層の層厚さを厚く形成しなくても、半導体装置に十分な逆耐圧性能を与えることができるためであると考えられた。
【００８５】
また、実施例１〜３で示されるように、イオン注入と同時にランプアニールを行った場合、それぞれ３００℃、４００℃、４５０℃でのランプアニールにより、拡散時間３時間で十分な逆耐圧が得られた。従って、イオン注入時の同時加熱を用いることで、アニール処理の低温化が図れることが明らかとなった。一方、比較例１および比較例２では十分な逆耐圧が得られなかった。比較例１ではランプアニールが不十分であり、比較例２では加熱が強すぎ、ウェハを貼り付けていたフィルムが熱により融けてしまったためであった。
【００８６】
一方、比較例３，４で示されるように、ダイシング面を形成するレーザーダイシング時のレーザーの焦点位置を、ウェハ内６５μｍとした場合には、拡散時間３時間で十分な逆耐圧が得られず、十分な逆耐圧を得るには拡散時間４５時間を要した。よって、レーザーダイシング時のレーザーの焦点位置を、ウェハ内の浅い位置に設定することが重要であることが明らかとなった。
【００８７】
また、比較例５，６で示されるように、レーザーダイシングではなくブレードダイシングによりダイシング面を形成した場合には、十分な逆耐圧が得るには、それぞれ拡散時間１４０時間、１００時間を要し、従来の典型的なプロセス時間を要した。これは、ブレードダイシングによるダイシング面に分離層を形成する場合には、分離層の層厚さを十分に厚く形成しなければ、半導体装置に十分な逆耐圧性能を与えることができないためであると考えられた。
【００８８】
以上の検証の結果、本発明によれば、分離層の層厚さを厚く形成しなくても、半導体装置に十分な逆耐圧性能を与えることができ、プロセス時間の大幅な短縮を実現できることが明らかとなった。また、半導体チップに占める分離層の占有割合を小さくでき、デバイスピッチやチップサイズの縮小を実現できることが明らかとなった。
【符号の説明】
【００８９】
１：ウェハ
１ａ：ウェハ表面層
１ｂ：ウェハ裏面
２：パッシベーション膜
３：ダイシングライン
４：レンズ
５：レーザー
６：クラック起点
７：壁開
８：ダイシング面
９：弾性支持フィルム
１０：半導体チップ
【特許請求の範囲】
【請求項１】
半導体チップの側面に逆バイアス印加時の漏れ電流を防ぐための分離層を有する該半導体チップを備えた半導体装置において、
前記分離層は、ウェハのダイシングラインに沿ってレーザーを照射して、前記ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで半導体チップの個片化を行って形成されたダイシング面に、不純物を導入して形成したものであることを特徴とする半導体装置。
【請求項２】
前記クラック起点は、前記ウェハの表面又は表面から深さ３０μｍ以内の該ウェハ内に焦点を設定してレーザーを照射して形成されたものである、請求項１に記載の半導体装置。
【請求項３】
半導体チップの側面に逆バイアス印加時の漏れ電流を防ぐための分離層を有する該半導体チップを備えた半導体装置の製造方法において、
ウェハのダイシングラインに沿ってレーザーを照射して、前記ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成する工程と、
前記クラック起点を伸展させることで半導体チップの個片化を行う工程と、
前記半導体チップの個片化を行う工程で形成されたダイシング面に、不純物を導入して分離層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記クラック起点を形成する工程において、前記ウェハの表面又は表面から深さ３０μｍ以内の該ウェハ内に焦点を設定してレーザーを照射する、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記ウェハを弾性支持フィルムに貼付して該フィルムとウェハを挟んで反対側から前記レーザーの照射を行い、前記弾性支持フィルムに貼付した状態の該ウェハへの応力の付加により前記クラック起点を伸展させる、請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射とランプ光照射により、イオン注入とランプアニールとを前記複数整列した半導体チップの所定の位置に同時に行い、前記ダイシング面に不純物を導入して分離層を形成する、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射とレーザー照射により、イオン注入とレーザーアニールとを前記複数整列した半導体チップの所定の位置に同時に行い、前記ダイシング面に不純物を導入して分離層を形成する、請求項５に記載の半導体装置の製造方法。
【請求項８】
前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射により、イオン注入を前記複数整列した半導体チップの所定の位置に行い、その後、前記ステンシルマスクの孔を通したレーザー照射により、レーザーアニールを前記所定の位置と同じ位置に行い、前記ダイシング面に不純物を導入して分離層を形成する、請求項５に記載の半導体装置の製造方法。
【請求項９】
前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップの所定の位置に、その弾性支持フィルムと半導体チップを挟んで反対の上方から所定角度でイオンビーム又はレーザーを照射したときに、支持フィルムが該照射したイオンビーム又はレーザーが、半導体チップの影になって前記支持フィルム照射されないようにして、該所定角度でイオンビーム照射とレーザー照射とを行うことにより、前記ダイシング面に不純物を導入して分離層を形成する、請求項５に記載の半導体装置の製造方法。
【請求項１】
半導体チップの側面に逆バイアス印加時の漏れ電流を防ぐための分離層を有する該半導体チップを備えた半導体装置において、
前記分離層は、ウェハのダイシングラインに沿ってレーザーを照射して、前記ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成し、そのクラック起点を伸展させることで半導体チップの個片化を行って形成されたダイシング面に、不純物を導入して形成したものであることを特徴とする半導体装置。
【請求項２】
前記クラック起点は、前記ウェハの表面又は表面から深さ３０μｍ以内の該ウェハ内に焦点を設定してレーザーを照射して形成されたものである、請求項１に記載の半導体装置。
【請求項３】
半導体チップの側面に逆バイアス印加時の漏れ電流を防ぐための分離層を有する該半導体チップを備えた半導体装置の製造方法において、
ウェハのダイシングラインに沿ってレーザーを照射して、前記ウェハの表面又は所定深さの該ウェハ内にクラック起点を形成する工程と、
前記クラック起点を伸展させることで半導体チップの個片化を行う工程と、
前記半導体チップの個片化を行う工程で形成されたダイシング面に、不純物を導入して分離層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記クラック起点を形成する工程において、前記ウェハの表面又は表面から深さ３０μｍ以内の該ウェハ内に焦点を設定してレーザーを照射する、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記ウェハを弾性支持フィルムに貼付して該フィルムとウェハを挟んで反対側から前記レーザーの照射を行い、前記弾性支持フィルムに貼付した状態の該ウェハへの応力の付加により前記クラック起点を伸展させる、請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射とランプ光照射により、イオン注入とランプアニールとを前記複数整列した半導体チップの所定の位置に同時に行い、前記ダイシング面に不純物を導入して分離層を形成する、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射とレーザー照射により、イオン注入とレーザーアニールとを前記複数整列した半導体チップの所定の位置に同時に行い、前記ダイシング面に不純物を導入して分離層を形成する、請求項５に記載の半導体装置の製造方法。
【請求項８】
前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップに対し、その弾性支持フィルムと半導体チップを挟んで反対の上方にステンシルマスクを配し、該ステンシルマスクの孔を通したイオンビーム照射により、イオン注入を前記複数整列した半導体チップの所定の位置に行い、その後、前記ステンシルマスクの孔を通したレーザー照射により、レーザーアニールを前記所定の位置と同じ位置に行い、前記ダイシング面に不純物を導入して分離層を形成する、請求項５に記載の半導体装置の製造方法。
【請求項９】
前記分離層を形成する工程において、前記弾性支持フィルムに貼付した状態で前記クラック起点を伸展させ該フィルム上に複数整列した半導体チップの所定の位置に、その弾性支持フィルムと半導体チップを挟んで反対の上方から所定角度でイオンビーム又はレーザーを照射したときに、支持フィルムが該照射したイオンビーム又はレーザーが、半導体チップの影になって前記支持フィルム照射されないようにして、該所定角度でイオンビーム照射とレーザー照射とを行うことにより、前記ダイシング面に不純物を導入して分離層を形成する、請求項５に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−６５７５２（Ｐ２０１３−６５７５２Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１１−２０４２４２（Ｐ２０１１−２０４２４２）
【出願日】平成２３年９月２０日（２０１１．９．２０）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２３年９月２０日（２０１１．９．２０）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
[ Back to top ]