半導体装置
【課題】半田ブリッジの形成を防止できるフリップチップ実装の半導体装置を提供する。
【解決手段】半導体装置は、半導体チップ（１１）と、パッケージ基板（１４）とを具備する。半導体チップ（１１）は、複数の半田バンプ（１２）と、半田バンプ間に半田バンプ（１２）を囲むように設けられる凹部（１６）とを備える。パッケージ基板（１４）は、複数のパッド（１３）と、パッド間にパッド（１３）を囲むように凹部（１６）とかみ合う位置に設けられる障壁（１５）とを備える。その障壁（１５）の高さは、半導体チップ（１１）とパッケージ基板（１４）との間隔より高く設定される。
【解決手段】半導体装置は、半導体チップ（１１）と、パッケージ基板（１４）とを具備する。半導体チップ（１１）は、複数の半田バンプ（１２）と、半田バンプ間に半田バンプ（１２）を囲むように設けられる凹部（１６）とを備える。パッケージ基板（１４）は、複数のパッド（１３）と、パッド間にパッド（１３）を囲むように凹部（１６）とかみ合う位置に設けられる障壁（１５）とを備える。その障壁（１５）の高さは、半導体チップ（１１）とパッケージ基板（１４）との間隔より高く設定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ構造を有する半導体装置に関する。
【背景技術】
【０００２】
フリップチップ方式とは、図１に示されるように、予め半導体チップのパッド上に半田バンプが形成され、その半導体チップがパッケージ基板に形成されるフリップチップパッドにフェイスダウンボンディングにより接続される方式である。近年、半導体装置の小型化、高性能化に伴って半導体チップの集積度も増大し、その結果、半導体チップのパッド数が増加している。そのため、パッドピッチは短くなる一方である。
【０００３】
パッドピッチが短くなると、リフローにより半田バンプとフリップチップパッドとを接合する際、半田バンプ変形等により隣接バンプ間にブリッジ（ショート）が形成され、歩留りが低下していた。
【０００４】
フリップチップ方式の半導体装置は、フリップチップパッド１３が形成されたパッケージ基板４と、半田バンプ２が形成された半導体チップ１１とをフェイスダウンにより接触させ、リフローにより半田を溶融させて製造される。図２に、接続時の半田バンプ変形等により隣接バンプ間に形成されたブリッジが示される。このようなブリッジが形成されないように、バンプサイズの精度や基板実装時の位置決め精度を向上させてきた。
【０００５】
しかし、精度向上には限界があり、ブリッジの形成を完全には抑え込むことができない。また、バンプ中に残留する気泡がリフロー時の熱で急激に膨張し、半田が飛び散ることがあり、ブリッジが形成されることがあった。
【０００６】
このような半田ブリッジの形成を防止する方法として、特開２００１−１５６２０３号公報には、半導体チップの電極部に形成した半田バンプと接合する導体回路よりなる複数のフリップチップパッド部を絶縁基板上に備えている半導体実装用プリント配線板に関する技術が開示されている。フリップチップパッド部は、導体回路の表面を被覆している絶縁樹脂に開口部を設けて形成される絶縁樹脂で包囲された導体回路の露出面よりなる。ここで、この開口部における開口面の大きさの方が、開口部の底面にある導体回路の露出面の大きさより大きくなるように、開口部の側面を傾斜面として形成している。
【０００７】
また、特開２００４−１５３１３９号公報には、基板本体と、基板側端子パッドとを有するセラミック配線基板が開示されている。基板本体は、セラミック誘電体層と金属配線層とが積層されている。基板側端子パッドは、半田接続部を介して電子部品を面実装するために、基板本体の主表面に形成された金属配線層と導通する。基板本体の表面部をなすセラミック誘電体層を表面誘電体層として、基板側端子パッドは、表面誘電体層の主表面よりもパッド主表面が引っ込んで位置するものとなるように該表面誘電体層中に埋設されている。かつ、表面誘電体層の主表面には、基板側端子パッドに対応する位置に、基板側端子パッドの主表面を露出させる凹部が開口している。基板側端子パッドの表面全面が金属メッキ層により覆われている。金属メッキ層の凹部内への露出部を除いた部分が、表面誘電体層により覆われる。
【０００８】
特開平０４−１９６３３２号公報には、基板上に部品をろう材で接続して成る電子回路装置が開示されている。電子回路装置は、隣接する接続部の間に非導電性でかつ非ぬれ性の障害物が形成されている。
【０００９】
特開平０７−３０７３６３号公報には、半導体素子と、回路基板本体とを有する半導体回路基板に関する技術が開示されている。半導体素子は、表面に互いに隣接して形成された複数の半田バンプを有する。回路基板本体は、半導体素子のそれぞれと対向する位置に、各半田バンプより径大なる複数の凹部をその表面に形成されている。半導体回路基板は、半導体装置の半田バンプを凹部に係合させて、凹部内に形成された電極と半田バンプとをそれぞれ接続してなる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−１５６２０３号公報
【特許文献２】特開２００４−１５３１３９号公報
【特許文献３】特開平０４−１９６３３２号公報
【特許文献４】特開平０７−３０７３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、半田ブリッジの形成を防止できるフリップチップ実装の半導体装置を提供する。
【課題を解決するための手段】
【００１２】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明の観点では、半導体装置は、半導体チップ（１１）と、パッケージ基板（１４）とを具備する。半導体チップ（１１）は、複数の半田バンプ（１２）と、半田バンプ間に半田バンプ（１２）を囲むように設けられる凹部（１６）とを備える。パッケージ基板（１４）は、複数のパッド（１３）と、パッド間にパッド（１３）を囲むように凹部（１６）とかみ合う位置に設けられる障壁（ダム：１５）とを備える。その障壁（１５）の高さは、半導体チップ（１１）とパッケージ基板（１４）との間隔より高く設定される。
【００１４】
本発明の他の観点では、半導体装置は、パッケージ基板（１４）と、半導体チップ（１１）とを具備する。パッケージ基板（１４）は、複数のパッド（１３）と、パッド（１３）間にパッド（１３）を囲むように設けられる凹部（１６）と、を備える。半導体チップ（１１）は、複数の半田バンプ（１２）と、半田バンプ（１２）間に半田バンプ（１２）を囲むように前記凹部（１６）とかみ合うように設けられる障壁（ダム：１５）とを備える。障壁（１５）の高さは、半導体チップ（１１）とパッケージ基板（１４）との間隔より高く設定される。
【００１５】
また、本発明の他の観点では、半導体装置の製造方法は、半導体チップに半田バンプを形成するステップと、半田バンプを囲むように凹部を形成するステップと、半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、凹部に対応する位置の前記パッケージ基板上に障壁を形成するステップと、半田バンプを溶融して前記パッドと接合するステップと、障壁の高さを接合した後の半導体チップとパッケージ基板との間隔より高く設定するステップとを具備する。
【００１６】
さらに、本発明の他の観点では、半導体装置の製造方法は、半導体チップに半田バンプを形成するステップと、半田バンプを囲むように障壁を形成するステップと、半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、障壁に対応する位置の前記パッケージ基板上に凹部を形成するステップと、半田バンプを溶融してパッドと接合するステップと、障壁の高さを接合した後の半導体チップとパッケージ基板との間隔より高く設定するステップとを具備する。
【発明の効果】
【００１７】
本発明によれば、半田ブリッジの形成をより確実に防止するフリップチップ実装の半導体装置を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】フリップチップ方式の半導体装置の構成を説明する断面図である。
【図２】隣接バンプ間の半田ブリッジを示す図である。
【図３】本発明の第１の実施の形態に係る半導体装置の構成を説明する断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置のパッケージ基板の上面図である。
【図５】パッド配列の異なるパッケージ基板の上面図である。
【図６】ダムが連続する例を示す図である。
【図７】パッド配列の異なるパッケージ基板におけるダムが連続する例を示す図である。
【図８】本発明の第２の実施の形態に係る半導体装置の構成を説明する図である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造手順を示す図である。
【発明を実施するための形態】
【００１９】
図面を参照して、本発明の第１の実施の形態に係る半導体装置の構成を説明する。
【００２０】
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置の構成を説明する断面図である。半導体装置は、半導体チップ１１と、半田バンプ１２と、フリップチップパッド１３と、パッケージ基板１４と、ダム（障壁）１５とを備える。パッケージ基板１４上にフリップチップパッド１３が設けられる。そのフリップチップパッド１３を囲むように、非導電性のダム１５がパッケージ基板１４上に設けられる。半導体チップ１１のパッケージ基板側の面には、フリップチップバッド１３に対応する位置に半田バンプ１２が設けられ、さらに、ダム１５が嵌合するように半田バンプ１２を囲んで凹部１６が設けられる。ダム１５の高さは、フリップチップ接合後のパッケージ基板１４と半導体チップ１１との間隔よりも高く設定される。ダム１５のパッケージ基板１４と半導体チップ１１との間隔よりも高い部分は、半導体チップ１１に設けられる凹部１６に収納される。すなわち、ダム１５と凹部１６とがかみ合うようになる。
【００２１】
パッケージ基板１４上に設けられるダム１５は、近接の半田バンプ１２同士を遮るように形成される。したがって、ダム１５は、図４に示されるように、パッケージ基板１４の上面の縁に平行、垂直に形成されることが好ましい。また、図５に示されるように、パッドが千鳥状（ｓｔａｇｇｅｒｅｄ）に配列される場合には、パッド間の中央に位置するように、パッケージ基板１４の上面の縁に対して斜めにダム１５が形成されてもよい。
【００２２】
図９に示されるように、半導体チップ１１のパッケージ基板側の面に凹部１６が形成される（ステップＳ１２）。さらに、凹部１６が設けられた面に半田バンプが形成される（ステップＳ１４）。一方、パッケージ基板１４の半導体チップ側の面にフリップチップパッド１３が形成される（ステップＳ２２）。さらに、フリップチップパッド１３が設けられた面にダム１５が形成される（ステップＳ２４）。
【００２３】
凹部１６、半田バンプ１２が形成された半導体チップ１１は、フリップチップパッド１３、ダム１５が形成されたパッケージ基板１４にフェイスダウンにより接触する（ステップＳ３２）。ダム１５は半導体チップ１１の凹部１６に一部入り込む。したがって、半田バンプ１２は、ダム１５と半導体チップ１１とパッケージ基板１４とで囲まれて１つずつ分離される。その後、リフローにより半田が溶融され、半導体チップ１１とパッケージ基板１４とは、フリップチップ接合する（ステップＳ３４）。このとき、半田バンプ１２は、チップ押し込み等の外部からの力による変形やリフローの熱等により、意図しない漏れ広がりがあっても、ダム１６によって遮られる。したがって、隣接バンプとの間でブリッジが形成されることはない。
【００２４】
また、半導体チップ１１とパッケージ基板１４との位置合せが若干ずれた場合であっても、ダム１５によって隣接バンプ方向への半田の漏れ広がりが遮られ、半田ブリッジの形成が防止される。また、図５に示されるように、パッドが千鳥状（ｓｔａｇｇｅｒｅｄ）に配列された場合、パッド間距離は、斜め方向が最短になるため、ダム１５は、図５に示されるように、斜め方向に並ぶように配置されることが好ましい。また、半導体チップ１１の凹部１６は、半田バンプ１２を形成した後に形成されてもよい。また、パッケージ基板１４のダム１５は、フリップチップパッド１３の形成の前に形成されてもよい。また、図６、図７に示されるように、パッド間のダム１５は、連続して形成されてもよい。
【００２５】
このように、フリップチップ接合時の半導体チップとパッケージ基板との間隔よりも高いダムをフリップチップパッド間に設けることにより、意図しない半田の濡れ広がりがあったとしても、半田バンプ同士がダムによって機械的に隔離されているため半田ブリッジを防止することができる。
【００２６】
（第２の実施の形態）
図８は、本発明の第２の実施の形態に係る半導体装置の構成を説明する図である。第２の実施の形態では、ダム１５は半導体チップ１１に形成され、パッケージ基板１４に凹部１６が設けられる。したがって、半導体装置は、半導体チップ１１と、半田バンプ１２と、フリップチップパッド１３と、パッケージ基板１４と、ダム１５とを備える。半導体チップ１１のパッケージ基板１４側の面に半田バンプ１２が設けられる。その半田バンプ１２を囲むように、非導電性のダム１５が設けられる。パッケージ基板１４の半導体チップ１１側の面にフリップチップパッド１３が設けられる。フリップチップパッド１３の周りに、半導体チップ１１に設けられたダム１５に対応する凹部１６が設けられる。ダム１５の高さは、フリップチップ接合後のパッケージ基板１４と半導体チップ１１との間隔よりも高く設定される。パッケージ基板１４と半導体チップ１１との間隔よりも高い部分は、パッケージ基板１４に設けられる凹部１６に収納される。
【００２７】
半導体チップ１１に設けられるダム１５は、半導体チップ１１の縁に平行、垂直に形成されることが好ましいが、図５に示されるように、半田バンプ１２が千鳥状（ｓｔａｇｇｅｒｅｄ）に配列される場合には、バンプ間の中央に位置するようにダム１５が形成されてもよい。
【００２８】
第２の実施の形態のフリップチップ半導体装置は、ダム１５が半導体チップ１１に設けられ、凹部１６がパッケージ基板１４に形成されることを除けば、第１の実施の形態のフリップチップ半導体装置と同様の手順で製造することができる。
【００２９】
上述のダム１５、凹部１６は、断面が矩形であるように図示されているが、丸みを有していてもよい。また、ダム１５と凹部１６との間は、若干の遊びを有することが好ましい。
【００３０】
本発明によれば、半田の漏れ出しを遮断し、半田ブリッジの防止をより確実に行うことができる。また、障壁と、受け側の凹部とをかみ合わせることにより、半導体チップとパッケージ基板との位置合せを精度よく行うことが可能となる。したがって、位置ズレによる接合不良を防ぎ、高い接合信頼性を得ることができる。さらに、障壁と受け側の凹部とのかみ合わせにより、フリップチップ接合時の半導体チップとパッケージ基板との間隔を一定に、且つ平行に保つことができるため、接合時の半導体チップ傾きによる接合不良を防ぎ、高い接合信頼性を得ることができる。
【００３１】
上述のように、本発明によれば、半導体デバイスの小型化、高性能化により、小チップに多数のパッドが形成された狭小パッドピッチ製品であっても、基板実装性を向上して安定した生産性を得ることができる。また、本発明によれば、歩留り安定化が可能となり、製造コストの低減も可能となる。
【００３２】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００３３】
１１ 半導体チップ
１２ 半田バンプ
１３ フリップチップパッド
１４ パッケージ基板
１５ ダム
１６ 凹部
【技術分野】
【０００１】
本発明は、フリップチップ構造を有する半導体装置に関する。
【背景技術】
【０００２】
フリップチップ方式とは、図１に示されるように、予め半導体チップのパッド上に半田バンプが形成され、その半導体チップがパッケージ基板に形成されるフリップチップパッドにフェイスダウンボンディングにより接続される方式である。近年、半導体装置の小型化、高性能化に伴って半導体チップの集積度も増大し、その結果、半導体チップのパッド数が増加している。そのため、パッドピッチは短くなる一方である。
【０００３】
パッドピッチが短くなると、リフローにより半田バンプとフリップチップパッドとを接合する際、半田バンプ変形等により隣接バンプ間にブリッジ（ショート）が形成され、歩留りが低下していた。
【０００４】
フリップチップ方式の半導体装置は、フリップチップパッド１３が形成されたパッケージ基板４と、半田バンプ２が形成された半導体チップ１１とをフェイスダウンにより接触させ、リフローにより半田を溶融させて製造される。図２に、接続時の半田バンプ変形等により隣接バンプ間に形成されたブリッジが示される。このようなブリッジが形成されないように、バンプサイズの精度や基板実装時の位置決め精度を向上させてきた。
【０００５】
しかし、精度向上には限界があり、ブリッジの形成を完全には抑え込むことができない。また、バンプ中に残留する気泡がリフロー時の熱で急激に膨張し、半田が飛び散ることがあり、ブリッジが形成されることがあった。
【０００６】
このような半田ブリッジの形成を防止する方法として、特開２００１−１５６２０３号公報には、半導体チップの電極部に形成した半田バンプと接合する導体回路よりなる複数のフリップチップパッド部を絶縁基板上に備えている半導体実装用プリント配線板に関する技術が開示されている。フリップチップパッド部は、導体回路の表面を被覆している絶縁樹脂に開口部を設けて形成される絶縁樹脂で包囲された導体回路の露出面よりなる。ここで、この開口部における開口面の大きさの方が、開口部の底面にある導体回路の露出面の大きさより大きくなるように、開口部の側面を傾斜面として形成している。
【０００７】
また、特開２００４−１５３１３９号公報には、基板本体と、基板側端子パッドとを有するセラミック配線基板が開示されている。基板本体は、セラミック誘電体層と金属配線層とが積層されている。基板側端子パッドは、半田接続部を介して電子部品を面実装するために、基板本体の主表面に形成された金属配線層と導通する。基板本体の表面部をなすセラミック誘電体層を表面誘電体層として、基板側端子パッドは、表面誘電体層の主表面よりもパッド主表面が引っ込んで位置するものとなるように該表面誘電体層中に埋設されている。かつ、表面誘電体層の主表面には、基板側端子パッドに対応する位置に、基板側端子パッドの主表面を露出させる凹部が開口している。基板側端子パッドの表面全面が金属メッキ層により覆われている。金属メッキ層の凹部内への露出部を除いた部分が、表面誘電体層により覆われる。
【０００８】
特開平０４−１９６３３２号公報には、基板上に部品をろう材で接続して成る電子回路装置が開示されている。電子回路装置は、隣接する接続部の間に非導電性でかつ非ぬれ性の障害物が形成されている。
【０００９】
特開平０７−３０７３６３号公報には、半導体素子と、回路基板本体とを有する半導体回路基板に関する技術が開示されている。半導体素子は、表面に互いに隣接して形成された複数の半田バンプを有する。回路基板本体は、半導体素子のそれぞれと対向する位置に、各半田バンプより径大なる複数の凹部をその表面に形成されている。半導体回路基板は、半導体装置の半田バンプを凹部に係合させて、凹部内に形成された電極と半田バンプとをそれぞれ接続してなる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−１５６２０３号公報
【特許文献２】特開２００４−１５３１３９号公報
【特許文献３】特開平０４−１９６３３２号公報
【特許文献４】特開平０７−３０７３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、半田ブリッジの形成を防止できるフリップチップ実装の半導体装置を提供する。
【課題を解決するための手段】
【００１２】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明の観点では、半導体装置は、半導体チップ（１１）と、パッケージ基板（１４）とを具備する。半導体チップ（１１）は、複数の半田バンプ（１２）と、半田バンプ間に半田バンプ（１２）を囲むように設けられる凹部（１６）とを備える。パッケージ基板（１４）は、複数のパッド（１３）と、パッド間にパッド（１３）を囲むように凹部（１６）とかみ合う位置に設けられる障壁（ダム：１５）とを備える。その障壁（１５）の高さは、半導体チップ（１１）とパッケージ基板（１４）との間隔より高く設定される。
【００１４】
本発明の他の観点では、半導体装置は、パッケージ基板（１４）と、半導体チップ（１１）とを具備する。パッケージ基板（１４）は、複数のパッド（１３）と、パッド（１３）間にパッド（１３）を囲むように設けられる凹部（１６）と、を備える。半導体チップ（１１）は、複数の半田バンプ（１２）と、半田バンプ（１２）間に半田バンプ（１２）を囲むように前記凹部（１６）とかみ合うように設けられる障壁（ダム：１５）とを備える。障壁（１５）の高さは、半導体チップ（１１）とパッケージ基板（１４）との間隔より高く設定される。
【００１５】
また、本発明の他の観点では、半導体装置の製造方法は、半導体チップに半田バンプを形成するステップと、半田バンプを囲むように凹部を形成するステップと、半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、凹部に対応する位置の前記パッケージ基板上に障壁を形成するステップと、半田バンプを溶融して前記パッドと接合するステップと、障壁の高さを接合した後の半導体チップとパッケージ基板との間隔より高く設定するステップとを具備する。
【００１６】
さらに、本発明の他の観点では、半導体装置の製造方法は、半導体チップに半田バンプを形成するステップと、半田バンプを囲むように障壁を形成するステップと、半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、障壁に対応する位置の前記パッケージ基板上に凹部を形成するステップと、半田バンプを溶融してパッドと接合するステップと、障壁の高さを接合した後の半導体チップとパッケージ基板との間隔より高く設定するステップとを具備する。
【発明の効果】
【００１７】
本発明によれば、半田ブリッジの形成をより確実に防止するフリップチップ実装の半導体装置を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】フリップチップ方式の半導体装置の構成を説明する断面図である。
【図２】隣接バンプ間の半田ブリッジを示す図である。
【図３】本発明の第１の実施の形態に係る半導体装置の構成を説明する断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置のパッケージ基板の上面図である。
【図５】パッド配列の異なるパッケージ基板の上面図である。
【図６】ダムが連続する例を示す図である。
【図７】パッド配列の異なるパッケージ基板におけるダムが連続する例を示す図である。
【図８】本発明の第２の実施の形態に係る半導体装置の構成を説明する図である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造手順を示す図である。
【発明を実施するための形態】
【００１９】
図面を参照して、本発明の第１の実施の形態に係る半導体装置の構成を説明する。
【００２０】
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置の構成を説明する断面図である。半導体装置は、半導体チップ１１と、半田バンプ１２と、フリップチップパッド１３と、パッケージ基板１４と、ダム（障壁）１５とを備える。パッケージ基板１４上にフリップチップパッド１３が設けられる。そのフリップチップパッド１３を囲むように、非導電性のダム１５がパッケージ基板１４上に設けられる。半導体チップ１１のパッケージ基板側の面には、フリップチップバッド１３に対応する位置に半田バンプ１２が設けられ、さらに、ダム１５が嵌合するように半田バンプ１２を囲んで凹部１６が設けられる。ダム１５の高さは、フリップチップ接合後のパッケージ基板１４と半導体チップ１１との間隔よりも高く設定される。ダム１５のパッケージ基板１４と半導体チップ１１との間隔よりも高い部分は、半導体チップ１１に設けられる凹部１６に収納される。すなわち、ダム１５と凹部１６とがかみ合うようになる。
【００２１】
パッケージ基板１４上に設けられるダム１５は、近接の半田バンプ１２同士を遮るように形成される。したがって、ダム１５は、図４に示されるように、パッケージ基板１４の上面の縁に平行、垂直に形成されることが好ましい。また、図５に示されるように、パッドが千鳥状（ｓｔａｇｇｅｒｅｄ）に配列される場合には、パッド間の中央に位置するように、パッケージ基板１４の上面の縁に対して斜めにダム１５が形成されてもよい。
【００２２】
図９に示されるように、半導体チップ１１のパッケージ基板側の面に凹部１６が形成される（ステップＳ１２）。さらに、凹部１６が設けられた面に半田バンプが形成される（ステップＳ１４）。一方、パッケージ基板１４の半導体チップ側の面にフリップチップパッド１３が形成される（ステップＳ２２）。さらに、フリップチップパッド１３が設けられた面にダム１５が形成される（ステップＳ２４）。
【００２３】
凹部１６、半田バンプ１２が形成された半導体チップ１１は、フリップチップパッド１３、ダム１５が形成されたパッケージ基板１４にフェイスダウンにより接触する（ステップＳ３２）。ダム１５は半導体チップ１１の凹部１６に一部入り込む。したがって、半田バンプ１２は、ダム１５と半導体チップ１１とパッケージ基板１４とで囲まれて１つずつ分離される。その後、リフローにより半田が溶融され、半導体チップ１１とパッケージ基板１４とは、フリップチップ接合する（ステップＳ３４）。このとき、半田バンプ１２は、チップ押し込み等の外部からの力による変形やリフローの熱等により、意図しない漏れ広がりがあっても、ダム１６によって遮られる。したがって、隣接バンプとの間でブリッジが形成されることはない。
【００２４】
また、半導体チップ１１とパッケージ基板１４との位置合せが若干ずれた場合であっても、ダム１５によって隣接バンプ方向への半田の漏れ広がりが遮られ、半田ブリッジの形成が防止される。また、図５に示されるように、パッドが千鳥状（ｓｔａｇｇｅｒｅｄ）に配列された場合、パッド間距離は、斜め方向が最短になるため、ダム１５は、図５に示されるように、斜め方向に並ぶように配置されることが好ましい。また、半導体チップ１１の凹部１６は、半田バンプ１２を形成した後に形成されてもよい。また、パッケージ基板１４のダム１５は、フリップチップパッド１３の形成の前に形成されてもよい。また、図６、図７に示されるように、パッド間のダム１５は、連続して形成されてもよい。
【００２５】
このように、フリップチップ接合時の半導体チップとパッケージ基板との間隔よりも高いダムをフリップチップパッド間に設けることにより、意図しない半田の濡れ広がりがあったとしても、半田バンプ同士がダムによって機械的に隔離されているため半田ブリッジを防止することができる。
【００２６】
（第２の実施の形態）
図８は、本発明の第２の実施の形態に係る半導体装置の構成を説明する図である。第２の実施の形態では、ダム１５は半導体チップ１１に形成され、パッケージ基板１４に凹部１６が設けられる。したがって、半導体装置は、半導体チップ１１と、半田バンプ１２と、フリップチップパッド１３と、パッケージ基板１４と、ダム１５とを備える。半導体チップ１１のパッケージ基板１４側の面に半田バンプ１２が設けられる。その半田バンプ１２を囲むように、非導電性のダム１５が設けられる。パッケージ基板１４の半導体チップ１１側の面にフリップチップパッド１３が設けられる。フリップチップパッド１３の周りに、半導体チップ１１に設けられたダム１５に対応する凹部１６が設けられる。ダム１５の高さは、フリップチップ接合後のパッケージ基板１４と半導体チップ１１との間隔よりも高く設定される。パッケージ基板１４と半導体チップ１１との間隔よりも高い部分は、パッケージ基板１４に設けられる凹部１６に収納される。
【００２７】
半導体チップ１１に設けられるダム１５は、半導体チップ１１の縁に平行、垂直に形成されることが好ましいが、図５に示されるように、半田バンプ１２が千鳥状（ｓｔａｇｇｅｒｅｄ）に配列される場合には、バンプ間の中央に位置するようにダム１５が形成されてもよい。
【００２８】
第２の実施の形態のフリップチップ半導体装置は、ダム１５が半導体チップ１１に設けられ、凹部１６がパッケージ基板１４に形成されることを除けば、第１の実施の形態のフリップチップ半導体装置と同様の手順で製造することができる。
【００２９】
上述のダム１５、凹部１６は、断面が矩形であるように図示されているが、丸みを有していてもよい。また、ダム１５と凹部１６との間は、若干の遊びを有することが好ましい。
【００３０】
本発明によれば、半田の漏れ出しを遮断し、半田ブリッジの防止をより確実に行うことができる。また、障壁と、受け側の凹部とをかみ合わせることにより、半導体チップとパッケージ基板との位置合せを精度よく行うことが可能となる。したがって、位置ズレによる接合不良を防ぎ、高い接合信頼性を得ることができる。さらに、障壁と受け側の凹部とのかみ合わせにより、フリップチップ接合時の半導体チップとパッケージ基板との間隔を一定に、且つ平行に保つことができるため、接合時の半導体チップ傾きによる接合不良を防ぎ、高い接合信頼性を得ることができる。
【００３１】
上述のように、本発明によれば、半導体デバイスの小型化、高性能化により、小チップに多数のパッドが形成された狭小パッドピッチ製品であっても、基板実装性を向上して安定した生産性を得ることができる。また、本発明によれば、歩留り安定化が可能となり、製造コストの低減も可能となる。
【００３２】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００３３】
１１ 半導体チップ
１２ 半田バンプ
１３ フリップチップパッド
１４ パッケージ基板
１５ ダム
１６ 凹部
【特許請求の範囲】
【請求項１】
複数の半田バンプと、
前記半田バンプ間に前記半田バンプを囲むように設けられる凹部と
を備える半導体チップと、
複数のパッドと、
前記パッド間に前記パッドを囲むように前記凹部とかみ合う位置に設けられる障壁と
を備えるパッケージ基板と
を具備し、
前記障壁の高さは、前記半導体チップと前記パッケージ基板との間隔より高く設定される
半導体装置。
【請求項２】
前記半田バンプは、溶融されて前記パッドと接合する
請求項１に記載の半導体装置。
【請求項３】
複数のパッドと、
前記パッド間に前記パッドを囲むように設けられる凹部と
を備えるパッケージ基板と、
複数の半田バンプと、
前記半田バンプ間に前記半田バンプを囲むように前記凹部とかみ合うように設けられる障壁と
を備える半導体チップと
を具備し、
前記障壁の高さは、前記半導体チップと前記パッケージ基板との間隔より高く設定される
半導体装置。
【請求項４】
前記半田バンプは、溶融されて前記パッドと接合する
請求項３に記載の半導体装置。
【請求項５】
前記パッケージ基板は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板である
請求項１から請求項４のいずれかに記載の半導体装置。
【請求項６】
半導体チップに半田バンプを形成するステップと、
前記半田バンプを囲むように凹部を形成するステップと、
前記半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、
前記凹部に対応する位置の前記パッケージ基板上に障壁を形成するステップと、
前記半田バンプを溶融して前記パッドと接合するステップと、
前記障壁の高さを接合した後の前記半導体チップと前記パッケージ基板との間隔より高く設定するステップと
を具備する
半導体装置の製造方法。
【請求項７】
半導体チップに半田バンプを形成するステップと、
前記半田バンプを囲むように障壁を形成するステップと、
前記半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、
前記障壁に対応する位置の前記パッケージ基板上に凹部を形成するステップと、
前記半田バンプを溶融して前記パッドと接合するステップと、
前記障壁の高さを接合した後の前記半導体チップと前記パッケージ基板との間隔より高く設定するステップと
を具備する
半導体装置の製造方法。
【請求項１】
複数の半田バンプと、
前記半田バンプ間に前記半田バンプを囲むように設けられる凹部と
を備える半導体チップと、
複数のパッドと、
前記パッド間に前記パッドを囲むように前記凹部とかみ合う位置に設けられる障壁と
を備えるパッケージ基板と
を具備し、
前記障壁の高さは、前記半導体チップと前記パッケージ基板との間隔より高く設定される
半導体装置。
【請求項２】
前記半田バンプは、溶融されて前記パッドと接合する
請求項１に記載の半導体装置。
【請求項３】
複数のパッドと、
前記パッド間に前記パッドを囲むように設けられる凹部と
を備えるパッケージ基板と、
複数の半田バンプと、
前記半田バンプ間に前記半田バンプを囲むように前記凹部とかみ合うように設けられる障壁と
を備える半導体チップと
を具備し、
前記障壁の高さは、前記半導体チップと前記パッケージ基板との間隔より高く設定される
半導体装置。
【請求項４】
前記半田バンプは、溶融されて前記パッドと接合する
請求項３に記載の半導体装置。
【請求項５】
前記パッケージ基板は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板である
請求項１から請求項４のいずれかに記載の半導体装置。
【請求項６】
半導体チップに半田バンプを形成するステップと、
前記半田バンプを囲むように凹部を形成するステップと、
前記半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、
前記凹部に対応する位置の前記パッケージ基板上に障壁を形成するステップと、
前記半田バンプを溶融して前記パッドと接合するステップと、
前記障壁の高さを接合した後の前記半導体チップと前記パッケージ基板との間隔より高く設定するステップと
を具備する
半導体装置の製造方法。
【請求項７】
半導体チップに半田バンプを形成するステップと、
前記半田バンプを囲むように障壁を形成するステップと、
前記半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、
前記障壁に対応する位置の前記パッケージ基板上に凹部を形成するステップと、
前記半田バンプを溶融して前記パッドと接合するステップと、
前記障壁の高さを接合した後の前記半導体チップと前記パッケージ基板との間隔より高く設定するステップと
を具備する
半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１４２１８５（Ｐ２０１１−１４２１８５Ａ）
【公開日】平成２３年７月２１日（２０１１．７．２１）
【国際特許分類】
【出願番号】特願２０１０−１４９６（Ｐ２０１０−１４９６）
【出願日】平成２２年１月６日（２０１０．１．６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年７月２１日（２０１１．７．２１）
【国際特許分類】
【出願日】平成２２年１月６日（２０１０．１．６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]