半導体装置
【課題】シングルエンド−差動変換器を備えた半導体装置において、理想的な出力差動電流特性が得られる周波数の上限を向上させる。
【解決手段】入力電圧Ｖinを、パッケージ３の外部電極ＰＩＮ１に入力し、外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ１、チップ２の入力端子ＰＡＤ１、シングルエンド−差動変換器１の入力端子Ｔin１を介してゲート接地のＭＯＳトランジスタＭ１のソースに伝達する。また、外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ２、チップ２の入力端子ＰＡＤ２、シングルエンド−差動変換器１の入力端子Ｔin２を介してソース接地のＭＯＳトランジスタＭ２のゲートに伝達する。
【解決手段】入力電圧Ｖinを、パッケージ３の外部電極ＰＩＮ１に入力し、外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ１、チップ２の入力端子ＰＡＤ１、シングルエンド−差動変換器１の入力端子Ｔin１を介してゲート接地のＭＯＳトランジスタＭ１のソースに伝達する。また、外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ２、チップ２の入力端子ＰＡＤ２、シングルエンド−差動変換器１の入力端子Ｔin２を介してソース接地のＭＯＳトランジスタＭ２のゲートに伝達する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一つのシングルエンド入力信号から２つの平衡出力信号を発生させるシングルエンド−差動変換器を備える半導体装置に関する。
【背景技術】
【０００２】
シングルエンド−差動変換器は、一つのシングルエンド入力信号を、２つの平衡出力信号からなる差動信号に変換する回路であり、例えば、図７に示す回路構成を有するシングルエンド−差動変換器１が提案されている（例えば、特許文献１参照）。
このシングルエンド−差動変換器１は、例えば、電圧−電流変換素子としてのゲート接地のＭＯＳトランジスタＭ１と、ソース接地のＭＯＳトランジスタＭ２とを備えている。ゲート接地のＭＯＳトランジスタＭ１のドレインはＭＯＳトランジスタＭ３を介して電源Ｖｄｄに接続され、ＭＯＳトランジスタＭ１のソースは入力端子Ｔin１０１に接続される。ＭＯＳトランジスタＭ１のゲートはバイアス端子Ｔｂ１に接続される。ソース接地のＭＯＳトランジスタＭ２のドレインはＭＯＳトランジスタＭ４を介して電源Ｖｄｄに接続され、ＭＯトランジスタＭ２のソースは電源端子Ｔgndに接続される。ＭＯＳトランジスタＭ２のゲートは抵抗Ｒ１を介してバイアス端子Ｔｂ２に接続されるとともに、コンデンサＣ１を介して入力端子Ｔin１０１に接続される。
【０００３】
そして、ＭＯＳトランジスタＭ１およびＭ３間が出力端子Ｔout１に接続されるとともにコンデンサＣ２を介して接地される。またＭＯＳトランジスタＭ２およびＭ４間が出力端子Ｔout２に接続されるとともにコンデンサＣ３を介して接地される。
前記出力端子Ｔout１、Ｔout２が差動電流出力端子となる。
また、前記バイアス端子Ｔｂ１およびＴｂ２には、それぞれＭＯＳトランジスタＭ１およびＭ２が、電圧−電流変換素子として動作するために必要な電圧が供給される。
このようなシングルエンド−差動変換器１は、例えば、図７に示すように、チップ２上に作り込まれ、さらにチップ２がパッケージ３で保護されて半導体装置として作製される。
【０００４】
前記シングルエンド−差動変換器１の入力端子Ｔin１０１は、内部配線などによりチップ２の入力端子としてのＰＡＤ１０１に接続され、さらにＰＡＤ１０１はボンティングワイヤＷｉｒｅ１０１を介してパッケージ３の外部電極ＰＩＮ１０１に接続される。また、シングルエンド−差動変換器１の電源端子Ｔgndは、内部配線などによりチップ２の電源端子としてのＰＡＤ１０２に接続され、さらにＰＡＤ１０２はボンディングワイヤＷｉｒｅ１０２を介してパッケージ３の外部電極ＰＩＮ１０２に接続される。この外部電極ＰＩＮ１０２は通常グランドに接続される。
【０００５】
これによって、シングルエンド−差動変換器１への入力信号は、パッケージ３の外部電極ＰＩＮ１０１、ボンディングワイヤＷｉｒｅ１０１、チップ２の入力端子ＰＡＤ１０１を経てシングルエンド−差動変換器１の入力端子Ｔin１０１に伝達される。また、シングルエンド−差動変換器１の電源端子Ｔgndは、チップ２のＰＡＤ１０２、ボンディングワイヤＷｉｒｅ１０２、パッケージ３の外部電極ＰＩＮ１０２を経てグランドに接続される。
【０００６】
そして、シングルエンド−差動変換器１の入力端子Ｔin１０１に伝達された電圧信号からなる入力信号は、ゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２とにより、それぞれ同一振幅で位相差が１８０度の電流信号Ｉｄｓ＿Ｍ１、Ｉｄｓ＿Ｍ２にそれぞれ変換される。この動作により、シングルエンド電圧信号が差動電流信号に変換される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−２３２６５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、前記ゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２の電流信号Ｉｄｓ＿Ｍ１、Ｉｄｓ＿Ｍ２はそれぞれ次式（１）、（２）で表すことができる。
Ｉｄｓ＿Ｍ１＝−ｇｍ×Ｖinｍ ……（１）
Ｉｄｓ＿Ｍ２＝＋ｇｍ×Ｖinｍ ……（２）
Ｉｄｓ＿Ｍ１：ゲート接地のＭＯＳトランジスタＭ１のドレイン電流
Ｉｄｓ＿Ｍ２：ソース接地のＭＯＳトランジスタＭ２のドレイン電流
ｇｍ：トランジスタのトランスコンダクタンス
Ｖinｍ：ＭＯＳトランジスタへの入力電圧
【０００９】
ところで、図７の回路図において示されるボンディングワイヤＷｉｒｅ１０１、Ｗｉｒｅ１０２は、通常インダクタンスを有しており、高周波動作の際に寄生インダクタンスとして回路特性に影響を与える。
ボンディングワイヤＷｉｒｅ１０１、Ｗｉｒｅ１０２のインダクタンスをＬ、パッケージ３の外部電極ＰＩＮ１０１への入力信号を入力電圧Ｖinとすると、シングルエンド-差動変換器１の入力端子Ｔin１０１の入力端子電圧Ｖin１は、次式（３）で表すことができる。
Ｖin１＝｛＋１／（１＋ｊ×ω×ｇｍ×Ｌ）｝×Ｖin ……（３）
【００１０】
ソース接地のＭＯＳトランジスタＭ２に入力されるゲート電圧すなわちＶin１と、ドレイン電流Ｉｄｓ＿Ｍ２のトランスコンダクタンス特性ｇｍとの関係は、次式（４）で表すことができる。
（ＩｄｓＭ２／Ｖin１）＝｛（＋ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ）｝ ……（４）
【００１１】
入力端子電圧Ｖin１に対するゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス特性を前記（１）式、（３）式より計算すると、次式（５）で表すことができる。
同様に、入力端子電圧Ｖin１に対するソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス特性を前記（２）式、（３）式、（４）式より計算すると、次式（６）で表すことができる。
（Ｉｄｓ＿Ｍ１／Ｖin）＝｛（−ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ）｝ ……（５）
（Ｉｄｓ＿Ｍ２／Ｖin）＝｛（＋ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ）2｝ ……（６）
【００１２】
この（５）式および（６）式で表されるトランスコンダクタンス特性を図８および図９に示す。
図８は、トランスコンダクタンス振幅特性を示した特性図であって、横軸は周波数〔Ｈｚ〕であり、後述のｐｏｌｅの周波数ｆｐで規格化している。縦軸は、振幅〔ｄＢ〕である。ＭＯＳトランジスタＭ１のトランスコンダクタンス振幅特性（Ｉｄｓ＿Ｍ１／Ｖin）とＭＯＳトランジスタＭ２のトランスコンダクタンス振幅特性（Ｉｄｓ＿Ｍ２／Ｖin）とは、比較的低周波数領域では一致するが、高周波数領域において両者に差が生じることがわかる。
【００１３】
また、図９は、トランスコンダクタンス位相特性を示した特性図であって、横軸は周波数〔Ｈｚ〕であり、後述のｐｏｌｅの周波数ｆｐで規格化している。縦軸は、位相〔ｄｅｇ〕である。ＭＯＳトランジスタＭ１のトランスコンダクタンス位相特性（Ｉｄｓ＿Ｍ１／Ｖin）とＭＯＳトランジスタＭ２のトランスコンダクタンス位相特性（Ｉｄｓ＿Ｍ２／Ｖin）とは、比較的低周波数領域ではほぼ１８０度の位相差を有するが、高周波数領域において位相差が小さくなっていることがわかる。
【００１４】
前記（５）式および（６）式から、ボンディングワイヤのインダクタンスＬの影響で、次式（７）で表される周波数にｐｏｌｅを有することがわかる。ｐｏｌｅの個数は、（５）式が１個、（６）式が２個である。
ｆｐ＝１／（２×π×ｇｍ×Ｌ） ……（７）
ｆｐ：ｐｏｌｅ周波数
ここで、図１０は、前記（５）式および（６）式で表されるトランスコンダクタンス特性の振幅特性差、すなわち出力差動電流の差動間振幅差を表したものである。横軸は周波数〔Ｈｚ〕であって、ｐｏｌｅの周波数ｆｐで規格化している。縦軸は振幅差〔ｄＢ〕である。
【００１５】
また、図１１は、前記（５）式および（６）式で表されるトランスコンダクタンス特性の位相誤差、すなわち出力差動電流の差動間位相差を表したものであって、位相差１８０度を理想とした場合の誤差を示している。横軸は周波数〔Ｈｚ〕であって、ｐｏｌｅの周波数ｆｐで規格化している。縦軸は位相誤差〔ｄｅｇ〕である。
図１０に示すように振幅差は、ある周波数（ｆｐ／１０程度）を超えた時点から増加している。また、図１１に示すように位相誤差〔ｄｅｇ〕は、ある周波数（ｆｐ／１０程度）を超えた時点から増加している。その結果、シングルエンド−差動変換器１の差動出力電流特性は高周波数領域において理想から剥離する。
【００１６】
つまり、図７に示す構成により、パッケージ３の外部電極からシングルエンド−差動変換器１の各端子までを接続する場合、ボンディングワイヤＷｉｒｅ１０１によるインダクタンスの影響で、理想的な出力差動電流特性を得ることのできる周波数の上限が制限されることになる。
本発明は、上記した点を鑑みてなされたものであり、理想的な出力差動電流特性が得られる周波数の上限を向上させることの可能なシングルエンド−差動変換器を備えた半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１７】
本発明の請求項１にかかる半導体装置は、電圧−電流変換素子としてのゲート接地型の第１のＭＯＳトランジスタとソース接地型の第２のＭＯＳトランジスタとを備え、前記第１のＭＯＳトランジスタのドレイン信号と当該ドレイン信号とは逆位相となる前記第２のＭＯＳトランジスタのドレイン信号とを一の入力信号の差動信号として出力するシングルエンド−差動変換器を備える半導体装置であって、前記入力信号を第１のボンディング部材を介して前記第１のＭＯＳトランジスタのソースに入力するとともに前記入力信号を前記第１のボンディング部材とは別の第２のボンディング部材を介して前記第２のＭＯＳトランジスタのゲートに入力することを特徴としている。
【００１８】
請求項２にかかる半導体装置は、前記シングルエンド−差動変換器と、前記第１のＭＯＳトランジスタのソースに電気的に接続される第１の接続部と、前記第２のＭＯＳトランジスタのゲートに電気的に接続される第２の接続部と、が形成された半導体チップと、当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が入力される入力部を備え、前記第１のボンディング部材は前記第１の接続部および前記前記入力部間に接続され、前記第２のボンディング部材は前記第２の接続部および前記入力部間に接続されることを特徴としている。
【００１９】
請求項３にかかる半導体装置は、前記シングルエンド−差動変換器と、前記第１のＭＯＳトランジスタのソースに電気的に接続される第１の接続部と、前記第２のＭＯＳトランジスタのゲートに電気的に接続される第２の接続部と、が形成された半導体チップと、当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が個別に入力される第１の入力部および第２の入力部と、を備え、前記第１のボンディング部材は前記第１の接続部および前記第１の入力部間に接続され、前記第２のボンディング部材は前記第２の接続部および前記第２の入力部間に接続されることを特徴としている。
請求項４にかかる半導体装置は、第１のボンディング部材および前記第２のボンディング部材はボンディングワイヤであることを特徴としている。
【発明の効果】
【００２０】
本発明によれば、増幅対象の入力信号を第１のボンディング部材を介して前記第１のＭＯＳトランジスタのソースに入力するとともに前記入力信号を前記第１のボンディング部材とは別の第２のボンディング部材を介して前記第２のＭＯＳトランジスタのゲートに入力する構成としたため、第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタのトランスコンダクタンス特性におけるｐｏｌｅの数を同一にすることができる。その結果、第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタにおけるトランスコンダクタンス特性を比較的高い周波数領域に至るまで近似させることができ、すなわち、より高い周波数まで良好に動作する周波数特性に秀でたシングルエンド−差動変換器を備えた半導体装置を実現することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態におけるシングルエンド−差動変換器を有する半導体装置の概略構成を示す回路図である。
【図２】シングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス振幅特性を示す特性図である。
【図３】シングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス位相特性を示す特性図である。
【図４】シングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間振幅差を示す特性図である。
【図５】シングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間位相誤差を示す特性図である。
【図６】本発明の第２の実施の形態におけるシングルエンド−差動変換器を有する半導体装置の概略構成を示す回路図である。
【図７】従来のシングルエンド−差動変換器を有する半導体装置の概略構成を示す回路図の一例である。
【図８】従来のシングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス振幅特性を示す特性図である。
【図９】従来のシングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス位相特性を示す特性図である。
【図１０】従来のシングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間振幅差を示す特性図である。
【図１１】従来のシングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間位相誤差を示す特性図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施の形態）
まず、第１の実施の形態を説明する。
（回路構成）
図１は、第１の実施の形態におけるシングルエンド−差動変換器１がパッケージ化されてなる半導体装置１００の構成の一部を示す図である。
【００２３】
この第１の実施の形態における半導体装置１００は、シングルエンド−差動変換器１がチップ２上に作り込まれており、さらにチップ２はパッケージ３で保護されている。
シングルエンド−差動変換器１は、前記従来のシングルエンド−差動変換器１と同一の機能構成を有するが、この第１の実施の形態におけるシングルエンド−差動変換器１は入力端子として２つの入力端子Ｔin１、Ｔin２を備えている。なお、前記従来のシングルエンド−差動変換器１と同一構成部には同一符号を付与し、その詳細な説明は省略する。
【００２４】
シングルエンド−差動変換器１は、図１に示すように、同一の入力信号が入力される入力端子Ｔin１およびＴin２を備えている。
また、シングルエンド−差動変換器１は、図１に示すように、前記図７に示す従来のシングルエンド−差動変換器１と同様に、電圧−電流変換素子としてのゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２とを備える。
【００２５】
そして、ＭＯＳトランジスタＭ１のゲートがバイアス端子Ｔｂ１と接続され、ソースは入力端子Ｔin１と接続される。また、ＭＯＳトランジスタＭ２のゲートが抵抗Ｒ１を介してバイアス端子Ｔｂ２に接続されるとともに、コンデンサＣ１を介して入力端子Ｔin２に接続される。ＭＯＳトランジスタＭ２のソースは電源端子Ｔgndに接続される。
前記バイアス端子Ｔｂ１およびＴｂ２にはＭＯＳトランジスタＭ１およびＭ２がそれぞれ電圧−電流変換素子として動作するために必要なバイアス電圧が供給される。
そして、ゲート接地のＭＯＳトランジスタＭ１のドレイン側が出力端子Ｔout１に接続されソース接地のＭＯＳトランジスタＭ２のドレイン側が出力端子Ｔout２に接続され、これらが出力端子Ｔout１およびＴout２が差動電流出力端子となる。
【００２６】
前記シングルエンド−差動変換器１の入力端子Ｔin１は、内部配線などによりチップ２の入力端子ＰＡＤ１に接続され、さらに入力端子ＰＡＤ１はボンティングワイヤＷｉｒｅ１を介してパッケージ３の外部電極ＰＩＮ１に接続される。また、シングルエンド−差動変換器１の入力端子Ｔin２は、内部配線などによりチップ２の入力端子ＰＡＤ２に接続され、さらに入力端子ＰＡＤ２はボンディングワイヤＷｉｒｅ２を介してパッケージ３の外部電極ＰＩＮ１に接続される。また、シングルエンド−差動変換器１の電源端子Ｔgndは、内部配線などによりチップ２の電源端子ＰＡＤ３に接続され、さらに電源端子ＰＡＤ３はボンディングワイヤＷｉｒｅ３を介して外部電極ＰＩＮ２に接続される。この外部電極ＰＩＮ２は通常グランドに接続される。
【００２７】
これによって、シングルエンド−差動変換器１への入力信号は、パッケージ３の外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ１、チップ２の入力端子ＰＡＤ１、シングルエンド−差動変換器１の入力端子Ｔin１を経てＭＯＳトランジスタＭ１のソースに伝達される。同様に、パッケージ３の外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ２、チップ２の入力端子ＰＡＤ２、シングルエンド−差動変換器１の入力端子Ｔin２を経てＭＯＳトランジスタＭ２のゲートに伝達される。
【００２８】
これにより、シングルエンド−差動変換器１のパッケージ３の外部電極ＰＩＮ１に入力された入力信号は、ボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２で２系統にわかれ、それぞれチップ２の入力端子ＰＡＤ１、ＰＡＤ２を介してゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２とに伝達され、これらにより、それぞれ同一振幅で位相差が１８０度の電流信号Ｉｄｓ＿Ｍ１、Ｉｄｓ＿Ｍ２に変換される。この動作により、シングルエンド電圧信号である入力信号が差動電流信号に変換される。
【００２９】
（動作）
次に、第１の実施の形態におけるシングルエンド−差動変換器１の動作を説明する。
図１に示すように、シングルエンド−差動変換器１のパッケージ３の外部電極ＰＩＮ１に入力された入力電圧Ｖinは、外部電極ＰＩＮ１から、Ｗｉｒｅ１、チップ２の入力端子ＰＡＤ１を介してシングルエンド−差動変換器１の入力端子Ｔin１に入力される。これとともに、入力電圧Ｖinは外部電極ＰＩＮ１から、Ｗｉｒｅ２、チップ２の入力端子ＰＡＤ２を介してシングルエンド−差動変換器１の入力端子Ｔin２に入力される。また、シングルエンド−差動変換器１の電源端子Ｔgndは、チップ２の電源端子ＰＡＤ３、ボンディングワイヤＷｉｒｅ３、パッケージ３の外部電極ＰＩＮ３を介してグランドに接続される。
【００３０】
ここで、ボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２のインダクタンスをＬとすると、シングルエンド−差動変換器１の入力端子Ｔin１の入力端子電圧Ｖin１は、次式（８）で表すことができる。
Ｖin１＝｛＋１／（１＋ｊ×ω×ｇｍ×Ｌ）｝×Ｖin ……（８）
また、シングルエンド−差動変換器１の入力端子Ｔin２の入力端子電圧Ｖin２は、次式（９）で表すことができる。
Ｖin２＝Ｖin ……（９）
【００３１】
つまり、チップ２に、パッケージ３の外部電極ＰＩＮ１と接続される入力端子ＰＡＤ１およびＰＡＤ２を設け、ボンディングワイヤＷｉｒｅ１とＷｉｒｅ２との２系統によりパッケージ３とチップ２とを接続している。ＰＡＤ２にはゲート接地のＭＯＳトランジスタＭ１が接続されないためインピーダンスが十分高くなる。そのため、入力端子電圧Ｖin２は前記（９）式で表すことができる。
さらに、ソース接地のＭＯＳトランジスタＭ２のゲート電圧、つまり入力端子電圧Ｖin２と電流信号（ドレイン電流）Ｉｄｓ＿Ｍ２の周波数特性は次式（１０）で表すことができる。
（Ｉｄｓ＿Ｍ２／Ｖin２）＝（＋ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ） ……（１０）
【００３２】
また、入力電圧Ｖinに対するゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス特性を前記（１）式および（８）式から計算すると、（１１）式で表すことができる。同様に、入力電圧Ｖinに対するソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス特性を前記（２）式、（９）式、（１０）式から計算すると（１２）式で表すことができる。
（Ｉｄｓ＿Ｍ１／Ｖin）＝｛（−ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ）｝……（１１）
（Ｉｄｓ＿Ｍ２／Ｖin）＝｛（＋ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ）｝……（１２）
【００３３】
（１１）式、（１２）式から、ボンディングワイヤのインダクタンスＬの影響で、ＭＯＳトランジスタＭ１およびＭ２ともに、次式（１３）で表される周波数にｐｏｌｅを１個有することがわかる。
ｆｐ＝１／（２×π×ｇｍ×Ｌ） ……（１３）
ｆｐ：ｐｏｌｅ周波数
【００３４】
この（１１）式および（１２）式で表されるトランスコンダクタンス特性を図２および図３に示す。
図２は、トランスコンダクタンス振幅特性を示したものであって、横軸は周波数〔Ｈｚ〕であり、後述のｐｏｌｅの周波数ｆｐで規格化している。縦軸は、振幅〔ｄＢ〕である。図３は、トランスコンダクタンス位相特性を示したものであって、横軸は周波数〔Ｈｚ〕であり、後述のｐｏｌｅの周波数ｆｐで規格化している。縦軸は、位相〔ｄｅｇ〕である。
【００３５】
図２から、ゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス振幅特性（Ｉｄｓ＿Ｍ１／Ｖin）と、ソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス振幅特性（Ｉｄｓ＿Ｍ２／Ｖin）とは略同一であることがわかる。また、図３から、ゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス位相特性（Ｉｄｓ＿Ｍ１／Ｖin）とソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス位相特性（Ｉｄｓ＿Ｍ２／Ｖin）とは全周波数領域において略１８０度の位相差を有することがわかる。
【００３６】
図４は、（１１）式および（１２）式で表されるトランスコンダクタンス特性の振幅特性差、すなわち出力差動電流の差動間振幅を表したものである。横軸は周波数〔Ｈｚ〕であって、ｐｏｌｅの周波数ｆｐで規格化している。縦軸は振幅差〔ｄＢ〕である。
また、図５は、（１１）式および（１２）式で表されるトランスコンダクタンス特性の位相誤差、すなわち出力差動電流の差動間位相誤差を表したものであって、位相差１８０度を理想としている。横軸は周波数〔Ｈｚ〕であって、ｐｏｌｅの周波数ｆｐで規格化している。縦軸は位相誤差〔ｄｅｇ〕である。
【００３７】
前述のように、前記（１１）式および（１２）式はともに、ｐｏｌｅ周波数および個数が等しいことから、全周波数帯において振幅特性は等しく（図４）、位相差も１８０度に保たれる（図５）ことがわかる。
このようなシングルエンド-差動変換器１によれば、全周波数帯において理想的な差動出力電流が実現される。つまり、従来に比較して理想的な出力差動電流特性が得られる周波数の上限を向上させることができる。
【００３８】
なお、図１に示すシングルエンド−差動変換器１において、理想的な差動出力電流を得ることのできる周波数の上限は、ボンディングワイヤＷｉｒｅ１とＷｉｒｅ２のインダクタンスの等しさに依存する。第１の実施の形態においては、ボンディングワイヤＷｉｒｅ１とＷｉｒｅ２のインダクタンスをともにＬとして、両者のインダクタンスが等しい場合について説明しているが、両者のインダクタンスが異なる場合であっても、ｐｏｌｅの数は同一となりＭＯＳトランジスタＭ１およびＭＯＳトランジスタＭ２のトランスコンダクタンス特性はｐｏｌｅ数が異なる場合に比較してより近似しているため、比較的高周波数まで差動間位相誤差および差動間振幅誤差を一致させることができる。そのため、図７に示す従来のように同一の入力端子Ｔin１０１にＭＯＳトランジスタＭ１およびＭ２をともに接続する場合に比較して、理想的な差動電流を得ることのできる周波数の上限を改善することができる。
【００３９】
（第２の実施形態）
次に、本発明の第２の実施の形態を説明する。
（回路構成）
図６は、第２の実施の形態におけるシングルエンド−差動変換器１がパッケージ化されてなる半導体装置１００の構成の一部を示す図である。
この第２の実施の形態における半導体装置１００は、上記第１の実施の形態における半導体装置１００においてパッケージ３ａが入力信号を入力する２つの外部電極ＰＩＮ１ａおよびＰＩＮ１ｂを備え、それぞれにボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２を接続すること以外は同様であるので、同一部には同一符号を付与し、その詳細な説明は省略する。
【００４０】
この第２の実施の形態における半導体装置１００は、シングルエンド−差動変換器１がチップ２上に作り込まれており、さらにチップ２はパッケージ３ａで保護されている。
そして、パッケージ３ａの外部電極ＰＩＮ１ａがボンディングワイヤＷｉｒｅ１によってチップ２の入力端子ＰＡＤ１に接続され、外部電極ＰＩＮ１ｂがボンディングワイヤＷｉｒｅ２によってチップ２の入力端子ＰＡＤ２に接続される。
【００４１】
これにより、半導体装置１００に入力されるシングルエンド−差動変換器１への入力電圧Ｖinは、パッケージ３ａの外部電極ＰＩＮ１ａとＰＩＮ１ｂとのそれぞれに入力され、外部電極ＰＩＮ１ａからボンディングワイヤＷｉｒｅ１、チップ２の入力端子ＰＡＤ１、シングルエンド−差動変換器１の入力端子Ｔin１を介してＭＯＳトランジスタＭ１のソースに伝達されるとともに、外部電極ＰＩＮ１ｂからボンディングワイヤＷｉｒｅ２、チップ２の入力端子ＰＡＤ２、シングルエンド−差動変換器１の入力端子Ｔin２を介してＭＯＳトランジスタＭ２のゲートに伝達される。
【００４２】
そして、ＭＯＳトランジスタＭ２のドレインは、シングルエンド−差動変換器１の電源端子Ｔgnd、チップ２の電源端子ＰＡＤ３、ボンディングワイヤＷｉｒｅ３、パッケージ３ａの外部電極ＰＩＮ２を介して接地される。
このように、パッケージ３ａの外部電極ＰＩＮ１ａ、ＰＩＮ１ｂと、チップ２の入力端子ＰＡＤ１、ＰＡＤ２とをボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２により接続する構成とした場合も、上記第１の実施の形態と同等の作用効果を得ることができる。
【００４３】
なお、上記各実施の形態においては、シングルエンド−差動変換器１として、図７に示す構成のシングルエンド−差動変換器に適用した場合について説明したが、これに限るものではなく、電圧−電流変換素子としてのゲート接地型のＭＯＳトランジスタＭ１とソース接地型のＭＯＳトランジスタＭ２とを備え、入力信号をＭＯＳトランジスタＭ１のソースと第２のＭＯＳトランジスタＭ２のゲートとに供給するようになっているシングルエンド−差動変換器であれば適用することができる。
【００４４】
また、上記各実施の形態においては、パッケージ３とチップ２とをボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２により接続する場合について説明したが、ボンディングワイヤに限るものではない。例えば、フリップチップボンディング（ＦＣＢ）、或いはテープ・オートメーテッド・ボンディング（ＴＡＢ）で接続する場合であっても適用することができ、要は、パッケージ３とチップ２とをボンディング部材で接続する構成であれば適用することができる。
【００４５】
ここで、上記実施の形態において、ＭＯＳトランジスタＭ１が第１のＭＯＳトランジスタに対応し、ＭＯＳトランジスタＭ２が第２のＭＯＳトランジスタに対応し、ボンディングワイヤＷｉｒｅ１が第１のボンディング部材に対応し、ボンディングワイヤＷｉｒｅ２が第２のボンディング部材に対応している。
また、チップ２が半導体チップに対応し、半導体パッケージ３、３ａが半導体パッケージに対応し、入力端子ＰＡＤ１が第１の接続部に対応し、入力端子ＰＡＤ２が第２の接続部に対応し、外部電極ＰＩＮ１が入力部に対応している。
また、第２の実施の形態において、外部電極ＰＩＮ１ａが第１の入力部に対応し、外部電極ＰＩＮ１ｂが第２の入力部に対応している。
【符号の説明】
【００４６】
１ シングルエンド−差動変換器
２ チップ
３ パッケージ
ＰＡＤ１、ＰＡＤ２ 入力端子
ＰＡＤ３ 電源端子
ＰＩＮ１、１ａ、１ｂ、２ 外部電極
Ｔgnd 電源端子
Ｔin１、Ｔin２ 入力端子
Ｗｉｒｅ１〜Ｗｉｒｅ３ ボンディングワイヤ
【技術分野】
【０００１】
本発明は、一つのシングルエンド入力信号から２つの平衡出力信号を発生させるシングルエンド−差動変換器を備える半導体装置に関する。
【背景技術】
【０００２】
シングルエンド−差動変換器は、一つのシングルエンド入力信号を、２つの平衡出力信号からなる差動信号に変換する回路であり、例えば、図７に示す回路構成を有するシングルエンド−差動変換器１が提案されている（例えば、特許文献１参照）。
このシングルエンド−差動変換器１は、例えば、電圧−電流変換素子としてのゲート接地のＭＯＳトランジスタＭ１と、ソース接地のＭＯＳトランジスタＭ２とを備えている。ゲート接地のＭＯＳトランジスタＭ１のドレインはＭＯＳトランジスタＭ３を介して電源Ｖｄｄに接続され、ＭＯＳトランジスタＭ１のソースは入力端子Ｔin１０１に接続される。ＭＯＳトランジスタＭ１のゲートはバイアス端子Ｔｂ１に接続される。ソース接地のＭＯＳトランジスタＭ２のドレインはＭＯＳトランジスタＭ４を介して電源Ｖｄｄに接続され、ＭＯトランジスタＭ２のソースは電源端子Ｔgndに接続される。ＭＯＳトランジスタＭ２のゲートは抵抗Ｒ１を介してバイアス端子Ｔｂ２に接続されるとともに、コンデンサＣ１を介して入力端子Ｔin１０１に接続される。
【０００３】
そして、ＭＯＳトランジスタＭ１およびＭ３間が出力端子Ｔout１に接続されるとともにコンデンサＣ２を介して接地される。またＭＯＳトランジスタＭ２およびＭ４間が出力端子Ｔout２に接続されるとともにコンデンサＣ３を介して接地される。
前記出力端子Ｔout１、Ｔout２が差動電流出力端子となる。
また、前記バイアス端子Ｔｂ１およびＴｂ２には、それぞれＭＯＳトランジスタＭ１およびＭ２が、電圧−電流変換素子として動作するために必要な電圧が供給される。
このようなシングルエンド−差動変換器１は、例えば、図７に示すように、チップ２上に作り込まれ、さらにチップ２がパッケージ３で保護されて半導体装置として作製される。
【０００４】
前記シングルエンド−差動変換器１の入力端子Ｔin１０１は、内部配線などによりチップ２の入力端子としてのＰＡＤ１０１に接続され、さらにＰＡＤ１０１はボンティングワイヤＷｉｒｅ１０１を介してパッケージ３の外部電極ＰＩＮ１０１に接続される。また、シングルエンド−差動変換器１の電源端子Ｔgndは、内部配線などによりチップ２の電源端子としてのＰＡＤ１０２に接続され、さらにＰＡＤ１０２はボンディングワイヤＷｉｒｅ１０２を介してパッケージ３の外部電極ＰＩＮ１０２に接続される。この外部電極ＰＩＮ１０２は通常グランドに接続される。
【０００５】
これによって、シングルエンド−差動変換器１への入力信号は、パッケージ３の外部電極ＰＩＮ１０１、ボンディングワイヤＷｉｒｅ１０１、チップ２の入力端子ＰＡＤ１０１を経てシングルエンド−差動変換器１の入力端子Ｔin１０１に伝達される。また、シングルエンド−差動変換器１の電源端子Ｔgndは、チップ２のＰＡＤ１０２、ボンディングワイヤＷｉｒｅ１０２、パッケージ３の外部電極ＰＩＮ１０２を経てグランドに接続される。
【０００６】
そして、シングルエンド−差動変換器１の入力端子Ｔin１０１に伝達された電圧信号からなる入力信号は、ゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２とにより、それぞれ同一振幅で位相差が１８０度の電流信号Ｉｄｓ＿Ｍ１、Ｉｄｓ＿Ｍ２にそれぞれ変換される。この動作により、シングルエンド電圧信号が差動電流信号に変換される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−２３２６５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、前記ゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２の電流信号Ｉｄｓ＿Ｍ１、Ｉｄｓ＿Ｍ２はそれぞれ次式（１）、（２）で表すことができる。
Ｉｄｓ＿Ｍ１＝−ｇｍ×Ｖinｍ ……（１）
Ｉｄｓ＿Ｍ２＝＋ｇｍ×Ｖinｍ ……（２）
Ｉｄｓ＿Ｍ１：ゲート接地のＭＯＳトランジスタＭ１のドレイン電流
Ｉｄｓ＿Ｍ２：ソース接地のＭＯＳトランジスタＭ２のドレイン電流
ｇｍ：トランジスタのトランスコンダクタンス
Ｖinｍ：ＭＯＳトランジスタへの入力電圧
【０００９】
ところで、図７の回路図において示されるボンディングワイヤＷｉｒｅ１０１、Ｗｉｒｅ１０２は、通常インダクタンスを有しており、高周波動作の際に寄生インダクタンスとして回路特性に影響を与える。
ボンディングワイヤＷｉｒｅ１０１、Ｗｉｒｅ１０２のインダクタンスをＬ、パッケージ３の外部電極ＰＩＮ１０１への入力信号を入力電圧Ｖinとすると、シングルエンド-差動変換器１の入力端子Ｔin１０１の入力端子電圧Ｖin１は、次式（３）で表すことができる。
Ｖin１＝｛＋１／（１＋ｊ×ω×ｇｍ×Ｌ）｝×Ｖin ……（３）
【００１０】
ソース接地のＭＯＳトランジスタＭ２に入力されるゲート電圧すなわちＶin１と、ドレイン電流Ｉｄｓ＿Ｍ２のトランスコンダクタンス特性ｇｍとの関係は、次式（４）で表すことができる。
（ＩｄｓＭ２／Ｖin１）＝｛（＋ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ）｝ ……（４）
【００１１】
入力端子電圧Ｖin１に対するゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス特性を前記（１）式、（３）式より計算すると、次式（５）で表すことができる。
同様に、入力端子電圧Ｖin１に対するソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス特性を前記（２）式、（３）式、（４）式より計算すると、次式（６）で表すことができる。
（Ｉｄｓ＿Ｍ１／Ｖin）＝｛（−ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ）｝ ……（５）
（Ｉｄｓ＿Ｍ２／Ｖin）＝｛（＋ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ）2｝ ……（６）
【００１２】
この（５）式および（６）式で表されるトランスコンダクタンス特性を図８および図９に示す。
図８は、トランスコンダクタンス振幅特性を示した特性図であって、横軸は周波数〔Ｈｚ〕であり、後述のｐｏｌｅの周波数ｆｐで規格化している。縦軸は、振幅〔ｄＢ〕である。ＭＯＳトランジスタＭ１のトランスコンダクタンス振幅特性（Ｉｄｓ＿Ｍ１／Ｖin）とＭＯＳトランジスタＭ２のトランスコンダクタンス振幅特性（Ｉｄｓ＿Ｍ２／Ｖin）とは、比較的低周波数領域では一致するが、高周波数領域において両者に差が生じることがわかる。
【００１３】
また、図９は、トランスコンダクタンス位相特性を示した特性図であって、横軸は周波数〔Ｈｚ〕であり、後述のｐｏｌｅの周波数ｆｐで規格化している。縦軸は、位相〔ｄｅｇ〕である。ＭＯＳトランジスタＭ１のトランスコンダクタンス位相特性（Ｉｄｓ＿Ｍ１／Ｖin）とＭＯＳトランジスタＭ２のトランスコンダクタンス位相特性（Ｉｄｓ＿Ｍ２／Ｖin）とは、比較的低周波数領域ではほぼ１８０度の位相差を有するが、高周波数領域において位相差が小さくなっていることがわかる。
【００１４】
前記（５）式および（６）式から、ボンディングワイヤのインダクタンスＬの影響で、次式（７）で表される周波数にｐｏｌｅを有することがわかる。ｐｏｌｅの個数は、（５）式が１個、（６）式が２個である。
ｆｐ＝１／（２×π×ｇｍ×Ｌ） ……（７）
ｆｐ：ｐｏｌｅ周波数
ここで、図１０は、前記（５）式および（６）式で表されるトランスコンダクタンス特性の振幅特性差、すなわち出力差動電流の差動間振幅差を表したものである。横軸は周波数〔Ｈｚ〕であって、ｐｏｌｅの周波数ｆｐで規格化している。縦軸は振幅差〔ｄＢ〕である。
【００１５】
また、図１１は、前記（５）式および（６）式で表されるトランスコンダクタンス特性の位相誤差、すなわち出力差動電流の差動間位相差を表したものであって、位相差１８０度を理想とした場合の誤差を示している。横軸は周波数〔Ｈｚ〕であって、ｐｏｌｅの周波数ｆｐで規格化している。縦軸は位相誤差〔ｄｅｇ〕である。
図１０に示すように振幅差は、ある周波数（ｆｐ／１０程度）を超えた時点から増加している。また、図１１に示すように位相誤差〔ｄｅｇ〕は、ある周波数（ｆｐ／１０程度）を超えた時点から増加している。その結果、シングルエンド−差動変換器１の差動出力電流特性は高周波数領域において理想から剥離する。
【００１６】
つまり、図７に示す構成により、パッケージ３の外部電極からシングルエンド−差動変換器１の各端子までを接続する場合、ボンディングワイヤＷｉｒｅ１０１によるインダクタンスの影響で、理想的な出力差動電流特性を得ることのできる周波数の上限が制限されることになる。
本発明は、上記した点を鑑みてなされたものであり、理想的な出力差動電流特性が得られる周波数の上限を向上させることの可能なシングルエンド−差動変換器を備えた半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１７】
本発明の請求項１にかかる半導体装置は、電圧−電流変換素子としてのゲート接地型の第１のＭＯＳトランジスタとソース接地型の第２のＭＯＳトランジスタとを備え、前記第１のＭＯＳトランジスタのドレイン信号と当該ドレイン信号とは逆位相となる前記第２のＭＯＳトランジスタのドレイン信号とを一の入力信号の差動信号として出力するシングルエンド−差動変換器を備える半導体装置であって、前記入力信号を第１のボンディング部材を介して前記第１のＭＯＳトランジスタのソースに入力するとともに前記入力信号を前記第１のボンディング部材とは別の第２のボンディング部材を介して前記第２のＭＯＳトランジスタのゲートに入力することを特徴としている。
【００１８】
請求項２にかかる半導体装置は、前記シングルエンド−差動変換器と、前記第１のＭＯＳトランジスタのソースに電気的に接続される第１の接続部と、前記第２のＭＯＳトランジスタのゲートに電気的に接続される第２の接続部と、が形成された半導体チップと、当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が入力される入力部を備え、前記第１のボンディング部材は前記第１の接続部および前記前記入力部間に接続され、前記第２のボンディング部材は前記第２の接続部および前記入力部間に接続されることを特徴としている。
【００１９】
請求項３にかかる半導体装置は、前記シングルエンド−差動変換器と、前記第１のＭＯＳトランジスタのソースに電気的に接続される第１の接続部と、前記第２のＭＯＳトランジスタのゲートに電気的に接続される第２の接続部と、が形成された半導体チップと、当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が個別に入力される第１の入力部および第２の入力部と、を備え、前記第１のボンディング部材は前記第１の接続部および前記第１の入力部間に接続され、前記第２のボンディング部材は前記第２の接続部および前記第２の入力部間に接続されることを特徴としている。
請求項４にかかる半導体装置は、第１のボンディング部材および前記第２のボンディング部材はボンディングワイヤであることを特徴としている。
【発明の効果】
【００２０】
本発明によれば、増幅対象の入力信号を第１のボンディング部材を介して前記第１のＭＯＳトランジスタのソースに入力するとともに前記入力信号を前記第１のボンディング部材とは別の第２のボンディング部材を介して前記第２のＭＯＳトランジスタのゲートに入力する構成としたため、第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタのトランスコンダクタンス特性におけるｐｏｌｅの数を同一にすることができる。その結果、第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタにおけるトランスコンダクタンス特性を比較的高い周波数領域に至るまで近似させることができ、すなわち、より高い周波数まで良好に動作する周波数特性に秀でたシングルエンド−差動変換器を備えた半導体装置を実現することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態におけるシングルエンド−差動変換器を有する半導体装置の概略構成を示す回路図である。
【図２】シングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス振幅特性を示す特性図である。
【図３】シングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス位相特性を示す特性図である。
【図４】シングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間振幅差を示す特性図である。
【図５】シングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間位相誤差を示す特性図である。
【図６】本発明の第２の実施の形態におけるシングルエンド−差動変換器を有する半導体装置の概略構成を示す回路図である。
【図７】従来のシングルエンド−差動変換器を有する半導体装置の概略構成を示す回路図の一例である。
【図８】従来のシングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス振幅特性を示す特性図である。
【図９】従来のシングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス位相特性を示す特性図である。
【図１０】従来のシングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間振幅差を示す特性図である。
【図１１】従来のシングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間位相誤差を示す特性図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施の形態）
まず、第１の実施の形態を説明する。
（回路構成）
図１は、第１の実施の形態におけるシングルエンド−差動変換器１がパッケージ化されてなる半導体装置１００の構成の一部を示す図である。
【００２３】
この第１の実施の形態における半導体装置１００は、シングルエンド−差動変換器１がチップ２上に作り込まれており、さらにチップ２はパッケージ３で保護されている。
シングルエンド−差動変換器１は、前記従来のシングルエンド−差動変換器１と同一の機能構成を有するが、この第１の実施の形態におけるシングルエンド−差動変換器１は入力端子として２つの入力端子Ｔin１、Ｔin２を備えている。なお、前記従来のシングルエンド−差動変換器１と同一構成部には同一符号を付与し、その詳細な説明は省略する。
【００２４】
シングルエンド−差動変換器１は、図１に示すように、同一の入力信号が入力される入力端子Ｔin１およびＴin２を備えている。
また、シングルエンド−差動変換器１は、図１に示すように、前記図７に示す従来のシングルエンド−差動変換器１と同様に、電圧−電流変換素子としてのゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２とを備える。
【００２５】
そして、ＭＯＳトランジスタＭ１のゲートがバイアス端子Ｔｂ１と接続され、ソースは入力端子Ｔin１と接続される。また、ＭＯＳトランジスタＭ２のゲートが抵抗Ｒ１を介してバイアス端子Ｔｂ２に接続されるとともに、コンデンサＣ１を介して入力端子Ｔin２に接続される。ＭＯＳトランジスタＭ２のソースは電源端子Ｔgndに接続される。
前記バイアス端子Ｔｂ１およびＴｂ２にはＭＯＳトランジスタＭ１およびＭ２がそれぞれ電圧−電流変換素子として動作するために必要なバイアス電圧が供給される。
そして、ゲート接地のＭＯＳトランジスタＭ１のドレイン側が出力端子Ｔout１に接続されソース接地のＭＯＳトランジスタＭ２のドレイン側が出力端子Ｔout２に接続され、これらが出力端子Ｔout１およびＴout２が差動電流出力端子となる。
【００２６】
前記シングルエンド−差動変換器１の入力端子Ｔin１は、内部配線などによりチップ２の入力端子ＰＡＤ１に接続され、さらに入力端子ＰＡＤ１はボンティングワイヤＷｉｒｅ１を介してパッケージ３の外部電極ＰＩＮ１に接続される。また、シングルエンド−差動変換器１の入力端子Ｔin２は、内部配線などによりチップ２の入力端子ＰＡＤ２に接続され、さらに入力端子ＰＡＤ２はボンディングワイヤＷｉｒｅ２を介してパッケージ３の外部電極ＰＩＮ１に接続される。また、シングルエンド−差動変換器１の電源端子Ｔgndは、内部配線などによりチップ２の電源端子ＰＡＤ３に接続され、さらに電源端子ＰＡＤ３はボンディングワイヤＷｉｒｅ３を介して外部電極ＰＩＮ２に接続される。この外部電極ＰＩＮ２は通常グランドに接続される。
【００２７】
これによって、シングルエンド−差動変換器１への入力信号は、パッケージ３の外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ１、チップ２の入力端子ＰＡＤ１、シングルエンド−差動変換器１の入力端子Ｔin１を経てＭＯＳトランジスタＭ１のソースに伝達される。同様に、パッケージ３の外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ２、チップ２の入力端子ＰＡＤ２、シングルエンド−差動変換器１の入力端子Ｔin２を経てＭＯＳトランジスタＭ２のゲートに伝達される。
【００２８】
これにより、シングルエンド−差動変換器１のパッケージ３の外部電極ＰＩＮ１に入力された入力信号は、ボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２で２系統にわかれ、それぞれチップ２の入力端子ＰＡＤ１、ＰＡＤ２を介してゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２とに伝達され、これらにより、それぞれ同一振幅で位相差が１８０度の電流信号Ｉｄｓ＿Ｍ１、Ｉｄｓ＿Ｍ２に変換される。この動作により、シングルエンド電圧信号である入力信号が差動電流信号に変換される。
【００２９】
（動作）
次に、第１の実施の形態におけるシングルエンド−差動変換器１の動作を説明する。
図１に示すように、シングルエンド−差動変換器１のパッケージ３の外部電極ＰＩＮ１に入力された入力電圧Ｖinは、外部電極ＰＩＮ１から、Ｗｉｒｅ１、チップ２の入力端子ＰＡＤ１を介してシングルエンド−差動変換器１の入力端子Ｔin１に入力される。これとともに、入力電圧Ｖinは外部電極ＰＩＮ１から、Ｗｉｒｅ２、チップ２の入力端子ＰＡＤ２を介してシングルエンド−差動変換器１の入力端子Ｔin２に入力される。また、シングルエンド−差動変換器１の電源端子Ｔgndは、チップ２の電源端子ＰＡＤ３、ボンディングワイヤＷｉｒｅ３、パッケージ３の外部電極ＰＩＮ３を介してグランドに接続される。
【００３０】
ここで、ボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２のインダクタンスをＬとすると、シングルエンド−差動変換器１の入力端子Ｔin１の入力端子電圧Ｖin１は、次式（８）で表すことができる。
Ｖin１＝｛＋１／（１＋ｊ×ω×ｇｍ×Ｌ）｝×Ｖin ……（８）
また、シングルエンド−差動変換器１の入力端子Ｔin２の入力端子電圧Ｖin２は、次式（９）で表すことができる。
Ｖin２＝Ｖin ……（９）
【００３１】
つまり、チップ２に、パッケージ３の外部電極ＰＩＮ１と接続される入力端子ＰＡＤ１およびＰＡＤ２を設け、ボンディングワイヤＷｉｒｅ１とＷｉｒｅ２との２系統によりパッケージ３とチップ２とを接続している。ＰＡＤ２にはゲート接地のＭＯＳトランジスタＭ１が接続されないためインピーダンスが十分高くなる。そのため、入力端子電圧Ｖin２は前記（９）式で表すことができる。
さらに、ソース接地のＭＯＳトランジスタＭ２のゲート電圧、つまり入力端子電圧Ｖin２と電流信号（ドレイン電流）Ｉｄｓ＿Ｍ２の周波数特性は次式（１０）で表すことができる。
（Ｉｄｓ＿Ｍ２／Ｖin２）＝（＋ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ） ……（１０）
【００３２】
また、入力電圧Ｖinに対するゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス特性を前記（１）式および（８）式から計算すると、（１１）式で表すことができる。同様に、入力電圧Ｖinに対するソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス特性を前記（２）式、（９）式、（１０）式から計算すると（１２）式で表すことができる。
（Ｉｄｓ＿Ｍ１／Ｖin）＝｛（−ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ）｝……（１１）
（Ｉｄｓ＿Ｍ２／Ｖin）＝｛（＋ｇｍ）／（１＋ｊ×ω×ｇｍ×Ｌ）｝……（１２）
【００３３】
（１１）式、（１２）式から、ボンディングワイヤのインダクタンスＬの影響で、ＭＯＳトランジスタＭ１およびＭ２ともに、次式（１３）で表される周波数にｐｏｌｅを１個有することがわかる。
ｆｐ＝１／（２×π×ｇｍ×Ｌ） ……（１３）
ｆｐ：ｐｏｌｅ周波数
【００３４】
この（１１）式および（１２）式で表されるトランスコンダクタンス特性を図２および図３に示す。
図２は、トランスコンダクタンス振幅特性を示したものであって、横軸は周波数〔Ｈｚ〕であり、後述のｐｏｌｅの周波数ｆｐで規格化している。縦軸は、振幅〔ｄＢ〕である。図３は、トランスコンダクタンス位相特性を示したものであって、横軸は周波数〔Ｈｚ〕であり、後述のｐｏｌｅの周波数ｆｐで規格化している。縦軸は、位相〔ｄｅｇ〕である。
【００３５】
図２から、ゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス振幅特性（Ｉｄｓ＿Ｍ１／Ｖin）と、ソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス振幅特性（Ｉｄｓ＿Ｍ２／Ｖin）とは略同一であることがわかる。また、図３から、ゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス位相特性（Ｉｄｓ＿Ｍ１／Ｖin）とソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス位相特性（Ｉｄｓ＿Ｍ２／Ｖin）とは全周波数領域において略１８０度の位相差を有することがわかる。
【００３６】
図４は、（１１）式および（１２）式で表されるトランスコンダクタンス特性の振幅特性差、すなわち出力差動電流の差動間振幅を表したものである。横軸は周波数〔Ｈｚ〕であって、ｐｏｌｅの周波数ｆｐで規格化している。縦軸は振幅差〔ｄＢ〕である。
また、図５は、（１１）式および（１２）式で表されるトランスコンダクタンス特性の位相誤差、すなわち出力差動電流の差動間位相誤差を表したものであって、位相差１８０度を理想としている。横軸は周波数〔Ｈｚ〕であって、ｐｏｌｅの周波数ｆｐで規格化している。縦軸は位相誤差〔ｄｅｇ〕である。
【００３７】
前述のように、前記（１１）式および（１２）式はともに、ｐｏｌｅ周波数および個数が等しいことから、全周波数帯において振幅特性は等しく（図４）、位相差も１８０度に保たれる（図５）ことがわかる。
このようなシングルエンド-差動変換器１によれば、全周波数帯において理想的な差動出力電流が実現される。つまり、従来に比較して理想的な出力差動電流特性が得られる周波数の上限を向上させることができる。
【００３８】
なお、図１に示すシングルエンド−差動変換器１において、理想的な差動出力電流を得ることのできる周波数の上限は、ボンディングワイヤＷｉｒｅ１とＷｉｒｅ２のインダクタンスの等しさに依存する。第１の実施の形態においては、ボンディングワイヤＷｉｒｅ１とＷｉｒｅ２のインダクタンスをともにＬとして、両者のインダクタンスが等しい場合について説明しているが、両者のインダクタンスが異なる場合であっても、ｐｏｌｅの数は同一となりＭＯＳトランジスタＭ１およびＭＯＳトランジスタＭ２のトランスコンダクタンス特性はｐｏｌｅ数が異なる場合に比較してより近似しているため、比較的高周波数まで差動間位相誤差および差動間振幅誤差を一致させることができる。そのため、図７に示す従来のように同一の入力端子Ｔin１０１にＭＯＳトランジスタＭ１およびＭ２をともに接続する場合に比較して、理想的な差動電流を得ることのできる周波数の上限を改善することができる。
【００３９】
（第２の実施形態）
次に、本発明の第２の実施の形態を説明する。
（回路構成）
図６は、第２の実施の形態におけるシングルエンド−差動変換器１がパッケージ化されてなる半導体装置１００の構成の一部を示す図である。
この第２の実施の形態における半導体装置１００は、上記第１の実施の形態における半導体装置１００においてパッケージ３ａが入力信号を入力する２つの外部電極ＰＩＮ１ａおよびＰＩＮ１ｂを備え、それぞれにボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２を接続すること以外は同様であるので、同一部には同一符号を付与し、その詳細な説明は省略する。
【００４０】
この第２の実施の形態における半導体装置１００は、シングルエンド−差動変換器１がチップ２上に作り込まれており、さらにチップ２はパッケージ３ａで保護されている。
そして、パッケージ３ａの外部電極ＰＩＮ１ａがボンディングワイヤＷｉｒｅ１によってチップ２の入力端子ＰＡＤ１に接続され、外部電極ＰＩＮ１ｂがボンディングワイヤＷｉｒｅ２によってチップ２の入力端子ＰＡＤ２に接続される。
【００４１】
これにより、半導体装置１００に入力されるシングルエンド−差動変換器１への入力電圧Ｖinは、パッケージ３ａの外部電極ＰＩＮ１ａとＰＩＮ１ｂとのそれぞれに入力され、外部電極ＰＩＮ１ａからボンディングワイヤＷｉｒｅ１、チップ２の入力端子ＰＡＤ１、シングルエンド−差動変換器１の入力端子Ｔin１を介してＭＯＳトランジスタＭ１のソースに伝達されるとともに、外部電極ＰＩＮ１ｂからボンディングワイヤＷｉｒｅ２、チップ２の入力端子ＰＡＤ２、シングルエンド−差動変換器１の入力端子Ｔin２を介してＭＯＳトランジスタＭ２のゲートに伝達される。
【００４２】
そして、ＭＯＳトランジスタＭ２のドレインは、シングルエンド−差動変換器１の電源端子Ｔgnd、チップ２の電源端子ＰＡＤ３、ボンディングワイヤＷｉｒｅ３、パッケージ３ａの外部電極ＰＩＮ２を介して接地される。
このように、パッケージ３ａの外部電極ＰＩＮ１ａ、ＰＩＮ１ｂと、チップ２の入力端子ＰＡＤ１、ＰＡＤ２とをボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２により接続する構成とした場合も、上記第１の実施の形態と同等の作用効果を得ることができる。
【００４３】
なお、上記各実施の形態においては、シングルエンド−差動変換器１として、図７に示す構成のシングルエンド−差動変換器に適用した場合について説明したが、これに限るものではなく、電圧−電流変換素子としてのゲート接地型のＭＯＳトランジスタＭ１とソース接地型のＭＯＳトランジスタＭ２とを備え、入力信号をＭＯＳトランジスタＭ１のソースと第２のＭＯＳトランジスタＭ２のゲートとに供給するようになっているシングルエンド−差動変換器であれば適用することができる。
【００４４】
また、上記各実施の形態においては、パッケージ３とチップ２とをボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２により接続する場合について説明したが、ボンディングワイヤに限るものではない。例えば、フリップチップボンディング（ＦＣＢ）、或いはテープ・オートメーテッド・ボンディング（ＴＡＢ）で接続する場合であっても適用することができ、要は、パッケージ３とチップ２とをボンディング部材で接続する構成であれば適用することができる。
【００４５】
ここで、上記実施の形態において、ＭＯＳトランジスタＭ１が第１のＭＯＳトランジスタに対応し、ＭＯＳトランジスタＭ２が第２のＭＯＳトランジスタに対応し、ボンディングワイヤＷｉｒｅ１が第１のボンディング部材に対応し、ボンディングワイヤＷｉｒｅ２が第２のボンディング部材に対応している。
また、チップ２が半導体チップに対応し、半導体パッケージ３、３ａが半導体パッケージに対応し、入力端子ＰＡＤ１が第１の接続部に対応し、入力端子ＰＡＤ２が第２の接続部に対応し、外部電極ＰＩＮ１が入力部に対応している。
また、第２の実施の形態において、外部電極ＰＩＮ１ａが第１の入力部に対応し、外部電極ＰＩＮ１ｂが第２の入力部に対応している。
【符号の説明】
【００４６】
１ シングルエンド−差動変換器
２ チップ
３ パッケージ
ＰＡＤ１、ＰＡＤ２ 入力端子
ＰＡＤ３ 電源端子
ＰＩＮ１、１ａ、１ｂ、２ 外部電極
Ｔgnd 電源端子
Ｔin１、Ｔin２ 入力端子
Ｗｉｒｅ１〜Ｗｉｒｅ３ ボンディングワイヤ
【特許請求の範囲】
【請求項１】
電圧−電流変換素子としてのゲート接地型の第１のＭＯＳトランジスタとソース接地型の第２のＭＯＳトランジスタとを備え、
前記第１のＭＯＳトランジスタのドレイン信号と当該ドレイン信号とは逆位相となる前記第２のＭＯＳトランジスタのドレイン信号とを一の入力信号の差動信号として出力するシングルエンド−差動変換器を備える半導体装置であって、
前記入力信号を第１のボンディング部材を介して前記第１のＭＯＳトランジスタのソースに入力するとともに前記入力信号を前記第１のボンディング部材とは別の第２のボンディング部材を介して前記第２のＭＯＳトランジスタのゲートに入力することを特徴とする半導体装置。
【請求項２】
前記シングルエンド−差動変換器と、
前記第１のＭＯＳトランジスタのソースに電気的に接続される第１の接続部と、
前記第２のＭＯＳトランジスタのゲートに電気的に接続される第２の接続部と、が形成された半導体チップと、
当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が入力される入力部を備え、
前記第１のボンディング部材は前記第１の接続部および前記前記入力部間に接続され、前記第２のボンディング部材は前記第２の接続部および前記入力部間に接続されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記シングルエンド−差動変換器と、
前記第１のＭＯＳトランジスタのソースに電気的に接続される第１の接続部と、
前記第２のＭＯＳトランジスタのゲートに電気的に接続される第２の接続部と、が形成された半導体チップと、
当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が個別に入力される第１の入力部および第２の入力部と、を備え、
前記第１のボンディング部材は前記第１の接続部および前記第１の入力部間に接続され、前記第２のボンディング部材は前記第２の接続部および前記第２の入力部間に接続されることを特徴とする請求項１記載の半導体装置。
【請求項４】
第１のボンディング部材および前記第２のボンディング部材はボンディングワイヤであることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項１】
電圧−電流変換素子としてのゲート接地型の第１のＭＯＳトランジスタとソース接地型の第２のＭＯＳトランジスタとを備え、
前記第１のＭＯＳトランジスタのドレイン信号と当該ドレイン信号とは逆位相となる前記第２のＭＯＳトランジスタのドレイン信号とを一の入力信号の差動信号として出力するシングルエンド−差動変換器を備える半導体装置であって、
前記入力信号を第１のボンディング部材を介して前記第１のＭＯＳトランジスタのソースに入力するとともに前記入力信号を前記第１のボンディング部材とは別の第２のボンディング部材を介して前記第２のＭＯＳトランジスタのゲートに入力することを特徴とする半導体装置。
【請求項２】
前記シングルエンド−差動変換器と、
前記第１のＭＯＳトランジスタのソースに電気的に接続される第１の接続部と、
前記第２のＭＯＳトランジスタのゲートに電気的に接続される第２の接続部と、が形成された半導体チップと、
当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が入力される入力部を備え、
前記第１のボンディング部材は前記第１の接続部および前記前記入力部間に接続され、前記第２のボンディング部材は前記第２の接続部および前記入力部間に接続されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記シングルエンド−差動変換器と、
前記第１のＭＯＳトランジスタのソースに電気的に接続される第１の接続部と、
前記第２のＭＯＳトランジスタのゲートに電気的に接続される第２の接続部と、が形成された半導体チップと、
当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が個別に入力される第１の入力部および第２の入力部と、を備え、
前記第１のボンディング部材は前記第１の接続部および前記第１の入力部間に接続され、前記第２のボンディング部材は前記第２の接続部および前記第２の入力部間に接続されることを特徴とする請求項１記載の半導体装置。
【請求項４】
第１のボンディング部材および前記第２のボンディング部材はボンディングワイヤであることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−２５７０５６（Ｐ２０１２−２５７０５６Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１１−１２８５８２（Ｐ２０１１−１２８５８２）
【出願日】平成２３年６月８日（２０１１．６．８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２３年６月８日（２０１１．６．８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]