半導体装置
【課題】逆方向リーク電流および閾値電圧を低減することができる半導体装置を提供すること。
【解決手段】表面１２および裏面１１を有するＳｉＣエピタキシャル層６の表面１２に接するように、アノード電極２７をショットキー接合させる。そして、ショットキーバリアダイオード１の閾値電圧Ｖｔｈを０．３Ｖ〜０．７Ｖにし、定格電圧ＶＲにおけるリーク電流Ｊｒを１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２にする。
【解決手段】表面１２および裏面１１を有するＳｉＣエピタキシャル層６の表面１２に接するように、アノード電極２７をショットキー接合させる。そして、ショットキーバリアダイオード１の閾値電圧Ｖｔｈを０．３Ｖ〜０．７Ｖにし、定格電圧ＶＲにおけるリーク電流Ｊｒを１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２にする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイドバンドギャップ半導体からなるショットキーバリアダイオードを備える半導体装置に関する。
【背景技術】
【０００２】
従来、モータ制御システム、電力変換システムなど、各種パワーエレクトロニクス分野におけるシステムに主として使用される半導体装置（半導体パワーデバイス）が注目されている。
たとえば、特許文献１の図１は、ＳｉＣが採用されたショットキーバリアダイオードを開示している。当該ショットキーバリアダイオードは、ｎ型４Ｈ−ＳｉＣバルク基板と、バルク基板上に成長したｎ型のエピタキシャル層と、エピタキシャル層の表面に形成され、エピタキシャル層の表面を部分的に露出させる酸化膜と、酸化膜の開口内に形成され、エピタキシャル層に対してショットキー接合するショットキー電極とを備えている。
【０００３】
また、特許文献１の図８は、ＳｉＣが採用された縦型ＭＩＳ電界効果トランジスタを開示している。当該縦型ＭＩＳ電界効果トランジスタは、ｎ型４Ｈ−ＳｉＣバルク基板と、バルク基板上に成長したｎ型のエピタキシャル層と、エピタキシャル層の表層部に形成されたｎ型不純物領域（ソース領域）と、当該ｎ型不純物領域の両サイドに隣接して形成されたｐ型ウェル領域と、エピタキシャル層の表面に形成されたゲート酸化膜と、ゲート酸化膜を介してｐ型ウェル領域に対向するゲート電極とを備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−７９３３９号公報
【特許文献２】特開２０１１−９７９７号公報
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、ワイドバンドギャップ半導体からなる第１導電型の半導体層と、前記半導体層の表面に接するように形成されたショットキー電極とを含み、閾値電圧Ｖｔｈが０．３Ｖ〜０．７Ｖであり、定格電圧ＶＲにおけるリーク電流Ｊｒが１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２である。
この構成によれば、閾値電圧Ｖｔｈが０．３Ｖ〜０．７Ｖであり、定格電圧ＶＲにおけるリーク電流Ｊｒが１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２であるため、Ｓｉ−ｐｎダイオードに比べてスイッチング損失を低くできながら、通電損失を、Ｓｉ−ｐｎダイオードと同等もしくはそれ以下に低減することができる。その結果、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路等に用いられるパワーモジュールに組み込むことにより、高耐圧・低損失のパワーモジュールを達成することができる。
【０００６】
また、前記半導体装置の降伏電圧ＶＢが７００Ｖ以上である場合、前記半導体装置の前記定格電圧ＶＲは、当該７００Ｖ以上の降伏電圧ＶＢの５０〜９０％であることが好ましい。
また、前記半導体装置のオン抵抗Ｒｏｎ・Ａが０．３ｍΩ・ｃｍ２〜３ｍΩ・ｃｍ２であることが好ましい。
【０００７】
そして、半導体装置の閾値電圧Ｖｔｈを０．３Ｖ〜０．７Ｖ、定格電圧ＶＲにおけるリーク電流Ｊｒを１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２にするには、たとえば、前記半導体層の前記表面側に、側壁および底壁を有するトレンチが形成し、前記トレンチの前記底壁のエッジ部が、下記式（１）を満たす曲率半径Ｒを有することが好ましい。
０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）
（ただし、式（１）において、Ｌはトレンチの幅方向に沿って対向するエッジ部間の直線距離を示している。）
ワイドバンドギャップ半導体は、シリコンに比べて非常に高い降伏電圧ＶＢを有しており、そのようなワイドバンドギャップ半導体を用いた半導体装置は、高い耐圧性能を発揮することができる。これは、ワイドバンドギャップ半導体が、シリコンに比べて絶縁破壊電界強度が非常に高いことに由来する。そのため、ショットキーバリアダイオード構造を用いて比較的高い定格電圧ＶＲのデバイスの設計が可能である。
【０００８】
したがって、そのようなショットキーバリアダイオードでは比較的高い電圧を扱うことが可能であるが、ショットキーバリアダイオードに高い逆方向電圧が印加されると、ダイオードがブレークダウンしなくても、ワイドバンドギャップ半導体には高い電界がかかることとなる。そのため、ショットキーバリアダイオードの閾値電圧Ｖｔｈを低減するために、ショットキー電極とワイドバンドギャップ半導体との間のショットキー障壁の高さ（バリアハイト）を低くすると、ワイドバンドギャップ半導体とショットキー界面の電界強度が強いため、逆方向電圧印加時に当該ショットキー障壁を越えて流れるリーク電流Ｊｒ（逆方向リーク電流）が増加する。
【０００９】
逆方向リーク電流Ｊｒの増加を防止する観点から、ワイドバンドギャップ半導体を用いたショットキーバリアダイオードでは、高い逆方向電圧が印加されないようにし、さらにバリアハイトをある程度高く必要がある。その結果、高い逆方向電圧が印加されても、ブレークダウンを防止できるというワイドバンドギャップ半導体の耐圧性能を活かしきれないという不具合がある。
【００１０】
ここで、逆方向電圧が印加されたときの電界強度の分布を考えてみる。まず、トレンチが形成されていないワイドバンドギャップ半導体からなる半導体層（たとえば、ｎ型）に逆方向電圧が印加されると、通常、半導体層の裏面から表面に向かうにしたがって電界強度が強くなり、半導体層の表面で最大となる。
したがって、このような構造の半導体層の表面にショットキー電極をショットキー接合させ、当該ショットキー電極と半導体層との間のショットキー障壁の高さ（バリアハイト）を低くしたショットキーバリアダイオードでは、降伏電圧ＶＢに近い逆方向電圧が印加されると、半導体層の表面での電界強度が強いため、当該ショットキー障壁を越えて流れる逆方向リーク電流Ｊｒを低減することは困難である。
【００１１】
そこで、半導体層にトレンチを形成し、半導体層における電界集中部分（リーク電流の発生源）をトレンチの底部にシフトさせることが考えられるが、その場合、トレンチの底壁のエッジ部に電界が集中するので、エッジ部が鋭利な形状であると、十分な耐圧を得ることができないという問題が生じる。
そこで、本発明によれば、トレンチの底壁のエッジ部の曲率半径Ｒを０．０１Ｌ＜Ｒ＜１０Ｌを満たすようにすることにより、トレンチの底壁のエッジ部に集中する電界を緩和して、耐圧を向上させることができる。むろん、半導体層の表面側にトレンチが形成されているので、半導体層の表面における電界強度を弱めることができる。これにより、半導体層の表面に接するショットキー電極と半導体層との間のバリアハイトを低くし、降伏電圧に近い逆方向電圧が印加されても、逆方向リーク電流Ｊｒを１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２にすることができる。その結果、逆方向リーク電流Ｊｒを低減できながら、バリアハイトを低くして閾値電圧Ｖｔｈを０．３Ｖ〜０．７Ｖにすることができる。
【００１２】
本発明の半導体装置では、前記半導体層は、前記トレンチの前記底壁、および当該底壁の前記エッジ部に選択的に形成された第２導電型の電界緩和部を含むことが好ましい。
すなわち、本発明ではさらに、トレンチの底壁および底壁のエッジ部に第２導電型（たとえば、ｐ型）の電界緩和部が形成されていることが好ましい。これにより、半導体装置全体としての逆方向リーク電流Ｊｒをさらに低減することができる。すなわち、降伏電圧ＶＢに近い逆方向電圧を印加しても逆方向リーク電流Ｊｒをさらに低減できるので、ワイドバンドギャップ半導体の耐圧性能を十分に活かすことができる。
【００１３】
この場合、前記電界緩和部は、前記トレンチの前記底壁の前記エッジ部と前記トレンチ前記側壁との間に跨って形成されていることが、さらに好ましく、前記トレンチの前記側壁に沿って前記トレンチの開口端に至るように形成されていることが、とりわけ好ましい。
なお、本発明においてショットキー電極とは、半導体層との間にショットキー障壁を形成する金属電極、半導体層のバンドギャップとは異なるバンドギャップを有する異種半導体からなり、半導体層に対してヘテロ接合（バンドギャップ差を利用して半導体層との間に電位障壁を形成する接合）する半導体電極のいずれをも含む概念である。以下、この項においては、ショットキー接合およびヘテロ接合を総称して「ショットキー接合」とし、ショットキー障壁およびヘテロ接合により形成される電位障壁（ヘテロ障壁）を総称して「ショットキー障壁」とし、金属電極および半導体電極を総称して「ショットキー電極」とする。
【００１４】
また、前記トレンチは、平面形状の前記底壁および当該平面形状の底壁に対して９０°を超える角度で傾斜した前記側壁を有するテーパトレンチを含むことが好ましい。
テーパトレンチであれば、側壁が底壁に対して９０°で直角に立つ場合よりも、半導体装置の耐圧を一層向上させることができる。
さらに、テーパトレンチでは、底壁だけでなく、側壁の全部または一部もトレンチの開放端に対して対向することとなる。そのため、たとえばトレンチを介して第２導電型不純物を半導体層に注入する場合に、トレンチの開放端からトレンチ内に入射した不純物を、トレンチの側壁に確実に当てることができる。その結果、前述の電界緩和部を容易に形成することができる。
【００１５】
なお、テーパトレンチとは、側壁の全部が底壁に対して９０°を超える角度で傾斜しているトレンチ、側壁の一部（たとえば、トレンチのエッジ部を形成する部分）が底壁に対して９０°を超える角度で傾斜しているトレンチのいずれをも含む概念である。
また、本発明の半導体装置では、前記ショットキー電極が、前記トレンチに埋め込まれるように形成されており、前記電界緩和部は、前記トレンチの底面を形成する部分に、前記トレンチに埋め込まれた前記ショットキー電極との間にオーミック接合を形成するコンタクト部を有することが好ましい。
【００１６】
この構成により、電界緩和部（第２導電型）と半導体層（第１導電型）とのｐｎ接合を有するｐｎダイオードに対してショットキー電極をオーミック接合させることができる。このｐｎダイオードは、ショットキー電極と半導体層とのショットキー接合を有するショットキーバリアダイオード（ヘテロダイオード）に対して並列に設けられる。これにより、半導体装置にサージ電流が流れても、当該サージ電流の一部を内蔵ｐｎダイオードに流すことができる。その結果、ショットキーバリアダイオードに流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオードの熱破壊を防止することができる。
【００１７】
また、本発明の半導体装置では、前記半導体層が、逆方向電圧印加時に第１電界がかかる第１導電型の第１部分および当該第１電界に対して相対的に高い第２電界がかかる第１導電型の第２部分を、前記電界緩和部とは異なる部分に有している場合、前記ショットキー電極は、前記第１部分との間に第１ショットキー障壁を形成する第１電極と、前記第２部分との間に前記第１ショットキー障壁に対して相対的に高い第２ショットキー障壁を形成する第２電極とを含むことが好ましい。
【００１８】
本発明では、半導体層の第１部分と第２部分との関係のように、相対的に電界強度が高い部分と低い部分とが存在する場合がある。
そこで上記のように、逆方向電圧印加時における半導体層の電界分布に応じてショットキー電極を適正に選択しておけば、逆方向電圧印加時に相対的に高い第２電界がかかる第２部分では、比較的高い第２ショットキー障壁によりリーク電流を抑制することができる。一方、相対的に低い第１電界がかかる第１部分では、ショットキー障壁の高さを低くしても逆方向リーク電流が当該ショットキー障壁を越えるおそれが少ないので、比較的低い第１ショットキー障壁とすることにより、順方向電圧印加時に低い電圧で優先的に電流を流すことができる。よって、この構成により、逆方向リーク電流Ｊｒおよび閾値電圧Ｖｔｈの低減を効率よく行うことができる。
【００１９】
そして、たとえば、前記電界緩和部が、前記トレンチの開口端に至るように形成されている場合、前記半導体層の第１部分は、前記半導体層の表層部における前記トレンチの前記開口端の周縁部に形成され、前記半導体層の第２部分は、前記半導体層の前記表層部において前記周縁部と隣り合う部分に形成される。
また、本発明の半導体装置では、前記半導体層が、第１不純物濃度を有するベースドリフト層と、前記ベースドリフト層上に形成され、前記第１不純物濃度に対して相対的に高い第２不純物濃度を有する低抵抗ドリフト層とを含む場合、前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成され、前記半導体層の一部を単位セルとして区画していることが好ましい。
【００２０】
トレンチで区画された単位セルでは電流を流すことができる領域（電流経路）が制約されるので、半導体層における単位セルを形成する部分の不純物濃度が低いと、単位セルの抵抗値が高くなるおそれがある。そこで上記のように、最深部が低抵抗ドリフト層に達するようにトレンチを形成することにより、単位セルの全部もしくは一部を低抵抗ドリフト層で形成することができる。そのため、当該低抵抗ドリフト層が形成された部分では、電流経路がたとえ狭められても、比較的高い第２不純物濃度を有する低抵抗ドリフト層により抵抗値の上昇を抑制することができる。その結果、単位セルの低抵抗化を図ることができる。
【００２１】
また、前記ベースドリフト層の前記第１不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって減少していてもよい。また、前記低抵抗ドリフト層の前記第２不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって一定であってもよいし、前記半導体層の前記裏面から前記表面へ向かうにしたがって減少していてもよい。
【００２２】
また、前記半導体層は、前記低抵抗ドリフト層上に形成され、前記第２不純物濃度に対して相対的に低い第３不純物濃度を有する表面ドリフト層をさらに含むことが好ましい。
この構成により、半導体層の表層部の不純物濃度を小さくすることができるので、逆方向電圧印加時に半導体層の表層部にかかる電界強度を低減することができる。その結果、逆方向リーク電流Ｊｒを一層低減することができる。
【００２３】
また、前記半導体層は、基板と、前記基板上に形成され、前記第１不純物濃度に対して相対的に高い第４不純物濃度を有するバッファ層とをさらに含んでいてもよい。
また、前記トレンチは、ストライプ状に形成されたストライプトレンチを含んでいてもよく、格子状に形成された格子トレンチを含んでいてもよい。
また、前記半導体装置のチップサイズは、０．５ｍｍ／□〜２０ｍｍ／□であってもよい。
【００２４】
また、ワイドバンドギャップ半導体（バンドギャップが２ｅＶ以上）は、たとえば絶縁破壊電界が１ＭＶ／ｃｍよりも大きい半導体であって、具体的には、ＳｉＣ（たとえば、４Ｈ−ＳｉＣ 絶縁破壊電界が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶ）、ＧａＮ（絶縁破壊電界が約３ＭＶ／ｃｍであり、バンドギャップの幅が約３．４２ｅＶ）、ダイヤモンド（絶縁破壊電界が約８ＭＶ／ｃｍであり、バンドギャップの幅が約５．４７ｅＶ）などである。
【図面の簡単な説明】
【００２５】
【図１】図１（ａ）（ｂ）は、本発明の一実施形態に係るショットキーバリアダイオードの模式的な平面図であって、図１（ａ）が全体図、図１（ｂ）が要部拡大図である。
【図２】図２は、図１（ａ）（ｂ）に示すショットキーバリアダイオードの断面図であって、図１（ｂ）の切断線Ａ−Ａでの切断面を示す。
【図３】図３は、図２のトレンチの拡大図である。
【図４】図４は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、トレンチ構造なしの場合を示す。
【図５】図５は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、矩形トレンチ構造ありの場合を示す。
【図６】図６は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、Ｕ字トレンチ構造ありの場合を示す。
【図７】図７は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、台形トレンチ構造ありの場合を示す。
【図８】図８は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、台形トレンチ構造＋底壁ｐ型層ありの場合を示す。
【図９】図９は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、台形トレンチ構造＋側壁ｐ型層ありの場合を示す。
【図１０】図１０は、ＪＢＳ構造を有するショットキーバリアダイオードの模式的な断面図である。
【図１１】図１１は、擬似ＪＢＳ構造を有するショットキーバリアダイオードの模式的な断面図である。
【図１２】図１２は、プレーナ構造を有するショットキーバリアダイオードの模式的な断面図である。
【図１３】図１３は、各ショットキーバリアダイオードの閾値電圧Ｖｔｈとリーク電流Ｊｒとの関係を示すグラフである。
【図１４】図１４は、各ショットキーバリアダイオードの閾値電圧Ｖｔｈとオン抵抗Ｒｏｎとの関係を示すグラフである。
【図１５】図１５は、各ショットキーバリアダイオードの閾値電圧Ｖｔｈと降伏電圧ＶＢとの関係を示すグラフである。
【図１６】図１６は、内蔵ｐｎ接合部の電流−電圧（Ｉ−Ｖ）曲線を示すグラフである。
【図１７】図１７は、図９に示す電界強度の分布図の要部拡大図であって、ショットキーバリアダイオードのトレンチ付近を拡大して示している。
【図１８】図１８は、図１７に示すショットキーバリアダイオードの単位セルの表面における電界強度分布を示すグラフである。
【図１９】図１９は、ＳｉＣ基板およびＳｉＣエピタキシャル層の不純物濃度を説明するための図である。
【図２０Ａ】図２０Ａは、図２に示すトレンチおよびｐ型層の形成方法を示す図である。
【図２０Ｂ】図２０Ｂは、図２０Ａの次の工程を示す図である。
【図２０Ｃ】図２０Ｃは、図２０Ｂの次の工程を示す図である。
【図２０Ｄ】図２０Ｄは、図２０Ｃの次の工程を示す図である。
【図２１】図２１は、４Ｈ−ＳｉＣの結晶構造のユニットセルを表した模式図である。
【図２２】図２２（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は、トレンチの断面形状の変形例を示す図であって、図２２（ａ）が第１変形例、図２２（ｂ）が第２変形例、図２２（ｃ）が第３変形例、図２２（ｄ）が第４変形例、図２２（ｅ）が第５変形例、図２２（ｆ）が第６変形例をそれぞれ示す。
【図２３Ａ】図２３Ａは、図２２（ａ）に示すトレンチおよびｐ型層の形成方法を示す図である。
【図２３Ｂ】図２３Ｂは、図２３Ａの次の工程を示す図である。
【図２３Ｃ】図２３Ｃは、図２３Ｂの次の工程を示す図である。
【図２３Ｄ】図２３Ｄは、図２３Ｃの次の工程を示す図である。
【図２４Ａ】図２４Ａは、図２２（ｂ）に示すトレンチおよびｐ型層の形成方法を示す図である。
【図２４Ｂ】図２４Ｂは、図２４Ａの次の工程を示す図である。
【図２４Ｃ】図２４Ｃは、図２４Ｂの次の工程を示す図である。
【図２４Ｄ】図２４Ｄは、図２４Ｃの次の工程を示す図である。
【図２４Ｅ】図２４Ｅは、図２４Ｄの次の工程を示す図である。
【図２４Ｆ】図２４Ｆは、図２４Ｅの次の工程を示す図である。
【図２４Ｇ】図２４Ｇは、図２４Ｆの次の工程を示す図である。
【図２５】図２５は、トレンチの平面形状の変形例を示す図である。
【図２６】図２６は、トレンチの表面に絶縁膜が形成された例（第１形態）を示す図である。
【図２７】図２７は、トレンチの表面に絶縁膜が形成された例（第２形態）を示す図である。
【図２８】図２８は、トレンチの表面に絶縁膜が形成された例（第３形態）を示す図である。
【図２９】図２９は、トレンチの表面に絶縁膜が形成された例（第４形態）を示す図である。
【図３０】図３０は、トレンチの表面に絶縁膜が形成された例（第５形態）を示す図である。
【図３１】図３１は、トレンチの表面に絶縁膜が形成された例（第６形態）を示す図である。
【図３２】図３２は、トレンチの表面に絶縁膜が形成された例（第７形態）を示す図である。
【発明を実施するための形態】
【００２６】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
＜ショットキーバリアダイオードの全体構成＞
図１（ａ）（ｂ）は、本発明の一実施形態に係るショットキーバリアダイオードの模式的な平面図であって、図１（ａ）が全体図、図１（ｂ）が要部拡大図である。図２は、図１（ａ）（ｂ）に示すショットキーバリアダイオードの断面図であって、図１（ｂ）の切断線Ａ−Ａでの切断面を示す。図３は、図２のトレンチの拡大図である。
【００２７】
半導体装置としてのショットキーバリアダイオード１は、４Ｈ−ＳｉＣ（絶縁破壊電界が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶのワイドバンドギャップ半導体）が採用されたショットキーバリアダイオードであり、たとえば、平面視正方形のチップ状である。チップ状のショットキーバリアダイオード１は、図１（ａ）の紙面における上下左右方向の長さがそれぞれ０．５ｍｍ〜２０ｍｍである。すなわち、ショットキーバリアダイオード１のチップサイズは、たとえば、０．５ｍｍ／□〜２０ｍｍ／□である。
【００２８】
ショットキーバリアダイオード１は、ｎ＋型のＳｉＣ基板２を備えている。ＳｉＣ基板２の厚さは、たとえば、５０μｍ〜６００μｍである。なお、ｎ型不純物としては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）などを使用できる。
ＳｉＣ基板２の裏面３には、その全域を覆うようにオーミック電極としてのカソード電極４が形成されている。カソード電極４は、ｎ型のＳｉＣとオーミック接触する金属（たとえば、Ｔｉ／Ｎｉ／Ａｇ）からなる。
【００２９】
ＳｉＣ基板２の表面５には、半導体層としてのｎ型ＳｉＣエピタキシャル層６が形成されている。
ＳｉＣエピタキシャル層６は、バッファ層７と、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０の３層構造のドリフト層とがＳｉＣ基板２の表面５からこの順に積層されて形成された構造を有している。バッファ層７は、ＳｉＣエピタキシャル層６の裏面１１を形成しており、ＳｉＣ基板２の表面５に接している。一方、表面ドリフト層１０は、ＳｉＣエピタキシャル層６の表面１２を形成している。
【００３０】
ＳｉＣエピタキシャル層６の総厚さＴは、たとえば、３μｍ〜１００μｍである。また、バッファ層７の厚さｔ１は、たとえば、０．１μｍ〜１μｍである。ベースドリフト層８の厚さｔ２は、たとえば、２μｍ〜１００μｍである。低抵抗ドリフト層９の厚さｔ３は、たとえば、１μｍ〜３μｍである。表面ドリフト層１０の厚さｔ４は、たとえば、０．２μｍ〜０．５μｍである。
【００３１】
ＳｉＣエピタキシャル層６の表面１２には、ＳｉＣエピタキシャル層６の一部をアクティブ領域１３（たとえば、アクティブサイズが０．１ｍｍ２〜４００ｍｍ２）として露出させる開口１４を有し、当該アクティブ領域１３を取り囲むフィールド領域１５を覆うフィールド絶縁膜１６が形成されている。フィールド絶縁膜１６は、たとえば、ＳｉＯ２（酸化シリコン）からなる。また、フィールド絶縁膜１６の厚さは、たとえば、０．５μｍ〜３μｍである。
【００３２】
アクティブ領域１３においてＳｉＣエピタキシャル層６の表面１２側には、当該表面１２から表面ドリフト層１０を貫通して、最深部が低抵抗ドリフト層９の途中部に達するストライプトレンチが形成されている。ストライプトレンチは、ショットキーバリアダイオード１の一組の対辺の対向方向に沿って直線状に延びる複数の台形トレンチ１７（その長手方向に直交する幅方向に沿って切断したときの断面視が逆台形状のトレンチ）が、互いに間隔を空けて平行に配列されることによって形成されている。互いに隣り合う台形トレンチ１７の中央間の距離（ピッチＰ）は、たとえば、２μｍ〜２０μｍである。
【００３３】
これにより、ＳｉＣエピタキシャル層６には、互いに隣り合う台形トレンチ１７で挟まれることによって区画された単位セル１８（ラインセル）がストライプ状に形成されている。各単位セル１８は、その大半の領域を占めるベース部が低抵抗ドリフト層９により形成され、ベース部に対して表面１２側の表層部が表面ドリフト層１０により形成されている。
【００３４】
各台形トレンチ１７は、ＳｉＣエピタキシャル層６の表面１２に対して平行な底面１９を形成する底壁２０と、当該底壁２０の幅方向両端部のエッジ部２４からＳｉＣエピタキシャル層６の表面１２へ向かって当該底面１９に対して角度θ１（たとえば、９５°〜１５０°）で傾斜する側面２１を形成する側壁２２とによって区画されている。また、各台形トレンチ１７の深さ（ＳｉＣエピタキシャル層６の表面１２から台形トレンチ１７の底面１９までの距離）は、たとえば、３０００Å〜１５０００Åである。また、各台形トレンチ１７の長手方向に直交する幅Ｗ（最深部の幅）は、０．３μｍ〜１０μｍである。
【００３５】
また、図３に示すように、各台形トレンチ１７の底壁２０のエッジ部２４は、台形トレンチ１７の外方へ向かって湾曲する形状に形成されており、各台形トレンチ１７の底部は断面視Ｕ字状に形成されている。このような形状のエッジ部２４の内面（湾曲面）の曲率半径Ｒは、下記式（１）を満たす。
０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）
式（１）において、Ｌはトレンチ１７の幅方向に沿って対向するエッジ部２４間の直線距離を示している（単位は、μｍ、ｎｍ、ｍ等、長さの単位であれば特に制限されない）。具体的には、ＳｉＣエピタキシャル層６の表面１２に対して平行な底面１９の幅であって、トレンチ１７の幅Ｗからエッジ部２４の幅を差し引いた値である。
【００３６】
また、エッジ部２４の曲率半径Ｒは、０．０２Ｌ＜Ｒ＜１Ｌ・・・（２）を満たすことが好ましい。
曲率半径Ｒは、たとえば、台形トレンチ１７の断面をＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）で撮影し、得られたＳＥＭ画像のエッジ部２４の曲率を測定することにより求めることができる。
【００３７】
台形トレンチ１７の底壁２０および側壁２２には、台形トレンチ１７の内面に露出するように当該内面に沿って電界緩和部としてのｐ型層２３が形成されている。ｐ型層２３は、台形トレンチ１７の底壁２０からエッジ部２４を経て台形トレンチ１７の開口端に至るまで形成されている。また、ｐ型層２３は、ｎ型のＳｉＣエピタキシャル層６との間にｐｎ接合部を形成している。これにより、ショットキーバリアダイオード１には、ｐ型層２３およびｎ型ＳｉＣエピタキシャル層６（低抵抗ドリフト層９）によって構成されるｐｎダイオード２５が内蔵されることとなる。
【００３８】
ｐ型層２３の厚さ（台形トレンチ１７の内面からの深さ）は、図３に示すように、台形トレンチ１７の深さ方向（ＳｉＣエピタキシャル層６の表面１２に垂直な方向）に沿って測定される台形トレンチ１７の底面１９からの第１厚さｔ５が、台形トレンチ１７の幅方向（ＳｉＣエピタキシャル層６の表面１２に平行な方向）に沿って測定される台形トレンチ１７の側面２１からの第２厚さｔ６よりも大きい。具体的には、第１厚さｔ５は、たとえば、０．３μｍ〜０．７μｍであり、第２厚さｔ６は、たとえば、０．１μｍ〜０．５μｍである。
【００３９】
また、ｐ型層２３は、ｐ型層２３の他の部分よりも高濃度に不純物が注入されたｐ＋型のコンタクト部２６を、台形トレンチ１７の底壁２０の一部に有している。たとえば、コンタクト部２６の不純物濃度は、１×１０２０〜１×１０２１ｃｍ−３であり、コンタクト部２６を除く電界緩和部の他の部分の不純物濃度は、１×１０１７〜５×１０１８ｃｍ−３である。
【００４０】
コンタクト部２６は、台形トレンチ１７の長手方向に沿って直線状に形成されており、台形トレンチ１７の底面１９からｐ型層２３の深さ方向途中までの深さ（たとえば、０．０５μｍ〜０．２μｍ）を有している。
フィールド絶縁膜１６上には、ショットキー電極としてのアノード電極２７が形成されている。
【００４１】
アノード電極２７は、各単位セル１８の頂部に形成された第１電極２８と、互いに隣り合う台形トレンチ１７の間に跨り、それらの台形トレンチ１７で挟まれる単位セル１８の頂部の第１電極２８を覆うように形成された第２電極２９とを含んでいる。
第１電極２８は、各単位セル１８頂部における、互いに隣り合う台形トレンチ１７の開口端の周縁部３０で挟まれた中央部３１において、台形トレンチ１７の長手方向に沿って直線状に形成されている。
【００４２】
第２電極２９は、アクティブ領域１３全体を覆うように形成され、各台形トレンチ１７に埋め込まれている。また、第２電極２９は、フィールド絶縁膜１６における開口１４の周縁部を上から覆うように、当該開口１４の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜１６の周縁部は、ＳｉＣエピタキシャル層６（表面ドリフト層１０）および第２電極２９により、全周にわたってその上下両側から挟まれている。したがって、ＳｉＣエピタキシャル層６におけるショットキー接合の外周領域（すなわち、フィールド領域１５の内縁部）は、ＳｉＣからなるフィールド絶縁膜１６の周縁部により覆われることとなる。
【００４３】
フィールド領域１５においてＳｉＣエピタキシャル層６の表面１２側には、ＳｉＣエピタキシャル層６の表面１２から表面ドリフト層１０を貫通して、最深部が低抵抗ドリフト層９の途中部に達する環状トレンチ３２が形成されている。環状トレンチ３２は、アクティブ領域１３を取り囲む複数のトレンチが、互いに間隔を空けて平行に配列されることによって形成されている。互いに隣り合う環状トレンチ３２の間隔は、アクティブ領域１３に近い側から遠い側へ向かうにしたがって大きくなるように設けられている。これにより、互いに隣り合う環状トレンチ３２で挟まれる部分の幅は、アクティブ領域１３に近い側から遠い側へ向かうにしたがって大きくなっている。
【００４４】
また、環状トレンチ３２の底壁５０および側壁５１には、環状トレンチ３２の内面に露出するように当該内面に沿ってｐ型層４９が形成されている。ｐ型層４９は、ｐ型層２３と同様に、環状トレンチ３２の底壁５０から、底壁５０の幅方向両端部のエッジ部５２を経て環状トレンチ３２の開口端に至るまで形成されている。
このｐ型層４９は、ｐ型層２３と同一の工程で形成されるものであって、ｐ型層２３と同じ不純物濃度（たとえば、１×１０１７〜５×１０１８ｃｍ−３）および厚さを有している。
【００４５】
ショットキーバリアダイオード１の最表面には、たとえば窒化シリコン（ＳｉＮ）からなる表面保護膜３３が形成されている。表面保護膜３３の中央部には、アノード電極２７（第２電極２９）を露出させる開口３４が形成されている。ボンディングワイヤなどは、この開口３４を介して第２電極２９に接合される。
このショットキーバリアダイオード１では、アノード電極２７に正電圧、カソード電極４に負電圧が印加される順方向バイアス状態になることにより、カソード電極４からアノード電極２７へと、ＳｉＣエピタキシャル層６のアクティブ領域１３を介して電子（キャリア）が移動して電流が流れる。
【００４６】
そして、このショットキーバリアダイオード１は、その閾値電圧Ｖｔｈが０．３Ｖ〜０．７Ｖであり、定格電圧ＶＲにおけるリーク電流Ｊｒが１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２である。
閾値電圧Ｖｔｈは、たとえば、ショットキーバリアダイオード１のＩ−Ｖ特性を示すグラフ（Ｘ軸：電圧、Ｙ軸：電流）において、Ｉ−Ｖ曲線の直線部の延長線とＸ軸との交点が示す電圧値から求めることができる。
【００４７】
また、定格電圧ＶＲは、たとえば、降伏電圧ＶＢの５０〜９０％であって、降伏電圧ＶＢは、下記式（３）により求めることができる。この実施形態では、降伏電圧ＶＢが７００Ｖ以上（具体的には、７００Ｖ〜３０００Ｖ）である。
【００４８】
【数１】
【００４９】
（式（３）において、ＷはＳｉＣエピタキシャル層６の厚さを示し、ＥはＳｉＣエピタキシャル層６の絶縁破壊電界強度を示し、ｑは素電荷を示し、ＮはＳｉＣエピタキシャル層６の不純物濃度を示している。）
さらに、ショットキーバリアダイオード１のオン抵抗Ｒｏｎ・Ａは、０．３ｍΩ・ｃｍ２〜３ｍΩ・ｃｍである。
【００５０】
そして、この実施形態のショットキーバリアダイオード１が、上記した範囲の閾値電圧Ｖｔｈおよびリーク電流Ｊｒを有することは、次の＜トレンチ構造の導入効果＞の項により証明することができる。
＜トレンチ構造の導入効果＞
図４〜図１５を参照して、ＳｉＣエピタキシャル層６に台形トレンチ１７およびｐ型層２３を形成することによる逆方向リーク電流Ｊｒおよび閾値電圧Ｖｔｈの低減効果について説明する。なお、図５のトレンチは矩形トレンチ１７´であり、図６のトレンチはＵ字トレンチ１７´´である。
【００５１】
図４〜図９は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、図４がトレンチ構造なしの場合、図５が矩形トレンチ構造ありの場合、図６がＵ字トレンチ構造（θ１＝９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））ありの場合、図７が台形トレンチ構造（θ１＝１１５°＞９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））ありの場合、図８が台形トレンチ構造（θ１＝１１５°＞９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））＋底壁ｐ型層ありの場合、図９が台形トレンチ構造（θ１＝１１５°＞９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））＋側壁ｐ型層ありの場合をそれぞれ示す。図４〜図９において、図１（ａ）（ｂ）、図２および図３に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。
【００５２】
まず、図４〜図９の構造を、以下のように設計した。
・ｎ＋型ＳｉＣ基板２：濃度が１×１０１９ｃｍ−３ 厚さが１μｍ
・ｎ−型ＳｉＣエピタキシャル層６：濃度が１×１０１６ｃｍ−３ 厚さが５μｍ
・トレンチ１７、１７´および１７´´：深さが１．０５μｍ
・底壁２０のエッジ部２４の曲率半径Ｒ：
・ｐ型層２３：濃度が１×１０１８ｃｍ−３
そして、図４〜図９それぞれの構造を有するショットキーバリアダイオード１のアノード−カソード間に逆方向電圧（６００Ｖ）を印加したときの、ＳｉＣエピタキシャル層６内の電界強度分布をシミュレーションした。なお、シミュレータとして、Synopsys社製のTCAD（製品名）を使用した。
【００５３】
図４に示すように、いかなる形状のトレンチ構造も形成されておらず、ＳｉＣエピタキシャル層６の表面１２が平らなショットキーバリアダイオードでは、ＳｉＣエピタキシャル層６の裏面１１から表面１２へ向かうにしたがって電界強度が強くなり、ＳｉＣエピタキシャル層６の表面１２で最大（１．５×１０６Ｖ／ｃｍ程度）となることが確認できた。
【００５４】
また、図５に示すように、エッジ部２４が鋭利な形状の矩形トレンチ構造が形成されたショットキーバリアダイオードでは、矩形トレンチ１７´構造の形成により、互いに隣り合う矩形トレンチ１７´で挟まれる部分（単位セル１８）での電界強度が弱められてが（単位セル１８の中央部３１の電界強度が９×１０５Ｖ／ｃｍ程度）、矩形トレンチ１７´の底壁２０のエッジ部２４に、１．５×１０６Ｖ／ｃｍ程度の強い電界が集中していることが確認できた。
【００５５】
これに対して、図６および図７に示すように、Ｕ字トレンチ１７´´および台形トレンチ１７構造が形成され、これらのトレンチ１７，１７´´の内壁にｐ型層２３が形成されていないショットキーバリアダイオードでは、トレンチ１７，１７´´構造の形成により、互いに隣り合う台形トレンチ１７で挟まれる部分（単位セル１８）での電界強度が弱められており、電界強度が最大となる部分が台形トレンチ１７の底壁２０全体にシフトしていることが確認できた。具体的には、単位セル１８の中央部３１の電界強度が９×１０５Ｖ／ｃｍ程度、単位セル１８の周縁部３０の電界強度が３×１０５Ｖ／ｃｍ程度にまで弱められており、台形トレンチ１７の底壁２０全体の電界強度が１．５×１０６Ｖ／ｃｍ程度で最大であった。つまり、エッジ部２４への局所的な電界集中を緩和できていることが確認できた。
【００５６】
したがって、ＳｉＣエピタキシャル層６の表面１２（単位セル１８の表面）に接するアノード電極２７（ショットキー電極）とＳｉＣエピタキシャル層６との間のバリアハイトを低くし、降伏電圧に近い逆方向電圧が印加されても、当該バリアハイトが形成される部分の電界強度が弱いので、当該バリアハイトを越える逆方向リーク電流Ｊｒの絶対量を低減できることが確認できた。その結果、逆方向リーク電流Ｊｒを低減できながら、バリアハイトを低くして閾値電圧Ｖｔｈを低減できることが確認できた。
【００５７】
一方、Ｕ字トレンチ１７´´および台形トレンチ１７の形成により、ＳｉＣエピタキシャル層６における電界集中部分（リーク電流の発生源）がトレンチ１７，１７´´の底部にシフトするが、図８に示すように、台形トレンチ１７の底壁２０およびエッジ部２４にｐ型層２３が形成されたショットキーバリアダイオードでは、台形トレンチ１７の底壁２０での電界強度が弱められており、電界強度が最大となる部分が台形トレンチ１７の側壁２２にシフトしていることが確認できた。具体的には、台形トレンチ１７の底壁２０の電界強度が３×１０５Ｖ／ｃｍ以下にまで弱められており、台形トレンチ１７の側壁２２の下部の電界強度が１．５×１０６Ｖ／ｃｍで最大であった。
【００５８】
そして、図１（ａ）（ｂ）および図２と同様の構成である図９のショットキーバリアダイオードでは、台形トレンチ１７の側壁２２にもｐ型層２３が形成されていることにより、台形トレンチ１７の側壁２２での電界強度が弱められており、電界集中部分を台形トレンチ１７の内壁から遠ざけていることが確認できた。具体的には、台形トレンチ１７の側壁２２の電界強度が３×１０５Ｖ／ｃｍ以下にまで弱められており、台形トレンチ１７の内壁の周囲には、電界強度が１．５×１０６Ｖ／ｃｍとなる領域がなかった。
【００５９】
次に、トレンチ構造を有するショットキーバリアダイオード（図２参照）、ＪＢＳ（Junction Barrier Schottky）構造を有するショットキーバリアダイオード（図１０参照）、擬似ＪＢＳ構造を有するショットキーバリアダイオード（図１１参照）およびプレーナ構造を有するショットキーバリアダイオード（図１２参照）を用いて、閾値電圧Ｖｔｈと、６００Ｖ印加時における逆方向リーク電流Ｊｒとの関係を調べた。
【００６０】
なお、図１０のショットキーバリアダイオード（ＪＢＳ構造）は、以下のように作製した。
まず、ｎ＋型ＳｉＣ基板（濃度＝１×１０１９ｃｍ−３ 厚さ＝２５０μｍ チップサイズ＝１．７５ｍｍ□）上に、ｎ−型ＳｉＣエピタキシャル層（濃度＝１×１０１６ｃｍ−３ 厚さＴ＝５μｍ）を成長させた後、所定の形状にパターニングされたハードマスク（ＳｉＯ２）を介して、ＳｉＣエピタキシャル層の表面から内部へ向かってアルミニウム（Ａｌ）イオンを、注入エネルギ＝３６０ｋｅＶ、ドーズ量＝２．０×１０１２ｃｍ−２、注入エネルギ＝２６０ｋｅＶ、ドーズ量＝１．５×１０１３ｃｍ−２、注入エネルギ＝１６０ｋｅＶ、ドーズ量＝１．０×１０１３ｃｍ−２、注入エネルギ＝６０ｋｅＶ、ドーズ量＝２．０×１０１５ｃｍ−２、注入エネルギ＝３０ｋｅＶ、ドーズ量＝１．０×１０１５ｃｍ−２で多段注入した。その後、ＳｉＣエピタキシャル層を１７７５℃で３分間、熱処理（アニール処理）した。これにより、ＳｉＣエピタキシャル層の表層部に、ｐ型ＳｉＣからなるＪＢＳ構造およびガードリングを同時に形成した。そして、ＳｉＣエピタキシャル層の表面にフィールド絶縁膜（ＳｉＯ２ 厚さ＝１５０００Å）を形成し、所定の大きさのアクティブ領域が露出するようにパターニングした後、アノード電極（Ｍｏ）を形成した。アノード電極の形成後、ＳｉＣ基板の裏面に、カソード電極を形成した。
【００６１】
また、図１１のショットキーバリアダイオード（擬似ＪＢＳ構造）は、ＪＢＳ構造を形成する際に、不純物としてＡｌに代えてホウ素（Ｂ）を使用し、さらにアニール処理を、注入された不純物イオンの衝突によりワイドバンドギャップ半導体の結晶構造に生じた欠陥を回復させるが（結晶性回復）、注入された不純物イオンを活性化させない程度の温度（１５００℃未満）で行うことにより、ホウ素イオンの活性化率が５％未満である高抵抗な、擬似的なＪＢＳ構造（Ｂインプラ層）を有するものである。
【００６２】
また、図１２のショットキーバリアダイオード（プレーナ）は、擬似ＪＢＳ構造を形成する工程を行わないこと以外は、図１１のショットキーバリアダイオードと同様の工程を経て作製することができる。
そして、各ショットキーバリアダイオードの閾値電圧Ｖｔｈと、逆方向リーク電流Ｊｒ、オン抵抗Ｒｏｎ・Ａおよび降伏電圧ＶＢとの関係を、図１３〜図１５にそれぞれ示す。また、各特性の具体的な値を、下記表１に示す。
【００６３】
【表１】
【００６４】
図１３〜図１５および表１により、ＪＢＳ構造、プレーナ構造および擬似ＪＢＳ構造のショットキーバリアダイオードでは、オン抵抗Ｒｏｎ・Ａが同程度であると、閾値電圧Ｖｔｈを下げるとリーク電流Ｊｒが上がる傾向にあるが、この実施形態のトレンチ構造のショットキーバリアダイオードでは、閾値電圧Ｖｔｈを下げてもリーク電流Ｊｒを小さい値に維持することが確認できた。
【００６５】
これらの結果、図１（ａ）（ｂ）および図２のショットキーバリアダイオード１では、ショットキーバリアダイオード１全体としての逆方向リーク電流Ｊｒを確実に低減できることが確認できた。すなわち、図１（ａ）（ｂ）および図２の構造を有するショットキーバリアダイオード１では、降伏電圧ＶＢに近い逆方向電圧を印加しても逆方向リーク電流Ｊｒを確実に低減できるので、ワイドバンドギャップ半導体の耐圧性能を十分に活かすことができる。
【００６６】
その結果、閾値電圧Ｖｔｈを０．３Ｖ〜０．７Ｖにし、定格電圧ＶＲにおけるリーク電流Ｊｒを１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２にすることができるので、Ｓｉ−ｐｎダイオードに比べてスイッチング損失を低くできながら、通電損失を、Ｓｉ−ｐｎダイオードと同等もしくはそれ以下に低減することができる。その結果、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路等に用いられるパワーモジュールに組み込むことにより、高耐圧・低損失のパワーモジュールを達成することができる。
【００６７】
しかも、後述する図２０Ｃの工程のように、台形トレンチ１７をドライエッチングで形成する場合、台形トレンチ１７の側壁２２がエッチング時にダメージを受け、当該側壁２２とアノード電極２７との間にショットキー障壁を設計通りに形成できない場合がある。そこで本実施形態のショットキーバリアダイオード１では、エッチング時にハードマスク３５（後述）で覆われて保護された（後述する図２０Ｂの工程）ＳｉＣエピタキシャル層６の表面１２を主としてショットキー界面とし、ダメージを受けた側壁２２にはｐ型層２３を形成している。これにより、台形トレンチ１７の側壁２２を有効利用することができる。また、台形トレンチ１７の側壁２２における電界強度の高い部分に障壁の高いｐｎ接合を形成し、リーク電流Ｊｒを低減することができる。
＜ＳｉＣ−ｐｎダイオード内蔵の効果＞
次に、図１６を参照して、ｐ型層２３にコンタクト部２６を形成して、ＳｉＣエピタキシャル層６にｐｎダイオード２５を内蔵させたときの効果について説明する。
【００６８】
図１６は、内蔵ｐｎ接合部の電流−電圧（Ｉ−Ｖ）曲線を示すグラフである。
図１（ａ）（ｂ）および図２の構造のショットキーバリアダイオードに対して、順方向電圧を１Ｖ〜７Ｖまで変化させながら印加することにより通電試験を行った。そして、印加電圧を１Ｖ〜７Ｖまで変化させたときのショットキーバリアダイオードのｐｎ接合部に流れる電流の変化量を評価した。
【００６９】
一方、ｐ型層２３のコンタクト部２６を形成していないこと以外は、図１（ａ）（ｂ）および図２の構造と同じショットキーバリアダイオードに対して、上記と同様の通電試験を行い、ｐｎ接合部に流れる電流の変化量を評価した。
図１６に示すように、ｐ型層２３にコンタクト部２６が形成されていないｐｎ接合部では、印加電圧が４Ｖを超えるあたりから電流がほとんど増加せずにほぼ一定であった。
【００７０】
これに対し、ｐ型層２３にコンタクト部２６が形成され、ｐｎダイオード２５が内蔵されたショットキーバリアダイオードでは、印加電圧が４Ｖを超えるあたりからの電流の増加割合が、４Ｖ以下までの増加割合に比べて急激に増えていた。
これにより、図１（ａ）（ｂ）および図２において、ショットキーバリアダイオード１に並列に設けられたｐｎダイオード２５にアノード電極２７（ショットキー電極）をオーミック接合させておけば、ショットキーバリアダイオードに大きなサージ電流が流れても、内蔵ｐｎダイオード２５をオンさせて、当該サージ電流の一部を内蔵ｐｎダイオード２５に流すことができることが確認できた。その結果、ショットキーバリアダイオード１に流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオード１の熱破壊を防止することができることが確認できた。
＜２つのショットキー電極（第１電極および第２電極）＞
次に、図１７および図１８を参照して、２つのショットキー電極（第１電極２８および第２電極２９）を設けたことによる逆方向リーク電流Ｊｒおよび閾値電圧Ｖｔｈの低減の効率化について説明する。
【００７１】
図１７は、図９に示す電界強度の分布図の要部拡大図であって、ショットキーバリアダイオードのトレンチ付近を拡大して示している。図１８は、図１７に示すショットキーバリアダイオードの単位セルの表面における電界強度分布を示すグラフである。
前述したように、本実施形態のショットキーバリアダイオード１では、台形トレンチ１７を形成し、さらに台形トレンチ１７の底壁２０および側壁２２にｐ型層２３を形成することにより、単位セル１８の表面１２における電界強度を弱めることができる。したがって、単位セル１８の表面１２に分布する電界強度は、絶対値としては逆方向リーク電流Ｊｒの増加を招くものではないが、単位セル１８の中央部３１と周縁部３０との関係のように、相対的に電界強度が高い部分と低い部分とが存在する場合がある。
【００７２】
具体的には、図１７および図１８に示すように、半導体層の第１部分としての単位セル１８の周縁部３０には０ＭＶ／ｃｍ〜８．０×１０５ＭＶ／ｃｍの電界強度が分布し、半導体層の第２部分としての単位セル１８の中央部３１には８．０×１０５ＭＶ／ｃｍ〜９．０×１０５ＭＶ／ｃｍの電界強度が分布している。逆方向電圧印加時の電界強度分布は、単位セル１８の中央部３１の電界強度（第２電界）が、単位セル１８の周縁部３０の電界強度（第１電界）に比べて高くなっている。
【００７３】
そこで、相対的に高い電界がかかる単位セル１８の中央部３１には、比較的高い電位障壁（たとえば、１．４ｅＶ）を形成するｐ型ポリシリコンなどを第１電極２８としてショットキー接合させる。なお、電極がポリシリコンのような半導体電極の場合には、ショットキー接合に代えて、互いにバンドギャップの異なる半導体同士のヘテロ接合ということがある。
【００７４】
一方、相対的に低い電界がかかる単位セル１８の周縁部３０には、比較的低い電位障壁（たとえば０．７ｅＶ）を形成するアルミニウム（Ａｌ）などを第２電極２９としてショットキー接合させる。
これにより、逆方向電圧印加時に相対的に高い電界がかかる単位セル１８の中央部３１では、第１電極２８（ポリシリコン）とＳｉＣエピタキシャル層６との間の高いショットキー障壁（第２ショットキー障壁）により逆方向リーク電流Ｊｒを抑制することができる。
【００７５】
一方、相対的に低い電界がかかる単位セル１８の周縁部３０では、第２電極２９（アルミニウム）とＳｉＣエピタキシャル層６との間のショットキー障壁の高さを低くしても逆方向リーク電流Ｊｒが当該ショットキー障壁を越えるおそれが少ない。したがって、低いショットキー障壁（第１ショットキー障壁）とすることにより、順方向電圧印加時に低い電圧で優先的に電流を流すことができる。
【００７６】
このように、逆方向電圧印加時における単位セル１８の電界強度の分布に応じてアノード電極２７（ショットキー電極）を適正に選択することにより、逆方向リーク電流Ｊｒおよび閾値電圧Ｖｔｈの低減を効率よく行うことができることが確認された。
＜ＳｉＣエピタキシャル層の不純物濃度＞
次に、図１９を参照して、ＳｉＣ基板２およびＳｉＣエピタキシャル層６の不純物濃度の大きさについて説明する。
【００７７】
図１９は、ＳｉＣ基板およびＳｉＣエピタキシャル層の不純物濃度を説明するための図である。
図１９に示すように、ＳｉＣ基板２およびＳｉＣエピタキシャル層６は、いずれもｎ型不純物を含有するｎ型ＳｉＣからなる。それらの不純物濃度の大小関係は、ＳｉＣ基板２＞バッファ層７＞ドリフト層８〜１０である。
【００７８】
ＳｉＣ基板２の濃度は、たとえば、その厚さ方向に沿って５×１０１８〜５×１０１９ｃｍ−３で一定である。バッファ層７の濃度は、たとえば、その厚さ方向に沿って、１×１０１７〜５×１０１８ｃｍ−３で一定または表面に沿って濃度が薄い。
ドリフト層８〜１０の濃度は、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０それぞれの界面を境に段階的に変化している。つまり、各界面に対して表面１２側の層と裏面１１側の層との間に濃度差がある。
【００７９】
ベースドリフト層８の濃度は、たとえば、その厚さ方向に沿って、５×１０１４〜５×１０１６ｃｍ−３で一定である。なお、ベースドリフト層８の濃度は、図１９の破線で示すように、ＳｉＣエピタキシャル層６の裏面１１から表面へ向かうにしたがって、約３×１０１６ｃｍ−３から約５×１０１５ｃｍ−３まで連続的に減少していてもよい。
低抵抗ドリフト層９の濃度は、ベースドリフト層８の濃度よりも高く、たとえば、その厚さ方向に沿って、５×１０１５〜５×１０１７ｃｍ−３で一定である。なお、低抵抗ドリフト層９の濃度は、図１９の破線で示すように、ＳｉＣエピタキシャル層６の裏面１１から表面へ向かうにしたがって、約３×１０１７ｃｍ−３から約５×１０１５ｃｍ−３まで連続的に減少していてもよい。
【００８０】
表面ドリフト層１０の濃度は、ベースドリフト層８および低抵抗ドリフト層９の濃度よりも低く、たとえば、その厚さ方向に沿って、５×１０１４〜１×１０１６ｃｍ−３で一定である。
図１（ａ）（ｂ）および図２に示すように、ストライプ状の台形トレンチ１７で区画された単位セル１８（ラインセル）では電流を流すことができる領域（電流経路）が台形トレンチ１７のピッチＰの幅に制約されるので、ＳｉＣエピタキシャル層６における単位セル１８を形成する部分の不純物濃度が低いと、単位セル１８の抵抗値が高くなるおそれがある。
【００８１】
そこで図１９に示すように、単位セル１８のベース部を形成する低抵抗ドリフト層９の濃度をベースドリフト層８よりも高くすることにより、電流経路が台形トレンチ１７のピッチＰに制約されていても、比較的高い濃度を有する低抵抗ドリフト層９により単位セル１８の抵抗値の上昇を抑制することができる。その結果、単位セル１８の低抵抗化を図ることができる。
【００８２】
一方、アノード電極２７（ショットキー電極）に接する単位セル１８の表層部には、比較的低い濃度を有する表面ドリフト層１０を設けることにより、逆方向電圧印加時にＳｉＣエピタキシャル層６の表面１２にかかる電界強度を低減することができる。その結果、逆方向リーク電流Ｊｒを一層低減することができる。
＜トレンチおよびｐ型層の形成方法＞
次に、図２０Ａ〜図２０Ｄを参照して、図２に示す台形トレンチ１７を一例として挙げて、台形トレンチ１７およびｐ型層２３の形成方法について説明する。
【００８３】
図２０Ａ〜図２０Ｄは、図２に示すトレンチおよびｐ型層の形成方法を工程順に示す図である。
まず、図２０Ａに示すように、ＳｉＣ基板２の上に、バッファ層７、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０をこの順にエピタキシャル成長させる。
【００８４】
次に、図２０Ｂに示すように、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、ＳｉＣエピタキシャル層６の表面１２にＳｉＯ２からなるハードマスク３５を形成する。ハードマスク３５の厚さは、好ましくは、１μｍ〜３μｍである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク３５をパターニングする。このとき、ハードマスク３５の厚さに対してエッチング量（厚さ）が１〜１．５倍となるようにエッチング条件を設定する。具体的には、ハードマスク３５の厚さが１μｍ〜３μｍである場合には、エッチング量が１μｍ〜４．５μｍとなるように、エッチング条件（ガス種、エッチング温度）を設定する。これにより、ＳｉＣエピタキシャル層６に対するオーバーエッチング量を一般的な量よりも少なくすることができるので、エッチング後のハードマスク３５の開口３６の側壁下部に、ＳｉＣエピタキシャル層６の表面１２に対して角度θ１（１００°〜１７０°＞９０°）で傾斜するエッジ部３７を形成することができる。
【００８５】
次に、図２０Ｃに示すように、当該ハードマスク３５を介して、ＳｉＣエピタキシャル層６を表面１２から最深部が低抵抗ドリフト層９の途中部に達する深さまでドライエッチングすることにより、ストライプ状の台形トレンチ１７を形成する。このときのエッチング条件は、ガス種：Ｏ２＋ＳＦ６＋ＨＢｒ、バイアス：２０Ｗ〜１００Ｗ、装置内圧力：１Ｐａ〜１０Ｐａとする。これにより、底壁２０のエッジ部２４を湾曲する形状に形成することができる。また、ハードマスク３５の開口３６の側壁下部に所定角度θ１のエッジ部３７が形成されているので、台形トレンチ１７の側面２１を、台形トレンチ１７の底面１９に対して角度θ１で傾斜させることができる。
【００８６】
次に、図２０Ｄに示すように、台形トレンチ１７の形成に使用したハードマスク３５を残存させたまま、当該ハードマスク３５を介して、台形トレンチ１７へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７７５℃でアニール処理することにより、ｐ型層２３が形成される。
【００８７】
このような形成方法によれば、台形トレンチ１７の形成時に使用したハードマスク３５を用いてイオン注入するので、ｐ型層２３を形成するにあたって、マスクを形成する工程を増やす必要がない。
また、ハードマスク３５の厚さを適切に調整することにより、設計通りの台形トレンチ１７を精密に形成できるとともに、イオン注入の際には、台形トレンチ１７以外の箇所（たとえば、単位セル１８の頂部）に不純物が注入されることを防止することができる。よって、アノード電極２７とのショットキー接合のためのｎ型の領域を確保することができる。
【００８８】
しかも、台形トレンチ１７では、底壁２０だけでなく側壁２２の全部も台形トレンチ１７の開放端に対して対向することとなる。そのため、台形トレンチ１７を介してｐ型不純物をＳｉＣエピタキシャル層６に注入する場合に、台形トレンチ１７の開放端から台形トレンチ１７内に入射した不純物を、台形トレンチ１７の側壁２２に確実に当てることができる。その結果、ｐ型層２３を容易に形成することができる。
＜トレンチとＳｉＣ結晶構造との関係＞
次に、図２１を参照して、トレンチとＳｉＣ結晶構造との関係について説明する。
【００８９】
図２１は、４Ｈ−ＳｉＣの結晶構造のユニットセルを表した模式図である。
本実施形態のショットキーバリアダイオード１に使用されるＳｉＣには、結晶構造の違いにより、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣなどの種類がある。
これらのうち、４Ｈ−ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのシリコン原子に対して４つの炭素原子が結合している。４つの炭素原子は、シリコン原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つの炭素原子は、１つのシリコン原子が炭素原子に対して［０００１］軸方向に位置し、他の３つの炭素原子がシリコン原子族原子に対して［０００−１］軸側に位置している。
【００９０】
［０００１］軸および［０００−１］軸は六角柱の軸方向に沿い、この［０００１］軸を法線とする面（六角柱の頂面）が（０００１）面（Ｓｉ面）である。一方、［０００−１］軸を法線とする面（六角柱の下面）が（０００−１）面（Ｃ面）である。
［１−１００］軸を法線とする六角柱の側面がそれぞれ（１−１００）面であり、隣り合わない一対の稜線を通り、［１１−２０］軸を法線とする面が（１１−２０）面である。これらは、（０００１）面および（０００−１）面に対して直角な結晶面である。
【００９１】
そして、本実施形態では、（０００１）面を主面とするＳｉＣ基板２を用い、その上に（０００１）面が主面となるようにＳｉＣエピタキシャル層６を成長させることが好ましい。また、台形トレンチ１７は、側面２１の面方位が（１１−２０）面となるように形成されていることが好ましい。
＜トレンチの断面形状の変形例＞
次に、図２２（ａ）〜（ｆ）を参照して、台形トレンチ１７の断面形状の変形例について説明する。
【００９２】
図２２（ａ）〜（ｆ）は、トレンチの断面形状の変形例を示す図であって、図２２（ａ）が第１変形例、図２２（ｂ）が第２変形例、図２２（ｃ）が第３変形例、図２２（ｄ）が第４変形例、図２２（ｅ）が第５変形例、図２２（ｆ）が第６変形例をそれぞれ示す。
台形トレンチ１７では、たとえば、図２２（ａ）に示すように、コンタクト部２６が、ｐ型層２３と同様に、底壁２０からエッジ部２４を経て台形トレンチ１７の開口端に至るまで、台形トレンチ１７の内面全体にわたって形成されていてもよい。
【００９３】
また、図２および図３の説明では、台形トレンチ１７の断面形状として、各台形トレンチ１７の側面２１が底面１９に対して角度θ１（＞９０°）で傾斜する場合のみを例に挙げたが、トレンチの断面形状は、これに限らない。
たとえば、台形トレンチは、側面２１の全部が傾斜している必要はなく、たとえば、図２２（ｂ）（ｃ）の選択的台形トレンチ４１のように、側面３９の一部（側面３９の下部４２）が選択的に台形（テーパ形状）になっており、側面３９の他の部分（側面３９の上部４３）は、底面１９に対して９０°の角度を形成していてもよい。この場合、ｐ型層２３は、選択的台形トレンチ４１の底壁２０からエッジ部２４を経て側面３９の下部４２（台形部）のみに形成されている。また、コンタクト部２６は、図２２（ｂ）に示すように、選択的台形トレンチ４１の底壁２０のみに形成されていてもよいし、図２２（ｃ）に示すように、ｐ型層２３と同様に、選択的台形トレンチ４１の底壁２０からエッジ部２４を経て側面３９の下部４２の上端に至るまで形成されていてもよい。
【００９４】
そして、図２２（ｂ）（ｃ）の構造においても、側面３９の下部４２が選択的台形トレンチ４１の開放端に対して対向することとなるので、ｐ型層２３を容易に形成することができる。
また、図２２（ｂ）の選択的台形トレンチ４１は、たとえば、図２３Ａ〜図２３Ｄに示す工程により形成することができる。
【００９５】
具体的には、まず、図２３Ａに示すように、ＳｉＣ基板２の上に、バッファ層７、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０をこの順にエピタキシャル成長させる。
次に、図２３Ｂに示すように、たとえばＣＶＤ法により、ＳｉＣエピタキシャル層６の表面１２にＳｉＯ２からなるハードマスク３８を形成する。ハードマスク３８の厚さは、好ましくは、１μｍ〜３μｍである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク３８をパターニングする。このとき、ハードマスク３８の厚さに対してエッチング量（厚さ）が１．５〜２倍となるようにエッチング条件を設定する。具体的には、ハードマスク３８の厚さが１μｍ〜３μｍである場合には、エッチング量が１．５μｍ〜６μｍとなるように、エッチング条件（ガス種、エッチング温度）を設定する。このエッチング条件は、図２０Ｂの工程でハードマスク３５をエッチングしたときに設定されたオーバーエッチング量よりも多いオーバーエッチング量を設定する条件である。これにより、エッチング後のハードマスク３８の開口４０の側壁下部に、ＳｉＣエピタキシャル層６の表面１２に対して角度θ１（９１°〜１００°＞９０°）で傾斜し、エッジ部３７（図２０Ｂ参照）よりも小さいエッジ部４４を形成することができる。
【００９６】
次に、図２３Ｃに示すように、当該ハードマスク３８を介して、ＳｉＣエピタキシャル層６を表面１２から最深部が低抵抗ドリフト層９の途中部に達する深さまでドライエッチングすることにより、ストライプ状の選択的台形トレンチ４１を形成する。このときのエッチング条件は、ガス種：Ｏ２＋ＳＦ６＋ＨＢｒ、バイアス：２０Ｗ〜１００Ｗ、装置内圧力：１Ｐａ〜１０Ｐａとする。これにより、底壁２０のエッジ部２４を湾曲する形状に形成することができる。また、ハードマスク３８の開口４０の側壁下部にエッジ部３７よりも小さいエッジ部４４が形成されているので、選択的台形トレンチ４１の側面３９の下部４２のみを底面１９に対して角度θ１で傾斜させ、側面３９の上部４３を底面１９に対して９０°（垂直）にすることができる。
【００９７】
次に、図２３Ｄに示すように、選択的台形トレンチ４１の形成に使用したハードマスク３８を残存させたまま、当該ハードマスク３８を介して、選択的台形トレンチ４１へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７７５℃でアニール処理することにより、ｐ型層２３が形成される。
【００９８】
また、トレンチは、側壁２２が傾斜している必要はなく、たとえば、図２２（ｄ）（ｅ）（ｆ）のＵ字トレンチ４５のように、底面１９に対して側面２１が９０°（垂直）であってもよい。この場合、ｐ型層２３は、図２２（ｄ）（ｅ）に示すように、Ｕ字トレンチ４５の底壁２０からエッジ部２４を経てＵ字トレンチ４５の開口端に至るまで形成されていてもよいし、図２２（ｆ）に示すように、Ｕ字トレンチ４５の底壁２０およびエッジ部２４のみに形成されていてもよい。また、コンタクト部２６は、図２２（ｄ）（ｆ）に示すように、Ｕ字トレンチ４５の底壁２０のみに形成されていてもよいし、図２２（ｅ）に示すように、ｐ型層２３と同様に、Ｕ字トレンチ４５の底壁２０からエッジ部２４を経てＵ字トレンチ４５の開口端に至るまで形成されていてもよい。
【００９９】
図２２（ｄ）のＵ字トレンチ４５は、たとえば、図２４Ａ〜図２４Ｇに示す工程により形成することができる。
まず、図２４Ａに示すように、ＳｉＣ基板２の上に、バッファ層７、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０をこの順にエピタキシャル成長させる。
【０１００】
次に、図２４Ｂに示すように、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、ＳｉＣエピタキシャル層６の表面１２にＳｉＯ２からなるハードマスク４６を形成する。ハードマスク４６の厚さは、好ましくは、１μｍ〜３μｍである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク４６をパターニングする。このとき、ハードマスク４６の厚さに対してエッチング量（厚さ）が２〜３倍となるようにエッチング条件を設定する。具体的には、ハードマスク４６の厚さが１μｍ〜３μｍである場合には、エッチング量が２μｍ〜６μｍとなるように、エッチング条件（ガス種、エッチング温度）を設定する。このエッチング条件は、図２３Ｂの工程でハードマスク３８をエッチングしたときに設定されたオーバーエッチング量よりも多いオーバーエッチング量を設定する条件である。これにより、エッチング後のハードマスク４６の開口４７の側壁下部を、ＳｉＣエピタキシャル層６の表面１２に対して９０°（垂直）に形成することができる。
【０１０１】
次に、図２４Ｃに示すように、パターニングされたハードマスク４６を介して、ＳｉＣエピタキシャル層６の表面へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７７５℃でアニール処理することにより、ｐ型層４８が形成される。
【０１０２】
次に、図２４Ｄに示すように、ｐ型層４８の形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、ＳｉＣエピタキシャル層６を表面１２からｐ型層４８の底部を貫通する深さまでドライエッチングすることにより、ストライプ状の中間トレンチ５３を形成する。中間トレンチ５３の側壁には、ｐ型層４８の残部（側部）が残存することとなる。
【０１０３】
次に、図２４Ｅに示すように、中間トレンチ５３形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、中間トレンチ５３へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７７５℃でアニール処理することにより、注入された不純物とｐ型層４８の不純物とが混ざり合って、ｐ型層５４が形成される。
【０１０４】
次に、図２４Ｆに示すように、ｐ型層５４の形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、ＳｉＣエピタキシャル層６を表面１２からｐ型層５４の底部を貫通する深さまでドライエッチングすることにより、ストライプ状のＵ字トレンチ４５を形成する。Ｕ字トレンチ４５の側壁２２には、ｐ型層５４の残部（側部）が残存することとなる。
【０１０５】
次に、図２４Ｇに示すように、Ｕ字トレンチ４５の形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、Ｕ字トレンチ４５へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７７５℃でアニール処理することにより、注入された不純物とｐ型層５４の不純物とが混ざり合って、ｐ型層２３が形成される。
【０１０６】
このように、ＳｉＣエピタキシャル層６の表面１２へ向かってイオン注入することにより、表面１２から所定の深さを有するｐ型層４８，５４を形成する工程と、当該ｐ型層４８，５４の底部を貫通するトレンチ５３，４５を形成するとともに、前記ｐ型層４８，５４の側部を当該トレンチ５３，４５の側壁に残存させる工程とを繰り返すことにより、Ｕ字トレンチ４５の側面２１が底面１９に対して垂直であっても、Ｕ字トレンチ４５の側壁２２にｐ型層２３を確実に形成することができる。なお、イオン注入およびトレンチ形成の繰り返しは、２回に限らず、３回、４回、それ以上であってもよい。
【０１０７】
また、ｐ型層４８，５４およびトレンチ５３，４５の形成時に使用したハードマスク４６を連続して用いてイオン注入するので、ｐ型層２３を形成するにあたって、マスクを形成する工程を増やす必要がない。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、本発明の一例として、ＳｉＣエピタキシャル層６にトレンチが形成されたショットキーバリアダイオードのバリエーションを示したが、本発明は、トレンチが形成されているものに限らず、閾値電圧Ｖｔｈが０．３Ｖ〜０．７Ｖであり、定格電圧ＶＲにおけるリーク電流Ｊｒが１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２である半導体装置であれば、その形状は特に制限されるものではない。たとえば、前述のＪＢＳ構造、プレーナ構造および擬似ＪＢＳ構造であってもよい。
【０１０８】
また、前述のショットキーバリアダイオード１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ショットキーバリアダイオード１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、エピタキシャル層は、ＳｉＣからなるエピタキシャル層に限らず、ＳｉＣ以外のワイドバンドギャップ半導体、たとえば絶縁破壊電界が２ＭＶ／ｃｍよりも大きい半導体であって、具体的には、ＧａＮ（絶縁破壊電界が約３ＭＶ／ｃｍであり、バンドギャップの幅が約３．４２ｅＶ）、ダイヤモンド（絶縁破壊電界が約８ＭＶ／ｃｍであり、バンドギャップの幅が約５．４７ｅＶ）などであってもよい。
【０１０９】
また、トレンチの平面形状は、ストライプ状である必要はなく、たとえば、図２５に示すような格子トレンチ５５であってよい。この場合、単位セル５６は、格子トレンチ５５の各窓部分に直方体形状に形成されることとなる。また、格子トレンチ５５は、側面の面方位が（１１−２０）面および（１−１００）面となるように形成されていることが好ましい。
【０１１０】
また、トレンチの内面（底面および側面）の一部または全部に絶縁膜が形成されていてもよい。たとえば、図２６〜図３０では、台形トレンチ１７の側面２１および底面１９の一部または全部に、絶縁膜５７〜６１がそれぞれ形成されている。
具体的には、図２６の絶縁膜５７は、その上面がＳｉＣエピタキシャル層６の表面１２と面一になるように、台形トレンチ１７の底面１９から台形トレンチ１７の開口端まで埋め込まれており、底面１９および側面２１の全面に接している。
【０１１１】
図２７の絶縁膜５８は、台形トレンチ１７の底面１９から、台形トレンチ１７の深さ方向中間部まで埋め込まれており、底面１９の全面および側面２１の一部に接している。
図２８の絶縁膜５９は、台形トレンチ１７の内部に空間を残すように、底壁２０からエッジ部２４を経て台形トレンチ１７の開口端に至る薄膜状に形成されている。これにより、台形トレンチ１７の底面１９および側面２１の全面に接している。
【０１１２】
図２９の絶縁膜６０は、台形トレンチ１７の内部に空間を残すように、底壁２０からエッジ部２４を経て台形トレンチ１７の開口端の周縁部３０を表面１２側から覆う薄膜状に形成されている。これにより、台形トレンチ１７の底面１９および側面２１の全面に接している。
図３０の絶縁膜６１は、台形トレンチ１７の内部に空間を残すように、底壁２０からエッジ部２４を経て、側面２１における台形トレンチ１７の深さ方向中間部に至る薄膜状に形成されている。これにより、台形トレンチ１７の底面１９の全面および側面２１の一部に接している。
【０１１３】
このように、台形トレンチ１７の側面２１および底面１９の一部または全部に、絶縁膜５７〜６１をそれぞれ形成することにより、容量を小さくすることができるので、スイッチング速度を高速化することができる。
さらに図３１の例においては、ｎ型の表面ドリフト層１０の一部をｐ型化したｐ型表面層１０´に置き換え、当該ｐ型表面層１０´にアノード電極２７を接触させることにより、ｐ型表面層１０´およびｎ型ＳｉＣエピタキシャル層６（低抵抗ドリフト層９）によって構成されるｐｎダイオード６２を設けることができる。これにより、図１６で示したｐｎダイオード２５と同様の効果を得ることができる。また、図３２の例においては、ｐ型層２３が台形トレンチ１７の深さ方向中間部までしか形成されておらず、当該ｐ型層２３は、絶縁膜５８によって覆い隠されている。この場合でも図３１と同様に、ｎ型の表面ドリフト層１０の一部をｐ型化したｐ型表面層１０´に置き換え、当該ｐ型表面層１０´にアノード電極２７を接触させることにより、ｐｎダイオード６２を設けることができる。
【０１１４】
また、アノード電極としては、たとえば、前述のアルミニウム、ポリシリコンの他、たとえば、モリブデン（Ｍｏ）、チタン（Ｔｉ）などを使用することにより、ＳｉＣエピタキシャル層６に対してショットキー接合（ヘテロ接合）させることができる。
また、ｐ型層２３を形成するためのｐ型不純物としては、たとえば、Ａｌ（アルミニウム）などを使用することもできる。
【０１１５】
また、ｐ型層２３は、形成されていなくてもよい。
本発明の半導体装置（半導体パワーデバイス）は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
【０１１６】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【０１１７】
１ ショットキーバリアダイオード
２ ＳｉＣ基板
６ ＳｉＣエピタキシャル層
７ バッファ層
８ ベースドリフト層
９ 低抵抗ドリフト層
１０ 表面ドリフト層
１１ （ＳｉＣエピタキシャル層の）裏面
１２ （ＳｉＣエピタキシャル層の）表面
１７ 台形トレンチ
１８ 単位セル
１９ （トレンチの）底面
２０ （トレンチの）底壁
２１ （トレンチの）側面
２２ （トレンチの）側壁
２３ ｐ型層
２４ エッジ部
２５ ｐｎダイオード
２６ コンタクト部
２７ アノード電極
２８ 第１電極
２９ 第２電極
３０ （単位セルの）周縁部
３１ （単位セルの）中央部
４１ 選択的台形トレンチ
４２ （選択的台形トレンチの）側面の下部
４３ （選択的台形トレンチの）側面の上部
４５ Ｕ字トレンチ
５５ 格子トレンチ
５６ 単位セル
【技術分野】
【０００１】
本発明は、ワイドバンドギャップ半導体からなるショットキーバリアダイオードを備える半導体装置に関する。
【背景技術】
【０００２】
従来、モータ制御システム、電力変換システムなど、各種パワーエレクトロニクス分野におけるシステムに主として使用される半導体装置（半導体パワーデバイス）が注目されている。
たとえば、特許文献１の図１は、ＳｉＣが採用されたショットキーバリアダイオードを開示している。当該ショットキーバリアダイオードは、ｎ型４Ｈ−ＳｉＣバルク基板と、バルク基板上に成長したｎ型のエピタキシャル層と、エピタキシャル層の表面に形成され、エピタキシャル層の表面を部分的に露出させる酸化膜と、酸化膜の開口内に形成され、エピタキシャル層に対してショットキー接合するショットキー電極とを備えている。
【０００３】
また、特許文献１の図８は、ＳｉＣが採用された縦型ＭＩＳ電界効果トランジスタを開示している。当該縦型ＭＩＳ電界効果トランジスタは、ｎ型４Ｈ−ＳｉＣバルク基板と、バルク基板上に成長したｎ型のエピタキシャル層と、エピタキシャル層の表層部に形成されたｎ型不純物領域（ソース領域）と、当該ｎ型不純物領域の両サイドに隣接して形成されたｐ型ウェル領域と、エピタキシャル層の表面に形成されたゲート酸化膜と、ゲート酸化膜を介してｐ型ウェル領域に対向するゲート電極とを備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−７９３３９号公報
【特許文献２】特開２０１１−９７９７号公報
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、ワイドバンドギャップ半導体からなる第１導電型の半導体層と、前記半導体層の表面に接するように形成されたショットキー電極とを含み、閾値電圧Ｖｔｈが０．３Ｖ〜０．７Ｖであり、定格電圧ＶＲにおけるリーク電流Ｊｒが１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２である。
この構成によれば、閾値電圧Ｖｔｈが０．３Ｖ〜０．７Ｖであり、定格電圧ＶＲにおけるリーク電流Ｊｒが１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２であるため、Ｓｉ−ｐｎダイオードに比べてスイッチング損失を低くできながら、通電損失を、Ｓｉ−ｐｎダイオードと同等もしくはそれ以下に低減することができる。その結果、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路等に用いられるパワーモジュールに組み込むことにより、高耐圧・低損失のパワーモジュールを達成することができる。
【０００６】
また、前記半導体装置の降伏電圧ＶＢが７００Ｖ以上である場合、前記半導体装置の前記定格電圧ＶＲは、当該７００Ｖ以上の降伏電圧ＶＢの５０〜９０％であることが好ましい。
また、前記半導体装置のオン抵抗Ｒｏｎ・Ａが０．３ｍΩ・ｃｍ２〜３ｍΩ・ｃｍ２であることが好ましい。
【０００７】
そして、半導体装置の閾値電圧Ｖｔｈを０．３Ｖ〜０．７Ｖ、定格電圧ＶＲにおけるリーク電流Ｊｒを１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２にするには、たとえば、前記半導体層の前記表面側に、側壁および底壁を有するトレンチが形成し、前記トレンチの前記底壁のエッジ部が、下記式（１）を満たす曲率半径Ｒを有することが好ましい。
０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）
（ただし、式（１）において、Ｌはトレンチの幅方向に沿って対向するエッジ部間の直線距離を示している。）
ワイドバンドギャップ半導体は、シリコンに比べて非常に高い降伏電圧ＶＢを有しており、そのようなワイドバンドギャップ半導体を用いた半導体装置は、高い耐圧性能を発揮することができる。これは、ワイドバンドギャップ半導体が、シリコンに比べて絶縁破壊電界強度が非常に高いことに由来する。そのため、ショットキーバリアダイオード構造を用いて比較的高い定格電圧ＶＲのデバイスの設計が可能である。
【０００８】
したがって、そのようなショットキーバリアダイオードでは比較的高い電圧を扱うことが可能であるが、ショットキーバリアダイオードに高い逆方向電圧が印加されると、ダイオードがブレークダウンしなくても、ワイドバンドギャップ半導体には高い電界がかかることとなる。そのため、ショットキーバリアダイオードの閾値電圧Ｖｔｈを低減するために、ショットキー電極とワイドバンドギャップ半導体との間のショットキー障壁の高さ（バリアハイト）を低くすると、ワイドバンドギャップ半導体とショットキー界面の電界強度が強いため、逆方向電圧印加時に当該ショットキー障壁を越えて流れるリーク電流Ｊｒ（逆方向リーク電流）が増加する。
【０００９】
逆方向リーク電流Ｊｒの増加を防止する観点から、ワイドバンドギャップ半導体を用いたショットキーバリアダイオードでは、高い逆方向電圧が印加されないようにし、さらにバリアハイトをある程度高く必要がある。その結果、高い逆方向電圧が印加されても、ブレークダウンを防止できるというワイドバンドギャップ半導体の耐圧性能を活かしきれないという不具合がある。
【００１０】
ここで、逆方向電圧が印加されたときの電界強度の分布を考えてみる。まず、トレンチが形成されていないワイドバンドギャップ半導体からなる半導体層（たとえば、ｎ型）に逆方向電圧が印加されると、通常、半導体層の裏面から表面に向かうにしたがって電界強度が強くなり、半導体層の表面で最大となる。
したがって、このような構造の半導体層の表面にショットキー電極をショットキー接合させ、当該ショットキー電極と半導体層との間のショットキー障壁の高さ（バリアハイト）を低くしたショットキーバリアダイオードでは、降伏電圧ＶＢに近い逆方向電圧が印加されると、半導体層の表面での電界強度が強いため、当該ショットキー障壁を越えて流れる逆方向リーク電流Ｊｒを低減することは困難である。
【００１１】
そこで、半導体層にトレンチを形成し、半導体層における電界集中部分（リーク電流の発生源）をトレンチの底部にシフトさせることが考えられるが、その場合、トレンチの底壁のエッジ部に電界が集中するので、エッジ部が鋭利な形状であると、十分な耐圧を得ることができないという問題が生じる。
そこで、本発明によれば、トレンチの底壁のエッジ部の曲率半径Ｒを０．０１Ｌ＜Ｒ＜１０Ｌを満たすようにすることにより、トレンチの底壁のエッジ部に集中する電界を緩和して、耐圧を向上させることができる。むろん、半導体層の表面側にトレンチが形成されているので、半導体層の表面における電界強度を弱めることができる。これにより、半導体層の表面に接するショットキー電極と半導体層との間のバリアハイトを低くし、降伏電圧に近い逆方向電圧が印加されても、逆方向リーク電流Ｊｒを１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２にすることができる。その結果、逆方向リーク電流Ｊｒを低減できながら、バリアハイトを低くして閾値電圧Ｖｔｈを０．３Ｖ〜０．７Ｖにすることができる。
【００１２】
本発明の半導体装置では、前記半導体層は、前記トレンチの前記底壁、および当該底壁の前記エッジ部に選択的に形成された第２導電型の電界緩和部を含むことが好ましい。
すなわち、本発明ではさらに、トレンチの底壁および底壁のエッジ部に第２導電型（たとえば、ｐ型）の電界緩和部が形成されていることが好ましい。これにより、半導体装置全体としての逆方向リーク電流Ｊｒをさらに低減することができる。すなわち、降伏電圧ＶＢに近い逆方向電圧を印加しても逆方向リーク電流Ｊｒをさらに低減できるので、ワイドバンドギャップ半導体の耐圧性能を十分に活かすことができる。
【００１３】
この場合、前記電界緩和部は、前記トレンチの前記底壁の前記エッジ部と前記トレンチ前記側壁との間に跨って形成されていることが、さらに好ましく、前記トレンチの前記側壁に沿って前記トレンチの開口端に至るように形成されていることが、とりわけ好ましい。
なお、本発明においてショットキー電極とは、半導体層との間にショットキー障壁を形成する金属電極、半導体層のバンドギャップとは異なるバンドギャップを有する異種半導体からなり、半導体層に対してヘテロ接合（バンドギャップ差を利用して半導体層との間に電位障壁を形成する接合）する半導体電極のいずれをも含む概念である。以下、この項においては、ショットキー接合およびヘテロ接合を総称して「ショットキー接合」とし、ショットキー障壁およびヘテロ接合により形成される電位障壁（ヘテロ障壁）を総称して「ショットキー障壁」とし、金属電極および半導体電極を総称して「ショットキー電極」とする。
【００１４】
また、前記トレンチは、平面形状の前記底壁および当該平面形状の底壁に対して９０°を超える角度で傾斜した前記側壁を有するテーパトレンチを含むことが好ましい。
テーパトレンチであれば、側壁が底壁に対して９０°で直角に立つ場合よりも、半導体装置の耐圧を一層向上させることができる。
さらに、テーパトレンチでは、底壁だけでなく、側壁の全部または一部もトレンチの開放端に対して対向することとなる。そのため、たとえばトレンチを介して第２導電型不純物を半導体層に注入する場合に、トレンチの開放端からトレンチ内に入射した不純物を、トレンチの側壁に確実に当てることができる。その結果、前述の電界緩和部を容易に形成することができる。
【００１５】
なお、テーパトレンチとは、側壁の全部が底壁に対して９０°を超える角度で傾斜しているトレンチ、側壁の一部（たとえば、トレンチのエッジ部を形成する部分）が底壁に対して９０°を超える角度で傾斜しているトレンチのいずれをも含む概念である。
また、本発明の半導体装置では、前記ショットキー電極が、前記トレンチに埋め込まれるように形成されており、前記電界緩和部は、前記トレンチの底面を形成する部分に、前記トレンチに埋め込まれた前記ショットキー電極との間にオーミック接合を形成するコンタクト部を有することが好ましい。
【００１６】
この構成により、電界緩和部（第２導電型）と半導体層（第１導電型）とのｐｎ接合を有するｐｎダイオードに対してショットキー電極をオーミック接合させることができる。このｐｎダイオードは、ショットキー電極と半導体層とのショットキー接合を有するショットキーバリアダイオード（ヘテロダイオード）に対して並列に設けられる。これにより、半導体装置にサージ電流が流れても、当該サージ電流の一部を内蔵ｐｎダイオードに流すことができる。その結果、ショットキーバリアダイオードに流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオードの熱破壊を防止することができる。
【００１７】
また、本発明の半導体装置では、前記半導体層が、逆方向電圧印加時に第１電界がかかる第１導電型の第１部分および当該第１電界に対して相対的に高い第２電界がかかる第１導電型の第２部分を、前記電界緩和部とは異なる部分に有している場合、前記ショットキー電極は、前記第１部分との間に第１ショットキー障壁を形成する第１電極と、前記第２部分との間に前記第１ショットキー障壁に対して相対的に高い第２ショットキー障壁を形成する第２電極とを含むことが好ましい。
【００１８】
本発明では、半導体層の第１部分と第２部分との関係のように、相対的に電界強度が高い部分と低い部分とが存在する場合がある。
そこで上記のように、逆方向電圧印加時における半導体層の電界分布に応じてショットキー電極を適正に選択しておけば、逆方向電圧印加時に相対的に高い第２電界がかかる第２部分では、比較的高い第２ショットキー障壁によりリーク電流を抑制することができる。一方、相対的に低い第１電界がかかる第１部分では、ショットキー障壁の高さを低くしても逆方向リーク電流が当該ショットキー障壁を越えるおそれが少ないので、比較的低い第１ショットキー障壁とすることにより、順方向電圧印加時に低い電圧で優先的に電流を流すことができる。よって、この構成により、逆方向リーク電流Ｊｒおよび閾値電圧Ｖｔｈの低減を効率よく行うことができる。
【００１９】
そして、たとえば、前記電界緩和部が、前記トレンチの開口端に至るように形成されている場合、前記半導体層の第１部分は、前記半導体層の表層部における前記トレンチの前記開口端の周縁部に形成され、前記半導体層の第２部分は、前記半導体層の前記表層部において前記周縁部と隣り合う部分に形成される。
また、本発明の半導体装置では、前記半導体層が、第１不純物濃度を有するベースドリフト層と、前記ベースドリフト層上に形成され、前記第１不純物濃度に対して相対的に高い第２不純物濃度を有する低抵抗ドリフト層とを含む場合、前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成され、前記半導体層の一部を単位セルとして区画していることが好ましい。
【００２０】
トレンチで区画された単位セルでは電流を流すことができる領域（電流経路）が制約されるので、半導体層における単位セルを形成する部分の不純物濃度が低いと、単位セルの抵抗値が高くなるおそれがある。そこで上記のように、最深部が低抵抗ドリフト層に達するようにトレンチを形成することにより、単位セルの全部もしくは一部を低抵抗ドリフト層で形成することができる。そのため、当該低抵抗ドリフト層が形成された部分では、電流経路がたとえ狭められても、比較的高い第２不純物濃度を有する低抵抗ドリフト層により抵抗値の上昇を抑制することができる。その結果、単位セルの低抵抗化を図ることができる。
【００２１】
また、前記ベースドリフト層の前記第１不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって減少していてもよい。また、前記低抵抗ドリフト層の前記第２不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって一定であってもよいし、前記半導体層の前記裏面から前記表面へ向かうにしたがって減少していてもよい。
【００２２】
また、前記半導体層は、前記低抵抗ドリフト層上に形成され、前記第２不純物濃度に対して相対的に低い第３不純物濃度を有する表面ドリフト層をさらに含むことが好ましい。
この構成により、半導体層の表層部の不純物濃度を小さくすることができるので、逆方向電圧印加時に半導体層の表層部にかかる電界強度を低減することができる。その結果、逆方向リーク電流Ｊｒを一層低減することができる。
【００２３】
また、前記半導体層は、基板と、前記基板上に形成され、前記第１不純物濃度に対して相対的に高い第４不純物濃度を有するバッファ層とをさらに含んでいてもよい。
また、前記トレンチは、ストライプ状に形成されたストライプトレンチを含んでいてもよく、格子状に形成された格子トレンチを含んでいてもよい。
また、前記半導体装置のチップサイズは、０．５ｍｍ／□〜２０ｍｍ／□であってもよい。
【００２４】
また、ワイドバンドギャップ半導体（バンドギャップが２ｅＶ以上）は、たとえば絶縁破壊電界が１ＭＶ／ｃｍよりも大きい半導体であって、具体的には、ＳｉＣ（たとえば、４Ｈ−ＳｉＣ 絶縁破壊電界が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶ）、ＧａＮ（絶縁破壊電界が約３ＭＶ／ｃｍであり、バンドギャップの幅が約３．４２ｅＶ）、ダイヤモンド（絶縁破壊電界が約８ＭＶ／ｃｍであり、バンドギャップの幅が約５．４７ｅＶ）などである。
【図面の簡単な説明】
【００２５】
【図１】図１（ａ）（ｂ）は、本発明の一実施形態に係るショットキーバリアダイオードの模式的な平面図であって、図１（ａ）が全体図、図１（ｂ）が要部拡大図である。
【図２】図２は、図１（ａ）（ｂ）に示すショットキーバリアダイオードの断面図であって、図１（ｂ）の切断線Ａ−Ａでの切断面を示す。
【図３】図３は、図２のトレンチの拡大図である。
【図４】図４は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、トレンチ構造なしの場合を示す。
【図５】図５は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、矩形トレンチ構造ありの場合を示す。
【図６】図６は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、Ｕ字トレンチ構造ありの場合を示す。
【図７】図７は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、台形トレンチ構造ありの場合を示す。
【図８】図８は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、台形トレンチ構造＋底壁ｐ型層ありの場合を示す。
【図９】図９は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、台形トレンチ構造＋側壁ｐ型層ありの場合を示す。
【図１０】図１０は、ＪＢＳ構造を有するショットキーバリアダイオードの模式的な断面図である。
【図１１】図１１は、擬似ＪＢＳ構造を有するショットキーバリアダイオードの模式的な断面図である。
【図１２】図１２は、プレーナ構造を有するショットキーバリアダイオードの模式的な断面図である。
【図１３】図１３は、各ショットキーバリアダイオードの閾値電圧Ｖｔｈとリーク電流Ｊｒとの関係を示すグラフである。
【図１４】図１４は、各ショットキーバリアダイオードの閾値電圧Ｖｔｈとオン抵抗Ｒｏｎとの関係を示すグラフである。
【図１５】図１５は、各ショットキーバリアダイオードの閾値電圧Ｖｔｈと降伏電圧ＶＢとの関係を示すグラフである。
【図１６】図１６は、内蔵ｐｎ接合部の電流−電圧（Ｉ−Ｖ）曲線を示すグラフである。
【図１７】図１７は、図９に示す電界強度の分布図の要部拡大図であって、ショットキーバリアダイオードのトレンチ付近を拡大して示している。
【図１８】図１８は、図１７に示すショットキーバリアダイオードの単位セルの表面における電界強度分布を示すグラフである。
【図１９】図１９は、ＳｉＣ基板およびＳｉＣエピタキシャル層の不純物濃度を説明するための図である。
【図２０Ａ】図２０Ａは、図２に示すトレンチおよびｐ型層の形成方法を示す図である。
【図２０Ｂ】図２０Ｂは、図２０Ａの次の工程を示す図である。
【図２０Ｃ】図２０Ｃは、図２０Ｂの次の工程を示す図である。
【図２０Ｄ】図２０Ｄは、図２０Ｃの次の工程を示す図である。
【図２１】図２１は、４Ｈ−ＳｉＣの結晶構造のユニットセルを表した模式図である。
【図２２】図２２（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は、トレンチの断面形状の変形例を示す図であって、図２２（ａ）が第１変形例、図２２（ｂ）が第２変形例、図２２（ｃ）が第３変形例、図２２（ｄ）が第４変形例、図２２（ｅ）が第５変形例、図２２（ｆ）が第６変形例をそれぞれ示す。
【図２３Ａ】図２３Ａは、図２２（ａ）に示すトレンチおよびｐ型層の形成方法を示す図である。
【図２３Ｂ】図２３Ｂは、図２３Ａの次の工程を示す図である。
【図２３Ｃ】図２３Ｃは、図２３Ｂの次の工程を示す図である。
【図２３Ｄ】図２３Ｄは、図２３Ｃの次の工程を示す図である。
【図２４Ａ】図２４Ａは、図２２（ｂ）に示すトレンチおよびｐ型層の形成方法を示す図である。
【図２４Ｂ】図２４Ｂは、図２４Ａの次の工程を示す図である。
【図２４Ｃ】図２４Ｃは、図２４Ｂの次の工程を示す図である。
【図２４Ｄ】図２４Ｄは、図２４Ｃの次の工程を示す図である。
【図２４Ｅ】図２４Ｅは、図２４Ｄの次の工程を示す図である。
【図２４Ｆ】図２４Ｆは、図２４Ｅの次の工程を示す図である。
【図２４Ｇ】図２４Ｇは、図２４Ｆの次の工程を示す図である。
【図２５】図２５は、トレンチの平面形状の変形例を示す図である。
【図２６】図２６は、トレンチの表面に絶縁膜が形成された例（第１形態）を示す図である。
【図２７】図２７は、トレンチの表面に絶縁膜が形成された例（第２形態）を示す図である。
【図２８】図２８は、トレンチの表面に絶縁膜が形成された例（第３形態）を示す図である。
【図２９】図２９は、トレンチの表面に絶縁膜が形成された例（第４形態）を示す図である。
【図３０】図３０は、トレンチの表面に絶縁膜が形成された例（第５形態）を示す図である。
【図３１】図３１は、トレンチの表面に絶縁膜が形成された例（第６形態）を示す図である。
【図３２】図３２は、トレンチの表面に絶縁膜が形成された例（第７形態）を示す図である。
【発明を実施するための形態】
【００２６】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
＜ショットキーバリアダイオードの全体構成＞
図１（ａ）（ｂ）は、本発明の一実施形態に係るショットキーバリアダイオードの模式的な平面図であって、図１（ａ）が全体図、図１（ｂ）が要部拡大図である。図２は、図１（ａ）（ｂ）に示すショットキーバリアダイオードの断面図であって、図１（ｂ）の切断線Ａ−Ａでの切断面を示す。図３は、図２のトレンチの拡大図である。
【００２７】
半導体装置としてのショットキーバリアダイオード１は、４Ｈ−ＳｉＣ（絶縁破壊電界が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶのワイドバンドギャップ半導体）が採用されたショットキーバリアダイオードであり、たとえば、平面視正方形のチップ状である。チップ状のショットキーバリアダイオード１は、図１（ａ）の紙面における上下左右方向の長さがそれぞれ０．５ｍｍ〜２０ｍｍである。すなわち、ショットキーバリアダイオード１のチップサイズは、たとえば、０．５ｍｍ／□〜２０ｍｍ／□である。
【００２８】
ショットキーバリアダイオード１は、ｎ＋型のＳｉＣ基板２を備えている。ＳｉＣ基板２の厚さは、たとえば、５０μｍ〜６００μｍである。なお、ｎ型不純物としては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）などを使用できる。
ＳｉＣ基板２の裏面３には、その全域を覆うようにオーミック電極としてのカソード電極４が形成されている。カソード電極４は、ｎ型のＳｉＣとオーミック接触する金属（たとえば、Ｔｉ／Ｎｉ／Ａｇ）からなる。
【００２９】
ＳｉＣ基板２の表面５には、半導体層としてのｎ型ＳｉＣエピタキシャル層６が形成されている。
ＳｉＣエピタキシャル層６は、バッファ層７と、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０の３層構造のドリフト層とがＳｉＣ基板２の表面５からこの順に積層されて形成された構造を有している。バッファ層７は、ＳｉＣエピタキシャル層６の裏面１１を形成しており、ＳｉＣ基板２の表面５に接している。一方、表面ドリフト層１０は、ＳｉＣエピタキシャル層６の表面１２を形成している。
【００３０】
ＳｉＣエピタキシャル層６の総厚さＴは、たとえば、３μｍ〜１００μｍである。また、バッファ層７の厚さｔ１は、たとえば、０．１μｍ〜１μｍである。ベースドリフト層８の厚さｔ２は、たとえば、２μｍ〜１００μｍである。低抵抗ドリフト層９の厚さｔ３は、たとえば、１μｍ〜３μｍである。表面ドリフト層１０の厚さｔ４は、たとえば、０．２μｍ〜０．５μｍである。
【００３１】
ＳｉＣエピタキシャル層６の表面１２には、ＳｉＣエピタキシャル層６の一部をアクティブ領域１３（たとえば、アクティブサイズが０．１ｍｍ２〜４００ｍｍ２）として露出させる開口１４を有し、当該アクティブ領域１３を取り囲むフィールド領域１５を覆うフィールド絶縁膜１６が形成されている。フィールド絶縁膜１６は、たとえば、ＳｉＯ２（酸化シリコン）からなる。また、フィールド絶縁膜１６の厚さは、たとえば、０．５μｍ〜３μｍである。
【００３２】
アクティブ領域１３においてＳｉＣエピタキシャル層６の表面１２側には、当該表面１２から表面ドリフト層１０を貫通して、最深部が低抵抗ドリフト層９の途中部に達するストライプトレンチが形成されている。ストライプトレンチは、ショットキーバリアダイオード１の一組の対辺の対向方向に沿って直線状に延びる複数の台形トレンチ１７（その長手方向に直交する幅方向に沿って切断したときの断面視が逆台形状のトレンチ）が、互いに間隔を空けて平行に配列されることによって形成されている。互いに隣り合う台形トレンチ１７の中央間の距離（ピッチＰ）は、たとえば、２μｍ〜２０μｍである。
【００３３】
これにより、ＳｉＣエピタキシャル層６には、互いに隣り合う台形トレンチ１７で挟まれることによって区画された単位セル１８（ラインセル）がストライプ状に形成されている。各単位セル１８は、その大半の領域を占めるベース部が低抵抗ドリフト層９により形成され、ベース部に対して表面１２側の表層部が表面ドリフト層１０により形成されている。
【００３４】
各台形トレンチ１７は、ＳｉＣエピタキシャル層６の表面１２に対して平行な底面１９を形成する底壁２０と、当該底壁２０の幅方向両端部のエッジ部２４からＳｉＣエピタキシャル層６の表面１２へ向かって当該底面１９に対して角度θ１（たとえば、９５°〜１５０°）で傾斜する側面２１を形成する側壁２２とによって区画されている。また、各台形トレンチ１７の深さ（ＳｉＣエピタキシャル層６の表面１２から台形トレンチ１７の底面１９までの距離）は、たとえば、３０００Å〜１５０００Åである。また、各台形トレンチ１７の長手方向に直交する幅Ｗ（最深部の幅）は、０．３μｍ〜１０μｍである。
【００３５】
また、図３に示すように、各台形トレンチ１７の底壁２０のエッジ部２４は、台形トレンチ１７の外方へ向かって湾曲する形状に形成されており、各台形トレンチ１７の底部は断面視Ｕ字状に形成されている。このような形状のエッジ部２４の内面（湾曲面）の曲率半径Ｒは、下記式（１）を満たす。
０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）
式（１）において、Ｌはトレンチ１７の幅方向に沿って対向するエッジ部２４間の直線距離を示している（単位は、μｍ、ｎｍ、ｍ等、長さの単位であれば特に制限されない）。具体的には、ＳｉＣエピタキシャル層６の表面１２に対して平行な底面１９の幅であって、トレンチ１７の幅Ｗからエッジ部２４の幅を差し引いた値である。
【００３６】
また、エッジ部２４の曲率半径Ｒは、０．０２Ｌ＜Ｒ＜１Ｌ・・・（２）を満たすことが好ましい。
曲率半径Ｒは、たとえば、台形トレンチ１７の断面をＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）で撮影し、得られたＳＥＭ画像のエッジ部２４の曲率を測定することにより求めることができる。
【００３７】
台形トレンチ１７の底壁２０および側壁２２には、台形トレンチ１７の内面に露出するように当該内面に沿って電界緩和部としてのｐ型層２３が形成されている。ｐ型層２３は、台形トレンチ１７の底壁２０からエッジ部２４を経て台形トレンチ１７の開口端に至るまで形成されている。また、ｐ型層２３は、ｎ型のＳｉＣエピタキシャル層６との間にｐｎ接合部を形成している。これにより、ショットキーバリアダイオード１には、ｐ型層２３およびｎ型ＳｉＣエピタキシャル層６（低抵抗ドリフト層９）によって構成されるｐｎダイオード２５が内蔵されることとなる。
【００３８】
ｐ型層２３の厚さ（台形トレンチ１７の内面からの深さ）は、図３に示すように、台形トレンチ１７の深さ方向（ＳｉＣエピタキシャル層６の表面１２に垂直な方向）に沿って測定される台形トレンチ１７の底面１９からの第１厚さｔ５が、台形トレンチ１７の幅方向（ＳｉＣエピタキシャル層６の表面１２に平行な方向）に沿って測定される台形トレンチ１７の側面２１からの第２厚さｔ６よりも大きい。具体的には、第１厚さｔ５は、たとえば、０．３μｍ〜０．７μｍであり、第２厚さｔ６は、たとえば、０．１μｍ〜０．５μｍである。
【００３９】
また、ｐ型層２３は、ｐ型層２３の他の部分よりも高濃度に不純物が注入されたｐ＋型のコンタクト部２６を、台形トレンチ１７の底壁２０の一部に有している。たとえば、コンタクト部２６の不純物濃度は、１×１０２０〜１×１０２１ｃｍ−３であり、コンタクト部２６を除く電界緩和部の他の部分の不純物濃度は、１×１０１７〜５×１０１８ｃｍ−３である。
【００４０】
コンタクト部２６は、台形トレンチ１７の長手方向に沿って直線状に形成されており、台形トレンチ１７の底面１９からｐ型層２３の深さ方向途中までの深さ（たとえば、０．０５μｍ〜０．２μｍ）を有している。
フィールド絶縁膜１６上には、ショットキー電極としてのアノード電極２７が形成されている。
【００４１】
アノード電極２７は、各単位セル１８の頂部に形成された第１電極２８と、互いに隣り合う台形トレンチ１７の間に跨り、それらの台形トレンチ１７で挟まれる単位セル１８の頂部の第１電極２８を覆うように形成された第２電極２９とを含んでいる。
第１電極２８は、各単位セル１８頂部における、互いに隣り合う台形トレンチ１７の開口端の周縁部３０で挟まれた中央部３１において、台形トレンチ１７の長手方向に沿って直線状に形成されている。
【００４２】
第２電極２９は、アクティブ領域１３全体を覆うように形成され、各台形トレンチ１７に埋め込まれている。また、第２電極２９は、フィールド絶縁膜１６における開口１４の周縁部を上から覆うように、当該開口１４の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜１６の周縁部は、ＳｉＣエピタキシャル層６（表面ドリフト層１０）および第２電極２９により、全周にわたってその上下両側から挟まれている。したがって、ＳｉＣエピタキシャル層６におけるショットキー接合の外周領域（すなわち、フィールド領域１５の内縁部）は、ＳｉＣからなるフィールド絶縁膜１６の周縁部により覆われることとなる。
【００４３】
フィールド領域１５においてＳｉＣエピタキシャル層６の表面１２側には、ＳｉＣエピタキシャル層６の表面１２から表面ドリフト層１０を貫通して、最深部が低抵抗ドリフト層９の途中部に達する環状トレンチ３２が形成されている。環状トレンチ３２は、アクティブ領域１３を取り囲む複数のトレンチが、互いに間隔を空けて平行に配列されることによって形成されている。互いに隣り合う環状トレンチ３２の間隔は、アクティブ領域１３に近い側から遠い側へ向かうにしたがって大きくなるように設けられている。これにより、互いに隣り合う環状トレンチ３２で挟まれる部分の幅は、アクティブ領域１３に近い側から遠い側へ向かうにしたがって大きくなっている。
【００４４】
また、環状トレンチ３２の底壁５０および側壁５１には、環状トレンチ３２の内面に露出するように当該内面に沿ってｐ型層４９が形成されている。ｐ型層４９は、ｐ型層２３と同様に、環状トレンチ３２の底壁５０から、底壁５０の幅方向両端部のエッジ部５２を経て環状トレンチ３２の開口端に至るまで形成されている。
このｐ型層４９は、ｐ型層２３と同一の工程で形成されるものであって、ｐ型層２３と同じ不純物濃度（たとえば、１×１０１７〜５×１０１８ｃｍ−３）および厚さを有している。
【００４５】
ショットキーバリアダイオード１の最表面には、たとえば窒化シリコン（ＳｉＮ）からなる表面保護膜３３が形成されている。表面保護膜３３の中央部には、アノード電極２７（第２電極２９）を露出させる開口３４が形成されている。ボンディングワイヤなどは、この開口３４を介して第２電極２９に接合される。
このショットキーバリアダイオード１では、アノード電極２７に正電圧、カソード電極４に負電圧が印加される順方向バイアス状態になることにより、カソード電極４からアノード電極２７へと、ＳｉＣエピタキシャル層６のアクティブ領域１３を介して電子（キャリア）が移動して電流が流れる。
【００４６】
そして、このショットキーバリアダイオード１は、その閾値電圧Ｖｔｈが０．３Ｖ〜０．７Ｖであり、定格電圧ＶＲにおけるリーク電流Ｊｒが１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２である。
閾値電圧Ｖｔｈは、たとえば、ショットキーバリアダイオード１のＩ−Ｖ特性を示すグラフ（Ｘ軸：電圧、Ｙ軸：電流）において、Ｉ−Ｖ曲線の直線部の延長線とＸ軸との交点が示す電圧値から求めることができる。
【００４７】
また、定格電圧ＶＲは、たとえば、降伏電圧ＶＢの５０〜９０％であって、降伏電圧ＶＢは、下記式（３）により求めることができる。この実施形態では、降伏電圧ＶＢが７００Ｖ以上（具体的には、７００Ｖ〜３０００Ｖ）である。
【００４８】
【数１】
【００４９】
（式（３）において、ＷはＳｉＣエピタキシャル層６の厚さを示し、ＥはＳｉＣエピタキシャル層６の絶縁破壊電界強度を示し、ｑは素電荷を示し、ＮはＳｉＣエピタキシャル層６の不純物濃度を示している。）
さらに、ショットキーバリアダイオード１のオン抵抗Ｒｏｎ・Ａは、０．３ｍΩ・ｃｍ２〜３ｍΩ・ｃｍである。
【００５０】
そして、この実施形態のショットキーバリアダイオード１が、上記した範囲の閾値電圧Ｖｔｈおよびリーク電流Ｊｒを有することは、次の＜トレンチ構造の導入効果＞の項により証明することができる。
＜トレンチ構造の導入効果＞
図４〜図１５を参照して、ＳｉＣエピタキシャル層６に台形トレンチ１７およびｐ型層２３を形成することによる逆方向リーク電流Ｊｒおよび閾値電圧Ｖｔｈの低減効果について説明する。なお、図５のトレンチは矩形トレンチ１７´であり、図６のトレンチはＵ字トレンチ１７´´である。
【００５１】
図４〜図９は、逆方向電圧印加時の電界強度の分布図（シミュレーションデータ）であって、図４がトレンチ構造なしの場合、図５が矩形トレンチ構造ありの場合、図６がＵ字トレンチ構造（θ１＝９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））ありの場合、図７が台形トレンチ構造（θ１＝１１５°＞９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））ありの場合、図８が台形トレンチ構造（θ１＝１１５°＞９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））＋底壁ｐ型層ありの場合、図９が台形トレンチ構造（θ１＝１１５°＞９０°、Ｒ＝０．１２５Ｌまたは１／（１×１０７）（ｍ））＋側壁ｐ型層ありの場合をそれぞれ示す。図４〜図９において、図１（ａ）（ｂ）、図２および図３に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。
【００５２】
まず、図４〜図９の構造を、以下のように設計した。
・ｎ＋型ＳｉＣ基板２：濃度が１×１０１９ｃｍ−３ 厚さが１μｍ
・ｎ−型ＳｉＣエピタキシャル層６：濃度が１×１０１６ｃｍ−３ 厚さが５μｍ
・トレンチ１７、１７´および１７´´：深さが１．０５μｍ
・底壁２０のエッジ部２４の曲率半径Ｒ：
・ｐ型層２３：濃度が１×１０１８ｃｍ−３
そして、図４〜図９それぞれの構造を有するショットキーバリアダイオード１のアノード−カソード間に逆方向電圧（６００Ｖ）を印加したときの、ＳｉＣエピタキシャル層６内の電界強度分布をシミュレーションした。なお、シミュレータとして、Synopsys社製のTCAD（製品名）を使用した。
【００５３】
図４に示すように、いかなる形状のトレンチ構造も形成されておらず、ＳｉＣエピタキシャル層６の表面１２が平らなショットキーバリアダイオードでは、ＳｉＣエピタキシャル層６の裏面１１から表面１２へ向かうにしたがって電界強度が強くなり、ＳｉＣエピタキシャル層６の表面１２で最大（１．５×１０６Ｖ／ｃｍ程度）となることが確認できた。
【００５４】
また、図５に示すように、エッジ部２４が鋭利な形状の矩形トレンチ構造が形成されたショットキーバリアダイオードでは、矩形トレンチ１７´構造の形成により、互いに隣り合う矩形トレンチ１７´で挟まれる部分（単位セル１８）での電界強度が弱められてが（単位セル１８の中央部３１の電界強度が９×１０５Ｖ／ｃｍ程度）、矩形トレンチ１７´の底壁２０のエッジ部２４に、１．５×１０６Ｖ／ｃｍ程度の強い電界が集中していることが確認できた。
【００５５】
これに対して、図６および図７に示すように、Ｕ字トレンチ１７´´および台形トレンチ１７構造が形成され、これらのトレンチ１７，１７´´の内壁にｐ型層２３が形成されていないショットキーバリアダイオードでは、トレンチ１７，１７´´構造の形成により、互いに隣り合う台形トレンチ１７で挟まれる部分（単位セル１８）での電界強度が弱められており、電界強度が最大となる部分が台形トレンチ１７の底壁２０全体にシフトしていることが確認できた。具体的には、単位セル１８の中央部３１の電界強度が９×１０５Ｖ／ｃｍ程度、単位セル１８の周縁部３０の電界強度が３×１０５Ｖ／ｃｍ程度にまで弱められており、台形トレンチ１７の底壁２０全体の電界強度が１．５×１０６Ｖ／ｃｍ程度で最大であった。つまり、エッジ部２４への局所的な電界集中を緩和できていることが確認できた。
【００５６】
したがって、ＳｉＣエピタキシャル層６の表面１２（単位セル１８の表面）に接するアノード電極２７（ショットキー電極）とＳｉＣエピタキシャル層６との間のバリアハイトを低くし、降伏電圧に近い逆方向電圧が印加されても、当該バリアハイトが形成される部分の電界強度が弱いので、当該バリアハイトを越える逆方向リーク電流Ｊｒの絶対量を低減できることが確認できた。その結果、逆方向リーク電流Ｊｒを低減できながら、バリアハイトを低くして閾値電圧Ｖｔｈを低減できることが確認できた。
【００５７】
一方、Ｕ字トレンチ１７´´および台形トレンチ１７の形成により、ＳｉＣエピタキシャル層６における電界集中部分（リーク電流の発生源）がトレンチ１７，１７´´の底部にシフトするが、図８に示すように、台形トレンチ１７の底壁２０およびエッジ部２４にｐ型層２３が形成されたショットキーバリアダイオードでは、台形トレンチ１７の底壁２０での電界強度が弱められており、電界強度が最大となる部分が台形トレンチ１７の側壁２２にシフトしていることが確認できた。具体的には、台形トレンチ１７の底壁２０の電界強度が３×１０５Ｖ／ｃｍ以下にまで弱められており、台形トレンチ１７の側壁２２の下部の電界強度が１．５×１０６Ｖ／ｃｍで最大であった。
【００５８】
そして、図１（ａ）（ｂ）および図２と同様の構成である図９のショットキーバリアダイオードでは、台形トレンチ１７の側壁２２にもｐ型層２３が形成されていることにより、台形トレンチ１７の側壁２２での電界強度が弱められており、電界集中部分を台形トレンチ１７の内壁から遠ざけていることが確認できた。具体的には、台形トレンチ１７の側壁２２の電界強度が３×１０５Ｖ／ｃｍ以下にまで弱められており、台形トレンチ１７の内壁の周囲には、電界強度が１．５×１０６Ｖ／ｃｍとなる領域がなかった。
【００５９】
次に、トレンチ構造を有するショットキーバリアダイオード（図２参照）、ＪＢＳ（Junction Barrier Schottky）構造を有するショットキーバリアダイオード（図１０参照）、擬似ＪＢＳ構造を有するショットキーバリアダイオード（図１１参照）およびプレーナ構造を有するショットキーバリアダイオード（図１２参照）を用いて、閾値電圧Ｖｔｈと、６００Ｖ印加時における逆方向リーク電流Ｊｒとの関係を調べた。
【００６０】
なお、図１０のショットキーバリアダイオード（ＪＢＳ構造）は、以下のように作製した。
まず、ｎ＋型ＳｉＣ基板（濃度＝１×１０１９ｃｍ−３ 厚さ＝２５０μｍ チップサイズ＝１．７５ｍｍ□）上に、ｎ−型ＳｉＣエピタキシャル層（濃度＝１×１０１６ｃｍ−３ 厚さＴ＝５μｍ）を成長させた後、所定の形状にパターニングされたハードマスク（ＳｉＯ２）を介して、ＳｉＣエピタキシャル層の表面から内部へ向かってアルミニウム（Ａｌ）イオンを、注入エネルギ＝３６０ｋｅＶ、ドーズ量＝２．０×１０１２ｃｍ−２、注入エネルギ＝２６０ｋｅＶ、ドーズ量＝１．５×１０１３ｃｍ−２、注入エネルギ＝１６０ｋｅＶ、ドーズ量＝１．０×１０１３ｃｍ−２、注入エネルギ＝６０ｋｅＶ、ドーズ量＝２．０×１０１５ｃｍ−２、注入エネルギ＝３０ｋｅＶ、ドーズ量＝１．０×１０１５ｃｍ−２で多段注入した。その後、ＳｉＣエピタキシャル層を１７７５℃で３分間、熱処理（アニール処理）した。これにより、ＳｉＣエピタキシャル層の表層部に、ｐ型ＳｉＣからなるＪＢＳ構造およびガードリングを同時に形成した。そして、ＳｉＣエピタキシャル層の表面にフィールド絶縁膜（ＳｉＯ２ 厚さ＝１５０００Å）を形成し、所定の大きさのアクティブ領域が露出するようにパターニングした後、アノード電極（Ｍｏ）を形成した。アノード電極の形成後、ＳｉＣ基板の裏面に、カソード電極を形成した。
【００６１】
また、図１１のショットキーバリアダイオード（擬似ＪＢＳ構造）は、ＪＢＳ構造を形成する際に、不純物としてＡｌに代えてホウ素（Ｂ）を使用し、さらにアニール処理を、注入された不純物イオンの衝突によりワイドバンドギャップ半導体の結晶構造に生じた欠陥を回復させるが（結晶性回復）、注入された不純物イオンを活性化させない程度の温度（１５００℃未満）で行うことにより、ホウ素イオンの活性化率が５％未満である高抵抗な、擬似的なＪＢＳ構造（Ｂインプラ層）を有するものである。
【００６２】
また、図１２のショットキーバリアダイオード（プレーナ）は、擬似ＪＢＳ構造を形成する工程を行わないこと以外は、図１１のショットキーバリアダイオードと同様の工程を経て作製することができる。
そして、各ショットキーバリアダイオードの閾値電圧Ｖｔｈと、逆方向リーク電流Ｊｒ、オン抵抗Ｒｏｎ・Ａおよび降伏電圧ＶＢとの関係を、図１３〜図１５にそれぞれ示す。また、各特性の具体的な値を、下記表１に示す。
【００６３】
【表１】
【００６４】
図１３〜図１５および表１により、ＪＢＳ構造、プレーナ構造および擬似ＪＢＳ構造のショットキーバリアダイオードでは、オン抵抗Ｒｏｎ・Ａが同程度であると、閾値電圧Ｖｔｈを下げるとリーク電流Ｊｒが上がる傾向にあるが、この実施形態のトレンチ構造のショットキーバリアダイオードでは、閾値電圧Ｖｔｈを下げてもリーク電流Ｊｒを小さい値に維持することが確認できた。
【００６５】
これらの結果、図１（ａ）（ｂ）および図２のショットキーバリアダイオード１では、ショットキーバリアダイオード１全体としての逆方向リーク電流Ｊｒを確実に低減できることが確認できた。すなわち、図１（ａ）（ｂ）および図２の構造を有するショットキーバリアダイオード１では、降伏電圧ＶＢに近い逆方向電圧を印加しても逆方向リーク電流Ｊｒを確実に低減できるので、ワイドバンドギャップ半導体の耐圧性能を十分に活かすことができる。
【００６６】
その結果、閾値電圧Ｖｔｈを０．３Ｖ〜０．７Ｖにし、定格電圧ＶＲにおけるリーク電流Ｊｒを１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２にすることができるので、Ｓｉ−ｐｎダイオードに比べてスイッチング損失を低くできながら、通電損失を、Ｓｉ−ｐｎダイオードと同等もしくはそれ以下に低減することができる。その結果、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路等に用いられるパワーモジュールに組み込むことにより、高耐圧・低損失のパワーモジュールを達成することができる。
【００６７】
しかも、後述する図２０Ｃの工程のように、台形トレンチ１７をドライエッチングで形成する場合、台形トレンチ１７の側壁２２がエッチング時にダメージを受け、当該側壁２２とアノード電極２７との間にショットキー障壁を設計通りに形成できない場合がある。そこで本実施形態のショットキーバリアダイオード１では、エッチング時にハードマスク３５（後述）で覆われて保護された（後述する図２０Ｂの工程）ＳｉＣエピタキシャル層６の表面１２を主としてショットキー界面とし、ダメージを受けた側壁２２にはｐ型層２３を形成している。これにより、台形トレンチ１７の側壁２２を有効利用することができる。また、台形トレンチ１７の側壁２２における電界強度の高い部分に障壁の高いｐｎ接合を形成し、リーク電流Ｊｒを低減することができる。
＜ＳｉＣ−ｐｎダイオード内蔵の効果＞
次に、図１６を参照して、ｐ型層２３にコンタクト部２６を形成して、ＳｉＣエピタキシャル層６にｐｎダイオード２５を内蔵させたときの効果について説明する。
【００６８】
図１６は、内蔵ｐｎ接合部の電流−電圧（Ｉ−Ｖ）曲線を示すグラフである。
図１（ａ）（ｂ）および図２の構造のショットキーバリアダイオードに対して、順方向電圧を１Ｖ〜７Ｖまで変化させながら印加することにより通電試験を行った。そして、印加電圧を１Ｖ〜７Ｖまで変化させたときのショットキーバリアダイオードのｐｎ接合部に流れる電流の変化量を評価した。
【００６９】
一方、ｐ型層２３のコンタクト部２６を形成していないこと以外は、図１（ａ）（ｂ）および図２の構造と同じショットキーバリアダイオードに対して、上記と同様の通電試験を行い、ｐｎ接合部に流れる電流の変化量を評価した。
図１６に示すように、ｐ型層２３にコンタクト部２６が形成されていないｐｎ接合部では、印加電圧が４Ｖを超えるあたりから電流がほとんど増加せずにほぼ一定であった。
【００７０】
これに対し、ｐ型層２３にコンタクト部２６が形成され、ｐｎダイオード２５が内蔵されたショットキーバリアダイオードでは、印加電圧が４Ｖを超えるあたりからの電流の増加割合が、４Ｖ以下までの増加割合に比べて急激に増えていた。
これにより、図１（ａ）（ｂ）および図２において、ショットキーバリアダイオード１に並列に設けられたｐｎダイオード２５にアノード電極２７（ショットキー電極）をオーミック接合させておけば、ショットキーバリアダイオードに大きなサージ電流が流れても、内蔵ｐｎダイオード２５をオンさせて、当該サージ電流の一部を内蔵ｐｎダイオード２５に流すことができることが確認できた。その結果、ショットキーバリアダイオード１に流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオード１の熱破壊を防止することができることが確認できた。
＜２つのショットキー電極（第１電極および第２電極）＞
次に、図１７および図１８を参照して、２つのショットキー電極（第１電極２８および第２電極２９）を設けたことによる逆方向リーク電流Ｊｒおよび閾値電圧Ｖｔｈの低減の効率化について説明する。
【００７１】
図１７は、図９に示す電界強度の分布図の要部拡大図であって、ショットキーバリアダイオードのトレンチ付近を拡大して示している。図１８は、図１７に示すショットキーバリアダイオードの単位セルの表面における電界強度分布を示すグラフである。
前述したように、本実施形態のショットキーバリアダイオード１では、台形トレンチ１７を形成し、さらに台形トレンチ１７の底壁２０および側壁２２にｐ型層２３を形成することにより、単位セル１８の表面１２における電界強度を弱めることができる。したがって、単位セル１８の表面１２に分布する電界強度は、絶対値としては逆方向リーク電流Ｊｒの増加を招くものではないが、単位セル１８の中央部３１と周縁部３０との関係のように、相対的に電界強度が高い部分と低い部分とが存在する場合がある。
【００７２】
具体的には、図１７および図１８に示すように、半導体層の第１部分としての単位セル１８の周縁部３０には０ＭＶ／ｃｍ〜８．０×１０５ＭＶ／ｃｍの電界強度が分布し、半導体層の第２部分としての単位セル１８の中央部３１には８．０×１０５ＭＶ／ｃｍ〜９．０×１０５ＭＶ／ｃｍの電界強度が分布している。逆方向電圧印加時の電界強度分布は、単位セル１８の中央部３１の電界強度（第２電界）が、単位セル１８の周縁部３０の電界強度（第１電界）に比べて高くなっている。
【００７３】
そこで、相対的に高い電界がかかる単位セル１８の中央部３１には、比較的高い電位障壁（たとえば、１．４ｅＶ）を形成するｐ型ポリシリコンなどを第１電極２８としてショットキー接合させる。なお、電極がポリシリコンのような半導体電極の場合には、ショットキー接合に代えて、互いにバンドギャップの異なる半導体同士のヘテロ接合ということがある。
【００７４】
一方、相対的に低い電界がかかる単位セル１８の周縁部３０には、比較的低い電位障壁（たとえば０．７ｅＶ）を形成するアルミニウム（Ａｌ）などを第２電極２９としてショットキー接合させる。
これにより、逆方向電圧印加時に相対的に高い電界がかかる単位セル１８の中央部３１では、第１電極２８（ポリシリコン）とＳｉＣエピタキシャル層６との間の高いショットキー障壁（第２ショットキー障壁）により逆方向リーク電流Ｊｒを抑制することができる。
【００７５】
一方、相対的に低い電界がかかる単位セル１８の周縁部３０では、第２電極２９（アルミニウム）とＳｉＣエピタキシャル層６との間のショットキー障壁の高さを低くしても逆方向リーク電流Ｊｒが当該ショットキー障壁を越えるおそれが少ない。したがって、低いショットキー障壁（第１ショットキー障壁）とすることにより、順方向電圧印加時に低い電圧で優先的に電流を流すことができる。
【００７６】
このように、逆方向電圧印加時における単位セル１８の電界強度の分布に応じてアノード電極２７（ショットキー電極）を適正に選択することにより、逆方向リーク電流Ｊｒおよび閾値電圧Ｖｔｈの低減を効率よく行うことができることが確認された。
＜ＳｉＣエピタキシャル層の不純物濃度＞
次に、図１９を参照して、ＳｉＣ基板２およびＳｉＣエピタキシャル層６の不純物濃度の大きさについて説明する。
【００７７】
図１９は、ＳｉＣ基板およびＳｉＣエピタキシャル層の不純物濃度を説明するための図である。
図１９に示すように、ＳｉＣ基板２およびＳｉＣエピタキシャル層６は、いずれもｎ型不純物を含有するｎ型ＳｉＣからなる。それらの不純物濃度の大小関係は、ＳｉＣ基板２＞バッファ層７＞ドリフト層８〜１０である。
【００７８】
ＳｉＣ基板２の濃度は、たとえば、その厚さ方向に沿って５×１０１８〜５×１０１９ｃｍ−３で一定である。バッファ層７の濃度は、たとえば、その厚さ方向に沿って、１×１０１７〜５×１０１８ｃｍ−３で一定または表面に沿って濃度が薄い。
ドリフト層８〜１０の濃度は、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０それぞれの界面を境に段階的に変化している。つまり、各界面に対して表面１２側の層と裏面１１側の層との間に濃度差がある。
【００７９】
ベースドリフト層８の濃度は、たとえば、その厚さ方向に沿って、５×１０１４〜５×１０１６ｃｍ−３で一定である。なお、ベースドリフト層８の濃度は、図１９の破線で示すように、ＳｉＣエピタキシャル層６の裏面１１から表面へ向かうにしたがって、約３×１０１６ｃｍ−３から約５×１０１５ｃｍ−３まで連続的に減少していてもよい。
低抵抗ドリフト層９の濃度は、ベースドリフト層８の濃度よりも高く、たとえば、その厚さ方向に沿って、５×１０１５〜５×１０１７ｃｍ−３で一定である。なお、低抵抗ドリフト層９の濃度は、図１９の破線で示すように、ＳｉＣエピタキシャル層６の裏面１１から表面へ向かうにしたがって、約３×１０１７ｃｍ−３から約５×１０１５ｃｍ−３まで連続的に減少していてもよい。
【００８０】
表面ドリフト層１０の濃度は、ベースドリフト層８および低抵抗ドリフト層９の濃度よりも低く、たとえば、その厚さ方向に沿って、５×１０１４〜１×１０１６ｃｍ−３で一定である。
図１（ａ）（ｂ）および図２に示すように、ストライプ状の台形トレンチ１７で区画された単位セル１８（ラインセル）では電流を流すことができる領域（電流経路）が台形トレンチ１７のピッチＰの幅に制約されるので、ＳｉＣエピタキシャル層６における単位セル１８を形成する部分の不純物濃度が低いと、単位セル１８の抵抗値が高くなるおそれがある。
【００８１】
そこで図１９に示すように、単位セル１８のベース部を形成する低抵抗ドリフト層９の濃度をベースドリフト層８よりも高くすることにより、電流経路が台形トレンチ１７のピッチＰに制約されていても、比較的高い濃度を有する低抵抗ドリフト層９により単位セル１８の抵抗値の上昇を抑制することができる。その結果、単位セル１８の低抵抗化を図ることができる。
【００８２】
一方、アノード電極２７（ショットキー電極）に接する単位セル１８の表層部には、比較的低い濃度を有する表面ドリフト層１０を設けることにより、逆方向電圧印加時にＳｉＣエピタキシャル層６の表面１２にかかる電界強度を低減することができる。その結果、逆方向リーク電流Ｊｒを一層低減することができる。
＜トレンチおよびｐ型層の形成方法＞
次に、図２０Ａ〜図２０Ｄを参照して、図２に示す台形トレンチ１７を一例として挙げて、台形トレンチ１７およびｐ型層２３の形成方法について説明する。
【００８３】
図２０Ａ〜図２０Ｄは、図２に示すトレンチおよびｐ型層の形成方法を工程順に示す図である。
まず、図２０Ａに示すように、ＳｉＣ基板２の上に、バッファ層７、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０をこの順にエピタキシャル成長させる。
【００８４】
次に、図２０Ｂに示すように、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、ＳｉＣエピタキシャル層６の表面１２にＳｉＯ２からなるハードマスク３５を形成する。ハードマスク３５の厚さは、好ましくは、１μｍ〜３μｍである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク３５をパターニングする。このとき、ハードマスク３５の厚さに対してエッチング量（厚さ）が１〜１．５倍となるようにエッチング条件を設定する。具体的には、ハードマスク３５の厚さが１μｍ〜３μｍである場合には、エッチング量が１μｍ〜４．５μｍとなるように、エッチング条件（ガス種、エッチング温度）を設定する。これにより、ＳｉＣエピタキシャル層６に対するオーバーエッチング量を一般的な量よりも少なくすることができるので、エッチング後のハードマスク３５の開口３６の側壁下部に、ＳｉＣエピタキシャル層６の表面１２に対して角度θ１（１００°〜１７０°＞９０°）で傾斜するエッジ部３７を形成することができる。
【００８５】
次に、図２０Ｃに示すように、当該ハードマスク３５を介して、ＳｉＣエピタキシャル層６を表面１２から最深部が低抵抗ドリフト層９の途中部に達する深さまでドライエッチングすることにより、ストライプ状の台形トレンチ１７を形成する。このときのエッチング条件は、ガス種：Ｏ２＋ＳＦ６＋ＨＢｒ、バイアス：２０Ｗ〜１００Ｗ、装置内圧力：１Ｐａ〜１０Ｐａとする。これにより、底壁２０のエッジ部２４を湾曲する形状に形成することができる。また、ハードマスク３５の開口３６の側壁下部に所定角度θ１のエッジ部３７が形成されているので、台形トレンチ１７の側面２１を、台形トレンチ１７の底面１９に対して角度θ１で傾斜させることができる。
【００８６】
次に、図２０Ｄに示すように、台形トレンチ１７の形成に使用したハードマスク３５を残存させたまま、当該ハードマスク３５を介して、台形トレンチ１７へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７７５℃でアニール処理することにより、ｐ型層２３が形成される。
【００８７】
このような形成方法によれば、台形トレンチ１７の形成時に使用したハードマスク３５を用いてイオン注入するので、ｐ型層２３を形成するにあたって、マスクを形成する工程を増やす必要がない。
また、ハードマスク３５の厚さを適切に調整することにより、設計通りの台形トレンチ１７を精密に形成できるとともに、イオン注入の際には、台形トレンチ１７以外の箇所（たとえば、単位セル１８の頂部）に不純物が注入されることを防止することができる。よって、アノード電極２７とのショットキー接合のためのｎ型の領域を確保することができる。
【００８８】
しかも、台形トレンチ１７では、底壁２０だけでなく側壁２２の全部も台形トレンチ１７の開放端に対して対向することとなる。そのため、台形トレンチ１７を介してｐ型不純物をＳｉＣエピタキシャル層６に注入する場合に、台形トレンチ１７の開放端から台形トレンチ１７内に入射した不純物を、台形トレンチ１７の側壁２２に確実に当てることができる。その結果、ｐ型層２３を容易に形成することができる。
＜トレンチとＳｉＣ結晶構造との関係＞
次に、図２１を参照して、トレンチとＳｉＣ結晶構造との関係について説明する。
【００８９】
図２１は、４Ｈ−ＳｉＣの結晶構造のユニットセルを表した模式図である。
本実施形態のショットキーバリアダイオード１に使用されるＳｉＣには、結晶構造の違いにより、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣなどの種類がある。
これらのうち、４Ｈ−ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのシリコン原子に対して４つの炭素原子が結合している。４つの炭素原子は、シリコン原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つの炭素原子は、１つのシリコン原子が炭素原子に対して［０００１］軸方向に位置し、他の３つの炭素原子がシリコン原子族原子に対して［０００−１］軸側に位置している。
【００９０】
［０００１］軸および［０００−１］軸は六角柱の軸方向に沿い、この［０００１］軸を法線とする面（六角柱の頂面）が（０００１）面（Ｓｉ面）である。一方、［０００−１］軸を法線とする面（六角柱の下面）が（０００−１）面（Ｃ面）である。
［１−１００］軸を法線とする六角柱の側面がそれぞれ（１−１００）面であり、隣り合わない一対の稜線を通り、［１１−２０］軸を法線とする面が（１１−２０）面である。これらは、（０００１）面および（０００−１）面に対して直角な結晶面である。
【００９１】
そして、本実施形態では、（０００１）面を主面とするＳｉＣ基板２を用い、その上に（０００１）面が主面となるようにＳｉＣエピタキシャル層６を成長させることが好ましい。また、台形トレンチ１７は、側面２１の面方位が（１１−２０）面となるように形成されていることが好ましい。
＜トレンチの断面形状の変形例＞
次に、図２２（ａ）〜（ｆ）を参照して、台形トレンチ１７の断面形状の変形例について説明する。
【００９２】
図２２（ａ）〜（ｆ）は、トレンチの断面形状の変形例を示す図であって、図２２（ａ）が第１変形例、図２２（ｂ）が第２変形例、図２２（ｃ）が第３変形例、図２２（ｄ）が第４変形例、図２２（ｅ）が第５変形例、図２２（ｆ）が第６変形例をそれぞれ示す。
台形トレンチ１７では、たとえば、図２２（ａ）に示すように、コンタクト部２６が、ｐ型層２３と同様に、底壁２０からエッジ部２４を経て台形トレンチ１７の開口端に至るまで、台形トレンチ１７の内面全体にわたって形成されていてもよい。
【００９３】
また、図２および図３の説明では、台形トレンチ１７の断面形状として、各台形トレンチ１７の側面２１が底面１９に対して角度θ１（＞９０°）で傾斜する場合のみを例に挙げたが、トレンチの断面形状は、これに限らない。
たとえば、台形トレンチは、側面２１の全部が傾斜している必要はなく、たとえば、図２２（ｂ）（ｃ）の選択的台形トレンチ４１のように、側面３９の一部（側面３９の下部４２）が選択的に台形（テーパ形状）になっており、側面３９の他の部分（側面３９の上部４３）は、底面１９に対して９０°の角度を形成していてもよい。この場合、ｐ型層２３は、選択的台形トレンチ４１の底壁２０からエッジ部２４を経て側面３９の下部４２（台形部）のみに形成されている。また、コンタクト部２６は、図２２（ｂ）に示すように、選択的台形トレンチ４１の底壁２０のみに形成されていてもよいし、図２２（ｃ）に示すように、ｐ型層２３と同様に、選択的台形トレンチ４１の底壁２０からエッジ部２４を経て側面３９の下部４２の上端に至るまで形成されていてもよい。
【００９４】
そして、図２２（ｂ）（ｃ）の構造においても、側面３９の下部４２が選択的台形トレンチ４１の開放端に対して対向することとなるので、ｐ型層２３を容易に形成することができる。
また、図２２（ｂ）の選択的台形トレンチ４１は、たとえば、図２３Ａ〜図２３Ｄに示す工程により形成することができる。
【００９５】
具体的には、まず、図２３Ａに示すように、ＳｉＣ基板２の上に、バッファ層７、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０をこの順にエピタキシャル成長させる。
次に、図２３Ｂに示すように、たとえばＣＶＤ法により、ＳｉＣエピタキシャル層６の表面１２にＳｉＯ２からなるハードマスク３８を形成する。ハードマスク３８の厚さは、好ましくは、１μｍ〜３μｍである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク３８をパターニングする。このとき、ハードマスク３８の厚さに対してエッチング量（厚さ）が１．５〜２倍となるようにエッチング条件を設定する。具体的には、ハードマスク３８の厚さが１μｍ〜３μｍである場合には、エッチング量が１．５μｍ〜６μｍとなるように、エッチング条件（ガス種、エッチング温度）を設定する。このエッチング条件は、図２０Ｂの工程でハードマスク３５をエッチングしたときに設定されたオーバーエッチング量よりも多いオーバーエッチング量を設定する条件である。これにより、エッチング後のハードマスク３８の開口４０の側壁下部に、ＳｉＣエピタキシャル層６の表面１２に対して角度θ１（９１°〜１００°＞９０°）で傾斜し、エッジ部３７（図２０Ｂ参照）よりも小さいエッジ部４４を形成することができる。
【００９６】
次に、図２３Ｃに示すように、当該ハードマスク３８を介して、ＳｉＣエピタキシャル層６を表面１２から最深部が低抵抗ドリフト層９の途中部に達する深さまでドライエッチングすることにより、ストライプ状の選択的台形トレンチ４１を形成する。このときのエッチング条件は、ガス種：Ｏ２＋ＳＦ６＋ＨＢｒ、バイアス：２０Ｗ〜１００Ｗ、装置内圧力：１Ｐａ〜１０Ｐａとする。これにより、底壁２０のエッジ部２４を湾曲する形状に形成することができる。また、ハードマスク３８の開口４０の側壁下部にエッジ部３７よりも小さいエッジ部４４が形成されているので、選択的台形トレンチ４１の側面３９の下部４２のみを底面１９に対して角度θ１で傾斜させ、側面３９の上部４３を底面１９に対して９０°（垂直）にすることができる。
【００９７】
次に、図２３Ｄに示すように、選択的台形トレンチ４１の形成に使用したハードマスク３８を残存させたまま、当該ハードマスク３８を介して、選択的台形トレンチ４１へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７７５℃でアニール処理することにより、ｐ型層２３が形成される。
【００９８】
また、トレンチは、側壁２２が傾斜している必要はなく、たとえば、図２２（ｄ）（ｅ）（ｆ）のＵ字トレンチ４５のように、底面１９に対して側面２１が９０°（垂直）であってもよい。この場合、ｐ型層２３は、図２２（ｄ）（ｅ）に示すように、Ｕ字トレンチ４５の底壁２０からエッジ部２４を経てＵ字トレンチ４５の開口端に至るまで形成されていてもよいし、図２２（ｆ）に示すように、Ｕ字トレンチ４５の底壁２０およびエッジ部２４のみに形成されていてもよい。また、コンタクト部２６は、図２２（ｄ）（ｆ）に示すように、Ｕ字トレンチ４５の底壁２０のみに形成されていてもよいし、図２２（ｅ）に示すように、ｐ型層２３と同様に、Ｕ字トレンチ４５の底壁２０からエッジ部２４を経てＵ字トレンチ４５の開口端に至るまで形成されていてもよい。
【００９９】
図２２（ｄ）のＵ字トレンチ４５は、たとえば、図２４Ａ〜図２４Ｇに示す工程により形成することができる。
まず、図２４Ａに示すように、ＳｉＣ基板２の上に、バッファ層７、ベースドリフト層８、低抵抗ドリフト層９および表面ドリフト層１０をこの順にエピタキシャル成長させる。
【０１００】
次に、図２４Ｂに示すように、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、ＳｉＣエピタキシャル層６の表面１２にＳｉＯ２からなるハードマスク４６を形成する。ハードマスク４６の厚さは、好ましくは、１μｍ〜３μｍである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク４６をパターニングする。このとき、ハードマスク４６の厚さに対してエッチング量（厚さ）が２〜３倍となるようにエッチング条件を設定する。具体的には、ハードマスク４６の厚さが１μｍ〜３μｍである場合には、エッチング量が２μｍ〜６μｍとなるように、エッチング条件（ガス種、エッチング温度）を設定する。このエッチング条件は、図２３Ｂの工程でハードマスク３８をエッチングしたときに設定されたオーバーエッチング量よりも多いオーバーエッチング量を設定する条件である。これにより、エッチング後のハードマスク４６の開口４７の側壁下部を、ＳｉＣエピタキシャル層６の表面１２に対して９０°（垂直）に形成することができる。
【０１０１】
次に、図２４Ｃに示すように、パターニングされたハードマスク４６を介して、ＳｉＣエピタキシャル層６の表面へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７７５℃でアニール処理することにより、ｐ型層４８が形成される。
【０１０２】
次に、図２４Ｄに示すように、ｐ型層４８の形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、ＳｉＣエピタキシャル層６を表面１２からｐ型層４８の底部を貫通する深さまでドライエッチングすることにより、ストライプ状の中間トレンチ５３を形成する。中間トレンチ５３の側壁には、ｐ型層４８の残部（側部）が残存することとなる。
【０１０３】
次に、図２４Ｅに示すように、中間トレンチ５３形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、中間トレンチ５３へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７７５℃でアニール処理することにより、注入された不純物とｐ型層４８の不純物とが混ざり合って、ｐ型層５４が形成される。
【０１０４】
次に、図２４Ｆに示すように、ｐ型層５４の形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、ＳｉＣエピタキシャル層６を表面１２からｐ型層５４の底部を貫通する深さまでドライエッチングすることにより、ストライプ状のＵ字トレンチ４５を形成する。Ｕ字トレンチ４５の側壁２２には、ｐ型層５４の残部（側部）が残存することとなる。
【０１０５】
次に、図２４Ｇに示すように、Ｕ字トレンチ４５の形成に使用したハードマスク４６を残存させたまま、当該ハードマスク４６を介して、Ｕ字トレンチ４５へ向かってｐ型不純物（たとえば、アルミニウム（Ａｌ））を注入する。ｐ型不純物のドーピングは、たとえば、注入エネルギが３８０ｋｅＶであり、ドーズ量が２×１０１３ｃｍ−２であるイオン注入法により達成される。不純物のドーピングの後、たとえば、１７７５℃でアニール処理することにより、注入された不純物とｐ型層５４の不純物とが混ざり合って、ｐ型層２３が形成される。
【０１０６】
このように、ＳｉＣエピタキシャル層６の表面１２へ向かってイオン注入することにより、表面１２から所定の深さを有するｐ型層４８，５４を形成する工程と、当該ｐ型層４８，５４の底部を貫通するトレンチ５３，４５を形成するとともに、前記ｐ型層４８，５４の側部を当該トレンチ５３，４５の側壁に残存させる工程とを繰り返すことにより、Ｕ字トレンチ４５の側面２１が底面１９に対して垂直であっても、Ｕ字トレンチ４５の側壁２２にｐ型層２３を確実に形成することができる。なお、イオン注入およびトレンチ形成の繰り返しは、２回に限らず、３回、４回、それ以上であってもよい。
【０１０７】
また、ｐ型層４８，５４およびトレンチ５３，４５の形成時に使用したハードマスク４６を連続して用いてイオン注入するので、ｐ型層２３を形成するにあたって、マスクを形成する工程を増やす必要がない。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、本発明の一例として、ＳｉＣエピタキシャル層６にトレンチが形成されたショットキーバリアダイオードのバリエーションを示したが、本発明は、トレンチが形成されているものに限らず、閾値電圧Ｖｔｈが０．３Ｖ〜０．７Ｖであり、定格電圧ＶＲにおけるリーク電流Ｊｒが１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２である半導体装置であれば、その形状は特に制限されるものではない。たとえば、前述のＪＢＳ構造、プレーナ構造および擬似ＪＢＳ構造であってもよい。
【０１０８】
また、前述のショットキーバリアダイオード１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ショットキーバリアダイオード１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、エピタキシャル層は、ＳｉＣからなるエピタキシャル層に限らず、ＳｉＣ以外のワイドバンドギャップ半導体、たとえば絶縁破壊電界が２ＭＶ／ｃｍよりも大きい半導体であって、具体的には、ＧａＮ（絶縁破壊電界が約３ＭＶ／ｃｍであり、バンドギャップの幅が約３．４２ｅＶ）、ダイヤモンド（絶縁破壊電界が約８ＭＶ／ｃｍであり、バンドギャップの幅が約５．４７ｅＶ）などであってもよい。
【０１０９】
また、トレンチの平面形状は、ストライプ状である必要はなく、たとえば、図２５に示すような格子トレンチ５５であってよい。この場合、単位セル５６は、格子トレンチ５５の各窓部分に直方体形状に形成されることとなる。また、格子トレンチ５５は、側面の面方位が（１１−２０）面および（１−１００）面となるように形成されていることが好ましい。
【０１１０】
また、トレンチの内面（底面および側面）の一部または全部に絶縁膜が形成されていてもよい。たとえば、図２６〜図３０では、台形トレンチ１７の側面２１および底面１９の一部または全部に、絶縁膜５７〜６１がそれぞれ形成されている。
具体的には、図２６の絶縁膜５７は、その上面がＳｉＣエピタキシャル層６の表面１２と面一になるように、台形トレンチ１７の底面１９から台形トレンチ１７の開口端まで埋め込まれており、底面１９および側面２１の全面に接している。
【０１１１】
図２７の絶縁膜５８は、台形トレンチ１７の底面１９から、台形トレンチ１７の深さ方向中間部まで埋め込まれており、底面１９の全面および側面２１の一部に接している。
図２８の絶縁膜５９は、台形トレンチ１７の内部に空間を残すように、底壁２０からエッジ部２４を経て台形トレンチ１７の開口端に至る薄膜状に形成されている。これにより、台形トレンチ１７の底面１９および側面２１の全面に接している。
【０１１２】
図２９の絶縁膜６０は、台形トレンチ１７の内部に空間を残すように、底壁２０からエッジ部２４を経て台形トレンチ１７の開口端の周縁部３０を表面１２側から覆う薄膜状に形成されている。これにより、台形トレンチ１７の底面１９および側面２１の全面に接している。
図３０の絶縁膜６１は、台形トレンチ１７の内部に空間を残すように、底壁２０からエッジ部２４を経て、側面２１における台形トレンチ１７の深さ方向中間部に至る薄膜状に形成されている。これにより、台形トレンチ１７の底面１９の全面および側面２１の一部に接している。
【０１１３】
このように、台形トレンチ１７の側面２１および底面１９の一部または全部に、絶縁膜５７〜６１をそれぞれ形成することにより、容量を小さくすることができるので、スイッチング速度を高速化することができる。
さらに図３１の例においては、ｎ型の表面ドリフト層１０の一部をｐ型化したｐ型表面層１０´に置き換え、当該ｐ型表面層１０´にアノード電極２７を接触させることにより、ｐ型表面層１０´およびｎ型ＳｉＣエピタキシャル層６（低抵抗ドリフト層９）によって構成されるｐｎダイオード６２を設けることができる。これにより、図１６で示したｐｎダイオード２５と同様の効果を得ることができる。また、図３２の例においては、ｐ型層２３が台形トレンチ１７の深さ方向中間部までしか形成されておらず、当該ｐ型層２３は、絶縁膜５８によって覆い隠されている。この場合でも図３１と同様に、ｎ型の表面ドリフト層１０の一部をｐ型化したｐ型表面層１０´に置き換え、当該ｐ型表面層１０´にアノード電極２７を接触させることにより、ｐｎダイオード６２を設けることができる。
【０１１４】
また、アノード電極としては、たとえば、前述のアルミニウム、ポリシリコンの他、たとえば、モリブデン（Ｍｏ）、チタン（Ｔｉ）などを使用することにより、ＳｉＣエピタキシャル層６に対してショットキー接合（ヘテロ接合）させることができる。
また、ｐ型層２３を形成するためのｐ型不純物としては、たとえば、Ａｌ（アルミニウム）などを使用することもできる。
【０１１５】
また、ｐ型層２３は、形成されていなくてもよい。
本発明の半導体装置（半導体パワーデバイス）は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
【０１１６】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【０１１７】
１ ショットキーバリアダイオード
２ ＳｉＣ基板
６ ＳｉＣエピタキシャル層
７ バッファ層
８ ベースドリフト層
９ 低抵抗ドリフト層
１０ 表面ドリフト層
１１ （ＳｉＣエピタキシャル層の）裏面
１２ （ＳｉＣエピタキシャル層の）表面
１７ 台形トレンチ
１８ 単位セル
１９ （トレンチの）底面
２０ （トレンチの）底壁
２１ （トレンチの）側面
２２ （トレンチの）側壁
２３ ｐ型層
２４ エッジ部
２５ ｐｎダイオード
２６ コンタクト部
２７ アノード電極
２８ 第１電極
２９ 第２電極
３０ （単位セルの）周縁部
３１ （単位セルの）中央部
４１ 選択的台形トレンチ
４２ （選択的台形トレンチの）側面の下部
４３ （選択的台形トレンチの）側面の上部
４５ Ｕ字トレンチ
５５ 格子トレンチ
５６ 単位セル
【特許請求の範囲】
【請求項１】
ワイドバンドギャップ半導体からなる第１導電型の半導体層と、
前記半導体層の表面に接するように形成されたショットキー電極とを含み、
閾値電圧Ｖｔｈが０．３Ｖ〜０．７Ｖであり、定格電圧ＶＲにおけるリーク電流Ｊｒが１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２である、半導体装置。
【請求項２】
前記半導体装置の降伏電圧ＶＢが７００Ｖ以上であり、
前記半導体装置の前記定格電圧ＶＲは、当該７００Ｖ以上の降伏電圧ＶＢの５０〜９０％である、請求項１に記載の半導体装置。
【請求項３】
前記半導体装置のオン抵抗Ｒｏｎ・Ａが０．３ｍΩ・ｃｍ２〜３ｍΩ・ｃｍ２である、請求項１または２に記載の半導体装置。
【請求項４】
前記半導体層の前記表面側には、側壁および底壁を有するトレンチが形成されており、
前記トレンチの前記底壁のエッジ部は、下記式（１）を満たす曲率半径Ｒを有する、請求項１〜３のいずれか一項に記載の半導体装置。
０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）
（ただし、式（１）において、Ｌはトレンチの幅方向に沿って対向するエッジ部間の直線距離を示している。）
【請求項５】
前記半導体層は、前記トレンチの前記底壁、および当該底壁の前記エッジ部に選択的に形成された第２導電型の電界緩和部を含む、請求項４に記載の半導体装置。
【請求項６】
前記電界緩和部は、前記トレンチの前記底壁の前記エッジ部と前記トレンチ前記側壁との間に跨って形成されている、請求項４または５に記載の半導体装置。
【請求項７】
前記電界緩和部は、前記トレンチの前記側壁に沿って前記トレンチの開口端に至るように形成されている、請求項６に記載の半導体装置。
【請求項８】
前記トレンチは、平面形状の前記底壁および当該平面形状の底壁に対して９０°を超える角度で傾斜した前記側壁を有するテーパトレンチを含む、請求項４〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記ショットキー電極は、前記トレンチに埋め込まれるように形成されており、
前記電界緩和部は、前記トレンチの前記底壁に、前記トレンチに埋め込まれた前記ショットキー電極との間にオーミック接合を形成するコンタクト部を有する、請求項５または請求項５に係る請求項６〜８のいずれか一項に記載の半導体装置。
【請求項１０】
前記半導体層は、逆方向電圧印加時に第１電界がかかる第１導電型の第１部分および当該第１電界に対して相対的に高い第２電界がかかる第１導電型の第２部分を有しており、
前記ショットキー電極は、前記第１部分との間に第１ショットキー障壁を形成する第１電極と、前記第２部分との間に前記第１ショットキー障壁に対して相対的に高い第２ショットキー障壁を形成する第２電極とを含む、請求項４〜９のいずれか一項に記載の半導体装置。
【請求項１１】
前記半導体層の第１部分は、前記半導体層の表層部における前記トレンチの開口端の周縁部に形成され、前記半導体層の第２部分は、前記半導体層の前記表層部において前記周縁部と隣り合う部分に形成されている、請求項１０に記載の半導体装置。
【請求項１２】
前記半導体層は、第１不純物濃度を有するベースドリフト層と、前記ベースドリフト層上に形成され、前記第１不純物濃度に対して相対的に高い第２不純物濃度を有する低抵抗ドリフト層とを含み、
前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成され、前記半導体層の一部を単位セルとして区画している、請求項４〜１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記ベースドリフト層の前記第１不純物濃度は、前記半導体層の裏面から前記表面へ向かうにしたがって減少している、請求項１２に記載の半導体装置。
【請求項１４】
前記低抵抗ドリフト層の前記第２不純物濃度は、前記半導体層の裏面から前記表面へ向かうにしたがって一定である、請求項１２または１３に記載の半導体装置。
【請求項１５】
前記低抵抗ドリフト層の前記第２不純物濃度は、前記半導体層の裏面から前記表面へ向かうにしたがって減少している、請求項１２または１３に記載の半導体装置。
【請求項１６】
前記半導体層は、前記低抵抗ドリフト層上に形成され、前記第２不純物濃度に対して相対的に低い第３不純物濃度を有する表面ドリフト層をさらに含む、請求項１２〜１５のいずれか一項に記載の半導体装置。
【請求項１７】
前記半導体層は、基板と、前記基板上に形成され、前記第１不純物濃度に対して相対的に高い第４不純物濃度を有するバッファ層とをさらに含む、請求項１２〜１６のいずれか一項に記載の半導体装置。
【請求項１８】
前記トレンチは、ストライプ状に形成されたストライプトレンチを含む、請求項４〜１７のいずれか一項に記載の半導体装置。
【請求項１９】
前記トレンチは、格子状に形成された格子トレンチを含む、請求項４〜１８のいずれか一項に記載の半導体装置。
【請求項２０】
前記ワイドバンドギャップ半導体の絶縁破壊電界が１ＭＶ／ｃｍよりも大きい、請求項１〜１９のいずれか一項に記載の半導体装置。
【請求項２１】
前記ワイドバンドギャップ半導体が、ＳｉＣ、ＧａＮまたはダイヤモンドからなる、請求項１〜２０のいずれか一項に記載の半導体装置。
【請求項１】
ワイドバンドギャップ半導体からなる第１導電型の半導体層と、
前記半導体層の表面に接するように形成されたショットキー電極とを含み、
閾値電圧Ｖｔｈが０．３Ｖ〜０．７Ｖであり、定格電圧ＶＲにおけるリーク電流Ｊｒが１×１０−９Ａ／ｃｍ２〜１×１０−４Ａ／ｃｍ２である、半導体装置。
【請求項２】
前記半導体装置の降伏電圧ＶＢが７００Ｖ以上であり、
前記半導体装置の前記定格電圧ＶＲは、当該７００Ｖ以上の降伏電圧ＶＢの５０〜９０％である、請求項１に記載の半導体装置。
【請求項３】
前記半導体装置のオン抵抗Ｒｏｎ・Ａが０．３ｍΩ・ｃｍ２〜３ｍΩ・ｃｍ２である、請求項１または２に記載の半導体装置。
【請求項４】
前記半導体層の前記表面側には、側壁および底壁を有するトレンチが形成されており、
前記トレンチの前記底壁のエッジ部は、下記式（１）を満たす曲率半径Ｒを有する、請求項１〜３のいずれか一項に記載の半導体装置。
０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）
（ただし、式（１）において、Ｌはトレンチの幅方向に沿って対向するエッジ部間の直線距離を示している。）
【請求項５】
前記半導体層は、前記トレンチの前記底壁、および当該底壁の前記エッジ部に選択的に形成された第２導電型の電界緩和部を含む、請求項４に記載の半導体装置。
【請求項６】
前記電界緩和部は、前記トレンチの前記底壁の前記エッジ部と前記トレンチ前記側壁との間に跨って形成されている、請求項４または５に記載の半導体装置。
【請求項７】
前記電界緩和部は、前記トレンチの前記側壁に沿って前記トレンチの開口端に至るように形成されている、請求項６に記載の半導体装置。
【請求項８】
前記トレンチは、平面形状の前記底壁および当該平面形状の底壁に対して９０°を超える角度で傾斜した前記側壁を有するテーパトレンチを含む、請求項４〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記ショットキー電極は、前記トレンチに埋め込まれるように形成されており、
前記電界緩和部は、前記トレンチの前記底壁に、前記トレンチに埋め込まれた前記ショットキー電極との間にオーミック接合を形成するコンタクト部を有する、請求項５または請求項５に係る請求項６〜８のいずれか一項に記載の半導体装置。
【請求項１０】
前記半導体層は、逆方向電圧印加時に第１電界がかかる第１導電型の第１部分および当該第１電界に対して相対的に高い第２電界がかかる第１導電型の第２部分を有しており、
前記ショットキー電極は、前記第１部分との間に第１ショットキー障壁を形成する第１電極と、前記第２部分との間に前記第１ショットキー障壁に対して相対的に高い第２ショットキー障壁を形成する第２電極とを含む、請求項４〜９のいずれか一項に記載の半導体装置。
【請求項１１】
前記半導体層の第１部分は、前記半導体層の表層部における前記トレンチの開口端の周縁部に形成され、前記半導体層の第２部分は、前記半導体層の前記表層部において前記周縁部と隣り合う部分に形成されている、請求項１０に記載の半導体装置。
【請求項１２】
前記半導体層は、第１不純物濃度を有するベースドリフト層と、前記ベースドリフト層上に形成され、前記第１不純物濃度に対して相対的に高い第２不純物濃度を有する低抵抗ドリフト層とを含み、
前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成され、前記半導体層の一部を単位セルとして区画している、請求項４〜１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記ベースドリフト層の前記第１不純物濃度は、前記半導体層の裏面から前記表面へ向かうにしたがって減少している、請求項１２に記載の半導体装置。
【請求項１４】
前記低抵抗ドリフト層の前記第２不純物濃度は、前記半導体層の裏面から前記表面へ向かうにしたがって一定である、請求項１２または１３に記載の半導体装置。
【請求項１５】
前記低抵抗ドリフト層の前記第２不純物濃度は、前記半導体層の裏面から前記表面へ向かうにしたがって減少している、請求項１２または１３に記載の半導体装置。
【請求項１６】
前記半導体層は、前記低抵抗ドリフト層上に形成され、前記第２不純物濃度に対して相対的に低い第３不純物濃度を有する表面ドリフト層をさらに含む、請求項１２〜１５のいずれか一項に記載の半導体装置。
【請求項１７】
前記半導体層は、基板と、前記基板上に形成され、前記第１不純物濃度に対して相対的に高い第４不純物濃度を有するバッファ層とをさらに含む、請求項１２〜１６のいずれか一項に記載の半導体装置。
【請求項１８】
前記トレンチは、ストライプ状に形成されたストライプトレンチを含む、請求項４〜１７のいずれか一項に記載の半導体装置。
【請求項１９】
前記トレンチは、格子状に形成された格子トレンチを含む、請求項４〜１８のいずれか一項に記載の半導体装置。
【請求項２０】
前記ワイドバンドギャップ半導体の絶縁破壊電界が１ＭＶ／ｃｍよりも大きい、請求項１〜１９のいずれか一項に記載の半導体装置。
【請求項２１】
前記ワイドバンドギャップ半導体が、ＳｉＣ、ＧａＮまたはダイヤモンドからなる、請求項１〜２０のいずれか一項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０Ａ】
【図２０Ｂ】
【図２０Ｃ】
【図２０Ｄ】
【図２１】
【図２２】
【図２３Ａ】
【図２３Ｂ】
【図２３Ｃ】
【図２３Ｄ】
【図２４Ａ】
【図２４Ｂ】
【図２４Ｃ】
【図２４Ｄ】
【図２４Ｅ】
【図２４Ｆ】
【図２４Ｇ】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０Ａ】
【図２０Ｂ】
【図２０Ｃ】
【図２０Ｄ】
【図２１】
【図２２】
【図２３Ａ】
【図２３Ｂ】
【図２３Ｃ】
【図２３Ｄ】
【図２４Ａ】
【図２４Ｂ】
【図２４Ｃ】
【図２４Ｄ】
【図２４Ｅ】
【図２４Ｆ】
【図２４Ｇ】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【公開番号】特開２０１３−３０６１８（Ｐ２０１３−３０６１８Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６５６６０（Ｐ２０１１−１６５６６０）
【出願日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]