半導体集積回路およびそれを用いた電子機器
【課題】電気信号による信号伝送および光信号による信号伝送の双方を容易に実現する。
【解決手段】半導体チップ１０８は、電気信号用の第１のインタフェース部５００と、光信号用の第２のインタフェース部６００とを有している。第１のインタフェース部５００はｎ個のインタフェース回路５００-1〜５００-nを持ち、第２のインタフェース部６００はｍ個のインタフェース回路６００-1〜６００-mを持っている。電気信号による信号伝送を行う場合には第１のインタフェース部５００が使用され、光信号による信号伝送を行う場合には第２のインタフェース部６００が使用される。
【解決手段】半導体チップ１０８は、電気信号用の第１のインタフェース部５００と、光信号用の第２のインタフェース部６００とを有している。第１のインタフェース部５００はｎ個のインタフェース回路５００-1〜５００-nを持ち、第２のインタフェース部６００はｍ個のインタフェース回路６００-1〜６００-mを持っている。電気信号による信号伝送を行う場合には第１のインタフェース部５００が使用され、光信号による信号伝送を行う場合には第２のインタフェース部６００が使用される。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光信号による信号伝送を行うＬＳＩ(Large Scale Integrated circuit)等に適用して好適な半導体集積回路およびそれを用いた電子機器に関する。詳しくは、この発明は、入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えることによって、電気信号による信号伝送および光信号による信号伝送の双方を容易に実現できるようにした半導体集積回路等に係るものである。
【背景技術】
【０００２】
従来、ＬＳＩ等の半導体チップ間の信号伝送は、基板配線を介した電気信号によりなされている。しかし、昨今のＭＰＵ(Micro Processing Unit)の高機能化に伴い、半導体チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。
【０００３】
それらの代表的なものとして、ＲＣ(Register and Capacitor)信号遅延、インピーダンスミスマッチング、ＥＭＣ(ElectroMagnetic Compatibility)／ＥＭＩ(ElectroMagnetic Interference)、クロストーク等がある。従来、これらの問題を解決するため、配線位置の最適化、新素材開発などが行われてきた。
【０００４】
しかし近年、上述の配線位置の最適化、新素材開発等の効果は物理的限界に阻まれつつあり、今後システムの高機能化を実現するためには、単純な半導体チップの実装を前提としたボード構造そのものを見直す必要が生じてきている。例えば、以下に簡単に説明する、マルチチップモジュール（ＭＣＭ）化による微細配線結合、各種半導体チップのポリイミド樹脂などを用いた配線の二次元的な封止、一体化による電気配線結合、基板貼り合わせによる半導体チップの三次元結合などが開発されている。
【０００５】
・ＭＣＭ化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード（多層プリント基板）上では形成不可能である微細配線結合を実現する。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
【０００６】
・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止し、一体化し、その一体化された基板上にて微細配線結合を行う。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
【０００７】
・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これによって、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。ただし、積層化による発熱量増加、半導体チップ間の熱応力などの問題が生じる。
【０００８】
また、信号授受の高速化および大容量化を実現するために、光配線による光伝送結合技術が開発されている（例えば、非特許文献１、非特許文献２参照）。半導体チップ間の信号伝送を光信号で行うことで、電気配線におけるようなＲＣ遅延の問題はなく、伝送速度を大幅に向上させることができる。また、半導体チップ間の信号伝送を光信号で行うことで、電磁波に関する対策を全く必要とせず、比較的自由な配線設計が可能となる。
【０００９】
半導体チップ間に対応する光配線技術には種々の方式がある。例えば、以下に簡単に説明する、アクティブインターポーザ方式、自由空間伝送方式、光コネクタ接続方式、光導波路埋め込み方式、表面実装方式などがある。
【００１０】
・アクティブインターポーザ方式（非特許文献１のｐ．１２５、図７参照）
これは、プリント配線基板（ボード）上に光導波路が実装されている。光素子は、トランシーバーモジュールの裏面に実装され、光導波路の４５°全反射ミラーに対し、精密に位置決めされている。利点としては、既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、構造が大掛かりなため、コストが高いこと、光軸合わせが困難であること、また電気伝送経路の短縮が困難であり、高周波伝送に不向きであることが挙げられる。
【００１１】
・自由空間伝送方式（非特許文献１のｐ．１２３、図５参照）
これは、プリント配線基板の裏面に光配線基板（石英）を実装し、伝送基板内において光をジグザグに反射させ、信号を伝播させる。光素子アレイ＋自由空間伝送により、原理的には数千レベルの多チャンネル化が可能である。また、光軸合わせを容易にするため、数枚のレンズを組み合わせたハイブリッド光学系を構成している。利点としては、原理的には数千チャネルの多重伝送が可能であること、またハイブリッド光学系を構成しているため、光軸合わせが容易であることが挙げられる。また、懸案点としては、光配線基板が高価であること、反射による信号伝播のため、波形が乱れ易く、伝播損失が大きいこと、また新規開発技術が数多く盛り込まれているため、信頼性に関する実績がほとんど無いことが挙げられる。
【００１２】
・光コネクタ接続方式（非特許文献１のｐ．１２２、図４参照）
これは、ＬＳＩチップの周囲に小型光コネクタを配置し、ＬＳＩチップを実装した後、自由に光路を設定できる光伝送モジュールシステムである。利点としては、コネクタにより精度が保証されており、コストのかかる光軸合わせ工程が不要であること、光ファイバーを用いているため、プリント配線基板間などの中距離伝送が可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、コネクタモジュールの小型化に限界があり、半導体チップとコネクタ間における電気配線の短縮化が困難であること、高周波伝送用としては不向きであること、伝送媒体として光ファイバーを採用しているため、多バス化に限界が有ること、また構成部品数が多く、バス当たりのコストダウンが困難であることが挙げられる。
【００１３】
・光導波路埋め込み方式（非特許文献１のｐ１２４、図６参照）
これは、光導波路をプリント配線基板に埋め込み、既存のプリント配線基板の実装構造の形態を維持しながら光配線を設ける方法である。光路結合にマイクロレンズを採用し、光軸ズレ許容量を一般実装精度レベルまで緩和させている。利点としては、発光素子をＬＳＩチップの裏面に直接実装しているため、ＬＳＩチップと発光素子間の電気配線経路を極限まで短くできること、またコリメート光結合により、一般実装精度での光軸合わせが可能であることが挙げられる。また、懸案点としては、光配線をプリント配線基板内に設けるため、プリント配線基板の製造やコストダウンが困難であること、光素子の放熱対策が不明であること、またプリント配線基板が脆弱であるため、レンズと光導波路間の光結合損失が変動する可能性が有ることが挙げられる。
【００１４】
・表面実装方式（非特許文献２参照）
これは、光素子を、ＬＳＩチップの裏面に直接貼り付けて機能させ、また、光導波路をプリント配線基板上に直接実装する方式である。既存のプリント配線基板の構造をそのまま維持し、光配線の併設が可能である。利点としては、発光素子をＬＳＩチップの裏面に直接実装しているため、ＬＳＩチップと発光素子間の電気配線経路を極限まで短くできること、構造がシンプルであり、コストダウンが可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、光素子をＬＳＩチップに直接貼り付けるため、専用のＬＳＩチップの開発が必要であること、また光素子が高温のＬＳＩチップに直接貼り付けられているため、光素子の高温劣化が懸念されることが挙げられる。
【００１５】
【非特許文献１】日経エレクトロニクス、"光配線との遭遇"２００１年１２月３日の１２２頁〜１２５頁、図４〜図７
【非特許文献２】NTT R&D, vol.48, no.3, pp.271-280 (1999)
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述したように半導体チップ（半導体集積回路）間の信号伝送を光信号で行う場合、この半導体チップが電気信号用のインタフェース部を持つときは、この半導体チップに、電気信号と光信号との間の変換を行う光電変換回路を接続することで、光信号による信号伝送を行うことができる。すなわち、この場合には、半導体チップの他に光電変換回路を設ける必要がある。
【００１７】
なお、このように光電変換回路を設けなくてもよいように、半導体チップとして光信号用のインタフェース部を持つものも考えられている。しかしこの場合、信号伝送を電気信号で行う場合に対応できなくなる。
【００１８】
この発明の目的は、電気信号による信号伝送および光信号による信号伝送の双方を容易に実現し得る半導体集積回路等を提供することにある。
【課題を解決するための手段】
【００１９】
この発明に係る半導体集積回路は、入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えるものである。
【００２０】
また、この発明に係る電子機器は、複数の電子部品からなり、この複数の電子部品に含まれる第１の電子部品と第２の電子部品との間で光信号を用いて信号伝送が行われる電子機器であって、第１の電子部品および第２の電子部品の少なくともいずれかは、入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えるものである。
【００２１】
この発明においては、半導体集積回路の入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えている。例えば、第２のインタフェース部は、一つ以上のインタフェース回路を有し、当該インタフェース回路は、データを送信するための送信インタフェースおよびデータを受信するための受信インタフェースを含むものとされる。複数のインタフェース回路を有することで、複数チャネルの信号伝送を並行して行うことができる。
【００２２】
例えば、送信インタフェースは、送信データとしての８ビットパラレルデータを直流成分を除去した１０ビットパラレルデータに変換する８−１０変換回路と、この８−１０変換回路より出力される１０ビットパラレルデータをシリアルデータに変換するシリアライザと、このシリアライザより出力されるシリアルデータに基づいて光信号を出力する発光手段を駆動するドライバとを有し、受信インタフェースは、光信号を受光する受光手段で得られる電流信号を電圧信号に変換する電流／電圧変換器と、この電流／電圧変換器より出力される電圧信号としてのシリアルデータを１０ビットパラレルデータに変換するデシリアライザと、このデシリアライザより出力される１０ビットパラレルデータを受信データとしての８ビットパラレルデータに変換する１０−８変換回路とを有するものとされる。これにより、光信号によるシリアルデータ伝送が可能となる。
【００２３】
このように半導体集積回路の入出力インタフェースとして電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えているので、電気信号による信号伝送を行う場合には第１のインタフェース部を利用すればよく、また光信号による信号伝送を行う場合には第２のインタフェース部を利用すればよく、電気信号による信号伝送および光信号による信号伝送の双方を容易に実現できる。
【発明の効果】
【００２４】
この発明によれば、半導体集積回路の入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えるものであり、電気信号による信号伝送および光信号による信号伝送の双方を容易に実現できる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としての光電複合装置１００の概略断面図を示している。
【００２６】
この光電複合装置１００は、プリント配線基板（マザーボード）１０１上に実装されるＩＣソケット１０２ａ，１０２ｂと、これらＩＣソケット１０２ａ，１０２ｂに設置されるレンズ一体型の光導波路アレイ１０３とを有している。ＩＣソケット１０２ａ，１０２ｂは、それぞれ、十字型の溝状の凹部１０２ｄを持つ凹凸構造とされている。ＩＣソケット１０２ａ，１０２ｂは、従来周知のように、例えば、絶縁性樹脂、例えばガラス入りＰＥＳ（ポリエチレンスルフィド）樹脂、ガラス入りＰＥＴ（ポリエチレンテレフタレート）樹脂などを用い、凹凸構造を有する金型を用いて形成される。
【００２７】
光導波路アレイ１０３は、後述するように、複数チャネル分（複数レーン分）の光導波路を備えている。この光導波路アレイ１０３は、ＩＣソケット１０２ａとＩＣソケット１０２ｂとの間に架け渡されている。この光導波路アレイ１０３の両端部は、それぞれ、ＩＣソケット１０２ａ，１０２ｂの溝状の凹部１０２ｄに配置される。この光導波路アレイ１０３は、後述するようにコア層を上下のクラッド層で挟んだ構造とされているが、上側のクラッド層と一体的にレンズ１０４が形成されている。
【００２８】
また、光電複合装置１００は、ＩＣソケット１０２ａ，１０２ｂの凸面上にそれぞれ固定されるインターポーザ１０５ａ，１０５ｂを有している。インターポーザ１０５ａの裏面には光素子としての発光素子アレイ１０６および受光素子アレイ１０７が実装されており、その表面には半導体チップ（半導体集積回路）１０８ａ、例えばＣＰＵが実装されている。この場合、発光素子アレイ１０６および受光素子アレイ１０７は、インターポーザ１０５ａの内部を介して、半導体チップ１０８ａに接続されている。なお、半導体チップ１０８ａの上面にはヒートシンクとしてのアルミニウム製のフィン１０９が設置されている。
【００２９】
同様に、インターポーザ１０５ｂの裏面には光素子としての発光素子アレイ１０６および受光素子アレイ１０７が実装されており、その表面には半導体チップ（半導体集積回路）１０８ｂが実装されている。この場合、発光素子アレイ１０６および受光素子アレイ１０７は、インターポーザ１０５ｂの内部を介して、半導体チップ１０８ｂに接続されている。
【００３０】
発光素子アレイ１０６は、発光素子（発光手段）、例えば面発光レーザが複数個配列された構成となっている。また、受光素子アレイ１０７は、受光素子（受光手段）、例えばフォトダイオードが複数個配列された構成となっている。上述した光導波路アレイ１０３は、上述した発光素子アレイ１０６の各発光素子、および受光素子アレイ１０７の各受光素子に、それぞれ、各チャネルの光導波路が対向するように設置される。ここで、発光素子は、光導波路に入射する光信号を発光する。受光素子は光導波路から出射された光信号を受光する。
【００３１】
次に、上述した光電複合装置１００におけるインターポーザ１０５ａ，１０５ｂ、および光導波路アレイ１０３の位置決め機構について説明する。
【００３２】
インターポーザ１０５ａ，１０５ｂは、その裏面に下方に向かって植立された位置決め用ピン１１１を有している。この位置決め用ピン１１１は、例えばインターポーザ１０５ａ，１０５ｂの裏面に設けられた金属パッド（図１には図示せず）に半田付けされることで、当該インターポーザ１０５ａ，１０５ｂの裏面に取り付けられている。この位置決め用ピン１１１は、後述する光導波路アレイ１０３に形成されている位置決め用貫通穴１１３を通過できる第１の径の先端部１１１ｔと、その位置決め用貫通穴１１３を通過できない第２の径の基部１１１ｂとからなっている。基部１１１ｂがインターポーザ１０５ａ，１０５ｂに半田付けされている。
【００３３】
また、ＩＣソケット１０２ａ，１０２ｂの凹部１０２ｄの底面に、上述したインターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１を挿入するための位置決め用穴１１２を有している。この位置決め用穴１１２の径は、位置決め用ピン１１１の先端部１１１ｔの径より若干小さく形成されている。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mm（φ＝２．１mm）であるとき、位置決め用穴１１２の直径は２．０mm（φ＝２．０mm）とされる。これにより、位置決め用ピン１１１の先端部１１１ｔが位置決め用穴１１２に挿入される際には、位置決め用穴１１２の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。
【００３４】
また、光導波路アレイ１０３は、両端部に、上述したインターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１を通すための位置決め用貫通穴１１３を有している。この位置決め用貫通穴１１３の径は、上述した位置決め用穴１１２の径と同様に、位置決め用ピン１１１の先端部１１１ｔの径より若干小さく形成されている。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mm（φ＝２．１mm）であるとき、位置決め用貫通穴１１３の直径は２．０mm（φ＝２．０mm）とされる。これにより、位置決め用ピン１１１の先端部１１１ｔが位置決め用貫通穴１１３を通る際には、位置決め用貫通穴１１３の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。
【００３５】
インターポーザ１０５ａ，１０５ｂ、および光導波路アレイ１０３の位置決めは、上述したインターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１が、光導波路アレイ１０３の位置決め用貫通穴１１３を貫通してＩＣソケット１０２ａ，１０２ｂの位置決め用穴１１２に挿入されることで行われる。
【００３６】
この場合、位置決め用ピン１１１の基部１１１ｂおよび先端部１１１ｔの境界の段差部分で光導波路アレイ１０３はＩＣソケット１０２ａ，１０２ｂの面に押圧された状態となる。これにより、光導波路アレイ１０３がＩＣソケットの面から浮き上がることを防止でき、各光導波路の光入射面や光出射面が傾くことによる光量損失を回避できる。
【００３７】
なお、詳細説明は省略するが、インターポーザ１０５ａ，１０５ｂは、それぞれ、例えばその四隅にＩＣソケット１０２ａ，１０２ｂ側への付勢力が与えられ、ＩＣソケット１０２ａ，１０２ｂに押し付けられた状態で、当該ＩＣチケット１０２ａ，１０２ｂ上に固定される。
【００３８】
図２は、上述した光電複合装置１００の概略斜視図を示している。なお、この図２においては、プリント配線基板１０１およびアルミニウム製のフィン１０９の図示は省略している。
【００３９】
次に、上述した光電複合装置１００を構成する各部材について、さらに詳細に説明する。図３Ａ，Ｂは、ＩＣソケット１０２（ＩＣソケット１０２ａ，１０２ｂのそれぞれに対応）の構成を示している。図３Ａは、ＩＣソケット１０２を表面側から見た概略斜視図であり、図３ＢはＩＣソケット１０２を裏面側から見た概略斜視図である。
【００４０】
ＩＣソケット１０２の表面側は、図３Ａに示すように、十字型の溝状の凹部１０２ｄを持つ凹凸構造とされている。凹部１０２ｄの深さは、光導波路アレイ１０３の厚さよりも大きくされ、実装時に、光導波路アレイ１０３と、発光素子アレイ１０６および受光素子アレイ１０７との間に空間が形成されるようになされる。
【００４１】
このＩＣソケット１０２の凸面には、この凸面上に固定されるインターポーザ１０５ａ，１０５ｂ（図１参照）の裏面に設けられた電極パッド１５１との電気的接触をとるための、棒状、板バネ状、渦巻き状などの電極ピン１２１が複数個設けられている。なお、図３Ａには、棒状の電極ピン１２１を示している。
【００４２】
また、このＩＣソケット１０２の裏面には、図３Ｂに示すように、プリント配線基板１０１（図１参照）上の電極との電気的接続をとるための、例えば半田バンプ等の電極コンタクト１２２が複数個設けられている。この電極コンタクト１２２は、上述の凸面に設けられている電極ピン１２１とＩＣソケット１０２内で電気的に接続されている。
【００４３】
また、このＩＣソケット１０２の凹部１０２ｄの底面には、図３Ａに示すように、上述したインターポーザ１０５ａ，１０５ｂの裏面に設けられた位置決め用ピン１１１を挿入するための位置決め用穴１１２が設けられている。後述するように、インターポーザ１０５ａ，１０５ｂの裏面には、それぞれ８本の位置決め用ピン１１１が設けられているので、位置決め用穴１１２も８個設けられている。なお、図３Ａには、４個のみ示されている。
【００４４】
なお、このＩＣソケット１０２には、十字型の溝状の凹部１０２ｄを利用して、最大４方向から４本の光導波路アレイ１０３（図１参照）を設置できるようになっている。そのため、上述した８個の位置決め用穴１１２のうち、それぞれの方向に対応した２個ずつの位置決め用穴１１２は、それぞれの方向から設置される光導波路アレイ１０３に対応した２本の位置決め用ピン１１１を挿入するために用いられる。
【００４５】
図４Ａ，Ｂは、インターポーザ１０５（インターポーザ１０５ａ，１０５ｂのそれぞれに対応）の構成を示している。図４Ａは、インターポーザ１０５を表面側から見た概略斜視図であり、図４Ｂはインターポーザ１０５を裏面側から見た概略斜視図である。
【００４６】
インターポーザ１０５の表面には、図４Ａに示すように、半導体チップ１０８（半導体チップ１０８ａ，１０８ｂに相当）が実装されている。なお、実装される半導体チップの個数は１個に限られるものではない。また、このインターポーザ１０５の裏面には、図４Ｂに示すように、発光素子アレイ１０６および受光素子アレイ１０７が実装されている。上述したように、インターポーザ１０５には最大４方向から４本の光導波路アレイ１０３を設置できるようになっているので、このインターポーザ１０５の裏面には、それぞれの方向から設置される光導波路アレイ１０３に対応して、４組の発光素子アレイ１０６および受光素子アレイ１０７が実装されている。これら発光素子アレイ１０６および受光素子アレイ１０７は、インターポーザ１０５を介して、半導体チップ１０８に接続されている。
【００４７】
また、このインターポーザ１０５の裏面には、図４Ｂに示すように、上述したＩＣソケット１０２の凸面に設けられた電極ピン１２１（図３参照）との電気的接触をとるための電極パッド１５１が複数個設けられている。
【００４８】
また、このインターポーザ１０５の裏面には、図４Ｂに示すように、金属製の位置決め用ピン１１１が下方に向かって植立されている。この位置決め用ピン１１１は、上述したＩＣソケット１０２に設けられた８個の位置決め用穴１１２に対応して、８本設けられている。
【００４９】
図５Ａ，Ｂは、光導波路アレイ１０３の構成を示している。図５Ａは、光導波路アレイ１０３を表面側から見た概略斜視図であり、図５Ｂは、光導波路アレイ１０３の概略平面図である。
【００５０】
光導波路アレイ１０３の、両端部には、それぞれ、上述したインターポーザ１０５（インターポーザ１０５ａ，１０５ｂ）の位置決め用ピン１１１（図４参照）を通すための位置決め用貫通穴１１３が設けられている。各端部には、位置決め用貫通穴１１３として、第１の穴１１３ｐおよび第２の穴１１３ｑが、幅方向に所定の間隔を空けて設けられている。
【００５１】
ここで、第１の穴１１３ｐは丸穴とされる。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mmであるとき、この第１の穴１１３ｐはその直径が２．０mmとされる。また、第２の穴１１３ｑは、長径方向が光導波路アレイ１０３の幅方向と一致するように形成された長穴とされる。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mmであるとき、この第２の穴１１３ｑはその短径が２．０mmとされ、その長径が３．０mmとされる。
【００５２】
この光導波路アレイ１０３の第１の穴１１３ｐにインターポーザ１０５の第１の位置決め用ピン１１１を貫通させるだけでなく、この光導波路アレイ１０３の第２の穴１１３ｑにインターポーザ１０５の第２の位置決め用ピン１１１を貫通させることで、光導波路アレイ１０３の周り止めを行うことができる。また、第２の穴１１３ｑを長穴とすることで、インターポーザ１０５の第１、第２の位置決め用ピン１１１，１１１の幅方向の位置ずれを吸収できる。
【００５３】
次に、図６を参照して、光導波路アレイ１０３、発光素子アレイ１０６および受光素子アレイ１０７の詳細構成について説明する。
【００５４】
図６Ｃは光導波路アレイ１０３を表面側から見た斜視図、図６Ｄは光導波路アレイ１０３を横方向（長手方向）に切った断面図、図６Ｅは光導波路アレイ１０３を縦方向（幅方向）に切った断面図である。図６Ｃは光導波路アレイ１０３の片方の端部のみを示しているが、もう片方の端部も同様に構成されている。
【００５５】
光導波路アレイ１０３は、基本的には、コア層１３１を、上下のクラッド層１３２，１３３で挟み込んだ構造とされている。この場合、コア層１３１の屈折率がクラッド層１３２，１３３の屈折率より高くされることで、光導波路が構成される。例えば、コア層１３１の材料としてＵＶ硬化光学用樹脂（例えば、屈折率は１．６）が使用され、クラッド層１３２，１３３の材料として光学用射出成型樹脂（例えば、屈折率は１．５）が使用される。
【００５６】
コア層１３１には、複数チャネルの光導波路、つまり複数本の送信用光導波路１３５および複数本の受信用光導波路１３６が形成されている。なお、他方の端部では、送信用光導波路１３５は受信用光導波路１３６となり、受信用光導波路１３６は送信用光導波路１３５となる。
【００５７】
この場合、送信用光導波路１３５および受信用光導波路１３６は、光導波路アレイ１０３の幅方向に交互に配置されている。また、光導波路アレイ１０３の幅方向に並ぶ複数本の送信用光導波路１３５の端部位置が長さ方向に順次ずれるようにされている。同様に、光導波路アレイ１０３の幅方向に並ぶ複数本の受信用光導波路１３６の端部位置が長さ方向に順次ずれるようにされている。また、複数本の送信用導波路１３５の端部は、複数本の受信用導波路１３６の端部より、光導波路アレイ１０３の端部側に位置するようにされている。
【００５８】
送信用光導波路１３５の端部１３５ａは４５゜ミラー面とされている。これにより、発光素子アレイ１０６の発光素子で発生された光信号をこの端部１３５ａで光導波路１３５の長手方向側に反射させることができ、当該光信号を効率よく送信できる。また、受信用光導波路１３６の端部１３６ａも４５゜ミラー面とされている。これにより、光導波路１３６で伝送されてきた光信号をこの端部１３６ａで受光素子アレイ１０７の受光素子側に反射させることができ、当該光信号を効率よく受信できる。
【００５９】
また、各送信用光導波路１３５の端部１３５ａおよび各受信用光導波路１３６の端部１３６ａにそれぞれ対応して、上側のクラッド層１３２と一体的にレンズ１０４が形成されている。この場合、送信用光導波路１３５の端部１３５ａに対応したレンズ１０４は、発光素子アレイ１０６の発光素子側からの平行光を当該端部１３５ａに集光する集光レンズの働きをする。一方、受信用光導波路１３６の端部１３６ａに対応したレンズ１０４は、当該端部１３６ａからの発散光を平行光にするコリメートレンズの働きをする。
【００６０】
また、光導波路アレイ１０３の端部において、上側のクラッド層１３２の両側および前側が下方に延長され、両側面および前面に所定の高さの壁板１３７が形成されている。このように壁板１３７が形成されることで、光導波路アレイ１０３がＩＣソケット１０２ａ，１０２ｂの面に押し付けられた状態でも、光導波路１３５，１３６の部分は、ＩＣソケット１０２ａ，１０２ｂの面から浮いた状態に置かれ、破損などを良好に回避できる。
【００６１】
なお、位置決め用貫通穴１１３としての第１の穴１１３ｐおよび第２の穴１１３ｑは、上側のクラッド層１３２に形成される。
【００６２】
図６Ａは、発光素子アレイ１０６およびそれに装着されるレンズアレイ１４１（図１には図示せず）を示している。発光素子アレイ１０６は、上述した光導波路アレイ１０３の複数本の送信用光導波路１３５の端部１３５ａに対応して、複数個の発光素子１６１を備えている。この発光素子１６１は例えば面発光レーザであって、下面側から光信号としてのレーザ光が出射される。また、この発光素子アレイ１０６の上面側には、各発光素子１６１に金属配線を介して接続された電極パッド１６２が設けられている。また、レンズアレイ１４１には、発光素子アレイ１０６の複数個の発光素子１６１にそれぞれ対応した複数個のレンズ１４２が形成されている。このレンズ１４２は、発光素子１６１からの発散光を平行光にするコリメートレンズの働きをする。
【００６３】
図６Ｂは、受光素子アレイ１０７およびそれに装着されるレンズアレイ１４３（図１には図示せず）を示している。受光素子アレイ１０７は、上述した光導波路アレイ１０３の複数本の受信用光導波路１３６の端部１３６ａに対応して、複数個の受光素子１６３を備えている。この受光素子１６３は例えばフォトダイオードであって、下面側から光信号としてのレーザ光が入射される。また、この受光素子アレイ１０７の上面側には、各受光素子１６３に金属配線を介して接続された電極パッド１６４が設けられている。また、レンズアレイ１４３には、受光素子アレイ１０７の複数個の受光素子１６３にそれぞれ対応した複数個のレンズ１４４が形成されている。このレンズ１４４は、光導波路アレイ１０３の受信用光導波路１３６側からの平行光を受光素子１６３の光入射面に集光する集光レンズの働きをする。
【００６４】
次に、図１に示す光電複合装置１００の製造方法の一例について説明する。
まず、プリント配線基板１０１上に、ＩＣソケット１０２ａ，１０２ｂを実装する。この場合、プリント配線基板１０１上の電極とＩＣソケット１０２ａ，１０２ｂの裏面の電極コンタクト１２２とを位置合わせして、プリント配線基板１０１上の電極とＩＣソケット１０２ａ，１０２ｂとが電気的に接続されるように実装する。なお、プリント配線基板１０１上には、予めその他の電子部品などの実装および電気配線を行っておく。
【００６５】
次に、ＩＣソケット１０２ａ，１０２ｂに光導波路アレイ１０３を設置し、これらＩＣソケット１０２ａ，１０２ｂ間に光導波路アレイ１０３が架け渡された状態とする。この場合、光導波路アレイ１０３の両端部は、それぞれ、ＩＣソケット１０２ａ，１０２ｂの溝状の凹部１０２ｄに配置される。この場合、ＩＣソケット１０２ａ，１０２ｂに設置される光導波路アレイ１０３の長さが、これらＩＣソケット１０２ａ，１０２ｂの距離より長いことが望ましい。これにより、光導波路アレイ１０３を撓ませた状態で固定でき、ＩＣソケット１０２ａ，１０２ｂのプリント配線基板１０１上における位置決め誤差を吸収できる。
【００６６】
次に、ＩＣソケット１０２ａの凸面上にインターポーザ１０５ａを固定する。この場合、インターポーザ１０５ａの裏面に設けられている８本の位置決め用ピン１１１の先端部１１１ｔが、ＩＣソケット１０２ａの凹部１０２ｄの底面に設けられた位置決め用穴１１２に挿入されることで、インターポーザ１０５ａの位置決めが行われる。なおこの場合、光導波路アレイ１０３に対応した２本の位置決め用ピン１１１は、当該光導波路アレイ１０３の位置決め用貫通穴１１３（第１の穴１１３ｐ、第２の穴１１３ｑ）を通された後に、位置決め用穴１１２に挿入される。これにより、光導波路アレイ１０３の位置決めも同時に行われる。
【００６７】
なお、このようにＩＣソケット１０２ａの凸面上にインターポーザ１０５ａが固定されるとき、このインターポーザ１０５ａには、例えばその四隅にＩＣソケット１０２ａ側への付勢力が与えられ、当該インターポーザ１０５ａはＩＣソケット１０２ａに押し付けられた状態とされる。
【００６８】
次に、インターポーザ１０５ａの表面に実装されている半導体チップ１０８ａの上面に、アルミニウム製のフィン１０９を設置する。これにより、半導体チップ１０８ａで発生される熱をフィン１０９を通して効率的に放熱できるようになる。
【００６９】
次に、ＩＣソケット１０２ｂの凸面上にインターポーザ１０５ｂを固定する。この場合、インターポーザ１０５ｂの裏面に設けられている８本の位置決め用ピン１１１の先端部１１１ｔが、ＩＣソケット１０２ｂの凹部１０２ｄの底面に設けられた位置決め用穴１１２に挿入されることで、インターポーザ１０５ｂの位置決めが行われる。なおこの場合、光導波路アレイ１０３に対応した２本の位置決め用ピン１１１は、当該光導波路アレイ１０３の位置決め用貫通穴１１３（第１の穴１１３ｐ、第２の穴１１３ｑ）を通された後に、位置決め用穴１１２に挿入される。これにより、光導波路アレイ１０３の位置決めも同時に行われる。
【００７０】
なお、このようにＩＣソケット１０２ｂの凸面上にインターポーザ１０５ｂが固定されるとき、このインターポーザ１０５ｂには例えばその四隅にＩＣソケット１０２ｂ側への付勢力が与えられ、当該インターポーザ１０５ｂはＩＣソケット１０２ｂに押し付けられた状態とされる。
【００７１】
図７は、ＩＣソケット１０２ａ側におけるインターポーザ１０５ａおよび光導波路アレイ１０３の位置決め機構に係る部分を拡大して示したものである。この図７において、図１、図６と対応する部分には同一符号を付して示している。
【００７２】
インターポーザ１０５ａの表面には半導体チップ１０８ａが実装されている。この場合、インターポーザ１０５ａの表面の電極パッド１５２と半導体チップ１０８ａの下面の電極パッド１８１との間に半田バンプ１５４が介在され、半導体チップ１０８ａはインターポーザ１０５ａの表面に半田付けされる。
【００７３】
また、インターポーザ１０５ａの裏面には発光素子アレイ１０６が実装されている。この場合、インターポーザ１０５ａの裏面の電極パッド１５３と発光素子アレイ１０６の上面の電極パッド１６２との間に半田バンプ１５５が介在され、発光素子アレイ１０６はインターポーザ１０５ａの裏面に半田付けされる。なお、この発光素子アレイ１０６の下面にレンズアレイ１４１が装着されている。
【００７４】
また、光導波路アレイ１０３の端部が、ＩＣソケット１０２ａの溝状の凹部１０２ｄに配置されている。位置決め用ピン１１１は、インターポーザ１０５ａの裏面に設けられた金属パッド１５６に半田付けされることで、当該インターポーザ１０５ａの裏面に、下方に向かって植立されている。この位置決め用ピン１１１の先端部１１１ｔは、光導波路アレイ１０３の位置決め用貫通穴１１３を貫通して、ＩＣソケット１０２ａの位置決め用穴１１２に挿入（圧入）される。これにより、インターポーザ１０５ａおよび光導波路アレイ１０３の双方の位置決めが同時に行われる。
【００７５】
なお、上述の図７はＩＣソケット１０２ａ側におけるインターポーザ１０５ａおよび光導波路アレイ１０３の位置決め機構に係る部分を示したものである。説明は省略するが、ＩＣソケット１０２ｂ側におけるインターポーザ１０５ｂおよび光導波路アレイ１０３の位置決め機構に係る部分についても同様である。
【００７６】
図８は、半導体チップ１０８（図１の半導体チップ１０８ａ，１０８ｂに相当）の入出力インタフェース部の構成を示している。
【００７７】
この半導体チップ１０８は、電気信号用の第１のインタフェース部５００と、光信号用の第２のインタフェース部６００とを有している。この場合、電気信号による信号伝送を行う場合には第１のインタフェース部５００が使用され、一方光信号による信号伝送を行う場合には第２のインタフェース部６００が使用される。図１に示す光電複合装置１００においては、第２のインタフェース部６００が使用されることで、光信号による信号伝送が実現されている。
【００７８】
第１のインタフェース部５００は、一つ以上、図示の例ではｎ個のインタフェース回路５００-1〜５００-nを有している。インタフェース回路５００-1〜５００-nはｎチャネル分（ｎレーン分）のインタフェース回路を構成している。このｎチャネル分のインタフェース回路５００-1〜５００-nにより、ｎチャネル分の電気信号による信号伝送を並行して行うことができる。
【００７９】
このｎチャネル分のインタフェース回路５００-1〜５００-nは、それぞれ、送信インタフェース５１０および受信インタフェース５２０を含んでいる。これら送信インタフェース５１０および受信インタフェース５２０についてさらに説明する。なお、インタフェース規格は「PCI Express」であるとする。
【００８０】
送信インタフェース５１０は、８−１０変換回路５１１と、シリアライザ５１２と、ドライバ５１３とを有している。８−１０変換回路５１１は、送信データ( Tx Data）としての８ビットパラレルデータを、直流成分を除去した１０ビットパラレルデータに変換する。シリアライザ５１２は、８−１０変換回路５１１より出力される１０ビットパラレルデータをシリアルデータに変換する。
【００８１】
ドライバ５１３は、シリアライザ５１２より出力されるシリアルデータに基づいて伝送路を差動駆動する。ドライバ５１３から出力される差動信号は、伝送路としての差動電気配線（図示せず）が接続される出力端子５１４ａ，５１４ｂに出力される。なお、差動信号にはバイアス電圧Ｖbiasが印加されている。
【００８２】
受信インタフェース５２０は、レシーバ５２２と、デシリアライザ５２３と、１０−８変換回路５２４とを有している。レシーバ５２２は、伝送路としての差動電気配線が接続される入力端子５２１ａ，５２１ｂに入力される差動信号に基づいてシリアルデータを得る。なお、差動信号には接地電圧ＧＮＤが印加されている。
【００８３】
デシリアライザ５２３は、レシーバ５２２で得られるシリアルデータを１０ビットパラレルデータに変換する。１０−８変換回路５２４は、デシリアライザ５２３より出力される１０ビットパラレルデータを受信データ（Rx Data）としての８ビットパラレルデータに変換する。
【００８４】
インタフェース回路５００-1〜５００-nのそれぞれの動作を説明する。
送信データ( Tx Data）としての８ビットパラレルデータは８−１０変換回路５１１で直流成分を除去した１０ビットパラレルデータに変換される。この１０ビットパラレルデータはシリアライザ５１２でシリアルデータに変換される。ドライバ５１３からは、このシリアルデータに基づいて、伝送路（差動電気配線）を差動駆動するための差動信号が得られる。この差動信号は出力端子５２１ａ，５２１ｂに出力される。
【００８５】
また、伝送路（差動電気配線）から入力端子５２１ａ，５２１ｂに入力される差動信号はレシーバ５２２に供給され、このレシーバ５２２からシリアルデータが得られる。このシリアルデータはデシリアライザ５２３で１０ビットパラレルデータに変換される。そして、この１０ビットパラレルデータは１０−８変換回路５２４で受信データ（Rx Data）としての８ビットパラレルデータに変換される。
【００８６】
また、第２のインタフェース部６００は、一つ以上、図示の例ではｍ個のインタフェース回路６００-1〜６００-mを有している。インタフェース回路６００-1〜６００-mはｍチャネル分（ｍレーン分）のインタフェース回路を構成している。このｍチャネル分のインタフェース回路６００-1〜６００-mにより、ｍチャネル分の光信号による信号伝送を並行して行うことができる。
【００８７】
このｍチャネル分のインタフェース回路６００-1〜６００-mは、それぞれ、送信インタフェース６１０および受信インタフェース６２０を含んでいる。これら送信インタフェース６１０および受信インタフェース６２０についてさらに説明する。なお、このインタフェースは、「PCI Express」に対応したものとされる。
【００８８】
送信インタフェース６１０は、８−１０変換回路６１１と、シリアライザ６１２と、ドライバ６１３とを有している。８−１０変換回路６１１は、送信データ( Tx Data）としての８ビットパラレルデータを、直流成分を除去した１０ビットパラレルデータに変換する。シリアライザ６１２は、８−１０変換回路６１１より出力される１０ビットパラレルデータをシリアルデータに変換する。
【００８９】
ドライバ６１３は、シリアライザ６１２より出力されるシリアルデータに基づいて、光信号を出力する発光手段（図６の発光素子１６１に対応）を駆動する。ドライバ６１３からの駆動信号は出力端子６１４ａに出力される。出力端子６１４ｂには接地電圧ＧＮＤが印加される。上述した発光素子１６１としての例えば面発光レーザのアノードは出力端子６１４ａに接続され、そのカソードは出力端子６１４ｂに接続される。
【００９０】
受信インタフェース６２０は、電流／電圧変換器６２２と、デシリアライザ６２３と、１０−８変換回路６２４とを有している。電流／電圧変換器６２２は、光信号を受光する受光手段（図６の受光素子１６３に対応）で得られ、入力端子６２１ａ，６２１ｂに入力される電流信号を電圧信号に変換する。出力端子６２１ｂには、正の直流電圧ＶＣＣが印加されている。上述した受光素子１６３としての例えばフォトダイオードのカソードは入力端子６２１ｂに接続され、そのアノードは入力端子６２１ａに接続される。
【００９１】
なお、電流／電圧変換器６２２は、上述したように電流信号を電圧信号に変換する電流／電圧変換アンプとしての機能部の他に、受光手段で得られる電流信号を電流／電圧変換アンプに供給する際にインピーダンスマッチングをとるためのトランスインピーダンスアンプとしての機能部からなっている。
【００９２】
デシリアライザ６２３は、電流／電圧変換器６２２で得られるシリアルデータを１０ビットパラレルデータに変換する。１０−８変換回路６２４は、デシリアライザ６２３より出力される１０ビットパラレルデータを受信データ（Rx Data）としての８ビットパラレルデータに変換する。
【００９３】
インタフェース回路６００-1〜６００-mのそれぞれの動作を説明する。
送信データ( Tx Data）としての８ビットパラレルデータは８−１０変換回路６１１で直流成分を除去した１０ビットパラレルデータに変換される。この１０ビットパラレルデータはシリアライザ６１２でシリアルデータに変換される。ドライバ６１３からは、このシリアルデータに基づいて、発光手段を駆動するための駆動信号が得られる。この駆動信号は出力端子６１４ａに出力される。
【００９４】
また、受光手段で得られる電流信号は入力端子６２１ａ，６２１ｂに入力される。この電流信号は電流／電圧変換器６２２で電圧信号に変換される。この電圧信号としてのシリアルデータはデシリアライザ６２３で１０ビットパラレルデータに変換される。そして、この１０ビットパラレルデータは１０−８変換回路６２４で受信データ（Rx Data）としての８ビットパラレルデータに変換される。
【００９５】
上述した光電複合装置１００（図１、図６、図７、図８参照）の動作を説明する。
ＩＣソケット１０２ａ側で、半導体チップ１０８ａの第２のインタフェース部６００からの電気信号はインターポーザ１０５ａの内部を通ってその裏面に実装された発光素子アレイ１０６の発光素子（例えば面発光レーザ）１６１に供給され、この発光素子１６１からは電気信号に対応して強度変調された光信号が発生される。
【００９６】
この発光素子１６１からの光信号は発光素子アレイ１０６に装着されたレンズアレイ１４１のレンズ１４２により発散光から平行光とされる。この平行光は光導波路アレイ１０３の上面側のクラッド層１３２と一体的に形成されたレンズ１０４により送信用光導波路１３５の端部（４５゜ミラー面）１３５ａに集光され、光導波路１３５の長手方向側に反射される。これにより、ＩＣソケット１０２ａ側の発光素子アレイ１０６の発光素子１６１で発生された光信号は、送信用光導波路１３５を通じて、ＩＣソケット１０２ｂ側に送信される。
【００９７】
ＩＣソケット１０２ｂ側で、受信用光導波路１３６（ＩＣソケット１０２ａ側では送信用光導波路１３５）を通じて送られてくる光信号は、端部（４５゜ミラー面）１３６ａで受光素子アレイ１０７の受光素子１６３側に反射される。この反射された光信号は光導波路アレイ１０３の上面側のクラッド層１３２と一体的に形成されたレンズ１０４により発散光から平行光とされる。この平行光は受光素子アレイ１０７に装着されたレンズアレイ１４３のレンズ１４４で集光されて受光素子（例えばフォトダイオード）１６３の光入射面に入射される。
【００９８】
そして、光信号は受光素子１６３で光信号から電気信号に変換される。この電気信号は、インターポーザ１０５ｂの内部を通ってその表面に実装された半導体チップ１０８ｂの第２のインタフェース部６００に供給される。これにより、ＩＣソケット１０２ａ側のインターポーザ１０５ａに実装された半導体チップ１０８ａからの電気信号が、ＩＣソケット１０２ｂ側のインターポーザ１０５ｂに実装された半導体チップ１０８ｂに供給される。
【００９９】
説明は省略するが、ＩＣソケット１０２ｂ側の半導体チップ１０８ｂからＩＣソケット１０２ａ側の半導体チップ１０８ａにも、同様にして電気信号が供給される。
【０１００】
上述した光電複合装置１００によれば、半導体チップ（半導体集積回路）１０８ａ，１０８ｂが光信号用の第２のインタフェース部６００を備えているので、別途光電変換回路を設ける必要がなく、光信号による信号伝送を容易に実現できる。また、この半導体チップ（半導体集積回路）１０８ａ，１０８ｂは電気信号用の第１のインタフェース部５００も備えているので、これを利用することで、電気信号による信号伝送も容易に実現できる。
【０１０１】
なお、上述実施の形態においては、半導体チップ１０８ａ，１０８ｂの双方が電気信号用の第１のインタフェース部５００および光信号用の第２のインタフェース部６００の双方を備えるものを示したが、いずれか一方が光信号用のインタフェース部のみを持つ構成、あるいは電気信号用のインタフェース部のみを持ち、別途光電変換回路を設ける構成も考えられる。
【０１０２】
次に、上述した光電複合装置を実際に適用し得る電子機器の一例を簡単に説明する。
図９は、コンピュータシステム２００の構成を示している。このコンピュータシステム２００は、ＣＰＵ(Central Processing Unit)２０１と、メモリコントローラとしてのノースブリッジ２０２と、ＤＲＡＭ(Dynamic Random Access Memory)２０３と、Ｉ／Ｏコントローラとしてのサウスブリッジ２０４と、バス２０５と、ネットワークインタフェース（ネットワークＩ／Ｆ）２０６と、記憶装置２０７と、その他の入出力装置（Ｉ／Ｏ装置）２０８とを備えている。
【０１０３】
ノースブリッジ２０２は、光配線２１１を介してＣＰＵ２０１に接続されている。また、サウスブリッジ２０４は、光配線２１２を介してノースブリッジ２０２に接続されていると共に、さらに光配線２１１を介してＣＰＵ２０１に接続されている。また、ＤＲＡＭ２０３は、光配線２１３を介してノースブリッジ２０２に接続されている。ＣＰＵ２０１は、ＯＳ(Operating System)およびアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ２０２は、メモリ２０３へのアクセスを統括制御する。
【０１０４】
バス２０５は電気配線２１４を介してサウスブリッジ２０４に接続されている。また、ネットワークインタフェース２０６、記憶装置２０７およびその他のＩ／Ｏ装置２０８は、それぞれ、バス２０５に接続されている。記憶装置２０７は、ＨＤＤ(Hard Disk Drive)、ＤＶＤ(Digital Versatile Disk)ドライブ、ＣＤ(Compact Disc)ドライブなどである。Ｉ／Ｏ装置２０８は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。
【０１０５】
図１０は、光配線２１０（光配線２１１〜２１３のそれぞれに対応している）の構成例を示している。この光配線２１０は、Ｎチャネル分の光伝送系２２０-1〜２２０-Nを有している。光伝送系２２０-1〜２２０-Nのそれぞれは、第１の回路（第１の電子部品）から第２の回路（第２の電子部品）に光信号を伝送する第１の伝送系２２１と、第２の回路から第１の回路に光信号を伝送する第２の伝送系２２２とからなっている。
【０１０６】
第１の伝送系２２１は、パラレル／シリアル変換器（Ｐ／Ｓ変換器）２２１ａ、ドライバアンプ２２１ｂ、発光素子としての半導体レーザ２２１ｃ、光導波路２２１ｄ、受光素子としてのフォトダイオード２２１ｅ、トランスインピーダンスアンプ（ＴＩＡ）２２１ｆ、Ｉ／Ｖ変換アンプ（ＩＶＡ）２２１ｇおよびシリアル／パラレル変換器（Ｓ／Ｐ変換器）２２１ｈを備えている。この場合、Ｐ／Ｓ変換器２２１ａ、ドライバアンプ２２１ｂおよび半導体レーザ２２１ｃは第１の回路側に配置され、フォトダイオード２２１ｅ、ＴＩＡ２２１ｆ、ＩＶＡ２２１ｇおよびＳ／Ｐ変換器２２１ｈは第２の回路側に配置され、光導波路２２１ｄは第１の回路と第２回路の間に配置される。
【０１０７】
同様に、第２の伝送系２２１は、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂ、半導体レーザ２２２ｃ、光導波路２２２ｄ、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈを備えている。この場合、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂおよび半導体レーザ２２２ｃは第２の回路側に配置され、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈは第１の回路側に配置され、光導波路２２２ｄは第２の回路と第１の回路の間に配置される。
【０１０８】
ここで、Ｓ／Ｐ変換器２２１ａ，２２２ａは、それぞれ、伝送すべきデータ、例えばｂ0〜ｂ7の８ビットパラレルデータをシリアルデータに変換する。ドライバアンプ２２１ｂ，２２２ｂは、それぞれ、Ｓ／Ｐ変換器２２１ａ，２２２ａで得られたシリアルデータに基づいて半導体レーザ２２１ｃ，２２２ｃを駆動し、この半導体レーザ２２１ｃ，２２２ｃからシリアルデータに対応した光信号を発生させる。ＴＩＡ２２１ｆ，２２２ｆは、それぞれ、フォトダイオード２２１ｅ，２２２ｅからの光電変換による電流信号を、後続のＩ／Ｖ変換アンプ２２１ｇ，２２２ｇに供給する際に、インピーダンスマッチングをとる。ＩＶＡ２２１ｇ，２２２ｇは、それぞれ、ＴＩＡ２２１ｆ，２２２ｆの出力信号である電流信号を電圧信号に変換する。Ｓ／Ｐ変換器２２１ｈ，２２２ｈは、それぞれ、ＩＶＡ２２１ｇ，２２２ｇの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。
【０１０９】
第１の回路から第２の回路にデータを伝送する際の動作について説明する。第１の回路側では、伝送すべき８ビットのパラレルデータはＰ／Ｓ変換器２２１ａでシリアルデータに変換され、このシリアルデータはドライバアンプ２２１ｂに供給される。このドライバアンプ２２１ｂにより半導体レーザ２２１ｃが駆動され、この半導体レーザ２２１cからはシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路２２１ｄを通って第２の回路側に伝送される。
【０１１０】
第２の回路側では、光導波路２２１ｄで伝送されてきた光信号がフォトダイオード２２１ｅに照射される。このフォトダイオード２２１ｅからの光電変換による電流信号は、インピーダンスマッチング用のＴＩＡ２２１ｆを介してＩＶＡ２２１ｇに供給され、電圧信号に変換される。そして、このＩＶＡ２２１ｇの出力信号である、伝送されてきたシリアルデータはＳ／Ｐ変換器２２１ｈでパラレルデータに変換される。
【０１１１】
このようにして、第１の回路から第２の回路にデータの伝送が行われる。なお、詳細説明は省略するが、第２の回路から第１の回路にデータを伝送する際の動作についても同様に行われる。図１０に示す光配線２１０では、Ｎチャネル分の光伝送系２２０-1〜２２０-Nを有しているので、Ｎチャネル分のデータ送受信を並行して行うことができる。
【０１１２】
上述したコンピュータシステム２００においては、図示しないプリント配線基板（マザーボード）上に、上述した電子部品としてのＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３、サウスブリッジ２０４およびバス２０５をそれぞれ構成する半導体チップが実装される。この場合、ＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３およびサウスブリッジ２０４の部分に、図１に示す光電複合装置１００を適用でき、ＣＰＵ２０１とノースブリッジ２０２の間、ＤＲＡＭ２０３とノースブリッジ２０２の間、ノースブリッジ２０２とサウスブリッジ２０４の間で、光信号を用いた信号伝送を良好に行うことができる。
【０１１３】
図１１は、ゲーム機３００の構成を示している。このゲーム機３００は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインＣＰＵ３０１と、画像処理を行うグラフィックプロセッサ（ＧＰ）３０２と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース（ネットワークＩ／Ｆ）３０３と、インタフェース処理を行うＩＯプロセッサ（ＩＯＰ）３０４と、ＤＶＤやＣＤ等の光ディスク３０５の読み出し制御や当該読み出されたデータのデコードを行う光ディスク制御部３０６と、メインＣＰＵ３０１に接続されるメインメモリとしてのＤＲＡＭ３０７と、ＩＯプロセッサ３０４が実行する命令やデータを保持するためのＩＯＰメモリ３０８と、主にオペレーティングシステム用のプログラムが格納されたＯＳ−ＲＯＭ３０９と、音声信号処理を行うサウンドプロセッサユニット（ＳＰＵ）３１０と、圧縮波形データを格納するサウンドバッファ３１１とを基本構成として備えている。
【０１１４】
メインＣＰＵ３０１とネットワークＩ／Ｆ３０３は、光配線３１２により接続されている。メインＣＰＵ３０１とグラフィックプロセッサ３０２は、光配線３１３により接続されている。メインＣＰＵ３０１とＩＯプロセッサ３０４は、ＳＢＵＳ３１４により接続されている。ＩＯプロセッサ３０４と、光ディスク制御部３０６、ＯＳ−ＲＯＭ３０９およびサウンドプロセッサユニット３１０は、ＳＳＢＵＳ３１５により接続されている。
【０１１５】
メインＣＰＵ３０１は、ＯＳ−ＲＯＭ３０９に格納されたプログラムや、光ディスク３０５から読み出されてＤＲＡＭ３０７にロードされたり、通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ３０２は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。
【０１１６】
ＩＯプロセッサ３０４には、コントローラ（図示せず）が接続されるコントローラポート３２１、メモリカード（図示せず）が装填されるメモリカードスロット３２２、ＵＳＢ接続端子３２３およびＩＥＥＥ１３９４接続端子３２４が接続されている。これにより、ＩＯプロセッサ３０４は、コントローラポート３２１を介して接続されたコントローラ、メモリカードスロット３２２を介して接続されたメモリカード、ＵＳＢ接続端子３２３を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。
【０１１７】
サウンドプロセッサユニット３１０は、サウンドバッファ３１１に格納されている圧縮波形データを、メインＣＰＵ３０１からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。
【０１１８】
なお、光配線３１２，３１３は、それぞれ、上述の図１０に示すように構成されており、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、およびメインＣＰＵ３０１とグラフィックプロセッサ３０２の間では、光信号によってデータの送受信が行われる。
【０１１９】
上述したゲーム機３００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ３０１等の基本構成電子部品としての半導体チップが実装される。
【０１２０】
この場合、メインＣＰＵ３０１、グラフィックプロセッサ３０２およびネットワークＩ／Ｆ３０３の部分に、図１に示す光電複合装置１００を適用でき、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、メインＣＰＵ３０１とグラフィックプロセッサ３０２の間で、光信号を用いた信号伝送を良好に行うことができる。
【０１２１】
図１２は、サーバ４００の構成を示している。このサーバ４００は、ＣＰＵ４０１，４０２と、チップセット４０３と、ネットワークインタフェース（ネットワークＩ／Ｆ）４０４と、メモリ４０５と、ＰＣＩブリッジ４０６と、ルータ４０７とを基本構成として備えている。
【０１２２】
チップセット４０３には、光配線４１１，４１２を介してＣＰＵ４０１，４０２が接続されていると共に、光配線４１３を介して、ネットワークＩ／Ｆ４０４が接続されている。また、チップセット４０３には、電気配線により、メモリ４０５、ＰＣＩブリッジ４０６およびルータ４０７が接続されている。ネットワークＩ／Ｆ４０４は、ネットワークとのインタフェースを行う。チップセット４０３は、ＣＰＵ４０１，４０２、ネットワークＩ／Ｆ４０４、メモリ４０５およびＰＣＩブリッジ４０６などを制御する。
【０１２３】
ＰＣＩブリッジ４０６には、ＰＣＩバス４１４を介して、記憶装置などのＰＣＩデバイス４１５〜４１６が接続されている。ルータ４０７は、例えば、スイッチカード４２１およびラインカード４２２〜４２５から構成されている。ラインカード４２２〜４２５は、パケットの前処理を行うプロセッサであり、スイッチカード４２１はパケットの行き先をアドレスに従い切り替えるスイッチである。
【０１２４】
なお、光配線４１１〜４１３は、それぞれ、上述の図１０に示すように構成されており、ＣＰＵ４０１，４０１とチップセット４０３の間、およびチップセット４０３とネットワークＩ／Ｆ４０４の間では、光信号によってデータの送受信が行われる。
【０１２５】
上述したサーバ４００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ４０１，４０２、チップセット４０３等の基本構成電子部品としての半導体チップが実装される。
【０１２６】
この場合、ＣＰＵ４０１，４０１、チップセット４０３、ネットワークＩ／Ｆ４０４の部分に、図１に示す光電複合装置１００を適用でき、ＣＰＵ４０１，４０１とチップセット４０３の間、およびチップセット４０３とネットワークＩ／Ｆ４０４の間で、光信号を用いた信号伝送を良好に行うことができる。
【産業上の利用可能性】
【０１２７】
この発明は、電気信号による信号伝送および光信号による信号伝送の双方を容易に実現できる半導体集積回路等を提供するものであり、例えばＬＳＩ等の半導体チップ間の光信号による信号伝送に適用できる。
【図面の簡単な説明】
【０１２８】
【図１】実施の形態としての光電複合装置の概略断面図である。
【図２】実施の形態としての光電複合装置の概略斜視図である。
【図３】ＩＣソケットの構成を示す概略斜視図である。
【図４】インターポーザの構成を示す概略斜視図である。
【図５】光導波路アレイの構成を示す概略斜視図および概略平面図である。
【図６】光導波路アレイ、発光素子アレイおよび受光素子アレイの詳細構成を示す図である。
【図７】インターポーザおよび光導波路アレイの位置決め機構に係る部分を示す図である。
【図８】半導体チップの入出力インタフェース部の構成を示すブロック図である。
【図９】コンピュータシステムの構成を示すブロック図である。
【図１０】光配線の構成例を説明するための図である。
【図１１】ゲーム機の構成を示すブロック図である。
【図１２】サーバの構成を示すブロック図である。
【符号の説明】
【０１２９】
１００・・・光電複合装置、１０１・・・プリント配線基板、１０２，１０２ａ，１０２ｂ・・・ＩＣソケット、１０２ｄ・・・凹部、１０３・・・光導波路アレイ、１０４・・・レンズ、１０５，１０５ａ，１０５ｂ・・・インターポーザ、１０６・・・発光素子アレイ、１０７・・・受光素子アレイ、１０８，１０８ａ，１０８ｂ・・・半導体チップ、１０９・・・ヒートシンク、１１１・・・位置決め用ピン、１１１ｂ・・・基部、１１１ｔ・・・先端部、１１２・・・位置決め用穴、１１３・・・位置決め用貫通穴、１１３ｐ・・・第１の穴、１１３ｑ・・・第２の穴、１３１・・・コア層、１３２，１３３・・・クラッド層、１３５・・・送信用光導波路、１３５ａ・・・送信用光導波路の端部（４５゜ミラー面）、１３６・・・受信用光導波路、１３６ａ・・・受信用光導波路の端部（４５゜ミラー面）、１３７・・・壁板、１４１，１４３・・・レンズアレイ、１４２，１４４・・・レンズ、１６１・・・発光素子、１６３・・・受光素子、２００・・・コンピュータシステム、２１０・・・光配線、３００・・・ゲーム機、４００・・・サーバ、５００・・・電気信号用の第１のインタフェース部、５００-1〜５００-n・・・インタフェース回路、５１０・・・送信インタフェース、５１１・・・８−１０変換回路、５１２・・・シリアライザ、５１３・・・ドライバ、５１４ａ，５１４ｂ・・・出力端子、５２０・・・受信インタフェース、５２１ａ，５２１ｂ・・・入力端子、５２２・・・レシーバ、５２３・・・デシリアライザ、５２４・・・１０−８変換回路、６００・・・光信号用の第２のインタフェース部、６００-1〜６００-m・・・インタフェース回路、６１０・・・送信インタフェース、６１１・・・８−１０変換回路、６１２・・・シリアライザ、６１３・・・ドライバ、６１４ａ，６１４ｂ・・・出力端子、６２０・・・受信インタフェース、６２１ａ，６２１ｂ・・・入力端子、６２２・・・電流／電圧変換器、６２３・・・デシリアライザ、６２４・・・１０−８変換回路
【技術分野】
【０００１】
この発明は、光信号による信号伝送を行うＬＳＩ(Large Scale Integrated circuit)等に適用して好適な半導体集積回路およびそれを用いた電子機器に関する。詳しくは、この発明は、入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えることによって、電気信号による信号伝送および光信号による信号伝送の双方を容易に実現できるようにした半導体集積回路等に係るものである。
【背景技術】
【０００２】
従来、ＬＳＩ等の半導体チップ間の信号伝送は、基板配線を介した電気信号によりなされている。しかし、昨今のＭＰＵ(Micro Processing Unit)の高機能化に伴い、半導体チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。
【０００３】
それらの代表的なものとして、ＲＣ(Register and Capacitor)信号遅延、インピーダンスミスマッチング、ＥＭＣ(ElectroMagnetic Compatibility)／ＥＭＩ(ElectroMagnetic Interference)、クロストーク等がある。従来、これらの問題を解決するため、配線位置の最適化、新素材開発などが行われてきた。
【０００４】
しかし近年、上述の配線位置の最適化、新素材開発等の効果は物理的限界に阻まれつつあり、今後システムの高機能化を実現するためには、単純な半導体チップの実装を前提としたボード構造そのものを見直す必要が生じてきている。例えば、以下に簡単に説明する、マルチチップモジュール（ＭＣＭ）化による微細配線結合、各種半導体チップのポリイミド樹脂などを用いた配線の二次元的な封止、一体化による電気配線結合、基板貼り合わせによる半導体チップの三次元結合などが開発されている。
【０００５】
・ＭＣＭ化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード（多層プリント基板）上では形成不可能である微細配線結合を実現する。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
【０００６】
・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止し、一体化し、その一体化された基板上にて微細配線結合を行う。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
【０００７】
・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これによって、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。ただし、積層化による発熱量増加、半導体チップ間の熱応力などの問題が生じる。
【０００８】
また、信号授受の高速化および大容量化を実現するために、光配線による光伝送結合技術が開発されている（例えば、非特許文献１、非特許文献２参照）。半導体チップ間の信号伝送を光信号で行うことで、電気配線におけるようなＲＣ遅延の問題はなく、伝送速度を大幅に向上させることができる。また、半導体チップ間の信号伝送を光信号で行うことで、電磁波に関する対策を全く必要とせず、比較的自由な配線設計が可能となる。
【０００９】
半導体チップ間に対応する光配線技術には種々の方式がある。例えば、以下に簡単に説明する、アクティブインターポーザ方式、自由空間伝送方式、光コネクタ接続方式、光導波路埋め込み方式、表面実装方式などがある。
【００１０】
・アクティブインターポーザ方式（非特許文献１のｐ．１２５、図７参照）
これは、プリント配線基板（ボード）上に光導波路が実装されている。光素子は、トランシーバーモジュールの裏面に実装され、光導波路の４５°全反射ミラーに対し、精密に位置決めされている。利点としては、既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、構造が大掛かりなため、コストが高いこと、光軸合わせが困難であること、また電気伝送経路の短縮が困難であり、高周波伝送に不向きであることが挙げられる。
【００１１】
・自由空間伝送方式（非特許文献１のｐ．１２３、図５参照）
これは、プリント配線基板の裏面に光配線基板（石英）を実装し、伝送基板内において光をジグザグに反射させ、信号を伝播させる。光素子アレイ＋自由空間伝送により、原理的には数千レベルの多チャンネル化が可能である。また、光軸合わせを容易にするため、数枚のレンズを組み合わせたハイブリッド光学系を構成している。利点としては、原理的には数千チャネルの多重伝送が可能であること、またハイブリッド光学系を構成しているため、光軸合わせが容易であることが挙げられる。また、懸案点としては、光配線基板が高価であること、反射による信号伝播のため、波形が乱れ易く、伝播損失が大きいこと、また新規開発技術が数多く盛り込まれているため、信頼性に関する実績がほとんど無いことが挙げられる。
【００１２】
・光コネクタ接続方式（非特許文献１のｐ．１２２、図４参照）
これは、ＬＳＩチップの周囲に小型光コネクタを配置し、ＬＳＩチップを実装した後、自由に光路を設定できる光伝送モジュールシステムである。利点としては、コネクタにより精度が保証されており、コストのかかる光軸合わせ工程が不要であること、光ファイバーを用いているため、プリント配線基板間などの中距離伝送が可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、コネクタモジュールの小型化に限界があり、半導体チップとコネクタ間における電気配線の短縮化が困難であること、高周波伝送用としては不向きであること、伝送媒体として光ファイバーを採用しているため、多バス化に限界が有ること、また構成部品数が多く、バス当たりのコストダウンが困難であることが挙げられる。
【００１３】
・光導波路埋め込み方式（非特許文献１のｐ１２４、図６参照）
これは、光導波路をプリント配線基板に埋め込み、既存のプリント配線基板の実装構造の形態を維持しながら光配線を設ける方法である。光路結合にマイクロレンズを採用し、光軸ズレ許容量を一般実装精度レベルまで緩和させている。利点としては、発光素子をＬＳＩチップの裏面に直接実装しているため、ＬＳＩチップと発光素子間の電気配線経路を極限まで短くできること、またコリメート光結合により、一般実装精度での光軸合わせが可能であることが挙げられる。また、懸案点としては、光配線をプリント配線基板内に設けるため、プリント配線基板の製造やコストダウンが困難であること、光素子の放熱対策が不明であること、またプリント配線基板が脆弱であるため、レンズと光導波路間の光結合損失が変動する可能性が有ることが挙げられる。
【００１４】
・表面実装方式（非特許文献２参照）
これは、光素子を、ＬＳＩチップの裏面に直接貼り付けて機能させ、また、光導波路をプリント配線基板上に直接実装する方式である。既存のプリント配線基板の構造をそのまま維持し、光配線の併設が可能である。利点としては、発光素子をＬＳＩチップの裏面に直接実装しているため、ＬＳＩチップと発光素子間の電気配線経路を極限まで短くできること、構造がシンプルであり、コストダウンが可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、光素子をＬＳＩチップに直接貼り付けるため、専用のＬＳＩチップの開発が必要であること、また光素子が高温のＬＳＩチップに直接貼り付けられているため、光素子の高温劣化が懸念されることが挙げられる。
【００１５】
【非特許文献１】日経エレクトロニクス、"光配線との遭遇"２００１年１２月３日の１２２頁〜１２５頁、図４〜図７
【非特許文献２】NTT R&D, vol.48, no.3, pp.271-280 (1999)
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述したように半導体チップ（半導体集積回路）間の信号伝送を光信号で行う場合、この半導体チップが電気信号用のインタフェース部を持つときは、この半導体チップに、電気信号と光信号との間の変換を行う光電変換回路を接続することで、光信号による信号伝送を行うことができる。すなわち、この場合には、半導体チップの他に光電変換回路を設ける必要がある。
【００１７】
なお、このように光電変換回路を設けなくてもよいように、半導体チップとして光信号用のインタフェース部を持つものも考えられている。しかしこの場合、信号伝送を電気信号で行う場合に対応できなくなる。
【００１８】
この発明の目的は、電気信号による信号伝送および光信号による信号伝送の双方を容易に実現し得る半導体集積回路等を提供することにある。
【課題を解決するための手段】
【００１９】
この発明に係る半導体集積回路は、入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えるものである。
【００２０】
また、この発明に係る電子機器は、複数の電子部品からなり、この複数の電子部品に含まれる第１の電子部品と第２の電子部品との間で光信号を用いて信号伝送が行われる電子機器であって、第１の電子部品および第２の電子部品の少なくともいずれかは、入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えるものである。
【００２１】
この発明においては、半導体集積回路の入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えている。例えば、第２のインタフェース部は、一つ以上のインタフェース回路を有し、当該インタフェース回路は、データを送信するための送信インタフェースおよびデータを受信するための受信インタフェースを含むものとされる。複数のインタフェース回路を有することで、複数チャネルの信号伝送を並行して行うことができる。
【００２２】
例えば、送信インタフェースは、送信データとしての８ビットパラレルデータを直流成分を除去した１０ビットパラレルデータに変換する８−１０変換回路と、この８−１０変換回路より出力される１０ビットパラレルデータをシリアルデータに変換するシリアライザと、このシリアライザより出力されるシリアルデータに基づいて光信号を出力する発光手段を駆動するドライバとを有し、受信インタフェースは、光信号を受光する受光手段で得られる電流信号を電圧信号に変換する電流／電圧変換器と、この電流／電圧変換器より出力される電圧信号としてのシリアルデータを１０ビットパラレルデータに変換するデシリアライザと、このデシリアライザより出力される１０ビットパラレルデータを受信データとしての８ビットパラレルデータに変換する１０−８変換回路とを有するものとされる。これにより、光信号によるシリアルデータ伝送が可能となる。
【００２３】
このように半導体集積回路の入出力インタフェースとして電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えているので、電気信号による信号伝送を行う場合には第１のインタフェース部を利用すればよく、また光信号による信号伝送を行う場合には第２のインタフェース部を利用すればよく、電気信号による信号伝送および光信号による信号伝送の双方を容易に実現できる。
【発明の効果】
【００２４】
この発明によれば、半導体集積回路の入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備えるものであり、電気信号による信号伝送および光信号による信号伝送の双方を容易に実現できる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としての光電複合装置１００の概略断面図を示している。
【００２６】
この光電複合装置１００は、プリント配線基板（マザーボード）１０１上に実装されるＩＣソケット１０２ａ，１０２ｂと、これらＩＣソケット１０２ａ，１０２ｂに設置されるレンズ一体型の光導波路アレイ１０３とを有している。ＩＣソケット１０２ａ，１０２ｂは、それぞれ、十字型の溝状の凹部１０２ｄを持つ凹凸構造とされている。ＩＣソケット１０２ａ，１０２ｂは、従来周知のように、例えば、絶縁性樹脂、例えばガラス入りＰＥＳ（ポリエチレンスルフィド）樹脂、ガラス入りＰＥＴ（ポリエチレンテレフタレート）樹脂などを用い、凹凸構造を有する金型を用いて形成される。
【００２７】
光導波路アレイ１０３は、後述するように、複数チャネル分（複数レーン分）の光導波路を備えている。この光導波路アレイ１０３は、ＩＣソケット１０２ａとＩＣソケット１０２ｂとの間に架け渡されている。この光導波路アレイ１０３の両端部は、それぞれ、ＩＣソケット１０２ａ，１０２ｂの溝状の凹部１０２ｄに配置される。この光導波路アレイ１０３は、後述するようにコア層を上下のクラッド層で挟んだ構造とされているが、上側のクラッド層と一体的にレンズ１０４が形成されている。
【００２８】
また、光電複合装置１００は、ＩＣソケット１０２ａ，１０２ｂの凸面上にそれぞれ固定されるインターポーザ１０５ａ，１０５ｂを有している。インターポーザ１０５ａの裏面には光素子としての発光素子アレイ１０６および受光素子アレイ１０７が実装されており、その表面には半導体チップ（半導体集積回路）１０８ａ、例えばＣＰＵが実装されている。この場合、発光素子アレイ１０６および受光素子アレイ１０７は、インターポーザ１０５ａの内部を介して、半導体チップ１０８ａに接続されている。なお、半導体チップ１０８ａの上面にはヒートシンクとしてのアルミニウム製のフィン１０９が設置されている。
【００２９】
同様に、インターポーザ１０５ｂの裏面には光素子としての発光素子アレイ１０６および受光素子アレイ１０７が実装されており、その表面には半導体チップ（半導体集積回路）１０８ｂが実装されている。この場合、発光素子アレイ１０６および受光素子アレイ１０７は、インターポーザ１０５ｂの内部を介して、半導体チップ１０８ｂに接続されている。
【００３０】
発光素子アレイ１０６は、発光素子（発光手段）、例えば面発光レーザが複数個配列された構成となっている。また、受光素子アレイ１０７は、受光素子（受光手段）、例えばフォトダイオードが複数個配列された構成となっている。上述した光導波路アレイ１０３は、上述した発光素子アレイ１０６の各発光素子、および受光素子アレイ１０７の各受光素子に、それぞれ、各チャネルの光導波路が対向するように設置される。ここで、発光素子は、光導波路に入射する光信号を発光する。受光素子は光導波路から出射された光信号を受光する。
【００３１】
次に、上述した光電複合装置１００におけるインターポーザ１０５ａ，１０５ｂ、および光導波路アレイ１０３の位置決め機構について説明する。
【００３２】
インターポーザ１０５ａ，１０５ｂは、その裏面に下方に向かって植立された位置決め用ピン１１１を有している。この位置決め用ピン１１１は、例えばインターポーザ１０５ａ，１０５ｂの裏面に設けられた金属パッド（図１には図示せず）に半田付けされることで、当該インターポーザ１０５ａ，１０５ｂの裏面に取り付けられている。この位置決め用ピン１１１は、後述する光導波路アレイ１０３に形成されている位置決め用貫通穴１１３を通過できる第１の径の先端部１１１ｔと、その位置決め用貫通穴１１３を通過できない第２の径の基部１１１ｂとからなっている。基部１１１ｂがインターポーザ１０５ａ，１０５ｂに半田付けされている。
【００３３】
また、ＩＣソケット１０２ａ，１０２ｂの凹部１０２ｄの底面に、上述したインターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１を挿入するための位置決め用穴１１２を有している。この位置決め用穴１１２の径は、位置決め用ピン１１１の先端部１１１ｔの径より若干小さく形成されている。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mm（φ＝２．１mm）であるとき、位置決め用穴１１２の直径は２．０mm（φ＝２．０mm）とされる。これにより、位置決め用ピン１１１の先端部１１１ｔが位置決め用穴１１２に挿入される際には、位置決め用穴１１２の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。
【００３４】
また、光導波路アレイ１０３は、両端部に、上述したインターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１を通すための位置決め用貫通穴１１３を有している。この位置決め用貫通穴１１３の径は、上述した位置決め用穴１１２の径と同様に、位置決め用ピン１１１の先端部１１１ｔの径より若干小さく形成されている。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mm（φ＝２．１mm）であるとき、位置決め用貫通穴１１３の直径は２．０mm（φ＝２．０mm）とされる。これにより、位置決め用ピン１１１の先端部１１１ｔが位置決め用貫通穴１１３を通る際には、位置決め用貫通穴１１３の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。
【００３５】
インターポーザ１０５ａ，１０５ｂ、および光導波路アレイ１０３の位置決めは、上述したインターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１が、光導波路アレイ１０３の位置決め用貫通穴１１３を貫通してＩＣソケット１０２ａ，１０２ｂの位置決め用穴１１２に挿入されることで行われる。
【００３６】
この場合、位置決め用ピン１１１の基部１１１ｂおよび先端部１１１ｔの境界の段差部分で光導波路アレイ１０３はＩＣソケット１０２ａ，１０２ｂの面に押圧された状態となる。これにより、光導波路アレイ１０３がＩＣソケットの面から浮き上がることを防止でき、各光導波路の光入射面や光出射面が傾くことによる光量損失を回避できる。
【００３７】
なお、詳細説明は省略するが、インターポーザ１０５ａ，１０５ｂは、それぞれ、例えばその四隅にＩＣソケット１０２ａ，１０２ｂ側への付勢力が与えられ、ＩＣソケット１０２ａ，１０２ｂに押し付けられた状態で、当該ＩＣチケット１０２ａ，１０２ｂ上に固定される。
【００３８】
図２は、上述した光電複合装置１００の概略斜視図を示している。なお、この図２においては、プリント配線基板１０１およびアルミニウム製のフィン１０９の図示は省略している。
【００３９】
次に、上述した光電複合装置１００を構成する各部材について、さらに詳細に説明する。図３Ａ，Ｂは、ＩＣソケット１０２（ＩＣソケット１０２ａ，１０２ｂのそれぞれに対応）の構成を示している。図３Ａは、ＩＣソケット１０２を表面側から見た概略斜視図であり、図３ＢはＩＣソケット１０２を裏面側から見た概略斜視図である。
【００４０】
ＩＣソケット１０２の表面側は、図３Ａに示すように、十字型の溝状の凹部１０２ｄを持つ凹凸構造とされている。凹部１０２ｄの深さは、光導波路アレイ１０３の厚さよりも大きくされ、実装時に、光導波路アレイ１０３と、発光素子アレイ１０６および受光素子アレイ１０７との間に空間が形成されるようになされる。
【００４１】
このＩＣソケット１０２の凸面には、この凸面上に固定されるインターポーザ１０５ａ，１０５ｂ（図１参照）の裏面に設けられた電極パッド１５１との電気的接触をとるための、棒状、板バネ状、渦巻き状などの電極ピン１２１が複数個設けられている。なお、図３Ａには、棒状の電極ピン１２１を示している。
【００４２】
また、このＩＣソケット１０２の裏面には、図３Ｂに示すように、プリント配線基板１０１（図１参照）上の電極との電気的接続をとるための、例えば半田バンプ等の電極コンタクト１２２が複数個設けられている。この電極コンタクト１２２は、上述の凸面に設けられている電極ピン１２１とＩＣソケット１０２内で電気的に接続されている。
【００４３】
また、このＩＣソケット１０２の凹部１０２ｄの底面には、図３Ａに示すように、上述したインターポーザ１０５ａ，１０５ｂの裏面に設けられた位置決め用ピン１１１を挿入するための位置決め用穴１１２が設けられている。後述するように、インターポーザ１０５ａ，１０５ｂの裏面には、それぞれ８本の位置決め用ピン１１１が設けられているので、位置決め用穴１１２も８個設けられている。なお、図３Ａには、４個のみ示されている。
【００４４】
なお、このＩＣソケット１０２には、十字型の溝状の凹部１０２ｄを利用して、最大４方向から４本の光導波路アレイ１０３（図１参照）を設置できるようになっている。そのため、上述した８個の位置決め用穴１１２のうち、それぞれの方向に対応した２個ずつの位置決め用穴１１２は、それぞれの方向から設置される光導波路アレイ１０３に対応した２本の位置決め用ピン１１１を挿入するために用いられる。
【００４５】
図４Ａ，Ｂは、インターポーザ１０５（インターポーザ１０５ａ，１０５ｂのそれぞれに対応）の構成を示している。図４Ａは、インターポーザ１０５を表面側から見た概略斜視図であり、図４Ｂはインターポーザ１０５を裏面側から見た概略斜視図である。
【００４６】
インターポーザ１０５の表面には、図４Ａに示すように、半導体チップ１０８（半導体チップ１０８ａ，１０８ｂに相当）が実装されている。なお、実装される半導体チップの個数は１個に限られるものではない。また、このインターポーザ１０５の裏面には、図４Ｂに示すように、発光素子アレイ１０６および受光素子アレイ１０７が実装されている。上述したように、インターポーザ１０５には最大４方向から４本の光導波路アレイ１０３を設置できるようになっているので、このインターポーザ１０５の裏面には、それぞれの方向から設置される光導波路アレイ１０３に対応して、４組の発光素子アレイ１０６および受光素子アレイ１０７が実装されている。これら発光素子アレイ１０６および受光素子アレイ１０７は、インターポーザ１０５を介して、半導体チップ１０８に接続されている。
【００４７】
また、このインターポーザ１０５の裏面には、図４Ｂに示すように、上述したＩＣソケット１０２の凸面に設けられた電極ピン１２１（図３参照）との電気的接触をとるための電極パッド１５１が複数個設けられている。
【００４８】
また、このインターポーザ１０５の裏面には、図４Ｂに示すように、金属製の位置決め用ピン１１１が下方に向かって植立されている。この位置決め用ピン１１１は、上述したＩＣソケット１０２に設けられた８個の位置決め用穴１１２に対応して、８本設けられている。
【００４９】
図５Ａ，Ｂは、光導波路アレイ１０３の構成を示している。図５Ａは、光導波路アレイ１０３を表面側から見た概略斜視図であり、図５Ｂは、光導波路アレイ１０３の概略平面図である。
【００５０】
光導波路アレイ１０３の、両端部には、それぞれ、上述したインターポーザ１０５（インターポーザ１０５ａ，１０５ｂ）の位置決め用ピン１１１（図４参照）を通すための位置決め用貫通穴１１３が設けられている。各端部には、位置決め用貫通穴１１３として、第１の穴１１３ｐおよび第２の穴１１３ｑが、幅方向に所定の間隔を空けて設けられている。
【００５１】
ここで、第１の穴１１３ｐは丸穴とされる。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mmであるとき、この第１の穴１１３ｐはその直径が２．０mmとされる。また、第２の穴１１３ｑは、長径方向が光導波路アレイ１０３の幅方向と一致するように形成された長穴とされる。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mmであるとき、この第２の穴１１３ｑはその短径が２．０mmとされ、その長径が３．０mmとされる。
【００５２】
この光導波路アレイ１０３の第１の穴１１３ｐにインターポーザ１０５の第１の位置決め用ピン１１１を貫通させるだけでなく、この光導波路アレイ１０３の第２の穴１１３ｑにインターポーザ１０５の第２の位置決め用ピン１１１を貫通させることで、光導波路アレイ１０３の周り止めを行うことができる。また、第２の穴１１３ｑを長穴とすることで、インターポーザ１０５の第１、第２の位置決め用ピン１１１，１１１の幅方向の位置ずれを吸収できる。
【００５３】
次に、図６を参照して、光導波路アレイ１０３、発光素子アレイ１０６および受光素子アレイ１０７の詳細構成について説明する。
【００５４】
図６Ｃは光導波路アレイ１０３を表面側から見た斜視図、図６Ｄは光導波路アレイ１０３を横方向（長手方向）に切った断面図、図６Ｅは光導波路アレイ１０３を縦方向（幅方向）に切った断面図である。図６Ｃは光導波路アレイ１０３の片方の端部のみを示しているが、もう片方の端部も同様に構成されている。
【００５５】
光導波路アレイ１０３は、基本的には、コア層１３１を、上下のクラッド層１３２，１３３で挟み込んだ構造とされている。この場合、コア層１３１の屈折率がクラッド層１３２，１３３の屈折率より高くされることで、光導波路が構成される。例えば、コア層１３１の材料としてＵＶ硬化光学用樹脂（例えば、屈折率は１．６）が使用され、クラッド層１３２，１３３の材料として光学用射出成型樹脂（例えば、屈折率は１．５）が使用される。
【００５６】
コア層１３１には、複数チャネルの光導波路、つまり複数本の送信用光導波路１３５および複数本の受信用光導波路１３６が形成されている。なお、他方の端部では、送信用光導波路１３５は受信用光導波路１３６となり、受信用光導波路１３６は送信用光導波路１３５となる。
【００５７】
この場合、送信用光導波路１３５および受信用光導波路１３６は、光導波路アレイ１０３の幅方向に交互に配置されている。また、光導波路アレイ１０３の幅方向に並ぶ複数本の送信用光導波路１３５の端部位置が長さ方向に順次ずれるようにされている。同様に、光導波路アレイ１０３の幅方向に並ぶ複数本の受信用光導波路１３６の端部位置が長さ方向に順次ずれるようにされている。また、複数本の送信用導波路１３５の端部は、複数本の受信用導波路１３６の端部より、光導波路アレイ１０３の端部側に位置するようにされている。
【００５８】
送信用光導波路１３５の端部１３５ａは４５゜ミラー面とされている。これにより、発光素子アレイ１０６の発光素子で発生された光信号をこの端部１３５ａで光導波路１３５の長手方向側に反射させることができ、当該光信号を効率よく送信できる。また、受信用光導波路１３６の端部１３６ａも４５゜ミラー面とされている。これにより、光導波路１３６で伝送されてきた光信号をこの端部１３６ａで受光素子アレイ１０７の受光素子側に反射させることができ、当該光信号を効率よく受信できる。
【００５９】
また、各送信用光導波路１３５の端部１３５ａおよび各受信用光導波路１３６の端部１３６ａにそれぞれ対応して、上側のクラッド層１３２と一体的にレンズ１０４が形成されている。この場合、送信用光導波路１３５の端部１３５ａに対応したレンズ１０４は、発光素子アレイ１０６の発光素子側からの平行光を当該端部１３５ａに集光する集光レンズの働きをする。一方、受信用光導波路１３６の端部１３６ａに対応したレンズ１０４は、当該端部１３６ａからの発散光を平行光にするコリメートレンズの働きをする。
【００６０】
また、光導波路アレイ１０３の端部において、上側のクラッド層１３２の両側および前側が下方に延長され、両側面および前面に所定の高さの壁板１３７が形成されている。このように壁板１３７が形成されることで、光導波路アレイ１０３がＩＣソケット１０２ａ，１０２ｂの面に押し付けられた状態でも、光導波路１３５，１３６の部分は、ＩＣソケット１０２ａ，１０２ｂの面から浮いた状態に置かれ、破損などを良好に回避できる。
【００６１】
なお、位置決め用貫通穴１１３としての第１の穴１１３ｐおよび第２の穴１１３ｑは、上側のクラッド層１３２に形成される。
【００６２】
図６Ａは、発光素子アレイ１０６およびそれに装着されるレンズアレイ１４１（図１には図示せず）を示している。発光素子アレイ１０６は、上述した光導波路アレイ１０３の複数本の送信用光導波路１３５の端部１３５ａに対応して、複数個の発光素子１６１を備えている。この発光素子１６１は例えば面発光レーザであって、下面側から光信号としてのレーザ光が出射される。また、この発光素子アレイ１０６の上面側には、各発光素子１６１に金属配線を介して接続された電極パッド１６２が設けられている。また、レンズアレイ１４１には、発光素子アレイ１０６の複数個の発光素子１６１にそれぞれ対応した複数個のレンズ１４２が形成されている。このレンズ１４２は、発光素子１６１からの発散光を平行光にするコリメートレンズの働きをする。
【００６３】
図６Ｂは、受光素子アレイ１０７およびそれに装着されるレンズアレイ１４３（図１には図示せず）を示している。受光素子アレイ１０７は、上述した光導波路アレイ１０３の複数本の受信用光導波路１３６の端部１３６ａに対応して、複数個の受光素子１６３を備えている。この受光素子１６３は例えばフォトダイオードであって、下面側から光信号としてのレーザ光が入射される。また、この受光素子アレイ１０７の上面側には、各受光素子１６３に金属配線を介して接続された電極パッド１６４が設けられている。また、レンズアレイ１４３には、受光素子アレイ１０７の複数個の受光素子１６３にそれぞれ対応した複数個のレンズ１４４が形成されている。このレンズ１４４は、光導波路アレイ１０３の受信用光導波路１３６側からの平行光を受光素子１６３の光入射面に集光する集光レンズの働きをする。
【００６４】
次に、図１に示す光電複合装置１００の製造方法の一例について説明する。
まず、プリント配線基板１０１上に、ＩＣソケット１０２ａ，１０２ｂを実装する。この場合、プリント配線基板１０１上の電極とＩＣソケット１０２ａ，１０２ｂの裏面の電極コンタクト１２２とを位置合わせして、プリント配線基板１０１上の電極とＩＣソケット１０２ａ，１０２ｂとが電気的に接続されるように実装する。なお、プリント配線基板１０１上には、予めその他の電子部品などの実装および電気配線を行っておく。
【００６５】
次に、ＩＣソケット１０２ａ，１０２ｂに光導波路アレイ１０３を設置し、これらＩＣソケット１０２ａ，１０２ｂ間に光導波路アレイ１０３が架け渡された状態とする。この場合、光導波路アレイ１０３の両端部は、それぞれ、ＩＣソケット１０２ａ，１０２ｂの溝状の凹部１０２ｄに配置される。この場合、ＩＣソケット１０２ａ，１０２ｂに設置される光導波路アレイ１０３の長さが、これらＩＣソケット１０２ａ，１０２ｂの距離より長いことが望ましい。これにより、光導波路アレイ１０３を撓ませた状態で固定でき、ＩＣソケット１０２ａ，１０２ｂのプリント配線基板１０１上における位置決め誤差を吸収できる。
【００６６】
次に、ＩＣソケット１０２ａの凸面上にインターポーザ１０５ａを固定する。この場合、インターポーザ１０５ａの裏面に設けられている８本の位置決め用ピン１１１の先端部１１１ｔが、ＩＣソケット１０２ａの凹部１０２ｄの底面に設けられた位置決め用穴１１２に挿入されることで、インターポーザ１０５ａの位置決めが行われる。なおこの場合、光導波路アレイ１０３に対応した２本の位置決め用ピン１１１は、当該光導波路アレイ１０３の位置決め用貫通穴１１３（第１の穴１１３ｐ、第２の穴１１３ｑ）を通された後に、位置決め用穴１１２に挿入される。これにより、光導波路アレイ１０３の位置決めも同時に行われる。
【００６７】
なお、このようにＩＣソケット１０２ａの凸面上にインターポーザ１０５ａが固定されるとき、このインターポーザ１０５ａには、例えばその四隅にＩＣソケット１０２ａ側への付勢力が与えられ、当該インターポーザ１０５ａはＩＣソケット１０２ａに押し付けられた状態とされる。
【００６８】
次に、インターポーザ１０５ａの表面に実装されている半導体チップ１０８ａの上面に、アルミニウム製のフィン１０９を設置する。これにより、半導体チップ１０８ａで発生される熱をフィン１０９を通して効率的に放熱できるようになる。
【００６９】
次に、ＩＣソケット１０２ｂの凸面上にインターポーザ１０５ｂを固定する。この場合、インターポーザ１０５ｂの裏面に設けられている８本の位置決め用ピン１１１の先端部１１１ｔが、ＩＣソケット１０２ｂの凹部１０２ｄの底面に設けられた位置決め用穴１１２に挿入されることで、インターポーザ１０５ｂの位置決めが行われる。なおこの場合、光導波路アレイ１０３に対応した２本の位置決め用ピン１１１は、当該光導波路アレイ１０３の位置決め用貫通穴１１３（第１の穴１１３ｐ、第２の穴１１３ｑ）を通された後に、位置決め用穴１１２に挿入される。これにより、光導波路アレイ１０３の位置決めも同時に行われる。
【００７０】
なお、このようにＩＣソケット１０２ｂの凸面上にインターポーザ１０５ｂが固定されるとき、このインターポーザ１０５ｂには例えばその四隅にＩＣソケット１０２ｂ側への付勢力が与えられ、当該インターポーザ１０５ｂはＩＣソケット１０２ｂに押し付けられた状態とされる。
【００７１】
図７は、ＩＣソケット１０２ａ側におけるインターポーザ１０５ａおよび光導波路アレイ１０３の位置決め機構に係る部分を拡大して示したものである。この図７において、図１、図６と対応する部分には同一符号を付して示している。
【００７２】
インターポーザ１０５ａの表面には半導体チップ１０８ａが実装されている。この場合、インターポーザ１０５ａの表面の電極パッド１５２と半導体チップ１０８ａの下面の電極パッド１８１との間に半田バンプ１５４が介在され、半導体チップ１０８ａはインターポーザ１０５ａの表面に半田付けされる。
【００７３】
また、インターポーザ１０５ａの裏面には発光素子アレイ１０６が実装されている。この場合、インターポーザ１０５ａの裏面の電極パッド１５３と発光素子アレイ１０６の上面の電極パッド１６２との間に半田バンプ１５５が介在され、発光素子アレイ１０６はインターポーザ１０５ａの裏面に半田付けされる。なお、この発光素子アレイ１０６の下面にレンズアレイ１４１が装着されている。
【００７４】
また、光導波路アレイ１０３の端部が、ＩＣソケット１０２ａの溝状の凹部１０２ｄに配置されている。位置決め用ピン１１１は、インターポーザ１０５ａの裏面に設けられた金属パッド１５６に半田付けされることで、当該インターポーザ１０５ａの裏面に、下方に向かって植立されている。この位置決め用ピン１１１の先端部１１１ｔは、光導波路アレイ１０３の位置決め用貫通穴１１３を貫通して、ＩＣソケット１０２ａの位置決め用穴１１２に挿入（圧入）される。これにより、インターポーザ１０５ａおよび光導波路アレイ１０３の双方の位置決めが同時に行われる。
【００７５】
なお、上述の図７はＩＣソケット１０２ａ側におけるインターポーザ１０５ａおよび光導波路アレイ１０３の位置決め機構に係る部分を示したものである。説明は省略するが、ＩＣソケット１０２ｂ側におけるインターポーザ１０５ｂおよび光導波路アレイ１０３の位置決め機構に係る部分についても同様である。
【００７６】
図８は、半導体チップ１０８（図１の半導体チップ１０８ａ，１０８ｂに相当）の入出力インタフェース部の構成を示している。
【００７７】
この半導体チップ１０８は、電気信号用の第１のインタフェース部５００と、光信号用の第２のインタフェース部６００とを有している。この場合、電気信号による信号伝送を行う場合には第１のインタフェース部５００が使用され、一方光信号による信号伝送を行う場合には第２のインタフェース部６００が使用される。図１に示す光電複合装置１００においては、第２のインタフェース部６００が使用されることで、光信号による信号伝送が実現されている。
【００７８】
第１のインタフェース部５００は、一つ以上、図示の例ではｎ個のインタフェース回路５００-1〜５００-nを有している。インタフェース回路５００-1〜５００-nはｎチャネル分（ｎレーン分）のインタフェース回路を構成している。このｎチャネル分のインタフェース回路５００-1〜５００-nにより、ｎチャネル分の電気信号による信号伝送を並行して行うことができる。
【００７９】
このｎチャネル分のインタフェース回路５００-1〜５００-nは、それぞれ、送信インタフェース５１０および受信インタフェース５２０を含んでいる。これら送信インタフェース５１０および受信インタフェース５２０についてさらに説明する。なお、インタフェース規格は「PCI Express」であるとする。
【００８０】
送信インタフェース５１０は、８−１０変換回路５１１と、シリアライザ５１２と、ドライバ５１３とを有している。８−１０変換回路５１１は、送信データ( Tx Data）としての８ビットパラレルデータを、直流成分を除去した１０ビットパラレルデータに変換する。シリアライザ５１２は、８−１０変換回路５１１より出力される１０ビットパラレルデータをシリアルデータに変換する。
【００８１】
ドライバ５１３は、シリアライザ５１２より出力されるシリアルデータに基づいて伝送路を差動駆動する。ドライバ５１３から出力される差動信号は、伝送路としての差動電気配線（図示せず）が接続される出力端子５１４ａ，５１４ｂに出力される。なお、差動信号にはバイアス電圧Ｖbiasが印加されている。
【００８２】
受信インタフェース５２０は、レシーバ５２２と、デシリアライザ５２３と、１０−８変換回路５２４とを有している。レシーバ５２２は、伝送路としての差動電気配線が接続される入力端子５２１ａ，５２１ｂに入力される差動信号に基づいてシリアルデータを得る。なお、差動信号には接地電圧ＧＮＤが印加されている。
【００８３】
デシリアライザ５２３は、レシーバ５２２で得られるシリアルデータを１０ビットパラレルデータに変換する。１０−８変換回路５２４は、デシリアライザ５２３より出力される１０ビットパラレルデータを受信データ（Rx Data）としての８ビットパラレルデータに変換する。
【００８４】
インタフェース回路５００-1〜５００-nのそれぞれの動作を説明する。
送信データ( Tx Data）としての８ビットパラレルデータは８−１０変換回路５１１で直流成分を除去した１０ビットパラレルデータに変換される。この１０ビットパラレルデータはシリアライザ５１２でシリアルデータに変換される。ドライバ５１３からは、このシリアルデータに基づいて、伝送路（差動電気配線）を差動駆動するための差動信号が得られる。この差動信号は出力端子５２１ａ，５２１ｂに出力される。
【００８５】
また、伝送路（差動電気配線）から入力端子５２１ａ，５２１ｂに入力される差動信号はレシーバ５２２に供給され、このレシーバ５２２からシリアルデータが得られる。このシリアルデータはデシリアライザ５２３で１０ビットパラレルデータに変換される。そして、この１０ビットパラレルデータは１０−８変換回路５２４で受信データ（Rx Data）としての８ビットパラレルデータに変換される。
【００８６】
また、第２のインタフェース部６００は、一つ以上、図示の例ではｍ個のインタフェース回路６００-1〜６００-mを有している。インタフェース回路６００-1〜６００-mはｍチャネル分（ｍレーン分）のインタフェース回路を構成している。このｍチャネル分のインタフェース回路６００-1〜６００-mにより、ｍチャネル分の光信号による信号伝送を並行して行うことができる。
【００８７】
このｍチャネル分のインタフェース回路６００-1〜６００-mは、それぞれ、送信インタフェース６１０および受信インタフェース６２０を含んでいる。これら送信インタフェース６１０および受信インタフェース６２０についてさらに説明する。なお、このインタフェースは、「PCI Express」に対応したものとされる。
【００８８】
送信インタフェース６１０は、８−１０変換回路６１１と、シリアライザ６１２と、ドライバ６１３とを有している。８−１０変換回路６１１は、送信データ( Tx Data）としての８ビットパラレルデータを、直流成分を除去した１０ビットパラレルデータに変換する。シリアライザ６１２は、８−１０変換回路６１１より出力される１０ビットパラレルデータをシリアルデータに変換する。
【００８９】
ドライバ６１３は、シリアライザ６１２より出力されるシリアルデータに基づいて、光信号を出力する発光手段（図６の発光素子１６１に対応）を駆動する。ドライバ６１３からの駆動信号は出力端子６１４ａに出力される。出力端子６１４ｂには接地電圧ＧＮＤが印加される。上述した発光素子１６１としての例えば面発光レーザのアノードは出力端子６１４ａに接続され、そのカソードは出力端子６１４ｂに接続される。
【００９０】
受信インタフェース６２０は、電流／電圧変換器６２２と、デシリアライザ６２３と、１０−８変換回路６２４とを有している。電流／電圧変換器６２２は、光信号を受光する受光手段（図６の受光素子１６３に対応）で得られ、入力端子６２１ａ，６２１ｂに入力される電流信号を電圧信号に変換する。出力端子６２１ｂには、正の直流電圧ＶＣＣが印加されている。上述した受光素子１６３としての例えばフォトダイオードのカソードは入力端子６２１ｂに接続され、そのアノードは入力端子６２１ａに接続される。
【００９１】
なお、電流／電圧変換器６２２は、上述したように電流信号を電圧信号に変換する電流／電圧変換アンプとしての機能部の他に、受光手段で得られる電流信号を電流／電圧変換アンプに供給する際にインピーダンスマッチングをとるためのトランスインピーダンスアンプとしての機能部からなっている。
【００９２】
デシリアライザ６２３は、電流／電圧変換器６２２で得られるシリアルデータを１０ビットパラレルデータに変換する。１０−８変換回路６２４は、デシリアライザ６２３より出力される１０ビットパラレルデータを受信データ（Rx Data）としての８ビットパラレルデータに変換する。
【００９３】
インタフェース回路６００-1〜６００-mのそれぞれの動作を説明する。
送信データ( Tx Data）としての８ビットパラレルデータは８−１０変換回路６１１で直流成分を除去した１０ビットパラレルデータに変換される。この１０ビットパラレルデータはシリアライザ６１２でシリアルデータに変換される。ドライバ６１３からは、このシリアルデータに基づいて、発光手段を駆動するための駆動信号が得られる。この駆動信号は出力端子６１４ａに出力される。
【００９４】
また、受光手段で得られる電流信号は入力端子６２１ａ，６２１ｂに入力される。この電流信号は電流／電圧変換器６２２で電圧信号に変換される。この電圧信号としてのシリアルデータはデシリアライザ６２３で１０ビットパラレルデータに変換される。そして、この１０ビットパラレルデータは１０−８変換回路６２４で受信データ（Rx Data）としての８ビットパラレルデータに変換される。
【００９５】
上述した光電複合装置１００（図１、図６、図７、図８参照）の動作を説明する。
ＩＣソケット１０２ａ側で、半導体チップ１０８ａの第２のインタフェース部６００からの電気信号はインターポーザ１０５ａの内部を通ってその裏面に実装された発光素子アレイ１０６の発光素子（例えば面発光レーザ）１６１に供給され、この発光素子１６１からは電気信号に対応して強度変調された光信号が発生される。
【００９６】
この発光素子１６１からの光信号は発光素子アレイ１０６に装着されたレンズアレイ１４１のレンズ１４２により発散光から平行光とされる。この平行光は光導波路アレイ１０３の上面側のクラッド層１３２と一体的に形成されたレンズ１０４により送信用光導波路１３５の端部（４５゜ミラー面）１３５ａに集光され、光導波路１３５の長手方向側に反射される。これにより、ＩＣソケット１０２ａ側の発光素子アレイ１０６の発光素子１６１で発生された光信号は、送信用光導波路１３５を通じて、ＩＣソケット１０２ｂ側に送信される。
【００９７】
ＩＣソケット１０２ｂ側で、受信用光導波路１３６（ＩＣソケット１０２ａ側では送信用光導波路１３５）を通じて送られてくる光信号は、端部（４５゜ミラー面）１３６ａで受光素子アレイ１０７の受光素子１６３側に反射される。この反射された光信号は光導波路アレイ１０３の上面側のクラッド層１３２と一体的に形成されたレンズ１０４により発散光から平行光とされる。この平行光は受光素子アレイ１０７に装着されたレンズアレイ１４３のレンズ１４４で集光されて受光素子（例えばフォトダイオード）１６３の光入射面に入射される。
【００９８】
そして、光信号は受光素子１６３で光信号から電気信号に変換される。この電気信号は、インターポーザ１０５ｂの内部を通ってその表面に実装された半導体チップ１０８ｂの第２のインタフェース部６００に供給される。これにより、ＩＣソケット１０２ａ側のインターポーザ１０５ａに実装された半導体チップ１０８ａからの電気信号が、ＩＣソケット１０２ｂ側のインターポーザ１０５ｂに実装された半導体チップ１０８ｂに供給される。
【００９９】
説明は省略するが、ＩＣソケット１０２ｂ側の半導体チップ１０８ｂからＩＣソケット１０２ａ側の半導体チップ１０８ａにも、同様にして電気信号が供給される。
【０１００】
上述した光電複合装置１００によれば、半導体チップ（半導体集積回路）１０８ａ，１０８ｂが光信号用の第２のインタフェース部６００を備えているので、別途光電変換回路を設ける必要がなく、光信号による信号伝送を容易に実現できる。また、この半導体チップ（半導体集積回路）１０８ａ，１０８ｂは電気信号用の第１のインタフェース部５００も備えているので、これを利用することで、電気信号による信号伝送も容易に実現できる。
【０１０１】
なお、上述実施の形態においては、半導体チップ１０８ａ，１０８ｂの双方が電気信号用の第１のインタフェース部５００および光信号用の第２のインタフェース部６００の双方を備えるものを示したが、いずれか一方が光信号用のインタフェース部のみを持つ構成、あるいは電気信号用のインタフェース部のみを持ち、別途光電変換回路を設ける構成も考えられる。
【０１０２】
次に、上述した光電複合装置を実際に適用し得る電子機器の一例を簡単に説明する。
図９は、コンピュータシステム２００の構成を示している。このコンピュータシステム２００は、ＣＰＵ(Central Processing Unit)２０１と、メモリコントローラとしてのノースブリッジ２０２と、ＤＲＡＭ(Dynamic Random Access Memory)２０３と、Ｉ／Ｏコントローラとしてのサウスブリッジ２０４と、バス２０５と、ネットワークインタフェース（ネットワークＩ／Ｆ）２０６と、記憶装置２０７と、その他の入出力装置（Ｉ／Ｏ装置）２０８とを備えている。
【０１０３】
ノースブリッジ２０２は、光配線２１１を介してＣＰＵ２０１に接続されている。また、サウスブリッジ２０４は、光配線２１２を介してノースブリッジ２０２に接続されていると共に、さらに光配線２１１を介してＣＰＵ２０１に接続されている。また、ＤＲＡＭ２０３は、光配線２１３を介してノースブリッジ２０２に接続されている。ＣＰＵ２０１は、ＯＳ(Operating System)およびアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ２０２は、メモリ２０３へのアクセスを統括制御する。
【０１０４】
バス２０５は電気配線２１４を介してサウスブリッジ２０４に接続されている。また、ネットワークインタフェース２０６、記憶装置２０７およびその他のＩ／Ｏ装置２０８は、それぞれ、バス２０５に接続されている。記憶装置２０７は、ＨＤＤ(Hard Disk Drive)、ＤＶＤ(Digital Versatile Disk)ドライブ、ＣＤ(Compact Disc)ドライブなどである。Ｉ／Ｏ装置２０８は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。
【０１０５】
図１０は、光配線２１０（光配線２１１〜２１３のそれぞれに対応している）の構成例を示している。この光配線２１０は、Ｎチャネル分の光伝送系２２０-1〜２２０-Nを有している。光伝送系２２０-1〜２２０-Nのそれぞれは、第１の回路（第１の電子部品）から第２の回路（第２の電子部品）に光信号を伝送する第１の伝送系２２１と、第２の回路から第１の回路に光信号を伝送する第２の伝送系２２２とからなっている。
【０１０６】
第１の伝送系２２１は、パラレル／シリアル変換器（Ｐ／Ｓ変換器）２２１ａ、ドライバアンプ２２１ｂ、発光素子としての半導体レーザ２２１ｃ、光導波路２２１ｄ、受光素子としてのフォトダイオード２２１ｅ、トランスインピーダンスアンプ（ＴＩＡ）２２１ｆ、Ｉ／Ｖ変換アンプ（ＩＶＡ）２２１ｇおよびシリアル／パラレル変換器（Ｓ／Ｐ変換器）２２１ｈを備えている。この場合、Ｐ／Ｓ変換器２２１ａ、ドライバアンプ２２１ｂおよび半導体レーザ２２１ｃは第１の回路側に配置され、フォトダイオード２２１ｅ、ＴＩＡ２２１ｆ、ＩＶＡ２２１ｇおよびＳ／Ｐ変換器２２１ｈは第２の回路側に配置され、光導波路２２１ｄは第１の回路と第２回路の間に配置される。
【０１０７】
同様に、第２の伝送系２２１は、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂ、半導体レーザ２２２ｃ、光導波路２２２ｄ、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈを備えている。この場合、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂおよび半導体レーザ２２２ｃは第２の回路側に配置され、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈは第１の回路側に配置され、光導波路２２２ｄは第２の回路と第１の回路の間に配置される。
【０１０８】
ここで、Ｓ／Ｐ変換器２２１ａ，２２２ａは、それぞれ、伝送すべきデータ、例えばｂ0〜ｂ7の８ビットパラレルデータをシリアルデータに変換する。ドライバアンプ２２１ｂ，２２２ｂは、それぞれ、Ｓ／Ｐ変換器２２１ａ，２２２ａで得られたシリアルデータに基づいて半導体レーザ２２１ｃ，２２２ｃを駆動し、この半導体レーザ２２１ｃ，２２２ｃからシリアルデータに対応した光信号を発生させる。ＴＩＡ２２１ｆ，２２２ｆは、それぞれ、フォトダイオード２２１ｅ，２２２ｅからの光電変換による電流信号を、後続のＩ／Ｖ変換アンプ２２１ｇ，２２２ｇに供給する際に、インピーダンスマッチングをとる。ＩＶＡ２２１ｇ，２２２ｇは、それぞれ、ＴＩＡ２２１ｆ，２２２ｆの出力信号である電流信号を電圧信号に変換する。Ｓ／Ｐ変換器２２１ｈ，２２２ｈは、それぞれ、ＩＶＡ２２１ｇ，２２２ｇの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。
【０１０９】
第１の回路から第２の回路にデータを伝送する際の動作について説明する。第１の回路側では、伝送すべき８ビットのパラレルデータはＰ／Ｓ変換器２２１ａでシリアルデータに変換され、このシリアルデータはドライバアンプ２２１ｂに供給される。このドライバアンプ２２１ｂにより半導体レーザ２２１ｃが駆動され、この半導体レーザ２２１cからはシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路２２１ｄを通って第２の回路側に伝送される。
【０１１０】
第２の回路側では、光導波路２２１ｄで伝送されてきた光信号がフォトダイオード２２１ｅに照射される。このフォトダイオード２２１ｅからの光電変換による電流信号は、インピーダンスマッチング用のＴＩＡ２２１ｆを介してＩＶＡ２２１ｇに供給され、電圧信号に変換される。そして、このＩＶＡ２２１ｇの出力信号である、伝送されてきたシリアルデータはＳ／Ｐ変換器２２１ｈでパラレルデータに変換される。
【０１１１】
このようにして、第１の回路から第２の回路にデータの伝送が行われる。なお、詳細説明は省略するが、第２の回路から第１の回路にデータを伝送する際の動作についても同様に行われる。図１０に示す光配線２１０では、Ｎチャネル分の光伝送系２２０-1〜２２０-Nを有しているので、Ｎチャネル分のデータ送受信を並行して行うことができる。
【０１１２】
上述したコンピュータシステム２００においては、図示しないプリント配線基板（マザーボード）上に、上述した電子部品としてのＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３、サウスブリッジ２０４およびバス２０５をそれぞれ構成する半導体チップが実装される。この場合、ＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３およびサウスブリッジ２０４の部分に、図１に示す光電複合装置１００を適用でき、ＣＰＵ２０１とノースブリッジ２０２の間、ＤＲＡＭ２０３とノースブリッジ２０２の間、ノースブリッジ２０２とサウスブリッジ２０４の間で、光信号を用いた信号伝送を良好に行うことができる。
【０１１３】
図１１は、ゲーム機３００の構成を示している。このゲーム機３００は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインＣＰＵ３０１と、画像処理を行うグラフィックプロセッサ（ＧＰ）３０２と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース（ネットワークＩ／Ｆ）３０３と、インタフェース処理を行うＩＯプロセッサ（ＩＯＰ）３０４と、ＤＶＤやＣＤ等の光ディスク３０５の読み出し制御や当該読み出されたデータのデコードを行う光ディスク制御部３０６と、メインＣＰＵ３０１に接続されるメインメモリとしてのＤＲＡＭ３０７と、ＩＯプロセッサ３０４が実行する命令やデータを保持するためのＩＯＰメモリ３０８と、主にオペレーティングシステム用のプログラムが格納されたＯＳ−ＲＯＭ３０９と、音声信号処理を行うサウンドプロセッサユニット（ＳＰＵ）３１０と、圧縮波形データを格納するサウンドバッファ３１１とを基本構成として備えている。
【０１１４】
メインＣＰＵ３０１とネットワークＩ／Ｆ３０３は、光配線３１２により接続されている。メインＣＰＵ３０１とグラフィックプロセッサ３０２は、光配線３１３により接続されている。メインＣＰＵ３０１とＩＯプロセッサ３０４は、ＳＢＵＳ３１４により接続されている。ＩＯプロセッサ３０４と、光ディスク制御部３０６、ＯＳ−ＲＯＭ３０９およびサウンドプロセッサユニット３１０は、ＳＳＢＵＳ３１５により接続されている。
【０１１５】
メインＣＰＵ３０１は、ＯＳ−ＲＯＭ３０９に格納されたプログラムや、光ディスク３０５から読み出されてＤＲＡＭ３０７にロードされたり、通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ３０２は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。
【０１１６】
ＩＯプロセッサ３０４には、コントローラ（図示せず）が接続されるコントローラポート３２１、メモリカード（図示せず）が装填されるメモリカードスロット３２２、ＵＳＢ接続端子３２３およびＩＥＥＥ１３９４接続端子３２４が接続されている。これにより、ＩＯプロセッサ３０４は、コントローラポート３２１を介して接続されたコントローラ、メモリカードスロット３２２を介して接続されたメモリカード、ＵＳＢ接続端子３２３を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。
【０１１７】
サウンドプロセッサユニット３１０は、サウンドバッファ３１１に格納されている圧縮波形データを、メインＣＰＵ３０１からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。
【０１１８】
なお、光配線３１２，３１３は、それぞれ、上述の図１０に示すように構成されており、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、およびメインＣＰＵ３０１とグラフィックプロセッサ３０２の間では、光信号によってデータの送受信が行われる。
【０１１９】
上述したゲーム機３００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ３０１等の基本構成電子部品としての半導体チップが実装される。
【０１２０】
この場合、メインＣＰＵ３０１、グラフィックプロセッサ３０２およびネットワークＩ／Ｆ３０３の部分に、図１に示す光電複合装置１００を適用でき、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、メインＣＰＵ３０１とグラフィックプロセッサ３０２の間で、光信号を用いた信号伝送を良好に行うことができる。
【０１２１】
図１２は、サーバ４００の構成を示している。このサーバ４００は、ＣＰＵ４０１，４０２と、チップセット４０３と、ネットワークインタフェース（ネットワークＩ／Ｆ）４０４と、メモリ４０５と、ＰＣＩブリッジ４０６と、ルータ４０７とを基本構成として備えている。
【０１２２】
チップセット４０３には、光配線４１１，４１２を介してＣＰＵ４０１，４０２が接続されていると共に、光配線４１３を介して、ネットワークＩ／Ｆ４０４が接続されている。また、チップセット４０３には、電気配線により、メモリ４０５、ＰＣＩブリッジ４０６およびルータ４０７が接続されている。ネットワークＩ／Ｆ４０４は、ネットワークとのインタフェースを行う。チップセット４０３は、ＣＰＵ４０１，４０２、ネットワークＩ／Ｆ４０４、メモリ４０５およびＰＣＩブリッジ４０６などを制御する。
【０１２３】
ＰＣＩブリッジ４０６には、ＰＣＩバス４１４を介して、記憶装置などのＰＣＩデバイス４１５〜４１６が接続されている。ルータ４０７は、例えば、スイッチカード４２１およびラインカード４２２〜４２５から構成されている。ラインカード４２２〜４２５は、パケットの前処理を行うプロセッサであり、スイッチカード４２１はパケットの行き先をアドレスに従い切り替えるスイッチである。
【０１２４】
なお、光配線４１１〜４１３は、それぞれ、上述の図１０に示すように構成されており、ＣＰＵ４０１，４０１とチップセット４０３の間、およびチップセット４０３とネットワークＩ／Ｆ４０４の間では、光信号によってデータの送受信が行われる。
【０１２５】
上述したサーバ４００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ４０１，４０２、チップセット４０３等の基本構成電子部品としての半導体チップが実装される。
【０１２６】
この場合、ＣＰＵ４０１，４０１、チップセット４０３、ネットワークＩ／Ｆ４０４の部分に、図１に示す光電複合装置１００を適用でき、ＣＰＵ４０１，４０１とチップセット４０３の間、およびチップセット４０３とネットワークＩ／Ｆ４０４の間で、光信号を用いた信号伝送を良好に行うことができる。
【産業上の利用可能性】
【０１２７】
この発明は、電気信号による信号伝送および光信号による信号伝送の双方を容易に実現できる半導体集積回路等を提供するものであり、例えばＬＳＩ等の半導体チップ間の光信号による信号伝送に適用できる。
【図面の簡単な説明】
【０１２８】
【図１】実施の形態としての光電複合装置の概略断面図である。
【図２】実施の形態としての光電複合装置の概略斜視図である。
【図３】ＩＣソケットの構成を示す概略斜視図である。
【図４】インターポーザの構成を示す概略斜視図である。
【図５】光導波路アレイの構成を示す概略斜視図および概略平面図である。
【図６】光導波路アレイ、発光素子アレイおよび受光素子アレイの詳細構成を示す図である。
【図７】インターポーザおよび光導波路アレイの位置決め機構に係る部分を示す図である。
【図８】半導体チップの入出力インタフェース部の構成を示すブロック図である。
【図９】コンピュータシステムの構成を示すブロック図である。
【図１０】光配線の構成例を説明するための図である。
【図１１】ゲーム機の構成を示すブロック図である。
【図１２】サーバの構成を示すブロック図である。
【符号の説明】
【０１２９】
１００・・・光電複合装置、１０１・・・プリント配線基板、１０２，１０２ａ，１０２ｂ・・・ＩＣソケット、１０２ｄ・・・凹部、１０３・・・光導波路アレイ、１０４・・・レンズ、１０５，１０５ａ，１０５ｂ・・・インターポーザ、１０６・・・発光素子アレイ、１０７・・・受光素子アレイ、１０８，１０８ａ，１０８ｂ・・・半導体チップ、１０９・・・ヒートシンク、１１１・・・位置決め用ピン、１１１ｂ・・・基部、１１１ｔ・・・先端部、１１２・・・位置決め用穴、１１３・・・位置決め用貫通穴、１１３ｐ・・・第１の穴、１１３ｑ・・・第２の穴、１３１・・・コア層、１３２，１３３・・・クラッド層、１３５・・・送信用光導波路、１３５ａ・・・送信用光導波路の端部（４５゜ミラー面）、１３６・・・受信用光導波路、１３６ａ・・・受信用光導波路の端部（４５゜ミラー面）、１３７・・・壁板、１４１，１４３・・・レンズアレイ、１４２，１４４・・・レンズ、１６１・・・発光素子、１６３・・・受光素子、２００・・・コンピュータシステム、２１０・・・光配線、３００・・・ゲーム機、４００・・・サーバ、５００・・・電気信号用の第１のインタフェース部、５００-1〜５００-n・・・インタフェース回路、５１０・・・送信インタフェース、５１１・・・８−１０変換回路、５１２・・・シリアライザ、５１３・・・ドライバ、５１４ａ，５１４ｂ・・・出力端子、５２０・・・受信インタフェース、５２１ａ，５２１ｂ・・・入力端子、５２２・・・レシーバ、５２３・・・デシリアライザ、５２４・・・１０−８変換回路、６００・・・光信号用の第２のインタフェース部、６００-1〜６００-m・・・インタフェース回路、６１０・・・送信インタフェース、６１１・・・８−１０変換回路、６１２・・・シリアライザ、６１３・・・ドライバ、６１４ａ，６１４ｂ・・・出力端子、６２０・・・受信インタフェース、６２１ａ，６２１ｂ・・・入力端子、６２２・・・電流／電圧変換器、６２３・・・デシリアライザ、６２４・・・１０−８変換回路
【特許請求の範囲】
【請求項１】
入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備える
ことを特徴とする半導体集積回路。
【請求項２】
上記第２のインタフェース部は、一つ以上のインタフェース回路を有し、
上記インタフェース回路は、データを送信するための送信インタフェースおよびデータを受信するための受信インタフェースを含む
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
上記送信インタフェースは、
送信データとしての８ビットパラレルデータを直流成分を除去した１０ビットパラレルデータに変換する８−１０変換回路と、
上記８−１０変換回路より出力される１０ビットパラレルデータをシリアルデータに変換するシリアライザと、
上記シリアライザより出力されるシリアルデータに基づいて光信号を出力する発光手段を駆動するドライバとを有し、
上記受信インタフェースは、
光信号を受光する受光手段で得られる電流信号を電圧信号に変換する電流／電圧変換器と、
上記電流／電圧変換器より出力される電圧信号としてのシリアルデータを１０ビットパラレルデータに変換するデシリアライザと、
上記デシリアライザより出力される１０ビットパラレルデータを受信データとしての８ビットパラレルデータに変換する１０−８変換回路とを有する
ことを特徴する請求項２に記載の半導体集積回路。
【請求項４】
複数の電子部品からなり、該複数の電子部品に含まれる第１の電子部品と第２の電子部品との間で光信号を用いて信号伝送が行われる電子機器であって、
上記第１の電子部品および上記第２の電子部品の少なくともいずれかは、入出力インタフェースとして、電気信号用の第１のインタフェース部と光信号用の第２のインタフェース部の双方を備える
ことを特徴とする電子機器。
【請求項１】
入出力インタフェースとして、電気信号用の第１のインタフェース部および光信号用の第２のインタフェース部の双方を備える
ことを特徴とする半導体集積回路。
【請求項２】
上記第２のインタフェース部は、一つ以上のインタフェース回路を有し、
上記インタフェース回路は、データを送信するための送信インタフェースおよびデータを受信するための受信インタフェースを含む
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
上記送信インタフェースは、
送信データとしての８ビットパラレルデータを直流成分を除去した１０ビットパラレルデータに変換する８−１０変換回路と、
上記８−１０変換回路より出力される１０ビットパラレルデータをシリアルデータに変換するシリアライザと、
上記シリアライザより出力されるシリアルデータに基づいて光信号を出力する発光手段を駆動するドライバとを有し、
上記受信インタフェースは、
光信号を受光する受光手段で得られる電流信号を電圧信号に変換する電流／電圧変換器と、
上記電流／電圧変換器より出力される電圧信号としてのシリアルデータを１０ビットパラレルデータに変換するデシリアライザと、
上記デシリアライザより出力される１０ビットパラレルデータを受信データとしての８ビットパラレルデータに変換する１０−８変換回路とを有する
ことを特徴する請求項２に記載の半導体集積回路。
【請求項４】
複数の電子部品からなり、該複数の電子部品に含まれる第１の電子部品と第２の電子部品との間で光信号を用いて信号伝送が行われる電子機器であって、
上記第１の電子部品および上記第２の電子部品の少なくともいずれかは、入出力インタフェースとして、電気信号用の第１のインタフェース部と光信号用の第２のインタフェース部の双方を備える
ことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００６−２０１５００（Ｐ２００６−２０１５００Ａ）
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願番号】特願２００５−１３２２１（Ｐ２００５−１３２２１）
【出願日】平成１７年１月２０日（２００５．１．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願日】平成１７年１月２０日（２００５．１．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]