半導体集積回路装置および受信装置
【課題】ＲＦＩＤのリーダライタ装置等の無線送受信装置において、回路規模を小さくすることができる技術を提供する。
【解決手段】ＵＨＦ帯電子タグシステムにおけるリーダ／ライタ等の送受信機に用いられる半導体集積回路装置（ＩＣ）において、ベースバンド信号生成部２０１とＤＡＣ部２０３との間に、乗算器２０８と加算器２０９とレジスタ２０７とを含む演算部２０２を設ける。これにより、簡単な構成で容易に、ＡＳＫ変調度およびＡＳＫ変調信号のＤＣバイアスを調整することが可能となる。
【解決手段】ＵＨＦ帯電子タグシステムにおけるリーダ／ライタ等の送受信機に用いられる半導体集積回路装置（ＩＣ）において、ベースバンド信号生成部２０１とＤＡＣ部２０３との間に、乗算器２０８と加算器２０９とレジスタ２０７とを含む演算部２０２を設ける。これにより、簡単な構成で容易に、ＡＳＫ変調度およびＡＳＫ変調信号のＤＣバイアスを調整することが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信技術に関し、特に、送信スペクトルを調整可能とする無線送信機用の半導体集積回路装置、並びにＲＦＩＤ（Radio Frequency Identification）のリーダライタ装置に用いられる高周波フロントエンド部の構成に適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討した技術として、例えば、無線送受信機においては、以下の技術が考えられる。
【０００３】
例えば、特許文献１は、上位装置に接続されて情報記憶媒体と無線通信を行う送受信装置における変調回路の設定、変更、ばらつきの調整を容易にして複数の仕様に対応した無線通信を行うため、ＣＰＵとメモリとを含む制御回路を有するデジタル部、アナログ部、コンデンサ、及びコイルとから構成され、さらにデジタル部は変調回路を有し、ＣＰＵから送られてくる８ビットの送信データであるパラレルデータをシリアルデータに変換するシフトレジスタ、このシフトレジスタからのシリアルデータを符号化し、同じくＣＰＵから送られてくる変調度、出力レベルの重みづけ用のパラレルデータをラッチする２つのレジスタ、さらに２つのレジスタの出力を符号発生器の符号化に基づいて選択するセレクト回路からアナログ部に出力するというものである。
【０００４】
また、特許文献２は、バースト送信を行う無線装置に関し、バースト信号の立ち上がり、立ち下がりを滑らかにすることによって、バースト送信時のスペクトラムの拡がりを抑えた送信機を提供するため、高周波入力信号が入力される増幅器の電源端子に、時定数を持つ回路を経て電源電圧を供給するように構成するとともに、電源電圧を制御信号によって動作するスイッチを経てオン／オフすることによって、制御信号に応じて滑らかに立ち上がり、立ち下がる、バースト状の高周波出力信号を得るというものである。
【０００５】
非特許文献１は、構内無線局（９５０ＭＨｚ帯移動体識別）の特性試験方法のうち、送信時間制限装置及び技術基準に関するものである。
【０００６】
非特許文献２は、９５０ＭＨｚ帯移動体識別用特定小電力機器の特性試験方法のうち、送信時間制限装置及び技術基準に関するものである。
【０００７】
また、ＲＦＩＤのリーダライタ装置においては、次の技術が考えられる。
【０００８】
ＲＦＩＤタグからリーダライタ装置へ送られる信号の変調方式は、ＡＳＫ（Amplitude Shift Keying）変調であり、その変調方法は負荷変調（アンテナ端子間に設置したスイッチのオン／オフ等を利用して送信データに応じてアンテナインピーダンスを変化させてＲＦＩＤタグからの反射波量を変化させることによる変調方式）が一般的である。
【０００９】
リーダライタ装置はＡＳＫ変調波を検波して増幅し、ディジタル値に２値化した後、復号することで、ＲＦＩＤからの正しいレスポンス信号を得る。ここで、ＲＦＩＤタグのアンテナ間に設置したスイッチがオフの状態でのＲＦＩＤタグのアンテナとＩＣチップとのインピーダンス整合状態によって、反射波における信号の変化方向が異なる。
【００１０】
例えば、完全整合に近い状態の場合、ＲＦＩＤタグのアンテナ間に設置したスイッチをオンにすることでインピーダンス整合状態が悪くなる。インピーダンス整合状態では反射波が少ないため、ＲＦＩＤタグのアンテナ間に設置したスイッチがオフからオンに変わった場合、反射波レベルは増加する。
【００１１】
一方、整合から外れている場合、ＲＦＩＤタグのアンテナ間に設置したスイッチをオンにすることでインピーダンス整合状態が逆に良くなる場合がある。この場合は反射レベルが減少する。
【００１２】
ＲＦＩＤタグは、いろいろなものに貼り付けられて使用されるが、貼り付け対象物の誘電率が一定でないため、アンテナとＩＣチップとのインピーダンス整合状態が変化する。結果として、先に説明したような反射波の信号の変化方向が変わってしまうことが起こる。
【００１３】
リーダライタ装置は、反射波の信号の変化方向がポジティブ（反射波が増える場合）であってもネガティブ（反射波が減る場合）であっても信号を受信する必要があり、それぞれの信号を受信する専用の復調回路を用意していた。
【００１４】
また、リーダライタ装置が電波を発射する前には、他のリーダライタシステムへ干渉を与えることなく通信するために、使用するつもりの周波数チャンネルが未使用であることの確認すなわちキャリアセンスが必要となる（これは日本国電波法の場合であり、米国は周波数ホッピングによる共用化のため、不要）。
【００１５】
この機能の実現には、希望波の受信系方式に応じていくつかの方法が考えられる。例えばダイレクトコンバージョンでキャリア周波数を直接ＤＣ値に変換する方式や、ヘテロダイン方式やＬｏｗ−ＩＦ方式などのようにＩＦ（Intermediate frequency）周波数に変換した後、ＡＳＫ復調回路にて復調する方法がある。
【００１６】
なお、このようなＲＦＩＤのリーダライタ装置に関する技術としては、例えば、特許文献３、非特許文献１及び非特許文献２に記載される技術などが挙げられる。
【００１７】
特許文献３は、第１のアンテナへの送信のための擬似乱数的に選択された無線周波数呼び掛け信号を発生し、データが取り出されるヘテロダイン受信器に結合される第２のアンテナを通って連続波後方散乱を介してＲＦＩＤタグデバイスから反射された変調無線周波数信号を受信する、無線周波数識別（ＲＦＩＤ）呼び掛け器に関するものである。
【００１８】
非特許文献１は、構内無線局（９５０ＭＨｚ帯移動体識別）の特性試験方法のうち、キャリアセンス機能に関するものである。
【００１９】
非特許文献２は、９５０ＭＨｚ帯移動体識別用特定小電力機器の特性試験方法のうち、キャリアセンス機能に関するものである。
【特許文献１】特開２０００−１８２００３号公報
【特許文献２】特開平９−８６７５号公報
【特許文献３】特表２００４−５３５７００号公報
【非特許文献１】「構内無線局に使用する無線設備であって９５２ＭＨｚ超え９５４ＭＨｚ以下の周波数の電波を使用する無線設備（構内無線（９５０ＭＨｚ帯移動体識別））の特性試験方法」、第４．０版、財団法人テレコムエンジニアリングセンター、２００６年１月３１日、ｐ．２３，２４，２７−３０，３４，３５
【非特許文献２】「９５２ＭＨｚ超え９５５ＭＨｚ以下の周波数の電波を使用する移動体識別用特定小電力無線局に使用するための無線設備（９５０ＭＨｚ帯移動体識別用特定小電力機器）の特性試験方法」、第１．０版、財団法人テレコムエンジニアリングセンター、２００６年１月３１日、ｐ．１８，１９，２２−２４，２５
【発明の開示】
【発明が解決しようとする課題】
【００２０】
ところで、前記のような無線送受信機の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【００２１】
例えば、特許文献１の技術は、ソフト的な制御のため、高度で大規模な演算回路（ＣＰＵと情報記憶媒体）が必要であり、回路規模が大きい。そのため、複雑な調整の不要な無線送信機や小型化を狙った装置には向かない。
【００２２】
また、演算をソフト的に処理するため、応答に時間を要し、処理に要する時間がかかる。
【００２３】
さらに、バースト通信時のスペクトルの拡がりを抑える工夫はできておらず、特許文献２のような外部での処理が必要となる。そして、立ち上げ時間が必要となりバースト的な通信が必要でかつ、スペクトル制御を必要とする無線送信機には向かない。
【００２４】
また、前記のようなＲＦＩＤのリーダライタ装置の技術について、検討した結果、次の２つの課題が明らかとなった。
【００２５】
第一に、例えば、前述のように、ＲＦＩＤからのレスポンスを受信するリーダライタ装置は、反射波の信号の変化方向がポジティブであってもネガティブであっても信号を正しく復調する必要があり、それぞれの信号を処理する専用の復調回路が必要となる。そのためそれぞれに専用の復調回路を用意し回路規模が大きくなる。ＩＣチップの場合は、チップサイズが大きくなるデメリットがある。
【００２６】
第二に、前述のキャリアセンスを実現するには、ヘテロダイン方式やＬｏｗ−ＩＦ方式などのように、ＩＦ周波数に変換した後、ＡＳＫ復調回路にて復調する方法は、イメージ周波数を抑圧する機構が別途必要となり、回路規模的な不利がある。
【００２７】
また、直接、ベースバンド信号を得るダイレクトコンバージョン方式の場合は、キャリア周波数成分がＤＣに変換されるために、入力信号が無変調波である場合はＤＣ成分のみになるために、入力信号が小さい場合は回路で発生するＤＣオフセット電圧との分離が困難となる。
【００２８】
図１２は、ダイレクトコンバージョン方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【００２９】
なお、以下の説明において、「通常の信号処理」とは、キャリアセンスではなく、ＲＦＩＤからのレスポンス信号を受信する場合のダイレクトコンバージョンから２値化までの信号処理系を示す。
【００３０】
図１２に示すように、ダイレクトコンバージョン方式において、キャリアセンスしたい周波数チャンネルに変調波がある場合、ダイレクトコンバージョン後はＲＦＩＤからのレスポンスを受信するときと同じ帯域に周波数変換されるため通常の信号処理系を使った信号処理が可能である。しかし、キャリアセンスしたい周波数チャンネルに無変調波がある場合は周波数変換後の周波数はＤＣとなって、入力信号が小さい場合は回路で発生するＤＣオフセット電圧との分離が困難になるという問題がある。
【００３１】
図１３は、ヘテロダイン方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【００３２】
図１３に示すように、ヘテロダイン方式では変調波および無変調波ともにＩＦ周波数に変換されるためダイレクトコンバージョン方式における問題は発生しない。しかしながら周波数変換後のＩＦ周波数が高いために、不要な信号を抑圧するための通常の信号処理系にあるフィルタを兼用することができず、別途用意する必要があるという問題がある。また、通常の信号処理系のフィルタと比べて中心周波数に対する帯域幅の仕様が厳しくなるため、フィルタの設計が通常困難になる。
【００３３】
図１４は、Ｌｏｗ−ＩＦ方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【００３４】
図１４に示すように、Ｌｏｗ−ＩＦ方式でも変調波および無変調波ともにＩＦ周波数に変換されるためダイレクトコンバージョン方式における問題は発生しない。また不要な信号を抑圧するための通常の信号処理系にあるフィルタを兼用することはできないのでフィルタを別途用意する必要があるという問題があるが、周波数変換後のＩＦ周波数が比較的低いので、中心周波数に対する帯域幅の仕様はヘテロダインの場合と比べて緩和されるため、フィルタの設計は比較的容易である。
【００３５】
しかし、Ｌｏｗ−ＩＦ方式の場合、イメージ周波数がインバンドになるため、アンテナフィルタで抑圧することができず、イメージリジェクションミキサ技術などによって回路的に抑圧する必要があり、そのための回路が別途必要になるという問題もある。
【００３６】
そこで、本発明の１つの目的は、無線送受信装置において、回路規模を小さくすることができる技術を提供することにある。
【００３７】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００３９】
すなわち、本発明による半導体集積回路装置は、ベースバンド信号生成部とＤＡＣ部との間に、乗算器と加算器とを設けることにより、容易に、ＡＳＫ変調度およびＡＳＫ変調信号のＤＣバイアスの調整が可能となるものである。
【００４０】
また、本発明による受信装置は、ダイレクトコンバージョン方式の受信装置であって、高周波受信信号が入力される第１の増幅器と、前記第１の増幅器の出力が入力される復調器と、前記復調器の出力が入力されるフィルタと、前記フィルタの出力が入力される第２の増幅器と、前記第２の増幅器の出力が入力される２値化回路とを有するもので、前記２値化回路は、オフセットプラス加算系回路と、オフセットマイナス加算系回路とを有することを特徴とするもの、もしくは、前記第２の増幅器の出力が入力される検波回路と、前記検波回路の出力が入力されるコンパレータ回路とを有することを特徴とするもの、もしくは、前記２値化回路は、オフセットプラス加算系回路と、オフセットマイナス加算系回路とを有し、前記第２の増幅器の出力が入力される検波回路と、前記検波回路の出力が入力されるコンパレータ回路とを有することを特徴とするものである。
【発明の効果】
【００４１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００４２】
（１）情報記憶媒体や高度な演算回路が不要となり、高集積化、小型化を容易に実現できる。
【００４３】
（２）通信の確立状態により変調度やＤＣバイアスを調整することで、通信時間をあまり必要としない通信手段では、通信成功率が向上し、システムとしての性能が向上する。
【００４４】
（３）ＤＡＣ前段での演算部による調整のため、きめ細かい調整が可能となる。
【００４５】
（４）ベースバンド信号生成部と演算部を連動させることで、立ち上がり、立ち下がり時に見られるスペクトルの拡がりを抑えることが可能となり、外部で実現していた時定数回路が不要となる。
【００４６】
（５）ＲＦＩＤのリーダライタ装置等の受信装置において、部品点数を少なくすると共に回路規模を小さくすることが可能となり、製造コストや実装面積を低減することが可能となる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００４８】
本発明は、例えば、電子タグシステムにおける無線送信機に関するものである。電子タグシステムについては、ＩＳＯ／ＩＥＣ，ＪＴＣ１で、国際標準化が進められており、ＵＨＦ帯電子タグシステムは８６０〜９６０ＭＨｚ帯を使用することとなっている。また、ＩＳＯ／ＩＥＣ，ＪＴＣ１での標準化は無線技術的条件（変調方式、符号化方式、通信速度等）の他にリーダ／ライタと電子タグの接続手順である通信プロトコルについても規定しており、現在、ＩＳＯ／ＩＥＣ，１８０００−６，タイプＡ、タイプＢの２種類の規格が制定されている。
【００４９】
また、ＥＰＣｇｌｏｂａｌにおいても電子タグシステムの標準化が行われており、ＵＨＦ帯としてＣｌａｓｓ１，Ｇｅｎｅｒａｔｉｏｎ２規格が制定された。ＥＰＣｇｌｏｂａｌは、このＣｌａｓｓ１，Ｇｅｎｅｒａｔｉｏｎ２規格をＩＳＯ／ＩＥＣ，ＪＴＣ１に提案し、ＩＳＯ／ＩＥＣ，１８０００−６，タイプＣとして規格化された。
【００５０】
図１は、ＩＳＯ／ＩＥＣ，１８０００−６，タイプＣにおけるエンベロープ仕様を示す図であり、（ａ）はＡＳＫ変調の波形、（ｂ）はＰＲ−ＡＳＫ変調の波形、（ｃ）はＲＦエンベロープパラメータを示す。
【００５１】
本発明は、図１に示す仕様を満たすべく、ＩＳＯ／ＩＥＣ，１８０００−６，タイプＣ対応の無線送信機としてのリーダ／ライタ用の半導体集積回路装置を検討している中で発明されたものである。本発明は、この規格の中でも、通信の可否に影響を与える変調度（Modulation Depth；（Ａ−Ｂ）／Ａ）、並びにスペクトルマスク（Transmit mask）に影響を与える立ち上がり時間（RF Envelope Rise Time；ｔｒ）、立ち下がり時間（RF Envelope Fall Time；ｔｆ）及びパルス幅（RF Pulsewidth;ＰＷ）をデジタル回路により制御するものである。
【００５２】
また、本発明は、非特許文献１及び非特許文献２に記載されているようなバースト通信（ＴＥＬＥＣ−Ｔ２４０，Ｔ２４２、送信時間制御装置規定）時の立ち上がり、立ち下がりのスペクトルマスクも考慮したものである。
【００５３】
（実施の形態１）
図２（ａ）は本発明の実施の形態１による半導体集積回路装置の構成を示すブロック図、図２（ｂ）は図２（ａ）に示した演算部２０２の構成を示すブロック図である。
【００５４】
まず、図２により、本実施の形態１による半導体集積回路装置の構成の一例を説明する。本実施の形態１の半導体集積回路装置は、例えば、ＵＨＦ帯電子タグ（ＲＦＩＤ）システムにおけるリーダ／ライタ等の無線送信機に用いられる半導体集積回路装置（ＩＣ）とされ、周知の半導体製造技術によって１つの半導体チップ上に形成されている。この無線送信機機能を有する半導体集積回路装置は、例えば、送信用データを生成するベースバンド信号生成部２０１、変調度やＤＣバイアスを制御可能とするために乗算器２０８、加算器２０９およびレジスタ２０７にて構成される演算部２０２、デジタル信号をアナログ信号に変換するＤＡＣ（デジタル／アナログ・コンバータ）部２０３、送信データと搬送波をミキシングするミキサ部２０４、アンプ部２０５などから構成されている。なお、演算部２０２におけるレジスタ２０７、乗算器２０８及び加算器２０９は、デジタル回路すなわちハードウエアで構成される。
【００５５】
ベースバンド信号生成部２０１で生成された送信用データは演算部２０２に入力される。演算部２０２では、変調度やＤＣバイアスなどを制御するため、レジスタ２０７内の設定条件（演算係数）に従い、乗算器２０８及び加算器２０９で演算が行われ、ＤＡＣ部２０３へ出力される。ＤＡＣ部２０３では、演算結果のデジタル信号がアナログ信号に変換されてミキサ部２０４へ出力される。ミキサ部２０４では、ＤＡＣ部２０３からの送信データと搬送波がミキシングされてアンプ部２０５へ出力される。アンプ部２０５では、ミキシングされた信号が電力増幅されてアンテナ２０６へ出力され、アンテナ２０６から変調波が無線送信される。
【００５６】
演算部２０２は、変調度（振幅）を調整するための乗算器２０８およびスペクトルパワーを調整する加算器２０９を備える。また、加算器２０９を１ステップあたりに加算する割合を調整することで立ち上がり、立ち下がり時のパワーを調整することが可能となり、バーストデータの開始、終了時のスペクトルマスクの調整が可能となる。なお、乗算器２０８における乗算係数や加算器２０９における加算係数を、予めレジスタ２０７に設定することで、高集積化が可能となる。
【００５７】
図３は、本実施の形態１による半導体集積回路装置における演算部２０２での波形処理例を示す図である。
【００５８】
図３において、（ａ）のベースバンド波形は、ベースバンド信号生成部２０１で生成された送信用データである。（ａ）では２値で表現しているが、２５６値で表現すると（ｂ）のベースバンド波形のようになる。この場合、変調度は１００％である。
【００５９】
この（ｂ）の２５６値のベースバンド波形に対して、演算部２０２の乗算器２０８により１／２乗算を行うと、（ｃ）のような波形になる。この場合も、変調度は１００％である。
【００６０】
（ｃ）の波形に対して、演算部２０２の加算器２０９により１２８加算を行うと（ｄ）のような波形になる。この場合は、変調度は５０％になる。
【００６１】
（ｄ）の変調度５０％の波形に対して、演算部２０２の加算器２０９によりバースト制御加算を行うと（ｅ）のような波形になる。バースト制御加算は、ＲＦ−ＯＮ（立ち上がり）時には時間の経過と共に少しずつインクリメントを行い、ＲＦ−ＯＦＦ（立ち下がり）時には時間の経過と共に少しずつデクリメントを行う。
【００６２】
デジタルフィルタが有る場合、（ｅ）の波形に対して、デジタルフィルタを通すと、（ｆ）のような波形になる。
【００６３】
以上のように、ベースバンド波形に乗算のみを実施した場合、振幅方向で波形は変化する。振幅方向での均等な変化は、のちにオフセット加算（図１のＢ値）を実施することで、変調度の調整が可能となる。スプリアスで表現した場合、エネルギー総和（出力電力）の変化に起因する。
【００６４】
加算のみを実施した場合、加算器はベースバンド信号のＤＣ成分の変化に起因する。そのため、変調度を変化させたり、総エネルギーやピークパワーを変化させたりすることが可能となる。
【００６５】
立ち上がり、立ち下がり時に加算器を動作させた場合、時間軸で１タイミングごとに加算（立ち下がり時は（マイナス値）を加算）することで高周波のパワースペクトルを減少し、立ち上がり、立ち下がり時のスペクトルマスクの調整が可能となる。
【００６６】
したがって、ベースバンド信号生成部とＤＡＣ部の間にて乗算器と加算器を搭載することで、容易にＡＳＫ変調度およびＡＳＫ変調信号のＤＣバイアスを調整することが可能となる。
【００６７】
また、デジタル回路処理により実現するため、ソフトでの実現より処理時間を短くすることが可能となる。
【００６８】
さらに、立ち上がり、立ち下がり時に問題となるスペクトルの悪化もデジタル回路の演算により実現することで、外付けのアナログ回路が不要となる。また、アナログ回路を集積化した場合には調整やテスティングに時間が必要となるが、デジタル回路による実現のため、調整が不要でテスティング時間も短くすることができる。
【００６９】
（実施の形態２）
図４は、本発明の実施の形態２による半導体集積回路装置の構成を示すブロック図である。
【００７０】
本実施の形態２による半導体集積回路装置は、前記実施の形態１の半導体集積回路装置に対して、ベースバンド信号生成部２０１とＤＡＣ部２０３との間にデジタルフィルタ４０１を挿入した例である。
【００７１】
演算部２０２とデジタルフィルタ４０１は、どちらも論理演算であり、どちらを先に実行しても問題はない。したがって、図４（ａ）のように演算部２０２の後ろにデジタルフィルタ４０１を付加してもよく、図４（ｂ）のように演算部２０２の前にデジタルフィルタ４０１を付加してもよい。
【００７２】
デジタルフィルタを付加することにより、立ち上がりおよび立ち下がりの波形が、より滑らかになる。
【００７３】
（実施の形態３）
図５は、本発明の実施の形態３による半導体集積回路装置の構成を示すブロック図である。
【００７４】
本実施の形態３による半導体集積回路装置は、前記実施の形態２の半導体集積回路装置（図４（ａ））に対して、送信信号と受信信号とを分離するサーキュレータ５０１と、変調波を受信する受信部５０２と、変調波から元のデータを取り出す復調部５０３と、受信状態を判定する受信状態判定部５０４とを付加した例である。
【００７５】
復調部５０３で復調された元のデータに基づいて、受信状態判定部５０４で判定を行い、その判定結果に基づいて、レジスタ２０７内の演算係数を変更する。
【００７６】
バックスキャッタ通信を実施する通信システムにおいて、受信状態判定部５０４で受信状態を判定することによって送信状態（変調度、ＤＣバイアスなど）を調整することが可能となる。
【００７７】
したがって、本実施の形態１〜３の半導体集積回路装置によれば、情報記憶媒体や高度な演算回路が不要となり、大規模な回路を必要とせず、高集積化、小型化を容易に実現できる。
【００７８】
また、通信の確立状態により変調度やＤＣバイアスを調整することで、通信時間をあまり必要としない通信手段では通信成功率が向上し、システムとしての性能が向上する。
【００７９】
また、ＤＡＣ前段での演算部による調整のため、きめ細かい調整が可能となる。
【００８０】
また、ベースバンド信号生成部と演算部を連動させることで、立ち上がり、立ち下がり時に見られるスペクトルの拡がり抑えることが可能となり、外部で実現していた時定数回路が不要となる。
【００８１】
本発明は、パッシブ型ＲＦＩＤを用いたリーダ／ライタ装置の送信機用集積回路に適用することができる。また、ＡＳＫ変調を必要とする小型化が必要な送信機用集積回路に適用することができる。
【００８２】
なぜなら、パッシブ型ＲＦＩＤは、電源を持たないため簡易な通信手順が必須であり、また、チャネルを占有する時間が決まっているため、通信時間が短いからである。さらに、ＵＨＦ帯のＲＦＩＤを用いた通信ではスペクトルマスクの制約が厳しく、バースト通信によるスペクトルの拡がりを抑える必要があるからである。
【００８３】
（実施の形態４）
本実施の形態４では、前記実施の形態３の図５で示した受信部５０２及び復調部５０３の一実施形態としての受信装置について説明する。
【００８４】
図６は本発明の実施の形態４による受信装置の基本構成を示すブロック図、図７は本発明の一実施の形態による受信装置の具体的な構成を示すブロック図である。
【００８５】
まず、図６により、本実施の形態による受信装置の基本構成の一例を説明する。本実施の形態４の受信装置は、例えばＲＦＩＤのリーダライタ装置とされ、半導体集積回路（ＩＣ）などで構成される。この受信装置は、ＡＳＫ信号受信系の受信装置であり、増幅器１０１、復調器１０２、フィルタ１０３、ディジタル信号化回路１０４などから構成される。そして、高周波受信信号が増幅器１０１に入力され、増幅器１０１の出力が復調器１０２に入力され、復調器１０２の出力がフィルタ１０３に入力され、フィルタ１０３の出力がディジタル信号化回路１０４に入力され、ディジタル信号化回路１０４から受信信号が出力される。
【００８６】
図７に、図６の受信装置の具体的な構成を示す。図７の受信装置は、ダイレクトコンバージョン方式を採用している。
【００８７】
図７に示すように、本実施の形態４による受信装置は、増幅器１２０１、発振器１２０２、９０度位相シフト回路１２０３、ミキサ１２０４，１２０５、フィルタ１２０６，１２０７、増幅器１２０８，１２０９、２値化回路１２１０，１２１１などから構成される。そして、高周波受信信号が増幅器１２０１に入力され、発振器１２０２の出力が９０度位相シフト回路１２０３に入力され、増幅器１２０１の出力と９０度位相シフト回路１２０３の出力がミキサ１２０４，１２０５に入力され、ミキサ１２０４，１２０５の出力がフィルタ１２０６，１２０７に入力され、フィルタ１２０６，１２０７の出力が２値化回路１２１０，１２１１に入力され、２値化回路１２１０からＩoutが出力され、２値化回路１２１１からＱoutが出力される。
【００８８】
図８は、図７の２値化回路１２１０，１２１１の詳細構成を示す図である。
【００８９】
図７の２値化回路１２１０と２値化回路１２１１は、それぞれ、図８（ａ）のオフセットプラス加算系回路と、図８（ｂ）のオフセットマイナス加算系回路を備えている。図８（ａ）のオフセットプラス加算系回路は、オフセットプラス加算器１３０１、コンパレータ１３０２などから構成される。図８（ｂ）のオフセットマイナス加算系回路は、オフセットマイナス加算器１３０３、コンパレータ１３０４などから構成される。オフセットプラス加算器１３０１の入力信号の１４０１と１４０２、コンパレータ１３０２の入力信号の１４０３と１４０４、オフセットマイナス加算器１３０３の入力信号の１４０１と１４０２、コンパレータ１３０４の入力信号の１４０６と１４０７は、それぞれ差動信号の関係にある。なお、コンパレータ１３０２の出力信号１４０５とコンパレータ１３０４の出力信号１４０８は、それぞれシングル信号である。
【００９０】
増幅器１２０８と増幅器１２０９のそれぞれの出力信号１４０１，１４０２がオフセットプラス加算器１３０１に入力されてオフセットプラス加算され、信号１４０３，１４０４としてコンパレータ１３０２に入力される。コンパレータ１３０２からは２値化信号１４０５が出力される。また、増幅器１２０８と増幅器１２０９のそれぞれの出力信号１４０１，１４０２がオフセットマイナス加算器１３０３に入力されてオフセットマイナス加算され、信号１４０６，１４０７としてコンパレータ１３０４に入力される。コンパレータ１３０４からは２値化信号１４０８が出力される。
【００９１】
図９は、オフセットプラス加算器１３０１及びオフセットマイナス加算器１３０３の入力がポジティブ信号の場合における各信号の波形を示す図である。図９（ａ）に、オフセットプラス加算器１３０１及びオフセットマイナス加算器１３０３の入力信号波形（信号１４０１，１４０２）を示す。図９（ｂ）に、オフセットプラス加算器１３０１によるオフセット加算後の波形（信号１４０３，１４０４）とコンパレータ１３０２による２値化出力（信号１４０５）を示す。図９（ｃ）に、オフセットマイナス加算器１３０３によるオフセット加算後の波形（信号１４０６，１４０７）とコンパレータ１３０４による２値化出力（信号１４０８）を示す。
【００９２】
図９（ｂ），（ｃ）に示すように、入力がポジティブ信号の場合、コンパレータ１３０２による２値化出力（信号１４０５）はＬｏｗレベルとなるが、コンパレータ１３０４による２値化出力（信号１４０８）はパルスが発生する。そこで、信号１４０５と信号１４０８のうち、最初の立ち上がりエッジを検出し、信号１４０５と信号１４０８から信号出力を選択して固定する。この場合は、信号１４０８が選択され、その後の信号処理が行われる。
【００９３】
図１０は、オフセットプラス加算器１３０１及びオフセットマイナス加算器１３０３の入力がネガティブ信号の場合における各信号の波形を示す図である。図１０（ａ）に、オフセットプラス加算器１３０１及びオフセットマイナス加算器１３０３の入力信号波形（信号１４０１，１４０２）を示す。図１０（ｂ）に、オフセットプラス加算器１３０１によるオフセット加算後の波形（信号１４０３，１４０４）とコンパレータ１３０２による２値化出力（信号１４０５）を示す。図１０（ｃ）に、オフセットマイナス加算器１３０３によるオフセット加算後の波形（信号１４０６，１４０７）とコンパレータ１３０４による２値化出力（信号１４０８）を示す。
【００９４】
図１０（ｂ），（ｃ）に示すように、入力がネガティブ信号の場合、コンパレータ１３０４による２値化出力（信号１４０８）はＬｏｗレベルとなるが、コンパレータ１３０２による２値化出力（信号１４０５）はパルスが発生する。そこで、信号１４０５と信号１４０８のうち、最初の立ち上がりエッジを検出し、信号１４０５と信号１４０８から信号出力を選択して固定する。この場合は、信号１４０５が選択され、その後の信号処理が行われる。
【００９５】
なお、図９及び図１０において、実線と破線は、差動信号の関係である。また、図９（ａ）及び図１０（ａ）において、信号１４０１と信号１４０２が重なっている部分は無変調信号レベルである。
【００９６】
以上のように、受信した信号の無変調信号レベルに対するポジティブ信号、ネガティブ信号それぞれに対応したコンパレータ１３０２，１３０４を設け、無信号状態から先に反応したコンパレータ１３０２，１３０４を検出することで出力信号を選択固定し、信号処理を行う。
【００９７】
これによって、ポジティブ信号、ネガティブ信号それぞれに信号処理回路を用意することなく、１つの回路で信号処理が可能となり、回路規模を削減できる。また、選択されたコンパレータ１３０２，１３０４は１つのレスポンス受信完了と共に選択解除され、次のレスポンスでは適切なコンパレータ１３０２，１３０４が選択される。この動作によって、リーダライタ装置の受信特性が向上する。
【００９８】
図１５は、本発明におけるキャリアセンスに必要な基本構成を示すブロック図である。
【００９９】
図１５に示すように、本発明におけるキャリアセンスに必要な基本構成は、増幅器１００１、発振器１００２、ミキサ１００３、フィルタ１００４、増幅器１００５、検波器１００６、コンパレータ１００７などからなる。増幅器１００１には高周波受信信号が入力され、ミキサ１００３には発振器１００２の出力と増幅器１００１の出力が入力され、フィルタ１００４にはミキサ１００３の出力が入力され、増幅器１００５にはフィルタ１００４の出力が入力され、検波器１００６には増幅器１００５の出力が入力され、コンパレータ１００７には検波器１００６の出力が入力されキャリアセンスが出力されている。
【０１００】
ここで、発振器１００２の出力周波数を、チャネル周波数間隔以下のＬｏｗ−ＩＦが得られる周波数とする。
【０１０１】
図１６は、本発明におけるキャリアセンス回路の実施例を示すブロック図である。
【０１０２】
図１６に示すように、このキャリアセンス回路は、前記図７の受信装置の増幅器１２０８の後に、検波器１００６とコンパレータ１００７を追加したものである。
【０１０３】
図１１は、本実施の形態４による受信装置におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【０１０４】
チャンネル周波数よりも低いローカル周波数で周波数変換すると、図１１に示すように、変調波のみならず無変調波もＩＦ周波数に変換される。このＩＦ周波数はダイレクトコンバージョンの場合とほぼ同様の帯域を有するため、不要な信号を抑圧するために通常の信号処理系にあるフィルタを共有することができ、フィルタを別途設ける必要が無いという優位点がある。
【０１０５】
また、通常のＬｏｗ−ＩＦ方式と異なり、図１１に示すように、周波数変換後の周波数が重なって分離できないイメージ周波数が存在しないため、イメージリジェクション技術も不要という利点がある。
【０１０６】
そこで、本実施の形態４による受信装置においては、通常のレスポンス信号受信時はダイレクトコンバージョンとして動作し、キャリアセンス時には、そのＩＦ周波数がチャンネル周波数以下の低い周波数を用いる「チャネル周波数間隔以下のＩＦ周波数のＬｏｗ−ＩＦ方式」を使用する。
【０１０７】
したがって、通常の信号受信時にダイレクトコンバージョン動作するので、イメージ周波数を抑圧する機構が不要となる。キャリアセンス時には、そのＩＦ周波数がチャンネル周波数間隔以下の低いＩＦ周波数を用いることで、Ｌｏｗ−ＩＦ方式でありながらイメージ周波数抑圧機構を必要とせず、変調波および無変調波の信号処理が可能となる。
【０１０８】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０９】
例えば、前記実施の形態１〜３においては、ＵＨＦ帯電子タグシステムについて説明したが、これに限定されるものではなく、他の周波数帯の送受信機システムについても適用可能である。
【０１１０】
また、前記実施の形態４においては、ＲＦＩＤのリーダライタ装置等の受信装置について説明したが、これに限定されるものではなく、他の受信装置についても適用可能である。
【産業上の利用可能性】
【０１１１】
本発明は、パッシブ型ＲＦＩＤを用いたリーダ／ライタ装置の送受信機用集積回路に適用可能である。また、ＡＳＫ変調を必要とする小型化が必要な送受信機用集積回路にも適用可能である。
【図面の簡単な説明】
【０１１２】
【図１】（ａ），（ｂ），（ｃ）はＩＳＯ／ＩＥＣ，１８０００−６，タイプＣにおけるエンベロープ仕様を示す図である。
【図２】（ａ），（ｂ）は本発明の実施の形態１による半導体集積回路装置の構成を示すブロック図である。
【図３】本発明の実施の形態１による半導体集積回路装置における演算部での波形処理例を示す図である。
【図４】（ａ），（ｂ）は本発明の実施の形態２による半導体集積回路装置の構成を示すブロック図である。
【図５】本発明の実施の形態３による半導体集積回路装置の構成を示すブロック図である。
【図６】本発明の実施の形態４による受信装置の基本構成を示すブロック図である。
【図７】本発明の実施の形態４による受信装置の具体的な構成を示すブロック図である。
【図８】（ａ）、（ｂ）は、図７の２値化回路の詳細構成を示す図である。
【図９】（ａ）、（ｂ）、（ｃ）は、オフセットプラス加算器及びオフセットマイナス加算器の入力がポジティブ信号の場合における各信号の波形を示す図である。
【図１０】（ａ）、（ｂ）、（ｃ）は、オフセットプラス加算器及びオフセットマイナス加算器の入力がネガティブ信号の場合における各信号の波形を示す図である。
【図１１】本発明の実施の形態４による受信装置におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【図１２】ダイレクトコンバージョン方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【図１３】ヘテロダイン方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【図１４】Ｌｏｗ−ＩＦ方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【図１５】本発明におけるキャリアセンスに必要な基本構成を示すブロック図である。
【図１６】本発明におけるキャリアセンス回路の実施例を示すブロック図である。
【符号の説明】
【０１１３】
２０１ ベースバンド信号生成部
２０２ 演算部
２０３ ＤＡＣ部
２０４ ミキサ部
２０５ アンプ部
２０６ アンテナ
２０７ レジスタ
２０８ 乗算器
２０９ 加算器
４０１ デジタルフィルタ
５０１ サーキュレータ
５０２ 受信部
５０３ 復調部
５０４ 受信状態判定部
１０１，１２０１，１２０８，１２０９，１００１，１００５ 増幅器
１０２ 復調器
１０３，１２０６，１２０７，１００４ フィルタ
１０４ ディジタル信号化回路
１２０２，１００２ 発振器
１２０３ ９０度位相シフト回路
１２０４，１２０５，１００３ ミキサ
１２１０，１２１１ ２値化回路
１３０１ オフセットプラス加算器
１３０２，１３０４，１００７ コンパレータ
１３０３ オフセットマイナス加算器
１４０１〜１４０８ 信号
１００６ 検波器
【技術分野】
【０００１】
本発明は、無線通信技術に関し、特に、送信スペクトルを調整可能とする無線送信機用の半導体集積回路装置、並びにＲＦＩＤ（Radio Frequency Identification）のリーダライタ装置に用いられる高周波フロントエンド部の構成に適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討した技術として、例えば、無線送受信機においては、以下の技術が考えられる。
【０００３】
例えば、特許文献１は、上位装置に接続されて情報記憶媒体と無線通信を行う送受信装置における変調回路の設定、変更、ばらつきの調整を容易にして複数の仕様に対応した無線通信を行うため、ＣＰＵとメモリとを含む制御回路を有するデジタル部、アナログ部、コンデンサ、及びコイルとから構成され、さらにデジタル部は変調回路を有し、ＣＰＵから送られてくる８ビットの送信データであるパラレルデータをシリアルデータに変換するシフトレジスタ、このシフトレジスタからのシリアルデータを符号化し、同じくＣＰＵから送られてくる変調度、出力レベルの重みづけ用のパラレルデータをラッチする２つのレジスタ、さらに２つのレジスタの出力を符号発生器の符号化に基づいて選択するセレクト回路からアナログ部に出力するというものである。
【０００４】
また、特許文献２は、バースト送信を行う無線装置に関し、バースト信号の立ち上がり、立ち下がりを滑らかにすることによって、バースト送信時のスペクトラムの拡がりを抑えた送信機を提供するため、高周波入力信号が入力される増幅器の電源端子に、時定数を持つ回路を経て電源電圧を供給するように構成するとともに、電源電圧を制御信号によって動作するスイッチを経てオン／オフすることによって、制御信号に応じて滑らかに立ち上がり、立ち下がる、バースト状の高周波出力信号を得るというものである。
【０００５】
非特許文献１は、構内無線局（９５０ＭＨｚ帯移動体識別）の特性試験方法のうち、送信時間制限装置及び技術基準に関するものである。
【０００６】
非特許文献２は、９５０ＭＨｚ帯移動体識別用特定小電力機器の特性試験方法のうち、送信時間制限装置及び技術基準に関するものである。
【０００７】
また、ＲＦＩＤのリーダライタ装置においては、次の技術が考えられる。
【０００８】
ＲＦＩＤタグからリーダライタ装置へ送られる信号の変調方式は、ＡＳＫ（Amplitude Shift Keying）変調であり、その変調方法は負荷変調（アンテナ端子間に設置したスイッチのオン／オフ等を利用して送信データに応じてアンテナインピーダンスを変化させてＲＦＩＤタグからの反射波量を変化させることによる変調方式）が一般的である。
【０００９】
リーダライタ装置はＡＳＫ変調波を検波して増幅し、ディジタル値に２値化した後、復号することで、ＲＦＩＤからの正しいレスポンス信号を得る。ここで、ＲＦＩＤタグのアンテナ間に設置したスイッチがオフの状態でのＲＦＩＤタグのアンテナとＩＣチップとのインピーダンス整合状態によって、反射波における信号の変化方向が異なる。
【００１０】
例えば、完全整合に近い状態の場合、ＲＦＩＤタグのアンテナ間に設置したスイッチをオンにすることでインピーダンス整合状態が悪くなる。インピーダンス整合状態では反射波が少ないため、ＲＦＩＤタグのアンテナ間に設置したスイッチがオフからオンに変わった場合、反射波レベルは増加する。
【００１１】
一方、整合から外れている場合、ＲＦＩＤタグのアンテナ間に設置したスイッチをオンにすることでインピーダンス整合状態が逆に良くなる場合がある。この場合は反射レベルが減少する。
【００１２】
ＲＦＩＤタグは、いろいろなものに貼り付けられて使用されるが、貼り付け対象物の誘電率が一定でないため、アンテナとＩＣチップとのインピーダンス整合状態が変化する。結果として、先に説明したような反射波の信号の変化方向が変わってしまうことが起こる。
【００１３】
リーダライタ装置は、反射波の信号の変化方向がポジティブ（反射波が増える場合）であってもネガティブ（反射波が減る場合）であっても信号を受信する必要があり、それぞれの信号を受信する専用の復調回路を用意していた。
【００１４】
また、リーダライタ装置が電波を発射する前には、他のリーダライタシステムへ干渉を与えることなく通信するために、使用するつもりの周波数チャンネルが未使用であることの確認すなわちキャリアセンスが必要となる（これは日本国電波法の場合であり、米国は周波数ホッピングによる共用化のため、不要）。
【００１５】
この機能の実現には、希望波の受信系方式に応じていくつかの方法が考えられる。例えばダイレクトコンバージョンでキャリア周波数を直接ＤＣ値に変換する方式や、ヘテロダイン方式やＬｏｗ−ＩＦ方式などのようにＩＦ（Intermediate frequency）周波数に変換した後、ＡＳＫ復調回路にて復調する方法がある。
【００１６】
なお、このようなＲＦＩＤのリーダライタ装置に関する技術としては、例えば、特許文献３、非特許文献１及び非特許文献２に記載される技術などが挙げられる。
【００１７】
特許文献３は、第１のアンテナへの送信のための擬似乱数的に選択された無線周波数呼び掛け信号を発生し、データが取り出されるヘテロダイン受信器に結合される第２のアンテナを通って連続波後方散乱を介してＲＦＩＤタグデバイスから反射された変調無線周波数信号を受信する、無線周波数識別（ＲＦＩＤ）呼び掛け器に関するものである。
【００１８】
非特許文献１は、構内無線局（９５０ＭＨｚ帯移動体識別）の特性試験方法のうち、キャリアセンス機能に関するものである。
【００１９】
非特許文献２は、９５０ＭＨｚ帯移動体識別用特定小電力機器の特性試験方法のうち、キャリアセンス機能に関するものである。
【特許文献１】特開２０００−１８２００３号公報
【特許文献２】特開平９−８６７５号公報
【特許文献３】特表２００４−５３５７００号公報
【非特許文献１】「構内無線局に使用する無線設備であって９５２ＭＨｚ超え９５４ＭＨｚ以下の周波数の電波を使用する無線設備（構内無線（９５０ＭＨｚ帯移動体識別））の特性試験方法」、第４．０版、財団法人テレコムエンジニアリングセンター、２００６年１月３１日、ｐ．２３，２４，２７−３０，３４，３５
【非特許文献２】「９５２ＭＨｚ超え９５５ＭＨｚ以下の周波数の電波を使用する移動体識別用特定小電力無線局に使用するための無線設備（９５０ＭＨｚ帯移動体識別用特定小電力機器）の特性試験方法」、第１．０版、財団法人テレコムエンジニアリングセンター、２００６年１月３１日、ｐ．１８，１９，２２−２４，２５
【発明の開示】
【発明が解決しようとする課題】
【００２０】
ところで、前記のような無線送受信機の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【００２１】
例えば、特許文献１の技術は、ソフト的な制御のため、高度で大規模な演算回路（ＣＰＵと情報記憶媒体）が必要であり、回路規模が大きい。そのため、複雑な調整の不要な無線送信機や小型化を狙った装置には向かない。
【００２２】
また、演算をソフト的に処理するため、応答に時間を要し、処理に要する時間がかかる。
【００２３】
さらに、バースト通信時のスペクトルの拡がりを抑える工夫はできておらず、特許文献２のような外部での処理が必要となる。そして、立ち上げ時間が必要となりバースト的な通信が必要でかつ、スペクトル制御を必要とする無線送信機には向かない。
【００２４】
また、前記のようなＲＦＩＤのリーダライタ装置の技術について、検討した結果、次の２つの課題が明らかとなった。
【００２５】
第一に、例えば、前述のように、ＲＦＩＤからのレスポンスを受信するリーダライタ装置は、反射波の信号の変化方向がポジティブであってもネガティブであっても信号を正しく復調する必要があり、それぞれの信号を処理する専用の復調回路が必要となる。そのためそれぞれに専用の復調回路を用意し回路規模が大きくなる。ＩＣチップの場合は、チップサイズが大きくなるデメリットがある。
【００２６】
第二に、前述のキャリアセンスを実現するには、ヘテロダイン方式やＬｏｗ−ＩＦ方式などのように、ＩＦ周波数に変換した後、ＡＳＫ復調回路にて復調する方法は、イメージ周波数を抑圧する機構が別途必要となり、回路規模的な不利がある。
【００２７】
また、直接、ベースバンド信号を得るダイレクトコンバージョン方式の場合は、キャリア周波数成分がＤＣに変換されるために、入力信号が無変調波である場合はＤＣ成分のみになるために、入力信号が小さい場合は回路で発生するＤＣオフセット電圧との分離が困難となる。
【００２８】
図１２は、ダイレクトコンバージョン方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【００２９】
なお、以下の説明において、「通常の信号処理」とは、キャリアセンスではなく、ＲＦＩＤからのレスポンス信号を受信する場合のダイレクトコンバージョンから２値化までの信号処理系を示す。
【００３０】
図１２に示すように、ダイレクトコンバージョン方式において、キャリアセンスしたい周波数チャンネルに変調波がある場合、ダイレクトコンバージョン後はＲＦＩＤからのレスポンスを受信するときと同じ帯域に周波数変換されるため通常の信号処理系を使った信号処理が可能である。しかし、キャリアセンスしたい周波数チャンネルに無変調波がある場合は周波数変換後の周波数はＤＣとなって、入力信号が小さい場合は回路で発生するＤＣオフセット電圧との分離が困難になるという問題がある。
【００３１】
図１３は、ヘテロダイン方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【００３２】
図１３に示すように、ヘテロダイン方式では変調波および無変調波ともにＩＦ周波数に変換されるためダイレクトコンバージョン方式における問題は発生しない。しかしながら周波数変換後のＩＦ周波数が高いために、不要な信号を抑圧するための通常の信号処理系にあるフィルタを兼用することができず、別途用意する必要があるという問題がある。また、通常の信号処理系のフィルタと比べて中心周波数に対する帯域幅の仕様が厳しくなるため、フィルタの設計が通常困難になる。
【００３３】
図１４は、Ｌｏｗ−ＩＦ方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【００３４】
図１４に示すように、Ｌｏｗ−ＩＦ方式でも変調波および無変調波ともにＩＦ周波数に変換されるためダイレクトコンバージョン方式における問題は発生しない。また不要な信号を抑圧するための通常の信号処理系にあるフィルタを兼用することはできないのでフィルタを別途用意する必要があるという問題があるが、周波数変換後のＩＦ周波数が比較的低いので、中心周波数に対する帯域幅の仕様はヘテロダインの場合と比べて緩和されるため、フィルタの設計は比較的容易である。
【００３５】
しかし、Ｌｏｗ−ＩＦ方式の場合、イメージ周波数がインバンドになるため、アンテナフィルタで抑圧することができず、イメージリジェクションミキサ技術などによって回路的に抑圧する必要があり、そのための回路が別途必要になるという問題もある。
【００３６】
そこで、本発明の１つの目的は、無線送受信装置において、回路規模を小さくすることができる技術を提供することにある。
【００３７】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００３９】
すなわち、本発明による半導体集積回路装置は、ベースバンド信号生成部とＤＡＣ部との間に、乗算器と加算器とを設けることにより、容易に、ＡＳＫ変調度およびＡＳＫ変調信号のＤＣバイアスの調整が可能となるものである。
【００４０】
また、本発明による受信装置は、ダイレクトコンバージョン方式の受信装置であって、高周波受信信号が入力される第１の増幅器と、前記第１の増幅器の出力が入力される復調器と、前記復調器の出力が入力されるフィルタと、前記フィルタの出力が入力される第２の増幅器と、前記第２の増幅器の出力が入力される２値化回路とを有するもので、前記２値化回路は、オフセットプラス加算系回路と、オフセットマイナス加算系回路とを有することを特徴とするもの、もしくは、前記第２の増幅器の出力が入力される検波回路と、前記検波回路の出力が入力されるコンパレータ回路とを有することを特徴とするもの、もしくは、前記２値化回路は、オフセットプラス加算系回路と、オフセットマイナス加算系回路とを有し、前記第２の増幅器の出力が入力される検波回路と、前記検波回路の出力が入力されるコンパレータ回路とを有することを特徴とするものである。
【発明の効果】
【００４１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００４２】
（１）情報記憶媒体や高度な演算回路が不要となり、高集積化、小型化を容易に実現できる。
【００４３】
（２）通信の確立状態により変調度やＤＣバイアスを調整することで、通信時間をあまり必要としない通信手段では、通信成功率が向上し、システムとしての性能が向上する。
【００４４】
（３）ＤＡＣ前段での演算部による調整のため、きめ細かい調整が可能となる。
【００４５】
（４）ベースバンド信号生成部と演算部を連動させることで、立ち上がり、立ち下がり時に見られるスペクトルの拡がりを抑えることが可能となり、外部で実現していた時定数回路が不要となる。
【００４６】
（５）ＲＦＩＤのリーダライタ装置等の受信装置において、部品点数を少なくすると共に回路規模を小さくすることが可能となり、製造コストや実装面積を低減することが可能となる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００４８】
本発明は、例えば、電子タグシステムにおける無線送信機に関するものである。電子タグシステムについては、ＩＳＯ／ＩＥＣ，ＪＴＣ１で、国際標準化が進められており、ＵＨＦ帯電子タグシステムは８６０〜９６０ＭＨｚ帯を使用することとなっている。また、ＩＳＯ／ＩＥＣ，ＪＴＣ１での標準化は無線技術的条件（変調方式、符号化方式、通信速度等）の他にリーダ／ライタと電子タグの接続手順である通信プロトコルについても規定しており、現在、ＩＳＯ／ＩＥＣ，１８０００−６，タイプＡ、タイプＢの２種類の規格が制定されている。
【００４９】
また、ＥＰＣｇｌｏｂａｌにおいても電子タグシステムの標準化が行われており、ＵＨＦ帯としてＣｌａｓｓ１，Ｇｅｎｅｒａｔｉｏｎ２規格が制定された。ＥＰＣｇｌｏｂａｌは、このＣｌａｓｓ１，Ｇｅｎｅｒａｔｉｏｎ２規格をＩＳＯ／ＩＥＣ，ＪＴＣ１に提案し、ＩＳＯ／ＩＥＣ，１８０００−６，タイプＣとして規格化された。
【００５０】
図１は、ＩＳＯ／ＩＥＣ，１８０００−６，タイプＣにおけるエンベロープ仕様を示す図であり、（ａ）はＡＳＫ変調の波形、（ｂ）はＰＲ−ＡＳＫ変調の波形、（ｃ）はＲＦエンベロープパラメータを示す。
【００５１】
本発明は、図１に示す仕様を満たすべく、ＩＳＯ／ＩＥＣ，１８０００−６，タイプＣ対応の無線送信機としてのリーダ／ライタ用の半導体集積回路装置を検討している中で発明されたものである。本発明は、この規格の中でも、通信の可否に影響を与える変調度（Modulation Depth；（Ａ−Ｂ）／Ａ）、並びにスペクトルマスク（Transmit mask）に影響を与える立ち上がり時間（RF Envelope Rise Time；ｔｒ）、立ち下がり時間（RF Envelope Fall Time；ｔｆ）及びパルス幅（RF Pulsewidth;ＰＷ）をデジタル回路により制御するものである。
【００５２】
また、本発明は、非特許文献１及び非特許文献２に記載されているようなバースト通信（ＴＥＬＥＣ−Ｔ２４０，Ｔ２４２、送信時間制御装置規定）時の立ち上がり、立ち下がりのスペクトルマスクも考慮したものである。
【００５３】
（実施の形態１）
図２（ａ）は本発明の実施の形態１による半導体集積回路装置の構成を示すブロック図、図２（ｂ）は図２（ａ）に示した演算部２０２の構成を示すブロック図である。
【００５４】
まず、図２により、本実施の形態１による半導体集積回路装置の構成の一例を説明する。本実施の形態１の半導体集積回路装置は、例えば、ＵＨＦ帯電子タグ（ＲＦＩＤ）システムにおけるリーダ／ライタ等の無線送信機に用いられる半導体集積回路装置（ＩＣ）とされ、周知の半導体製造技術によって１つの半導体チップ上に形成されている。この無線送信機機能を有する半導体集積回路装置は、例えば、送信用データを生成するベースバンド信号生成部２０１、変調度やＤＣバイアスを制御可能とするために乗算器２０８、加算器２０９およびレジスタ２０７にて構成される演算部２０２、デジタル信号をアナログ信号に変換するＤＡＣ（デジタル／アナログ・コンバータ）部２０３、送信データと搬送波をミキシングするミキサ部２０４、アンプ部２０５などから構成されている。なお、演算部２０２におけるレジスタ２０７、乗算器２０８及び加算器２０９は、デジタル回路すなわちハードウエアで構成される。
【００５５】
ベースバンド信号生成部２０１で生成された送信用データは演算部２０２に入力される。演算部２０２では、変調度やＤＣバイアスなどを制御するため、レジスタ２０７内の設定条件（演算係数）に従い、乗算器２０８及び加算器２０９で演算が行われ、ＤＡＣ部２０３へ出力される。ＤＡＣ部２０３では、演算結果のデジタル信号がアナログ信号に変換されてミキサ部２０４へ出力される。ミキサ部２０４では、ＤＡＣ部２０３からの送信データと搬送波がミキシングされてアンプ部２０５へ出力される。アンプ部２０５では、ミキシングされた信号が電力増幅されてアンテナ２０６へ出力され、アンテナ２０６から変調波が無線送信される。
【００５６】
演算部２０２は、変調度（振幅）を調整するための乗算器２０８およびスペクトルパワーを調整する加算器２０９を備える。また、加算器２０９を１ステップあたりに加算する割合を調整することで立ち上がり、立ち下がり時のパワーを調整することが可能となり、バーストデータの開始、終了時のスペクトルマスクの調整が可能となる。なお、乗算器２０８における乗算係数や加算器２０９における加算係数を、予めレジスタ２０７に設定することで、高集積化が可能となる。
【００５７】
図３は、本実施の形態１による半導体集積回路装置における演算部２０２での波形処理例を示す図である。
【００５８】
図３において、（ａ）のベースバンド波形は、ベースバンド信号生成部２０１で生成された送信用データである。（ａ）では２値で表現しているが、２５６値で表現すると（ｂ）のベースバンド波形のようになる。この場合、変調度は１００％である。
【００５９】
この（ｂ）の２５６値のベースバンド波形に対して、演算部２０２の乗算器２０８により１／２乗算を行うと、（ｃ）のような波形になる。この場合も、変調度は１００％である。
【００６０】
（ｃ）の波形に対して、演算部２０２の加算器２０９により１２８加算を行うと（ｄ）のような波形になる。この場合は、変調度は５０％になる。
【００６１】
（ｄ）の変調度５０％の波形に対して、演算部２０２の加算器２０９によりバースト制御加算を行うと（ｅ）のような波形になる。バースト制御加算は、ＲＦ−ＯＮ（立ち上がり）時には時間の経過と共に少しずつインクリメントを行い、ＲＦ−ＯＦＦ（立ち下がり）時には時間の経過と共に少しずつデクリメントを行う。
【００６２】
デジタルフィルタが有る場合、（ｅ）の波形に対して、デジタルフィルタを通すと、（ｆ）のような波形になる。
【００６３】
以上のように、ベースバンド波形に乗算のみを実施した場合、振幅方向で波形は変化する。振幅方向での均等な変化は、のちにオフセット加算（図１のＢ値）を実施することで、変調度の調整が可能となる。スプリアスで表現した場合、エネルギー総和（出力電力）の変化に起因する。
【００６４】
加算のみを実施した場合、加算器はベースバンド信号のＤＣ成分の変化に起因する。そのため、変調度を変化させたり、総エネルギーやピークパワーを変化させたりすることが可能となる。
【００６５】
立ち上がり、立ち下がり時に加算器を動作させた場合、時間軸で１タイミングごとに加算（立ち下がり時は（マイナス値）を加算）することで高周波のパワースペクトルを減少し、立ち上がり、立ち下がり時のスペクトルマスクの調整が可能となる。
【００６６】
したがって、ベースバンド信号生成部とＤＡＣ部の間にて乗算器と加算器を搭載することで、容易にＡＳＫ変調度およびＡＳＫ変調信号のＤＣバイアスを調整することが可能となる。
【００６７】
また、デジタル回路処理により実現するため、ソフトでの実現より処理時間を短くすることが可能となる。
【００６８】
さらに、立ち上がり、立ち下がり時に問題となるスペクトルの悪化もデジタル回路の演算により実現することで、外付けのアナログ回路が不要となる。また、アナログ回路を集積化した場合には調整やテスティングに時間が必要となるが、デジタル回路による実現のため、調整が不要でテスティング時間も短くすることができる。
【００６９】
（実施の形態２）
図４は、本発明の実施の形態２による半導体集積回路装置の構成を示すブロック図である。
【００７０】
本実施の形態２による半導体集積回路装置は、前記実施の形態１の半導体集積回路装置に対して、ベースバンド信号生成部２０１とＤＡＣ部２０３との間にデジタルフィルタ４０１を挿入した例である。
【００７１】
演算部２０２とデジタルフィルタ４０１は、どちらも論理演算であり、どちらを先に実行しても問題はない。したがって、図４（ａ）のように演算部２０２の後ろにデジタルフィルタ４０１を付加してもよく、図４（ｂ）のように演算部２０２の前にデジタルフィルタ４０１を付加してもよい。
【００７２】
デジタルフィルタを付加することにより、立ち上がりおよび立ち下がりの波形が、より滑らかになる。
【００７３】
（実施の形態３）
図５は、本発明の実施の形態３による半導体集積回路装置の構成を示すブロック図である。
【００７４】
本実施の形態３による半導体集積回路装置は、前記実施の形態２の半導体集積回路装置（図４（ａ））に対して、送信信号と受信信号とを分離するサーキュレータ５０１と、変調波を受信する受信部５０２と、変調波から元のデータを取り出す復調部５０３と、受信状態を判定する受信状態判定部５０４とを付加した例である。
【００７５】
復調部５０３で復調された元のデータに基づいて、受信状態判定部５０４で判定を行い、その判定結果に基づいて、レジスタ２０７内の演算係数を変更する。
【００７６】
バックスキャッタ通信を実施する通信システムにおいて、受信状態判定部５０４で受信状態を判定することによって送信状態（変調度、ＤＣバイアスなど）を調整することが可能となる。
【００７７】
したがって、本実施の形態１〜３の半導体集積回路装置によれば、情報記憶媒体や高度な演算回路が不要となり、大規模な回路を必要とせず、高集積化、小型化を容易に実現できる。
【００７８】
また、通信の確立状態により変調度やＤＣバイアスを調整することで、通信時間をあまり必要としない通信手段では通信成功率が向上し、システムとしての性能が向上する。
【００７９】
また、ＤＡＣ前段での演算部による調整のため、きめ細かい調整が可能となる。
【００８０】
また、ベースバンド信号生成部と演算部を連動させることで、立ち上がり、立ち下がり時に見られるスペクトルの拡がり抑えることが可能となり、外部で実現していた時定数回路が不要となる。
【００８１】
本発明は、パッシブ型ＲＦＩＤを用いたリーダ／ライタ装置の送信機用集積回路に適用することができる。また、ＡＳＫ変調を必要とする小型化が必要な送信機用集積回路に適用することができる。
【００８２】
なぜなら、パッシブ型ＲＦＩＤは、電源を持たないため簡易な通信手順が必須であり、また、チャネルを占有する時間が決まっているため、通信時間が短いからである。さらに、ＵＨＦ帯のＲＦＩＤを用いた通信ではスペクトルマスクの制約が厳しく、バースト通信によるスペクトルの拡がりを抑える必要があるからである。
【００８３】
（実施の形態４）
本実施の形態４では、前記実施の形態３の図５で示した受信部５０２及び復調部５０３の一実施形態としての受信装置について説明する。
【００８４】
図６は本発明の実施の形態４による受信装置の基本構成を示すブロック図、図７は本発明の一実施の形態による受信装置の具体的な構成を示すブロック図である。
【００８５】
まず、図６により、本実施の形態による受信装置の基本構成の一例を説明する。本実施の形態４の受信装置は、例えばＲＦＩＤのリーダライタ装置とされ、半導体集積回路（ＩＣ）などで構成される。この受信装置は、ＡＳＫ信号受信系の受信装置であり、増幅器１０１、復調器１０２、フィルタ１０３、ディジタル信号化回路１０４などから構成される。そして、高周波受信信号が増幅器１０１に入力され、増幅器１０１の出力が復調器１０２に入力され、復調器１０２の出力がフィルタ１０３に入力され、フィルタ１０３の出力がディジタル信号化回路１０４に入力され、ディジタル信号化回路１０４から受信信号が出力される。
【００８６】
図７に、図６の受信装置の具体的な構成を示す。図７の受信装置は、ダイレクトコンバージョン方式を採用している。
【００８７】
図７に示すように、本実施の形態４による受信装置は、増幅器１２０１、発振器１２０２、９０度位相シフト回路１２０３、ミキサ１２０４，１２０５、フィルタ１２０６，１２０７、増幅器１２０８，１２０９、２値化回路１２１０，１２１１などから構成される。そして、高周波受信信号が増幅器１２０１に入力され、発振器１２０２の出力が９０度位相シフト回路１２０３に入力され、増幅器１２０１の出力と９０度位相シフト回路１２０３の出力がミキサ１２０４，１２０５に入力され、ミキサ１２０４，１２０５の出力がフィルタ１２０６，１２０７に入力され、フィルタ１２０６，１２０７の出力が２値化回路１２１０，１２１１に入力され、２値化回路１２１０からＩoutが出力され、２値化回路１２１１からＱoutが出力される。
【００８８】
図８は、図７の２値化回路１２１０，１２１１の詳細構成を示す図である。
【００８９】
図７の２値化回路１２１０と２値化回路１２１１は、それぞれ、図８（ａ）のオフセットプラス加算系回路と、図８（ｂ）のオフセットマイナス加算系回路を備えている。図８（ａ）のオフセットプラス加算系回路は、オフセットプラス加算器１３０１、コンパレータ１３０２などから構成される。図８（ｂ）のオフセットマイナス加算系回路は、オフセットマイナス加算器１３０３、コンパレータ１３０４などから構成される。オフセットプラス加算器１３０１の入力信号の１４０１と１４０２、コンパレータ１３０２の入力信号の１４０３と１４０４、オフセットマイナス加算器１３０３の入力信号の１４０１と１４０２、コンパレータ１３０４の入力信号の１４０６と１４０７は、それぞれ差動信号の関係にある。なお、コンパレータ１３０２の出力信号１４０５とコンパレータ１３０４の出力信号１４０８は、それぞれシングル信号である。
【００９０】
増幅器１２０８と増幅器１２０９のそれぞれの出力信号１４０１，１４０２がオフセットプラス加算器１３０１に入力されてオフセットプラス加算され、信号１４０３，１４０４としてコンパレータ１３０２に入力される。コンパレータ１３０２からは２値化信号１４０５が出力される。また、増幅器１２０８と増幅器１２０９のそれぞれの出力信号１４０１，１４０２がオフセットマイナス加算器１３０３に入力されてオフセットマイナス加算され、信号１４０６，１４０７としてコンパレータ１３０４に入力される。コンパレータ１３０４からは２値化信号１４０８が出力される。
【００９１】
図９は、オフセットプラス加算器１３０１及びオフセットマイナス加算器１３０３の入力がポジティブ信号の場合における各信号の波形を示す図である。図９（ａ）に、オフセットプラス加算器１３０１及びオフセットマイナス加算器１３０３の入力信号波形（信号１４０１，１４０２）を示す。図９（ｂ）に、オフセットプラス加算器１３０１によるオフセット加算後の波形（信号１４０３，１４０４）とコンパレータ１３０２による２値化出力（信号１４０５）を示す。図９（ｃ）に、オフセットマイナス加算器１３０３によるオフセット加算後の波形（信号１４０６，１４０７）とコンパレータ１３０４による２値化出力（信号１４０８）を示す。
【００９２】
図９（ｂ），（ｃ）に示すように、入力がポジティブ信号の場合、コンパレータ１３０２による２値化出力（信号１４０５）はＬｏｗレベルとなるが、コンパレータ１３０４による２値化出力（信号１４０８）はパルスが発生する。そこで、信号１４０５と信号１４０８のうち、最初の立ち上がりエッジを検出し、信号１４０５と信号１４０８から信号出力を選択して固定する。この場合は、信号１４０８が選択され、その後の信号処理が行われる。
【００９３】
図１０は、オフセットプラス加算器１３０１及びオフセットマイナス加算器１３０３の入力がネガティブ信号の場合における各信号の波形を示す図である。図１０（ａ）に、オフセットプラス加算器１３０１及びオフセットマイナス加算器１３０３の入力信号波形（信号１４０１，１４０２）を示す。図１０（ｂ）に、オフセットプラス加算器１３０１によるオフセット加算後の波形（信号１４０３，１４０４）とコンパレータ１３０２による２値化出力（信号１４０５）を示す。図１０（ｃ）に、オフセットマイナス加算器１３０３によるオフセット加算後の波形（信号１４０６，１４０７）とコンパレータ１３０４による２値化出力（信号１４０８）を示す。
【００９４】
図１０（ｂ），（ｃ）に示すように、入力がネガティブ信号の場合、コンパレータ１３０４による２値化出力（信号１４０８）はＬｏｗレベルとなるが、コンパレータ１３０２による２値化出力（信号１４０５）はパルスが発生する。そこで、信号１４０５と信号１４０８のうち、最初の立ち上がりエッジを検出し、信号１４０５と信号１４０８から信号出力を選択して固定する。この場合は、信号１４０５が選択され、その後の信号処理が行われる。
【００９５】
なお、図９及び図１０において、実線と破線は、差動信号の関係である。また、図９（ａ）及び図１０（ａ）において、信号１４０１と信号１４０２が重なっている部分は無変調信号レベルである。
【００９６】
以上のように、受信した信号の無変調信号レベルに対するポジティブ信号、ネガティブ信号それぞれに対応したコンパレータ１３０２，１３０４を設け、無信号状態から先に反応したコンパレータ１３０２，１３０４を検出することで出力信号を選択固定し、信号処理を行う。
【００９７】
これによって、ポジティブ信号、ネガティブ信号それぞれに信号処理回路を用意することなく、１つの回路で信号処理が可能となり、回路規模を削減できる。また、選択されたコンパレータ１３０２，１３０４は１つのレスポンス受信完了と共に選択解除され、次のレスポンスでは適切なコンパレータ１３０２，１３０４が選択される。この動作によって、リーダライタ装置の受信特性が向上する。
【００９８】
図１５は、本発明におけるキャリアセンスに必要な基本構成を示すブロック図である。
【００９９】
図１５に示すように、本発明におけるキャリアセンスに必要な基本構成は、増幅器１００１、発振器１００２、ミキサ１００３、フィルタ１００４、増幅器１００５、検波器１００６、コンパレータ１００７などからなる。増幅器１００１には高周波受信信号が入力され、ミキサ１００３には発振器１００２の出力と増幅器１００１の出力が入力され、フィルタ１００４にはミキサ１００３の出力が入力され、増幅器１００５にはフィルタ１００４の出力が入力され、検波器１００６には増幅器１００５の出力が入力され、コンパレータ１００７には検波器１００６の出力が入力されキャリアセンスが出力されている。
【０１００】
ここで、発振器１００２の出力周波数を、チャネル周波数間隔以下のＬｏｗ−ＩＦが得られる周波数とする。
【０１０１】
図１６は、本発明におけるキャリアセンス回路の実施例を示すブロック図である。
【０１０２】
図１６に示すように、このキャリアセンス回路は、前記図７の受信装置の増幅器１２０８の後に、検波器１００６とコンパレータ１００７を追加したものである。
【０１０３】
図１１は、本実施の形態４による受信装置におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【０１０４】
チャンネル周波数よりも低いローカル周波数で周波数変換すると、図１１に示すように、変調波のみならず無変調波もＩＦ周波数に変換される。このＩＦ周波数はダイレクトコンバージョンの場合とほぼ同様の帯域を有するため、不要な信号を抑圧するために通常の信号処理系にあるフィルタを共有することができ、フィルタを別途設ける必要が無いという優位点がある。
【０１０５】
また、通常のＬｏｗ−ＩＦ方式と異なり、図１１に示すように、周波数変換後の周波数が重なって分離できないイメージ周波数が存在しないため、イメージリジェクション技術も不要という利点がある。
【０１０６】
そこで、本実施の形態４による受信装置においては、通常のレスポンス信号受信時はダイレクトコンバージョンとして動作し、キャリアセンス時には、そのＩＦ周波数がチャンネル周波数以下の低い周波数を用いる「チャネル周波数間隔以下のＩＦ周波数のＬｏｗ−ＩＦ方式」を使用する。
【０１０７】
したがって、通常の信号受信時にダイレクトコンバージョン動作するので、イメージ周波数を抑圧する機構が不要となる。キャリアセンス時には、そのＩＦ周波数がチャンネル周波数間隔以下の低いＩＦ周波数を用いることで、Ｌｏｗ−ＩＦ方式でありながらイメージ周波数抑圧機構を必要とせず、変調波および無変調波の信号処理が可能となる。
【０１０８】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０９】
例えば、前記実施の形態１〜３においては、ＵＨＦ帯電子タグシステムについて説明したが、これに限定されるものではなく、他の周波数帯の送受信機システムについても適用可能である。
【０１１０】
また、前記実施の形態４においては、ＲＦＩＤのリーダライタ装置等の受信装置について説明したが、これに限定されるものではなく、他の受信装置についても適用可能である。
【産業上の利用可能性】
【０１１１】
本発明は、パッシブ型ＲＦＩＤを用いたリーダ／ライタ装置の送受信機用集積回路に適用可能である。また、ＡＳＫ変調を必要とする小型化が必要な送受信機用集積回路にも適用可能である。
【図面の簡単な説明】
【０１１２】
【図１】（ａ），（ｂ），（ｃ）はＩＳＯ／ＩＥＣ，１８０００−６，タイプＣにおけるエンベロープ仕様を示す図である。
【図２】（ａ），（ｂ）は本発明の実施の形態１による半導体集積回路装置の構成を示すブロック図である。
【図３】本発明の実施の形態１による半導体集積回路装置における演算部での波形処理例を示す図である。
【図４】（ａ），（ｂ）は本発明の実施の形態２による半導体集積回路装置の構成を示すブロック図である。
【図５】本発明の実施の形態３による半導体集積回路装置の構成を示すブロック図である。
【図６】本発明の実施の形態４による受信装置の基本構成を示すブロック図である。
【図７】本発明の実施の形態４による受信装置の具体的な構成を示すブロック図である。
【図８】（ａ）、（ｂ）は、図７の２値化回路の詳細構成を示す図である。
【図９】（ａ）、（ｂ）、（ｃ）は、オフセットプラス加算器及びオフセットマイナス加算器の入力がポジティブ信号の場合における各信号の波形を示す図である。
【図１０】（ａ）、（ｂ）、（ｃ）は、オフセットプラス加算器及びオフセットマイナス加算器の入力がネガティブ信号の場合における各信号の波形を示す図である。
【図１１】本発明の実施の形態４による受信装置におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【図１２】ダイレクトコンバージョン方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【図１３】ヘテロダイン方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【図１４】Ｌｏｗ−ＩＦ方式におけるキャリアセンス実行時の周波数変換の様子を示す説明図である。
【図１５】本発明におけるキャリアセンスに必要な基本構成を示すブロック図である。
【図１６】本発明におけるキャリアセンス回路の実施例を示すブロック図である。
【符号の説明】
【０１１３】
２０１ ベースバンド信号生成部
２０２ 演算部
２０３ ＤＡＣ部
２０４ ミキサ部
２０５ アンプ部
２０６ アンテナ
２０７ レジスタ
２０８ 乗算器
２０９ 加算器
４０１ デジタルフィルタ
５０１ サーキュレータ
５０２ 受信部
５０３ 復調部
５０４ 受信状態判定部
１０１，１２０１，１２０８，１２０９，１００１，１００５ 増幅器
１０２ 復調器
１０３，１２０６，１２０７，１００４ フィルタ
１０４ ディジタル信号化回路
１２０２，１００２ 発振器
１２０３ ９０度位相シフト回路
１２０４，１２０５，１００３ ミキサ
１２１０，１２１１ ２値化回路
１３０１ オフセットプラス加算器
１３０２，１３０４，１００７ コンパレータ
１３０３ オフセットマイナス加算器
１４０１〜１４０８ 信号
１００６ 検波器
【特許請求の範囲】
【請求項１】
送信用データを生成するベースバンド信号生成部と、
前記ベースバンド信号生成部で生成された送信用データに対して演算処理を行う演算部と、
前記演算部から出力されたデジタル信号をアナログ信号に変換するデジタル／アナログ変換回路と、
前記デジタル／アナログ変換回路から出力された信号と搬送波とをミキシングするミキサ部とを有し、
前記演算部は、乗算器と、加算器と、前記乗算器及び前記加算器の演算係数が保持されるレジスタとを有することを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記演算部における演算処理は、前記送信用データに対して変調度及びＤＣバイアスを調整するものであることを特徴とする半導体集積回路装置。
【請求項３】
請求項１記載の半導体集積回路装置において、
前記演算部は、デジタル回路によるハードウエアで構成されていることを特徴とする半導体集積回路装置。
【請求項４】
請求項１記載の半導体集積回路装置において、
前記演算部における演算処理は、前記送信用データに対して、立ち上がり時に時間の経過と共にインクリメントし、立ち下がり時に時間の経過と共にデクリメントするものであることを特徴とする半導体集積回路装置。
【請求項５】
請求項１記載の半導体集積回路装置において、
さらに、変調波を受信する受信部と、
前記受信部で受信された変調波から元のデータを取り出す復調部と、
前記復調部の出力に基づいて、受信状態を判定する受信状態判定部とを有し、
前記受信状態判定部による判定結果に基づいて前記レジスタ内の演算係数が変更されることを特徴とする半導体集積回路装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体集積回路装置において、
前記半導体集積回路装置は、ＵＨＦ帯電子タグシステムの送信機に利用されることを特徴とする半導体集積回路装置。
【請求項７】
ダイレクトコンバージョン方式の受信装置であって、
高周波受信信号が入力される第１の増幅器と、
前記第１の増幅器の出力が入力される復調器と、
前記復調器の出力が入力されるフィルタと、
前記フィルタの出力が入力される第２の増幅器と、
前記第２の増幅器の出力が入力される２値化回路とを有し、
前記２値化回路は、オフセットプラス加算系回路と、オフセットマイナス加算系回路とを有することを特徴とする受信装置。
【請求項８】
請求項７記載の受信装置において、
前記オフセットプラス加算系回路は、前記第２の増幅器の出力の差動信号をオフセットプラス加算する第１の加算器と、前記第１の加算器の出力の差動信号が入力される第１のコンパレータとを有し、
前記オフセットマイナス加算系回路は、前記第２の増幅器の出力の差動信号をオフセットマイナス加算する第２の加算器と、前記第２の加算器の出力の差動信号が入力される第２のコンパレータとを有することを特徴とする受信装置。
【請求項９】
請求項８記載の受信装置において、
前記第２の増幅器の出力が、無変調信号レベルに対するポジティブ信号の場合は、前記第２のコンパレータが選択され、
前記第２の増幅器の出力が、無変調信号レベルに対するネガティブ信号の場合は、前記第１のコンパレータが選択されることを特徴とする受信装置。
【請求項１０】
請求項８記載の受信装置において、
前記第１のコンパレータと前記第２のコンパレータのうち、その出力が先に立ち上がった方が選択され、その後の信号処理が行われることを特徴とする受信装置。
【請求項１１】
請求項８記載の受信装置において、
前記受信装置は、ＲＦＩＤ用のリーダライタ装置に用いられることを特徴とする受信装置。
【請求項１２】
ダイレクトコンバージョン方式の受信装置であって、
高周波受信信号が入力される第１の増幅器と、
前記第１の増幅器の出力が入力される復調器と、
前記復調器の出力が入力されるフィルタと、
前記フィルタの出力が入力される第２の増幅器と、
前記第２の増幅器の出力が入力される検波回路と、
前記検波回路の出力が入力されるコンパレータ回路とを有し、
キャリアセンス時には、ＩＦ周波数がチャンネル周波数間隔以下であるＬｏｗ−ＩＦ方式が用いられることを特徴とする受信装置。
【請求項１３】
請求項１２記載の受信装置において、
前記受信装置は、ＲＦＩＤ用のリーダライタ装置に用いられることを特徴とする受信装置。
【請求項１】
送信用データを生成するベースバンド信号生成部と、
前記ベースバンド信号生成部で生成された送信用データに対して演算処理を行う演算部と、
前記演算部から出力されたデジタル信号をアナログ信号に変換するデジタル／アナログ変換回路と、
前記デジタル／アナログ変換回路から出力された信号と搬送波とをミキシングするミキサ部とを有し、
前記演算部は、乗算器と、加算器と、前記乗算器及び前記加算器の演算係数が保持されるレジスタとを有することを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記演算部における演算処理は、前記送信用データに対して変調度及びＤＣバイアスを調整するものであることを特徴とする半導体集積回路装置。
【請求項３】
請求項１記載の半導体集積回路装置において、
前記演算部は、デジタル回路によるハードウエアで構成されていることを特徴とする半導体集積回路装置。
【請求項４】
請求項１記載の半導体集積回路装置において、
前記演算部における演算処理は、前記送信用データに対して、立ち上がり時に時間の経過と共にインクリメントし、立ち下がり時に時間の経過と共にデクリメントするものであることを特徴とする半導体集積回路装置。
【請求項５】
請求項１記載の半導体集積回路装置において、
さらに、変調波を受信する受信部と、
前記受信部で受信された変調波から元のデータを取り出す復調部と、
前記復調部の出力に基づいて、受信状態を判定する受信状態判定部とを有し、
前記受信状態判定部による判定結果に基づいて前記レジスタ内の演算係数が変更されることを特徴とする半導体集積回路装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体集積回路装置において、
前記半導体集積回路装置は、ＵＨＦ帯電子タグシステムの送信機に利用されることを特徴とする半導体集積回路装置。
【請求項７】
ダイレクトコンバージョン方式の受信装置であって、
高周波受信信号が入力される第１の増幅器と、
前記第１の増幅器の出力が入力される復調器と、
前記復調器の出力が入力されるフィルタと、
前記フィルタの出力が入力される第２の増幅器と、
前記第２の増幅器の出力が入力される２値化回路とを有し、
前記２値化回路は、オフセットプラス加算系回路と、オフセットマイナス加算系回路とを有することを特徴とする受信装置。
【請求項８】
請求項７記載の受信装置において、
前記オフセットプラス加算系回路は、前記第２の増幅器の出力の差動信号をオフセットプラス加算する第１の加算器と、前記第１の加算器の出力の差動信号が入力される第１のコンパレータとを有し、
前記オフセットマイナス加算系回路は、前記第２の増幅器の出力の差動信号をオフセットマイナス加算する第２の加算器と、前記第２の加算器の出力の差動信号が入力される第２のコンパレータとを有することを特徴とする受信装置。
【請求項９】
請求項８記載の受信装置において、
前記第２の増幅器の出力が、無変調信号レベルに対するポジティブ信号の場合は、前記第２のコンパレータが選択され、
前記第２の増幅器の出力が、無変調信号レベルに対するネガティブ信号の場合は、前記第１のコンパレータが選択されることを特徴とする受信装置。
【請求項１０】
請求項８記載の受信装置において、
前記第１のコンパレータと前記第２のコンパレータのうち、その出力が先に立ち上がった方が選択され、その後の信号処理が行われることを特徴とする受信装置。
【請求項１１】
請求項８記載の受信装置において、
前記受信装置は、ＲＦＩＤ用のリーダライタ装置に用いられることを特徴とする受信装置。
【請求項１２】
ダイレクトコンバージョン方式の受信装置であって、
高周波受信信号が入力される第１の増幅器と、
前記第１の増幅器の出力が入力される復調器と、
前記復調器の出力が入力されるフィルタと、
前記フィルタの出力が入力される第２の増幅器と、
前記第２の増幅器の出力が入力される検波回路と、
前記検波回路の出力が入力されるコンパレータ回路とを有し、
キャリアセンス時には、ＩＦ周波数がチャンネル周波数間隔以下であるＬｏｗ−ＩＦ方式が用いられることを特徴とする受信装置。
【請求項１３】
請求項１２記載の受信装置において、
前記受信装置は、ＲＦＩＤ用のリーダライタ装置に用いられることを特徴とする受信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００８−６１２１８（Ｐ２００８−６１２１８Ａ）
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願番号】特願２００７−８９３１３（Ｐ２００７−８９３１３）
【出願日】平成１９年３月２９日（２００７．３．２９）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１７年度経済産業省「平成１７年度エネルギー使用合理化電子タグシステム開発調査事業（ＵＨＦ帯電子タグの製造技術及び実装技術の開発）」委託研究、産業活力再生特別措置法第３０条の適用を受ける特許出願
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願日】平成１９年３月２９日（２００７．３．２９）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１７年度経済産業省「平成１７年度エネルギー使用合理化電子タグシステム開発調査事業（ＵＨＦ帯電子タグの製造技術及び実装技術の開発）」委託研究、産業活力再生特別措置法第３０条の適用を受ける特許出願
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]