容量性負荷駆動回路
【課題】パルス電圧の立ち上がり立ち下がりの急峻性を損なうことなく、容量性負荷への電圧印加位置の移動にともなう容量性負荷の充放電にともなうエネルギー損失を抑えた容量性負荷駆動回路を構成する。
【解決手段】容量性負荷駆動回路101は、正電圧Vcを発生する直流電源10、4つの出力端子V1〜V4、8つの電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L 、及びスイッチ制御部12が備えられている。また、4つの出力端子V1〜V4のうち、二つの出力端子間毎に、インダクタL1〜L4及び電荷転送用スイッチ素子S1T〜S4Tを含む電荷転送用直列回路がそれぞれ設けられている。そしてスイッチ制御部12によって電圧選択用スイッチ素子のスイッチングが行われ、複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた電荷転送用スイッチ素子が、当該出力電圧が切り替わる遷移時にオンされる。
【解決手段】容量性負荷駆動回路101は、正電圧Vcを発生する直流電源10、4つの出力端子V1〜V4、8つの電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L 、及びスイッチ制御部12が備えられている。また、4つの出力端子V1〜V4のうち、二つの出力端子間毎に、インダクタL1〜L4及び電荷転送用スイッチ素子S1T〜S4Tを含む電荷転送用直列回路がそれぞれ設けられている。そしてスイッチ制御部12によって電圧選択用スイッチ素子のスイッチングが行われ、複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた電荷転送用スイッチ素子が、当該出力電圧が切り替わる遷移時にオンされる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば気体搬送装置の線状電極やワイヤードットプリンタのピエゾ素子など複数の容量性負荷を順次充放電させる容量性負荷駆動回路に関するものである。
【背景技術】
【0002】
例えば気体搬送装置の線状電極やワイヤードットプリンタのピエゾ素子などは、複数の容量性負荷を備え、これらの容量性負荷が容量性負荷駆動回路によって順次充放電される。
【0003】
特許文献1の気体搬送装置は、基板の表面に互いに平行な線状電極が形成され、これらの線状電極の並び順に一定数nを周期としてその一定数ごとに並列接続されるとともに、互いに一定の位相差で且つ同一パターンの電圧が周期的に変化するn相の駆動電圧が印加されるように構成されている。
【0004】
図1は特許文献1の気体搬送装置に設けられる配列電極基板部50の平面図である。誘電体基板51の上面には複数の線状電極52が平行且つ一定間隔に配列形成されている。周期パルス電源の出力端子V1〜V4から4相の駆動電圧が入力される。線状電極52はその並び順に4本ごとに接続部53で並列接続されるとともに周期パルス電源の出力端子V1〜V4にそれぞれ接続されている。相数n=4、周期Tとすると(T/4)×(i−1)<t<(T/4)×i(i=1、2、3または4)の時間は線状電極(容量性負荷の電極)に正電圧が印加され、周期Tのその他の時間ではグランド電位が印加される。この電位差によって線状電極間に誘電体バリア放電が生じ、気体分子が電離し、発生した荷電粒子が電界により加速され、荷電粒子及び近傍の気体分子が電界の移動方向へ移動する。
【0005】
特許文献2には、ワイヤードットプリンタに用いるピエゾ素子の充電や放電に伴う過大電流によるジュール熱の発生を抑制できる容量性負荷駆動回路が開示されている。すなわち、充電側コイルと放電側コイルとを備えたトランスを設けて、充電された容量性負荷に発生した電圧が次に充電すべき容量性負荷の充電に用いられるように構成されている。
【0006】
特許文献3には、複数の容量性負荷にインダクタンス成分を含む回路素子を介して電荷の充放電を行わせる容量性負荷駆動回路において、インダクタンス成分を含む回路素子がそれぞれの容量性負荷の充放電回路の共通の経路上に設けられている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】国際公開第2008/099569号パンフレット
【特許文献2】特開平2−67006号公報
【特許文献3】特開2005−41076号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
特許文献2の容量性負荷駆動回路では、トランジスタ及びダイオードを介して容量性負荷(ピエゾ素子)が充電されるが、この時、ピエゾ素子に供給される電流は、トランスのインダクタンス成分により緩やかな傾きをもって0から直線的に増加する。したがってパルス電圧の立ち上がり時間が長くなる。そのため、気体搬送装置用の駆動回路としては用いられない。
【0009】
また、特許文献3の容量性負荷駆動回路では、容量性負荷とエネルギー蓄積用コンデンサとの間に接続されているインダクタが急激な電流変化を妨げるため、パルス電圧の立ち上がりが遅くなる。そのため、やはり気体搬送装置用の駆動回路としては用いられない。
【0010】
本発明の目的は、パルス電圧の立ち上がり立ち下がりの急峻性を損なうことなく、容量性負荷への電圧印加位置の移動にともなう容量性負荷の充放電にともなうエネルギー損失を抑えた容量性負荷駆動回路を提供することにある。
【課題を解決するための手段】
【0011】
容量性負荷回路の入力端子が接続される少なくとも三つの出力端子と、
前記出力端子毎に備えられ、電位の異なる複数の電圧源の一つに選択的に接続して、当該電圧源の電圧を前記出力端子へ出力して前記容量性負荷を充放電する電圧選択用スイッチ素子を備えた容量性負荷駆動回路において、
前記少なくとも三つの出力端子のうち、二つの出力端子間毎に設けられた、インダクタ及び電荷転送用スイッチ素子を含む電荷転送用直列回路と、
前記電圧選択用スイッチ素子のスイッチングを行い、前記複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた前記電荷転送用スイッチ素子を、当該出力端子の電圧が切り替わる遷移時にオンするスイッチ制御手段と、を備える。
【0012】
例えば、前記容量性負荷回路の静電容量は、入力端子Pi(n:3以上の整数。i=1,2,・・n)の巡回置換に対してほぼ不変である。
【0013】
例えば、前記電荷転送用直列回路には、容量性負荷からの放電電流が順方向に流れる向きのダイオードが前記インダクタ及び前記電荷転送用スイッチ素子に対して直列接続される。
【0014】
例えば、前記スイッチ制御手段は、前記各出力端子に備えられた前記電圧選択用スイッチの全てを開放状態にした状態で、前記電荷転送用スイッチ素子をオンし、当該電荷転送用スイッチ素子をオフした後に、前記各出力端子に備えられた前記電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子をオンする。
【発明の効果】
【0015】
本発明によれば、或る容量性負荷に蓄えられた電荷が、他の容量性負荷へ共振電流によって移動することになり、電荷の殆どが無駄なく転送される。また、電荷の移動時に抵抗損失でジュール熱として消費されることがなく、電圧源で必要な電力が低減され、温度上昇も抑えられる。
【0016】
また、前記電荷転送用直列回路に、容量性負荷からの放電電流が順方向に流れる向きにダイオードが接続されたことにより、容量性負荷とインダクタとの共振により流れる電流の半サイクルのみ自動的に電流が流れる。そのため、電荷転送用スイッチ素子のオン時間を厳密に制御する必要がなく、スイッチング制御も簡単となる。
【0017】
また、各出力端子に備えられた電圧選択用スイッチの全てを開放状態にした状態で、電荷転送用スイッチ素子がオンされ、当該電荷転送用スイッチ素子がオフした後に、各出力端子に備えられた電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子がオンされることにより、各出力端子へ電圧を出力する電圧源に影響を与えることなく、容量性負荷同士の電荷の転送が行える。
【図面の簡単な説明】
【0018】
【図1】特許文献1の気体搬送装置に設けられる配列電極基板部50の平面図である。
【図2】第1の実施形態に係る容量性負荷駆動回路の比較例としての容量性負荷駆動回路100の回路図である。
【図3】図2の各部の波形図である。
【図4】第1の実施形態に係る容量性負荷駆動回路101の回路図である。
【図5】図4中の各スイッチ素子をスイッチ記号に置換した図である。
【図6】時間経過にともなう電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、電荷転送用スイッチ素子S1T〜S4Tのオン/オフ状態の変化、及び出力端子V1〜V4の電圧変化を示す図である。
【図7】容量性負荷の等価回路図である。
【図8】図6中に一点鎖線で囲った時間領域1の時間軸を拡大して示した図である。
【図9】時刻t2〜時刻t3における、図5に示した回路の等価回路図である。
【図10】図9の等価回路に、図7に示した容量性負荷を接続したときの等価回路図である。
【図11】第2の実施形態に係る容量性負荷駆動回路のスイッチ制御部の制御による、電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、電荷転送用スイッチ素子S1T〜S4Tのオン/オフ状態の変化、及び出力端子V1〜V4の電圧変化を示す図である。
【発明を実施するための形態】
【0019】
《第1の実施形態》
第1の実施形態に係る容量性負荷駆動回路の説明の前に、比較例としての容量性負荷駆動回路100の構成を図2に示す。また、その回路各部の波形を図3に示す。
この容量性負荷駆動回路100は、正電圧Vcを発生する直流電源10、4つの出力端子V1〜V4、8つのスイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L、 及びスイッチ制御部11を備えている。
【0020】
図3は、時間経過にともなうスイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、出力端子V1〜V4の電圧変化を示している。
【0021】
このように、出力端子V1〜V4の各出力端子に、ハイサイドのスイッチ素子S1H,S2H,S3H,S4H 及びローサイドのスイッチ素子S1L,S2L,S3L,S4L を備えたハーフブリッジ構成の回路を設けることによって、ハイレベルの電圧Vcとローレベルの電圧0とを選択的に出力することができる。この例では、相数n=4、周期Tとすると(T/4)×(i−1)<t<(T/4)×i(i=1、2、3または4)の時間にハイレベル(Vc)が出力され、周期Tのその他の時間ではローレベル(グランド電位)が印加される。
【0022】
しかし、図2に示した容量性負荷駆動回路100では、次に説明するように、出力端子の電圧を切り替える毎に損失が生じる。図3において時間領域1で示すタイミングを例にすると、このタイミングで出力端子V1がハイレベルからローレベルへ変化し、出力端子V2がローレベルからハイレベルへ変化する。その際、出力端子V1に接続されている容量性負荷に充電されていた電荷がローサイドのスイッチ素子S1L を介して放電される。一方、出力端子V2に接続されている容量性負荷に対する充電電流が出力端子V2のハイサイドのスイッチ素子S2Hを介して流れる。すなわち、充電経路と放電経路は別であり、容量性負荷から放電が行われる毎に電荷エネルギーが殆どスイッチ素子でジュール熱として消費されてしまう。
【0023】
図4は第1の実施形態に係る容量性負荷駆動回路101の回路図である。また、図5は図4中の各スイッチ素子をスイッチ記号に置換した図である。図2との対比を容易にするため、先ず図5を参照して、第1の実施形態に係る容量性負荷駆動回路101の構成及び動作を説明する。
【0024】
この容量性負荷駆動回路101は、正電圧Vcを発生する直流電源10、4つの出力端子V1〜V4、8つの電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L 及びスイッチ制御部12を備えている。図2に示した回路と異なり、4つの出力端子V1〜V4のうち、二つの出力端子間毎に、ダイオードD1〜D4、インダクタL1〜L4及び電荷転送用スイッチ素子S1T〜S4Tを含む電荷転送用直列回路をそれぞれ設けられている。スイッチ制御部12は、本発明に係る「スイッチ制御手段」に相当する。
【0025】
図6は、時間経過にともなう電圧選択用スイッチ素子スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、電荷転送用スイッチ素子S1T〜S4Tのオン/オフ状態の変化、及び出力端子V1〜V4の電圧変化を示している。
【0026】
このように、電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のスイッチングにより、出力端子V1,V2、V3,V4の電圧が順にオンに切り替わる。或る出力端子の電圧がオンのとき、残りの出力端子の電圧はオフである。先の出力端子から次の出力端子へオンが切り替わるときに双方がオフする時間領域(遷移時間)が設けられており、遷移時間で二つの出力端子間に設けられた電荷転送用スイッチ素子S1T〜S4T がオンする。
【0027】
図6において、例えば時間領域1に着目すると、出力端子V1がハイレベルからローレベルへ変化し、出力端子V2がローレベルからハイレベルへ変化するが、この遷移時に電荷転送用スイッチ素子S1Tがオンする。
【0028】
また、出力電圧が切り替わる際、出力端子V1〜V4は一旦開放状態となり、その時間に電荷転送用スイッチ素子S1T〜S4Tがオンする。
図6において、例えば時間領域1に着目すると、電圧選択用スイッチ素子S1Hがオフしてから電荷転送用スイッチ素子S1Tがオンし、電荷転送用スイッチ素子S1Tがオフしてから、電圧選択用スイッチ素子S1Lがオンする。
【0029】
電荷転送用スイッチ素子S1Tがオンしたとき、出力端子V1に接続されている容量性負荷に充電されていた電荷がダイオードD1→インダクタL1→電荷転送用スイッチ素子S1T →出力端子V2に接続されている容量性負荷 の経路で電流が流れる。このとき、出力端子V1に接続されている容量性負荷のキャパシタンスとインダクタL1のインダクタンスとで共振が生じる。すなわち、上記経路で流れる電流は共振電流である。但し、ダイオードD1が経路に挿入されているので、電流が逆方向へ流れてキャパシタンスとインダクタンス間でエネルギーが交互に変換されることはなく、出力端子V1に接続されている容量性負荷からの放電が完了した時点で上記共振電流の通電は終了する。
【0030】
このように、或る容量性負荷(第1の容量性負荷)に蓄えられた電荷が、インダクタ(誘導性リアクタ)を用いて他の容量性負荷(第2の容量性負荷)へ転送されるため、共振電流によって第1の容量性負荷の電荷の殆どが第2の容量性負荷へ移動する。また、電荷の移動時に抵抗損失でジュール熱として消費されることがなく、電圧源で必要な電力が低減され、温度上昇も抑えられる。
【0031】
次に、電荷の転送原理についてより理論的に説明する。
まず、図7に容量性負荷の等価回路の例を示す。図7において4つのキャパシタは互いに等しい容量Coを有する。ここで、図7に示した容量性負荷回路の入力端子Pi間の静電容量は、入力端子Pi(i=1,2,3,4)の巡回置換に対してほぼ不変である。ここで、「巡回置換に対して不変である」とは、入力端子Pi(i=1,2,3,4)の添え字の順列{1,2,3,4}を{2,3,4,1}に置換しても回路として区別できないことを指している。
【0032】
図7に示した容量性負荷の入力端子Pi(i=1,2,3,4)は、図5に示した出力端子Vi(i=1,2,3,4)にそれぞれ接続される。
図8は、図6中に一点鎖線で囲った時間領域1の時間軸を拡大して示した図である。図8において、時刻t1以前では、図8に示される各スイッチ(電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L 及び電荷転送用スイッチ素子S1T〜S4T)の設定から、出力端子V1の電圧はVcであり、出力端子V2、V3、及びV4の各電圧はいずれも0である。
【0033】
時刻t1〜時刻t2においては、図8に示される各スイッチ素子の設定から、V1〜V4の各電圧はいずれも保持される。
時刻t2〜時刻t3においては、図8に示される各スイッチ素子の設定から、図5に示した回路は、図9に示す回路と等価になる。この図9の等価回路に、図7に示した容量性負荷を接続したときの等価回路は図10のようになる。
【0034】
図8において、時刻t2〜時刻t3においては、出力端子V1の電圧>出力端子V2の電圧の関係であるので、図10中のダイオードD1を省いて解析しても差し支えない。図10中に示したように、各キャパシタの両極の電荷をq1,q2,q4とおき、また、電流i1,i2を図に示したように定める。このとき、3個のキャパシタを巡る閉路に対する電位の関係から、
【0035】
【数1】
【0036】
が得られる。また、インダクタの両端の電位の関係から、
【数2】
【0037】
が得られる。また、各キャパシタにおける電荷と電流の関係から、
【0038】
【数3】
【0039】
が得られる。また、V1〜V4の各電圧は、
【0040】
【数4】
【0041】
のように表される。また、t=t2における電荷について、
【0042】
【数5】
【0043】
が成り立つ。また、t=t2において、インダクタを流れる電流はゼロなので、
【0044】
【数6】
【0045】
が成り立つ。式(1)〜(6)をV1〜V4の各電圧について解くと、
【0046】
【数7】
【0047】
が得られる。ここで、
【0048】
【数8】
【0049】
である。また、インダクタを流れる電流 は、
【0050】
【数9】
【0051】
である。図10中のダイオードD1に順方向電流が流れる時間は、式(9)より、
【0052】
【数10】
【0053】
である。この時間の後は、電流が停止する。
【0054】
従って、式(7)は式(10)の時間において有効であり、V1〜V4の各電圧は、図8に描いたように変化することが分かる。この曲線は正弦波の一部である。ここで、また、図8中のTrf1は、式(8)のω0を用いて、
【0055】
【数11】
【0056】
と表せる。
【0057】
以上の説明においては、図6中の時間領域1に着目して議論したが、他の時間領域においても、同様に電荷の移動が生じ、図6に示したような、出力端子V1〜V4の各電圧の時間変化が実現できる。
【0058】
本発明によれば、前述した作用効果以外に、前記電荷転送用直列回路に、容量性負荷からの放電電流が順方向に流れる向きにダイオードが接続されたことにより、容量性負荷とインダクタとの共振により流れる電流の半サイクルのみ自動的に電流が流れる。そのため、電荷転送用スイッチ素子のオン時間を厳密に制御する必要がなく、スイッチング制御も簡単となる。
【0059】
また、各出力端子に備えられた電圧選択用スイッチの全てを開放状態にした状態で、電荷転送用スイッチ素子がオンされ、当該電荷転送用スイッチ素子がオフした後に、各出力端子に備えられた電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子がオンされることにより、各出力端子へ電圧を出力する電圧源に影響を与えることなく、容量性負荷同士の電荷の転送が行える。
【0060】
なお、当然ながら、実際には各素子や導線が持つ抵抗分によるジュール損、基板材料の誘電正接による誘電損、電流の時間変化によって電磁波が生じることによる放射損などがあるが、これらは十分に小さい。
【0061】
図4は、図5に示した回路の各スイッチ素子をエンハンスメント型nチャネルMOSFETで構成した場合の回路図である。図4中のMOSFETQ1H,Q1L,Q2H,Q2L,Q3H,Q3L,Q4H,Q4L は、図5中の電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L にそれぞれ対応し、図4中のMOSFET Q1T,Q2T,Q3T,Q4T は電荷転送用スイッチ素子S1T,S2T,S3T,S4Tにそれぞれ対応する。
【0062】
図4に示したスイッチ制御部12は、各MOSFETのゲート−ソース間へ制御信号を出力し、そのことによって各MOSFETをオンする。各MOSFETはエンハンスメント型nチャネルMOSFETであるので、ゲート電圧VG1H、VG1L、VG1T、VG2H、VG2L、VG2T、VG3H、VG3L、VG3T、VG4H、VG4L、VG4T がローレベル(0V)のときオフ状態を保ち、ゲート電圧がハイレベルのときオンする。
【0063】
ダイオードD1〜D4は、例えば、電圧Vcより大きな耐電圧を有するファースト・リカバリ・ダイオードである。ファースト・リカバリ・ダイオードを用いることによって、共振電流の半サイクル分の電流のみが確実に通電されて、容量性負荷からインダクタL1〜L4へのエネルギーの移動が高効率で行われる。
【0064】
《第2の実施形態》
第1の実施形態では、電圧選択用スイッチ素子のスイッチング(選択的接続)を行い、複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた電荷転送用スイッチ素子のみを、当該出力電圧が切り替わる遷移時にオンするようにしたが、電荷転送用スイッチ素子のオン制御はこれに限らない。例えば、図9・図10に示した例では、出力端子V3,V4の出力電圧は0であり、且つ出力端子V3とV4のいずれにも容量性負荷が接続されていない状態と等価である。このタイミングで、出力端子V3−V4間に設けられた電荷転送用スイッチ素子S3Tがオンするように制御しても構わない。すなわち、このタイミングで電荷転送用スイッチ素子S1T とS3T の両方がオンされる。
【0065】
図11は、上記の制御を行った場合の、時間経過にともなう電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、電荷転送用スイッチ素子S1T〜S4Tのオン/オフ状態の変化、及び出力端子V1〜V4の電圧変化を示している。回路自体は図4・図5に示したものと同様である。
【0066】
このように電荷の転送に関与しないタイミングでは電荷転送用スイッチ素子の状態を任意に定めてもよい。
【0067】
《他の実施形態》
以上に示した各実施形態では、相数nが4の場合を例示したが、本発明は一般に相数が2以上であれば適用可能である。特許文献1に示されているような気体搬送装置に適用する場合に限定しても相数nが3以上であればよい。
【0068】
容量性負荷回路の入力端子間の静電容量は、入力端子Pi(n:3以上の整数。i=1,2,・・n)の巡回置換に対してほぼ不変であるとして説明したが、容量性負荷駆動回路の動作において複数の静電容量C0がまったく同じであることを必ずしも要しない。静電容量C0が互いに多少異なっていても問題なく動作する。しかし、負荷容量が一定でない場合、一定の場合に比べて正電圧Vcを高くしなくてはならないので、周期パルス電源の設計容易性の観点から静電容量C0の変動は10%以下であることが好ましい。
【0069】
容量性負荷回路として、入力端子P1−P2間、P2−P3間、P3−P4間、及びP4−P1間にそれぞれ等価静電容量C0がリング状に接続された構成を示したが、これに限定されない。例えば、P1−P3間とP2−P4間にさらに静電容量C1が接続された構成でも入力端子Piの巡回置換に対してほぼ不変である。
【符号の説明】
【0070】
D1〜D4…ダイオード
L1〜L4…インダクタ
P1〜P4…入力端子
Q1H,Q1L,Q2H,Q2L,Q3H,Q3L,Q4H,Q4L…電圧選択用MOSFET
Q1T,Q2T,Q3T,Q4T …電荷転送用MOSFET
Vc…正電圧
VG1H、VG1L、VG1T、VG2H、VG2L、VG2T、VG3H、VG3L、VG3T、VG4H、VG4L、VG4T …ゲート電圧
Co …容量性負荷の等価容量
S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L…電圧選択用スイッチ素子
S1T,S2T,S3T,S4T…電荷転送用スイッチ素子
V1〜V4…出力端子
10…直流電源
11,12…スイッチ制御部
50…配列電極基板部
51…誘電体基板
52…線状電極
53…接続部
100,101…容量性負荷駆動回路
【技術分野】
【0001】
本発明は、例えば気体搬送装置の線状電極やワイヤードットプリンタのピエゾ素子など複数の容量性負荷を順次充放電させる容量性負荷駆動回路に関するものである。
【背景技術】
【0002】
例えば気体搬送装置の線状電極やワイヤードットプリンタのピエゾ素子などは、複数の容量性負荷を備え、これらの容量性負荷が容量性負荷駆動回路によって順次充放電される。
【0003】
特許文献1の気体搬送装置は、基板の表面に互いに平行な線状電極が形成され、これらの線状電極の並び順に一定数nを周期としてその一定数ごとに並列接続されるとともに、互いに一定の位相差で且つ同一パターンの電圧が周期的に変化するn相の駆動電圧が印加されるように構成されている。
【0004】
図1は特許文献1の気体搬送装置に設けられる配列電極基板部50の平面図である。誘電体基板51の上面には複数の線状電極52が平行且つ一定間隔に配列形成されている。周期パルス電源の出力端子V1〜V4から4相の駆動電圧が入力される。線状電極52はその並び順に4本ごとに接続部53で並列接続されるとともに周期パルス電源の出力端子V1〜V4にそれぞれ接続されている。相数n=4、周期Tとすると(T/4)×(i−1)<t<(T/4)×i(i=1、2、3または4)の時間は線状電極(容量性負荷の電極)に正電圧が印加され、周期Tのその他の時間ではグランド電位が印加される。この電位差によって線状電極間に誘電体バリア放電が生じ、気体分子が電離し、発生した荷電粒子が電界により加速され、荷電粒子及び近傍の気体分子が電界の移動方向へ移動する。
【0005】
特許文献2には、ワイヤードットプリンタに用いるピエゾ素子の充電や放電に伴う過大電流によるジュール熱の発生を抑制できる容量性負荷駆動回路が開示されている。すなわち、充電側コイルと放電側コイルとを備えたトランスを設けて、充電された容量性負荷に発生した電圧が次に充電すべき容量性負荷の充電に用いられるように構成されている。
【0006】
特許文献3には、複数の容量性負荷にインダクタンス成分を含む回路素子を介して電荷の充放電を行わせる容量性負荷駆動回路において、インダクタンス成分を含む回路素子がそれぞれの容量性負荷の充放電回路の共通の経路上に設けられている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】国際公開第2008/099569号パンフレット
【特許文献2】特開平2−67006号公報
【特許文献3】特開2005−41076号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
特許文献2の容量性負荷駆動回路では、トランジスタ及びダイオードを介して容量性負荷(ピエゾ素子)が充電されるが、この時、ピエゾ素子に供給される電流は、トランスのインダクタンス成分により緩やかな傾きをもって0から直線的に増加する。したがってパルス電圧の立ち上がり時間が長くなる。そのため、気体搬送装置用の駆動回路としては用いられない。
【0009】
また、特許文献3の容量性負荷駆動回路では、容量性負荷とエネルギー蓄積用コンデンサとの間に接続されているインダクタが急激な電流変化を妨げるため、パルス電圧の立ち上がりが遅くなる。そのため、やはり気体搬送装置用の駆動回路としては用いられない。
【0010】
本発明の目的は、パルス電圧の立ち上がり立ち下がりの急峻性を損なうことなく、容量性負荷への電圧印加位置の移動にともなう容量性負荷の充放電にともなうエネルギー損失を抑えた容量性負荷駆動回路を提供することにある。
【課題を解決するための手段】
【0011】
容量性負荷回路の入力端子が接続される少なくとも三つの出力端子と、
前記出力端子毎に備えられ、電位の異なる複数の電圧源の一つに選択的に接続して、当該電圧源の電圧を前記出力端子へ出力して前記容量性負荷を充放電する電圧選択用スイッチ素子を備えた容量性負荷駆動回路において、
前記少なくとも三つの出力端子のうち、二つの出力端子間毎に設けられた、インダクタ及び電荷転送用スイッチ素子を含む電荷転送用直列回路と、
前記電圧選択用スイッチ素子のスイッチングを行い、前記複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた前記電荷転送用スイッチ素子を、当該出力端子の電圧が切り替わる遷移時にオンするスイッチ制御手段と、を備える。
【0012】
例えば、前記容量性負荷回路の静電容量は、入力端子Pi(n:3以上の整数。i=1,2,・・n)の巡回置換に対してほぼ不変である。
【0013】
例えば、前記電荷転送用直列回路には、容量性負荷からの放電電流が順方向に流れる向きのダイオードが前記インダクタ及び前記電荷転送用スイッチ素子に対して直列接続される。
【0014】
例えば、前記スイッチ制御手段は、前記各出力端子に備えられた前記電圧選択用スイッチの全てを開放状態にした状態で、前記電荷転送用スイッチ素子をオンし、当該電荷転送用スイッチ素子をオフした後に、前記各出力端子に備えられた前記電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子をオンする。
【発明の効果】
【0015】
本発明によれば、或る容量性負荷に蓄えられた電荷が、他の容量性負荷へ共振電流によって移動することになり、電荷の殆どが無駄なく転送される。また、電荷の移動時に抵抗損失でジュール熱として消費されることがなく、電圧源で必要な電力が低減され、温度上昇も抑えられる。
【0016】
また、前記電荷転送用直列回路に、容量性負荷からの放電電流が順方向に流れる向きにダイオードが接続されたことにより、容量性負荷とインダクタとの共振により流れる電流の半サイクルのみ自動的に電流が流れる。そのため、電荷転送用スイッチ素子のオン時間を厳密に制御する必要がなく、スイッチング制御も簡単となる。
【0017】
また、各出力端子に備えられた電圧選択用スイッチの全てを開放状態にした状態で、電荷転送用スイッチ素子がオンされ、当該電荷転送用スイッチ素子がオフした後に、各出力端子に備えられた電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子がオンされることにより、各出力端子へ電圧を出力する電圧源に影響を与えることなく、容量性負荷同士の電荷の転送が行える。
【図面の簡単な説明】
【0018】
【図1】特許文献1の気体搬送装置に設けられる配列電極基板部50の平面図である。
【図2】第1の実施形態に係る容量性負荷駆動回路の比較例としての容量性負荷駆動回路100の回路図である。
【図3】図2の各部の波形図である。
【図4】第1の実施形態に係る容量性負荷駆動回路101の回路図である。
【図5】図4中の各スイッチ素子をスイッチ記号に置換した図である。
【図6】時間経過にともなう電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、電荷転送用スイッチ素子S1T〜S4Tのオン/オフ状態の変化、及び出力端子V1〜V4の電圧変化を示す図である。
【図7】容量性負荷の等価回路図である。
【図8】図6中に一点鎖線で囲った時間領域1の時間軸を拡大して示した図である。
【図9】時刻t2〜時刻t3における、図5に示した回路の等価回路図である。
【図10】図9の等価回路に、図7に示した容量性負荷を接続したときの等価回路図である。
【図11】第2の実施形態に係る容量性負荷駆動回路のスイッチ制御部の制御による、電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、電荷転送用スイッチ素子S1T〜S4Tのオン/オフ状態の変化、及び出力端子V1〜V4の電圧変化を示す図である。
【発明を実施するための形態】
【0019】
《第1の実施形態》
第1の実施形態に係る容量性負荷駆動回路の説明の前に、比較例としての容量性負荷駆動回路100の構成を図2に示す。また、その回路各部の波形を図3に示す。
この容量性負荷駆動回路100は、正電圧Vcを発生する直流電源10、4つの出力端子V1〜V4、8つのスイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L、 及びスイッチ制御部11を備えている。
【0020】
図3は、時間経過にともなうスイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、出力端子V1〜V4の電圧変化を示している。
【0021】
このように、出力端子V1〜V4の各出力端子に、ハイサイドのスイッチ素子S1H,S2H,S3H,S4H 及びローサイドのスイッチ素子S1L,S2L,S3L,S4L を備えたハーフブリッジ構成の回路を設けることによって、ハイレベルの電圧Vcとローレベルの電圧0とを選択的に出力することができる。この例では、相数n=4、周期Tとすると(T/4)×(i−1)<t<(T/4)×i(i=1、2、3または4)の時間にハイレベル(Vc)が出力され、周期Tのその他の時間ではローレベル(グランド電位)が印加される。
【0022】
しかし、図2に示した容量性負荷駆動回路100では、次に説明するように、出力端子の電圧を切り替える毎に損失が生じる。図3において時間領域1で示すタイミングを例にすると、このタイミングで出力端子V1がハイレベルからローレベルへ変化し、出力端子V2がローレベルからハイレベルへ変化する。その際、出力端子V1に接続されている容量性負荷に充電されていた電荷がローサイドのスイッチ素子S1L を介して放電される。一方、出力端子V2に接続されている容量性負荷に対する充電電流が出力端子V2のハイサイドのスイッチ素子S2Hを介して流れる。すなわち、充電経路と放電経路は別であり、容量性負荷から放電が行われる毎に電荷エネルギーが殆どスイッチ素子でジュール熱として消費されてしまう。
【0023】
図4は第1の実施形態に係る容量性負荷駆動回路101の回路図である。また、図5は図4中の各スイッチ素子をスイッチ記号に置換した図である。図2との対比を容易にするため、先ず図5を参照して、第1の実施形態に係る容量性負荷駆動回路101の構成及び動作を説明する。
【0024】
この容量性負荷駆動回路101は、正電圧Vcを発生する直流電源10、4つの出力端子V1〜V4、8つの電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L 及びスイッチ制御部12を備えている。図2に示した回路と異なり、4つの出力端子V1〜V4のうち、二つの出力端子間毎に、ダイオードD1〜D4、インダクタL1〜L4及び電荷転送用スイッチ素子S1T〜S4Tを含む電荷転送用直列回路をそれぞれ設けられている。スイッチ制御部12は、本発明に係る「スイッチ制御手段」に相当する。
【0025】
図6は、時間経過にともなう電圧選択用スイッチ素子スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、電荷転送用スイッチ素子S1T〜S4Tのオン/オフ状態の変化、及び出力端子V1〜V4の電圧変化を示している。
【0026】
このように、電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のスイッチングにより、出力端子V1,V2、V3,V4の電圧が順にオンに切り替わる。或る出力端子の電圧がオンのとき、残りの出力端子の電圧はオフである。先の出力端子から次の出力端子へオンが切り替わるときに双方がオフする時間領域(遷移時間)が設けられており、遷移時間で二つの出力端子間に設けられた電荷転送用スイッチ素子S1T〜S4T がオンする。
【0027】
図6において、例えば時間領域1に着目すると、出力端子V1がハイレベルからローレベルへ変化し、出力端子V2がローレベルからハイレベルへ変化するが、この遷移時に電荷転送用スイッチ素子S1Tがオンする。
【0028】
また、出力電圧が切り替わる際、出力端子V1〜V4は一旦開放状態となり、その時間に電荷転送用スイッチ素子S1T〜S4Tがオンする。
図6において、例えば時間領域1に着目すると、電圧選択用スイッチ素子S1Hがオフしてから電荷転送用スイッチ素子S1Tがオンし、電荷転送用スイッチ素子S1Tがオフしてから、電圧選択用スイッチ素子S1Lがオンする。
【0029】
電荷転送用スイッチ素子S1Tがオンしたとき、出力端子V1に接続されている容量性負荷に充電されていた電荷がダイオードD1→インダクタL1→電荷転送用スイッチ素子S1T →出力端子V2に接続されている容量性負荷 の経路で電流が流れる。このとき、出力端子V1に接続されている容量性負荷のキャパシタンスとインダクタL1のインダクタンスとで共振が生じる。すなわち、上記経路で流れる電流は共振電流である。但し、ダイオードD1が経路に挿入されているので、電流が逆方向へ流れてキャパシタンスとインダクタンス間でエネルギーが交互に変換されることはなく、出力端子V1に接続されている容量性負荷からの放電が完了した時点で上記共振電流の通電は終了する。
【0030】
このように、或る容量性負荷(第1の容量性負荷)に蓄えられた電荷が、インダクタ(誘導性リアクタ)を用いて他の容量性負荷(第2の容量性負荷)へ転送されるため、共振電流によって第1の容量性負荷の電荷の殆どが第2の容量性負荷へ移動する。また、電荷の移動時に抵抗損失でジュール熱として消費されることがなく、電圧源で必要な電力が低減され、温度上昇も抑えられる。
【0031】
次に、電荷の転送原理についてより理論的に説明する。
まず、図7に容量性負荷の等価回路の例を示す。図7において4つのキャパシタは互いに等しい容量Coを有する。ここで、図7に示した容量性負荷回路の入力端子Pi間の静電容量は、入力端子Pi(i=1,2,3,4)の巡回置換に対してほぼ不変である。ここで、「巡回置換に対して不変である」とは、入力端子Pi(i=1,2,3,4)の添え字の順列{1,2,3,4}を{2,3,4,1}に置換しても回路として区別できないことを指している。
【0032】
図7に示した容量性負荷の入力端子Pi(i=1,2,3,4)は、図5に示した出力端子Vi(i=1,2,3,4)にそれぞれ接続される。
図8は、図6中に一点鎖線で囲った時間領域1の時間軸を拡大して示した図である。図8において、時刻t1以前では、図8に示される各スイッチ(電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L 及び電荷転送用スイッチ素子S1T〜S4T)の設定から、出力端子V1の電圧はVcであり、出力端子V2、V3、及びV4の各電圧はいずれも0である。
【0033】
時刻t1〜時刻t2においては、図8に示される各スイッチ素子の設定から、V1〜V4の各電圧はいずれも保持される。
時刻t2〜時刻t3においては、図8に示される各スイッチ素子の設定から、図5に示した回路は、図9に示す回路と等価になる。この図9の等価回路に、図7に示した容量性負荷を接続したときの等価回路は図10のようになる。
【0034】
図8において、時刻t2〜時刻t3においては、出力端子V1の電圧>出力端子V2の電圧の関係であるので、図10中のダイオードD1を省いて解析しても差し支えない。図10中に示したように、各キャパシタの両極の電荷をq1,q2,q4とおき、また、電流i1,i2を図に示したように定める。このとき、3個のキャパシタを巡る閉路に対する電位の関係から、
【0035】
【数1】
【0036】
が得られる。また、インダクタの両端の電位の関係から、
【数2】
【0037】
が得られる。また、各キャパシタにおける電荷と電流の関係から、
【0038】
【数3】
【0039】
が得られる。また、V1〜V4の各電圧は、
【0040】
【数4】
【0041】
のように表される。また、t=t2における電荷について、
【0042】
【数5】
【0043】
が成り立つ。また、t=t2において、インダクタを流れる電流はゼロなので、
【0044】
【数6】
【0045】
が成り立つ。式(1)〜(6)をV1〜V4の各電圧について解くと、
【0046】
【数7】
【0047】
が得られる。ここで、
【0048】
【数8】
【0049】
である。また、インダクタを流れる電流 は、
【0050】
【数9】
【0051】
である。図10中のダイオードD1に順方向電流が流れる時間は、式(9)より、
【0052】
【数10】
【0053】
である。この時間の後は、電流が停止する。
【0054】
従って、式(7)は式(10)の時間において有効であり、V1〜V4の各電圧は、図8に描いたように変化することが分かる。この曲線は正弦波の一部である。ここで、また、図8中のTrf1は、式(8)のω0を用いて、
【0055】
【数11】
【0056】
と表せる。
【0057】
以上の説明においては、図6中の時間領域1に着目して議論したが、他の時間領域においても、同様に電荷の移動が生じ、図6に示したような、出力端子V1〜V4の各電圧の時間変化が実現できる。
【0058】
本発明によれば、前述した作用効果以外に、前記電荷転送用直列回路に、容量性負荷からの放電電流が順方向に流れる向きにダイオードが接続されたことにより、容量性負荷とインダクタとの共振により流れる電流の半サイクルのみ自動的に電流が流れる。そのため、電荷転送用スイッチ素子のオン時間を厳密に制御する必要がなく、スイッチング制御も簡単となる。
【0059】
また、各出力端子に備えられた電圧選択用スイッチの全てを開放状態にした状態で、電荷転送用スイッチ素子がオンされ、当該電荷転送用スイッチ素子がオフした後に、各出力端子に備えられた電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子がオンされることにより、各出力端子へ電圧を出力する電圧源に影響を与えることなく、容量性負荷同士の電荷の転送が行える。
【0060】
なお、当然ながら、実際には各素子や導線が持つ抵抗分によるジュール損、基板材料の誘電正接による誘電損、電流の時間変化によって電磁波が生じることによる放射損などがあるが、これらは十分に小さい。
【0061】
図4は、図5に示した回路の各スイッチ素子をエンハンスメント型nチャネルMOSFETで構成した場合の回路図である。図4中のMOSFETQ1H,Q1L,Q2H,Q2L,Q3H,Q3L,Q4H,Q4L は、図5中の電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L にそれぞれ対応し、図4中のMOSFET Q1T,Q2T,Q3T,Q4T は電荷転送用スイッチ素子S1T,S2T,S3T,S4Tにそれぞれ対応する。
【0062】
図4に示したスイッチ制御部12は、各MOSFETのゲート−ソース間へ制御信号を出力し、そのことによって各MOSFETをオンする。各MOSFETはエンハンスメント型nチャネルMOSFETであるので、ゲート電圧VG1H、VG1L、VG1T、VG2H、VG2L、VG2T、VG3H、VG3L、VG3T、VG4H、VG4L、VG4T がローレベル(0V)のときオフ状態を保ち、ゲート電圧がハイレベルのときオンする。
【0063】
ダイオードD1〜D4は、例えば、電圧Vcより大きな耐電圧を有するファースト・リカバリ・ダイオードである。ファースト・リカバリ・ダイオードを用いることによって、共振電流の半サイクル分の電流のみが確実に通電されて、容量性負荷からインダクタL1〜L4へのエネルギーの移動が高効率で行われる。
【0064】
《第2の実施形態》
第1の実施形態では、電圧選択用スイッチ素子のスイッチング(選択的接続)を行い、複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた電荷転送用スイッチ素子のみを、当該出力電圧が切り替わる遷移時にオンするようにしたが、電荷転送用スイッチ素子のオン制御はこれに限らない。例えば、図9・図10に示した例では、出力端子V3,V4の出力電圧は0であり、且つ出力端子V3とV4のいずれにも容量性負荷が接続されていない状態と等価である。このタイミングで、出力端子V3−V4間に設けられた電荷転送用スイッチ素子S3Tがオンするように制御しても構わない。すなわち、このタイミングで電荷転送用スイッチ素子S1T とS3T の両方がオンされる。
【0065】
図11は、上記の制御を行った場合の、時間経過にともなう電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、電荷転送用スイッチ素子S1T〜S4Tのオン/オフ状態の変化、及び出力端子V1〜V4の電圧変化を示している。回路自体は図4・図5に示したものと同様である。
【0066】
このように電荷の転送に関与しないタイミングでは電荷転送用スイッチ素子の状態を任意に定めてもよい。
【0067】
《他の実施形態》
以上に示した各実施形態では、相数nが4の場合を例示したが、本発明は一般に相数が2以上であれば適用可能である。特許文献1に示されているような気体搬送装置に適用する場合に限定しても相数nが3以上であればよい。
【0068】
容量性負荷回路の入力端子間の静電容量は、入力端子Pi(n:3以上の整数。i=1,2,・・n)の巡回置換に対してほぼ不変であるとして説明したが、容量性負荷駆動回路の動作において複数の静電容量C0がまったく同じであることを必ずしも要しない。静電容量C0が互いに多少異なっていても問題なく動作する。しかし、負荷容量が一定でない場合、一定の場合に比べて正電圧Vcを高くしなくてはならないので、周期パルス電源の設計容易性の観点から静電容量C0の変動は10%以下であることが好ましい。
【0069】
容量性負荷回路として、入力端子P1−P2間、P2−P3間、P3−P4間、及びP4−P1間にそれぞれ等価静電容量C0がリング状に接続された構成を示したが、これに限定されない。例えば、P1−P3間とP2−P4間にさらに静電容量C1が接続された構成でも入力端子Piの巡回置換に対してほぼ不変である。
【符号の説明】
【0070】
D1〜D4…ダイオード
L1〜L4…インダクタ
P1〜P4…入力端子
Q1H,Q1L,Q2H,Q2L,Q3H,Q3L,Q4H,Q4L…電圧選択用MOSFET
Q1T,Q2T,Q3T,Q4T …電荷転送用MOSFET
Vc…正電圧
VG1H、VG1L、VG1T、VG2H、VG2L、VG2T、VG3H、VG3L、VG3T、VG4H、VG4L、VG4T …ゲート電圧
Co …容量性負荷の等価容量
S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L…電圧選択用スイッチ素子
S1T,S2T,S3T,S4T…電荷転送用スイッチ素子
V1〜V4…出力端子
10…直流電源
11,12…スイッチ制御部
50…配列電極基板部
51…誘電体基板
52…線状電極
53…接続部
100,101…容量性負荷駆動回路
【特許請求の範囲】
【請求項1】
容量性負荷回路の入力端子が接続される少なくとも三つの出力端子と
前記出力端子毎に備えられ、電位の異なる複数の電圧源の一つに選択的に接続して、当該電圧源の電圧を前記出力端子へ出力して前記容量性負荷を充放電する電圧選択用スイッチ素子を備えた容量性負荷駆動回路において、
前記すくなくとも三つの出力端子のうち、二つの出力端子間毎に設けられた、インダクタ及び電荷転送用スイッチ素子を含む電荷転送用直列回路と、
前記電圧選択用スイッチ素子のスイッチングを行い、前記複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた前記電荷転送用スイッチ素子を、当該出力端子の電圧が切り替わる遷移時にオンするスイッチ制御手段と、を備えた容量性負荷駆動回路。
【請求項2】
前記容量性負荷回路の入力端子間の静電容量は、入力端子Pi(n:3以上の整数。i=1,2,・・n)の巡回置換に対してほぼ不変である、請求項1に記載の容量性負荷駆動装置。
【請求項3】
前記電荷転送用直列回路には、容量性負荷からの放電電流が順方向に流れる向きのダイオードが前記インダクタ及び前記電荷転送用スイッチ素子に対して直列接続された、請求項1又は2に記載の容量性負荷駆動回路。
【請求項4】
前記スイッチ制御手段は、前記出力端子のそれぞれに備えられた前記電圧選択用スイッチ素子の全てを開放状態にした状態で、前記電荷転送用スイッチ素子をオンし、当該電荷転送用スイッチ素子をオフした後に、前記出力端子のそれぞれに備えられた前記電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子をオンする、請求項1乃至3の何れかに記載の容量性負荷駆動回路。
【請求項1】
容量性負荷回路の入力端子が接続される少なくとも三つの出力端子と
前記出力端子毎に備えられ、電位の異なる複数の電圧源の一つに選択的に接続して、当該電圧源の電圧を前記出力端子へ出力して前記容量性負荷を充放電する電圧選択用スイッチ素子を備えた容量性負荷駆動回路において、
前記すくなくとも三つの出力端子のうち、二つの出力端子間毎に設けられた、インダクタ及び電荷転送用スイッチ素子を含む電荷転送用直列回路と、
前記電圧選択用スイッチ素子のスイッチングを行い、前記複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた前記電荷転送用スイッチ素子を、当該出力端子の電圧が切り替わる遷移時にオンするスイッチ制御手段と、を備えた容量性負荷駆動回路。
【請求項2】
前記容量性負荷回路の入力端子間の静電容量は、入力端子Pi(n:3以上の整数。i=1,2,・・n)の巡回置換に対してほぼ不変である、請求項1に記載の容量性負荷駆動装置。
【請求項3】
前記電荷転送用直列回路には、容量性負荷からの放電電流が順方向に流れる向きのダイオードが前記インダクタ及び前記電荷転送用スイッチ素子に対して直列接続された、請求項1又は2に記載の容量性負荷駆動回路。
【請求項4】
前記スイッチ制御手段は、前記出力端子のそれぞれに備えられた前記電圧選択用スイッチ素子の全てを開放状態にした状態で、前記電荷転送用スイッチ素子をオンし、当該電荷転送用スイッチ素子をオフした後に、前記出力端子のそれぞれに備えられた前記電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子をオンする、請求項1乃至3の何れかに記載の容量性負荷駆動回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2011−160309(P2011−160309A)
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願番号】特願2010−21794(P2010−21794)
【出願日】平成22年2月3日(2010.2.3)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願日】平成22年2月3日(2010.2.3)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】
[ Back to top ]