接続部品、電子機器及び板部材
【課題】グリッドアレイ型電子部品と実装基板とを接続する、製造容易でノイズ耐性が優れた接続部品を提供する。
【解決手段】上端面１０ｕに長手方向に沿って第１のピッチで第１の嵌合溝が設けられた長方形板状の複数の横桁板１ｈと、下端面１０ｄに長手方向に沿って第２のピッチで第２の嵌合溝が設けられた長方形板状の縦桁板１ｖと、第１の嵌合溝の内面から第１の嵌合溝の周囲の横桁板上に延在する第１の導電体膜１１と、第２の嵌合溝の内面から第２の嵌合溝の周囲の縦桁板上に延在する第２の第２の導電体膜１１と、隣接する第１又は第２の導電体膜間を接続するチップ部品１２とを有し、平行配置された複数の横桁板１ｈ及び縦桁板１ｖを互いに嵌合溝に嵌合させて格子体に組立てた接続部品２０。
【解決手段】上端面１０ｕに長手方向に沿って第１のピッチで第１の嵌合溝が設けられた長方形板状の複数の横桁板１ｈと、下端面１０ｄに長手方向に沿って第２のピッチで第２の嵌合溝が設けられた長方形板状の縦桁板１ｖと、第１の嵌合溝の内面から第１の嵌合溝の周囲の横桁板上に延在する第１の導電体膜１１と、第２の嵌合溝の内面から第２の嵌合溝の周囲の縦桁板上に延在する第２の第２の導電体膜１１と、隣接する第１又は第２の導電体膜間を接続するチップ部品１２とを有し、平行配置された複数の横桁板１ｈ及び縦桁板１ｖを互いに嵌合溝に嵌合させて格子体に組立てた接続部品２０。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品と実装基板とを接続する接続部品、その接続部品を含む電子機器及びその接続部品を構成する板部材に関する。
【背景技術】
【０００２】
底面に接続用電極として電極パッド又は突起電極がグリッドアレイ状に配置されたパッケージを有するグリッドアレイ型電子部品が広く使用されている。このグリッドアレイ型電子部品を実装基板に搭載した電子機器では、電子部品内で発生したノイズの実装基板内への伝搬を抑制するために、ノイズ成分が重畳する電子部品の接続用電極と接地電位にある接続用電極間にノイズ除去用のフィルタを接続することがある。
【０００３】
従来、かかるフィルタは、電子部品の外側に表出する実装基板上面に、フィルタの構成素子、例えばキャパシタを搭載して、このフィルタの構成素子と電子部品の接続用電極との間を実装基板内に設けられた配線により接続することで形成されていた。
【０００４】
しかし、通常、実装基板には多層配線基板が用いられる。このため、フィルタ構成素子と電子部品の接続用電極とを接続する配線は、多層配線と電子部品とを接続するビア及び多層配線とフィルタ構成素子とを接続するビアを含むことになる。これらのビアは、多層配線と異なり、特性インピーダンスを制御することが困難なため、ビアを含む配線ではインピーダンス整合を採ることが難しい。その結果、不要な反射を生じやすくフィルターの特性が劣化し、十分なノイズ除去効果を得ることができない。
【０００５】
かかるビアの影響を避けるため、実装基板上にバンプを介してグリットアレイ型電子部品を実装した電子機器において、バンプ間にフィルタを構成するチップ部品を実装基板上面に配置する実装方法が開発された。この方法では、ビアを介せずフィルタ構成素子と電子部品とを接続するので、ノイズを効果的に除去することができる。
【０００６】
さらに、バンプ内に回路素子を包含する電子部品も提案されている。この場合も、ビアを用いないので、ノイズを効果的に除去することができる。
【０００７】
なお、複数枚のプリント基板を井桁に交差して格子状に組み立て、縦横２枚のプリント基板の表面に配置された配線間を互いの面の交差する線で接触させて接続した格子体が知られている。この格子体は、複数のプリント基板の主面に形成された配線を互いに交差する角で接続するもので、格子体の上下面（上下の格子面）に格子体を挟むように接して設けられた接続用電極間を接続するものではない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１９７７６３号公報
【特許文献２】特表２００５／０２４９４５号公報
【特許文献３】特開２００３−１２４５９３号公報
【特許文献４】実公平０６−０４４１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように、グリッドアレイ型電子部品及びフィルタ構成素子を実装基板上に搭載し、その間をビアを介した多層配線により接続した従来の電子機器では、インピーダンス不整合が生じてフィルタ特性が劣化しノイズ除去効果が低下するという問題がある。
【００１０】
実装基板上にバンプを介してグリットアレイ型電子部品を実装し、フィルタ構成素子となるチップ部品を実装基板上面のバンプ間に配置する従来の電子機器では、バンプの間隔に整合した大きさのチップ部品を選択しなければならず、フィルタ設計の自由度が制限されるという問題がある。また、電子部品の搭載の際に、チップ部品を予め実装基板上面に載置しなければならず、搭載工程が複雑になる。
【００１１】
また、バンプ内に回路素子を包含する電子部品では、バンプが複雑になり製造が煩雑で難しい。
【００１２】
本発明は、グリッドアレイ型電子部品を実装基板上に搭載するための接続部品であって、容易に製造され、電子部品の接続用電極間をビアを介さずチップ部品で接続することができ、かつ、チップ部品の形状の選択自由度が大きな接続部品、その接続部品を用いた電子機器及びその接続部品を構成する板部材を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するための本発明は、その一観点によれば、グリッドアレイ型電子部品と実装基板との間に介在して、前記電子部品を前記実装基板上に接続するグリッドアレイ型電子部品の接続部品において、上端面に長手方向に沿って第１のピッチで第１の嵌合溝が設けられた、上下を長辺とする長方形板状の複数の横桁板と
下端面に長手方向に沿って第２のピッチで第２の嵌合溝が設けられた、上下を長辺とする長方形板状の縦桁板と、前記第２の嵌合溝に前記横桁板を嵌合させかつ前記第１の嵌合溝に前記縦桁板を嵌合させて組立てられた、板面を互いに対向させて平行に配置された複数の前記横桁板及び複数の前記縦桁板からなる格子体と、
前記第１の嵌合溝の内面を被覆し、前記第１の嵌合溝の周囲両側の前記横桁板の上下端面及び表裏板面上に延在する、前記第１の嵌合溝毎に配設された第１の導電体膜と、
前記第２の嵌合溝の内面を被覆し、前記第２の嵌合溝の周囲両側の前記縦桁板の上下端面及び表裏板面上に延在する、前記第２の嵌合溝毎に配設された第２の導電体膜と、
隣接する前記第１の導電体膜間又は隣接する前記第２の導電体膜間に搭載され、前記第１又は第２の導電体膜間を接続するチップ部品と、を有することを特徴とする接続部品として提供される。
【発明の効果】
【００１４】
本発明の接続部品では、板部品の状態で、隣接する導電体膜の間にチップ部品を予め実装することができるので製造が容易である。また、チップ部品の大きさに合わせて隣接する導電体膜間の間隔を定めることで、大きさの異なるチップ部品をも搭載可能となりチップ部品の選択度が高くなる。さらに、電子部品とチップ部品とは接続用電極を介して接続され、ビアを介在しないので優れたノイズ除去効果を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態の電子機器組立図
【図２】本発明の第１実施形態の板部材斜視図
【図３】本発明の第１実施形態の板部材４面図
【図４】本発明の第１実施形態の接続部品部分斜視図
【図５】本発明の第１実施形態の接続部品平面図
【図６】本発明の第１実施形態の接続部品側面図
【図７】本発明の第１実施形態の電子機器断面図
【図８】本発明の第１実施形態の板部材の製造工程側面図
【図９】本発明の第１実施形態のコア基板組立図（その１）
【図１０】本発明の第１実施形態のコア基板組立図（その２）
【図１１】本発明の第１実施形態の電源配線回路図
【図１２】本発明の第１実施形態の信号配線回路図
【図１３】本発明の第１実施形態の電源ノイズ除去効果を説明するための図
【図１４】従来の電子機器の電源ノイズ除去効果を説明するための図
【図１５】従来の電子機器の断面図
【図１６】本発明の第１実施形態の信号ノイズ除去効果を説明するための図
【図１７】本発明の第１実施形態のフィルタ特性を説明するための図
【発明を実施するための形態】
【００１６】
図１は本発明の第１実施形態の電子機器組立図であり、実装基板上面に本発明に係る接続部品を介してグリッドアレイ型電子部品を実装する電子機器４５の各構成要素の配置を表している。なお、図１中の電子部品４０は透視図で描かれている。
【００１７】
図１を参照して、本第１の実施形態にかかる電子機器４５は、実装基板３０上面に電子部品４０を接続部品２０を介して接続する。
【００１８】
本第１実施形態の電子機器４５では、電子部品４０として、集積回路を収容するパッケージ４１の底面に外部機器との接続用電極４２（第２の接続用電極）がグリッドアレイ状に配置されたグリッドアレイ型電子部品を用いた。後述するように、この電子部品４０の第２の接続用電極４２は、接続部品２０と導電性接着材又ははんだを介して接続することができるように、ランド電極又はパッド電極等の平面状の電極、あるいはバンプ電極等の高さが低く接続面が平坦な電極であることが好ましい。
【００１９】
実装基板３０は、例えば多層配線回路基板からなり、上面に電子部品４０の搭載領域３１が設けられている。この搭載領域３１内に、電子部品の第２の接続用電極４２に１対１に対応して設けられた第１の接続用電極３２がグリッドアレイ状に配置されている。この第１の接続用電極３２も、導電性接着材又ははんだにより接続することができるように、平面状の電極であることが好ましい。
【００２０】
接続部品２０は、横桁板１ｈ及び縦桁板１ｖを井桁状に組み立てた格子体２１からなる。即ち、細長の長方形板状の横桁板１ｈ及び縦桁板１ｖとを、それぞれ複数枚板面を対向させて平行に配置し、それら横桁板１ｈと縦桁板１ｖを互いに直交して井桁状に組み、接続部品２０を構成する格子体２１を形成する。以下、接続部品２０の詳細を説明する。
【００２１】
まず、横桁板１ｈ及び縦桁板１ｖについて説明する。
【００２２】
図２は本発明の第１実施形態の板部材斜視図、図３は本発明の第１実施形態の板部材４面図であり、横桁板１ｈ及び縦桁板１ｖとして用いられる板部材１の構造を表している。なお、図２（ａ）及び（ｂ）は、互いに上下反転した板部材１を表している。また、図３（ｂ）は側面図、図３（ｃ）は図３（ｂ）中のＡＡ’断面図、図３（ａ）は上面図及び図３（ｄ）は下面図である。
【００２３】
図２及び図３を参照して、板部材１は、帯状の長方形板状の絶縁体材料、例えば厚さ０．２ｍｍ、高さ（幅）２ｍｍ、長さ４ｃｍの樹脂板からなるコア基板１０と、その表裏の板面１０ａ、１０ｂ上に表面実装されたチップ部品１２とを有する。コア基板１０は、剛性を有する絶縁板であることが望ましく、例えばエポキシ樹脂板が用いられる。
【００２４】
コア基板１０の上端面１０ｕに、コア基板１０の長手方向に一定のピッチで嵌合溝２が複数形成されている。この嵌合溝２は、他のコア基板１０が直角に交差して嵌合可能なように、他のコア基板１０の厚さとほぼ同じ溝幅、例えば０．２ｍｍの溝幅を有し、コア基板１０の表側の板面１０ａから裏側の板面１０ｂまで板面１０ａ、１０ｂに垂直にコア基板１０を貫通して設けられる。なお、この勘合溝２が形成されるピッチは、図１を参照して、グリットアレイ型電子部品４０の第２の接続端子４２の縦又は横の配列ピッチと同一とし、例えば１．２ｍｍピッチとされる。従って、接続端子４２の縦横の配列ピッチが異な る場合は嵌合溝２のピッチが異なる２種類のコア基板を準備する。しかし、第２の接続端子４２のピッチが縦横同一の場合は、１種類のコア基板１０を準備すれば足りる。
【００２５】
コア基板１０には、嵌合溝１０の内面及びその周辺のコア基板表面を被覆する導電体膜１１が設けられる。導電体膜１１は、嵌合溝２の内面（内壁面）を被覆し、さらにその周囲両側のコア基板１０の表面１０ａ、１０ｂ、１０ｕ、１０ｄ上に延在するように形成される。なお、導電体膜１１は、嵌合溝２周辺のコア基板１０表面を所定幅で帯状に巻回するように形成される。導電体膜１１は嵌合溝２毎に設けられ、隣接する導電体膜１１（隣接する嵌合溝２に対応して設けられた導電体膜１１）は互いに離間して電気的に絶縁さ れている。
【００２６】
隣接する導電体膜１１を接続するように表面実装型のチップ部品１２が搭載される。このチップ部品１２は、ノイズ除去のためのフィルタを構成する回路素子であり、必要とされる導電体膜１１の間に接続される。従って、導電体膜１１はチップ部品１２を面実装可能でなければならず、例えははんだ付けが可能な厚さ２０μｍの無電解銅めっき膜が用いられる。なお、導電体膜１１の間であってチップ部品１２が搭載されない領域は、不搭載領域１３として残される。
【００２７】
チップ部品１２は両端に電極が形成された表面実装型のチップ部品であり、例えば長さ０．６ｍｍ、幅０．３ｍｍ及び厚さ０．３ｍｍの外形を有する。このチップ部品１２は、嵌合溝２の底より下方に、例えば勘合溝２の深さがコア基板１０の高さの１／２のときはコア基板１０の高さの１／２より下方に配置することが好ましい。これにより、横桁板ｈｈ及び縦桁板１ｖを井桁状に組み立てる際に、チップ部品１２の干渉を回避することができる。もちろん、かかる干渉が無い場合は、チップ部品１２を任意の高さに配置してよい。なお、隣接する導電体膜１１間の間隔は、少なくともその間をチップ部品１２で接続可能なまでに接近していなければならず、他方、接近し過ぎるとチップ部品１２との無用な浮遊容量が増加しフィルタ特性が劣化する。従って、導電体膜１１間の間隔は、チップ部品１２を搭載するに必要十分な距離とすることが望ましい。
【００２８】
上述した板部材１は、本第１実施形態の接続部品２０の横桁板１ｈ及び縦桁板１ｖとして用いられ，格子体２１をなす接続部品２０に組み立てられる。
【００２９】
図４は本発明の第１実施形態の接続部品部分斜視図であり、格子体に組みたてられた接続部品の構造の一部を表している。図５は本発明の第１実施形態の接続部品平面図、図６は本発明の第１実施形態の接続部品側面図である。
【００３０】
図４、図５及び図６を参照して、接続部品２０は、嵌合溝２（図２，図３を参照）を上方に向けて配置された横桁板１ｈと、嵌合溝２を下方に向けて横桁板１ｈと直交するように配置された縦桁板１ｖとを、互いに嵌合溝２を合わせて井桁状に嵌合させ、格子体２１に組み立てられて製造される。横桁板１ｈと縦桁板１ｖとは、それぞれ他方の嵌合溝２の数に合わせた枚数の板部材１を、表裏板面１ａ、１ｂが対向するように平行に配置した一群の板部材１から構成される。なお、横桁板１ｈと縦桁板１ｖとは、互いに上下を反転した板部材１から組み立てられるため、図４中に示す接続部品では、横桁板１ｈの上端面１０ｕ及び縦桁板１ｖの下端面１０ｄが共に上方に向いている。
【００３１】
この横桁板１ｈと縦桁板１ｖとをなす板部材１は、嵌合溝２の深さが板部材１の高さ（長方形の短辺の長さ）の１／２とすることが望ましい。これにより、格子体２１からなる接続部品２０の横桁板１ｈと縦桁板１ｖとの上下端の高さを揃えることができる。その結果、導電体膜１１が横桁板１ｈの上端面１０ｕ（図４中の上向きの端面）上へ延在する部分１１ａと、導電体膜１１が縦桁板１ｖの下端面１０ｄ（図４中の上向きの端面）上へ延在する部分１１ｂとが同一平面になり、横桁板１ｈと縦桁板１ｖとが交差する交差部２２の上面に平坦な十字状の電極（導電体膜１１からなる電極）が形成される。即ち、横桁板１ｈ上端面１０ｕに設けられた導電体膜１１ｂと、縦桁板１ｖ下端面１０ｄに設けられた導電体膜１１ａとが同一平面になる。このため、電子部品４０の第２の接続用電極４２がほぼ平坦な電極であっても、交差部２２上面に第２の接続用電極４２を接続した際、第２の接続用電極４２は横桁板１１ｈ及び縦桁板１ｖにそれぞれ設けられた２つの導電体膜１１の両方に確実に接続される。これは接続部品２０の下面についても同様で、実装基板３０の第１の接続用電極３２を交差部２２下面に接続する際、第１の接続用電極３２が横桁板１１ｈ及び縦桁板１ｖの両方に設けられた導電体膜１１に確実に接続される。従って、接続部品２０の上下面に接続される接続用電極４２、３２間の電気的接続は、十字に交差する板部材１の両面に形成された４枚の導電体膜１１によりなされるので、低い接続抵抗が実現される。
【００３２】
なお、嵌合溝２の内壁面は導電体膜１１で被覆され、この導電体膜１１はさらに嵌合溝２の周縁のコア基板１０上に延在している。接続部品２０では、一方の板部材１（例えば横桁板１１ｈ）の嵌合溝２に、他方の板部材１（例えば縦桁板１ｖ）が挿入され井桁状に嵌合される。従って、一方の板部材１の嵌合溝２内壁面に形成された導電体膜１１と、他方の板部材１の表裏板面１ａに形成された導電体膜１１とが接触し、その結果、両方の板部材１（横桁板１ｈ及び縦桁板１ｖ）にそれそれ形成された導電体膜１１が電気的に確実に接続される。これにより、横桁板１ｈと縦桁板１ｖとの上下端の高さが異なり、横桁板１ｈの上端面１０ｕ（図４中の上方の端面）上の導電体膜１１ｂと、縦桁板１ｖの下端面１０ｄ（図４中の上方の端面）上の導電体膜１１ａとの間に段差を生じたとしても、横桁板１ｈ及び縦桁板１ｖにそれぞれ形成された導電体膜１１間の接続が確実になされる。
【００３３】
横桁板１ｈと縦桁板１ｖとの上下端の高さが異なる場合、交差部２２の上下面で接続用電極３２、４２と接触するのは、それぞれ異なる板部材１、即ち横桁板１ｈと縦桁板１ｖとに配置されてる導電体膜１１となる場合がある。かかる場合、横桁板１ｈと縦桁板１ｖとの導電体膜１１が電気的に接続されないと、第１及び第２の接続用電極３２、４２間の電気的接続がなされない。本第１の実施形態では、嵌合溝２の内壁面を導電体膜１１で被覆するので、上述したように横桁板１ｈと縦桁板１ｖとに配置された導電体膜１１が確実に接続される。従って、横桁板１ｈと縦桁板１ｖとの上下端の高さが異なる場合でも、横桁板１ｈと縦桁板１ｖとに配置された導電体膜１１間の接触不良に起因する第１及び第２の接続用電極３２、４２間の接続不良が回避される。
【００３４】
次に、本題１実施形態の電子機器４５を、その製造工程を参照しつつ説明する。
【００３５】
図７は本発明の第１実施形態の電子機器断面図であり、接続部品２を用いて実装基板３０上に電子部品４０を搭載した構造を表している。
【００３６】
図７を参照して、接続部品２０は、実装基板３０上に導電性接着材３又ははんだを用いて仮止めされる。この仮止めは、まず実装基板３０の第１の接続用電極３２上にペースト状の導電性接着材３を載置する。ついで、接続部品２０を、その交差部２２が第１の接続用電極３２直上に位置するように位置合わせをし、その後、実装基板３０上に載置し、プレベークして固着してなされる。
【００３７】
次いで、接続部品２０の交差部２２上面にペースト状の導電性接着材３を載置し、第２の接続用電極４２が交差部２２直上に位置するように電子部品４０を位置合わせし、電子部品４０を接続部品２０上に載置する。次いで、ベークして導電性接着材３を熱硬化させ、実装基板３０、接続部品２０及び電子部品４０を導電性接着材３を介して固定する。
【００３８】
さらに、絶縁性の封止材４を電子部品４０の外周を取り巻くように実装基板３０上に土手状に形成してベークして硬化させ、実装基板３０と電子部品４０との隙間を封止する。なお、封止材４と導電性接着材３の硬化を同時に行ってもよい。また、封止する必要がない場合は封止材を用いなくてもよい。上記工程を経て、本第１実施形態の電子機器４５は製造される。
【００３９】
上記工程において、導電性接着材に代えて、はんだ材料を用いることもできる。この場合、チップ部品を搭載する工程に用いるはんだ材料よりも融点が低いはんだ材料を、実装基板と接続部品を接続するために、及び、接続部品と電子部品を接続するために用いることが好ましい。これにより、前工程で搭載されたチップ部品が脱落することなく、その後になされる接続部品と実装基板及び電子部品とのはんだ接続がなされる。
【００４０】
以下、上述した板部材１の製造工程を説明する。
【００４１】
図８は本発明の第１実施形態の板部材の製造工程側面図であり、板部材１の製造工程を表している。図９は本発明の第１実施形態のコア基板組立図（その１）、図１０は本発明の第１実施形態のコア基板組立図（その２）であり、それぞれ組立ての前後のコア基板１０を表している。
【００４２】
図８（ａ）を参照して、板部材１の製造では、まずコア基板１０の基材となる樹脂テープ１０Ａを準備し、ついで、樹脂テープ１０Ａの全面にネガ型レジスト１５を塗布する。この樹脂テープ１０Ａの幅（高さ）及び厚さはコア基板１０の幅及び厚さと同じであり、例えば幅２ｍｍ、厚さ０．２ｍｍとする。
【００４３】
ついで、図８（ｂ）を参照して、樹脂テープ１０Ａの上端面に、電子部品４０の第２の接続用電極４２のピッチ間隔と同じピッチで嵌合溝２を形成する。この嵌合溝２は、複数の樹脂テープ１０Ａをその板面を合わせて積層し、積層体の上端面側から板面に垂直方向に溝切りすることで形成することができる。もちろん他の方法、例えは型抜きにより成形してもよい。
【００４４】
図９は本発明の第１実施形態のコア基板組立図（その１）、図１０は本発明の第１実施形態のコア基板組立図（その２）であり、それぞれ井桁状に組み立てた前後のコア基板１０を表している。
【００４５】
図９及び図１０を参照して、勘合溝２が形成された 2枚のコア基板１０は、一方を上下反転させて他方に直交させ、互いの勘合溝２を合わせて井桁状に勘合させることができる。従って、同一のコア基板１０を多数枚井桁に勘合させて、格子体に組み立てることができる。なお、図９及び図１０のコア基板１０は、図８（ｂ）に示すコア基板１０からレジスト１５を除去したものを表している。
【００４６】
ついで、図８（ｃ）を参照して、レジスト１５を露光、現像して、導電体膜形成領域１１ｒのレジストを除去し、導電体膜不形成領域１１ｉにのみレジスト１５を残す。この露光は、例えば、予定する導電体膜不形成領域１１ｉの幅（コア基板１０の長手方向の幅）を有する平行光ビームをコア基板１０の長手方向に垂直に照射し、コア基板１０を長手方向回りに９０°ずつ回転しながら露光することでなされる。あるいは、マスクを用いて、コア基板１０の上下端面１０ｕ、１０ｄを露光し、その後、コア基板１０の表裏板面１０ａ、１０ｂを露光してもよい。本第１実施形態では、ネガ型レジスト１５を用いたので、露光領域（即ち、導電体膜不形成領域１１ｉ）は勘合溝２が形成されていない平坦面となる。このため、露光領域内に段差がなく、容易に精密な露光、現像がなされる。もちろん、露光、現像に限らず、導電体膜不形成領域１１ｉにレジストを形成する他の方法、例えば印刷法を用いることもできる。
【００４７】
次いで、図８（ｄ）を参照して、無電解めっきを用いて、レジスト１５が形成されずコア基板１０の表面が表出している導電体膜形成領域１１ｒに、良導電性の金属、例えばＣｕからなる導電体膜１１を形成する。その後、レジスト１５を除去して、導電体膜１１が形成されたコア基板１０からなる板部材１が製造される。
【００４８】
次いで、図８（ｅ）を参照して、両端に電極１２ａを有する表面実装型のチップ部品１２を、導電体膜不形成領域１１ｉを跨ぎその両側の導電体膜形成領域１１ｒに形成された導電体膜１１間を接続するように搭載する。以上の工程を経て、チップ部品１２が搭載された板部材１が製造される。
【００４９】
上記チップ部品１２は、例えばリフローにより搭載することができる。また、既述したように、チップ部品１２は、勘合溝２より下端面１０ｄ側に設けることが好ましい。
【００５０】
このチップ部品１２は後述するノイズフィルタの回路素子であり、必要とされる導電体膜１１端にのみ搭載される。従って、導電体膜１１間のうちチップ部品１２が不必要とされる領域（不搭載領域１３）には、チップ部品１２は搭載されない。
【００５１】
上述の工程により製造される板部材１ｈは、図４に示すように井桁に組まれ、格子体２１からなる接続部品２０に組み立てられる。この本第１実施形態の接続部品２０は、１種類の板部品１から組み立てられるので、製造、組み立てが容易である。なお、電子部品４０の第２の接続用電極４２のピッチが縦横で異なる場合は、勘合溝２がそれぞれのピッチで形成された２種類の板部材１を用いて、接続部品２０を組み立てることができる。
【００５２】
再び図５及び図６を参照して、本第１実施形態の接続部品２０は、電子部品４０へ高電位電源Ｖｄを供給する接続用電極４２と、電子部品４０へ接地電位電源Ｖｇを供給する接続用電極４２とが、アレイ状に、例えば１１行×４１列のアレイ状に設けられている。この高電位電源Ｖｄを供給する接続用電極４２と接地電位電源Ｖｇを供給する接続用電極４２は、互いに面心位置に位置するように配置されている。従って、これらの接続用電極４２の終演部分をを除き、高電位電源Ｖｄの上下左右には接地電位電源Ｖｇが配置され、接地電位電源Ｖｇの上下左右には高電位電源Ｖｄが配置される。そして、高電位電源Ｖｄが接続する交差部２２（図５中に交差部Ｖｄとして示した。）を被覆する導電体膜１１と、接地電位電源Ｖｇが接続する交差部２２（図５中に交差部Ｖｇとして示した。）を被覆する導電体膜１１との間は、コンデンサ素子であるチップ部品１２を介して接続されている。
【００５３】
例えば、Ａ行×Ｂ列の１１行×４１列のアレイ状に配置された電源Ｖｄ、Ｖｇの接続用端子４２が接続する交差部２２の間には、これらの上下左右に隣接する交差部２２間をコア基板１０で結ぶＡ( Ｂ- １)+Ｂ( Ａ- １) 箇所、即ち、２ＡＢ-(Ａ+ Ｂ) 箇所の領域が存在する。チップ部品１２は、この領域のコア基板１２の表裏板面に１個ずつ搭載される。従って、例えば１０行×３０列のＶｄ、Ｖｇアレイを設ければ、１１２０個のチップ部品１２が電源Ｖｄ、Ｖｇ間に接続される。従来技術のように回路基板表面にチップ部品１２を搭載する場合と比較して、小面積内に非常に多くのチップ部品を搭載することができる。
【００５４】
図１１は本発明の第１実施形態の電源配線回路図であり、第１実施形態の接続部品２０により電源Ｖｄ、Ｖｇに接続されるフィルタの回路を表している。
【００５５】
図１１を参照して、本第１実施形態の接続部品２０では、一つの高電位電源Ｖｄが、その上下左右に隣接する４個の接地電位Ｖｇとの間にコンデンサ（チップ部品１２’）を介して接地される。これにより、高電位電源Ｖｄと接地電位Ｖｇとはコンデンサにより網目状に接続されるため、高電位電源Ｖｄに重畳する高周波ノイズに対して有効な接地効果が得られる。なお、図１１及び図１２中のチップ部品１２’は、図４〜６中を参照して、コア基板１の表裏板面１０ａ、１０ｂに対向して搭載され、並列に接続される２個のチップ部品１２を表している。
【００５６】
他方、電子部品４０へ信号Ｓ１を入出力するための接続用端子４２に接続される交差部２２（図５中に交差部Ｓ１として示した。）は、接地電位Ｖｇ（接地電位電源Ｖｇと同じ電位）にある接続用端子４２に接続される交差部２２（図５中に交差部ｇとして示した。）が左右上下に隣接して配置される。そして、交差部Ｓ１に設けられた導電体膜１１とそれに隣接する交差部ｇに設けられた導電体膜１１との間に、コンデンサであるチップ部品１２’が接続される。
【００５７】
図１２は本発明の第１実施形態の信号配線回路図であり、第１実施形態の接続部品２０により交差部Ｓ１に形成されるフィルタ回路を表している。
【００５８】
図１２を参照して、信号の入出力がなされる交差部Ｓ１は、４個のコンデンサ（チップ 部品１２’）を介して、左右上下に隣接する接地電位Ｖｇに接続する４個の交差部ｇに接地される。このように、信号が伝達する交差部Ｓ１は、放射状に４点接地されるので、寄生インピーダンスの小さな効果的な高周波接地が実現される。従って、設計特性を精密に実現するフィルターが容易に形成される。
【００５９】
上述の交差部Ｓ１は、上下左右に配置された４個の交差部ｇに接地される。信号配線に接続されるフィルタ回路は、これに限らず、図４中の交差部Ｓ２を参照して、信号が伝達される交差部Ｓ２と、接地電位に接続される交差部ｇとを互いに面心位置に配置し、交差部Ｓ２と交差部ｇとをコンデンサ（チップ部品１２’）により接続してフィルタを構成することもできる。この場合、接地電位にある交差部ｇは全体として網目構造ａ有する高周波に対して低インピーダンスの接地体を形成するので、優れたフィルタ特性が実現される。
【００６０】
以下、本第１実施形態の接続部品２０を用いて製造された電子機器４５のノイズ除去特性を説明する。
【００６１】
図１３は本発明の第１実施形態の電源ノイズ除去効果を説明するための図、図１４は従来の電子機器６０の電源ノイズ除去効果を説明するための図であり、電子部品４０の電源Ｖｄ配線に重畳して接続部品２０にパルス状ノイズが入力されたとき、接続部品２０から実装基板３０へ出力されるノイズのシミュレート結果を表している。なお、図１５は従来の電子機器の断面図であり、図１４のシミュレート対象とされた従来の電子機器６０を表している。
【００６２】
初めに、本第１実施形態の接続部品２０を用いて製造された電子機器４５、即ち、実装基板３０上に接続部品２０を介して電子部品４０が接続された電子機器４５について、電源Ｖｄ配線のノイズ特性をシミュレートした。
【００６３】
電源Ｖｄ配線のノイズ特性のシミュレートでは、ノイズが電子部品４０内で電源Ｖｄに重畳して発生したと仮定し、接続部品２０の上端（電子部品４０の接続用電極４２）に発生したノイズ成分が、接続部品２０の下端（実装基板３０の接続用電極３２）に伝搬するときの出力波形を算出した。このとき、接続部品２０には容量１００ｎＦのキャパシタが１０００個アレイ状に配置されており、接続部品２０は、これらのキャパシタが高電位電源Ｖｄ及び接地電源Ｖｇの間に網目状に接続されて構成されるローパスフィルタ回路として機能するとした。
【００６４】
他方、比較のために、図１５を参照して、実装基板３０上にバンプ６２を介して電子部品４０を搭載した従来の電子機器６０についても同様のシミュレーションを行った。この従来の電子機器６０として、接続部品２０と同一特性のフィルタ素子６１（１０００個のチップ部品１２を網目状に接続した回路）を、電子部品４０の外側に表出する実装基板３０上に搭載し、バンプ６２とフィルタ素子６１とを、ビア６３、多層配線６４、ビア６３を経由して接続した電子機器６０を用いた。なお、電子部品４０とフィルタ素子６１は、電源配線層（高電位電源Ｖｄ及び接地電位電源電源Ｖｇを供給する配線）である多層配線６４に、それぞれ複数本のビア６３で接続されているとし、ビア６３は２００ｐＨのインダクタンスを有するとした。
【００６５】
図１３中のパルス５０を参照して、１Ｖの直流電源電位が供給される高電位電源Ｖｄに、振幅０．５Ｖ、立ち上がり立ち下がり時間がそれぞれ１００ｐ秒のノイズとなるスパイク状のパルス５０が入力された場合、図１３中のパルス５１を参照して、接続部品２０の下端（実装基板３０の接続用電極３２）に出力されるパルス５１は、０．０５Ｖ以下と入力パルス５０の１／１０以下の振幅にまで減衰した。
【００６６】
これに対して、従来の電子機器６０では、図１４中のパルス５０を参照して、電子部品４０から振幅０．５Ｖ、立ち上がり立ち下がり時間がそれぞれ１００ｐ秒のスパイクノイズ（パルス５０）が入力されると、図１４中のパルス５１を参照して、実装基板３０には振幅０．４Ｖと入力パルス５０の１／２．５の振幅のパルス５１が出力される。
【００６７】
上述の図１３と図１４に示すシミュレーション結果を比較すると、本発明の接続部品２０は電源ノイズを１／１０に減衰するフィルタ特性を有し、同一フィルタ素子（キャパシタ素子）を搭載する従来の電子機器６０の１／２．５の減衰量と較べると、４倍以上のノイズの減衰特性の向上が認められる。
【００６８】
次に、本第１実施形態の接続部品２０を用いて製造された電子機器４５、即ち、実装基板３０上に接続部品２０を介して電子部品４０が接続された電子機器４５について、信号Ｓ１配線のノイズ特性をシミュレートした。
【００６９】
信号Ｓ１配線のノイズ特性のシミュレートでは、電子部品４０内で発生したノイズが信号Ｓ１に重畳して接続部品２０の上端（電子部品４０の接続用電極４２）に入力されたと仮定し、接続部品２０の下端（実装基板３０の接続用電極３２）に伝搬するノイズの出力波形を算出した。このとき、接続部品２０は、図１２に示した４個のチップ部品１２’（容量１００ｐＦのコンデンサからなるチップ部品１２を２個並列接続して構成されるコンデンサ）が信号Ｓ１の上下左右に配置された接地電源ｇとの間に放射状に接続されてローパスフィルタ回路として機能するとした。
【００７０】
図１６は本発明の第１実施形態の信号ノイズ除去効果を説明するための図であり、入力信号にノイズを重畳したときの、出力信号波形のシミュレート結果を表してしている。
【００７１】
図１６を参照して、電子部品４０の信号出力用の接続用電極４２から入力された入力信号５５は、接続部品２０の上端から下端まで導電体膜１１を経由して伝搬し、出力信号５６として実装基板３０の接続用電極３２に出力される。
【００７２】
ノイズ５７が重畳されていない２ｎ秒以前の時間では、振幅１Ｖの台形パルスの入力信号パルス５５に対して、出力パルス５６はやや遅れて立ち上がり及び立ち下がる。一方、この入力信号パルス５５に立ち上がり及び立ち下がり時間が２０ｐ秒の振幅０．５Ｖ、周期６３ｐ秒のスパイクノイズ５７を重畳した２ｎ秒〜８ｎ秒の時間帯では、出力パルス５６に、ノイズ５７の平均電位近傍のバイアス電位が付加される。しかし、このバイアス電位の付加を除き、出力パルス５６の波形は、ノイズ５７の重畳の有無に係わらずほぼ同一となった。言い換えれば、かかるスパイクノイズ５７が重畳しても出力パルス信号５６の波形の崩れが少ない。従って，本実施形態の接続部品２０を用いることで、優れたノイズ耐性を有する電子機器４５が実現される。
【００７３】
図１７は本発明の第１実施形態のフィルタ特性を説明するための図であり、信号Ｓ１に対する接続部品２０のフィルタ特性のシミュレート結果である。図１７中の曲線５４は、図１２に示す上述した接続部品２０の上下端間の信号Ｓ１の減衰量を表している。
【００７４】
図１７の曲線５４を参照して、接続部品２０は、信号Ｓ１に対して遮断周波数ｆｃが２ＧＨｚのローパスフィルタとして機能している。電子部品と実装基板とをバンプで接続する従来の電子機器６０では、フィルタ素子を構成するチップ部品をバンプ間にバンプに直接接続して搭載するか、又は、実装基板内に形成されたフィルタ素子にビアを介して接続していた。
【００７５】
しかし、チップ部品をバンプに直接接続するのでは、チップ部品の形状とバンプ配列とを一致させねばならず、設計が制約されてしまう。このため、設計変更の際に、所望のフィルタ特性を実現することが難しくなる場合が生ずる。また、ビアを介してフィルタ素子に接続するのでは、ビアのインピーダンス整合が難しく、フィルタ特性が劣化してしまう。
【００７６】
本第１実施形態の接続部品２０では、チップ部品１２の形状に合わせて導電体膜１１の間隔を設計することで、多様な形状のチップ部品を搭載することができる。従って、フィルタの設計が容易である。また、第２の接続用電極４２の配列の変更、あるいはフィルタの設計変更がなされても、板部材１に搭載するチップ部品１２の種類、配置を変更するだけで容易に対応することができる。
【００７７】
また、板部材１を接続部品２０に組み立てる前に、チップ部品１２を板状の板部材１の板面に搭載することができるので、接続部品２０を容易に製造することができる。
【産業上の利用可能性】
【００７８】
本発明の接続部品を、集積回路を収容するグリッドアレイ型電子部品と実装基板との接続部材として用いることで、優れたノイズ耐性を有する電子機器が提供される。
【符号の説明】
【００７９】
１ 板部材
１ｈ、１ｈ−１〜１ｈ−ｎ 横桁板
１ｖ、１ｖ−１〜１ｖ−ｍ 縦桁板
２ 嵌合溝
３ 接着材
４ 封止材
１０ コア基板
１０Ａ 樹脂テープ
１０ａ、１０ｂ 板面
１０ｕ 上端面
１０ｄ 下端面
１１、１１ａ〜１１ｄ 導電体膜
１１ｉ 導電体膜不形成領域（間隙部）
１１ｒ 導電体膜形成領域
１２、１２’ チップ部品
１２ａ 電極
１３ 不搭載領域
１５ レジスト
２０ 接続部品
２１ 格子体
２２ 交差部
３０ 実装基板
３１ 搭載領域
３２ 接続用電極（第１の接続用電極）
４０ 電子部品
４１ パッケージ
４２ 接続用電極（第２の接続用電極）
４５ 電子機器
６０ 従来の電子機器
６１ フィルタ素子
６２ バンプ
６３ ビア
６４ 多層配線
【技術分野】
【０００１】
本発明は電子部品と実装基板とを接続する接続部品、その接続部品を含む電子機器及びその接続部品を構成する板部材に関する。
【背景技術】
【０００２】
底面に接続用電極として電極パッド又は突起電極がグリッドアレイ状に配置されたパッケージを有するグリッドアレイ型電子部品が広く使用されている。このグリッドアレイ型電子部品を実装基板に搭載した電子機器では、電子部品内で発生したノイズの実装基板内への伝搬を抑制するために、ノイズ成分が重畳する電子部品の接続用電極と接地電位にある接続用電極間にノイズ除去用のフィルタを接続することがある。
【０００３】
従来、かかるフィルタは、電子部品の外側に表出する実装基板上面に、フィルタの構成素子、例えばキャパシタを搭載して、このフィルタの構成素子と電子部品の接続用電極との間を実装基板内に設けられた配線により接続することで形成されていた。
【０００４】
しかし、通常、実装基板には多層配線基板が用いられる。このため、フィルタ構成素子と電子部品の接続用電極とを接続する配線は、多層配線と電子部品とを接続するビア及び多層配線とフィルタ構成素子とを接続するビアを含むことになる。これらのビアは、多層配線と異なり、特性インピーダンスを制御することが困難なため、ビアを含む配線ではインピーダンス整合を採ることが難しい。その結果、不要な反射を生じやすくフィルターの特性が劣化し、十分なノイズ除去効果を得ることができない。
【０００５】
かかるビアの影響を避けるため、実装基板上にバンプを介してグリットアレイ型電子部品を実装した電子機器において、バンプ間にフィルタを構成するチップ部品を実装基板上面に配置する実装方法が開発された。この方法では、ビアを介せずフィルタ構成素子と電子部品とを接続するので、ノイズを効果的に除去することができる。
【０００６】
さらに、バンプ内に回路素子を包含する電子部品も提案されている。この場合も、ビアを用いないので、ノイズを効果的に除去することができる。
【０００７】
なお、複数枚のプリント基板を井桁に交差して格子状に組み立て、縦横２枚のプリント基板の表面に配置された配線間を互いの面の交差する線で接触させて接続した格子体が知られている。この格子体は、複数のプリント基板の主面に形成された配線を互いに交差する角で接続するもので、格子体の上下面（上下の格子面）に格子体を挟むように接して設けられた接続用電極間を接続するものではない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１９７７６３号公報
【特許文献２】特表２００５／０２４９４５号公報
【特許文献３】特開２００３−１２４５９３号公報
【特許文献４】実公平０６−０４４１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように、グリッドアレイ型電子部品及びフィルタ構成素子を実装基板上に搭載し、その間をビアを介した多層配線により接続した従来の電子機器では、インピーダンス不整合が生じてフィルタ特性が劣化しノイズ除去効果が低下するという問題がある。
【００１０】
実装基板上にバンプを介してグリットアレイ型電子部品を実装し、フィルタ構成素子となるチップ部品を実装基板上面のバンプ間に配置する従来の電子機器では、バンプの間隔に整合した大きさのチップ部品を選択しなければならず、フィルタ設計の自由度が制限されるという問題がある。また、電子部品の搭載の際に、チップ部品を予め実装基板上面に載置しなければならず、搭載工程が複雑になる。
【００１１】
また、バンプ内に回路素子を包含する電子部品では、バンプが複雑になり製造が煩雑で難しい。
【００１２】
本発明は、グリッドアレイ型電子部品を実装基板上に搭載するための接続部品であって、容易に製造され、電子部品の接続用電極間をビアを介さずチップ部品で接続することができ、かつ、チップ部品の形状の選択自由度が大きな接続部品、その接続部品を用いた電子機器及びその接続部品を構成する板部材を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するための本発明は、その一観点によれば、グリッドアレイ型電子部品と実装基板との間に介在して、前記電子部品を前記実装基板上に接続するグリッドアレイ型電子部品の接続部品において、上端面に長手方向に沿って第１のピッチで第１の嵌合溝が設けられた、上下を長辺とする長方形板状の複数の横桁板と
下端面に長手方向に沿って第２のピッチで第２の嵌合溝が設けられた、上下を長辺とする長方形板状の縦桁板と、前記第２の嵌合溝に前記横桁板を嵌合させかつ前記第１の嵌合溝に前記縦桁板を嵌合させて組立てられた、板面を互いに対向させて平行に配置された複数の前記横桁板及び複数の前記縦桁板からなる格子体と、
前記第１の嵌合溝の内面を被覆し、前記第１の嵌合溝の周囲両側の前記横桁板の上下端面及び表裏板面上に延在する、前記第１の嵌合溝毎に配設された第１の導電体膜と、
前記第２の嵌合溝の内面を被覆し、前記第２の嵌合溝の周囲両側の前記縦桁板の上下端面及び表裏板面上に延在する、前記第２の嵌合溝毎に配設された第２の導電体膜と、
隣接する前記第１の導電体膜間又は隣接する前記第２の導電体膜間に搭載され、前記第１又は第２の導電体膜間を接続するチップ部品と、を有することを特徴とする接続部品として提供される。
【発明の効果】
【００１４】
本発明の接続部品では、板部品の状態で、隣接する導電体膜の間にチップ部品を予め実装することができるので製造が容易である。また、チップ部品の大きさに合わせて隣接する導電体膜間の間隔を定めることで、大きさの異なるチップ部品をも搭載可能となりチップ部品の選択度が高くなる。さらに、電子部品とチップ部品とは接続用電極を介して接続され、ビアを介在しないので優れたノイズ除去効果を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態の電子機器組立図
【図２】本発明の第１実施形態の板部材斜視図
【図３】本発明の第１実施形態の板部材４面図
【図４】本発明の第１実施形態の接続部品部分斜視図
【図５】本発明の第１実施形態の接続部品平面図
【図６】本発明の第１実施形態の接続部品側面図
【図７】本発明の第１実施形態の電子機器断面図
【図８】本発明の第１実施形態の板部材の製造工程側面図
【図９】本発明の第１実施形態のコア基板組立図（その１）
【図１０】本発明の第１実施形態のコア基板組立図（その２）
【図１１】本発明の第１実施形態の電源配線回路図
【図１２】本発明の第１実施形態の信号配線回路図
【図１３】本発明の第１実施形態の電源ノイズ除去効果を説明するための図
【図１４】従来の電子機器の電源ノイズ除去効果を説明するための図
【図１５】従来の電子機器の断面図
【図１６】本発明の第１実施形態の信号ノイズ除去効果を説明するための図
【図１７】本発明の第１実施形態のフィルタ特性を説明するための図
【発明を実施するための形態】
【００１６】
図１は本発明の第１実施形態の電子機器組立図であり、実装基板上面に本発明に係る接続部品を介してグリッドアレイ型電子部品を実装する電子機器４５の各構成要素の配置を表している。なお、図１中の電子部品４０は透視図で描かれている。
【００１７】
図１を参照して、本第１の実施形態にかかる電子機器４５は、実装基板３０上面に電子部品４０を接続部品２０を介して接続する。
【００１８】
本第１実施形態の電子機器４５では、電子部品４０として、集積回路を収容するパッケージ４１の底面に外部機器との接続用電極４２（第２の接続用電極）がグリッドアレイ状に配置されたグリッドアレイ型電子部品を用いた。後述するように、この電子部品４０の第２の接続用電極４２は、接続部品２０と導電性接着材又ははんだを介して接続することができるように、ランド電極又はパッド電極等の平面状の電極、あるいはバンプ電極等の高さが低く接続面が平坦な電極であることが好ましい。
【００１９】
実装基板３０は、例えば多層配線回路基板からなり、上面に電子部品４０の搭載領域３１が設けられている。この搭載領域３１内に、電子部品の第２の接続用電極４２に１対１に対応して設けられた第１の接続用電極３２がグリッドアレイ状に配置されている。この第１の接続用電極３２も、導電性接着材又ははんだにより接続することができるように、平面状の電極であることが好ましい。
【００２０】
接続部品２０は、横桁板１ｈ及び縦桁板１ｖを井桁状に組み立てた格子体２１からなる。即ち、細長の長方形板状の横桁板１ｈ及び縦桁板１ｖとを、それぞれ複数枚板面を対向させて平行に配置し、それら横桁板１ｈと縦桁板１ｖを互いに直交して井桁状に組み、接続部品２０を構成する格子体２１を形成する。以下、接続部品２０の詳細を説明する。
【００２１】
まず、横桁板１ｈ及び縦桁板１ｖについて説明する。
【００２２】
図２は本発明の第１実施形態の板部材斜視図、図３は本発明の第１実施形態の板部材４面図であり、横桁板１ｈ及び縦桁板１ｖとして用いられる板部材１の構造を表している。なお、図２（ａ）及び（ｂ）は、互いに上下反転した板部材１を表している。また、図３（ｂ）は側面図、図３（ｃ）は図３（ｂ）中のＡＡ’断面図、図３（ａ）は上面図及び図３（ｄ）は下面図である。
【００２３】
図２及び図３を参照して、板部材１は、帯状の長方形板状の絶縁体材料、例えば厚さ０．２ｍｍ、高さ（幅）２ｍｍ、長さ４ｃｍの樹脂板からなるコア基板１０と、その表裏の板面１０ａ、１０ｂ上に表面実装されたチップ部品１２とを有する。コア基板１０は、剛性を有する絶縁板であることが望ましく、例えばエポキシ樹脂板が用いられる。
【００２４】
コア基板１０の上端面１０ｕに、コア基板１０の長手方向に一定のピッチで嵌合溝２が複数形成されている。この嵌合溝２は、他のコア基板１０が直角に交差して嵌合可能なように、他のコア基板１０の厚さとほぼ同じ溝幅、例えば０．２ｍｍの溝幅を有し、コア基板１０の表側の板面１０ａから裏側の板面１０ｂまで板面１０ａ、１０ｂに垂直にコア基板１０を貫通して設けられる。なお、この勘合溝２が形成されるピッチは、図１を参照して、グリットアレイ型電子部品４０の第２の接続端子４２の縦又は横の配列ピッチと同一とし、例えば１．２ｍｍピッチとされる。従って、接続端子４２の縦横の配列ピッチが異な る場合は嵌合溝２のピッチが異なる２種類のコア基板を準備する。しかし、第２の接続端子４２のピッチが縦横同一の場合は、１種類のコア基板１０を準備すれば足りる。
【００２５】
コア基板１０には、嵌合溝１０の内面及びその周辺のコア基板表面を被覆する導電体膜１１が設けられる。導電体膜１１は、嵌合溝２の内面（内壁面）を被覆し、さらにその周囲両側のコア基板１０の表面１０ａ、１０ｂ、１０ｕ、１０ｄ上に延在するように形成される。なお、導電体膜１１は、嵌合溝２周辺のコア基板１０表面を所定幅で帯状に巻回するように形成される。導電体膜１１は嵌合溝２毎に設けられ、隣接する導電体膜１１（隣接する嵌合溝２に対応して設けられた導電体膜１１）は互いに離間して電気的に絶縁さ れている。
【００２６】
隣接する導電体膜１１を接続するように表面実装型のチップ部品１２が搭載される。このチップ部品１２は、ノイズ除去のためのフィルタを構成する回路素子であり、必要とされる導電体膜１１の間に接続される。従って、導電体膜１１はチップ部品１２を面実装可能でなければならず、例えははんだ付けが可能な厚さ２０μｍの無電解銅めっき膜が用いられる。なお、導電体膜１１の間であってチップ部品１２が搭載されない領域は、不搭載領域１３として残される。
【００２７】
チップ部品１２は両端に電極が形成された表面実装型のチップ部品であり、例えば長さ０．６ｍｍ、幅０．３ｍｍ及び厚さ０．３ｍｍの外形を有する。このチップ部品１２は、嵌合溝２の底より下方に、例えば勘合溝２の深さがコア基板１０の高さの１／２のときはコア基板１０の高さの１／２より下方に配置することが好ましい。これにより、横桁板ｈｈ及び縦桁板１ｖを井桁状に組み立てる際に、チップ部品１２の干渉を回避することができる。もちろん、かかる干渉が無い場合は、チップ部品１２を任意の高さに配置してよい。なお、隣接する導電体膜１１間の間隔は、少なくともその間をチップ部品１２で接続可能なまでに接近していなければならず、他方、接近し過ぎるとチップ部品１２との無用な浮遊容量が増加しフィルタ特性が劣化する。従って、導電体膜１１間の間隔は、チップ部品１２を搭載するに必要十分な距離とすることが望ましい。
【００２８】
上述した板部材１は、本第１実施形態の接続部品２０の横桁板１ｈ及び縦桁板１ｖとして用いられ，格子体２１をなす接続部品２０に組み立てられる。
【００２９】
図４は本発明の第１実施形態の接続部品部分斜視図であり、格子体に組みたてられた接続部品の構造の一部を表している。図５は本発明の第１実施形態の接続部品平面図、図６は本発明の第１実施形態の接続部品側面図である。
【００３０】
図４、図５及び図６を参照して、接続部品２０は、嵌合溝２（図２，図３を参照）を上方に向けて配置された横桁板１ｈと、嵌合溝２を下方に向けて横桁板１ｈと直交するように配置された縦桁板１ｖとを、互いに嵌合溝２を合わせて井桁状に嵌合させ、格子体２１に組み立てられて製造される。横桁板１ｈと縦桁板１ｖとは、それぞれ他方の嵌合溝２の数に合わせた枚数の板部材１を、表裏板面１ａ、１ｂが対向するように平行に配置した一群の板部材１から構成される。なお、横桁板１ｈと縦桁板１ｖとは、互いに上下を反転した板部材１から組み立てられるため、図４中に示す接続部品では、横桁板１ｈの上端面１０ｕ及び縦桁板１ｖの下端面１０ｄが共に上方に向いている。
【００３１】
この横桁板１ｈと縦桁板１ｖとをなす板部材１は、嵌合溝２の深さが板部材１の高さ（長方形の短辺の長さ）の１／２とすることが望ましい。これにより、格子体２１からなる接続部品２０の横桁板１ｈと縦桁板１ｖとの上下端の高さを揃えることができる。その結果、導電体膜１１が横桁板１ｈの上端面１０ｕ（図４中の上向きの端面）上へ延在する部分１１ａと、導電体膜１１が縦桁板１ｖの下端面１０ｄ（図４中の上向きの端面）上へ延在する部分１１ｂとが同一平面になり、横桁板１ｈと縦桁板１ｖとが交差する交差部２２の上面に平坦な十字状の電極（導電体膜１１からなる電極）が形成される。即ち、横桁板１ｈ上端面１０ｕに設けられた導電体膜１１ｂと、縦桁板１ｖ下端面１０ｄに設けられた導電体膜１１ａとが同一平面になる。このため、電子部品４０の第２の接続用電極４２がほぼ平坦な電極であっても、交差部２２上面に第２の接続用電極４２を接続した際、第２の接続用電極４２は横桁板１１ｈ及び縦桁板１ｖにそれぞれ設けられた２つの導電体膜１１の両方に確実に接続される。これは接続部品２０の下面についても同様で、実装基板３０の第１の接続用電極３２を交差部２２下面に接続する際、第１の接続用電極３２が横桁板１１ｈ及び縦桁板１ｖの両方に設けられた導電体膜１１に確実に接続される。従って、接続部品２０の上下面に接続される接続用電極４２、３２間の電気的接続は、十字に交差する板部材１の両面に形成された４枚の導電体膜１１によりなされるので、低い接続抵抗が実現される。
【００３２】
なお、嵌合溝２の内壁面は導電体膜１１で被覆され、この導電体膜１１はさらに嵌合溝２の周縁のコア基板１０上に延在している。接続部品２０では、一方の板部材１（例えば横桁板１１ｈ）の嵌合溝２に、他方の板部材１（例えば縦桁板１ｖ）が挿入され井桁状に嵌合される。従って、一方の板部材１の嵌合溝２内壁面に形成された導電体膜１１と、他方の板部材１の表裏板面１ａに形成された導電体膜１１とが接触し、その結果、両方の板部材１（横桁板１ｈ及び縦桁板１ｖ）にそれそれ形成された導電体膜１１が電気的に確実に接続される。これにより、横桁板１ｈと縦桁板１ｖとの上下端の高さが異なり、横桁板１ｈの上端面１０ｕ（図４中の上方の端面）上の導電体膜１１ｂと、縦桁板１ｖの下端面１０ｄ（図４中の上方の端面）上の導電体膜１１ａとの間に段差を生じたとしても、横桁板１ｈ及び縦桁板１ｖにそれぞれ形成された導電体膜１１間の接続が確実になされる。
【００３３】
横桁板１ｈと縦桁板１ｖとの上下端の高さが異なる場合、交差部２２の上下面で接続用電極３２、４２と接触するのは、それぞれ異なる板部材１、即ち横桁板１ｈと縦桁板１ｖとに配置されてる導電体膜１１となる場合がある。かかる場合、横桁板１ｈと縦桁板１ｖとの導電体膜１１が電気的に接続されないと、第１及び第２の接続用電極３２、４２間の電気的接続がなされない。本第１の実施形態では、嵌合溝２の内壁面を導電体膜１１で被覆するので、上述したように横桁板１ｈと縦桁板１ｖとに配置された導電体膜１１が確実に接続される。従って、横桁板１ｈと縦桁板１ｖとの上下端の高さが異なる場合でも、横桁板１ｈと縦桁板１ｖとに配置された導電体膜１１間の接触不良に起因する第１及び第２の接続用電極３２、４２間の接続不良が回避される。
【００３４】
次に、本題１実施形態の電子機器４５を、その製造工程を参照しつつ説明する。
【００３５】
図７は本発明の第１実施形態の電子機器断面図であり、接続部品２を用いて実装基板３０上に電子部品４０を搭載した構造を表している。
【００３６】
図７を参照して、接続部品２０は、実装基板３０上に導電性接着材３又ははんだを用いて仮止めされる。この仮止めは、まず実装基板３０の第１の接続用電極３２上にペースト状の導電性接着材３を載置する。ついで、接続部品２０を、その交差部２２が第１の接続用電極３２直上に位置するように位置合わせをし、その後、実装基板３０上に載置し、プレベークして固着してなされる。
【００３７】
次いで、接続部品２０の交差部２２上面にペースト状の導電性接着材３を載置し、第２の接続用電極４２が交差部２２直上に位置するように電子部品４０を位置合わせし、電子部品４０を接続部品２０上に載置する。次いで、ベークして導電性接着材３を熱硬化させ、実装基板３０、接続部品２０及び電子部品４０を導電性接着材３を介して固定する。
【００３８】
さらに、絶縁性の封止材４を電子部品４０の外周を取り巻くように実装基板３０上に土手状に形成してベークして硬化させ、実装基板３０と電子部品４０との隙間を封止する。なお、封止材４と導電性接着材３の硬化を同時に行ってもよい。また、封止する必要がない場合は封止材を用いなくてもよい。上記工程を経て、本第１実施形態の電子機器４５は製造される。
【００３９】
上記工程において、導電性接着材に代えて、はんだ材料を用いることもできる。この場合、チップ部品を搭載する工程に用いるはんだ材料よりも融点が低いはんだ材料を、実装基板と接続部品を接続するために、及び、接続部品と電子部品を接続するために用いることが好ましい。これにより、前工程で搭載されたチップ部品が脱落することなく、その後になされる接続部品と実装基板及び電子部品とのはんだ接続がなされる。
【００４０】
以下、上述した板部材１の製造工程を説明する。
【００４１】
図８は本発明の第１実施形態の板部材の製造工程側面図であり、板部材１の製造工程を表している。図９は本発明の第１実施形態のコア基板組立図（その１）、図１０は本発明の第１実施形態のコア基板組立図（その２）であり、それぞれ組立ての前後のコア基板１０を表している。
【００４２】
図８（ａ）を参照して、板部材１の製造では、まずコア基板１０の基材となる樹脂テープ１０Ａを準備し、ついで、樹脂テープ１０Ａの全面にネガ型レジスト１５を塗布する。この樹脂テープ１０Ａの幅（高さ）及び厚さはコア基板１０の幅及び厚さと同じであり、例えば幅２ｍｍ、厚さ０．２ｍｍとする。
【００４３】
ついで、図８（ｂ）を参照して、樹脂テープ１０Ａの上端面に、電子部品４０の第２の接続用電極４２のピッチ間隔と同じピッチで嵌合溝２を形成する。この嵌合溝２は、複数の樹脂テープ１０Ａをその板面を合わせて積層し、積層体の上端面側から板面に垂直方向に溝切りすることで形成することができる。もちろん他の方法、例えは型抜きにより成形してもよい。
【００４４】
図９は本発明の第１実施形態のコア基板組立図（その１）、図１０は本発明の第１実施形態のコア基板組立図（その２）であり、それぞれ井桁状に組み立てた前後のコア基板１０を表している。
【００４５】
図９及び図１０を参照して、勘合溝２が形成された 2枚のコア基板１０は、一方を上下反転させて他方に直交させ、互いの勘合溝２を合わせて井桁状に勘合させることができる。従って、同一のコア基板１０を多数枚井桁に勘合させて、格子体に組み立てることができる。なお、図９及び図１０のコア基板１０は、図８（ｂ）に示すコア基板１０からレジスト１５を除去したものを表している。
【００４６】
ついで、図８（ｃ）を参照して、レジスト１５を露光、現像して、導電体膜形成領域１１ｒのレジストを除去し、導電体膜不形成領域１１ｉにのみレジスト１５を残す。この露光は、例えば、予定する導電体膜不形成領域１１ｉの幅（コア基板１０の長手方向の幅）を有する平行光ビームをコア基板１０の長手方向に垂直に照射し、コア基板１０を長手方向回りに９０°ずつ回転しながら露光することでなされる。あるいは、マスクを用いて、コア基板１０の上下端面１０ｕ、１０ｄを露光し、その後、コア基板１０の表裏板面１０ａ、１０ｂを露光してもよい。本第１実施形態では、ネガ型レジスト１５を用いたので、露光領域（即ち、導電体膜不形成領域１１ｉ）は勘合溝２が形成されていない平坦面となる。このため、露光領域内に段差がなく、容易に精密な露光、現像がなされる。もちろん、露光、現像に限らず、導電体膜不形成領域１１ｉにレジストを形成する他の方法、例えば印刷法を用いることもできる。
【００４７】
次いで、図８（ｄ）を参照して、無電解めっきを用いて、レジスト１５が形成されずコア基板１０の表面が表出している導電体膜形成領域１１ｒに、良導電性の金属、例えばＣｕからなる導電体膜１１を形成する。その後、レジスト１５を除去して、導電体膜１１が形成されたコア基板１０からなる板部材１が製造される。
【００４８】
次いで、図８（ｅ）を参照して、両端に電極１２ａを有する表面実装型のチップ部品１２を、導電体膜不形成領域１１ｉを跨ぎその両側の導電体膜形成領域１１ｒに形成された導電体膜１１間を接続するように搭載する。以上の工程を経て、チップ部品１２が搭載された板部材１が製造される。
【００４９】
上記チップ部品１２は、例えばリフローにより搭載することができる。また、既述したように、チップ部品１２は、勘合溝２より下端面１０ｄ側に設けることが好ましい。
【００５０】
このチップ部品１２は後述するノイズフィルタの回路素子であり、必要とされる導電体膜１１端にのみ搭載される。従って、導電体膜１１間のうちチップ部品１２が不必要とされる領域（不搭載領域１３）には、チップ部品１２は搭載されない。
【００５１】
上述の工程により製造される板部材１ｈは、図４に示すように井桁に組まれ、格子体２１からなる接続部品２０に組み立てられる。この本第１実施形態の接続部品２０は、１種類の板部品１から組み立てられるので、製造、組み立てが容易である。なお、電子部品４０の第２の接続用電極４２のピッチが縦横で異なる場合は、勘合溝２がそれぞれのピッチで形成された２種類の板部材１を用いて、接続部品２０を組み立てることができる。
【００５２】
再び図５及び図６を参照して、本第１実施形態の接続部品２０は、電子部品４０へ高電位電源Ｖｄを供給する接続用電極４２と、電子部品４０へ接地電位電源Ｖｇを供給する接続用電極４２とが、アレイ状に、例えば１１行×４１列のアレイ状に設けられている。この高電位電源Ｖｄを供給する接続用電極４２と接地電位電源Ｖｇを供給する接続用電極４２は、互いに面心位置に位置するように配置されている。従って、これらの接続用電極４２の終演部分をを除き、高電位電源Ｖｄの上下左右には接地電位電源Ｖｇが配置され、接地電位電源Ｖｇの上下左右には高電位電源Ｖｄが配置される。そして、高電位電源Ｖｄが接続する交差部２２（図５中に交差部Ｖｄとして示した。）を被覆する導電体膜１１と、接地電位電源Ｖｇが接続する交差部２２（図５中に交差部Ｖｇとして示した。）を被覆する導電体膜１１との間は、コンデンサ素子であるチップ部品１２を介して接続されている。
【００５３】
例えば、Ａ行×Ｂ列の１１行×４１列のアレイ状に配置された電源Ｖｄ、Ｖｇの接続用端子４２が接続する交差部２２の間には、これらの上下左右に隣接する交差部２２間をコア基板１０で結ぶＡ( Ｂ- １)+Ｂ( Ａ- １) 箇所、即ち、２ＡＢ-(Ａ+ Ｂ) 箇所の領域が存在する。チップ部品１２は、この領域のコア基板１２の表裏板面に１個ずつ搭載される。従って、例えば１０行×３０列のＶｄ、Ｖｇアレイを設ければ、１１２０個のチップ部品１２が電源Ｖｄ、Ｖｇ間に接続される。従来技術のように回路基板表面にチップ部品１２を搭載する場合と比較して、小面積内に非常に多くのチップ部品を搭載することができる。
【００５４】
図１１は本発明の第１実施形態の電源配線回路図であり、第１実施形態の接続部品２０により電源Ｖｄ、Ｖｇに接続されるフィルタの回路を表している。
【００５５】
図１１を参照して、本第１実施形態の接続部品２０では、一つの高電位電源Ｖｄが、その上下左右に隣接する４個の接地電位Ｖｇとの間にコンデンサ（チップ部品１２’）を介して接地される。これにより、高電位電源Ｖｄと接地電位Ｖｇとはコンデンサにより網目状に接続されるため、高電位電源Ｖｄに重畳する高周波ノイズに対して有効な接地効果が得られる。なお、図１１及び図１２中のチップ部品１２’は、図４〜６中を参照して、コア基板１の表裏板面１０ａ、１０ｂに対向して搭載され、並列に接続される２個のチップ部品１２を表している。
【００５６】
他方、電子部品４０へ信号Ｓ１を入出力するための接続用端子４２に接続される交差部２２（図５中に交差部Ｓ１として示した。）は、接地電位Ｖｇ（接地電位電源Ｖｇと同じ電位）にある接続用端子４２に接続される交差部２２（図５中に交差部ｇとして示した。）が左右上下に隣接して配置される。そして、交差部Ｓ１に設けられた導電体膜１１とそれに隣接する交差部ｇに設けられた導電体膜１１との間に、コンデンサであるチップ部品１２’が接続される。
【００５７】
図１２は本発明の第１実施形態の信号配線回路図であり、第１実施形態の接続部品２０により交差部Ｓ１に形成されるフィルタ回路を表している。
【００５８】
図１２を参照して、信号の入出力がなされる交差部Ｓ１は、４個のコンデンサ（チップ 部品１２’）を介して、左右上下に隣接する接地電位Ｖｇに接続する４個の交差部ｇに接地される。このように、信号が伝達する交差部Ｓ１は、放射状に４点接地されるので、寄生インピーダンスの小さな効果的な高周波接地が実現される。従って、設計特性を精密に実現するフィルターが容易に形成される。
【００５９】
上述の交差部Ｓ１は、上下左右に配置された４個の交差部ｇに接地される。信号配線に接続されるフィルタ回路は、これに限らず、図４中の交差部Ｓ２を参照して、信号が伝達される交差部Ｓ２と、接地電位に接続される交差部ｇとを互いに面心位置に配置し、交差部Ｓ２と交差部ｇとをコンデンサ（チップ部品１２’）により接続してフィルタを構成することもできる。この場合、接地電位にある交差部ｇは全体として網目構造ａ有する高周波に対して低インピーダンスの接地体を形成するので、優れたフィルタ特性が実現される。
【００６０】
以下、本第１実施形態の接続部品２０を用いて製造された電子機器４５のノイズ除去特性を説明する。
【００６１】
図１３は本発明の第１実施形態の電源ノイズ除去効果を説明するための図、図１４は従来の電子機器６０の電源ノイズ除去効果を説明するための図であり、電子部品４０の電源Ｖｄ配線に重畳して接続部品２０にパルス状ノイズが入力されたとき、接続部品２０から実装基板３０へ出力されるノイズのシミュレート結果を表している。なお、図１５は従来の電子機器の断面図であり、図１４のシミュレート対象とされた従来の電子機器６０を表している。
【００６２】
初めに、本第１実施形態の接続部品２０を用いて製造された電子機器４５、即ち、実装基板３０上に接続部品２０を介して電子部品４０が接続された電子機器４５について、電源Ｖｄ配線のノイズ特性をシミュレートした。
【００６３】
電源Ｖｄ配線のノイズ特性のシミュレートでは、ノイズが電子部品４０内で電源Ｖｄに重畳して発生したと仮定し、接続部品２０の上端（電子部品４０の接続用電極４２）に発生したノイズ成分が、接続部品２０の下端（実装基板３０の接続用電極３２）に伝搬するときの出力波形を算出した。このとき、接続部品２０には容量１００ｎＦのキャパシタが１０００個アレイ状に配置されており、接続部品２０は、これらのキャパシタが高電位電源Ｖｄ及び接地電源Ｖｇの間に網目状に接続されて構成されるローパスフィルタ回路として機能するとした。
【００６４】
他方、比較のために、図１５を参照して、実装基板３０上にバンプ６２を介して電子部品４０を搭載した従来の電子機器６０についても同様のシミュレーションを行った。この従来の電子機器６０として、接続部品２０と同一特性のフィルタ素子６１（１０００個のチップ部品１２を網目状に接続した回路）を、電子部品４０の外側に表出する実装基板３０上に搭載し、バンプ６２とフィルタ素子６１とを、ビア６３、多層配線６４、ビア６３を経由して接続した電子機器６０を用いた。なお、電子部品４０とフィルタ素子６１は、電源配線層（高電位電源Ｖｄ及び接地電位電源電源Ｖｇを供給する配線）である多層配線６４に、それぞれ複数本のビア６３で接続されているとし、ビア６３は２００ｐＨのインダクタンスを有するとした。
【００６５】
図１３中のパルス５０を参照して、１Ｖの直流電源電位が供給される高電位電源Ｖｄに、振幅０．５Ｖ、立ち上がり立ち下がり時間がそれぞれ１００ｐ秒のノイズとなるスパイク状のパルス５０が入力された場合、図１３中のパルス５１を参照して、接続部品２０の下端（実装基板３０の接続用電極３２）に出力されるパルス５１は、０．０５Ｖ以下と入力パルス５０の１／１０以下の振幅にまで減衰した。
【００６６】
これに対して、従来の電子機器６０では、図１４中のパルス５０を参照して、電子部品４０から振幅０．５Ｖ、立ち上がり立ち下がり時間がそれぞれ１００ｐ秒のスパイクノイズ（パルス５０）が入力されると、図１４中のパルス５１を参照して、実装基板３０には振幅０．４Ｖと入力パルス５０の１／２．５の振幅のパルス５１が出力される。
【００６７】
上述の図１３と図１４に示すシミュレーション結果を比較すると、本発明の接続部品２０は電源ノイズを１／１０に減衰するフィルタ特性を有し、同一フィルタ素子（キャパシタ素子）を搭載する従来の電子機器６０の１／２．５の減衰量と較べると、４倍以上のノイズの減衰特性の向上が認められる。
【００６８】
次に、本第１実施形態の接続部品２０を用いて製造された電子機器４５、即ち、実装基板３０上に接続部品２０を介して電子部品４０が接続された電子機器４５について、信号Ｓ１配線のノイズ特性をシミュレートした。
【００６９】
信号Ｓ１配線のノイズ特性のシミュレートでは、電子部品４０内で発生したノイズが信号Ｓ１に重畳して接続部品２０の上端（電子部品４０の接続用電極４２）に入力されたと仮定し、接続部品２０の下端（実装基板３０の接続用電極３２）に伝搬するノイズの出力波形を算出した。このとき、接続部品２０は、図１２に示した４個のチップ部品１２’（容量１００ｐＦのコンデンサからなるチップ部品１２を２個並列接続して構成されるコンデンサ）が信号Ｓ１の上下左右に配置された接地電源ｇとの間に放射状に接続されてローパスフィルタ回路として機能するとした。
【００７０】
図１６は本発明の第１実施形態の信号ノイズ除去効果を説明するための図であり、入力信号にノイズを重畳したときの、出力信号波形のシミュレート結果を表してしている。
【００７１】
図１６を参照して、電子部品４０の信号出力用の接続用電極４２から入力された入力信号５５は、接続部品２０の上端から下端まで導電体膜１１を経由して伝搬し、出力信号５６として実装基板３０の接続用電極３２に出力される。
【００７２】
ノイズ５７が重畳されていない２ｎ秒以前の時間では、振幅１Ｖの台形パルスの入力信号パルス５５に対して、出力パルス５６はやや遅れて立ち上がり及び立ち下がる。一方、この入力信号パルス５５に立ち上がり及び立ち下がり時間が２０ｐ秒の振幅０．５Ｖ、周期６３ｐ秒のスパイクノイズ５７を重畳した２ｎ秒〜８ｎ秒の時間帯では、出力パルス５６に、ノイズ５７の平均電位近傍のバイアス電位が付加される。しかし、このバイアス電位の付加を除き、出力パルス５６の波形は、ノイズ５７の重畳の有無に係わらずほぼ同一となった。言い換えれば、かかるスパイクノイズ５７が重畳しても出力パルス信号５６の波形の崩れが少ない。従って，本実施形態の接続部品２０を用いることで、優れたノイズ耐性を有する電子機器４５が実現される。
【００７３】
図１７は本発明の第１実施形態のフィルタ特性を説明するための図であり、信号Ｓ１に対する接続部品２０のフィルタ特性のシミュレート結果である。図１７中の曲線５４は、図１２に示す上述した接続部品２０の上下端間の信号Ｓ１の減衰量を表している。
【００７４】
図１７の曲線５４を参照して、接続部品２０は、信号Ｓ１に対して遮断周波数ｆｃが２ＧＨｚのローパスフィルタとして機能している。電子部品と実装基板とをバンプで接続する従来の電子機器６０では、フィルタ素子を構成するチップ部品をバンプ間にバンプに直接接続して搭載するか、又は、実装基板内に形成されたフィルタ素子にビアを介して接続していた。
【００７５】
しかし、チップ部品をバンプに直接接続するのでは、チップ部品の形状とバンプ配列とを一致させねばならず、設計が制約されてしまう。このため、設計変更の際に、所望のフィルタ特性を実現することが難しくなる場合が生ずる。また、ビアを介してフィルタ素子に接続するのでは、ビアのインピーダンス整合が難しく、フィルタ特性が劣化してしまう。
【００７６】
本第１実施形態の接続部品２０では、チップ部品１２の形状に合わせて導電体膜１１の間隔を設計することで、多様な形状のチップ部品を搭載することができる。従って、フィルタの設計が容易である。また、第２の接続用電極４２の配列の変更、あるいはフィルタの設計変更がなされても、板部材１に搭載するチップ部品１２の種類、配置を変更するだけで容易に対応することができる。
【００７７】
また、板部材１を接続部品２０に組み立てる前に、チップ部品１２を板状の板部材１の板面に搭載することができるので、接続部品２０を容易に製造することができる。
【産業上の利用可能性】
【００７８】
本発明の接続部品を、集積回路を収容するグリッドアレイ型電子部品と実装基板との接続部材として用いることで、優れたノイズ耐性を有する電子機器が提供される。
【符号の説明】
【００７９】
１ 板部材
１ｈ、１ｈ−１〜１ｈ−ｎ 横桁板
１ｖ、１ｖ−１〜１ｖ−ｍ 縦桁板
２ 嵌合溝
３ 接着材
４ 封止材
１０ コア基板
１０Ａ 樹脂テープ
１０ａ、１０ｂ 板面
１０ｕ 上端面
１０ｄ 下端面
１１、１１ａ〜１１ｄ 導電体膜
１１ｉ 導電体膜不形成領域（間隙部）
１１ｒ 導電体膜形成領域
１２、１２’ チップ部品
１２ａ 電極
１３ 不搭載領域
１５ レジスト
２０ 接続部品
２１ 格子体
２２ 交差部
３０ 実装基板
３１ 搭載領域
３２ 接続用電極（第１の接続用電極）
４０ 電子部品
４１ パッケージ
４２ 接続用電極（第２の接続用電極）
４５ 電子機器
６０ 従来の電子機器
６１ フィルタ素子
６２ バンプ
６３ ビア
６４ 多層配線
【特許請求の範囲】
【請求項１】
グリッドアレイ型電子部品と実装基板との間に介在して、前記電子部品を前記実装基板上に接続するグリッドアレイ型電子部品の接続部品において、
上端面に長手方向に沿って第１のピッチで第１の嵌合溝が設けられた、上下を長辺とする長方形板状の複数の横桁板と
下端面に長手方向に沿って第２のピッチで第２の嵌合溝が設けられた、上下を長辺とする長方形板状の縦桁板と、
前記第１の嵌合溝の内面を被覆し、前記第１の嵌合溝の周囲両側の前記横桁板の上下端面及び表裏板面上に延在する、前記第１の嵌合溝毎に配設された第１の導電体膜と、
前記第２の嵌合溝の内面を被覆し、前記第２の嵌合溝の周囲両側の前記縦桁板の上下端面及び表裏板面上に延在する、前記第２の嵌合溝毎に配設された第２の導電体膜と、
隣接する前記第１の導電体膜間又は隣接する前記第２の導電体膜間に搭載され、前記第１又は第２の導電体膜間を接続するチップ部品と、を有し、
板面を互いに対向させて平行に配置された複数の前記横桁板及び複数の前記縦桁板からなり、前記第２の嵌合溝に前記横桁板を嵌合させかつ前記第１の嵌合溝に前記縦桁板を嵌合させて格子体に組立てられたことを特徴とする接続部品。
【請求項２】
前記チップ部品が、ノイズフィルターの構成素子であることを特徴とする請求項１記載の接続部品。
【請求項３】
上面に第１の接続用電極がグリッドアレイ状に配置された前記実装基板と、
前記実装基板上に、前記横桁板と前記縦桁板との交差部を前記第１の接続用電極面に合わせて載設された請求項１又は２記載の接続部品と、
前記接続部品上に、底面にグリッドアレイ状に配置された第２の接続用電極面を前記交差部に合わせて載設された前記電子部品と、
前記交差部と前記第１及び第２の接続用電極とをそれぞれ電気的に接続して固定する導電性接着材又ははんだと、
を有することを特徴とする電子機器。
【請求項４】
上下を長辺とする長方形板状の絶縁材料からなるコア基板と
前記コア基板の上端面に前記コア基板の長手方向に沿って所定ピッチで設けられ、他の前記コア基板と嵌合して前記コア基板と前記他のコア基板とを格子体に組立て可能に形成された複数の嵌合溝と、
前記嵌合溝の内面を被覆し、前記嵌合溝の周囲両側の前記コア基板の上下端面及び表裏板面上に延在する、前記嵌合溝毎に配設された導電体膜と、を有し、
前記導電体膜は、隣接する前記導電体膜間をチップ部品で接続可能に形成されている板部材。
【請求項５】
隣接する前記導電体膜間を接続してチップ部品が搭載されたことを特徴とする請求項４記載の板部材。
【請求項１】
グリッドアレイ型電子部品と実装基板との間に介在して、前記電子部品を前記実装基板上に接続するグリッドアレイ型電子部品の接続部品において、
上端面に長手方向に沿って第１のピッチで第１の嵌合溝が設けられた、上下を長辺とする長方形板状の複数の横桁板と
下端面に長手方向に沿って第２のピッチで第２の嵌合溝が設けられた、上下を長辺とする長方形板状の縦桁板と、
前記第１の嵌合溝の内面を被覆し、前記第１の嵌合溝の周囲両側の前記横桁板の上下端面及び表裏板面上に延在する、前記第１の嵌合溝毎に配設された第１の導電体膜と、
前記第２の嵌合溝の内面を被覆し、前記第２の嵌合溝の周囲両側の前記縦桁板の上下端面及び表裏板面上に延在する、前記第２の嵌合溝毎に配設された第２の導電体膜と、
隣接する前記第１の導電体膜間又は隣接する前記第２の導電体膜間に搭載され、前記第１又は第２の導電体膜間を接続するチップ部品と、を有し、
板面を互いに対向させて平行に配置された複数の前記横桁板及び複数の前記縦桁板からなり、前記第２の嵌合溝に前記横桁板を嵌合させかつ前記第１の嵌合溝に前記縦桁板を嵌合させて格子体に組立てられたことを特徴とする接続部品。
【請求項２】
前記チップ部品が、ノイズフィルターの構成素子であることを特徴とする請求項１記載の接続部品。
【請求項３】
上面に第１の接続用電極がグリッドアレイ状に配置された前記実装基板と、
前記実装基板上に、前記横桁板と前記縦桁板との交差部を前記第１の接続用電極面に合わせて載設された請求項１又は２記載の接続部品と、
前記接続部品上に、底面にグリッドアレイ状に配置された第２の接続用電極面を前記交差部に合わせて載設された前記電子部品と、
前記交差部と前記第１及び第２の接続用電極とをそれぞれ電気的に接続して固定する導電性接着材又ははんだと、
を有することを特徴とする電子機器。
【請求項４】
上下を長辺とする長方形板状の絶縁材料からなるコア基板と
前記コア基板の上端面に前記コア基板の長手方向に沿って所定ピッチで設けられ、他の前記コア基板と嵌合して前記コア基板と前記他のコア基板とを格子体に組立て可能に形成された複数の嵌合溝と、
前記嵌合溝の内面を被覆し、前記嵌合溝の周囲両側の前記コア基板の上下端面及び表裏板面上に延在する、前記嵌合溝毎に配設された導電体膜と、を有し、
前記導電体膜は、隣接する前記導電体膜間をチップ部品で接続可能に形成されている板部材。
【請求項５】
隣接する前記導電体膜間を接続してチップ部品が搭載されたことを特徴とする請求項４記載の板部材。
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−９２７９（Ｐ２０１２−９２７９Ａ）
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願番号】特願２０１０−１４４２９３（Ｐ２０１０−１４４２９３）
【出願日】平成２２年６月２４日（２０１０．６．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願日】平成２２年６月２４日（２０１０．６．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]