有機EL素子の駆動回路
【課題】有機EL素子の駆動回路において、グランド配線抵抗によるグランド電位の変動を抑えることで、画像品質の低下を防ぐこと。
【解決手段】隣接する2つの出力段で共通のグランドライン90をそれぞれレイアウトする。次にレイアウトしたグランドラインにおいて隣接する2つのラインを別のグランドライン91でそれぞれ接続する。同様の作業を繰り返し行い、最終的にグランド端子41,42まで、各出力段のグランド部位を接続する。
【解決手段】隣接する2つの出力段で共通のグランドライン90をそれぞれレイアウトする。次にレイアウトしたグランドラインにおいて隣接する2つのラインを別のグランドライン91でそれぞれ接続する。同様の作業を繰り返し行い、最終的にグランド端子41,42まで、各出力段のグランド部位を接続する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は有機EL(エレクトロ・ルミネッセンス=電界発光)素子の駆動回路に関する。詳細には本発明は、電流出力型駆動回路である、例えば、マトリクス状に配列された有機EL素子からなる表示装置の駆動回路におけるグランド配線レイアウトに関するものである。
【背景技術】
【0002】
図1に従来技術の全体回路構成を示す。
有機EL素子をマトリクス状に配列した有機ELパネル10は、データ線駆動回路(カラムドライバ)11と走査線駆動回路(ロードライバ)12により駆動される。走査線駆動回路12は、行方向に配列した一連の素子群を列方向に順次走査し、データ線駆動回路11により、走査線駆動回路12により走査されて選択されている行の素子群に駆動電流を選択的に供給して、有機EL素子を選択的に発光駆動している。データ線駆動回路11は、データ線と同等もしくはデータ線より多数の定電流源で構成されており、各定電流源はカレントミラー回路で構成されている。コントロール回路13からの制御信号により、電流変調や出力パルス幅変調等の変調を行い、有機ELパネル10の階調表示を行っている。
【0003】
図2に従来技術のデータ線駆動回路のブロック図を示す。
データ線駆動回路11は、各種制御信号を生成する制御信号生成部20、RGBごとの基準電流を生成する基準電流生成部21、nビットのシフトレジスタ22およびnチヤンネルの出力段23で構成されている。
【0004】
図3に出力段の一部の回路構成を示す。
実際は、基準電流生成回路21がRGB各色ごとに配置されるが、図3では省略し1色分のみを示している。RGB各色ごとに基準電流生成部21により生成された基準電流を、トランジスタM0とトランジスタM1〜Mnからなるカレントミラー回路によってnチャンネルの出力段23に折り返し、さらに出力PMOSトランジスタで構成したカレントミラー回路より出力する。
【0005】
図3に示した回路構成をチップ上に配置する従来のレイアウト例を図4に示す。
図4に示したように、基準電流生成回路21を含む出力段23のグランドライン40は全出力チャネルで共通である。グランド端子であるグランドパッド41,42は、出力パッドピッチの不均一を無くすためにチップの図中左右に配置される。
【0006】
したがって、図5に示す様に、出力段23に流れる電流Iref1,Iref2,…,Iref(N)のグランド電流は、左側のブロックは左側のグランドパッド41ヘ、右側のブロックは右側のグランドパッド42へ流れる。
【0007】
また、大画面の有機ELパネルにおいては有機ELドライバは1チップあたりの出力端子数が多く、今後さらなる大画面化に伴って狭ピッチ・多出力化の傾向が進むことから、グランドラインがより長くなり、グランドラインの配線抵抗が無視できなくなることが予測される。
【発明の開示】
【発明が解決しようとする課題】
【0008】
グランドラインの配線抵抗が無視できない状況になると、図5に示したように、参照符号Rで示した各配線抵抗の電圧降下Vdropによる影響が大きくなる。図5から分かるように、グランド端子に近くなるほど電流Irefが集中するため、グランド端子の近くほど配線抵抗による電圧降下が大きくなる。
【0009】
したがって、グランド電位のチップ内分布は、図6に示したように上に凸の放物線(図中実線で示したライン)となる。従来技術では、基準電流Irefをカレントミラー回路で各出力段23に折り返している(図5中のNodeA)。具体的には、ダイオード接続されたNMOSトランジスタM0に基準電流Irefを流すことによって決まるトランジスタM0のVgs(=NodeAにおける基準電圧)をNMOSトランジスタM1〜Mnの各ゲートに入力し、基準電流Irefと同等の出力電流(Iref1〜Iref(N))を各出力段23に折り返している。
【0010】
ここで、チップ内のGND電位が図6に示したような分布を持ってしまうと、各出力段23においてNMOSトランジスタM1〜Mnの各Vgs(Vref−Vgnd)が基準電流生成部21におけるNMOSトランジスタM0のVgsと異なり、また各出力段23においてNMOSトランジスタM1〜Mnのグランド電位が異なることで各Vgsも異なるため、基準電流生成部21で作られた基準電流Irefが各出力段23に正確に折り返されなくなってしまう。
【0011】
したがって、実際の出力電流の分布は図7に示すような形状となってしまい、これにより画像の品質を著しく低下させる。
【0012】
本発明の目的は、出力段におけるグランド電位が一定となるようなグランド配線レイアウトを備えることでこのような課題を解決する有機EL素子の駆動回路を提供することである。
【課題を解決するための手段】
【0013】
上記目的を達成するために提供される本発明は、マトリクス状に配置された複数の有機EL素子の各列を一定の周期で走査するための複数の走査線と、該走査線と交わる向きに配列される複数のデータ線と、該データ線に夫々が接続される複数の駆動源を有し、基準電源にしたがった該駆動源からの駆動電流を、該データ線を通じて前記有機EL素子の走査されている列に供給するデータ線駆動手段とを有する有機EL素子の駆動回路において、前記駆動電流が流れたときの前記複数の駆動源の各出力段のグランド電位が一定になるように、該出力段から前記基準電源への各グランド配線の抵抗値が一定とされたグランド配線レイアウトを有する。
【0014】
上記の本発明回路において、前記有機EL素子はモノクロ用であり、前記グランド配線レイアウトは、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されていて良い。
【0015】
また上記の本発明回路において、前記有機EL素子はカラー用であってR素子,G素子,およびB素子から構成され、前記グランド配線レイアウトは、該各色用素子を一つのグループとし、該グループについて、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者(グループ)部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されていて良い。
【発明の効果】
【0016】
本発明によれば、出力段から基準電源への各グランド配線の抵抗値が一定とされたグランド配線レイアウトを有することで、グランド配線抵抗によるグランド電位の変動を抑えることが可能となるため、結果として一様な出力電流分布を得ることができ、画像品質を低下させることがない。
【発明を実施するための最良の形態】
【0017】
(実施形態1)
図8は本発明に係る有機EL素子の駆動回路の実施形態1の要部回路を示す。有機EL素子はモノクロ用であり、図8において、トランジスタM1,M2,…,M(n)は基準電流生成部21のトランジスタM0とによりカレントミラー回路を成すもので、配線抵抗R,R’,R’’は、データ線駆動回路11のnチャンネル出力段23のグランド配線の等価抵抗を示す。
【0018】
グランド配線は、各トランジスタM1〜Mnに流れる基準電流Iref1〜Iref2が、全て同じ値のグランド配線等価抵抗を介してグランド41,42ヘ流れるように配置する。これによって、配線抵抗による電圧降下量が出力段の全チャンネルにおいて等しくなるため、Iref1,Iref2,…,Iref(n)流れたときのトランジスタM1〜Mnのグランド電位が一定となって図5に示したような不均一なグランド電位分布が改善され、出力段の全チャンネルにおいて均一な分布が得られる。したがって、各トランジスタM1〜MnのVgsも均一となるため、結果的に出力電流分布を均一にすることができる。
【0019】
図9は本実施形態において実際にレイアウトしたグランド配線の例を示す。
図9において、出力段1はトランジスタM1を含む出力段回路、出力段2はトランジスタM2を含む出力段回路、…、出力段nはトランジスタM(n)を含む出力段回路である。
【0020】
図9に示すように、隣接する2つの出力段で共通のグランドライン90をそれぞれレイアウトする。次にレイアウトしたグランドラインにおいて隣接する2つのラインを別のグランドライン91でそれぞれ接続する。同様の作業を繰り返し行い、最終的にグランド端子41,42まで、各出力段のグランド部位を接続する。
【0021】
図示した通り、グランド配線レイアウトはトーナメント表状となっており、各出力段のグランド部位がトーナメント表におけるトーナメント参加者部位に該当する。各出力段のグランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において複数のグランド配線が一つにまとめられている。複数のグランド配線の同一回戦部分における配線抵抗が等しくかつ2分割された部位において次戦のグランド配線に接続され、優勝決定に該当する部位と基準電源となる基準電流生成部21ののグランド部位41,42とは別のグランド配線80によって接続される。
【0022】
(実施形態2)
図10は本発明に係る有機EL素子の駆動回路の実施形態2の要部回路を示す。有機EL素子はカラー用であり、R素子,G素子,およびB素子から構成される。図10および以下の図11において各色の要素ごとに参照符号R,G,およびBを付し、他は実施形態1と同様に標記した。
【0023】
カラー表示を行う場合、出力段は通常RGBRGB…の配列となる。R,G,Bにおいて、それぞれの発光効率が異なる場合は駆動電流がR,G,Bで異なるため、実施形態1と同様の構成ではペアごとに流れる電流にアンバランスが生じ、結果的に電圧降下量の均一性が崩れ、出力電流の均一性も悪化し、画像品質を悪化させてしまう。
【0024】
そこで本実施形態では、隣接するR出力段、G出力段、B出力段を、図10に示したように1つのグループとして扱うことでグループ間の電流アンバランスを無くすことができることから、電圧降下量の均一性を確保することが可能となる。したがって、カラー用の有機EL素子の駆動回路にあっても出力電流分布を均一にすることが可能となる。
【0025】
図11は本実施形態において実際にレイアウトしたグランド配線の例を示す。
図11において、出力段1はトランジスタRM1を含む出力段回路、出力段2はトランジスタGM1を含む出力段回路、出力段3はトランジスタBM1を含む出力段回路、出力段4はトランジスタRM2を含む出力段回路、出力段5はトランジスタGM2を含む出力段回路、出力段6はトランジスタBM2を含む出力段回路、…、出力段(n−2)はトランジスタRM(n)を含む出力段回路、出力段(n−1)はトランジスタGM(n)を含む出力段回路、出力段nはトランジスタBM(n)を含む出力段回路である。
【0026】
本実施形態においては、図11に示すように、隣接する3つの(R,G,B出力段)出力段に共通のグランドラインをそれぞれレイアウトする。次にレイアウトしたグランドラインにおいて隣接する2つのラインを別のグランドライン110でそれぞれ接続する。同様の作業を繰り返し行い、最終的にグランド端子41,42まで、各出力段のグランド部位を接続する。
【図面の簡単な説明】
【0027】
【図1】従来の有機EL表示パネルの全体構成の一例を概略的に示すブロック図である。
【図2】従来の有機EL表示パネルのデータ線駆動回路のブロック図である。
【図3】従来の有機EL表示パネルのデータ線駆動回路の出力段の一部を示す回路図である。
【図4】図3に示した回路構成をチップ上に配置する従来のレイアウト例を示す図である。
【図5】従来のレイアウト例における出力電流分布および電圧降下分布を示す図である。
【図6】従来のレイアウト例におけるグランド電位分布を示す図である。
【図7】従来のレイアウト例における出力電流分布のイメージを示す図である。
【図8】本発明に係る有機EL素子の駆動回路の実施形態1の要部を示す回路図である。
【図9】本発明の実施形態1において実際にレイアウトしたグランド配線の例を示す図である。
【図10】本発明に係る有機EL素子の駆動回路の実施形態2の要部を示す回路図である。
【図11】本発明の実施形態2において実際にレイアウトしたグランド配線の例を示す図である。
【符号の説明】
【0028】
10 有機ELパネル
11 データ線駆動回路(カラムドライバ)
12 走査線駆動回路(ロードライバ)
13 コントロール回路
20 制御信号生成部
21 基準電流生成部
22 nビットのシフトレジスタ
23 nチヤンネルの出力段
41,42 基準電流生成部のグランド
90,91,110,111 グランド配線
R,R’,R’’ グランド配線の等価抵抗
【技術分野】
【0001】
本発明は有機EL(エレクトロ・ルミネッセンス=電界発光)素子の駆動回路に関する。詳細には本発明は、電流出力型駆動回路である、例えば、マトリクス状に配列された有機EL素子からなる表示装置の駆動回路におけるグランド配線レイアウトに関するものである。
【背景技術】
【0002】
図1に従来技術の全体回路構成を示す。
有機EL素子をマトリクス状に配列した有機ELパネル10は、データ線駆動回路(カラムドライバ)11と走査線駆動回路(ロードライバ)12により駆動される。走査線駆動回路12は、行方向に配列した一連の素子群を列方向に順次走査し、データ線駆動回路11により、走査線駆動回路12により走査されて選択されている行の素子群に駆動電流を選択的に供給して、有機EL素子を選択的に発光駆動している。データ線駆動回路11は、データ線と同等もしくはデータ線より多数の定電流源で構成されており、各定電流源はカレントミラー回路で構成されている。コントロール回路13からの制御信号により、電流変調や出力パルス幅変調等の変調を行い、有機ELパネル10の階調表示を行っている。
【0003】
図2に従来技術のデータ線駆動回路のブロック図を示す。
データ線駆動回路11は、各種制御信号を生成する制御信号生成部20、RGBごとの基準電流を生成する基準電流生成部21、nビットのシフトレジスタ22およびnチヤンネルの出力段23で構成されている。
【0004】
図3に出力段の一部の回路構成を示す。
実際は、基準電流生成回路21がRGB各色ごとに配置されるが、図3では省略し1色分のみを示している。RGB各色ごとに基準電流生成部21により生成された基準電流を、トランジスタM0とトランジスタM1〜Mnからなるカレントミラー回路によってnチャンネルの出力段23に折り返し、さらに出力PMOSトランジスタで構成したカレントミラー回路より出力する。
【0005】
図3に示した回路構成をチップ上に配置する従来のレイアウト例を図4に示す。
図4に示したように、基準電流生成回路21を含む出力段23のグランドライン40は全出力チャネルで共通である。グランド端子であるグランドパッド41,42は、出力パッドピッチの不均一を無くすためにチップの図中左右に配置される。
【0006】
したがって、図5に示す様に、出力段23に流れる電流Iref1,Iref2,…,Iref(N)のグランド電流は、左側のブロックは左側のグランドパッド41ヘ、右側のブロックは右側のグランドパッド42へ流れる。
【0007】
また、大画面の有機ELパネルにおいては有機ELドライバは1チップあたりの出力端子数が多く、今後さらなる大画面化に伴って狭ピッチ・多出力化の傾向が進むことから、グランドラインがより長くなり、グランドラインの配線抵抗が無視できなくなることが予測される。
【発明の開示】
【発明が解決しようとする課題】
【0008】
グランドラインの配線抵抗が無視できない状況になると、図5に示したように、参照符号Rで示した各配線抵抗の電圧降下Vdropによる影響が大きくなる。図5から分かるように、グランド端子に近くなるほど電流Irefが集中するため、グランド端子の近くほど配線抵抗による電圧降下が大きくなる。
【0009】
したがって、グランド電位のチップ内分布は、図6に示したように上に凸の放物線(図中実線で示したライン)となる。従来技術では、基準電流Irefをカレントミラー回路で各出力段23に折り返している(図5中のNodeA)。具体的には、ダイオード接続されたNMOSトランジスタM0に基準電流Irefを流すことによって決まるトランジスタM0のVgs(=NodeAにおける基準電圧)をNMOSトランジスタM1〜Mnの各ゲートに入力し、基準電流Irefと同等の出力電流(Iref1〜Iref(N))を各出力段23に折り返している。
【0010】
ここで、チップ内のGND電位が図6に示したような分布を持ってしまうと、各出力段23においてNMOSトランジスタM1〜Mnの各Vgs(Vref−Vgnd)が基準電流生成部21におけるNMOSトランジスタM0のVgsと異なり、また各出力段23においてNMOSトランジスタM1〜Mnのグランド電位が異なることで各Vgsも異なるため、基準電流生成部21で作られた基準電流Irefが各出力段23に正確に折り返されなくなってしまう。
【0011】
したがって、実際の出力電流の分布は図7に示すような形状となってしまい、これにより画像の品質を著しく低下させる。
【0012】
本発明の目的は、出力段におけるグランド電位が一定となるようなグランド配線レイアウトを備えることでこのような課題を解決する有機EL素子の駆動回路を提供することである。
【課題を解決するための手段】
【0013】
上記目的を達成するために提供される本発明は、マトリクス状に配置された複数の有機EL素子の各列を一定の周期で走査するための複数の走査線と、該走査線と交わる向きに配列される複数のデータ線と、該データ線に夫々が接続される複数の駆動源を有し、基準電源にしたがった該駆動源からの駆動電流を、該データ線を通じて前記有機EL素子の走査されている列に供給するデータ線駆動手段とを有する有機EL素子の駆動回路において、前記駆動電流が流れたときの前記複数の駆動源の各出力段のグランド電位が一定になるように、該出力段から前記基準電源への各グランド配線の抵抗値が一定とされたグランド配線レイアウトを有する。
【0014】
上記の本発明回路において、前記有機EL素子はモノクロ用であり、前記グランド配線レイアウトは、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されていて良い。
【0015】
また上記の本発明回路において、前記有機EL素子はカラー用であってR素子,G素子,およびB素子から構成され、前記グランド配線レイアウトは、該各色用素子を一つのグループとし、該グループについて、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者(グループ)部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されていて良い。
【発明の効果】
【0016】
本発明によれば、出力段から基準電源への各グランド配線の抵抗値が一定とされたグランド配線レイアウトを有することで、グランド配線抵抗によるグランド電位の変動を抑えることが可能となるため、結果として一様な出力電流分布を得ることができ、画像品質を低下させることがない。
【発明を実施するための最良の形態】
【0017】
(実施形態1)
図8は本発明に係る有機EL素子の駆動回路の実施形態1の要部回路を示す。有機EL素子はモノクロ用であり、図8において、トランジスタM1,M2,…,M(n)は基準電流生成部21のトランジスタM0とによりカレントミラー回路を成すもので、配線抵抗R,R’,R’’は、データ線駆動回路11のnチャンネル出力段23のグランド配線の等価抵抗を示す。
【0018】
グランド配線は、各トランジスタM1〜Mnに流れる基準電流Iref1〜Iref2が、全て同じ値のグランド配線等価抵抗を介してグランド41,42ヘ流れるように配置する。これによって、配線抵抗による電圧降下量が出力段の全チャンネルにおいて等しくなるため、Iref1,Iref2,…,Iref(n)流れたときのトランジスタM1〜Mnのグランド電位が一定となって図5に示したような不均一なグランド電位分布が改善され、出力段の全チャンネルにおいて均一な分布が得られる。したがって、各トランジスタM1〜MnのVgsも均一となるため、結果的に出力電流分布を均一にすることができる。
【0019】
図9は本実施形態において実際にレイアウトしたグランド配線の例を示す。
図9において、出力段1はトランジスタM1を含む出力段回路、出力段2はトランジスタM2を含む出力段回路、…、出力段nはトランジスタM(n)を含む出力段回路である。
【0020】
図9に示すように、隣接する2つの出力段で共通のグランドライン90をそれぞれレイアウトする。次にレイアウトしたグランドラインにおいて隣接する2つのラインを別のグランドライン91でそれぞれ接続する。同様の作業を繰り返し行い、最終的にグランド端子41,42まで、各出力段のグランド部位を接続する。
【0021】
図示した通り、グランド配線レイアウトはトーナメント表状となっており、各出力段のグランド部位がトーナメント表におけるトーナメント参加者部位に該当する。各出力段のグランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において複数のグランド配線が一つにまとめられている。複数のグランド配線の同一回戦部分における配線抵抗が等しくかつ2分割された部位において次戦のグランド配線に接続され、優勝決定に該当する部位と基準電源となる基準電流生成部21ののグランド部位41,42とは別のグランド配線80によって接続される。
【0022】
(実施形態2)
図10は本発明に係る有機EL素子の駆動回路の実施形態2の要部回路を示す。有機EL素子はカラー用であり、R素子,G素子,およびB素子から構成される。図10および以下の図11において各色の要素ごとに参照符号R,G,およびBを付し、他は実施形態1と同様に標記した。
【0023】
カラー表示を行う場合、出力段は通常RGBRGB…の配列となる。R,G,Bにおいて、それぞれの発光効率が異なる場合は駆動電流がR,G,Bで異なるため、実施形態1と同様の構成ではペアごとに流れる電流にアンバランスが生じ、結果的に電圧降下量の均一性が崩れ、出力電流の均一性も悪化し、画像品質を悪化させてしまう。
【0024】
そこで本実施形態では、隣接するR出力段、G出力段、B出力段を、図10に示したように1つのグループとして扱うことでグループ間の電流アンバランスを無くすことができることから、電圧降下量の均一性を確保することが可能となる。したがって、カラー用の有機EL素子の駆動回路にあっても出力電流分布を均一にすることが可能となる。
【0025】
図11は本実施形態において実際にレイアウトしたグランド配線の例を示す。
図11において、出力段1はトランジスタRM1を含む出力段回路、出力段2はトランジスタGM1を含む出力段回路、出力段3はトランジスタBM1を含む出力段回路、出力段4はトランジスタRM2を含む出力段回路、出力段5はトランジスタGM2を含む出力段回路、出力段6はトランジスタBM2を含む出力段回路、…、出力段(n−2)はトランジスタRM(n)を含む出力段回路、出力段(n−1)はトランジスタGM(n)を含む出力段回路、出力段nはトランジスタBM(n)を含む出力段回路である。
【0026】
本実施形態においては、図11に示すように、隣接する3つの(R,G,B出力段)出力段に共通のグランドラインをそれぞれレイアウトする。次にレイアウトしたグランドラインにおいて隣接する2つのラインを別のグランドライン110でそれぞれ接続する。同様の作業を繰り返し行い、最終的にグランド端子41,42まで、各出力段のグランド部位を接続する。
【図面の簡単な説明】
【0027】
【図1】従来の有機EL表示パネルの全体構成の一例を概略的に示すブロック図である。
【図2】従来の有機EL表示パネルのデータ線駆動回路のブロック図である。
【図3】従来の有機EL表示パネルのデータ線駆動回路の出力段の一部を示す回路図である。
【図4】図3に示した回路構成をチップ上に配置する従来のレイアウト例を示す図である。
【図5】従来のレイアウト例における出力電流分布および電圧降下分布を示す図である。
【図6】従来のレイアウト例におけるグランド電位分布を示す図である。
【図7】従来のレイアウト例における出力電流分布のイメージを示す図である。
【図8】本発明に係る有機EL素子の駆動回路の実施形態1の要部を示す回路図である。
【図9】本発明の実施形態1において実際にレイアウトしたグランド配線の例を示す図である。
【図10】本発明に係る有機EL素子の駆動回路の実施形態2の要部を示す回路図である。
【図11】本発明の実施形態2において実際にレイアウトしたグランド配線の例を示す図である。
【符号の説明】
【0028】
10 有機ELパネル
11 データ線駆動回路(カラムドライバ)
12 走査線駆動回路(ロードライバ)
13 コントロール回路
20 制御信号生成部
21 基準電流生成部
22 nビットのシフトレジスタ
23 nチヤンネルの出力段
41,42 基準電流生成部のグランド
90,91,110,111 グランド配線
R,R’,R’’ グランド配線の等価抵抗
【特許請求の範囲】
【請求項1】
マトリクス状に配置された複数の有機EL素子の各列を一定の周期で走査するための複数の走査線と、
該走査線と交わる向きに配列される複数のデータ線と、
該データ線に夫々が接続される複数の駆動源を有し、基準電源にしたがった該駆動源からの駆動電流を、該データ線を通じて前記有機EL素子の走査されている列に供給するデータ線駆動手段と
を有する有機EL素子の駆動回路において、
前記駆動電流が流れたときの前記複数の駆動源の各出力段のグランド電位が一定になるように、該出力段から前記基準電源への各グランド配線の抵抗値が一定とされたグランド配線レイアウトを有することを特徴とする有機EL素子の駆動回路。
【請求項2】
請求項1に記載の駆動回路において、
前記有機EL素子はモノクロ用であり、
前記グランド配線レイアウトは、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されてなることを特徴とする有機EL素子の駆動回路。
【請求項3】
請求項1に記載の駆動回路において、
前記有機EL素子はカラー用であってR素子,G素子,およびB素子から構成され、
前記グランド配線レイアウトは、該各色用素子を一つのグループとし、該グループについて、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者(グループ)部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されてなることを特徴とする有機EL素子の駆動回路。
【請求項1】
マトリクス状に配置された複数の有機EL素子の各列を一定の周期で走査するための複数の走査線と、
該走査線と交わる向きに配列される複数のデータ線と、
該データ線に夫々が接続される複数の駆動源を有し、基準電源にしたがった該駆動源からの駆動電流を、該データ線を通じて前記有機EL素子の走査されている列に供給するデータ線駆動手段と
を有する有機EL素子の駆動回路において、
前記駆動電流が流れたときの前記複数の駆動源の各出力段のグランド電位が一定になるように、該出力段から前記基準電源への各グランド配線の抵抗値が一定とされたグランド配線レイアウトを有することを特徴とする有機EL素子の駆動回路。
【請求項2】
請求項1に記載の駆動回路において、
前記有機EL素子はモノクロ用であり、
前記グランド配線レイアウトは、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されてなることを特徴とする有機EL素子の駆動回路。
【請求項3】
請求項1に記載の駆動回路において、
前記有機EL素子はカラー用であってR素子,G素子,およびB素子から構成され、
前記グランド配線レイアウトは、該各色用素子を一つのグループとし、該グループについて、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者(グループ)部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されてなることを特徴とする有機EL素子の駆動回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2008−76666(P2008−76666A)
【公開日】平成20年4月3日(2008.4.3)
【国際特許分類】
【出願番号】特願2006−254830(P2006−254830)
【出願日】平成18年9月20日(2006.9.20)
【出願人】(000005234)富士電機ホールディングス株式会社 (3,146)
【Fターム(参考)】
【公開日】平成20年4月3日(2008.4.3)
【国際特許分類】
【出願日】平成18年9月20日(2006.9.20)
【出願人】(000005234)富士電機ホールディングス株式会社 (3,146)
【Fターム(参考)】
[ Back to top ]