検出回路、センサーデバイス及び電子機器
【課題】素子特性バラツキを原因とする出力電圧のバラツキを低減できる検出回路、センサーデバイス及び電子機器等の提供。
【解決手段】検出回路は、焦電素子１０と、検出回路の出力ノードＮＱと低電位側電源ノードとの間に設けられ、焦電素子１０からの検出信号がゲートに入力される第１のＰ型トランジスターＴＰ１と、高電位側電源ノードと出力ノードＮＱとの間に設けられ、ゲートが基準電圧ＶＲに設定される第２のＰ型トランジスターＴＰ２を含む。
【解決手段】検出回路は、焦電素子１０と、検出回路の出力ノードＮＱと低電位側電源ノードとの間に設けられ、焦電素子１０からの検出信号がゲートに入力される第１のＰ型トランジスターＴＰ１と、高電位側電源ノードと出力ノードＮＱとの間に設けられ、ゲートが基準電圧ＶＲに設定される第２のＰ型トランジスターＴＰ２を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出回路、センサーデバイス及び電子機器等に関する。
【背景技術】
【０００２】
従来より、焦電素子等を用いた赤外線の検出回路が知られている。例えば人体からは、波長が１０μｍ付近の赤外線が輻射されており、これを検出することで人体の存在や温度の情報を非接触で取得できる。従って、このような赤外線の検出回路を利用することで、侵入検知や物理量計測を実現できる。
【０００３】
赤外線の検出回路の従来技術としては例えば非特許文献１、特許文献１に開示される技術が知られている。非特許文献１の従来技術では、直列接続されたトランジスター（ＪＦＥＴ）と抵抗とから構成されるソースフォロワー回路により、焦電素子の焦電流を検出している。
【０００４】
また特許文献１の従来技術では、負荷素子として機能するＰ型トランジスターと増幅素子として機能するＮ型トランジスターが直列接続されることで、ソース接地増幅回路が構成され、このソース接地増幅回路により焦電素子の焦電流を検出している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−６８８６３号公報
【非特許文献】
【０００６】
【非特許文献１】Daisuke Akai et al. , “Pyroelectric infrared sensors with fast response time and high sensitivity using epitaxial PbZr, TiO3 films on epitaxial γ-Al2O3/Si substrates”, Sensors and Actuators A: Physical, Volumes 130-131, 14 August 2006, Pages 111-115, Elsevier Science B.V.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、これらの従来技術では、検出回路を構成する抵抗やトランジスターなどの回路素子の特性バラツキが原因で、検出回路の出力電圧のバラツキが非常に大きくなってしまうという課題があった。
【０００８】
本発明の幾つかの態様によれば、素子特性バラツキを原因とする出力電圧のバラツキを低減できる検出回路、センサーデバイス及び電子機器等を提供できる。
【課題を解決するための手段】
【０００９】
本発明の一態様は、焦電素子と、検出回路の出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、高電位側電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターとを含む検出回路に関係する。
【００１０】
本発明の一態様によれば、焦電素子と、焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、ゲートが基準電圧に設定される第２のＰ型トランジスターが設けられる。そして第１、第２のＰ型トランジスターによりソースフォロワー回路が構成され、第１のＰ型トランジスターのゲートに入力される検出信号に対応する出力電圧が、出力ノードに出力される。このような構成の検出回路によれば、第１、第２のＰ型トランジスターのしきい値電圧等の特性バラツキの影響が出力電圧に及ぶのを抑制できるため、素子特性のバラツキを原因とする出力電圧のバラツキの低減が可能になる。
【００１１】
また本発明の一態様では、前記第１のＰ型トランジスターの基板電位は、前記第１のＰ型トランジスターのソースの電位に設定され、前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されてもよい。
【００１２】
このようにすれば、基板バイアス効果による第１、第２のＰ型トランジスターのしきい値電圧の変動を防止できるため、出力電圧のバラツキを更に低減できる。
【００１３】
また本発明の一態様では、前記第１のＰ型トランジスターと前記第２のＰ型トランジスターとは、ゲート長及びゲート幅の少なくとも一方が同一であってもよい。
【００１４】
このようにすれば、第１、第２のＰ型トランジスターのしきい値電圧等の素子特性を近づけることが可能になり、出力電圧のバラツキを更に低減できる。
【００１５】
また本発明の一態様では、前記第１のＰ型トランジスターと前記第２のＰ型トランジスターは隣接してレイアウト配置されてもよい。
【００１６】
このようにレイアウト配置すれば、製造プロセス変動等による第１、第２のＰ型トランジスターの素子特性のバラツキを低減できるため、出力電圧のバラツキを更に低減できる。
【００１７】
また本発明の一態様では、前記第２のＰ型トランジスターは、他の焦電素子の検出回路との間で共用されてもよい。
【００１８】
このように第２のＰ型トランジスターを共用すれば、トランジスターのレイアウト面積の縮小化等を図れる。
【００１９】
また本発明の一態様では、前記高電位側電源ノードに対して高電位側電源電圧Ｖｃｃが供給され、前記第２のＰ型トランジスターのゲートの電圧が前記基準電圧としてＶｃｃ−Ｖｃｏｎｓｔに設定され、前記第１のＰ型トランジスターは、電圧Ｖｃｏｎｓｔに対応する設定電圧を基準として、前記焦電素子からの前記検出信号の電圧変化に伴い変化する電圧をソースに出力してもよい。
【００２０】
このようにすれば、電圧Ｖｃｏｎｓｔに対応する設定電圧を基準に、検出回路の出力電圧が変化させることが可能になる。
【００２１】
また本発明の一態様では、前記第１のＰ型トランジスターのしきい値電圧をＶｔｈとした場合に、Ｖｔｈ≦Ｖｃｏｎｓｔ≦Ｖｃｃ−Ｖｔｈであってもよい。
【００２２】
このようにすれば、第１、第２のＰ型トランジスターを飽和領域で動作させることが可能になる。また出力電圧をしきい値電圧Ｖｔｈ以上に設定することが可能になり、後段の回路の設計の容易化等を図れる。
【００２３】
また本発明の一態様では、前記第２のＰ型トランジスターと前記出力ノードとの間に設けられ、前記第２のＰ型トランジスターのドレイン・ソース間電圧を調整する電圧調整回路を含んでもよい。
【００２４】
このような電圧調整回路を設ければ、第１、第２のＰ型トランジスターのドレイン・ソース間電圧を近づけることが可能になり、第１、第２のＰ型トランジスターの素子特性の差を更に小さくすることが可能になる。
【００２５】
また本発明の他の態様は、上記のいずれかの検出回路を含むセンサーデバイスに関係する。
【００２６】
また本発明の他の態様は、複数のセンサーセルが配列されるセンサーアレイと、複数の行線と、１又は複数の列線と、前記複数の行線に接続される行選択回路と、前記１又は複数の列線に接続される読み出し回路とを含み、前記複数のセンサーセルの各センサーセルは焦電素子と、前記各センサーセルに対応する対応列線への出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、高電位側電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターとを含むセンサーデバイスに関係する。
【００２７】
本発明の他の態様によれば、各センサーセルには、焦電素子と、焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、ゲートが基準電圧に設定される第２のＰ型トランジスターが設けられる。そして第１、第２のＰ型トランジスターによりソースフォロワー回路が構成され、第１のＰ型トランジスターのゲートに入力される検出信号に対応する出力電圧が、出力ノードに出力されるようになる。このような構成のセンサーデバイスによれば、第１、第２のＰ型トランジスターのしきい値電圧等の特性バラツキの影響が出力電圧に及ぶのを抑制できるため、センサーセルからの出力電圧のバラツキの低減が可能になる。
【００２８】
また本発明の他の態様は、複数のセンサーセルが配列されるセンサーアレイと、複数の行線と、１又は複数の列線と、前記複数の行線に接続される行選択回路と、前記１又は複数の列線に接続される読み出し回路と、前記１又は複数の列線に接続される電流源回路とを含み、前記複数のセンサーセルの各センサーセルは、焦電素子と、前記各センサーセルに対応する対応列線への出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターとを含み、前記電流源回路は、高電位側電源ノードと前記対応列線との間に設けられ、ゲートが基準電圧に設定され、前記対応列線を介して前記各センサーセルに電流を供給する第２のＰ型トランジスターを含むセンサーデバイスに関係する。
【００２９】
本発明の他の態様によれば、各センサーセルには、焦電素子と、焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターが設けられる。また電流源回路には、各対応列線に対応して第２のＰ型トランジスターが設けられる。そしてこれらの第１、第２のＰ型トランジスターによりソースフォロワー回路が構成され、第１のＰ型トランジスターのゲートに入力される検出信号に対応する出力電圧が、出力ノードに出力されるようになる。このような構成のセンサーデバイスによれば、第１、第２のＰ型トランジスターのしきい値電圧等の特性バラツキの影響が出力電圧に及ぶのを抑制できるため、センサーセルからの出力電圧のバラツキの低減が可能になる。
【００３０】
また本発明の他の態様では、前記各センサーセルは、前記出力ノードと前記対応列線との間に設けられ、前記各センサーセルに対応する対応行線がゲートに接続される行選択トランジスターを含み、前記対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、前記行選択トランジスターを介して前記対応列線に接続されてもよい。
【００３１】
このようにすれば、対応行線により行選択トランジスタのオン・オフ制御を行うことで、各センサーセルを行選択トランジスターを介して対応列線に接続して出力電圧を読み出すことが可能になる。
【００３２】
また本発明の他の態様は、上記のいずれかに記載の検出回路を含む電子機器に関係する。
【００３３】
また本発明の他の態様は、上記のいずれかに記載のセンサーデバイスを含む電子機器に関係する。
【図面の簡単な説明】
【００３４】
【図１】比較例の検出回路の説明図。
【図２】比較例の検出回路の被写体温度−出力電圧の特性例。
【図３】本実施形態の検出回路の構成例。
【図４】焦電素子のヒステリシスループの例。
【図５】本実施形態の検出回路の被写体温度−出力電圧の特性例。
【図６】本実施形態の検出回路の変形例。
【図７】図７（Ａ）〜図７（Ｄ）は電圧調整回路の構成例。
【図８】変形例の検出回路の被写体温度−出力電圧の特性例。
【図９】図９（Ａ）、図９（Ｂ）はセンサーデバイスの構成例。
【図１０】センサーデバイスの詳細な第１の構成例。
【図１１】センサーデバイスの詳細な第２の構成例。
【図１２】図１２（Ａ）〜図１２（Ｃ）は第１、第２のＰ型トランジスタのレイアウト配置例。
【図１３】図１３（Ａ）〜図１３（Ｃ）は第１、第２のＰ型トランジスタのレイアウト配置例。
【図１４】本実施形態の電子機器の構成例。
【発明を実施するための形態】
【００３５】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３６】
１．比較例
図１に、前述した非特許文献１の従来技術の回路構成を比較例として示す。この比較例の検出回路は、焦電素子１０と、Ｎ型のデプレッション・トランジスターＴＮと、抵抗Ｒを含む。
【００３７】
ＣＰは焦電素子１０の容量であり、ＲＰは焦電素子１０の抵抗である。焦電素子１０には赤外線が入射されており、焦電素子１０の焦電体（強誘電体）１１には、焦電素子１０の温度に応じた自発分極が発生している。そして電極１２、１３の表面電荷と電気的に中性を保っている。
【００３８】
Ｎ型のデプレッション・トランジスターＴＮと抵抗Ｒは、ＶＣＣのノード（広義には高電位側電源ノード）とＧＮＤのノード（広義には低電位側電源ノード）の間に直列に設けられ、ソースフォロワー回路が構成されている。
【００３９】
Ｎ型トランジスターＴＮのゲートには、焦電素子１０からの検出信号ＳＤ（検出電圧）が入力され、Ｎ型トランジスターＴＮのソースは、抵抗Ｒの一端に接続される。これらのトランジスターＴＮと抵抗Ｒによりソースフォロワー回路が構成され、そのゲインはほぼ１になる。そしてＮ型トランジスターＴＮのソースに対応する出力ノードＮＱから、検出信号ＳＤの電圧変化に伴い変化する出力電圧ＶＱが出力される。
【００４０】
ここで、比較例の検出回路をＩＣ基板上に製造するにあたり、特にソースフォロワー回路の出力特性のバラツキの要因となる項目としては、以下のような製造バラツキが存在する。例えば、トランジスターＴＮの電流供給能力のバラツキ、しきい値のバラツキ、形状のバラツキ、抵抗Ｒのシート抵抗値のバラツキ、抵抗Ｒの形状のバラツキなどである。
【００４１】
そして、一般にＩＣ基板上に製造される抵抗の特性バラツキは、トランジスターの特性バラツキに比べて変動が大きい。また製造条件の変動に依存した抵抗の特性変動とトランジスターの特性変動とは、連動しない。このため、図１の比較例の検出回路の出力電圧ＶＱの特性バラツキは非常に大きくなる。
【００４２】
例えば図２に、比較例の検出回路を赤外線検出回路として用いた場合の被写体温度−出力電圧の特性例を示す。図２において横軸は被写体温度であり、縦軸は被写体から発生した赤外線を受光した際の検出回路の出力電圧ＶＱである。図２のＡ１、Ａ２、Ａ３、Ａ４は、トランジスターＴＮや抵抗Ｒの特性が一般的なＩＣの製造規格内でばらついた場合の検出回路の出力電圧特性を４通りプロットしたものである。
【００４３】
具体的には、図２のＡ１、Ａ２、Ａ３、Ａ４は、各々、ケース１、２、３、４での被写体温度−出力電圧の特性例である。ここでケース１は、抵抗Ｒの抵抗値ＲＶが高くなり、トランジスターＴＮのゲート幅Ｗが大きくなり、ゲート長Ｌが小さくなり、しきい値電圧Ｖｔｈが低くなり、ゲート膜厚ＦＴＣが薄くなった場合の特性である。ケース２は、ＲＶが低くなり、Ｗが小さくなり、Ｌが大きくなり、Ｖｔｈが低くなり、ＦＴＣが薄くなった場合の特性である。ケース３は、ＲＶが高くなり、Ｗが大きくなり、Ｌが小さくなり、Ｖｔｈが高くなり、ＦＴＣが厚くなった場合の特性である。ケース４は、ＲＶが低くなり、Ｗが小さくなり、Ｌが大きくなり、Ｖｔｈが高くなり、ＦＴＣが厚くなった場合の特性である。
【００４４】
図２のＡ１、Ａ２、Ａ３、Ａ４に示すように、比較例の検出回路では、出力電圧ＶＱの被写体温度依存性よりも、各検出回路の素子特性のバラツキに起因する出力電圧ＶＱの変動の方がはるかに大きい。このため検出回路の検出精度を維持できないという問題がある。
【００４５】
特に、焦電素子をマトリクス状に配置してＦＰＡ（Ｆｏｃａｌ Ｐｌａｎｅ Ａｒｒａｙ：焦点面アレイ）を構成した場合には、図１の検出回路がＩＣ基板上に複数個配置される。そして、各検出回路の出力は行選択トランジスター等を介して束ねられ、増幅回路やＡ／Ｄ変換器に接続される。その際に、検出回路の出力電圧の被写体温度依存性よりも、各検出回路の特性バラツキに起因する出力電圧の変化の方が大きいと、複数の検出回路の出力を束ねて増幅回路で信号を増幅したり、Ａ／Ｄ変換器で出力電圧をデジタルデータに変換したりすることが困難になる。即ち、複数の検出回路が１つの増幅回路やＡ／Ｄ変換器に接続された場合に、出力電圧の特性がばらついた全ての検出回路に対して、増幅回路やＡ／Ｄ変換器が安定して動作するように設計することは、極めて困難である。また、個々の焦電素子１０に照射された赤外線の強度や、当該赤外線を放射した被写体の温度を判定することも極めて難しい。
【００４６】
また図１のトランジスターＴＮと抵抗Ｒから構成されるソースフォロワー回路が動作するためには、トランジスターＴＮが安定的にオンしている必要がある。そしてトランジスターＴＮのゲート電圧はほぼ０Ｖである。従って、トランジスターＴＮがオンするためにはトランジスターＴＮのソース電圧、即ち検出回路の出力電圧ＶＱが、トランジスターＴＮのしきい値の絶対値よりも十分低い電圧となるように設計する必要がある。
【００４７】
一方、ＩＣ基板上にセンサーアレイを形成する場合、検出回路の出力を受ける増幅回路やＡ／Ｄ変換器は、ＣＭＯＳプロセスにて、検出回路のＧＮＤ端子と同一電位のＧＮＤ端子に接続された小型の回路を設計することになる。この場合に、これらの回路の入力電圧が０Ｖ（＝ＧＮＤ端子電位）に近づくと、回路の能力が低下したり、動作しなくなったりするなどの問題が発生する。
【００４８】
２．検出回路の構成、動作
以上のような問題を解決する本実施形態の検出回路の構成例を図３に示す。この検出回路は焦電素子１０を含む。またＶＣＣとＧＮＤの間に直列に設けられた第１のＰ型トランジスターＴＰ１と第２のＰ型トランジスターＴＰ２を含む。これらの第１、第２のＰ型トランジスターＴＰ１、ＴＰ２によりソースフォロワー回路が構成される。即ち検出信号ＳＤの小信号振幅変化に対して、ゲインがほぼ１となる振幅の電圧が出力電圧ＶＱとして出力される。
【００４９】
焦電素子１０（熱検出素子、赤外線検出素子、センサー素子）は容量ＣＰと抵抗ＲＰによりその等価回路が構成され、焦電素子１０の焦電体１１には、赤外線の入射による温度の変化に応じた自発分極が発生している。
【００５０】
第１のＰ型トランジスターＴＰ１（Ｐ型ＭＯＳトランジスター）は、検出回路の出力ノードＮＱとＧＮＤノード（低電位側電源ノード）との間に設けられる。例えば図３ではＴＰ１のソースが出力ノードＮＱに接続され、ドレインがＧＮＤノードに接続され、焦電素子１０からの検出信号ＳＤがゲートに入力される。
【００５１】
第２のＰ型トランジスターＴＰ２（Ｐ型ＭＯＳトランジスター）は、ＶＣＣノード（高電位側電源ノード）と出力ノードＮＱとの間に設けられる。例えば図３ではＴＰ２のソースがＶＣＣノードに接続され、ドレインが出力ノードＮＱに接続され、ゲートが基準電圧ＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔに設定される。ここでＶｃｃは、高電位側電源ＶＣＣの電圧を表し、Ｖｃｏｎｓｔは定電圧（固定電圧）である。
【００５２】
なお、Ｐ型トラジスターＴＰ１とＴＰ２の間に他の回路素子（例えば後述する電圧調整回路、行選択トランジスター等）が設けられていてもよい。
【００５３】
また、Ｐ型トランジスターＴＰ１の基板電位はＴＰ１のソースの電位に設定される。例えば図３ではＴＰ１の基板電位は出力ノードＮＱに接続される。またＰ型トランジスターＴＰ２の基板電位はＴＰ２のソースの電位に設定される。例えば図３ではＴＰ２の基板電位はＶＣＣノードに接続される。このようにＰ型トランジスターＴＰ１、ＴＰ２の基板電位をそのソース電位に設定することで、基板バイアス効果によるＴＰ１、ＴＰ２のしきい値電圧の変動を防止できるため、ＴＰ１とＴＰ２のしきい値電圧を、より近づけることが可能になる。なおＰ型トランジスターＴＰ１、ＴＰ２の基板電位を共にＶＣＣの電位に設定する変形実施も可能である。
【００５４】
またＰ型トランジスターＴＰ１とＴＰ２とは、そのゲート長及びゲート幅の少なくとも一方が同一になっている。更に望ましくはＴＰ１とＴＰ２は、そのゲート長及びゲート幅の両方が同一になっている。このようにすれば、Ｐ型トランジスターＴＰ１、ＴＰ２のしきい値電圧等の素子特性を近づけることが可能になり、製造プロセス変動等に起因する出力電圧ＶＱの変動を抑制できる。
【００５５】
また、後述するようにＰ型トランジスターＴＰ１とＴＰ２は隣接してレイアウト配置されていることが望ましい。このようにすれば、Ｐ型トランジスターＴＰ１とＴＰ２のしきい値電圧等の素子特性のバラツキを低減できるため、出力電圧ＶＱのバラツキを更に低減できる。
【００５６】
なお、隣接してレイアウト配置とは、例えばその間に他の回路素子（トランジスター、抵抗等）が配置されずにＴＰ１とＴＰ２が配置されることである。また第１のＰ型トランジスターＴＰ１は、他の焦電素子の検出回路が有する第１のＰ型トランジスターと隣接して配置されていてもよい。同様に第２のＰ型トランジスターＴＰ２は、他の焦電素子の検出回路が有する第２のＰ型トランジスターと隣接して配置されていてもよい。
【００５７】
またＰ型トランジスターＴＰ２は、後述するように、他の焦電素子の検出回路との間で共用されていてよい。即ち、Ｐ型トランジスターＴＰ２が複数の検出回路の共通の電流源として共用されてもよい。このようにすることで、第２のＰ型トランジスターのレイアウト占有面積を最小限に抑えることが可能になる。
【００５８】
次に本実施形態の検出回路の動作について更に詳細に説明する。図３に示すようにトランジスターＴＰ２のゲートは基準電圧ＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔに設定されている。従って、トランジスターＴＰ２のゲート・ソース間電圧はＶｃｏｎｓｔであり、ＴＰ２は飽和領域で動作するため、ＴＰ２には、ほとんどゲート・ソース間電圧Ｖｃｏｎｓｔとしきい値電圧だけで決まる電流Ｉ１が流れる。
【００５９】
一方、トランジスターＴＰ１はトランジスターＴＰ２に直列接続されているため、ＴＰ１には同じ電流Ｉ１が流れる。そしてトランジスターＴＰ１の基板電位は、トランジスターＴＰ２と同様にソース電位に設定されている。従って、トランジスターＴＰ１のしきい値電圧とトランジスターＴＰ２のしきい値電圧を等しくできる。更にトランジスターＴＰ１は飽和領域で動作し、トランジスターＴＰ１とＴＰ２が同一のトランジスタサイズ（ゲート幅、ゲート長が同一）であるとすると、ＴＰ１のゲート・ソース間電圧は、ＴＰ２のゲート・ソース間電圧であるＶｃｏｎｓｔとほぼ同じ電圧になる。また、トランジスターＴＰ１のゲートは焦電素子１０に接続され、ＴＰ１のゲートのノードＮＤとＧＮＤの間には焦電素子１０の抵抗ＲＰが存在するため、ノードＮＤは定常的には０Ｖに設定される。従って、トランジスターＴＰ１のソースノードである検出回路の出力ノードＮＱの電圧ＶＱは、定常的にはＶｃｏｎｓｔとほぼ同じ電圧に設定される。
【００６０】
この状態で焦電素子１０に赤外線が照射されて焦電素子１０の温度が変化すると、発生した焦電流によりトランジスターＴＰ１のゲート（ゲート容量）が過渡的に充電され、電圧がΔＶだけ変動する。このとき、トランジスターＴＰ１には、トランジスターＴＰ２からの電流Ｉ１が流れるため、ＴＰ１のソース電圧であるＶＱは、ＶＱ＝Ｖｃｏｎｓｔ＋ΔＶとなる。即ち、トランジスターＴＰ１、ＴＰ２からなる回路はゲイン＝１のソースフォロワー回路として動作する。
【００６１】
以上のように本実施形態では、高電位側電源電圧としてＶｃｃが供給される場合に、Ｐ型トランジスターＴＰ２のゲートは、基準電圧ＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔに設定される。そしてＰ型トランジスターＴＰ１は、Ｖｃｏｎｓｔに対応する設定電圧を基準として、焦電素子１０からの検出信号ＳＤの電圧変化に伴い変化する電圧を、そのソースに出力する。例えば、焦電素子１０の温度が変化して検出信号ＳＤの電圧が０ＶからΔＶだけ変化すると、出力電圧ＶＱも、Ｖｃｏｎｓｔに対応する設定電圧を基準としてΔＶだけ変化する。ここでＶｃｏｎｓｔに対応する設定電圧は、Ｖｃｏｎｓｔそのものであってもよいし、Ｖｃｏｎｓｔと若干だけ異なる電圧であってもよい。即ち、後述する電圧調整回路やＶｃｏｎｓｔの設定などにより、トランジスターＴＰ１とＴＰ２のソース・ドレイン電圧等が同一に設定される場合には、ＴＰ１とＴＰ２のゲート・ソース間電圧は等しくなるため、Ｖｃｏｎｓｔに対応する設定電圧はＶｃｏｎｓｔそのものになる。一方、トランジスターＴＰ１とＴＰ２のソース・ドレイン電圧等が同一でない場合には、その分だけ、ＶＱの設定電圧はずれることになる。
【００６２】
またＰ型トランジスターＴＰ２（ＴＰ１）のしきい値電圧をＶｔｈとした場合に、Ｖｔｈ≦Ｖｃｏｎｓｔ≦Ｖｃｃ−Ｖｔｈとなるように、電圧Ｖｃｏｎｓｔを設定することが望ましい。即ち、このような関係が成り立つ基準電圧ＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔを、Ｐ型トランジスターＴＰ２のゲートに入力する。このようにすれば、トランジスターＴＰ１、ＴＰ２を飽和領域で動作させることが可能になる。また出力電圧ＶＱの設定電圧となるＶｃｏｎｓｔがしきい値電圧Ｖｔｈ以上になるため、後段の増幅回路やＡ／Ｄ変換器に対して、しきい値電圧Ｖｔｈ以上の電圧を定常的に入力できるようになる。従って、後段の増幅回路やＡ／Ｄ変換器の設計を容易化でき、増幅回路やＡ／Ｄ変換器としてコンパクトで簡素な回路を使用することも可能になる。
【００６３】
図４に強誘電体の焦電素子１０のヒステリシスループの例を示す。Ｅ１は低温の場合のヒステリシスループであり、Ｅ２は高温の場合のヒステリシスループである。図４に示すように、高温の場合のヒステリシスループでの自発分極ＰＲ２（残留分極）は、低温の場合の自発分極ＰＲ１よりも小さくなる。
【００６４】
赤外線が照射され、焦電素子１０の温度が変化すると、温度変化量に応じて焦電素子１０の自発分極が変化する。このとき焦電素子１０の自発分極と電気的な中性状態を保つように電極１２、１３の表面電荷の移動が起こり、これにより焦電流が発生する。従って、焦電流の大きさは焦電素子１０の温度変化量に依存する。発生した焦電流によりトランジスターＴＰ１のゲート（ゲート容量）が充電され、焦電素子１０の検出信号ＳＤの到達電圧（ΔＶ）が変化する。従って、この到達電圧を、図３のトランジスターＴＰ１、ＴＰ２からなるゲインが１のソースフォロワー回路を介して出力電圧ＶＱとして出力することで、赤外線の照射による焦電素子１０の温度の変化を検出できるようになる。
【００６５】
以上のように本実施形態の赤外線の検出回路のソースフォロワー回路では、図１の比較例のような特性バラツキが大きい抵抗を負荷素子として使用していない。また、ソースフォロワー回路を構成する２つの素子は共にＰ型のＭＯＳトランジスターであるため、製造条件の変動に依存した２つの素子の特性変動は連動し、検出回路の出力電圧ＶＱの特性バラツキは小さくなる。
【００６６】
またトランジスターＴＰ１、ＴＰ２の基板電位は、その各々のソース端子に接続されている。従って、トランジスターＴＰ１、ＴＰ２のしきい値電圧はほぼ等しくなるため、検出回路の出力電圧ＶＱの特性バラツキを更に小さくできる。
【００６７】
更にトランジスターＴＰ１、ＴＰ２は同一のトランジスターサイズ（ゲート長、ゲート幅）に設定され、直列接続されたトランジスターＴＰ１、ＴＰ２には同一の電流Ｉ１が流れ、共に飽和領域で動作する。またトランジスターサイズが同一に設定されることで、しきい値電圧の微小な差は更に小さくなる。このため、これらのトランジスターＴＰ１、ＴＰ２は、例えばソース・ドレイン間電圧以外の全てのパラメーターがほぼ等しい状態で動作する。従って、検出回路の出力電圧ＶＱの特性バラツキは更に小さくなる。
【００６８】
例えば図５に、本実施形態の検出回路を赤外線検出回路として用いた場合の被写体温度−出力電圧の特性例を示す。図５のＢ１、Ｂ２、Ｂ３、Ｂ４は、トランジスターＴＰ１、ＴＰ２の特性が一般的なＩＣの製造規格内でばらついた場合の検出回路の出力電圧特性を４通りプロットしたものである。図５のＢ１、Ｂ２、Ｂ３、Ｂ４は図２のＡ１、Ａ２、Ａ３、Ａ４のケース１、２、３、４に相当する。
【００６９】
図５から理解されるように、本実施形態の検出回路では、出力電圧の被写体温度依存性に対し、個々の検出回路の特性バラツキによる出力電圧の変化は十分に小さい。従って、本実施形態の検出回路の出力を入力とする増幅回路やＡ／Ｄ変換器などの回路が、接続された複数の全ての検出回路（特性がばらついた回路）に対して、安定して動作するように設計可能になる。従って、設計の容易化を図れ、増幅回路やＡ／Ｄ変換器としてコンパクトで簡素な回路を採用できるようになる。
【００７０】
また赤外線の検出回路の出力電圧を安定してデジタルデーターとして取得できれば、個々の検出回路の出力電圧のバラツキは、十分にソフトウエアで補正できる範囲内になるため、個々の焦電素子１０に照射された赤外線の強度や、当該赤外線を放射した被写体の温度を高精度で判定することが可能になる。
【００７１】
更に、後述するようにトランジスターＴＰ１、ＴＰ２は隣接してレイアウト配置されるため、２つのトランジスターＴＰ１、ＴＰ２の特性バラツキは更に小さくなり、検出回路の出力電圧の特性バラツキも更に小さくなる。
【００７２】
また、基準電圧ＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔの定電圧Ｖｃｏｎｓｔは、トランジスターＴＰ１、ＴＰ２が飽和領域で動作する範囲内で設計者が自由に設定することができる。このため、本実施形態の検出回路の出力電圧ＶＱは、図１の比較例の検出回路に比べて十分に高い電圧に設定できる。従って、検出回路の出力電圧を受ける増幅回路やＡ／Ｄ変換器の回路では、その入力電圧が０Ｖ（＝ＧＮＤの電位）に近づくことで回路の能力が低下したり、動作しなくなったりするという問題は発生しないようになり、回路動作を安定化できる。
【００７３】
なお前述した特許文献１の検出回路では、直列接続されたＰ型トランジスターとＮ型トランジスターによりソース接地回路が構成される。しかしながら、このような構成のソース接地回路では、Ｐ型トランジスターとＮ型トランジスターのしきい値電圧が相殺することはなく、これらのＰ型トランジスターとＮ型トランジスターの特性バラツキが原因で検出回路の出力電圧が変動してしまう。
【００７４】
これに対して本実施形態の検出回路では、Ｐ型トランジスターＴＰ１とＴＰ２のしきい値電圧等が相殺されて、これらのしきい値電圧等の特性バラツキが出力電圧のバラツキとして現れることを抑制できる。従って、特許文献１の検出回路に比べて、出力電圧のバラツキを低減でき、赤外線の検出精度等を向上できる。
【００７５】
３．変形例
本実施形態の検出回路は図３の構成に限定されず、種々の変形実施が可能である。例えば図６に本実施形態の検出回路の変形例を示す。この変形例では、図３の構成に対して電圧調整回路２０が更に設けられている。
【００７６】
電圧調整回路２０は、Ｐ型トランジスターＴＰ２のドレイン・ソース間電圧を調整するための回路であり、Ｐ型トランジスターＴＰ２と出力ノードＮＱとの間に設けられる。即ち電圧調整回路２０は、Ｐ型トランジスターＴＰ１とＴＰ２のドレイン・ソース間電圧を近づける電圧調整を行う。
【００７７】
例えば図７（Ａ）〜図７（Ｄ）に電圧調整回路２０の具体的な構成例を示す。図７（Ａ）では、ノードＮＡとＮＱの間に設けられる電圧調整回路２０が、抵抗ＲＡにより実現されている。図７（Ｂ）では、そのソースがノードＮＡに接続され、そのゲート及びドレインがノードＮＱに接続されるダイオード接続のＰ型トランジスターＴＰ３により、電圧調整回路２０が実現されている。図７（Ｃ）では、そのソースがノードＮＡに接続され、そのドレインがノードＮＱに接続され、そのゲートに基準電圧ＶＲ２＝Ｖｃｃ−Ｖｃｏｎｓｔ２が入力されるＰ型トランジスターＴＰ４により、電圧調整回路２０が実現されている。図７（Ｄ）では、そのドレインがノードＮＡに接続され、そのソースがノードＮＱに接続され、そのゲートに基準電圧ＶＲ３＝Ｖｃｏｎｓｔ３が入力されるＮ型トランジスターＴＮ１により、電圧調整回路２０が実現されている。なおＶｃｏｎｓｔ２、Ｖｃｏｎｓｔ３は、Ｖｃｏｎｓｔと異なる電圧であってもよい、同じ電圧であってもよい。
【００７８】
図６のような電圧調整回路２０を設けることで、トランジスターＴＰ１とＴＰ２のドレイン・ソース間電圧が近づくようになり、例えばこれらのドレイン・ソース間電圧を同一に設定することも可能になる。
【００７９】
そして例えばトランジスターＴＰ１、ＴＰ２のドレイン・ソース間電圧が同一になれば、トランジスターＴＰ１、ＴＰ２には同じ電流値の電流Ｉ１が流れるため、トランジスターＴＰ１、ＴＰ２のゲート・ソース間電圧を同一にできる。従って、トランジスターＴＰ２のゲートにＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔを入力した場合には、トランジスターＴＰ１のソースであるノードＮＱには、Ｖｃｏｎｓｔの電圧が定常的に出力されるようになる。即ち、焦電素子１０からの検出信号ＳＤの電圧がΔＶだけ変化すると、ノードＮＱの出力電圧ＶＱは、Ｖｃｏｎｓｔを基準にΔＶだけ変化するようになる。このように出力電圧ＶＱの設定電圧が正確にＶｃｏｎｓｔに設定されれば、後段の増幅回路やＡ／Ｄ変換器などの回路設計を簡素化できる。
【００８０】
また電圧調整回路２０を設けることで、トランジスターＴＰ１、ＴＰ２のドレイン・ソース間電圧が近づけば、トランジスターＴＰ１、ＴＰ２間の素子特性の差を更に小さくすることが可能になり、これらの素子特性が相殺されることで、出力電圧ＶＱのバラツキを更に低減できる。
【００８１】
例えば図８に、図６の検出回路を採用した場合の被写体温度−出力電圧の特性例を示す。図８は、図２、図５と同様に、トランジスターＴＰ１、ＴＰ２等の特性が一般的なＩＣの製造規格内でばらついた場合の検出回路の出力電圧特性を４通りプロット（ケース１〜４）したものである。
【００８２】
図６のような電圧調整回路２０を設ければ、図８と図５を比較すれば明らかなように、出力電圧ＶＱの変動バラツキを更に低減することが可能になり、検出回路による温度検出等の検出精度を更に向上できる。
【００８３】
４．センサーデバイス
図９（Ａ）に本実施形態のセンサーデバイスの構成例を示す。このセンサーデバイスは、センサーアレイ１００と、行選択回路（行ドライバー）１１０と、読み出し回路１２０を含む。またＡ／Ｄ変換部１３０、制御回路１５０を含むことができる。このセンサーデバイスを用いることで、例えばナイトビジョン機器などに用いられる赤外線カメラなどを実現できる。
【００８４】
センサーアレイ１００（焦点面アレイ）には、複数のセンサーセルが配列（配置）される。また複数の行線（ワード線、走査線）と複数の列線（データ線）が設けられる。なお列線の本数が１本であってもよい。列線が１本である場合には、列線に沿った方向（縦方向）に複数のセンサーセルが配列されたラインセンサーが構成される。
【００８５】
センサーアレイ１００の各センサーセルは、各行線と各列線の交差位置に対応する場所に配置（形成）される。例えば図９（Ｂ）のセンサーセルは、行線ＷＬ１と列線ＤＬ１の交差位置に対応する場所に配置されている。他のセンサーセルも同様である。
【００８６】
行選択回路１１０は、１又は複数の行線に接続される。そして各行線の選択動作を行う。例えば図９（Ｂ）のようなＱＶＧＡ（３２０×２４０画素）のセンサーアレイ１００（焦点面アレイ）を例にとれば、行線ＷＬ０、ＷＬ１、ＷＬ２・・・・ＷＬ２３９を順次選択（走査）する動作を行う。即ちこれらの行線を選択する信号（ワード選択信号）をセンサーアレイ１００に出力する。
【００８７】
読み出し回路１２０は、複数の列線に接続される。そして各列線の読み出し動作を行う。ＱＶＧＡのセンサーアレイ１００を例にとれば、列線ＤＬ０、ＤＬ１、ＤＬ２・・・・ＤＬ３１９からの検出信号（検出電流、検出電荷）を読み出す動作を行う。例えば読み出し回路１２０には、複数の列線の各列線に対応して各増幅回路が設けられる。そして、各増幅回路は、対応する列線の信号の増幅処理を行う。
【００８８】
Ａ／Ｄ変換部１３０は、読み出し回路１２０において取得された検出電圧（測定電圧、到達電圧）をデジタルデータにＡ／Ｄ変換する処理を行う。そしてＡ／Ｄ変換後のデジタルデータＤＯＵＴを出力する。具体的には、Ａ／Ｄ変換部１３０には、複数の列線の各列線に対応して各Ａ／Ｄ変換器が設けられる。そして、各Ａ／Ｄ変換器は、対応する列線において読み出し回路１２０により取得された検出電圧のＡ／Ｄ変換処理を行う。なお、複数の列線に対応して１つのＡ／Ｄ変換器を設け、この１つのＡ／Ｄ変換器を用いて、複数の列線の検出電圧を時分割にＡ／Ｄ変換してもよい。また読み出し回路１２０の増幅回路を設けないで、各列線の信号を直接にＡ／Ｄ変換部１３０の各Ａ／Ｄ変換器に入力するようにしてもよい。
【００８９】
制御回路１５０（タイミング生成回路）は、各種の制御信号を生成して、行選択回路１１０、読み出し回路１２０、Ａ／Ｄ変換部１３０に出力する。例えば、各回路のタイミングを制御する信号などを生成して出力する。
【００９０】
図１０に本実施形態のセンサーデバイスの詳細な第１の構成例を示す。図１０では主にセンサーアレイ１００の詳細な構成が示されている。
【００９１】
図１０において、ＳＣ００〜ＳＣｎｍはアレイ状に配置されたセンサーセルである。またＷＬ０〜ＷＬｍは行線（行選択線）であり、ＤＬ０〜ＤＬｎは列線（列データ線）である。またＱＣ０〜ＱＣｎは、列線ＤＬ０〜ＤＬｎに接続される増幅回路であり、列線ＤＬ０〜ＤＬｎの電圧を増幅した信号をＤＱ０〜ＤＱｎとして出力する。なお、ＱＣ０〜ＱＣｎは、列線ＤＬ０〜ＤＬｎの電圧を直接にＡ／Ｄ変換するＡ／Ｄ変換器であってもよい。
【００９２】
複数のセンサーセルＳＣ００〜ＳＣｎｍの各センサーセルは、焦電素子１０と、第１、第２のＰ型トランジスターＴＰ１、ＴＰ２を含む。また行選択トランジスターＴＳを含む。
【００９３】
第１のＰ型トランジスターＴＰ１は、各センサーセルに対応する対応列線への出力ノードＮＱとＧＮＤノード（低電位側電源ノード）との間に設けられる。そして焦電素子１０からの検出信号がＴＰ１のゲートに入力される。
【００９４】
第２のＰ型トランジスターＴＰ２は、ＶＣＣノード（高電位側電源ノード）と出力ノードＮＱとの間に設けられる。そしてＴＰ２のゲートが基準電圧ＶＲ（Ｖｃｃ−Ｖｃｏｎｓｔ）に設定される。この基準電圧ＶＲは基準電圧生成回路３０により生成されて、センサーセルＳＣ００〜ＳＣｎｍに供給される。
【００９５】
行選択トランジスターＴＳは、出力ノードＮＱと各センサーセルの対応列線との間に設けられる。そして各センサーセルに対応する対応行線がＴＳのゲートに接続される。そして対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、行選択トランジスターＴＳを介して対応列線に接続される。即ち、各センサーセルの行選択トランジスターＴＳは、行線ＷＬ０〜ＷＬｍのうち、そのセンサーセルに対応する対応行線が接続される。そして、その対応行線が例えばＨレベルになることで、行選択トランジスターＴＳがオンになり、そのセンサーセルの出力ノードＮＱとそのセンサーセルの対応列線が接続されるようになる。
【００９６】
例えばセンサーセルＳＣ００〜ＳＣ０ｍは、ＳＣ００〜ＳＣ０ｍの対応列線ＤＬ０に接続される。具体的には、ＳＣ００〜ＳＣ０ｍの各センサーセルの出力ノードＮＱは行選択トランジスターＴＳを介して対応列線ＤＬ０に接続される。同様にセンサーセルＳＣ１０〜ＳＣ１ｍは、ＳＣ１０〜ＳＣ１ｍの対応列線ＤＬ１に接続される。具体的には、ＳＣ１０〜ＳＣ１ｍの各センサーセルの出力ノードＮＱは行選択トランジスターＴＳを介して対応列線ＤＬ１に接続される。他のセンサーセルＳＣｎ０〜ＳＣｎｍ等も同様である。
【００９７】
また行線ＷＬ０に対応して設けられるセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の行選択トランジスターＴＳは、行線ＷＬ０がＨレベルになるとオンになる。すると、センサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の出力ノードＮＱは、各々の対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに接続される。これによりセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０からの信号が読み出されて、対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに出力され、増幅回路ＱＣ０〜ＱＣｎにより増幅されて、信号ＤＱ０〜ＤＱｎとして出力される。
【００９８】
また行線ＷＬ１に対応して設けられるセンサーセルＳＣ０１、ＳＣ１１・・・ＳＣｎ１の行選択トランジスターＴＳは、行線ＷＬ１がＨレベルになるとオンになる。これにより、センサーセルＳＣ０１、ＳＣ１１・・・ＳＣｎ１の出力ノードＮＱは、各々の対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに接続される。これによりセンサーセルＳＣ０１、ＳＣ１１・・・ＳＣｎ１からの信号が読み出されて、対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに出力され、増幅回路ＱＣ０〜ＱＣｎにより増幅されて、信号ＤＱ０〜ＤＱｎとして出力される。他の行線ＷＬｍ等に接続されるセンサーセルの動作も同様である。
【００９９】
図１０の第１の構成例によれば、各センサーセルに対して２つのＰ型トランジスターＴＰ１、ＴＰ２が設けられるため、各センサーセルにおけるトランジスターの占有面積は増加する。しかしながら、例えば、強誘電体膜等により構成される焦電素子１０の下方等にトランジスターが形成され、トランジスターの占有面積よりも焦電素子１０の占有面積の方が大きい場合がある。このような場合には、図１０のように各センサーセルにＰ型トランジスターＴＰ１、ＴＰ２を設けても、それほど問題は生じない。
【０１００】
一方、図１０のように各センサーセルにＰ型トランジスターＴＰ１、ＴＰ２を設ける手法によれば、Ｐ型トランジスターＴＰ１、ＴＰ２の製造条件等を均等にできるため、ＴＰ１、ＴＰ２のしきい値電圧等の回路特性をほぼ同じにすることができ、出力電圧のバラツキを、より低減できるという利点がある。
【０１０１】
図１１に本実施形態のセンサーデバイスの詳細な第２の構成例を示す。図１１の第２の構成例は、図１０の第１の構成例とセンサーセルの構成が異なる。また図１１では列線ＤＬ０〜ＤＬｎに接続される電流源回路４０が更に設けられている。
【０１０２】
ＳＣ００〜ＳＣｎｍの各センサーセルは、焦電素子１０と第１のＰ型トランジスターＴＰ１を含む。第１のＰ型トランジスターＴＰ１は、各センサーセルに対応する対応列線への出力ノードＮＱとＧＮＤノードとの間に設けられ、焦電素子１０からの検出信号がゲートに入力される。
【０１０３】
またＳＣ００〜ＳＣｎｍの各センサーセルは、行選択トランジスターＴＳを含む。行選択トランジスターＴＳは、出力ノードＮＱと各センサーセルの対応列線との間に設けられる。そして各センサーセルに対応する対応行線がＴＳのゲートに接続される。即ち、各センサーセルの行選択トランジスターＴＳは、行線ＷＬ０〜ＷＬｍのうち、そのセンサーセルに対応する対応行線が接続される。そして、その対応行線が例えばＨレベルになることで、その行選択トランジスターＴＳがオンになり、そのセンサーセルの出力ノードＮＱとそのセンサーセルの対応列線が接続されるようになる。
【０１０４】
電流源回路４０は、第２のＰ型トランジスターＴＰＣ０〜ＴＰＣｎを含む。この第２のＰ型トランジスターＴＰＣ０〜ＴＰＣｎは、図３の第２のＰ型トランジスターＴＰ２に対応するものである。即ち図１１では、ＴＰＣ０〜ＴＰＣｎの各Ｐ型トランジスターが、対応列線に接続されるセンサーセルの第２のＰ型トランジスターとして共用されており、電流源回路４０のＴＰＣ０〜ＴＰＣｎの各Ｐ型トランジスターとセンサーセルのＰ型トランジスターＴＰ１とによりソースフォロワー回路が構成される。
【０１０５】
なお図１１では、電流源回路４０に、複数のＰ型トランジスターＴＰＣ０〜ＴＰＣｎが設けられているが、列線の本数が１本であるラインセンサーの場合には、その１本の列線に接続される１つの第２のＰ型トランジスターを設ければよい。
【０１０６】
ＴＰＣ０〜ＴＰＣｎの各Ｐ型トランジスターは、ＶＣＣノードと対応列線との間に設けられる。そしてゲートが基準電圧ＶＲ（＝Ｖｃｃ−Ｖｃｏｎｓｔ）に設定され、対応列線を介してＳＣ００〜ＳＣｎｍの各センサーセルに電流（定電流）を供給する。例えばＰ型トランジスターＴＰＣ０は、ＶＣＣノードと対応列線ＤＬ０との間に設けられ、対応列線ＤＬ０のセンサーセルＳＣ００〜ＳＣ０ｍに電流を供給する。Ｐ型トランジスターＴＰＣ１は、ＶＣＣノードと対応列線ＤＬ１との間に設けられ、対応列線ＤＬ１のセンサーセルＳＣ１０〜ＳＣ１ｍに電流を供給する。他のＰ型トランジスターＴＰＣｎ等も同様である。
【０１０７】
例えば行線ＷＬ０に対応して設けられるセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の行選択トランジスターＴＳは、行線ＷＬ０がＨレベルになるとオンになる。すると、センサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の出力ノードＮＱは、各々の対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに接続される。これにより、電流源回路４０のＰ型トランジスターＴＰＣ０〜ＴＰＣｎからの定電流がセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０のＰ型トランジスターＴＰ１に流れ、図３の検出回路と同様の動作が実現される。そして、センサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０からの信号が読み出されて、対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに出力され、増幅回路ＱＣ０〜ＱＣｎにより増幅されて、信号ＤＱ０〜ＤＱｎとして出力される。行線ＷＬ１〜ＷＬｍに接続されるセンサーセルＳＣ０１〜ＳＣｎｍの動作も同様である。
【０１０８】
図１１の第２の構成例によれば、第２のＰ型トランジスターＴＰＣ０〜ＴＰＣｎが、複数の検出回路で共用される。従って、各センサーセルに対して１つのＰ型トランジスターＴＰ１だけを設ければ済むため、各センサーセルにおけるトランジスターの占有面積を図１０の第１の構成例に比べて小さくできる。但し、Ｐ型トランジスターＴＰ１とＴＰＣ０〜ＴＰＣｎが、図１０の第１の構成例に比べて離れた位置にレイアウト配置される。このためＰ型トランジスターＴＰ１とＴＰＣ０〜ＴＰＣｎの製造条件等がばらつき、図１０の第１の構成例よりも出力電圧のバラツキが増えてしまうおそれもある。
【０１０９】
５．レイアウト配置
図１２（Ａ）〜図１３（Ｃ）に第１のＰ型トランジスターＴＰ１と第２のＰ型トランジスターＴＰ２、ＴＰＣ（ＴＰＣ０〜ＴＰＣｎ）のレイアウト配置例を示す。
【０１１０】
図１２（Ａ）〜図１２（Ｃ）は、図３のように第１、第２のＰ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）の基板電位がソース電位に設定される場合のレイアウト配置例である。ＮＷＬはＮウェル領域であり、Ｎ＋はＮ型拡散領域であり、Ｐ＋はＰ型拡散領域であり、ＰＯＬＹはゲートを形成するポリシリコン配線である。
【０１１１】
Ｐ型トランジスターＴＰ１が形成されるＮ型ウェルＮＷＬは、Ｎ型拡散領域Ｎ＋を介してＴＰ１のソース電位に設定される。即ち、ＴＰ１が形成されるＮ型ウェルＮＷＬは図３の出力ノードＮＱに電気的に接続される。一方、Ｐ型トランジスターＴＰ２（ＴＰＣ）が形成されるＮ型ウェルＮＷＬは、Ｎ型拡散領域Ｎ＋を介してＴＰ２（ＴＰＣ）のソース電位に設定される。即ちＴＰ２（ＴＰＣ）が形成されるＮ型ウェルＮＷＬはＶＣＣノードに電気的に接続される。
【０１１２】
このように図１２（Ａ）〜図１２（Ｃ）では、各Ｐ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）ごとにＮ型ウェルＮＷＬが分離して形成されるため、Ｐ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）の基板電位をそのソース電位に設定できるようになる。従って、基板バイアス効果によるしきい値電圧の変動を防止でき、ＴＰ１とＴＰ２（ＴＰＣ）のしきい値電圧を、より近づけることが可能になる。
【０１１３】
図１２（Ａ）、図１２（Ｂ）は、図１０の第１の構成例でのレイアウト配置例である。図１２（Ａ）、図１２（Ｂ）では図１０の各センサーセルに設けられる第１、第２のＰ型トランジスターＴＰ１、ＴＰ２が隣接してレイアウト配置される。即ち、ＴＰ１とＴＰ２が、その間に他の回路素子を介さずに配置される。また例えば隣り合うセンサーセルのＰ型トランジスターＴＰ１、ＴＰ２を隣接してレイアウト配置してもよい。
【０１１４】
図１２（Ｃ）は、図１１の第２の構成例でのレイアウト配置例である。図１２（Ｃ）では、図１１の各センサーセルに設けられる第１のＰ型トランジスターＴＰ１と電流源回路４０に設けられる第２のＰ型トランジスターＴＰＣ（ＴＰＣ０〜ＴＰＣｎ）が隣接してレイアウト配置される。また例えば隣り合うセンサーセルのＰ型トランジスターＴＰ１が隣接してレイアウト配置される。
【０１１５】
図１３（Ａ）〜図１３（Ｃ）は、第１、第２のＰ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）の基板電位が高電位側電源ＶＣＣの電位に設定される場合のレイアウト配置例である。
【０１１６】
図１３（Ａ）〜図１３（Ｃ）では、全てのＰ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）が、共通のＮ型ウェルＮＷＬに形成される。そして、このＮ型ウェル領域ＮＷＬは、Ｎ型拡散領域Ｎ＋を介してＶＣＣの電位に設定される。このレイアウト配置では、図１２（Ａ）〜図１２（Ｃ）とは異なり、基板バイアス効果によるしきい値電圧の変動が生じるが、レイアウト面積を縮小化することも可能になる。
【０１１７】
なお本実施形態のＰ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）のレイアウト配置は図１２（Ａ）〜図１３（Ｃ）には限定されない。例えば各トランジスターの配置位置や配置方向やサイズ、Ｎウェル領域やＮ型拡散領域Ｎ＋やＰ型拡散領域Ｐ＋の配置位置や配置方向やサイズなどについては種々の変形実施が可能である。
【０１１８】
６．電子機器
図１４に本実施形態のセンサーデバイスや検出回路を含む電子機器の構成例を示す。この電子機器は、光学系２００、センサーデバイス２１０（検出回路）、画像処理部２２０、処理部２３０、記憶部２４０、操作部２５０、表示部２６０を含む。なお本実施形態の電子機器は図１４の構成に限定されず、その構成要素の一部（例えば光学系、操作部、表示部等）を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。
【０１１９】
光学系２００は、例えば１又は複数のレンズや、これらのレンズを駆動する駆動部などを含む。そしてセンサーデバイス２１０への物体像の結像などを行う。また必要であればフォーカス調整なども行う。
【０１２０】
センサーデバイス２１０は、図９（Ａ）〜図１１等で説明したものであり、物体像の撮像処理を行う。画像処理部２２０は、センサーデバイス２１０からのデジタルの画像データ（画素データ）に基づいて、画像補正処理などの各種の画像処理を行う。なおイメージセンサーとなるセンサーデバイス２１０の代わりに、図３、図６等で説明した検出回路を用いてもよい。
【０１２１】
処理部２３０は、電子機器の全体の制御を行ったり、電子機器内の各ブロックの制御を行ったりする。この処理部２３０は、例えばＣＰＵ等により実現される。記憶部２４０は、各種の情報を記憶するものであり、例えば処理部２３０や画像処理部２２０のワーク領域として機能する。操作部２５０は、ユーザが電子機器を操作するためのインターフェースとなるものであり、例えば各種ボタンやＧＵＩ（Graphical User Interface）画面などにより実現される。表示部２６０は、例えばセンサーデバイス２１０により取得された画像やＧＵＩ画面などを表示するものであり、液晶ディスプレイや有機ＥＬディスプレイなどの各種のディスプレイや投写型表示装置などにより実現される。
【０１２２】
なお本実施形態は、ＦＰＡ（Focal Plane Array:焦点面アレイ）を用いた赤外線カメラや赤外線カメラを用いた電子機器に適用できる。赤外線カメラを適用した電子機器としては、例えば夜間の物体像を撮像するナイトビジョン機器、物体の温度分布を取得するサーモグラフィー機器、人の侵入を検知する侵入検知機器、物体の物理情報の解析（測定）を行う解析機器（測定機器）、火や発熱を検知するセキュリティー機器、工場などに設けられるＦＡ（Factory Automation）機器などが想定できる。ナイトビジョン機器を車載機器に適用すれば、車の走行時に夜間の人等の姿を検知して表示することができる。またサーモグラフィー機器に適用すれば、インフルエンザ検疫等に利用することができる。
【０１２３】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（高電位側電源ノード、低電位側電源ノード等）と共に記載された用語（ＶＣＣノード、ＧＮＤノード）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また検出回路、センサーデバイス、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０１２４】
ＴＰ１ 第１のＰ型トランジスター、
ＴＰ２、ＴＰＣ、ＴＰＣ０〜ＴＰＣｎ 第２のＰ型トランジスター、
ＣＰ 容量、ＲＰ、Ｒ 抵抗、ＳＤ 検出信号、ＶＱ 出力電圧、
ＮＤ 検出信号のノード、ＮＱ 出力ノード、ＶＲ 基準電圧、
ＷＬ０〜ＷＬｍ 行線、ＤＬ０〜ＤＬｎ 列線、
１０ 焦電素子、２０ 電圧調整回路、３０ 基準電圧生成回路、４０ 電流源回路、
１００ センサーアレイ、１１０ 行選択回路、１２０ 読み出し回路、
１３０ Ａ／Ｄ変換部、１５０ 制御回路
【技術分野】
【０００１】
本発明は、検出回路、センサーデバイス及び電子機器等に関する。
【背景技術】
【０００２】
従来より、焦電素子等を用いた赤外線の検出回路が知られている。例えば人体からは、波長が１０μｍ付近の赤外線が輻射されており、これを検出することで人体の存在や温度の情報を非接触で取得できる。従って、このような赤外線の検出回路を利用することで、侵入検知や物理量計測を実現できる。
【０００３】
赤外線の検出回路の従来技術としては例えば非特許文献１、特許文献１に開示される技術が知られている。非特許文献１の従来技術では、直列接続されたトランジスター（ＪＦＥＴ）と抵抗とから構成されるソースフォロワー回路により、焦電素子の焦電流を検出している。
【０００４】
また特許文献１の従来技術では、負荷素子として機能するＰ型トランジスターと増幅素子として機能するＮ型トランジスターが直列接続されることで、ソース接地増幅回路が構成され、このソース接地増幅回路により焦電素子の焦電流を検出している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−６８８６３号公報
【非特許文献】
【０００６】
【非特許文献１】Daisuke Akai et al. , “Pyroelectric infrared sensors with fast response time and high sensitivity using epitaxial PbZr, TiO3 films on epitaxial γ-Al2O3/Si substrates”, Sensors and Actuators A: Physical, Volumes 130-131, 14 August 2006, Pages 111-115, Elsevier Science B.V.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、これらの従来技術では、検出回路を構成する抵抗やトランジスターなどの回路素子の特性バラツキが原因で、検出回路の出力電圧のバラツキが非常に大きくなってしまうという課題があった。
【０００８】
本発明の幾つかの態様によれば、素子特性バラツキを原因とする出力電圧のバラツキを低減できる検出回路、センサーデバイス及び電子機器等を提供できる。
【課題を解決するための手段】
【０００９】
本発明の一態様は、焦電素子と、検出回路の出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、高電位側電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターとを含む検出回路に関係する。
【００１０】
本発明の一態様によれば、焦電素子と、焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、ゲートが基準電圧に設定される第２のＰ型トランジスターが設けられる。そして第１、第２のＰ型トランジスターによりソースフォロワー回路が構成され、第１のＰ型トランジスターのゲートに入力される検出信号に対応する出力電圧が、出力ノードに出力される。このような構成の検出回路によれば、第１、第２のＰ型トランジスターのしきい値電圧等の特性バラツキの影響が出力電圧に及ぶのを抑制できるため、素子特性のバラツキを原因とする出力電圧のバラツキの低減が可能になる。
【００１１】
また本発明の一態様では、前記第１のＰ型トランジスターの基板電位は、前記第１のＰ型トランジスターのソースの電位に設定され、前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されてもよい。
【００１２】
このようにすれば、基板バイアス効果による第１、第２のＰ型トランジスターのしきい値電圧の変動を防止できるため、出力電圧のバラツキを更に低減できる。
【００１３】
また本発明の一態様では、前記第１のＰ型トランジスターと前記第２のＰ型トランジスターとは、ゲート長及びゲート幅の少なくとも一方が同一であってもよい。
【００１４】
このようにすれば、第１、第２のＰ型トランジスターのしきい値電圧等の素子特性を近づけることが可能になり、出力電圧のバラツキを更に低減できる。
【００１５】
また本発明の一態様では、前記第１のＰ型トランジスターと前記第２のＰ型トランジスターは隣接してレイアウト配置されてもよい。
【００１６】
このようにレイアウト配置すれば、製造プロセス変動等による第１、第２のＰ型トランジスターの素子特性のバラツキを低減できるため、出力電圧のバラツキを更に低減できる。
【００１７】
また本発明の一態様では、前記第２のＰ型トランジスターは、他の焦電素子の検出回路との間で共用されてもよい。
【００１８】
このように第２のＰ型トランジスターを共用すれば、トランジスターのレイアウト面積の縮小化等を図れる。
【００１９】
また本発明の一態様では、前記高電位側電源ノードに対して高電位側電源電圧Ｖｃｃが供給され、前記第２のＰ型トランジスターのゲートの電圧が前記基準電圧としてＶｃｃ−Ｖｃｏｎｓｔに設定され、前記第１のＰ型トランジスターは、電圧Ｖｃｏｎｓｔに対応する設定電圧を基準として、前記焦電素子からの前記検出信号の電圧変化に伴い変化する電圧をソースに出力してもよい。
【００２０】
このようにすれば、電圧Ｖｃｏｎｓｔに対応する設定電圧を基準に、検出回路の出力電圧が変化させることが可能になる。
【００２１】
また本発明の一態様では、前記第１のＰ型トランジスターのしきい値電圧をＶｔｈとした場合に、Ｖｔｈ≦Ｖｃｏｎｓｔ≦Ｖｃｃ−Ｖｔｈであってもよい。
【００２２】
このようにすれば、第１、第２のＰ型トランジスターを飽和領域で動作させることが可能になる。また出力電圧をしきい値電圧Ｖｔｈ以上に設定することが可能になり、後段の回路の設計の容易化等を図れる。
【００２３】
また本発明の一態様では、前記第２のＰ型トランジスターと前記出力ノードとの間に設けられ、前記第２のＰ型トランジスターのドレイン・ソース間電圧を調整する電圧調整回路を含んでもよい。
【００２４】
このような電圧調整回路を設ければ、第１、第２のＰ型トランジスターのドレイン・ソース間電圧を近づけることが可能になり、第１、第２のＰ型トランジスターの素子特性の差を更に小さくすることが可能になる。
【００２５】
また本発明の他の態様は、上記のいずれかの検出回路を含むセンサーデバイスに関係する。
【００２６】
また本発明の他の態様は、複数のセンサーセルが配列されるセンサーアレイと、複数の行線と、１又は複数の列線と、前記複数の行線に接続される行選択回路と、前記１又は複数の列線に接続される読み出し回路とを含み、前記複数のセンサーセルの各センサーセルは焦電素子と、前記各センサーセルに対応する対応列線への出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、高電位側電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターとを含むセンサーデバイスに関係する。
【００２７】
本発明の他の態様によれば、各センサーセルには、焦電素子と、焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、ゲートが基準電圧に設定される第２のＰ型トランジスターが設けられる。そして第１、第２のＰ型トランジスターによりソースフォロワー回路が構成され、第１のＰ型トランジスターのゲートに入力される検出信号に対応する出力電圧が、出力ノードに出力されるようになる。このような構成のセンサーデバイスによれば、第１、第２のＰ型トランジスターのしきい値電圧等の特性バラツキの影響が出力電圧に及ぶのを抑制できるため、センサーセルからの出力電圧のバラツキの低減が可能になる。
【００２８】
また本発明の他の態様は、複数のセンサーセルが配列されるセンサーアレイと、複数の行線と、１又は複数の列線と、前記複数の行線に接続される行選択回路と、前記１又は複数の列線に接続される読み出し回路と、前記１又は複数の列線に接続される電流源回路とを含み、前記複数のセンサーセルの各センサーセルは、焦電素子と、前記各センサーセルに対応する対応列線への出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターとを含み、前記電流源回路は、高電位側電源ノードと前記対応列線との間に設けられ、ゲートが基準電圧に設定され、前記対応列線を介して前記各センサーセルに電流を供給する第２のＰ型トランジスターを含むセンサーデバイスに関係する。
【００２９】
本発明の他の態様によれば、各センサーセルには、焦電素子と、焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターが設けられる。また電流源回路には、各対応列線に対応して第２のＰ型トランジスターが設けられる。そしてこれらの第１、第２のＰ型トランジスターによりソースフォロワー回路が構成され、第１のＰ型トランジスターのゲートに入力される検出信号に対応する出力電圧が、出力ノードに出力されるようになる。このような構成のセンサーデバイスによれば、第１、第２のＰ型トランジスターのしきい値電圧等の特性バラツキの影響が出力電圧に及ぶのを抑制できるため、センサーセルからの出力電圧のバラツキの低減が可能になる。
【００３０】
また本発明の他の態様では、前記各センサーセルは、前記出力ノードと前記対応列線との間に設けられ、前記各センサーセルに対応する対応行線がゲートに接続される行選択トランジスターを含み、前記対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、前記行選択トランジスターを介して前記対応列線に接続されてもよい。
【００３１】
このようにすれば、対応行線により行選択トランジスタのオン・オフ制御を行うことで、各センサーセルを行選択トランジスターを介して対応列線に接続して出力電圧を読み出すことが可能になる。
【００３２】
また本発明の他の態様は、上記のいずれかに記載の検出回路を含む電子機器に関係する。
【００３３】
また本発明の他の態様は、上記のいずれかに記載のセンサーデバイスを含む電子機器に関係する。
【図面の簡単な説明】
【００３４】
【図１】比較例の検出回路の説明図。
【図２】比較例の検出回路の被写体温度−出力電圧の特性例。
【図３】本実施形態の検出回路の構成例。
【図４】焦電素子のヒステリシスループの例。
【図５】本実施形態の検出回路の被写体温度−出力電圧の特性例。
【図６】本実施形態の検出回路の変形例。
【図７】図７（Ａ）〜図７（Ｄ）は電圧調整回路の構成例。
【図８】変形例の検出回路の被写体温度−出力電圧の特性例。
【図９】図９（Ａ）、図９（Ｂ）はセンサーデバイスの構成例。
【図１０】センサーデバイスの詳細な第１の構成例。
【図１１】センサーデバイスの詳細な第２の構成例。
【図１２】図１２（Ａ）〜図１２（Ｃ）は第１、第２のＰ型トランジスタのレイアウト配置例。
【図１３】図１３（Ａ）〜図１３（Ｃ）は第１、第２のＰ型トランジスタのレイアウト配置例。
【図１４】本実施形態の電子機器の構成例。
【発明を実施するための形態】
【００３５】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３６】
１．比較例
図１に、前述した非特許文献１の従来技術の回路構成を比較例として示す。この比較例の検出回路は、焦電素子１０と、Ｎ型のデプレッション・トランジスターＴＮと、抵抗Ｒを含む。
【００３７】
ＣＰは焦電素子１０の容量であり、ＲＰは焦電素子１０の抵抗である。焦電素子１０には赤外線が入射されており、焦電素子１０の焦電体（強誘電体）１１には、焦電素子１０の温度に応じた自発分極が発生している。そして電極１２、１３の表面電荷と電気的に中性を保っている。
【００３８】
Ｎ型のデプレッション・トランジスターＴＮと抵抗Ｒは、ＶＣＣのノード（広義には高電位側電源ノード）とＧＮＤのノード（広義には低電位側電源ノード）の間に直列に設けられ、ソースフォロワー回路が構成されている。
【００３９】
Ｎ型トランジスターＴＮのゲートには、焦電素子１０からの検出信号ＳＤ（検出電圧）が入力され、Ｎ型トランジスターＴＮのソースは、抵抗Ｒの一端に接続される。これらのトランジスターＴＮと抵抗Ｒによりソースフォロワー回路が構成され、そのゲインはほぼ１になる。そしてＮ型トランジスターＴＮのソースに対応する出力ノードＮＱから、検出信号ＳＤの電圧変化に伴い変化する出力電圧ＶＱが出力される。
【００４０】
ここで、比較例の検出回路をＩＣ基板上に製造するにあたり、特にソースフォロワー回路の出力特性のバラツキの要因となる項目としては、以下のような製造バラツキが存在する。例えば、トランジスターＴＮの電流供給能力のバラツキ、しきい値のバラツキ、形状のバラツキ、抵抗Ｒのシート抵抗値のバラツキ、抵抗Ｒの形状のバラツキなどである。
【００４１】
そして、一般にＩＣ基板上に製造される抵抗の特性バラツキは、トランジスターの特性バラツキに比べて変動が大きい。また製造条件の変動に依存した抵抗の特性変動とトランジスターの特性変動とは、連動しない。このため、図１の比較例の検出回路の出力電圧ＶＱの特性バラツキは非常に大きくなる。
【００４２】
例えば図２に、比較例の検出回路を赤外線検出回路として用いた場合の被写体温度−出力電圧の特性例を示す。図２において横軸は被写体温度であり、縦軸は被写体から発生した赤外線を受光した際の検出回路の出力電圧ＶＱである。図２のＡ１、Ａ２、Ａ３、Ａ４は、トランジスターＴＮや抵抗Ｒの特性が一般的なＩＣの製造規格内でばらついた場合の検出回路の出力電圧特性を４通りプロットしたものである。
【００４３】
具体的には、図２のＡ１、Ａ２、Ａ３、Ａ４は、各々、ケース１、２、３、４での被写体温度−出力電圧の特性例である。ここでケース１は、抵抗Ｒの抵抗値ＲＶが高くなり、トランジスターＴＮのゲート幅Ｗが大きくなり、ゲート長Ｌが小さくなり、しきい値電圧Ｖｔｈが低くなり、ゲート膜厚ＦＴＣが薄くなった場合の特性である。ケース２は、ＲＶが低くなり、Ｗが小さくなり、Ｌが大きくなり、Ｖｔｈが低くなり、ＦＴＣが薄くなった場合の特性である。ケース３は、ＲＶが高くなり、Ｗが大きくなり、Ｌが小さくなり、Ｖｔｈが高くなり、ＦＴＣが厚くなった場合の特性である。ケース４は、ＲＶが低くなり、Ｗが小さくなり、Ｌが大きくなり、Ｖｔｈが高くなり、ＦＴＣが厚くなった場合の特性である。
【００４４】
図２のＡ１、Ａ２、Ａ３、Ａ４に示すように、比較例の検出回路では、出力電圧ＶＱの被写体温度依存性よりも、各検出回路の素子特性のバラツキに起因する出力電圧ＶＱの変動の方がはるかに大きい。このため検出回路の検出精度を維持できないという問題がある。
【００４５】
特に、焦電素子をマトリクス状に配置してＦＰＡ（Ｆｏｃａｌ Ｐｌａｎｅ Ａｒｒａｙ：焦点面アレイ）を構成した場合には、図１の検出回路がＩＣ基板上に複数個配置される。そして、各検出回路の出力は行選択トランジスター等を介して束ねられ、増幅回路やＡ／Ｄ変換器に接続される。その際に、検出回路の出力電圧の被写体温度依存性よりも、各検出回路の特性バラツキに起因する出力電圧の変化の方が大きいと、複数の検出回路の出力を束ねて増幅回路で信号を増幅したり、Ａ／Ｄ変換器で出力電圧をデジタルデータに変換したりすることが困難になる。即ち、複数の検出回路が１つの増幅回路やＡ／Ｄ変換器に接続された場合に、出力電圧の特性がばらついた全ての検出回路に対して、増幅回路やＡ／Ｄ変換器が安定して動作するように設計することは、極めて困難である。また、個々の焦電素子１０に照射された赤外線の強度や、当該赤外線を放射した被写体の温度を判定することも極めて難しい。
【００４６】
また図１のトランジスターＴＮと抵抗Ｒから構成されるソースフォロワー回路が動作するためには、トランジスターＴＮが安定的にオンしている必要がある。そしてトランジスターＴＮのゲート電圧はほぼ０Ｖである。従って、トランジスターＴＮがオンするためにはトランジスターＴＮのソース電圧、即ち検出回路の出力電圧ＶＱが、トランジスターＴＮのしきい値の絶対値よりも十分低い電圧となるように設計する必要がある。
【００４７】
一方、ＩＣ基板上にセンサーアレイを形成する場合、検出回路の出力を受ける増幅回路やＡ／Ｄ変換器は、ＣＭＯＳプロセスにて、検出回路のＧＮＤ端子と同一電位のＧＮＤ端子に接続された小型の回路を設計することになる。この場合に、これらの回路の入力電圧が０Ｖ（＝ＧＮＤ端子電位）に近づくと、回路の能力が低下したり、動作しなくなったりするなどの問題が発生する。
【００４８】
２．検出回路の構成、動作
以上のような問題を解決する本実施形態の検出回路の構成例を図３に示す。この検出回路は焦電素子１０を含む。またＶＣＣとＧＮＤの間に直列に設けられた第１のＰ型トランジスターＴＰ１と第２のＰ型トランジスターＴＰ２を含む。これらの第１、第２のＰ型トランジスターＴＰ１、ＴＰ２によりソースフォロワー回路が構成される。即ち検出信号ＳＤの小信号振幅変化に対して、ゲインがほぼ１となる振幅の電圧が出力電圧ＶＱとして出力される。
【００４９】
焦電素子１０（熱検出素子、赤外線検出素子、センサー素子）は容量ＣＰと抵抗ＲＰによりその等価回路が構成され、焦電素子１０の焦電体１１には、赤外線の入射による温度の変化に応じた自発分極が発生している。
【００５０】
第１のＰ型トランジスターＴＰ１（Ｐ型ＭＯＳトランジスター）は、検出回路の出力ノードＮＱとＧＮＤノード（低電位側電源ノード）との間に設けられる。例えば図３ではＴＰ１のソースが出力ノードＮＱに接続され、ドレインがＧＮＤノードに接続され、焦電素子１０からの検出信号ＳＤがゲートに入力される。
【００５１】
第２のＰ型トランジスターＴＰ２（Ｐ型ＭＯＳトランジスター）は、ＶＣＣノード（高電位側電源ノード）と出力ノードＮＱとの間に設けられる。例えば図３ではＴＰ２のソースがＶＣＣノードに接続され、ドレインが出力ノードＮＱに接続され、ゲートが基準電圧ＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔに設定される。ここでＶｃｃは、高電位側電源ＶＣＣの電圧を表し、Ｖｃｏｎｓｔは定電圧（固定電圧）である。
【００５２】
なお、Ｐ型トラジスターＴＰ１とＴＰ２の間に他の回路素子（例えば後述する電圧調整回路、行選択トランジスター等）が設けられていてもよい。
【００５３】
また、Ｐ型トランジスターＴＰ１の基板電位はＴＰ１のソースの電位に設定される。例えば図３ではＴＰ１の基板電位は出力ノードＮＱに接続される。またＰ型トランジスターＴＰ２の基板電位はＴＰ２のソースの電位に設定される。例えば図３ではＴＰ２の基板電位はＶＣＣノードに接続される。このようにＰ型トランジスターＴＰ１、ＴＰ２の基板電位をそのソース電位に設定することで、基板バイアス効果によるＴＰ１、ＴＰ２のしきい値電圧の変動を防止できるため、ＴＰ１とＴＰ２のしきい値電圧を、より近づけることが可能になる。なおＰ型トランジスターＴＰ１、ＴＰ２の基板電位を共にＶＣＣの電位に設定する変形実施も可能である。
【００５４】
またＰ型トランジスターＴＰ１とＴＰ２とは、そのゲート長及びゲート幅の少なくとも一方が同一になっている。更に望ましくはＴＰ１とＴＰ２は、そのゲート長及びゲート幅の両方が同一になっている。このようにすれば、Ｐ型トランジスターＴＰ１、ＴＰ２のしきい値電圧等の素子特性を近づけることが可能になり、製造プロセス変動等に起因する出力電圧ＶＱの変動を抑制できる。
【００５５】
また、後述するようにＰ型トランジスターＴＰ１とＴＰ２は隣接してレイアウト配置されていることが望ましい。このようにすれば、Ｐ型トランジスターＴＰ１とＴＰ２のしきい値電圧等の素子特性のバラツキを低減できるため、出力電圧ＶＱのバラツキを更に低減できる。
【００５６】
なお、隣接してレイアウト配置とは、例えばその間に他の回路素子（トランジスター、抵抗等）が配置されずにＴＰ１とＴＰ２が配置されることである。また第１のＰ型トランジスターＴＰ１は、他の焦電素子の検出回路が有する第１のＰ型トランジスターと隣接して配置されていてもよい。同様に第２のＰ型トランジスターＴＰ２は、他の焦電素子の検出回路が有する第２のＰ型トランジスターと隣接して配置されていてもよい。
【００５７】
またＰ型トランジスターＴＰ２は、後述するように、他の焦電素子の検出回路との間で共用されていてよい。即ち、Ｐ型トランジスターＴＰ２が複数の検出回路の共通の電流源として共用されてもよい。このようにすることで、第２のＰ型トランジスターのレイアウト占有面積を最小限に抑えることが可能になる。
【００５８】
次に本実施形態の検出回路の動作について更に詳細に説明する。図３に示すようにトランジスターＴＰ２のゲートは基準電圧ＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔに設定されている。従って、トランジスターＴＰ２のゲート・ソース間電圧はＶｃｏｎｓｔであり、ＴＰ２は飽和領域で動作するため、ＴＰ２には、ほとんどゲート・ソース間電圧Ｖｃｏｎｓｔとしきい値電圧だけで決まる電流Ｉ１が流れる。
【００５９】
一方、トランジスターＴＰ１はトランジスターＴＰ２に直列接続されているため、ＴＰ１には同じ電流Ｉ１が流れる。そしてトランジスターＴＰ１の基板電位は、トランジスターＴＰ２と同様にソース電位に設定されている。従って、トランジスターＴＰ１のしきい値電圧とトランジスターＴＰ２のしきい値電圧を等しくできる。更にトランジスターＴＰ１は飽和領域で動作し、トランジスターＴＰ１とＴＰ２が同一のトランジスタサイズ（ゲート幅、ゲート長が同一）であるとすると、ＴＰ１のゲート・ソース間電圧は、ＴＰ２のゲート・ソース間電圧であるＶｃｏｎｓｔとほぼ同じ電圧になる。また、トランジスターＴＰ１のゲートは焦電素子１０に接続され、ＴＰ１のゲートのノードＮＤとＧＮＤの間には焦電素子１０の抵抗ＲＰが存在するため、ノードＮＤは定常的には０Ｖに設定される。従って、トランジスターＴＰ１のソースノードである検出回路の出力ノードＮＱの電圧ＶＱは、定常的にはＶｃｏｎｓｔとほぼ同じ電圧に設定される。
【００６０】
この状態で焦電素子１０に赤外線が照射されて焦電素子１０の温度が変化すると、発生した焦電流によりトランジスターＴＰ１のゲート（ゲート容量）が過渡的に充電され、電圧がΔＶだけ変動する。このとき、トランジスターＴＰ１には、トランジスターＴＰ２からの電流Ｉ１が流れるため、ＴＰ１のソース電圧であるＶＱは、ＶＱ＝Ｖｃｏｎｓｔ＋ΔＶとなる。即ち、トランジスターＴＰ１、ＴＰ２からなる回路はゲイン＝１のソースフォロワー回路として動作する。
【００６１】
以上のように本実施形態では、高電位側電源電圧としてＶｃｃが供給される場合に、Ｐ型トランジスターＴＰ２のゲートは、基準電圧ＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔに設定される。そしてＰ型トランジスターＴＰ１は、Ｖｃｏｎｓｔに対応する設定電圧を基準として、焦電素子１０からの検出信号ＳＤの電圧変化に伴い変化する電圧を、そのソースに出力する。例えば、焦電素子１０の温度が変化して検出信号ＳＤの電圧が０ＶからΔＶだけ変化すると、出力電圧ＶＱも、Ｖｃｏｎｓｔに対応する設定電圧を基準としてΔＶだけ変化する。ここでＶｃｏｎｓｔに対応する設定電圧は、Ｖｃｏｎｓｔそのものであってもよいし、Ｖｃｏｎｓｔと若干だけ異なる電圧であってもよい。即ち、後述する電圧調整回路やＶｃｏｎｓｔの設定などにより、トランジスターＴＰ１とＴＰ２のソース・ドレイン電圧等が同一に設定される場合には、ＴＰ１とＴＰ２のゲート・ソース間電圧は等しくなるため、Ｖｃｏｎｓｔに対応する設定電圧はＶｃｏｎｓｔそのものになる。一方、トランジスターＴＰ１とＴＰ２のソース・ドレイン電圧等が同一でない場合には、その分だけ、ＶＱの設定電圧はずれることになる。
【００６２】
またＰ型トランジスターＴＰ２（ＴＰ１）のしきい値電圧をＶｔｈとした場合に、Ｖｔｈ≦Ｖｃｏｎｓｔ≦Ｖｃｃ−Ｖｔｈとなるように、電圧Ｖｃｏｎｓｔを設定することが望ましい。即ち、このような関係が成り立つ基準電圧ＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔを、Ｐ型トランジスターＴＰ２のゲートに入力する。このようにすれば、トランジスターＴＰ１、ＴＰ２を飽和領域で動作させることが可能になる。また出力電圧ＶＱの設定電圧となるＶｃｏｎｓｔがしきい値電圧Ｖｔｈ以上になるため、後段の増幅回路やＡ／Ｄ変換器に対して、しきい値電圧Ｖｔｈ以上の電圧を定常的に入力できるようになる。従って、後段の増幅回路やＡ／Ｄ変換器の設計を容易化でき、増幅回路やＡ／Ｄ変換器としてコンパクトで簡素な回路を使用することも可能になる。
【００６３】
図４に強誘電体の焦電素子１０のヒステリシスループの例を示す。Ｅ１は低温の場合のヒステリシスループであり、Ｅ２は高温の場合のヒステリシスループである。図４に示すように、高温の場合のヒステリシスループでの自発分極ＰＲ２（残留分極）は、低温の場合の自発分極ＰＲ１よりも小さくなる。
【００６４】
赤外線が照射され、焦電素子１０の温度が変化すると、温度変化量に応じて焦電素子１０の自発分極が変化する。このとき焦電素子１０の自発分極と電気的な中性状態を保つように電極１２、１３の表面電荷の移動が起こり、これにより焦電流が発生する。従って、焦電流の大きさは焦電素子１０の温度変化量に依存する。発生した焦電流によりトランジスターＴＰ１のゲート（ゲート容量）が充電され、焦電素子１０の検出信号ＳＤの到達電圧（ΔＶ）が変化する。従って、この到達電圧を、図３のトランジスターＴＰ１、ＴＰ２からなるゲインが１のソースフォロワー回路を介して出力電圧ＶＱとして出力することで、赤外線の照射による焦電素子１０の温度の変化を検出できるようになる。
【００６５】
以上のように本実施形態の赤外線の検出回路のソースフォロワー回路では、図１の比較例のような特性バラツキが大きい抵抗を負荷素子として使用していない。また、ソースフォロワー回路を構成する２つの素子は共にＰ型のＭＯＳトランジスターであるため、製造条件の変動に依存した２つの素子の特性変動は連動し、検出回路の出力電圧ＶＱの特性バラツキは小さくなる。
【００６６】
またトランジスターＴＰ１、ＴＰ２の基板電位は、その各々のソース端子に接続されている。従って、トランジスターＴＰ１、ＴＰ２のしきい値電圧はほぼ等しくなるため、検出回路の出力電圧ＶＱの特性バラツキを更に小さくできる。
【００６７】
更にトランジスターＴＰ１、ＴＰ２は同一のトランジスターサイズ（ゲート長、ゲート幅）に設定され、直列接続されたトランジスターＴＰ１、ＴＰ２には同一の電流Ｉ１が流れ、共に飽和領域で動作する。またトランジスターサイズが同一に設定されることで、しきい値電圧の微小な差は更に小さくなる。このため、これらのトランジスターＴＰ１、ＴＰ２は、例えばソース・ドレイン間電圧以外の全てのパラメーターがほぼ等しい状態で動作する。従って、検出回路の出力電圧ＶＱの特性バラツキは更に小さくなる。
【００６８】
例えば図５に、本実施形態の検出回路を赤外線検出回路として用いた場合の被写体温度−出力電圧の特性例を示す。図５のＢ１、Ｂ２、Ｂ３、Ｂ４は、トランジスターＴＰ１、ＴＰ２の特性が一般的なＩＣの製造規格内でばらついた場合の検出回路の出力電圧特性を４通りプロットしたものである。図５のＢ１、Ｂ２、Ｂ３、Ｂ４は図２のＡ１、Ａ２、Ａ３、Ａ４のケース１、２、３、４に相当する。
【００６９】
図５から理解されるように、本実施形態の検出回路では、出力電圧の被写体温度依存性に対し、個々の検出回路の特性バラツキによる出力電圧の変化は十分に小さい。従って、本実施形態の検出回路の出力を入力とする増幅回路やＡ／Ｄ変換器などの回路が、接続された複数の全ての検出回路（特性がばらついた回路）に対して、安定して動作するように設計可能になる。従って、設計の容易化を図れ、増幅回路やＡ／Ｄ変換器としてコンパクトで簡素な回路を採用できるようになる。
【００７０】
また赤外線の検出回路の出力電圧を安定してデジタルデーターとして取得できれば、個々の検出回路の出力電圧のバラツキは、十分にソフトウエアで補正できる範囲内になるため、個々の焦電素子１０に照射された赤外線の強度や、当該赤外線を放射した被写体の温度を高精度で判定することが可能になる。
【００７１】
更に、後述するようにトランジスターＴＰ１、ＴＰ２は隣接してレイアウト配置されるため、２つのトランジスターＴＰ１、ＴＰ２の特性バラツキは更に小さくなり、検出回路の出力電圧の特性バラツキも更に小さくなる。
【００７２】
また、基準電圧ＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔの定電圧Ｖｃｏｎｓｔは、トランジスターＴＰ１、ＴＰ２が飽和領域で動作する範囲内で設計者が自由に設定することができる。このため、本実施形態の検出回路の出力電圧ＶＱは、図１の比較例の検出回路に比べて十分に高い電圧に設定できる。従って、検出回路の出力電圧を受ける増幅回路やＡ／Ｄ変換器の回路では、その入力電圧が０Ｖ（＝ＧＮＤの電位）に近づくことで回路の能力が低下したり、動作しなくなったりするという問題は発生しないようになり、回路動作を安定化できる。
【００７３】
なお前述した特許文献１の検出回路では、直列接続されたＰ型トランジスターとＮ型トランジスターによりソース接地回路が構成される。しかしながら、このような構成のソース接地回路では、Ｐ型トランジスターとＮ型トランジスターのしきい値電圧が相殺することはなく、これらのＰ型トランジスターとＮ型トランジスターの特性バラツキが原因で検出回路の出力電圧が変動してしまう。
【００７４】
これに対して本実施形態の検出回路では、Ｐ型トランジスターＴＰ１とＴＰ２のしきい値電圧等が相殺されて、これらのしきい値電圧等の特性バラツキが出力電圧のバラツキとして現れることを抑制できる。従って、特許文献１の検出回路に比べて、出力電圧のバラツキを低減でき、赤外線の検出精度等を向上できる。
【００７５】
３．変形例
本実施形態の検出回路は図３の構成に限定されず、種々の変形実施が可能である。例えば図６に本実施形態の検出回路の変形例を示す。この変形例では、図３の構成に対して電圧調整回路２０が更に設けられている。
【００７６】
電圧調整回路２０は、Ｐ型トランジスターＴＰ２のドレイン・ソース間電圧を調整するための回路であり、Ｐ型トランジスターＴＰ２と出力ノードＮＱとの間に設けられる。即ち電圧調整回路２０は、Ｐ型トランジスターＴＰ１とＴＰ２のドレイン・ソース間電圧を近づける電圧調整を行う。
【００７７】
例えば図７（Ａ）〜図７（Ｄ）に電圧調整回路２０の具体的な構成例を示す。図７（Ａ）では、ノードＮＡとＮＱの間に設けられる電圧調整回路２０が、抵抗ＲＡにより実現されている。図７（Ｂ）では、そのソースがノードＮＡに接続され、そのゲート及びドレインがノードＮＱに接続されるダイオード接続のＰ型トランジスターＴＰ３により、電圧調整回路２０が実現されている。図７（Ｃ）では、そのソースがノードＮＡに接続され、そのドレインがノードＮＱに接続され、そのゲートに基準電圧ＶＲ２＝Ｖｃｃ−Ｖｃｏｎｓｔ２が入力されるＰ型トランジスターＴＰ４により、電圧調整回路２０が実現されている。図７（Ｄ）では、そのドレインがノードＮＡに接続され、そのソースがノードＮＱに接続され、そのゲートに基準電圧ＶＲ３＝Ｖｃｏｎｓｔ３が入力されるＮ型トランジスターＴＮ１により、電圧調整回路２０が実現されている。なおＶｃｏｎｓｔ２、Ｖｃｏｎｓｔ３は、Ｖｃｏｎｓｔと異なる電圧であってもよい、同じ電圧であってもよい。
【００７８】
図６のような電圧調整回路２０を設けることで、トランジスターＴＰ１とＴＰ２のドレイン・ソース間電圧が近づくようになり、例えばこれらのドレイン・ソース間電圧を同一に設定することも可能になる。
【００７９】
そして例えばトランジスターＴＰ１、ＴＰ２のドレイン・ソース間電圧が同一になれば、トランジスターＴＰ１、ＴＰ２には同じ電流値の電流Ｉ１が流れるため、トランジスターＴＰ１、ＴＰ２のゲート・ソース間電圧を同一にできる。従って、トランジスターＴＰ２のゲートにＶＲ＝Ｖｃｃ−Ｖｃｏｎｓｔを入力した場合には、トランジスターＴＰ１のソースであるノードＮＱには、Ｖｃｏｎｓｔの電圧が定常的に出力されるようになる。即ち、焦電素子１０からの検出信号ＳＤの電圧がΔＶだけ変化すると、ノードＮＱの出力電圧ＶＱは、Ｖｃｏｎｓｔを基準にΔＶだけ変化するようになる。このように出力電圧ＶＱの設定電圧が正確にＶｃｏｎｓｔに設定されれば、後段の増幅回路やＡ／Ｄ変換器などの回路設計を簡素化できる。
【００８０】
また電圧調整回路２０を設けることで、トランジスターＴＰ１、ＴＰ２のドレイン・ソース間電圧が近づけば、トランジスターＴＰ１、ＴＰ２間の素子特性の差を更に小さくすることが可能になり、これらの素子特性が相殺されることで、出力電圧ＶＱのバラツキを更に低減できる。
【００８１】
例えば図８に、図６の検出回路を採用した場合の被写体温度−出力電圧の特性例を示す。図８は、図２、図５と同様に、トランジスターＴＰ１、ＴＰ２等の特性が一般的なＩＣの製造規格内でばらついた場合の検出回路の出力電圧特性を４通りプロット（ケース１〜４）したものである。
【００８２】
図６のような電圧調整回路２０を設ければ、図８と図５を比較すれば明らかなように、出力電圧ＶＱの変動バラツキを更に低減することが可能になり、検出回路による温度検出等の検出精度を更に向上できる。
【００８３】
４．センサーデバイス
図９（Ａ）に本実施形態のセンサーデバイスの構成例を示す。このセンサーデバイスは、センサーアレイ１００と、行選択回路（行ドライバー）１１０と、読み出し回路１２０を含む。またＡ／Ｄ変換部１３０、制御回路１５０を含むことができる。このセンサーデバイスを用いることで、例えばナイトビジョン機器などに用いられる赤外線カメラなどを実現できる。
【００８４】
センサーアレイ１００（焦点面アレイ）には、複数のセンサーセルが配列（配置）される。また複数の行線（ワード線、走査線）と複数の列線（データ線）が設けられる。なお列線の本数が１本であってもよい。列線が１本である場合には、列線に沿った方向（縦方向）に複数のセンサーセルが配列されたラインセンサーが構成される。
【００８５】
センサーアレイ１００の各センサーセルは、各行線と各列線の交差位置に対応する場所に配置（形成）される。例えば図９（Ｂ）のセンサーセルは、行線ＷＬ１と列線ＤＬ１の交差位置に対応する場所に配置されている。他のセンサーセルも同様である。
【００８６】
行選択回路１１０は、１又は複数の行線に接続される。そして各行線の選択動作を行う。例えば図９（Ｂ）のようなＱＶＧＡ（３２０×２４０画素）のセンサーアレイ１００（焦点面アレイ）を例にとれば、行線ＷＬ０、ＷＬ１、ＷＬ２・・・・ＷＬ２３９を順次選択（走査）する動作を行う。即ちこれらの行線を選択する信号（ワード選択信号）をセンサーアレイ１００に出力する。
【００８７】
読み出し回路１２０は、複数の列線に接続される。そして各列線の読み出し動作を行う。ＱＶＧＡのセンサーアレイ１００を例にとれば、列線ＤＬ０、ＤＬ１、ＤＬ２・・・・ＤＬ３１９からの検出信号（検出電流、検出電荷）を読み出す動作を行う。例えば読み出し回路１２０には、複数の列線の各列線に対応して各増幅回路が設けられる。そして、各増幅回路は、対応する列線の信号の増幅処理を行う。
【００８８】
Ａ／Ｄ変換部１３０は、読み出し回路１２０において取得された検出電圧（測定電圧、到達電圧）をデジタルデータにＡ／Ｄ変換する処理を行う。そしてＡ／Ｄ変換後のデジタルデータＤＯＵＴを出力する。具体的には、Ａ／Ｄ変換部１３０には、複数の列線の各列線に対応して各Ａ／Ｄ変換器が設けられる。そして、各Ａ／Ｄ変換器は、対応する列線において読み出し回路１２０により取得された検出電圧のＡ／Ｄ変換処理を行う。なお、複数の列線に対応して１つのＡ／Ｄ変換器を設け、この１つのＡ／Ｄ変換器を用いて、複数の列線の検出電圧を時分割にＡ／Ｄ変換してもよい。また読み出し回路１２０の増幅回路を設けないで、各列線の信号を直接にＡ／Ｄ変換部１３０の各Ａ／Ｄ変換器に入力するようにしてもよい。
【００８９】
制御回路１５０（タイミング生成回路）は、各種の制御信号を生成して、行選択回路１１０、読み出し回路１２０、Ａ／Ｄ変換部１３０に出力する。例えば、各回路のタイミングを制御する信号などを生成して出力する。
【００９０】
図１０に本実施形態のセンサーデバイスの詳細な第１の構成例を示す。図１０では主にセンサーアレイ１００の詳細な構成が示されている。
【００９１】
図１０において、ＳＣ００〜ＳＣｎｍはアレイ状に配置されたセンサーセルである。またＷＬ０〜ＷＬｍは行線（行選択線）であり、ＤＬ０〜ＤＬｎは列線（列データ線）である。またＱＣ０〜ＱＣｎは、列線ＤＬ０〜ＤＬｎに接続される増幅回路であり、列線ＤＬ０〜ＤＬｎの電圧を増幅した信号をＤＱ０〜ＤＱｎとして出力する。なお、ＱＣ０〜ＱＣｎは、列線ＤＬ０〜ＤＬｎの電圧を直接にＡ／Ｄ変換するＡ／Ｄ変換器であってもよい。
【００９２】
複数のセンサーセルＳＣ００〜ＳＣｎｍの各センサーセルは、焦電素子１０と、第１、第２のＰ型トランジスターＴＰ１、ＴＰ２を含む。また行選択トランジスターＴＳを含む。
【００９３】
第１のＰ型トランジスターＴＰ１は、各センサーセルに対応する対応列線への出力ノードＮＱとＧＮＤノード（低電位側電源ノード）との間に設けられる。そして焦電素子１０からの検出信号がＴＰ１のゲートに入力される。
【００９４】
第２のＰ型トランジスターＴＰ２は、ＶＣＣノード（高電位側電源ノード）と出力ノードＮＱとの間に設けられる。そしてＴＰ２のゲートが基準電圧ＶＲ（Ｖｃｃ−Ｖｃｏｎｓｔ）に設定される。この基準電圧ＶＲは基準電圧生成回路３０により生成されて、センサーセルＳＣ００〜ＳＣｎｍに供給される。
【００９５】
行選択トランジスターＴＳは、出力ノードＮＱと各センサーセルの対応列線との間に設けられる。そして各センサーセルに対応する対応行線がＴＳのゲートに接続される。そして対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、行選択トランジスターＴＳを介して対応列線に接続される。即ち、各センサーセルの行選択トランジスターＴＳは、行線ＷＬ０〜ＷＬｍのうち、そのセンサーセルに対応する対応行線が接続される。そして、その対応行線が例えばＨレベルになることで、行選択トランジスターＴＳがオンになり、そのセンサーセルの出力ノードＮＱとそのセンサーセルの対応列線が接続されるようになる。
【００９６】
例えばセンサーセルＳＣ００〜ＳＣ０ｍは、ＳＣ００〜ＳＣ０ｍの対応列線ＤＬ０に接続される。具体的には、ＳＣ００〜ＳＣ０ｍの各センサーセルの出力ノードＮＱは行選択トランジスターＴＳを介して対応列線ＤＬ０に接続される。同様にセンサーセルＳＣ１０〜ＳＣ１ｍは、ＳＣ１０〜ＳＣ１ｍの対応列線ＤＬ１に接続される。具体的には、ＳＣ１０〜ＳＣ１ｍの各センサーセルの出力ノードＮＱは行選択トランジスターＴＳを介して対応列線ＤＬ１に接続される。他のセンサーセルＳＣｎ０〜ＳＣｎｍ等も同様である。
【００９７】
また行線ＷＬ０に対応して設けられるセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の行選択トランジスターＴＳは、行線ＷＬ０がＨレベルになるとオンになる。すると、センサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の出力ノードＮＱは、各々の対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに接続される。これによりセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０からの信号が読み出されて、対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに出力され、増幅回路ＱＣ０〜ＱＣｎにより増幅されて、信号ＤＱ０〜ＤＱｎとして出力される。
【００９８】
また行線ＷＬ１に対応して設けられるセンサーセルＳＣ０１、ＳＣ１１・・・ＳＣｎ１の行選択トランジスターＴＳは、行線ＷＬ１がＨレベルになるとオンになる。これにより、センサーセルＳＣ０１、ＳＣ１１・・・ＳＣｎ１の出力ノードＮＱは、各々の対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに接続される。これによりセンサーセルＳＣ０１、ＳＣ１１・・・ＳＣｎ１からの信号が読み出されて、対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに出力され、増幅回路ＱＣ０〜ＱＣｎにより増幅されて、信号ＤＱ０〜ＤＱｎとして出力される。他の行線ＷＬｍ等に接続されるセンサーセルの動作も同様である。
【００９９】
図１０の第１の構成例によれば、各センサーセルに対して２つのＰ型トランジスターＴＰ１、ＴＰ２が設けられるため、各センサーセルにおけるトランジスターの占有面積は増加する。しかしながら、例えば、強誘電体膜等により構成される焦電素子１０の下方等にトランジスターが形成され、トランジスターの占有面積よりも焦電素子１０の占有面積の方が大きい場合がある。このような場合には、図１０のように各センサーセルにＰ型トランジスターＴＰ１、ＴＰ２を設けても、それほど問題は生じない。
【０１００】
一方、図１０のように各センサーセルにＰ型トランジスターＴＰ１、ＴＰ２を設ける手法によれば、Ｐ型トランジスターＴＰ１、ＴＰ２の製造条件等を均等にできるため、ＴＰ１、ＴＰ２のしきい値電圧等の回路特性をほぼ同じにすることができ、出力電圧のバラツキを、より低減できるという利点がある。
【０１０１】
図１１に本実施形態のセンサーデバイスの詳細な第２の構成例を示す。図１１の第２の構成例は、図１０の第１の構成例とセンサーセルの構成が異なる。また図１１では列線ＤＬ０〜ＤＬｎに接続される電流源回路４０が更に設けられている。
【０１０２】
ＳＣ００〜ＳＣｎｍの各センサーセルは、焦電素子１０と第１のＰ型トランジスターＴＰ１を含む。第１のＰ型トランジスターＴＰ１は、各センサーセルに対応する対応列線への出力ノードＮＱとＧＮＤノードとの間に設けられ、焦電素子１０からの検出信号がゲートに入力される。
【０１０３】
またＳＣ００〜ＳＣｎｍの各センサーセルは、行選択トランジスターＴＳを含む。行選択トランジスターＴＳは、出力ノードＮＱと各センサーセルの対応列線との間に設けられる。そして各センサーセルに対応する対応行線がＴＳのゲートに接続される。即ち、各センサーセルの行選択トランジスターＴＳは、行線ＷＬ０〜ＷＬｍのうち、そのセンサーセルに対応する対応行線が接続される。そして、その対応行線が例えばＨレベルになることで、その行選択トランジスターＴＳがオンになり、そのセンサーセルの出力ノードＮＱとそのセンサーセルの対応列線が接続されるようになる。
【０１０４】
電流源回路４０は、第２のＰ型トランジスターＴＰＣ０〜ＴＰＣｎを含む。この第２のＰ型トランジスターＴＰＣ０〜ＴＰＣｎは、図３の第２のＰ型トランジスターＴＰ２に対応するものである。即ち図１１では、ＴＰＣ０〜ＴＰＣｎの各Ｐ型トランジスターが、対応列線に接続されるセンサーセルの第２のＰ型トランジスターとして共用されており、電流源回路４０のＴＰＣ０〜ＴＰＣｎの各Ｐ型トランジスターとセンサーセルのＰ型トランジスターＴＰ１とによりソースフォロワー回路が構成される。
【０１０５】
なお図１１では、電流源回路４０に、複数のＰ型トランジスターＴＰＣ０〜ＴＰＣｎが設けられているが、列線の本数が１本であるラインセンサーの場合には、その１本の列線に接続される１つの第２のＰ型トランジスターを設ければよい。
【０１０６】
ＴＰＣ０〜ＴＰＣｎの各Ｐ型トランジスターは、ＶＣＣノードと対応列線との間に設けられる。そしてゲートが基準電圧ＶＲ（＝Ｖｃｃ−Ｖｃｏｎｓｔ）に設定され、対応列線を介してＳＣ００〜ＳＣｎｍの各センサーセルに電流（定電流）を供給する。例えばＰ型トランジスターＴＰＣ０は、ＶＣＣノードと対応列線ＤＬ０との間に設けられ、対応列線ＤＬ０のセンサーセルＳＣ００〜ＳＣ０ｍに電流を供給する。Ｐ型トランジスターＴＰＣ１は、ＶＣＣノードと対応列線ＤＬ１との間に設けられ、対応列線ＤＬ１のセンサーセルＳＣ１０〜ＳＣ１ｍに電流を供給する。他のＰ型トランジスターＴＰＣｎ等も同様である。
【０１０７】
例えば行線ＷＬ０に対応して設けられるセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の行選択トランジスターＴＳは、行線ＷＬ０がＨレベルになるとオンになる。すると、センサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０の出力ノードＮＱは、各々の対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに接続される。これにより、電流源回路４０のＰ型トランジスターＴＰＣ０〜ＴＰＣｎからの定電流がセンサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０のＰ型トランジスターＴＰ１に流れ、図３の検出回路と同様の動作が実現される。そして、センサーセルＳＣ００、ＳＣ１０・・・ＳＣｎ０からの信号が読み出されて、対応列線ＤＬ０、ＤＬ１・・・ＤＬｎに出力され、増幅回路ＱＣ０〜ＱＣｎにより増幅されて、信号ＤＱ０〜ＤＱｎとして出力される。行線ＷＬ１〜ＷＬｍに接続されるセンサーセルＳＣ０１〜ＳＣｎｍの動作も同様である。
【０１０８】
図１１の第２の構成例によれば、第２のＰ型トランジスターＴＰＣ０〜ＴＰＣｎが、複数の検出回路で共用される。従って、各センサーセルに対して１つのＰ型トランジスターＴＰ１だけを設ければ済むため、各センサーセルにおけるトランジスターの占有面積を図１０の第１の構成例に比べて小さくできる。但し、Ｐ型トランジスターＴＰ１とＴＰＣ０〜ＴＰＣｎが、図１０の第１の構成例に比べて離れた位置にレイアウト配置される。このためＰ型トランジスターＴＰ１とＴＰＣ０〜ＴＰＣｎの製造条件等がばらつき、図１０の第１の構成例よりも出力電圧のバラツキが増えてしまうおそれもある。
【０１０９】
５．レイアウト配置
図１２（Ａ）〜図１３（Ｃ）に第１のＰ型トランジスターＴＰ１と第２のＰ型トランジスターＴＰ２、ＴＰＣ（ＴＰＣ０〜ＴＰＣｎ）のレイアウト配置例を示す。
【０１１０】
図１２（Ａ）〜図１２（Ｃ）は、図３のように第１、第２のＰ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）の基板電位がソース電位に設定される場合のレイアウト配置例である。ＮＷＬはＮウェル領域であり、Ｎ＋はＮ型拡散領域であり、Ｐ＋はＰ型拡散領域であり、ＰＯＬＹはゲートを形成するポリシリコン配線である。
【０１１１】
Ｐ型トランジスターＴＰ１が形成されるＮ型ウェルＮＷＬは、Ｎ型拡散領域Ｎ＋を介してＴＰ１のソース電位に設定される。即ち、ＴＰ１が形成されるＮ型ウェルＮＷＬは図３の出力ノードＮＱに電気的に接続される。一方、Ｐ型トランジスターＴＰ２（ＴＰＣ）が形成されるＮ型ウェルＮＷＬは、Ｎ型拡散領域Ｎ＋を介してＴＰ２（ＴＰＣ）のソース電位に設定される。即ちＴＰ２（ＴＰＣ）が形成されるＮ型ウェルＮＷＬはＶＣＣノードに電気的に接続される。
【０１１２】
このように図１２（Ａ）〜図１２（Ｃ）では、各Ｐ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）ごとにＮ型ウェルＮＷＬが分離して形成されるため、Ｐ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）の基板電位をそのソース電位に設定できるようになる。従って、基板バイアス効果によるしきい値電圧の変動を防止でき、ＴＰ１とＴＰ２（ＴＰＣ）のしきい値電圧を、より近づけることが可能になる。
【０１１３】
図１２（Ａ）、図１２（Ｂ）は、図１０の第１の構成例でのレイアウト配置例である。図１２（Ａ）、図１２（Ｂ）では図１０の各センサーセルに設けられる第１、第２のＰ型トランジスターＴＰ１、ＴＰ２が隣接してレイアウト配置される。即ち、ＴＰ１とＴＰ２が、その間に他の回路素子を介さずに配置される。また例えば隣り合うセンサーセルのＰ型トランジスターＴＰ１、ＴＰ２を隣接してレイアウト配置してもよい。
【０１１４】
図１２（Ｃ）は、図１１の第２の構成例でのレイアウト配置例である。図１２（Ｃ）では、図１１の各センサーセルに設けられる第１のＰ型トランジスターＴＰ１と電流源回路４０に設けられる第２のＰ型トランジスターＴＰＣ（ＴＰＣ０〜ＴＰＣｎ）が隣接してレイアウト配置される。また例えば隣り合うセンサーセルのＰ型トランジスターＴＰ１が隣接してレイアウト配置される。
【０１１５】
図１３（Ａ）〜図１３（Ｃ）は、第１、第２のＰ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）の基板電位が高電位側電源ＶＣＣの電位に設定される場合のレイアウト配置例である。
【０１１６】
図１３（Ａ）〜図１３（Ｃ）では、全てのＰ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）が、共通のＮ型ウェルＮＷＬに形成される。そして、このＮ型ウェル領域ＮＷＬは、Ｎ型拡散領域Ｎ＋を介してＶＣＣの電位に設定される。このレイアウト配置では、図１２（Ａ）〜図１２（Ｃ）とは異なり、基板バイアス効果によるしきい値電圧の変動が生じるが、レイアウト面積を縮小化することも可能になる。
【０１１７】
なお本実施形態のＰ型トランジスターＴＰ１、ＴＰ２（ＴＰＣ）のレイアウト配置は図１２（Ａ）〜図１３（Ｃ）には限定されない。例えば各トランジスターの配置位置や配置方向やサイズ、Ｎウェル領域やＮ型拡散領域Ｎ＋やＰ型拡散領域Ｐ＋の配置位置や配置方向やサイズなどについては種々の変形実施が可能である。
【０１１８】
６．電子機器
図１４に本実施形態のセンサーデバイスや検出回路を含む電子機器の構成例を示す。この電子機器は、光学系２００、センサーデバイス２１０（検出回路）、画像処理部２２０、処理部２３０、記憶部２４０、操作部２５０、表示部２６０を含む。なお本実施形態の電子機器は図１４の構成に限定されず、その構成要素の一部（例えば光学系、操作部、表示部等）を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。
【０１１９】
光学系２００は、例えば１又は複数のレンズや、これらのレンズを駆動する駆動部などを含む。そしてセンサーデバイス２１０への物体像の結像などを行う。また必要であればフォーカス調整なども行う。
【０１２０】
センサーデバイス２１０は、図９（Ａ）〜図１１等で説明したものであり、物体像の撮像処理を行う。画像処理部２２０は、センサーデバイス２１０からのデジタルの画像データ（画素データ）に基づいて、画像補正処理などの各種の画像処理を行う。なおイメージセンサーとなるセンサーデバイス２１０の代わりに、図３、図６等で説明した検出回路を用いてもよい。
【０１２１】
処理部２３０は、電子機器の全体の制御を行ったり、電子機器内の各ブロックの制御を行ったりする。この処理部２３０は、例えばＣＰＵ等により実現される。記憶部２４０は、各種の情報を記憶するものであり、例えば処理部２３０や画像処理部２２０のワーク領域として機能する。操作部２５０は、ユーザが電子機器を操作するためのインターフェースとなるものであり、例えば各種ボタンやＧＵＩ（Graphical User Interface）画面などにより実現される。表示部２６０は、例えばセンサーデバイス２１０により取得された画像やＧＵＩ画面などを表示するものであり、液晶ディスプレイや有機ＥＬディスプレイなどの各種のディスプレイや投写型表示装置などにより実現される。
【０１２２】
なお本実施形態は、ＦＰＡ（Focal Plane Array:焦点面アレイ）を用いた赤外線カメラや赤外線カメラを用いた電子機器に適用できる。赤外線カメラを適用した電子機器としては、例えば夜間の物体像を撮像するナイトビジョン機器、物体の温度分布を取得するサーモグラフィー機器、人の侵入を検知する侵入検知機器、物体の物理情報の解析（測定）を行う解析機器（測定機器）、火や発熱を検知するセキュリティー機器、工場などに設けられるＦＡ（Factory Automation）機器などが想定できる。ナイトビジョン機器を車載機器に適用すれば、車の走行時に夜間の人等の姿を検知して表示することができる。またサーモグラフィー機器に適用すれば、インフルエンザ検疫等に利用することができる。
【０１２３】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（高電位側電源ノード、低電位側電源ノード等）と共に記載された用語（ＶＣＣノード、ＧＮＤノード）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また検出回路、センサーデバイス、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０１２４】
ＴＰ１ 第１のＰ型トランジスター、
ＴＰ２、ＴＰＣ、ＴＰＣ０〜ＴＰＣｎ 第２のＰ型トランジスター、
ＣＰ 容量、ＲＰ、Ｒ 抵抗、ＳＤ 検出信号、ＶＱ 出力電圧、
ＮＤ 検出信号のノード、ＮＱ 出力ノード、ＶＲ 基準電圧、
ＷＬ０〜ＷＬｍ 行線、ＤＬ０〜ＤＬｎ 列線、
１０ 焦電素子、２０ 電圧調整回路、３０ 基準電圧生成回路、４０ 電流源回路、
１００ センサーアレイ、１１０ 行選択回路、１２０ 読み出し回路、
１３０ Ａ／Ｄ変換部、１５０ 制御回路
【特許請求の範囲】
【請求項１】
焦電素子と、
検出回路の出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
高電位側電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
を含むことを特徴とする検出回路。
【請求項２】
請求項１において、
前記第１のＰ型トランジスターの基板電位は、前記第１のＰ型トランジスターのソースの電位に設定され、
前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されることを特徴とする検出回路。
【請求項３】
請求項１又は２において、
前記第１のＰ型トランジスターと前記第２のＰ型トランジスターとは、ゲート長及びゲート幅の少なくとも一方が同一であることを特徴とする検出回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１のＰ型トランジスターと前記第２のＰ型トランジスターは隣接してレイアウト配置されることを特徴とする検出回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第２のＰ型トランジスターは、他の焦電素子の検出回路との間で共用されることを特徴とする検出回路。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記高電位側電源ノードに対して高電位側電源電圧Ｖｃｃが供給され、前記第２のＰ型トランジスターのゲートの電圧が前記基準電圧としてＶｃｃ−Ｖｃｏｎｓｔに設定され、
前記第１のＰ型トランジスターは、電圧Ｖｃｏｎｓｔに対応する設定電圧を基準として、前記焦電素子からの前記検出信号の電圧変化に伴い変化する電圧をソースに出力することを特徴とする検出回路。
【請求項７】
請求項６において、
前記第１のＰ型トランジスターのしきい値電圧をＶｔｈとした場合に、Ｖｔｈ≦Ｖｃｏｎｓｔ≦Ｖｃｃ−Ｖｔｈであることを特徴とする検出回路。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記第２のＰ型トランジスターと前記出力ノードとの間に設けられ、前記第２のＰ型トランジスターのドレイン・ソース間電圧を調整する電圧調整回路を含むことを特徴とする検出回路。
【請求項９】
請求項１乃至８のいずれかの検出回路を含むことを特徴とするセンサーデバイス。
【請求項１０】
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
１又は複数の列線と、
前記複数の行線に接続される行選択回路と、
前記１又は複数の列線に接続される読み出し回路と、
を含み、
前記複数のセンサーセルの各センサーセルは、
焦電素子と、
前記各センサーセルに対応する対応列線への出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
高電位側電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
を含むことを特徴とするセンサーデバイス。
【請求項１１】
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
１又は複数の列線と、
前記複数の行線に接続される行選択回路と、
前記１又は複数の列線に接続される読み出し回路と、
前記１又は複数の列線に接続される電流源回路と、
を含み、
前記複数のセンサーセルの各センサーセルは、
焦電素子と、
前記各センサーセルに対応する対応列線への出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターとを含み、
前記電流源回路は、
高電位側電源ノードと前記対応列線との間に設けられ、ゲートが基準電圧に設定され、前記対応列線を介して前記各センサーセルに電流を供給する第２のＰ型トランジスターを含むことを特徴とするセンサーデバイス。
【請求項１２】
請求項１０又は１１において、
前記各センサーセルは、前記出力ノードと前記対応列線との間に設けられ、前記各センサーセルに対応する対応行線がゲートに接続される行選択トランジスターを含み、
前記対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、前記行選択トランジスターを介して前記対応列線に接続されることを特徴とするセンサーデバイス。
【請求項１３】
請求項１乃至８のいずれかに記載の検出回路を含むことを特徴とする電子機器。
【請求項１４】
請求項９乃至１２のいずれかに記載のセンサーデバイスを含むことを特徴とする電子機器。
【請求項１】
焦電素子と、
検出回路の出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
高電位側電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
を含むことを特徴とする検出回路。
【請求項２】
請求項１において、
前記第１のＰ型トランジスターの基板電位は、前記第１のＰ型トランジスターのソースの電位に設定され、
前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されることを特徴とする検出回路。
【請求項３】
請求項１又は２において、
前記第１のＰ型トランジスターと前記第２のＰ型トランジスターとは、ゲート長及びゲート幅の少なくとも一方が同一であることを特徴とする検出回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１のＰ型トランジスターと前記第２のＰ型トランジスターは隣接してレイアウト配置されることを特徴とする検出回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第２のＰ型トランジスターは、他の焦電素子の検出回路との間で共用されることを特徴とする検出回路。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記高電位側電源ノードに対して高電位側電源電圧Ｖｃｃが供給され、前記第２のＰ型トランジスターのゲートの電圧が前記基準電圧としてＶｃｃ−Ｖｃｏｎｓｔに設定され、
前記第１のＰ型トランジスターは、電圧Ｖｃｏｎｓｔに対応する設定電圧を基準として、前記焦電素子からの前記検出信号の電圧変化に伴い変化する電圧をソースに出力することを特徴とする検出回路。
【請求項７】
請求項６において、
前記第１のＰ型トランジスターのしきい値電圧をＶｔｈとした場合に、Ｖｔｈ≦Ｖｃｏｎｓｔ≦Ｖｃｃ−Ｖｔｈであることを特徴とする検出回路。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記第２のＰ型トランジスターと前記出力ノードとの間に設けられ、前記第２のＰ型トランジスターのドレイン・ソース間電圧を調整する電圧調整回路を含むことを特徴とする検出回路。
【請求項９】
請求項１乃至８のいずれかの検出回路を含むことを特徴とするセンサーデバイス。
【請求項１０】
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
１又は複数の列線と、
前記複数の行線に接続される行選択回路と、
前記１又は複数の列線に接続される読み出し回路と、
を含み、
前記複数のセンサーセルの各センサーセルは、
焦電素子と、
前記各センサーセルに対応する対応列線への出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
高電位側電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
を含むことを特徴とするセンサーデバイス。
【請求項１１】
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
１又は複数の列線と、
前記複数の行線に接続される行選択回路と、
前記１又は複数の列線に接続される読み出し回路と、
前記１又は複数の列線に接続される電流源回路と、
を含み、
前記複数のセンサーセルの各センサーセルは、
焦電素子と、
前記各センサーセルに対応する対応列線への出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターとを含み、
前記電流源回路は、
高電位側電源ノードと前記対応列線との間に設けられ、ゲートが基準電圧に設定され、前記対応列線を介して前記各センサーセルに電流を供給する第２のＰ型トランジスターを含むことを特徴とするセンサーデバイス。
【請求項１２】
請求項１０又は１１において、
前記各センサーセルは、前記出力ノードと前記対応列線との間に設けられ、前記各センサーセルに対応する対応行線がゲートに接続される行選択トランジスターを含み、
前記対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、前記行選択トランジスターを介して前記対応列線に接続されることを特徴とするセンサーデバイス。
【請求項１３】
請求項１乃至８のいずれかに記載の検出回路を含むことを特徴とする電子機器。
【請求項１４】
請求項９乃至１２のいずれかに記載のセンサーデバイスを含むことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−１１７８４７（Ｐ２０１２−１１７８４７Ａ）
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願番号】特願２０１０−２６５６３９（Ｐ２０１０−２６５６３９）
【出願日】平成２２年１１月２９日（２０１０．１１．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願日】平成２２年１１月２９日（２０１０．１１．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]