歪補償増幅装置
【課題】 安定した高歪補償量を実現し、かつ経年変化に対しても安定した歪制御を実現し、省スペース、省エネルギー、低価格で歪補償を実現できる歪補償増幅装置を提供する。
【解決手段】 歪補償方式としてアナログプリディストーション方式を採用し、歪補償増幅において、歪発生器１３にアンチパラレルダイオードを用いて、それぞれのバイアス点をアンバランスに設定することで３次歪のみを生成するものであり、歪補償量を増やすことで、高効率で素子を使用でき、構成として遅延線、歪増幅器を削除することで、回路規模を小さくして低コスト、省スペース、省エネルギーを実現できる歪補償増幅装置である。
【解決手段】 歪補償方式としてアナログプリディストーション方式を採用し、歪補償増幅において、歪発生器１３にアンチパラレルダイオードを用いて、それぞれのバイアス点をアンバランスに設定することで３次歪のみを生成するものであり、歪補償量を増やすことで、高効率で素子を使用でき、構成として遅延線、歪増幅器を削除することで、回路規模を小さくして低コスト、省スペース、省エネルギーを実現できる歪補償増幅装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線装置の基地局増幅装置、中継器に用いられる歪補償増幅装置に係り、特に、歪補償方式としてアナログプリディストーション回路を用い、回路規模を小さくし、経済性の良い歪補償増幅装置に関する。
【背景技術】
【０００２】
携帯電話に代表されるように、近年無線を利用したシステム、例えば、Ｗ−ＣＤＭＡ（Wide Band Code Division Multiple Access）、ＰＤＣ（Personal Digital Cellular）、ＰＨＳ（Personal Digital Cellular）のシステムは非常に普及している。
【０００３】
携帯電話における第３世代のシステムのほとんどが線形変調方式を採用しており、それらの信号の増幅回路にはリニアリティが要求され、また、マルチキャリア増幅に代表されるように、共通増幅を行うことでコスト低減、効率の向上が要求されている。
【０００４】
それらの要求に答えるために、歪補償方式を採用した増幅方式が一般的になり、様々な補償方式を採用した増幅装置がある。
歪補償方式は、増幅器で発生する歪みを打ち消すこと（逆の歪みでキャンセルする）で実現される。補償される増幅器で発生した歪みそのものを使う場合（フィードバック、フィードフォワード）と、補償される増幅器とは異なる素子で発生する歪みを用いる場合（プリディストーション）とがある。尚、プリディストーション方式には、アナログ方式とデジタル方式とがある。
【０００５】
歪補償方式におけるフィードフォワード方式は、高い歪補償量を実現し、安定した歪み補償を行うことができるという長所があるが、回路規模が大きくなり、コストが高く、効率が悪いという短所がある。
【０００６】
また、アナログプリディストーション方式（アナログＰＤ方式）は、回路規模が小さく、コストが低く、効率がよいという長所があるが、歪補償量が少なく、３次歪みしか除去できず、歪み発生回路で３次歪みのみを生成するため遅延線、増幅器が必要になるという短所がある。
【０００７】
また、デジタルプリディストーション方式（デジタルＰＤ方式）は、効率が非常によく、高い歪補償量を実現し、生産性がよいという長所があるが、回路規模が大きくなり、アナログ方式と比較してコスト高になるという短所がある。
【０００８】
特に、最近、回路規模が小さく、経済性がよいアナログＰＤ方式が見直されてきている。
以下、アナログＰＤ方式を実現する歪補償増幅装置について、図１５〜２０を参照しながら説明する。図１５は、一般的な歪舗装増幅装置の全体構成を示す構成ブロック図であり、図１６は、従来のプリディストーション部の構成ブロック図であり、図１７は、３次歪発生器の構成図であり、図１８は、各部から出力されるＡＭ／ＰＭ特性（入力信号に対する出力位相の特性）を示す図であり、図１９は、歪み特性を示す図であり、図２０は、効率を示す図である。
【０００９】
アナログＰＤ方式の歪補償増幅装置は、図１５に示すように、プリディストーション部（ＰＤ部）１と、主増幅器２とから構成されている。
更に、ＰＤ部１は、図１６に示すように、分配器１１と、遅延線１２と、歪発生器１３′と、ベクトル調整器１４と、増幅器（ＡＭＰ）１５と、合成器１６とから構成されている。
そして、ベクトル調整器１４は、可変減衰器（可変ＡＴＴ）１４ａと、可変位相器１４ｂとから構成されている。
【００１０】
ＰＤ部１の分配器１１に信号が入力されて分配され、一方を遅延線１２に、他方を歪発生器１３′に出力される。歪発生器１３′は、３次歪みのみを発生させるものであり、その出力をベクトル調整器１４の可変ＡＴＴ１４ａに入力されて減衰量を調整し、可変位相器１４ｂで位相を調整して、ＡＭＰ１５で増幅され、合成器１６では、遅延線１２からの信号とＡＭＰ１５からの信号を合成して主増幅器２に出力する。
【００１１】
歪発生器１３′は、図１７に示すように、入力信号の入力端子と出力信号の出力端子を有する結合器（Coupler）１３ａ′を備え、その結合器１３ａ′にはＸ＋Ｘ^3の歪みを発生させるＸ＋Ｘ^3歪発生回路１３ｂ′と、抵抗（Ｒ）と容量（Ｃ）で構成され、−Ｘの基本波を発生する基本波反射回路１３ｃ′とを備えている。
【００１２】
そして、結合器１３ａ′は、入力端子から入力される信号にＸ＋Ｘ^3歪発生回路１３ｂ′からのＸ＋Ｘ^3の歪みを加え、基本波反射回路１３ｃ′からの−Ｘの基本波を結合すると、出力端子からＸ^3の歪み信号が出力されることになる。
【００１３】
尚、図１５に示したＰＤ部１における入力に対する出力位相の特性（ＡＭ／ＰＭ特性）、主増幅器２における入力に対する出力位相の特性、歪補償後の入力に対する出力位相の特性を図１８に示す。
このように、主増幅部２での歪みの特性に応じて、ＰＤ部１で予めその歪みを打ち消す歪みを発生させることで、歪補償が実現される。
【００１４】
また、歪補償増幅装置における入力レベルと出力レベルの関係で、振幅歪み（ＡＭ／ＡＭ特性）及び位相歪み（ＡＭ／ＰＭ特性）を示したのが、図１９であり、歪補償増幅装置における入力レベルと出力レベルの関係で、振幅と位相の効率を示したのが図２０である。
【００１５】
尚、先行技術としては、特開２０００−２４４２５２号「歪み補償装置」（出願人：株式会社日立国際電気）がある。
この歪補償装置は、増幅器で発生する３次歪を補償するものであり、３次歪を発生させる３次歪発生器と位相調整器を備えた４端子電力分配器から構成することで、装置の小型化を図るものである（特許文献１参照）。
【００１６】
また、マイクロ波送信装置において用いられるハーモニックミキサ回路について、アンチパラレルダイオードの特性がばらついて出力信号周波数に局部発振信号周波数の２倍の成分が不要波として現れる場合に、中間周波入力端子から直流バイアス電圧を印加することで、不要波を抑圧することが、特開２００１−３０８６４７「ハーモニックミキサ回路および不要波抑圧方法」に記載されている。
【００１７】
【特許文献１】特開２０００−２４４２５２号公報
【特許文献２】特開２００１−３０８６４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、従来のアナログＰＤ方式では、３次歪みしか除去できないという問題点があるため、以下に説明する２種類の方式へのトレードオフ（交換）が必要になっていた。
【００１９】
第１の方式として、アナログＰＤの高歪補償方式であり、３次歪のみを発生させるために、歪発生器に対する入力レベルを下げるものとなっている。
図２１を参照しながら具体的に説明する。図２１は、歪発生器の入出力特性を示す図である。
図２１では、入力電力に対して、発生する３次歪成分（ＩＭ３）、５次歪成分（ＩＭ５）、７次歪成分（ＩＭ７）の状況を示している。
【００２０】
図２１に示すように、本来、３次歪（Ｘ^3）以外は不要であるが、スプリアスとして５次歪（Ｘ^5）、７次歪（Ｘ^7）が出力されてしまう。そのため、図２１において、３次歪のレベルとしてＡポイントで使用したいが、実際は５次歪、７次歪のレベルが十分小さいＢポイントで歪発生器を動作させている。そして、レベルが足りない分を増幅器で補う方法が採用されている。図２１の例では、３０ｄＢの必要であり、歪ラインに増幅器を設けるため、主信号のラインに遅延時間を合わせる遅延線が必要となっていた。
【００２１】
また、図２２は、基本波出力に対する高次歪の関係を示す図である。
３次歪の成分を歪補償したいが、実際には、３次歪の成分には５次歪成分が含まれるから、５次歪の成分が高いと、ＩＭ３の歪補償が低下するため、５次歪成分の影響がないレベルまで低くする必要がある。無論、３次歪の成分を削除できれば、５次歪成分も自然に減ることにはなる。
よって、図２１と同様に、現状の歪発生器では、入力レベルを低下させて動作させさる必要があった。
【００２２】
第１の方式（アナログＰＤ高歪補償方式）を実現する歪補償増幅装置を図２３に示す。図２３は、アナログＰＤ高歪補償方式の歪補償増幅装置の構成ブロック図である。
アナログＰＤ高歪補償方式の歪補償増幅装置は、図２３に示すように、分配器１１と、遅延線（Delay）１２と、歪発生器１３′と、増幅器（ＡＭＰ）１５と、可変ＡＴＴ１４ａと、可変位相器１４ｂと、合成器１６と、主増幅器２とから構成されている。
歪発生器１３′では、低レベルで動作させるため、３次歪しか発生しないが、増幅器１５と遅延線１２は必須の構成となり、回路規模が増大する。
【００２３】
第２の方式として、アナログＰＤの低価格方式であり、経済化に主眼をおき、回路規模を小さくし、遅延線、増幅器をＰＤ回路ブロックより削除する。その代償として、３次歪補償が低下するため、被補償増幅器（主増幅器２）の効率が第１の方式より劣化するものである。
【００２４】
第２の方式（アナログＰＤ低価格方式）を実現する歪補償増幅装置を図２４に示す。図２４は、アナログＰＤ低価格方式の歪補償増幅装置の構成ブロック図である。
アナログＰＤ低価格方式の歪補償増幅装置は、図２４に示すように、分配器１１と、可変ＡＴＴ１４ａと、可変位相器１４ｂと、歪発生器１３′と、合成器１６と、主増幅器２とから構成されている。
歪発生器１３′は、３次歪だけでなく５次歪も発生しているため、歪補償が低下する。その分、主増幅器２では歪特性がよいものが必要になるため、結果的に効率が犠牲となる。但し、増幅器、遅延線を設けていないため、コストを低減できるものである。
【００２５】
よって、上記第１及び第２の方式では、高歪補償量を得ると共に、回路規模を小さくして経済的に優れた歪補償増幅装置を同時に実現できるものとはなっていないという問題点があった。
【００２６】
本発明は上記実情に鑑みて為されたもので、安定した高歪補償量を実現し、かつ経年変化に対しても安定した歪制御を実現し、省スペース、省エネルギー、低価格で歪補償を実現できる歪補償増幅装置を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上記従来例の問題点を解決するための本発明は、アナログプリディストーション方式の歪補償増幅装置であって、入力信号を分配する分配器と、分配された信号を合成する合成器と、合成器の出力側に設けた主増幅器とを備え、分配器と合成器との間に、振幅及び位相を制御するベクトル調整器と、３次歪を発生させる歪発生器とを設け、歪発生器でバイアス電圧を印加してアンバランス状態を実現し、３次歪以外の歪成分をキャンセルされるようにしたことを特徴とする。
【００２８】
本発明は、上記歪補償増幅装置において、歪発生器は、アンチパラレルダイオードを用い、アンチパラレルダイオードへの順バイアス、逆バイアスが調整されるよう可変のバイアス電圧を印加することを特徴とする。
【００２９】
本発明は、上記歪補償増幅装置において、温度変化に対応してベクトル調整器を制御する制御部を設けたことを特徴とする。
【００３０】
本発明は、上記歪補償増幅装置において、主増幅器からの出力信号の歪に応じてベクトル調整器を制御する制御部を設けたことを特徴とする。
【発明の効果】
【００３１】
本発明によれば、アナログプリディストーション方式の歪補償増幅装置であって、入力信号を分配する分配器と、分配された信号を合成する合成器と、合成器の出力側に設けた主増幅器とを備え、分配器と合成器との間に、振幅及び位相を制御するベクトル調整器と、３次歪を発生させる歪発生器とを設け、歪発生器でバイアス電圧を印加してアンバランス状態を実現し、３次歪以外の歪成分をキャンセルされるようにしたものとしているので、安定した高歪補償量を実現し、かつ経年変化に対しても安定した歪制御を実現し、省スペース、省エネルギー、低価格で歪補償を実現できる効果がある。
【００３２】
本発明によれば、歪発生器は、アンチパラレルダイオードを用い、アンチパラレルダイオードへの順バイアス、逆バイアスが調整されるよう可変のバイアス電圧を印加する上記歪補償増幅装置としているので、簡易な構成で安定した高歪補償量を実現できる効果がある。
【００３３】
本発明によれば、温度変化に対応してベクトル調整器を制御する制御部を設けた上記歪補償増幅装置としているので、温度変化に対応して安定した高歪補償量を実現できる効果がある。
【００３４】
本発明によれば、主増幅器からの出力信号の歪に応じてベクトル調整器を制御する制御部を設けた上記歪補償増幅装置としているので、主増幅器からの歪に応じて安定した高歪補償量を実現できる効果がある。
【発明を実施するための最良の形態】
【００３５】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る歪補償増幅装置は、歪補償方式としてアナログプリディストーション（アナログＰＤ）方式を採用し、歪補償増幅において、歪発生器にアンチパラレルダイオードを用いて、それぞれのバイアス点をアンバランスに設定することで３次歪のみを生成するものであり、歪補償量を増やすことで、高効率で素子を使用でき、構成として遅延線、歪増幅器を削除することで、回路規模を小さくして低コスト、省スペース、省エネルギーを実現できる。
【００３６】
また、本発明の実施の形態に係る歪補償増幅装置は、歪成分を独立に制御するようにしているので、安定した高歪補償量を実現し、かつ経年変化に対しても安定した歪制御を実現できるものである。
【００３７】
本発明の第１の実施の形態に係る歪補償増幅装置について図１を参照しながら説明する。図１は、本発明の第１の実施の形態に係る歪補償増幅装置の構成ブロック図である。尚、図１５，１６と同様の構成をとる部分については同一の符号を付して説明する。
本発明の第１の実施の形態に係る歪補償増幅装置（第１の装置）は、図１に示すように、分配器１１と、可変減衰器（可変ＡＴＴ）１４ａと、可変位相器１４ｂと、歪発生器１３と、合成器１６と、主増幅器２とから構成されている。
分配器１１からの一方の出力側に可変ＡＴＴ１４ａと可変位相器１４ｂとを設け、分配器１１からの他方の出力側に歪発生器１３を設けた構成としている。
【００３８】
特に、本実施の形態に係る歪発生器１３は、高レベルで３次歪（Ｘ^3）しか発生しないようになっているため、従来の高歪補償方式で必要とされた遅延線、増幅器が不要である。
【００３９】
尚、ベクトル調整器となる可変ＡＴＴ１４ａと可変位相器１４ｂは、任意の位置に設けられてよいから、図２に示すような別の実施の形態とすることもできる。
【００４０】
図２は、本発明の第２の実施の形態に係る歪補償増幅装置の構成ブロック図である。
本発明の第２の実施の形態に係る歪補償増幅装置（第２の装置）は、図２に示すように、分配器１１と、可変位相器１４ｂと、歪発生器１３と、可変減衰器（可変ＡＴＴ）１４ａと、合成器１６と、主増幅器２とから構成されている。
分配器１１からの一方の出力側に可変位相器１４ｂを設け、分配器１１からの他方の出力側に歪発生器１３と可変ＡＴＴ１４ａを設けた構成としている。
【００４１】
次に、第１又は第２の装置における歪発生器の入出力特性について図３を参照しながら説明する。図３は、本歪発生器の理想的な入出力特性を示す図である。
図３に示すように、発生する３次歪成分（ＩＭ３）のＡポイント（−５０ｄＢｍ）において、５次歪（Ｘ^5）成分（ＩＭ５）や７次歪成分のレベルは非常に低いものとなっているから、３次歪成分のみが発生していることになる。
【００４２】
次に、第１又は第２の装置における歪発生器１３について図４を参照しながら説明する。図４は、本発明の実施の形態に係る歪発生器の構成ブロック図である。
本発明の実施の形態に係る歪発生器（本歪発生器）は、図４に示すように、結合器（Coupler）１３ａと、Ｘ＋Ｘ^3歪発生回路１３ｂと、基本波反射回路１３ｃとから構成されている。
【００４３】
本歪発生器１３の結合器１３ａは、入力信号の入力端子と、出力信号の出力端子と、Ｘ＋Ｘ^3歪発生回路１３ｂへの接続端子と、基本波反射回路１３ｃへの接続端子を備えている。
そして、結合器１３ａは、入力端子から入力される信号にＸ＋Ｘ^3歪発生回路１３ｂからのＸ＋Ｘ^3の歪みを加え、基本波反射回路１３ｃからの−Ｘの基本波を結合すると、出力端子からＸ^3の歪み信号のみが出力されることになる。
【００４４】
基本波反射回路１３ｃは、抵抗（Ｒ）と容量（Ｃ）で構成され、−Ｘの基本波を発生させ、結合器１３ａに出力するものである。
【００４５】
Ｘ＋Ｘ^3歪発生回路１３ｂは、Ｘ＋Ｘ^3の歪みを発生させ、結合器１３ａに出力するものである。
特に、本実施の形態におけるＸ＋Ｘ^3歪発生回路１３ｂは、本発明の特徴部分であり、上述したとおおり、高レベルで高歪補償量を実現すると共に、５次、７次の歪成分を発生させず、３次歪成分のみを発生させるものである。これにより、遅延線、増幅器が不要となる。
【００４６】
次に、Ｘ＋Ｘ^3歪発生回路１３ｂの２つの構成について図５，６を参照しながら説明する。図５は、Ｘ＋Ｘ^3歪発生回路の第１例を示す回路図であり、図６は、Ｘ＋Ｘ^3歪発生回路の第２例を示す回路図である。
【００４７】
第１例は、図５に示すように、アンチパラレルダイオードの一端を接地し、他端を容量Ｃ1 を介して結合器１３ａへの接続端子とし、容量Ｃ1 とアンチパラレルダイオードの他端との間に、抵抗Ｒ2 を介してバイアス電圧を印加し、また抵抗Ｒ1 を介して接地する構成である。
【００４８】
ここで、ダイオードに順バイアス、逆バイアスを印加することにより、アンチパラレルダイオードは、バランスを崩し、それにより、５次歪がキャンセルされるよう作用するものである。詳しい原理は、後述する。
【００４９】
第２例は、図６に示すように、アンチパラレルダイオードの接地側に容量Ｃ2 と容量Ｃ3 をそれぞれ設け、その容量Ｃとダイオードとの間に抵抗Ｒ2 を介してバイアス電圧を印加すると共に抵抗Ｒ3 を介してバイアス電圧を印加するものである。
また、アンチパラレルダイオードの接続端子側には容量Ｃ1 を設けると共に、アンチパラレルダイオードと容量Ｃ1 との間を抵抗Ｒ1 を介して接地する。
図６の回路でも、両方のバイアス電圧印加によってアンチパラレルダイオードは、バランスを崩し、それにより、５次歪がキャンセルされるよう作用する。
【００５０】
ここで、アンチパラレルダイオードをアンバランスバイアス動作させて、歪発生を実現する原理について説明する。
まず、通常のアンチパラレルダイオードの電流特性について図７を参照しながら説明する。図７は、アンチパラレルダイオードの電流特性を説明するための概略図である。
【００５１】
図７に示すように、一方のダイオードのアノード側が接地され、他方のダイオードのカソード側が接地され、一方のダイオードのカソード側と他方のダイオードのアノード側とが連結する連結部分に電流ｉ1 ＋ｉ2 が流れる端子が接続している構成となっている。
つまり、アンチパラレルダイオードに電流ｉ1 ＋ｉ2 が流れると、図中、右側のダイオードでは図中、下から上に電流ｉ1 が流れ、図中、左側のダイオードでは図中、上から下に電流ｉ2 が流れる。
ここで、電流ｉ1 ＋ｉ2 を以下の［数１］のように書き替える。
【００５２】
【数１】
【００５３】
そして、ａｖ＝ｘとおくと、eavは［数２］のように展開され、e-avは［数３］のように展開される。
【００５４】
【数２】
【００５５】
【数３】
【００５６】
すると、［数２］と［数３］とにより、ex-e-xは以下の［数４］のようになる。
【００５７】
【数４】
【００５８】
尚、上記ａについては、以下の［数５］の関係にある。但し、ｑは熱容量で、ｋはボルツマン定数、Ｔは温度を示している。
【００５９】
【数５】
【００６０】
上記［数４］の式から、偶数次の項がキャンセルされていることが分かる。
このように、アンチパラレルダイオードを用いることで、奇数次の歪発生器を実現できる回路となっている。
更に、本実施の形態では、このアンチパラレルダイオードを意図的にバイアスをアンバランスにする回路を付加することで、３次歪のみを発生させることができる回路にしている。
【００６１】
次に、アンチパラレルダイオードを意図的にバイアスをアンバランスにする構成について図８を参照しながら説明する。図８は、アンチパラレルダイオードにバイアス印加する回路図である。尚、図８は、図７を基にバイアス印加の構成を付加したものである。
図８に示すように、電流ｉ1 が流れるダイオードのアノード側が接地し、電流ｉ2 が流れるダイオードのカソード側が接地し、電流ｉ1 が流れるダイオードのカソード側と電流ｉ2 が流れるダイオードのアノード側の連結部分に電流ｉ1 ＋ｉ2 が流れる端子が接続しており、その端子に一方が抵抗を介して可変のバイアス電圧が印加され、その端子の他方が抵抗を介して接地されている構成となっている。
【００６２】
図８に示した構成において、ダイオードに順バイアス、逆バイアスを印加することにより、アンチパラレルダイオードは、バランスを崩し、バランスされた歪カーブに符号反転した５次の歪を付加したことと等価になる。
【００６３】
ここで、この新しい符号反転した５次の歪とアンチパラレルダイオードが持つ５次の歪とがキャンセルさせるように、順バイアス、逆バイアスを調整する。当然、３次歪も若干変化するが、図１及び図２に示すように、３次歪レベルを調整する可変ＡＴＴ１４ａがあるので問題はない。
【００６４】
そして、図４の歪発生回路において、基本波成分（Ｘ）は、基本波反射回路で発生した負の基本波成分（−Ｘ）により結合器１３ａでキャンセルされ、理想的な３次歪（Ｘ^3）を発生させるものである。
【００６５】
本実施の形態の歪発生器を用いることで、高レベルの３次歪のみの発生が可能となるため、歪発生回路に入力するレベルを低減させることなく使用できる。
また、３次歪のレベルが高いことから、従来技術で必要であった増幅器が削除でき、それに伴い遅延線も削除できるものである。結果として、図１及び図２の装置のように、本発明の目的であった少スペース、高歪補償量、低コストな歪補償増幅装置を実現できる。
【００６６】
本実施の形態に係る歪発生器の入出力特性を図９に示す。図９は、歪発生器の５次歪低減特性を示す図である。
図９に示すように、バイアス電圧７．６Ｖでは、３次、５次の歪は出るものの、バイアス電圧５．７Ｖでは、５次歪がキャンセルされているものである。
【００６７】
また、本実施の形態に係る歪発生器からの出力波形を図１０に、比較のために従来の歪発生器の出力波形を図１１に示す。図１０は、本実施の形態に係る歪発生器からの出力波形を示す図であり、図１１は、従来の歪発生器の出力波形を示す図である。
図１０と図１１を比較すると、図１１には５次歪が現れているが、図１０には５次歪がキャンセルされている様子が分かるものである。
【００６８】
また、第１及び第２の装置（歪補償増幅装置）からの出力波形を図１２に示す。図１２は、本実施の形態に係る歪補償増幅装置の出力波形を示す図である。
歪補償ありの場合は、波形がきれいな矩形となっているが、歪補償なしの場合は、波形凸部の両端が膨らんだ形となっている。
【００６９】
第１の装置を用いて、温度変化に対応した歪補償増幅装置とすることも可能である。この歪補償増幅装置について図１３を参照しながら説明する。図１３は、温度変化に対応した歪補償増幅装置の構成ブロック図である。
図１３に示すように、温度変化に対応した歪補償増幅装置は、図１の構成に加えて、ＭＰＵ（Micro Processor Unit：マイコン）１７と、アナログ／デジタル変換器（ＡＤＣ）１８と、温度センサ（ＴＥＭＰ）１９とを備えている。
【００７０】
ＴＥＭＰ１９は、本装置の近辺の温度を測定し、測定値（アナログ値）をＡＤＣ１８に出力する。
ＡＤＣ１８は、ＴＥＭＰ１９からの測定値をデジタル変換してＭＰＵ１７に出力する。
ＭＰＵ１７は、制御部であり、内部に温度データに対して最適位相・振幅のデータを対応づけた温度データテーブルを記憶しており、ＡＤＣ１８からの温度データに対応する最適な位相・振幅データを当該温度データテーブルから読み込み、読み取った最適振幅データで可変ＡＴＴ１４ａを制御し、読み取った最適位相データで可変位相器１４ｂを制御するものである。
【００７１】
尚、図１３は、図１の歪補償増幅装置を応用して構成したが、図２の歪補償増幅装置を応用して構成してもよい。
【００７２】
また、第１の装置を用いて、主増幅器からの出力から歪を検出して歪低減を実現する歪補償増幅装置とすることも可能である。この歪補償増幅装置について図１４を参照しながら説明する。図１４は、主増幅器からの出力から歪を検出して歪低減を実現する歪補償増幅装置の構成ブロック図である。
図１３に示すように、歪低減を実現する歪補償増幅装置は、図１の構成に加えて、ＭＰＵ（Micro Processor Unit：マイコン）１７と、アナログ／デジタル変換器（ＡＤＣ）１８と、波形検出回路２０と、発振器（ＶＣＯ：Voltage Controlled Oscillator）２１と、同期回路（ＳＹＮ）２２と、乗算器２３と、分配器２４とを備えている。
【００７３】
分配器２４は、主増幅器２からの出力を入力し、分配して乗算器２３に出力する。
発振器２１は、同期回路２２からの指示により、主増幅器２から出力される信号の周波数に対応する搬送波の周波数を発振する。
乗算器２３は、同期回路２２からの信号と分配器２４からの信号を乗算し、搬送波成分を除去して歪成分を波形検出回路２０に出力する。
波形検出回路２０は、歪成分の波形を検出し、アナログの検出信号をＡＤＣ１８に出力する。
ＡＤＣ１８は、波形信号をデジタル信号に変換し、ＭＰＵ１７に出力する。
【００７４】
ＭＰＵ１７は、ＡＤＣ１８から出力された歪信号のデータから歪成分を低減させるための振幅データ及び位相データを算出し、算出した振幅データで可変ＡＴＴ１４ａを制御し、算出した位相データで可変位相器１４ｂを制御するものである。
上記では、可変ＡＴＴ１４ａ及び可変位相器１４ｂを制御するデータをＭＰＵ１７で算出するようにしたが、図１３のように、歪信号のデータに対して最適に制御するための振幅データ及び位相データをテーブルで記憶させておき、そのテーブルから読み取って可変ＡＴＴ１４ａ及び可変位相器１４ｂを制御するようにしてもよい。
【００７５】
尚、図１４は、図１の歪補償増幅装置を応用して構成したが、図２の歪補償増幅装置を応用して構成してもよい。
【００７６】
本実施の形態の歪補償増幅装置によれば、遅延線、増幅器を用いないで高歪補償量を得ることができるので、高効率で素子を使用でき、省エネルギー設計、低価格設計、少スペース設計を実現できる効果がある。
【００７７】
また歪補償制御として、歪成分を独立に制御できるので、安定した歪補償動作が可能となり、信頼性を向上でき、経年変化に強い歪補償動作が可能となる。
【産業上の利用可能性】
【００７８】
本発明は、安定した高歪補償量を実現し、かつ経年変化に対しても安定した歪制御を実現し、省スペース、省エネルギー、低価格で歪補償を実現できる歪補償増幅装置に好適である。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施の形態に係る歪補償増幅装置の構成ブロック図である。
【図２】本発明の第２の実施の形態に係る歪補償増幅装置の構成ブロック図である。
【図３】本歪発生器の理想的な入出力特性を示す図である。
【図４】本発明の実施の形態に係る歪発生器の構成ブロック図である。
【図５】Ｘ＋Ｘ^3歪発生回路の第１例を示す回路図である。
【図６】Ｘ＋Ｘ^3歪発生回路の第２例を示す回路図である。
【図７】アンチパラレルダイオードの電流特性を説明するための概略図である。
【図８】アンチパラレルダイオードにバイアス印加する回路図である。
【図９】歪発生器の５次歪低減特性を示す図である。
【図１０】本実施の形態に係る歪発生器からの出力波形を示す図でである。
【図１１】従来の歪発生器の出力波形を示す図である。
【図１２】本実施の形態に係る歪補償増幅装置の出力波形を示す図である。
【図１３】温度変化に対応した歪補償増幅装置の構成ブロック図である。
【図１４】主増幅器からの出力から歪を検出して歪低減を実現する歪補償増幅装置の構成ブロック図である。
【図１５】一般的な歪舗装増幅装置の全体構成を示す構成ブロック図でである。
【図１６】従来のプリディストーション部の構成ブロック図でである。
【図１７】３次歪発生器の構成図でである。
【図１８】各部から出力されるＡＭ／ＰＭ特性（入力信号に対する出力位相の特性）を示す図でである。
【図１９】歪み特性を示す図でである。
【図２０】効率を示す図である。
【図２１】歪発生器の入出力特性を示す図である。
【図２２】基本波出力に対する高次歪の関係を示す図である。
【図２３】アナログＰＤ高歪補償方式の歪補償増幅装置の構成ブロック図である。
【図２４】アナログＰＤ低価格方式の歪補償増幅装置の構成ブロック図である。
【符号の説明】
【００８０】
１…ＰＤ部、 ２…主増幅器、 １１…分配器、 １２…遅延線、 １３…歪発生器、 １３ａ…結合器、 １３ｂ…Ｘ＋Ｘ^3歪発生回路、 １３ｃ…基本波反射回路、 １４…ベクトル調整器、 １４ａ…可変ＡＴＴ、 １４ｂ…可変位相器、 １５…増幅器、 １６…合成器、 １７…ＭＰＵ、 １８…ＡＤＣ、 １９…温度センサ、 ２０…波形検出回路、 ２１…発振器、 ２２…同期回路、 ２３…乗算器、 ２４…分配器
【技術分野】
【０００１】
本発明は、無線装置の基地局増幅装置、中継器に用いられる歪補償増幅装置に係り、特に、歪補償方式としてアナログプリディストーション回路を用い、回路規模を小さくし、経済性の良い歪補償増幅装置に関する。
【背景技術】
【０００２】
携帯電話に代表されるように、近年無線を利用したシステム、例えば、Ｗ−ＣＤＭＡ（Wide Band Code Division Multiple Access）、ＰＤＣ（Personal Digital Cellular）、ＰＨＳ（Personal Digital Cellular）のシステムは非常に普及している。
【０００３】
携帯電話における第３世代のシステムのほとんどが線形変調方式を採用しており、それらの信号の増幅回路にはリニアリティが要求され、また、マルチキャリア増幅に代表されるように、共通増幅を行うことでコスト低減、効率の向上が要求されている。
【０００４】
それらの要求に答えるために、歪補償方式を採用した増幅方式が一般的になり、様々な補償方式を採用した増幅装置がある。
歪補償方式は、増幅器で発生する歪みを打ち消すこと（逆の歪みでキャンセルする）で実現される。補償される増幅器で発生した歪みそのものを使う場合（フィードバック、フィードフォワード）と、補償される増幅器とは異なる素子で発生する歪みを用いる場合（プリディストーション）とがある。尚、プリディストーション方式には、アナログ方式とデジタル方式とがある。
【０００５】
歪補償方式におけるフィードフォワード方式は、高い歪補償量を実現し、安定した歪み補償を行うことができるという長所があるが、回路規模が大きくなり、コストが高く、効率が悪いという短所がある。
【０００６】
また、アナログプリディストーション方式（アナログＰＤ方式）は、回路規模が小さく、コストが低く、効率がよいという長所があるが、歪補償量が少なく、３次歪みしか除去できず、歪み発生回路で３次歪みのみを生成するため遅延線、増幅器が必要になるという短所がある。
【０００７】
また、デジタルプリディストーション方式（デジタルＰＤ方式）は、効率が非常によく、高い歪補償量を実現し、生産性がよいという長所があるが、回路規模が大きくなり、アナログ方式と比較してコスト高になるという短所がある。
【０００８】
特に、最近、回路規模が小さく、経済性がよいアナログＰＤ方式が見直されてきている。
以下、アナログＰＤ方式を実現する歪補償増幅装置について、図１５〜２０を参照しながら説明する。図１５は、一般的な歪舗装増幅装置の全体構成を示す構成ブロック図であり、図１６は、従来のプリディストーション部の構成ブロック図であり、図１７は、３次歪発生器の構成図であり、図１８は、各部から出力されるＡＭ／ＰＭ特性（入力信号に対する出力位相の特性）を示す図であり、図１９は、歪み特性を示す図であり、図２０は、効率を示す図である。
【０００９】
アナログＰＤ方式の歪補償増幅装置は、図１５に示すように、プリディストーション部（ＰＤ部）１と、主増幅器２とから構成されている。
更に、ＰＤ部１は、図１６に示すように、分配器１１と、遅延線１２と、歪発生器１３′と、ベクトル調整器１４と、増幅器（ＡＭＰ）１５と、合成器１６とから構成されている。
そして、ベクトル調整器１４は、可変減衰器（可変ＡＴＴ）１４ａと、可変位相器１４ｂとから構成されている。
【００１０】
ＰＤ部１の分配器１１に信号が入力されて分配され、一方を遅延線１２に、他方を歪発生器１３′に出力される。歪発生器１３′は、３次歪みのみを発生させるものであり、その出力をベクトル調整器１４の可変ＡＴＴ１４ａに入力されて減衰量を調整し、可変位相器１４ｂで位相を調整して、ＡＭＰ１５で増幅され、合成器１６では、遅延線１２からの信号とＡＭＰ１５からの信号を合成して主増幅器２に出力する。
【００１１】
歪発生器１３′は、図１７に示すように、入力信号の入力端子と出力信号の出力端子を有する結合器（Coupler）１３ａ′を備え、その結合器１３ａ′にはＸ＋Ｘ^3の歪みを発生させるＸ＋Ｘ^3歪発生回路１３ｂ′と、抵抗（Ｒ）と容量（Ｃ）で構成され、−Ｘの基本波を発生する基本波反射回路１３ｃ′とを備えている。
【００１２】
そして、結合器１３ａ′は、入力端子から入力される信号にＸ＋Ｘ^3歪発生回路１３ｂ′からのＸ＋Ｘ^3の歪みを加え、基本波反射回路１３ｃ′からの−Ｘの基本波を結合すると、出力端子からＸ^3の歪み信号が出力されることになる。
【００１３】
尚、図１５に示したＰＤ部１における入力に対する出力位相の特性（ＡＭ／ＰＭ特性）、主増幅器２における入力に対する出力位相の特性、歪補償後の入力に対する出力位相の特性を図１８に示す。
このように、主増幅部２での歪みの特性に応じて、ＰＤ部１で予めその歪みを打ち消す歪みを発生させることで、歪補償が実現される。
【００１４】
また、歪補償増幅装置における入力レベルと出力レベルの関係で、振幅歪み（ＡＭ／ＡＭ特性）及び位相歪み（ＡＭ／ＰＭ特性）を示したのが、図１９であり、歪補償増幅装置における入力レベルと出力レベルの関係で、振幅と位相の効率を示したのが図２０である。
【００１５】
尚、先行技術としては、特開２０００−２４４２５２号「歪み補償装置」（出願人：株式会社日立国際電気）がある。
この歪補償装置は、増幅器で発生する３次歪を補償するものであり、３次歪を発生させる３次歪発生器と位相調整器を備えた４端子電力分配器から構成することで、装置の小型化を図るものである（特許文献１参照）。
【００１６】
また、マイクロ波送信装置において用いられるハーモニックミキサ回路について、アンチパラレルダイオードの特性がばらついて出力信号周波数に局部発振信号周波数の２倍の成分が不要波として現れる場合に、中間周波入力端子から直流バイアス電圧を印加することで、不要波を抑圧することが、特開２００１−３０８６４７「ハーモニックミキサ回路および不要波抑圧方法」に記載されている。
【００１７】
【特許文献１】特開２０００−２４４２５２号公報
【特許文献２】特開２００１−３０８６４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、従来のアナログＰＤ方式では、３次歪みしか除去できないという問題点があるため、以下に説明する２種類の方式へのトレードオフ（交換）が必要になっていた。
【００１９】
第１の方式として、アナログＰＤの高歪補償方式であり、３次歪のみを発生させるために、歪発生器に対する入力レベルを下げるものとなっている。
図２１を参照しながら具体的に説明する。図２１は、歪発生器の入出力特性を示す図である。
図２１では、入力電力に対して、発生する３次歪成分（ＩＭ３）、５次歪成分（ＩＭ５）、７次歪成分（ＩＭ７）の状況を示している。
【００２０】
図２１に示すように、本来、３次歪（Ｘ^3）以外は不要であるが、スプリアスとして５次歪（Ｘ^5）、７次歪（Ｘ^7）が出力されてしまう。そのため、図２１において、３次歪のレベルとしてＡポイントで使用したいが、実際は５次歪、７次歪のレベルが十分小さいＢポイントで歪発生器を動作させている。そして、レベルが足りない分を増幅器で補う方法が採用されている。図２１の例では、３０ｄＢの必要であり、歪ラインに増幅器を設けるため、主信号のラインに遅延時間を合わせる遅延線が必要となっていた。
【００２１】
また、図２２は、基本波出力に対する高次歪の関係を示す図である。
３次歪の成分を歪補償したいが、実際には、３次歪の成分には５次歪成分が含まれるから、５次歪の成分が高いと、ＩＭ３の歪補償が低下するため、５次歪成分の影響がないレベルまで低くする必要がある。無論、３次歪の成分を削除できれば、５次歪成分も自然に減ることにはなる。
よって、図２１と同様に、現状の歪発生器では、入力レベルを低下させて動作させさる必要があった。
【００２２】
第１の方式（アナログＰＤ高歪補償方式）を実現する歪補償増幅装置を図２３に示す。図２３は、アナログＰＤ高歪補償方式の歪補償増幅装置の構成ブロック図である。
アナログＰＤ高歪補償方式の歪補償増幅装置は、図２３に示すように、分配器１１と、遅延線（Delay）１２と、歪発生器１３′と、増幅器（ＡＭＰ）１５と、可変ＡＴＴ１４ａと、可変位相器１４ｂと、合成器１６と、主増幅器２とから構成されている。
歪発生器１３′では、低レベルで動作させるため、３次歪しか発生しないが、増幅器１５と遅延線１２は必須の構成となり、回路規模が増大する。
【００２３】
第２の方式として、アナログＰＤの低価格方式であり、経済化に主眼をおき、回路規模を小さくし、遅延線、増幅器をＰＤ回路ブロックより削除する。その代償として、３次歪補償が低下するため、被補償増幅器（主増幅器２）の効率が第１の方式より劣化するものである。
【００２４】
第２の方式（アナログＰＤ低価格方式）を実現する歪補償増幅装置を図２４に示す。図２４は、アナログＰＤ低価格方式の歪補償増幅装置の構成ブロック図である。
アナログＰＤ低価格方式の歪補償増幅装置は、図２４に示すように、分配器１１と、可変ＡＴＴ１４ａと、可変位相器１４ｂと、歪発生器１３′と、合成器１６と、主増幅器２とから構成されている。
歪発生器１３′は、３次歪だけでなく５次歪も発生しているため、歪補償が低下する。その分、主増幅器２では歪特性がよいものが必要になるため、結果的に効率が犠牲となる。但し、増幅器、遅延線を設けていないため、コストを低減できるものである。
【００２５】
よって、上記第１及び第２の方式では、高歪補償量を得ると共に、回路規模を小さくして経済的に優れた歪補償増幅装置を同時に実現できるものとはなっていないという問題点があった。
【００２６】
本発明は上記実情に鑑みて為されたもので、安定した高歪補償量を実現し、かつ経年変化に対しても安定した歪制御を実現し、省スペース、省エネルギー、低価格で歪補償を実現できる歪補償増幅装置を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上記従来例の問題点を解決するための本発明は、アナログプリディストーション方式の歪補償増幅装置であって、入力信号を分配する分配器と、分配された信号を合成する合成器と、合成器の出力側に設けた主増幅器とを備え、分配器と合成器との間に、振幅及び位相を制御するベクトル調整器と、３次歪を発生させる歪発生器とを設け、歪発生器でバイアス電圧を印加してアンバランス状態を実現し、３次歪以外の歪成分をキャンセルされるようにしたことを特徴とする。
【００２８】
本発明は、上記歪補償増幅装置において、歪発生器は、アンチパラレルダイオードを用い、アンチパラレルダイオードへの順バイアス、逆バイアスが調整されるよう可変のバイアス電圧を印加することを特徴とする。
【００２９】
本発明は、上記歪補償増幅装置において、温度変化に対応してベクトル調整器を制御する制御部を設けたことを特徴とする。
【００３０】
本発明は、上記歪補償増幅装置において、主増幅器からの出力信号の歪に応じてベクトル調整器を制御する制御部を設けたことを特徴とする。
【発明の効果】
【００３１】
本発明によれば、アナログプリディストーション方式の歪補償増幅装置であって、入力信号を分配する分配器と、分配された信号を合成する合成器と、合成器の出力側に設けた主増幅器とを備え、分配器と合成器との間に、振幅及び位相を制御するベクトル調整器と、３次歪を発生させる歪発生器とを設け、歪発生器でバイアス電圧を印加してアンバランス状態を実現し、３次歪以外の歪成分をキャンセルされるようにしたものとしているので、安定した高歪補償量を実現し、かつ経年変化に対しても安定した歪制御を実現し、省スペース、省エネルギー、低価格で歪補償を実現できる効果がある。
【００３２】
本発明によれば、歪発生器は、アンチパラレルダイオードを用い、アンチパラレルダイオードへの順バイアス、逆バイアスが調整されるよう可変のバイアス電圧を印加する上記歪補償増幅装置としているので、簡易な構成で安定した高歪補償量を実現できる効果がある。
【００３３】
本発明によれば、温度変化に対応してベクトル調整器を制御する制御部を設けた上記歪補償増幅装置としているので、温度変化に対応して安定した高歪補償量を実現できる効果がある。
【００３４】
本発明によれば、主増幅器からの出力信号の歪に応じてベクトル調整器を制御する制御部を設けた上記歪補償増幅装置としているので、主増幅器からの歪に応じて安定した高歪補償量を実現できる効果がある。
【発明を実施するための最良の形態】
【００３５】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る歪補償増幅装置は、歪補償方式としてアナログプリディストーション（アナログＰＤ）方式を採用し、歪補償増幅において、歪発生器にアンチパラレルダイオードを用いて、それぞれのバイアス点をアンバランスに設定することで３次歪のみを生成するものであり、歪補償量を増やすことで、高効率で素子を使用でき、構成として遅延線、歪増幅器を削除することで、回路規模を小さくして低コスト、省スペース、省エネルギーを実現できる。
【００３６】
また、本発明の実施の形態に係る歪補償増幅装置は、歪成分を独立に制御するようにしているので、安定した高歪補償量を実現し、かつ経年変化に対しても安定した歪制御を実現できるものである。
【００３７】
本発明の第１の実施の形態に係る歪補償増幅装置について図１を参照しながら説明する。図１は、本発明の第１の実施の形態に係る歪補償増幅装置の構成ブロック図である。尚、図１５，１６と同様の構成をとる部分については同一の符号を付して説明する。
本発明の第１の実施の形態に係る歪補償増幅装置（第１の装置）は、図１に示すように、分配器１１と、可変減衰器（可変ＡＴＴ）１４ａと、可変位相器１４ｂと、歪発生器１３と、合成器１６と、主増幅器２とから構成されている。
分配器１１からの一方の出力側に可変ＡＴＴ１４ａと可変位相器１４ｂとを設け、分配器１１からの他方の出力側に歪発生器１３を設けた構成としている。
【００３８】
特に、本実施の形態に係る歪発生器１３は、高レベルで３次歪（Ｘ^3）しか発生しないようになっているため、従来の高歪補償方式で必要とされた遅延線、増幅器が不要である。
【００３９】
尚、ベクトル調整器となる可変ＡＴＴ１４ａと可変位相器１４ｂは、任意の位置に設けられてよいから、図２に示すような別の実施の形態とすることもできる。
【００４０】
図２は、本発明の第２の実施の形態に係る歪補償増幅装置の構成ブロック図である。
本発明の第２の実施の形態に係る歪補償増幅装置（第２の装置）は、図２に示すように、分配器１１と、可変位相器１４ｂと、歪発生器１３と、可変減衰器（可変ＡＴＴ）１４ａと、合成器１６と、主増幅器２とから構成されている。
分配器１１からの一方の出力側に可変位相器１４ｂを設け、分配器１１からの他方の出力側に歪発生器１３と可変ＡＴＴ１４ａを設けた構成としている。
【００４１】
次に、第１又は第２の装置における歪発生器の入出力特性について図３を参照しながら説明する。図３は、本歪発生器の理想的な入出力特性を示す図である。
図３に示すように、発生する３次歪成分（ＩＭ３）のＡポイント（−５０ｄＢｍ）において、５次歪（Ｘ^5）成分（ＩＭ５）や７次歪成分のレベルは非常に低いものとなっているから、３次歪成分のみが発生していることになる。
【００４２】
次に、第１又は第２の装置における歪発生器１３について図４を参照しながら説明する。図４は、本発明の実施の形態に係る歪発生器の構成ブロック図である。
本発明の実施の形態に係る歪発生器（本歪発生器）は、図４に示すように、結合器（Coupler）１３ａと、Ｘ＋Ｘ^3歪発生回路１３ｂと、基本波反射回路１３ｃとから構成されている。
【００４３】
本歪発生器１３の結合器１３ａは、入力信号の入力端子と、出力信号の出力端子と、Ｘ＋Ｘ^3歪発生回路１３ｂへの接続端子と、基本波反射回路１３ｃへの接続端子を備えている。
そして、結合器１３ａは、入力端子から入力される信号にＸ＋Ｘ^3歪発生回路１３ｂからのＸ＋Ｘ^3の歪みを加え、基本波反射回路１３ｃからの−Ｘの基本波を結合すると、出力端子からＸ^3の歪み信号のみが出力されることになる。
【００４４】
基本波反射回路１３ｃは、抵抗（Ｒ）と容量（Ｃ）で構成され、−Ｘの基本波を発生させ、結合器１３ａに出力するものである。
【００４５】
Ｘ＋Ｘ^3歪発生回路１３ｂは、Ｘ＋Ｘ^3の歪みを発生させ、結合器１３ａに出力するものである。
特に、本実施の形態におけるＸ＋Ｘ^3歪発生回路１３ｂは、本発明の特徴部分であり、上述したとおおり、高レベルで高歪補償量を実現すると共に、５次、７次の歪成分を発生させず、３次歪成分のみを発生させるものである。これにより、遅延線、増幅器が不要となる。
【００４６】
次に、Ｘ＋Ｘ^3歪発生回路１３ｂの２つの構成について図５，６を参照しながら説明する。図５は、Ｘ＋Ｘ^3歪発生回路の第１例を示す回路図であり、図６は、Ｘ＋Ｘ^3歪発生回路の第２例を示す回路図である。
【００４７】
第１例は、図５に示すように、アンチパラレルダイオードの一端を接地し、他端を容量Ｃ1 を介して結合器１３ａへの接続端子とし、容量Ｃ1 とアンチパラレルダイオードの他端との間に、抵抗Ｒ2 を介してバイアス電圧を印加し、また抵抗Ｒ1 を介して接地する構成である。
【００４８】
ここで、ダイオードに順バイアス、逆バイアスを印加することにより、アンチパラレルダイオードは、バランスを崩し、それにより、５次歪がキャンセルされるよう作用するものである。詳しい原理は、後述する。
【００４９】
第２例は、図６に示すように、アンチパラレルダイオードの接地側に容量Ｃ2 と容量Ｃ3 をそれぞれ設け、その容量Ｃとダイオードとの間に抵抗Ｒ2 を介してバイアス電圧を印加すると共に抵抗Ｒ3 を介してバイアス電圧を印加するものである。
また、アンチパラレルダイオードの接続端子側には容量Ｃ1 を設けると共に、アンチパラレルダイオードと容量Ｃ1 との間を抵抗Ｒ1 を介して接地する。
図６の回路でも、両方のバイアス電圧印加によってアンチパラレルダイオードは、バランスを崩し、それにより、５次歪がキャンセルされるよう作用する。
【００５０】
ここで、アンチパラレルダイオードをアンバランスバイアス動作させて、歪発生を実現する原理について説明する。
まず、通常のアンチパラレルダイオードの電流特性について図７を参照しながら説明する。図７は、アンチパラレルダイオードの電流特性を説明するための概略図である。
【００５１】
図７に示すように、一方のダイオードのアノード側が接地され、他方のダイオードのカソード側が接地され、一方のダイオードのカソード側と他方のダイオードのアノード側とが連結する連結部分に電流ｉ1 ＋ｉ2 が流れる端子が接続している構成となっている。
つまり、アンチパラレルダイオードに電流ｉ1 ＋ｉ2 が流れると、図中、右側のダイオードでは図中、下から上に電流ｉ1 が流れ、図中、左側のダイオードでは図中、上から下に電流ｉ2 が流れる。
ここで、電流ｉ1 ＋ｉ2 を以下の［数１］のように書き替える。
【００５２】
【数１】
【００５３】
そして、ａｖ＝ｘとおくと、eavは［数２］のように展開され、e-avは［数３］のように展開される。
【００５４】
【数２】
【００５５】
【数３】
【００５６】
すると、［数２］と［数３］とにより、ex-e-xは以下の［数４］のようになる。
【００５７】
【数４】
【００５８】
尚、上記ａについては、以下の［数５］の関係にある。但し、ｑは熱容量で、ｋはボルツマン定数、Ｔは温度を示している。
【００５９】
【数５】
【００６０】
上記［数４］の式から、偶数次の項がキャンセルされていることが分かる。
このように、アンチパラレルダイオードを用いることで、奇数次の歪発生器を実現できる回路となっている。
更に、本実施の形態では、このアンチパラレルダイオードを意図的にバイアスをアンバランスにする回路を付加することで、３次歪のみを発生させることができる回路にしている。
【００６１】
次に、アンチパラレルダイオードを意図的にバイアスをアンバランスにする構成について図８を参照しながら説明する。図８は、アンチパラレルダイオードにバイアス印加する回路図である。尚、図８は、図７を基にバイアス印加の構成を付加したものである。
図８に示すように、電流ｉ1 が流れるダイオードのアノード側が接地し、電流ｉ2 が流れるダイオードのカソード側が接地し、電流ｉ1 が流れるダイオードのカソード側と電流ｉ2 が流れるダイオードのアノード側の連結部分に電流ｉ1 ＋ｉ2 が流れる端子が接続しており、その端子に一方が抵抗を介して可変のバイアス電圧が印加され、その端子の他方が抵抗を介して接地されている構成となっている。
【００６２】
図８に示した構成において、ダイオードに順バイアス、逆バイアスを印加することにより、アンチパラレルダイオードは、バランスを崩し、バランスされた歪カーブに符号反転した５次の歪を付加したことと等価になる。
【００６３】
ここで、この新しい符号反転した５次の歪とアンチパラレルダイオードが持つ５次の歪とがキャンセルさせるように、順バイアス、逆バイアスを調整する。当然、３次歪も若干変化するが、図１及び図２に示すように、３次歪レベルを調整する可変ＡＴＴ１４ａがあるので問題はない。
【００６４】
そして、図４の歪発生回路において、基本波成分（Ｘ）は、基本波反射回路で発生した負の基本波成分（−Ｘ）により結合器１３ａでキャンセルされ、理想的な３次歪（Ｘ^3）を発生させるものである。
【００６５】
本実施の形態の歪発生器を用いることで、高レベルの３次歪のみの発生が可能となるため、歪発生回路に入力するレベルを低減させることなく使用できる。
また、３次歪のレベルが高いことから、従来技術で必要であった増幅器が削除でき、それに伴い遅延線も削除できるものである。結果として、図１及び図２の装置のように、本発明の目的であった少スペース、高歪補償量、低コストな歪補償増幅装置を実現できる。
【００６６】
本実施の形態に係る歪発生器の入出力特性を図９に示す。図９は、歪発生器の５次歪低減特性を示す図である。
図９に示すように、バイアス電圧７．６Ｖでは、３次、５次の歪は出るものの、バイアス電圧５．７Ｖでは、５次歪がキャンセルされているものである。
【００６７】
また、本実施の形態に係る歪発生器からの出力波形を図１０に、比較のために従来の歪発生器の出力波形を図１１に示す。図１０は、本実施の形態に係る歪発生器からの出力波形を示す図であり、図１１は、従来の歪発生器の出力波形を示す図である。
図１０と図１１を比較すると、図１１には５次歪が現れているが、図１０には５次歪がキャンセルされている様子が分かるものである。
【００６８】
また、第１及び第２の装置（歪補償増幅装置）からの出力波形を図１２に示す。図１２は、本実施の形態に係る歪補償増幅装置の出力波形を示す図である。
歪補償ありの場合は、波形がきれいな矩形となっているが、歪補償なしの場合は、波形凸部の両端が膨らんだ形となっている。
【００６９】
第１の装置を用いて、温度変化に対応した歪補償増幅装置とすることも可能である。この歪補償増幅装置について図１３を参照しながら説明する。図１３は、温度変化に対応した歪補償増幅装置の構成ブロック図である。
図１３に示すように、温度変化に対応した歪補償増幅装置は、図１の構成に加えて、ＭＰＵ（Micro Processor Unit：マイコン）１７と、アナログ／デジタル変換器（ＡＤＣ）１８と、温度センサ（ＴＥＭＰ）１９とを備えている。
【００７０】
ＴＥＭＰ１９は、本装置の近辺の温度を測定し、測定値（アナログ値）をＡＤＣ１８に出力する。
ＡＤＣ１８は、ＴＥＭＰ１９からの測定値をデジタル変換してＭＰＵ１７に出力する。
ＭＰＵ１７は、制御部であり、内部に温度データに対して最適位相・振幅のデータを対応づけた温度データテーブルを記憶しており、ＡＤＣ１８からの温度データに対応する最適な位相・振幅データを当該温度データテーブルから読み込み、読み取った最適振幅データで可変ＡＴＴ１４ａを制御し、読み取った最適位相データで可変位相器１４ｂを制御するものである。
【００７１】
尚、図１３は、図１の歪補償増幅装置を応用して構成したが、図２の歪補償増幅装置を応用して構成してもよい。
【００７２】
また、第１の装置を用いて、主増幅器からの出力から歪を検出して歪低減を実現する歪補償増幅装置とすることも可能である。この歪補償増幅装置について図１４を参照しながら説明する。図１４は、主増幅器からの出力から歪を検出して歪低減を実現する歪補償増幅装置の構成ブロック図である。
図１３に示すように、歪低減を実現する歪補償増幅装置は、図１の構成に加えて、ＭＰＵ（Micro Processor Unit：マイコン）１７と、アナログ／デジタル変換器（ＡＤＣ）１８と、波形検出回路２０と、発振器（ＶＣＯ：Voltage Controlled Oscillator）２１と、同期回路（ＳＹＮ）２２と、乗算器２３と、分配器２４とを備えている。
【００７３】
分配器２４は、主増幅器２からの出力を入力し、分配して乗算器２３に出力する。
発振器２１は、同期回路２２からの指示により、主増幅器２から出力される信号の周波数に対応する搬送波の周波数を発振する。
乗算器２３は、同期回路２２からの信号と分配器２４からの信号を乗算し、搬送波成分を除去して歪成分を波形検出回路２０に出力する。
波形検出回路２０は、歪成分の波形を検出し、アナログの検出信号をＡＤＣ１８に出力する。
ＡＤＣ１８は、波形信号をデジタル信号に変換し、ＭＰＵ１７に出力する。
【００７４】
ＭＰＵ１７は、ＡＤＣ１８から出力された歪信号のデータから歪成分を低減させるための振幅データ及び位相データを算出し、算出した振幅データで可変ＡＴＴ１４ａを制御し、算出した位相データで可変位相器１４ｂを制御するものである。
上記では、可変ＡＴＴ１４ａ及び可変位相器１４ｂを制御するデータをＭＰＵ１７で算出するようにしたが、図１３のように、歪信号のデータに対して最適に制御するための振幅データ及び位相データをテーブルで記憶させておき、そのテーブルから読み取って可変ＡＴＴ１４ａ及び可変位相器１４ｂを制御するようにしてもよい。
【００７５】
尚、図１４は、図１の歪補償増幅装置を応用して構成したが、図２の歪補償増幅装置を応用して構成してもよい。
【００７６】
本実施の形態の歪補償増幅装置によれば、遅延線、増幅器を用いないで高歪補償量を得ることができるので、高効率で素子を使用でき、省エネルギー設計、低価格設計、少スペース設計を実現できる効果がある。
【００７７】
また歪補償制御として、歪成分を独立に制御できるので、安定した歪補償動作が可能となり、信頼性を向上でき、経年変化に強い歪補償動作が可能となる。
【産業上の利用可能性】
【００７８】
本発明は、安定した高歪補償量を実現し、かつ経年変化に対しても安定した歪制御を実現し、省スペース、省エネルギー、低価格で歪補償を実現できる歪補償増幅装置に好適である。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施の形態に係る歪補償増幅装置の構成ブロック図である。
【図２】本発明の第２の実施の形態に係る歪補償増幅装置の構成ブロック図である。
【図３】本歪発生器の理想的な入出力特性を示す図である。
【図４】本発明の実施の形態に係る歪発生器の構成ブロック図である。
【図５】Ｘ＋Ｘ^3歪発生回路の第１例を示す回路図である。
【図６】Ｘ＋Ｘ^3歪発生回路の第２例を示す回路図である。
【図７】アンチパラレルダイオードの電流特性を説明するための概略図である。
【図８】アンチパラレルダイオードにバイアス印加する回路図である。
【図９】歪発生器の５次歪低減特性を示す図である。
【図１０】本実施の形態に係る歪発生器からの出力波形を示す図でである。
【図１１】従来の歪発生器の出力波形を示す図である。
【図１２】本実施の形態に係る歪補償増幅装置の出力波形を示す図である。
【図１３】温度変化に対応した歪補償増幅装置の構成ブロック図である。
【図１４】主増幅器からの出力から歪を検出して歪低減を実現する歪補償増幅装置の構成ブロック図である。
【図１５】一般的な歪舗装増幅装置の全体構成を示す構成ブロック図でである。
【図１６】従来のプリディストーション部の構成ブロック図でである。
【図１７】３次歪発生器の構成図でである。
【図１８】各部から出力されるＡＭ／ＰＭ特性（入力信号に対する出力位相の特性）を示す図でである。
【図１９】歪み特性を示す図でである。
【図２０】効率を示す図である。
【図２１】歪発生器の入出力特性を示す図である。
【図２２】基本波出力に対する高次歪の関係を示す図である。
【図２３】アナログＰＤ高歪補償方式の歪補償増幅装置の構成ブロック図である。
【図２４】アナログＰＤ低価格方式の歪補償増幅装置の構成ブロック図である。
【符号の説明】
【００８０】
１…ＰＤ部、 ２…主増幅器、 １１…分配器、 １２…遅延線、 １３…歪発生器、 １３ａ…結合器、 １３ｂ…Ｘ＋Ｘ^3歪発生回路、 １３ｃ…基本波反射回路、 １４…ベクトル調整器、 １４ａ…可変ＡＴＴ、 １４ｂ…可変位相器、 １５…増幅器、 １６…合成器、 １７…ＭＰＵ、 １８…ＡＤＣ、 １９…温度センサ、 ２０…波形検出回路、 ２１…発振器、 ２２…同期回路、 ２３…乗算器、 ２４…分配器
【特許請求の範囲】
【請求項１】
アナログプリディストーション方式の歪補償増幅装置であって、
入力信号を分配する分配器と、分配された信号を合成する合成器と、前記合成器の出力側に設けた主増幅器とを備え、
前記分配器と前記合成器との間に、振幅及び位相を制御するベクトル調整器と、３次歪を発生させる歪発生器とを設け、
前記歪発生器でバイアス電圧を印加してアンバランス状態を実現し、３次歪以外の歪成分をキャンセルされるようにしたことを特徴とする歪補償増幅装置。
【請求項２】
歪発生器は、アンチパラレルダイオードを用い、前記アンチパラレルダイオードへの順バイアス、逆バイアスが調整されるよう可変のバイアス電圧を印加することを特徴とする請求項１記載の歪補償増幅装置。
【請求項３】
温度変化に対応してベクトル調整器を制御する制御部を設けたことを特徴とする請求項１又は２記載の歪補償増幅装置。
【請求項４】
主増幅器からの出力信号の歪に応じてベクトル調整器を制御する制御部を設けたことを特徴とする請求項１又は２記載の歪補償増幅装置。
【請求項１】
アナログプリディストーション方式の歪補償増幅装置であって、
入力信号を分配する分配器と、分配された信号を合成する合成器と、前記合成器の出力側に設けた主増幅器とを備え、
前記分配器と前記合成器との間に、振幅及び位相を制御するベクトル調整器と、３次歪を発生させる歪発生器とを設け、
前記歪発生器でバイアス電圧を印加してアンバランス状態を実現し、３次歪以外の歪成分をキャンセルされるようにしたことを特徴とする歪補償増幅装置。
【請求項２】
歪発生器は、アンチパラレルダイオードを用い、前記アンチパラレルダイオードへの順バイアス、逆バイアスが調整されるよう可変のバイアス電圧を印加することを特徴とする請求項１記載の歪補償増幅装置。
【請求項３】
温度変化に対応してベクトル調整器を制御する制御部を設けたことを特徴とする請求項１又は２記載の歪補償増幅装置。
【請求項４】
主増幅器からの出力信号の歪に応じてベクトル調整器を制御する制御部を設けたことを特徴とする請求項１又は２記載の歪補償増幅装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２００７−１８０９１５（Ｐ２００７−１８０９１５Ａ）
【公開日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願番号】特願２００５−３７７１０８（Ｐ２００５−３７７１０８）
【出願日】平成１７年１２月２８日（２００５．１２．２８）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
【公開日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願日】平成１７年１２月２８日（２００５．１２．２８）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
[ Back to top ]