波形整形装置、信号生成装置、波形整形方法および信号生成方法
【課題】回路デバイスの温度や電源などが変動しても信号品質を維持すること。
【解決手段】波形整形装置１００は、リミッタアンプ１１２と、バンドパスフィルタ１１３と、測定部１１４と、利得制御部１１５と、を備えている。リミッタアンプ１１２は、所定の出力振幅を限度として可変の増幅量により入力信号を増幅する。バンドパスフィルタ１１３は、リミッタアンプ１１２によって増幅された信号の奇数次高調波を抽出する。測定部１１４は、バンドパスフィルタ１１３によって抽出された奇数次高調波の強度を測定する。利得制御部１１５は、測定部１１４によって測定された強度に基づいてリミッタアンプ１１２の増幅量を制御する。
【解決手段】波形整形装置１００は、リミッタアンプ１１２と、バンドパスフィルタ１１３と、測定部１１４と、利得制御部１１５と、を備えている。リミッタアンプ１１２は、所定の出力振幅を限度として可変の増幅量により入力信号を増幅する。バンドパスフィルタ１１３は、リミッタアンプ１１２によって増幅された信号の奇数次高調波を抽出する。測定部１１４は、バンドパスフィルタ１１３によって抽出された奇数次高調波の強度を測定する。利得制御部１１５は、測定部１１４によって測定された強度に基づいてリミッタアンプ１１２の増幅量を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号の波形を整形する波形整形装置、信号生成装置、波形整形方法および信号生成方法に関する。
【背景技術】
【０００２】
海底ケーブルを用いる通信システムのように、数千ｋｍの伝送距離を有する長距離通信システムにおいては、Ｓ／Ｎ（Ｓｉｇｎａｌ／Ｎｏｉｓｅ）特性を向上させるためにＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号が用いられる場合がある。ＲＺ符号化された光信号においては、ファイバ分散による波形劣化を小さくしたり、Ｓ／Ｎ特性を向上させたりするために、光信号のデューティ比およびＴｒＴｆを適切に制御する必要がある。
【０００３】
また、ＲＺ信号を送信装置の電気回路で生成する場合は、ＮＲＺ（Ｎｏｎ ＲＺ）信号であるデータとクロック信号の論理的ＡＮＤ（乗算）を演算する構成が一般的である。このような構成において、クロック信号のデューティ比を補償するデューティ比補償回路を用いる構成が開示されている（たとえば、下記特許文献１参照。）。
【０００４】
また、データとクロック信号の論理的ＡＮＤによってＲＺ信号を生成する構成において、帯域制限フィルタなどを用いてクロック信号のＴｒＴｆを一定にする技術が用いられている。この技術は、クロック信号を通過させる帯域制限フィルタの周波数透過特性の設計によって、クロック信号の波形をなまらせてＴｒＴｆを調整するものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２５２００７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来技術では、温度や電源などが変動すると、クロック信号のデューティ比やＴｒＴｆが変動して信号が劣化するという問題がある。特に、たとえば１０Ｇｂｐｓ以上の高速な送信信号を生成する場合には、回路デバイスの動作能力マージンが少ないためクロック信号のデューティ比やＴｒＴｆが変動しやすい。
【０００７】
このため、送信信号の劣化が大きくなり、送信信号の伝送可能距離が短くなったり、送信信号の波形劣化を補償するための機器（アンプや分散補償器など）の追加が必要になったりするという問題がある。また、送信信号のビットレートに対して回路デバイスの動作能力を十分に高くすることも考えられるが、装置のコストが増大するという問題がある。
【０００８】
また、データとクロック信号の論理的ＡＮＤによってＲＺ信号を生成する構成において、温度や電源などの変動によってデータとクロック信号の位相関係が最適な状態からずれた場合は、データとクロック信号の波形干渉が発生する。データとクロック信号の波形干渉が発生すると、送信信号が劣化して伝送可能距離が短くなるという問題がある。
【０００９】
開示の波形整形装置、信号生成装置、波形整形方法および信号生成方法は、上述した問題点を解消するものであり、回路デバイスの温度や電源などが変動しても信号品質を維持することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するため、開示技術は、所定の出力振幅を限度として可変の増幅量により入力信号を増幅し、増幅された信号の奇数次高調波を抽出し、抽出された奇数次高調波の強度を測定し、測定された強度に基づいて前記増幅量を制御することを要件とする。
【００１１】
上記構成によれば、増幅したクロック信号の奇数次高調波を抽出することでクロック信号のＴｒＴｆを監視することができる。そして、監視したＴｒＴｆに基づいて増幅量を調整することで、クロック信号のＴｒＴｆを一定に制御することができる。
【発明の効果】
【００１２】
開示の波形整形装置、信号生成装置、波形整形方法および信号生成方法によれば、回路デバイスの温度や電源などが変動しても信号品質を維持することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１にかかる波形整形装置の機能的構成を示すブロック図である。
【図２】図１に示したＴｒＴｆ制御部によるＴｒＴｆ制御を示す図である。
【図３】リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝５０ｐｓ）である。
【図４】リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝４０ｐｓ）である。
【図５】リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝２０ｐｓ）である。
【図６】リミッタアンプから出力されるクロック信号を示す図（デューティ比＝５５％）である。
【図７】リミッタアンプから出力されるクロック信号を示す図（デューティ比＝６０％）である。
【図８】実施の形態２にかかる波形整形装置の機能的構成を示すブロック図である。
【図９】図８に示したデューティ比制御部の構成例を示すブロック図である。
【図１０】図９に示したデューティ比制御部によるデューティ比制御を示す図である。
【図１１】実施の形態３にかかるＲＺ信号生成装置の機能的構成を示すブロック図である。
【図１２】図１１に示した位相制御部の構成例を示すブロック図である。
【図１３】図１２に示した位相差監視部の構成例を示すブロック図である。
【図１４】図１２に示した遅延調整部の構成例（アナログ方式）を示すブロック図である。
【図１５】図１２に示した遅延調整部の構成例（デジタル方式）を示すブロック図である。
【図１６】図１２に示した可変遅延部の構成例１を示すブロック図である。
【図１７】図１２に示した可変遅延部の構成例２を示すブロック図である。
【図１８】図１１に示したＲＺ信号生成装置の実施例１を示すブロック図である。
【図１９】図１１に示したＲＺ信号生成装置の実施例２を示すブロック図である。
【図２０】図１１に示したＲＺ信号生成装置の実施例３を示すブロック図である。
【図２１】実施例４にかかる光送信装置の機能的構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照して、この波形整形装置、信号生成装置、波形整形方法および信号生成方法の好適な実施の形態を詳細に説明する。この波形整形装置、信号生成装置、波形整形方法および信号生成方法は、リミッタアンプによって増幅したクロック信号の３次高調波を抽出することでクロック信号のＴｒＴｆを監視する。そして、監視したＴｒＴｆに基づいてリミッタアンプの増幅量を調整することによってＴｒＴｆを一定に制御する。
【００１５】
（実施の形態１）
図１は、実施の形態１にかかる波形整形装置の機能的構成を示すブロック図である。図１に示すように、実施の形態１にかかる波形整形装置１００は、入力されたクロック信号（ＣＬＫ＿ＩＮ）の波形を整形する。波形整形装置１００は、ＴｒＴｆ制御部１１０を備えている。ＴｒＴｆ制御部１１０は、入力されたクロック信号のＴｒＴｆを制御する。
【００１６】
具体的には、ＴｒＴｆ制御部１１０は、閾値設定部１１１と、リミッタアンプ１１２と、バンドパスフィルタ１１３と、測定部１１４と、利得制御部１１５と、を備えている。閾値設定部１１１は、入力されたクロック信号に基づいて、リミッタアンプ１１２における制限振幅を設定する。具体的には、閾値設定部１１１は、波高値検出部１１１ａと、波低値検出部１１１ｂと、中間値算出部１１１ｃと、を備えている。
【００１７】
波高値検出部１１１ａは、ＴｒＴｆ制御部１１０へ入力されたクロック信号の波高値を検出し、検出した波高値を中間値算出部１１１ｃへ出力する。波低値検出部１１１ｂは、ＴｒＴｆ制御部１１０へ入力されたクロック信号の波低値を検出し、検出した波低値を中間値算出部１１１ｃへ出力する。中間値算出部１１１ｃは、波高値検出部１１１ａから出力された波高値と、波低値検出部１１１ｂから出力された波低値と、の中間値を算出する。中間値算出部１１１ｃは、算出した中間値をリミッタアンプ１１２へ出力する。
【００１８】
リミッタアンプ１１２は、ＴｒＴｆ制御部１１０へ入力されたクロック信号を可変の増幅量により増幅する増幅手段である。また、リミッタアンプ１１２は、閾値設定部１１１から出力される中間値を制限振幅（リミット振幅）とし、出力信号の振幅を制限振幅以下としてクロック信号を増幅する。制限振幅は、出力振幅の限度である。また、リミッタアンプ１１２におけるクロック信号の増幅量は利得制御部１１５によって制御される。リミッタアンプ１１２は、増幅したクロック信号を外部へ出力する（ＣＬＫ＿ＯＵＴ）。
【００１９】
バンドパスフィルタ１１３（ＢＰＦ：Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）は、リミッタアンプ１１２から外部へ出力されるクロック信号の奇数次高調波（３次高調波，５次高調波，７次高調波…のいずれか）を抽出する抽出手段である。バンドパスフィルタ１１３は、抽出した奇数次高調波を測定部１１４へ出力する。ここでは、バンドパスフィルタ１１３は、クロック信号の３次高調波を抽出するものとする。
【００２０】
測定部１１４は、バンドパスフィルタ１１３から出力された３次高調波の強度を測定し、測定した強度を利得制御部１１５へ出力する。測定部１１４から利得制御部１１５へ出力される強度は、クロック信号のＴｒＴｆを示している（詳細は図３〜図７参照）。利得制御部１１５には、測定部１１４から出力された強度と、あらかじめ設定された目標ＴｒＴｆと、が入力される。利得制御部１１５は、入力された強度が示すクロック信号のＴｒＴｆと目標ＴｒＴｆが一致するようにリミッタアンプ１１２の増幅量を制御する。
【００２１】
図２は、図１に示したＴｒＴｆ制御部によるＴｒＴｆ制御を示す図である。図２の波形図２１０は、リミッタアンプ１１２へ入力される前のクロック信号（クロック信号２０１）の波形を示している。クロック信号２０１のＴｒおよびＴｆはともに５０ｐｓ（Ｔｒ＝Ｔｆ＝５０ｐｓ）であり、クロック信号２０１のデューティ比は６０％となっている。また、リミッタアンプ１１２の閾値Ｒｅｆは、閾値設定部１１１によって、クロック信号２０１の波高値ＰＨと波低値ＰＬの中間値に設定されている。
【００２２】
波形図２２０は、利得制御部１１５によってリミッタアンプ１１２に小さな増幅量が設定された場合にリミッタアンプ１１２から出力されるクロック信号２０１の波形を示している。点線２２１は、リミッタアンプ１１２のリミッタ振幅が十分に大きいと仮定した場合にリミッタアンプ１１２から出力されるクロック信号２０１を示している。
【００２３】
実際には、リミッタアンプ１１２の閾値Ｒｅｆは、クロック信号２０１の波高値ＰＨと波低値ＰＬの中間値に設定される。そして、クロック信号２０１はリミッタアンプ１１２のリミット振幅を限度として増幅されるため、リミッタアンプ１１２から出力されるクロック信号２０１は実線２２２のようになる。ここでは、実線２２２に示すクロック信号２０１のＴｒおよびＴｆはともに４０ｐｓ（Ｔｒ＝Ｔｆ＝４０ｐｓ）となっている。
【００２４】
波形図２３０は、利得制御部１１５によってリミッタアンプ１１２に大きな増幅量が設定された場合にリミッタアンプ１１２から出力されるクロック信号２０１の波形を示している。点線２３１および実線２３２は、それぞれ波形２２０における点線２２１および実線２２２と同様であるため説明を省略する。ここでは、実線２３２に示すクロック信号２０１のＴｒおよびＴｆはともに２０ｐｓ（Ｔｒ＝Ｔｆ＝２０ｐｓ）となっている。
【００２５】
このように、利得制御部１１５によってリミッタアンプ１１２の増幅量を変化させることで、リミッタアンプ１１２から出力されるクロック信号２０１のＴｒＴｆを制御することができる。また、リミッタアンプ１１２の閾値Ｒｅｆをクロック信号２０１の波高値ＰＨと波低値ＰＬの中間値に設定することで、リミッタアンプ１１２の増幅量を変化させてもクロック信号２０１のデューティ比を６０％に維持することができる。
【００２６】
図３は、リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝５０ｐｓ）である。図３においては、利得制御部１１５の制御によってＴｒＴｆが５０ｐｓ（Ｔｒ／Ｔｆ＝５０ｐｓ）に制御されたクロック信号を図示している。また、クロック信号のデューティ比は５０％である（Ｄｕｔｙ＝５０％）。波形図３１０は、リミッタアンプ１１２から出力されるクロック信号の波形を示している。
【００２７】
波形図３１０に示すように、クロック信号の周期Ｔは１００ｐｓである（ビットレート１０Ｇｂｐｓ）。スペクトル３２０は、リミッタアンプ１１２から出力されるクロック信号の周波数スペクトルを示している。スペクトル３２０における基本波３２１は、クロック信号の周波数ｆ０の成分を示している。
【００２８】
一般的に、クロック信号のＴｒＴｆがクロック信号の周期Ｔの半分未満になると、基本波３２１の他にクロック信号の高調波（周波数ｆ０の整数倍の高次周波数成分）が発生する。ここでは、クロック信号のＴｒＴｆ（５０ｐｓ）がクロック信号の周期Ｔの半分（Ｔ／２＝５０ｐｓ）以上であるため、クロック信号の高調波は発生していない。
【００２９】
図４は、リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝４０ｐｓ）である。図４においては、利得制御部１１５の制御によってＴｒＴｆが４０ｐｓ（Ｔｒ／Ｔｆ＝４０ｐｓ）に制御されたクロック信号を図示している。図４において、図３に示した部分と同様の部分については同一の符号を付して説明を省略する。
【００３０】
ここでは、クロック信号のＴｒＴｆ（４０ｐｓ）がクロック信号の周期Ｔの半分（Ｔ／２＝５０）以上であるため、クロック信号の３次高調波４１１が発生している。３次高調波４１１は、クロック信号における周波数ｆ０の３倍の周波数の成分である。なお、実際には５次以上の他の高調波も発生するが、強度が小さいため図示を省略している。
【００３１】
図５は、リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝２０ｐｓ）である。図５においては、利得制御部１１５の制御によってＴｒＴｆが２０ｐｓ（Ｔｒ／Ｔｆ＝２０ｐｓ）に制御されたクロック信号を図示している。図５において、図４に示した部分と同様の部分については同一の符号を付して説明を省略する。
【００３２】
ここでは、クロック信号のＴｒＴｆ（２０ｐｓ）が図４の場合（４０ｐｓ）よりさらに大きいため、クロック信号の３次高調波４１１の強度が大きくなっている。図４および図５に示すように、クロック信号のＴｒＴｆの大きさにより、クロック信号の３次高調波４１１の強度に差が出ることが分かる。したがって、３次高調波４１１の強度を取得することで、クロック信号のＴｒＴｆを監視することが可能になる。
【００３３】
図６は、リミッタアンプから出力されるクロック信号を示す図（デューティ比＝５５％）である。図７は、リミッタアンプから出力されるクロック信号を示す図（デューティ比＝６０％）である。図６においては、ＴｒＴｆが４０ｐｓ（Ｔｒ／Ｔｆ＝４０ｐｓ）に制御（図４と同様）され、デューティ比を５５％（Ｄｕｔｙ＝５５％）に設定したクロック信号を図示している。図７においては、図６に示したクロック信号に対して、デューティ比を６０％（Ｄｕｔｙ＝６０％）に設定したクロック信号を図示している。
【００３４】
図６および図７において、図４に示した部分と同様の部分については同一の符号を付して説明を省略する。図６および図７に示すように、クロック信号のデューティ比が大きくなると、３次高調波４１１に加えて２次高調波６１１が発生するようになる。２次高調波６１１は、クロック信号における周波数ｆ０の２倍の周波数の成分である。
【００３５】
また、図４、図６および図７に示すように、クロック信号のデューティ比が変化すると、２次高調波６１１の強度は変化するが３次高調波４１１の強度は変化しないことが分かる。同様に、不図示の５次高調波、７次高調波、９次高調波…の強度は、クロック信号のデューティ比が変化しても変化しない。これに対して、不図示の４次高調波、６次高調波、８次高調波…の強度は、クロック信号のデューティ比に応じて変化する。
【００３６】
したがって、クロック信号の奇数次高調波の強度を取得することで、クロック信号のデューティ比に関わらず、クロック信号のＴｒＴｆを監視することができる。特に、クロック信号の３次高調波は、他の奇数次高調波と比べて強度が大きい。このため、クロック信号の３次高調波の強度を取得することで、測定部１１４や利得制御部１１５を実現する回路の性能が低くてもクロック信号のＴｒＴｆを精度よく監視することができる。
【００３７】
具体的には、バンドパスフィルタ１１３において、３次高調波帯域の減衰特性を０ｄＢとし、２次高調波帯域および４次高調波帯域の減衰特性を−４０ｄＢ（１／１００）以下とすることが望ましい。これにより、測定部１１４に対して、クロック信号の３次高調波を透過させるとともに、２次高調波および４次高調波を遮断することができる。
【００３８】
このように、実施の形態１にかかる波形整形装置１００によれば、リミッタアンプ１１２によって増幅したクロック信号の３次高調波を抽出することでクロック信号のＴｒＴｆを監視することができる。そして、監視したＴｒＴｆに基づいてリミッタアンプ１１２の増幅量を調整することで、クロック信号のＴｒＴｆを一定に制御することができる。
【００３９】
これにより、回路デバイスの温度や電源などが変動しても、クロック信号のＴｒＴｆを自動的に一定に制御して信号品質を維持することができる。また、回路デバイスの温度や電源などが変動してもＴｒＴｆに影響が出ない程度に回路デバイスの動作能力を高くする構成に比べて装置の製造コストを低減することができる。
【００４０】
また、リミッタアンプ１１２の制限振幅をクロック信号の波高値と波低値の中間値に設定することで、クロック信号のデューティ比を維持しながらＴｒＴｆを制御することができる。なお、クロック信号のデューティ比を維持する必要がない場合には、リミッタアンプ１１２の制限振幅をクロック信号の波高値と波低値の中間値に設定しなくてもよい。この場合は、たとえばリミッタアンプ１１２の制限振幅をあらかじめ定められた値にする。
【００４１】
なお、ここでは、波形整形装置１００の入力信号をクロック信号とする構成について説明したが、波形整形装置１００の入力信号をＲＺ化されたデータ信号にする構成としてもよい。この場合も、リミッタアンプ１１２から出力されたデータ信号の奇数次時高調波の強度を取得することで、データ信号のＴｒＴｆを監視することができる。
【００４２】
（実施の形態２）
図８は、実施の形態２にかかる波形整形装置の機能的構成を示すブロック図である。図８において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図８に示すように、実施の形態２にかかる波形整形装置１００は、ＴｒＴｆ制御部１１０（図１参照）と、デューティ比制御部８１０と、を備えている。
【００４３】
デューティ比制御部８１０は、ＴｒＴｆ制御部１１０の前段に設けられている。デューティ比制御部８１０は、波形整形装置１００へ入力されたクロック信号（ＣＬＫ＿ＩＮ）のデューティ比を制御する制御手段である。デューティ比制御部８１０は、デューティ比を制御したクロック信号をＴｒＴｆ制御部１１０へ出力する。ＴｒＴｆ制御部１１０は、デューティ比制御部８１０から出力されたクロック信号のＴｒＴｆを制御する。
【００４４】
上述のように、ＴｒＴｆ制御部１１０は、リミッタアンプ１１２の制限振幅をクロック信号の波高値と波低値の中間値に設定することで、クロック信号のデューティ比を維持しながらＴｒＴｆを制御する。このため、デューティ比制御部８１０をＴｒＴｆ制御部１１０の前段に設けることで、デューティ比制御部８１０によって調整したデューティ比を維持しながらＴｒＴｆ制御部１１０によってＴｒＴｆを調整することができる。
【００４５】
図９は、図８に示したデューティ比制御部の構成例を示すブロック図である。図９に示すように、デューティ比制御部８１０は、ローパスフィルタ９１０と、リミッタアンプ９２０と、振幅検出部９３０と、平均値検出部９４０と、デューティ比算出部９５０と、閾値制御部９６０と、を備えている。ローパスフィルタ９１０は、入力されたクロック信号の低周波成分を抽出し、抽出したクロック信号をリミッタアンプ９２０へ出力する。
【００４６】
具体的には、ローパスフィルタ９１０は、抵抗９１１とコンデンサ９１２によって実現されている。抵抗９１１の一端はデューティ比制御部８１０の入力に接続され、抵抗９１１の他端はリミッタアンプ９２０に接続されている。コンデンサ９１２の一端は抵抗９１１とリミッタアンプ９２０の間に接続され、コンデンサ９１２の他端は接地されている。
【００４７】
ローパスフィルタ９１０はクロック信号の高調波成分を遮断できるように設計する。たとえば、ローパスフィルタ９１０の透過帯域をクロック信号のビットレート近傍に設定する。ここでは、リミッタアンプ９２０の前段にＲＣ回路によるローパスフィルタ９１０を設ける構成について説明したが、ローパスフィルタ９１０に代えて、クロック信号の高調波成分を遮断するバンドパスフィルタを設ける構成にしてもよい。
【００４８】
リミッタアンプ９２０は、ローパスフィルタ９１０から出力されたクロック信号を、所定の出力振幅を限度として増幅する（第２増幅手段）。リミッタアンプ９２０の制限振幅は閾値制御部９６０によって制御される。リミッタアンプ９２０は、増幅したクロック信号をＴｒＴｆ制御部１１０へ出力する。リミッタアンプ９２０の増幅量はここでは固定値とする。
【００４９】
振幅検出部９３０は、リミッタアンプ９２０からＴｒＴｆ制御部１１０へ出力されるクロック信号の振幅を検出する。具体的には、振幅検出部９３０は、クロック信号の波高値および波低値を検出し、検出した波高値および波低値の差分によりクロック信号の振幅を検出する。振幅検出部９３０は、検出した振幅をデューティ比算出部９５０へ出力する。
【００５０】
平均値検出部９４０は、リミッタアンプ９２０からＴｒＴｆ制御部１１０へ出力されるクロック信号の平均値を検出し、検出した平均値をデューティ比算出部９５０へ出力する。デューティ比算出部９５０は、振幅検出部９３０から出力された振幅と、平均値検出部９４０から出力された平均値と、に基づいてクロック信号のデューティ比を算出する。
【００５１】
ここで、振幅検出部９３０によって検出される振幅は、クロック信号の波高値ＶｐＨ、クロック信号の波低値ＶｐＬとすると、ＶｐＨ−ＶｐＬによって示すことができる。また、平均値検出部９４０によって検出されるクロック信号の平均値Ｖａｖｅは、クロック信号のデューティ比をＤとすると、Ｖａｖｅ＝（ＶｐＨ−ＶｐＬ）×Ｄ＋ＶｐＬによって示すことができる。したがって、デューティ比算出部９５０が算出するデューティ比Ｄは、Ｄ＝（Ｖａｖｅ−ＶｐＬ）／（ＶｐＨ−ＶｐＬ）によって示すことができる。デューティ比算出部９５０は、算出したデューティ比を閾値制御部９６０へ出力する。
【００５２】
閾値制御部９６０には、デューティ比算出部９５０から出力されたデューティ比と、あらかじめ定められた目標デューティ比と、が入力される。閾値制御部９６０は、デューティ比算出部９５０から出力されたデューティ比が、あらかじめ設定された目標デューティ比と一致するようにリミッタアンプ９２０の制限振幅を制御する。
【００５３】
図１０は、図９に示したデューティ比制御部によるデューティ比制御を示す図である。図１０の波形図１０１０は、リミッタアンプ９２０へ入力される前のクロック信号（クロック信号１０１１）の波形を示している。閾値１０１２および閾値１０１３は、閾値制御部９６０によってリミッタアンプ９２０に設定される制限振幅を示している。
【００５４】
波形図１０２０は、閾値制御部９６０によってリミッタアンプ９２０に閾値１０１２（閾値１０１２＞閾値１０１３）が設定された場合にリミッタアンプ９２０から出力されるクロック信号１０１１の波形を示している。この場合（閾値１０１２）は、クロック信号１０１１のデューティ比は５０％（Ｄｕｔｙ＝５０％）となっている。
【００５５】
波形図１０３０は、閾値制御部９６０によってリミッタアンプ９２０に閾値１０１３が設定された場合にリミッタアンプ９２０から出力されるクロック信号１０１１の波形を示している。この場合（閾値１０１３）は、クロック信号１０１１のデューティ比は６０％（Ｄｕｔｙ＝６０％）となっている。このように、閾値制御部９６０によってリミッタアンプ９２０の制限振幅を変化させることで、リミッタアンプ９２０から出力されるクロック信号１０１１のデューティ比を制御することができる。
【００５６】
このように、実施の形態２にかかる波形整形装置１００によれば、ＴｒＴｆ制御部１１０が、デューティ比制御部８１０によってデューティ比を制御されたクロック信号のＴｒＴｆを制御する。これにより、デューティ比制御部８１０によって調整したデューティ比を維持しながらＴｒＴｆ制御部１１０によってＴｒＴｆを調整することができる。
【００５７】
また、ローパスフィルタ９１０をリミッタアンプ９２０の前段に設けることで、リミッタアンプ９２０へ入力されるクロック信号の高周波成分を除去してなまらせ、デューティ比の変換効率を向上させることができる。さらに、デューティ比制御部８１０はＴｒＴｆ制御部１１０の前段に設けられているため、ローパスフィルタ９１０によってＴｒＴｆが変化しても、後段のＴｒＴｆ制御部１１０によってＴｒＴｆを補償することができる。
【００５８】
このように、デューティ比制御部８１０をＴｒＴｆ制御部１１０の前段に設けることで、実施の形態１にかかる波形整形装置１００の効果を奏するとともに、クロック信号のデューティ比およびＴｒＴｆの両方を一定に制御することができる。
【００５９】
（実施の形態３）
図１１は、実施の形態３にかかるＲＺ信号生成装置の機能的構成を示すブロック図である。図１１において、図８に示した構成と同様の構成については同一の符号を付して説明を省略する。図１１に示すように、ＲＺ信号生成装置１１００は、波形整形装置１００（図８参照）と、位相制御部１１１０と、ＲＺ化部１１２０と、を備えている。
【００６０】
ＲＺ信号生成装置１１００にはデータ（ＤＡＴＡ）とクロック信号（ＣＬＫ＿ＩＮ）が入力される。ＲＺ信号生成装置１１００は、入力されたデータを、入力されたクロック信号によってＲＺ化する。ＲＺ信号生成装置１１００へ入力されたデータはＲＺ化部１１２０へ入力され、クロック信号は位相制御部１１１０へ入力される。
【００６１】
位相制御部１１１０は、ＲＺ化部１１２０へ入力されるデータと、波形整形装置１００からＲＺ化部１１２０へ出力されるクロック信号と、の位相差を制御する。具体的には、位相制御部１１１０は、データの位相に対してクロック信号の位相が進んでいる場合にはクロック信号の遅延量を大きくし、データの位相に対してクロック信号の位相が遅れている場合にはクロック信号の遅延量を小さくする。
【００６２】
波形整形装置１００は、位相制御部１１１０から出力されたクロック信号のデューティ比およびＴｒＴｆを制御し、制御したクロック信号をＲＺ化部１１２０へ出力する。ＲＺ化部１１２０は、入力されたデータを、波形整形装置１００から出力されたクロック信号によりＲＺ化する。具体的には、ＲＺ化部１１２０は、データとクロック信号の論理的ＡＮＤをとることによってデータをＲＺ化し、ＲＺ化したＲＺ信号を外部へ出力する。
【００６３】
図１２は、図１１に示した位相制御部の構成例を示すブロック図である。図１２に示すように、位相制御部１１１０は、位相差監視部１２１０と、遅延調整部１２２０と、可変遅延部１２３０と、を備えている。位相差監視部１２１０には、ＲＺ化部１１２０へ入力されるデータ（ＤＡＴＡ）と、波形整形装置１００からＲＺ化部１１２０へ出力されるクロック信号（ＣＬＫ＿ＯＵＴ）と、が入力される。
【００６４】
位相差監視部１２１０は、入力されたデータとクロック信号の位相差を監視する。そして、位相差監視部１２１０は、監視した位相差を遅延調整部１２２０へ出力する。遅延調整部１２２０は、位相差監視部１２１０から出力された位相差が小さくなるように、可変遅延部１２３０におけるクロック信号の遅延量を調整する。
【００６５】
可変遅延部１２３０には、ＲＺ信号生成装置１１００へ入力されたクロック信号（ＣＬＫ＿ＩＮ）が入力される。可変遅延部１２３０は、入力されたクロック信号を遅延させ、遅延させたクロック信号を波形整形装置１００へ出力する。可変遅延部１２３０における遅延量は遅延調整部１２２０によって調整される。
【００６６】
図１３は、図１２に示した位相差監視部の構成例を示すブロック図である。図１３に示すように、位相差監視部１２１０（図１２参照）は、遅延回路１３１０と、フリップフロップ回路１３２０，１３４０（Ｆ／Ｆ：Ｆｌｉｐ Ｆｌｏｐ）と、反転回路１３３０と、排他的論理和回路１３５０，１３６０と、を備えている。
【００６７】
位相差監視部１２１０へ入力されたデータ（ＤＡＴＡ）は、遅延回路１３１０、フリップフロップ回路１３２０およびフリップフロップ回路１３４０のそれぞれへ入力される。位相差監視部１２１０へ入力されたクロック信号（ＣＬＫ＿ＯＵＴ）は、フリップフロップ回路１３２０および反転回路１３３０のそれぞれへ入力される。
【００６８】
遅延回路１３１０は、入力されたデータを遅延させ、遅延させたデータを排他的論理和回路１３５０および排他的論理和回路１３６０のそれぞれへ出力する。フリップフロップ回路１３２０は、入力されたデータを、入力されたクロック信号の立ち上がりに合わせて排他的論理和回路１３５０へ出力する。
【００６９】
反転回路１３３０は、入力されたクロック信号を反転させ、反転させた反転クロック信号をフリップフロップ回路１３４０へ出力する。フリップフロップ回路１３４０は、入力されたデータを、反転回路１３３０から出力された反転クロック信号の立ち上がり（クロック信号の立ち下がりに相当）に合わせて排他的論理和回路１３６０へ出力する。
【００７０】
排他的論理和回路１３５０は、遅延回路１３１０から出力されたデータと、フリップフロップ回路１３２０から出力されたデータと、の排他的論理和を遅延調整部１２２０へ出力する（ＥＸ−ＯＲ１）。排他的論理和回路１３６０は、遅延回路１３１０から出力されたデータと、フリップフロップ回路１３４０から出力されたデータと、の排他的論理和を遅延調整部１２２０へ出力する（ＥＸ−ＯＲ２）。
【００７１】
これにより、データの位相に対してクロック信号の位相が進んでいる場合は排他的論理和回路１３５０からパルスが出力される（ＥＸ−ＯＲ１）。一方、データの位相に対してクロック信号の位相が遅れている場合は排他的論理和回路１３６０からパルスが出力される（ＥＸ−ＯＲ２）。また、データとクロック信号の位相が一致している場合は、排他的論理和回路１３５０からも排他的論理和回路１３６０からもパルスが出力されない。
【００７２】
図１４は、図１２に示した遅延調整部の構成例（アナログ方式）を示すブロック図である。図１４に示すように、遅延調整部１２２０は、ローパスフィルタ１４１０，１４２０と、差分回路１４３０と、を備えている。ローパスフィルタ１４１０およびローパスフィルタ１４２０のそれぞれの構成は、図９に示したローパスフィルタ９１０と同様の構成であるので、ローパスフィルタ９１０と同様の符号を付して説明を省略する。
【００７３】
ローパスフィルタ１４１０は、排他的論理和回路１３５０から出力されたパルス（ＥＸ−ＯＲ１）の低周波成分を抽出し、抽出したパルスを差分回路１４３０へ出力する。ローパスフィルタ１４２０は、排他的論理和回路１３６０から出力されたパルス（ＥＸ−ＯＲ２）の低周波成分を抽出し、抽出したパルスを差分回路１４３０へ出力する。差分回路１４３０は、ローパスフィルタ１４１０から出力されたパルスと、ローパスフィルタ１４２０から出力されたパルスと、の差分を制御信号として可変遅延部１２３０へ出力する。
【００７４】
これにより、データとクロック信号の位相ずれの方向に応じて、差分回路１４３０から出力される制御信号の正負が逆になる。また、データとクロック信号の位相ずれ量に応じて差分回路１４３０から出力される制御信号の絶対値が変わる。可変遅延部１２３０は、差分回路１４３０から出力される制御信号に応じてクロック信号の遅延量を調整する。
【００７５】
図１５は、図１２に示した遅延調整部の構成例（デジタル方式）を示すブロック図である。図１５において、図１４に示した構成と同様の構成については同一の符号を付して説明を省略する。図１５に示すように、遅延調整部１２２０は、ローパスフィルタ１４１０，１４２０と、デジタル変換部１５１０，１５２０（ＡＤＣ：Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）と、ＣＰＵ１５３０と、アナログ変換部１５４０（ＤＡＣ：Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）と、を備えている。
【００７６】
ローパスフィルタ１４１０およびローパスフィルタ１４２０は、それぞれ抽出したパルスをそれぞれデジタル変換部１５１０およびデジタル変換部１５２０へ出力する。デジタル変換部１５１０およびデジタル変換部１５２０は、それぞれローパスフィルタ１４１０およびローパスフィルタ１４２０から出力されたパルスをデジタル変換してＣＰＵ１５３０（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）へ出力する。
【００７７】
ＣＰＵ１５３０は、デジタル変換部１５１０から出力されたデジタル信号と、デジタル変換部１５２０から出力されたデジタル信号と、の差分を算出し、算出した値を制御信号としてアナログ変換部１５４０へ出力する。アナログ変換部１５４０は、ＣＰＵ１５３０から出力された制御信号をアナログ変換して可変遅延部１２３０へ出力する。
【００７８】
これにより、データとクロック信号の位相ずれの方向に応じてアナログ変換部１５４０から出力される制御信号の正負が逆になり、データとクロック信号の位相ずれ量に応じてアナログ変換部１５４０から出力される制御信号の絶対値が変わる。可変遅延部１２３０は、アナログ変換部１５４０からの制御信号に応じてクロック信号の遅延量を調整する。
【００７９】
図１６は、図１２に示した可変遅延部の構成例１を示すブロック図である。図１６に示すように、可変遅延部１２３０は、直列に接続されたディレイスイッチ１６１０、ディレイスイッチ１６２０およびディレイスイッチ１６３０を備えている。ディレイスイッチ１６１０は、遅延部１６０１と、スイッチ１６０２，１６０３と、を備えている。
【００８０】
ディレイスイッチ１６１０には、可変遅延部１２３０へ入力されたクロック信号（ＣＬＫ＿ＩＮ）が入力される。ディレイスイッチ１６１０へ入力されたクロック信号は、遅延部１６０１およびスイッチ１６０３へ入力される。遅延部１６０１は、入力されたクロック信号を遅延させ、遅延させたクロック信号をスイッチ１６０２へ出力する。
【００８１】
スイッチ１６０２は、遅延部１６０１から出力されたクロック信号の通過／遮断を切り替える。スイッチ１６０２を通過したクロック信号はディレイスイッチ１６２０へ出力される。スイッチ１６０３は、入力されたクロック信号の通過／遮断を切り替える。スイッチ１６０３を通過したクロック信号はディレイスイッチ１６２０へ出力される。
【００８２】
ディレイスイッチ１６１０において、常に、スイッチ１６０２およびスイッチ１６０３のうちの一方がクロック信号を「通過」させ他方が「遮断」するように設計されている。すなわち、ディレイスイッチ１６１０は、入力されたクロック信号を、スイッチ１６０２およびスイッチ１６０３のいずれかを通過させてディレイスイッチ１６２０へ出力する。
【００８３】
スイッチ１６０２およびスイッチ１６０３のうちのいずれが「通過」になるかによって、ディレイスイッチ１６１０を通過するクロック信号の位相が変化する。ディレイスイッチ１６２０およびディレイスイッチ１６３０の各構成は、ディレイスイッチ１６１０と同様であるため同様の符号を付して説明を省略する。
【００８４】
ディレイスイッチ１６２０は、ディレイスイッチ１６１０から出力されたクロック信号を、スイッチ１６０２およびスイッチ１６０３のいずれかを通過させてディレイスイッチ１６３０へ出力する。ディレイスイッチ１６３０は、ディレイスイッチ１６２０から出力されたクロック信号を、スイッチ１６０２およびスイッチ１６０３のいずれかを通過させて波形整形装置１００（図１１参照）へ出力する。
【００８５】
このような構成において、遅延調整部１２２０から出力された制御信号にしたがって、ディレイスイッチ１６１０，１６２０，１６３０のそれぞれにおけるスイッチ１６０２およびスイッチ１６０３を切り替える。これにより、位相制御部１１１０へ入力されるデータ（ＤＡＴＡ）とクロック信号（ＣＬＫ＿ＯＵＴ）の位相差が小さくなるように、可変遅延部１２３０から出力されるクロック信号の位相を制御することができる。
【００８６】
図１７は、図１２に示した可変遅延部の構成例２を示すブロック図である。図１７に示すように、可変遅延部１２３０は、位相回転回路１７１０，１７２０と、リミッタアンプ１７３０と、を備えている。位相回転回路１７１０は、位相制御部１１１０へ入力されたクロック信号の位相を回転させて位相回転回路１７２０へ出力する。具体的には、位相回転回路１７１０は、抵抗１７０１と、可変コンデンサ１７０２と、を備えている。
【００８７】
抵抗１７０１の一端は位相回転回路１７１０の入力に接続され、抵抗１７０１の他端は位相回転回路１７１０の出力に接続されている。可変コンデンサ１７０２の一端は抵抗１７０１と位相回転回路１７１０の出力の間に接続され、可変コンデンサ１７０２の他端は接地されている。このような構成において、可変コンデンサ１７０２の容量を変化させることで、位相回転回路１７１０を通過するクロック信号の位相が回転する。
【００８８】
位相回転回路１７２０の構成は、位相回転回路１７１０の構成と同様であるため説明を省略する。位相回転回路１７２０は、位相回転回路１７１０から出力されたクロック信号の位相を回転させてリミッタアンプ１７３０へ出力する。リミッタアンプ１７３０は、位相回転回路１７２０から出力されたクロック信号を、所定の出力振幅を限度として増幅し、増幅したクロック信号を波形整形装置１００（図１１参照）へ出力する。
【００８９】
このような構成において、遅延調整部１２２０から出力された制御信号にしたがって、位相回転回路１７１０，１７２０のそれぞれにおける可変コンデンサ１７０２の容量を変化させる。これにより、ＲＺ化部１１２０へ入力されるデータ（ＤＡＴＡ）とクロック信号（ＣＬＫ＿ＯＵＴ）の位相差が最適となるように、可変遅延部１２３０から波形整形装置１００へ出力されるクロック信号の位相を制御することができる。
【００９０】
このように、実施の形態３にかかるＲＺ信号生成装置１１００によれば、波形整形装置１００によってデューティ比およびＴｒＴｆを精度よく一定に制御されたクロック信号によって入力データをＲＺ符号化することができる。このため、データとクロック信号の波形干渉の発生を回避し、生成するＲＺ信号の品質を向上させることができる。
【００９１】
また、ＲＺ化部１１２０へ入力されるデータとクロック信号の位相差が最適なるようにデータとクロック信号の少なくともいずれかの遅延量を調整する。これにより、回路デバイスの温度や電源などが変動しても、データとクロック信号の位相関係を最適な状態に維持することができる。このため、データとクロック信号の波形干渉の発生を回避し、生成するＲＺ信号の品質を向上させることができる。
【００９２】
また、クロック信号の遅延量を調整する場合には、波形整形装置１００の前段においてクロック信号の遅延量を調整し、遅延量を調整したクロック信号を波形整形装置１００によって波形整形する。これにより、位相制御部１１１０の可変遅延部１２３０においてクロック信号のデューティ比やＴｒＴｆが変動しても、変動したデューティ比やＴｒＴｆを後段の波形整形装置１００によって補償することができる。
【００９３】
なお、ここでは図８に示した波形整形装置１００をＲＺ信号生成装置１１００に設ける構成について説明したが、図１に示した波形整形装置１００をＲＺ信号生成装置１１００に設ける構成としてもよい。この場合も、波形整形装置１００によってＴｒＴｆを精度よく一定に制御されたクロック信号によって入力データをＲＺ符号化することができる。
【００９４】
（実施例）
図１８は、図１１に示したＲＺ信号生成装置の実施例１を示すブロック図である。図１８において、図１、図９、図１１または図１２に示した構成と同様の構成については同一の符号を付して説明を省略する。図１８に示すように、実施例１にかかるＲＺ信号生成装置１１００は、ＴｒＴｆ制御部１１０（図１参照）と、デューティ比制御部８１０（図９参照）と、位相制御部１１１０と、ＲＺ化部１１２０と、を備えている。
【００９５】
デューティ比制御部８１０のリミッタアンプ９２０は、増幅したクロック信号をリミッタアンプ１１２へ出力する。デューティ比制御部８１０の波高値検出部１１１ａおよび波低値検出部１１１ｂは、それぞれリミッタアンプ９２０からリミッタアンプ１１２へ出力されるクロック信号の波高値および波低値を検出する。平均値検出部９４０は、リミッタアンプ９２０からリミッタアンプ１１２へ出力されるクロック信号の平均値を検出する。
【００９６】
また、デューティ比制御部８１０の振幅検出部９３０（図９参照）は、ＴｒＴｆ制御部１１０の波高値検出部１１１ａおよび波低値検出部１１１ｂによって実現されている。すなわち、波高値検出部１１１ａおよび波低値検出部１１１ｂは、それぞれ検出した波高値および波低値を、中間値算出部１１１ｃおよびデューティ比算出部９５０へ出力する。
【００９７】
デューティ比算出部９５０は、波高値検出部１１１ａおよび波低値検出部１１１ｂからそれぞれ出力された波高値および波低値と、平均値検出部９４０から出力された平均値と、に基づいてクロック信号のデューティ比を算出する。これにより、デューティ比制御部８１０の振幅検出部９３０を省いた構成にすることができる。このため、ＲＺ信号生成装置１１００の製造コストを低減することができる。
【００９８】
図１９は、図１１に示したＲＺ信号生成装置の実施例２を示すブロック図である。図１９において、図１８に示した構成と同様の構成については同一の符号を付して説明を省略する。図１９に示すように、実施例２にかかるＲＺ信号生成装置１１００においては、バンドパスフィルタ１１３は、ＲＺ化部１１２０から出力されたＲＺ信号を取得し、取得したＲＺ信号の奇数次高調波を通過させる。これにより、ＲＺ信号のＴｒＴｆを直接監視することができるため、ＲＺ信号のＴｒＴｆをさらに精度よく制御することができる。
【００９９】
図２０は、図１１に示したＲＺ信号生成装置の実施例３を示すブロック図である。図２０において、図１９に示した構成と同様の構成については同一の符号を付して説明を省略する。図２０に示すように、実施例３にかかるＲＺ信号生成装置１１００においては、位相制御部１１１０の可変遅延部１２３０は、ＲＺ信号生成装置１１００へ入力されるデータを遅延させ、遅延させたデータをＲＺ化部１１２０へ出力する。
【０１００】
この場合は、位相制御部１１１０へ入力されたデータとクロック信号の位相ずれの方向に対する可変遅延部１２３０の遅延量の調整方向を、図１９に示した場合と反対にする。すなわち、データの位相に対してクロック信号の位相が進んでいる場合には可変遅延部１２３０の遅延量を小さくし、データの位相に対してクロック信号の位相が遅れている場合には可変遅延部１２３０の遅延量を大きくする。
【０１０１】
このように、位相制御部１１１０は、ＲＺ信号生成装置１１００へ入力されたデータおよびクロック信号のうちの少なくともいずれかの位相を制御すればよい。なお、位相制御部１１１０がＲＺ信号生成装置１１００へ入力されたデータの位相を制御する場合は、位相制御部１１１０の可変遅延部１２３０を図１６に示した構成にするとよい。
【０１０２】
なお、図２０に示した構成において、バンドパスフィルタ１１３は、ＲＺ化部１１２０から出力されたＲＺ信号を取得し、取得したＲＺ信号の奇数次高調波を通過させるようにしてもよい（図１９参照）。これにより、ＲＺ信号のＴｒＴｆを直接監視することができるため、ＲＺ信号のＴｒＴｆをさらに精度よく制御することができる。
【０１０３】
また、図１８〜図２０においては、図９に示したローパスフィルタ９１０を設けない構成について説明したが、可変遅延部１２３０とリミッタアンプ９２０の間にローパスフィルタ９１０を設ける構成にしてもよい。これにより、リミッタアンプ９２０へ入力されるクロック信号を除去してなまらせ、デューティ比の変換効率を向上させることができる。
【０１０４】
図２１は、実施例４にかかる光送信装置の機能的構成を示すブロック図である。図２１に示すように、実施例４にかかる光送信装置２１００は、ＲＺ信号生成装置１１００（図１１参照）と、ＬＤ２１１０と、駆動部２１２０と、変調器２１３０と、送信部２１４０と、を備えている。ＬＤ２１１０は、連続光を生成して変調器２１３０へ出射する。ＲＺ信号生成装置１１００には、データ２１０１およびクロック信号２１０２が入力される。
【０１０５】
ＲＺ信号生成装置１１００は、クロック信号２１０２およびデータ２１０１に基づいてＲＺ信号２１０３を生成する。そして、ＲＺ信号生成装置１１００は、生成したＲＺ信号２１０３を駆動部２１２０へ出力する。駆動部２１２０は、ＲＺ信号生成装置１１００から出力されたＲＺ信号２１０３に応じた駆動電流を変調器２１３０へ供給する。
【０１０６】
変調器２１３０は、ＬＤ２１１０から出射された連続光を、駆動部２１２０から供給される駆動電流に応じて変調する。変調器２１３０は、変調した光信号２１３１を送信部２１４０へ出射する。送信部２１４０は、変調器２１３０から出射された光信号を、光ファイバなどの光伝送路を介して不図示の光受信装置へ送信する。
【０１０７】
光送信装置２１００によれば、回路デバイスの温度や電源などが変動しても、ＲＺ信号生成装置１１００によって生成された高品質のＲＺ信号によって連続光を変調できるため送信信号の劣化を回避することができる。このため、送信信号の伝送可能距離の拡大や、送信信号の波形劣化を補償するための機器の削減が可能になる。
【０１０８】
以上説明したように、開示の波形整形装置、信号生成装置、波形整形方法および信号生成方法によれば、リミッタアンプによって増幅したクロック信号の３次高調波を抽出することでクロック信号のＴｒＴｆを監視する。そして、監視したＴｒＴｆに基づいてリミッタアンプの増幅量を調整することによってＴｒＴｆを一定に制御する。これにより、回路デバイスの温度や電源などが変動しても信号品質を維持することができる。上述した実施の形態に関し、さらに以下の付記を開示する。
【０１０９】
（付記１）増幅量が可変であり、かつ、出力信号の振幅を制限振幅以下として入力信号を増幅する増幅手段と、
前記増幅手段によって増幅された信号の奇数次高調波を抽出する抽出手段と、
前記抽出手段によって抽出された奇数次高調波の強度を測定する測定手段と、
前記測定手段によって測定された強度に基づいて前記増幅量を制御する制御手段と、
を備えることを特徴とする波形整形装置。
【０１１０】
（付記２）前記入力信号の波高値および波低値を検出する検出手段と、
前記検出手段によって検出された波高値および波低値の中間値を算出する算出手段と、
を備え、前記増幅手段は、前記算出手段によって算出された中間値を制限振幅として増幅することを特徴とする付記１に記載の波形整形装置。
【０１１１】
（付記３）前記抽出手段は、前記増幅手段によって増幅された信号の３次高調波を抽出することを特徴とする付記１または２に記載の波形整形装置。
【０１１２】
（付記４）前記入力信号のデューティ比を制御するデューティ比制御手段を備え、
前記増幅手段は、前記デューティ比制御手段によってデューティ比を制御された信号を増幅することを特徴とする付記２に記載の波形整形装置。
【０１１３】
（付記５）前記デューティ比制御手段は、前記入力信号の低周波成分を抽出し、抽出した低周波成分のデューティ比を変化させることを特徴とする付記４に記載の波形整形装置。
【０１１４】
（付記６）前記入力信号のデューティ比を制御するデューティ比制御手段を備え、
前記デューティ比制御手段は、
所定の出力振幅を限度として前記入力信号を増幅する第２増幅手段と、
前記検出手段によって検出された波高値および波低値の差分と、前記入力信号の平均値と、に基づいて前記入力信号のデューティ比を算出する算出手段と、
前記算出手段によって算出されたデューティ比に基づいて前記第２増幅手段の所定の出力振幅を制御する振幅制御手段と、を備え、
前記検出手段は、前記デューティ比制御手段によってデューティ比を制御された信号の波高値および波低値を検出することを特徴とする付記２に記載の波形整形装置。
【０１１５】
（付記７）前記入力信号としてクロック信号が入力される付記１〜６のいずれか一つに記載の波形整形装置と、
前記波形整形装置によって波形整形されたクロック信号によって入力データをＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号化するＲＺ化手段と、
を備えることを特徴とする信号生成装置。
【０１１６】
（付記８）前記ＲＺ化手段へ入力される前記入力データと前記クロック信号の位相差を監視する監視手段と、
前記監視手段によって監視される位相差が小さくなるように前記入力データと前記クロック信号の少なくともいずれかの遅延量を調整する調整手段と、
を備えることを特徴とする付記７に記載の信号生成装置。
【０１１７】
（付記９）前記調整手段は、前記クロック信号の遅延量を調整し、
前記波形整形装置は、前記調整手段によって遅延量が調整されたクロック信号を波形整形することを特徴とする付記８に記載の信号生成装置。
【０１１８】
（付記１０）付記７〜９のいずれか一つに記載の信号生成装置と、
前記信号生成装置によって生成された信号によって光を変調する変調手段と、
前記変調手段によって変調された光信号を送信する送信手段と、
を備えることを特徴とする光送信装置。
【０１１９】
（付記１１）増幅量が可変であり、かつ、出力信号の振幅を制限振幅以下として入力信号を増幅する増幅工程と、
前記増幅工程によって増幅された信号の奇数次高調波を抽出する抽出工程と、
前記抽出工程によって抽出された奇数次高調波の強度を測定する測定工程と、
前記測定工程によって測定された強度に基づいて前記増幅量を制御する制御工程と、
を含むことを特徴とする波形整形方法。
【０１２０】
（付記１２）前記入力信号としてクロック信号が入力される付記１１に記載の波形整形方法の各工程と、
前記各工程によって波形整形されたクロック信号によって入力データをＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号化するＲＺ化工程と、
を含むことを特徴とする信号生成方法。
【０１２１】
（付記１３）付記１２に記載の信号生成方法と、
前記信号生成方法の各工程によって生成された信号によって光を変調する変調工程と、
前記変調工程によって変調された光信号を送信する送信工程と、
を含むことを特徴とする光送信方法。
【符号の説明】
【０１２２】
１１２，９２０，１７３０ リミッタアンプ
１１３ バンドパスフィルタ
２０１，１０１１，２１０２ クロック信号
３２１ 基本波
４１１ ３次高調波
６１１ ２次高調波
９１０，１４１０，１４２０ ローパスフィルタ
９１１，１７０１ 抵抗
９１２ コンデンサ
１０１２，１０１３ 閾値
１３１０ 遅延回路
１３２０，１３４０ フリップフロップ回路
１３３０ 反転回路
１３５０，１３６０ 排他的論理和回路
１４３０ 差分回路
１５１０，１５２０ デジタル変換部
１５４０ アナログ変換部
１６０１ 遅延部
１６０２，１６０３ スイッチ
１６１０，１６２０，１６３０ ディレイスイッチ
１７０２ 可変コンデンサ
１７１０，１７２０ 位相回転回路
２１０１ データ
２１０３ ＲＺ信号
２１３１ 光信号
【技術分野】
【０００１】
この発明は、信号の波形を整形する波形整形装置、信号生成装置、波形整形方法および信号生成方法に関する。
【背景技術】
【０００２】
海底ケーブルを用いる通信システムのように、数千ｋｍの伝送距離を有する長距離通信システムにおいては、Ｓ／Ｎ（Ｓｉｇｎａｌ／Ｎｏｉｓｅ）特性を向上させるためにＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号が用いられる場合がある。ＲＺ符号化された光信号においては、ファイバ分散による波形劣化を小さくしたり、Ｓ／Ｎ特性を向上させたりするために、光信号のデューティ比およびＴｒＴｆを適切に制御する必要がある。
【０００３】
また、ＲＺ信号を送信装置の電気回路で生成する場合は、ＮＲＺ（Ｎｏｎ ＲＺ）信号であるデータとクロック信号の論理的ＡＮＤ（乗算）を演算する構成が一般的である。このような構成において、クロック信号のデューティ比を補償するデューティ比補償回路を用いる構成が開示されている（たとえば、下記特許文献１参照。）。
【０００４】
また、データとクロック信号の論理的ＡＮＤによってＲＺ信号を生成する構成において、帯域制限フィルタなどを用いてクロック信号のＴｒＴｆを一定にする技術が用いられている。この技術は、クロック信号を通過させる帯域制限フィルタの周波数透過特性の設計によって、クロック信号の波形をなまらせてＴｒＴｆを調整するものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２５２００７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来技術では、温度や電源などが変動すると、クロック信号のデューティ比やＴｒＴｆが変動して信号が劣化するという問題がある。特に、たとえば１０Ｇｂｐｓ以上の高速な送信信号を生成する場合には、回路デバイスの動作能力マージンが少ないためクロック信号のデューティ比やＴｒＴｆが変動しやすい。
【０００７】
このため、送信信号の劣化が大きくなり、送信信号の伝送可能距離が短くなったり、送信信号の波形劣化を補償するための機器（アンプや分散補償器など）の追加が必要になったりするという問題がある。また、送信信号のビットレートに対して回路デバイスの動作能力を十分に高くすることも考えられるが、装置のコストが増大するという問題がある。
【０００８】
また、データとクロック信号の論理的ＡＮＤによってＲＺ信号を生成する構成において、温度や電源などの変動によってデータとクロック信号の位相関係が最適な状態からずれた場合は、データとクロック信号の波形干渉が発生する。データとクロック信号の波形干渉が発生すると、送信信号が劣化して伝送可能距離が短くなるという問題がある。
【０００９】
開示の波形整形装置、信号生成装置、波形整形方法および信号生成方法は、上述した問題点を解消するものであり、回路デバイスの温度や電源などが変動しても信号品質を維持することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するため、開示技術は、所定の出力振幅を限度として可変の増幅量により入力信号を増幅し、増幅された信号の奇数次高調波を抽出し、抽出された奇数次高調波の強度を測定し、測定された強度に基づいて前記増幅量を制御することを要件とする。
【００１１】
上記構成によれば、増幅したクロック信号の奇数次高調波を抽出することでクロック信号のＴｒＴｆを監視することができる。そして、監視したＴｒＴｆに基づいて増幅量を調整することで、クロック信号のＴｒＴｆを一定に制御することができる。
【発明の効果】
【００１２】
開示の波形整形装置、信号生成装置、波形整形方法および信号生成方法によれば、回路デバイスの温度や電源などが変動しても信号品質を維持することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１にかかる波形整形装置の機能的構成を示すブロック図である。
【図２】図１に示したＴｒＴｆ制御部によるＴｒＴｆ制御を示す図である。
【図３】リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝５０ｐｓ）である。
【図４】リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝４０ｐｓ）である。
【図５】リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝２０ｐｓ）である。
【図６】リミッタアンプから出力されるクロック信号を示す図（デューティ比＝５５％）である。
【図７】リミッタアンプから出力されるクロック信号を示す図（デューティ比＝６０％）である。
【図８】実施の形態２にかかる波形整形装置の機能的構成を示すブロック図である。
【図９】図８に示したデューティ比制御部の構成例を示すブロック図である。
【図１０】図９に示したデューティ比制御部によるデューティ比制御を示す図である。
【図１１】実施の形態３にかかるＲＺ信号生成装置の機能的構成を示すブロック図である。
【図１２】図１１に示した位相制御部の構成例を示すブロック図である。
【図１３】図１２に示した位相差監視部の構成例を示すブロック図である。
【図１４】図１２に示した遅延調整部の構成例（アナログ方式）を示すブロック図である。
【図１５】図１２に示した遅延調整部の構成例（デジタル方式）を示すブロック図である。
【図１６】図１２に示した可変遅延部の構成例１を示すブロック図である。
【図１７】図１２に示した可変遅延部の構成例２を示すブロック図である。
【図１８】図１１に示したＲＺ信号生成装置の実施例１を示すブロック図である。
【図１９】図１１に示したＲＺ信号生成装置の実施例２を示すブロック図である。
【図２０】図１１に示したＲＺ信号生成装置の実施例３を示すブロック図である。
【図２１】実施例４にかかる光送信装置の機能的構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照して、この波形整形装置、信号生成装置、波形整形方法および信号生成方法の好適な実施の形態を詳細に説明する。この波形整形装置、信号生成装置、波形整形方法および信号生成方法は、リミッタアンプによって増幅したクロック信号の３次高調波を抽出することでクロック信号のＴｒＴｆを監視する。そして、監視したＴｒＴｆに基づいてリミッタアンプの増幅量を調整することによってＴｒＴｆを一定に制御する。
【００１５】
（実施の形態１）
図１は、実施の形態１にかかる波形整形装置の機能的構成を示すブロック図である。図１に示すように、実施の形態１にかかる波形整形装置１００は、入力されたクロック信号（ＣＬＫ＿ＩＮ）の波形を整形する。波形整形装置１００は、ＴｒＴｆ制御部１１０を備えている。ＴｒＴｆ制御部１１０は、入力されたクロック信号のＴｒＴｆを制御する。
【００１６】
具体的には、ＴｒＴｆ制御部１１０は、閾値設定部１１１と、リミッタアンプ１１２と、バンドパスフィルタ１１３と、測定部１１４と、利得制御部１１５と、を備えている。閾値設定部１１１は、入力されたクロック信号に基づいて、リミッタアンプ１１２における制限振幅を設定する。具体的には、閾値設定部１１１は、波高値検出部１１１ａと、波低値検出部１１１ｂと、中間値算出部１１１ｃと、を備えている。
【００１７】
波高値検出部１１１ａは、ＴｒＴｆ制御部１１０へ入力されたクロック信号の波高値を検出し、検出した波高値を中間値算出部１１１ｃへ出力する。波低値検出部１１１ｂは、ＴｒＴｆ制御部１１０へ入力されたクロック信号の波低値を検出し、検出した波低値を中間値算出部１１１ｃへ出力する。中間値算出部１１１ｃは、波高値検出部１１１ａから出力された波高値と、波低値検出部１１１ｂから出力された波低値と、の中間値を算出する。中間値算出部１１１ｃは、算出した中間値をリミッタアンプ１１２へ出力する。
【００１８】
リミッタアンプ１１２は、ＴｒＴｆ制御部１１０へ入力されたクロック信号を可変の増幅量により増幅する増幅手段である。また、リミッタアンプ１１２は、閾値設定部１１１から出力される中間値を制限振幅（リミット振幅）とし、出力信号の振幅を制限振幅以下としてクロック信号を増幅する。制限振幅は、出力振幅の限度である。また、リミッタアンプ１１２におけるクロック信号の増幅量は利得制御部１１５によって制御される。リミッタアンプ１１２は、増幅したクロック信号を外部へ出力する（ＣＬＫ＿ＯＵＴ）。
【００１９】
バンドパスフィルタ１１３（ＢＰＦ：Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）は、リミッタアンプ１１２から外部へ出力されるクロック信号の奇数次高調波（３次高調波，５次高調波，７次高調波…のいずれか）を抽出する抽出手段である。バンドパスフィルタ１１３は、抽出した奇数次高調波を測定部１１４へ出力する。ここでは、バンドパスフィルタ１１３は、クロック信号の３次高調波を抽出するものとする。
【００２０】
測定部１１４は、バンドパスフィルタ１１３から出力された３次高調波の強度を測定し、測定した強度を利得制御部１１５へ出力する。測定部１１４から利得制御部１１５へ出力される強度は、クロック信号のＴｒＴｆを示している（詳細は図３〜図７参照）。利得制御部１１５には、測定部１１４から出力された強度と、あらかじめ設定された目標ＴｒＴｆと、が入力される。利得制御部１１５は、入力された強度が示すクロック信号のＴｒＴｆと目標ＴｒＴｆが一致するようにリミッタアンプ１１２の増幅量を制御する。
【００２１】
図２は、図１に示したＴｒＴｆ制御部によるＴｒＴｆ制御を示す図である。図２の波形図２１０は、リミッタアンプ１１２へ入力される前のクロック信号（クロック信号２０１）の波形を示している。クロック信号２０１のＴｒおよびＴｆはともに５０ｐｓ（Ｔｒ＝Ｔｆ＝５０ｐｓ）であり、クロック信号２０１のデューティ比は６０％となっている。また、リミッタアンプ１１２の閾値Ｒｅｆは、閾値設定部１１１によって、クロック信号２０１の波高値ＰＨと波低値ＰＬの中間値に設定されている。
【００２２】
波形図２２０は、利得制御部１１５によってリミッタアンプ１１２に小さな増幅量が設定された場合にリミッタアンプ１１２から出力されるクロック信号２０１の波形を示している。点線２２１は、リミッタアンプ１１２のリミッタ振幅が十分に大きいと仮定した場合にリミッタアンプ１１２から出力されるクロック信号２０１を示している。
【００２３】
実際には、リミッタアンプ１１２の閾値Ｒｅｆは、クロック信号２０１の波高値ＰＨと波低値ＰＬの中間値に設定される。そして、クロック信号２０１はリミッタアンプ１１２のリミット振幅を限度として増幅されるため、リミッタアンプ１１２から出力されるクロック信号２０１は実線２２２のようになる。ここでは、実線２２２に示すクロック信号２０１のＴｒおよびＴｆはともに４０ｐｓ（Ｔｒ＝Ｔｆ＝４０ｐｓ）となっている。
【００２４】
波形図２３０は、利得制御部１１５によってリミッタアンプ１１２に大きな増幅量が設定された場合にリミッタアンプ１１２から出力されるクロック信号２０１の波形を示している。点線２３１および実線２３２は、それぞれ波形２２０における点線２２１および実線２２２と同様であるため説明を省略する。ここでは、実線２３２に示すクロック信号２０１のＴｒおよびＴｆはともに２０ｐｓ（Ｔｒ＝Ｔｆ＝２０ｐｓ）となっている。
【００２５】
このように、利得制御部１１５によってリミッタアンプ１１２の増幅量を変化させることで、リミッタアンプ１１２から出力されるクロック信号２０１のＴｒＴｆを制御することができる。また、リミッタアンプ１１２の閾値Ｒｅｆをクロック信号２０１の波高値ＰＨと波低値ＰＬの中間値に設定することで、リミッタアンプ１１２の増幅量を変化させてもクロック信号２０１のデューティ比を６０％に維持することができる。
【００２６】
図３は、リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝５０ｐｓ）である。図３においては、利得制御部１１５の制御によってＴｒＴｆが５０ｐｓ（Ｔｒ／Ｔｆ＝５０ｐｓ）に制御されたクロック信号を図示している。また、クロック信号のデューティ比は５０％である（Ｄｕｔｙ＝５０％）。波形図３１０は、リミッタアンプ１１２から出力されるクロック信号の波形を示している。
【００２７】
波形図３１０に示すように、クロック信号の周期Ｔは１００ｐｓである（ビットレート１０Ｇｂｐｓ）。スペクトル３２０は、リミッタアンプ１１２から出力されるクロック信号の周波数スペクトルを示している。スペクトル３２０における基本波３２１は、クロック信号の周波数ｆ０の成分を示している。
【００２８】
一般的に、クロック信号のＴｒＴｆがクロック信号の周期Ｔの半分未満になると、基本波３２１の他にクロック信号の高調波（周波数ｆ０の整数倍の高次周波数成分）が発生する。ここでは、クロック信号のＴｒＴｆ（５０ｐｓ）がクロック信号の周期Ｔの半分（Ｔ／２＝５０ｐｓ）以上であるため、クロック信号の高調波は発生していない。
【００２９】
図４は、リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝４０ｐｓ）である。図４においては、利得制御部１１５の制御によってＴｒＴｆが４０ｐｓ（Ｔｒ／Ｔｆ＝４０ｐｓ）に制御されたクロック信号を図示している。図４において、図３に示した部分と同様の部分については同一の符号を付して説明を省略する。
【００３０】
ここでは、クロック信号のＴｒＴｆ（４０ｐｓ）がクロック信号の周期Ｔの半分（Ｔ／２＝５０）以上であるため、クロック信号の３次高調波４１１が発生している。３次高調波４１１は、クロック信号における周波数ｆ０の３倍の周波数の成分である。なお、実際には５次以上の他の高調波も発生するが、強度が小さいため図示を省略している。
【００３１】
図５は、リミッタアンプから出力されるクロック信号を示す図（ＴｒＴｆ＝２０ｐｓ）である。図５においては、利得制御部１１５の制御によってＴｒＴｆが２０ｐｓ（Ｔｒ／Ｔｆ＝２０ｐｓ）に制御されたクロック信号を図示している。図５において、図４に示した部分と同様の部分については同一の符号を付して説明を省略する。
【００３２】
ここでは、クロック信号のＴｒＴｆ（２０ｐｓ）が図４の場合（４０ｐｓ）よりさらに大きいため、クロック信号の３次高調波４１１の強度が大きくなっている。図４および図５に示すように、クロック信号のＴｒＴｆの大きさにより、クロック信号の３次高調波４１１の強度に差が出ることが分かる。したがって、３次高調波４１１の強度を取得することで、クロック信号のＴｒＴｆを監視することが可能になる。
【００３３】
図６は、リミッタアンプから出力されるクロック信号を示す図（デューティ比＝５５％）である。図７は、リミッタアンプから出力されるクロック信号を示す図（デューティ比＝６０％）である。図６においては、ＴｒＴｆが４０ｐｓ（Ｔｒ／Ｔｆ＝４０ｐｓ）に制御（図４と同様）され、デューティ比を５５％（Ｄｕｔｙ＝５５％）に設定したクロック信号を図示している。図７においては、図６に示したクロック信号に対して、デューティ比を６０％（Ｄｕｔｙ＝６０％）に設定したクロック信号を図示している。
【００３４】
図６および図７において、図４に示した部分と同様の部分については同一の符号を付して説明を省略する。図６および図７に示すように、クロック信号のデューティ比が大きくなると、３次高調波４１１に加えて２次高調波６１１が発生するようになる。２次高調波６１１は、クロック信号における周波数ｆ０の２倍の周波数の成分である。
【００３５】
また、図４、図６および図７に示すように、クロック信号のデューティ比が変化すると、２次高調波６１１の強度は変化するが３次高調波４１１の強度は変化しないことが分かる。同様に、不図示の５次高調波、７次高調波、９次高調波…の強度は、クロック信号のデューティ比が変化しても変化しない。これに対して、不図示の４次高調波、６次高調波、８次高調波…の強度は、クロック信号のデューティ比に応じて変化する。
【００３６】
したがって、クロック信号の奇数次高調波の強度を取得することで、クロック信号のデューティ比に関わらず、クロック信号のＴｒＴｆを監視することができる。特に、クロック信号の３次高調波は、他の奇数次高調波と比べて強度が大きい。このため、クロック信号の３次高調波の強度を取得することで、測定部１１４や利得制御部１１５を実現する回路の性能が低くてもクロック信号のＴｒＴｆを精度よく監視することができる。
【００３７】
具体的には、バンドパスフィルタ１１３において、３次高調波帯域の減衰特性を０ｄＢとし、２次高調波帯域および４次高調波帯域の減衰特性を−４０ｄＢ（１／１００）以下とすることが望ましい。これにより、測定部１１４に対して、クロック信号の３次高調波を透過させるとともに、２次高調波および４次高調波を遮断することができる。
【００３８】
このように、実施の形態１にかかる波形整形装置１００によれば、リミッタアンプ１１２によって増幅したクロック信号の３次高調波を抽出することでクロック信号のＴｒＴｆを監視することができる。そして、監視したＴｒＴｆに基づいてリミッタアンプ１１２の増幅量を調整することで、クロック信号のＴｒＴｆを一定に制御することができる。
【００３９】
これにより、回路デバイスの温度や電源などが変動しても、クロック信号のＴｒＴｆを自動的に一定に制御して信号品質を維持することができる。また、回路デバイスの温度や電源などが変動してもＴｒＴｆに影響が出ない程度に回路デバイスの動作能力を高くする構成に比べて装置の製造コストを低減することができる。
【００４０】
また、リミッタアンプ１１２の制限振幅をクロック信号の波高値と波低値の中間値に設定することで、クロック信号のデューティ比を維持しながらＴｒＴｆを制御することができる。なお、クロック信号のデューティ比を維持する必要がない場合には、リミッタアンプ１１２の制限振幅をクロック信号の波高値と波低値の中間値に設定しなくてもよい。この場合は、たとえばリミッタアンプ１１２の制限振幅をあらかじめ定められた値にする。
【００４１】
なお、ここでは、波形整形装置１００の入力信号をクロック信号とする構成について説明したが、波形整形装置１００の入力信号をＲＺ化されたデータ信号にする構成としてもよい。この場合も、リミッタアンプ１１２から出力されたデータ信号の奇数次時高調波の強度を取得することで、データ信号のＴｒＴｆを監視することができる。
【００４２】
（実施の形態２）
図８は、実施の形態２にかかる波形整形装置の機能的構成を示すブロック図である。図８において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図８に示すように、実施の形態２にかかる波形整形装置１００は、ＴｒＴｆ制御部１１０（図１参照）と、デューティ比制御部８１０と、を備えている。
【００４３】
デューティ比制御部８１０は、ＴｒＴｆ制御部１１０の前段に設けられている。デューティ比制御部８１０は、波形整形装置１００へ入力されたクロック信号（ＣＬＫ＿ＩＮ）のデューティ比を制御する制御手段である。デューティ比制御部８１０は、デューティ比を制御したクロック信号をＴｒＴｆ制御部１１０へ出力する。ＴｒＴｆ制御部１１０は、デューティ比制御部８１０から出力されたクロック信号のＴｒＴｆを制御する。
【００４４】
上述のように、ＴｒＴｆ制御部１１０は、リミッタアンプ１１２の制限振幅をクロック信号の波高値と波低値の中間値に設定することで、クロック信号のデューティ比を維持しながらＴｒＴｆを制御する。このため、デューティ比制御部８１０をＴｒＴｆ制御部１１０の前段に設けることで、デューティ比制御部８１０によって調整したデューティ比を維持しながらＴｒＴｆ制御部１１０によってＴｒＴｆを調整することができる。
【００４５】
図９は、図８に示したデューティ比制御部の構成例を示すブロック図である。図９に示すように、デューティ比制御部８１０は、ローパスフィルタ９１０と、リミッタアンプ９２０と、振幅検出部９３０と、平均値検出部９４０と、デューティ比算出部９５０と、閾値制御部９６０と、を備えている。ローパスフィルタ９１０は、入力されたクロック信号の低周波成分を抽出し、抽出したクロック信号をリミッタアンプ９２０へ出力する。
【００４６】
具体的には、ローパスフィルタ９１０は、抵抗９１１とコンデンサ９１２によって実現されている。抵抗９１１の一端はデューティ比制御部８１０の入力に接続され、抵抗９１１の他端はリミッタアンプ９２０に接続されている。コンデンサ９１２の一端は抵抗９１１とリミッタアンプ９２０の間に接続され、コンデンサ９１２の他端は接地されている。
【００４７】
ローパスフィルタ９１０はクロック信号の高調波成分を遮断できるように設計する。たとえば、ローパスフィルタ９１０の透過帯域をクロック信号のビットレート近傍に設定する。ここでは、リミッタアンプ９２０の前段にＲＣ回路によるローパスフィルタ９１０を設ける構成について説明したが、ローパスフィルタ９１０に代えて、クロック信号の高調波成分を遮断するバンドパスフィルタを設ける構成にしてもよい。
【００４８】
リミッタアンプ９２０は、ローパスフィルタ９１０から出力されたクロック信号を、所定の出力振幅を限度として増幅する（第２増幅手段）。リミッタアンプ９２０の制限振幅は閾値制御部９６０によって制御される。リミッタアンプ９２０は、増幅したクロック信号をＴｒＴｆ制御部１１０へ出力する。リミッタアンプ９２０の増幅量はここでは固定値とする。
【００４９】
振幅検出部９３０は、リミッタアンプ９２０からＴｒＴｆ制御部１１０へ出力されるクロック信号の振幅を検出する。具体的には、振幅検出部９３０は、クロック信号の波高値および波低値を検出し、検出した波高値および波低値の差分によりクロック信号の振幅を検出する。振幅検出部９３０は、検出した振幅をデューティ比算出部９５０へ出力する。
【００５０】
平均値検出部９４０は、リミッタアンプ９２０からＴｒＴｆ制御部１１０へ出力されるクロック信号の平均値を検出し、検出した平均値をデューティ比算出部９５０へ出力する。デューティ比算出部９５０は、振幅検出部９３０から出力された振幅と、平均値検出部９４０から出力された平均値と、に基づいてクロック信号のデューティ比を算出する。
【００５１】
ここで、振幅検出部９３０によって検出される振幅は、クロック信号の波高値ＶｐＨ、クロック信号の波低値ＶｐＬとすると、ＶｐＨ−ＶｐＬによって示すことができる。また、平均値検出部９４０によって検出されるクロック信号の平均値Ｖａｖｅは、クロック信号のデューティ比をＤとすると、Ｖａｖｅ＝（ＶｐＨ−ＶｐＬ）×Ｄ＋ＶｐＬによって示すことができる。したがって、デューティ比算出部９５０が算出するデューティ比Ｄは、Ｄ＝（Ｖａｖｅ−ＶｐＬ）／（ＶｐＨ−ＶｐＬ）によって示すことができる。デューティ比算出部９５０は、算出したデューティ比を閾値制御部９６０へ出力する。
【００５２】
閾値制御部９６０には、デューティ比算出部９５０から出力されたデューティ比と、あらかじめ定められた目標デューティ比と、が入力される。閾値制御部９６０は、デューティ比算出部９５０から出力されたデューティ比が、あらかじめ設定された目標デューティ比と一致するようにリミッタアンプ９２０の制限振幅を制御する。
【００５３】
図１０は、図９に示したデューティ比制御部によるデューティ比制御を示す図である。図１０の波形図１０１０は、リミッタアンプ９２０へ入力される前のクロック信号（クロック信号１０１１）の波形を示している。閾値１０１２および閾値１０１３は、閾値制御部９６０によってリミッタアンプ９２０に設定される制限振幅を示している。
【００５４】
波形図１０２０は、閾値制御部９６０によってリミッタアンプ９２０に閾値１０１２（閾値１０１２＞閾値１０１３）が設定された場合にリミッタアンプ９２０から出力されるクロック信号１０１１の波形を示している。この場合（閾値１０１２）は、クロック信号１０１１のデューティ比は５０％（Ｄｕｔｙ＝５０％）となっている。
【００５５】
波形図１０３０は、閾値制御部９６０によってリミッタアンプ９２０に閾値１０１３が設定された場合にリミッタアンプ９２０から出力されるクロック信号１０１１の波形を示している。この場合（閾値１０１３）は、クロック信号１０１１のデューティ比は６０％（Ｄｕｔｙ＝６０％）となっている。このように、閾値制御部９６０によってリミッタアンプ９２０の制限振幅を変化させることで、リミッタアンプ９２０から出力されるクロック信号１０１１のデューティ比を制御することができる。
【００５６】
このように、実施の形態２にかかる波形整形装置１００によれば、ＴｒＴｆ制御部１１０が、デューティ比制御部８１０によってデューティ比を制御されたクロック信号のＴｒＴｆを制御する。これにより、デューティ比制御部８１０によって調整したデューティ比を維持しながらＴｒＴｆ制御部１１０によってＴｒＴｆを調整することができる。
【００５７】
また、ローパスフィルタ９１０をリミッタアンプ９２０の前段に設けることで、リミッタアンプ９２０へ入力されるクロック信号の高周波成分を除去してなまらせ、デューティ比の変換効率を向上させることができる。さらに、デューティ比制御部８１０はＴｒＴｆ制御部１１０の前段に設けられているため、ローパスフィルタ９１０によってＴｒＴｆが変化しても、後段のＴｒＴｆ制御部１１０によってＴｒＴｆを補償することができる。
【００５８】
このように、デューティ比制御部８１０をＴｒＴｆ制御部１１０の前段に設けることで、実施の形態１にかかる波形整形装置１００の効果を奏するとともに、クロック信号のデューティ比およびＴｒＴｆの両方を一定に制御することができる。
【００５９】
（実施の形態３）
図１１は、実施の形態３にかかるＲＺ信号生成装置の機能的構成を示すブロック図である。図１１において、図８に示した構成と同様の構成については同一の符号を付して説明を省略する。図１１に示すように、ＲＺ信号生成装置１１００は、波形整形装置１００（図８参照）と、位相制御部１１１０と、ＲＺ化部１１２０と、を備えている。
【００６０】
ＲＺ信号生成装置１１００にはデータ（ＤＡＴＡ）とクロック信号（ＣＬＫ＿ＩＮ）が入力される。ＲＺ信号生成装置１１００は、入力されたデータを、入力されたクロック信号によってＲＺ化する。ＲＺ信号生成装置１１００へ入力されたデータはＲＺ化部１１２０へ入力され、クロック信号は位相制御部１１１０へ入力される。
【００６１】
位相制御部１１１０は、ＲＺ化部１１２０へ入力されるデータと、波形整形装置１００からＲＺ化部１１２０へ出力されるクロック信号と、の位相差を制御する。具体的には、位相制御部１１１０は、データの位相に対してクロック信号の位相が進んでいる場合にはクロック信号の遅延量を大きくし、データの位相に対してクロック信号の位相が遅れている場合にはクロック信号の遅延量を小さくする。
【００６２】
波形整形装置１００は、位相制御部１１１０から出力されたクロック信号のデューティ比およびＴｒＴｆを制御し、制御したクロック信号をＲＺ化部１１２０へ出力する。ＲＺ化部１１２０は、入力されたデータを、波形整形装置１００から出力されたクロック信号によりＲＺ化する。具体的には、ＲＺ化部１１２０は、データとクロック信号の論理的ＡＮＤをとることによってデータをＲＺ化し、ＲＺ化したＲＺ信号を外部へ出力する。
【００６３】
図１２は、図１１に示した位相制御部の構成例を示すブロック図である。図１２に示すように、位相制御部１１１０は、位相差監視部１２１０と、遅延調整部１２２０と、可変遅延部１２３０と、を備えている。位相差監視部１２１０には、ＲＺ化部１１２０へ入力されるデータ（ＤＡＴＡ）と、波形整形装置１００からＲＺ化部１１２０へ出力されるクロック信号（ＣＬＫ＿ＯＵＴ）と、が入力される。
【００６４】
位相差監視部１２１０は、入力されたデータとクロック信号の位相差を監視する。そして、位相差監視部１２１０は、監視した位相差を遅延調整部１２２０へ出力する。遅延調整部１２２０は、位相差監視部１２１０から出力された位相差が小さくなるように、可変遅延部１２３０におけるクロック信号の遅延量を調整する。
【００６５】
可変遅延部１２３０には、ＲＺ信号生成装置１１００へ入力されたクロック信号（ＣＬＫ＿ＩＮ）が入力される。可変遅延部１２３０は、入力されたクロック信号を遅延させ、遅延させたクロック信号を波形整形装置１００へ出力する。可変遅延部１２３０における遅延量は遅延調整部１２２０によって調整される。
【００６６】
図１３は、図１２に示した位相差監視部の構成例を示すブロック図である。図１３に示すように、位相差監視部１２１０（図１２参照）は、遅延回路１３１０と、フリップフロップ回路１３２０，１３４０（Ｆ／Ｆ：Ｆｌｉｐ Ｆｌｏｐ）と、反転回路１３３０と、排他的論理和回路１３５０，１３６０と、を備えている。
【００６７】
位相差監視部１２１０へ入力されたデータ（ＤＡＴＡ）は、遅延回路１３１０、フリップフロップ回路１３２０およびフリップフロップ回路１３４０のそれぞれへ入力される。位相差監視部１２１０へ入力されたクロック信号（ＣＬＫ＿ＯＵＴ）は、フリップフロップ回路１３２０および反転回路１３３０のそれぞれへ入力される。
【００６８】
遅延回路１３１０は、入力されたデータを遅延させ、遅延させたデータを排他的論理和回路１３５０および排他的論理和回路１３６０のそれぞれへ出力する。フリップフロップ回路１３２０は、入力されたデータを、入力されたクロック信号の立ち上がりに合わせて排他的論理和回路１３５０へ出力する。
【００６９】
反転回路１３３０は、入力されたクロック信号を反転させ、反転させた反転クロック信号をフリップフロップ回路１３４０へ出力する。フリップフロップ回路１３４０は、入力されたデータを、反転回路１３３０から出力された反転クロック信号の立ち上がり（クロック信号の立ち下がりに相当）に合わせて排他的論理和回路１３６０へ出力する。
【００７０】
排他的論理和回路１３５０は、遅延回路１３１０から出力されたデータと、フリップフロップ回路１３２０から出力されたデータと、の排他的論理和を遅延調整部１２２０へ出力する（ＥＸ−ＯＲ１）。排他的論理和回路１３６０は、遅延回路１３１０から出力されたデータと、フリップフロップ回路１３４０から出力されたデータと、の排他的論理和を遅延調整部１２２０へ出力する（ＥＸ−ＯＲ２）。
【００７１】
これにより、データの位相に対してクロック信号の位相が進んでいる場合は排他的論理和回路１３５０からパルスが出力される（ＥＸ−ＯＲ１）。一方、データの位相に対してクロック信号の位相が遅れている場合は排他的論理和回路１３６０からパルスが出力される（ＥＸ−ＯＲ２）。また、データとクロック信号の位相が一致している場合は、排他的論理和回路１３５０からも排他的論理和回路１３６０からもパルスが出力されない。
【００７２】
図１４は、図１２に示した遅延調整部の構成例（アナログ方式）を示すブロック図である。図１４に示すように、遅延調整部１２２０は、ローパスフィルタ１４１０，１４２０と、差分回路１４３０と、を備えている。ローパスフィルタ１４１０およびローパスフィルタ１４２０のそれぞれの構成は、図９に示したローパスフィルタ９１０と同様の構成であるので、ローパスフィルタ９１０と同様の符号を付して説明を省略する。
【００７３】
ローパスフィルタ１４１０は、排他的論理和回路１３５０から出力されたパルス（ＥＸ−ＯＲ１）の低周波成分を抽出し、抽出したパルスを差分回路１４３０へ出力する。ローパスフィルタ１４２０は、排他的論理和回路１３６０から出力されたパルス（ＥＸ−ＯＲ２）の低周波成分を抽出し、抽出したパルスを差分回路１４３０へ出力する。差分回路１４３０は、ローパスフィルタ１４１０から出力されたパルスと、ローパスフィルタ１４２０から出力されたパルスと、の差分を制御信号として可変遅延部１２３０へ出力する。
【００７４】
これにより、データとクロック信号の位相ずれの方向に応じて、差分回路１４３０から出力される制御信号の正負が逆になる。また、データとクロック信号の位相ずれ量に応じて差分回路１４３０から出力される制御信号の絶対値が変わる。可変遅延部１２３０は、差分回路１４３０から出力される制御信号に応じてクロック信号の遅延量を調整する。
【００７５】
図１５は、図１２に示した遅延調整部の構成例（デジタル方式）を示すブロック図である。図１５において、図１４に示した構成と同様の構成については同一の符号を付して説明を省略する。図１５に示すように、遅延調整部１２２０は、ローパスフィルタ１４１０，１４２０と、デジタル変換部１５１０，１５２０（ＡＤＣ：Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）と、ＣＰＵ１５３０と、アナログ変換部１５４０（ＤＡＣ：Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）と、を備えている。
【００７６】
ローパスフィルタ１４１０およびローパスフィルタ１４２０は、それぞれ抽出したパルスをそれぞれデジタル変換部１５１０およびデジタル変換部１５２０へ出力する。デジタル変換部１５１０およびデジタル変換部１５２０は、それぞれローパスフィルタ１４１０およびローパスフィルタ１４２０から出力されたパルスをデジタル変換してＣＰＵ１５３０（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）へ出力する。
【００７７】
ＣＰＵ１５３０は、デジタル変換部１５１０から出力されたデジタル信号と、デジタル変換部１５２０から出力されたデジタル信号と、の差分を算出し、算出した値を制御信号としてアナログ変換部１５４０へ出力する。アナログ変換部１５４０は、ＣＰＵ１５３０から出力された制御信号をアナログ変換して可変遅延部１２３０へ出力する。
【００７８】
これにより、データとクロック信号の位相ずれの方向に応じてアナログ変換部１５４０から出力される制御信号の正負が逆になり、データとクロック信号の位相ずれ量に応じてアナログ変換部１５４０から出力される制御信号の絶対値が変わる。可変遅延部１２３０は、アナログ変換部１５４０からの制御信号に応じてクロック信号の遅延量を調整する。
【００７９】
図１６は、図１２に示した可変遅延部の構成例１を示すブロック図である。図１６に示すように、可変遅延部１２３０は、直列に接続されたディレイスイッチ１６１０、ディレイスイッチ１６２０およびディレイスイッチ１６３０を備えている。ディレイスイッチ１６１０は、遅延部１６０１と、スイッチ１６０２，１６０３と、を備えている。
【００８０】
ディレイスイッチ１６１０には、可変遅延部１２３０へ入力されたクロック信号（ＣＬＫ＿ＩＮ）が入力される。ディレイスイッチ１６１０へ入力されたクロック信号は、遅延部１６０１およびスイッチ１６０３へ入力される。遅延部１６０１は、入力されたクロック信号を遅延させ、遅延させたクロック信号をスイッチ１６０２へ出力する。
【００８１】
スイッチ１６０２は、遅延部１６０１から出力されたクロック信号の通過／遮断を切り替える。スイッチ１６０２を通過したクロック信号はディレイスイッチ１６２０へ出力される。スイッチ１６０３は、入力されたクロック信号の通過／遮断を切り替える。スイッチ１６０３を通過したクロック信号はディレイスイッチ１６２０へ出力される。
【００８２】
ディレイスイッチ１６１０において、常に、スイッチ１６０２およびスイッチ１６０３のうちの一方がクロック信号を「通過」させ他方が「遮断」するように設計されている。すなわち、ディレイスイッチ１６１０は、入力されたクロック信号を、スイッチ１６０２およびスイッチ１６０３のいずれかを通過させてディレイスイッチ１６２０へ出力する。
【００８３】
スイッチ１６０２およびスイッチ１６０３のうちのいずれが「通過」になるかによって、ディレイスイッチ１６１０を通過するクロック信号の位相が変化する。ディレイスイッチ１６２０およびディレイスイッチ１６３０の各構成は、ディレイスイッチ１６１０と同様であるため同様の符号を付して説明を省略する。
【００８４】
ディレイスイッチ１６２０は、ディレイスイッチ１６１０から出力されたクロック信号を、スイッチ１６０２およびスイッチ１６０３のいずれかを通過させてディレイスイッチ１６３０へ出力する。ディレイスイッチ１６３０は、ディレイスイッチ１６２０から出力されたクロック信号を、スイッチ１６０２およびスイッチ１６０３のいずれかを通過させて波形整形装置１００（図１１参照）へ出力する。
【００８５】
このような構成において、遅延調整部１２２０から出力された制御信号にしたがって、ディレイスイッチ１６１０，１６２０，１６３０のそれぞれにおけるスイッチ１６０２およびスイッチ１６０３を切り替える。これにより、位相制御部１１１０へ入力されるデータ（ＤＡＴＡ）とクロック信号（ＣＬＫ＿ＯＵＴ）の位相差が小さくなるように、可変遅延部１２３０から出力されるクロック信号の位相を制御することができる。
【００８６】
図１７は、図１２に示した可変遅延部の構成例２を示すブロック図である。図１７に示すように、可変遅延部１２３０は、位相回転回路１７１０，１７２０と、リミッタアンプ１７３０と、を備えている。位相回転回路１７１０は、位相制御部１１１０へ入力されたクロック信号の位相を回転させて位相回転回路１７２０へ出力する。具体的には、位相回転回路１７１０は、抵抗１７０１と、可変コンデンサ１７０２と、を備えている。
【００８７】
抵抗１７０１の一端は位相回転回路１７１０の入力に接続され、抵抗１７０１の他端は位相回転回路１７１０の出力に接続されている。可変コンデンサ１７０２の一端は抵抗１７０１と位相回転回路１７１０の出力の間に接続され、可変コンデンサ１７０２の他端は接地されている。このような構成において、可変コンデンサ１７０２の容量を変化させることで、位相回転回路１７１０を通過するクロック信号の位相が回転する。
【００８８】
位相回転回路１７２０の構成は、位相回転回路１７１０の構成と同様であるため説明を省略する。位相回転回路１７２０は、位相回転回路１７１０から出力されたクロック信号の位相を回転させてリミッタアンプ１７３０へ出力する。リミッタアンプ１７３０は、位相回転回路１７２０から出力されたクロック信号を、所定の出力振幅を限度として増幅し、増幅したクロック信号を波形整形装置１００（図１１参照）へ出力する。
【００８９】
このような構成において、遅延調整部１２２０から出力された制御信号にしたがって、位相回転回路１７１０，１７２０のそれぞれにおける可変コンデンサ１７０２の容量を変化させる。これにより、ＲＺ化部１１２０へ入力されるデータ（ＤＡＴＡ）とクロック信号（ＣＬＫ＿ＯＵＴ）の位相差が最適となるように、可変遅延部１２３０から波形整形装置１００へ出力されるクロック信号の位相を制御することができる。
【００９０】
このように、実施の形態３にかかるＲＺ信号生成装置１１００によれば、波形整形装置１００によってデューティ比およびＴｒＴｆを精度よく一定に制御されたクロック信号によって入力データをＲＺ符号化することができる。このため、データとクロック信号の波形干渉の発生を回避し、生成するＲＺ信号の品質を向上させることができる。
【００９１】
また、ＲＺ化部１１２０へ入力されるデータとクロック信号の位相差が最適なるようにデータとクロック信号の少なくともいずれかの遅延量を調整する。これにより、回路デバイスの温度や電源などが変動しても、データとクロック信号の位相関係を最適な状態に維持することができる。このため、データとクロック信号の波形干渉の発生を回避し、生成するＲＺ信号の品質を向上させることができる。
【００９２】
また、クロック信号の遅延量を調整する場合には、波形整形装置１００の前段においてクロック信号の遅延量を調整し、遅延量を調整したクロック信号を波形整形装置１００によって波形整形する。これにより、位相制御部１１１０の可変遅延部１２３０においてクロック信号のデューティ比やＴｒＴｆが変動しても、変動したデューティ比やＴｒＴｆを後段の波形整形装置１００によって補償することができる。
【００９３】
なお、ここでは図８に示した波形整形装置１００をＲＺ信号生成装置１１００に設ける構成について説明したが、図１に示した波形整形装置１００をＲＺ信号生成装置１１００に設ける構成としてもよい。この場合も、波形整形装置１００によってＴｒＴｆを精度よく一定に制御されたクロック信号によって入力データをＲＺ符号化することができる。
【００９４】
（実施例）
図１８は、図１１に示したＲＺ信号生成装置の実施例１を示すブロック図である。図１８において、図１、図９、図１１または図１２に示した構成と同様の構成については同一の符号を付して説明を省略する。図１８に示すように、実施例１にかかるＲＺ信号生成装置１１００は、ＴｒＴｆ制御部１１０（図１参照）と、デューティ比制御部８１０（図９参照）と、位相制御部１１１０と、ＲＺ化部１１２０と、を備えている。
【００９５】
デューティ比制御部８１０のリミッタアンプ９２０は、増幅したクロック信号をリミッタアンプ１１２へ出力する。デューティ比制御部８１０の波高値検出部１１１ａおよび波低値検出部１１１ｂは、それぞれリミッタアンプ９２０からリミッタアンプ１１２へ出力されるクロック信号の波高値および波低値を検出する。平均値検出部９４０は、リミッタアンプ９２０からリミッタアンプ１１２へ出力されるクロック信号の平均値を検出する。
【００９６】
また、デューティ比制御部８１０の振幅検出部９３０（図９参照）は、ＴｒＴｆ制御部１１０の波高値検出部１１１ａおよび波低値検出部１１１ｂによって実現されている。すなわち、波高値検出部１１１ａおよび波低値検出部１１１ｂは、それぞれ検出した波高値および波低値を、中間値算出部１１１ｃおよびデューティ比算出部９５０へ出力する。
【００９７】
デューティ比算出部９５０は、波高値検出部１１１ａおよび波低値検出部１１１ｂからそれぞれ出力された波高値および波低値と、平均値検出部９４０から出力された平均値と、に基づいてクロック信号のデューティ比を算出する。これにより、デューティ比制御部８１０の振幅検出部９３０を省いた構成にすることができる。このため、ＲＺ信号生成装置１１００の製造コストを低減することができる。
【００９８】
図１９は、図１１に示したＲＺ信号生成装置の実施例２を示すブロック図である。図１９において、図１８に示した構成と同様の構成については同一の符号を付して説明を省略する。図１９に示すように、実施例２にかかるＲＺ信号生成装置１１００においては、バンドパスフィルタ１１３は、ＲＺ化部１１２０から出力されたＲＺ信号を取得し、取得したＲＺ信号の奇数次高調波を通過させる。これにより、ＲＺ信号のＴｒＴｆを直接監視することができるため、ＲＺ信号のＴｒＴｆをさらに精度よく制御することができる。
【００９９】
図２０は、図１１に示したＲＺ信号生成装置の実施例３を示すブロック図である。図２０において、図１９に示した構成と同様の構成については同一の符号を付して説明を省略する。図２０に示すように、実施例３にかかるＲＺ信号生成装置１１００においては、位相制御部１１１０の可変遅延部１２３０は、ＲＺ信号生成装置１１００へ入力されるデータを遅延させ、遅延させたデータをＲＺ化部１１２０へ出力する。
【０１００】
この場合は、位相制御部１１１０へ入力されたデータとクロック信号の位相ずれの方向に対する可変遅延部１２３０の遅延量の調整方向を、図１９に示した場合と反対にする。すなわち、データの位相に対してクロック信号の位相が進んでいる場合には可変遅延部１２３０の遅延量を小さくし、データの位相に対してクロック信号の位相が遅れている場合には可変遅延部１２３０の遅延量を大きくする。
【０１０１】
このように、位相制御部１１１０は、ＲＺ信号生成装置１１００へ入力されたデータおよびクロック信号のうちの少なくともいずれかの位相を制御すればよい。なお、位相制御部１１１０がＲＺ信号生成装置１１００へ入力されたデータの位相を制御する場合は、位相制御部１１１０の可変遅延部１２３０を図１６に示した構成にするとよい。
【０１０２】
なお、図２０に示した構成において、バンドパスフィルタ１１３は、ＲＺ化部１１２０から出力されたＲＺ信号を取得し、取得したＲＺ信号の奇数次高調波を通過させるようにしてもよい（図１９参照）。これにより、ＲＺ信号のＴｒＴｆを直接監視することができるため、ＲＺ信号のＴｒＴｆをさらに精度よく制御することができる。
【０１０３】
また、図１８〜図２０においては、図９に示したローパスフィルタ９１０を設けない構成について説明したが、可変遅延部１２３０とリミッタアンプ９２０の間にローパスフィルタ９１０を設ける構成にしてもよい。これにより、リミッタアンプ９２０へ入力されるクロック信号を除去してなまらせ、デューティ比の変換効率を向上させることができる。
【０１０４】
図２１は、実施例４にかかる光送信装置の機能的構成を示すブロック図である。図２１に示すように、実施例４にかかる光送信装置２１００は、ＲＺ信号生成装置１１００（図１１参照）と、ＬＤ２１１０と、駆動部２１２０と、変調器２１３０と、送信部２１４０と、を備えている。ＬＤ２１１０は、連続光を生成して変調器２１３０へ出射する。ＲＺ信号生成装置１１００には、データ２１０１およびクロック信号２１０２が入力される。
【０１０５】
ＲＺ信号生成装置１１００は、クロック信号２１０２およびデータ２１０１に基づいてＲＺ信号２１０３を生成する。そして、ＲＺ信号生成装置１１００は、生成したＲＺ信号２１０３を駆動部２１２０へ出力する。駆動部２１２０は、ＲＺ信号生成装置１１００から出力されたＲＺ信号２１０３に応じた駆動電流を変調器２１３０へ供給する。
【０１０６】
変調器２１３０は、ＬＤ２１１０から出射された連続光を、駆動部２１２０から供給される駆動電流に応じて変調する。変調器２１３０は、変調した光信号２１３１を送信部２１４０へ出射する。送信部２１４０は、変調器２１３０から出射された光信号を、光ファイバなどの光伝送路を介して不図示の光受信装置へ送信する。
【０１０７】
光送信装置２１００によれば、回路デバイスの温度や電源などが変動しても、ＲＺ信号生成装置１１００によって生成された高品質のＲＺ信号によって連続光を変調できるため送信信号の劣化を回避することができる。このため、送信信号の伝送可能距離の拡大や、送信信号の波形劣化を補償するための機器の削減が可能になる。
【０１０８】
以上説明したように、開示の波形整形装置、信号生成装置、波形整形方法および信号生成方法によれば、リミッタアンプによって増幅したクロック信号の３次高調波を抽出することでクロック信号のＴｒＴｆを監視する。そして、監視したＴｒＴｆに基づいてリミッタアンプの増幅量を調整することによってＴｒＴｆを一定に制御する。これにより、回路デバイスの温度や電源などが変動しても信号品質を維持することができる。上述した実施の形態に関し、さらに以下の付記を開示する。
【０１０９】
（付記１）増幅量が可変であり、かつ、出力信号の振幅を制限振幅以下として入力信号を増幅する増幅手段と、
前記増幅手段によって増幅された信号の奇数次高調波を抽出する抽出手段と、
前記抽出手段によって抽出された奇数次高調波の強度を測定する測定手段と、
前記測定手段によって測定された強度に基づいて前記増幅量を制御する制御手段と、
を備えることを特徴とする波形整形装置。
【０１１０】
（付記２）前記入力信号の波高値および波低値を検出する検出手段と、
前記検出手段によって検出された波高値および波低値の中間値を算出する算出手段と、
を備え、前記増幅手段は、前記算出手段によって算出された中間値を制限振幅として増幅することを特徴とする付記１に記載の波形整形装置。
【０１１１】
（付記３）前記抽出手段は、前記増幅手段によって増幅された信号の３次高調波を抽出することを特徴とする付記１または２に記載の波形整形装置。
【０１１２】
（付記４）前記入力信号のデューティ比を制御するデューティ比制御手段を備え、
前記増幅手段は、前記デューティ比制御手段によってデューティ比を制御された信号を増幅することを特徴とする付記２に記載の波形整形装置。
【０１１３】
（付記５）前記デューティ比制御手段は、前記入力信号の低周波成分を抽出し、抽出した低周波成分のデューティ比を変化させることを特徴とする付記４に記載の波形整形装置。
【０１１４】
（付記６）前記入力信号のデューティ比を制御するデューティ比制御手段を備え、
前記デューティ比制御手段は、
所定の出力振幅を限度として前記入力信号を増幅する第２増幅手段と、
前記検出手段によって検出された波高値および波低値の差分と、前記入力信号の平均値と、に基づいて前記入力信号のデューティ比を算出する算出手段と、
前記算出手段によって算出されたデューティ比に基づいて前記第２増幅手段の所定の出力振幅を制御する振幅制御手段と、を備え、
前記検出手段は、前記デューティ比制御手段によってデューティ比を制御された信号の波高値および波低値を検出することを特徴とする付記２に記載の波形整形装置。
【０１１５】
（付記７）前記入力信号としてクロック信号が入力される付記１〜６のいずれか一つに記載の波形整形装置と、
前記波形整形装置によって波形整形されたクロック信号によって入力データをＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号化するＲＺ化手段と、
を備えることを特徴とする信号生成装置。
【０１１６】
（付記８）前記ＲＺ化手段へ入力される前記入力データと前記クロック信号の位相差を監視する監視手段と、
前記監視手段によって監視される位相差が小さくなるように前記入力データと前記クロック信号の少なくともいずれかの遅延量を調整する調整手段と、
を備えることを特徴とする付記７に記載の信号生成装置。
【０１１７】
（付記９）前記調整手段は、前記クロック信号の遅延量を調整し、
前記波形整形装置は、前記調整手段によって遅延量が調整されたクロック信号を波形整形することを特徴とする付記８に記載の信号生成装置。
【０１１８】
（付記１０）付記７〜９のいずれか一つに記載の信号生成装置と、
前記信号生成装置によって生成された信号によって光を変調する変調手段と、
前記変調手段によって変調された光信号を送信する送信手段と、
を備えることを特徴とする光送信装置。
【０１１９】
（付記１１）増幅量が可変であり、かつ、出力信号の振幅を制限振幅以下として入力信号を増幅する増幅工程と、
前記増幅工程によって増幅された信号の奇数次高調波を抽出する抽出工程と、
前記抽出工程によって抽出された奇数次高調波の強度を測定する測定工程と、
前記測定工程によって測定された強度に基づいて前記増幅量を制御する制御工程と、
を含むことを特徴とする波形整形方法。
【０１２０】
（付記１２）前記入力信号としてクロック信号が入力される付記１１に記載の波形整形方法の各工程と、
前記各工程によって波形整形されたクロック信号によって入力データをＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号化するＲＺ化工程と、
を含むことを特徴とする信号生成方法。
【０１２１】
（付記１３）付記１２に記載の信号生成方法と、
前記信号生成方法の各工程によって生成された信号によって光を変調する変調工程と、
前記変調工程によって変調された光信号を送信する送信工程と、
を含むことを特徴とする光送信方法。
【符号の説明】
【０１２２】
１１２，９２０，１７３０ リミッタアンプ
１１３ バンドパスフィルタ
２０１，１０１１，２１０２ クロック信号
３２１ 基本波
４１１ ３次高調波
６１１ ２次高調波
９１０，１４１０，１４２０ ローパスフィルタ
９１１，１７０１ 抵抗
９１２ コンデンサ
１０１２，１０１３ 閾値
１３１０ 遅延回路
１３２０，１３４０ フリップフロップ回路
１３３０ 反転回路
１３５０，１３６０ 排他的論理和回路
１４３０ 差分回路
１５１０，１５２０ デジタル変換部
１５４０ アナログ変換部
１６０１ 遅延部
１６０２，１６０３ スイッチ
１６１０，１６２０，１６３０ ディレイスイッチ
１７０２ 可変コンデンサ
１７１０，１７２０ 位相回転回路
２１０１ データ
２１０３ ＲＺ信号
２１３１ 光信号
【特許請求の範囲】
【請求項１】
増幅量が可変であり、かつ、出力信号の振幅を制限振幅以下として入力信号を増幅する増幅手段と、
前記増幅手段によって増幅された信号の奇数次高調波を抽出する抽出手段と、
前記抽出手段によって抽出された奇数次高調波の強度を測定する測定手段と、
前記測定手段によって測定された強度に基づいて前記増幅量を制御する制御手段と、
を備えることを特徴とする波形整形装置。
【請求項２】
前記入力信号の波高値および波低値を検出する検出手段と、
前記検出手段によって検出された波高値および波低値の中間値を算出する算出手段と、
を備え、前記増幅手段は、前記算出手段によって算出された中間値を制限振幅として増幅することを特徴とする請求項１に記載の波形整形装置。
【請求項３】
前記入力信号としてクロック信号が入力される請求項１または２に記載の波形整形装置と、
前記波形整形装置によって波形整形されたクロック信号によって入力データをＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号化するＲＺ化手段と、
前記ＲＺ化手段へ入力される前記入力データと前記クロック信号の位相差を監視する監視手段と、
前記監視手段によって監視される位相差が小さくなるように前記入力データと前記クロック信号の少なくともいずれかの遅延量を調整する調整手段と、
を備えることを特徴とする信号生成装置。
【請求項４】
増幅量が可変であり、かつ、出力信号の振幅を制限振幅以下として入力信号を増幅する増幅工程と、
前記増幅工程によって増幅された信号の奇数次高調波を抽出する抽出工程と、
前記抽出工程によって抽出された奇数次高調波の強度を測定する測定工程と、
前記測定工程によって測定された強度に基づいて前記増幅量を制御する制御工程と、
を含むことを特徴とする波形整形方法。
【請求項５】
前記入力信号としてクロック信号が入力される請求項４に記載の波形整形方法の各工程と、
前記各工程によって波形整形されたクロック信号によって入力データをＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号化するＲＺ化工程と、
を含むことを特徴とする信号生成方法。
【請求項１】
増幅量が可変であり、かつ、出力信号の振幅を制限振幅以下として入力信号を増幅する増幅手段と、
前記増幅手段によって増幅された信号の奇数次高調波を抽出する抽出手段と、
前記抽出手段によって抽出された奇数次高調波の強度を測定する測定手段と、
前記測定手段によって測定された強度に基づいて前記増幅量を制御する制御手段と、
を備えることを特徴とする波形整形装置。
【請求項２】
前記入力信号の波高値および波低値を検出する検出手段と、
前記検出手段によって検出された波高値および波低値の中間値を算出する算出手段と、
を備え、前記増幅手段は、前記算出手段によって算出された中間値を制限振幅として増幅することを特徴とする請求項１に記載の波形整形装置。
【請求項３】
前記入力信号としてクロック信号が入力される請求項１または２に記載の波形整形装置と、
前記波形整形装置によって波形整形されたクロック信号によって入力データをＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号化するＲＺ化手段と、
前記ＲＺ化手段へ入力される前記入力データと前記クロック信号の位相差を監視する監視手段と、
前記監視手段によって監視される位相差が小さくなるように前記入力データと前記クロック信号の少なくともいずれかの遅延量を調整する調整手段と、
を備えることを特徴とする信号生成装置。
【請求項４】
増幅量が可変であり、かつ、出力信号の振幅を制限振幅以下として入力信号を増幅する増幅工程と、
前記増幅工程によって増幅された信号の奇数次高調波を抽出する抽出工程と、
前記抽出工程によって抽出された奇数次高調波の強度を測定する測定工程と、
前記測定工程によって測定された強度に基づいて前記増幅量を制御する制御工程と、
を含むことを特徴とする波形整形方法。
【請求項５】
前記入力信号としてクロック信号が入力される請求項４に記載の波形整形方法の各工程と、
前記各工程によって波形整形されたクロック信号によって入力データをＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号化するＲＺ化工程と、
を含むことを特徴とする信号生成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１０−２３２８６８（Ｐ２０１０−２３２８６８Ａ）
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願番号】特願２００９−７７０８０（Ｐ２００９−７７０８０）
【出願日】平成２１年３月２６日（２００９．３．２６）
【出願人】（３０９０１５１３４）富士通オプティカルコンポーネンツ株式会社 (72)
【Ｆターム（参考）】
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願日】平成２１年３月２６日（２００９．３．２６）
【出願人】（３０９０１５１３４）富士通オプティカルコンポーネンツ株式会社 (72)
【Ｆターム（参考）】
[ Back to top ]