波形等化回路
【課題】付加的な部品を用いることなく、差動信号の伝送における波形劣化を改善することができる波形等化回路を提供する。
【解決手段】
差動信号を出力する送信器１０には、第１の差動伝送線路１１が接続され、第１の差動伝送線路１１には基板２１上に設けられた第２の差動伝送線路２２Ａ，２２Ｂが接続され、その終端には終端抵抗２４が接続されている。第２の差動伝送線路２２Ａ，２２Ｂの下側には、同一形状の第３の差動伝送線路２３Ａ，２３Ｂが所定の距離をおいて重なるように設けられ、その終端には終端抵抗２５及び受信器３０が接続されている。第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、その形状により第１の差動伝送線路１１の減衰特性を補償する特性を持たせることにより、周波数特性が平坦になる。
【解決手段】
差動信号を出力する送信器１０には、第１の差動伝送線路１１が接続され、第１の差動伝送線路１１には基板２１上に設けられた第２の差動伝送線路２２Ａ，２２Ｂが接続され、その終端には終端抵抗２４が接続されている。第２の差動伝送線路２２Ａ，２２Ｂの下側には、同一形状の第３の差動伝送線路２３Ａ，２３Ｂが所定の距離をおいて重なるように設けられ、その終端には終端抵抗２５及び受信器３０が接続されている。第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、その形状により第１の差動伝送線路１１の減衰特性を補償する特性を持たせることにより、周波数特性が平坦になる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、波形等化回路に関する。
【背景技術】
【０００２】
バックプレーン基板上の長い配線や長距離ケーブルを伝搬するアナログ信号は、周波数が高くなるほど減衰が大きくなる。従って、平坦な周波数特性の信号を送信しても、受信端では高域側が減衰して受信される。その理由は、高周波損失、特に、誘電体損と表皮効果にあり、この減衰による特性は、概ね信号の周波数及び線路長に比例して大きくなるため、一般に、「ルートｆ特性」などと呼ばれている。
【０００３】
ディジタル伝送の高速化においても、上記した高周波損失が阻害要因になる。そこで、一般には、非特許文献１に記載されるように、低域遮断特性の受動素子によるイコライザを伝送経路に挿入し、周波数特性の補償を行っている。
【０００４】
また、伝送信号の周波数の減衰帯域を設定する第１の抵抗及び第１のコンデンサを並列接続し、第１の抵抗及び第１のコンデンサに上記周波数の減衰帯域の傾きを設定する第２の抵抗を並列接続し、且つ第１の抵抗に他端を接地する第１のコイルを直列接続してなる第１のフィルタと、この第１のフィルタと同一構成を有して第１のフィルタに直列接続された第２のフィルタとを有する等化フィルタを備えた信号送信装置が知られている（例えば、特許文献１参照）。
【０００５】
また、信号経路に対して直列接続された２つの可変抵抗とコンデンサを並列接続し、可変抵抗の中間接続点とアース間に可変抵抗とインダクタを直列接続したイコライザ回路も知られている（例えば、特許文献２参照）。
【特許文献１】特開平１０−１３６０２８号公報
【特許文献２】特開２００３−１６８９４４号公報
【非特許文献１】ＭＡＸＩＭ社 データシート「ＭＡＸ３７８７バックプレーン及びケーブル用１Ｇｂｐｓ〜１２.５Ｇｂｐｓパッシブイコライザ」
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、付加的な部品を用いることなく、差動信号の伝送における波形劣化を改善することができる波形等化回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様は、上記目的を達成するため、以下の波形等化回路を提供する。
【０００８】
［１］送信デバイスに接続され、前記送信デバイスからの差動信号を伝送する第１の差動伝送線路と、同一形状を有して同一平面上に平行配置されると共に前記第１の差動伝送線路に接続された一対の導体線路からなる第２の差動伝送線路と、前記第２の差動伝送線路の終端間に接続された終端抵抗と、前記第２の差動伝送線路に電磁結合または静電結合もしくは両方が形成されるように配置されると共に、一端に受信デバイスが接続された一対の導体線路からなる第３の差動伝送線路と、を備えたことを特徴とする波形等化回路。
【０００９】
［２］前記第２及び第３の差動伝送線路は、同一基板に設けられていることを特徴とする前記［１］に記載の波形等価回路。
【００１０】
［３］前記第２及び第３の差動伝送線路は、空間を介して対向配置された異なるデバイスに分けて設けられていることを特徴とする前記［１］に記載の波形等価回路。
【００１１】
［４］前記第２及び第３の差動伝送線路は、前記第１の差動伝送線路の減衰特性と逆特性になるように線路幅、線路長、間隔が設定されていることを特徴とする前記［１］に記載の波形等価回路。
【００１２】
［５］前記第３の差動伝送線路は、ケーブルであることを特徴とする前記［１］に記載の波形等価回路。
【００１３】
［６］前記第３の差動伝送線路は、線路の途中が長さ方向に分割されており、前記分割間にスイッチが接続され、前記スイッチが前記第1の差動伝送線路の特性に応じで切り替えられることを特徴とする前記［１］に記載の波形等価回路。
【発明の効果】
【００１４】
請求項１の波形等価回路によれば、付加的な部品を用いることなく、差動信号の伝送における波形劣化を改善することができる。
【００１５】
請求項２の波形等価回路によれば、配線パターン等により、１枚の基板に構成することができる。
【００１６】
請求項３の波形等価回路によれば、空間を介して配設されたデバイス間に差動伝送線路を構築することができる。
【００１７】
請求項４の波形等価回路によれば、第１の差動伝送線路の特性を把握することにより、容易に波形等価回路を構成することができる。
【００１８】
請求項５の波形等価回路によれば、第３の差動伝送線路に受信側から布線したケーブルを用いることができる。
【００１９】
請求項６の波形等価回路によれば、第1の伝送線路の特性に応じた最適な周波数特性を得ることができる。
【発明を実施するための最良の形態】
【００２０】
［第１の実施の形態］
（信号伝送装置の構成）
図１は、本発明の第１の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【００２１】
信号伝送装置１００は、送信器（送信デバイス）１０と、送信器１０に第１の差動伝送線路１１を介して接続された伝送線路部２０と、伝送線路部２０に伝送線路３１を介して接続された受信器（受信デバイス）３０とを備えて構成されている。
【００２２】
送信器１０は、例えば、電気信号を差動出力する差動増幅器等を備えて構成されたドライバＩＣからなる。
【００２３】
第１の差動伝送線路１１は、例えば、ツイストペアケーブルであり、平行２線の伝送線路３１に比べて長い線路長を有している。
【００２４】
伝送線路部２０は、絶縁性を有する基板２１と、基板２１の表面２１ａに設けられた第２の差動伝送線路２２（２２Ａ，２２Ｂ）と、基板２１の裏面２１ｂに設けられた第３の差動伝送線路２３（２３Ａ，２３Ｂ）と、第２の差動伝送線路２２Ａ，２２Ｂの終端間に接続された終端抵抗２４と、第３の差動伝送線路２３Ａ，２３Ｂの終端（受信端）間に接続された終端抵抗２５とを備えて構成されている。
【００２５】
第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、４つが同一の長さを有すると共に、銅箔等による帯状の配線パターン（導体線路）からなる。この配線パターンは、例えば、エッチングにより設けることができる。また、第３の差動伝送線路２３Ａ，２３Ｂは、第２の差動伝送線路２２Ａ，２２Ｂに所定の距離、例えば、２５μｍを隔てて対向配置され、且つ平行になるように設けられている。尚、図１においては、形状及び配置を分かり易くするため、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂの厚みを誇張して図示している。
【００２６】
第３の差動伝送線路２３Ａ，２３Ｂは、この第３の差動伝送線路２３Ａ，２３Ｂを流れる電流が第２の差動伝送線路２２Ａ，２２Ｂに流れる電流と平行になるように、受信器３０が接続されている。
【００２７】
終端抵抗２４，２５は、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂの特性インピーダンスと同一のインピーダンスであり、例えば、５０Ωの抵抗を用いている。
【００２８】
受信器３０は、例えば、差動増幅器等を用いて構成され、送信器１０からの差動信号を所定のレベルに増幅して出力する。
【００２９】
図２は、図１の信号伝送装置の結合線路部の単位長あたりの等価回路である。本波形等価回路は集中定数回路ではなく分布定数系をなしており、単位長あたりの等価回路が連なったものとして記述される。
【００３０】
すなわち第２および第３の差動線路４本の線路全てについて、単位長あたりの自己インダクタンス、抵抗、全ての組み合わせの相互インダクタンス、線間容量を定義した梯子モデルとなる。
【００３１】
等価回路は、第２の差動伝送線路２２Ａに含む抵抗４１Ａ及びインダクタ４３Ａ、第２の差動伝送線路２２Ｂに含む抵抗４１Ｂ及びインダクタ４３Ｂ、第３の差動伝送線路２３Ａに含む抵抗４１Ｃ及びインダクタ４３Ｃ、第３の差動伝送線路２３Ｂに含む抵抗４１Ｄ及びインダクタ４３Ｄ、第２の差動伝送線路２２Ａ，２２Ｂ間に存在するコンデンサ４２Ａ、第２の差動伝送線路２２Ａと第３の差動伝送線路２３Ａ，２３Ｂとの間に存在するコンデンサ４２Ｂ，４２Ｃと、第２の差動伝送線路２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂとの間に存在するコンデンサ４２Ｄ，４２Ｅ、第３の差動伝送線路２３Ａ，２３Ｂ間に存在するコンデンサ４２Ｆとをもって表すことができる。各インダクタ４３Ａ〜４３Ｄは、他の各インダクタとの間に相互インダクタンスを有している。
【００３２】
図２から明らかなように、等価回路は、第２の差動伝送線路２２Ａ，２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂ自身及び他の線路との間に存在する抵抗、コンデンサ及びインダクタによって表され、別途追加した部品は存在しない。従って、等価回路の各定数は、第２，第３の差動伝送線路２３Ａ，２２Ｂ，２３Ａ，２３Ｂの寸法、形状、基板２１の材料、線間距離等によって決定することができる。
【００３３】
（信号伝送装置の動作）
次に、信号伝送装置１００の動作を説明する。送信器１０から送信信号（差動信号）が出力されると、差動信号は、第１の差動伝送線路１１を介して第２の差動伝送線路２２Ａ，２２Ｂに印加される。
【００３４】
第２の差動伝送線路２２Ａ，２２Ｂに印加された差動信号は、第２の差動伝送線路２２Ａ，２２Ｂの終端に向かって進行し、整合負荷となる終端抵抗２４に到達する。
【００３５】
同時に、差動信号は、第２の差動伝送線路２２Ａ，２２Ｂを伝送する過程で、第３の差動伝送線路２３Ａ，２３Ｂとの間の誘導性結合または容量性結合、もしくは誘導性結合および容量性結合の両方により第２の差動伝送線路２２Ａ，２２Ｂから第３の差動伝送線路２３Ａ，２３Ｂに伝達し、第３の差動伝送線路２３Ａ，２３Ｂを伝搬して終端抵抗２５により終端されると共に、受信器３０に入力する。受信器３０に入力した差動信号は、受信器３０で増幅された後、図示しない波形整形回路等へ出力される。
【００３６】
図３は、図２の等価回路の減衰特性を示す特性図である。図３において、特性ａは、第１の差動伝送線路１１の減衰量−周波数特性を示し、特性ｂは、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂの減衰量−周波数特性を示している。そして、特性ｃは、特性ａと特性ｂを合成した減衰量−周波数特性である。
【００３７】
特性ａに示すように、第１の差動伝送線路１１は周波数ｆが高くなるにつれて減衰量が徐々に増大する。一方、特性ｂに示すように、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、周波数ｆが高くなるにつれて第２の差動伝送線路２２Ａ，２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂとの間の静電結合や電磁結合が大きくなるために減衰量が徐々に減少し、或る周波数ｆｈ以上では、ほぼ一定になる。
【００３８】
以上のように、特性ａと特性ｂとでは、特性が逆であるため、両者を組み合わせると、数ｋｚ帯（ｆｌ）から８００ＭＨｚ帯（ｆｈ）まで平坦で、且つ、それ以上の周波数域でもほぼ平坦な特性ｃが得られ、全周波数でほぼ平坦な減衰量の特性を得ることができる。
【００３９】
特性ｂの低周波数域の減衰量は、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂのそれぞれの幅、長さ、ペア線路間の間隔、第２の差動伝送線路２２Ａ，２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂとの間の距離等を適宜変更することにより、調整することができる。
【００４０】
［第２の実施の形態］
（信号伝送装置の構成）
図４は、本発明の第２の実施の形態に係る信号伝送装置を示す断面図である。尚、図４においては、図１に示す第２の差動伝送線路２２Ａ，２２Ｂに接続される終端抵抗２４と、第３の差動伝送線路２３Ａ，２３Ｂに接続される終端抵抗２５の図示を省略している。
【００４１】
信号伝送装置１００は、送信部５０と、この送信部５０に実装されたパッケージ６０と、このパッケージ６０に空隙ｇを持たせて結合されたＬＳＩ７０とを備えて構成されている。
【００４２】
送信部５０は、上記送信器１０と、送信器１０に接続された第４の差動伝送線路５１Ａ，５１Ｂと、第４の差動伝送線路５１Ａ，５１Ｂの端部に接続された第５の差動伝送線路５２Ａ，５２Ｂと、第５の差動伝送線路５２Ａ，５２Ｂの端部に接続された第６の差動伝送線路５３Ａ，５３Ｂと、これらを実装したセラミック等の材料を用いて構成された基板５４と、基板５４の表面に設けられた複数の電極パッド５５と、を備えて構成されている。尚、送信部５０においては、形状及び配置を分かり易くするため、各差動伝送線路の厚みを誇張して図示している。
【００４３】
第４の差動伝送線路５１Ａ，５１Ｂ及び第６の差動伝送線路５３Ａ，５３Ｂは、基板５４内に厚み方向に設けられており、第６の差動伝送線路５３Ａ，５３Ｂの終端（上端）は、複数の電極パッド５５の内の２つに接続されている。
【００４４】
第５の差動伝送線路５２Ａ，５２Ｂは、第２の差動伝送線路２２Ａ，２２Ｂと同様の形状を有し、第４の差動伝送線路５１Ａ，５１Ｂと第６の差動伝送線路５３Ａ，５３Ｂに連結させて基板５４内に設けられている。
【００４５】
パッケージ６０は、セラミック等の絶縁体による本体６１と、本体６１の下面に設けられた複数のはんだボール６２と、第６の差動伝送線路５３Ａ，５３Ｂに対向させて本体６１の下面に設けられた電極パッド６３Ａ，６３Ｂと、電極パッド６３Ａ，６３Ｂに接続させて本体６１の内部に設けられた第７の差動伝送線路６４Ａ，６４Ｂと、第７の差動伝送線路６４Ａ，６４Ｂの終端に接続されると共に本体６１の表面に設けられた図１と同様の第３の差動伝送線路２３Ａ，２３Ｂとを備えて構成されている。尚、パッケージ６０においては、形状及び配置を分かり易くするため、各差動伝送線路の厚みを誇張して図示している。
【００４６】
ＬＳＩ７０は、メタル配線層７０ａと絶縁層７０ｂの２層からなる半導体装置である。メタル配線層７０ａは、第３の差動伝送線路２３Ａ，２３Ｂに対向させて下面に設けられた図１と同様の第２の差動伝送線路２２Ａ，２２Ｂと、第２の差動伝送線路２２Ａ，２２Ｂと受信器３０を接続する第８の差動伝送線路７１Ａ，７１Ｂとが設けられている。また、絶縁層７０ｂは、内部に受信器３０及び伝送線路３１が設けられている。尚、ＬＳＩ７０においては、形状及び配置を分かり易くするため、各差動伝送線路の厚みを誇張して図示している。
【００４７】
（信号伝送装置の動作）
次に、第２の実施の形態に係る信号伝送装置１００の動作を説明する。送信器１０から送信信号（差動信号）が出力されると、差動信号は、第４の差動伝送線路５１Ａ，５１Ｂ及び第５の差動伝送線路５２Ａ，５２Ｂを介して電極パッド５５に印加される。
【００４８】
更に、差動信号は、電極パッド５５の内の２つを介し、更に、はんだボール６２、電極パッド６３Ａ，６３Ｂ及び第７の差動伝送線路６４Ａ，６４Ｂを介して第３の差動伝送線路２３Ａ，２３Ｂに到達する。第３の差動伝送線路２３Ａ，２３Ｂに印加された差動信号は、その終端に向かって図４の左側へ進行する。
【００４９】
同時に、差動信号は、第３の差動伝送線路２３Ａ，２３Ｂを伝送する過程で、第２の差動伝送線路２２Ａ，２２Ｂとの間の誘導性結合または容量性結合、もしくは誘導性結合と容量性結合の両方により第３の差動伝送線路２３Ａ，２３Ｂから第２の差動伝送線路２２Ａ，２２Ｂに伝達し、第２の差動伝送線路２２Ａ，２２Ｂを伝搬した後、伝送線路３１を介して受信器３０に入力する。受信器３０に入力された差動信号は、受信器３０で増幅された後、図示しない波形整形回路等へ出力される。
【００５０】
［第３の実施の形態］
（信号伝送装置の構成）
図５は、本発明の第３の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【００５１】
本実施の形態は、第１の実施の形態において、受信器３０の接続位置を第３の差動伝送線路２３Ａ，２３Ｂの終端から始端に変更すると共に、受信器３０の入力端に終端抵抗２６を接続したものであり、その他の構成は第１の実施の形態と同様である。
【００５２】
（信号伝送装置の動作）
本実施の形態においては、送信器１０から送信信号（差動信号）が出力されると、差動信号は、第１の差動伝送線路１１を介して第２の差動伝送線路２２Ａ，２２Ｂに印加される。
【００５３】
第２の差動伝送線路２２Ａ，２２Ｂに印加された差動信号は、その終端に向かって進行し、整合負荷となる終端抵抗２４に到達する。
【００５４】
同時に、差動信号は、第２の差動伝送線路２２Ａ，２２Ｂを伝送する過程で、第３の差動伝送線路２３Ａ，２３Ｂとの間の誘導性結合または容量性結合、もしくは誘導性結合と容量性結合の両方により第２の差動伝送線路２２Ａ，２２Ｂから第３の差動伝送線路２３Ａ，２３Ｂに伝達し、第３の差動伝送線路２３Ａ，２３Ｂを伝搬して、その一端に接続された終端抵抗２５で終端されると共に第３の差動伝送線路２３Ａ，２３Ｂの他端に接続された受信器３０に入力する。受信器３０に入力した差動信号は、受信器３０で増幅された後、図示しない波形整形回路等へ出力される。
【００５５】
［第４の実施の形態］
図６は、本発明の第４の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【００５６】
本実施の形態は、第１の実施の形態において、第３の差動伝送線路２３Ａ，２３Ｂのそれぞれの途中を長さ方向に分割し、その分割箇所にＭＯＳ（Metal Oxide Semiconductor）スイッチ８１Ａ，８１Ｂを接続し、第３の差動伝送線路２３Ａ，２３Ｂの線路長を可変できるようにしたものであり、その他の構成は第１の実施の形態と同様である。なお、図６においては、第２の差動伝送線路２２Ａ，２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂは、第１の実施の形態とは、逆の配置により図示している。
【００５７】
ＭＯＳスイッチ８１Ａ，８１Ｂは、例えば、受信器３０のチップ上に設けられている。
【００５８】
この構成によれば、ＯＮ／ＯＦＦ信号ＳｓによってＭＯＳスイッチ８１Ａ，８１Ｂを選択的に制御することにより第３の差動伝送線路２３Ａ，２３Ｂの線路長を選択でき、従って、第２の差動伝送線路２２Ａ，２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂが電磁界で結合する部分の長さをＭＯＳスイッチ８１Ａ，８１Ｂによって容易に変えることができる。
【実施例１】
【００５９】
次に、本発明の実施例について説明する。図７は、実施例１における第２，第３の差動伝送線路の寸法及び配置を示す図である。また、図８は、送受信のシミュレーション波形を示し、（ａ）は差動伝送信号の送信波形図、（ｂ）は第１の差動伝送線路の出力端の波形図、（ｃ）は第３の差動伝送線路の出力端の波形図である。尚、図８において、例えば、差動信号Ｓｄ１は第２の差動伝送線路２２Ａに印加され、差動信号Ｓｄ２は第２の差動伝送線路２２Ｂに印加されるが、両信号は差動関係にあるため、相互の位相は逆になっている。
【００６０】
図７に示すように、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、同一断面寸法及び同一長（約５ｍｍ）であり、その断面寸法は、１００（幅）×３６（厚み）μｍである。第２の差動伝送線路２２Ａ，２２Ｂの相互の間隔は１００μｍであり、この第２の差動伝送線路２２Ａ，２２Ｂに対向させ、且つ２５μｍの距離をもたせて第３の差動伝送線路２３Ａ，２３Ｂが配設されている。
【００６１】
このような構成の第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂの１線路当たりの奇モードインピーダンスＺoddは４５．４８Ωであり、従って、差動での特性インピーダンスは、第２の差動伝送線路２２Ａ，２２Ｂ及び第３の差動伝送線路２３Ａ，２３Ｂ共に約９１Ωとなる。
【００６２】
本発明者は、第１の差動伝送線路１１として、インピーダンスが１００Ω、長さが３０ｍの差動平衡ケーブルを用い、基板２１は、誘電率４．４の特性を有するものを用いて、図８（ａ）に示す２ＧＨｚの送信波形によりシミュレーションを実施した。
【００６３】
まず、図８（ａ）に示す矩形波による波形の差動信号Ｓｄ１，Ｓｄ２を上記差動平衡ケーブルに印加し、該差動平衡ケーブルの終端で波形を観測したところ、図８（ｂ）に示すように、差動信号Ｓｄ１，Ｓｄ２の波形は訛り、三角波になった。
【００６４】
次に、上記差動平衡ケーブルに対し、図１に示すように第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂを配置及び接続して、図８（ａ）に示す差動信号Ｓｄ１，Ｓｄ２を差動平衡ケーブルに印加したところ、図８（ｃ）に示すように、ピーク及びボトムで若干の訛りが生じたものの、差動信号Ｓｄ１，Ｓｄ２は送信波形に近いものとなった。このように、本発明により、受信信号は、対称性のよい台形波に補償できることが分かった。
【実施例２】
【００６５】
次に、本発明の実施例２について説明する。図９は、プリント基板上での１０Ｇｂｐｓ超の超高速伝送を想定した解析結果を示す特性図である。図９は、第２，第３の差動信号線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂのそれぞれの長さを７５μｍから５００μｍまで変化させたときの送信器１０から受信器３０への伝達特性を示している。尚、図９において、「Ｓ２１」は２０ｌｏｇ（ｏｕｔ／ｉｎ）を示し、１ｍｉｌは２５．４μである。
【００６６】
解析に際しては、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、共に厚さ２５μｍ、線幅５０μｍとし、第２の差動伝送線路２２Ａ，２２Ｂの相互間及び第３の差動伝送線路２３Ａ，２３Ｂの相互間の間隔を５０μｍとした。また、第２の差動信号線路２２Ａ，２２Ｂと第３の差動信号線路２３Ａ，２３Ｂとの間の距離は、２５μｍとした。
【００６７】
図９の特性ａに示すように、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂの長さ（結合長）が５００μｍであれば、１０ＧＨｚ以上の周波数域では、伝達損失を生じることなく伝達される。更に、１０ＧＨｚ未満の周波数域は、図３の特性ａを補償するように減衰している。
【００６８】
解析結果から、伝送する波形のエッジが十分に伝送され、且つ台形波に戻る条件は、信号が伝搬する時間と送信波形の元のエッジの立ち上がり時間とが等しいか、或いは、それ以上であることである。この条件以下の場合、等化後の信号に減衰が生じ、また、上記条件以上では低域の減衰が小さくなる。
【００６９】
尚、本発明では、伝送する２値データ“０”及び“１”の連続数があまりに多くなると、伝達されなくなる恐れがある。そこで、例えば、予め８Ｂ（８ビット）/１０Ｂ（１０ビット）符号化のような“０”及び“１”の連続する数を制限する符号化を行うのが望ましい。
【００７０】
８Ｂ/１０Ｂ符号化は、１０ビットの符号空間の中から、“０”と“１”の数が同じになるようなパターンを２５６個（８ビット分）選び、送信時には８ビットを１０ビットに変換し、受信時には１０ビットを８ビットに変換する符号化方式である。
【００７１】
［他の実施の形態］
尚、本発明は、上記各実施の形態に限定されず、その要旨を変更しない範囲内で種々な変形が可能である。
【００７２】
例えば、第３の差動伝送線路２３Ａ，２３Ｂは、配線パターンによるものとしたが、ケーブルであってもよい。
【００７３】
また、第２の差動伝送線路２２Ａ，２２Ｂ及び第３の差動伝送線路２３Ａ，２３Ｂは、共に特性が相互に異なる３つ以上とし、差動伝送線路の組み合わせが３つ以上になるようにして、これらを選択するスイッチを第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂに接続し、第１の伝送線路の特性に応じてスイッチにより第２，第３の差動伝送線路の各々の内の２線路がペアで選択される構成にすれば、最適な周波数特性を得ることができる。
【００７４】
更に、受信器３０で受信した受信信号のレベルに基づいて差動伝送線路の減衰特性を判別し、上記冗長配線部による周波数特性の制御や、上記スイッチによる周波数特性の制御を行う構成も可能である。
【図面の簡単な説明】
【００７５】
【図１】図１は、本発明の第１の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【図２】図２は、従来技術による波形等化回路の等価回路図である。
【図３】図３は、図２の等価回路の減衰特性を示す特性図である。
【図４】図４は、本発明の第２の実施の形態に係る信号伝送装置を示す断面図である。
【図５】図５は、本発明の第３の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【図６】図６は、本発明の第４の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【図７】図７は、実施例１における第２，第３の差動伝送線路の寸法及び配置を示す図である。
【図８】図８は、送受信のシミュレーション波形を示し、（ａ）は差動伝送信号の送信波形図、（ｂ）は第１の差動伝送線路の出力端の受信波形図、（ｃ）は第３の差動伝送線路の出力端の波形図である。
【図９】図９は、実施例２に対応し、プリント基板上での１０Ｇｂｐｓ超の超高速伝送を想定した解析結果を示す特性図である。
【符号の説明】
【００７６】
１０ 送信器
１１ 第１の差動伝送線路
２０ 伝送線路部
２１ 基板
２１ａ 表面
２１ｂ 裏面
２２Ａ，２２Ｂ 第２の差動信号線路
２３Ａ，２３Ｂ 第３の差動伝送線路
２４，２５，２６ 終端抵抗
３０ 受信器
３１ 伝送線路
４１Ａ〜４１Ｄ 抵抗
４２Ａ〜４２Ｆ コンデンサ
４３Ａ〜４３Ｄ インダクタ
５０ 送信部
５１Ａ，５１Ｂ 第４の差動伝送線路
５２ 電極パッド
５２Ａ，５２Ｂ 第５の差動伝送線路
５３Ａ，５３Ｂ 第６の差動伝送線路
５４ 基板
５５ 電極パッド
６０ パッケージ
６１ 本体
６２ はんだボール
６３Ａ，６３Ｂ 電極パッド
６４Ａ，６４Ｂ 第７の差動伝送線路
７０ ＬＳＩ
７０ａ メタル配線層
７０ｂ 絶縁層
７１Ａ，７１Ｂ 第８の差動伝送線路
８１Ａ，８１Ｂ ＭＯＳスイッチ
１００ 信号伝送装置
【技術分野】
【０００１】
本発明は、波形等化回路に関する。
【背景技術】
【０００２】
バックプレーン基板上の長い配線や長距離ケーブルを伝搬するアナログ信号は、周波数が高くなるほど減衰が大きくなる。従って、平坦な周波数特性の信号を送信しても、受信端では高域側が減衰して受信される。その理由は、高周波損失、特に、誘電体損と表皮効果にあり、この減衰による特性は、概ね信号の周波数及び線路長に比例して大きくなるため、一般に、「ルートｆ特性」などと呼ばれている。
【０００３】
ディジタル伝送の高速化においても、上記した高周波損失が阻害要因になる。そこで、一般には、非特許文献１に記載されるように、低域遮断特性の受動素子によるイコライザを伝送経路に挿入し、周波数特性の補償を行っている。
【０００４】
また、伝送信号の周波数の減衰帯域を設定する第１の抵抗及び第１のコンデンサを並列接続し、第１の抵抗及び第１のコンデンサに上記周波数の減衰帯域の傾きを設定する第２の抵抗を並列接続し、且つ第１の抵抗に他端を接地する第１のコイルを直列接続してなる第１のフィルタと、この第１のフィルタと同一構成を有して第１のフィルタに直列接続された第２のフィルタとを有する等化フィルタを備えた信号送信装置が知られている（例えば、特許文献１参照）。
【０００５】
また、信号経路に対して直列接続された２つの可変抵抗とコンデンサを並列接続し、可変抵抗の中間接続点とアース間に可変抵抗とインダクタを直列接続したイコライザ回路も知られている（例えば、特許文献２参照）。
【特許文献１】特開平１０−１３６０２８号公報
【特許文献２】特開２００３−１６８９４４号公報
【非特許文献１】ＭＡＸＩＭ社 データシート「ＭＡＸ３７８７バックプレーン及びケーブル用１Ｇｂｐｓ〜１２.５Ｇｂｐｓパッシブイコライザ」
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、付加的な部品を用いることなく、差動信号の伝送における波形劣化を改善することができる波形等化回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様は、上記目的を達成するため、以下の波形等化回路を提供する。
【０００８】
［１］送信デバイスに接続され、前記送信デバイスからの差動信号を伝送する第１の差動伝送線路と、同一形状を有して同一平面上に平行配置されると共に前記第１の差動伝送線路に接続された一対の導体線路からなる第２の差動伝送線路と、前記第２の差動伝送線路の終端間に接続された終端抵抗と、前記第２の差動伝送線路に電磁結合または静電結合もしくは両方が形成されるように配置されると共に、一端に受信デバイスが接続された一対の導体線路からなる第３の差動伝送線路と、を備えたことを特徴とする波形等化回路。
【０００９】
［２］前記第２及び第３の差動伝送線路は、同一基板に設けられていることを特徴とする前記［１］に記載の波形等価回路。
【００１０】
［３］前記第２及び第３の差動伝送線路は、空間を介して対向配置された異なるデバイスに分けて設けられていることを特徴とする前記［１］に記載の波形等価回路。
【００１１】
［４］前記第２及び第３の差動伝送線路は、前記第１の差動伝送線路の減衰特性と逆特性になるように線路幅、線路長、間隔が設定されていることを特徴とする前記［１］に記載の波形等価回路。
【００１２】
［５］前記第３の差動伝送線路は、ケーブルであることを特徴とする前記［１］に記載の波形等価回路。
【００１３】
［６］前記第３の差動伝送線路は、線路の途中が長さ方向に分割されており、前記分割間にスイッチが接続され、前記スイッチが前記第1の差動伝送線路の特性に応じで切り替えられることを特徴とする前記［１］に記載の波形等価回路。
【発明の効果】
【００１４】
請求項１の波形等価回路によれば、付加的な部品を用いることなく、差動信号の伝送における波形劣化を改善することができる。
【００１５】
請求項２の波形等価回路によれば、配線パターン等により、１枚の基板に構成することができる。
【００１６】
請求項３の波形等価回路によれば、空間を介して配設されたデバイス間に差動伝送線路を構築することができる。
【００１７】
請求項４の波形等価回路によれば、第１の差動伝送線路の特性を把握することにより、容易に波形等価回路を構成することができる。
【００１８】
請求項５の波形等価回路によれば、第３の差動伝送線路に受信側から布線したケーブルを用いることができる。
【００１９】
請求項６の波形等価回路によれば、第1の伝送線路の特性に応じた最適な周波数特性を得ることができる。
【発明を実施するための最良の形態】
【００２０】
［第１の実施の形態］
（信号伝送装置の構成）
図１は、本発明の第１の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【００２１】
信号伝送装置１００は、送信器（送信デバイス）１０と、送信器１０に第１の差動伝送線路１１を介して接続された伝送線路部２０と、伝送線路部２０に伝送線路３１を介して接続された受信器（受信デバイス）３０とを備えて構成されている。
【００２２】
送信器１０は、例えば、電気信号を差動出力する差動増幅器等を備えて構成されたドライバＩＣからなる。
【００２３】
第１の差動伝送線路１１は、例えば、ツイストペアケーブルであり、平行２線の伝送線路３１に比べて長い線路長を有している。
【００２４】
伝送線路部２０は、絶縁性を有する基板２１と、基板２１の表面２１ａに設けられた第２の差動伝送線路２２（２２Ａ，２２Ｂ）と、基板２１の裏面２１ｂに設けられた第３の差動伝送線路２３（２３Ａ，２３Ｂ）と、第２の差動伝送線路２２Ａ，２２Ｂの終端間に接続された終端抵抗２４と、第３の差動伝送線路２３Ａ，２３Ｂの終端（受信端）間に接続された終端抵抗２５とを備えて構成されている。
【００２５】
第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、４つが同一の長さを有すると共に、銅箔等による帯状の配線パターン（導体線路）からなる。この配線パターンは、例えば、エッチングにより設けることができる。また、第３の差動伝送線路２３Ａ，２３Ｂは、第２の差動伝送線路２２Ａ，２２Ｂに所定の距離、例えば、２５μｍを隔てて対向配置され、且つ平行になるように設けられている。尚、図１においては、形状及び配置を分かり易くするため、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂの厚みを誇張して図示している。
【００２６】
第３の差動伝送線路２３Ａ，２３Ｂは、この第３の差動伝送線路２３Ａ，２３Ｂを流れる電流が第２の差動伝送線路２２Ａ，２２Ｂに流れる電流と平行になるように、受信器３０が接続されている。
【００２７】
終端抵抗２４，２５は、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂの特性インピーダンスと同一のインピーダンスであり、例えば、５０Ωの抵抗を用いている。
【００２８】
受信器３０は、例えば、差動増幅器等を用いて構成され、送信器１０からの差動信号を所定のレベルに増幅して出力する。
【００２９】
図２は、図１の信号伝送装置の結合線路部の単位長あたりの等価回路である。本波形等価回路は集中定数回路ではなく分布定数系をなしており、単位長あたりの等価回路が連なったものとして記述される。
【００３０】
すなわち第２および第３の差動線路４本の線路全てについて、単位長あたりの自己インダクタンス、抵抗、全ての組み合わせの相互インダクタンス、線間容量を定義した梯子モデルとなる。
【００３１】
等価回路は、第２の差動伝送線路２２Ａに含む抵抗４１Ａ及びインダクタ４３Ａ、第２の差動伝送線路２２Ｂに含む抵抗４１Ｂ及びインダクタ４３Ｂ、第３の差動伝送線路２３Ａに含む抵抗４１Ｃ及びインダクタ４３Ｃ、第３の差動伝送線路２３Ｂに含む抵抗４１Ｄ及びインダクタ４３Ｄ、第２の差動伝送線路２２Ａ，２２Ｂ間に存在するコンデンサ４２Ａ、第２の差動伝送線路２２Ａと第３の差動伝送線路２３Ａ，２３Ｂとの間に存在するコンデンサ４２Ｂ，４２Ｃと、第２の差動伝送線路２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂとの間に存在するコンデンサ４２Ｄ，４２Ｅ、第３の差動伝送線路２３Ａ，２３Ｂ間に存在するコンデンサ４２Ｆとをもって表すことができる。各インダクタ４３Ａ〜４３Ｄは、他の各インダクタとの間に相互インダクタンスを有している。
【００３２】
図２から明らかなように、等価回路は、第２の差動伝送線路２２Ａ，２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂ自身及び他の線路との間に存在する抵抗、コンデンサ及びインダクタによって表され、別途追加した部品は存在しない。従って、等価回路の各定数は、第２，第３の差動伝送線路２３Ａ，２２Ｂ，２３Ａ，２３Ｂの寸法、形状、基板２１の材料、線間距離等によって決定することができる。
【００３３】
（信号伝送装置の動作）
次に、信号伝送装置１００の動作を説明する。送信器１０から送信信号（差動信号）が出力されると、差動信号は、第１の差動伝送線路１１を介して第２の差動伝送線路２２Ａ，２２Ｂに印加される。
【００３４】
第２の差動伝送線路２２Ａ，２２Ｂに印加された差動信号は、第２の差動伝送線路２２Ａ，２２Ｂの終端に向かって進行し、整合負荷となる終端抵抗２４に到達する。
【００３５】
同時に、差動信号は、第２の差動伝送線路２２Ａ，２２Ｂを伝送する過程で、第３の差動伝送線路２３Ａ，２３Ｂとの間の誘導性結合または容量性結合、もしくは誘導性結合および容量性結合の両方により第２の差動伝送線路２２Ａ，２２Ｂから第３の差動伝送線路２３Ａ，２３Ｂに伝達し、第３の差動伝送線路２３Ａ，２３Ｂを伝搬して終端抵抗２５により終端されると共に、受信器３０に入力する。受信器３０に入力した差動信号は、受信器３０で増幅された後、図示しない波形整形回路等へ出力される。
【００３６】
図３は、図２の等価回路の減衰特性を示す特性図である。図３において、特性ａは、第１の差動伝送線路１１の減衰量−周波数特性を示し、特性ｂは、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂの減衰量−周波数特性を示している。そして、特性ｃは、特性ａと特性ｂを合成した減衰量−周波数特性である。
【００３７】
特性ａに示すように、第１の差動伝送線路１１は周波数ｆが高くなるにつれて減衰量が徐々に増大する。一方、特性ｂに示すように、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、周波数ｆが高くなるにつれて第２の差動伝送線路２２Ａ，２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂとの間の静電結合や電磁結合が大きくなるために減衰量が徐々に減少し、或る周波数ｆｈ以上では、ほぼ一定になる。
【００３８】
以上のように、特性ａと特性ｂとでは、特性が逆であるため、両者を組み合わせると、数ｋｚ帯（ｆｌ）から８００ＭＨｚ帯（ｆｈ）まで平坦で、且つ、それ以上の周波数域でもほぼ平坦な特性ｃが得られ、全周波数でほぼ平坦な減衰量の特性を得ることができる。
【００３９】
特性ｂの低周波数域の減衰量は、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂのそれぞれの幅、長さ、ペア線路間の間隔、第２の差動伝送線路２２Ａ，２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂとの間の距離等を適宜変更することにより、調整することができる。
【００４０】
［第２の実施の形態］
（信号伝送装置の構成）
図４は、本発明の第２の実施の形態に係る信号伝送装置を示す断面図である。尚、図４においては、図１に示す第２の差動伝送線路２２Ａ，２２Ｂに接続される終端抵抗２４と、第３の差動伝送線路２３Ａ，２３Ｂに接続される終端抵抗２５の図示を省略している。
【００４１】
信号伝送装置１００は、送信部５０と、この送信部５０に実装されたパッケージ６０と、このパッケージ６０に空隙ｇを持たせて結合されたＬＳＩ７０とを備えて構成されている。
【００４２】
送信部５０は、上記送信器１０と、送信器１０に接続された第４の差動伝送線路５１Ａ，５１Ｂと、第４の差動伝送線路５１Ａ，５１Ｂの端部に接続された第５の差動伝送線路５２Ａ，５２Ｂと、第５の差動伝送線路５２Ａ，５２Ｂの端部に接続された第６の差動伝送線路５３Ａ，５３Ｂと、これらを実装したセラミック等の材料を用いて構成された基板５４と、基板５４の表面に設けられた複数の電極パッド５５と、を備えて構成されている。尚、送信部５０においては、形状及び配置を分かり易くするため、各差動伝送線路の厚みを誇張して図示している。
【００４３】
第４の差動伝送線路５１Ａ，５１Ｂ及び第６の差動伝送線路５３Ａ，５３Ｂは、基板５４内に厚み方向に設けられており、第６の差動伝送線路５３Ａ，５３Ｂの終端（上端）は、複数の電極パッド５５の内の２つに接続されている。
【００４４】
第５の差動伝送線路５２Ａ，５２Ｂは、第２の差動伝送線路２２Ａ，２２Ｂと同様の形状を有し、第４の差動伝送線路５１Ａ，５１Ｂと第６の差動伝送線路５３Ａ，５３Ｂに連結させて基板５４内に設けられている。
【００４５】
パッケージ６０は、セラミック等の絶縁体による本体６１と、本体６１の下面に設けられた複数のはんだボール６２と、第６の差動伝送線路５３Ａ，５３Ｂに対向させて本体６１の下面に設けられた電極パッド６３Ａ，６３Ｂと、電極パッド６３Ａ，６３Ｂに接続させて本体６１の内部に設けられた第７の差動伝送線路６４Ａ，６４Ｂと、第７の差動伝送線路６４Ａ，６４Ｂの終端に接続されると共に本体６１の表面に設けられた図１と同様の第３の差動伝送線路２３Ａ，２３Ｂとを備えて構成されている。尚、パッケージ６０においては、形状及び配置を分かり易くするため、各差動伝送線路の厚みを誇張して図示している。
【００４６】
ＬＳＩ７０は、メタル配線層７０ａと絶縁層７０ｂの２層からなる半導体装置である。メタル配線層７０ａは、第３の差動伝送線路２３Ａ，２３Ｂに対向させて下面に設けられた図１と同様の第２の差動伝送線路２２Ａ，２２Ｂと、第２の差動伝送線路２２Ａ，２２Ｂと受信器３０を接続する第８の差動伝送線路７１Ａ，７１Ｂとが設けられている。また、絶縁層７０ｂは、内部に受信器３０及び伝送線路３１が設けられている。尚、ＬＳＩ７０においては、形状及び配置を分かり易くするため、各差動伝送線路の厚みを誇張して図示している。
【００４７】
（信号伝送装置の動作）
次に、第２の実施の形態に係る信号伝送装置１００の動作を説明する。送信器１０から送信信号（差動信号）が出力されると、差動信号は、第４の差動伝送線路５１Ａ，５１Ｂ及び第５の差動伝送線路５２Ａ，５２Ｂを介して電極パッド５５に印加される。
【００４８】
更に、差動信号は、電極パッド５５の内の２つを介し、更に、はんだボール６２、電極パッド６３Ａ，６３Ｂ及び第７の差動伝送線路６４Ａ，６４Ｂを介して第３の差動伝送線路２３Ａ，２３Ｂに到達する。第３の差動伝送線路２３Ａ，２３Ｂに印加された差動信号は、その終端に向かって図４の左側へ進行する。
【００４９】
同時に、差動信号は、第３の差動伝送線路２３Ａ，２３Ｂを伝送する過程で、第２の差動伝送線路２２Ａ，２２Ｂとの間の誘導性結合または容量性結合、もしくは誘導性結合と容量性結合の両方により第３の差動伝送線路２３Ａ，２３Ｂから第２の差動伝送線路２２Ａ，２２Ｂに伝達し、第２の差動伝送線路２２Ａ，２２Ｂを伝搬した後、伝送線路３１を介して受信器３０に入力する。受信器３０に入力された差動信号は、受信器３０で増幅された後、図示しない波形整形回路等へ出力される。
【００５０】
［第３の実施の形態］
（信号伝送装置の構成）
図５は、本発明の第３の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【００５１】
本実施の形態は、第１の実施の形態において、受信器３０の接続位置を第３の差動伝送線路２３Ａ，２３Ｂの終端から始端に変更すると共に、受信器３０の入力端に終端抵抗２６を接続したものであり、その他の構成は第１の実施の形態と同様である。
【００５２】
（信号伝送装置の動作）
本実施の形態においては、送信器１０から送信信号（差動信号）が出力されると、差動信号は、第１の差動伝送線路１１を介して第２の差動伝送線路２２Ａ，２２Ｂに印加される。
【００５３】
第２の差動伝送線路２２Ａ，２２Ｂに印加された差動信号は、その終端に向かって進行し、整合負荷となる終端抵抗２４に到達する。
【００５４】
同時に、差動信号は、第２の差動伝送線路２２Ａ，２２Ｂを伝送する過程で、第３の差動伝送線路２３Ａ，２３Ｂとの間の誘導性結合または容量性結合、もしくは誘導性結合と容量性結合の両方により第２の差動伝送線路２２Ａ，２２Ｂから第３の差動伝送線路２３Ａ，２３Ｂに伝達し、第３の差動伝送線路２３Ａ，２３Ｂを伝搬して、その一端に接続された終端抵抗２５で終端されると共に第３の差動伝送線路２３Ａ，２３Ｂの他端に接続された受信器３０に入力する。受信器３０に入力した差動信号は、受信器３０で増幅された後、図示しない波形整形回路等へ出力される。
【００５５】
［第４の実施の形態］
図６は、本発明の第４の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【００５６】
本実施の形態は、第１の実施の形態において、第３の差動伝送線路２３Ａ，２３Ｂのそれぞれの途中を長さ方向に分割し、その分割箇所にＭＯＳ（Metal Oxide Semiconductor）スイッチ８１Ａ，８１Ｂを接続し、第３の差動伝送線路２３Ａ，２３Ｂの線路長を可変できるようにしたものであり、その他の構成は第１の実施の形態と同様である。なお、図６においては、第２の差動伝送線路２２Ａ，２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂは、第１の実施の形態とは、逆の配置により図示している。
【００５７】
ＭＯＳスイッチ８１Ａ，８１Ｂは、例えば、受信器３０のチップ上に設けられている。
【００５８】
この構成によれば、ＯＮ／ＯＦＦ信号ＳｓによってＭＯＳスイッチ８１Ａ，８１Ｂを選択的に制御することにより第３の差動伝送線路２３Ａ，２３Ｂの線路長を選択でき、従って、第２の差動伝送線路２２Ａ，２２Ｂと第３の差動伝送線路２３Ａ，２３Ｂが電磁界で結合する部分の長さをＭＯＳスイッチ８１Ａ，８１Ｂによって容易に変えることができる。
【実施例１】
【００５９】
次に、本発明の実施例について説明する。図７は、実施例１における第２，第３の差動伝送線路の寸法及び配置を示す図である。また、図８は、送受信のシミュレーション波形を示し、（ａ）は差動伝送信号の送信波形図、（ｂ）は第１の差動伝送線路の出力端の波形図、（ｃ）は第３の差動伝送線路の出力端の波形図である。尚、図８において、例えば、差動信号Ｓｄ１は第２の差動伝送線路２２Ａに印加され、差動信号Ｓｄ２は第２の差動伝送線路２２Ｂに印加されるが、両信号は差動関係にあるため、相互の位相は逆になっている。
【００６０】
図７に示すように、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、同一断面寸法及び同一長（約５ｍｍ）であり、その断面寸法は、１００（幅）×３６（厚み）μｍである。第２の差動伝送線路２２Ａ，２２Ｂの相互の間隔は１００μｍであり、この第２の差動伝送線路２２Ａ，２２Ｂに対向させ、且つ２５μｍの距離をもたせて第３の差動伝送線路２３Ａ，２３Ｂが配設されている。
【００６１】
このような構成の第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂの１線路当たりの奇モードインピーダンスＺoddは４５．４８Ωであり、従って、差動での特性インピーダンスは、第２の差動伝送線路２２Ａ，２２Ｂ及び第３の差動伝送線路２３Ａ，２３Ｂ共に約９１Ωとなる。
【００６２】
本発明者は、第１の差動伝送線路１１として、インピーダンスが１００Ω、長さが３０ｍの差動平衡ケーブルを用い、基板２１は、誘電率４．４の特性を有するものを用いて、図８（ａ）に示す２ＧＨｚの送信波形によりシミュレーションを実施した。
【００６３】
まず、図８（ａ）に示す矩形波による波形の差動信号Ｓｄ１，Ｓｄ２を上記差動平衡ケーブルに印加し、該差動平衡ケーブルの終端で波形を観測したところ、図８（ｂ）に示すように、差動信号Ｓｄ１，Ｓｄ２の波形は訛り、三角波になった。
【００６４】
次に、上記差動平衡ケーブルに対し、図１に示すように第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂを配置及び接続して、図８（ａ）に示す差動信号Ｓｄ１，Ｓｄ２を差動平衡ケーブルに印加したところ、図８（ｃ）に示すように、ピーク及びボトムで若干の訛りが生じたものの、差動信号Ｓｄ１，Ｓｄ２は送信波形に近いものとなった。このように、本発明により、受信信号は、対称性のよい台形波に補償できることが分かった。
【実施例２】
【００６５】
次に、本発明の実施例２について説明する。図９は、プリント基板上での１０Ｇｂｐｓ超の超高速伝送を想定した解析結果を示す特性図である。図９は、第２，第３の差動信号線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂのそれぞれの長さを７５μｍから５００μｍまで変化させたときの送信器１０から受信器３０への伝達特性を示している。尚、図９において、「Ｓ２１」は２０ｌｏｇ（ｏｕｔ／ｉｎ）を示し、１ｍｉｌは２５．４μである。
【００６６】
解析に際しては、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、共に厚さ２５μｍ、線幅５０μｍとし、第２の差動伝送線路２２Ａ，２２Ｂの相互間及び第３の差動伝送線路２３Ａ，２３Ｂの相互間の間隔を５０μｍとした。また、第２の差動信号線路２２Ａ，２２Ｂと第３の差動信号線路２３Ａ，２３Ｂとの間の距離は、２５μｍとした。
【００６７】
図９の特性ａに示すように、第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂの長さ（結合長）が５００μｍであれば、１０ＧＨｚ以上の周波数域では、伝達損失を生じることなく伝達される。更に、１０ＧＨｚ未満の周波数域は、図３の特性ａを補償するように減衰している。
【００６８】
解析結果から、伝送する波形のエッジが十分に伝送され、且つ台形波に戻る条件は、信号が伝搬する時間と送信波形の元のエッジの立ち上がり時間とが等しいか、或いは、それ以上であることである。この条件以下の場合、等化後の信号に減衰が生じ、また、上記条件以上では低域の減衰が小さくなる。
【００６９】
尚、本発明では、伝送する２値データ“０”及び“１”の連続数があまりに多くなると、伝達されなくなる恐れがある。そこで、例えば、予め８Ｂ（８ビット）/１０Ｂ（１０ビット）符号化のような“０”及び“１”の連続する数を制限する符号化を行うのが望ましい。
【００７０】
８Ｂ/１０Ｂ符号化は、１０ビットの符号空間の中から、“０”と“１”の数が同じになるようなパターンを２５６個（８ビット分）選び、送信時には８ビットを１０ビットに変換し、受信時には１０ビットを８ビットに変換する符号化方式である。
【００７１】
［他の実施の形態］
尚、本発明は、上記各実施の形態に限定されず、その要旨を変更しない範囲内で種々な変形が可能である。
【００７２】
例えば、第３の差動伝送線路２３Ａ，２３Ｂは、配線パターンによるものとしたが、ケーブルであってもよい。
【００７３】
また、第２の差動伝送線路２２Ａ，２２Ｂ及び第３の差動伝送線路２３Ａ，２３Ｂは、共に特性が相互に異なる３つ以上とし、差動伝送線路の組み合わせが３つ以上になるようにして、これらを選択するスイッチを第２，第３の差動伝送線路２２Ａ，２２Ｂ，２３Ａ，２３Ｂに接続し、第１の伝送線路の特性に応じてスイッチにより第２，第３の差動伝送線路の各々の内の２線路がペアで選択される構成にすれば、最適な周波数特性を得ることができる。
【００７４】
更に、受信器３０で受信した受信信号のレベルに基づいて差動伝送線路の減衰特性を判別し、上記冗長配線部による周波数特性の制御や、上記スイッチによる周波数特性の制御を行う構成も可能である。
【図面の簡単な説明】
【００７５】
【図１】図１は、本発明の第１の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【図２】図２は、従来技術による波形等化回路の等価回路図である。
【図３】図３は、図２の等価回路の減衰特性を示す特性図である。
【図４】図４は、本発明の第２の実施の形態に係る信号伝送装置を示す断面図である。
【図５】図５は、本発明の第３の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【図６】図６は、本発明の第４の実施の形態に係る信号伝送装置を模式的に示した斜視図である。
【図７】図７は、実施例１における第２，第３の差動伝送線路の寸法及び配置を示す図である。
【図８】図８は、送受信のシミュレーション波形を示し、（ａ）は差動伝送信号の送信波形図、（ｂ）は第１の差動伝送線路の出力端の受信波形図、（ｃ）は第３の差動伝送線路の出力端の波形図である。
【図９】図９は、実施例２に対応し、プリント基板上での１０Ｇｂｐｓ超の超高速伝送を想定した解析結果を示す特性図である。
【符号の説明】
【００７６】
１０ 送信器
１１ 第１の差動伝送線路
２０ 伝送線路部
２１ 基板
２１ａ 表面
２１ｂ 裏面
２２Ａ，２２Ｂ 第２の差動信号線路
２３Ａ，２３Ｂ 第３の差動伝送線路
２４，２５，２６ 終端抵抗
３０ 受信器
３１ 伝送線路
４１Ａ〜４１Ｄ 抵抗
４２Ａ〜４２Ｆ コンデンサ
４３Ａ〜４３Ｄ インダクタ
５０ 送信部
５１Ａ，５１Ｂ 第４の差動伝送線路
５２ 電極パッド
５２Ａ，５２Ｂ 第５の差動伝送線路
５３Ａ，５３Ｂ 第６の差動伝送線路
５４ 基板
５５ 電極パッド
６０ パッケージ
６１ 本体
６２ はんだボール
６３Ａ，６３Ｂ 電極パッド
６４Ａ，６４Ｂ 第７の差動伝送線路
７０ ＬＳＩ
７０ａ メタル配線層
７０ｂ 絶縁層
７１Ａ，７１Ｂ 第８の差動伝送線路
８１Ａ，８１Ｂ ＭＯＳスイッチ
１００ 信号伝送装置
【特許請求の範囲】
【請求項１】
送信デバイスに接続され、前記送信デバイスからの差動信号を伝送する第１の差動伝送線路と、
同一形状を有して同一平面上に平行配置されると共に前記第１の差動伝送線路に接続された一対の導体線路からなる第２の差動伝送線路と、
前記第２の差動伝送線路の終端間に接続された終端抵抗と、
前記第２の差動伝送線路に電磁結合または静電結合もしくは両方が形成されるように配置されると共に、一端に受信デバイスが接続された一対の導体線路からなる第３の差動伝送線路と、
を備えたことを特徴とする波形等化回路。
【請求項２】
前記第２及び第３の差動伝送線路は、同一基板に設けられていることを特徴とする請求項１に記載の波形等価回路。
【請求項３】
前記第２及び第３の差動伝送線路は、空間を介して対向配置された異なるデバイスに分けて設けられていることを特徴とする請求項１に記載の波形等価回路。
【請求項４】
前記第２及び第３の差動伝送線路は、前記第１の差動伝送線路の減衰特性と逆特性になるように線路幅、線路長、間隔が設定されていることを特徴とする請求項１に記載の波形等価回路。
【請求項５】
前記第３の差動伝送線路は、ケーブルであることを特徴とする請求項１に記載の波形等価回路。
【請求項６】
前記第３の差動伝送線路は、線路の途中が長さ方向に分割されており、前記分割間にスイッチが接続され、前記スイッチが前記第1の差動伝送線路の特性に応じで切り替えられることを特徴とする請求項１に記載の波形等価回路。
【請求項１】
送信デバイスに接続され、前記送信デバイスからの差動信号を伝送する第１の差動伝送線路と、
同一形状を有して同一平面上に平行配置されると共に前記第１の差動伝送線路に接続された一対の導体線路からなる第２の差動伝送線路と、
前記第２の差動伝送線路の終端間に接続された終端抵抗と、
前記第２の差動伝送線路に電磁結合または静電結合もしくは両方が形成されるように配置されると共に、一端に受信デバイスが接続された一対の導体線路からなる第３の差動伝送線路と、
を備えたことを特徴とする波形等化回路。
【請求項２】
前記第２及び第３の差動伝送線路は、同一基板に設けられていることを特徴とする請求項１に記載の波形等価回路。
【請求項３】
前記第２及び第３の差動伝送線路は、空間を介して対向配置された異なるデバイスに分けて設けられていることを特徴とする請求項１に記載の波形等価回路。
【請求項４】
前記第２及び第３の差動伝送線路は、前記第１の差動伝送線路の減衰特性と逆特性になるように線路幅、線路長、間隔が設定されていることを特徴とする請求項１に記載の波形等価回路。
【請求項５】
前記第３の差動伝送線路は、ケーブルであることを特徴とする請求項１に記載の波形等価回路。
【請求項６】
前記第３の差動伝送線路は、線路の途中が長さ方向に分割されており、前記分割間にスイッチが接続され、前記スイッチが前記第1の差動伝送線路の特性に応じで切り替えられることを特徴とする請求項１に記載の波形等価回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００９−５５２８４（Ｐ２００９−５５２８４Ａ）
【公開日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願番号】特願２００７−２１９４７９（Ｐ２００７−２１９４７９）
【出願日】平成１９年８月２７日（２００７．８．２７）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願日】平成１９年８月２７日（２００７．８．２７）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]