液晶表示装置
【課題】液晶表示装置の反転駆動において、より簡易な構成により、他の画素に充電するための電力を使用することなく、また、開口率を低下させることなく書込性能を向上させる。
【解決手段】画素２６０は、各画素の階調値に対応する階調電圧が印加される画素電極２６２と、画素電極２６２との間で電界を形成し、各画素で共通の電位を有する共通電極２６３と、走査信号線Ｇ［Ｎ］がゲートに接続され、ソース及びドレインのいずれか一方がデータ信号線Ｄ［Ｍ］に、他方が画素電極２６２に接続された画素トランジスタ２６１と、走査信号線Ｇ［Ｎ＋１］がゲートに接続され、ソース及びドレインがそれぞれ画素電極２６２及び共通電極２６３のいずれか一方に接続されている電位均等化トランジスタ２６４と、共通電極２６３に接続され、共通電位に保たれた共通電極配線２６５とを有している。
【解決手段】画素２６０は、各画素の階調値に対応する階調電圧が印加される画素電極２６２と、画素電極２６２との間で電界を形成し、各画素で共通の電位を有する共通電極２６３と、走査信号線Ｇ［Ｎ］がゲートに接続され、ソース及びドレインのいずれか一方がデータ信号線Ｄ［Ｍ］に、他方が画素電極２６２に接続された画素トランジスタ２６１と、走査信号線Ｇ［Ｎ＋１］がゲートに接続され、ソース及びドレインがそれぞれ画素電極２６２及び共通電極２６３のいずれか一方に接続されている電位均等化トランジスタ２６４と、共通電極２６３に接続され、共通電位に保たれた共通電極配線２６５とを有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。液晶表示装置は、電界を変化させることにより、２つの基板の間に封じ込められた液晶組成物の配向を変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置であり、この電界を変化させるために、各画素の階調値に対応する電圧（以下、「階調電圧」という。）を、各画素の画素トランジスタを介して画素電極に印加している。一般に、画面の１ライン分の各画素トランジスタの各ゲートは一つの信号線（以下、「走査信号線」という。）に接続され、走査信号線は、駆動回路内で、各ライン毎に設けられたシフトレジスタにより、１ライン毎に順番に画素トランジスタを導通させる電圧（以下、「アクティブ電圧」という。）を印加するように制御されている。
【０００３】
一方、画素トランジスタのソース・ドレイン線に印加される階調電圧において、供給される電荷の極性に偏りがある場合には液晶パネルの短寿命化を招くため、電荷の極性を反転させながら駆動する、いわゆる反転駆動により表示画像の制御を行うのが一般的となっている。この反転駆動は、一般的に、ある固定された電位から上位（正極性）の電位と、下位（負極性）の電位とを交互に印加するため、充分に階調電圧を印加するためには時間を必要とする。
【０００４】
特許文献１及び特許文献２には、画素トランジスタが接続された走査信号線より前段の走査信号線に、画素トランジスタとは異なるトランジスタを配置し、前段の画素電極に印加される階調電圧により、当該画素電極を予備充電することが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−９８４６１号公報
【特許文献２】特開平７−５６５４４号公報
【特許文献３】特開平５−２７３５４３号公報
【特許文献４】特開平５−１０７５６１号公報
【特許文献５】特開平３−７７９２２号公報
【特許文献６】特開２００５−３００８２１号公報
【特許文献７】国際公開第０１／０１８５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１等に開示された方法は、ある段の画素電極に注目した場合には、有効であると考えられる。しかしながら、その画素電極に充電するために、前段の画素電極に充電するための電力を使用するため、前段の画素に充電するための電圧に電圧降下を生じる恐れがある。また、前段の画素電極に印加している電圧を印加するため、前段の画素電極と同じ極性を有する反転駆動方式を使用せざるをえない。一方で、液晶表示パネルは、光が通過する開口部分の面積をできるだけ大きく保ちたいため、新たな配線等を行うことは望ましくない。
【０００７】
本発明は上述の事情に鑑みてされたものであり、液晶表示装置の反転駆動において、他の画素に充電するための電力を使用することなく、また、開口率を低下させることなく書込性能を向上させることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の液晶表示装置は、画素の階調に基づく電位が印加され、液晶組成物の配向を制御する電界を形成するための一方の電極である画素電極と、前記液晶組成物の配向を制御する電界を形成するための他方の電極である共通電極と、前記画素電極にソース及びドレインのいずれか一方が接続され、導通することにより前記画素電極に前記階調に基づく電位を印加する画素トランジスタである第１画素トランジスタと、前記第１画素トランジスタのゲートに接続され、前記第１画素トランジスタを導通させるためのアクティブ電位が印加される第１走査信号線と、前記第１走査信号線より前のタイミングで前記アクティブ電位が印加される第２走査信号線と、前記第２走査信号線が前記アクティブ電位となることにより、前記共通電極と前記画素電極とを導通させる電位均等化トランジスタと、を備える液晶表示装置である。
【０００９】
また、本発明の液晶表示装置においては、前記画素と隣り合う画素の画素トランジスタである第２トランジスタを更に備え、前記第２走査信号線は、前記第２トランジスタのゲートに接続され、前記第１走査信号線と前記第２走査信号線とは、それぞれ順に前記アクティブ電位となる、こととしてもよい。
【００１０】
また、本発明の液晶表示装置において、前記画素電極は、表示面上に投影した場合に、前記第１走査信号線と前記第２走査信号線との間に形成されており、前記画素電極は、前記第１走査信号線上まで伸びる第１突出部と、前記第２走査信号線上まで伸びる第２突出部と、を有し、前記共通電極は、前記第２走査信号線の前記画素電極側に隣接して配置された、前記第２走査信号線と並行して延びる共通信号配線を有している、こととしてもよい。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る液晶表示装置を示す図である。
【図２】図１の液晶表示パネルの構成を示す図である。
【図３】図２のＴＦＴ基板に形成された複数の画素の一部と、画素内の回路について概略的に示す図である。
【図４】画素における電極及び配線の形状について具体的に示す図である。
【図５】図４のＶ−Ｖ線における断面を概略的に示す図である。
【図６】図４のVI−VI線における断面を概略的に示す図である。
【図７】図４のVII−VII線における断面を概略的に示す図である。
【図８】図３の画素内の回路の動作のタイミングチャートについて示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本発明の実施形態に係る液晶表示装置１００を示す図である。この図に示すように、液晶表示装置１００は、液晶表示パネル２００と、液晶表示パネル２００を挟むように固定する上フレーム１０１及び下フレーム１０２と、表示する情報を生成する回路素子を備える不図示の回路基板と、その回路基板において生成された表示情報を液晶表示パネル２００に伝える不図示のフレキシブル基板と、により構成される。
【００１４】
図２には、図１の液晶表示パネル２００の構成が示されている。液晶表示パネル２００は、ＴＦＴ基板２３０とカラーフィルタ基板２２０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２３０には、走査信号駆動回路２４０により制御される走査信号線Ｇ［Ｎ］、及びデータ信号駆動回路２５０により制御されるデータ信号線Ｄ［Ｍ］が張り巡らされ、これらの信号線は、液晶表示装置１００の複数の画素２６０を形成している。なお、Ｍ及びＮは、それぞれカラム数及びライン数に対応した自然数である。また、液晶表示パネル２００は、その表示の解像度に対応する数の画素２６０を有するが、図が煩雑になるのを避けるため、図２では簡略化して示している。
【００１５】
なお、本実施形態の液晶表示パネル２００は、ＴＦＴ基板２３０内に２つの電極（図３の画素電極２６２及び共通電極２６３）を有するいわゆるＩＰＳ（In Plane Switching）方式の液晶表示パネル２００である。
【００１６】
図３は、ＴＦＴ基板２３０に形成された複数の画素２６０の一部と画素２６０内の回路について概略的に示す図である。画素２６０は、各画素の階調値に対応する階調電圧が印加される画素電極２６２と、各画素で共通の電位ＶＣＯＭを有し、画素電極２６２との間で電界を形成する共通電極２６３と、走査信号線Ｇ［Ｎ］がゲートに接続され、ソース及びドレインのいずれか一方がデータ信号線Ｄ［Ｍ］に、他方が画素電極２６２に接続された画素トランジスタ２６１と、走査信号線Ｇ［Ｎ＋１］がゲートに接続され、ソース及びドレインがそれぞれ画素電極２６２及び共通電極２６３のいずれか一方に接続されている電位均等化トランジスタ２６４と、共通電極２６３に接続され、共通電位ＶＣＯＭに保たれた共通電極配線２６５とを有している。本実施形態では、画素トランジスタ２６１及び電位均等化トランジスタ２６４は、Ｎ−ＭＯＳ型で形成されている。
【００１７】
図４には、画素２６０における電極及び配線の形状が具体的に示されている。本実施形態では、画素電極２６２は、向きの異なるスリットを有する２つの領域を有しており、共通電極２６３は、画素電極２６２と平行な平板状の電極となっており、表示面に平行な面に投影した場合に画素電極２６２と重なるように配置されている。画素トランジスタ２６１は、走査信号線Ｇ［Ｎ］上に形成され、データ信号線Ｄ［Ｍ］から延びたＵ字型のドレイン電極２６１ａと、アモルファスシリコン膜２６１ｂと、ソース電極２６１ｃとから構成され、ソース電極２６１ｃは、画素電極２６２の走査信号線Ｇ［Ｎ］上への突出部分２６２ａと接続されている。なお、走査信号線Ｇ［Ｎ−１］上には、画素トランジスタ２６１の前段の画素トランジスタ２７１が形成されている。
【００１８】
電位均等化トランジスタ２６４は、走査信号線Ｇ［Ｎ−１］上に形成され、画素電極２６２の走査信号線Ｇ［Ｎ−１］上への突出部分２６２ｂと、ソース電極及びドレイン電極のいずれかとして機能する突出部分２６２ｂと接続されたソース・ドレイン電極２６４ａと、同じくソース電極及びドレイン電極のいずれかとして機能し、共通電極配線２６５側の電極であるソース・ドレイン電極２６４ｂと、アモルファスシリコン膜２６４ｃと、共通電極配線２６５及びソース・ドレイン電極２６４ｂとを接続するブリッジ配線２６４ｄと、を有している。
【００１９】
図５には、図４のＶ−Ｖ線における断面が概略的に示されている。図５に示されるように、走査信号線Ｇ［Ｎ−１］の上方にアモルファスシリコン膜２６４ｃが形成され、走査信号線Ｇ［Ｎ−１］が各トランジスタのソース及びドレイン間を導通させるアクティブ電位であるハイ電位となった場合には、ソース・ドレイン電極２６４ａ及び２６４ｂを介して、突出部分２６２ｂとブリッジ配線２６４ｄとが導通する。なお、走査信号線Ｇ［Ｎ−１］の下には、ＩＴＯ等の透明電極２６９が成膜されている。
【００２０】
図６には、図４のVI−VI線における断面が概略的に示されている。図６に示されるように、ソース・ドレイン電極２６４ａと接続された突出部分２６２ｂは、共通電極配線２６５を跨るように越えて、画素電極２６２へ延びている。
【００２１】
図７には、図４のVII−VII線における断面が概略的に示されている。図７に示されるように、ソース・ドレイン電極２６４ｂと共通電極配線２６５とは、２つのスルーホールを利用してブリッジ配線２６４ｄにより接続されている。
【００２２】
図８は、図３の画素内の回路の動作のタイミングチャートについて示す図である。ここでは、ゲートに走査信号線Ｇ［Ｎ］が接続され、ドレインにデータ信号線Ｄ［Ｍ］が接続された画素トランジスタ２６１により階調電圧が印加される画素２６０に注目して説明する。このタイミングチャートに示されるように、時刻ｔ２において走査信号線Ｇ［Ｎ−１］がハイ電位になると、電位均等化トランジスタ２６４のソース・ドレイン間が導通し、画素電極２６２は共通電位ＶＣＯＭになるように変化する。引き続き、時刻ｔ３において、走査信号線Ｇ［Ｎ−１］がロー電位となって、電位均等化トランジスタ２６４のソース・ドレイン間が非導通となると共に、走査信号線Ｇ［Ｎ］がハイ電位となり、画素トランジスタ２６１のソース・ドレイン間が導通する。これにより、負極性の階調電圧が印加されたデータ信号線Ｄ［Ｍ］の電位が画素電極２６２に伝わり、画素電極２６２の電位はデータ信号線Ｄ［Ｍ］の電位となる。時刻ｔ４で、走査信号線Ｇ［Ｎ］がロー電位となり、画素トランジスタ２６１のソース・ドレイン間が非導通となると、画素電極２６２は負極性であるデータ信号線Ｄ［Ｍ］の電位に保持される。
【００２３】
次のフレームにおいても、同様に、時刻ｔ１２において走査信号線Ｇ［Ｎ−１］がハイ電位になると、画素電極２６２は共通電位ＶＣＯＭになるように変化する。引き続き、時刻ｔ１３において、走査信号線Ｇ［Ｎ−１］がロー電位となって、走査信号線Ｇ［Ｎ］がハイ電位となると、前フレームとは異なる正極性の階調電圧が印加されたデータ信号線Ｄ［Ｍ］の電位が画素電極２６２に伝わり、画素電極２６２の電位はデータ信号線Ｄ［Ｍ］の電位となる。時刻ｔ１４で、走査信号線Ｇ［Ｎ］がロー電位となり、画素トランジスタ２６１のソース・ドレイン間が非導通となると、画素電極２６２は正極性であるデータ信号線Ｄ［Ｍ］の電位に保持される。
【００２４】
以上述べたように、上述の実施形態においては、反転駆動における、画素電極の極性の変換を共通電極の電位を利用して行っているため、他の画素に充電するための電力を使用することなく、前段の走査信号線がアクティブとなるタイミングで、画素電極の電位を共通電極の電位にまで戻すことができる。
【００２５】
また、階調電圧を印加するタイミングでは、共通電極の電位から印加させることができるため、より早く階調電圧に近づけられ、書込性能が向上する。これにより、１フレームの画像表示の高速化・高解像度化を図ることができる。
【００２６】
本発明は上述の事情に鑑みてされたものであり、液晶表示装置の反転駆動において、より簡易な構成により、他の画素に充電するための電力を使用することなく、また、開口率を低下させることなく書込性能を向上させることを目的とする。
【００２７】
また、走査信号線上に電位均等化トランジスタを形成し、走査信号線に隣接した共通電極配線と導通させているため、新たに専用の配線を設ける必要がなく、開口率を保ったまま、実現することができる。
【００２８】
なお、上述の実施形態では各画素に用いるトランジスタをＮ−ＭＯＳ型のトランジスタとしたが、Ｐ−ＭＯＳ型のトランジスタで構成されていてもよい。
【００２９】
また、上述の実施形態では反転駆動を所謂カラム反転駆動としたが、ライン反転駆動、ドット反転駆動、フレーム反転駆動においても同じ回路を用いて実施することができる。
【００３０】
また、上述の実施形態に係る液晶表示装置は、ＴＦＴ基板にのみに電極が設けられたＩＰＳ（In Plane Switching）方式としたが、ＴＦＴ基板及びカラーフィルタ基板の両方に電極が設けられたＴＮ（Twisted Nematic）方式又はＶＡ（Vertical Alignment）方式の液晶表示装置であっても、共通電極信号線が各画素近くまで延びている場合には適用することができる。
【符号の説明】
【００３１】
１００ 液晶表示装置、１０１ 上フレーム、１０２ 下フレーム、２００ 液晶表示パネル、２２０ カラーフィルタ基板、２３０ ＴＦＴ基板、２４０ 走査信号駆動回路、２５０ データ信号駆動回路、２６０ 画素、２６１ 画素トランジスタ、２６１ａ ドレイン電極、２６１ｂ アモルファスシリコン膜、２６１ｃ ソース電極、２６２ 画素電極、２６２ａ，２６２ｂ 突出部分、２６３ 共通電極、２６４ 電位均等化トランジスタ、２６４ａ，２６４ｂ ソース・ドレイン電極、２６４ｃ アモルファスシリコン膜、２６４ｄ ブリッジ配線、２６５ 共通電極配線、２６９ 透明電極。
【技術分野】
【０００１】
本発明は液晶表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。液晶表示装置は、電界を変化させることにより、２つの基板の間に封じ込められた液晶組成物の配向を変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置であり、この電界を変化させるために、各画素の階調値に対応する電圧（以下、「階調電圧」という。）を、各画素の画素トランジスタを介して画素電極に印加している。一般に、画面の１ライン分の各画素トランジスタの各ゲートは一つの信号線（以下、「走査信号線」という。）に接続され、走査信号線は、駆動回路内で、各ライン毎に設けられたシフトレジスタにより、１ライン毎に順番に画素トランジスタを導通させる電圧（以下、「アクティブ電圧」という。）を印加するように制御されている。
【０００３】
一方、画素トランジスタのソース・ドレイン線に印加される階調電圧において、供給される電荷の極性に偏りがある場合には液晶パネルの短寿命化を招くため、電荷の極性を反転させながら駆動する、いわゆる反転駆動により表示画像の制御を行うのが一般的となっている。この反転駆動は、一般的に、ある固定された電位から上位（正極性）の電位と、下位（負極性）の電位とを交互に印加するため、充分に階調電圧を印加するためには時間を必要とする。
【０００４】
特許文献１及び特許文献２には、画素トランジスタが接続された走査信号線より前段の走査信号線に、画素トランジスタとは異なるトランジスタを配置し、前段の画素電極に印加される階調電圧により、当該画素電極を予備充電することが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−９８４６１号公報
【特許文献２】特開平７−５６５４４号公報
【特許文献３】特開平５−２７３５４３号公報
【特許文献４】特開平５−１０７５６１号公報
【特許文献５】特開平３−７７９２２号公報
【特許文献６】特開２００５−３００８２１号公報
【特許文献７】国際公開第０１／０１８５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１等に開示された方法は、ある段の画素電極に注目した場合には、有効であると考えられる。しかしながら、その画素電極に充電するために、前段の画素電極に充電するための電力を使用するため、前段の画素に充電するための電圧に電圧降下を生じる恐れがある。また、前段の画素電極に印加している電圧を印加するため、前段の画素電極と同じ極性を有する反転駆動方式を使用せざるをえない。一方で、液晶表示パネルは、光が通過する開口部分の面積をできるだけ大きく保ちたいため、新たな配線等を行うことは望ましくない。
【０００７】
本発明は上述の事情に鑑みてされたものであり、液晶表示装置の反転駆動において、他の画素に充電するための電力を使用することなく、また、開口率を低下させることなく書込性能を向上させることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の液晶表示装置は、画素の階調に基づく電位が印加され、液晶組成物の配向を制御する電界を形成するための一方の電極である画素電極と、前記液晶組成物の配向を制御する電界を形成するための他方の電極である共通電極と、前記画素電極にソース及びドレインのいずれか一方が接続され、導通することにより前記画素電極に前記階調に基づく電位を印加する画素トランジスタである第１画素トランジスタと、前記第１画素トランジスタのゲートに接続され、前記第１画素トランジスタを導通させるためのアクティブ電位が印加される第１走査信号線と、前記第１走査信号線より前のタイミングで前記アクティブ電位が印加される第２走査信号線と、前記第２走査信号線が前記アクティブ電位となることにより、前記共通電極と前記画素電極とを導通させる電位均等化トランジスタと、を備える液晶表示装置である。
【０００９】
また、本発明の液晶表示装置においては、前記画素と隣り合う画素の画素トランジスタである第２トランジスタを更に備え、前記第２走査信号線は、前記第２トランジスタのゲートに接続され、前記第１走査信号線と前記第２走査信号線とは、それぞれ順に前記アクティブ電位となる、こととしてもよい。
【００１０】
また、本発明の液晶表示装置において、前記画素電極は、表示面上に投影した場合に、前記第１走査信号線と前記第２走査信号線との間に形成されており、前記画素電極は、前記第１走査信号線上まで伸びる第１突出部と、前記第２走査信号線上まで伸びる第２突出部と、を有し、前記共通電極は、前記第２走査信号線の前記画素電極側に隣接して配置された、前記第２走査信号線と並行して延びる共通信号配線を有している、こととしてもよい。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る液晶表示装置を示す図である。
【図２】図１の液晶表示パネルの構成を示す図である。
【図３】図２のＴＦＴ基板に形成された複数の画素の一部と、画素内の回路について概略的に示す図である。
【図４】画素における電極及び配線の形状について具体的に示す図である。
【図５】図４のＶ−Ｖ線における断面を概略的に示す図である。
【図６】図４のVI−VI線における断面を概略的に示す図である。
【図７】図４のVII−VII線における断面を概略的に示す図である。
【図８】図３の画素内の回路の動作のタイミングチャートについて示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
図１は、本発明の実施形態に係る液晶表示装置１００を示す図である。この図に示すように、液晶表示装置１００は、液晶表示パネル２００と、液晶表示パネル２００を挟むように固定する上フレーム１０１及び下フレーム１０２と、表示する情報を生成する回路素子を備える不図示の回路基板と、その回路基板において生成された表示情報を液晶表示パネル２００に伝える不図示のフレキシブル基板と、により構成される。
【００１４】
図２には、図１の液晶表示パネル２００の構成が示されている。液晶表示パネル２００は、ＴＦＴ基板２３０とカラーフィルタ基板２２０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２３０には、走査信号駆動回路２４０により制御される走査信号線Ｇ［Ｎ］、及びデータ信号駆動回路２５０により制御されるデータ信号線Ｄ［Ｍ］が張り巡らされ、これらの信号線は、液晶表示装置１００の複数の画素２６０を形成している。なお、Ｍ及びＮは、それぞれカラム数及びライン数に対応した自然数である。また、液晶表示パネル２００は、その表示の解像度に対応する数の画素２６０を有するが、図が煩雑になるのを避けるため、図２では簡略化して示している。
【００１５】
なお、本実施形態の液晶表示パネル２００は、ＴＦＴ基板２３０内に２つの電極（図３の画素電極２６２及び共通電極２６３）を有するいわゆるＩＰＳ（In Plane Switching）方式の液晶表示パネル２００である。
【００１６】
図３は、ＴＦＴ基板２３０に形成された複数の画素２６０の一部と画素２６０内の回路について概略的に示す図である。画素２６０は、各画素の階調値に対応する階調電圧が印加される画素電極２６２と、各画素で共通の電位ＶＣＯＭを有し、画素電極２６２との間で電界を形成する共通電極２６３と、走査信号線Ｇ［Ｎ］がゲートに接続され、ソース及びドレインのいずれか一方がデータ信号線Ｄ［Ｍ］に、他方が画素電極２６２に接続された画素トランジスタ２６１と、走査信号線Ｇ［Ｎ＋１］がゲートに接続され、ソース及びドレインがそれぞれ画素電極２６２及び共通電極２６３のいずれか一方に接続されている電位均等化トランジスタ２６４と、共通電極２６３に接続され、共通電位ＶＣＯＭに保たれた共通電極配線２６５とを有している。本実施形態では、画素トランジスタ２６１及び電位均等化トランジスタ２６４は、Ｎ−ＭＯＳ型で形成されている。
【００１７】
図４には、画素２６０における電極及び配線の形状が具体的に示されている。本実施形態では、画素電極２６２は、向きの異なるスリットを有する２つの領域を有しており、共通電極２６３は、画素電極２６２と平行な平板状の電極となっており、表示面に平行な面に投影した場合に画素電極２６２と重なるように配置されている。画素トランジスタ２６１は、走査信号線Ｇ［Ｎ］上に形成され、データ信号線Ｄ［Ｍ］から延びたＵ字型のドレイン電極２６１ａと、アモルファスシリコン膜２６１ｂと、ソース電極２６１ｃとから構成され、ソース電極２６１ｃは、画素電極２６２の走査信号線Ｇ［Ｎ］上への突出部分２６２ａと接続されている。なお、走査信号線Ｇ［Ｎ−１］上には、画素トランジスタ２６１の前段の画素トランジスタ２７１が形成されている。
【００１８】
電位均等化トランジスタ２６４は、走査信号線Ｇ［Ｎ−１］上に形成され、画素電極２６２の走査信号線Ｇ［Ｎ−１］上への突出部分２６２ｂと、ソース電極及びドレイン電極のいずれかとして機能する突出部分２６２ｂと接続されたソース・ドレイン電極２６４ａと、同じくソース電極及びドレイン電極のいずれかとして機能し、共通電極配線２６５側の電極であるソース・ドレイン電極２６４ｂと、アモルファスシリコン膜２６４ｃと、共通電極配線２６５及びソース・ドレイン電極２６４ｂとを接続するブリッジ配線２６４ｄと、を有している。
【００１９】
図５には、図４のＶ−Ｖ線における断面が概略的に示されている。図５に示されるように、走査信号線Ｇ［Ｎ−１］の上方にアモルファスシリコン膜２６４ｃが形成され、走査信号線Ｇ［Ｎ−１］が各トランジスタのソース及びドレイン間を導通させるアクティブ電位であるハイ電位となった場合には、ソース・ドレイン電極２６４ａ及び２６４ｂを介して、突出部分２６２ｂとブリッジ配線２６４ｄとが導通する。なお、走査信号線Ｇ［Ｎ−１］の下には、ＩＴＯ等の透明電極２６９が成膜されている。
【００２０】
図６には、図４のVI−VI線における断面が概略的に示されている。図６に示されるように、ソース・ドレイン電極２６４ａと接続された突出部分２６２ｂは、共通電極配線２６５を跨るように越えて、画素電極２６２へ延びている。
【００２１】
図７には、図４のVII−VII線における断面が概略的に示されている。図７に示されるように、ソース・ドレイン電極２６４ｂと共通電極配線２６５とは、２つのスルーホールを利用してブリッジ配線２６４ｄにより接続されている。
【００２２】
図８は、図３の画素内の回路の動作のタイミングチャートについて示す図である。ここでは、ゲートに走査信号線Ｇ［Ｎ］が接続され、ドレインにデータ信号線Ｄ［Ｍ］が接続された画素トランジスタ２６１により階調電圧が印加される画素２６０に注目して説明する。このタイミングチャートに示されるように、時刻ｔ２において走査信号線Ｇ［Ｎ−１］がハイ電位になると、電位均等化トランジスタ２６４のソース・ドレイン間が導通し、画素電極２６２は共通電位ＶＣＯＭになるように変化する。引き続き、時刻ｔ３において、走査信号線Ｇ［Ｎ−１］がロー電位となって、電位均等化トランジスタ２６４のソース・ドレイン間が非導通となると共に、走査信号線Ｇ［Ｎ］がハイ電位となり、画素トランジスタ２６１のソース・ドレイン間が導通する。これにより、負極性の階調電圧が印加されたデータ信号線Ｄ［Ｍ］の電位が画素電極２６２に伝わり、画素電極２６２の電位はデータ信号線Ｄ［Ｍ］の電位となる。時刻ｔ４で、走査信号線Ｇ［Ｎ］がロー電位となり、画素トランジスタ２６１のソース・ドレイン間が非導通となると、画素電極２６２は負極性であるデータ信号線Ｄ［Ｍ］の電位に保持される。
【００２３】
次のフレームにおいても、同様に、時刻ｔ１２において走査信号線Ｇ［Ｎ−１］がハイ電位になると、画素電極２６２は共通電位ＶＣＯＭになるように変化する。引き続き、時刻ｔ１３において、走査信号線Ｇ［Ｎ−１］がロー電位となって、走査信号線Ｇ［Ｎ］がハイ電位となると、前フレームとは異なる正極性の階調電圧が印加されたデータ信号線Ｄ［Ｍ］の電位が画素電極２６２に伝わり、画素電極２６２の電位はデータ信号線Ｄ［Ｍ］の電位となる。時刻ｔ１４で、走査信号線Ｇ［Ｎ］がロー電位となり、画素トランジスタ２６１のソース・ドレイン間が非導通となると、画素電極２６２は正極性であるデータ信号線Ｄ［Ｍ］の電位に保持される。
【００２４】
以上述べたように、上述の実施形態においては、反転駆動における、画素電極の極性の変換を共通電極の電位を利用して行っているため、他の画素に充電するための電力を使用することなく、前段の走査信号線がアクティブとなるタイミングで、画素電極の電位を共通電極の電位にまで戻すことができる。
【００２５】
また、階調電圧を印加するタイミングでは、共通電極の電位から印加させることができるため、より早く階調電圧に近づけられ、書込性能が向上する。これにより、１フレームの画像表示の高速化・高解像度化を図ることができる。
【００２６】
本発明は上述の事情に鑑みてされたものであり、液晶表示装置の反転駆動において、より簡易な構成により、他の画素に充電するための電力を使用することなく、また、開口率を低下させることなく書込性能を向上させることを目的とする。
【００２７】
また、走査信号線上に電位均等化トランジスタを形成し、走査信号線に隣接した共通電極配線と導通させているため、新たに専用の配線を設ける必要がなく、開口率を保ったまま、実現することができる。
【００２８】
なお、上述の実施形態では各画素に用いるトランジスタをＮ−ＭＯＳ型のトランジスタとしたが、Ｐ−ＭＯＳ型のトランジスタで構成されていてもよい。
【００２９】
また、上述の実施形態では反転駆動を所謂カラム反転駆動としたが、ライン反転駆動、ドット反転駆動、フレーム反転駆動においても同じ回路を用いて実施することができる。
【００３０】
また、上述の実施形態に係る液晶表示装置は、ＴＦＴ基板にのみに電極が設けられたＩＰＳ（In Plane Switching）方式としたが、ＴＦＴ基板及びカラーフィルタ基板の両方に電極が設けられたＴＮ（Twisted Nematic）方式又はＶＡ（Vertical Alignment）方式の液晶表示装置であっても、共通電極信号線が各画素近くまで延びている場合には適用することができる。
【符号の説明】
【００３１】
１００ 液晶表示装置、１０１ 上フレーム、１０２ 下フレーム、２００ 液晶表示パネル、２２０ カラーフィルタ基板、２３０ ＴＦＴ基板、２４０ 走査信号駆動回路、２５０ データ信号駆動回路、２６０ 画素、２６１ 画素トランジスタ、２６１ａ ドレイン電極、２６１ｂ アモルファスシリコン膜、２６１ｃ ソース電極、２６２ 画素電極、２６２ａ，２６２ｂ 突出部分、２６３ 共通電極、２６４ 電位均等化トランジスタ、２６４ａ，２６４ｂ ソース・ドレイン電極、２６４ｃ アモルファスシリコン膜、２６４ｄ ブリッジ配線、２６５ 共通電極配線、２６９ 透明電極。
【特許請求の範囲】
【請求項１】
画素の階調に基づく電位が印加され、液晶組成物の配向を制御する電界を形成するための一方の電極である画素電極と、
前記液晶組成物の配向を制御する電界を形成するための他方の電極である共通電極と、
前記画素電極にソース及びドレインのいずれか一方が接続され、導通することにより前記画素電極に前記階調に基づく電位を印加する画素トランジスタである第１画素トランジスタと、
前記第１画素トランジスタのゲートに接続され、前記第１画素トランジスタを導通させるためのアクティブ電位が印加される第１走査信号線と、
前記第１走査信号線より前のタイミングで前記アクティブ電位が印加される第２走査信号線と、
前記第２走査信号線が前記アクティブ電位となることにより、前記共通電極と前記画素電極とを導通させる電位均等化トランジスタと、を備える液晶表示装置。
【請求項２】
前記画素と隣り合う画素の画素トランジスタである第２画素トランジスタを更に備え、
前記第２走査信号線は、前記第２画素トランジスタのゲートに接続され、
前記第１走査信号線と前記第２走査信号線とは、それぞれ順に前記アクティブ電位となる、ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記画素電極は、表示面上に投影した場合に、前記第１走査信号線と前記第２走査信号線との間に形成されており、
前記画素電極は、
前記第１走査信号線上まで伸びる第１突出部と、
前記第２走査信号線上まで伸びる第２突出部と、を有し、
前記共通電極は、前記第２走査信号線の前記画素電極側に隣接して配置された、前記第２走査信号線と並行して延びる共通信号配線を有している、ことを特徴とする請求項２に記載の液晶表示装置。
【請求項１】
画素の階調に基づく電位が印加され、液晶組成物の配向を制御する電界を形成するための一方の電極である画素電極と、
前記液晶組成物の配向を制御する電界を形成するための他方の電極である共通電極と、
前記画素電極にソース及びドレインのいずれか一方が接続され、導通することにより前記画素電極に前記階調に基づく電位を印加する画素トランジスタである第１画素トランジスタと、
前記第１画素トランジスタのゲートに接続され、前記第１画素トランジスタを導通させるためのアクティブ電位が印加される第１走査信号線と、
前記第１走査信号線より前のタイミングで前記アクティブ電位が印加される第２走査信号線と、
前記第２走査信号線が前記アクティブ電位となることにより、前記共通電極と前記画素電極とを導通させる電位均等化トランジスタと、を備える液晶表示装置。
【請求項２】
前記画素と隣り合う画素の画素トランジスタである第２画素トランジスタを更に備え、
前記第２走査信号線は、前記第２画素トランジスタのゲートに接続され、
前記第１走査信号線と前記第２走査信号線とは、それぞれ順に前記アクティブ電位となる、ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記画素電極は、表示面上に投影した場合に、前記第１走査信号線と前記第２走査信号線との間に形成されており、
前記画素電極は、
前記第１走査信号線上まで伸びる第１突出部と、
前記第２走査信号線上まで伸びる第２突出部と、を有し、
前記共通電極は、前記第２走査信号線の前記画素電極側に隣接して配置された、前記第２走査信号線と並行して延びる共通信号配線を有している、ことを特徴とする請求項２に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−２２７１２６（Ｐ２０１１−２２７１２６Ａ）
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願番号】特願２０１０−９３９３５（Ｐ２０１０−９３９３５）
【出願日】平成２２年４月１５日（２０１０．４．１５）
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願日】平成２２年４月１５日（２０１０．４．１５）
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
[ Back to top ]