液晶表示装置
【課題】表示品位の劣化を抑制することが可能な液晶表示装置を提供する。
【解決手段】 直線的に延出した帯状の主画素電極を備えた画素電極と、前記画素電極を覆うとともに前記主画素電極の延出方向と略平行な第１配向処理方向に配向処理された第１配向膜と、を備えた第１基板と、前記主画素電極を挟んだ両側で前記主画素電極の延出方向と略平行な方向に沿って延出した主共通電極及び第１配向処理方向の上流側に位置する前記主画素電極の一端部側において前記主画素電極の延出方向に交差する方向に沿って延出した副共通電極を備えた共通電極と、前記共通電極を覆うとともに第１配向処理方向と同一方向である第２配向処理方向に配向処理された第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。
【解決手段】 直線的に延出した帯状の主画素電極を備えた画素電極と、前記画素電極を覆うとともに前記主画素電極の延出方向と略平行な第１配向処理方向に配向処理された第１配向膜と、を備えた第１基板と、前記主画素電極を挟んだ両側で前記主画素電極の延出方向と略平行な方向に沿って延出した主共通電極及び第１配向処理方向の上流側に位置する前記主画素電極の一端部側において前記主画素電極の延出方向に交差する方向に沿って延出した副共通電極を備えた共通電極と、前記共通電極を覆うとともに第１配向処理方向と同一方向である第２配向処理方向に配向処理された第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【特許文献２】特開平９−１６００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
直線的に延出した帯状の主画素電極を備えた画素電極と、前記画素電極を覆うとともに前記主画素電極の延出方向と略平行な第１配向処理方向に配向処理された第１配向膜と、を備えた第１基板と、前記主画素電極を挟んだ両側で前記主画素電極の延出方向と略平行な方向に沿って延出した主共通電極及び第１配向処理方向の上流側に位置する前記主画素電極の一端部側において前記主画素電極の延出方向に交差する方向に沿って延出した副共通電極を備えた共通電極と、前記共通電極を覆うとともに第１配向処理方向と同一方向である第２配向処理方向に配向処理された第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
第１方向に沿って延出したゲート配線と、第１方向に交差する第２方向に沿って延出したソース配線と、第２方向に沿って延出した帯状の主画素電極を備えた画素電極と、前記ソース配線に対向し第２方向に沿って延出した第１主共通電極を備えた第１共通電極と、前記画素電極及び前記第１共通電極を覆うとともに前記第２方向に平行な第１配向処理方向に配向処理された第１配向膜と、を備えた第１基板と、前記主画素電極を挟んだ両側で第２方向に沿って延出した第２主共通電極及び第１配向処理方向の上流側に位置する前記主画素電極の一端部側において第１方向に沿って延出した第２副共通電極を備えた第２共通電極と、前記第２共通電極を覆うとともに第１配向処理方向と同一方向である第２配向処理方向に配向処理された第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板を対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図１に示した対向基板における一画素の構造例を概略的に示す平面図である。
【図４】図４は、図３のＡ−Ｂ線で切断した液晶表示パネルをゲート配線Ｇ１側から見た断面構造を概略的に示す断面図である。
【図５】図５は、図３のＣ−Ｄ線で切断した液晶表示パネルをソース配線Ｓ１側から見た断面構造を概略的に示す断面図である。
【図６】図６は、ＯＦＦ時の液晶層における液晶分子の配向状態を模式的に示す図である。
【図７】図７は、ＯＮ時の液晶層における液晶分子の配向状態を模式的に示す図である。
【図８】図８の（ａ）は液晶分子ＬＭＵＲの配向状態を説明するための図であり、図８の（ｂ）は液晶分子ＬＭＢＲの配向状態を説明するための図である。
【図９】図９の（ａ）は液晶分子ＬＭＵＬの配向状態を説明するための図であり、図９の（ｂ）は液晶分子ＬＭＢＬの配向状態を説明するための図である。
【図１０】図１０は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図１１】図１１は、図１に示した対向基板における一画素の他の構造例を概略的に示す平面図である。
【図１２】図１２は、ＯＦＦ時の液晶層における液晶分子の配向状態を模式的に示す図である。
【図１３】図１３は、ＯＮ時の液晶層における液晶分子の配向状態を模式的に示す図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出した信号配線に相当する。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って間隔をおいて隣接し、交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出した信号配線に相当する。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１４】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１５】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１６】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１７】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１８】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。対向基板ＣＴの共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００１９】
図２は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２０】
アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。図示した例では、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部である第１共通電極ＣＥ１を備えている。
【００２１】
図示した例では、画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って間隔をおいて配置され、それぞれ第１方向Ｘに沿って延出している。補助容量線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置し、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って延出している。
【００２２】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００２３】
また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００２４】
また、図示した画素ＰＸにおいては、補助容量線Ｃ１は、ゲート配線Ｇ１の側よりもゲート配線Ｇ２の側に偏在している。つまり、補助容量線Ｃ１とゲート配線Ｇ２との第２方向Ｙに沿った間隔は、補助容量線Ｃ１とゲート配線Ｇ１との第２方向Ｙに沿った間隔よりも小さい。
【００２５】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ２及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ２とソース配線Ｓ１の交点に設けられている。スイッチング素子ＳＷのゲート電極はゲート配線Ｇ２と電気的に接続され、ソース電極ＷＳはソース配線Ｓ１と電気的に接続され、ソース配線Ｓ１及び補助容量線Ｃ１に沿って延長されたドレイン配線に接続されたドレイン電極は補助容量線Ｃ１と重なる領域で画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２６】
画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、補助容量線Ｃ１の直上を通りゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。このような画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。
【００２７】
画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及び副画素電極ＰＢを備えている。主画素電極ＰＡは、副画素電極ＰＢからゲート配線Ｇ１に向かって（つまり、副画素電極ＰＢから画素ＰＸの上側端部付近まで）第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００２８】
副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置し、スイッチング素子ＳＷと電気的に接続されている。この副画素電極ＰＢは、第１方向Ｘに沿って主画素電極ＰＡの幅よりも幅広に形成されている。図示した副画素電極ＰＢは、概略菱形に形成されているが、副画素電極ＰＢの形状はこの例に限らず、第１方向Ｘに延びた長方形状あるいは長円形状などであっても良い。
【００２９】
このような画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との間に配置されている。換言すると、ソース配線Ｓ１及びソース配線Ｓ２は、画素電極ＰＥを挟んだ両側に位置している。図示した例では、画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。このため、ソース配線Ｓ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００３０】
第１共通電極ＣＥは、アレイ基板ＡＲに第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１を備えている。これらの第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、互いに電気的に接続されている。
【００３１】
第１主共通電極ＣＡ１は、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第２方向Ｙに沿って直線的に延出している。あるいは、第１主共通電極ＣＡ１は、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡの延出方向と略平行な方向に沿って延出している。このような第１主共通電極ＣＡ１は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００３２】
図示した例では、第１主共通電極ＣＡ１は、第１方向Ｘに間隔をおいて２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの第１主共通電極ＣＡ１を区別するために、図中の左側の第１主共通電極をＣＡＬ１と称し、図中の右側の第１主共通電極をＣＡＲ１と称する。第１主共通電極ＣＡＬ１は、ソース配線Ｓ１と対向している。第１主共通電極ＣＡＲ１は、ソース配線Ｓ２と対向している。
【００３３】
画素ＰＸにおいて、第１主共通電極ＣＡＬ１は左側端部に配置され、第１主共通電極ＣＡＲ１は右側端部に配置されている。厳密には、第１主共通電極ＣＡＬ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、第１主共通電極ＣＡＲ１は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００３４】
第１副共通電極ＣＢ１は、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で副画素電極ＰＢの延出方向と略平行な第１方向Ｘに沿って直線的に延出している。あるいは、第１副共通電極ＣＢ１は、ゲート配線Ｇとそれぞれ対向するとともに副画素電極ＰＢの延出方向と略平行な方向に沿って延出している。このような第１副共通電極ＣＢ１は、帯状に形成されている。なお、第１副共通電極ＣＢ１の第２方向Ｙに沿った幅については、必ずしも一定でなくても良い。この第１副共通電極ＣＢ１は、第１主共通電極ＣＡ１と一体的あるいは連続的に形成され、第１主共通電極ＣＡ１と電気的に接続されている。
【００３５】
図示した例では、第１副共通電極ＣＢ１は、第２方向Ｙに間隔をおいて２本平行に並んでおり、画素ＰＸの上下両端部にそれぞれ配置されている。以下では、これらの第１副共通電極ＣＢ１を区別するために、図中の上側の第１副共通電極をＣＢＵ１と称し、図中の下側の第１副共通電極をＣＢＢ１と称する。第１副共通電極ＣＢＵ１は、ゲート配線Ｇ１と対向している。第１副共通電極ＣＢＢ１は、ゲート配線Ｇ２と対向している。
【００３６】
画素ＰＸにおいて、第１副共通電極ＣＢＵ１は上側端部に配置され、第１副共通電極ＣＢＢ１は下側端部に配置されている。厳密には、第１副共通電極ＣＢＵ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、第１副共通電極ＣＢＢ１は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。つまり、ここに示した例では、アレイ基板ＡＲに備えられた第１共通電極ＣＥ１の第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、画素ＰＸを区画する格子状に形成されている。
【００３７】
画素電極ＰＥと第１共通電極ＣＥ１との位置関係に着目すると、以下の関係が言える。
【００３８】
Ｘ−Ｙ平面内において、主画素電極ＰＡと第１主共通電極ＣＡ１とは、第１方向Ｘに沿って交互に配置されている。これらの主画素電極ＰＡと第１主共通電極ＣＡ１とは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、第１主共通電極ＣＡ１のいずれも画素電極ＰＥとは重ならない。すなわち、第１方向Ｘに沿って間隔をおいて隣接する第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１の間には、１本の主画素電極ＰＡが位置している。換言すると、第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１は、主画素電極ＰＡを挟んだ両側に配置されている。このため、第１主共通電極ＣＡＬ１、主画素電極ＰＡ、及び、第１主共通電極ＣＡＲ１は、第１方向Ｘに沿ってこの順に配置されている。
【００３９】
これらの主画素電極ＰＡと第１主共通電極ＣＡ１との第１方向Ｘに沿った間隔は略一定である。すなわち、第１主共通電極ＣＡＬ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔は、第１主共通電極ＣＡＲ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００４０】
また、主画素電極ＰＡと主共通電極ＣＡ１との第１方向Ｘに沿った間隔は、液晶層ＬＱの厚みよりも大きく、主画素電極ＰＡと主共通電極ＣＡ１との間隔は、液晶層ＬＱの厚みの２倍以上の大きさを持つ。
【００４１】
また、Ｘ−Ｙ平面内において、副画素電極ＰＢと第１副共通電極ＣＢ１とは、第２方向Ｙに沿って交互に配置されている。これらの副画素電極ＰＢと第１副共通電極ＣＢ１とは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、第１副共通電極ＣＢ１のいずれも画素電極ＰＥとは重ならない。すなわち、第２方向Ｙに沿って間隔をおいて隣接する第１副共通電極ＣＢＵ１及び第１副共通電極ＣＢＢ１の間には、１本の副画素電極ＰＢが位置している。換言すると、第１副共通電極ＣＢＵ１及び第１副共通電極ＣＢＢ１は、副画素電極ＰＢを挟んだ両側に配置されている。このため、第１副共通電極ＣＢＢ１、副画素電極ＰＢ、及び、第１副共通電極ＣＢＵ１は、第２方向Ｙに沿ってこの順に配置されている。
【００４２】
このようなアレイ基板ＡＲにおいては、画素電極ＰＥ及び第１共通電極ＣＥ１は、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１には、液晶層ＬＱの液晶分子を初期配向させるために、第１配向処理方向ＰＤ１に沿って配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１は、主画素電極ＰＡの延出方向である第２方向Ｙと略平行である。
【００４３】
このような第１配向処理方向ＰＤ１と、画素電極ＰＥ及び第１共通電極ＣＥ１との位置関係について説明する。画素電極ＰＥの主画素電極ＰＡは、第１配向処理方向ＰＤ１の上流側に位置する一端部ＰＡＡと、第１配向処理方向ＰＤ１の下流側に位置する他端部ＰＡＢとを有している。図示した例では、副画素電極ＰＢは、主画素電極ＰＡの他端部ＰＡＢに繋がっている。第１副共通電極ＣＢＵ１は、主画素電極ＰＡの一端部ＰＡＡの側において第１方向Ｘに沿って延出している。
【００４４】
図３は、図１に示した対向基板ＣＴにおける一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部である画素電極ＰＥ、第１共通電極ＣＥ１、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃなどを破線で示している。
【００４５】
対向基板ＣＴは、共通電極ＣＥの一部である第２共通電極ＣＥ２を備えている。この第２共通電極ＣＥ２は、第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２を備えている。これらの第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、互いに電気的に接続されている。また、これらの第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第１共通電極ＣＥ１と電気的に接続されており、第１共通電極ＣＥ１と同電位である。
【００４６】
第２主共通電極ＣＡ２は、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第２方向Ｙに沿って直線的に延出している。あるいは、第２主共通電極ＣＡ２は、第１主共通電極ＣＡ１とそれぞれ対向するとともに主画素電極ＰＡの延出方向と略平行な方向に沿って延出している。このような第２主共通電極ＣＡ２は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００４７】
図示した例では、第２主共通電極ＣＡ２は、第１方向Ｘに間隔をおいて２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの第２主共通電極ＣＡ２を区別するために、図中の左側の第２主共通電極をＣＡＬ２と称し、図中の右側の第２主共通電極をＣＡＲ２と称する。第２主共通電極ＣＡＬ２は、第１主共通電極ＣＡＬ１と対向するとともに、ソース配線Ｓ１の上方に位置している。第２主共通電極ＣＡＲ２は、第１主共通電極ＣＡＲ１と対向するとともに、ソース配線Ｓ２の上方に位置している。
【００４８】
画素ＰＸにおいて、第２主共通電極ＣＡＬ２は左側端部に配置され、第２主共通電極ＣＡＲ２は右側端部に配置されている。厳密には、第２主共通電極ＣＡＬ２は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、第２主共通電極ＣＡＲ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００４９】
第２副共通電極ＣＢ２は、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で副画素電極ＰＢの延出方向と略平行な第１方向Ｘに沿って直線的に延出している。あるいは、第２副共通電極ＣＢ２は、第１副共通電極ＣＢ１とそれぞれ対向するとともに副画素電極ＰＢの延出方向と略平行な方向に沿って延出している。このような第２副共通電極ＣＢ２は、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。また、この第２副共通電極ＣＢ２は、第２主共通電極ＣＡ２と一体的あるいは連続的に形成され、第２主共通電極ＣＡ２と電気的に接続されている。つまり、対向基板ＣＴにおいては、第２共通電極ＣＥ２は格子状に形成されている。
【００５０】
図示した例では、第２副共通電極ＣＢ２は、第２方向Ｙに間隔をおいて２本平行に並んでおり、画素ＰＸの上下両端部にそれぞれ配置されている。以下では、これらの第２副共通電極ＣＢ２を区別するために、図中の上側の第２副共通電極をＣＢＵ２と称し、図中の下側の第２副共通電極をＣＢＢ２と称する。第２副共通電極ＣＢＵ２は、第１副共通電極ＣＢＵ１と対向するとともに、ゲート配線Ｇ１の上方に位置している。第２副共通電極ＣＢＢ２は、第１副共通電極ＣＢＢ２と対向するとともに、ゲート配線Ｇ２の上方に位置している。
【００５１】
画素ＰＸにおいて、第２副共通電極ＣＢＵ２は上側端部に配置され、第２副共通電極ＣＢＢ２は下側端部に配置されている。厳密には、第２副共通電極ＣＢＵ２は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、第２副共通電極ＣＢＢ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００５２】
このような対向基板ＣＴにおいては、第２共通電極ＣＥ２は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるために、第２配向処理方向ＰＤ２に沿って配向処理（例えば、ラビング処理や光配向処理）がなされている。第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１と同一方向である。すなわち、第２配向処理方向ＰＤ２は、主画素電極ＰＡの延出方向である第２方向Ｙと略平行であり、Ｘ−Ｙ平面内において、第１配向処理方向ＰＤ１とは互いに平行であって、互いに同じ向きである。
【００５３】
このような第２配向処理方向ＰＤ２と、画素電極ＰＥ及び第２共通電極ＣＥ２との位置関係について説明すると、第２副共通電極ＣＢＵ２は、主画素電極ＰＡの一端部ＰＡＡの側において第１方向Ｘに沿って延出している。
【００５４】
図４は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮをゲート配線Ｇ１側から見た断面構造を概略的に示す断面図である。図５は、図３のＣ−Ｄ線で切断した液晶表示パネルＬＰＮをソース配線Ｓ１側から見た断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００５５】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００５６】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内側、つまり、対向基板ＣＴと対向する側においてゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、画素電極ＰＥ、第１共通電極ＣＥ１、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。
【００５７】
ゲート配線Ｇ１、ゲート配線Ｇ２、及び、補助容量線Ｃ１は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。ソース配線Ｓ１及びソース配線Ｓ２は、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。つまり、第２絶縁膜１２は、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１と、ソース配線Ｓ１、ソース配線Ｓ２との間の層間絶縁膜に相当する。
【００５８】
画素電極ＰＥの主画素電極ＰＡ及び副画素電極ＰＢや、第１共通電極ＣＥ１の第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、第１副共通電極ＣＢＵ１、第１副共通電極ＣＢＢ１などは、同一絶縁膜の上面、すなわち、第３絶縁膜１３の上面に形成されている。このような画素電極ＰＥ及び第１共通電極ＣＥ１は、同一材料によって形成可能である。
【００５９】
主画素電極ＰＡは、隣接するソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりもそれらの内側に位置している。副画素電極ＰＢは、補助容量線Ｃ１の直上に位置している。第１主共通電極ＣＡＬ１は、ソース配線Ｓ１の直上に位置している。第１主共通電極ＣＡＲ１は、ソース配線Ｓ２の直上に位置している。第１副共通電極ＣＢＵ１は、ゲート配線Ｇ１の直上に位置している。第１副共通電極ＣＢＢ１は、ゲート配線Ｇ２の直上に位置している。
【００６０】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥや第１共通電極ＣＥ１などを覆っており、第３絶縁膜１３の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００６１】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内側、つまり、アレイ基板ＡＲと対向する側においてブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２共通電極ＣＥ２、第２配向膜ＡＬ２などを備えている。
【００６２】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃ、スイッチング素子ＳＷなどの配線部に対向するように配置されている。ここに示した例では、ブラックマトリクスＢＭは、ソース配線Ｓ１及びソース配線Ｓ２の上方に位置し第２方向Ｙに沿って延出した部分と、ゲート配線Ｇ１及びゲート配線Ｇ２の上方に位置し第１方向Ｘに沿って延出した部分を備えており、格子状に形成されている。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００６３】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０ＡにおいてブラックマトリクスＢＭによって区画された内側に配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００６４】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００６５】
第２共通電極ＣＥ２の第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、第２副共通電極ＣＢＵ２、第２副共通電極ＣＢＢ２などは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成され、いずれもブラックマトリクスＢＭの直下に位置している。第２主共通電極ＣＡＬ２は、第１主共通電極ＣＡＬ１の直上に位置している。また、第２主共通電極ＣＡＬ２の直下には、ソース配線Ｓ１が位置している。第２主共通電極ＣＡＲ２は、第１主共通電極ＣＡＲ１の直上に位置している。また、第２主共通電極ＣＡＲ２の直下には、ソース配線Ｓ２が位置している。第２副共通電極ＣＢＵ２は、第１副共通電極ＣＢＵ１の直上に位置している。また、第２副共通電極ＣＢＢ２の直下には、ゲート配線Ｇ１が位置している。第２副共通電極ＣＢＢ２は、第１副共通電極ＣＢＢ１の直上に位置している。また、第２副共通電極ＣＢＢ２の直下には、ゲート配線Ｇ２が位置している。
【００６６】
上記の開口部ＡＰにおいて、画素電極ＰＥと第１共通電極ＣＥ１及び第２共通電極ＣＥ２との間の領域、つまり、第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２と主画素電極ＰＡとの間の領域、及び、第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２と主画素電極ＰＡとの間の領域は、いずれもバックライト光が透過可能な透過領域に相当する。
【００６７】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、第２共通電極ＣＥ２やオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００６８】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。
【００６９】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００７０】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。
【００７１】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。
【００７２】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、略直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が主画素電極ＰＡあるいは主共通電極ＣＡの延出方向と略平行または略直交するように配置されている。つまり、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向が第２方向Ｙである場合、一方の偏光板の吸収軸は、第２方向Ｙと略平行である（つまり、第１方向Ｘと略直交する）、あるいは、第２方向Ｙと略直交する（つまり、第１方向Ｘと略平行である）。
【００７３】
あるいは、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｙと平行、あるいは、第１方向Ｘと平行である。
【００７４】
図３において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００７５】
また、図３において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００７６】
次に、上記構成の液晶表示パネルＬＰＮの動作について説明する。
【００７７】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥ（第１共通電極ＣＥ１及び第２共通電極ＣＥ２）との間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００７８】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。
【００７９】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向であって且つ同じ向きである。ＯＦＦ時においては、液晶分子ＬＭは、Ｘ−Ｙ平面内において、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向である第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００８０】
図６は、ＯＦＦ時の液晶層ＬＱにおける液晶分子ＬＭの配向状態を模式的に示す図である。なお、液晶分子ＬＭは一般的には棒状あるいはラグビーボール状であるが、ここでは、液晶分子ＬＭを円錐形状で図示しており、それぞれの液晶分子ＬＭが一端部に円形の底面を有し、他端部に頂点を有している。また、液晶表示パネルＬＰＮを図３のＡ−Ｂ線で切断したＡ−Ｂ断面については、図４に示した構成のうちの主要部、つまり、アレイ基板側の第３絶縁膜１３の上の主画素電極ＰＡ、第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１と、対向基板側のオーバーコート層ＯＣの上の第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２とを図示している。また、液晶表示パネルＬＰＮを図３のＣ−Ｄ線で切断したＣ−Ｄ断面については、図５に示した構成のうちの主要部、つまり、アレイ基板側の第３絶縁膜１３の上の副画素電極ＰＢ及び第１副共通電極ＣＢＵ１と、対向基板側のオーバーコート層ＯＣの上の第２副共通電極ＣＢＵ２とを図示している。
【００８１】
液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界としてアレイ基板ＡＲの近傍（つまり、第１配向膜ＡＬ１の近傍）及び対向基板ＣＴの近傍（つまり、第２配向膜ＡＬ２の近傍）において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００８２】
配向処理方向の上流側、つまり、第２副共通電極ＣＢＵ２の側から見たＡ−Ｂ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭは、図面の法線方向である第２方向Ｙを向き、円錐の底面が正面を向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢは、円錐の底面が第２方向Ｙの手前側でアレイ基板ＡＲ側を向くとともに、円錐の頂点が第２方向Ｙの奥側で対向基板ＣＴ側を向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵは、円錐の底面が第２方向Ｙの手前側で対向基板ＣＴ側を向くとともに、円錐の頂点が第２方向Ｙの奥側でアレイ基板ＡＲ側を向くように配向する。
【００８３】
主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の領域を第２主共通電極ＣＡＬ２の側から見たＣ−Ｄ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭは、円錐の底面が配向処理方向の上流側を向くとともに、円錐の頂点が配向処理方向の下流側を向き、Ｘ−Ｙ平面と略平行に配向している。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢは、第１配向処理方向ＰＤ１の下流側で対向基板ＣＴに向かって起き上がり、第１配向処理方向ＰＤ１の上流側に位置する円錐の底面がアレイ基板ＡＲ側を向くとともに、第１配向処理方向ＰＤ１の下流側に位置する円錐の頂点が対向基板ＣＴ側を向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵは、第２配向処理方向ＰＤ２の下流側でアレイ基板ＡＲに向かって起き上がり、第２配向処理方向ＰＤ２の上流側に位置する円錐の底面が対向基板ＣＴ側を向くとともに、第２配向処理方向ＰＤ２の下流側に位置する円錐の頂点がアレイ基板ＡＲ側を向くように配向する。
【００８４】
換言すると、Ｃ−Ｄ断面図では、第１配向処理方向ＰＤ１は、第１副共通電極ＣＢＵ１から副画素電極ＰＢに向かう方向であり、第１副共通電極ＣＢＵ１が上流側であり、副画素電極ＰＢが下流側である。また、第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１と平行な方向であり、第２副共通電極ＣＢＵ２が上流側であり、第２副共通電極ＣＢＢ２が下流側である。
【００８５】
このようなＯＦＦ時において、バックライト４からのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって変化するが、ＯＦＦ時においては、液晶層ＬＱを通過した直線偏光の偏光状態はほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００８６】
このように、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶層ＬＱにおける液晶分子ＬＭの配向状態はスプレイ配向になり、液晶層ＬＱの中間部を境界として、第１配向膜ＡＬ１の近傍での液晶分子ＬＭＢの配向と第２配向膜ＡＬ２の近傍での液晶分子ＬＭＵの配向は、上下で対称となる。このため、基板の法線方向である第３方向Ｚから傾いた視角は、主に液晶分子ＬＭＢ及び液晶分子ＬＭＵによって光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００８７】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥ（第１共通電極ＣＥ１及び第２共通電極ＣＥ２）との間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、画素電極ＰＥと共通電極ＣＥとの間の電界の影響を受け、その配向状態が変化する。
【００８８】
図３に示した例では、画素ＰＸの左側半分の領域、つまり、主画素電極ＰＡと第２主共通電極ＣＡＬ２との間の透過領域内では、液晶分子ＬＭは、主に、主画素電極ＰＡと第２主共通電極ＣＡＬ２との間の電界、及び、主画素電極ＰＡと第２副共通電極ＣＢＵ２との間の電界の相互作用により、その配向状態が変化する。Ｘ−Ｙ平面内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の左上を向くように配向する。
【００８９】
また、画素ＰＸの右側半分の領域、つまり、主画素電極ＰＡと第２主共通電極ＣＡＲ２との間の透過領域内では、液晶分子ＬＭは、主に、主画素電極ＰＡと第２主共通電極ＣＡＲ２との間の電界、及び、主画素電極ＰＡと第２副共通電極ＣＢＵ２との間の電界の相互作用により、その配向状態が変化する。Ｘ−Ｙ平面内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の右上を向くように配向する。
【００９０】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００９１】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。例えば、第１方向Ｘに平行な直線偏光が液晶表示パネルＬＰＮに入射すると、Ｘ−Ｙ平面内において、液晶層ＬＱを通過する際に第１方向Ｘに対して４５°−２２５°方位あるいは１３５°−３１５°方位に配向した液晶分子ＬＭによりλ／２の位相差の影響を受ける（但し、λは液晶層ＬＱを透過する光の波長である）。これにより、液晶層ＬＱを通過した光の偏光状態は、第２方向Ｙに平行な直線偏光となる。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。但し、画素電極あるいは共通電極と重なる位置では、液晶分子が初期配向状態を維持しているため、ＯＦＦ時と同様に黒表示となる。
【００９２】
上記の通り、本実施形態の構成によれば、一画素内における液晶分子ＬＭの配向方向は、ＯＮ時には、Ｘ−Ｙ平面内において少なくとも主として２方向に分かれる。液晶層ＬＱにおける液晶分子ＬＭの３次元的な配向状態については後述する。
【００９３】
このような配向を実現するためには、少なくとも主画素電極ＰＡを備えた画素電極ＰＥに加えて、共通電極ＣＥとして第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、及び、第２副共通電極ＣＢＵ２を備えていればよい。つまり、アレイ基板ＡＲに備えられた第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１、対向基板ＣＴに備えられた第２副共通電極ＣＢＢ２は、他の配線からの電界をシールドしたり、液晶分子ＬＭの配向制御に必要な電界を補強したり、隣接する画素での液晶分子ＬＭの配向制御に必要な電界を形成したり、共通電極ＣＥを冗長化したりするものであって、上記のマルチドメインを形成するのに必須ではない。
【００９４】
図７は、ＯＮ時の液晶層ＬＱにおける液晶分子ＬＭの配向状態を模式的に示す図である。この図７においても、図６と同様に、液晶分子ＬＭを円錐形状で図示している。また、Ａ−Ｂ断面、及び、Ｃ−Ｄ断面については主要部のみを図示している。
【００９５】
液晶層ＬＱの断面において、液晶分子ＬＭの配向状態は、ＯＦＦ時と同様に依然としてスプレイ配向を維持している。
【００９６】
Ａ−Ｂ断面において、主画素電極ＰＡと第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２との間の液晶分子ＬＭは、その頂点から底面に向かう軸が主画素電極ＰＡから第１主共通電極ＣＡＲ１または主画素電極ＰＡから第２主共通電極ＣＡＲ２に向くように配向している。液晶層ＬＱの中間部の液晶分子ＬＭＭＲは、円錐の底面が第２方向Ｙの手前側で第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２の側を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＲは、円錐の底面が第２方向Ｙの手前側で第１主共通電極ＣＡＲ１を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＲは、円錐の底面が第２方向Ｙの手前側で第２主共通電極ＣＡＲ２を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。これらの液晶分子ＬＭＭＲ、液晶分子ＬＭＢＲ、及び、液晶分子ＬＭＵＲの配向状態は、スプレイ配向となる。
【００９７】
Ａ−Ｂ断面において、主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の液晶分子ＬＭは、その頂点から底面に向かう軸が主画素電極ＰＡから第１主共通電極ＣＡＬ１または主画素電極ＰＡから第２主共通電極ＣＡＬ２に向かって配向している。液晶層ＬＱの中間部の液晶分子ＬＭＭＬは、円錐の底面が第２方向Ｙの手前側で第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２の側を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＬは、円錐の底面が第２方向Ｙの手前側で第１主共通電極ＣＡＬ１を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＬは、円錐の底面が第２方向Ｙの手前側で第２主共通電極ＣＡＬ２を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。これらの液晶分子ＬＭＭＬ、液晶分子ＬＭＢＬ、及び、液晶分子ＬＭＵＬの配向状態は、スプレイ配向となる。
【００９８】
主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の領域を第２主共通電極ＣＡＬ２の側から見たＣ−Ｄ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭＬは、配向処理方向の上流側に位置する円錐の底面が図面の法線方向である第１方向Ｘの手前側に位置し、配向処理方向の下流側に位置する円錐の頂点が第１方向Ｘの奥側に位置し、Ｘ−Ｙ平面と略平行に配向している。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＬは、第１配向処理方向ＰＤ１の上流側に位置する円錐の底面がアレイ基板ＡＲ側を向き第１方向Ｘの手前側に位置し、第１配向処理方向ＰＤ１の下流側に位置する円錐の頂点が対向基板ＣＴ側を向き第１方向Ｘの奥側に位置するように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＬは、第２配向処理方向ＰＤ２の上流側に位置する円錐の底面が対向基板ＣＴ側を向き第１方向Ｘの手前側に位置し、第２配向処理方向ＰＤ２の下流側に位置する円錐の頂点がアレイ基板ＡＲ側を向き第１方向Ｘの奥側に位置するように配向する。
【００９９】
ここで、液晶分子ＬＭＵＲ、液晶分子ＬＭＢＲ、液晶分子ＬＭＵＬ、及び、液晶分子ＬＭＢＬのそれぞれの配向状態について、図８及び図９を参照しながら、より詳しく説明する。以下の説明では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚがそれぞれ互いに直交する座標系において、液晶分子ＬＭの重心を原点とし、Ｙ−Ｚ平面内で液晶分子ＬＭが初期配向しているものとする。
【０１００】
図８の（ａ）には、液晶分子ＬＭＵＲの配向状態を示している。第２配向膜ＡＬ２の第２配向処理方向ＰＤ２は、第２方向Ｙの正（＋）から負（−）に向かう方向である。ＯＦＦ時の液晶分子ＬＭＵＲは、実線で示したように、Ｙ−Ｚ平面内で初期配向している。ＯＮ時には、液晶分子ＬＭＵＲは、点線で示したように、第１領域Ａ１及び第２領域Ａ２を向くように配向する。第１領域Ａ１は、第１方向Ｘが正（＋）であり、第２方向Ｙが正（＋）であり、第３方向Ｚが正（＋）の領域である。第２領域Ａ２は、第１方向Ｘが負（−）であり、第２方向Ｙが負（−）であり、第３方向Ｚが負（−）の領域である。
【０１０１】
図８の（ｂ）には、液晶分子ＬＭＢＲの配向状態を示している。第１配向膜ＡＬ１の第１配向処理方向ＰＤ１は、第２方向Ｙの正（＋）から負（−）に向かう方向である。ＯＦＦ時の液晶分子ＬＭＢＲは、実線で示したように、Ｙ−Ｚ平面内で初期配向している。ＯＮ時には、液晶分子ＬＭＢＲは、点線で示したように、第３領域Ａ３及び第４領域Ａ４を向くように配向する。第３領域Ａ３は、第１方向Ｘが負（−）であり、第２方向Ｙが負（−）であり、第３方向Ｚが正（＋）の領域である。第４領域Ａ４は、第１方向Ｘが正（＋）であり、第２方向Ｙが正（＋）であり、第３方向Ｚが負（−）の領域である。
【０１０２】
図９の（ａ）には、液晶分子ＬＭＢＬの配向状態を示している。ＯＦＦ時の液晶分子ＬＭＢＬは、実線で示したように、Ｙ−Ｚ平面内で初期配向している。ＯＮ時には、液晶分子ＬＭＢＬは、点線で示したように、第５領域Ａ５及び第６領域Ａ６を向くように配向する。第５領域Ａ５は、第１方向Ｘが正（＋）であり、第２方向Ｙが負（−）であり、第３方向Ｚが正（＋）の領域である。第６領域Ａ６は、第１方向Ｘが負（−）であり、第２方向Ｙが正（＋）であり、第３方向Ｚが負（−）の領域である。
【０１０３】
図９の（ｂ）には、液晶分子ＬＭＵＬの配向状態を示している。ＯＦＦ時の液晶分子ＬＭＵＬは、実線で示したように、Ｙ−Ｚ平面内で初期配向している。ＯＮ時には、液晶分子ＬＭＵＬは、点線で示したように、第７領域Ａ７及び第８領域Ａ８を向くように配向する。第７領域Ａ７は、第１方向Ｘが負（−）であり、第２方向Ｙが正（＋）であり、第３方向Ｚが正（＋）の領域である。第８領域Ａ８は、第１方向Ｘが正（＋）であり、第２方向Ｙが負（−）であり、第３方向Ｚが負（−）の領域である。
【０１０４】
このように、液晶分子ＬＭＵＲ、液晶分子ＬＭＢＲ、液晶分子ＬＭＵＬ、及び、液晶分子ＬＭＢＬは、ＯＮ時において、液晶層ＬＱの３次元空間においてそれぞれ異なる方位に配向しており、それぞれの液晶分子によって一画素内に実質的に４つのドメインを形成することが可能となる。そして、ＯＮ時においても、第３方向Ｚから傾いた視角は、方向において、主に液晶分子ＬＭＵＲと液晶分子ＬＭＢＲとの組み合わせ、及び、主に液晶分子ＬＭＵＬと液晶分子ＬＭＢＬとの組み合わせによって光学的に補償される。したがって、階調反転が生ずることなく高い透過率を得ることが可能な視角を拡大することができ、広視野角化が可能となる。
【０１０５】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、主画素電極ＰＡと主共通電極ＣＡとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（例えば、主画素電極ＰＡに対して主共通電極ＣＡの配置位置を変更する）ことで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。
【０１０６】
また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域では、透過率が十分に低下している。これは、ソース配線Ｓの直上に位置する共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子ＬＭがＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【０１０７】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【０１０８】
また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【０１０９】
また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【０１１０】
また、本実施形態によれば、アレイ基板ＡＲは、画素電極ＰＥを挟んだ両側に位置する第１主共通電極ＣＡ１を備えている。この第１主共通電極ＣＡ１は、ソース配線Ｓと対向するため、ソース配線Ｓからの不所望な電界を遮蔽することが可能となる。つまり、第１主共通電極ＣＡ１は、ソースシールド電極として機能する。このため、ソース配線Ｓから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、クロストーク（例えば、当該画素ＰＸが黒を表示する画素電位に設定されている状態で、当該画素ＰＸに接続されたソース配線に白を表示する画素電位が供給されたときに、当該画素ＰＸの一部から光漏れが生じて輝度の上昇を招く現象）などの表示不良の発生を抑制することが可能となる。
【０１１１】
また、本実施形態によれば、アレイ基板ＡＲは、画素電極ＰＥを挟んだ両側に位置する第１副共通電極ＣＢ１を備えている。この第１副共通電極ＣＢ１は、ゲート配線Ｇと対向するため、ゲート配線Ｇからの不所望な電界を遮蔽することが可能となる。つまり、第１副共通電極ＣＢ１は、ゲートシールド電極として機能する。このため、ゲート配線Ｇから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生、さらには、液晶分子の配向不良に起因した光漏れの発生を抑制することが可能となる。
【０１１２】
また、本実施形態によれば、アレイ基板ＡＲに備えられた第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。また、対向基板ＣＴに備えられた第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。したがって、アレイ基板ＡＲに備えられた第１共通電極ＣＥ１の一部で断線が発生したり、対向基板ＣＴに備えられた第２共通電極ＣＥ２の一部に断線が発生したりしたとしても、各画素ＰＸに安定してコモン電位を供給することが可能となり、表示不良の発生を抑制することが可能となる。
【０１１３】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）などの不透明な導電材料を用いて形成しても良い。
【０１１４】
画素電極ＰＥ及び共通電極ＣＥの少なくとも一方が上記の不透明な導電材料によって形成された場合、液晶表示パネルＬＰＮに入射した直線偏光は、画素電極ＰＥや共通電極ＣＥのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な導電材料によって形成されているゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓの延出方向は、液晶表示パネルＬＰＮに入射した直線偏光と略平行であるあるいは略直交する。このため、画素電極ＰＥや共通電極ＣＥ、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓのエッジで反射された直線偏光は、その偏光面が乱れにくく、偏光子である第１偏光板ＰＬ１を透過した際の偏光面を維持することができる。したがって、ＯＦＦ時において、液晶表示パネルＬＰＮを透過した直線偏光は、検光子である第２偏光板ＰＬ２で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率を低減することができ、コントラスト比の低下を抑制することが可能となる。また、画素電極ＰＥや共通電極ＣＥの周辺での光漏れ対策のためにブラックマトリクスＢＭの幅を拡張する必要がなく、開口部ＡＰの面積の低減、ＯＮ時の透過率の低減を抑制することが可能となる。
【０１１５】
次に、本実施形態の他の構造例について説明する。
【０１１６】
図１０は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１１７】
ここに示した構造例は、図２に示した構造例と比較して、第１配向膜ＡＬ１の第１配向処理方向ＰＤ１が第２方向Ｙと略平行であるものの逆向きである点と、画素電極ＰＥが主画素電極ＰＡに加えて第１副画素電極ＰＢ１及び第２副画素電極ＰＢ２を備えている点と、第１共通電極ＣＥ１の第１副共通電極を省略した点とで相違している。以下、これらの相違点を中心に説明する。
【０１１８】
画素電極ＰＥの主画素電極ＰＡ、第１副画素電極ＰＢ１、及び、第２副画素電極ＰＢ２は、互いに電気的に接続されている。主画素電極ＰＡは、第１配向処理方向ＰＤ１の上流側に位置する一端部ＰＡＡと、第１配向処理方向ＰＤ１の下流側に位置する他端部ＰＡＢとを有している。図示した例では、第１副画素電極ＰＢ１は主画素電極ＰＡの一端部ＰＡＡに繋がっており、第２副画素電極ＰＢ２は主画素電極ＰＡの他端部ＰＡＢに繋がっている。
【０１１９】
第１副画素電極ＰＢ１は、補助容量線Ｃ１と重なる領域に位置し、スイッチング素子ＳＷと電気的に接続されている。第２副画素電極ＰＢ２は、ゲート配線Ｇ１と対向している。これらの第１副画素電極ＰＢ１及び第２副画素電極ＰＢ２は、第１方向Ｘに沿って延出しているが、画素電極ＰＥを挟んだ両側に位置する第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１からは離間している。
【０１２０】
第１主共通電極ＣＡＬ１の直下にはソース配線Ｓ１が位置しており、第１主共通電極ＣＡＲ１の直下にはソース配線Ｓ２が位置している。これらの第１主共通電極ＣＡ１は、上記の例と同様に、ソースシールド電極として機能する。第１副画素電極ＰＢ１の直下には補助容量線Ｃ１が位置しており、第２副画素電極ＰＢ２の直下にはゲート配線Ｇ１が位置している。つまり、第２副画素電極ＰＢ２は、ゲートシールド電極として機能する。
【０１２１】
図１１は、図１に示した対向基板ＣＴにおける一画素ＰＸの他の構造例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部である画素電極ＰＥ、第１主共通電極ＣＡ１、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃなどを破線で示している。
【０１２２】
ここに示した構造例は、図３に示した構造例と比較して、第２配向膜ＡＬ２の第２配向処理方向ＰＤ２が第１配向処理方向ＰＤ１と同様に第２方向Ｙと略平行であるものの逆向きである（図１０に示した第１配向処理方向ＰＤ１と同一方向である）点と、第２共通電極ＣＥ２の第２副共通電極ＣＢ２が画素電極ＰＥの上方に配置されている点で相違している。
【０１２３】
すなわち、第２副共通電極ＣＢ２は、主画素電極ＰＡの一端部ＰＡＡの側において第１方向Ｘに沿って延出している。図示した例では、第２副共通電極ＣＢ２は、主画素電極ＰＡと第１副画素電極ＰＢ１とが繋がる位置の上方に位置しており、一部が補助容量線Ｃ１の上方に位置している。この第２副共通電極ＣＢ２は、第２主共通電極ＣＡ２と一体的あるいは連続的に形成され、第２主共通電極ＣＡ２と電気的に接続されている。つまり、対向基板ＣＴにおいては、第２共通電極ＣＥは格子状に形成されている。
【０１２４】
次に、本実施形態の他の構造例の液晶表示パネルＬＰＮにおける動作について説明する。
【０１２５】
すなわち、ＯＦＦ時には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。すなわち、液晶分子ＬＭは、Ｘ−Ｙ平面内において、その長軸が第２方向Ｙと略平行な方向に初期配向する。
【０１２６】
一方、ＯＮ時では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、画素電極ＰＥと共通電極ＣＥとの間の電界の影響を受け、その配向状態が変化する。
【０１２７】
図１１に示した例では、画素ＰＸの左側半分の領域、つまり、主画素電極ＰＡと第２主共通電極ＣＡＬ２との間の透過領域内では、液晶分子ＬＭは、主に、主画素電極ＰＡと第２主共通電極ＣＡＬ２との間の電界、及び、主画素電極ＰＡと第２副共通電極ＣＢ２との間の電界の相互作用により、その配向状態が変化する。Ｘ−Ｙ平面内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。
【０１２８】
また、画素ＰＸの右側半分の領域、つまり、主画素電極ＰＡと第２主共通電極ＣＡＲ２との間の透過領域内では、液晶分子ＬＭは、主に、主画素電極ＰＡと第２主共通電極ＣＡＲ２との間の電界、及び、主画素電極ＰＡと第２副共通電極ＣＢ２との間の電界の相互作用により、その配向状態が変化する。Ｘ−Ｙ平面内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。
【０１２９】
このような配向を実現するためには、少なくとも主画素電極ＰＡを備えた画素電極ＰＥに加えて、共通電極ＣＥとして第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、及び、第２副共通電極ＣＢＵ２を備えていればよい。
【０１３０】
次に、このような本実施形態の他の構造例において、液晶層ＬＱにおける液晶分子ＬＭの配向状態をより詳細に説明する。
【０１３１】
図１２は、ＯＦＦ時の液晶層ＬＱにおける液晶分子ＬＭの配向状態を模式的に示す図である。なお、ここでは、図６と同様に、液晶分子ＬＭを円錐形状で図示している。また、Ａ−Ｂ断面、及び、Ｃ−Ｄ断面については主要部のみを図示している。
【０１３２】
液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界としてアレイ基板ＡＲの近傍（つまり、第１配向膜ＡＬ１の近傍）及び対向基板ＣＴの近傍（つまり、第２配向膜ＡＬ２の近傍）において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【０１３３】
配向処理方向の下流側、つまり、第２副画素電極ＰＢ２の側から見たＡ−Ｂ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭは、図面の法線方向である第２方向Ｙを向き、円錐の底面が正面を向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢは、円錐の底面が第２方向Ｙの手前側で対向基板ＣＴ側を向くとともに、円錐の頂点が第２方向Ｙの奥側でアレイ基板ＡＲ側を向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵは、円錐の底面が第２方向Ｙの手前側でアレイ基板ＡＲ側を向くとともに、円錐の頂点が第２方向Ｙの奥側で対向基板ＣＴ側を向くように配向する。
【０１３４】
主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の領域を第２主共通電極ＣＡＬ２の側から見たＣ−Ｄ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭは、円錐の底面が配向処理方向の下流側を向くとともに、円錐の頂点が配向処理方向の上流側を向き、Ｘ−Ｙ平面と略平行に配向している。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢは、第１配向処理方向ＰＤ１の下流側で対向基板ＣＴに向かって起き上がり、第１配向処理方向ＰＤ１の上流側に位置する円錐の頂点がアレイ基板ＡＲ側を向くとともに、第１配向処理方向ＰＤ１の下流側に位置する円錐の底面が対向基板ＣＴ側を向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵは、第２配向処理方向ＰＤ２の下流側でアレイ基板ＡＲに向かって起き上がり、第２配向処理方向ＰＤ２の上流側に位置する円錐の頂点が対向基板ＣＴ側を向くとともに、第２配向処理方向ＰＤ２の下流側に位置する円錐の底面がアレイ基板ＡＲ側を向くように配向する。
【０１３５】
図１３は、ＯＮ時の液晶層ＬＱにおける液晶分子ＬＭの配向状態を模式的に示す図である。この図１３においても、図６と同様に、液晶分子ＬＭを円錐形状で図示している。また、Ａ−Ｂ断面、及び、Ｃ−Ｄ断面については主要部のみを図示している。
【０１３６】
液晶層ＬＱの断面において、液晶分子ＬＭの配向状態は、ＯＦＦ時と同様に依然としてスプレイ配向を維持している。
【０１３７】
Ａ−Ｂ断面において、主画素電極ＰＡと第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２との間の液晶分子ＬＭは、その底面から頂点に向かう軸が主画素電極ＰＡから第１主共通電極ＣＡＲ１または主画素電極ＰＡから第２主共通電極ＣＡＲ２に向かって配向している。液晶層ＬＱの中間部の液晶分子ＬＭＭＲは、円錐の頂点が第２方向Ｙの奥側で第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２の側を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＲは、円錐の頂点が第２方向Ｙの奥側で第１主共通電極ＣＡＲ１を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＲは、円錐の頂点が第２方向Ｙの奥側で第２主共通電極ＣＡＲ２を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。これらの液晶分子ＬＭＭＲ、液晶分子ＬＭＢＲ、及び、液晶分子ＬＭＵＲの配向状態は、スプレイ配向となる。
【０１３８】
Ａ−Ｂ断面において、主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の液晶分子ＬＭは、その底面から頂点に向かう軸が主画素電極ＰＡから第１主共通電極ＣＡＬ１または主画素電極ＰＡから第２主共通電極ＣＡＬ２に向かって配向している。液晶層ＬＱの中間部の液晶分子ＬＭＭＬは、円錐の頂点が第２方向Ｙの奥側で第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２の側を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＬは、円錐の頂点が第２方向Ｙの奥側で第１主共通電極ＣＡＬ１を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＬは、円錐の頂点が第２方向Ｙの奥側で第２主共通電極ＣＡＬ２を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。これらの液晶分子ＬＭＭＬ、液晶分子ＬＭＢＬ、及び、液晶分子ＬＭＵＬの配向状態は、スプレイ配向となる。
【０１３９】
主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の領域を第２主共通電極ＣＡＬ２の側から見たＣ−Ｄ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭＬは、配向処理方向の上流側に位置する円錐の頂点が図面の法線方向である第１方向Ｘの手前側に位置し、配向処理方向の下流側に位置する円錐の底面が第１方向Ｘの奥側に位置し、Ｘ−Ｙ平面と略平行に配向している。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＬは、第１配向処理方向ＰＤ１の上流側に位置する円錐の頂点がアレイ基板ＡＲ側を向き第１方向Ｘの手前側に位置し、第１配向処理方向ＰＤ１の下流側に位置する円錐の底面が対向基板ＣＴ側を向き第１方向Ｘの奥側に位置するように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＬは、第２配向処理方向ＰＤ２の上流側に位置する円錐の頂点が対向基板ＣＴ側を向き第１方向Ｘの手前側に位置し、第２配向処理方向ＰＤ２の下流側に位置する円錐の底面がアレイ基板ＡＲ側を向き第１方向Ｘの奥側に位置するように配向する。
【０１４０】
このような構成の他の構造例においても、図２乃至図９を参照して説明した構造例と同様の効果が得られる。
【０１４１】
なお、本実施形態において、画素ＰＸの構造は、上記の例に限定されるものではない。
【０１４２】
上記の例では、副画素電極ＰＢの直下に補助容量線が配置された構成について説明したが、副画素電極ＰＢの直下には、ゲート配線が配置されても良い。また、補助容量線の配置位置は画素の下側（ゲート配線Ｇ２の近傍）でなくても良いし、ゲート配線の配置位置は画素の上側端部あるいは下側端部でなくてもよい。
【０１４３】
上記の例では、画素電極ＰＥが主画素電極ＰＡ及び副画素電極ＰＢを備えた場合について説明したが、画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続可能であれば、副画素電極ＰＢを備えていなくても良い。
【０１４４】
上記の例では、主画素電極ＰＡの延出方向が第２方向Ｙである場合について説明したが、主画素電極ＰＡは第１方向Ｘに沿って延出していても良い。この場合には、第１主共通電極ＣＡ１及び第２主共通電極ＣＡ２の延出方向は第１方向Ｘとなる。この場合、上記の例と同様に第１方向Ｘに沿った第１信号配線がゲート配線Ｇであり第２方向Ｙに沿った第２信号配線がソース配線Ｓであれば、第１主共通電極ＣＡ１はゲート配線Ｇと対向し、第２主共通電極ＣＡ２はゲート配線Ｇの上方に位置し、第１副共通電極ＣＢ１はソース配線Ｓと対向し、第２副共通電極ＣＢ２はソース配線Ｓの上方に位置する。また、この場合、第１方向Ｘに沿った第１信号配線がソース配線Ｓであり第２方向Ｙに沿った第２信号配線がゲート配線Ｇであれば、第１主共通電極ＣＡ１はソース配線Ｓと対向し、第２主共通電極ＣＡ２はソース配線Ｓの上方に位置し、第１副共通電極ＣＢ１はゲート配線Ｇと対向し、第２副共通電極ＣＢ２はゲート配線Ｇの上方に位置する。
【０１４５】
上記の例では、第１電極として主画素電極ＰＡを含む画素電極ＰＥに対して、この第１電極の両側に位置する第２電極として主共通電極ＣＡを含む共通電極ＣＥを設けた場合について説明したが、第１電極として主共通電極ＣＡを含む共通電極ＣＥに対して、この第１電極の両側に位置する第２電極として主画素電極ＰＡを含む画素電極ＰＥを設けても良い。
【０１４６】
以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。
【０１４７】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１４８】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＰＥ…画素電極 ＰＡ…主画素電極 ＰＢ…副画素電極
ＣＥ…共通電極 ＣＡ…主共通電極 ＣＢ…副共通電極
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【特許文献２】特開平９−１６００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
直線的に延出した帯状の主画素電極を備えた画素電極と、前記画素電極を覆うとともに前記主画素電極の延出方向と略平行な第１配向処理方向に配向処理された第１配向膜と、を備えた第１基板と、前記主画素電極を挟んだ両側で前記主画素電極の延出方向と略平行な方向に沿って延出した主共通電極及び第１配向処理方向の上流側に位置する前記主画素電極の一端部側において前記主画素電極の延出方向に交差する方向に沿って延出した副共通電極を備えた共通電極と、前記共通電極を覆うとともに第１配向処理方向と同一方向である第２配向処理方向に配向処理された第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
第１方向に沿って延出したゲート配線と、第１方向に交差する第２方向に沿って延出したソース配線と、第２方向に沿って延出した帯状の主画素電極を備えた画素電極と、前記ソース配線に対向し第２方向に沿って延出した第１主共通電極を備えた第１共通電極と、前記画素電極及び前記第１共通電極を覆うとともに前記第２方向に平行な第１配向処理方向に配向処理された第１配向膜と、を備えた第１基板と、前記主画素電極を挟んだ両側で第２方向に沿って延出した第２主共通電極及び第１配向処理方向の上流側に位置する前記主画素電極の一端部側において第１方向に沿って延出した第２副共通電極を備えた第２共通電極と、前記第２共通電極を覆うとともに第１配向処理方向と同一方向である第２配向処理方向に配向処理された第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板を対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図１に示した対向基板における一画素の構造例を概略的に示す平面図である。
【図４】図４は、図３のＡ−Ｂ線で切断した液晶表示パネルをゲート配線Ｇ１側から見た断面構造を概略的に示す断面図である。
【図５】図５は、図３のＣ−Ｄ線で切断した液晶表示パネルをソース配線Ｓ１側から見た断面構造を概略的に示す断面図である。
【図６】図６は、ＯＦＦ時の液晶層における液晶分子の配向状態を模式的に示す図である。
【図７】図７は、ＯＮ時の液晶層における液晶分子の配向状態を模式的に示す図である。
【図８】図８の（ａ）は液晶分子ＬＭＵＲの配向状態を説明するための図であり、図８の（ｂ）は液晶分子ＬＭＢＲの配向状態を説明するための図である。
【図９】図９の（ａ）は液晶分子ＬＭＵＬの配向状態を説明するための図であり、図９の（ｂ）は液晶分子ＬＭＢＬの配向状態を説明するための図である。
【図１０】図１０は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図１１】図１１は、図１に示した対向基板における一画素の他の構造例を概略的に示す平面図である。
【図１２】図１２は、ＯＦＦ時の液晶層における液晶分子の配向状態を模式的に示す図である。
【図１３】図１３は、ＯＮ時の液晶層における液晶分子の配向状態を模式的に示す図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出した信号配線に相当する。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って間隔をおいて隣接し、交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出した信号配線に相当する。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１４】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１５】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１６】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１７】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１８】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。対向基板ＣＴの共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００１９】
図２は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２０】
アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。図示した例では、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部である第１共通電極ＣＥ１を備えている。
【００２１】
図示した例では、画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って間隔をおいて配置され、それぞれ第１方向Ｘに沿って延出している。補助容量線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置し、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って延出している。
【００２２】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００２３】
また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００２４】
また、図示した画素ＰＸにおいては、補助容量線Ｃ１は、ゲート配線Ｇ１の側よりもゲート配線Ｇ２の側に偏在している。つまり、補助容量線Ｃ１とゲート配線Ｇ２との第２方向Ｙに沿った間隔は、補助容量線Ｃ１とゲート配線Ｇ１との第２方向Ｙに沿った間隔よりも小さい。
【００２５】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ２及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ２とソース配線Ｓ１の交点に設けられている。スイッチング素子ＳＷのゲート電極はゲート配線Ｇ２と電気的に接続され、ソース電極ＷＳはソース配線Ｓ１と電気的に接続され、ソース配線Ｓ１及び補助容量線Ｃ１に沿って延長されたドレイン配線に接続されたドレイン電極は補助容量線Ｃ１と重なる領域で画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２６】
画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、補助容量線Ｃ１の直上を通りゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。このような画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。
【００２７】
画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及び副画素電極ＰＢを備えている。主画素電極ＰＡは、副画素電極ＰＢからゲート配線Ｇ１に向かって（つまり、副画素電極ＰＢから画素ＰＸの上側端部付近まで）第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００２８】
副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置し、スイッチング素子ＳＷと電気的に接続されている。この副画素電極ＰＢは、第１方向Ｘに沿って主画素電極ＰＡの幅よりも幅広に形成されている。図示した副画素電極ＰＢは、概略菱形に形成されているが、副画素電極ＰＢの形状はこの例に限らず、第１方向Ｘに延びた長方形状あるいは長円形状などであっても良い。
【００２９】
このような画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との間に配置されている。換言すると、ソース配線Ｓ１及びソース配線Ｓ２は、画素電極ＰＥを挟んだ両側に位置している。図示した例では、画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。このため、ソース配線Ｓ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００３０】
第１共通電極ＣＥは、アレイ基板ＡＲに第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１を備えている。これらの第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、互いに電気的に接続されている。
【００３１】
第１主共通電極ＣＡ１は、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第２方向Ｙに沿って直線的に延出している。あるいは、第１主共通電極ＣＡ１は、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡの延出方向と略平行な方向に沿って延出している。このような第１主共通電極ＣＡ１は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００３２】
図示した例では、第１主共通電極ＣＡ１は、第１方向Ｘに間隔をおいて２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの第１主共通電極ＣＡ１を区別するために、図中の左側の第１主共通電極をＣＡＬ１と称し、図中の右側の第１主共通電極をＣＡＲ１と称する。第１主共通電極ＣＡＬ１は、ソース配線Ｓ１と対向している。第１主共通電極ＣＡＲ１は、ソース配線Ｓ２と対向している。
【００３３】
画素ＰＸにおいて、第１主共通電極ＣＡＬ１は左側端部に配置され、第１主共通電極ＣＡＲ１は右側端部に配置されている。厳密には、第１主共通電極ＣＡＬ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、第１主共通電極ＣＡＲ１は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００３４】
第１副共通電極ＣＢ１は、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で副画素電極ＰＢの延出方向と略平行な第１方向Ｘに沿って直線的に延出している。あるいは、第１副共通電極ＣＢ１は、ゲート配線Ｇとそれぞれ対向するとともに副画素電極ＰＢの延出方向と略平行な方向に沿って延出している。このような第１副共通電極ＣＢ１は、帯状に形成されている。なお、第１副共通電極ＣＢ１の第２方向Ｙに沿った幅については、必ずしも一定でなくても良い。この第１副共通電極ＣＢ１は、第１主共通電極ＣＡ１と一体的あるいは連続的に形成され、第１主共通電極ＣＡ１と電気的に接続されている。
【００３５】
図示した例では、第１副共通電極ＣＢ１は、第２方向Ｙに間隔をおいて２本平行に並んでおり、画素ＰＸの上下両端部にそれぞれ配置されている。以下では、これらの第１副共通電極ＣＢ１を区別するために、図中の上側の第１副共通電極をＣＢＵ１と称し、図中の下側の第１副共通電極をＣＢＢ１と称する。第１副共通電極ＣＢＵ１は、ゲート配線Ｇ１と対向している。第１副共通電極ＣＢＢ１は、ゲート配線Ｇ２と対向している。
【００３６】
画素ＰＸにおいて、第１副共通電極ＣＢＵ１は上側端部に配置され、第１副共通電極ＣＢＢ１は下側端部に配置されている。厳密には、第１副共通電極ＣＢＵ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、第１副共通電極ＣＢＢ１は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。つまり、ここに示した例では、アレイ基板ＡＲに備えられた第１共通電極ＣＥ１の第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、画素ＰＸを区画する格子状に形成されている。
【００３７】
画素電極ＰＥと第１共通電極ＣＥ１との位置関係に着目すると、以下の関係が言える。
【００３８】
Ｘ−Ｙ平面内において、主画素電極ＰＡと第１主共通電極ＣＡ１とは、第１方向Ｘに沿って交互に配置されている。これらの主画素電極ＰＡと第１主共通電極ＣＡ１とは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、第１主共通電極ＣＡ１のいずれも画素電極ＰＥとは重ならない。すなわち、第１方向Ｘに沿って間隔をおいて隣接する第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１の間には、１本の主画素電極ＰＡが位置している。換言すると、第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１は、主画素電極ＰＡを挟んだ両側に配置されている。このため、第１主共通電極ＣＡＬ１、主画素電極ＰＡ、及び、第１主共通電極ＣＡＲ１は、第１方向Ｘに沿ってこの順に配置されている。
【００３９】
これらの主画素電極ＰＡと第１主共通電極ＣＡ１との第１方向Ｘに沿った間隔は略一定である。すなわち、第１主共通電極ＣＡＬ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔は、第１主共通電極ＣＡＲ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００４０】
また、主画素電極ＰＡと主共通電極ＣＡ１との第１方向Ｘに沿った間隔は、液晶層ＬＱの厚みよりも大きく、主画素電極ＰＡと主共通電極ＣＡ１との間隔は、液晶層ＬＱの厚みの２倍以上の大きさを持つ。
【００４１】
また、Ｘ−Ｙ平面内において、副画素電極ＰＢと第１副共通電極ＣＢ１とは、第２方向Ｙに沿って交互に配置されている。これらの副画素電極ＰＢと第１副共通電極ＣＢ１とは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、第１副共通電極ＣＢ１のいずれも画素電極ＰＥとは重ならない。すなわち、第２方向Ｙに沿って間隔をおいて隣接する第１副共通電極ＣＢＵ１及び第１副共通電極ＣＢＢ１の間には、１本の副画素電極ＰＢが位置している。換言すると、第１副共通電極ＣＢＵ１及び第１副共通電極ＣＢＢ１は、副画素電極ＰＢを挟んだ両側に配置されている。このため、第１副共通電極ＣＢＢ１、副画素電極ＰＢ、及び、第１副共通電極ＣＢＵ１は、第２方向Ｙに沿ってこの順に配置されている。
【００４２】
このようなアレイ基板ＡＲにおいては、画素電極ＰＥ及び第１共通電極ＣＥ１は、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１には、液晶層ＬＱの液晶分子を初期配向させるために、第１配向処理方向ＰＤ１に沿って配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１は、主画素電極ＰＡの延出方向である第２方向Ｙと略平行である。
【００４３】
このような第１配向処理方向ＰＤ１と、画素電極ＰＥ及び第１共通電極ＣＥ１との位置関係について説明する。画素電極ＰＥの主画素電極ＰＡは、第１配向処理方向ＰＤ１の上流側に位置する一端部ＰＡＡと、第１配向処理方向ＰＤ１の下流側に位置する他端部ＰＡＢとを有している。図示した例では、副画素電極ＰＢは、主画素電極ＰＡの他端部ＰＡＢに繋がっている。第１副共通電極ＣＢＵ１は、主画素電極ＰＡの一端部ＰＡＡの側において第１方向Ｘに沿って延出している。
【００４４】
図３は、図１に示した対向基板ＣＴにおける一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部である画素電極ＰＥ、第１共通電極ＣＥ１、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃなどを破線で示している。
【００４５】
対向基板ＣＴは、共通電極ＣＥの一部である第２共通電極ＣＥ２を備えている。この第２共通電極ＣＥ２は、第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２を備えている。これらの第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、互いに電気的に接続されている。また、これらの第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第１共通電極ＣＥ１と電気的に接続されており、第１共通電極ＣＥ１と同電位である。
【００４６】
第２主共通電極ＣＡ２は、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第２方向Ｙに沿って直線的に延出している。あるいは、第２主共通電極ＣＡ２は、第１主共通電極ＣＡ１とそれぞれ対向するとともに主画素電極ＰＡの延出方向と略平行な方向に沿って延出している。このような第２主共通電極ＣＡ２は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００４７】
図示した例では、第２主共通電極ＣＡ２は、第１方向Ｘに間隔をおいて２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの第２主共通電極ＣＡ２を区別するために、図中の左側の第２主共通電極をＣＡＬ２と称し、図中の右側の第２主共通電極をＣＡＲ２と称する。第２主共通電極ＣＡＬ２は、第１主共通電極ＣＡＬ１と対向するとともに、ソース配線Ｓ１の上方に位置している。第２主共通電極ＣＡＲ２は、第１主共通電極ＣＡＲ１と対向するとともに、ソース配線Ｓ２の上方に位置している。
【００４８】
画素ＰＸにおいて、第２主共通電極ＣＡＬ２は左側端部に配置され、第２主共通電極ＣＡＲ２は右側端部に配置されている。厳密には、第２主共通電極ＣＡＬ２は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、第２主共通電極ＣＡＲ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００４９】
第２副共通電極ＣＢ２は、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で副画素電極ＰＢの延出方向と略平行な第１方向Ｘに沿って直線的に延出している。あるいは、第２副共通電極ＣＢ２は、第１副共通電極ＣＢ１とそれぞれ対向するとともに副画素電極ＰＢの延出方向と略平行な方向に沿って延出している。このような第２副共通電極ＣＢ２は、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。また、この第２副共通電極ＣＢ２は、第２主共通電極ＣＡ２と一体的あるいは連続的に形成され、第２主共通電極ＣＡ２と電気的に接続されている。つまり、対向基板ＣＴにおいては、第２共通電極ＣＥ２は格子状に形成されている。
【００５０】
図示した例では、第２副共通電極ＣＢ２は、第２方向Ｙに間隔をおいて２本平行に並んでおり、画素ＰＸの上下両端部にそれぞれ配置されている。以下では、これらの第２副共通電極ＣＢ２を区別するために、図中の上側の第２副共通電極をＣＢＵ２と称し、図中の下側の第２副共通電極をＣＢＢ２と称する。第２副共通電極ＣＢＵ２は、第１副共通電極ＣＢＵ１と対向するとともに、ゲート配線Ｇ１の上方に位置している。第２副共通電極ＣＢＢ２は、第１副共通電極ＣＢＢ２と対向するとともに、ゲート配線Ｇ２の上方に位置している。
【００５１】
画素ＰＸにおいて、第２副共通電極ＣＢＵ２は上側端部に配置され、第２副共通電極ＣＢＢ２は下側端部に配置されている。厳密には、第２副共通電極ＣＢＵ２は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、第２副共通電極ＣＢＢ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００５２】
このような対向基板ＣＴにおいては、第２共通電極ＣＥ２は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるために、第２配向処理方向ＰＤ２に沿って配向処理（例えば、ラビング処理や光配向処理）がなされている。第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１と同一方向である。すなわち、第２配向処理方向ＰＤ２は、主画素電極ＰＡの延出方向である第２方向Ｙと略平行であり、Ｘ−Ｙ平面内において、第１配向処理方向ＰＤ１とは互いに平行であって、互いに同じ向きである。
【００５３】
このような第２配向処理方向ＰＤ２と、画素電極ＰＥ及び第２共通電極ＣＥ２との位置関係について説明すると、第２副共通電極ＣＢＵ２は、主画素電極ＰＡの一端部ＰＡＡの側において第１方向Ｘに沿って延出している。
【００５４】
図４は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮをゲート配線Ｇ１側から見た断面構造を概略的に示す断面図である。図５は、図３のＣ−Ｄ線で切断した液晶表示パネルＬＰＮをソース配線Ｓ１側から見た断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００５５】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００５６】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内側、つまり、対向基板ＣＴと対向する側においてゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、画素電極ＰＥ、第１共通電極ＣＥ１、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。
【００５７】
ゲート配線Ｇ１、ゲート配線Ｇ２、及び、補助容量線Ｃ１は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。ソース配線Ｓ１及びソース配線Ｓ２は、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。つまり、第２絶縁膜１２は、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１と、ソース配線Ｓ１、ソース配線Ｓ２との間の層間絶縁膜に相当する。
【００５８】
画素電極ＰＥの主画素電極ＰＡ及び副画素電極ＰＢや、第１共通電極ＣＥ１の第１主共通電極ＣＡＬ１、第１主共通電極ＣＡＲ１、第１副共通電極ＣＢＵ１、第１副共通電極ＣＢＢ１などは、同一絶縁膜の上面、すなわち、第３絶縁膜１３の上面に形成されている。このような画素電極ＰＥ及び第１共通電極ＣＥ１は、同一材料によって形成可能である。
【００５９】
主画素電極ＰＡは、隣接するソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりもそれらの内側に位置している。副画素電極ＰＢは、補助容量線Ｃ１の直上に位置している。第１主共通電極ＣＡＬ１は、ソース配線Ｓ１の直上に位置している。第１主共通電極ＣＡＲ１は、ソース配線Ｓ２の直上に位置している。第１副共通電極ＣＢＵ１は、ゲート配線Ｇ１の直上に位置している。第１副共通電極ＣＢＢ１は、ゲート配線Ｇ２の直上に位置している。
【００６０】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥや第１共通電極ＣＥ１などを覆っており、第３絶縁膜１３の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００６１】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内側、つまり、アレイ基板ＡＲと対向する側においてブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２共通電極ＣＥ２、第２配向膜ＡＬ２などを備えている。
【００６２】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃ、スイッチング素子ＳＷなどの配線部に対向するように配置されている。ここに示した例では、ブラックマトリクスＢＭは、ソース配線Ｓ１及びソース配線Ｓ２の上方に位置し第２方向Ｙに沿って延出した部分と、ゲート配線Ｇ１及びゲート配線Ｇ２の上方に位置し第１方向Ｘに沿って延出した部分を備えており、格子状に形成されている。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００６３】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０ＡにおいてブラックマトリクスＢＭによって区画された内側に配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００６４】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００６５】
第２共通電極ＣＥ２の第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、第２副共通電極ＣＢＵ２、第２副共通電極ＣＢＢ２などは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成され、いずれもブラックマトリクスＢＭの直下に位置している。第２主共通電極ＣＡＬ２は、第１主共通電極ＣＡＬ１の直上に位置している。また、第２主共通電極ＣＡＬ２の直下には、ソース配線Ｓ１が位置している。第２主共通電極ＣＡＲ２は、第１主共通電極ＣＡＲ１の直上に位置している。また、第２主共通電極ＣＡＲ２の直下には、ソース配線Ｓ２が位置している。第２副共通電極ＣＢＵ２は、第１副共通電極ＣＢＵ１の直上に位置している。また、第２副共通電極ＣＢＢ２の直下には、ゲート配線Ｇ１が位置している。第２副共通電極ＣＢＢ２は、第１副共通電極ＣＢＢ１の直上に位置している。また、第２副共通電極ＣＢＢ２の直下には、ゲート配線Ｇ２が位置している。
【００６６】
上記の開口部ＡＰにおいて、画素電極ＰＥと第１共通電極ＣＥ１及び第２共通電極ＣＥ２との間の領域、つまり、第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２と主画素電極ＰＡとの間の領域、及び、第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２と主画素電極ＰＡとの間の領域は、いずれもバックライト光が透過可能な透過領域に相当する。
【００６７】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、第２共通電極ＣＥ２やオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００６８】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。
【００６９】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００７０】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。
【００７１】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。
【００７２】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、略直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が主画素電極ＰＡあるいは主共通電極ＣＡの延出方向と略平行または略直交するように配置されている。つまり、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向が第２方向Ｙである場合、一方の偏光板の吸収軸は、第２方向Ｙと略平行である（つまり、第１方向Ｘと略直交する）、あるいは、第２方向Ｙと略直交する（つまり、第１方向Ｘと略平行である）。
【００７３】
あるいは、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｙと平行、あるいは、第１方向Ｘと平行である。
【００７４】
図３において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００７５】
また、図３において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００７６】
次に、上記構成の液晶表示パネルＬＰＮの動作について説明する。
【００７７】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥ（第１共通電極ＣＥ１及び第２共通電極ＣＥ２）との間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００７８】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。
【００７９】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向であって且つ同じ向きである。ＯＦＦ時においては、液晶分子ＬＭは、Ｘ−Ｙ平面内において、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向である第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００８０】
図６は、ＯＦＦ時の液晶層ＬＱにおける液晶分子ＬＭの配向状態を模式的に示す図である。なお、液晶分子ＬＭは一般的には棒状あるいはラグビーボール状であるが、ここでは、液晶分子ＬＭを円錐形状で図示しており、それぞれの液晶分子ＬＭが一端部に円形の底面を有し、他端部に頂点を有している。また、液晶表示パネルＬＰＮを図３のＡ−Ｂ線で切断したＡ−Ｂ断面については、図４に示した構成のうちの主要部、つまり、アレイ基板側の第３絶縁膜１３の上の主画素電極ＰＡ、第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１と、対向基板側のオーバーコート層ＯＣの上の第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２とを図示している。また、液晶表示パネルＬＰＮを図３のＣ−Ｄ線で切断したＣ−Ｄ断面については、図５に示した構成のうちの主要部、つまり、アレイ基板側の第３絶縁膜１３の上の副画素電極ＰＢ及び第１副共通電極ＣＢＵ１と、対向基板側のオーバーコート層ＯＣの上の第２副共通電極ＣＢＵ２とを図示している。
【００８１】
液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界としてアレイ基板ＡＲの近傍（つまり、第１配向膜ＡＬ１の近傍）及び対向基板ＣＴの近傍（つまり、第２配向膜ＡＬ２の近傍）において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００８２】
配向処理方向の上流側、つまり、第２副共通電極ＣＢＵ２の側から見たＡ−Ｂ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭは、図面の法線方向である第２方向Ｙを向き、円錐の底面が正面を向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢは、円錐の底面が第２方向Ｙの手前側でアレイ基板ＡＲ側を向くとともに、円錐の頂点が第２方向Ｙの奥側で対向基板ＣＴ側を向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵは、円錐の底面が第２方向Ｙの手前側で対向基板ＣＴ側を向くとともに、円錐の頂点が第２方向Ｙの奥側でアレイ基板ＡＲ側を向くように配向する。
【００８３】
主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の領域を第２主共通電極ＣＡＬ２の側から見たＣ−Ｄ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭは、円錐の底面が配向処理方向の上流側を向くとともに、円錐の頂点が配向処理方向の下流側を向き、Ｘ−Ｙ平面と略平行に配向している。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢは、第１配向処理方向ＰＤ１の下流側で対向基板ＣＴに向かって起き上がり、第１配向処理方向ＰＤ１の上流側に位置する円錐の底面がアレイ基板ＡＲ側を向くとともに、第１配向処理方向ＰＤ１の下流側に位置する円錐の頂点が対向基板ＣＴ側を向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵは、第２配向処理方向ＰＤ２の下流側でアレイ基板ＡＲに向かって起き上がり、第２配向処理方向ＰＤ２の上流側に位置する円錐の底面が対向基板ＣＴ側を向くとともに、第２配向処理方向ＰＤ２の下流側に位置する円錐の頂点がアレイ基板ＡＲ側を向くように配向する。
【００８４】
換言すると、Ｃ−Ｄ断面図では、第１配向処理方向ＰＤ１は、第１副共通電極ＣＢＵ１から副画素電極ＰＢに向かう方向であり、第１副共通電極ＣＢＵ１が上流側であり、副画素電極ＰＢが下流側である。また、第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１と平行な方向であり、第２副共通電極ＣＢＵ２が上流側であり、第２副共通電極ＣＢＢ２が下流側である。
【００８５】
このようなＯＦＦ時において、バックライト４からのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって変化するが、ＯＦＦ時においては、液晶層ＬＱを通過した直線偏光の偏光状態はほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００８６】
このように、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶層ＬＱにおける液晶分子ＬＭの配向状態はスプレイ配向になり、液晶層ＬＱの中間部を境界として、第１配向膜ＡＬ１の近傍での液晶分子ＬＭＢの配向と第２配向膜ＡＬ２の近傍での液晶分子ＬＭＵの配向は、上下で対称となる。このため、基板の法線方向である第３方向Ｚから傾いた視角は、主に液晶分子ＬＭＢ及び液晶分子ＬＭＵによって光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００８７】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥ（第１共通電極ＣＥ１及び第２共通電極ＣＥ２）との間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、画素電極ＰＥと共通電極ＣＥとの間の電界の影響を受け、その配向状態が変化する。
【００８８】
図３に示した例では、画素ＰＸの左側半分の領域、つまり、主画素電極ＰＡと第２主共通電極ＣＡＬ２との間の透過領域内では、液晶分子ＬＭは、主に、主画素電極ＰＡと第２主共通電極ＣＡＬ２との間の電界、及び、主画素電極ＰＡと第２副共通電極ＣＢＵ２との間の電界の相互作用により、その配向状態が変化する。Ｘ−Ｙ平面内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の左上を向くように配向する。
【００８９】
また、画素ＰＸの右側半分の領域、つまり、主画素電極ＰＡと第２主共通電極ＣＡＲ２との間の透過領域内では、液晶分子ＬＭは、主に、主画素電極ＰＡと第２主共通電極ＣＡＲ２との間の電界、及び、主画素電極ＰＡと第２副共通電極ＣＢＵ２との間の電界の相互作用により、その配向状態が変化する。Ｘ−Ｙ平面内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の右上を向くように配向する。
【００９０】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００９１】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。例えば、第１方向Ｘに平行な直線偏光が液晶表示パネルＬＰＮに入射すると、Ｘ−Ｙ平面内において、液晶層ＬＱを通過する際に第１方向Ｘに対して４５°−２２５°方位あるいは１３５°−３１５°方位に配向した液晶分子ＬＭによりλ／２の位相差の影響を受ける（但し、λは液晶層ＬＱを透過する光の波長である）。これにより、液晶層ＬＱを通過した光の偏光状態は、第２方向Ｙに平行な直線偏光となる。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。但し、画素電極あるいは共通電極と重なる位置では、液晶分子が初期配向状態を維持しているため、ＯＦＦ時と同様に黒表示となる。
【００９２】
上記の通り、本実施形態の構成によれば、一画素内における液晶分子ＬＭの配向方向は、ＯＮ時には、Ｘ−Ｙ平面内において少なくとも主として２方向に分かれる。液晶層ＬＱにおける液晶分子ＬＭの３次元的な配向状態については後述する。
【００９３】
このような配向を実現するためには、少なくとも主画素電極ＰＡを備えた画素電極ＰＥに加えて、共通電極ＣＥとして第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、及び、第２副共通電極ＣＢＵ２を備えていればよい。つまり、アレイ基板ＡＲに備えられた第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１、対向基板ＣＴに備えられた第２副共通電極ＣＢＢ２は、他の配線からの電界をシールドしたり、液晶分子ＬＭの配向制御に必要な電界を補強したり、隣接する画素での液晶分子ＬＭの配向制御に必要な電界を形成したり、共通電極ＣＥを冗長化したりするものであって、上記のマルチドメインを形成するのに必須ではない。
【００９４】
図７は、ＯＮ時の液晶層ＬＱにおける液晶分子ＬＭの配向状態を模式的に示す図である。この図７においても、図６と同様に、液晶分子ＬＭを円錐形状で図示している。また、Ａ−Ｂ断面、及び、Ｃ−Ｄ断面については主要部のみを図示している。
【００９５】
液晶層ＬＱの断面において、液晶分子ＬＭの配向状態は、ＯＦＦ時と同様に依然としてスプレイ配向を維持している。
【００９６】
Ａ−Ｂ断面において、主画素電極ＰＡと第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２との間の液晶分子ＬＭは、その頂点から底面に向かう軸が主画素電極ＰＡから第１主共通電極ＣＡＲ１または主画素電極ＰＡから第２主共通電極ＣＡＲ２に向くように配向している。液晶層ＬＱの中間部の液晶分子ＬＭＭＲは、円錐の底面が第２方向Ｙの手前側で第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２の側を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＲは、円錐の底面が第２方向Ｙの手前側で第１主共通電極ＣＡＲ１を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＲは、円錐の底面が第２方向Ｙの手前側で第２主共通電極ＣＡＲ２を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。これらの液晶分子ＬＭＭＲ、液晶分子ＬＭＢＲ、及び、液晶分子ＬＭＵＲの配向状態は、スプレイ配向となる。
【００９７】
Ａ−Ｂ断面において、主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の液晶分子ＬＭは、その頂点から底面に向かう軸が主画素電極ＰＡから第１主共通電極ＣＡＬ１または主画素電極ＰＡから第２主共通電極ＣＡＬ２に向かって配向している。液晶層ＬＱの中間部の液晶分子ＬＭＭＬは、円錐の底面が第２方向Ｙの手前側で第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２の側を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＬは、円錐の底面が第２方向Ｙの手前側で第１主共通電極ＣＡＬ１を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＬは、円錐の底面が第２方向Ｙの手前側で第２主共通電極ＣＡＬ２を向くとともに、円錐の頂点が第２方向Ｙの奥側で主画素電極ＰＡを向くように配向する。これらの液晶分子ＬＭＭＬ、液晶分子ＬＭＢＬ、及び、液晶分子ＬＭＵＬの配向状態は、スプレイ配向となる。
【００９８】
主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の領域を第２主共通電極ＣＡＬ２の側から見たＣ−Ｄ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭＬは、配向処理方向の上流側に位置する円錐の底面が図面の法線方向である第１方向Ｘの手前側に位置し、配向処理方向の下流側に位置する円錐の頂点が第１方向Ｘの奥側に位置し、Ｘ−Ｙ平面と略平行に配向している。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＬは、第１配向処理方向ＰＤ１の上流側に位置する円錐の底面がアレイ基板ＡＲ側を向き第１方向Ｘの手前側に位置し、第１配向処理方向ＰＤ１の下流側に位置する円錐の頂点が対向基板ＣＴ側を向き第１方向Ｘの奥側に位置するように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＬは、第２配向処理方向ＰＤ２の上流側に位置する円錐の底面が対向基板ＣＴ側を向き第１方向Ｘの手前側に位置し、第２配向処理方向ＰＤ２の下流側に位置する円錐の頂点がアレイ基板ＡＲ側を向き第１方向Ｘの奥側に位置するように配向する。
【００９９】
ここで、液晶分子ＬＭＵＲ、液晶分子ＬＭＢＲ、液晶分子ＬＭＵＬ、及び、液晶分子ＬＭＢＬのそれぞれの配向状態について、図８及び図９を参照しながら、より詳しく説明する。以下の説明では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚがそれぞれ互いに直交する座標系において、液晶分子ＬＭの重心を原点とし、Ｙ−Ｚ平面内で液晶分子ＬＭが初期配向しているものとする。
【０１００】
図８の（ａ）には、液晶分子ＬＭＵＲの配向状態を示している。第２配向膜ＡＬ２の第２配向処理方向ＰＤ２は、第２方向Ｙの正（＋）から負（−）に向かう方向である。ＯＦＦ時の液晶分子ＬＭＵＲは、実線で示したように、Ｙ−Ｚ平面内で初期配向している。ＯＮ時には、液晶分子ＬＭＵＲは、点線で示したように、第１領域Ａ１及び第２領域Ａ２を向くように配向する。第１領域Ａ１は、第１方向Ｘが正（＋）であり、第２方向Ｙが正（＋）であり、第３方向Ｚが正（＋）の領域である。第２領域Ａ２は、第１方向Ｘが負（−）であり、第２方向Ｙが負（−）であり、第３方向Ｚが負（−）の領域である。
【０１０１】
図８の（ｂ）には、液晶分子ＬＭＢＲの配向状態を示している。第１配向膜ＡＬ１の第１配向処理方向ＰＤ１は、第２方向Ｙの正（＋）から負（−）に向かう方向である。ＯＦＦ時の液晶分子ＬＭＢＲは、実線で示したように、Ｙ−Ｚ平面内で初期配向している。ＯＮ時には、液晶分子ＬＭＢＲは、点線で示したように、第３領域Ａ３及び第４領域Ａ４を向くように配向する。第３領域Ａ３は、第１方向Ｘが負（−）であり、第２方向Ｙが負（−）であり、第３方向Ｚが正（＋）の領域である。第４領域Ａ４は、第１方向Ｘが正（＋）であり、第２方向Ｙが正（＋）であり、第３方向Ｚが負（−）の領域である。
【０１０２】
図９の（ａ）には、液晶分子ＬＭＢＬの配向状態を示している。ＯＦＦ時の液晶分子ＬＭＢＬは、実線で示したように、Ｙ−Ｚ平面内で初期配向している。ＯＮ時には、液晶分子ＬＭＢＬは、点線で示したように、第５領域Ａ５及び第６領域Ａ６を向くように配向する。第５領域Ａ５は、第１方向Ｘが正（＋）であり、第２方向Ｙが負（−）であり、第３方向Ｚが正（＋）の領域である。第６領域Ａ６は、第１方向Ｘが負（−）であり、第２方向Ｙが正（＋）であり、第３方向Ｚが負（−）の領域である。
【０１０３】
図９の（ｂ）には、液晶分子ＬＭＵＬの配向状態を示している。ＯＦＦ時の液晶分子ＬＭＵＬは、実線で示したように、Ｙ−Ｚ平面内で初期配向している。ＯＮ時には、液晶分子ＬＭＵＬは、点線で示したように、第７領域Ａ７及び第８領域Ａ８を向くように配向する。第７領域Ａ７は、第１方向Ｘが負（−）であり、第２方向Ｙが正（＋）であり、第３方向Ｚが正（＋）の領域である。第８領域Ａ８は、第１方向Ｘが正（＋）であり、第２方向Ｙが負（−）であり、第３方向Ｚが負（−）の領域である。
【０１０４】
このように、液晶分子ＬＭＵＲ、液晶分子ＬＭＢＲ、液晶分子ＬＭＵＬ、及び、液晶分子ＬＭＢＬは、ＯＮ時において、液晶層ＬＱの３次元空間においてそれぞれ異なる方位に配向しており、それぞれの液晶分子によって一画素内に実質的に４つのドメインを形成することが可能となる。そして、ＯＮ時においても、第３方向Ｚから傾いた視角は、方向において、主に液晶分子ＬＭＵＲと液晶分子ＬＭＢＲとの組み合わせ、及び、主に液晶分子ＬＭＵＬと液晶分子ＬＭＢＬとの組み合わせによって光学的に補償される。したがって、階調反転が生ずることなく高い透過率を得ることが可能な視角を拡大することができ、広視野角化が可能となる。
【０１０５】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、主画素電極ＰＡと主共通電極ＣＡとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（例えば、主画素電極ＰＡに対して主共通電極ＣＡの配置位置を変更する）ことで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。
【０１０６】
また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域では、透過率が十分に低下している。これは、ソース配線Ｓの直上に位置する共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子ＬＭがＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【０１０７】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【０１０８】
また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【０１０９】
また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【０１１０】
また、本実施形態によれば、アレイ基板ＡＲは、画素電極ＰＥを挟んだ両側に位置する第１主共通電極ＣＡ１を備えている。この第１主共通電極ＣＡ１は、ソース配線Ｓと対向するため、ソース配線Ｓからの不所望な電界を遮蔽することが可能となる。つまり、第１主共通電極ＣＡ１は、ソースシールド電極として機能する。このため、ソース配線Ｓから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、クロストーク（例えば、当該画素ＰＸが黒を表示する画素電位に設定されている状態で、当該画素ＰＸに接続されたソース配線に白を表示する画素電位が供給されたときに、当該画素ＰＸの一部から光漏れが生じて輝度の上昇を招く現象）などの表示不良の発生を抑制することが可能となる。
【０１１１】
また、本実施形態によれば、アレイ基板ＡＲは、画素電極ＰＥを挟んだ両側に位置する第１副共通電極ＣＢ１を備えている。この第１副共通電極ＣＢ１は、ゲート配線Ｇと対向するため、ゲート配線Ｇからの不所望な電界を遮蔽することが可能となる。つまり、第１副共通電極ＣＢ１は、ゲートシールド電極として機能する。このため、ゲート配線Ｇから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生、さらには、液晶分子の配向不良に起因した光漏れの発生を抑制することが可能となる。
【０１１２】
また、本実施形態によれば、アレイ基板ＡＲに備えられた第１主共通電極ＣＡ１及び第１副共通電極ＣＢ１は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。また、対向基板ＣＴに備えられた第２主共通電極ＣＡ２及び第２副共通電極ＣＢ２は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。したがって、アレイ基板ＡＲに備えられた第１共通電極ＣＥ１の一部で断線が発生したり、対向基板ＣＴに備えられた第２共通電極ＣＥ２の一部に断線が発生したりしたとしても、各画素ＰＸに安定してコモン電位を供給することが可能となり、表示不良の発生を抑制することが可能となる。
【０１１３】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）などの不透明な導電材料を用いて形成しても良い。
【０１１４】
画素電極ＰＥ及び共通電極ＣＥの少なくとも一方が上記の不透明な導電材料によって形成された場合、液晶表示パネルＬＰＮに入射した直線偏光は、画素電極ＰＥや共通電極ＣＥのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な導電材料によって形成されているゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓの延出方向は、液晶表示パネルＬＰＮに入射した直線偏光と略平行であるあるいは略直交する。このため、画素電極ＰＥや共通電極ＣＥ、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓのエッジで反射された直線偏光は、その偏光面が乱れにくく、偏光子である第１偏光板ＰＬ１を透過した際の偏光面を維持することができる。したがって、ＯＦＦ時において、液晶表示パネルＬＰＮを透過した直線偏光は、検光子である第２偏光板ＰＬ２で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率を低減することができ、コントラスト比の低下を抑制することが可能となる。また、画素電極ＰＥや共通電極ＣＥの周辺での光漏れ対策のためにブラックマトリクスＢＭの幅を拡張する必要がなく、開口部ＡＰの面積の低減、ＯＮ時の透過率の低減を抑制することが可能となる。
【０１１５】
次に、本実施形態の他の構造例について説明する。
【０１１６】
図１０は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１１７】
ここに示した構造例は、図２に示した構造例と比較して、第１配向膜ＡＬ１の第１配向処理方向ＰＤ１が第２方向Ｙと略平行であるものの逆向きである点と、画素電極ＰＥが主画素電極ＰＡに加えて第１副画素電極ＰＢ１及び第２副画素電極ＰＢ２を備えている点と、第１共通電極ＣＥ１の第１副共通電極を省略した点とで相違している。以下、これらの相違点を中心に説明する。
【０１１８】
画素電極ＰＥの主画素電極ＰＡ、第１副画素電極ＰＢ１、及び、第２副画素電極ＰＢ２は、互いに電気的に接続されている。主画素電極ＰＡは、第１配向処理方向ＰＤ１の上流側に位置する一端部ＰＡＡと、第１配向処理方向ＰＤ１の下流側に位置する他端部ＰＡＢとを有している。図示した例では、第１副画素電極ＰＢ１は主画素電極ＰＡの一端部ＰＡＡに繋がっており、第２副画素電極ＰＢ２は主画素電極ＰＡの他端部ＰＡＢに繋がっている。
【０１１９】
第１副画素電極ＰＢ１は、補助容量線Ｃ１と重なる領域に位置し、スイッチング素子ＳＷと電気的に接続されている。第２副画素電極ＰＢ２は、ゲート配線Ｇ１と対向している。これらの第１副画素電極ＰＢ１及び第２副画素電極ＰＢ２は、第１方向Ｘに沿って延出しているが、画素電極ＰＥを挟んだ両側に位置する第１主共通電極ＣＡＬ１及び第１主共通電極ＣＡＲ１からは離間している。
【０１２０】
第１主共通電極ＣＡＬ１の直下にはソース配線Ｓ１が位置しており、第１主共通電極ＣＡＲ１の直下にはソース配線Ｓ２が位置している。これらの第１主共通電極ＣＡ１は、上記の例と同様に、ソースシールド電極として機能する。第１副画素電極ＰＢ１の直下には補助容量線Ｃ１が位置しており、第２副画素電極ＰＢ２の直下にはゲート配線Ｇ１が位置している。つまり、第２副画素電極ＰＢ２は、ゲートシールド電極として機能する。
【０１２１】
図１１は、図１に示した対向基板ＣＴにおける一画素ＰＸの他の構造例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部である画素電極ＰＥ、第１主共通電極ＣＡ１、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃなどを破線で示している。
【０１２２】
ここに示した構造例は、図３に示した構造例と比較して、第２配向膜ＡＬ２の第２配向処理方向ＰＤ２が第１配向処理方向ＰＤ１と同様に第２方向Ｙと略平行であるものの逆向きである（図１０に示した第１配向処理方向ＰＤ１と同一方向である）点と、第２共通電極ＣＥ２の第２副共通電極ＣＢ２が画素電極ＰＥの上方に配置されている点で相違している。
【０１２３】
すなわち、第２副共通電極ＣＢ２は、主画素電極ＰＡの一端部ＰＡＡの側において第１方向Ｘに沿って延出している。図示した例では、第２副共通電極ＣＢ２は、主画素電極ＰＡと第１副画素電極ＰＢ１とが繋がる位置の上方に位置しており、一部が補助容量線Ｃ１の上方に位置している。この第２副共通電極ＣＢ２は、第２主共通電極ＣＡ２と一体的あるいは連続的に形成され、第２主共通電極ＣＡ２と電気的に接続されている。つまり、対向基板ＣＴにおいては、第２共通電極ＣＥは格子状に形成されている。
【０１２４】
次に、本実施形態の他の構造例の液晶表示パネルＬＰＮにおける動作について説明する。
【０１２５】
すなわち、ＯＦＦ時には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。すなわち、液晶分子ＬＭは、Ｘ−Ｙ平面内において、その長軸が第２方向Ｙと略平行な方向に初期配向する。
【０１２６】
一方、ＯＮ時では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、画素電極ＰＥと共通電極ＣＥとの間の電界の影響を受け、その配向状態が変化する。
【０１２７】
図１１に示した例では、画素ＰＸの左側半分の領域、つまり、主画素電極ＰＡと第２主共通電極ＣＡＬ２との間の透過領域内では、液晶分子ＬＭは、主に、主画素電極ＰＡと第２主共通電極ＣＡＬ２との間の電界、及び、主画素電極ＰＡと第２副共通電極ＣＢ２との間の電界の相互作用により、その配向状態が変化する。Ｘ−Ｙ平面内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。
【０１２８】
また、画素ＰＸの右側半分の領域、つまり、主画素電極ＰＡと第２主共通電極ＣＡＲ２との間の透過領域内では、液晶分子ＬＭは、主に、主画素電極ＰＡと第２主共通電極ＣＡＲ２との間の電界、及び、主画素電極ＰＡと第２副共通電極ＣＢ２との間の電界の相互作用により、その配向状態が変化する。Ｘ−Ｙ平面内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。
【０１２９】
このような配向を実現するためには、少なくとも主画素電極ＰＡを備えた画素電極ＰＥに加えて、共通電極ＣＥとして第２主共通電極ＣＡＬ２、第２主共通電極ＣＡＲ２、及び、第２副共通電極ＣＢＵ２を備えていればよい。
【０１３０】
次に、このような本実施形態の他の構造例において、液晶層ＬＱにおける液晶分子ＬＭの配向状態をより詳細に説明する。
【０１３１】
図１２は、ＯＦＦ時の液晶層ＬＱにおける液晶分子ＬＭの配向状態を模式的に示す図である。なお、ここでは、図６と同様に、液晶分子ＬＭを円錐形状で図示している。また、Ａ−Ｂ断面、及び、Ｃ−Ｄ断面については主要部のみを図示している。
【０１３２】
液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界としてアレイ基板ＡＲの近傍（つまり、第１配向膜ＡＬ１の近傍）及び対向基板ＣＴの近傍（つまり、第２配向膜ＡＬ２の近傍）において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【０１３３】
配向処理方向の下流側、つまり、第２副画素電極ＰＢ２の側から見たＡ−Ｂ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭは、図面の法線方向である第２方向Ｙを向き、円錐の底面が正面を向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢは、円錐の底面が第２方向Ｙの手前側で対向基板ＣＴ側を向くとともに、円錐の頂点が第２方向Ｙの奥側でアレイ基板ＡＲ側を向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵは、円錐の底面が第２方向Ｙの手前側でアレイ基板ＡＲ側を向くとともに、円錐の頂点が第２方向Ｙの奥側で対向基板ＣＴ側を向くように配向する。
【０１３４】
主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の領域を第２主共通電極ＣＡＬ２の側から見たＣ−Ｄ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭは、円錐の底面が配向処理方向の下流側を向くとともに、円錐の頂点が配向処理方向の上流側を向き、Ｘ−Ｙ平面と略平行に配向している。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢは、第１配向処理方向ＰＤ１の下流側で対向基板ＣＴに向かって起き上がり、第１配向処理方向ＰＤ１の上流側に位置する円錐の頂点がアレイ基板ＡＲ側を向くとともに、第１配向処理方向ＰＤ１の下流側に位置する円錐の底面が対向基板ＣＴ側を向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵは、第２配向処理方向ＰＤ２の下流側でアレイ基板ＡＲに向かって起き上がり、第２配向処理方向ＰＤ２の上流側に位置する円錐の頂点が対向基板ＣＴ側を向くとともに、第２配向処理方向ＰＤ２の下流側に位置する円錐の底面がアレイ基板ＡＲ側を向くように配向する。
【０１３５】
図１３は、ＯＮ時の液晶層ＬＱにおける液晶分子ＬＭの配向状態を模式的に示す図である。この図１３においても、図６と同様に、液晶分子ＬＭを円錐形状で図示している。また、Ａ−Ｂ断面、及び、Ｃ−Ｄ断面については主要部のみを図示している。
【０１３６】
液晶層ＬＱの断面において、液晶分子ＬＭの配向状態は、ＯＦＦ時と同様に依然としてスプレイ配向を維持している。
【０１３７】
Ａ−Ｂ断面において、主画素電極ＰＡと第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２との間の液晶分子ＬＭは、その底面から頂点に向かう軸が主画素電極ＰＡから第１主共通電極ＣＡＲ１または主画素電極ＰＡから第２主共通電極ＣＡＲ２に向かって配向している。液晶層ＬＱの中間部の液晶分子ＬＭＭＲは、円錐の頂点が第２方向Ｙの奥側で第１主共通電極ＣＡＲ１及び第２主共通電極ＣＡＲ２の側を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＲは、円錐の頂点が第２方向Ｙの奥側で第１主共通電極ＣＡＲ１を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＲは、円錐の頂点が第２方向Ｙの奥側で第２主共通電極ＣＡＲ２を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。これらの液晶分子ＬＭＭＲ、液晶分子ＬＭＢＲ、及び、液晶分子ＬＭＵＲの配向状態は、スプレイ配向となる。
【０１３８】
Ａ−Ｂ断面において、主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の液晶分子ＬＭは、その底面から頂点に向かう軸が主画素電極ＰＡから第１主共通電極ＣＡＬ１または主画素電極ＰＡから第２主共通電極ＣＡＬ２に向かって配向している。液晶層ＬＱの中間部の液晶分子ＬＭＭＬは、円錐の頂点が第２方向Ｙの奥側で第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２の側を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＬは、円錐の頂点が第２方向Ｙの奥側で第１主共通電極ＣＡＬ１を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＬは、円錐の頂点が第２方向Ｙの奥側で第２主共通電極ＣＡＬ２を向くとともに、円錐の底面が第２方向Ｙの手前側で主画素電極ＰＡを向くように配向する。これらの液晶分子ＬＭＭＬ、液晶分子ＬＭＢＬ、及び、液晶分子ＬＭＵＬの配向状態は、スプレイ配向となる。
【０１３９】
主画素電極ＰＡと第１主共通電極ＣＡＬ１及び第２主共通電極ＣＡＬ２との間の領域を第２主共通電極ＣＡＬ２の側から見たＣ−Ｄ断面においては、液晶層ＬＱの中間部の液晶分子ＬＭＭＬは、配向処理方向の上流側に位置する円錐の頂点が図面の法線方向である第１方向Ｘの手前側に位置し、配向処理方向の下流側に位置する円錐の底面が第１方向Ｘの奥側に位置し、Ｘ−Ｙ平面と略平行に配向している。液晶層ＬＱのアレイ基板ＡＲ近傍の液晶分子ＬＭＢＬは、第１配向処理方向ＰＤ１の上流側に位置する円錐の頂点がアレイ基板ＡＲ側を向き第１方向Ｘの手前側に位置し、第１配向処理方向ＰＤ１の下流側に位置する円錐の底面が対向基板ＣＴ側を向き第１方向Ｘの奥側に位置するように配向する。液晶層ＬＱの対向基板ＣＴ近傍の液晶分子ＬＭＵＬは、第２配向処理方向ＰＤ２の上流側に位置する円錐の頂点が対向基板ＣＴ側を向き第１方向Ｘの手前側に位置し、第２配向処理方向ＰＤ２の下流側に位置する円錐の底面がアレイ基板ＡＲ側を向き第１方向Ｘの奥側に位置するように配向する。
【０１４０】
このような構成の他の構造例においても、図２乃至図９を参照して説明した構造例と同様の効果が得られる。
【０１４１】
なお、本実施形態において、画素ＰＸの構造は、上記の例に限定されるものではない。
【０１４２】
上記の例では、副画素電極ＰＢの直下に補助容量線が配置された構成について説明したが、副画素電極ＰＢの直下には、ゲート配線が配置されても良い。また、補助容量線の配置位置は画素の下側（ゲート配線Ｇ２の近傍）でなくても良いし、ゲート配線の配置位置は画素の上側端部あるいは下側端部でなくてもよい。
【０１４３】
上記の例では、画素電極ＰＥが主画素電極ＰＡ及び副画素電極ＰＢを備えた場合について説明したが、画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続可能であれば、副画素電極ＰＢを備えていなくても良い。
【０１４４】
上記の例では、主画素電極ＰＡの延出方向が第２方向Ｙである場合について説明したが、主画素電極ＰＡは第１方向Ｘに沿って延出していても良い。この場合には、第１主共通電極ＣＡ１及び第２主共通電極ＣＡ２の延出方向は第１方向Ｘとなる。この場合、上記の例と同様に第１方向Ｘに沿った第１信号配線がゲート配線Ｇであり第２方向Ｙに沿った第２信号配線がソース配線Ｓであれば、第１主共通電極ＣＡ１はゲート配線Ｇと対向し、第２主共通電極ＣＡ２はゲート配線Ｇの上方に位置し、第１副共通電極ＣＢ１はソース配線Ｓと対向し、第２副共通電極ＣＢ２はソース配線Ｓの上方に位置する。また、この場合、第１方向Ｘに沿った第１信号配線がソース配線Ｓであり第２方向Ｙに沿った第２信号配線がゲート配線Ｇであれば、第１主共通電極ＣＡ１はソース配線Ｓと対向し、第２主共通電極ＣＡ２はソース配線Ｓの上方に位置し、第１副共通電極ＣＢ１はゲート配線Ｇと対向し、第２副共通電極ＣＢ２はゲート配線Ｇの上方に位置する。
【０１４５】
上記の例では、第１電極として主画素電極ＰＡを含む画素電極ＰＥに対して、この第１電極の両側に位置する第２電極として主共通電極ＣＡを含む共通電極ＣＥを設けた場合について説明したが、第１電極として主共通電極ＣＡを含む共通電極ＣＥに対して、この第１電極の両側に位置する第２電極として主画素電極ＰＡを含む画素電極ＰＥを設けても良い。
【０１４６】
以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。
【０１４７】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１４８】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＰＥ…画素電極 ＰＡ…主画素電極 ＰＢ…副画素電極
ＣＥ…共通電極 ＣＡ…主共通電極 ＣＢ…副共通電極
【特許請求の範囲】
【請求項１】
直線的に延出した帯状の主画素電極を備えた画素電極と、前記画素電極を覆うとともに前記主画素電極の延出方向と略平行な第１配向処理方向に配向処理された第１配向膜と、を備えた第１基板と、
前記主画素電極を挟んだ両側で前記主画素電極の延出方向と略平行な方向に沿って延出した主共通電極及び第１配向処理方向の上流側に位置する前記主画素電極の一端部側において前記主画素電極の延出方向に交差する方向に沿って延出した副共通電極を備えた共通電極と、前記共通電極を覆うとともに第１配向処理方向と同一方向である第２配向処理方向に配向処理された第２配向膜と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記画素電極は、第１配向処理方向の下流側に位置する前記主画素電極の他端部に繋がった副画素電極を備えたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１基板は、さらに、前記主共通電極の直下に位置するソース配線と、前記副共通電極の直下に位置するゲート配線と、前記副画素電極の直下に位置する補助容量線と、を備えたことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第１基板は、さらに、前記ソース配線と対向し前記共通電極と同電位のソースシールド電極と、前記ゲート配線と対向し前記共通電極と同電位のゲートシールド電極と、を備えたことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記画素電極は、第１配向処理方向の上流側に位置する前記主画素電極の一端部に繋がった第１副画素電極と、第１配向処理方向の下流側に位置する前記主画素電極の他端部に繋がった第２副画素電極と、を備えたことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記第１基板は、さらに、前記主共通電極の直下に位置するソース配線と、前記第１副画素電極の直下に位置する補助容量線と、前記第２副画素電極の直下に位置するゲート配線と、を備えたことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記第１基板は、さらに、前記ソース配線と対向し前記共通電極と同電位のソースシールド電極を備えたことを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
第１方向に沿って延出したゲート配線と、第１方向に交差する第２方向に沿って延出したソース配線と、第２方向に沿って延出した帯状の主画素電極を備えた画素電極と、前記ソース配線に対向し第２方向に沿って延出した第１主共通電極を備えた第１共通電極と、前記画素電極及び前記第１共通電極を覆うとともに前記第２方向に平行な第１配向処理方向に配向処理された第１配向膜と、を備えた第１基板と、
前記主画素電極を挟んだ両側で第２方向に沿って延出した第２主共通電極及び第１配向処理方向の上流側に位置する前記主画素電極の一端部側において第１方向に沿って延出した第２副共通電極を備えた第２共通電極と、前記第２共通電極を覆うとともに第１配向処理方向と同一方向である第２配向処理方向に配向処理された第２配向膜と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項９】
前記第１共通電極は、さらに、前記ゲート配線に対向し第１方向に沿って延出した第１副共通電極を備えたことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記画素電極は、第１方向に沿った長さが第１方向に交差する第２方向に沿った長さよりも短い画素に配置されたことを特徴とする請求項８または９に記載の液晶表示装置。
【請求項１】
直線的に延出した帯状の主画素電極を備えた画素電極と、前記画素電極を覆うとともに前記主画素電極の延出方向と略平行な第１配向処理方向に配向処理された第１配向膜と、を備えた第１基板と、
前記主画素電極を挟んだ両側で前記主画素電極の延出方向と略平行な方向に沿って延出した主共通電極及び第１配向処理方向の上流側に位置する前記主画素電極の一端部側において前記主画素電極の延出方向に交差する方向に沿って延出した副共通電極を備えた共通電極と、前記共通電極を覆うとともに第１配向処理方向と同一方向である第２配向処理方向に配向処理された第２配向膜と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記画素電極は、第１配向処理方向の下流側に位置する前記主画素電極の他端部に繋がった副画素電極を備えたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１基板は、さらに、前記主共通電極の直下に位置するソース配線と、前記副共通電極の直下に位置するゲート配線と、前記副画素電極の直下に位置する補助容量線と、を備えたことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第１基板は、さらに、前記ソース配線と対向し前記共通電極と同電位のソースシールド電極と、前記ゲート配線と対向し前記共通電極と同電位のゲートシールド電極と、を備えたことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記画素電極は、第１配向処理方向の上流側に位置する前記主画素電極の一端部に繋がった第１副画素電極と、第１配向処理方向の下流側に位置する前記主画素電極の他端部に繋がった第２副画素電極と、を備えたことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記第１基板は、さらに、前記主共通電極の直下に位置するソース配線と、前記第１副画素電極の直下に位置する補助容量線と、前記第２副画素電極の直下に位置するゲート配線と、を備えたことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記第１基板は、さらに、前記ソース配線と対向し前記共通電極と同電位のソースシールド電極を備えたことを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
第１方向に沿って延出したゲート配線と、第１方向に交差する第２方向に沿って延出したソース配線と、第２方向に沿って延出した帯状の主画素電極を備えた画素電極と、前記ソース配線に対向し第２方向に沿って延出した第１主共通電極を備えた第１共通電極と、前記画素電極及び前記第１共通電極を覆うとともに前記第２方向に平行な第１配向処理方向に配向処理された第１配向膜と、を備えた第１基板と、
前記主画素電極を挟んだ両側で第２方向に沿って延出した第２主共通電極及び第１配向処理方向の上流側に位置する前記主画素電極の一端部側において第１方向に沿って延出した第２副共通電極を備えた第２共通電極と、前記第２共通電極を覆うとともに第１配向処理方向と同一方向である第２配向処理方向に配向処理された第２配向膜と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項９】
前記第１共通電極は、さらに、前記ゲート配線に対向し第１方向に沿って延出した第１副共通電極を備えたことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記画素電極は、第１方向に沿った長さが第１方向に交差する第２方向に沿った長さよりも短い画素に配置されたことを特徴とする請求項８または９に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−５４１７９（Ｐ２０１３−５４１７９Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９１６８８（Ｐ２０１１−１９１６８８）
【出願日】平成２３年９月２日（２０１１．９．２）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月２日（２０１１．９．２）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
[ Back to top ]