滅点修理装置および滅点修理方法
【課題】滅点の生じた画素に対して、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することの可能な滅点修理装置および滅点修理方法を提供する。
【解決手段】各画素２００の駆動に用いられる信号線ＤＴＬ、ゲート線ＷＳＬおよびドレイン線ＤＳＬに、外部機器である滅点修理装置１の連結線１０が連結されており、この連結線１０を介して滅点修理装置１から有機ＥＬ素子１１２Ｒ等に逆バイアス電圧が印加される。このとき、有機ＥＬ素子１１２Ｒ等への逆バイアス電圧の印加は保持容量Ｃｓを介したカップリングによって行われるので、トランジスタＴＤｒを介して有機ＥＬ素子１１２Ｒ等に逆バイアスを印加した場合よりも、有機ＥＬ素子１１２Ｒ等に対して大きな逆バイアス電圧を容易に印加することができる。
【解決手段】各画素２００の駆動に用いられる信号線ＤＴＬ、ゲート線ＷＳＬおよびドレイン線ＤＳＬに、外部機器である滅点修理装置１の連結線１０が連結されており、この連結線１０を介して滅点修理装置１から有機ＥＬ素子１１２Ｒ等に逆バイアス電圧が印加される。このとき、有機ＥＬ素子１１２Ｒ等への逆バイアス電圧の印加は保持容量Ｃｓを介したカップリングによって行われるので、トランジスタＴＤｒを介して有機ＥＬ素子１１２Ｒ等に逆バイアスを印加した場合よりも、有機ＥＬ素子１１２Ｒ等に対して大きな逆バイアス電圧を容易に印加することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素の発光素子として有機発光素子を用いた表示装置における滅点を修理する滅点修理装置および滅点修理方法に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
表示装置に使われる有機ＥＬ素子は、陽極、有機層（有機化合物層）および陰極をこの順に積層してなる積層構造となっている。そのため、有機ＥＬ素子を形成する過程において、微小なパーティクルなどによって、薄い有機層にピンホール等の欠陥が形成されることがある。例えば、上面発光型の有機ＥＬ表示装置の場合には、有機層の厚さが数ｎｍ〜数１０ｎｍと非常に薄いので、１μｍ程度のパーティクルが有機ＥＬ素子に混入した場合であっても、ピンホール等が生じ得る。
【０００５】
有機層にピンホール等の欠陥が存在すると、それによって陽極と陰極との間に電気的なショート回路が形成され、有機層に流れるべき電流の全部または一部がショート回路に流れてしまうことがある。そのような場合には、有機層が発光しないか、または有機層の発光輝度が低くなる現象が発生する。この現象が発生した画素は、滅点画素と呼ばれている。
【０００６】
この滅点画素の発生は歩留まりの低下を招く。そのため、従来から、滅点画素に対する種々の対策が講じられている。例えば、特許文献１では、滅点画素に対して、逆バイアス電圧を印加して電流を流し、その電流によって生じる発熱現象を利用して欠陥部分を高抵抗化または絶縁化する方策が提案されている。
【０００７】
【特許文献１】特開２００３−５１３８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図７は、有機ＥＬ表示装置においてマトリクス状に配置された各画素の内部構成の一例を表したものである。図７に示した画素２００は、駆動方式としてアクティブマトリクス方式が用いられている場合に一般的に採られる構造を有しており、有機ＥＬ素子２１０およびそれに接続された画素回路２２０により構成されている。画素回路２２０は、サンプリング用のトランジスタＴＷＳ、保持容量Ｃｓ、駆動用のトランジスタＴＤｒによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。
【０００９】
画素回路２２０において、ゲート線ＷＳＬがトランジスタＴＷＳのゲートに接続され、ドレイン線ＤＳＬがトランジスタＴＤｒのドレインに接続され、信号線ＤＴＬがトランジスタＴＷＳのドレインに接続されている。トランジスタＴＷＳのソースはトランジスタＴＤｒのゲートと、保持容量Ｃｓの一端に接続されており、トランジスタＴＤｒのソースと保持容量Ｃｓの他端とが有機ＥＬ素子２１０のアノードに接続されている。有機ＥＬ素子１１０のカソードは、グラウンド線ＧＮＤに接続されている。
【００１０】
このような構成の画素１００を備えた表示装置では、各画素２００において画素回路２２０がオンオフ制御され、各画素２００の有機ＥＬ素子２１０に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出され、その結果、画像が表示される。
【００１１】
ところで、上記した画素２００において滅点が生じた場合には、例えば、以下のようにして、滅点の生じた画素２００のリペアを行うことが考えられる。すなわち、滅点の生じた画素１００においてトランジスタＴＷＳ，ＴＤｒを共にオンした状態で、ドレイン線ＤＳＬの電圧をＶｉｎｉ（＜０）にする。このとき、画素２００は、図８に示した等価回路で表されるので、有機ＥＬ素子２１０には、以下の式で表される逆バイアス電圧ＶＥＬ１が印加される。
ＶＥＬ１＝（Ｖｉｎｉ−Ｖｃａ）×（ＲＥＬ／（ＲＥＬ＋ＲＤｒ））
【００１２】
ここで、ＲＤｒはトランジスタＴＤｒのオン抵抗、ＲＥＬは有機ＥＬ素子２１０のショート抵抗、Ｖｃａは有機ＥＬ素子２１０のカソード電圧をそれぞれ表している。
【００１３】
ところで、ＲＤｒはＲＥＬと比べて極めて大きく、有機ＥＬ素子２１０の分圧比は極めて小さい。そのため、通常、各画素２００を駆動する際にドレイン線ＤＳＬに印加される程度の電圧（Ｖｉｎｉ）を、滅点の生じた画素２００のドレイン線ＤＳＬに印加することにより、有機ＥＬ素子２１０に逆バイアス電圧を印加したとしても、有機ＥＬ素子２１０の欠陥部分を高抵抗化または絶縁化することができない場合があるという問題がある。
【００１４】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、滅点の生じた画素に対して、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することの可能な滅点修理装置および滅点修理方法に関する。
【課題を解決するための手段】
【００１５】
本発明の滅点修理装置は、以下の表示装置における滅点を修理するものである。修理対象となる表示装置は、有機発光素子および画素回路を画素ごとに有する表示部と、画素回路に接続された第１ないし第４の配線とを備えたものである。画素回路には、第１トランジスタと、第２トランジスタと、保持容量とが設けられている。第１のトランジスタのゲートが第１の配線に接続されており、第１のトランジスタのドレインまたはソースが第３の配線に接続されている。第１のトランジスタのドレインおよびソースのうち第３の配線に未接続の方が第２のトランジスタのゲートおよび保持容量の一端に接続されている。第２のトランジスタのドレインまたはソースが第２の配線に接続されており、第２のトランジスタのドレインおよびソースのうち第２の配線に未接続の方が保持容量の他端および有機発光素子のアノードに接続されている。有機発光素子のカソードが第４の配線に接続されている。そして、本滅点修理装置は、上記した表示装置の第１の配線に連結される第１の駆動部と、上記した表示装置の第２の配線に連結される第２の駆動部と、上記した表示装置の第３の配線に連結される第３の駆動部と、制御部とを備えている。ここで、第１の駆動部は、第１のトランジスタのオン電圧以上の第１の電圧を第１の配線に出力可能となっている。第２の駆動部は、第２の電圧と、第２の電圧よりも低く、かつゼロボルトよりも低い第３の電圧とを第２の配線に出力可能となっている。第３の駆動部は、第２のトランジスタの閾値電圧よりも高い第４の電圧と、第４の電圧よりも低く、かつゼロボルトよりも低い第５の電圧とを第３配線に出力可能となっている。制御部は、第１ないし第３の駆動部に対して以下の（Ａ），（Ｂ）の各ステップを順次実行することを指示する制御信号を出力するようになっている。
【００１６】
（Ａ）第１の駆動部が第１の配線の電圧を第１の電圧にし、第２の駆動部が第２の配線の電圧を第２の電圧にし、第３の駆動部が第３配線の電圧を第４の電圧にする準備ステップ
（Ｂ）第１の配線の電圧が第１の電圧となっている時に、第２の駆動部が第２の配線の電圧を第３の電圧にし、第３の駆動部が第３配線の電圧を第５の電圧にする逆バイアス電圧印加ステップ
【００１７】
本発明の滅点修理方法は、以下の滅点修理装置を用いて以下の表示装置における滅点を修理するものである。
【００１８】
修理対象となる表示装置は、有機発光素子および画素回路を画素ごとに有する表示部と、画素回路に接続された第１ないし第４の配線とを備えたものである。画素回路には、第１トランジスタと、第２トランジスタと、保持容量とが設けられている。第１のトランジスタのゲートが第１の配線に接続されており、第１のトランジスタのドレインまたはソースが第３の配線に接続されている。第１のトランジスタのドレインおよびソースのうち第３の配線に未接続の方が第２のトランジスタのゲートおよび保持容量の一端に接続されている。第２のトランジスタのドレインまたはソースが第２の配線に接続されており、第２のトランジスタのドレインおよびソースのうち第２の配線に未接続の方が保持容量の他端および有機発光素子のアノードに接続されている。有機発光素子のカソードが第４の配線に接続されている。
【００１９】
一方、上記した表示装置の修理に用いられる滅点修理装置は、上記した表示装置の第１の配線に連結される第１の駆動部と、上記した表示装置の第２の配線に連結される第２の駆動部と、上記した表示装置の第３の配線に連結される第３の駆動部とを備えている。ここで、第１の駆動部は、第１のトランジスタのオン電圧以上の第１の電圧を第１の配線に出力可能となっている。第２の駆動部は、第２の電圧と、第２の電圧よりも低く、かつゼロボルトよりも低い第３の電圧とを第２の配線に出力可能となっている。第３の駆動部は、第２のトランジスタの閾値電圧よりも高い第４の電圧と、第４の電圧よりも低く、かつゼロボルトよりも低い第５の電圧とを第３配線に出力可能となっている。そして、本発明の滅点修理方法は、上記した滅点修理装置の第１ないし第３の駆動部において上記した（Ａ），（Ｂ）の各ステップを順次実行するものである。
【００２０】
本発明の滅点修理装置および滅点修理方法では、外部機器（滅点修理装置）を用いることにより、滅点の生じた画素において、第１の配線の電圧が第１の電圧に設定され、第２の配線の電圧が第２の電圧に設定され、第３配線の電圧が第４の電圧に設定されたのち、第１の配線の電圧が第１の電圧となっている時に、第２の配線の電圧が第３の電圧に設定され、第３配線の電圧が第５の電圧に設定される。これにより、第２のトランジスタのソース電圧が保持容量を介したカップリングによって、（第５の電圧−第４の電圧）×（保持容量／（保持容量＋第２のトランジスタのゲート−ドレイン間の寄生容量）となり、有機発光素子に逆バイアスが印加される。これにより、トランジスタを介して有機発光素子に逆バイアスを印加した場合よりも、有機発光素子に対して大きな逆バイアス電圧を容易に印加することができる。
【発明の効果】
【００２１】
本発明の滅点修理装置および滅点修理方法によれば、外部機器（滅点修理装置）を用いて、滅点の生じた画素において、第１の配線の電圧を第１の電圧に設定し、第２の配線の電圧を第２の電圧に設定し、第３配線の電圧を第４の電圧に設定するようにしたので、有機発光素子に対して大きな逆バイアス電圧を印加することができる。これにより、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２３】
図１は、本発明の一実施の形態に係る滅点修理装置１の全体構成を、修理対象となる表示装置１００と共に表したものである。以下では、まず、表示装置１００について説明したのち、滅点修理装置１について説明する。
【００２４】
（表示装置１００）
表示装置１００は、例えば、ガラス，シリコン（Ｓｉ）ウェハあるいは樹脂などよりなる基板（図示せず）上に、表示部１１０と、表示部１１０の周辺に形成された周辺回路部１２０（駆動部）とを備えている。
【００２５】
表示部１１０は、複数の画素１１１を表示部１１０の全面に渡ってマトリクス状に配置したものであり、外部から入力された映像信号１２０ａに基づく画像をアクティブマトリクス駆動により表示するものである。各画素１１１は、赤色用の画素１１１Ｒと、緑色用の画素１１１Ｇと、青色用の画素１１１Ｂとを含んでいる。
【００２６】
図２は、画素１１１Ｒ，１１１Ｇ，１１１Ｂの内部構成の一例を表したものである。画素１１１Ｒ，１１１Ｇ，１１１Ｂ内には、図２に示したように、有機ＥＬ素子１１２Ｒ，１１２Ｇ，１１２Ｂ（発光素子）と、画素回路１１３とが設けられている。
【００２７】
有機ＥＬ素子１１２Ｒ，１１２Ｇ，１１２Ｂ（以下、有機ＥＬ素子１１２Ｒ等と称する。）は、例えば、図示しないが、陽極（アノード）、有機層および陰極（カソード）が順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。有機層に含まれる各層（正孔注入層、正孔輸送層、発光層、電子輸送層など）の材料は、有機ＥＬ素子１１２Ｒ等の発光色に応じた材料となっている。
【００２８】
画素回路１１３は、サンプリング用のトランジスタＴＷＳ（第１のトランジスタ）、駆動用のトランジスタＴＤｒ（第２のトランジスタ）、保持容量Ｃｓによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。トランジスタＴＷＳ，ＴＤｒは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。
【００２９】
周辺回路部１２０は、タイミング制御回路１２１と、水平駆動回路１２２と、書き込み走査回路１２３と、電源走査回路１２４とを有している。タイミング制御回路１２１は、信号生成回路１２１Ａと、信号保持制御回路１２１Ｂとを含んでいる。また、周辺回路部１２０には、ゲート線ＷＳＬ（第１配線）と、ドレイン線ＤＳＬ（第２配線）と、信号線ＤＴＬ（第３配線）と、グラウンド線ＧＮＤ（第４配線）とが設けられている。グラウンド線ＧＮＤは、グラウンドに接続されており、グラウンド電圧（参照電圧）に設定される。
【００３０】
信号生成回路１２１Ａは、外部から入力された映像信号１２０ａに基づいて、例えば１画面ごと（１フィールドの表示ごと）に表示部１１０に表示するための表示信号１２１ａを生成するようになっている。
【００３１】
信号保持制御回路１２１Ｂは、信号生成回路１２１Ａから出力された表示信号１２１ａを１画面ごと（１フィールドの表示ごと）に、例えばＳＲＡＭ（Static Random Access Memory）などから構成されたフィールドメモリに格納して保持するようになっている。
【００３２】
この信号保持制御回路１２１Ｂはまた、各画素１１１を駆動する水平駆動回路１２２、書き込み走査回路１２３および電源走査回路１２４が連動して動作するように制御する役割も果たしている。具体的には、信号保持制御回路１２１Ｂは、書き込み走査回路１２３に対しては制御信号１２１ｂを、電源走査回路１２４に対しては制御信号１２１ｃを、水平駆動回路１２２に対しては制御信号１２１ｄをそれぞれ出力するようになっている。
【００３３】
水平駆動回路１２２は、信号保持制御回路１２１Ｂから出力された制御信号１２１ｄに応じて、２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を出力可能となっている。具体的には、水平駆動回路１２２は、表示部１１０の各画素１１に接続された信号線ＤＴＬを介して、書き込み走査回路１２３により選択された画素１１１へ２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を供給するようになっている。
【００３４】
ここで、Ｖｓｉｇは、映像信号１２０ａに対応する電圧値となっている。Ｖｓｉｇの最小電圧はＶｏｆｓよりも低い電圧値となっており、Ｖｓｉｇの最大電圧はＶｏｆｓよりも高い電圧値となっている。
【００３５】
書き込み走査回路１２３は、信号保持制御回路１２１Ｂから出力された制御信号１２１ｂに応じて、２種類の電圧（Ｖｏｎ１、Ｖｏｆｆ１）を出力可能となっている。具体的には、書き込み走査回路１２３は、表示部１１０の各画素１１１に接続されたゲート線ＷＳＬを介して、駆動対象の画素１１１へ２種類の電圧（Ｖｏｎ１、Ｖｏｆｆ１）を供給し、サンプリング用のトランジスタＴＷＳを制御するようになっている。
【００３６】
ここで、Ｖｏｎ１は、トランジスタＴＷＳのオン電圧以上の値となっている。Ｖｏｎ１は、後述の「Ｖｔｈ補正準備期間」および「最初のＶｔｈ補正期間」に書き込み走査回路１２３から出力される電圧値である。また、Ｖｏｆｆ１は、トランジスタＴＷＳのオン電圧よりも低い値となっており、かつ、Ｖｏｎ１よりも低い値となっている。Ｖｏｆｆ１は、後述の「Ｖｔｈ補正休止期間」および「発光期間」に書き込み走査回路１２３から出力される電圧値である。
【００３７】
電源走査回路１２４は、信号保持制御回路１２１Ｂから出力された制御信号１２１ｃに応じて、２種類の電圧（Ｖｉｎｉ、Ｖｃｃ）を出力可能となっている。具体的には、電源走査回路１２４は、表示部１１０の各画素１１１に接続されたドレイン線ＤＳＬを介して、駆動対象の画素１１１へ２種類の電圧（Ｖｉｎｉ、Ｖｃｃ）を供給し、有機ＥＬ素子１１２Ｒ等の発光および消光を制御するようになっている。
【００３８】
ここで、Ｖｉｎｉは、有機ＥＬ素子１１２Ｒ等の閾値電圧Ｖｅｌと、有機ＥＬ素子１１２Ｒ等のカソードの電圧Ｖｃａとを足し合わせた電圧（Ｖｅｌ＋Ｖｃａ）よりも低い電圧値である。また、Ｖｃｃは、電圧（Ｖｅｌ＋Ｖｃａ）以上の電圧値である。
【００３９】
次に、図１、図２を参照して、各構成要素の接続関係について説明する。書き込み走査回路１２３から引き出されたゲート線ＷＳＬは、行方向に延在して形成されており、トランジスタＴＷＳのゲートに接続されている。電源走査回路１２４から引き出されたドレイン線ＤＳＬも行方向に延在して形成されており、トランジスタＴＤｒのドレインに接続されている。また、水平駆動回路１２２から引き出された信号線ＤＴＬは列方向に延在して形成されており、トランジスタＴＷＳのドレインに接続されている。トランジスタＴＷＳのソースは駆動用のトランジスタＴＤｒのゲートと、保持容量Ｃｓの一端に接続されている。トランジスタＴＤｒのソースが保持容量Ｃｓの他端と、有機ＥＬ素子１１２Ｒ等のアノードとに接続されている。有機ＥＬ素子１１２Ｒ等のカソードは、グラウンド線ＧＮＤに接続されている。
【００４０】
（滅点修理装置１）
滅点修理装置１は、連結部１０と、修理制御部２０とを備えている。
【００４１】
修理制御部２０は、タイミング制御回路２１（制御部）と、水平駆動回路２２（第３駆動部）と、書き込み走査回路２３（第１駆動部）と、電源走査回路２４（第２駆動部）とを有している。タイミング制御回路２１は、信号生成回路（図示せず）と、信号保持制御回路（図示せず）とを含んでいる。また、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４には連結部１０が連結されている。連結部１０には、連結線１０Ａ，１０Ｂ，１０Ｃが含まれており、連結線１０Ａが信号線ＤＴＬに連結され、連結線１０Ｂがゲート線ＷＳＬに連結され、連結線１０Ｃがドレイン線ＤＳＬに連結されている。
【００４２】
さらに、連結線１０Ａには、図２に示したように、画素１１１Ｒ用の連結線１０ＡＲ、画素１１１Ｇ用の連結線１０ＡＧ、画素１１１Ｂ用の連結線１０ＡＢが含まれており、連結線１０ＡＲが画素１１１Ｒ用の信号線ＤＴＬに連結され、連結線１０ＡＧが画素１１１Ｇ用の信号線ＤＴＬに連結され、連結線１０ＡＢが画素１１１Ｂ用の信号線ＤＴＬに連結されている。また、連結線１０Ｂには、図２に示したように、画素１１１Ｒ用の連結線１０ＢＲ、画素１１１Ｇ用の連結線１０ＢＧ、画素１１１Ｂ用の連結線１０ＢＢが含まれており、連結線１０ＢＲが画素１１１Ｒ用のゲート線ＷＳＬに連結され、連結線１０ＢＧが画素１１１Ｇ用のゲート線ＷＳＬに連結され、連結線１０ＢＢが画素１１１Ｂ用のゲート線ＷＳＬに連結されている。また、連結線１０Ｃには、図２に示したように、画素１１１Ｒ用の連結線１０ＣＲ、画素１１１Ｇ用の連結線１０ＣＧ、画素１１１Ｂ用の連結線１０ＣＢが含まれており、連結線１０ＣＲが画素１１１Ｒ用のドレイン線ＤＳＬに連結され、連結線１０ＣＧが画素１１１Ｇ用のドレイン線ＤＳＬに連結され、連結線１０ＣＢが画素１１１Ｂ用のドレイン線ＤＳＬに連結されている。
【００４３】
信号生成回路は、外部から入力された修理信号２０ａに基づいて、例えば、修理対象となる、滅点の生じる画素１１１Ｒ，１１１Ｇ，１１１Ｂに対して所定の逆バイアス電圧を印加するためのバイアス信号を生成するようになっている。
【００４４】
信号保持制御回路は、信号生成回路から出力されたバイアス信号を例えばＳＲＡＭなどから構成されたフィールドメモリに格納して保持するようになっている。この信号保持制御回路はまた、各画素１１を駆動する水平駆動回路２２、書き込み走査回路２３および電源走査回路２４が連動して動作するように制御する役割も果たしている。具体的には、信号保持制御回路は、書き込み走査回路２３に対しては制御信号２１ｂを、電源走査回路１２４に対しては制御信号２１ｃを、水平駆動回路２２に対しては制御信号２１ｄをそれぞれ出力するようになっている。
【００４５】
水平駆動回路２２は、信号保持制御回路から出力された制御信号２１ｄに応じて、２種類の電圧（Ｖ３、Ｖ４）を出力可能となっている。具体的には、水平駆動回路２２は、連結線１０Ａ（１０ＡＲ、１０ＡＧ、１０ＡＢ）および信号線ＤＴＬを介して、書き込み走査回路２３により選択された画素１１１へ２種類の電圧（Ｖ３、Ｖ４）を供給するようになっている。
【００４６】
ここで、Ｖ３は、トランジスタＴＤｒの閾値電圧Ｖｔｈよりも高い正の電圧値となっている。また、Ｖ４は、Ｖ３よりも低く、かつゼロボルトよりも低い電圧値となっている。
【００４７】
書き込み走査回路２３は、信号保持制御回路から出力された制御信号２１ｂに応じて、２種類の電圧（Ｖｏｎ２、Ｖｏｆｆ２）を出力可能となっている。具体的には、書き込み走査回路１２３は、連結線１０Ｂ（１０ＢＲ、１０ＢＧ、１０ＢＢ）およびゲート線ＷＳＬを介して、修理対象の画素１１１へ２種類の電圧（Ｖｏｎ２、Ｖｏｆｆ２）を供給し、トランジスタＴＷＳを制御するようになっている。
【００４８】
ここで、Ｖｏｎ２は、トランジスタＴＷＳのオン電圧以上の値となっている。Ｖｏｎ２は、少なくとも後述の「逆バイアス電圧印加期間」に書き込み走査回路２３から出力される電圧値である。また、Ｖｏｆｆ２は、トランジスタＴＷＳのオン電圧よりも低い値となっており、かつ、Ｖｏｎ２よりも低い値となっている。Ｖｏｆｆ２は、必要に応じて書き込み走査回路２３から出力される電圧値である。
【００４９】
電源走査回路２４は、信号保持制御回路から出力された制御信号２１ｃに応じて、２種類の電圧（Ｖ１、Ｖ２）を出力可能となっている。具体的には、電源走査回路２４は、連結線１０Ｃ（１０ＣＲ、１０ＣＧ、１０ＣＢ）およびドレイン線ＤＳＬを介して、修理対象の画素１１へ２種類の電圧（Ｖ１、Ｖ２）を供給するようになっている。
【００５０】
ここで、Ｖ１は、後述の「準備期間」における信号線ＤＴＬの電圧と同一またはほぼ同一の電圧値となっている。また、Ｖ２は、後述の「逆バイアス電圧印加期間」における信号線ＤＴＬの電圧と同一またはほぼ同一の電圧値となっている。
【００５１】
次に、本実施の形態の表示装置１００の動作（消光から発光までの動作）の一例について説明する。本実施の形態では、有機ＥＬ素子１１２Ｒ等のＩ−Ｖ特性が経時変化したり、トランジスタＴＤｒの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１１２Ｒ等の発光輝度を一定に保つようにするために、有機ＥＬ素子１１２Ｒ等のＩ−Ｖ特性の変動に対する補償動作およびトランジスタＴＤｒの閾値電圧Ｖｔｈや移動度μの変動に対する補正動作を組み込んでいる。
【００５２】
図３は、表示装置１００における各種波形の一例を表したものである。図３には、ゲート線ＷＳＬに２種類の電圧（Ｖｏｎ１、Ｖｏｆｆ１）が、ドレイン線ＤＳＬに２種類の電圧（Ｖｃｃ、Ｖｉｎｉ）が、信号線ＤＴＬに２種類の電圧（Ｖｓｉｇ、Ｖｏｆｓ１）が印加されている様子が示されている。さらに、図３には、ゲート線ＷＳＬ、ドレイン線ＤＳＬおよび信号線ＤＴＬへの電圧印加に応じて、トランジスタＴＤｒのゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。
【００５３】
（Ｖｔｈ補正準備期間）
まず、Ｖｔｈ補正の準備を行う。具体的には、ゲート線ＷＳＬの電圧がＶｏｆｆ１となっており、信号線ＤＴＬの電圧がＶｓｉｇとなっており、ドレイン線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１１２Ｒ等が発光している時）に、電源走査回路１２４が制御信号１２１ｃに応じてドレイン線ＤＳＬの電圧をＶｃｃからＶｉｎｉに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｉｎｉとなり、有機ＥＬ素子１１２Ｒ等が消光する。次に、水平駆動回路１２２が制御信号１２１ｄに応じて信号線ＤＴＬの電圧をＶｓｉｇからＶｏｆｓに切り替えたのち、ドレイン線ＤＳＬの電圧がＶｉｎｉとなっている間に、書き込み走査回路１２３が制御信号１２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げる（Ｔ２）。すると、ゲート電圧ＶｇがＶｏｆｓに下がる。このとき、ゲート電圧Ｖｇとソース電圧Ｖｓとの電位差Ｖｇｓ（＝Ｖｏｆｓ−Ｖｉｎｉ）がトランジスタＴＤｒの閾値電圧Ｖｔｈよりも大きくなるように、電源走査回路１２４および水平駆動回路１２２では、ドレイン線ＤＳＬおよび信号線ＤＴＬへの印加電圧（Ｖｉｎｉ、Ｖｏｆｓ）が設定されている。
【００５４】
（最初のＶｔｈ補正期間）
次に、Ｖｔｈの補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、電源走査回路１２４が制御信号１２１ｃに応じてドレイン線ＤＳＬの電圧をＶｉｎｉからＶｃｃに上げる（Ｔ３）。すると、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その後、水平駆動回路１２２が制御信号１２１ｄに応じて信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、書き込み走査回路１２３が制御信号１２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎ１からＶｏｆｆ１に下げる（Ｔ４）。すると、トランジスタＴＤｒのゲートがフローティングとなり、Ｖｔｈの補正が一旦停止する。
【００５５】
（最初のＶｔｈ補正休止期間）
Ｖｔｈ補正が休止している期間中（すなわち、ゲート線ＷＳＬの電圧がＶｏｆｆ１となっており、かつドレイン線ＤＳＬの電圧がＶｃｃとなっている間）は、先のＶｔｈ補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。具体的には、水平駆動回路１２２が、Ｖｔｈ補正が休止している期間中に、信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替えたのち、ＶｓｉｇからＶｏｆｓに切り替える動作を行い、書き込み走査回路１２３が、信号線ＤＴＬの電圧がＶｓｉｇとなっている間に、先のＶｔｈ補正を行った行（画素）とは異なる他の行（画素）に接続されたゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げたのち、Ｖｏｎ１からＶｏｆｆ１に切り替える。従って、水平駆動回路２２は、ある行（画素）においてＶｔｈ補正を実行するために１周期（図中の１Ｈで示された期間）の前半に信号線ＤＴＬの電圧をＶｏｆｓとし、他の行（画素）においてサンプリングを行うために１周期の後半に信号線ＤＴＬの電圧をＶｓｉｇとする動作を実行する。
【００５６】
なお、Ｖｔｈ補正が不十分である場合、すなわち、トランジスタＴＤｒのゲート−ソース間の電位差ＶｇｓがトランジスタＴＤｒの閾値電圧Ｖｔｈよりも大きい場合には、Ｖｔｈ補正休止期間中にも、先のＶｔｈ補正を行った行（画素）において、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも上昇する。
【００５７】
（２回目のＶｔｈ補正期間）
Ｖｔｈ補正休止期間が終了した後、Ｖｔｈの補正を再び行う。具体的には、ドレイン線ＤＳＬの電圧がＶｃｃとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓとなっており、Ｖｔｈ補正が可能となっている時に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げ（Ｔ５）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（Ｖｔｈ補正がまだ完了していない場合）には、トランジスタＴＤｒがカットオフするまで（電位差ＶｇｓがＶｔｈになるまで）、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れる。これにより、ゲート電圧ＶｇがＶｏｆｓとなり、ソース電圧Ｖｓが上昇し、その結果、保持容量ＣｓがＶｔｈに充電され、電位差ＶｇｓがＶｔｈとなる。その後、水平駆動回路１２２が信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、書き込み走査回路１２３がゲート線ＷＳＬの電圧をＶｏｎ１からＶｏｆｆ１に下げる（Ｔ６）。すると、トランジスタＴＤｒのゲートがフローティングとなるので、電位差Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、電位差ＶｇｓをＶｔｈに設定することにより、トランジスタＴＤｒの閾値電圧Ｖｔｈが画素回路１３ごとにばらついた場合であっても、有機ＥＬ素子１１２Ｒ等の発光輝度がばらつくのをなくすることができる。
【００５８】
（２回目のＶｔｈ補正休止期間）
その後、Ｖｔｈ補正の休止期間中（すなわち、ゲート線ＷＳＬの電圧がＶｏｆｆ１となっており、かつドレイン線ＤＳＬの電圧がＶｃｃとなっている間）に、水平駆動回路１２２が制御信号１２１ｄに応じて信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える。
【００５９】
（書き込み・μ補正期間）
２回目のＶｔｈ補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっている間に、書き込み走査回路１２３が制御信号１２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げ（Ｔ７）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。すると、トランジスタＴＤｒのゲートの電圧が信号線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１１２Ｒ等のアノードの電圧はこの段階ではまだ有機ＥＬ素子１１２Ｒ等の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１１２Ｒ等はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１１２Ｒ等の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶ３だけ上昇し、やがて電位差ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶ３となる。このようにして、書き込みと同時にμ補正が行われる。ここで、トランジスタＴＤｒの移動度μが大きい程、ΔＶ３も大きくなるので、電位差Ｖｇｓを発光前にΔＶ３だけ小さくすることにより、画素ごとの移動度μのばらつきを取り除くことができる。
【００６０】
（発光期間）
最後に、書き込み走査回路１２３が制御信号１２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎ１からＶｏｆｆ１に下げる（Ｔ８）。すると、トランジスタＴＤｒのゲートがフローティングとなり、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１１２Ｒ等に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１１２Ｒ等が所望の輝度で発光する。
【００６１】
本実施の形態の表示装置１００では、上記のようにして、各画素１１１において画素回路１１３がオンオフ制御され、各画素１１１の有機ＥＬ素子１１２Ｒ等に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示部１１０において画像が表示される。
【００６２】
ところで、上記した有機ＥＬ素子１１２Ｒ等では、有機層の厚さが数ｎｍ〜数１０ｎｍと非常に薄い。そのため、有機ＥＬ素子１１２Ｒ等を製造する過程で、１μｍ程度のパーティクルが有機ＥＬ素子１１２Ｒ等に混入した場合には、有機層にピンホール等が生じ得る。有機層にピンホール等の欠陥が存在すると、それによって陽極と陰極との間に電気的なショート回路が形成され、有機層に流れるべき電流の全部または一部がショート回路に流れてしまうことがある。そのような場合には、有機層が発光しないか、または有機層の発光輝度が低くなり、滅点画素が発生する。
【００６３】
この滅点画素の発生は歩留まりの低下を招く。そのため、滅点画素を修理することにより歩留まりの低下を抑えることが必要となる。滅点画素の修理方法の一つとして、有機ＥＬ素子１１２Ｒ等に逆バイアス電圧を印加し、有機ＥＬ素子１１２Ｒ等の欠陥部分を高抵抗化または絶縁化する方法がある。
【００６４】
例えば、図１３に示したような２Ｔｒ１Ｃの回路構成を有する画素２００を備えた表示装置において、有機ＥＬ素子２１０に逆バイアス電圧を印加するためには、滅点の生じた画素２００において、トランジスタＴＷＳ，ＴＤｒを共にオンした状態で、ドレイン線ＤＳＬの電圧をＶｉｎｉ（＜０）にすればよい。このとき、画素２００は、図１４に示した等価回路で表されるので、有機ＥＬ素子２１０には、以下の式で表される逆バイアス電圧ＶＥＬ１を印加することができる。
ＶＥＬ１＝（Ｖｉｎｉ−Ｖｃａ）×（ＲＥＬ／（ＲＥＬ＋ＲＤｒ））
【００６５】
ここで、ＲＤｒはトランジスタＴＤｒのオン抵抗、ＲＥＬは有機ＥＬ素子２１０のショート抵抗、Ｖｃａは有機ＥＬ素子２１０のカソード電圧をそれぞれ表している。
【００６６】
ところで、ＲＤｒはＲＥＬと比べて極めて大きく、有機ＥＬ素子２１０の分圧比が小さい。そのため、通常、各画素２００を駆動する際にドレイン線ＤＳＬに印加される程度の電圧（Ｖｉｎｉ）を、滅点の生じた画素２００のドレイン線ＤＳＬに印加することにより、有機ＥＬ素子２１０に逆バイアス電圧を印加したとしても、有機ＥＬ素子２１０の欠陥部分を高抵抗化または絶縁化することができない場合がある。
【００６７】
一方、本実施の形態の表示装置１では、図１、図２に示したように、各画素２００の駆動に用いられる信号線ＤＴＬ、ゲート線ＷＳＬおよびドレイン線ＤＳＬに、外部機器である滅点修理装置１の連結線１０が連結されており、この連結線１０を介して滅点修理装置１から有機ＥＬ素子１１２Ｒ等に逆バイアス電圧が印加されるようになっている。これにより、例えば、以下に示した手順により、滅点の生じた画素１１１Ｒ，１１１Ｇ，１１１Ｂの修理を行うことができる。
【００６８】
（準備期間）
図４は、滅点画素の修理を行う際の各種波形の一例を表したものである。まず、滅点の生じた画素１１１Ｒ，１１１Ｇ，１１１Ｂにおいて、図４、図５（Ａ）に示したように、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎに設定し、電源走査回路２４が制御信号２１ｃに応じてドレイン線ＤＳＬの電圧をＶ１に設定し、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶ３に設定する。すると、トランジスタＴＷＳがオンし、トランジスタＴＤｒのゲート電圧が信号線ＤＴＬの電圧（Ｖ３＞０）と等しくなるので、トランジスタＴＤｒもオンし、トランジスタＴＤｒの有機ＥＬ素子１１２Ｒ等側の電圧（有機ＥＬ素子１１２Ｒ等のアノード電圧）がＶ１に近い値となる。このようにして、逆バイアス電圧を印加する前に、有機ＥＬ素子１１２Ｒ等のアノード電圧を所定の値に設定しておく。
【００６９】
（逆バイアス電圧印加期間）
次に、図４、図５（Ｂ）に示したように、ゲート線ＷＳＬの電圧がＶｏｎとなっている時に、電源走査回路２４が制御信号２１ｃに応じてドレイン線ＤＳＬの電圧をＶ２（＜０）に下げ、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶ４（＜０）に下げる（Ｔ１０）。すると、ランジスタＴＤｒのソース電圧Ｖｓが保持容量Ｃｓを介したカップリングによって、Ｖ１＋ＶＥＬ２となり、有機ＥＬ素子１１２Ｒ等に逆バイアス電圧（ＶＥＬ２−Ｖｃａ）が印加される。つまり、トランジスタＴＤｒを介さずに有機ＥＬ素子１１２Ｒ等に逆バイアス電圧が印加されている。なお、ＶＥＬ２は以下の式で表される。
ＶＥＬ２＝（Ｖ４−Ｖ３）×（Ｃｓ／（Ｃｓ＋Ｃｅｌ）
【００７０】
次に、図４に示したように、所定の期間が経過したところで、電源走査回路２４が制御信号２１ｃに応じてドレイン線ＤＳＬの電圧をＶ１に上げる（Ｔ１１）。すると、トランジスタＴＤｒのソース電圧ＶｓもＶ１となり、有機ＥＬ素子１１２Ｒ等への逆バイアスの印加が終了する。その後、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶ３に戻しておく（Ｔ１２）。
【００７１】
なお、図４には、有機ＥＬ素子１１２Ｒ等に対して、断続的に逆バイアス電圧が印加されている場合が例示されているが、連続で逆バイアス電圧が印加されるようにしてもよい。また、図４には、水平駆動回路２２および電源走査回路２４が制御信号２１ｃ，２１ｄに応じてドレイン線ＤＳＬおよび信号線ＤＴＬにＶ２、Ｖ４を同時に出力しているが、どちらかを先に出力するようにしてもよい。
【００７２】
本実施の形態では、上記のように保持容量Ｃｓを介したカップリングを利用することにより、トランジスタＴＤｒを介さずに有機ＥＬ素子１１２Ｒ等に逆バイアスを印加している。そのため、トランジスタＴＤｒを介して有機ＥＬ素子１１２Ｒ等に逆バイアスを印加した場合よりも、有機ＥＬ素子１１２Ｒ等に対して大きな逆バイアス電圧を容易に印加することができる。その結果、有機ＥＬ素子１１２Ｒ等の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することができるので、滅点画素をより確実に修理することができる。
【００７３】
ところで、本実施の形態では、書き込み・μ補正期間における書き込み動作時に、信号線ＤＴＬに対して電圧Ｖｓｉｇが印加され、保持容量Ｃｓに、以下の式で表される電圧Ｖｉｎが書き込まれる。
Ｖｉｎ＝Ｖｓｉｇ−Ｖｓｉｇ×（Ｃｓ／（Ｃｓ＋Ｃｅｌ））
【００７４】
このとき、通常は、保持容量Ｃｓへの書き込み電圧Ｖｉｎを大きくするために、Ｃｓの値がＣｅｌよりも十分に小さくなるように、Ｃｓの値が設定される。そのため、有機ＥＬ素子１１２Ｒ等に対して大きな逆バイアス電圧（ＶＥＬ２−Ｖｃａ）を印加するためには、信号線ＤＴＬに印加する電圧Ｖ４を大きくすることが必要となる。例えば、Ｃｓ／（Ｃｓ＋Ｃｅｌを０．２程度となるようにＣｓの値が設定されている場合に、Ｖｉｎｉ−Ｖｃａを−５Ｖに設定したときには、電圧Ｖ４を−２５Ｖ程度にすることが必要となる。従って、このような大きな電圧を表示装置１００内に設けた駆動回路から有機ＥＬ素子１１２Ｒ等に印加するよりは、本実施の形態のように、外部機器である滅点修理装置１から有機ＥＬ素子１１２Ｒ等に印加する方が、表示装置１００の製造コスト抑制などの観点から好ましい。
【００７５】
[変形例]
上記実施の形態では、滅点画素の修理に際して、信号線ＤＴＬに単一の電圧Ｖ４を印加していたが、信号線ＤＴＬに画素１１１Ｒ，１１１Ｇ，１１１Ｂごとに異なる電圧を印加するようにしてもよい。そのようにした場合には、有機ＥＬ素子１１２Ｒ，１１２Ｇ，１１２Ｂごとに異なる大きさの逆バイアス電圧を印加することができる。
【００７６】
一般に、有機ＥＬ素子１１２Ｒ，１１２Ｇ，１１２Ｂでは、有機層は発光色の波長に応じた厚さとなっており、滅点画素の修理に最適な逆バイアス電圧の大きさは有機層の厚さに応じて異なっている。例えば、図６に示したように、赤色光を発する有機ＥＬ素子１１２Ｒの最適電圧ＶＲは、緑色光を発する有機ＥＬ素子１１２Ｇの最適電圧ＶＧおよび青色光を発する有機ＥＬ素子１１２Ｂの最適電圧ＶＢよりも大きく、有機ＥＬ素子１１２Ｇの最適電圧ＶＧは青色光を発する有機ＥＬ素子１１２Ｂの最適電圧ＶＢよりも大きい。そのため、上記実施の形態のように、有機層の厚さに関係なく一律に、信号線ＤＴＬに単一の電圧Ｖ４を印加した場合には、ある有機層にとっては滅点画素の修理に最適な大きさの逆バイアス電圧の大きさとなっていない可能性がある。
【００７７】
一方、本変形例のように、信号線ＤＴＬに画素１１１Ｒ，１１１Ｇ，１１１Ｂごとに異なる電圧を印加するようにした場合には、有機層の厚さに応じて滅点画素の修理に最適な大きさの逆バイアス電圧（ＶＲ、ＶＧ、ＶＢ）を有機ＥＬ素子１１２Ｒ，１１２Ｇ，１１２Ｂに印加することができる。これにより、修理によって滅点画素をなくすることが可能となる。
【００７８】
なお、滅点画素の修理に最適な逆バイアス電圧を大幅に超えることは好ましくない。例えば、図６に示したように、ＶＢよりも大幅に大きな電圧（例えばＶＧ程度の電圧）を有機ＥＬ素子１１２Ｂに印加した場合には、有機ＥＬ層を破壊してしまうことが多くなり、滅点画素をなくすることができないからである。
【００７９】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００８０】
例えば、上記実施の形態等では、表示装置１００がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１１３の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１３に追加してもよい。その場合、画素回路１１３の変更に応じて、上述した水平駆動回路１２２、書き込み走査回路１２３、電源走査回路１２４のほかに、必要な駆動回路を追加してもよい。
【００８１】
また、上記実施の形態等では、水平駆動回路２２，１２２、書き込み走査回路２３，１２３および電源走査回路２４，１２４の駆動を信号保持制御回路が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、水平駆動回路２２，１２２、書き込み走査回路２３，１２３および電源走査回路２４，１２４の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【図面の簡単な説明】
【００８２】
【図１】本発明の一実施の形態に係る滅点修理装置の一例を表す構成図である。
【図２】図１の表示装置の画素の内部構成の一例を表す構成図である。
【図３】図１の表示装置の発光動作の一例について説明するための波形図である。
【図４】図１の滅点修理装置の滅点補正の動作の一例について説明するための波形図である。
【図５】滅点補正時の逆バイアスについて説明するための等価回路図である。
【図６】逆バイアス電圧と滅点個数との関係の一例を有機ＥＬ素子の発光色ごとに表す特性図である。
【図７】従来の表示装置の画素の内部構成の一例を表す構成図である。
【図８】図７の構成における滅点補正時の逆バイアスについて説明するための等価回路図である。
【符号の説明】
【００８３】
１…滅点修理装置、１０，１０Ａ，１０Ｂ，１０Ｃ…連結部、２０…修理制御部、２１，１２１…タイミング制御回路、２２，１２２…水平駆動回路、２３，１２３…書き込み走査回路、２４，１２４…電源走査回路、１００…表示装置、１１０…表示部、１１１，１１１Ｒ，１１１Ｇ，１１１Ｂ…画素、１１２Ｒ，１１２Ｇ，１１２Ｂ…有機ＥＬ素子、１１３…画素回路、１２０…周辺回路部、１２１Ａ…表示信号生成回路、１２１Ｂ…表示信号保持制御回路、Ｃｓ…保持容量、ＤＳＬ…ドレイン線、ＤＴＬ…信号線、Ｉｄｓ…電流、ＴＤｒ，ＴＷＳ…トランジスタ、Ｖｇ…ゲート電圧、Ｖｇｓ…電位差、Ｖｓ…ソース電圧、Ｖｔｈ…閾値電圧、ＷＳＬ…ゲート線。
【技術分野】
【０００１】
本発明は、画素の発光素子として有機発光素子を用いた表示装置における滅点を修理する滅点修理装置および滅点修理方法に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
表示装置に使われる有機ＥＬ素子は、陽極、有機層（有機化合物層）および陰極をこの順に積層してなる積層構造となっている。そのため、有機ＥＬ素子を形成する過程において、微小なパーティクルなどによって、薄い有機層にピンホール等の欠陥が形成されることがある。例えば、上面発光型の有機ＥＬ表示装置の場合には、有機層の厚さが数ｎｍ〜数１０ｎｍと非常に薄いので、１μｍ程度のパーティクルが有機ＥＬ素子に混入した場合であっても、ピンホール等が生じ得る。
【０００５】
有機層にピンホール等の欠陥が存在すると、それによって陽極と陰極との間に電気的なショート回路が形成され、有機層に流れるべき電流の全部または一部がショート回路に流れてしまうことがある。そのような場合には、有機層が発光しないか、または有機層の発光輝度が低くなる現象が発生する。この現象が発生した画素は、滅点画素と呼ばれている。
【０００６】
この滅点画素の発生は歩留まりの低下を招く。そのため、従来から、滅点画素に対する種々の対策が講じられている。例えば、特許文献１では、滅点画素に対して、逆バイアス電圧を印加して電流を流し、その電流によって生じる発熱現象を利用して欠陥部分を高抵抗化または絶縁化する方策が提案されている。
【０００７】
【特許文献１】特開２００３−５１３８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図７は、有機ＥＬ表示装置においてマトリクス状に配置された各画素の内部構成の一例を表したものである。図７に示した画素２００は、駆動方式としてアクティブマトリクス方式が用いられている場合に一般的に採られる構造を有しており、有機ＥＬ素子２１０およびそれに接続された画素回路２２０により構成されている。画素回路２２０は、サンプリング用のトランジスタＴＷＳ、保持容量Ｃｓ、駆動用のトランジスタＴＤｒによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。
【０００９】
画素回路２２０において、ゲート線ＷＳＬがトランジスタＴＷＳのゲートに接続され、ドレイン線ＤＳＬがトランジスタＴＤｒのドレインに接続され、信号線ＤＴＬがトランジスタＴＷＳのドレインに接続されている。トランジスタＴＷＳのソースはトランジスタＴＤｒのゲートと、保持容量Ｃｓの一端に接続されており、トランジスタＴＤｒのソースと保持容量Ｃｓの他端とが有機ＥＬ素子２１０のアノードに接続されている。有機ＥＬ素子１１０のカソードは、グラウンド線ＧＮＤに接続されている。
【００１０】
このような構成の画素１００を備えた表示装置では、各画素２００において画素回路２２０がオンオフ制御され、各画素２００の有機ＥＬ素子２１０に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出され、その結果、画像が表示される。
【００１１】
ところで、上記した画素２００において滅点が生じた場合には、例えば、以下のようにして、滅点の生じた画素２００のリペアを行うことが考えられる。すなわち、滅点の生じた画素１００においてトランジスタＴＷＳ，ＴＤｒを共にオンした状態で、ドレイン線ＤＳＬの電圧をＶｉｎｉ（＜０）にする。このとき、画素２００は、図８に示した等価回路で表されるので、有機ＥＬ素子２１０には、以下の式で表される逆バイアス電圧ＶＥＬ１が印加される。
ＶＥＬ１＝（Ｖｉｎｉ−Ｖｃａ）×（ＲＥＬ／（ＲＥＬ＋ＲＤｒ））
【００１２】
ここで、ＲＤｒはトランジスタＴＤｒのオン抵抗、ＲＥＬは有機ＥＬ素子２１０のショート抵抗、Ｖｃａは有機ＥＬ素子２１０のカソード電圧をそれぞれ表している。
【００１３】
ところで、ＲＤｒはＲＥＬと比べて極めて大きく、有機ＥＬ素子２１０の分圧比は極めて小さい。そのため、通常、各画素２００を駆動する際にドレイン線ＤＳＬに印加される程度の電圧（Ｖｉｎｉ）を、滅点の生じた画素２００のドレイン線ＤＳＬに印加することにより、有機ＥＬ素子２１０に逆バイアス電圧を印加したとしても、有機ＥＬ素子２１０の欠陥部分を高抵抗化または絶縁化することができない場合があるという問題がある。
【００１４】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、滅点の生じた画素に対して、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することの可能な滅点修理装置および滅点修理方法に関する。
【課題を解決するための手段】
【００１５】
本発明の滅点修理装置は、以下の表示装置における滅点を修理するものである。修理対象となる表示装置は、有機発光素子および画素回路を画素ごとに有する表示部と、画素回路に接続された第１ないし第４の配線とを備えたものである。画素回路には、第１トランジスタと、第２トランジスタと、保持容量とが設けられている。第１のトランジスタのゲートが第１の配線に接続されており、第１のトランジスタのドレインまたはソースが第３の配線に接続されている。第１のトランジスタのドレインおよびソースのうち第３の配線に未接続の方が第２のトランジスタのゲートおよび保持容量の一端に接続されている。第２のトランジスタのドレインまたはソースが第２の配線に接続されており、第２のトランジスタのドレインおよびソースのうち第２の配線に未接続の方が保持容量の他端および有機発光素子のアノードに接続されている。有機発光素子のカソードが第４の配線に接続されている。そして、本滅点修理装置は、上記した表示装置の第１の配線に連結される第１の駆動部と、上記した表示装置の第２の配線に連結される第２の駆動部と、上記した表示装置の第３の配線に連結される第３の駆動部と、制御部とを備えている。ここで、第１の駆動部は、第１のトランジスタのオン電圧以上の第１の電圧を第１の配線に出力可能となっている。第２の駆動部は、第２の電圧と、第２の電圧よりも低く、かつゼロボルトよりも低い第３の電圧とを第２の配線に出力可能となっている。第３の駆動部は、第２のトランジスタの閾値電圧よりも高い第４の電圧と、第４の電圧よりも低く、かつゼロボルトよりも低い第５の電圧とを第３配線に出力可能となっている。制御部は、第１ないし第３の駆動部に対して以下の（Ａ），（Ｂ）の各ステップを順次実行することを指示する制御信号を出力するようになっている。
【００１６】
（Ａ）第１の駆動部が第１の配線の電圧を第１の電圧にし、第２の駆動部が第２の配線の電圧を第２の電圧にし、第３の駆動部が第３配線の電圧を第４の電圧にする準備ステップ
（Ｂ）第１の配線の電圧が第１の電圧となっている時に、第２の駆動部が第２の配線の電圧を第３の電圧にし、第３の駆動部が第３配線の電圧を第５の電圧にする逆バイアス電圧印加ステップ
【００１７】
本発明の滅点修理方法は、以下の滅点修理装置を用いて以下の表示装置における滅点を修理するものである。
【００１８】
修理対象となる表示装置は、有機発光素子および画素回路を画素ごとに有する表示部と、画素回路に接続された第１ないし第４の配線とを備えたものである。画素回路には、第１トランジスタと、第２トランジスタと、保持容量とが設けられている。第１のトランジスタのゲートが第１の配線に接続されており、第１のトランジスタのドレインまたはソースが第３の配線に接続されている。第１のトランジスタのドレインおよびソースのうち第３の配線に未接続の方が第２のトランジスタのゲートおよび保持容量の一端に接続されている。第２のトランジスタのドレインまたはソースが第２の配線に接続されており、第２のトランジスタのドレインおよびソースのうち第２の配線に未接続の方が保持容量の他端および有機発光素子のアノードに接続されている。有機発光素子のカソードが第４の配線に接続されている。
【００１９】
一方、上記した表示装置の修理に用いられる滅点修理装置は、上記した表示装置の第１の配線に連結される第１の駆動部と、上記した表示装置の第２の配線に連結される第２の駆動部と、上記した表示装置の第３の配線に連結される第３の駆動部とを備えている。ここで、第１の駆動部は、第１のトランジスタのオン電圧以上の第１の電圧を第１の配線に出力可能となっている。第２の駆動部は、第２の電圧と、第２の電圧よりも低く、かつゼロボルトよりも低い第３の電圧とを第２の配線に出力可能となっている。第３の駆動部は、第２のトランジスタの閾値電圧よりも高い第４の電圧と、第４の電圧よりも低く、かつゼロボルトよりも低い第５の電圧とを第３配線に出力可能となっている。そして、本発明の滅点修理方法は、上記した滅点修理装置の第１ないし第３の駆動部において上記した（Ａ），（Ｂ）の各ステップを順次実行するものである。
【００２０】
本発明の滅点修理装置および滅点修理方法では、外部機器（滅点修理装置）を用いることにより、滅点の生じた画素において、第１の配線の電圧が第１の電圧に設定され、第２の配線の電圧が第２の電圧に設定され、第３配線の電圧が第４の電圧に設定されたのち、第１の配線の電圧が第１の電圧となっている時に、第２の配線の電圧が第３の電圧に設定され、第３配線の電圧が第５の電圧に設定される。これにより、第２のトランジスタのソース電圧が保持容量を介したカップリングによって、（第５の電圧−第４の電圧）×（保持容量／（保持容量＋第２のトランジスタのゲート−ドレイン間の寄生容量）となり、有機発光素子に逆バイアスが印加される。これにより、トランジスタを介して有機発光素子に逆バイアスを印加した場合よりも、有機発光素子に対して大きな逆バイアス電圧を容易に印加することができる。
【発明の効果】
【００２１】
本発明の滅点修理装置および滅点修理方法によれば、外部機器（滅点修理装置）を用いて、滅点の生じた画素において、第１の配線の電圧を第１の電圧に設定し、第２の配線の電圧を第２の電圧に設定し、第３配線の電圧を第４の電圧に設定するようにしたので、有機発光素子に対して大きな逆バイアス電圧を印加することができる。これにより、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２３】
図１は、本発明の一実施の形態に係る滅点修理装置１の全体構成を、修理対象となる表示装置１００と共に表したものである。以下では、まず、表示装置１００について説明したのち、滅点修理装置１について説明する。
【００２４】
（表示装置１００）
表示装置１００は、例えば、ガラス，シリコン（Ｓｉ）ウェハあるいは樹脂などよりなる基板（図示せず）上に、表示部１１０と、表示部１１０の周辺に形成された周辺回路部１２０（駆動部）とを備えている。
【００２５】
表示部１１０は、複数の画素１１１を表示部１１０の全面に渡ってマトリクス状に配置したものであり、外部から入力された映像信号１２０ａに基づく画像をアクティブマトリクス駆動により表示するものである。各画素１１１は、赤色用の画素１１１Ｒと、緑色用の画素１１１Ｇと、青色用の画素１１１Ｂとを含んでいる。
【００２６】
図２は、画素１１１Ｒ，１１１Ｇ，１１１Ｂの内部構成の一例を表したものである。画素１１１Ｒ，１１１Ｇ，１１１Ｂ内には、図２に示したように、有機ＥＬ素子１１２Ｒ，１１２Ｇ，１１２Ｂ（発光素子）と、画素回路１１３とが設けられている。
【００２７】
有機ＥＬ素子１１２Ｒ，１１２Ｇ，１１２Ｂ（以下、有機ＥＬ素子１１２Ｒ等と称する。）は、例えば、図示しないが、陽極（アノード）、有機層および陰極（カソード）が順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。有機層に含まれる各層（正孔注入層、正孔輸送層、発光層、電子輸送層など）の材料は、有機ＥＬ素子１１２Ｒ等の発光色に応じた材料となっている。
【００２８】
画素回路１１３は、サンプリング用のトランジスタＴＷＳ（第１のトランジスタ）、駆動用のトランジスタＴＤｒ（第２のトランジスタ）、保持容量Ｃｓによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。トランジスタＴＷＳ，ＴＤｒは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。
【００２９】
周辺回路部１２０は、タイミング制御回路１２１と、水平駆動回路１２２と、書き込み走査回路１２３と、電源走査回路１２４とを有している。タイミング制御回路１２１は、信号生成回路１２１Ａと、信号保持制御回路１２１Ｂとを含んでいる。また、周辺回路部１２０には、ゲート線ＷＳＬ（第１配線）と、ドレイン線ＤＳＬ（第２配線）と、信号線ＤＴＬ（第３配線）と、グラウンド線ＧＮＤ（第４配線）とが設けられている。グラウンド線ＧＮＤは、グラウンドに接続されており、グラウンド電圧（参照電圧）に設定される。
【００３０】
信号生成回路１２１Ａは、外部から入力された映像信号１２０ａに基づいて、例えば１画面ごと（１フィールドの表示ごと）に表示部１１０に表示するための表示信号１２１ａを生成するようになっている。
【００３１】
信号保持制御回路１２１Ｂは、信号生成回路１２１Ａから出力された表示信号１２１ａを１画面ごと（１フィールドの表示ごと）に、例えばＳＲＡＭ（Static Random Access Memory）などから構成されたフィールドメモリに格納して保持するようになっている。
【００３２】
この信号保持制御回路１２１Ｂはまた、各画素１１１を駆動する水平駆動回路１２２、書き込み走査回路１２３および電源走査回路１２４が連動して動作するように制御する役割も果たしている。具体的には、信号保持制御回路１２１Ｂは、書き込み走査回路１２３に対しては制御信号１２１ｂを、電源走査回路１２４に対しては制御信号１２１ｃを、水平駆動回路１２２に対しては制御信号１２１ｄをそれぞれ出力するようになっている。
【００３３】
水平駆動回路１２２は、信号保持制御回路１２１Ｂから出力された制御信号１２１ｄに応じて、２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を出力可能となっている。具体的には、水平駆動回路１２２は、表示部１１０の各画素１１に接続された信号線ＤＴＬを介して、書き込み走査回路１２３により選択された画素１１１へ２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を供給するようになっている。
【００３４】
ここで、Ｖｓｉｇは、映像信号１２０ａに対応する電圧値となっている。Ｖｓｉｇの最小電圧はＶｏｆｓよりも低い電圧値となっており、Ｖｓｉｇの最大電圧はＶｏｆｓよりも高い電圧値となっている。
【００３５】
書き込み走査回路１２３は、信号保持制御回路１２１Ｂから出力された制御信号１２１ｂに応じて、２種類の電圧（Ｖｏｎ１、Ｖｏｆｆ１）を出力可能となっている。具体的には、書き込み走査回路１２３は、表示部１１０の各画素１１１に接続されたゲート線ＷＳＬを介して、駆動対象の画素１１１へ２種類の電圧（Ｖｏｎ１、Ｖｏｆｆ１）を供給し、サンプリング用のトランジスタＴＷＳを制御するようになっている。
【００３６】
ここで、Ｖｏｎ１は、トランジスタＴＷＳのオン電圧以上の値となっている。Ｖｏｎ１は、後述の「Ｖｔｈ補正準備期間」および「最初のＶｔｈ補正期間」に書き込み走査回路１２３から出力される電圧値である。また、Ｖｏｆｆ１は、トランジスタＴＷＳのオン電圧よりも低い値となっており、かつ、Ｖｏｎ１よりも低い値となっている。Ｖｏｆｆ１は、後述の「Ｖｔｈ補正休止期間」および「発光期間」に書き込み走査回路１２３から出力される電圧値である。
【００３７】
電源走査回路１２４は、信号保持制御回路１２１Ｂから出力された制御信号１２１ｃに応じて、２種類の電圧（Ｖｉｎｉ、Ｖｃｃ）を出力可能となっている。具体的には、電源走査回路１２４は、表示部１１０の各画素１１１に接続されたドレイン線ＤＳＬを介して、駆動対象の画素１１１へ２種類の電圧（Ｖｉｎｉ、Ｖｃｃ）を供給し、有機ＥＬ素子１１２Ｒ等の発光および消光を制御するようになっている。
【００３８】
ここで、Ｖｉｎｉは、有機ＥＬ素子１１２Ｒ等の閾値電圧Ｖｅｌと、有機ＥＬ素子１１２Ｒ等のカソードの電圧Ｖｃａとを足し合わせた電圧（Ｖｅｌ＋Ｖｃａ）よりも低い電圧値である。また、Ｖｃｃは、電圧（Ｖｅｌ＋Ｖｃａ）以上の電圧値である。
【００３９】
次に、図１、図２を参照して、各構成要素の接続関係について説明する。書き込み走査回路１２３から引き出されたゲート線ＷＳＬは、行方向に延在して形成されており、トランジスタＴＷＳのゲートに接続されている。電源走査回路１２４から引き出されたドレイン線ＤＳＬも行方向に延在して形成されており、トランジスタＴＤｒのドレインに接続されている。また、水平駆動回路１２２から引き出された信号線ＤＴＬは列方向に延在して形成されており、トランジスタＴＷＳのドレインに接続されている。トランジスタＴＷＳのソースは駆動用のトランジスタＴＤｒのゲートと、保持容量Ｃｓの一端に接続されている。トランジスタＴＤｒのソースが保持容量Ｃｓの他端と、有機ＥＬ素子１１２Ｒ等のアノードとに接続されている。有機ＥＬ素子１１２Ｒ等のカソードは、グラウンド線ＧＮＤに接続されている。
【００４０】
（滅点修理装置１）
滅点修理装置１は、連結部１０と、修理制御部２０とを備えている。
【００４１】
修理制御部２０は、タイミング制御回路２１（制御部）と、水平駆動回路２２（第３駆動部）と、書き込み走査回路２３（第１駆動部）と、電源走査回路２４（第２駆動部）とを有している。タイミング制御回路２１は、信号生成回路（図示せず）と、信号保持制御回路（図示せず）とを含んでいる。また、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４には連結部１０が連結されている。連結部１０には、連結線１０Ａ，１０Ｂ，１０Ｃが含まれており、連結線１０Ａが信号線ＤＴＬに連結され、連結線１０Ｂがゲート線ＷＳＬに連結され、連結線１０Ｃがドレイン線ＤＳＬに連結されている。
【００４２】
さらに、連結線１０Ａには、図２に示したように、画素１１１Ｒ用の連結線１０ＡＲ、画素１１１Ｇ用の連結線１０ＡＧ、画素１１１Ｂ用の連結線１０ＡＢが含まれており、連結線１０ＡＲが画素１１１Ｒ用の信号線ＤＴＬに連結され、連結線１０ＡＧが画素１１１Ｇ用の信号線ＤＴＬに連結され、連結線１０ＡＢが画素１１１Ｂ用の信号線ＤＴＬに連結されている。また、連結線１０Ｂには、図２に示したように、画素１１１Ｒ用の連結線１０ＢＲ、画素１１１Ｇ用の連結線１０ＢＧ、画素１１１Ｂ用の連結線１０ＢＢが含まれており、連結線１０ＢＲが画素１１１Ｒ用のゲート線ＷＳＬに連結され、連結線１０ＢＧが画素１１１Ｇ用のゲート線ＷＳＬに連結され、連結線１０ＢＢが画素１１１Ｂ用のゲート線ＷＳＬに連結されている。また、連結線１０Ｃには、図２に示したように、画素１１１Ｒ用の連結線１０ＣＲ、画素１１１Ｇ用の連結線１０ＣＧ、画素１１１Ｂ用の連結線１０ＣＢが含まれており、連結線１０ＣＲが画素１１１Ｒ用のドレイン線ＤＳＬに連結され、連結線１０ＣＧが画素１１１Ｇ用のドレイン線ＤＳＬに連結され、連結線１０ＣＢが画素１１１Ｂ用のドレイン線ＤＳＬに連結されている。
【００４３】
信号生成回路は、外部から入力された修理信号２０ａに基づいて、例えば、修理対象となる、滅点の生じる画素１１１Ｒ，１１１Ｇ，１１１Ｂに対して所定の逆バイアス電圧を印加するためのバイアス信号を生成するようになっている。
【００４４】
信号保持制御回路は、信号生成回路から出力されたバイアス信号を例えばＳＲＡＭなどから構成されたフィールドメモリに格納して保持するようになっている。この信号保持制御回路はまた、各画素１１を駆動する水平駆動回路２２、書き込み走査回路２３および電源走査回路２４が連動して動作するように制御する役割も果たしている。具体的には、信号保持制御回路は、書き込み走査回路２３に対しては制御信号２１ｂを、電源走査回路１２４に対しては制御信号２１ｃを、水平駆動回路２２に対しては制御信号２１ｄをそれぞれ出力するようになっている。
【００４５】
水平駆動回路２２は、信号保持制御回路から出力された制御信号２１ｄに応じて、２種類の電圧（Ｖ３、Ｖ４）を出力可能となっている。具体的には、水平駆動回路２２は、連結線１０Ａ（１０ＡＲ、１０ＡＧ、１０ＡＢ）および信号線ＤＴＬを介して、書き込み走査回路２３により選択された画素１１１へ２種類の電圧（Ｖ３、Ｖ４）を供給するようになっている。
【００４６】
ここで、Ｖ３は、トランジスタＴＤｒの閾値電圧Ｖｔｈよりも高い正の電圧値となっている。また、Ｖ４は、Ｖ３よりも低く、かつゼロボルトよりも低い電圧値となっている。
【００４７】
書き込み走査回路２３は、信号保持制御回路から出力された制御信号２１ｂに応じて、２種類の電圧（Ｖｏｎ２、Ｖｏｆｆ２）を出力可能となっている。具体的には、書き込み走査回路１２３は、連結線１０Ｂ（１０ＢＲ、１０ＢＧ、１０ＢＢ）およびゲート線ＷＳＬを介して、修理対象の画素１１１へ２種類の電圧（Ｖｏｎ２、Ｖｏｆｆ２）を供給し、トランジスタＴＷＳを制御するようになっている。
【００４８】
ここで、Ｖｏｎ２は、トランジスタＴＷＳのオン電圧以上の値となっている。Ｖｏｎ２は、少なくとも後述の「逆バイアス電圧印加期間」に書き込み走査回路２３から出力される電圧値である。また、Ｖｏｆｆ２は、トランジスタＴＷＳのオン電圧よりも低い値となっており、かつ、Ｖｏｎ２よりも低い値となっている。Ｖｏｆｆ２は、必要に応じて書き込み走査回路２３から出力される電圧値である。
【００４９】
電源走査回路２４は、信号保持制御回路から出力された制御信号２１ｃに応じて、２種類の電圧（Ｖ１、Ｖ２）を出力可能となっている。具体的には、電源走査回路２４は、連結線１０Ｃ（１０ＣＲ、１０ＣＧ、１０ＣＢ）およびドレイン線ＤＳＬを介して、修理対象の画素１１へ２種類の電圧（Ｖ１、Ｖ２）を供給するようになっている。
【００５０】
ここで、Ｖ１は、後述の「準備期間」における信号線ＤＴＬの電圧と同一またはほぼ同一の電圧値となっている。また、Ｖ２は、後述の「逆バイアス電圧印加期間」における信号線ＤＴＬの電圧と同一またはほぼ同一の電圧値となっている。
【００５１】
次に、本実施の形態の表示装置１００の動作（消光から発光までの動作）の一例について説明する。本実施の形態では、有機ＥＬ素子１１２Ｒ等のＩ−Ｖ特性が経時変化したり、トランジスタＴＤｒの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１１２Ｒ等の発光輝度を一定に保つようにするために、有機ＥＬ素子１１２Ｒ等のＩ−Ｖ特性の変動に対する補償動作およびトランジスタＴＤｒの閾値電圧Ｖｔｈや移動度μの変動に対する補正動作を組み込んでいる。
【００５２】
図３は、表示装置１００における各種波形の一例を表したものである。図３には、ゲート線ＷＳＬに２種類の電圧（Ｖｏｎ１、Ｖｏｆｆ１）が、ドレイン線ＤＳＬに２種類の電圧（Ｖｃｃ、Ｖｉｎｉ）が、信号線ＤＴＬに２種類の電圧（Ｖｓｉｇ、Ｖｏｆｓ１）が印加されている様子が示されている。さらに、図３には、ゲート線ＷＳＬ、ドレイン線ＤＳＬおよび信号線ＤＴＬへの電圧印加に応じて、トランジスタＴＤｒのゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。
【００５３】
（Ｖｔｈ補正準備期間）
まず、Ｖｔｈ補正の準備を行う。具体的には、ゲート線ＷＳＬの電圧がＶｏｆｆ１となっており、信号線ＤＴＬの電圧がＶｓｉｇとなっており、ドレイン線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１１２Ｒ等が発光している時）に、電源走査回路１２４が制御信号１２１ｃに応じてドレイン線ＤＳＬの電圧をＶｃｃからＶｉｎｉに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｉｎｉとなり、有機ＥＬ素子１１２Ｒ等が消光する。次に、水平駆動回路１２２が制御信号１２１ｄに応じて信号線ＤＴＬの電圧をＶｓｉｇからＶｏｆｓに切り替えたのち、ドレイン線ＤＳＬの電圧がＶｉｎｉとなっている間に、書き込み走査回路１２３が制御信号１２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げる（Ｔ２）。すると、ゲート電圧ＶｇがＶｏｆｓに下がる。このとき、ゲート電圧Ｖｇとソース電圧Ｖｓとの電位差Ｖｇｓ（＝Ｖｏｆｓ−Ｖｉｎｉ）がトランジスタＴＤｒの閾値電圧Ｖｔｈよりも大きくなるように、電源走査回路１２４および水平駆動回路１２２では、ドレイン線ＤＳＬおよび信号線ＤＴＬへの印加電圧（Ｖｉｎｉ、Ｖｏｆｓ）が設定されている。
【００５４】
（最初のＶｔｈ補正期間）
次に、Ｖｔｈの補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、電源走査回路１２４が制御信号１２１ｃに応じてドレイン線ＤＳＬの電圧をＶｉｎｉからＶｃｃに上げる（Ｔ３）。すると、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その後、水平駆動回路１２２が制御信号１２１ｄに応じて信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、書き込み走査回路１２３が制御信号１２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎ１からＶｏｆｆ１に下げる（Ｔ４）。すると、トランジスタＴＤｒのゲートがフローティングとなり、Ｖｔｈの補正が一旦停止する。
【００５５】
（最初のＶｔｈ補正休止期間）
Ｖｔｈ補正が休止している期間中（すなわち、ゲート線ＷＳＬの電圧がＶｏｆｆ１となっており、かつドレイン線ＤＳＬの電圧がＶｃｃとなっている間）は、先のＶｔｈ補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。具体的には、水平駆動回路１２２が、Ｖｔｈ補正が休止している期間中に、信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替えたのち、ＶｓｉｇからＶｏｆｓに切り替える動作を行い、書き込み走査回路１２３が、信号線ＤＴＬの電圧がＶｓｉｇとなっている間に、先のＶｔｈ補正を行った行（画素）とは異なる他の行（画素）に接続されたゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げたのち、Ｖｏｎ１からＶｏｆｆ１に切り替える。従って、水平駆動回路２２は、ある行（画素）においてＶｔｈ補正を実行するために１周期（図中の１Ｈで示された期間）の前半に信号線ＤＴＬの電圧をＶｏｆｓとし、他の行（画素）においてサンプリングを行うために１周期の後半に信号線ＤＴＬの電圧をＶｓｉｇとする動作を実行する。
【００５６】
なお、Ｖｔｈ補正が不十分である場合、すなわち、トランジスタＴＤｒのゲート−ソース間の電位差ＶｇｓがトランジスタＴＤｒの閾値電圧Ｖｔｈよりも大きい場合には、Ｖｔｈ補正休止期間中にも、先のＶｔｈ補正を行った行（画素）において、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも上昇する。
【００５７】
（２回目のＶｔｈ補正期間）
Ｖｔｈ補正休止期間が終了した後、Ｖｔｈの補正を再び行う。具体的には、ドレイン線ＤＳＬの電圧がＶｃｃとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓとなっており、Ｖｔｈ補正が可能となっている時に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げ（Ｔ５）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（Ｖｔｈ補正がまだ完了していない場合）には、トランジスタＴＤｒがカットオフするまで（電位差ＶｇｓがＶｔｈになるまで）、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れる。これにより、ゲート電圧ＶｇがＶｏｆｓとなり、ソース電圧Ｖｓが上昇し、その結果、保持容量ＣｓがＶｔｈに充電され、電位差ＶｇｓがＶｔｈとなる。その後、水平駆動回路１２２が信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、書き込み走査回路１２３がゲート線ＷＳＬの電圧をＶｏｎ１からＶｏｆｆ１に下げる（Ｔ６）。すると、トランジスタＴＤｒのゲートがフローティングとなるので、電位差Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、電位差ＶｇｓをＶｔｈに設定することにより、トランジスタＴＤｒの閾値電圧Ｖｔｈが画素回路１３ごとにばらついた場合であっても、有機ＥＬ素子１１２Ｒ等の発光輝度がばらつくのをなくすることができる。
【００５８】
（２回目のＶｔｈ補正休止期間）
その後、Ｖｔｈ補正の休止期間中（すなわち、ゲート線ＷＳＬの電圧がＶｏｆｆ１となっており、かつドレイン線ＤＳＬの電圧がＶｃｃとなっている間）に、水平駆動回路１２２が制御信号１２１ｄに応じて信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える。
【００５９】
（書き込み・μ補正期間）
２回目のＶｔｈ補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっている間に、書き込み走査回路１２３が制御信号１２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げ（Ｔ７）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。すると、トランジスタＴＤｒのゲートの電圧が信号線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１１２Ｒ等のアノードの電圧はこの段階ではまだ有機ＥＬ素子１１２Ｒ等の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１１２Ｒ等はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１１２Ｒ等の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶ３だけ上昇し、やがて電位差ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶ３となる。このようにして、書き込みと同時にμ補正が行われる。ここで、トランジスタＴＤｒの移動度μが大きい程、ΔＶ３も大きくなるので、電位差Ｖｇｓを発光前にΔＶ３だけ小さくすることにより、画素ごとの移動度μのばらつきを取り除くことができる。
【００６０】
（発光期間）
最後に、書き込み走査回路１２３が制御信号１２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎ１からＶｏｆｆ１に下げる（Ｔ８）。すると、トランジスタＴＤｒのゲートがフローティングとなり、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１１２Ｒ等に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１１２Ｒ等が所望の輝度で発光する。
【００６１】
本実施の形態の表示装置１００では、上記のようにして、各画素１１１において画素回路１１３がオンオフ制御され、各画素１１１の有機ＥＬ素子１１２Ｒ等に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示部１１０において画像が表示される。
【００６２】
ところで、上記した有機ＥＬ素子１１２Ｒ等では、有機層の厚さが数ｎｍ〜数１０ｎｍと非常に薄い。そのため、有機ＥＬ素子１１２Ｒ等を製造する過程で、１μｍ程度のパーティクルが有機ＥＬ素子１１２Ｒ等に混入した場合には、有機層にピンホール等が生じ得る。有機層にピンホール等の欠陥が存在すると、それによって陽極と陰極との間に電気的なショート回路が形成され、有機層に流れるべき電流の全部または一部がショート回路に流れてしまうことがある。そのような場合には、有機層が発光しないか、または有機層の発光輝度が低くなり、滅点画素が発生する。
【００６３】
この滅点画素の発生は歩留まりの低下を招く。そのため、滅点画素を修理することにより歩留まりの低下を抑えることが必要となる。滅点画素の修理方法の一つとして、有機ＥＬ素子１１２Ｒ等に逆バイアス電圧を印加し、有機ＥＬ素子１１２Ｒ等の欠陥部分を高抵抗化または絶縁化する方法がある。
【００６４】
例えば、図１３に示したような２Ｔｒ１Ｃの回路構成を有する画素２００を備えた表示装置において、有機ＥＬ素子２１０に逆バイアス電圧を印加するためには、滅点の生じた画素２００において、トランジスタＴＷＳ，ＴＤｒを共にオンした状態で、ドレイン線ＤＳＬの電圧をＶｉｎｉ（＜０）にすればよい。このとき、画素２００は、図１４に示した等価回路で表されるので、有機ＥＬ素子２１０には、以下の式で表される逆バイアス電圧ＶＥＬ１を印加することができる。
ＶＥＬ１＝（Ｖｉｎｉ−Ｖｃａ）×（ＲＥＬ／（ＲＥＬ＋ＲＤｒ））
【００６５】
ここで、ＲＤｒはトランジスタＴＤｒのオン抵抗、ＲＥＬは有機ＥＬ素子２１０のショート抵抗、Ｖｃａは有機ＥＬ素子２１０のカソード電圧をそれぞれ表している。
【００６６】
ところで、ＲＤｒはＲＥＬと比べて極めて大きく、有機ＥＬ素子２１０の分圧比が小さい。そのため、通常、各画素２００を駆動する際にドレイン線ＤＳＬに印加される程度の電圧（Ｖｉｎｉ）を、滅点の生じた画素２００のドレイン線ＤＳＬに印加することにより、有機ＥＬ素子２１０に逆バイアス電圧を印加したとしても、有機ＥＬ素子２１０の欠陥部分を高抵抗化または絶縁化することができない場合がある。
【００６７】
一方、本実施の形態の表示装置１では、図１、図２に示したように、各画素２００の駆動に用いられる信号線ＤＴＬ、ゲート線ＷＳＬおよびドレイン線ＤＳＬに、外部機器である滅点修理装置１の連結線１０が連結されており、この連結線１０を介して滅点修理装置１から有機ＥＬ素子１１２Ｒ等に逆バイアス電圧が印加されるようになっている。これにより、例えば、以下に示した手順により、滅点の生じた画素１１１Ｒ，１１１Ｇ，１１１Ｂの修理を行うことができる。
【００６８】
（準備期間）
図４は、滅点画素の修理を行う際の各種波形の一例を表したものである。まず、滅点の生じた画素１１１Ｒ，１１１Ｇ，１１１Ｂにおいて、図４、図５（Ａ）に示したように、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎに設定し、電源走査回路２４が制御信号２１ｃに応じてドレイン線ＤＳＬの電圧をＶ１に設定し、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶ３に設定する。すると、トランジスタＴＷＳがオンし、トランジスタＴＤｒのゲート電圧が信号線ＤＴＬの電圧（Ｖ３＞０）と等しくなるので、トランジスタＴＤｒもオンし、トランジスタＴＤｒの有機ＥＬ素子１１２Ｒ等側の電圧（有機ＥＬ素子１１２Ｒ等のアノード電圧）がＶ１に近い値となる。このようにして、逆バイアス電圧を印加する前に、有機ＥＬ素子１１２Ｒ等のアノード電圧を所定の値に設定しておく。
【００６９】
（逆バイアス電圧印加期間）
次に、図４、図５（Ｂ）に示したように、ゲート線ＷＳＬの電圧がＶｏｎとなっている時に、電源走査回路２４が制御信号２１ｃに応じてドレイン線ＤＳＬの電圧をＶ２（＜０）に下げ、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶ４（＜０）に下げる（Ｔ１０）。すると、ランジスタＴＤｒのソース電圧Ｖｓが保持容量Ｃｓを介したカップリングによって、Ｖ１＋ＶＥＬ２となり、有機ＥＬ素子１１２Ｒ等に逆バイアス電圧（ＶＥＬ２−Ｖｃａ）が印加される。つまり、トランジスタＴＤｒを介さずに有機ＥＬ素子１１２Ｒ等に逆バイアス電圧が印加されている。なお、ＶＥＬ２は以下の式で表される。
ＶＥＬ２＝（Ｖ４−Ｖ３）×（Ｃｓ／（Ｃｓ＋Ｃｅｌ）
【００７０】
次に、図４に示したように、所定の期間が経過したところで、電源走査回路２４が制御信号２１ｃに応じてドレイン線ＤＳＬの電圧をＶ１に上げる（Ｔ１１）。すると、トランジスタＴＤｒのソース電圧ＶｓもＶ１となり、有機ＥＬ素子１１２Ｒ等への逆バイアスの印加が終了する。その後、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶ３に戻しておく（Ｔ１２）。
【００７１】
なお、図４には、有機ＥＬ素子１１２Ｒ等に対して、断続的に逆バイアス電圧が印加されている場合が例示されているが、連続で逆バイアス電圧が印加されるようにしてもよい。また、図４には、水平駆動回路２２および電源走査回路２４が制御信号２１ｃ，２１ｄに応じてドレイン線ＤＳＬおよび信号線ＤＴＬにＶ２、Ｖ４を同時に出力しているが、どちらかを先に出力するようにしてもよい。
【００７２】
本実施の形態では、上記のように保持容量Ｃｓを介したカップリングを利用することにより、トランジスタＴＤｒを介さずに有機ＥＬ素子１１２Ｒ等に逆バイアスを印加している。そのため、トランジスタＴＤｒを介して有機ＥＬ素子１１２Ｒ等に逆バイアスを印加した場合よりも、有機ＥＬ素子１１２Ｒ等に対して大きな逆バイアス電圧を容易に印加することができる。その結果、有機ＥＬ素子１１２Ｒ等の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することができるので、滅点画素をより確実に修理することができる。
【００７３】
ところで、本実施の形態では、書き込み・μ補正期間における書き込み動作時に、信号線ＤＴＬに対して電圧Ｖｓｉｇが印加され、保持容量Ｃｓに、以下の式で表される電圧Ｖｉｎが書き込まれる。
Ｖｉｎ＝Ｖｓｉｇ−Ｖｓｉｇ×（Ｃｓ／（Ｃｓ＋Ｃｅｌ））
【００７４】
このとき、通常は、保持容量Ｃｓへの書き込み電圧Ｖｉｎを大きくするために、Ｃｓの値がＣｅｌよりも十分に小さくなるように、Ｃｓの値が設定される。そのため、有機ＥＬ素子１１２Ｒ等に対して大きな逆バイアス電圧（ＶＥＬ２−Ｖｃａ）を印加するためには、信号線ＤＴＬに印加する電圧Ｖ４を大きくすることが必要となる。例えば、Ｃｓ／（Ｃｓ＋Ｃｅｌを０．２程度となるようにＣｓの値が設定されている場合に、Ｖｉｎｉ−Ｖｃａを−５Ｖに設定したときには、電圧Ｖ４を−２５Ｖ程度にすることが必要となる。従って、このような大きな電圧を表示装置１００内に設けた駆動回路から有機ＥＬ素子１１２Ｒ等に印加するよりは、本実施の形態のように、外部機器である滅点修理装置１から有機ＥＬ素子１１２Ｒ等に印加する方が、表示装置１００の製造コスト抑制などの観点から好ましい。
【００７５】
[変形例]
上記実施の形態では、滅点画素の修理に際して、信号線ＤＴＬに単一の電圧Ｖ４を印加していたが、信号線ＤＴＬに画素１１１Ｒ，１１１Ｇ，１１１Ｂごとに異なる電圧を印加するようにしてもよい。そのようにした場合には、有機ＥＬ素子１１２Ｒ，１１２Ｇ，１１２Ｂごとに異なる大きさの逆バイアス電圧を印加することができる。
【００７６】
一般に、有機ＥＬ素子１１２Ｒ，１１２Ｇ，１１２Ｂでは、有機層は発光色の波長に応じた厚さとなっており、滅点画素の修理に最適な逆バイアス電圧の大きさは有機層の厚さに応じて異なっている。例えば、図６に示したように、赤色光を発する有機ＥＬ素子１１２Ｒの最適電圧ＶＲは、緑色光を発する有機ＥＬ素子１１２Ｇの最適電圧ＶＧおよび青色光を発する有機ＥＬ素子１１２Ｂの最適電圧ＶＢよりも大きく、有機ＥＬ素子１１２Ｇの最適電圧ＶＧは青色光を発する有機ＥＬ素子１１２Ｂの最適電圧ＶＢよりも大きい。そのため、上記実施の形態のように、有機層の厚さに関係なく一律に、信号線ＤＴＬに単一の電圧Ｖ４を印加した場合には、ある有機層にとっては滅点画素の修理に最適な大きさの逆バイアス電圧の大きさとなっていない可能性がある。
【００７７】
一方、本変形例のように、信号線ＤＴＬに画素１１１Ｒ，１１１Ｇ，１１１Ｂごとに異なる電圧を印加するようにした場合には、有機層の厚さに応じて滅点画素の修理に最適な大きさの逆バイアス電圧（ＶＲ、ＶＧ、ＶＢ）を有機ＥＬ素子１１２Ｒ，１１２Ｇ，１１２Ｂに印加することができる。これにより、修理によって滅点画素をなくすることが可能となる。
【００７８】
なお、滅点画素の修理に最適な逆バイアス電圧を大幅に超えることは好ましくない。例えば、図６に示したように、ＶＢよりも大幅に大きな電圧（例えばＶＧ程度の電圧）を有機ＥＬ素子１１２Ｂに印加した場合には、有機ＥＬ層を破壊してしまうことが多くなり、滅点画素をなくすることができないからである。
【００７９】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００８０】
例えば、上記実施の形態等では、表示装置１００がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１１３の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１３に追加してもよい。その場合、画素回路１１３の変更に応じて、上述した水平駆動回路１２２、書き込み走査回路１２３、電源走査回路１２４のほかに、必要な駆動回路を追加してもよい。
【００８１】
また、上記実施の形態等では、水平駆動回路２２，１２２、書き込み走査回路２３，１２３および電源走査回路２４，１２４の駆動を信号保持制御回路が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、水平駆動回路２２，１２２、書き込み走査回路２３，１２３および電源走査回路２４，１２４の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【図面の簡単な説明】
【００８２】
【図１】本発明の一実施の形態に係る滅点修理装置の一例を表す構成図である。
【図２】図１の表示装置の画素の内部構成の一例を表す構成図である。
【図３】図１の表示装置の発光動作の一例について説明するための波形図である。
【図４】図１の滅点修理装置の滅点補正の動作の一例について説明するための波形図である。
【図５】滅点補正時の逆バイアスについて説明するための等価回路図である。
【図６】逆バイアス電圧と滅点個数との関係の一例を有機ＥＬ素子の発光色ごとに表す特性図である。
【図７】従来の表示装置の画素の内部構成の一例を表す構成図である。
【図８】図７の構成における滅点補正時の逆バイアスについて説明するための等価回路図である。
【符号の説明】
【００８３】
１…滅点修理装置、１０，１０Ａ，１０Ｂ，１０Ｃ…連結部、２０…修理制御部、２１，１２１…タイミング制御回路、２２，１２２…水平駆動回路、２３，１２３…書き込み走査回路、２４，１２４…電源走査回路、１００…表示装置、１１０…表示部、１１１，１１１Ｒ，１１１Ｇ，１１１Ｂ…画素、１１２Ｒ，１１２Ｇ，１１２Ｂ…有機ＥＬ素子、１１３…画素回路、１２０…周辺回路部、１２１Ａ…表示信号生成回路、１２１Ｂ…表示信号保持制御回路、Ｃｓ…保持容量、ＤＳＬ…ドレイン線、ＤＴＬ…信号線、Ｉｄｓ…電流、ＴＤｒ，ＴＷＳ…トランジスタ、Ｖｇ…ゲート電圧、Ｖｇｓ…電位差、Ｖｓ…ソース電圧、Ｖｔｈ…閾値電圧、ＷＳＬ…ゲート線。
【特許請求の範囲】
【請求項１】
有機発光素子および画素回路を画素ごとに有する表示部と、
前記画素回路に接続された第１ないし第４の配線と
を備え、
前記画素回路は、第１のトランジスタと、第２のトランジスタと、保持容量とを有し、
前記第１のトランジスタのゲートが前記第１の配線に接続され、
前記第１のトランジスタのドレインまたはソースが前記第３の配線に接続され、
前記第１のトランジスタのドレインおよびソースのうち前記第３の配線に未接続の方が前記第２のトランジスタのゲートおよび前記保持容量の一端に接続され、
前記第２のトランジスタのドレインまたはソースが前記第２の配線に接続され、
前記第２のトランジスタのドレインおよびソースのうち前記第２の配線に未接続の方が前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記有機発光素子のカソードが前記第４の配線に接続された表示装置の前記第１の配線に連結される第１の駆動部と、前記表示装置の前記第２の配線に連結される第２の駆動部と、前記表示装置の前記第３の配線に連結される第３の駆動部と、制御部とを備え、
前記第１の駆動部は、前記第１のトランジスタのオン電圧以上の第１の電圧を前記第１の配線に出力可能となっており、
前記第２の駆動部は、第２の電圧と、前記第２の電圧よりも低く、かつゼロボルトよりも低い第３の電圧とを前記第２の配線に出力可能となっており、
前記第３の駆動部は、前記第２のトランジスタの閾値電圧よりも高い第４の電圧と、前記第４の電圧よりも低く、かつゼロボルトよりも低い第５の電圧とを前記第３配線に出力可能となっており、
前記制御部は、前記第１ないし第３の駆動部に対して以下の（Ａ），（Ｂ）の各ステップを順次実行することを指示する制御信号を出力する滅点修理装置。
（Ａ）前記第１の駆動部が前記第１の配線の電圧を前記第１の電圧にし、前記第２の駆動部が前記第２の配線の電圧を前記第２の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第４の電圧にする準備ステップ
（Ｂ）前記第１の配線の電圧が前記第１の電圧となっている時に、前記第２の駆動部が前記第２の配線の電圧を前記第３の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第５の電圧にする逆バイアス電圧印加ステップ
【請求項２】
前記制御部は、前記逆バイアス電圧印加ステップにおいて、前記第２の駆動部および前記第３の駆動部が前記第３の電圧および前記第５の電圧を同時に出力することを指示する制御信号を出力する請求項１に記載の表示装置。
【請求項３】
前記有機発光素子は、陽極と、当該有機発光素子の発光色に応じた材料によって形成された有機発光層と、陰極とをこの順に積層してなる積層構造となっており、
前記第３の駆動部は、前記有機発光層の厚さに応じた大きさの電圧を前記第５の電圧として前記第３配線に出力可能となっている請求項１に記載の表示装置。
【請求項４】
有機発光素子および画素回路を画素ごとに有する表示部と、
前記画素回路に接続された第１ないし第４の配線と
を備え、
前記画素回路は、第１のトランジスタと、第２のトランジスタと、保持容量とを有し、
前記第１のトランジスタのゲートが前記第１の配線に接続され、
前記第１のトランジスタのドレインまたはソースが前記第３の配線に接続され、
前記第１のトランジスタのドレインおよびソースのうち前記第３の配線に未接続の方が前記第２のトランジスタのゲートおよび前記保持容量の一端に接続され、
前記第２のトランジスタのドレインまたはソースが前記第２の配線に接続され、
前記第２のトランジスタのドレインおよびソースのうち前記第２の配線に未接続の方が前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記有機発光素子のカソードが前記第４の配線に接続された表示装置の前記第１の配線に連結される第１の駆動部と、前記表示装置の前記第２の配線に連結される第２の駆動部と、前記表示装置の前記第３の配線に連結される第３の駆動部とを備え、
前記第１の駆動部は、前記第１のトランジスタのオン電圧以上の第１の電圧を前記第１の配線に出力可能となっており、
前記第２の駆動部は、第２の電圧と、前記第２の電圧よりも低く、かつゼロボルトよりも低い第３の電圧とを前記第２の配線に出力可能となっており、
前記第３の駆動部は、前記第２のトランジスタの閾値電圧よりも高い第４の電圧と、前記第４の電圧よりも低く、かつゼロボルトよりも低い第５の電圧とを前記第３配線に出力可能となっている滅点修理装置の前記第１ないし第３の駆動部が以下の（Ａ），（Ｂ）の各ステップを順次実行する滅点修理方法。
（Ａ）前記第１の駆動部が前記第１の配線の電圧を前記第１の電圧にし、前記第２の駆動部が前記第２の配線の電圧を前記第２の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第４の電圧にする準備ステップ
（Ｂ）前記第１の配線の電圧が前記第１の電圧となっている時に、前記第２の駆動部が前記第２の配線の電圧を前記第３の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第５の電圧にする逆バイアス電圧印加ステップ
【請求項５】
表示装置を備え、
前記表示装置は、
有機発光素子および画素回路を画素ごとに有する表示部と、
前記画素回路に接続された第１ないし第４の配線と
を有し、
前記画素回路は、第１のトランジスタと、第２のトランジスタと、保持容量とを有し、
前記第１のトランジスタのゲートが前記第１の配線に接続され、
前記第１のトランジスタのドレインまたはソースが前記第３の配線に接続され、
前記第１のトランジスタのドレインおよびソースのうち前記第３の配線に未接続の方が前記第２のトランジスタのゲートおよび前記保持容量の一端に接続され、
前記第２のトランジスタのドレインまたはソースが前記第２の配線に接続され、
前記第２のトランジスタのドレインおよびソースのうち前記第２の配線に未接続の方が前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記有機発光素子のカソードが前記第４の配線に接続された表示装置の前記第１の配線に連結される第１の駆動部と、前記表示装置の前記第２の配線に連結される第２の駆動部と、前記表示装置の前記第３の配線に連結される第３の駆動部と、制御部とを備え、
前記第１の駆動部は、前記第１のトランジスタのオン電圧以上の第１の電圧を前記第１の配線に出力可能となっており、
前記第２の駆動部は、第２の電圧と、前記第２の電圧よりも低く、かつゼロボルトよりも低い第３の電圧とを前記第２の配線に出力可能となっており、
前記第３の駆動部は、前記第２のトランジスタの閾値電圧よりも高い第４の電圧と、前記第４の電圧よりも低く、かつゼロボルトよりも低い第５の電圧とを前記第３配線に出力可能となっており、
前記制御部は、前記第１ないし第３の駆動部に対して以下の（Ａ），（Ｂ）の各ステップを順次実行することを指示する制御信号を出力する滅点修理装置。
（Ａ）前記第１の駆動部が前記第１の配線の電圧を前記第１の電圧にし、前記第２の駆動部が前記第２の配線の電圧を前記第２の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第４の電圧にする準備ステップ
（Ｂ）前記第１の配線の電圧が前記第１の電圧となっている時に、前記第２の駆動部が前記第２の配線の電圧を前記第３の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第５の電圧にする逆バイアス電圧印加ステップ
【請求項１】
有機発光素子および画素回路を画素ごとに有する表示部と、
前記画素回路に接続された第１ないし第４の配線と
を備え、
前記画素回路は、第１のトランジスタと、第２のトランジスタと、保持容量とを有し、
前記第１のトランジスタのゲートが前記第１の配線に接続され、
前記第１のトランジスタのドレインまたはソースが前記第３の配線に接続され、
前記第１のトランジスタのドレインおよびソースのうち前記第３の配線に未接続の方が前記第２のトランジスタのゲートおよび前記保持容量の一端に接続され、
前記第２のトランジスタのドレインまたはソースが前記第２の配線に接続され、
前記第２のトランジスタのドレインおよびソースのうち前記第２の配線に未接続の方が前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記有機発光素子のカソードが前記第４の配線に接続された表示装置の前記第１の配線に連結される第１の駆動部と、前記表示装置の前記第２の配線に連結される第２の駆動部と、前記表示装置の前記第３の配線に連結される第３の駆動部と、制御部とを備え、
前記第１の駆動部は、前記第１のトランジスタのオン電圧以上の第１の電圧を前記第１の配線に出力可能となっており、
前記第２の駆動部は、第２の電圧と、前記第２の電圧よりも低く、かつゼロボルトよりも低い第３の電圧とを前記第２の配線に出力可能となっており、
前記第３の駆動部は、前記第２のトランジスタの閾値電圧よりも高い第４の電圧と、前記第４の電圧よりも低く、かつゼロボルトよりも低い第５の電圧とを前記第３配線に出力可能となっており、
前記制御部は、前記第１ないし第３の駆動部に対して以下の（Ａ），（Ｂ）の各ステップを順次実行することを指示する制御信号を出力する滅点修理装置。
（Ａ）前記第１の駆動部が前記第１の配線の電圧を前記第１の電圧にし、前記第２の駆動部が前記第２の配線の電圧を前記第２の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第４の電圧にする準備ステップ
（Ｂ）前記第１の配線の電圧が前記第１の電圧となっている時に、前記第２の駆動部が前記第２の配線の電圧を前記第３の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第５の電圧にする逆バイアス電圧印加ステップ
【請求項２】
前記制御部は、前記逆バイアス電圧印加ステップにおいて、前記第２の駆動部および前記第３の駆動部が前記第３の電圧および前記第５の電圧を同時に出力することを指示する制御信号を出力する請求項１に記載の表示装置。
【請求項３】
前記有機発光素子は、陽極と、当該有機発光素子の発光色に応じた材料によって形成された有機発光層と、陰極とをこの順に積層してなる積層構造となっており、
前記第３の駆動部は、前記有機発光層の厚さに応じた大きさの電圧を前記第５の電圧として前記第３配線に出力可能となっている請求項１に記載の表示装置。
【請求項４】
有機発光素子および画素回路を画素ごとに有する表示部と、
前記画素回路に接続された第１ないし第４の配線と
を備え、
前記画素回路は、第１のトランジスタと、第２のトランジスタと、保持容量とを有し、
前記第１のトランジスタのゲートが前記第１の配線に接続され、
前記第１のトランジスタのドレインまたはソースが前記第３の配線に接続され、
前記第１のトランジスタのドレインおよびソースのうち前記第３の配線に未接続の方が前記第２のトランジスタのゲートおよび前記保持容量の一端に接続され、
前記第２のトランジスタのドレインまたはソースが前記第２の配線に接続され、
前記第２のトランジスタのドレインおよびソースのうち前記第２の配線に未接続の方が前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記有機発光素子のカソードが前記第４の配線に接続された表示装置の前記第１の配線に連結される第１の駆動部と、前記表示装置の前記第２の配線に連結される第２の駆動部と、前記表示装置の前記第３の配線に連結される第３の駆動部とを備え、
前記第１の駆動部は、前記第１のトランジスタのオン電圧以上の第１の電圧を前記第１の配線に出力可能となっており、
前記第２の駆動部は、第２の電圧と、前記第２の電圧よりも低く、かつゼロボルトよりも低い第３の電圧とを前記第２の配線に出力可能となっており、
前記第３の駆動部は、前記第２のトランジスタの閾値電圧よりも高い第４の電圧と、前記第４の電圧よりも低く、かつゼロボルトよりも低い第５の電圧とを前記第３配線に出力可能となっている滅点修理装置の前記第１ないし第３の駆動部が以下の（Ａ），（Ｂ）の各ステップを順次実行する滅点修理方法。
（Ａ）前記第１の駆動部が前記第１の配線の電圧を前記第１の電圧にし、前記第２の駆動部が前記第２の配線の電圧を前記第２の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第４の電圧にする準備ステップ
（Ｂ）前記第１の配線の電圧が前記第１の電圧となっている時に、前記第２の駆動部が前記第２の配線の電圧を前記第３の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第５の電圧にする逆バイアス電圧印加ステップ
【請求項５】
表示装置を備え、
前記表示装置は、
有機発光素子および画素回路を画素ごとに有する表示部と、
前記画素回路に接続された第１ないし第４の配線と
を有し、
前記画素回路は、第１のトランジスタと、第２のトランジスタと、保持容量とを有し、
前記第１のトランジスタのゲートが前記第１の配線に接続され、
前記第１のトランジスタのドレインまたはソースが前記第３の配線に接続され、
前記第１のトランジスタのドレインおよびソースのうち前記第３の配線に未接続の方が前記第２のトランジスタのゲートおよび前記保持容量の一端に接続され、
前記第２のトランジスタのドレインまたはソースが前記第２の配線に接続され、
前記第２のトランジスタのドレインおよびソースのうち前記第２の配線に未接続の方が前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記有機発光素子のカソードが前記第４の配線に接続された表示装置の前記第１の配線に連結される第１の駆動部と、前記表示装置の前記第２の配線に連結される第２の駆動部と、前記表示装置の前記第３の配線に連結される第３の駆動部と、制御部とを備え、
前記第１の駆動部は、前記第１のトランジスタのオン電圧以上の第１の電圧を前記第１の配線に出力可能となっており、
前記第２の駆動部は、第２の電圧と、前記第２の電圧よりも低く、かつゼロボルトよりも低い第３の電圧とを前記第２の配線に出力可能となっており、
前記第３の駆動部は、前記第２のトランジスタの閾値電圧よりも高い第４の電圧と、前記第４の電圧よりも低く、かつゼロボルトよりも低い第５の電圧とを前記第３配線に出力可能となっており、
前記制御部は、前記第１ないし第３の駆動部に対して以下の（Ａ），（Ｂ）の各ステップを順次実行することを指示する制御信号を出力する滅点修理装置。
（Ａ）前記第１の駆動部が前記第１の配線の電圧を前記第１の電圧にし、前記第２の駆動部が前記第２の配線の電圧を前記第２の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第４の電圧にする準備ステップ
（Ｂ）前記第１の配線の電圧が前記第１の電圧となっている時に、前記第２の駆動部が前記第２の配線の電圧を前記第３の電圧にし、前記第３の駆動部が前記第３配線の電圧を前記第５の電圧にする逆バイアス電圧印加ステップ
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−１９９７３（Ｐ２０１０−１９９７３Ａ）
【公開日】平成２２年１月２８日（２０１０．１．２８）
【国際特許分類】
【出願番号】特願２００８−１７８８８９（Ｐ２００８−１７８８８９）
【出願日】平成２０年７月９日（２００８．７．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年１月２８日（２０１０．１．２８）
【国際特許分類】
【出願日】平成２０年７月９日（２００８．７．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]