画像処理装置

【課題】実際に画面上に表示されているデータを格納する際の処理時間を短縮しスループット向上を図る。
【解決手段】表示モニタメモリ、及び表示モニタ制御回路を設け、表示と同時にデータを表示モニタメモリに格納する機能をもたせ、それを上位コンピュータから読み出すことで実現する。

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子顕微鏡等からの画像情報がアナログ入力信号でされ、これを一旦、アナログ／ディジタル変換（Ａ／Ｄ変換）を行い数値情報とした後、これに対し画像処理演算を施し、ＣＲＴ等の表示装置上に表示を行う画像処理装置に関する。
【０００２】
【従来の技術】従来の技術に関し、図２を用いて説明を行う。
【０００３】入力となるアナログ信号である画像信号は、走査制御回路（ｆ）から出力されるサンプリングクロックにより、Ａ／Ｄ変換器（ａ）にてディジタルの数値の画像データに変換され入力される。電子顕微鏡の場合、入力のアナログ画像信号はノイズ成分が多く含まれた微弱な信号であるため、映像のエッジの判別も難しいため、取り込んだ画像信号に対して演算回路（ｂ）を通して画像処理を施し、ノイズ成分の除去，コントラスト表徴を行い特徴を強調する必要が有る。そのための画像処理手法の１つとして、一旦、演算メモリ（ｄ）を用いて、画像データの積算を行うことで特徴の強調を行うといった処理が用いられる。
【０００４】演算メモリ制御回路（ｃ）は、走査制御回路からの出力信号である走査垂直同期信号により演算メモリの演算領域アドレスカウンタの初期化を行った後、待機状態となり、１ラインの取込み開始を示す走査水平同期信号の入力待ち状態となる。そして、走査水平同期信号の入力された時点から画像の取込みが開始される。
【０００５】画像の取込みが開始されると、演算メモリ制御回路は最初の画像１ライン目のデータを演算メモリから読み出し、演算回路に対して出力を行う。そして、演算回路内において、Ａ／Ｄ変換器からの出力データと、演算メモリ内のデータとを積算などの画像処理演算を行いこれを水平方向の新たな画像データとしてサンプリングクロックに同期し、順次、演算メモリ内の画像データに上書きし、格納していく。次の走査水平同期信号が入力されると、演算メモリの演算領域アドレスを１ライン分、更新し、次の水平方向の画像取込み、および演算を開始する。
【０００６】以上の動作を垂直方向の有効期間中、指定されたライン数分を繰り返し実行することにより、１枚の画像データ（以下、１フレームとする）の取込みを終了する。以上の処理を１秒間に数１０フレームの速度で繰り返し実行することで最終的に演算メモリ内には特徴が抽出された画像データが格納されることとなる。
【０００７】演算メモリに格納された画像データは、表示制御回路（ｅ）からの表示クロック、および表示垂直／水平同期信号により演算メモリ制御回路を通して表示制御回路に対して出力され、そこで表示信号に変換された後、ＣＲＴ等の表示装置（ｇ）上に表示出力される。演算メモリ制御回路内における表示領域の制御は演算領域のメモリ制御と同様であり、表示制御回路からの表示の出力信号である表示垂直同期信号により演算メモリの表示領域アドレスカウンタの初期化を行った後、待機状態となり、１ラインの取込み開始を示す表示水平同期信号の入力待ち状態となる。
【０００８】そして、表示水平同期信号の入力された時点から表示領域内の画像データ出力が開始される。次の表示水平同期信号が入力されると、演算メモリの表示領域アドレスを１ライン分、更新し、次の水平方向の出力を開始する。指定されたライン数分を繰り返し実行することにより１フレーム分の画像データが表示制御回路内の表示バッファメモリに送られる。表示制御回路は、表示バッファメモリ内の画像データ中の全域、あるいは１部を切り出して、表示装置からの同期信号に従い、表示装置上に表示を行う。
【０００９】
【発明が解決しようとする課題】上記の従来技術による画像処理装置において、表示装置上に表示される画像は、演算メモリ内に格納されている画像データに対し、更に表示制御回路内部において、階調補正、あるいは拡大，縮小などの処理を施したものとなる場合がある。そこで、実際に表示を行っている画像を、数値データとして記録するためには以下の処理を上位のコンピュータ等によって実行することが必要となる。
【００１０】（１）演算メモリの内容から表示領域の切り出し。
【００１１】（２）切り出した画像の階調変換演算。
【００１２】（３）階調変換後画像の拡大，縮小演算処理。
【００１３】そのため、表示画像をデータとして格納を行う場合の処理が複雑となり、スループット低下を招く要因となっている。
【００１４】本発明は、以上の問題点を解決し、よりスループットの向上を図り、効果的な画像処理装置を提供するものである。
【００１５】
【課題を解決するための手段】以上の問題点を解決するための構成を図１に示す。本発明において、新たに表示モニタメモリ（ｈ）、及び表示モニタ制御回路（ｉ）を設け、図１の構成とした。以下、その動作を説明を行う。
【００１６】入力となるアナログ信号である画像信号は、走査制御回路（ｆ）から出力されるサンプリングクロックにより、Ａ／Ｄ変換器（ａ）にてディジタルの数値の画像データに変換され入力される。画像データは、演算回路（ｂ）を通して画像処理を施された後、演算メモリ（ｄ）に格納される。その際の演算メモリ制御回路（ｃ）の動作は以下のようになる。
【００１７】演算メモリ制御回路は、走査制御回路からの出力信号である走査垂直同期信号により演算メモリの演算領域アドレスカウンタの初期化を行った後、待機状態となり、１ラインの取込み開始を示す走査水平同期信号の入力待ち状態となる。
【００１８】そして、走査水平同期信号の入力された時点から画像の取込みが開始される。画像の取込みが開始されると、演算メモリ制御回路は最初の画像１ライン目のデータを演算メモリから読み出し、演算回路に対して出力を行う。
【００１９】そして、演算回路内において、Ａ／Ｄ変換器からの出力データと、演算メモリ内のデータとを積算などの画像処理演算を行いこれを水平方向の新たな画像データとしてサンプリングクロックに同期し、順次、演算メモリ内の画像データに上書きし、格納していく。次の走査水平同期信号が入力されると、演算メモリの演算領域アドレスを１ライン分、更新し、次の水平方向の画像取込み、および演算を開始する。
【００２０】以上の動作を垂直方向の有効期間中、指定されたライン数分を繰り返し実行することにより、１フレームの取込みを終了する。以上の処理を１秒間に数１０フレームの速度で繰り返し実行することで最終的に演算メモリ内には撮影した画像データが格納されることとなる。
【００２１】演算メモリに格納された画像データは、表示制御回路（ｅ）からの表示クロック、および表示垂直／水平同期信号により演算メモリ制御回路を通して表示制御回路に対して出力され、そこで表示信号に変換された後、ＣＲＴ等の表示装置（ｇ）上に表示出力される。演算メモリ制御回路内における表示領域の制御は演算領域のメモリ制御と同様であり、表示制御回路からの表示の出力信号である表示垂直同期信号により演算メモリの表示領域アドレスカウンタの初期化を行った後、待機状態となり、１ラインの取込み開始を示す表示水平同期信号の入力待ち状態となる。
【００２２】そして、表示水平同期信号の入力された時点から表示領域内の画像データ出力が開始される。次の表示水平同期信号が入力されると、演算メモリの表示領域アドレスを１ライン分、更新し、次の水平方向の出力を開始する。指定されたライン数分を繰り返し実行することにより１フレーム分の画像データが表示制御回路内の表示バッファメモリに送られる。表示制御回路は、表示バッファメモリ内の画像データ中の全域、あるいは１部を切り出して、表示装置からの垂直／水平同期信号に従い、表示装置上に表示を行う。その際、表示制御回路からの表示データは表示クロックに同期して出力される。
【００２３】画像の表示を行う際、表示モニタ制御回路に対し上位コンピュータから画像のモニタ開始が指定された場合、表示モニタ制御回路は表示装置からの垂直同期信号を待ちの状態となる。垂直同期の入力を検出すると、表示モニタ制御回路は内部にある表示モニタメモリのアドレスカウンタを初期化を行う。
【００２４】そして、表示の水平同期信号を待ち、水平同期信号を検出したならば、表示バッファメモリから読み出されたデータを表示モニタメモリに書込み、順次、アドレスカウンタを更新していく。
【００２５】そして、水平同期信号により表示モニタメモリのアドレスを１ライン分、更新し次のラインのデータの取込みを開始する。これを繰り返すことで、１枚分の表示データの取込みを実行する。表示の垂直同期信号により、アドレスカウンタには初期値が設定されるため、画像は取込み期間中、逐次更新される。
【００２６】そして、表示モニタメモリへの画像取込みは、上位コンピュータから終了が指定されると、次の表示垂直同期信号を待って終了する。それによって表示モニタメモリ内には確実に最後に表示されていたデータのみが格納されることとなる。表示モニタメモリの内容は、取込み完了後、上位コンピュータにより読み出されることとなる。
【００２７】
【発明の実施の形態】本発明を用いた電子顕微鏡用画像処理システムの実施例を図３に記す。
【００２８】本装置においては、電子顕微鏡センサーユニット（ｊ）内に置いた試料に対して、電子線を照射し、その際に発生する２次電子、または反射電子を増幅し、アナログの画像信号として画像処理部に出力する。この際、照射する電子線の偏向は、走査制御回路（ｆ）から出力する垂直，水平同期信号に従い行われる。
【００２９】電子顕微鏡センサーユニットから入力された画像信号は、走査制御回路から出力されるサンプリングクロックにより、Ａ／Ｄ変換器（ａ）にてディジタルの数値の画像データに変換され入力の画像データとなる。電子顕微鏡センサーユニットに対する垂直同期信号と同様のタイミング、演算メモリ制御回路（ｃ）に対し、垂直同期信号が入力されると、演算メモリ制御回路は内部の演算メモリ制御用のアドレスカウンタを初期化し、待機状態となる。
【００３０】その後、水平同期信号により同期化し、サンプリングクロックによりアドレスカウンタを更新しながら順次、演算メモリ（ｄ）の内容を読み込み、演算回路（ｂ）に対して出力を行う。演算メモリからの画像データと、Ａ／Ｄ変換機からの画像データは、演算回路を通して画像処理を施された後、数スキャンクロックの時間遅れの後、再び演算メモリに格納される。この水平方向の走査を指定されたデータ数、実行すると、演算メモリのアドレスカウンタの内容を、１ライン分更新し、次のラインの取込み開始を示す走査水平同期信号の入力待ち状態となる。
【００３１】そして、次の走査水平同期信号の入力された時点から同様に画像の取込みが開始される。以上の動作を垂直方向の指定ライン数の期間中、繰り返し実行することにより、１フレームの取込みを終了する。
【００３２】そして、次の垂直同期信号によりアドレスカウンタの内容を初期化し、次のフレームの画像の取込みを行う。１秒間に数１０フレームの速度で繰り返し実行することで最終的に演算メモリ内には撮影した画像データが格納されることとなる。
【００３３】演算回路から出力される画像データは、演算メモリ制御回路へ入力されると同時に、表示制御回路（ｅ）へも入力されることとなる。表示制御回路に入力されたデータは、入力タイミング発生部により、演算メモリに対する制御と同様のタイミングで表示制御回路内部の表示バッファメモリ格納される。表示バッファメモリの内容は、表示タイミング発生部にて生成した表示垂直／水平同期信号に従い読み出される。尚、表示バッファメモリ読み出しのアドレス制御は、走査側と同様に表示制御回路からの表示の出力信号である表示垂直同期信号により表示バッファメモリの表示領域アドレスカウンタの初期化を行った後、待機状態となり、１ラインの表示開始を示す表示水平同期信号の入力待ち状態となる。
【００３４】そして、表示水平同期信号の入力された時点から表示領域内の画像データ出力が開始される。次の表示水平同期信号により、表示バッファメモリの表示領域アドレスを１ライン分、更新し、次の水平方向の出力を開始する。指定されたライン数分を繰り返し実行することにより１枚の画像データが表示されることとなる。この画像の出力部において、画像の階調変換，拡大／縮小といった処理が実行されることとなる（この変換には専用ＬＳＩが市販されている）。表示バッファメモリからの出力データは、表示装置（ｇ）に対して送られ、そこで画像信号に変換されＣＲＴ上に表示出力される。
【００３５】表示画像のモニタは、上位コンピュータ（ｋ）からの起動／停止信号により実行される。表示画像の取込みを行う場合、表示モニタ制御回路（ｈ）に対し上位コンピュータはモニタ開始信号を出力する。それにより、表示モニタ制御回路は表示装置からの垂直同期信号を待ちの状態となる。垂直同期の入力を検出すると、表示モニタ制御回路は内部にある表示モニタメモリ（ｉ）のアドレスカウンタを初期化を行う。そして、表示の水平同期信号を待ち、水平同期信号を検出したならば、表示バッファメモリから読み出されたデータを表示モニタメモリに書込み、順次、アドレスカウンタを更新していく。
【００３６】そして、水平同期信号により表示モニタメモリのアドレスを１ライン分、更新し次のラインのデータの取込みを開始する。これを繰り返すことで、１枚分の表示データの取込みを実行する。表示の垂直同期信号により、アドレスカウンタには初期値が設定されるため、開始信号を出力している間、逐次更新される。そして、表示モニタメモリへの画像取込みは、上位コンピュータから開始信号出力を停止すると、次の表示垂直同期信号を待って終了する。それによって表示モニタメモリには確実に最後に表示されていたデータのみが格納されることとなる。表示モニタメモリのアドレス、及びデータバスは、取込み完了後、上位コンピュータのばすに切り替り、上位コンピュータからの読み出さしがかの名状態となる。
【００３７】
【発明の効果】本発明により表示装置への表示中の画像データを上位コンピュータへ格納する際のスループット向上が図れ、より効果的な画像処理装置を構築できる。
【図面の簡単な説明】
【図１】本発明の概要を示すブロック図。
【図２】従来例を示すブロック図。
【図３】本発明の実施例を示すブロック図。
【符号の説明】
ａ…アナログ画像入力を数値データに変換するＡ／Ｄ変換器、ｂ…画像の積算等の演算を行う演算回路、ｃ…演算メモリのアクセス制御を行う演算メモリ制御回路、ｄ…画像処理演算結果を格納する演算メモリ、ｅ…演算メモリから表示データを読み出し、表示装置への表示を行う表示制御回路、ｆ…アナログ画像信号の取込みタイミングを発生させる走査制御回路、ｇ…表示装置（ＣＲＴ等）、ｈ…本発明による表示モニタ制御回路、ｉ…本発明による表示データ格納用の表示モニタメモリ、ｊ…実施例における電子顕微鏡センサーユニット、ｋ…実施例における上位コンピュータ。

【特許請求の範囲】
【請求項１】アナログ信号として入力される画像信号を、サンプリングクロックに同期して演算処理が可能な数値データへ変換するためのアナログ／ディジタル変換（Ａ／Ｄ変換）回路、画像処理演算の結果を一時的に格納するための演算メモリ、演算メモリへの読み出し、書込み制御を行う演算メモリ制御回路、演算メモリの内容とＡ／Ｄ変換回路から入力されるデータを画像サンプリングクロックに同期して１画素単位で画像の積算等の画像処理演算を行う演算回路、画像データを取込むための水平，垂直の取込みタイミングを発生させるための走査制御回路、画像処理結果をＣＲＴ，ＴＦＴなどの表示装置に表示を行うためのタイミング変換を行うための表示メモリ，タイミング変換回路、及びＣＲＴ等の表示装置により構成される画像処理装置において、表示装置上に表示している画像データを格納するための表示モニタメモリ、及び表示モニタメモリの内容を１枚の画像毎に更新するよう制御を行う表示モニタ制御回路を設けることにより、上位コンピュータにより、実際に表示されている画像データのモニタを可能とすることを特徴とする画像処理装置。

【図１】