画像処理装置
【課題】メモリに要求される記憶容量を削減することにより、画像処理装置の全体として回路規模を削減することが可能な、画像処理装置を得る。
【解決手段】画像処理装置1は、第1画素ブロックを処理対象として周波数変換処理を実行する周波数変換部3と、周波数変換部3の複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数変換処理が実行される前にプレフィルタ処理を実行するプレフィルタ2とを備える。プレフィルタ2は、第1画素ブロックよりも行方向及び列方向に所定画素数ずつ広い第2画素ブロックを処理対象とする。プレフィルタ2は、行方向に並ぶ複数の第2画素ブロックに対してプレフィルタ処理を順に実行する。プレフィルタ処理を実行するためにプレフィルタ2に対して連続的に入力される画素信号群における、列方向に関する画素信号の個数は、第2画素ブロックの行数に等しい。
【解決手段】画像処理装置1は、第1画素ブロックを処理対象として周波数変換処理を実行する周波数変換部3と、周波数変換部3の複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数変換処理が実行される前にプレフィルタ処理を実行するプレフィルタ2とを備える。プレフィルタ2は、第1画素ブロックよりも行方向及び列方向に所定画素数ずつ広い第2画素ブロックを処理対象とする。プレフィルタ2は、行方向に並ぶ複数の第2画素ブロックに対してプレフィルタ処理を順に実行する。プレフィルタ処理を実行するためにプレフィルタ2に対して連続的に入力される画素信号群における、列方向に関する画素信号の個数は、第2画素ブロックの行数に等しい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画像処理装置に関し、特に、HD Photoにおけるエンコーダ及びデコーダに関する。
【背景技術】
【0002】
JPEGよりも高画質で、JPEG2000よりも回路構成及び演算処理が簡素化された静止画ファイルフォーマットとして、マイクロソフト社よりHD Photo(又はJPEG XR)が提案されている。
【0003】
HD Photoにおけるエンコーダは、所定の周波数変換処理(PCT)を実行する周波数変換部と、ブロック歪みを軽減するための所定のプレフィルタ処理を実行するプレフィルタとを備えて構成されている。周波数変換部は、縦4画素×横4画素の画素ブロックを処理単位領域として、周波数変換処理を実行する。プレフィルタは、周波数変換部による複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数変換処理が実行される前にプレフィルタ処理を実行する。また、周波数変換部は、複数の処理単位領域を含む第1画素ブロックを処理対象として周波数変換処理を実行し、プレフィルタは、第1画素ブロックよりも行方向及び列方向に2画素ずつ広い第2画素ブロックを処理対象としてプレフィルタ処理を実行する。第1画素ブロックのサイズは、第1階層においては縦16画素×横16画素であり、第2階層においては縦4画素×横4画素である。第2画素ブロックのサイズは、第1階層においては縦20画素×横20画素であり、第2階層においては縦8画素×横8画素である。
【0004】
なお、本明細書では、説明の簡単化のため、YUV444形式の画像を処理する例についてのみ説明する。YUV422形式の画像を処理する場合の色差信号に関しては、第1画素ブロックのサイズは、第1階層においては縦16画素×横8画素であり、第2階層においては縦4画素×横2画素である。また、第2画素ブロックのサイズは、第1階層においては縦20画素×横12画素であり、第2階層においては縦8画素×横6画素である。同様に、YUV420形式の画像を処理する場合の色差信号に関しては、第1画素ブロックのサイズは、第1階層においては縦8画素×横8画素であり、第2階層においては縦2画素×横2画素である。また、第2画素ブロックのサイズは、第1階層においては縦12画素×横12画素であり、第2階層においては縦6画素×横6画素である。
【0005】
また、HD Photoにおけるデコーダは、上記の周波数変換処理に対応する周波数逆変換処理を実行する周波数逆変換部と、上記のプレフィルタ処理に対応するポストフィルタ処理を実行するポストフィルタとを備えて構成されている。周波数逆変換部は、縦4画素×横4画素の画素ブロックを処理単位領域として、周波数逆変換処理を実行する。ポストフィルタは、周波数逆変換部による複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数逆変換処理が実行された後にポストフィルタ処理を実行する。また、周波数逆変換部は、複数の処理単位領域を含む第1画素ブロックを処理対象として周波数逆変換処理を実行し、ポストフィルタは、第1画素ブロックに対して行方向及び列方向に2画素ずつずれた第2画素ブロックを処理対象としてポストフィルタ処理を実行する。第1画素ブロック及び第2画素ブロックの各サイズは、第1階層においては縦16画素×横16画素であり、第2階層においては縦4画素×横4画素である。
【0006】
なお、HD Photoの詳細については、例えば下記非特許文献1に開示されており、JPEG XRの詳細については、例えば下記非特許文献2に開示されている。
【0007】
【非特許文献1】"HD Photo -Photographic Still Image File Format", [online], 2006年11月7日, Microsoft Corporation, [2007年10月10日検索], インターネット<URL: http://www.microsoft.com/whdc/xps/hdphotodpk.mspx>
【非特許文献2】"Coding of Still Pictures -JBIG JPEG", [online], 19 December 2007, ISO/IEC JTC 1/SC 29/WG1 N 4392, [2008年3月4日検索], インターネット<URL: http://www.itscj.ipsj.or.jp/sc29/open/29view/29n9026t.doc>
【発明の開示】
【発明が解決しようとする課題】
【0008】
図17は、HD Photoにおけるプレフィルタ処理を説明するための図である。画素ブロックPB101は、周波数変換処理の処理対象である縦16画素×横16画素の画素ブロックである。画素ブロックPB102は、プレフィルタ処理の対象である縦20画素×横20画素の画素ブロックである。画素ブロックPB102は、画素ブロックPB101よりも、上下左右の各方向に2画素ずつ広い。
【0009】
砂地ハッチングを付した領域R101に関しては、画素ブロックPB101の左上及び真上の各画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が周波数変換部に転送されている。縦縞ハッチングを付した領域R102に関しては、画素ブロックPB101の左上の画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が第1のメモリ(図示しない)に記憶されている。第1のメモリは、ラインメモリであり、画素平面の行の長さに応じた記憶容量を有している。ジグザグハッチングを付した領域R103に関しては、画素ブロックPB101の真上の画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が第1のメモリに記憶されている。砂地ハッチングを付した領域R104に関しては、画素ブロックPB101の左の画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が周波数変換部に転送されている。網目ハッチングを付した領域R105に関しては、画素ブロックPB101の左の画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が第2のメモリ(図示しない)に記憶されている。上記のラインメモリとは異なり、第2のメモリの記憶容量は、画素平面の行の長さに依存しない。格子ハッチングを付した領域R106に関しては、画素ブロックPB101の左の画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が第1のメモリに記憶されている。
【0010】
この状態で、太い破線で示した縦16画素×横16画素の画素ブロックPB103に関する画素信号が、プレフィルタに入力される。プレフィルタは、入力されたこれらの画素信号に対してプレフィルタ処理を実行する。画素ブロックPB101に関するプレフィルタ処理後の画素信号は、周波数変換部に転送される。横縞ハッチングを付した領域R107に関するプレフィルタ処理後の画素信号は、第2のメモリに記憶される。斜線ハッチングを付した領域R108に関するプレフィルタ処理後の画素信号は、第1のメモリに記憶される。
【0011】
領域R108に関するプレフィルタ処理後の画素信号は、画素ブロックPB101の真下及び右下の各画素ブロックに対する処理において使用されるため、これらの画素ブロックに対する処理が完了するまで、領域R108に関するプレフィルタ処理後の画素信号を、第1のメモリ内に保持しておく必要がある。画素ブロックPB101と同一の段に属する他の画素ブロックについても同様である。その結果、第1のメモリの記憶容量は画素平面の行の長さに比例して増大するため、サイズの大きな画像を扱う場合には、第1のメモリに要求される記憶容量も大きくなり、画像処理装置の回路規模が全体として増大する。
【0012】
図18は、HD Photoにおけるポストフィルタ処理を説明するための図である。画素ブロックPB201は、周波数逆変換処理の処理対象である縦16画素×横16画素の画素ブロックである。画素ブロックPB202は、ポストフィルタ処理の対象である縦16画素×横16画素の画素ブロックである。画素ブロックPB202は、画素ブロックPB201に対して、左上方向に2画素ずつずれている。なお、画素ブロックPB201のうち画素ブロックPB202に重ならない領域に関しては、画素ブロックPB201の右、真下、及び右下の各画素ブロックに対する処理において、ポストフィルタ処理が実行される。
【0013】
ジグザグハッチングを付した領域R201に関しては、画素ブロックPB201の左上及び真上の各画素ブロックに対する処理において、周波数逆変換部からポストフィルタへの画素信号の転送がすでに完了し、ポストフィルタ処理前の画素信号が第3のメモリ(図示しない)に記憶されている。第3のメモリは、ラインメモリであり、画素平面の行の長さに応じた記憶容量を有している。網目ハッチングを付した領域R202に関しては、画素ブロックPB201の左の画素ブロックに対する処理において、周波数逆変換部からポストフィルタへの画素信号の転送がすでに完了し、ポストフィルタ処理前の画素信号が第4のメモリ(図示しない)に記憶されている。上記のラインメモリとは異なり、第4のメモリの記憶容量は、画素平面の行の長さに依存しない。砂地ハッチングを付した領域R203に関しては、画素ブロックPB201の左の画素ブロックに対する処理において、周波数逆変換部からポストフィルタへの画素信号の転送がすでに完了し、ポストフィルタ処理前の画素信号が第3のメモリに記憶されている。
【0014】
この状態で、画素ブロックPB201に関する画素信号が、周波数逆変換部からポストフィルタに入力される。ポストフィルタは、画素ブロックPB202に関する画素信号に対してポストフィルタ処理を実行する。横縞ハッチングを付した領域R204に関するポストフィルタ処理前の画素信号は、第4のメモリに記憶される。斜線ハッチングを付した領域R205に関するポストフィルタ処理前の画素信号は、第3のメモリに記憶される。
【0015】
領域R205に関するポストフィルタ処理前の画素信号は、画素ブロックPB201の真下及び右下の各画素ブロックに対する処理において使用されるため、これらの画素ブロックに対する処理が完了するまで、領域R205に関するポストフィルタ処理前の画素信号を、第3のメモリ内に保持しておく必要がある。画素ブロックPB201と同一の段に属する他の画素ブロックについても同様である。その結果、第3のメモリの記憶容量は画素平面の行の長さに比例して増大するため、サイズの大きな画像を扱う場合には、第3のメモリに要求される記憶容量も大きくなり、画像処理装置の回路規模が全体として増大する。
【0016】
本発明はかかる事情に鑑みて成されたものであり、メモリに要求される記憶容量を削減することにより、画像処理装置の全体として回路規模を削減することが可能な、画像処理装置を得ることを目的とする。
【課題を解決するための手段】
【0017】
本発明の第1の態様に係る画像処理装置は、第1画素ブロックを処理対象として周波数変換処理を実行する周波数変換部と、前記周波数変換部の複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数変換処理が実行される前にプレフィルタ処理を実行するプレフィルタとを備え、前記プレフィルタは、第1画素ブロックよりも行方向及び列方向に所定画素数ずつ広い第2画素ブロックを処理対象とし、前記プレフィルタは、行方向に並ぶ複数の第2画素ブロックに対してプレフィルタ処理を順に実行し、プレフィルタ処理を実行するために前記プレフィルタに対して連続的に入力される画素信号群における、列方向に関する画素信号の個数は、第2画素ブロックの行数に等しい。
【0018】
本発明の第2の態様に係る画像処理装置は、第1の態様に係る画像処理装置において特に、前記プレフィルタは記憶部を有し、前記記憶部には、一の第2画素ブロックに対するプレフィルタ処理によって得られたプレフィルタ処理後の画素信号群のうち、次の第2画素ブロックに対応する第1画素ブロックに重複する列の画素信号が記憶されることを特徴とする。
【0019】
本発明の第3の態様に係る画像処理装置は、第1画素ブロックを処理対象として周波数逆変換処理を実行する周波数逆変換部と、前記周波数逆変換部の複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数逆変換処理が実行された後にポストフィルタ処理を実行するポストフィルタと、前記ポストフィルタに外部接続された第1の記憶部とを備え、前記ポストフィルタは、第1画素ブロックに対して行方向及び列方向に所定画素数ずつずれた第2画素ブロックを処理対象とし、前記ポストフィルタは、行方向に並ぶ複数の第2画素ブロックに対してポストフィルタ処理を順に実行し、前記第1の記憶部には、前記周波数逆変換部から前記ポストフィルタに入力された第1画素ブロックの画素信号群のうち、第2画素ブロックに重ならない行の画素信号が記憶される。
【0020】
本発明の第4の態様に係る画像処理装置は、第3の態様に係る画像処理装置において特に、前記ポストフィルタは第2の記憶部を有し、前記第2の記憶部には、前記周波数逆変換部から前記ポストフィルタに入力された第1画素ブロックの画素信号群のうち、第2画素ブロックに重ならない列の画素信号が記憶されることを特徴とする。
【発明の効果】
【0021】
本発明によれば、画像処理装置の全体として回路規模を削減することが可能となる。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
【0023】
後述の第1の実施の形態では、本発明に係る画像処理装置をHD Photoにおけるエンコーダ(特にプレフィルタ)に適用する例について説明する。また、後述の第2の実施の形態では、本発明に係る画像処理装置をHD Photoにおけるデコーダ(特にポストフィルタ)に適用する例について説明する。
【0024】
<第1の実施の形態>
図1は、本発明の第1の実施の形態に係る画像処理装置1の構成を示すブロック図である。画像処理装置1は、プレフィルタ2と周波数変換部3とを備えて構成されている。プレフィルタ2は、内部メモリとしての記憶部4を有している。画素平面の行の長さに応じた記憶容量を有するラインメモリとは異なり、記憶部4の記憶容量は、画素平面の行の長さに依存しない。
【0025】
画像処理装置1の前段の処理装置(例えば色変換処理部)からプレフィルタ2へ、画素信号(色信号、輝度信号、又は色差信号等)S1が入力される。プレフィルタ2は、画素信号S1に対してプレフィルタ処理を実行し、プレフィルタ処理後の画素信号S2を出力する。画素信号S2は、周波数変換部3に入力される。周波数変換部3は、画素信号S2に対して周波数変換処理を実行し、周波数変換処理後の信号S3を出力する。
【0026】
図2は、画素平面内の一つのマクロブロックMBを示す図である。マクロブロックMBは、縦16画素×横16画素の、合計256個の画素で構成されている。マクロブロックMB内には、縦4個×横4個の、合計16個の画素ブロックRAが規定されている。各画素ブロックRAは、縦4画素×横4画素の、合計16個の画素で構成されている。周波数変換部3は、各画素ブロックRAを処理単位領域として、所定の周波数変換処理(PCT:HD Photo Core Transform)を実行する。
【0027】
また、マクロブロックMBよりも上下左右の各方向に2画素ずつ広い、縦20画素×横20画素の画素ブロックOBが規定されている。画素ブロックOB内には、縦5個×横5個の、合計25個の画素ブロックRBが規定されている。各画素ブロックRBは、縦4画素×横4画素の、合計16個の画素で構成されている。プレフィルタ2は、各画素ブロックRBを処理単位領域として、所定のプレフィルタ処理を実行する。但し、画素平面の周縁においては、縦4画素×横4画素の処理単位領域が確保されず、縦4画素×横2画素、縦2画素×横4画素、又は縦2画素×横2画素の画素ブロックが、プレフィルタ2の処理単位領域となる。
【0028】
図2に示すように、プレフィルタ2の処理単位領域である画素ブロックRB1(斜線ハッチングを付している)は、周波数変換部3の処理単位領域である4個の画素ブロックRA1〜RA4(砂地ハッチングを付している)にオーバーラップしている。このように、プレフィルタ2は、周波数変換部3の複数の処理単位領域にオーバーラップする領域を処理単位領域として、プレフィルタ処理を実行する。その結果、ブロック歪みが低減される。
【0029】
図3〜7は、画像処理装置1の動作を説明するための図である。説明の簡略化のため、各図には、画素平面の中央部に位置する9個のマクロブロックMBに対応する、9個の画素ブロックR11〜R13,R21〜R23,R31〜R33を抜き出して示している。そのうちの中央の画素ブロックR22が、現在の処理対象の画素ブロックである。
【0030】
また、説明の明確化のため、図3〜7においては、画像処理装置1の前段の処理装置からプレフィルタ2への画素信号の入力処理が完了した領域には、ジグザグハッチングを付している。同様に、プレフィルタ2によるプレフィルタ処理が完了した領域には、砂地ハッチングを付している。同様に、画素信号が記憶部4内に記憶されている領域には、網目ハッチングを付している。同様に、プレフィルタ2から周波数変換部3への画素信号の転送処理が完了した領域には、斜線ハッチングを付している。同様に、画素信号が破棄される領域には、縦縞ハッチングを付している。
【0031】
まず図3を参照して、この時点では、画素ブロックR11〜R13,R21に関して、プレフィルタ2によるプレフィルタ処理と、プレフィルタ2から周波数変換部3への画素信号の転送処理とが完了している。また、画素ブロックR22のうちの左2列の領域A1に関しては、画素ブロックR21に関する処理においてプレフィルタ2によるプレフィルタ処理が実行された後、プレフィルタ処理後の画素信号が記憶部4内に記憶されている。
【0032】
次に図4を参照して、画像処理装置1の前段の処理装置からプレフィルタ2に、縦20画素×横16画素の画素ブロックに相当する、縦20個×横16個の画素信号(領域A2)が連続的に入力される。領域A2は、画素ブロックR22よりも上下方向に2画素ずつ広い。また、図2に示したように、画素ブロックR22に対して規定されるプレフィルタ処理の処理対象(画素ブロックOB)は、画素ブロックR22よりも上下方向に2画素ずつ広い。従って、プレフィルタ処理を実行するためにプレフィルタ2に対して連続的に入力される画素信号群における、列方向に関する画素信号の個数(この例では20画素)は、プレフィルタ2の処理対象である画素ブロックの行数(この例では20行)に等しい。
【0033】
次に図5を参照して、プレフィルタ2は、領域A2に関する縦20個×横16個の画素信号に対して、4行×4列のプレフィルタ素子を20回使用して、プレフィルタ処理を実行する。
【0034】
次に図6を参照して、記憶部4から読み出した領域A1に関するプレフィルタ処理後の画素信号と、領域A2のうち画素ブロックR22に重なる領域A3に関するプレフィルタ処理後の画素信号とが、プレフィルタ2から周波数変換部3に転送される。これとともに、領域A2のうち画素ブロックR23に重なる領域A4に関するプレフィルタ処理後の画素信号は、記憶部4内に記憶される。また、領域A2内の上2行の領域A5に関するプレフィルタ処理後の画素信号と、領域A2内の下2行の領域A6に関するプレフィルタ処理後の画素信号とは、破棄される。
【0035】
以上の結果、図7に示すように、図3に示した状態から、一つの画素ブロックR22だけ処理が進行した状態となる。以降は、同様の処理が繰り返される。
【0036】
<まとめ>
第1の実施の形態に係る画像処理装置1によれば、プレフィルタ2は、第1画素ブロック(図2のマクロブロックMB)よりも行方向及び列方向に所定画素数ずつ広い第2画素ブロック(図2の画素ブロックOB)を処理対象とする。また、図3〜7に示したように、プレフィルタ2は、行方向に並ぶ複数の画素ブロックR21〜R23に対応する複数の第2画素ブロックに対して、プレフィルタ処理を順に実行する。そして、プレフィルタ処理を実行するためにプレフィルタ2に対して連続的に入力される画素信号群(図4の領域A2)における、列方向に関する画素信号の個数(上記の例では20個)は、第2画素ブロックの行数(上記の例では20行)に等しい。従って、第1の実施の形態に係る画像処理装置1によれば、画素平面の行の長さに応じた記憶容量を有するラインメモリが不要となるため、画像処理装置1の全体として回路規模を削減することが可能となる。
【0037】
また、第1の実施の形態に係る画像処理装置1によれば、プレフィルタ2は記憶部4を有している。そして、記憶部4には、一の第2画素ブロックに対するプレフィルタ処理によって得られたプレフィルタ処理後の画素信号群(図5の領域A2)のうち、次の第2画素ブロックに対応する第1画素ブロック(画素ブロックR23)に重複する列の画素信号(図6の領域A4)が記憶される。従って、第1の実施の形態に係る画像処理装置1によれば、各第2画素ブロック毎に320個(縦20×横16画素)の画素信号(図4の領域A2)をプレフィルタ2に入力すれば足りる。その結果、記憶部4を省略して各第2画素ブロック毎に400個(縦20×横20画素)の画素信号を転送する場合と比較すると、前段の処理装置からプレフィルタ2への画素信号の転送量を、20%削減することが可能となる。しかも、記憶部4の記憶容量は画素平面の行の長さに依存しないため、画像処理装置1の回路規模の増大に与える影響は小さい。
【0038】
なお、各第2画素ブロック毎に400個(縦20×横20画素)の画素信号を転送すれば、記憶部4を省略することもでき、この場合は、画像処理装置1の回路規模をさらに削減することが可能である。
【0039】
<変形例>
図8は、第1の実施の形態の変形例に係る画像処理装置1の構成を示すブロック図である。画像処理装置1は、第1階層のプレフィルタ21及び周波数変換部31と、第2階層のプレフィルタ22及び周波数変換部32とを備えて構成されている。プレフィルタ21は記憶部41を有しており、プレフィルタ22は記憶部42を有している。記憶部41,42は、図1に示した記憶部4に相当する。
【0040】
画像処理装置1の前段の処理装置からプレフィルタ21へ、画素信号S1が入力される。プレフィルタ21は、画素信号S1に対してプレフィルタ処理を実行し、プレフィルタ処理後の画素信号S21を出力する。画素信号S21は、周波数変換部31に入力される。周波数変換部31は、画素信号S21に対して周波数変換処理を実行し、ハイパス成分の信号S3Hと、第1階層における直流成分の信号S4とを出力する。信号S4は、プレフィルタ22に入力される。プレフィルタ22は、信号S4に対してプレフィルタ処理を実行し、プレフィルタ処理後の信号S22を出力する。信号S22は、周波数変換部32に入力される。周波数変換部32は、信号S22に対して周波数変換処理を実行し、ローパス成分の信号S3Lと、直流成分の信号S3Dとを出力する。
【0041】
プレフィルタ21,22においては、図1に示したプレフィルタ2と同様に、画素平面の行の長さに応じた記憶容量を有するラインメモリが省略されている。
【0042】
図9は、周波数変換部31,32による周波数変換処理を説明するための図である。図9の(C)に示すように、周波数変換部32からは、1個の直流成分の信号S3Dが出力される。また、図9の(B)に示すように、周波数変換部32からは、縦4画素×横4画素の画素平面のうちの左上角の直流成分を除いた、15個のローパス成分の信号S3Lが出力される。この場合、プレフィルタ22は、縦4画素×横4画素の画素平面よりも上下左右の各方向に2画素ずつ広い、縦8画素×横8画素の画素平面に対して、プレフィルタ処理を実行する必要がある。
【0043】
この縦8画素×横8画素の画素平面は、第1階層における直流成分の信号を並べて形成する必要がある。従って、周波数変換部31は、図9の(A)に示すように、縦8個×横8個(縦32画素×横32画素)の処理単位領域に対して、周波数変換処理を実行する必要がある。この場合、プレフィルタ21は、縦32画素×横32画素の画素平面よりも上下左右の各方向に2画素ずつ広い、縦36画素×横36画素の画素平面に対して、プレフィルタ処理を実行する必要がある。なお、周波数変換部31は、太線で囲んだ縦16画素×横16画素の領域(縦4画素×横4画素の16個の処理単位領域から成る)を現在の処理対象のマクロブロックとして、周波数変換処理を実行する。その結果、周波数変換部31からは、各処理単位領域のうちの左上角の直流成分を除いた、240個(15画素×16個)のハイパス成分の信号S3Hが出力される。
【0044】
このように、第1階層及び第2階層の双方においてプレフィルタ処理を実行する場合には、第1階層のプレフィルタ21には、縦36画素×横36画素の画素空間に相当する画素信号を、各マクロブロック毎に入力する必要がある。但し、プレフィルタ21は記憶部41を有しているため、図9(A)の右半分の領域に関するプレフィルタ処理後の画素信号を記憶部41に記憶しておくことにより、次のマクロブロックの処理において、この領域に関するプレフィルタ処理を省略できる。
【0045】
<第2の実施の形態>
図10は、本発明の第2の実施の形態に係る画像処理装置5の構成を示すブロック図である。画像処理装置5は、ポストフィルタ6、周波数逆変換部7、及び記憶部9を備えて構成されている。ポストフィルタ6は、内部メモリとしての記憶部8を有している。画素平面の行の長さに応じた記憶容量を有するラインメモリとは異なり、記憶部8の記憶容量は、画素平面の行の長さに依存しない。記憶部9は、ポストフィルタ6の外部メモリとして、ポストフィルタ6に接続されている。なお、記憶部9を画像処理装置5の外部に配置し、記憶部9とポストフィルタ6とを外部バスを介して相互に接続しても良い。
【0046】
画像処理装置5の前段の処理装置(例えば逆量子化部)から周波数逆変換部7へ、逆量子化後の信号S5が入力される。周波数逆変換部7は、信号S5に対して周波数逆変換処理を実行し、周波数逆変換処理後の画素信号S6を出力する。画素信号S6は、ポストフィルタ6に入力される。ポストフィルタ6は、画素信号S6に対してポストフィルタ処理を実行し、ポストフィルタ処理後の画素信号S7を出力する。
【0047】
図11は、画素平面内の一つのマクロブロックMBを示す図である。図11を参照して、周波数逆変換部7は、各画素ブロックRAを処理単位領域として、上述の周波数変換処理(PCT)に対応する所定の周波数逆変換処理を実行する。また、ポストフィルタ6は、各画素ブロックRBを処理単位領域として、上述のプレフィルタ処理に対応する所定のポストフィルタ処理をそれぞれ実行する。但し、画素平面の周縁においては、縦4画素×横4画素の処理単位領域が確保されず、縦4画素×横2画素、縦2画素×横4画素、又は縦2画素×横2画素の画素ブロックが、ポストフィルタ6の処理単位領域となる。図11に示すように、ポストフィルタ6の処理単位領域である画素ブロックRB1は、周波数逆変換部7の処理単位領域である4個の画素ブロックRA1〜RA4にオーバーラップしている。
【0048】
また、図11において、マクロブロックMBは、周波数逆変換処理の処理対象である縦16画素×横16画素の画素ブロックである。太い一点鎖線で示した画素ブロックSBは、一回のポストフィルタ処理の処理対象である縦16画素×横16画素の画素ブロックである。画素ブロックSBは、マクロブロックMBに対して、左上方向に2画素ずつずれている。なお、マクロブロックMBのうち画素ブロックSBに重ならない領域に関しては、マクロブロックMBの右、真下、及び右下の各マクロブロックに対する処理において、ポストフィルタ処理が実行される。
【0049】
図12〜15は、画像処理装置5の動作を説明するための図である。説明の簡略化のため、各図には、画素平面の中央部に位置する9個のマクロブロックMBに対応する、9個の画素ブロックR51〜R53,R61〜R63,R71〜R73を抜き出して示している。そのうちの中央の画素ブロックR62が、現在の処理対象の画素ブロックである。
【0050】
また、説明の明確化のため、図12〜15においては、周波数逆変換部7からポストフィルタ6への画素信号の転送処理が完了した領域には、ジグザグハッチングを付している。同様に、ポストフィルタ6によるポストフィルタ処理が完了した領域には、砂地ハッチングを付している。同様に、画素信号が記憶部8内に記憶されている領域には、網目ハッチングを付している。同様に、画素信号が記憶部9内に記憶されている領域には、縦縞ハッチングを付している。同様に、ポストフィルタ6から後段の処理装置への画素信号の転送処理が完了した領域には、斜線ハッチングを付している。
【0051】
まず図12を参照して、この時点では、画素ブロックR51〜R53,R61に関して、周波数逆変換部7からポストフィルタ6への画素信号の転送処理が完了している。画素ブロックR51のうちの右下2行2列の領域B1と、画素ブロックR52のうちの下2行の領域B2と、画素ブロックR53のうちの下2行の領域B3と、画素ブロックR61のうちの下2行の領域B4とに関しては、ポストフィルタ処理前の画素信号が記憶部9内に記憶されている。また、画素ブロックR61のうちの右上14行2列(又は右2列)の領域B5に関しては、ポストフィルタ処理前の画素信号が記憶部8内に記憶されている。
【0052】
次に図13を参照して、周波数逆変換部7からポストフィルタ6に、縦16画素×横16画素の画素ブロックR62に相当する、縦16個×横16個の画素信号(領域B6)が連続的に入力される。
【0053】
次に図14を参照して、記憶部9から読み出した領域B1に関する画素信号と、記憶部9から読み出した領域B2のうちの左14列の領域B7に関する画素信号と、記憶部8から読み出した領域B5に関する画素信号と、領域B6のうちの左上14行14列の領域B9に関する画素信号とに対して、ポストフィルタ処理が実行される。具体的に、ポストフィルタ6は、これらの縦16個×横16個の画素信号に対して、4行×4列のポストフィルタ素子を16回使用して、ポストフィルタ処理を実行する。領域B6のうちの右上14行2列(又は右2列)の領域B10に関する画素信号については、この時点ではポストフィルタ6によるポストフィルタ処理が実行されることなく、記憶部8内に記憶される。また、領域B6のうちの下2行の領域B11に関する画素信号については、この時点ではポストフィルタ6によるポストフィルタ処理が実行されることなく、記憶部9内に記憶される。
【0054】
次に図15を参照して、領域B1,B7,B5,B9に関するポストフィルタ処理後の画素信号が、ポストフィルタ6から後段の処理装置に向けて出力される。以上の結果、図15に示すように、図12に示した状態から、一つの画素ブロックR62だけ処理が進行した状態となる。以降は、同様の処理が繰り返される。
【0055】
<まとめ>
第2の実施の形態に係る画像処理装置5によれば、ポストフィルタ6は、第1画素ブロック(図11のマクロブロックMB)に対して行方向及び列方向に所定画素数ずつずれた第2画素ブロック(図11の画素ブロックSB)を、一回のポストフィルタ処理における処理対象とする。また、図12〜15に示したように、ポストフィルタ6は、行方向に並ぶ複数の画素ブロックR61〜R63に対応する複数の第2画素ブロックに対して、ポストフィルタ処理を順に実行する。そして、記憶部9には、周波数逆変換部7からポストフィルタ6に入力された第1画素ブロックの画素信号群(図13の領域B6)のうち、第2画素ブロックに重ならない行の画素信号(図14の領域B11)が記憶される。しかも、記憶部9は、ポストフィルタ6の内部メモリではなく、ポストフィルタ6に外部接続された外部メモリである。従って、第2の実施の形態に係る画像処理装置5によれば、画素平面の行の長さに応じた記憶容量を有するラインメモリをポストフィルタ6内に配設することが不要となるため、ポストフィルタ6の回路規模を削減することが可能となる。
【0056】
また、第2の実施の形態に係る画像処理装置5によれば、ポストフィルタ6は記憶部8を有している。そして、記憶部8には、周波数逆変換部7からポストフィルタ6に入力された第1画素ブロックの画素信号群(図13の領域B6)のうち、第2画素ブロックに重ならない列の画素信号(図14の領域B10)が記憶される。従って、第2の実施の形態に係る画像処理装置5によれば、画素ブロックR62の次の画素ブロックR63に対応する第2画素ブロックを処理するにあたって、領域B6を処理するために画素ブロックR62に関する画素信号を周波数逆変換部7からポストフィルタ6に再入力する必要がない。その結果、周波数逆変換部7からポストフィルタ6への画素信号の転送量を削減することが可能となる。しかも、記憶部8の記憶容量は画素平面の行の長さに依存しないため、画像処理装置5の回路規模の増大に与える影響は小さい。
【0057】
<変形例>
図16は、第2の実施の形態の変形例に係る画像処理装置5の構成を示すブロック図である。画像処理装置5は、第1階層のポストフィルタ61及び周波数逆変換部71と、第2階層のポストフィルタ62及び周波数逆変換部72と、ポストフィルタ61,62に外部接続された記憶部9とを備えて構成されている。ポストフィルタ61は記憶部81を有しており、ポストフィルタ62は記憶部82を有している。記憶部81,82は、図10に示した記憶部8に相当する。
【0058】
画像処理装置5の前段の処理装置から周波数逆変換部71へ、ハイパス成分の信号S5Hが入力される。また、画像処理装置5の前段の処理装置から周波数逆変換部72へ、ローパス成分の信号S5Lと直流成分の信号S5Dとが入力される。周波数逆変換部72は、信号S5L,S5Dに対して周波数逆変換処理を実行し、第1階層の直流成分に相当する信号S62を出力する。ポストフィルタ62は、信号S62に対してポストフィルタ処理を実行し、ポストフィルタ処理後の信号S8を出力する。信号S8は、周波数逆変換部71に入力される。
【0059】
周波数逆変換部71は、信号S5H,S8に対して周波数逆変換処理を実行し、画素信号S61を出力する。ポストフィルタ61は、信号S61に対してポストフィルタ処理を実行し、ポストフィルタ処理後の画素信号S7を出力する。
【0060】
ポストフィルタ61,62においては、図10に示したプレフィルタ6と同様に、画素平面の行の長さに応じた記憶容量を有するラインメモリが省略されている。
【0061】
このように、第1階層及び第2階層の双方においてポストフィルタ処理を実行する場合においても、第2の実施の形態に係る発明を適用することができ、上記と同様の効果を得ることができる。
【図面の簡単な説明】
【0062】
【図1】本発明の第1の実施の形態に係る画像処理装置の構成を示すブロック図である。
【図2】画素平面内の一つのマクロブロックを示す図である。
【図3】画像処理装置の動作を説明するための図である。
【図4】画像処理装置の動作を説明するための図である。
【図5】画像処理装置の動作を説明するための図である。
【図6】画像処理装置の動作を説明するための図である。
【図7】画像処理装置の動作を説明するための図である。
【図8】第1の実施の形態の変形例に係る画像処理装置の構成を示すブロック図である。
【図9】周波数変換部による周波数変換処理を説明するための図である。
【図10】本発明の第2の実施の形態に係る画像処理装置の構成を示すブロック図である。
【図11】画素平面内の一つのマクロブロックを示す図である。
【図12】画像処理装置の動作を説明するための図である。
【図13】画像処理装置の動作を説明するための図である。
【図14】画像処理装置の動作を説明するための図である。
【図15】画像処理装置の動作を説明するための図である。
【図16】第2の実施の形態の変形例に係る画像処理装置の構成を示すブロック図である。
【図17】HD Photoにおけるプレフィルタ処理を説明するための図である。
【図18】HD Photoにおけるポストフィルタ処理を説明するための図である。
【符号の説明】
【0063】
1,5 画像処理装置
2,21,22 プレフィルタ
3,31,32 周波数変換部
4,41,42,8,81,82,9 記憶部
6,61,62 ポストフィルタ
7,71,72 周波数逆変換部
【技術分野】
【0001】
本発明は、画像処理装置に関し、特に、HD Photoにおけるエンコーダ及びデコーダに関する。
【背景技術】
【0002】
JPEGよりも高画質で、JPEG2000よりも回路構成及び演算処理が簡素化された静止画ファイルフォーマットとして、マイクロソフト社よりHD Photo(又はJPEG XR)が提案されている。
【0003】
HD Photoにおけるエンコーダは、所定の周波数変換処理(PCT)を実行する周波数変換部と、ブロック歪みを軽減するための所定のプレフィルタ処理を実行するプレフィルタとを備えて構成されている。周波数変換部は、縦4画素×横4画素の画素ブロックを処理単位領域として、周波数変換処理を実行する。プレフィルタは、周波数変換部による複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数変換処理が実行される前にプレフィルタ処理を実行する。また、周波数変換部は、複数の処理単位領域を含む第1画素ブロックを処理対象として周波数変換処理を実行し、プレフィルタは、第1画素ブロックよりも行方向及び列方向に2画素ずつ広い第2画素ブロックを処理対象としてプレフィルタ処理を実行する。第1画素ブロックのサイズは、第1階層においては縦16画素×横16画素であり、第2階層においては縦4画素×横4画素である。第2画素ブロックのサイズは、第1階層においては縦20画素×横20画素であり、第2階層においては縦8画素×横8画素である。
【0004】
なお、本明細書では、説明の簡単化のため、YUV444形式の画像を処理する例についてのみ説明する。YUV422形式の画像を処理する場合の色差信号に関しては、第1画素ブロックのサイズは、第1階層においては縦16画素×横8画素であり、第2階層においては縦4画素×横2画素である。また、第2画素ブロックのサイズは、第1階層においては縦20画素×横12画素であり、第2階層においては縦8画素×横6画素である。同様に、YUV420形式の画像を処理する場合の色差信号に関しては、第1画素ブロックのサイズは、第1階層においては縦8画素×横8画素であり、第2階層においては縦2画素×横2画素である。また、第2画素ブロックのサイズは、第1階層においては縦12画素×横12画素であり、第2階層においては縦6画素×横6画素である。
【0005】
また、HD Photoにおけるデコーダは、上記の周波数変換処理に対応する周波数逆変換処理を実行する周波数逆変換部と、上記のプレフィルタ処理に対応するポストフィルタ処理を実行するポストフィルタとを備えて構成されている。周波数逆変換部は、縦4画素×横4画素の画素ブロックを処理単位領域として、周波数逆変換処理を実行する。ポストフィルタは、周波数逆変換部による複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数逆変換処理が実行された後にポストフィルタ処理を実行する。また、周波数逆変換部は、複数の処理単位領域を含む第1画素ブロックを処理対象として周波数逆変換処理を実行し、ポストフィルタは、第1画素ブロックに対して行方向及び列方向に2画素ずつずれた第2画素ブロックを処理対象としてポストフィルタ処理を実行する。第1画素ブロック及び第2画素ブロックの各サイズは、第1階層においては縦16画素×横16画素であり、第2階層においては縦4画素×横4画素である。
【0006】
なお、HD Photoの詳細については、例えば下記非特許文献1に開示されており、JPEG XRの詳細については、例えば下記非特許文献2に開示されている。
【0007】
【非特許文献1】"HD Photo -Photographic Still Image File Format", [online], 2006年11月7日, Microsoft Corporation, [2007年10月10日検索], インターネット<URL: http://www.microsoft.com/whdc/xps/hdphotodpk.mspx>
【非特許文献2】"Coding of Still Pictures -JBIG JPEG", [online], 19 December 2007, ISO/IEC JTC 1/SC 29/WG1 N 4392, [2008年3月4日検索], インターネット<URL: http://www.itscj.ipsj.or.jp/sc29/open/29view/29n9026t.doc>
【発明の開示】
【発明が解決しようとする課題】
【0008】
図17は、HD Photoにおけるプレフィルタ処理を説明するための図である。画素ブロックPB101は、周波数変換処理の処理対象である縦16画素×横16画素の画素ブロックである。画素ブロックPB102は、プレフィルタ処理の対象である縦20画素×横20画素の画素ブロックである。画素ブロックPB102は、画素ブロックPB101よりも、上下左右の各方向に2画素ずつ広い。
【0009】
砂地ハッチングを付した領域R101に関しては、画素ブロックPB101の左上及び真上の各画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が周波数変換部に転送されている。縦縞ハッチングを付した領域R102に関しては、画素ブロックPB101の左上の画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が第1のメモリ(図示しない)に記憶されている。第1のメモリは、ラインメモリであり、画素平面の行の長さに応じた記憶容量を有している。ジグザグハッチングを付した領域R103に関しては、画素ブロックPB101の真上の画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が第1のメモリに記憶されている。砂地ハッチングを付した領域R104に関しては、画素ブロックPB101の左の画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が周波数変換部に転送されている。網目ハッチングを付した領域R105に関しては、画素ブロックPB101の左の画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が第2のメモリ(図示しない)に記憶されている。上記のラインメモリとは異なり、第2のメモリの記憶容量は、画素平面の行の長さに依存しない。格子ハッチングを付した領域R106に関しては、画素ブロックPB101の左の画素ブロックに対する処理においてすでにプレフィルタ処理が実行され、プレフィルタ処理後の画素信号が第1のメモリに記憶されている。
【0010】
この状態で、太い破線で示した縦16画素×横16画素の画素ブロックPB103に関する画素信号が、プレフィルタに入力される。プレフィルタは、入力されたこれらの画素信号に対してプレフィルタ処理を実行する。画素ブロックPB101に関するプレフィルタ処理後の画素信号は、周波数変換部に転送される。横縞ハッチングを付した領域R107に関するプレフィルタ処理後の画素信号は、第2のメモリに記憶される。斜線ハッチングを付した領域R108に関するプレフィルタ処理後の画素信号は、第1のメモリに記憶される。
【0011】
領域R108に関するプレフィルタ処理後の画素信号は、画素ブロックPB101の真下及び右下の各画素ブロックに対する処理において使用されるため、これらの画素ブロックに対する処理が完了するまで、領域R108に関するプレフィルタ処理後の画素信号を、第1のメモリ内に保持しておく必要がある。画素ブロックPB101と同一の段に属する他の画素ブロックについても同様である。その結果、第1のメモリの記憶容量は画素平面の行の長さに比例して増大するため、サイズの大きな画像を扱う場合には、第1のメモリに要求される記憶容量も大きくなり、画像処理装置の回路規模が全体として増大する。
【0012】
図18は、HD Photoにおけるポストフィルタ処理を説明するための図である。画素ブロックPB201は、周波数逆変換処理の処理対象である縦16画素×横16画素の画素ブロックである。画素ブロックPB202は、ポストフィルタ処理の対象である縦16画素×横16画素の画素ブロックである。画素ブロックPB202は、画素ブロックPB201に対して、左上方向に2画素ずつずれている。なお、画素ブロックPB201のうち画素ブロックPB202に重ならない領域に関しては、画素ブロックPB201の右、真下、及び右下の各画素ブロックに対する処理において、ポストフィルタ処理が実行される。
【0013】
ジグザグハッチングを付した領域R201に関しては、画素ブロックPB201の左上及び真上の各画素ブロックに対する処理において、周波数逆変換部からポストフィルタへの画素信号の転送がすでに完了し、ポストフィルタ処理前の画素信号が第3のメモリ(図示しない)に記憶されている。第3のメモリは、ラインメモリであり、画素平面の行の長さに応じた記憶容量を有している。網目ハッチングを付した領域R202に関しては、画素ブロックPB201の左の画素ブロックに対する処理において、周波数逆変換部からポストフィルタへの画素信号の転送がすでに完了し、ポストフィルタ処理前の画素信号が第4のメモリ(図示しない)に記憶されている。上記のラインメモリとは異なり、第4のメモリの記憶容量は、画素平面の行の長さに依存しない。砂地ハッチングを付した領域R203に関しては、画素ブロックPB201の左の画素ブロックに対する処理において、周波数逆変換部からポストフィルタへの画素信号の転送がすでに完了し、ポストフィルタ処理前の画素信号が第3のメモリに記憶されている。
【0014】
この状態で、画素ブロックPB201に関する画素信号が、周波数逆変換部からポストフィルタに入力される。ポストフィルタは、画素ブロックPB202に関する画素信号に対してポストフィルタ処理を実行する。横縞ハッチングを付した領域R204に関するポストフィルタ処理前の画素信号は、第4のメモリに記憶される。斜線ハッチングを付した領域R205に関するポストフィルタ処理前の画素信号は、第3のメモリに記憶される。
【0015】
領域R205に関するポストフィルタ処理前の画素信号は、画素ブロックPB201の真下及び右下の各画素ブロックに対する処理において使用されるため、これらの画素ブロックに対する処理が完了するまで、領域R205に関するポストフィルタ処理前の画素信号を、第3のメモリ内に保持しておく必要がある。画素ブロックPB201と同一の段に属する他の画素ブロックについても同様である。その結果、第3のメモリの記憶容量は画素平面の行の長さに比例して増大するため、サイズの大きな画像を扱う場合には、第3のメモリに要求される記憶容量も大きくなり、画像処理装置の回路規模が全体として増大する。
【0016】
本発明はかかる事情に鑑みて成されたものであり、メモリに要求される記憶容量を削減することにより、画像処理装置の全体として回路規模を削減することが可能な、画像処理装置を得ることを目的とする。
【課題を解決するための手段】
【0017】
本発明の第1の態様に係る画像処理装置は、第1画素ブロックを処理対象として周波数変換処理を実行する周波数変換部と、前記周波数変換部の複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数変換処理が実行される前にプレフィルタ処理を実行するプレフィルタとを備え、前記プレフィルタは、第1画素ブロックよりも行方向及び列方向に所定画素数ずつ広い第2画素ブロックを処理対象とし、前記プレフィルタは、行方向に並ぶ複数の第2画素ブロックに対してプレフィルタ処理を順に実行し、プレフィルタ処理を実行するために前記プレフィルタに対して連続的に入力される画素信号群における、列方向に関する画素信号の個数は、第2画素ブロックの行数に等しい。
【0018】
本発明の第2の態様に係る画像処理装置は、第1の態様に係る画像処理装置において特に、前記プレフィルタは記憶部を有し、前記記憶部には、一の第2画素ブロックに対するプレフィルタ処理によって得られたプレフィルタ処理後の画素信号群のうち、次の第2画素ブロックに対応する第1画素ブロックに重複する列の画素信号が記憶されることを特徴とする。
【0019】
本発明の第3の態様に係る画像処理装置は、第1画素ブロックを処理対象として周波数逆変換処理を実行する周波数逆変換部と、前記周波数逆変換部の複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数逆変換処理が実行された後にポストフィルタ処理を実行するポストフィルタと、前記ポストフィルタに外部接続された第1の記憶部とを備え、前記ポストフィルタは、第1画素ブロックに対して行方向及び列方向に所定画素数ずつずれた第2画素ブロックを処理対象とし、前記ポストフィルタは、行方向に並ぶ複数の第2画素ブロックに対してポストフィルタ処理を順に実行し、前記第1の記憶部には、前記周波数逆変換部から前記ポストフィルタに入力された第1画素ブロックの画素信号群のうち、第2画素ブロックに重ならない行の画素信号が記憶される。
【0020】
本発明の第4の態様に係る画像処理装置は、第3の態様に係る画像処理装置において特に、前記ポストフィルタは第2の記憶部を有し、前記第2の記憶部には、前記周波数逆変換部から前記ポストフィルタに入力された第1画素ブロックの画素信号群のうち、第2画素ブロックに重ならない列の画素信号が記憶されることを特徴とする。
【発明の効果】
【0021】
本発明によれば、画像処理装置の全体として回路規模を削減することが可能となる。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
【0023】
後述の第1の実施の形態では、本発明に係る画像処理装置をHD Photoにおけるエンコーダ(特にプレフィルタ)に適用する例について説明する。また、後述の第2の実施の形態では、本発明に係る画像処理装置をHD Photoにおけるデコーダ(特にポストフィルタ)に適用する例について説明する。
【0024】
<第1の実施の形態>
図1は、本発明の第1の実施の形態に係る画像処理装置1の構成を示すブロック図である。画像処理装置1は、プレフィルタ2と周波数変換部3とを備えて構成されている。プレフィルタ2は、内部メモリとしての記憶部4を有している。画素平面の行の長さに応じた記憶容量を有するラインメモリとは異なり、記憶部4の記憶容量は、画素平面の行の長さに依存しない。
【0025】
画像処理装置1の前段の処理装置(例えば色変換処理部)からプレフィルタ2へ、画素信号(色信号、輝度信号、又は色差信号等)S1が入力される。プレフィルタ2は、画素信号S1に対してプレフィルタ処理を実行し、プレフィルタ処理後の画素信号S2を出力する。画素信号S2は、周波数変換部3に入力される。周波数変換部3は、画素信号S2に対して周波数変換処理を実行し、周波数変換処理後の信号S3を出力する。
【0026】
図2は、画素平面内の一つのマクロブロックMBを示す図である。マクロブロックMBは、縦16画素×横16画素の、合計256個の画素で構成されている。マクロブロックMB内には、縦4個×横4個の、合計16個の画素ブロックRAが規定されている。各画素ブロックRAは、縦4画素×横4画素の、合計16個の画素で構成されている。周波数変換部3は、各画素ブロックRAを処理単位領域として、所定の周波数変換処理(PCT:HD Photo Core Transform)を実行する。
【0027】
また、マクロブロックMBよりも上下左右の各方向に2画素ずつ広い、縦20画素×横20画素の画素ブロックOBが規定されている。画素ブロックOB内には、縦5個×横5個の、合計25個の画素ブロックRBが規定されている。各画素ブロックRBは、縦4画素×横4画素の、合計16個の画素で構成されている。プレフィルタ2は、各画素ブロックRBを処理単位領域として、所定のプレフィルタ処理を実行する。但し、画素平面の周縁においては、縦4画素×横4画素の処理単位領域が確保されず、縦4画素×横2画素、縦2画素×横4画素、又は縦2画素×横2画素の画素ブロックが、プレフィルタ2の処理単位領域となる。
【0028】
図2に示すように、プレフィルタ2の処理単位領域である画素ブロックRB1(斜線ハッチングを付している)は、周波数変換部3の処理単位領域である4個の画素ブロックRA1〜RA4(砂地ハッチングを付している)にオーバーラップしている。このように、プレフィルタ2は、周波数変換部3の複数の処理単位領域にオーバーラップする領域を処理単位領域として、プレフィルタ処理を実行する。その結果、ブロック歪みが低減される。
【0029】
図3〜7は、画像処理装置1の動作を説明するための図である。説明の簡略化のため、各図には、画素平面の中央部に位置する9個のマクロブロックMBに対応する、9個の画素ブロックR11〜R13,R21〜R23,R31〜R33を抜き出して示している。そのうちの中央の画素ブロックR22が、現在の処理対象の画素ブロックである。
【0030】
また、説明の明確化のため、図3〜7においては、画像処理装置1の前段の処理装置からプレフィルタ2への画素信号の入力処理が完了した領域には、ジグザグハッチングを付している。同様に、プレフィルタ2によるプレフィルタ処理が完了した領域には、砂地ハッチングを付している。同様に、画素信号が記憶部4内に記憶されている領域には、網目ハッチングを付している。同様に、プレフィルタ2から周波数変換部3への画素信号の転送処理が完了した領域には、斜線ハッチングを付している。同様に、画素信号が破棄される領域には、縦縞ハッチングを付している。
【0031】
まず図3を参照して、この時点では、画素ブロックR11〜R13,R21に関して、プレフィルタ2によるプレフィルタ処理と、プレフィルタ2から周波数変換部3への画素信号の転送処理とが完了している。また、画素ブロックR22のうちの左2列の領域A1に関しては、画素ブロックR21に関する処理においてプレフィルタ2によるプレフィルタ処理が実行された後、プレフィルタ処理後の画素信号が記憶部4内に記憶されている。
【0032】
次に図4を参照して、画像処理装置1の前段の処理装置からプレフィルタ2に、縦20画素×横16画素の画素ブロックに相当する、縦20個×横16個の画素信号(領域A2)が連続的に入力される。領域A2は、画素ブロックR22よりも上下方向に2画素ずつ広い。また、図2に示したように、画素ブロックR22に対して規定されるプレフィルタ処理の処理対象(画素ブロックOB)は、画素ブロックR22よりも上下方向に2画素ずつ広い。従って、プレフィルタ処理を実行するためにプレフィルタ2に対して連続的に入力される画素信号群における、列方向に関する画素信号の個数(この例では20画素)は、プレフィルタ2の処理対象である画素ブロックの行数(この例では20行)に等しい。
【0033】
次に図5を参照して、プレフィルタ2は、領域A2に関する縦20個×横16個の画素信号に対して、4行×4列のプレフィルタ素子を20回使用して、プレフィルタ処理を実行する。
【0034】
次に図6を参照して、記憶部4から読み出した領域A1に関するプレフィルタ処理後の画素信号と、領域A2のうち画素ブロックR22に重なる領域A3に関するプレフィルタ処理後の画素信号とが、プレフィルタ2から周波数変換部3に転送される。これとともに、領域A2のうち画素ブロックR23に重なる領域A4に関するプレフィルタ処理後の画素信号は、記憶部4内に記憶される。また、領域A2内の上2行の領域A5に関するプレフィルタ処理後の画素信号と、領域A2内の下2行の領域A6に関するプレフィルタ処理後の画素信号とは、破棄される。
【0035】
以上の結果、図7に示すように、図3に示した状態から、一つの画素ブロックR22だけ処理が進行した状態となる。以降は、同様の処理が繰り返される。
【0036】
<まとめ>
第1の実施の形態に係る画像処理装置1によれば、プレフィルタ2は、第1画素ブロック(図2のマクロブロックMB)よりも行方向及び列方向に所定画素数ずつ広い第2画素ブロック(図2の画素ブロックOB)を処理対象とする。また、図3〜7に示したように、プレフィルタ2は、行方向に並ぶ複数の画素ブロックR21〜R23に対応する複数の第2画素ブロックに対して、プレフィルタ処理を順に実行する。そして、プレフィルタ処理を実行するためにプレフィルタ2に対して連続的に入力される画素信号群(図4の領域A2)における、列方向に関する画素信号の個数(上記の例では20個)は、第2画素ブロックの行数(上記の例では20行)に等しい。従って、第1の実施の形態に係る画像処理装置1によれば、画素平面の行の長さに応じた記憶容量を有するラインメモリが不要となるため、画像処理装置1の全体として回路規模を削減することが可能となる。
【0037】
また、第1の実施の形態に係る画像処理装置1によれば、プレフィルタ2は記憶部4を有している。そして、記憶部4には、一の第2画素ブロックに対するプレフィルタ処理によって得られたプレフィルタ処理後の画素信号群(図5の領域A2)のうち、次の第2画素ブロックに対応する第1画素ブロック(画素ブロックR23)に重複する列の画素信号(図6の領域A4)が記憶される。従って、第1の実施の形態に係る画像処理装置1によれば、各第2画素ブロック毎に320個(縦20×横16画素)の画素信号(図4の領域A2)をプレフィルタ2に入力すれば足りる。その結果、記憶部4を省略して各第2画素ブロック毎に400個(縦20×横20画素)の画素信号を転送する場合と比較すると、前段の処理装置からプレフィルタ2への画素信号の転送量を、20%削減することが可能となる。しかも、記憶部4の記憶容量は画素平面の行の長さに依存しないため、画像処理装置1の回路規模の増大に与える影響は小さい。
【0038】
なお、各第2画素ブロック毎に400個(縦20×横20画素)の画素信号を転送すれば、記憶部4を省略することもでき、この場合は、画像処理装置1の回路規模をさらに削減することが可能である。
【0039】
<変形例>
図8は、第1の実施の形態の変形例に係る画像処理装置1の構成を示すブロック図である。画像処理装置1は、第1階層のプレフィルタ21及び周波数変換部31と、第2階層のプレフィルタ22及び周波数変換部32とを備えて構成されている。プレフィルタ21は記憶部41を有しており、プレフィルタ22は記憶部42を有している。記憶部41,42は、図1に示した記憶部4に相当する。
【0040】
画像処理装置1の前段の処理装置からプレフィルタ21へ、画素信号S1が入力される。プレフィルタ21は、画素信号S1に対してプレフィルタ処理を実行し、プレフィルタ処理後の画素信号S21を出力する。画素信号S21は、周波数変換部31に入力される。周波数変換部31は、画素信号S21に対して周波数変換処理を実行し、ハイパス成分の信号S3Hと、第1階層における直流成分の信号S4とを出力する。信号S4は、プレフィルタ22に入力される。プレフィルタ22は、信号S4に対してプレフィルタ処理を実行し、プレフィルタ処理後の信号S22を出力する。信号S22は、周波数変換部32に入力される。周波数変換部32は、信号S22に対して周波数変換処理を実行し、ローパス成分の信号S3Lと、直流成分の信号S3Dとを出力する。
【0041】
プレフィルタ21,22においては、図1に示したプレフィルタ2と同様に、画素平面の行の長さに応じた記憶容量を有するラインメモリが省略されている。
【0042】
図9は、周波数変換部31,32による周波数変換処理を説明するための図である。図9の(C)に示すように、周波数変換部32からは、1個の直流成分の信号S3Dが出力される。また、図9の(B)に示すように、周波数変換部32からは、縦4画素×横4画素の画素平面のうちの左上角の直流成分を除いた、15個のローパス成分の信号S3Lが出力される。この場合、プレフィルタ22は、縦4画素×横4画素の画素平面よりも上下左右の各方向に2画素ずつ広い、縦8画素×横8画素の画素平面に対して、プレフィルタ処理を実行する必要がある。
【0043】
この縦8画素×横8画素の画素平面は、第1階層における直流成分の信号を並べて形成する必要がある。従って、周波数変換部31は、図9の(A)に示すように、縦8個×横8個(縦32画素×横32画素)の処理単位領域に対して、周波数変換処理を実行する必要がある。この場合、プレフィルタ21は、縦32画素×横32画素の画素平面よりも上下左右の各方向に2画素ずつ広い、縦36画素×横36画素の画素平面に対して、プレフィルタ処理を実行する必要がある。なお、周波数変換部31は、太線で囲んだ縦16画素×横16画素の領域(縦4画素×横4画素の16個の処理単位領域から成る)を現在の処理対象のマクロブロックとして、周波数変換処理を実行する。その結果、周波数変換部31からは、各処理単位領域のうちの左上角の直流成分を除いた、240個(15画素×16個)のハイパス成分の信号S3Hが出力される。
【0044】
このように、第1階層及び第2階層の双方においてプレフィルタ処理を実行する場合には、第1階層のプレフィルタ21には、縦36画素×横36画素の画素空間に相当する画素信号を、各マクロブロック毎に入力する必要がある。但し、プレフィルタ21は記憶部41を有しているため、図9(A)の右半分の領域に関するプレフィルタ処理後の画素信号を記憶部41に記憶しておくことにより、次のマクロブロックの処理において、この領域に関するプレフィルタ処理を省略できる。
【0045】
<第2の実施の形態>
図10は、本発明の第2の実施の形態に係る画像処理装置5の構成を示すブロック図である。画像処理装置5は、ポストフィルタ6、周波数逆変換部7、及び記憶部9を備えて構成されている。ポストフィルタ6は、内部メモリとしての記憶部8を有している。画素平面の行の長さに応じた記憶容量を有するラインメモリとは異なり、記憶部8の記憶容量は、画素平面の行の長さに依存しない。記憶部9は、ポストフィルタ6の外部メモリとして、ポストフィルタ6に接続されている。なお、記憶部9を画像処理装置5の外部に配置し、記憶部9とポストフィルタ6とを外部バスを介して相互に接続しても良い。
【0046】
画像処理装置5の前段の処理装置(例えば逆量子化部)から周波数逆変換部7へ、逆量子化後の信号S5が入力される。周波数逆変換部7は、信号S5に対して周波数逆変換処理を実行し、周波数逆変換処理後の画素信号S6を出力する。画素信号S6は、ポストフィルタ6に入力される。ポストフィルタ6は、画素信号S6に対してポストフィルタ処理を実行し、ポストフィルタ処理後の画素信号S7を出力する。
【0047】
図11は、画素平面内の一つのマクロブロックMBを示す図である。図11を参照して、周波数逆変換部7は、各画素ブロックRAを処理単位領域として、上述の周波数変換処理(PCT)に対応する所定の周波数逆変換処理を実行する。また、ポストフィルタ6は、各画素ブロックRBを処理単位領域として、上述のプレフィルタ処理に対応する所定のポストフィルタ処理をそれぞれ実行する。但し、画素平面の周縁においては、縦4画素×横4画素の処理単位領域が確保されず、縦4画素×横2画素、縦2画素×横4画素、又は縦2画素×横2画素の画素ブロックが、ポストフィルタ6の処理単位領域となる。図11に示すように、ポストフィルタ6の処理単位領域である画素ブロックRB1は、周波数逆変換部7の処理単位領域である4個の画素ブロックRA1〜RA4にオーバーラップしている。
【0048】
また、図11において、マクロブロックMBは、周波数逆変換処理の処理対象である縦16画素×横16画素の画素ブロックである。太い一点鎖線で示した画素ブロックSBは、一回のポストフィルタ処理の処理対象である縦16画素×横16画素の画素ブロックである。画素ブロックSBは、マクロブロックMBに対して、左上方向に2画素ずつずれている。なお、マクロブロックMBのうち画素ブロックSBに重ならない領域に関しては、マクロブロックMBの右、真下、及び右下の各マクロブロックに対する処理において、ポストフィルタ処理が実行される。
【0049】
図12〜15は、画像処理装置5の動作を説明するための図である。説明の簡略化のため、各図には、画素平面の中央部に位置する9個のマクロブロックMBに対応する、9個の画素ブロックR51〜R53,R61〜R63,R71〜R73を抜き出して示している。そのうちの中央の画素ブロックR62が、現在の処理対象の画素ブロックである。
【0050】
また、説明の明確化のため、図12〜15においては、周波数逆変換部7からポストフィルタ6への画素信号の転送処理が完了した領域には、ジグザグハッチングを付している。同様に、ポストフィルタ6によるポストフィルタ処理が完了した領域には、砂地ハッチングを付している。同様に、画素信号が記憶部8内に記憶されている領域には、網目ハッチングを付している。同様に、画素信号が記憶部9内に記憶されている領域には、縦縞ハッチングを付している。同様に、ポストフィルタ6から後段の処理装置への画素信号の転送処理が完了した領域には、斜線ハッチングを付している。
【0051】
まず図12を参照して、この時点では、画素ブロックR51〜R53,R61に関して、周波数逆変換部7からポストフィルタ6への画素信号の転送処理が完了している。画素ブロックR51のうちの右下2行2列の領域B1と、画素ブロックR52のうちの下2行の領域B2と、画素ブロックR53のうちの下2行の領域B3と、画素ブロックR61のうちの下2行の領域B4とに関しては、ポストフィルタ処理前の画素信号が記憶部9内に記憶されている。また、画素ブロックR61のうちの右上14行2列(又は右2列)の領域B5に関しては、ポストフィルタ処理前の画素信号が記憶部8内に記憶されている。
【0052】
次に図13を参照して、周波数逆変換部7からポストフィルタ6に、縦16画素×横16画素の画素ブロックR62に相当する、縦16個×横16個の画素信号(領域B6)が連続的に入力される。
【0053】
次に図14を参照して、記憶部9から読み出した領域B1に関する画素信号と、記憶部9から読み出した領域B2のうちの左14列の領域B7に関する画素信号と、記憶部8から読み出した領域B5に関する画素信号と、領域B6のうちの左上14行14列の領域B9に関する画素信号とに対して、ポストフィルタ処理が実行される。具体的に、ポストフィルタ6は、これらの縦16個×横16個の画素信号に対して、4行×4列のポストフィルタ素子を16回使用して、ポストフィルタ処理を実行する。領域B6のうちの右上14行2列(又は右2列)の領域B10に関する画素信号については、この時点ではポストフィルタ6によるポストフィルタ処理が実行されることなく、記憶部8内に記憶される。また、領域B6のうちの下2行の領域B11に関する画素信号については、この時点ではポストフィルタ6によるポストフィルタ処理が実行されることなく、記憶部9内に記憶される。
【0054】
次に図15を参照して、領域B1,B7,B5,B9に関するポストフィルタ処理後の画素信号が、ポストフィルタ6から後段の処理装置に向けて出力される。以上の結果、図15に示すように、図12に示した状態から、一つの画素ブロックR62だけ処理が進行した状態となる。以降は、同様の処理が繰り返される。
【0055】
<まとめ>
第2の実施の形態に係る画像処理装置5によれば、ポストフィルタ6は、第1画素ブロック(図11のマクロブロックMB)に対して行方向及び列方向に所定画素数ずつずれた第2画素ブロック(図11の画素ブロックSB)を、一回のポストフィルタ処理における処理対象とする。また、図12〜15に示したように、ポストフィルタ6は、行方向に並ぶ複数の画素ブロックR61〜R63に対応する複数の第2画素ブロックに対して、ポストフィルタ処理を順に実行する。そして、記憶部9には、周波数逆変換部7からポストフィルタ6に入力された第1画素ブロックの画素信号群(図13の領域B6)のうち、第2画素ブロックに重ならない行の画素信号(図14の領域B11)が記憶される。しかも、記憶部9は、ポストフィルタ6の内部メモリではなく、ポストフィルタ6に外部接続された外部メモリである。従って、第2の実施の形態に係る画像処理装置5によれば、画素平面の行の長さに応じた記憶容量を有するラインメモリをポストフィルタ6内に配設することが不要となるため、ポストフィルタ6の回路規模を削減することが可能となる。
【0056】
また、第2の実施の形態に係る画像処理装置5によれば、ポストフィルタ6は記憶部8を有している。そして、記憶部8には、周波数逆変換部7からポストフィルタ6に入力された第1画素ブロックの画素信号群(図13の領域B6)のうち、第2画素ブロックに重ならない列の画素信号(図14の領域B10)が記憶される。従って、第2の実施の形態に係る画像処理装置5によれば、画素ブロックR62の次の画素ブロックR63に対応する第2画素ブロックを処理するにあたって、領域B6を処理するために画素ブロックR62に関する画素信号を周波数逆変換部7からポストフィルタ6に再入力する必要がない。その結果、周波数逆変換部7からポストフィルタ6への画素信号の転送量を削減することが可能となる。しかも、記憶部8の記憶容量は画素平面の行の長さに依存しないため、画像処理装置5の回路規模の増大に与える影響は小さい。
【0057】
<変形例>
図16は、第2の実施の形態の変形例に係る画像処理装置5の構成を示すブロック図である。画像処理装置5は、第1階層のポストフィルタ61及び周波数逆変換部71と、第2階層のポストフィルタ62及び周波数逆変換部72と、ポストフィルタ61,62に外部接続された記憶部9とを備えて構成されている。ポストフィルタ61は記憶部81を有しており、ポストフィルタ62は記憶部82を有している。記憶部81,82は、図10に示した記憶部8に相当する。
【0058】
画像処理装置5の前段の処理装置から周波数逆変換部71へ、ハイパス成分の信号S5Hが入力される。また、画像処理装置5の前段の処理装置から周波数逆変換部72へ、ローパス成分の信号S5Lと直流成分の信号S5Dとが入力される。周波数逆変換部72は、信号S5L,S5Dに対して周波数逆変換処理を実行し、第1階層の直流成分に相当する信号S62を出力する。ポストフィルタ62は、信号S62に対してポストフィルタ処理を実行し、ポストフィルタ処理後の信号S8を出力する。信号S8は、周波数逆変換部71に入力される。
【0059】
周波数逆変換部71は、信号S5H,S8に対して周波数逆変換処理を実行し、画素信号S61を出力する。ポストフィルタ61は、信号S61に対してポストフィルタ処理を実行し、ポストフィルタ処理後の画素信号S7を出力する。
【0060】
ポストフィルタ61,62においては、図10に示したプレフィルタ6と同様に、画素平面の行の長さに応じた記憶容量を有するラインメモリが省略されている。
【0061】
このように、第1階層及び第2階層の双方においてポストフィルタ処理を実行する場合においても、第2の実施の形態に係る発明を適用することができ、上記と同様の効果を得ることができる。
【図面の簡単な説明】
【0062】
【図1】本発明の第1の実施の形態に係る画像処理装置の構成を示すブロック図である。
【図2】画素平面内の一つのマクロブロックを示す図である。
【図3】画像処理装置の動作を説明するための図である。
【図4】画像処理装置の動作を説明するための図である。
【図5】画像処理装置の動作を説明するための図である。
【図6】画像処理装置の動作を説明するための図である。
【図7】画像処理装置の動作を説明するための図である。
【図8】第1の実施の形態の変形例に係る画像処理装置の構成を示すブロック図である。
【図9】周波数変換部による周波数変換処理を説明するための図である。
【図10】本発明の第2の実施の形態に係る画像処理装置の構成を示すブロック図である。
【図11】画素平面内の一つのマクロブロックを示す図である。
【図12】画像処理装置の動作を説明するための図である。
【図13】画像処理装置の動作を説明するための図である。
【図14】画像処理装置の動作を説明するための図である。
【図15】画像処理装置の動作を説明するための図である。
【図16】第2の実施の形態の変形例に係る画像処理装置の構成を示すブロック図である。
【図17】HD Photoにおけるプレフィルタ処理を説明するための図である。
【図18】HD Photoにおけるポストフィルタ処理を説明するための図である。
【符号の説明】
【0063】
1,5 画像処理装置
2,21,22 プレフィルタ
3,31,32 周波数変換部
4,41,42,8,81,82,9 記憶部
6,61,62 ポストフィルタ
7,71,72 周波数逆変換部
【特許請求の範囲】
【請求項1】
第1画素ブロックを処理対象として周波数変換処理を実行する周波数変換部と、
前記周波数変換部の複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数変換処理が実行される前にプレフィルタ処理を実行するプレフィルタと
を備え、
前記プレフィルタは、第1画素ブロックよりも行方向及び列方向に所定画素数ずつ広い第2画素ブロックを処理対象とし、
前記プレフィルタは、行方向に並ぶ複数の第2画素ブロックに対してプレフィルタ処理を順に実行し、
プレフィルタ処理を実行するために前記プレフィルタに対して連続的に入力される画素信号群における、列方向に関する画素信号の個数は、第2画素ブロックの行数に等しい、画像処理装置。
【請求項2】
前記プレフィルタは記憶部を有し、
前記記憶部には、一の第2画素ブロックに対するプレフィルタ処理によって得られたプレフィルタ処理後の画素信号群のうち、次の第2画素ブロックに対応する第1画素ブロックに重複する列の画素信号が記憶される、請求項1に記載の画像処理装置。
【請求項3】
第1画素ブロックを処理対象として周波数逆変換処理を実行する周波数逆変換部と、
前記周波数逆変換部の複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数逆変換処理が実行された後にポストフィルタ処理を実行するポストフィルタと、
前記ポストフィルタに外部接続された第1の記憶部と
を備え、
前記ポストフィルタは、第1画素ブロックに対して行方向及び列方向に所定画素数ずつずれた第2画素ブロックを処理対象とし、
前記ポストフィルタは、行方向に並ぶ複数の第2画素ブロックに対してポストフィルタ処理を順に実行し、
前記第1の記憶部には、前記周波数逆変換部から前記ポストフィルタに入力された第1画素ブロックの画素信号群のうち、第2画素ブロックに重ならない行の画素信号が記憶される、画像処理装置。
【請求項4】
前記ポストフィルタは第2の記憶部を有し、
前記第2の記憶部には、前記周波数逆変換部から前記ポストフィルタに入力された第1画素ブロックの画素信号群のうち、第2画素ブロックに重ならない列の画素信号が記憶される、請求項3に記載の画像処理装置。
【請求項1】
第1画素ブロックを処理対象として周波数変換処理を実行する周波数変換部と、
前記周波数変換部の複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数変換処理が実行される前にプレフィルタ処理を実行するプレフィルタと
を備え、
前記プレフィルタは、第1画素ブロックよりも行方向及び列方向に所定画素数ずつ広い第2画素ブロックを処理対象とし、
前記プレフィルタは、行方向に並ぶ複数の第2画素ブロックに対してプレフィルタ処理を順に実行し、
プレフィルタ処理を実行するために前記プレフィルタに対して連続的に入力される画素信号群における、列方向に関する画素信号の個数は、第2画素ブロックの行数に等しい、画像処理装置。
【請求項2】
前記プレフィルタは記憶部を有し、
前記記憶部には、一の第2画素ブロックに対するプレフィルタ処理によって得られたプレフィルタ処理後の画素信号群のうち、次の第2画素ブロックに対応する第1画素ブロックに重複する列の画素信号が記憶される、請求項1に記載の画像処理装置。
【請求項3】
第1画素ブロックを処理対象として周波数逆変換処理を実行する周波数逆変換部と、
前記周波数逆変換部の複数の処理単位領域にオーバーラップする領域を処理単位領域として、周波数逆変換処理が実行された後にポストフィルタ処理を実行するポストフィルタと、
前記ポストフィルタに外部接続された第1の記憶部と
を備え、
前記ポストフィルタは、第1画素ブロックに対して行方向及び列方向に所定画素数ずつずれた第2画素ブロックを処理対象とし、
前記ポストフィルタは、行方向に並ぶ複数の第2画素ブロックに対してポストフィルタ処理を順に実行し、
前記第1の記憶部には、前記周波数逆変換部から前記ポストフィルタに入力された第1画素ブロックの画素信号群のうち、第2画素ブロックに重ならない行の画素信号が記憶される、画像処理装置。
【請求項4】
前記ポストフィルタは第2の記憶部を有し、
前記第2の記憶部には、前記周波数逆変換部から前記ポストフィルタに入力された第1画素ブロックの画素信号群のうち、第2画素ブロックに重ならない列の画素信号が記憶される、請求項3に記載の画像処理装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2009−218975(P2009−218975A)
【公開日】平成21年9月24日(2009.9.24)
【国際特許分類】
【出願番号】特願2008−61990(P2008−61990)
【出願日】平成20年3月12日(2008.3.12)
【出願人】(591128453)株式会社メガチップス (322)
【Fターム(参考)】
【公開日】平成21年9月24日(2009.9.24)
【国際特許分類】
【出願日】平成20年3月12日(2008.3.12)
【出願人】(591128453)株式会社メガチップス (322)
【Fターム(参考)】
[ Back to top ]