画像形成装置
【課題】 現像ＡＣクロック信号をパラレル／シリアル変換する際に、現像ＡＣクロック信号のデューティ比に経時変動（ジッタ）が発生することを防止し、画像濃度ムラの発生を防止する。
【解決手段】 現像ＡＣクロック生成回路２０２により生成された現像ＡＣクロック信号を含む複数の信号を所定のサンプリング周期でパラレル／シリアル変換するパラレル／シリアル変換回路２０５と、パラレル／シリアル変換回路２０５から出力された信号を所定のサンプリング周期でシリアル／パラレル変換するシリアル／パラレル変換回路２１２から出力された複数の信号のうち現像ＡＣクロック信号に対応する信号に応じた周期及びデューティ比の交流電圧を直流電圧に重畳させて現像器４に印加する現像高圧基板２２３と、を有し、所定のサンプリング周期の周波数は、現像ＡＣクロック信号の周波数の整数倍である。
【解決手段】 現像ＡＣクロック生成回路２０２により生成された現像ＡＣクロック信号を含む複数の信号を所定のサンプリング周期でパラレル／シリアル変換するパラレル／シリアル変換回路２０５と、パラレル／シリアル変換回路２０５から出力された信号を所定のサンプリング周期でシリアル／パラレル変換するシリアル／パラレル変換回路２１２から出力された複数の信号のうち現像ＡＣクロック信号に対応する信号に応じた周期及びデューティ比の交流電圧を直流電圧に重畳させて現像器４に印加する現像高圧基板２２３と、を有し、所定のサンプリング周期の周波数は、現像ＡＣクロック信号の周波数の整数倍である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧に交流電圧を重畳させた電圧を現像手段または帯電手段に印加する画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置において、感光ドラム上の静電潜像をトナーにより現像する現像方法として、感光ドラムと現像器の現像スリーブとの間に振動電界を形成することが知られている。振動電界の付勢電界によって感光ドラムの画像部分にトナーが十分付着し、感光ドラムの非画像部分に付着したトナーは振動電界の逆付勢電界によって感光ドラムから引き離される。この振動電界を形成するためには、現像スリーブに直流電圧に交流電圧を重畳させた現像電圧を印加する。感光ドラムの非画像部分にトナーが残留しないようにするために、付勢電界と逆付勢電界の比率を制御することが提案されている（特許文献１参照）。
【０００３】
付勢電界と逆付勢電界の比率の制御は、現像スリーブに印加する交流電圧を矩形波とし、この矩形波のハイレベルとローレベルのデューティ比を制御することにより容易に実現できる。具体的には、現像スリーブに印加する交流電圧の周期とデューティ比を表す現像ＡＣクロック信号と、現像スリーブに印加する交流電圧の振幅を表す現像ＡＣ振幅制御信号をメイン制御基板が生成する。メイン制御基板は、現像ＡＣクロック信号と現像ＡＣ振幅制御信号を現像高圧基板に伝送する。現像高圧基板は、現像ＡＣクロック信号と現像ＡＣ振幅制御信号に応じた交流電圧を直流電圧に重畳させた現像電圧を現像スリーブに印加する。
【０００４】
ところで、画像形成装置のメイン制御基板は、画像形成装置内のモータやクラッチを動作させるドライバ基板にも信号を伝送している。メイン制御基板とドライバ基板や現像高圧基板との間はそれぞれの信号を伝送する信号線で接続されている。画像形成装置の高精度化、高速化、多機能化に伴って、メイン制御基板からの信号線数が増加する傾向にある。メイン制御基板と各基板は離れて設けられる場合も多いため、メイン制御基板と各基板との間を多数の信号線で接続すると、画像形成装置の小型化を阻害するとともに、画像形成装置の組み立て時の作業性もよくない。
【０００５】
そこで、これらの複数の信号をメイン制御基板でパラレル／シリアル変換して各制御基板にシリアル伝送し、各基板は受信したシリアル信号をシリアル／パラレル変換することで、メイン制御基板と各基板の間の信号線数を減らすことが考えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−３５６０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、一定のデューティ比の現像ＡＣクロック信号をパラレル／シリアル変換を介して伝送すると、パラレル／シリアル変換を行うサンプリング周期との関係で、シリアル／パラレル変換後の現像ＡＣクロック信号のデューティ比に経時変動（ジッタ）が発生してしまう場合がある。現像ＡＣクロック信号のデューティ比の経時変動が現れると、感光ドラムの回転方向に帯状の画像濃度ムラが発生してしまうという問題がある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明は、感光体を帯電させる帯電手段と、前記感光体に画像に応じた露光を行う露光手段と、前記露光手段により露光された前記感光体上に形成された静電潜像をトナーにより現像する現像手段と、交流電圧の周期とデューティ比を表すＡＣクロック信号を生成する生成手段と、前記生成手段により生成された前記ＡＣクロック信号を含む複数の信号を所定のサンプリング周期でパラレル／シリアル変換するパラレル／シリアル変換手段と、前記パラレル／シリアル変換手段から出力された信号を前記所定のサンプリング周期でシリアル／パラレル変換するシリアル／パラレル変換手段と、前記シリアル／パラレル変換手段から出力された複数の信号のうち前記ＡＣクロック信号に対応する信号に応じた周期及びデューティ比の交流電圧を直流電圧に重畳させて前記現像手段または前記帯電手段に印加する電圧印加手段と、を有し、前記所定のサンプリング周期の周波数は、前記ＡＣクロック信号の周波数の整数倍であることを特徴とする画像形成装置を提供する。
【発明の効果】
【０００９】
本発明によれば、直流電圧に重畳させて現像手段または帯電手段に印加するべき交流電圧の周期とデューティ比を表すＡＣクロック信号をパラレル／シリアル変換する際に、ＡＣクロック信号のデューティ比に経時変動（ジッタ）が発生することを防止でき、画像濃度ムラの発生を防止できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る画像形成装置の断面図。
【図２】第１実施形態のメイン制御基板とドライバ基板のブロック構成図。
【図３】現像ＡＣクロック信号を示す図。
【図４】パラレル／シリアル変換回路の入力ポートとシリアル／パラレル変換回路の出力ポートに割り当てられた信号名を示す図。
【図５】パラレル／シリアル変換回路のブロック構成図。
【図６】パラレル／シリアル変換回路に対する入出力信号のタイミングチャート。
【図７】シリアル／パラレル変換回路のブロック構成図。
【図８】シリアル／パラレル変換回路に対する入出力信号のタイミングチャート。
【図９】現像高圧基板の回路構成図。
【図１０】パラレル／シリアル変換回路に入力される現像ＡＣクロック信号とシリアル／パラレル変換回路から出力される現像ＡＣクロック信号の関係を示すタイミングチャート。
【図１１】第２実施形態のメイン制御基板とドライバ基板のブロック構成図。
【図１２】帯電ＡＣクロック信号を示す図。
【図１３】帯電高圧基板の回路構成図。
【発明を実施するための形態】
【００１１】
図１は本発明の第１実施形態に係る画像形成装置１００の断面図である。画像形成装置１００は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色のトナーによりカラー画像を形成する電子写真方式の画像形成装置である。画像形成装置１００は、各色のトナー像をそれぞれ形成するための画像形成ユニット５０Ｙ、５０Ｍ、５０Ｃ、５０Ｋを備える。画像形成ユニット５０Ｙ〜５０Ｋは、画像信号に基づいて、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）のトナー像をそれぞれ形成する。画像形成ユニット５０Ｙ〜５０Ｋはそれぞれ、感光ドラム１Ｙ〜１Ｋ（感光体）、帯電ローラ２Ｙ〜２Ｋ、レーザ露光部３Ｙ〜３Ｋ、現像器４Ｙ〜４Ｋ、一次転写ローラ５Ｙ〜５Ｋを有する。以下の説明では、Ｙ〜Ｋの添え字を省略する。
【００１２】
帯電ローラ２は、感光ドラム１に接触して設けられ、感光ドラム１の回転に従動して回転する。帯電ローラ２には直流電圧（例えば−１０００Ｖ〜−１５００Ｖの所定の直流電圧）が帯電電圧として印加され、感光ドラム１の表面は帯電ローラ２により所定の電位（マイナス電位）に均一に帯電される。なお、感光ドラム１に対する帯電電圧付与は帯電ローラ以外の帯電部材によって行われてもよい。また、帯電部材と感光ドラム１との間で帯電電圧付与のための放電が行われるのであれば、帯電部材と感光ドラム１とを微小な間隙（例えば１０μｍ程度）を空けて配置してもよい。
【００１３】
レーザ露光部３は、画像信号に基づいてレーザ光を変調する。レーザ露光部３により変調されたレーザ光は、主走査方向に偏向され、回転する感光ドラム１上（感光体上）に照射される。このように、画像に応じた露光が行われることにより、感光ドラム１上には静電潜像が形成される。
【００１４】
現像器４は、回転する現像スリーブ４ａによりトナーを感光ドラム１に供給する。現像スリーブ４ａには、−１５０Ｖ〜−７００Ｖの所定の直流電圧に、１０００Ｖ〜２０００Ｖの所定の交流電圧が重畳された電圧が現像電圧として印加される。これにより、マイナス電位に帯電されたトナーが感光ドラム１に供給され、感光ドラム１上に形成された静電潜像がトナーにより現像される。
【００１５】
一次転写ローラ５は、中間転写ベルト６の移動に従動して回転する。一次転写ローラ５には、トナーの電位と逆電位（プラス電位）の直流電圧が一次転写電圧として印加される。これにより、感光ドラム１上に形成されたトナー像は、中間転写ベルト６に転写される。
【００１６】
画像形成ユニット５０Ｙ〜５０Ｋによりそれぞれ形成された各色のトナー像は、中間転写ベルト６上に重ねて転写（一次転写）される。これにより、中間転写ベルト６上には、フルカラーのトナー像が形成されて担持される。中間転写ベルト６に担持されたトナー像は、＋５００Ｖ〜＋７０００Ｖの所定の直流電圧が印加されている二次転写ローラ８により、給紙カセット１０から給紙され、二次転写ローラ８と中間転写ベルト６との間に搬送された用紙Ｐ上に転写（二次転写）される。
【００１７】
トナー像が転写された用紙Ｐは、定着器１１に送られる。定着器１１は、用紙Ｐ上を加熱及び加圧し、トナー像を用紙Ｐ上に定着させる。トナー像が定着された用紙Ｐは、搬送パス１２および排紙ローラ１３を経て、排紙トレイ１４上に排紙される。
【００１８】
図２は、画像形成装置１００のメイン制御基板２０１と画像形成ユニット１のドライバ基板２１１のブロック構成図である。ドライバ基板２１１は画像形成ユニット５０Ｙ〜５０Ｋのそれぞれに設けられているが、説明の簡略化のため、図２では１つのドライバ基板のみを示す。ドライバ基板２１１は、画像形成ユニット１の現像スリーブ４ａに交流電圧を印加する現像高圧基板２２３と接続されている。また、ドライバ基板２１１は、クラッチ２２１を駆動するクラッチ駆動回路２１３、及び、ステッピングモータ２２２を駆動するステッピングモータ駆動回路２１４を有する。ステッピングモータ２２２は、画像形成ユニット５０Ｙ〜５０Ｋ内のそれぞれの現像スリーブ４ａを回転駆動する。クラッチ２２１は、ステッピングモータ２２２とスリーブ４ａとの間の駆動力伝達系を接離する。
【００１９】
メイン制御基板２０１は、ＣＰＵ２０６ａ、ＲＯＭ２０６ｂ、ＲＡＭ２０６ｃ、専用ＩＣ（以下ＡＳＩＣ）２０８を有する。ＣＰＵ２０６ａは、ＲＯＭ２０６ｂに格納されているプログラムに従い、ＲＡＭ２０６ｃを作業領域として用いながら画像形成装置１００の制御を行う。ＣＰＵ２０６ａ、ＲＯＭ２０６ｂ、ＲＡＭ２０６ｃ、ＡＳＩＣ２０８はバスで接続されている。メイン制御基板２０１は、現像器４に現像電圧印加を行う現像高圧基板２２３を制御する信号を出力する。現像高圧基板２２３を制御する信号は、現像ＤＣオン信号、現像ＤＣ電圧制御信号、現像ＡＣオン信号、現像ＡＣ振幅制御信号、現像ＡＣクロック信号を含み、ドライバ基板２１１を介して現像高圧基板２２３に供給される。
【００２０】
メインクロック発振回路２０７は、１２ＭＨｚのメインクロック信号（基準クロック信号ともいう）を生成し、メインクロック信号をＣＰＵ２０６ａ及びＡＳＩＣ２０８に供給する。ＡＳＩＣ２０８は、現像ＡＣクロック生成回路２０２、出力ポートレジスタ２０３、モータクロック生成回路２０４、パラレル／シリアル変換回路２０５、Ｄ／Ａ変換回路２０９を有する。現像ＡＣクロック生成回路２０２、モータクロック生成回路２０４、パラレル／シリアル変換回路２０５、Ｄ／Ａ変換回路２０９はメインクロック信号に同期して動作する。また、ＡＳＩＣ２０８に含まれるこれらの回路は、ＣＰＵ２０６ａがそれぞれの動作を設定するためのレジスタを有する。
【００２１】
現像ＡＣクロック生成回路２０２は、ＣＰＵ２０６ａにより設定された現像器４に印加する交流電圧の周波数及びデューティ比に応じて、メインクロック発振回路２０７が出力するメインクロック信号を分周して、現像ＡＣクロック信号を生成する。現像ＡＣクロック信号は、図３に示すような矩形波のクロック信号であり、本実施形態では、周波数は３ｋＨｚ、デューティ比はハイレベル幅を６７％、ローレベル幅を３３％としている。Ｄ／Ａ変換回路２０９は、ＣＰＵ２０６ａにより設定された現像ＤＣ電圧制御信号及び現像ＡＣ振幅制御信号をデジタル信号からアナログ信号に変換して、ドライバ基板２１１を経由して現像高圧基板２２３に入力する。
【００２２】
出力ポートレジスタ２０３は、ＣＰＵ２０６ａの設定に従って各種出力ポートの制御を行う。出力ポートレジスタ２０３は、現像ＤＣオン信号、現像ＡＣオン信号、クラッチオン信号、モータ電流設定信号（モータ電流設定１信号、モータ電流設定０信号）を出力する。現像ＤＣオン信号及び現像ＡＣオン信号は、現像ＡＣ電圧および現像ＤＣ電圧の出力のオンを指示する。クラッチオン信号は、クラッチ２２１のオンを指示する。モータ電流設定１信号及びモータ電流設定０信号は、ステッピングモータ２２２の駆動電流を設定する。モータクロック生成回路２０４は、メインクロック発振回路２０７が出力するメインクロック信号を分周して、ステッピングモータ２２２を駆動するクロック信号を生成する。ステッピングモータ２２２は、駆動電流とクロック信号に応じた速度で回転する。
【００２３】
パラレル／シリアル変換回路２０５は、現像ＡＣクロック生成回路２０２、出力ポートレジスタ２０３、モータクロック生成回路２０４からパラレルに入力された信号をシリアルにパラレル／シリアル変換して、ドライバ基板２１１のシリアル／パラレル変換回路２１２に転送する。パラレル／シリアル変換回路２０５は、所定の周期でパラレル信号のサンプリングを行ってシリアル信号に変換する。シリアル／パラレル変換回路２１２は、パラレル／シリアル変換回路２０５から転送されたシリアル信号をパラレル信号に変換する。このように、メイン制御基板２０１で複数の信号をパラレル／シリアル変換してドライバ基板２１１にシリアルで伝送することにより、メイン制御基板２０１とドライバ基板２１１の間の信号線の本数を減らすことができる。これにより、画像形成装置の小型化に寄与するとともに、画像形成装置の組み立て時の作業性を向上させることができる。メイン制御基板２０１とドライバ基板２１１及び現像高圧基板２２３とが離れて設けられる画像形成装置には特に効果的である。パラレル／シリアル変換回路２０５は、現像ＡＣクロック信号の周波数の整数倍の周波数でパラレル信号のサンプリングを行ってシリアル信号に変換する。本実施形態では、現像ＡＣクロック信号の周波数３ｋＨｚの２０倍の６０ｋＨｚでサンプリングを行う。
【００２４】
パラレル／シリアル変換回路２０５は、メインクロック発振回路２０７から入力されるメインクロック信号に同期してパラレル／シリアル変換を行う。パラレル／シリアル変換回路２０５は、サンプリング信号ＸＬＯＡＤ、転送クロックＳＣＬＫ、データＳＤＡＴＡをシリアル／パラレル変換回路２１２に送信する。サンプリング信号ＸＬＯＡＤは、パラレル変換／シリアル変換及びシリアル／パラレル変換のタイミングを決める信号である。転送クロックＳＣＬＫは、パラレル／シリアル変換後のシリアル信号をシリアル／パラレル変換回路２１２に転送する際の同期をとる信号である。シリアル／パラレル変換回路２１２は、サンプリングサンプリング信号ＸＬＯＡＤ、転送クロック信号ＳＣＫ、データＳＤＡＴＡを受信し、シリアル信号であるデータＳＤＡＴＡを転送クロック信号ＳＣＫに同期してパラレル信号に変換する。
【００２５】
図４は、パラレル／シリアル変換回路２０５の入力ポートとシリアル／パラレル変換回路２１２の出力ポートに割り当てられた信号名を示す図である。パラレル／シリアル変換回路２０５の入力ポートＰｉ７〜１にはそれぞれ、クラッチオン信号、モータ電流設定１信号、モータ電流設定０信号、モータクロック信号、現像ＤＣオン信号、現像ＡＣオン信号、現像ＡＣクロック信号が割り当てられ、これらの信号が入力されるよう接続されている。シリアル／パラレル変換回路２１２の出力ポートＰｏ７〜１にはそれぞれ、クラッチオン信号、モータ電流設定１信号、モータ電流設定０信号、モータクロック信号、現像ＤＣオン信号、現像ＡＣオン信号、現像ＡＣクロック信号が割り当てられ、これらの信号が各回路に出力されるよう接続されている。
【００２６】
クラッチ駆動回路２１３は、出力ポートＰｏ７から入力されたクラッチオン信号に応じてクラッチ２２１をオンする。ステッピングモータ駆動回路２１４は、出力ポートＰｏ６及びＰｏ５から入力されたモータ電流設定１信号及びモータ電流設定０信号に応じた駆動電流をステッピングモータ２２２に供給する。また、ステッピングモータ駆動回路２１４は、出力ポートＰｏ４から入力されたクロック信号をステッピングモータ２２２に供給する。現像高圧基板２２３は、出力ポートＰｏ３から入力された現像ＤＣオン信号に応じた期間中、Ｄ／Ａ変換回路２０９から入力された現像ＤＣ電圧制御信号により示される値の直流電圧を現像器４に供給する。また、現像高圧基板２２３は、出力ポートＰｏ２から入力された現像ＡＣオン信号に応じた期間中、Ｄ／Ａ変換回路２０９から入力された現像ＡＣ振幅制御信号に示される振幅の交流電圧を現像器４に供給する。現像高圧基板２２３は、現像ＤＣオン信号及び現像ＡＣオン信号がオンを示すとき、直流電圧に交流電圧を重畳した電圧を現像器４に供給する。現像高圧基板２２３は、出力ポートＰｏ１から入力された現像ＡＣクロック信号により示される周期及びデューティ比の矩形波の交流電圧を現像器４に供給する。
【００２７】
図５は、パラレル／シリアル変換回路２０５のブロック構成図である。図６は、パラレル／シリアル変換回路２０５に対する入出力信号のタイミングチャートである。パラレル／シリアル変換回路２０５は、ラッチ回路２０５１、シフトレジスタ回路２０５２、制御回路２０５３、タイミング信号生成回路２０５４を有する。タイミング信号生成回路２０５４は、メインクロック信号を１０分周した１．２ＭＨｚのＳＣＫ信号と、パラレル／シリアル変換及びシリアル／パラレル変換のタイミングを決めるサンプリング信号ＸＬＯＡＤを生成する。図６に示すように、ＸＬＯＡＤ信号の立下りがパラレル／シリアル変換のサンプリングタイミングを示す。タイミング信号生成回路２０５４は、ＸＬＯＡＤ信号を６０ｋＨｚの周期で出力する。パラレル信号Ｐｉ７〜０はラッチ回路２０５１に入力されている。制御回路２０５３は、ＸＬＯＡＤ信号の立下りに応じてラッチ回路２０５１に対してラッチ信号を出す。ラッチ回路２０５１は、ラッチ信号に応じて入力信号Ｐｉ７〜０をラッチ（保持）し、ラッチした入力信号Ｐｉ７〜０をシフトレジスタ回路２０５２に出力する。制御回路２０５３は、ＸＬＯＡＤ信号がローレベルの期間中、ＳＣＫ信号の立下りに応じてシフトレジスタ回路２０５２にシフト信号を出力する。シフトレジスタ回路２０５２は、入力信号Ｐｉ７〜０をシフト信号に応じて順次Ｐｉ７、Ｐｉ６、・・・、Ｐｉ０と切り替えてＳＤＡＴＡに出力する。これにより、転送クロック信号ＳＣＫに同期して複数の信号Ｐｉ７〜０がシリアル／パラレル変換回路２１２に順次送信される。パラレル／シリアル変換回路２０５の動作は、サンプリング信号ＸＬＯＡＤの立下りに応じたタイミングで複数の信号のラッチを行っているが、サンプリング信号ＸＬＯＡＤの立上りに応じるようにしてもよい。
【００２８】
図７は、シリアル／パラレル変換回路２１２のブロック構成図である。図８は、シリアル／パラレル変換回路２１２に対する入出力信号のタイミングチャートである。シリアル／パラレル変換回路２１２は、シフトレジスタ回路２１２１、ラッチ回路２１２２、制御回路２１２３を有する。制御回路２１２３は、ＸＬＯＡＤ信号がローレベルの期間中、ＳＣＫ信号の立ち上がり毎にシフトレジスタ回路２１２１にシフト信号を出力する。シフトレジスタ回路２１２１は、ＳＤＡＴＡから順次入力される信号Ｐｉ７、Ｐｉ６、・・・、Ｐｉ０を、シフト信号に応じて信号Ｐｏ７、Ｐｏ６、・・・、Ｐｏ０として取り込む。これにより、転送クロック信号ＳＣＫに同期して複数の信号Ｐｉ７〜０がパラレル／シリアル変換回路２０５から順次受信される。ＸＬＯＡＤ信号は、信号Ｐｏ７〜０の全てがシフトレジスタ回路２１２１に取り込まれたタイミングでハイレベルになるよう制御される。制御回路２１２３は、ＸＬＯＡＤ信号の立上りに応じてラッチ信号をラッチ回路２１２２に出力する。ラッチ回路２１２２は、ラッチ信号に応じてシフトレジスタ回路２１２１に保持されている信号Ｐｏ７〜０をラッチする。ラッチ回路２１２２がラッチした信号がシリアル／パラレル変換回路２１２の出力ポートＰｏ７〜０の出力となる。シリアル／パラレル変換回路２１２の動作は、サンプリング信号ＸＬＯＡＤの立上りに応じたタイミングで複数の信号のラッチを行っているが、サンプリング信号ＸＬＯＡＤの立下りに応じるようにしてもよい。この場合、パラレル／シリアル変換回路２０５の動作は、サンプリング信号ＸＬＯＡＤの立上りに応じるようにする。
【００２９】
図９は、現像高圧基板２２３の回路構成図である。現像ＡＣ振幅制御信号及び現像ＤＣ電圧制御信号は、メイン制御基板２０１上のＤ／Ａ変換回路２０９で生成され、現像高圧基板２２３に入力される。現像ＡＣオン信号及び現像ＤＣオン信号は、出力ポートレジスタ２０３で生成され、パラレル／シリアル変換回路２０５及びシリアル／パラレル変換回路２１２を介して現像高圧基板２２３に入力される。現像ＡＣクロック信号は、現像ＡＣクロック生成回路２０２で生成され、パラレル／シリアル変換回路２０５とシリアル／パラレル変換回路２１２を介して現像高圧基板２２３に入力される。現像高圧基板２２３は、現像ＤＣ高圧回路２３１と現像ＡＣ高圧回路２３２を有する。現像ＤＣ高圧回路には、その出力をオンする現像ＤＣオン信号と、出力電圧を設定する現像ＤＣ電圧制御信号が入力される。現像ＡＣ高圧回路２３２は、現像ＡＣ振幅制御回路２３４及び現像ＡＣゲート駆動回路２３３を有する。現像ＡＣ振幅制御回路２３４は、現像ＡＣ振幅制御信号に応じた印加電圧を、現像ＡＣトランス２３５の一次側を駆動するブリッジ回路２３６に印加することにより、現像ＡＣ高圧の振幅を制御する。現像ＡＣゲート駆動回路２３３には現像ＡＣオン信号と現像ＡＣクロック信号が入力される。現像ＡＣゲート駆動回路２３３は、現像ＡＣオン信号がハイレベルであって、現像ＡＣクロック信号がハイレベルの時に、ゲート１信号をオン、ゲート２信号をオフし、現像ＡＣオン信号がハイレベルであって、現像ＡＣクロック信号がローレベルの時にゲート１信号をオフ、ゲート２信号をオンする。現像ＡＣゲート駆動回路２３３は、現像ＡＣオン信号がローレベルの間はゲート１信号とゲート２信号の両方をオフする。
【００３０】
図１０は、パラレル／シリアル変換回路２０５に入力される現像ＡＣクロック信号Ｐｉ１とシリアル／パラレル変換回路２１２から出力される現像ＡＣクロック信号Ｐｏ１の関係を示すタイミングチャートである。パラレル／シリアル変換回路２０５は、現像ＡＣクロック信号Ｐｉ１が含まれるパラレル信号Ｐｉ７〜０を、予め決められた周波数のシリアル変換タイミングでシリアル信号に変換する。ここで、シリアル変換タイミングの周波数は現像ＡＣクロック信号の周波数の整数倍とする。本実施形態では、パラレル／シリアル変換回路２０５のサンプリング周期を、現像ＡＣクロック信号の周波数３ｋＨｚの２０倍である６０ｋＨｚとする。シリアル変換タイミングの周波数を現像ＡＣクロック信号の周波数の整数倍にする理由を図１０を用いて説明する。
【００３１】
図１０（ａ）は、シリアル変換タイミングの周波数を現像ＡＣクロック信号の周波数の整数倍としない場合の不具合例を説明するタイミングチャートである。図１０（ａ）は、現像ＡＣクロック信号が３ｋＨｚ、シリアル変換タイミングの周波数が５０ｋＨｚの場合のタイミングチャートである。前述したように、パラレル／シリアル変換回路２０５は、サンプリング信号ＸＬＯＡＤの立下りに応じてパラレル信号のサンプリングを行い、シリアル／パラレル変換回路２１２は、サンプリング信号ＸＬＯＡＤの立上りに応じてパラレル信号を出力する。図１０（ａ）のシリアル変換タイミングは、サンプリング信号ＸＬＯＡＤの立下りに対応する。図１０（ａ）に示されるように、現像ＡＣクロック信号Ｐｉ１はシリアル変換タイミングに同期していないが、シリアル変換を経た現像ＡＣクロック信号Ｐｏ１はシリアル変換タイミングに同期している。これによって、現像ＡＣクロック信号のデューティ比がハイレベル６７％、ローレベル３３％からハイレベル６４％、ローレベル３６％に若干変化してしまうが、画像形成ユニット１において帯電電位と現像電位のコントラストを制御すればよいので問題ない。図１０（ａ）の場合における問題は、現像ＡＣクロック信号Ｐｏ１のデューティ比が経時変動し、現像器４における現像濃度が変動してしまうことである。図１０（ａ）の現像ＡＣクロック信号Ｐｏ１のデューティ比の大半はハイレベル６４％、ローレベル３６％であるが、ときどきデューティ比がハイレベル６８％、ローレベル３２％となるジッタが周期的に現れてしまう。このジッタの周期が視認可能な周期の場合、感光ドラム１の回転方向に周期的な帯状の画像濃度ムラ（バンディング）が発生し、画質が低下する。例えば、画像形成ユニット１のプロセススピードが４００ｍｍ／ｓの場合、ジッタの周波数が４００Ｈｚなら１ｍｍピッチ、ジッタの周波数が１ｋＨｚなら０．４ｍｍピッチの画像濃度ムラが発生してしまう。
【００３２】
このような画像濃度ムラの原因となるジッタを防止するため、本実施形態では、パラレル／シリアル変換回路２０５のシリアル変換タイミングの周波数を現像ＡＣクロック信号の周波数の整数倍とする。図１０（ｂ）は、シリアル変換タイミングの周波数を現像ＡＣクロック信号の周波数の整数倍とした場合の好適例を説明するタイミングチャートである。図１０（ｂ）は、現像ＡＣクロック信号が３ｋＨｚ、シリアル変換タイミングの周波数が６０ｋＨｚの場合のタイミングチャートである。図１０（ｂ）に示されるように、現像ＡＣクロック信号Ｐｉ１はシリアル変換タイミングに同期していないが、シリアル変換を経た現像ＡＣクロック信号Ｐｏ１はシリアル変換タイミングに同期している。これによって、現像ＡＣクロック信号のデューティ比がハイレベル６７％、ローレベル３３％からハイレベル７０％、ローレベル３０％に若干変化してしまうが、画像形成ユニット１において帯電電位と現像電位のコントラストが制御されるので問題ない。ここで、図１０（ａ）の不具合例と異なるのは、シリアル変換タイミングの周波数を現像ＡＣクロック信号の周波数の整数倍としているので、現像ＡＣクロック信号Ｐｏ１のデューティ比の経時変動が全くないことである。従って、上述したようなパラレル／シリアル変換回路２０５でのパラレル／シリアル変換に起因するジッタが現像ＡＣクロック信号に対応する信号に発生せず、これによる画像濃度ムラの発生を防止できる。よって、画像品質を維持しながら、シリアル通信により信号線の本数を減らすことができ、コストとスペースの削減ができる。
【００３３】
なお、上述の効果を確実に得るためには、本実施形態のように現像ＡＣクロック信号を生成する回路とパラレル／シリアル変換する回路を同じ基準クロックで動作させることが望ましい。また、本実施形態では、現像ＡＣクロック生成回路２０２、出力ポートレジスタ２０３、モータクロック生成回路２０４、パラレル／シリアル変換回路２０５がＡＳＩＣに含まれる回路として説明したが、それぞれを個別のＩＣ等で構成してもよい。
【００３４】
上述した第１実施形態では、現像器４に交流電圧を印加する構成について説明したが、第２実施形態として、帯電ローラ２に交流電圧を印加する構成に本発明を適用してもよい。第２実施形態においては、帯電高圧として直流電圧（例えば−３００Ｖ〜−９００Ｖの所定の直流電圧）に、正弦波の交流電圧（１３００Ｖ〜２０００Ｖの所定の交流電圧）が重畳された電圧が帯電電圧として帯電ローラ２に印加される。ＡＣ帯電以外の画像形成装置の構成は、第１実施形態において説明したとおりである。
【００３５】
図１１は、画像形成装置１００のメイン制御基板２０１と画像形成ユニット１のドライバ基板２１１のブロック構成図である。図２との相違点は、メイン制御基板２０１上のＡＳＩＣ３０８が帯電ＡＣクロック生成回路３０２を有する点、ドライバ基板２１１に帯電高圧基板３２３が接続されている点である。また、第１実施形態の現像関係の信号が、第２実施形態では帯電関係の信号に置き換わった点が相違する。帯電ＡＣクロック生成回路３０２が生成する帯電ＡＣクロック信号は、図１２に示すような矩形波のクロック信号であり、周波数は１．５ｋＨｚ、デューティ比はハイレベル幅５０％、ローレベル幅５０％である。
【００３６】
図１３は、帯電高圧基板３２３の回路構成図である。帯電ＡＣ振幅制御信号及び帯電ＤＣ電圧制御信号は、メイン制御基板２０１上に配置されたＤ／Ａ変換回路２０６で生成され、帯電高圧基板３２３に入力される。帯電ＡＣオン信号及び帯電ＤＣオン信号は、出力ポートレジスタ３０３で生成され、パラレル／シリアル変換回路２０５及びシリアル／パラレル変換回路２１２を介して帯電高圧基板に入力される。帯電ＡＣクロック信号は、帯電ＡＣクロック生成回路３０２で生成され、パラレル／シリアル変換回路２０５とシリアル／パラレル回路２１２を介して帯電高圧基板３２３に入力される。帯電高圧基板３２３は、帯電ＤＣ高圧回路３３１と帯電ＡＣ高圧回路３３２を有する。帯電ＤＣ高圧回路には、その出力をオンする帯電ＤＣオン信号と、出力電圧を設定する帯電ＤＣ電圧制御信号が入力される。帯電ＡＣ高圧回路３３２は、帯電ＡＣ振幅制御回路３３４、ローパスフィルタ３３７、アンプ回路３３６を有する。帯電ＡＣ振幅制御回路３３４は、帯電ＡＣオン信号がオンの期間中、帯電ＡＣ振幅制御信号に応じた電圧をＦＥＴのソースに入力する。帯電ＡＣクロック信号はＦＥＴのゲートに入力される。これにより、帯電ＡＣ振幅制御回路３３４とＦＥＴの接点には帯電ＡＣの周波数の矩形波が発生し、この矩形波はローパスフィルタ３３７を介して正弦波に変換される。ローパスフィルタ３３７の出力はアンプ回路３３６で電流増幅され、帯電ＡＣトランス３３５を介して帯電ローラ２に供給される。
【００３７】
本実施形態では、パラレル／シリアル変換回路２０５のシリアル変換タイミングの周波数を帯電ＡＣクロック信号の周波数の整数倍とする。本実施形態では、帯電ＡＣクロック信号が１．５ｋＨｚ、シリアル変換タイミングの周波数が６０ｋＨｚである。従って、第１実施形態と同様に、パラレル／シリアル変換回路２０５でのパラレル／シリアル変換に起因するジッタが帯電ＡＣクロック信号に対応する信号に発生せず、これによる画像濃度ムラの発生を防止できる。
【符号の説明】
【００３８】
２０２ 現像ＡＣクロック生成回路
２０５ パラレル／シリアル変換回路
２１２ シリアル／パラレル変換回路
２２３ 現像高圧基板
【技術分野】
【０００１】
本発明は、直流電圧に交流電圧を重畳させた電圧を現像手段または帯電手段に印加する画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置において、感光ドラム上の静電潜像をトナーにより現像する現像方法として、感光ドラムと現像器の現像スリーブとの間に振動電界を形成することが知られている。振動電界の付勢電界によって感光ドラムの画像部分にトナーが十分付着し、感光ドラムの非画像部分に付着したトナーは振動電界の逆付勢電界によって感光ドラムから引き離される。この振動電界を形成するためには、現像スリーブに直流電圧に交流電圧を重畳させた現像電圧を印加する。感光ドラムの非画像部分にトナーが残留しないようにするために、付勢電界と逆付勢電界の比率を制御することが提案されている（特許文献１参照）。
【０００３】
付勢電界と逆付勢電界の比率の制御は、現像スリーブに印加する交流電圧を矩形波とし、この矩形波のハイレベルとローレベルのデューティ比を制御することにより容易に実現できる。具体的には、現像スリーブに印加する交流電圧の周期とデューティ比を表す現像ＡＣクロック信号と、現像スリーブに印加する交流電圧の振幅を表す現像ＡＣ振幅制御信号をメイン制御基板が生成する。メイン制御基板は、現像ＡＣクロック信号と現像ＡＣ振幅制御信号を現像高圧基板に伝送する。現像高圧基板は、現像ＡＣクロック信号と現像ＡＣ振幅制御信号に応じた交流電圧を直流電圧に重畳させた現像電圧を現像スリーブに印加する。
【０００４】
ところで、画像形成装置のメイン制御基板は、画像形成装置内のモータやクラッチを動作させるドライバ基板にも信号を伝送している。メイン制御基板とドライバ基板や現像高圧基板との間はそれぞれの信号を伝送する信号線で接続されている。画像形成装置の高精度化、高速化、多機能化に伴って、メイン制御基板からの信号線数が増加する傾向にある。メイン制御基板と各基板は離れて設けられる場合も多いため、メイン制御基板と各基板との間を多数の信号線で接続すると、画像形成装置の小型化を阻害するとともに、画像形成装置の組み立て時の作業性もよくない。
【０００５】
そこで、これらの複数の信号をメイン制御基板でパラレル／シリアル変換して各制御基板にシリアル伝送し、各基板は受信したシリアル信号をシリアル／パラレル変換することで、メイン制御基板と各基板の間の信号線数を減らすことが考えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−３５６０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、一定のデューティ比の現像ＡＣクロック信号をパラレル／シリアル変換を介して伝送すると、パラレル／シリアル変換を行うサンプリング周期との関係で、シリアル／パラレル変換後の現像ＡＣクロック信号のデューティ比に経時変動（ジッタ）が発生してしまう場合がある。現像ＡＣクロック信号のデューティ比の経時変動が現れると、感光ドラムの回転方向に帯状の画像濃度ムラが発生してしまうという問題がある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明は、感光体を帯電させる帯電手段と、前記感光体に画像に応じた露光を行う露光手段と、前記露光手段により露光された前記感光体上に形成された静電潜像をトナーにより現像する現像手段と、交流電圧の周期とデューティ比を表すＡＣクロック信号を生成する生成手段と、前記生成手段により生成された前記ＡＣクロック信号を含む複数の信号を所定のサンプリング周期でパラレル／シリアル変換するパラレル／シリアル変換手段と、前記パラレル／シリアル変換手段から出力された信号を前記所定のサンプリング周期でシリアル／パラレル変換するシリアル／パラレル変換手段と、前記シリアル／パラレル変換手段から出力された複数の信号のうち前記ＡＣクロック信号に対応する信号に応じた周期及びデューティ比の交流電圧を直流電圧に重畳させて前記現像手段または前記帯電手段に印加する電圧印加手段と、を有し、前記所定のサンプリング周期の周波数は、前記ＡＣクロック信号の周波数の整数倍であることを特徴とする画像形成装置を提供する。
【発明の効果】
【０００９】
本発明によれば、直流電圧に重畳させて現像手段または帯電手段に印加するべき交流電圧の周期とデューティ比を表すＡＣクロック信号をパラレル／シリアル変換する際に、ＡＣクロック信号のデューティ比に経時変動（ジッタ）が発生することを防止でき、画像濃度ムラの発生を防止できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る画像形成装置の断面図。
【図２】第１実施形態のメイン制御基板とドライバ基板のブロック構成図。
【図３】現像ＡＣクロック信号を示す図。
【図４】パラレル／シリアル変換回路の入力ポートとシリアル／パラレル変換回路の出力ポートに割り当てられた信号名を示す図。
【図５】パラレル／シリアル変換回路のブロック構成図。
【図６】パラレル／シリアル変換回路に対する入出力信号のタイミングチャート。
【図７】シリアル／パラレル変換回路のブロック構成図。
【図８】シリアル／パラレル変換回路に対する入出力信号のタイミングチャート。
【図９】現像高圧基板の回路構成図。
【図１０】パラレル／シリアル変換回路に入力される現像ＡＣクロック信号とシリアル／パラレル変換回路から出力される現像ＡＣクロック信号の関係を示すタイミングチャート。
【図１１】第２実施形態のメイン制御基板とドライバ基板のブロック構成図。
【図１２】帯電ＡＣクロック信号を示す図。
【図１３】帯電高圧基板の回路構成図。
【発明を実施するための形態】
【００１１】
図１は本発明の第１実施形態に係る画像形成装置１００の断面図である。画像形成装置１００は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色のトナーによりカラー画像を形成する電子写真方式の画像形成装置である。画像形成装置１００は、各色のトナー像をそれぞれ形成するための画像形成ユニット５０Ｙ、５０Ｍ、５０Ｃ、５０Ｋを備える。画像形成ユニット５０Ｙ〜５０Ｋは、画像信号に基づいて、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）のトナー像をそれぞれ形成する。画像形成ユニット５０Ｙ〜５０Ｋはそれぞれ、感光ドラム１Ｙ〜１Ｋ（感光体）、帯電ローラ２Ｙ〜２Ｋ、レーザ露光部３Ｙ〜３Ｋ、現像器４Ｙ〜４Ｋ、一次転写ローラ５Ｙ〜５Ｋを有する。以下の説明では、Ｙ〜Ｋの添え字を省略する。
【００１２】
帯電ローラ２は、感光ドラム１に接触して設けられ、感光ドラム１の回転に従動して回転する。帯電ローラ２には直流電圧（例えば−１０００Ｖ〜−１５００Ｖの所定の直流電圧）が帯電電圧として印加され、感光ドラム１の表面は帯電ローラ２により所定の電位（マイナス電位）に均一に帯電される。なお、感光ドラム１に対する帯電電圧付与は帯電ローラ以外の帯電部材によって行われてもよい。また、帯電部材と感光ドラム１との間で帯電電圧付与のための放電が行われるのであれば、帯電部材と感光ドラム１とを微小な間隙（例えば１０μｍ程度）を空けて配置してもよい。
【００１３】
レーザ露光部３は、画像信号に基づいてレーザ光を変調する。レーザ露光部３により変調されたレーザ光は、主走査方向に偏向され、回転する感光ドラム１上（感光体上）に照射される。このように、画像に応じた露光が行われることにより、感光ドラム１上には静電潜像が形成される。
【００１４】
現像器４は、回転する現像スリーブ４ａによりトナーを感光ドラム１に供給する。現像スリーブ４ａには、−１５０Ｖ〜−７００Ｖの所定の直流電圧に、１０００Ｖ〜２０００Ｖの所定の交流電圧が重畳された電圧が現像電圧として印加される。これにより、マイナス電位に帯電されたトナーが感光ドラム１に供給され、感光ドラム１上に形成された静電潜像がトナーにより現像される。
【００１５】
一次転写ローラ５は、中間転写ベルト６の移動に従動して回転する。一次転写ローラ５には、トナーの電位と逆電位（プラス電位）の直流電圧が一次転写電圧として印加される。これにより、感光ドラム１上に形成されたトナー像は、中間転写ベルト６に転写される。
【００１６】
画像形成ユニット５０Ｙ〜５０Ｋによりそれぞれ形成された各色のトナー像は、中間転写ベルト６上に重ねて転写（一次転写）される。これにより、中間転写ベルト６上には、フルカラーのトナー像が形成されて担持される。中間転写ベルト６に担持されたトナー像は、＋５００Ｖ〜＋７０００Ｖの所定の直流電圧が印加されている二次転写ローラ８により、給紙カセット１０から給紙され、二次転写ローラ８と中間転写ベルト６との間に搬送された用紙Ｐ上に転写（二次転写）される。
【００１７】
トナー像が転写された用紙Ｐは、定着器１１に送られる。定着器１１は、用紙Ｐ上を加熱及び加圧し、トナー像を用紙Ｐ上に定着させる。トナー像が定着された用紙Ｐは、搬送パス１２および排紙ローラ１３を経て、排紙トレイ１４上に排紙される。
【００１８】
図２は、画像形成装置１００のメイン制御基板２０１と画像形成ユニット１のドライバ基板２１１のブロック構成図である。ドライバ基板２１１は画像形成ユニット５０Ｙ〜５０Ｋのそれぞれに設けられているが、説明の簡略化のため、図２では１つのドライバ基板のみを示す。ドライバ基板２１１は、画像形成ユニット１の現像スリーブ４ａに交流電圧を印加する現像高圧基板２２３と接続されている。また、ドライバ基板２１１は、クラッチ２２１を駆動するクラッチ駆動回路２１３、及び、ステッピングモータ２２２を駆動するステッピングモータ駆動回路２１４を有する。ステッピングモータ２２２は、画像形成ユニット５０Ｙ〜５０Ｋ内のそれぞれの現像スリーブ４ａを回転駆動する。クラッチ２２１は、ステッピングモータ２２２とスリーブ４ａとの間の駆動力伝達系を接離する。
【００１９】
メイン制御基板２０１は、ＣＰＵ２０６ａ、ＲＯＭ２０６ｂ、ＲＡＭ２０６ｃ、専用ＩＣ（以下ＡＳＩＣ）２０８を有する。ＣＰＵ２０６ａは、ＲＯＭ２０６ｂに格納されているプログラムに従い、ＲＡＭ２０６ｃを作業領域として用いながら画像形成装置１００の制御を行う。ＣＰＵ２０６ａ、ＲＯＭ２０６ｂ、ＲＡＭ２０６ｃ、ＡＳＩＣ２０８はバスで接続されている。メイン制御基板２０１は、現像器４に現像電圧印加を行う現像高圧基板２２３を制御する信号を出力する。現像高圧基板２２３を制御する信号は、現像ＤＣオン信号、現像ＤＣ電圧制御信号、現像ＡＣオン信号、現像ＡＣ振幅制御信号、現像ＡＣクロック信号を含み、ドライバ基板２１１を介して現像高圧基板２２３に供給される。
【００２０】
メインクロック発振回路２０７は、１２ＭＨｚのメインクロック信号（基準クロック信号ともいう）を生成し、メインクロック信号をＣＰＵ２０６ａ及びＡＳＩＣ２０８に供給する。ＡＳＩＣ２０８は、現像ＡＣクロック生成回路２０２、出力ポートレジスタ２０３、モータクロック生成回路２０４、パラレル／シリアル変換回路２０５、Ｄ／Ａ変換回路２０９を有する。現像ＡＣクロック生成回路２０２、モータクロック生成回路２０４、パラレル／シリアル変換回路２０５、Ｄ／Ａ変換回路２０９はメインクロック信号に同期して動作する。また、ＡＳＩＣ２０８に含まれるこれらの回路は、ＣＰＵ２０６ａがそれぞれの動作を設定するためのレジスタを有する。
【００２１】
現像ＡＣクロック生成回路２０２は、ＣＰＵ２０６ａにより設定された現像器４に印加する交流電圧の周波数及びデューティ比に応じて、メインクロック発振回路２０７が出力するメインクロック信号を分周して、現像ＡＣクロック信号を生成する。現像ＡＣクロック信号は、図３に示すような矩形波のクロック信号であり、本実施形態では、周波数は３ｋＨｚ、デューティ比はハイレベル幅を６７％、ローレベル幅を３３％としている。Ｄ／Ａ変換回路２０９は、ＣＰＵ２０６ａにより設定された現像ＤＣ電圧制御信号及び現像ＡＣ振幅制御信号をデジタル信号からアナログ信号に変換して、ドライバ基板２１１を経由して現像高圧基板２２３に入力する。
【００２２】
出力ポートレジスタ２０３は、ＣＰＵ２０６ａの設定に従って各種出力ポートの制御を行う。出力ポートレジスタ２０３は、現像ＤＣオン信号、現像ＡＣオン信号、クラッチオン信号、モータ電流設定信号（モータ電流設定１信号、モータ電流設定０信号）を出力する。現像ＤＣオン信号及び現像ＡＣオン信号は、現像ＡＣ電圧および現像ＤＣ電圧の出力のオンを指示する。クラッチオン信号は、クラッチ２２１のオンを指示する。モータ電流設定１信号及びモータ電流設定０信号は、ステッピングモータ２２２の駆動電流を設定する。モータクロック生成回路２０４は、メインクロック発振回路２０７が出力するメインクロック信号を分周して、ステッピングモータ２２２を駆動するクロック信号を生成する。ステッピングモータ２２２は、駆動電流とクロック信号に応じた速度で回転する。
【００２３】
パラレル／シリアル変換回路２０５は、現像ＡＣクロック生成回路２０２、出力ポートレジスタ２０３、モータクロック生成回路２０４からパラレルに入力された信号をシリアルにパラレル／シリアル変換して、ドライバ基板２１１のシリアル／パラレル変換回路２１２に転送する。パラレル／シリアル変換回路２０５は、所定の周期でパラレル信号のサンプリングを行ってシリアル信号に変換する。シリアル／パラレル変換回路２１２は、パラレル／シリアル変換回路２０５から転送されたシリアル信号をパラレル信号に変換する。このように、メイン制御基板２０１で複数の信号をパラレル／シリアル変換してドライバ基板２１１にシリアルで伝送することにより、メイン制御基板２０１とドライバ基板２１１の間の信号線の本数を減らすことができる。これにより、画像形成装置の小型化に寄与するとともに、画像形成装置の組み立て時の作業性を向上させることができる。メイン制御基板２０１とドライバ基板２１１及び現像高圧基板２２３とが離れて設けられる画像形成装置には特に効果的である。パラレル／シリアル変換回路２０５は、現像ＡＣクロック信号の周波数の整数倍の周波数でパラレル信号のサンプリングを行ってシリアル信号に変換する。本実施形態では、現像ＡＣクロック信号の周波数３ｋＨｚの２０倍の６０ｋＨｚでサンプリングを行う。
【００２４】
パラレル／シリアル変換回路２０５は、メインクロック発振回路２０７から入力されるメインクロック信号に同期してパラレル／シリアル変換を行う。パラレル／シリアル変換回路２０５は、サンプリング信号ＸＬＯＡＤ、転送クロックＳＣＬＫ、データＳＤＡＴＡをシリアル／パラレル変換回路２１２に送信する。サンプリング信号ＸＬＯＡＤは、パラレル変換／シリアル変換及びシリアル／パラレル変換のタイミングを決める信号である。転送クロックＳＣＬＫは、パラレル／シリアル変換後のシリアル信号をシリアル／パラレル変換回路２１２に転送する際の同期をとる信号である。シリアル／パラレル変換回路２１２は、サンプリングサンプリング信号ＸＬＯＡＤ、転送クロック信号ＳＣＫ、データＳＤＡＴＡを受信し、シリアル信号であるデータＳＤＡＴＡを転送クロック信号ＳＣＫに同期してパラレル信号に変換する。
【００２５】
図４は、パラレル／シリアル変換回路２０５の入力ポートとシリアル／パラレル変換回路２１２の出力ポートに割り当てられた信号名を示す図である。パラレル／シリアル変換回路２０５の入力ポートＰｉ７〜１にはそれぞれ、クラッチオン信号、モータ電流設定１信号、モータ電流設定０信号、モータクロック信号、現像ＤＣオン信号、現像ＡＣオン信号、現像ＡＣクロック信号が割り当てられ、これらの信号が入力されるよう接続されている。シリアル／パラレル変換回路２１２の出力ポートＰｏ７〜１にはそれぞれ、クラッチオン信号、モータ電流設定１信号、モータ電流設定０信号、モータクロック信号、現像ＤＣオン信号、現像ＡＣオン信号、現像ＡＣクロック信号が割り当てられ、これらの信号が各回路に出力されるよう接続されている。
【００２６】
クラッチ駆動回路２１３は、出力ポートＰｏ７から入力されたクラッチオン信号に応じてクラッチ２２１をオンする。ステッピングモータ駆動回路２１４は、出力ポートＰｏ６及びＰｏ５から入力されたモータ電流設定１信号及びモータ電流設定０信号に応じた駆動電流をステッピングモータ２２２に供給する。また、ステッピングモータ駆動回路２１４は、出力ポートＰｏ４から入力されたクロック信号をステッピングモータ２２２に供給する。現像高圧基板２２３は、出力ポートＰｏ３から入力された現像ＤＣオン信号に応じた期間中、Ｄ／Ａ変換回路２０９から入力された現像ＤＣ電圧制御信号により示される値の直流電圧を現像器４に供給する。また、現像高圧基板２２３は、出力ポートＰｏ２から入力された現像ＡＣオン信号に応じた期間中、Ｄ／Ａ変換回路２０９から入力された現像ＡＣ振幅制御信号に示される振幅の交流電圧を現像器４に供給する。現像高圧基板２２３は、現像ＤＣオン信号及び現像ＡＣオン信号がオンを示すとき、直流電圧に交流電圧を重畳した電圧を現像器４に供給する。現像高圧基板２２３は、出力ポートＰｏ１から入力された現像ＡＣクロック信号により示される周期及びデューティ比の矩形波の交流電圧を現像器４に供給する。
【００２７】
図５は、パラレル／シリアル変換回路２０５のブロック構成図である。図６は、パラレル／シリアル変換回路２０５に対する入出力信号のタイミングチャートである。パラレル／シリアル変換回路２０５は、ラッチ回路２０５１、シフトレジスタ回路２０５２、制御回路２０５３、タイミング信号生成回路２０５４を有する。タイミング信号生成回路２０５４は、メインクロック信号を１０分周した１．２ＭＨｚのＳＣＫ信号と、パラレル／シリアル変換及びシリアル／パラレル変換のタイミングを決めるサンプリング信号ＸＬＯＡＤを生成する。図６に示すように、ＸＬＯＡＤ信号の立下りがパラレル／シリアル変換のサンプリングタイミングを示す。タイミング信号生成回路２０５４は、ＸＬＯＡＤ信号を６０ｋＨｚの周期で出力する。パラレル信号Ｐｉ７〜０はラッチ回路２０５１に入力されている。制御回路２０５３は、ＸＬＯＡＤ信号の立下りに応じてラッチ回路２０５１に対してラッチ信号を出す。ラッチ回路２０５１は、ラッチ信号に応じて入力信号Ｐｉ７〜０をラッチ（保持）し、ラッチした入力信号Ｐｉ７〜０をシフトレジスタ回路２０５２に出力する。制御回路２０５３は、ＸＬＯＡＤ信号がローレベルの期間中、ＳＣＫ信号の立下りに応じてシフトレジスタ回路２０５２にシフト信号を出力する。シフトレジスタ回路２０５２は、入力信号Ｐｉ７〜０をシフト信号に応じて順次Ｐｉ７、Ｐｉ６、・・・、Ｐｉ０と切り替えてＳＤＡＴＡに出力する。これにより、転送クロック信号ＳＣＫに同期して複数の信号Ｐｉ７〜０がシリアル／パラレル変換回路２１２に順次送信される。パラレル／シリアル変換回路２０５の動作は、サンプリング信号ＸＬＯＡＤの立下りに応じたタイミングで複数の信号のラッチを行っているが、サンプリング信号ＸＬＯＡＤの立上りに応じるようにしてもよい。
【００２８】
図７は、シリアル／パラレル変換回路２１２のブロック構成図である。図８は、シリアル／パラレル変換回路２１２に対する入出力信号のタイミングチャートである。シリアル／パラレル変換回路２１２は、シフトレジスタ回路２１２１、ラッチ回路２１２２、制御回路２１２３を有する。制御回路２１２３は、ＸＬＯＡＤ信号がローレベルの期間中、ＳＣＫ信号の立ち上がり毎にシフトレジスタ回路２１２１にシフト信号を出力する。シフトレジスタ回路２１２１は、ＳＤＡＴＡから順次入力される信号Ｐｉ７、Ｐｉ６、・・・、Ｐｉ０を、シフト信号に応じて信号Ｐｏ７、Ｐｏ６、・・・、Ｐｏ０として取り込む。これにより、転送クロック信号ＳＣＫに同期して複数の信号Ｐｉ７〜０がパラレル／シリアル変換回路２０５から順次受信される。ＸＬＯＡＤ信号は、信号Ｐｏ７〜０の全てがシフトレジスタ回路２１２１に取り込まれたタイミングでハイレベルになるよう制御される。制御回路２１２３は、ＸＬＯＡＤ信号の立上りに応じてラッチ信号をラッチ回路２１２２に出力する。ラッチ回路２１２２は、ラッチ信号に応じてシフトレジスタ回路２１２１に保持されている信号Ｐｏ７〜０をラッチする。ラッチ回路２１２２がラッチした信号がシリアル／パラレル変換回路２１２の出力ポートＰｏ７〜０の出力となる。シリアル／パラレル変換回路２１２の動作は、サンプリング信号ＸＬＯＡＤの立上りに応じたタイミングで複数の信号のラッチを行っているが、サンプリング信号ＸＬＯＡＤの立下りに応じるようにしてもよい。この場合、パラレル／シリアル変換回路２０５の動作は、サンプリング信号ＸＬＯＡＤの立上りに応じるようにする。
【００２９】
図９は、現像高圧基板２２３の回路構成図である。現像ＡＣ振幅制御信号及び現像ＤＣ電圧制御信号は、メイン制御基板２０１上のＤ／Ａ変換回路２０９で生成され、現像高圧基板２２３に入力される。現像ＡＣオン信号及び現像ＤＣオン信号は、出力ポートレジスタ２０３で生成され、パラレル／シリアル変換回路２０５及びシリアル／パラレル変換回路２１２を介して現像高圧基板２２３に入力される。現像ＡＣクロック信号は、現像ＡＣクロック生成回路２０２で生成され、パラレル／シリアル変換回路２０５とシリアル／パラレル変換回路２１２を介して現像高圧基板２２３に入力される。現像高圧基板２２３は、現像ＤＣ高圧回路２３１と現像ＡＣ高圧回路２３２を有する。現像ＤＣ高圧回路には、その出力をオンする現像ＤＣオン信号と、出力電圧を設定する現像ＤＣ電圧制御信号が入力される。現像ＡＣ高圧回路２３２は、現像ＡＣ振幅制御回路２３４及び現像ＡＣゲート駆動回路２３３を有する。現像ＡＣ振幅制御回路２３４は、現像ＡＣ振幅制御信号に応じた印加電圧を、現像ＡＣトランス２３５の一次側を駆動するブリッジ回路２３６に印加することにより、現像ＡＣ高圧の振幅を制御する。現像ＡＣゲート駆動回路２３３には現像ＡＣオン信号と現像ＡＣクロック信号が入力される。現像ＡＣゲート駆動回路２３３は、現像ＡＣオン信号がハイレベルであって、現像ＡＣクロック信号がハイレベルの時に、ゲート１信号をオン、ゲート２信号をオフし、現像ＡＣオン信号がハイレベルであって、現像ＡＣクロック信号がローレベルの時にゲート１信号をオフ、ゲート２信号をオンする。現像ＡＣゲート駆動回路２３３は、現像ＡＣオン信号がローレベルの間はゲート１信号とゲート２信号の両方をオフする。
【００３０】
図１０は、パラレル／シリアル変換回路２０５に入力される現像ＡＣクロック信号Ｐｉ１とシリアル／パラレル変換回路２１２から出力される現像ＡＣクロック信号Ｐｏ１の関係を示すタイミングチャートである。パラレル／シリアル変換回路２０５は、現像ＡＣクロック信号Ｐｉ１が含まれるパラレル信号Ｐｉ７〜０を、予め決められた周波数のシリアル変換タイミングでシリアル信号に変換する。ここで、シリアル変換タイミングの周波数は現像ＡＣクロック信号の周波数の整数倍とする。本実施形態では、パラレル／シリアル変換回路２０５のサンプリング周期を、現像ＡＣクロック信号の周波数３ｋＨｚの２０倍である６０ｋＨｚとする。シリアル変換タイミングの周波数を現像ＡＣクロック信号の周波数の整数倍にする理由を図１０を用いて説明する。
【００３１】
図１０（ａ）は、シリアル変換タイミングの周波数を現像ＡＣクロック信号の周波数の整数倍としない場合の不具合例を説明するタイミングチャートである。図１０（ａ）は、現像ＡＣクロック信号が３ｋＨｚ、シリアル変換タイミングの周波数が５０ｋＨｚの場合のタイミングチャートである。前述したように、パラレル／シリアル変換回路２０５は、サンプリング信号ＸＬＯＡＤの立下りに応じてパラレル信号のサンプリングを行い、シリアル／パラレル変換回路２１２は、サンプリング信号ＸＬＯＡＤの立上りに応じてパラレル信号を出力する。図１０（ａ）のシリアル変換タイミングは、サンプリング信号ＸＬＯＡＤの立下りに対応する。図１０（ａ）に示されるように、現像ＡＣクロック信号Ｐｉ１はシリアル変換タイミングに同期していないが、シリアル変換を経た現像ＡＣクロック信号Ｐｏ１はシリアル変換タイミングに同期している。これによって、現像ＡＣクロック信号のデューティ比がハイレベル６７％、ローレベル３３％からハイレベル６４％、ローレベル３６％に若干変化してしまうが、画像形成ユニット１において帯電電位と現像電位のコントラストを制御すればよいので問題ない。図１０（ａ）の場合における問題は、現像ＡＣクロック信号Ｐｏ１のデューティ比が経時変動し、現像器４における現像濃度が変動してしまうことである。図１０（ａ）の現像ＡＣクロック信号Ｐｏ１のデューティ比の大半はハイレベル６４％、ローレベル３６％であるが、ときどきデューティ比がハイレベル６８％、ローレベル３２％となるジッタが周期的に現れてしまう。このジッタの周期が視認可能な周期の場合、感光ドラム１の回転方向に周期的な帯状の画像濃度ムラ（バンディング）が発生し、画質が低下する。例えば、画像形成ユニット１のプロセススピードが４００ｍｍ／ｓの場合、ジッタの周波数が４００Ｈｚなら１ｍｍピッチ、ジッタの周波数が１ｋＨｚなら０．４ｍｍピッチの画像濃度ムラが発生してしまう。
【００３２】
このような画像濃度ムラの原因となるジッタを防止するため、本実施形態では、パラレル／シリアル変換回路２０５のシリアル変換タイミングの周波数を現像ＡＣクロック信号の周波数の整数倍とする。図１０（ｂ）は、シリアル変換タイミングの周波数を現像ＡＣクロック信号の周波数の整数倍とした場合の好適例を説明するタイミングチャートである。図１０（ｂ）は、現像ＡＣクロック信号が３ｋＨｚ、シリアル変換タイミングの周波数が６０ｋＨｚの場合のタイミングチャートである。図１０（ｂ）に示されるように、現像ＡＣクロック信号Ｐｉ１はシリアル変換タイミングに同期していないが、シリアル変換を経た現像ＡＣクロック信号Ｐｏ１はシリアル変換タイミングに同期している。これによって、現像ＡＣクロック信号のデューティ比がハイレベル６７％、ローレベル３３％からハイレベル７０％、ローレベル３０％に若干変化してしまうが、画像形成ユニット１において帯電電位と現像電位のコントラストが制御されるので問題ない。ここで、図１０（ａ）の不具合例と異なるのは、シリアル変換タイミングの周波数を現像ＡＣクロック信号の周波数の整数倍としているので、現像ＡＣクロック信号Ｐｏ１のデューティ比の経時変動が全くないことである。従って、上述したようなパラレル／シリアル変換回路２０５でのパラレル／シリアル変換に起因するジッタが現像ＡＣクロック信号に対応する信号に発生せず、これによる画像濃度ムラの発生を防止できる。よって、画像品質を維持しながら、シリアル通信により信号線の本数を減らすことができ、コストとスペースの削減ができる。
【００３３】
なお、上述の効果を確実に得るためには、本実施形態のように現像ＡＣクロック信号を生成する回路とパラレル／シリアル変換する回路を同じ基準クロックで動作させることが望ましい。また、本実施形態では、現像ＡＣクロック生成回路２０２、出力ポートレジスタ２０３、モータクロック生成回路２０４、パラレル／シリアル変換回路２０５がＡＳＩＣに含まれる回路として説明したが、それぞれを個別のＩＣ等で構成してもよい。
【００３４】
上述した第１実施形態では、現像器４に交流電圧を印加する構成について説明したが、第２実施形態として、帯電ローラ２に交流電圧を印加する構成に本発明を適用してもよい。第２実施形態においては、帯電高圧として直流電圧（例えば−３００Ｖ〜−９００Ｖの所定の直流電圧）に、正弦波の交流電圧（１３００Ｖ〜２０００Ｖの所定の交流電圧）が重畳された電圧が帯電電圧として帯電ローラ２に印加される。ＡＣ帯電以外の画像形成装置の構成は、第１実施形態において説明したとおりである。
【００３５】
図１１は、画像形成装置１００のメイン制御基板２０１と画像形成ユニット１のドライバ基板２１１のブロック構成図である。図２との相違点は、メイン制御基板２０１上のＡＳＩＣ３０８が帯電ＡＣクロック生成回路３０２を有する点、ドライバ基板２１１に帯電高圧基板３２３が接続されている点である。また、第１実施形態の現像関係の信号が、第２実施形態では帯電関係の信号に置き換わった点が相違する。帯電ＡＣクロック生成回路３０２が生成する帯電ＡＣクロック信号は、図１２に示すような矩形波のクロック信号であり、周波数は１．５ｋＨｚ、デューティ比はハイレベル幅５０％、ローレベル幅５０％である。
【００３６】
図１３は、帯電高圧基板３２３の回路構成図である。帯電ＡＣ振幅制御信号及び帯電ＤＣ電圧制御信号は、メイン制御基板２０１上に配置されたＤ／Ａ変換回路２０６で生成され、帯電高圧基板３２３に入力される。帯電ＡＣオン信号及び帯電ＤＣオン信号は、出力ポートレジスタ３０３で生成され、パラレル／シリアル変換回路２０５及びシリアル／パラレル変換回路２１２を介して帯電高圧基板に入力される。帯電ＡＣクロック信号は、帯電ＡＣクロック生成回路３０２で生成され、パラレル／シリアル変換回路２０５とシリアル／パラレル回路２１２を介して帯電高圧基板３２３に入力される。帯電高圧基板３２３は、帯電ＤＣ高圧回路３３１と帯電ＡＣ高圧回路３３２を有する。帯電ＤＣ高圧回路には、その出力をオンする帯電ＤＣオン信号と、出力電圧を設定する帯電ＤＣ電圧制御信号が入力される。帯電ＡＣ高圧回路３３２は、帯電ＡＣ振幅制御回路３３４、ローパスフィルタ３３７、アンプ回路３３６を有する。帯電ＡＣ振幅制御回路３３４は、帯電ＡＣオン信号がオンの期間中、帯電ＡＣ振幅制御信号に応じた電圧をＦＥＴのソースに入力する。帯電ＡＣクロック信号はＦＥＴのゲートに入力される。これにより、帯電ＡＣ振幅制御回路３３４とＦＥＴの接点には帯電ＡＣの周波数の矩形波が発生し、この矩形波はローパスフィルタ３３７を介して正弦波に変換される。ローパスフィルタ３３７の出力はアンプ回路３３６で電流増幅され、帯電ＡＣトランス３３５を介して帯電ローラ２に供給される。
【００３７】
本実施形態では、パラレル／シリアル変換回路２０５のシリアル変換タイミングの周波数を帯電ＡＣクロック信号の周波数の整数倍とする。本実施形態では、帯電ＡＣクロック信号が１．５ｋＨｚ、シリアル変換タイミングの周波数が６０ｋＨｚである。従って、第１実施形態と同様に、パラレル／シリアル変換回路２０５でのパラレル／シリアル変換に起因するジッタが帯電ＡＣクロック信号に対応する信号に発生せず、これによる画像濃度ムラの発生を防止できる。
【符号の説明】
【００３８】
２０２ 現像ＡＣクロック生成回路
２０５ パラレル／シリアル変換回路
２１２ シリアル／パラレル変換回路
２２３ 現像高圧基板
【特許請求の範囲】
【請求項１】
感光体を帯電させる帯電手段と、
前記感光体に画像に応じた露光を行う露光手段と、
前記露光手段により露光された前記感光体上に形成された静電潜像をトナーにより現像する現像手段と、
交流電圧の周期とデューティ比を表すＡＣクロック信号を生成する生成手段と、
前記生成手段により生成された前記ＡＣクロック信号を含む複数の信号を所定のサンプリング周期でパラレル／シリアル変換するパラレル／シリアル変換手段と、
前記パラレル／シリアル変換手段から出力された信号を前記所定のサンプリング周期でシリアル／パラレル変換するシリアル／パラレル変換手段と、
前記シリアル／パラレル変換手段から出力された複数の信号のうち前記ＡＣクロック信号に対応する信号に応じた周期及びデューティ比の交流電圧を直流電圧に重畳させて前記現像手段または前記帯電手段に印加する電圧印加手段と、
を有し、
前記所定のサンプリング周期の周波数は、前記ＡＣクロック信号の周波数の整数倍であることを特徴とする画像形成装置。
【請求項２】
基準クロック信号を発生し、前記基準クロック信号を前記生成手段及び前記パラレル／シリアル変換手段に供給する発振手段を有し、
前記生成手段及び前記パラレル／シリアル変換手段は、前記発振手段が発生する前記基準クロック信号に同期して動作することを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記パラレル／シリアル変換手段は、前記電圧印加手段に入力すべきＡＣオン信号と前記ＡＣクロック信号を含む複数の信号をパラレル／シリアル変換し、
前記シリアル／パラレル変換手段は、前記パラレル／シリアル変換手段から出力された信号をシリアル／パラレル変換して、前記ＡＣオン信号に対応する信号を前記電圧印加手段に供給し、
前記電圧印加手段は、前記ＡＣオン信号に対応する信号に応じた期間中、交流電圧を前記現像手段または前記帯電手段に印加することを特徴とする請求項１記載の画像形成装置。
【請求項４】
ステッピングモータを駆動するモータ駆動手段を有し、
前記パラレル／シリアル変換手段は、前記モータ駆動手段に入力すべきモータ電流設定信号またはモータクロック信号と前記ＡＣクロック信号を含む複数の信号をパラレル／シリアル変換し、
前記シリアル／パラレル変換手段は、前記パラレル／シリアル変換手段から出力された信号をシリアル／パラレル変換して、前記モータ電流設定信号または前記モータクロック信号に対応する信号を前記モータ駆動手段に供給し、
前記モータ駆動手段は、前記モータ電流設定信号または前記モータクロック信号に対応する信号に応じた電流またはクロックを前記ステッピングモータに供給することを特徴とする請求項１記載の画像形成装置。
【請求項５】
クラッチを駆動するクラッチ駆動手段を有し、
前記パラレル／シリアル変換手段は、前記クラッチ駆動手段に入力すべきクラッチオン信号と前記ＡＣクロック信号を含む複数の信号をパラレル／シリアル変換し、
前記シリアル／パラレル変換手段は、前記パラレル／シリアル変換手段から出力された信号をシリアル／パラレル変換して、前記クラッチオン信号に対応する信号を前記クラッチ駆動手段に供給し、
前記クラッチ駆動手段は、前記クラッチオン信号に対応する信号に応じて前記クラッチをオンすることを特徴とする請求項１記載の画像形成装置。
【請求項６】
前記パラレル／シリアル変換手段は、パラレル／シリアル変換のサンプリングタイミングを決めるサンプリング信号、及び、パラレル／シリアル変換した信号を前記シリアル／パラレル変換手段へ転送する際の同期をとる転送クロック信号を生成し、前記サンプリング信号の立下りまたは立上りに応じたタイミングで前記複数の信号をラッチし、前記転送クロック信号に同期して前記複数の信号を前記シリアル／パラレル変換手段に順次送信することを特徴とする請求項１記載の画像形成装置。
【請求項７】
前記パラレル／シリアル変換手段は、前記サンプリング信号、前記転送クロック、及び前記複数の信号を異なる信号線を介して前記シリアル／パラレル変換手段へ転送し、
前記シリアル／パラレル変換手段は、前記転送クロックに同期して前記複数の信号を順次受信し、前記サンプリング信号の立上りまたは立下りに応じたタイミングで前記複数の信号をラッチすることを特徴とする請求項６記載の画像形成装置。
【請求項１】
感光体を帯電させる帯電手段と、
前記感光体に画像に応じた露光を行う露光手段と、
前記露光手段により露光された前記感光体上に形成された静電潜像をトナーにより現像する現像手段と、
交流電圧の周期とデューティ比を表すＡＣクロック信号を生成する生成手段と、
前記生成手段により生成された前記ＡＣクロック信号を含む複数の信号を所定のサンプリング周期でパラレル／シリアル変換するパラレル／シリアル変換手段と、
前記パラレル／シリアル変換手段から出力された信号を前記所定のサンプリング周期でシリアル／パラレル変換するシリアル／パラレル変換手段と、
前記シリアル／パラレル変換手段から出力された複数の信号のうち前記ＡＣクロック信号に対応する信号に応じた周期及びデューティ比の交流電圧を直流電圧に重畳させて前記現像手段または前記帯電手段に印加する電圧印加手段と、
を有し、
前記所定のサンプリング周期の周波数は、前記ＡＣクロック信号の周波数の整数倍であることを特徴とする画像形成装置。
【請求項２】
基準クロック信号を発生し、前記基準クロック信号を前記生成手段及び前記パラレル／シリアル変換手段に供給する発振手段を有し、
前記生成手段及び前記パラレル／シリアル変換手段は、前記発振手段が発生する前記基準クロック信号に同期して動作することを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記パラレル／シリアル変換手段は、前記電圧印加手段に入力すべきＡＣオン信号と前記ＡＣクロック信号を含む複数の信号をパラレル／シリアル変換し、
前記シリアル／パラレル変換手段は、前記パラレル／シリアル変換手段から出力された信号をシリアル／パラレル変換して、前記ＡＣオン信号に対応する信号を前記電圧印加手段に供給し、
前記電圧印加手段は、前記ＡＣオン信号に対応する信号に応じた期間中、交流電圧を前記現像手段または前記帯電手段に印加することを特徴とする請求項１記載の画像形成装置。
【請求項４】
ステッピングモータを駆動するモータ駆動手段を有し、
前記パラレル／シリアル変換手段は、前記モータ駆動手段に入力すべきモータ電流設定信号またはモータクロック信号と前記ＡＣクロック信号を含む複数の信号をパラレル／シリアル変換し、
前記シリアル／パラレル変換手段は、前記パラレル／シリアル変換手段から出力された信号をシリアル／パラレル変換して、前記モータ電流設定信号または前記モータクロック信号に対応する信号を前記モータ駆動手段に供給し、
前記モータ駆動手段は、前記モータ電流設定信号または前記モータクロック信号に対応する信号に応じた電流またはクロックを前記ステッピングモータに供給することを特徴とする請求項１記載の画像形成装置。
【請求項５】
クラッチを駆動するクラッチ駆動手段を有し、
前記パラレル／シリアル変換手段は、前記クラッチ駆動手段に入力すべきクラッチオン信号と前記ＡＣクロック信号を含む複数の信号をパラレル／シリアル変換し、
前記シリアル／パラレル変換手段は、前記パラレル／シリアル変換手段から出力された信号をシリアル／パラレル変換して、前記クラッチオン信号に対応する信号を前記クラッチ駆動手段に供給し、
前記クラッチ駆動手段は、前記クラッチオン信号に対応する信号に応じて前記クラッチをオンすることを特徴とする請求項１記載の画像形成装置。
【請求項６】
前記パラレル／シリアル変換手段は、パラレル／シリアル変換のサンプリングタイミングを決めるサンプリング信号、及び、パラレル／シリアル変換した信号を前記シリアル／パラレル変換手段へ転送する際の同期をとる転送クロック信号を生成し、前記サンプリング信号の立下りまたは立上りに応じたタイミングで前記複数の信号をラッチし、前記転送クロック信号に同期して前記複数の信号を前記シリアル／パラレル変換手段に順次送信することを特徴とする請求項１記載の画像形成装置。
【請求項７】
前記パラレル／シリアル変換手段は、前記サンプリング信号、前記転送クロック、及び前記複数の信号を異なる信号線を介して前記シリアル／パラレル変換手段へ転送し、
前記シリアル／パラレル変換手段は、前記転送クロックに同期して前記複数の信号を順次受信し、前記サンプリング信号の立上りまたは立下りに応じたタイミングで前記複数の信号をラッチすることを特徴とする請求項６記載の画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１８６２３１（Ｐ２０１１−１８６２３１Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１０−５２０２１（Ｐ２０１０−５２０２１）
【出願日】平成２２年３月９日（２０１０．３．９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願日】平成２２年３月９日（２０１０．３．９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]