画素回路の駆動方法、発光装置および電子機器
【課題】複数の階調値について駆動電流の誤差を抑制する。
【解決手段】画素回路Ｕは、発光素子Ｅおよび駆動トランジスタＴDRと、駆動トランジスタＴDRのゲート−ソース間の保持容量Ｃ1と、駆動トランジスタＴDRのゲートと信号線１４との間の選択スイッチＴSLおよび制御スイッチＴCR1とを含む。補償期間ＰCPでは、保持容量Ｃ1の両端間の電圧ＶGSを駆動トランジスタＴDRの閾値電圧ＶTHに漸近させる。書込期間ＰWRでは、階調値Ｄに応じた階調電位ＶDATAを信号線１４に供給し、選択スイッチＴSLをオン状態とする。書込期間ＰWRのうち階調値Ｄに応じた時間長の動作期間ＰAでは、制御スイッチＴCR1をオン状態とすることで、駆動トランジスタＴDRのゲートの電位を階調電位ＶDATAに変化させるとともに電圧ＶGSを閾値電圧ＶTHに漸近させる。電圧ＶGSに応じた駆動電流ＩDRが発光素子Ｅに供給される。
【解決手段】画素回路Ｕは、発光素子Ｅおよび駆動トランジスタＴDRと、駆動トランジスタＴDRのゲート−ソース間の保持容量Ｃ1と、駆動トランジスタＴDRのゲートと信号線１４との間の選択スイッチＴSLおよび制御スイッチＴCR1とを含む。補償期間ＰCPでは、保持容量Ｃ1の両端間の電圧ＶGSを駆動トランジスタＴDRの閾値電圧ＶTHに漸近させる。書込期間ＰWRでは、階調値Ｄに応じた階調電位ＶDATAを信号線１４に供給し、選択スイッチＴSLをオン状態とする。書込期間ＰWRのうち階調値Ｄに応じた時間長の動作期間ＰAでは、制御スイッチＴCR1をオン状態とすることで、駆動トランジスタＴDRのゲートの電位を階調電位ＶDATAに変化させるとともに電圧ＶGSを閾値電圧ＶTHに漸近させる。電圧ＶGSに応じた駆動電流ＩDRが発光素子Ｅに供給される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を駆動する技術に関する。
【背景技術】
【０００２】
発光素子に供給される駆動電流の電流量を駆動トランジスタが制御する発光装置においては、駆動トランジスタや発光素子の電気的な特性の誤差（目標値からの相違や各素子間のバラツキ）が問題となる。特許文献１には、駆動トランジスタのゲート−ソース間に介在する保持容量の両端間の電圧を、駆動トランジスタの閾値電圧に設定してから階調値に応じた電圧に変化させることで、駆動トランジスタの閾値電圧および移動度の誤差（ひいては駆動電流の電流量の誤差）を補償する技術が開示されている。
【特許文献１】特開２００７−３１０３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１の技術で駆動電流の誤差が有効に補償されるのは特定の階調値が指定された場合に限定され、階調値によっては駆動電流の誤差を解消できない場合がある。以上の事情に鑑みて、本発明は、複数の階調値について駆動電流の誤差を抑制することを目的とする。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る画素回路の駆動方法は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量と、駆動トランジスタのゲートと信号線との間に直列に接続された選択スイッチおよび第１制御スイッチ（例えば制御スイッチＴCR1）とを含む画素回路を駆動する方法であって、補償期間において、保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させ、補償期間の経過後の書込期間において、当該画素回路に指定された階調値に応じた階調電位を信号線に供給するとともに選択スイッチをオン状態に制御し、書込期間のうち当該階調値に応じて可変に設定された時間長（例えば時間長Ｔ）の動作期間にて第１制御スイッチをオン状態に制御することで、駆動トランジスタのゲートの電位を階調電位に応じて変化させるとともに保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させ、書込期間の経過後の駆動期間において、駆動トランジスタのゲートに対する電位の供給を停止することで、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。以上の駆動方法においては、書込期間のうち保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる動作期間の時間長が階調値（あるいは階調電位）に応じて可変に設定されるから、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。
【０００５】
さらに詳述すると、書込期間において階調電位を供給したときの保持容量の両端間の電圧の変化量（例えば電圧ＶIN）が大きいほど、駆動電流の誤差を抑制できる動作期間の時間長が短くなるという傾向を前提とすれば、書込期間において階調電位を供給したときの保持容量の両端間の電圧の変化量（例えば電圧ＶIN）が大きいほど動作期間の時間長が短くなるように、当該画素回路に指定された階調値に応じて動作期間の時間長を可変に設定する。例えば、書込期間において階調電位を供給したときの保持容量の両端間の電圧の変化量と動作期間の時間長との乗算値が所定値に近づくように、当該画素回路に指定された階調値に応じて動作期間の時間長を可変に設定する。
【０００６】
ただし、階調値が小さいほど、駆動電流の誤差が抑制される動作期間の時間長が長くなるという傾向のもとで、階調値が小さい場合にも駆動電流の誤差を最小化しようとすれば、過度に長い時間長を動作期間として確保する必要がある。そこで、本発明の好適な態様においては、階調値が所定値を下回る場合に、動作期間の時間長を、階調値に依存しない所定値（例えば図１０の時間長Ｔmax）に設定する（すなわち、動作期間の時間長に上限を設定する）。以上の駆動方法によれば、階調値が小さい場合にも動作期間の時間長が適度な長さに抑制されるという利点がある。
【０００７】
本発明の好適な態様に係る駆動方法の補償期間において、信号線とは別の給電線から駆動トランジスタのゲートに基準電位を供給する。以上の態様においては、補償期間において信号線とは別個の給電線から駆動トランジスタのゲートに基準電位が供給されるから、階調電位の供給と基準電位の供給とに共通の信号線を共用する場合と比較して、補償期間において保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる動作の時間長を長く確保できるという利点がある。
【０００８】
本発明に係る発光装置は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量と、駆動トランジスタのゲートと信号線との間に直列に接続された選択スイッチおよび第１制御スイッチとを含む画素回路と、画素回路を駆動する駆動回路とを具備し、駆動回路は、補償期間において、保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させ、補償期間の経過後の書込期間において、当該画素回路に指定された階調値に応じた階調電位を信号線に供給するとともに選択スイッチをオン状態に制御し、書込期間のうち当該階調値に応じて可変に設定された時間長の動作期間にて第１制御スイッチをオン状態に制御することで、駆動トランジスタのゲートを階調電位に応じて変化させるとともに保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させ、書込期間の経過後の駆動期間において、駆動トランジスタのゲートに対する電位の供給を停止することで、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。以上の発光装置によれば、本発明の画素回路の駆動方法と同様の効果が実現される。
【０００９】
本発明に係る発光装置の好適な態様において、画素回路は、駆動トランジスタのゲートと基準電位が供給される給電線との間に介在する第２制御スイッチ（例えば制御スイッチＴCR2）を含み、駆動回路は、補償期間にて第２制御スイッチをオン状態に制御し、書込期間にて第２制御スイッチをオフ状態に制御する。以上の態様においては、補償期間において信号線とは別個の給電線から駆動トランジスタのゲートに基準電位が供給されるから、階調電位の供給と基準電位の供給とに共通の信号線を共用する場合と比較して、補償期間において保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる動作の時間長を長く確保できるという利点がある。
【００１０】
本発明の別態様に係る発光装置は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量と、階調値に応じた階調電位が供給される信号線と、駆動トランジスタのゲートと信号線との間に直列に接続された選択スイッチおよび第１制御スイッチと、選択スイッチを制御する走査信号が供給される走査線と、第１制御スイッチを制御する制御信号が供給される制御線と、階調電位を信号線に供給する期間のうちの少なくとも書込期間において、選択スイッチがオン状態となるように走査信号を走査線に供給し、書込期間のうち第１制御スイッチがオン状態となる動作期間が、階調値に応じて可変に設定された時間長となるように、制御信号を制御線に供給する駆動回路とを具備する。以上の構成においては、選択スイッチおよび第１制御スイッチの双方がオン状態となる動作期間（すなわち保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる動作期間）の時間長が階調値に応じて可変に設定されるから、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。
【００１１】
なお、走査線の延在の方向とは交差する方向に信号線および制御線を延在させれば、例えば走査線の延在の方向に配列する画素回路の個数が信号線の延在の方向に配列する画素回路の個数を上回る発光装置において、制御線の負荷が軽減される。したがって、制御線が走査線と同方向に延在する構成と比較して、動作期間の時間長を高精度に制御することが可能となる。
【００１２】
以上の各態様に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）としても本発明の発光装置が適用される。
【発明を実施するための最良の形態】
【００１３】
＜Ａ：実施形態＞
図１は、本発明の実施の形態に係る発光装置のブロック図である。発光装置１００は、画像を表示する表示体として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路３０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４と電位制御回路３６とを含んで構成される。駆動回路３０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路３０の少なくとも一部は、基板上に形成された薄膜トランジスタで構成され得る。
【００１４】
素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に交差するＹ方向に延在するｎ本の信号線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各信号線１４との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。また、素子部１０には、各走査線１２とともにＸ方向に延在するｍ本の給電線１６およびｍ本の制御線２２と、各信号線１４とともにＹ方向に延在するｎ本の制御線２４とが形成される。
【００１５】
走査線駆動回路３２は、走査信号ＧA[1]〜ＧA[m]を各走査線１２に出力するとともに制御信号ＧB[1]〜ＧB[m]を各制御線２２に出力する。なお、走査信号ＧA[1]〜ＧA[m]と制御信号ＧB[1]〜ＧB[m]とを別個の回路が生成する構成も採用される。電位制御回路３６は、電位ＶEL[1]〜電位ＶEL[m]を生成して各給電線１６に出力する。
【００１６】
信号線駆動回路３４は、信号Ｓ[1]〜Ｓ[n]を各信号線１４に出力するとともに制御信号ＧT[1]〜ＧT[n]を各制御線２４に出力する。図１に示すように、信号線駆動回路３４は、各信号線１４に対応するｎ個の単位回路４０を含んで構成される。第ｊ列目（ｊ＝１〜ｎ）の単位回路４０は、信号Ｓ[j]および制御信号ＧT[j]を生成して第ｊ列目の信号線１４に出力する。なお、信号Ｓ[1]〜Ｓ[n]と制御信号ＧT[1]〜ＧT[n]とを別個の回路が生成する構成も採用される。
【００１７】
図２は、画素回路Ｕの回路図である。図２においては、第ｉ行（ｉ＝１〜ｍ）に属する第ｊ列の１個の画素回路Ｕのみが代表的に図示されている。図２に示すように、画素回路Ｕは、発光素子Ｅと駆動トランジスタＴDRと保持容量Ｃ1と選択スイッチＴSLと制御スイッチＴCR1と制御スイッチＴCR2とを含んで構成される。画素回路Ｕ内の各スイッチ（選択スイッチＴSL，制御スイッチＴCR1，制御スイッチＴCR2）は、例えばＮチャネル型のトランジスタ（例えば薄膜トランジスタ）である。
【００１８】
発光素子Ｅと駆動トランジスタＴDRとは、給電線１６と給電線（接地線）１８とを結ぶ経路上に直列に接続される。給電線１８には電源回路（図示略）から所定の電位ＶCTが供給される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子である。図２に示すように、発光素子Ｅには容量Ｃ2（容量値ｃp2）が付随する。
【００１９】
駆動トランジスタＴDRは、給電線１６にドレインが接続されるとともにソースが発光素子Ｅの陽極に接続されたＮチャネル型のトランジスタ（例えば薄膜トランジスタ）である。保持容量Ｃ1（容量値ｃp1）は、駆動トランジスタＴDRのソース（すなわち、発光素子Ｅと駆動トランジスタＴDRとの間の経路）と駆動トランジスタＴDRのゲートとの間に介在する。
【００２０】
選択スイッチＴSLおよび制御スイッチＴCR1は、信号線１４と駆動トランジスタＴDRのゲートとの間に直列に接続されて信号線１４と駆動トランジスタＴDRのゲートとの電気的な接続（導通／非導通）を制御する。第ｉ行に属する各画素回路Ｕの選択スイッチＴSLのゲートは第ｉ行の走査線１２に共通に接続され、第ｊ列に属する各画素回路Ｕの制御スイッチＴCR1のゲートは第ｊ列の制御線２４に共通に接続される。なお、図２においては、選択スイッチＴSLを駆動トランジスタＴDR側に配置するとともに制御スイッチＴCR1を信号線１４側に配置したが、選択スイッチＴSLを信号線１４側に配置するとともに制御スイッチＴCR1を駆動トランジスタＴDR側に配置した構成も採用される。
【００２１】
制御スイッチＴCR2は、駆動トランジスタＴDRのゲートと給電線２８との間に介在して両者の電気的な接続を制御する。給電線２８には基準電位ＶREFが供給される。給電線２８は、例えば、図２のように画素回路Ｕの行毎にＸ方向に延在する配線（または列毎にＹ方向に延在する配線）や、素子部１０内の各画素回路Ｕにわたって連続する配線である。第ｉ行に属する各画素回路Ｕの制御スイッチＴCR2のゲートは第ｉ行の制御線２２に共通に接続される。
【００２２】
次に、図３を参照して、第ｉ行に属する第ｊ列目の画素回路Ｕに特に着目して駆動回路３０の動作（画素回路Ｕを駆動する方法）を説明する。走査線駆動回路３２は、走査信号ＧA[1]〜ＧA[m]を所定の順番でアクティブレベルに設定することで各画素回路Ｕを行単位で順次に選択する。すなわち、図３に示すように、走査信号ＧA[i]は、垂直走査期間内の第ｉ番目の水平走査期間Ｈ[i]にてアクティブレベル（走査線１２の選択を意味するハイレベル）に設定され、水平走査期間Ｈ[i]以外では非アクティブレベル（ローレベル）を維持する。走査線駆動回路３２が第ｉ行を選択する水平走査期間Ｈ[i]において、信号線駆動回路３４は、信号Ｓ[j]を、第ｉ行に属する第ｊ列目の画素回路Ｕに指定された階調値Ｄに応じた階調電位ＶDATA[i]に設定する。
【００２３】
図３に示すように、水平走査期間Ｈ[i]は、第ｉ行の各画素回路Ｕに階調電位ＶDATA[i]を供給するための書込期間ＰWRとして利用される。また、第ｉ行の書込期間ＰWR（水平走査期間Ｈ[i]）の開始前の複数の水平走査期間（図３の水平走査期間[i-2]および水平走査期間Ｈ[i-1]）は第ｉ行の補償期間ＰCPとして利用され、補償期間ＰCPの開始前の１個の水平走査期間Ｈ[i-3]は第ｉ行の初期化期間ＰRSとして利用される。
【００２４】
駆動トランジスタＴDRのゲート−ソース間の電圧（すなわち保持容量Ｃ1の両端間の電圧）ＶGSは、初期化期間ＰRSにて所定の電圧に初期化されたうえで補償期間ＰCPにて駆動トランジスタＴDRの閾値電圧ＶTHに漸近し、書込期間ＰWRにおいて階調電位ＶDATA[i]に応じた電圧に設定される。書込期間ＰWRの経過後の駆動期間ＰDRにおいては、駆動トランジスタＴDRの電圧ＶGSに応じた駆動電流ＩDRが給電線１６から駆動トランジスタＴDRを経由して発光素子Ｅに供給される。発光素子Ｅは、駆動電流ＩDRに応じた輝度で発光する。
【００２５】
図３に示すように、走査線駆動回路３２は、第ｉ行の初期化期間ＰRSおよび補償期間ＰCP（水平走査期間Ｈ[i-3]〜Ｈ[i-1]）において制御信号ＧB[i]をアクティブレベル（ハイレベル）に設定し、他の期間で制御信号ＧB[i]を非アクティブレベル（ローレベル）に維持する。電位制御回路３６は、第ｉ行の初期化期間ＰRSにおいて電位ＶEL[i]を電位Ｖ2に設定し、当該初期化期間ＰRS以外で電位ＶEL[i]を電位Ｖ1に維持する。
【００２６】
図３に示すように、各書込期間ＰWR（水平走査期間Ｈ[1]〜Ｈ[m]の各々）内には、当該書込期間ＰWRの始点よりも所定の時間だけ遅延した時点から時間長Ｔにわたる動作期間ＰAが設定される。動作期間ＰAは、画素回路Ｕに対して実際に階調電位ＶDATA[i]が供給される期間である。図３に示すように、信号線駆動回路３４は、各書込期間ＰWR内の動作期間ＰAにて制御信号ＧT[j]をアクティブレベル（ハイレベル）に設定し、各書込期間ＰWR内の動作期間ＰA以外で制御信号ＧT[j]を非アクティブレベル（ローレベル）に維持する。
【００２７】
次に、画素回路Ｕの具体的な動作を、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRと駆動期間ＰDRとに区分して説明する。なお、以下においては第ｉ行に属する第ｊ列目の画素回路Ｕに着目して動作を説明するが、同様の動作が素子部１０内の各画素回路Ｕについて実行される。
【００２８】
［１］初期化期間ＰRS（図４）
図３および図４に示すように、第ｉ行の初期化期間ＰRS（水平走査期間Ｈ[i-3]）においては、制御信号ＧB[i]がアクティブレベルに設定されることで制御スイッチＴCR2がオン状態に制御される。選択スイッチＴSLおよび制御スイッチＴCR1はオフ状態を維持するから、駆動トランジスタＴDRのゲートの電位ＶGは、制御スイッチＴCR2を介して給電線２８の基準電位ＶREFに設定される。一方、電位制御回路３６が給電線１６に電位Ｖ2（電位ＶEL[i]）を供給することで、駆動トランジスタＴDRのソースの電位ＶSは電位Ｖ2に設定される。すなわち、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGS（保持容量Ｃ1の両端間の電圧）は、基準電位ＶREFと電位Ｖ2との差分の電圧ＶGS1（ＶGS1＝ＶREF−Ｖ2）に初期化される。
【００２９】
基準電位ＶREFおよび電位Ｖ2は、以下の数式(1)のように両者の差分の電圧ＶGS1が駆動トランジスタＴDRの閾値電圧ＶTHを充分に上回り、かつ、数式(2)のように発光素子Ｅの両端間の電圧（Ｖ2−ＶCT）が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に下回るように設定される。したがって、初期化期間ＰRSにおいては、駆動トランジスタＴDRがオン状態となり、発光素子Ｅがオフ状態（非発光状態）となる。
ＶGS1＝ＶREF−Ｖ2≫ＶTH ……(1)
Ｖ2−ＶCT≪ＶTH_OLED……(2)
【００３０】
［２］補償期間ＰCP（図５）
図３および図５に示すように、補償期間ＰCPが開始すると、電位制御回路３６は、給電線１６の電位ＶEL[i]（駆動トランジスタＴDRのドレインの電位）を電位Ｖ1に変化させる。図３に示すように、電位Ｖ1は、電位Ｖ2や基準電位ＶREFを充分に上回る。一方、制御スイッチＴCR2は、初期化期間ＰRSから引続きオン状態に制御される。駆動トランジスタＴDRは初期化期間ＰRSにてオン状態に遷移しているから、以上の状態のもとでは、図５に示すように、以下の数式(3)で表現される電流Ｉdsが駆動トランジスタＴDRのドレインとソースとの間に流れる。数式(3)のμは駆動トランジスタＴDRの移動度である。また、Ｗ/Ｌは、駆動トランジスタＴDRのチャネル長Ｌに対するチャネル幅Ｗの相対比であり、Ｃoxは、駆動トランジスタＴDRのゲート絶縁膜の単位面積あたりの容量である。
Ｉds＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS−ＶTH）２ ……(3)
【００３１】
給電線１６から駆動トランジスタＴDRを経由して電流Ｉdsが流れることで保持容量Ｃ1および容量Ｃ2に電荷が充電される。したがって、図３に示すように駆動トランジスタＴDRのソースの電位ＶSは徐々に上昇する。駆動トランジスタＴDRのゲートの電位ＶGは給電線２８の基準電位ＶREFに維持されるから、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSはソースの電位ＶSの上昇とともに低下する。数式(3)から理解されるように電圧ＶGSが低下して閾値電圧ＶTHに接近するほど電流Ｉdsは減少する。したがって、補償期間ＰCPにおいては、駆動トランジスタＴDRの電圧ＶGSを、初期化期間ＰRSにて設定された電圧ＶGS1（ＶGS1＝ＶREF−Ｖ2）から閾値電圧ＶTHに漸近させる動作（以下「第１補償動作」という）が実行される。補償期間ＰCPの時間長（水平走査期間Ｈの個数）は、図３および図５に示すように、駆動トランジスタＴDRの電圧ＶGSが補償期間ＰCPの終点にて閾値電圧ＶTHに充分に接近する（理想的には合致する）ように設定される。したがって、駆動トランジスタＴDRは、補償期間ＰCPの終点にて殆どオフ状態となる。
【００３２】
［３］書込期間ＰWR（図６）
図３に示すように、第ｉ行の書込期間ＰWR（水平走査期間Ｈ[i]）が開始すると、制御信号ＧB[i]が非アクティブレベルに設定されることで制御スイッチＴCR2がオフ状態に遷移する。すなわち、駆動トランジスタＴDRのゲートに対する基準電位ＶREFの供給が停止する。さらに、第ｉ行の書込期間ＰWRにおいては、信号線１４に供給される信号Ｓ[j]が階調電位ＶDATA[i]に設定されたうえで、走査信号ＧA[i]がアクティブレベルに変化することで選択スイッチＴSLがオン状態に制御される。ただし、書込期間ＰWRのうち動作期間ＰAの開始前においては、制御信号ＧT[j]が非アクティブレベルに設定されることで制御スイッチＴCR1はオフ状態を維持する（すなわち駆動トランジスタＴDRのゲートは信号線１４に導通しない）から、信号Ｓ[j]の階調電位ＶDATA[i]は駆動トランジスタＴDRのゲートに供給されない。
【００３３】
図３および図６に示すように、動作期間ＰAが開始すると、制御信号ＧT[j]がアクティブレベルに設定されることで制御スイッチＴCR1がオン状態に変化する。すなわち、駆動トランジスタＴDRのゲートは、選択スイッチＴSLと制御スイッチＴCR1とを介して信号線１４に導通する。したがって、駆動トランジスタＴDRのゲートの電位ＶGは、動作期間ＰAの開始前の基準電位ＶREFから階調電位ＶDATAに変化する。駆動トランジスタＴDRのゲートとソースとの間には保持容量Ｃ1が介在するから、図３に示すように、駆動トランジスタＴDRのソースの電位ＶSはゲートの電位ＶGに連動して変化（上昇）する。動作期間ＰAの開始の直後における電位ＶSの変化量は、電位ＶGの変化量ΔＶG（ΔＶG＝ＶDATA−ＶREF）を保持容量Ｃ1と容量Ｃ2との容量比に応じて分割した電圧（ΔＶG・ｃp1／（ｃp1＋ｃp2））に相当する。したがって、動作期間ＰAの開始の直後における駆動トランジスタＴDRのゲート−ソース間（保持容量Ｃ1の両端間）の電圧ＶGS2は、図６に示すように以下の数式(4)で表現される。数式(4)における電圧ＶINは、駆動トランジスタＴDRのゲートに階調電位ＶDATAを供給したときのゲート−ソース間の電圧ＶGSの変化量（ΔＶG・ｃp2／（ｃp1＋ｃp2））に相当する。
ＶGS2＝ＶTH＋ΔＶG・ｃp2／（ｃp1＋ｃp2）
＝ＶIN＋ＶTH ……(4)
【００３４】
以上のようにゲート−ソース間の電圧ＶGS2が階調電位ＶDATA（さらに詳細には階調電位ＶDATAと基準電位ＶREFとの差分ΔＶG）に応じて閾値電圧ＶTHを上回る電圧に設定されることで、駆動トランジスタＴDRはオン状態に遷移する。したがって、駆動トランジスタＴDRのドレイン−ソース間には数式(3)の電流Ｉdsが流れる。
【００３５】
電流Ｉdsによる保持容量Ｃ1や容量Ｃ2の充電とともに駆動トランジスタＴDRのソースの電位ＶS（容量Ｃ2の両端間の電圧）は徐々に上昇する。一方、駆動トランジスタＴDRのゲートの電位ＶGは動作期間ＰAにて階調電位ＶDATAに維持される。したがって、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、動作期間ＰAの開始の直後の電圧ＶGS2から電位ＶSの上昇とともに低下する。電圧ＶGSが閾値電圧ＶTHに接近するほど電流Ｉdsは減少するから、補償期間ＰCPと同様に、書込期間ＰWRの動作期間ＰAにおいては、駆動トランジスタＴDRの電圧ＶGSを、階調電位ＶDATAの供給で設定された電圧ＶGS2から閾値電圧ＶTHに漸近させる動作（以下「第２補償動作」という）が実行される。したがって、図３に示すように、動作期間ＰAの終点における電圧ＶGSは、数式(4)の電圧ＶGS2よりも電圧ΔＶだけ低い数式(5)の電圧ＶGS3に設定される。電圧ΔＶは、第２補償動作による駆動トランジスタＴDRのソースの電位ＶSの変化量に相当する。
ＶGS3＝ＶGS2−ΔＶ
＝ＶIN＋ＶTH−ΔＶ ……(5)
【００３６】
第ｉ行の書込期間ＰWR（水平走査期間Ｈ[i]）のうち制御信号ＧT[j]がアクティブレベルに設定される動作期間ＰAの時間長Ｔは、第ｉ行に属する第ｊ列の画素回路Ｕの階調値Ｄ（階調電位ＶDATA[i]）に応じて可変に設定される。すなわち、図３に示すように、階調値Ｄが高階調（高輝度）を指定する場合の時間長Ｔは、階調値Ｄが低階調（低輝度）を指定する場合の時間長Ｔと比較して短い。動作期間ＰAの始点から駆動トランジスタＴDRがオン状態に変化するまでの時間長は充分に短いから、動作期間ＰAの時間長Ｔは第２補償動作が実行される時間長に相当する。なお、数式(5)の電圧ΔＶが動作期間ＰAの時間長Ｔに依存することを考慮すると、動作期間ＰAの時間長Ｔを階調値Ｄに応じて制御する動作は、電圧ＶGS3（電圧ΔＶ）を階調値Ｄに応じて可変に制御する動作としても把握される。
【００３７】
動作期間ＰAの時間長Ｔは、動作期間ＰAの終点における駆動トランジスタＴDRのゲート−ソース間の電圧ＶGS3が、閾値電圧ＶTHと同等の電圧（階調値Ｄが最低階調を指定する場合）または閾値電圧ＶTHを上回る電圧となる範囲内で設定される。すなわち、階調値Ｄが最低階調以外の階調を指定する場合には動作期間ＰAの終点にて駆動トランジスタＴDRはオン状態を維持する。なお、時間長Ｔを設定する具体的な方法については後述する。
【００３８】
［４］駆動期間ＰDR（図７）
書込期間ＰWR内の動作期間ＰAが終了すると、制御信号ＧT[j]が非アクティブレベルに変化することで制御スイッチＴCR1がオフ状態に遷移する。したがって、駆動トランジスタＴDRのゲートは、信号線１４から切り離されて電気的なフローティング状態となる。すなわち、駆動トランジスタＴDRのゲートに対する電位の供給が停止する。動作期間ＰAの終点にて駆動トランジスタＴDRがオン状態である場合（すなわち、階調値Ｄが最低階調以外の階調を指定する場合）、動作期間ＰAの経過後も引続き数式(3)の電流Ｉdsが駆動トランジスタＴDRのドレイン−ソース間に流れることで容量Ｃ2が充電される。したがって、図３に示すように、駆動トランジスタＴDRの電圧ＶGSが動作期間ＰAの終点での電圧ＶGS3に維持されたまま、容量Ｃ2の両端間の電圧（駆動トランジスタＴDRのソースの電位ＶS）が徐々に増加する。そして、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達すると、電流Ｉdsが駆動電流ＩDRとして発光素子Ｅを流れる。したがって、駆動電流ＩDRは以下の数式(6)で表現される。
ＩDR＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS3−ＶTH）２
＝１/２・μ・Ｗ/Ｌ・Ｃox・｛（ＶIN＋ＶTH−ΔＶ）−ＶTH｝２
＝Ｋ・（ＶIN−ΔＶ）２ ……(6)
Ｋ＝１/２・μ・Ｗ/Ｌ・Ｃox
【００３９】
発光素子Ｅに対する駆動電流ＩDRの供給は、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達した時点から駆動期間ＰDRの開始後にわたって継続され、走査信号ＧA[i]が次にアクティブレベルとなる水平走査期間Ｈ[i]の始点にて終了する。以上のように、駆動電流ＩDRは、階調電位ＶDATA[i]を反映した電圧ＶGS3に依存するから、発光素子Ｅは階調電位ＶDATA[i]（すなわち階調値Ｄ）に応じた輝度で発光する。
【００４０】
なお、図３においては、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達する時点（すなわち、駆動トランジスタＴDRのゲートの電位ＶGおよびソースの電位ＶSの上昇が停止する時点）が書込期間ＰWR内である場合を例示した。しかし、動作期間ＰAの終点から書込期間ＰWRの終点までの時間長や動作期間ＰAの終点における電圧ＶGS3によっては、駆動期間ＰDRの開始後に、容量Ｃ2の両端間の電圧が閾値電圧ＶTH_OLEDに到達する場合もある。
【００４１】
数式(5)の電圧ＶGS3は、補償期間ＰCPで設定された閾値電圧ＶTHを階調電位ＶDATA[i]に応じて変化させた電圧であるから、数式(6)に示すように駆動電流ＩDRは閾値電圧ＶTHに依存しない。したがって、各画素回路Ｕの駆動トランジスタＴDRの閾値電圧ＶTHに誤差がある場合でも、駆動電流ＩDRは階調電位ＶDATAに対応した目標値に設定される。すなわち、各画素回路Ｕの駆動トランジスタＴDRの閾値電圧ＶTHに起因した駆動電流ＩDRの誤差は、補償期間ＰCPにおける第１補償動作で補償される。
【００４２】
また、数式(6)の電圧ΔＶ（第２補償動作による駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSの変化量）は駆動トランジスタＴDRの移動度μに依存する。さらに詳述すると、駆動トランジスタＴDRの移動度μが大きいほど電圧ΔＶは増加する。以上のように駆動トランジスタＴDRの移動度μが第２補償動作で駆動電流ＩDRに反映されるから、駆動トランジスタＴDRの移動度μに起因した駆動電流ＩDRの誤差を、書込期間ＰWR（動作期間ＰA）における第２補償動作で補償することが可能である。
【００４３】
しかし、第２補償動作の時間長Ｔを、階調値Ｄに依存しない所定値に固定した構成（以下「対比例」という）のもとでは、以下に説明するように、駆動トランジスタＴDRの移動度μの誤差を有効に補償できるのが、特定の階調値Ｄ（階調電位ＶDATA）を指定した場合に制限されるという問題がある。
【００４４】
図８は、対比例における階調電位ＶDATAと駆動電流ＩDRの電流量の誤差との相関を示すグラフである。図８の横軸は、基準電位ＶREFを基準値（0.0）とした階調電位ＶDATAの電圧値を意味し、図８の縦軸は、所定の階調値Ｄが指定された場合の駆動電流ＩDRの電流量の最大値と最小値との相対比（最大誤差比）を意味する。図８から理解されるように、第２補償動作の時間長Ｔを固定値とした場合、階調電位ＶDATAが所定値ＶD0に設定された場合には駆動電流ＩDRの誤差は確かに低減されるが、階調電位ＶDATAが所定値ＶD0から離れるほど駆動電流ＩDRの誤差が増大する。すなわち、対比例においては、駆動トランジスタＴDRの移動度μに起因した駆動電流ＩDRの誤差を階調電位ＶDATAの広い範囲にわたって抑制することが困難であるという問題がある。
【００４５】
一方、図９は、動作期間ＰAの時間長Ｔと駆動電流ＩDRの誤差（最大誤差比）との関係を、階調電位ＶDATAを変化させた複数の場合（ＶD1＜ＶD2＜ＶD3＜ＶD4＜ＶD5）について計算したグラフである。駆動電流ＩDRの誤差が最小となる時間長Ｔは階調電位ＶDATAに応じて相違するという傾向が図９から見出される。すなわち、階調電位ＶDATAが高いほど、駆動電流ＩDRの誤差が最小となる時間長Ｔは短くなる。以上の知見から、本形態においては、動作期間ＰAの時間長Ｔを階調値Ｄ（階調電位ＶDATA）に応じて可変に設定することで、階調電位ＶDATAの高低に拘わらず駆動電流ＩDRの誤差を抑制する。例えば、階調電位ＶDATAが図９の電位ＶD1に設定される場合には時間長Ｔが所定値Ｔ1に設定され、階調電位ＶDATAが電位ＶD1よりも高い電位ＶD2に設定される場合には時間長Ｔが所定値Ｔ2（Ｔ2＜Ｔ1）に設定されるといった具合である。
【００４６】
次に、動作期間ＰA内の第２補償動作について詳細に検討する。第２補償動作の実行中に駆動トランジスタＴDRのドレイン−ソース間に流れる電流Ｉdsと、電流Ｉdsで充電される容量（保持容量Ｃ1および容量Ｃ2）の容量値との間には、以下の数式(7)の関係が成立する。数式(7)におけるＣは、保持容量Ｃ1と容量Ｃ2との容量値の合計（Ｃ＝ｃp1＋ｃp2）である。
Ｉds＝ｄＱ／ｄｔ＝Ｃ・（ｄＶS／ｄｔ） ……(7)
また、駆動トランジスタＴDRのソースの電位ＶSの時間的な変化が電圧ΔＶの時間的な変化と同等であること（ｄＶS／ｄｔ＝ｄΔＶ／ｄｔ）を考慮すると、数式(6)と数式(7)とから以下の数式(8)が導出される。なお、数式(8)における電圧ΔＶ(t)は、第２補償動作の開始（動作期間ＰAの始点）から経過した時間ｔに応じて数式(6)の電圧ΔＶが変化することを意味する。
Ｃ（ｄΔＶ／ｄｔ）＝Ｋ（ＶIN−ΔＶ(t)）２ ……(8)
【００４７】
動作期間ＰAの始点（ｔ＝０）において電圧ΔＶ(t)（ΔＶ(0)）がゼロであるという条件のもとで数式(8)を積分すると、動作期間ＰAの終点（ｔ＝Ｔ）における駆動トランジスタＴDRのドレイン−ソース間の電流Ｉds(T)を表す以下の数式(9)が導出される。
【数１】
【００４８】
数式(9)の係数Ｋは、数式(6)に併記したように駆動トランジスタＴDRの移動度μを含むから、移動度μの誤差の程度を表す指標に相当する。駆動期間ＰDRにて発光素子Ｅに供給される駆動電流ＩDRは数式(9)の電流Ｉds(T)に依存するから、駆動電流ＩDRの誤差を最小化するためには、係数Ｋ（移動度μ）の変動に対する電流Ｉds(T)の誤差を最小化する必要がある。そして、係数Ｋの変動に対して電流Ｉds(T)の誤差が最小となるのは、数式(9)を係数Ｋで微分した結果がゼロとなる場合である。以上の条件から数式(10)が導出される。
【数２】
【００４９】
したがって、第２補償動作による駆動電流ＩDRの補償の効果が最大となる条件は以下の数式(11)で表現される。
Ｃ＝ＫＶINＴ ……(11)
数式(11)の電圧ＶINは階調電位ＶDATAに応じて設定されるから、階調電位ＶDATAと動作期間ＰAの時間長Ｔとについて、図９を参照して説明したのと同様の条件（階調電位ＶDATAが高いほど時間長Ｔを短くする）が数式(11)からも確認される。さらに詳述すると、電圧ＶINと動作期間ＰAの時間長Ｔとの乗算値（あるいは階調電位ＶDATAと時間長Ｔとの乗算値）が所定値となる場合に、第２補償動作による駆動電流ＩDRの補償の効果が最大となる。
【００５０】
図９および数式(11)を参照して説明した以上の知見から、本形態においては、階調電位ＶDATAと時間長Ｔとの関係を図１０のように設定する。図１０に示すように、階調電位ＶDATAが高い（階調電位ＶDATAの供給による駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSの変化量ＶINが高い）ほど、動作期間ＰAの時間長Ｔは短い時間に設定される。さらに詳述すると、数式(11)から理解されるように、階調電位ＶDATA（電圧ＶIN）と時間長Ｔとの乗算値が所定値となる（時間長Ｔが階調電位ＶDATAに対して反比例する）ように時間長Ｔが設定される。例えば、複数種の階調電位ＶDATAの各々に対応する時間長Ｔは、当該階調電位ＶDATAに応じて設定される駆動電流ＩDRの誤差が例えば１％以下に低減（理想的には最小化）されるように設定される。
【００５１】
ただし、駆動電流ＩDRの誤差を最小化するための時間長Ｔは階調電位ＶDATAが低いほど長いから、階調電位ＶDATAが充分に低い場合（例えば最低階調が指定された場合）にも駆動電流ＩDRの誤差を厳密に最小化しようとすれば、時間長Ｔを過度に長期化する必要がある。そこで、本形態の信号線駆動回路３４は、図１０に示すように、所定値を下回る階調値Ｄが指定された場合（階調電位ＶDATAが図１０の電位ＶD_thを下回る場合）、動作期間ＰAの時間長Ｔを、階調値Ｄに依存しない所定値Ｔmaxに設定（クリップ）する。最大値Ｔmaxは、駆動トランジスタＴDRの電圧ＶGSが第２補償動作で閾値電圧ＶTHまで低下するのに必要な時間長よりも短い時間に制限される。以上の構成によれば、動作期間ＰAを短くすることが可能である。
【００５２】
図３を参照して説明したように、書込期間ＰWR内の動作期間ＰAは、制御スイッチＴCR1がオン状態からオフ状態に変化することで終了する。そこで、信号線駆動回路３４の各単位回路４０は、各書込期間ＰWR内で制御信号ＧT[j]をアクティブレベルから非アクティブレベルに変化させる時点を階調値Ｄに応じて調整することで動作期間ＰAの時間長Ｔを可変に設定する。したがって、単位回路４０のうち制御信号ＧT[j]を生成する回路としては、動作期間ＰAの始点にて制御信号ＧT[j]をアクティブレベルに遷移させるとともに計数を開始し、計数値が階調値Ｄに応じた数値に到達した時点（計数の開始から時間長Ｔが経過した時点）で制御信号ＧT[j]を非アクティブレベルに遷移させる計数回路が好適に利用される。
【００５３】
図１１は、本形態における階調電位ＶDATAと駆動電流ＩDRの誤差との関係（実線）を示すグラフである。図１１においては、対比例における階調電位ＶDATAと駆動電流ＩDRの誤差との相関（図８）が破線で併記されている。図１１に示すように、本形態によれば、第２補償動作の時間長Ｔが階調値Ｄによらず固定された対比例（例えば特許文献１）と比較して、階調電位ＶDATAの広い範囲にわたって駆動電流ＩDRの誤差が１％以下に抑制されるという利点がある。
【００５４】
なお、図１１において階調電位ＶDATAの低位側の領域で駆動電流ＩDRの誤差が僅かに増加しているのは、時間長Ｔの上限を最大値Ｔmaxに制限した影響と考えられる。もっとも、駆動電流ＩDRの誤差が低位側で増加しているとは言っても、対比例と比較して駆動電流ＩDRの誤差が大幅に改善されることは図１１から明白である。
【００５５】
図１２は、動作期間ＰAの時間長Ｔを図１０のように設定した場合における階調値Ｄと駆動電流ＩDRとの関係を示すグラフである。階調電位ＶDATAと時間長Ｔとの乗算値が所定値となるように時間長Ｔを設定することで、駆動電流ＩDR（さらには発光素子Ｅの輝度）は、階調値Ｄの2.2乗に対応した電流量に調整される。すなわち、ガンマ値を2.2とするガンマ特性が時間長Ｔの設定で実現されるという利点がある。
【００５６】
なお、数式(11)の条件が成立するときの電流Ｉds（駆動電流ＩDR）は以下の数式(12)で表現される。すなわち、電流Ｉdsは、容量値Ｃ（Ｃ＝ｃp1＋ｃp2）と電圧ＶINと時間長Ｔとに依存する。
Ｉds＝ＣＶIN／４Ｔ ……(12)
したがって、素子部１０に表示される画像が所期の明度となる程度に駆動電流ＩDRに充分な電流量を確保するためには、容量値Ｃや電圧ＶINの増加または時間長Ｔの短縮が必要である。ただし、容量値Ｃを増加させるためには保持容量Ｃ1の面積を増加させる必要があり、画素回路Ｕの他の要素の配置（レイアウト）が制約されるという問題がある。また、電圧ＶINを増加させるためには選択スイッチＴSLのゲートの電位の振幅を増加させる必要があるから、走査線駆動回路３２の高耐圧化が必要になる。本形態においては、動作期間ＰAの時間長Ｔに応じて駆動電流Ｉdsが調整されるから、容量値Ｃや電圧ＶINを増加させた場合のような問題が発生しないという利点がある。
【００５７】
ところで、制御信号ＧT[j]の供給用の制御線２４に付随する負荷（画素回路Ｕの個数）が大きい場合には制御信号ＧT[j]の波形の歪が顕在化するから、制御信号ＧT[j]のパルス幅（時間長Ｔ）が短い場合には特に、動作期間ＰAの時間長Ｔの制御の精度が低下するという問題がある。一方、例えば複数種の表示色（例えば赤色，緑色，青色）の各々に対応する画素回路ＵがＸ方向に配列する構成においては、素子部１０内の画素回路Ｕの列数ｎ（信号線１４の総数）が行数ｍ（走査線１２の総数）を上回る場合が多い。制御線２４が信号線１４とともにＹ方向に延在する本形態においては、１本の制御線２４の負荷となる画素回路Ｕの総数ｍが１行内の画素回路Ｕの総数ｎを下回るから、例えばＸ方向に配列するｎ個の画素回路ＵがＸ方向の１本の制御線２４を共用する構成と比較して、制御線２４の負荷が軽減される。したがって、動作期間ＰAの時間長Ｔを調整する精度の低下（制御信号ＧT[j]の波形歪）を抑制しながら、制御信号ＧT[j]のパルス幅（時間長Ｔ）を充分に短縮して所望の駆動電流ＩDRを生成できるという利点もある。
【００５８】
駆動トランジスタＴDRの電圧ＶGSの初期化や第１補償動作のための基準電位ＶREFを各画素回路Ｕに供給する構成としては、初期化期間ＰRSおよび補償期間ＰCPにおいて選択スイッチＴSLをオン状態に制御したうえで、信号線１４の信号Ｓ[j]として基準電位ＶREFを各画素回路Ｕに供給する構成も想定される。しかし、以上のように１本の信号線１４を階調電位ＶDATAの供給と基準電位ＶREFの供給とに兼用する構成では、選択スイッチＴSLがオン状態に制御される水平走査期間Ｈ[i]にて電圧ＶGSの初期化や第１補償動作を実行する必要がある。したがって、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSを第１補償動作で閾値電圧ＶTHに確実に到達させるためには、水平走査期間Ｈ[i]の時間長を充分に確保する必要がある。しかし、水平走査期間Ｈ[i]が長期化するほど画素回路Ｕの高精細化（行数の増加）が制約されるという問題がある。
【００５９】
本形態においては、信号線１４とは別個の給電線２８から各画素回路Ｕに基準電位ＶREFが供給されるから、１個の水平走査期間Ｈの時間長とは無関係に第１補償動作を実行することが可能である。例えば、図３に示すように複数の水平走査期間Ｈが第１補償動作のために確保される。したがって、第１補償動作の確実性（電圧ＶGSが閾値電圧ＶTHに到達する確度）と水平走査期間Ｈの短縮（さらには画素回路Ｕの高精細化）とを両立できるという利点がある。
【００６０】
＜Ｂ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
【００６１】
（１）変形例１
画素回路Ｕを構成する各トランジスタ（駆動トランジスタＴDR，選択スイッチＴSL，制御スイッチＴCR1，制御スイッチＴCR2）の導電型は任意である。例えば、図１３に示すように、駆動トランジスタＴDRや各スイッチ（選択スイッチＴSL，制御スイッチＴCR1，制御スイッチＴCR2）をＰチャネル型とした構成も採用される。図１３の画素回路Ｕにおいては、発光素子Ｅの陽極が給電線１８（電位ＶCT）に接続され、駆動トランジスタＴDRのドレインが給電線１６（電位ＶEL[i]）に接続されるとともにソースが発光素子Ｅの陰極に接続される。駆動トランジスタＴDRのゲートとソースとの間に保持容量Ｃ1が介在する構成や、駆動トランジスタＴDRのゲートと信号線１４との間に選択スイッチＴSLおよび制御スイッチＴCR1が直列に介在する構成や、駆動トランジスタＴDRのゲートと給電線２８との間に制御スイッチＴCR2が介在する構成は、図２と同様である。以上のようにＰチャネル型の駆動トランジスタＴDRを採用した場合、Ｎチャネル型の駆動トランジスタＴDRを採用した場合と比較して電圧の関係（高低）は逆転するが、本質的な動作は以上の例示と同様であるから、具体的な動作の説明は省略する。
【００６２】
（２）変形例２
書込期間ＰWRと動作期間ＰAとの関係は適宜に変更される。例えば、書込期間ＰWRの始点から開始する動作期間ＰAの終点を時間軸上で前後させることで時間長Ｔを可変に制御する構成や、書込期間ＰWRの終点にて終了する動作期間ＰAの始点を時間軸上で前後させることで時間長Ｔを可変に制御する構成が採用される。また、書込期間ＰWRの中点と動作期間ＰAの中点とが合致するように動作期間ＰAを設定し、動作期間ＰAの始点および終点の双方を時間軸上で前後させることで時間長Ｔを可変に制御する構成も採用される。
【００６３】
（３）変形例３
以上の各形態においては発光素子Ｅに付随する容量Ｃ2を利用したが、図１４に示すように、発光素子Ｅとは別個に形成した容量ＣXを容量Ｃ2とともに利用する構成も好適である。容量ＣXの電極ｅ1は、駆動トランジスタＴDRと発光素子Ｅとを結ぶ経路上（駆動トランジスタＴDRのソース）に接続される。容量ＣXの電極ｅ2は、所定の電位が供給される配線（例えば、電位ＶCTが供給される給電線１８や、基準電位ＶREFが供給される給電線２８）に接続される。図１４の構成においては、容量値ｃp2が容量ＣXと発光素子Ｅの容量Ｃ2との合計値となる。したがって、数式(4)の電圧ＶGS2や数式(5)の電圧ＶGS3（さらには数式(6)の駆動電流ＩDR）を容量ＣXに応じて適宜に調整することが可能である。
【００６４】
（４）変形例４
信号線１４に階調電位ＶDATAを供給する期間が、選択スイッチＴSLをオン状態に制御する書込期間ＰWRと完全に合致する必要は必ずしもない。例えば、信号線１４に階調電位ＶDATAを供給する期間のうちの一部を書込期間ＰWRとして選択スイッチＴSLをオン状態に制御する構成も採用される。
【００６５】
（５）変形例５
以上の形態では第１補償動作および第２補償動作の双方を実行したが、例えば第２補償動作のみで駆動電流ＩDRの誤差が所期の範囲内に抑制されるのであれば、第１補償動作は省略される。すなわち、複数の階調値Ｄについて駆動電流ＩDRの誤差を抑制するという本発明の所期の効果は、第２補償動作の時間長Ｔ（さらに詳細には選択スイッチＴSLおよび制御スイッチＴCR1の双方がオン状態となる時間長）を階調値Ｄに応じて可変に制御する構成で実現され、第１補償動作は本発明にとって必須の要件ではない。
【００６６】
（６）変形例６
有機ＥＬ素子は発光素子の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子を配列した発光装置にも以上の各態様と同様に本発明が適用される。本発明における発光素子は、電流の供給で駆動される（典型的には階調（輝度）が制御される）電流駆動型の被駆動素子である。
【００６７】
＜Ｃ：応用例＞
次に、以上の各態様に係る発光装置１００を利用した電子機器について説明する。図１５ないし図１７には、発光装置１００を表示装置として採用した電子機器の形態が図示されている。
【００６８】
図１５は、発光装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する発光装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。発光装置１００は有機ＥＬ素子を発光素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００６９】
図１６は、発光装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する発光装置１００とを備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
【００７０】
図１７は、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する発光装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置１００に表示される。
【００７１】
なお、本発明に係る発光装置が適用される電子機器としては、図１５から図１７に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の発光装置は利用される。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施の形態に係る発光装置のブロック図である。
【図２】画素回路の回路図である。
【図３】発光装置の動作のタイミングチャートである。
【図４】初期化期間における画素回路の様子を示す回路図である。
【図５】補償期間における画素回路の様子を示す回路図である。
【図６】書込期間内の動作期間の開始の直後における画素回路の様子を示す回路図である。
【図７】駆動期間における画素回路の様子を示す回路図である。
【図８】対比例における階調電位と駆動電流の誤差との相関を示すグラフである。
【図９】動作期間の時間長と駆動電流の誤差との相関を示すグラフである。
【図１０】階調電位と動作期間の時間長との相関を示すグラフである。
【図１１】実施形態の効果を説明するためのグラフである。
【図１２】階調値と駆動電流との相関を示すグラフである。
【図１３】変形例に係る画素回路の回路図である。
【図１４】変形例に係る画素回路の部分的な回路図である。
【図１５】電子機器（パーソナルコンピュータ）の斜視図である。
【図１６】電子機器（携帯電話機）の斜視図である。
【図１７】電子機器（携帯情報端末）の斜視図である。
【符号の説明】
【００７３】
１００……発光装置、１０……素子部、１２……走査線、１４……信号線、１６……給電線、２２，２４……制御線、２８……給電線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３６……電位制御回路、４０……単位回路、Ｕ……画素回路、ＴDR……駆動トランジスタ、ＴSL……選択スイッチ、ＴCR1，ＴCR2……制御スイッチ、Ｅ……発光素子、Ｈ（Ｈ[i]）……水平走査期間、ＰRS……初期化期間、ＰCP……補償期間、ＰWR……書込期間、ＰA……動作期間、ＰDR……駆動期間、ＶDATA……階調電位。
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を駆動する技術に関する。
【背景技術】
【０００２】
発光素子に供給される駆動電流の電流量を駆動トランジスタが制御する発光装置においては、駆動トランジスタや発光素子の電気的な特性の誤差（目標値からの相違や各素子間のバラツキ）が問題となる。特許文献１には、駆動トランジスタのゲート−ソース間に介在する保持容量の両端間の電圧を、駆動トランジスタの閾値電圧に設定してから階調値に応じた電圧に変化させることで、駆動トランジスタの閾値電圧および移動度の誤差（ひいては駆動電流の電流量の誤差）を補償する技術が開示されている。
【特許文献１】特開２００７−３１０３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１の技術で駆動電流の誤差が有効に補償されるのは特定の階調値が指定された場合に限定され、階調値によっては駆動電流の誤差を解消できない場合がある。以上の事情に鑑みて、本発明は、複数の階調値について駆動電流の誤差を抑制することを目的とする。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る画素回路の駆動方法は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量と、駆動トランジスタのゲートと信号線との間に直列に接続された選択スイッチおよび第１制御スイッチ（例えば制御スイッチＴCR1）とを含む画素回路を駆動する方法であって、補償期間において、保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させ、補償期間の経過後の書込期間において、当該画素回路に指定された階調値に応じた階調電位を信号線に供給するとともに選択スイッチをオン状態に制御し、書込期間のうち当該階調値に応じて可変に設定された時間長（例えば時間長Ｔ）の動作期間にて第１制御スイッチをオン状態に制御することで、駆動トランジスタのゲートの電位を階調電位に応じて変化させるとともに保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させ、書込期間の経過後の駆動期間において、駆動トランジスタのゲートに対する電位の供給を停止することで、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。以上の駆動方法においては、書込期間のうち保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる動作期間の時間長が階調値（あるいは階調電位）に応じて可変に設定されるから、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。
【０００５】
さらに詳述すると、書込期間において階調電位を供給したときの保持容量の両端間の電圧の変化量（例えば電圧ＶIN）が大きいほど、駆動電流の誤差を抑制できる動作期間の時間長が短くなるという傾向を前提とすれば、書込期間において階調電位を供給したときの保持容量の両端間の電圧の変化量（例えば電圧ＶIN）が大きいほど動作期間の時間長が短くなるように、当該画素回路に指定された階調値に応じて動作期間の時間長を可変に設定する。例えば、書込期間において階調電位を供給したときの保持容量の両端間の電圧の変化量と動作期間の時間長との乗算値が所定値に近づくように、当該画素回路に指定された階調値に応じて動作期間の時間長を可変に設定する。
【０００６】
ただし、階調値が小さいほど、駆動電流の誤差が抑制される動作期間の時間長が長くなるという傾向のもとで、階調値が小さい場合にも駆動電流の誤差を最小化しようとすれば、過度に長い時間長を動作期間として確保する必要がある。そこで、本発明の好適な態様においては、階調値が所定値を下回る場合に、動作期間の時間長を、階調値に依存しない所定値（例えば図１０の時間長Ｔmax）に設定する（すなわち、動作期間の時間長に上限を設定する）。以上の駆動方法によれば、階調値が小さい場合にも動作期間の時間長が適度な長さに抑制されるという利点がある。
【０００７】
本発明の好適な態様に係る駆動方法の補償期間において、信号線とは別の給電線から駆動トランジスタのゲートに基準電位を供給する。以上の態様においては、補償期間において信号線とは別個の給電線から駆動トランジスタのゲートに基準電位が供給されるから、階調電位の供給と基準電位の供給とに共通の信号線を共用する場合と比較して、補償期間において保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる動作の時間長を長く確保できるという利点がある。
【０００８】
本発明に係る発光装置は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量と、駆動トランジスタのゲートと信号線との間に直列に接続された選択スイッチおよび第１制御スイッチとを含む画素回路と、画素回路を駆動する駆動回路とを具備し、駆動回路は、補償期間において、保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させ、補償期間の経過後の書込期間において、当該画素回路に指定された階調値に応じた階調電位を信号線に供給するとともに選択スイッチをオン状態に制御し、書込期間のうち当該階調値に応じて可変に設定された時間長の動作期間にて第１制御スイッチをオン状態に制御することで、駆動トランジスタのゲートを階調電位に応じて変化させるとともに保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させ、書込期間の経過後の駆動期間において、駆動トランジスタのゲートに対する電位の供給を停止することで、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。以上の発光装置によれば、本発明の画素回路の駆動方法と同様の効果が実現される。
【０００９】
本発明に係る発光装置の好適な態様において、画素回路は、駆動トランジスタのゲートと基準電位が供給される給電線との間に介在する第２制御スイッチ（例えば制御スイッチＴCR2）を含み、駆動回路は、補償期間にて第２制御スイッチをオン状態に制御し、書込期間にて第２制御スイッチをオフ状態に制御する。以上の態様においては、補償期間において信号線とは別個の給電線から駆動トランジスタのゲートに基準電位が供給されるから、階調電位の供給と基準電位の供給とに共通の信号線を共用する場合と比較して、補償期間において保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる動作の時間長を長く確保できるという利点がある。
【００１０】
本発明の別態様に係る発光装置は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量と、階調値に応じた階調電位が供給される信号線と、駆動トランジスタのゲートと信号線との間に直列に接続された選択スイッチおよび第１制御スイッチと、選択スイッチを制御する走査信号が供給される走査線と、第１制御スイッチを制御する制御信号が供給される制御線と、階調電位を信号線に供給する期間のうちの少なくとも書込期間において、選択スイッチがオン状態となるように走査信号を走査線に供給し、書込期間のうち第１制御スイッチがオン状態となる動作期間が、階調値に応じて可変に設定された時間長となるように、制御信号を制御線に供給する駆動回路とを具備する。以上の構成においては、選択スイッチおよび第１制御スイッチの双方がオン状態となる動作期間（すなわち保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる動作期間）の時間長が階調値に応じて可変に設定されるから、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。
【００１１】
なお、走査線の延在の方向とは交差する方向に信号線および制御線を延在させれば、例えば走査線の延在の方向に配列する画素回路の個数が信号線の延在の方向に配列する画素回路の個数を上回る発光装置において、制御線の負荷が軽減される。したがって、制御線が走査線と同方向に延在する構成と比較して、動作期間の時間長を高精度に制御することが可能となる。
【００１２】
以上の各態様に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）としても本発明の発光装置が適用される。
【発明を実施するための最良の形態】
【００１３】
＜Ａ：実施形態＞
図１は、本発明の実施の形態に係る発光装置のブロック図である。発光装置１００は、画像を表示する表示体として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路３０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４と電位制御回路３６とを含んで構成される。駆動回路３０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路３０の少なくとも一部は、基板上に形成された薄膜トランジスタで構成され得る。
【００１４】
素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に交差するＹ方向に延在するｎ本の信号線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各信号線１４との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。また、素子部１０には、各走査線１２とともにＸ方向に延在するｍ本の給電線１６およびｍ本の制御線２２と、各信号線１４とともにＹ方向に延在するｎ本の制御線２４とが形成される。
【００１５】
走査線駆動回路３２は、走査信号ＧA[1]〜ＧA[m]を各走査線１２に出力するとともに制御信号ＧB[1]〜ＧB[m]を各制御線２２に出力する。なお、走査信号ＧA[1]〜ＧA[m]と制御信号ＧB[1]〜ＧB[m]とを別個の回路が生成する構成も採用される。電位制御回路３６は、電位ＶEL[1]〜電位ＶEL[m]を生成して各給電線１６に出力する。
【００１６】
信号線駆動回路３４は、信号Ｓ[1]〜Ｓ[n]を各信号線１４に出力するとともに制御信号ＧT[1]〜ＧT[n]を各制御線２４に出力する。図１に示すように、信号線駆動回路３４は、各信号線１４に対応するｎ個の単位回路４０を含んで構成される。第ｊ列目（ｊ＝１〜ｎ）の単位回路４０は、信号Ｓ[j]および制御信号ＧT[j]を生成して第ｊ列目の信号線１４に出力する。なお、信号Ｓ[1]〜Ｓ[n]と制御信号ＧT[1]〜ＧT[n]とを別個の回路が生成する構成も採用される。
【００１７】
図２は、画素回路Ｕの回路図である。図２においては、第ｉ行（ｉ＝１〜ｍ）に属する第ｊ列の１個の画素回路Ｕのみが代表的に図示されている。図２に示すように、画素回路Ｕは、発光素子Ｅと駆動トランジスタＴDRと保持容量Ｃ1と選択スイッチＴSLと制御スイッチＴCR1と制御スイッチＴCR2とを含んで構成される。画素回路Ｕ内の各スイッチ（選択スイッチＴSL，制御スイッチＴCR1，制御スイッチＴCR2）は、例えばＮチャネル型のトランジスタ（例えば薄膜トランジスタ）である。
【００１８】
発光素子Ｅと駆動トランジスタＴDRとは、給電線１６と給電線（接地線）１８とを結ぶ経路上に直列に接続される。給電線１８には電源回路（図示略）から所定の電位ＶCTが供給される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子である。図２に示すように、発光素子Ｅには容量Ｃ2（容量値ｃp2）が付随する。
【００１９】
駆動トランジスタＴDRは、給電線１６にドレインが接続されるとともにソースが発光素子Ｅの陽極に接続されたＮチャネル型のトランジスタ（例えば薄膜トランジスタ）である。保持容量Ｃ1（容量値ｃp1）は、駆動トランジスタＴDRのソース（すなわち、発光素子Ｅと駆動トランジスタＴDRとの間の経路）と駆動トランジスタＴDRのゲートとの間に介在する。
【００２０】
選択スイッチＴSLおよび制御スイッチＴCR1は、信号線１４と駆動トランジスタＴDRのゲートとの間に直列に接続されて信号線１４と駆動トランジスタＴDRのゲートとの電気的な接続（導通／非導通）を制御する。第ｉ行に属する各画素回路Ｕの選択スイッチＴSLのゲートは第ｉ行の走査線１２に共通に接続され、第ｊ列に属する各画素回路Ｕの制御スイッチＴCR1のゲートは第ｊ列の制御線２４に共通に接続される。なお、図２においては、選択スイッチＴSLを駆動トランジスタＴDR側に配置するとともに制御スイッチＴCR1を信号線１４側に配置したが、選択スイッチＴSLを信号線１４側に配置するとともに制御スイッチＴCR1を駆動トランジスタＴDR側に配置した構成も採用される。
【００２１】
制御スイッチＴCR2は、駆動トランジスタＴDRのゲートと給電線２８との間に介在して両者の電気的な接続を制御する。給電線２８には基準電位ＶREFが供給される。給電線２８は、例えば、図２のように画素回路Ｕの行毎にＸ方向に延在する配線（または列毎にＹ方向に延在する配線）や、素子部１０内の各画素回路Ｕにわたって連続する配線である。第ｉ行に属する各画素回路Ｕの制御スイッチＴCR2のゲートは第ｉ行の制御線２２に共通に接続される。
【００２２】
次に、図３を参照して、第ｉ行に属する第ｊ列目の画素回路Ｕに特に着目して駆動回路３０の動作（画素回路Ｕを駆動する方法）を説明する。走査線駆動回路３２は、走査信号ＧA[1]〜ＧA[m]を所定の順番でアクティブレベルに設定することで各画素回路Ｕを行単位で順次に選択する。すなわち、図３に示すように、走査信号ＧA[i]は、垂直走査期間内の第ｉ番目の水平走査期間Ｈ[i]にてアクティブレベル（走査線１２の選択を意味するハイレベル）に設定され、水平走査期間Ｈ[i]以外では非アクティブレベル（ローレベル）を維持する。走査線駆動回路３２が第ｉ行を選択する水平走査期間Ｈ[i]において、信号線駆動回路３４は、信号Ｓ[j]を、第ｉ行に属する第ｊ列目の画素回路Ｕに指定された階調値Ｄに応じた階調電位ＶDATA[i]に設定する。
【００２３】
図３に示すように、水平走査期間Ｈ[i]は、第ｉ行の各画素回路Ｕに階調電位ＶDATA[i]を供給するための書込期間ＰWRとして利用される。また、第ｉ行の書込期間ＰWR（水平走査期間Ｈ[i]）の開始前の複数の水平走査期間（図３の水平走査期間[i-2]および水平走査期間Ｈ[i-1]）は第ｉ行の補償期間ＰCPとして利用され、補償期間ＰCPの開始前の１個の水平走査期間Ｈ[i-3]は第ｉ行の初期化期間ＰRSとして利用される。
【００２４】
駆動トランジスタＴDRのゲート−ソース間の電圧（すなわち保持容量Ｃ1の両端間の電圧）ＶGSは、初期化期間ＰRSにて所定の電圧に初期化されたうえで補償期間ＰCPにて駆動トランジスタＴDRの閾値電圧ＶTHに漸近し、書込期間ＰWRにおいて階調電位ＶDATA[i]に応じた電圧に設定される。書込期間ＰWRの経過後の駆動期間ＰDRにおいては、駆動トランジスタＴDRの電圧ＶGSに応じた駆動電流ＩDRが給電線１６から駆動トランジスタＴDRを経由して発光素子Ｅに供給される。発光素子Ｅは、駆動電流ＩDRに応じた輝度で発光する。
【００２５】
図３に示すように、走査線駆動回路３２は、第ｉ行の初期化期間ＰRSおよび補償期間ＰCP（水平走査期間Ｈ[i-3]〜Ｈ[i-1]）において制御信号ＧB[i]をアクティブレベル（ハイレベル）に設定し、他の期間で制御信号ＧB[i]を非アクティブレベル（ローレベル）に維持する。電位制御回路３６は、第ｉ行の初期化期間ＰRSにおいて電位ＶEL[i]を電位Ｖ2に設定し、当該初期化期間ＰRS以外で電位ＶEL[i]を電位Ｖ1に維持する。
【００２６】
図３に示すように、各書込期間ＰWR（水平走査期間Ｈ[1]〜Ｈ[m]の各々）内には、当該書込期間ＰWRの始点よりも所定の時間だけ遅延した時点から時間長Ｔにわたる動作期間ＰAが設定される。動作期間ＰAは、画素回路Ｕに対して実際に階調電位ＶDATA[i]が供給される期間である。図３に示すように、信号線駆動回路３４は、各書込期間ＰWR内の動作期間ＰAにて制御信号ＧT[j]をアクティブレベル（ハイレベル）に設定し、各書込期間ＰWR内の動作期間ＰA以外で制御信号ＧT[j]を非アクティブレベル（ローレベル）に維持する。
【００２７】
次に、画素回路Ｕの具体的な動作を、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRと駆動期間ＰDRとに区分して説明する。なお、以下においては第ｉ行に属する第ｊ列目の画素回路Ｕに着目して動作を説明するが、同様の動作が素子部１０内の各画素回路Ｕについて実行される。
【００２８】
［１］初期化期間ＰRS（図４）
図３および図４に示すように、第ｉ行の初期化期間ＰRS（水平走査期間Ｈ[i-3]）においては、制御信号ＧB[i]がアクティブレベルに設定されることで制御スイッチＴCR2がオン状態に制御される。選択スイッチＴSLおよび制御スイッチＴCR1はオフ状態を維持するから、駆動トランジスタＴDRのゲートの電位ＶGは、制御スイッチＴCR2を介して給電線２８の基準電位ＶREFに設定される。一方、電位制御回路３６が給電線１６に電位Ｖ2（電位ＶEL[i]）を供給することで、駆動トランジスタＴDRのソースの電位ＶSは電位Ｖ2に設定される。すなわち、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGS（保持容量Ｃ1の両端間の電圧）は、基準電位ＶREFと電位Ｖ2との差分の電圧ＶGS1（ＶGS1＝ＶREF−Ｖ2）に初期化される。
【００２９】
基準電位ＶREFおよび電位Ｖ2は、以下の数式(1)のように両者の差分の電圧ＶGS1が駆動トランジスタＴDRの閾値電圧ＶTHを充分に上回り、かつ、数式(2)のように発光素子Ｅの両端間の電圧（Ｖ2−ＶCT）が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に下回るように設定される。したがって、初期化期間ＰRSにおいては、駆動トランジスタＴDRがオン状態となり、発光素子Ｅがオフ状態（非発光状態）となる。
ＶGS1＝ＶREF−Ｖ2≫ＶTH ……(1)
Ｖ2−ＶCT≪ＶTH_OLED……(2)
【００３０】
［２］補償期間ＰCP（図５）
図３および図５に示すように、補償期間ＰCPが開始すると、電位制御回路３６は、給電線１６の電位ＶEL[i]（駆動トランジスタＴDRのドレインの電位）を電位Ｖ1に変化させる。図３に示すように、電位Ｖ1は、電位Ｖ2や基準電位ＶREFを充分に上回る。一方、制御スイッチＴCR2は、初期化期間ＰRSから引続きオン状態に制御される。駆動トランジスタＴDRは初期化期間ＰRSにてオン状態に遷移しているから、以上の状態のもとでは、図５に示すように、以下の数式(3)で表現される電流Ｉdsが駆動トランジスタＴDRのドレインとソースとの間に流れる。数式(3)のμは駆動トランジスタＴDRの移動度である。また、Ｗ/Ｌは、駆動トランジスタＴDRのチャネル長Ｌに対するチャネル幅Ｗの相対比であり、Ｃoxは、駆動トランジスタＴDRのゲート絶縁膜の単位面積あたりの容量である。
Ｉds＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS−ＶTH）２ ……(3)
【００３１】
給電線１６から駆動トランジスタＴDRを経由して電流Ｉdsが流れることで保持容量Ｃ1および容量Ｃ2に電荷が充電される。したがって、図３に示すように駆動トランジスタＴDRのソースの電位ＶSは徐々に上昇する。駆動トランジスタＴDRのゲートの電位ＶGは給電線２８の基準電位ＶREFに維持されるから、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSはソースの電位ＶSの上昇とともに低下する。数式(3)から理解されるように電圧ＶGSが低下して閾値電圧ＶTHに接近するほど電流Ｉdsは減少する。したがって、補償期間ＰCPにおいては、駆動トランジスタＴDRの電圧ＶGSを、初期化期間ＰRSにて設定された電圧ＶGS1（ＶGS1＝ＶREF−Ｖ2）から閾値電圧ＶTHに漸近させる動作（以下「第１補償動作」という）が実行される。補償期間ＰCPの時間長（水平走査期間Ｈの個数）は、図３および図５に示すように、駆動トランジスタＴDRの電圧ＶGSが補償期間ＰCPの終点にて閾値電圧ＶTHに充分に接近する（理想的には合致する）ように設定される。したがって、駆動トランジスタＴDRは、補償期間ＰCPの終点にて殆どオフ状態となる。
【００３２】
［３］書込期間ＰWR（図６）
図３に示すように、第ｉ行の書込期間ＰWR（水平走査期間Ｈ[i]）が開始すると、制御信号ＧB[i]が非アクティブレベルに設定されることで制御スイッチＴCR2がオフ状態に遷移する。すなわち、駆動トランジスタＴDRのゲートに対する基準電位ＶREFの供給が停止する。さらに、第ｉ行の書込期間ＰWRにおいては、信号線１４に供給される信号Ｓ[j]が階調電位ＶDATA[i]に設定されたうえで、走査信号ＧA[i]がアクティブレベルに変化することで選択スイッチＴSLがオン状態に制御される。ただし、書込期間ＰWRのうち動作期間ＰAの開始前においては、制御信号ＧT[j]が非アクティブレベルに設定されることで制御スイッチＴCR1はオフ状態を維持する（すなわち駆動トランジスタＴDRのゲートは信号線１４に導通しない）から、信号Ｓ[j]の階調電位ＶDATA[i]は駆動トランジスタＴDRのゲートに供給されない。
【００３３】
図３および図６に示すように、動作期間ＰAが開始すると、制御信号ＧT[j]がアクティブレベルに設定されることで制御スイッチＴCR1がオン状態に変化する。すなわち、駆動トランジスタＴDRのゲートは、選択スイッチＴSLと制御スイッチＴCR1とを介して信号線１４に導通する。したがって、駆動トランジスタＴDRのゲートの電位ＶGは、動作期間ＰAの開始前の基準電位ＶREFから階調電位ＶDATAに変化する。駆動トランジスタＴDRのゲートとソースとの間には保持容量Ｃ1が介在するから、図３に示すように、駆動トランジスタＴDRのソースの電位ＶSはゲートの電位ＶGに連動して変化（上昇）する。動作期間ＰAの開始の直後における電位ＶSの変化量は、電位ＶGの変化量ΔＶG（ΔＶG＝ＶDATA−ＶREF）を保持容量Ｃ1と容量Ｃ2との容量比に応じて分割した電圧（ΔＶG・ｃp1／（ｃp1＋ｃp2））に相当する。したがって、動作期間ＰAの開始の直後における駆動トランジスタＴDRのゲート−ソース間（保持容量Ｃ1の両端間）の電圧ＶGS2は、図６に示すように以下の数式(4)で表現される。数式(4)における電圧ＶINは、駆動トランジスタＴDRのゲートに階調電位ＶDATAを供給したときのゲート−ソース間の電圧ＶGSの変化量（ΔＶG・ｃp2／（ｃp1＋ｃp2））に相当する。
ＶGS2＝ＶTH＋ΔＶG・ｃp2／（ｃp1＋ｃp2）
＝ＶIN＋ＶTH ……(4)
【００３４】
以上のようにゲート−ソース間の電圧ＶGS2が階調電位ＶDATA（さらに詳細には階調電位ＶDATAと基準電位ＶREFとの差分ΔＶG）に応じて閾値電圧ＶTHを上回る電圧に設定されることで、駆動トランジスタＴDRはオン状態に遷移する。したがって、駆動トランジスタＴDRのドレイン−ソース間には数式(3)の電流Ｉdsが流れる。
【００３５】
電流Ｉdsによる保持容量Ｃ1や容量Ｃ2の充電とともに駆動トランジスタＴDRのソースの電位ＶS（容量Ｃ2の両端間の電圧）は徐々に上昇する。一方、駆動トランジスタＴDRのゲートの電位ＶGは動作期間ＰAにて階調電位ＶDATAに維持される。したがって、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、動作期間ＰAの開始の直後の電圧ＶGS2から電位ＶSの上昇とともに低下する。電圧ＶGSが閾値電圧ＶTHに接近するほど電流Ｉdsは減少するから、補償期間ＰCPと同様に、書込期間ＰWRの動作期間ＰAにおいては、駆動トランジスタＴDRの電圧ＶGSを、階調電位ＶDATAの供給で設定された電圧ＶGS2から閾値電圧ＶTHに漸近させる動作（以下「第２補償動作」という）が実行される。したがって、図３に示すように、動作期間ＰAの終点における電圧ＶGSは、数式(4)の電圧ＶGS2よりも電圧ΔＶだけ低い数式(5)の電圧ＶGS3に設定される。電圧ΔＶは、第２補償動作による駆動トランジスタＴDRのソースの電位ＶSの変化量に相当する。
ＶGS3＝ＶGS2−ΔＶ
＝ＶIN＋ＶTH−ΔＶ ……(5)
【００３６】
第ｉ行の書込期間ＰWR（水平走査期間Ｈ[i]）のうち制御信号ＧT[j]がアクティブレベルに設定される動作期間ＰAの時間長Ｔは、第ｉ行に属する第ｊ列の画素回路Ｕの階調値Ｄ（階調電位ＶDATA[i]）に応じて可変に設定される。すなわち、図３に示すように、階調値Ｄが高階調（高輝度）を指定する場合の時間長Ｔは、階調値Ｄが低階調（低輝度）を指定する場合の時間長Ｔと比較して短い。動作期間ＰAの始点から駆動トランジスタＴDRがオン状態に変化するまでの時間長は充分に短いから、動作期間ＰAの時間長Ｔは第２補償動作が実行される時間長に相当する。なお、数式(5)の電圧ΔＶが動作期間ＰAの時間長Ｔに依存することを考慮すると、動作期間ＰAの時間長Ｔを階調値Ｄに応じて制御する動作は、電圧ＶGS3（電圧ΔＶ）を階調値Ｄに応じて可変に制御する動作としても把握される。
【００３７】
動作期間ＰAの時間長Ｔは、動作期間ＰAの終点における駆動トランジスタＴDRのゲート−ソース間の電圧ＶGS3が、閾値電圧ＶTHと同等の電圧（階調値Ｄが最低階調を指定する場合）または閾値電圧ＶTHを上回る電圧となる範囲内で設定される。すなわち、階調値Ｄが最低階調以外の階調を指定する場合には動作期間ＰAの終点にて駆動トランジスタＴDRはオン状態を維持する。なお、時間長Ｔを設定する具体的な方法については後述する。
【００３８】
［４］駆動期間ＰDR（図７）
書込期間ＰWR内の動作期間ＰAが終了すると、制御信号ＧT[j]が非アクティブレベルに変化することで制御スイッチＴCR1がオフ状態に遷移する。したがって、駆動トランジスタＴDRのゲートは、信号線１４から切り離されて電気的なフローティング状態となる。すなわち、駆動トランジスタＴDRのゲートに対する電位の供給が停止する。動作期間ＰAの終点にて駆動トランジスタＴDRがオン状態である場合（すなわち、階調値Ｄが最低階調以外の階調を指定する場合）、動作期間ＰAの経過後も引続き数式(3)の電流Ｉdsが駆動トランジスタＴDRのドレイン−ソース間に流れることで容量Ｃ2が充電される。したがって、図３に示すように、駆動トランジスタＴDRの電圧ＶGSが動作期間ＰAの終点での電圧ＶGS3に維持されたまま、容量Ｃ2の両端間の電圧（駆動トランジスタＴDRのソースの電位ＶS）が徐々に増加する。そして、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達すると、電流Ｉdsが駆動電流ＩDRとして発光素子Ｅを流れる。したがって、駆動電流ＩDRは以下の数式(6)で表現される。
ＩDR＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS3−ＶTH）２
＝１/２・μ・Ｗ/Ｌ・Ｃox・｛（ＶIN＋ＶTH−ΔＶ）−ＶTH｝２
＝Ｋ・（ＶIN−ΔＶ）２ ……(6)
Ｋ＝１/２・μ・Ｗ/Ｌ・Ｃox
【００３９】
発光素子Ｅに対する駆動電流ＩDRの供給は、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達した時点から駆動期間ＰDRの開始後にわたって継続され、走査信号ＧA[i]が次にアクティブレベルとなる水平走査期間Ｈ[i]の始点にて終了する。以上のように、駆動電流ＩDRは、階調電位ＶDATA[i]を反映した電圧ＶGS3に依存するから、発光素子Ｅは階調電位ＶDATA[i]（すなわち階調値Ｄ）に応じた輝度で発光する。
【００４０】
なお、図３においては、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達する時点（すなわち、駆動トランジスタＴDRのゲートの電位ＶGおよびソースの電位ＶSの上昇が停止する時点）が書込期間ＰWR内である場合を例示した。しかし、動作期間ＰAの終点から書込期間ＰWRの終点までの時間長や動作期間ＰAの終点における電圧ＶGS3によっては、駆動期間ＰDRの開始後に、容量Ｃ2の両端間の電圧が閾値電圧ＶTH_OLEDに到達する場合もある。
【００４１】
数式(5)の電圧ＶGS3は、補償期間ＰCPで設定された閾値電圧ＶTHを階調電位ＶDATA[i]に応じて変化させた電圧であるから、数式(6)に示すように駆動電流ＩDRは閾値電圧ＶTHに依存しない。したがって、各画素回路Ｕの駆動トランジスタＴDRの閾値電圧ＶTHに誤差がある場合でも、駆動電流ＩDRは階調電位ＶDATAに対応した目標値に設定される。すなわち、各画素回路Ｕの駆動トランジスタＴDRの閾値電圧ＶTHに起因した駆動電流ＩDRの誤差は、補償期間ＰCPにおける第１補償動作で補償される。
【００４２】
また、数式(6)の電圧ΔＶ（第２補償動作による駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSの変化量）は駆動トランジスタＴDRの移動度μに依存する。さらに詳述すると、駆動トランジスタＴDRの移動度μが大きいほど電圧ΔＶは増加する。以上のように駆動トランジスタＴDRの移動度μが第２補償動作で駆動電流ＩDRに反映されるから、駆動トランジスタＴDRの移動度μに起因した駆動電流ＩDRの誤差を、書込期間ＰWR（動作期間ＰA）における第２補償動作で補償することが可能である。
【００４３】
しかし、第２補償動作の時間長Ｔを、階調値Ｄに依存しない所定値に固定した構成（以下「対比例」という）のもとでは、以下に説明するように、駆動トランジスタＴDRの移動度μの誤差を有効に補償できるのが、特定の階調値Ｄ（階調電位ＶDATA）を指定した場合に制限されるという問題がある。
【００４４】
図８は、対比例における階調電位ＶDATAと駆動電流ＩDRの電流量の誤差との相関を示すグラフである。図８の横軸は、基準電位ＶREFを基準値（0.0）とした階調電位ＶDATAの電圧値を意味し、図８の縦軸は、所定の階調値Ｄが指定された場合の駆動電流ＩDRの電流量の最大値と最小値との相対比（最大誤差比）を意味する。図８から理解されるように、第２補償動作の時間長Ｔを固定値とした場合、階調電位ＶDATAが所定値ＶD0に設定された場合には駆動電流ＩDRの誤差は確かに低減されるが、階調電位ＶDATAが所定値ＶD0から離れるほど駆動電流ＩDRの誤差が増大する。すなわち、対比例においては、駆動トランジスタＴDRの移動度μに起因した駆動電流ＩDRの誤差を階調電位ＶDATAの広い範囲にわたって抑制することが困難であるという問題がある。
【００４５】
一方、図９は、動作期間ＰAの時間長Ｔと駆動電流ＩDRの誤差（最大誤差比）との関係を、階調電位ＶDATAを変化させた複数の場合（ＶD1＜ＶD2＜ＶD3＜ＶD4＜ＶD5）について計算したグラフである。駆動電流ＩDRの誤差が最小となる時間長Ｔは階調電位ＶDATAに応じて相違するという傾向が図９から見出される。すなわち、階調電位ＶDATAが高いほど、駆動電流ＩDRの誤差が最小となる時間長Ｔは短くなる。以上の知見から、本形態においては、動作期間ＰAの時間長Ｔを階調値Ｄ（階調電位ＶDATA）に応じて可変に設定することで、階調電位ＶDATAの高低に拘わらず駆動電流ＩDRの誤差を抑制する。例えば、階調電位ＶDATAが図９の電位ＶD1に設定される場合には時間長Ｔが所定値Ｔ1に設定され、階調電位ＶDATAが電位ＶD1よりも高い電位ＶD2に設定される場合には時間長Ｔが所定値Ｔ2（Ｔ2＜Ｔ1）に設定されるといった具合である。
【００４６】
次に、動作期間ＰA内の第２補償動作について詳細に検討する。第２補償動作の実行中に駆動トランジスタＴDRのドレイン−ソース間に流れる電流Ｉdsと、電流Ｉdsで充電される容量（保持容量Ｃ1および容量Ｃ2）の容量値との間には、以下の数式(7)の関係が成立する。数式(7)におけるＣは、保持容量Ｃ1と容量Ｃ2との容量値の合計（Ｃ＝ｃp1＋ｃp2）である。
Ｉds＝ｄＱ／ｄｔ＝Ｃ・（ｄＶS／ｄｔ） ……(7)
また、駆動トランジスタＴDRのソースの電位ＶSの時間的な変化が電圧ΔＶの時間的な変化と同等であること（ｄＶS／ｄｔ＝ｄΔＶ／ｄｔ）を考慮すると、数式(6)と数式(7)とから以下の数式(8)が導出される。なお、数式(8)における電圧ΔＶ(t)は、第２補償動作の開始（動作期間ＰAの始点）から経過した時間ｔに応じて数式(6)の電圧ΔＶが変化することを意味する。
Ｃ（ｄΔＶ／ｄｔ）＝Ｋ（ＶIN−ΔＶ(t)）２ ……(8)
【００４７】
動作期間ＰAの始点（ｔ＝０）において電圧ΔＶ(t)（ΔＶ(0)）がゼロであるという条件のもとで数式(8)を積分すると、動作期間ＰAの終点（ｔ＝Ｔ）における駆動トランジスタＴDRのドレイン−ソース間の電流Ｉds(T)を表す以下の数式(9)が導出される。
【数１】
【００４８】
数式(9)の係数Ｋは、数式(6)に併記したように駆動トランジスタＴDRの移動度μを含むから、移動度μの誤差の程度を表す指標に相当する。駆動期間ＰDRにて発光素子Ｅに供給される駆動電流ＩDRは数式(9)の電流Ｉds(T)に依存するから、駆動電流ＩDRの誤差を最小化するためには、係数Ｋ（移動度μ）の変動に対する電流Ｉds(T)の誤差を最小化する必要がある。そして、係数Ｋの変動に対して電流Ｉds(T)の誤差が最小となるのは、数式(9)を係数Ｋで微分した結果がゼロとなる場合である。以上の条件から数式(10)が導出される。
【数２】
【００４９】
したがって、第２補償動作による駆動電流ＩDRの補償の効果が最大となる条件は以下の数式(11)で表現される。
Ｃ＝ＫＶINＴ ……(11)
数式(11)の電圧ＶINは階調電位ＶDATAに応じて設定されるから、階調電位ＶDATAと動作期間ＰAの時間長Ｔとについて、図９を参照して説明したのと同様の条件（階調電位ＶDATAが高いほど時間長Ｔを短くする）が数式(11)からも確認される。さらに詳述すると、電圧ＶINと動作期間ＰAの時間長Ｔとの乗算値（あるいは階調電位ＶDATAと時間長Ｔとの乗算値）が所定値となる場合に、第２補償動作による駆動電流ＩDRの補償の効果が最大となる。
【００５０】
図９および数式(11)を参照して説明した以上の知見から、本形態においては、階調電位ＶDATAと時間長Ｔとの関係を図１０のように設定する。図１０に示すように、階調電位ＶDATAが高い（階調電位ＶDATAの供給による駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSの変化量ＶINが高い）ほど、動作期間ＰAの時間長Ｔは短い時間に設定される。さらに詳述すると、数式(11)から理解されるように、階調電位ＶDATA（電圧ＶIN）と時間長Ｔとの乗算値が所定値となる（時間長Ｔが階調電位ＶDATAに対して反比例する）ように時間長Ｔが設定される。例えば、複数種の階調電位ＶDATAの各々に対応する時間長Ｔは、当該階調電位ＶDATAに応じて設定される駆動電流ＩDRの誤差が例えば１％以下に低減（理想的には最小化）されるように設定される。
【００５１】
ただし、駆動電流ＩDRの誤差を最小化するための時間長Ｔは階調電位ＶDATAが低いほど長いから、階調電位ＶDATAが充分に低い場合（例えば最低階調が指定された場合）にも駆動電流ＩDRの誤差を厳密に最小化しようとすれば、時間長Ｔを過度に長期化する必要がある。そこで、本形態の信号線駆動回路３４は、図１０に示すように、所定値を下回る階調値Ｄが指定された場合（階調電位ＶDATAが図１０の電位ＶD_thを下回る場合）、動作期間ＰAの時間長Ｔを、階調値Ｄに依存しない所定値Ｔmaxに設定（クリップ）する。最大値Ｔmaxは、駆動トランジスタＴDRの電圧ＶGSが第２補償動作で閾値電圧ＶTHまで低下するのに必要な時間長よりも短い時間に制限される。以上の構成によれば、動作期間ＰAを短くすることが可能である。
【００５２】
図３を参照して説明したように、書込期間ＰWR内の動作期間ＰAは、制御スイッチＴCR1がオン状態からオフ状態に変化することで終了する。そこで、信号線駆動回路３４の各単位回路４０は、各書込期間ＰWR内で制御信号ＧT[j]をアクティブレベルから非アクティブレベルに変化させる時点を階調値Ｄに応じて調整することで動作期間ＰAの時間長Ｔを可変に設定する。したがって、単位回路４０のうち制御信号ＧT[j]を生成する回路としては、動作期間ＰAの始点にて制御信号ＧT[j]をアクティブレベルに遷移させるとともに計数を開始し、計数値が階調値Ｄに応じた数値に到達した時点（計数の開始から時間長Ｔが経過した時点）で制御信号ＧT[j]を非アクティブレベルに遷移させる計数回路が好適に利用される。
【００５３】
図１１は、本形態における階調電位ＶDATAと駆動電流ＩDRの誤差との関係（実線）を示すグラフである。図１１においては、対比例における階調電位ＶDATAと駆動電流ＩDRの誤差との相関（図８）が破線で併記されている。図１１に示すように、本形態によれば、第２補償動作の時間長Ｔが階調値Ｄによらず固定された対比例（例えば特許文献１）と比較して、階調電位ＶDATAの広い範囲にわたって駆動電流ＩDRの誤差が１％以下に抑制されるという利点がある。
【００５４】
なお、図１１において階調電位ＶDATAの低位側の領域で駆動電流ＩDRの誤差が僅かに増加しているのは、時間長Ｔの上限を最大値Ｔmaxに制限した影響と考えられる。もっとも、駆動電流ＩDRの誤差が低位側で増加しているとは言っても、対比例と比較して駆動電流ＩDRの誤差が大幅に改善されることは図１１から明白である。
【００５５】
図１２は、動作期間ＰAの時間長Ｔを図１０のように設定した場合における階調値Ｄと駆動電流ＩDRとの関係を示すグラフである。階調電位ＶDATAと時間長Ｔとの乗算値が所定値となるように時間長Ｔを設定することで、駆動電流ＩDR（さらには発光素子Ｅの輝度）は、階調値Ｄの2.2乗に対応した電流量に調整される。すなわち、ガンマ値を2.2とするガンマ特性が時間長Ｔの設定で実現されるという利点がある。
【００５６】
なお、数式(11)の条件が成立するときの電流Ｉds（駆動電流ＩDR）は以下の数式(12)で表現される。すなわち、電流Ｉdsは、容量値Ｃ（Ｃ＝ｃp1＋ｃp2）と電圧ＶINと時間長Ｔとに依存する。
Ｉds＝ＣＶIN／４Ｔ ……(12)
したがって、素子部１０に表示される画像が所期の明度となる程度に駆動電流ＩDRに充分な電流量を確保するためには、容量値Ｃや電圧ＶINの増加または時間長Ｔの短縮が必要である。ただし、容量値Ｃを増加させるためには保持容量Ｃ1の面積を増加させる必要があり、画素回路Ｕの他の要素の配置（レイアウト）が制約されるという問題がある。また、電圧ＶINを増加させるためには選択スイッチＴSLのゲートの電位の振幅を増加させる必要があるから、走査線駆動回路３２の高耐圧化が必要になる。本形態においては、動作期間ＰAの時間長Ｔに応じて駆動電流Ｉdsが調整されるから、容量値Ｃや電圧ＶINを増加させた場合のような問題が発生しないという利点がある。
【００５７】
ところで、制御信号ＧT[j]の供給用の制御線２４に付随する負荷（画素回路Ｕの個数）が大きい場合には制御信号ＧT[j]の波形の歪が顕在化するから、制御信号ＧT[j]のパルス幅（時間長Ｔ）が短い場合には特に、動作期間ＰAの時間長Ｔの制御の精度が低下するという問題がある。一方、例えば複数種の表示色（例えば赤色，緑色，青色）の各々に対応する画素回路ＵがＸ方向に配列する構成においては、素子部１０内の画素回路Ｕの列数ｎ（信号線１４の総数）が行数ｍ（走査線１２の総数）を上回る場合が多い。制御線２４が信号線１４とともにＹ方向に延在する本形態においては、１本の制御線２４の負荷となる画素回路Ｕの総数ｍが１行内の画素回路Ｕの総数ｎを下回るから、例えばＸ方向に配列するｎ個の画素回路ＵがＸ方向の１本の制御線２４を共用する構成と比較して、制御線２４の負荷が軽減される。したがって、動作期間ＰAの時間長Ｔを調整する精度の低下（制御信号ＧT[j]の波形歪）を抑制しながら、制御信号ＧT[j]のパルス幅（時間長Ｔ）を充分に短縮して所望の駆動電流ＩDRを生成できるという利点もある。
【００５８】
駆動トランジスタＴDRの電圧ＶGSの初期化や第１補償動作のための基準電位ＶREFを各画素回路Ｕに供給する構成としては、初期化期間ＰRSおよび補償期間ＰCPにおいて選択スイッチＴSLをオン状態に制御したうえで、信号線１４の信号Ｓ[j]として基準電位ＶREFを各画素回路Ｕに供給する構成も想定される。しかし、以上のように１本の信号線１４を階調電位ＶDATAの供給と基準電位ＶREFの供給とに兼用する構成では、選択スイッチＴSLがオン状態に制御される水平走査期間Ｈ[i]にて電圧ＶGSの初期化や第１補償動作を実行する必要がある。したがって、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSを第１補償動作で閾値電圧ＶTHに確実に到達させるためには、水平走査期間Ｈ[i]の時間長を充分に確保する必要がある。しかし、水平走査期間Ｈ[i]が長期化するほど画素回路Ｕの高精細化（行数の増加）が制約されるという問題がある。
【００５９】
本形態においては、信号線１４とは別個の給電線２８から各画素回路Ｕに基準電位ＶREFが供給されるから、１個の水平走査期間Ｈの時間長とは無関係に第１補償動作を実行することが可能である。例えば、図３に示すように複数の水平走査期間Ｈが第１補償動作のために確保される。したがって、第１補償動作の確実性（電圧ＶGSが閾値電圧ＶTHに到達する確度）と水平走査期間Ｈの短縮（さらには画素回路Ｕの高精細化）とを両立できるという利点がある。
【００６０】
＜Ｂ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
【００６１】
（１）変形例１
画素回路Ｕを構成する各トランジスタ（駆動トランジスタＴDR，選択スイッチＴSL，制御スイッチＴCR1，制御スイッチＴCR2）の導電型は任意である。例えば、図１３に示すように、駆動トランジスタＴDRや各スイッチ（選択スイッチＴSL，制御スイッチＴCR1，制御スイッチＴCR2）をＰチャネル型とした構成も採用される。図１３の画素回路Ｕにおいては、発光素子Ｅの陽極が給電線１８（電位ＶCT）に接続され、駆動トランジスタＴDRのドレインが給電線１６（電位ＶEL[i]）に接続されるとともにソースが発光素子Ｅの陰極に接続される。駆動トランジスタＴDRのゲートとソースとの間に保持容量Ｃ1が介在する構成や、駆動トランジスタＴDRのゲートと信号線１４との間に選択スイッチＴSLおよび制御スイッチＴCR1が直列に介在する構成や、駆動トランジスタＴDRのゲートと給電線２８との間に制御スイッチＴCR2が介在する構成は、図２と同様である。以上のようにＰチャネル型の駆動トランジスタＴDRを採用した場合、Ｎチャネル型の駆動トランジスタＴDRを採用した場合と比較して電圧の関係（高低）は逆転するが、本質的な動作は以上の例示と同様であるから、具体的な動作の説明は省略する。
【００６２】
（２）変形例２
書込期間ＰWRと動作期間ＰAとの関係は適宜に変更される。例えば、書込期間ＰWRの始点から開始する動作期間ＰAの終点を時間軸上で前後させることで時間長Ｔを可変に制御する構成や、書込期間ＰWRの終点にて終了する動作期間ＰAの始点を時間軸上で前後させることで時間長Ｔを可変に制御する構成が採用される。また、書込期間ＰWRの中点と動作期間ＰAの中点とが合致するように動作期間ＰAを設定し、動作期間ＰAの始点および終点の双方を時間軸上で前後させることで時間長Ｔを可変に制御する構成も採用される。
【００６３】
（３）変形例３
以上の各形態においては発光素子Ｅに付随する容量Ｃ2を利用したが、図１４に示すように、発光素子Ｅとは別個に形成した容量ＣXを容量Ｃ2とともに利用する構成も好適である。容量ＣXの電極ｅ1は、駆動トランジスタＴDRと発光素子Ｅとを結ぶ経路上（駆動トランジスタＴDRのソース）に接続される。容量ＣXの電極ｅ2は、所定の電位が供給される配線（例えば、電位ＶCTが供給される給電線１８や、基準電位ＶREFが供給される給電線２８）に接続される。図１４の構成においては、容量値ｃp2が容量ＣXと発光素子Ｅの容量Ｃ2との合計値となる。したがって、数式(4)の電圧ＶGS2や数式(5)の電圧ＶGS3（さらには数式(6)の駆動電流ＩDR）を容量ＣXに応じて適宜に調整することが可能である。
【００６４】
（４）変形例４
信号線１４に階調電位ＶDATAを供給する期間が、選択スイッチＴSLをオン状態に制御する書込期間ＰWRと完全に合致する必要は必ずしもない。例えば、信号線１４に階調電位ＶDATAを供給する期間のうちの一部を書込期間ＰWRとして選択スイッチＴSLをオン状態に制御する構成も採用される。
【００６５】
（５）変形例５
以上の形態では第１補償動作および第２補償動作の双方を実行したが、例えば第２補償動作のみで駆動電流ＩDRの誤差が所期の範囲内に抑制されるのであれば、第１補償動作は省略される。すなわち、複数の階調値Ｄについて駆動電流ＩDRの誤差を抑制するという本発明の所期の効果は、第２補償動作の時間長Ｔ（さらに詳細には選択スイッチＴSLおよび制御スイッチＴCR1の双方がオン状態となる時間長）を階調値Ｄに応じて可変に制御する構成で実現され、第１補償動作は本発明にとって必須の要件ではない。
【００６６】
（６）変形例６
有機ＥＬ素子は発光素子の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子を配列した発光装置にも以上の各態様と同様に本発明が適用される。本発明における発光素子は、電流の供給で駆動される（典型的には階調（輝度）が制御される）電流駆動型の被駆動素子である。
【００６７】
＜Ｃ：応用例＞
次に、以上の各態様に係る発光装置１００を利用した電子機器について説明する。図１５ないし図１７には、発光装置１００を表示装置として採用した電子機器の形態が図示されている。
【００６８】
図１５は、発光装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する発光装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。発光装置１００は有機ＥＬ素子を発光素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００６９】
図１６は、発光装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する発光装置１００とを備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
【００７０】
図１７は、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する発光装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置１００に表示される。
【００７１】
なお、本発明に係る発光装置が適用される電子機器としては、図１５から図１７に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の発光装置は利用される。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施の形態に係る発光装置のブロック図である。
【図２】画素回路の回路図である。
【図３】発光装置の動作のタイミングチャートである。
【図４】初期化期間における画素回路の様子を示す回路図である。
【図５】補償期間における画素回路の様子を示す回路図である。
【図６】書込期間内の動作期間の開始の直後における画素回路の様子を示す回路図である。
【図７】駆動期間における画素回路の様子を示す回路図である。
【図８】対比例における階調電位と駆動電流の誤差との相関を示すグラフである。
【図９】動作期間の時間長と駆動電流の誤差との相関を示すグラフである。
【図１０】階調電位と動作期間の時間長との相関を示すグラフである。
【図１１】実施形態の効果を説明するためのグラフである。
【図１２】階調値と駆動電流との相関を示すグラフである。
【図１３】変形例に係る画素回路の回路図である。
【図１４】変形例に係る画素回路の部分的な回路図である。
【図１５】電子機器（パーソナルコンピュータ）の斜視図である。
【図１６】電子機器（携帯電話機）の斜視図である。
【図１７】電子機器（携帯情報端末）の斜視図である。
【符号の説明】
【００７３】
１００……発光装置、１０……素子部、１２……走査線、１４……信号線、１６……給電線、２２，２４……制御線、２８……給電線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３６……電位制御回路、４０……単位回路、Ｕ……画素回路、ＴDR……駆動トランジスタ、ＴSL……選択スイッチ、ＴCR1，ＴCR2……制御スイッチ、Ｅ……発光素子、Ｈ（Ｈ[i]）……水平走査期間、ＰRS……初期化期間、ＰCP……補償期間、ＰWR……書込期間、ＰA……動作期間、ＰDR……駆動期間、ＶDATA……階調電位。
【特許請求の範囲】
【請求項１】
相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量と、前記駆動トランジスタのゲートと信号線との間に直列に接続された選択スイッチおよび第１制御スイッチとを含む画素回路を駆動する方法であって、
補償期間において、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、
前記補償期間の経過後の書込期間において、当該画素回路に指定された階調値に応じた階調電位を前記信号線に供給するとともに前記選択スイッチをオン状態に制御し、前記書込期間のうち当該階調値に応じて可変に設定された時間長の動作期間にて前記第１制御スイッチをオン状態に制御することで、前記駆動トランジスタのゲートの電位を前記階調電位に応じて変化させるとともに前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、
前記書込期間の経過後の駆動期間において、前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
画素回路の駆動方法。
【請求項２】
前記書込期間において前記階調電位を供給したときの前記保持容量の両端間の電圧の変化量が大きいほど前記動作期間の時間長が短くなるように、当該画素回路に指定された階調値に応じて前記動作期間の時間長を可変に設定する
請求項１の画素回路の駆動方法。
【請求項３】
前記書込期間において前記階調電位を供給したときの前記保持容量の両端間の電圧の変化量と前記動作期間の時間長との乗算値が所定値に近づくように、当該画素回路に指定された階調値に応じて前記動作期間の時間長を可変に設定する
請求項２の画素回路の駆動方法。
【請求項４】
前記補償期間において、前記信号線とは別の給電線から前記駆動トランジスタのゲートに基準電位を供給する
請求項１から請求項３の何れかの画素回路の駆動方法。
【請求項５】
相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量と、前記駆動トランジスタのゲートと信号線との間に直列に接続された選択スイッチおよび第１制御スイッチとを含む画素回路と、
前記画素回路を駆動する駆動回路とを具備し、
前記駆動回路は、
補償期間において、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、
前記補償期間の経過後の書込期間において、当該画素回路に指定された階調値に応じた階調電位を前記信号線に供給するとともに前記選択スイッチをオン状態に制御し、前記書込期間のうち当該階調値に応じて可変に設定された時間長の動作期間にて前記第１制御スイッチをオン状態に制御することで、前記駆動トランジスタのゲートを前記階調電位に応じて変化させるとともに前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、
前記書込期間の経過後の駆動期間において、前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
発光装置。
【請求項６】
前記画素回路は、前記駆動トランジスタのゲートと基準電位が供給される給電線との間に介在する第２制御スイッチを含み、
前記駆動回路は、前記補償期間にて前記第２制御スイッチをオン状態に制御し、前記書込期間にて前記第２制御スイッチをオフ状態に制御する
請求項５の発光装置。
【請求項７】
相互に直列に接続された発光素子および駆動トランジスタと、
前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量と、
階調値に応じた階調電位が供給される信号線と、
前記駆動トランジスタのゲートと前記信号線との間に直列に接続された選択スイッチおよび第１制御スイッチと、
前記選択スイッチを制御する走査信号が供給される走査線と、
前記第１制御スイッチを制御する制御信号が供給される制御線と、
前記階調電位を前記信号線に供給する期間のうちの少なくとも書込期間において、前記選択スイッチがオン状態となるように前記走査信号を前記走査線に供給し、前記書込期間のうち前記第１制御スイッチがオン状態となる動作期間が、前記階調値に応じて可変に設定された時間長となるように、前記制御信号を前記制御線に供給する駆動回路と
を具備する発光装置。
【請求項８】
前記信号線および前記制御線は、前記走査線の延在の方向とは交差する方向に延在する
請求項７の発光装置。
【請求項９】
請求項５から請求項８の何れかの発光装置を具備する電子機器。
【請求項１】
相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量と、前記駆動トランジスタのゲートと信号線との間に直列に接続された選択スイッチおよび第１制御スイッチとを含む画素回路を駆動する方法であって、
補償期間において、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、
前記補償期間の経過後の書込期間において、当該画素回路に指定された階調値に応じた階調電位を前記信号線に供給するとともに前記選択スイッチをオン状態に制御し、前記書込期間のうち当該階調値に応じて可変に設定された時間長の動作期間にて前記第１制御スイッチをオン状態に制御することで、前記駆動トランジスタのゲートの電位を前記階調電位に応じて変化させるとともに前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、
前記書込期間の経過後の駆動期間において、前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
画素回路の駆動方法。
【請求項２】
前記書込期間において前記階調電位を供給したときの前記保持容量の両端間の電圧の変化量が大きいほど前記動作期間の時間長が短くなるように、当該画素回路に指定された階調値に応じて前記動作期間の時間長を可変に設定する
請求項１の画素回路の駆動方法。
【請求項３】
前記書込期間において前記階調電位を供給したときの前記保持容量の両端間の電圧の変化量と前記動作期間の時間長との乗算値が所定値に近づくように、当該画素回路に指定された階調値に応じて前記動作期間の時間長を可変に設定する
請求項２の画素回路の駆動方法。
【請求項４】
前記補償期間において、前記信号線とは別の給電線から前記駆動トランジスタのゲートに基準電位を供給する
請求項１から請求項３の何れかの画素回路の駆動方法。
【請求項５】
相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量と、前記駆動トランジスタのゲートと信号線との間に直列に接続された選択スイッチおよび第１制御スイッチとを含む画素回路と、
前記画素回路を駆動する駆動回路とを具備し、
前記駆動回路は、
補償期間において、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、
前記補償期間の経過後の書込期間において、当該画素回路に指定された階調値に応じた階調電位を前記信号線に供給するとともに前記選択スイッチをオン状態に制御し、前記書込期間のうち当該階調値に応じて可変に設定された時間長の動作期間にて前記第１制御スイッチをオン状態に制御することで、前記駆動トランジスタのゲートを前記階調電位に応じて変化させるとともに前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に漸近させ、
前記書込期間の経過後の駆動期間において、前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
発光装置。
【請求項６】
前記画素回路は、前記駆動トランジスタのゲートと基準電位が供給される給電線との間に介在する第２制御スイッチを含み、
前記駆動回路は、前記補償期間にて前記第２制御スイッチをオン状態に制御し、前記書込期間にて前記第２制御スイッチをオフ状態に制御する
請求項５の発光装置。
【請求項７】
相互に直列に接続された発光素子および駆動トランジスタと、
前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量と、
階調値に応じた階調電位が供給される信号線と、
前記駆動トランジスタのゲートと前記信号線との間に直列に接続された選択スイッチおよび第１制御スイッチと、
前記選択スイッチを制御する走査信号が供給される走査線と、
前記第１制御スイッチを制御する制御信号が供給される制御線と、
前記階調電位を前記信号線に供給する期間のうちの少なくとも書込期間において、前記選択スイッチがオン状態となるように前記走査信号を前記走査線に供給し、前記書込期間のうち前記第１制御スイッチがオン状態となる動作期間が、前記階調値に応じて可変に設定された時間長となるように、前記制御信号を前記制御線に供給する駆動回路と
を具備する発光装置。
【請求項８】
前記信号線および前記制御線は、前記走査線の延在の方向とは交差する方向に延在する
請求項７の発光装置。
【請求項９】
請求項５から請求項８の何れかの発光装置を具備する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１０−６０８６８（Ｐ２０１０−６０８６８Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００８−２２６７３６（Ｐ２００８−２２６７３６）
【出願日】平成２０年９月４日（２００８．９．４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２０年９月４日（２００８．９．４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]