発光素子制御回路装置およびその制御方法
【課題】
消費電流が所定のタイミングに集中するのを排除するとともにノイズの発生を抑制することができる発光素子制御回路装置を提供する
【解決手段】
発光素子制御回路装置１００は、電源Ｖ１、トランジスタＴＲ１、発光ユニットＥＵ１、スイッチＳＷ１〜ＳＷ１７、定電流源回路ＣＣ１〜ＣＣ１７および制御部１１０を備える。制御部１１０からはトランジスタＴＲが断続的にオンオフするようにスイッチング電圧Ｖｓ１が印加され、トランジスタＴＲ１のドレインＤに接続されたパルス電圧供給線Ｙ１にパルス電圧が出力される。スイッチＳＷ１〜ＳＷ１７にはオンオフ動作を切り替える駆動信号ＳＰ１〜ＳＰ１７が時分割で供給される。発光素子Ａ１〜Ａ１７はパルス電圧供給線Ｙ１にハイ（Ｈ）レベルの電圧が生じている期間であって、駆動信号ＳＰ１〜ＳＰ１７がオンされた期間、時分割にパルス通電される。
消費電流が所定のタイミングに集中するのを排除するとともにノイズの発生を抑制することができる発光素子制御回路装置を提供する
【解決手段】
発光素子制御回路装置１００は、電源Ｖ１、トランジスタＴＲ１、発光ユニットＥＵ１、スイッチＳＷ１〜ＳＷ１７、定電流源回路ＣＣ１〜ＣＣ１７および制御部１１０を備える。制御部１１０からはトランジスタＴＲが断続的にオンオフするようにスイッチング電圧Ｖｓ１が印加され、トランジスタＴＲ１のドレインＤに接続されたパルス電圧供給線Ｙ１にパルス電圧が出力される。スイッチＳＷ１〜ＳＷ１７にはオンオフ動作を切り替える駆動信号ＳＰ１〜ＳＰ１７が時分割で供給される。発光素子Ａ１〜Ａ１７はパルス電圧供給線Ｙ１にハイ（Ｈ）レベルの電圧が生じている期間であって、駆動信号ＳＰ１〜ＳＰ１７がオンされた期間、時分割にパルス通電される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子をオンタイミング又はオフタイミングをずらして発光させ、消費電流が所定のタイミングに集中するのを排除し、消費電流が増大することによって生じるノイズを抑制することができる発光素子制御回路装置およびその制御方法に関する。
【背景技術】
【０００２】
発光素子、表示素子としてよく知られている半導体素子としては発光ダイオード（ＬＥＤ；Lighting Emitting Diode）、有機発光ダイオード（ＯＬＥＤ；Organic
Lighting Emitting Diode）、レーザーダイオード(ＬＤ；Laser Diode)などが知られている。発光素子はたとえば、携帯電話、時計、キャラクター表示、装飾等に用いられる。
【０００３】
図５は特許文献１（特開２００１−３４３９３６号公報、図１）に示された画像形成装置を示す。画像形成装置の表示装置には、操作パネルに含まれる４×３のマトリクスにより構成されたＬＥＤダイナミック駆動部が示される。なお、特許文献１に開示された画像形成装置はマトリクス配列された発光ダイオードを用いた操作パネルの消費電力を低減させるというものである。
【０００４】
図５を参照すると、ＬＥＤダイナミック駆動部は、４つのＰＮＰトランジスタＴＲ０乃至ＴＲ３を用いたコモンドライバ１、マトリクス状に配列された４×３のＬＥＤ群２を備える。また、各発色光、すなわち、緑（Ｇ０、Ｇ１、Ｇ２、Ｇ３）、赤（Ｒ０、Ｒ１、Ｒ２、Ｒ３）、及び黄色（Ｙ０、Ｙ１、Ｙ２、Ｙ３）に流れる電流を調整するための電流制限抵抗群３、および３つのＮＰＮ型トランジスタＴＲＧ、ＴＲＲ、ＴＹＹを用いたデータドライバ４を備える。ＬＥＤ群２は、２つのドライバ、すなわち、コモンドライバ１及びデータドライバ４によって駆動される。
【０００５】
ＣＰＵ５は画像形成装置の制御をつかさどり、所定の条件に応じて２つのドライバで指定された駆動トランジスタを時分割的に駆動するための駆動信号を出力ポートＣＯＭ０乃至ＣＯＭ３及び出力ポートＤＡＴＡ０乃至２に出力する。ＣＰＵ５は、読出し専用メモリＲＯＭ７に格納されているプログラムと読み書き自由なメモリＲＡＭ８に記憶されている情報に基づいて、ＬＥＤダイナミック駆動部を含む画像形成装置全体を制御する中央処理装置である。
【０００６】
コモンドライバ１の各ＰＮＰ型トランジスタＴＲ０乃至ＴＲ３のエミッタは５Ｖの電源と接続され、各コレクタはＬＥＤ群２のそれぞれ対応する位置に配置されている。
【０００７】
ＰＮＰトランジスタＴＲ０乃至ＴＲ３のベースは、ＣＰＵ５の対応する出力ポートＣＯＭ0乃至ＣＯＭ３にそれぞれ接続されている。出力ポートＣＯＭ０乃至ＣＯＭ３には時分割駆動信号が出力される。時分割駆動信号が“Ｈｉｇｈ（Ｈ）”レベルにあるときは、ＰＮＰトランジスタＴＲ０乃至ＴＲ３はオフ状態にあるが、“Ｌｏｗ（Ｌ）”レベルにあるときは、これらのトランジスタはオンの状態に移行する。
【０００８】
一方、データドライバ４の各ＮＰＮ型トランジスタＴＲＧ、ＴＲＲ、ＴＹＹは発色光対応に設けられており、その各エミッタはアースに接続され、各コレクタは対応する電流制限抵抗ＲＧ、ＲＲ、ＲＹを介して、それぞれの発色光を有するＬＥＤの各カソード側に接続されている。また、トランジスタＴＲＧ、ＴＲＲ、ＴＹＹのベースＣＰＵ５の出力ポートＤＡＴＡ０乃至ＤＡＴＡ２にそれぞれ接続されている。出力ポートＤＡＴＡ０乃至ＤＡＴＡ２に出力される時分割の駆動信号が“Ｌｏｗ（Ｌ）”レベルのままでは、トランジスタＴＲＧ、ＴＲＲ、ＴＹＹはオフの状態にあるが、“Ｈｉｇｈ（Ｈ）”レベルとすると、トランジスタＴＲＧ、ＴＲＲ、ＴＹＹはオンの状態になる。
【０００９】
したがって、コモンドライバ１のいずれかのＰＮＰ型トランジスタＴＲｉ（ｉは０乃至３のいずれかを示す）のベース電圧を“Ｌ”とすると同時に、データドライバ４のいずれかのＮＰＮ型トランジスタＴＲｊ（ｊはＧ，Ｒ，Ｙのいずれかを示す）のベースの電圧レベルを“Ｈ”とすると選択された（ｉ，ｊ）に配置されているＬＥＤに電流が流され点灯される。
【００１０】
特許文献１にはマトリクス状に配列された発光ダイオードを時分割駆動させる第１及び第２の駆動手段、すなわち、コモンドライバ１とデータドライバ４の間にＬＥＤマトリクス２が直列に接続されているものが開示されている。
【００１１】
図６は、本出願人がすでに提案済みの特許文献２（国際公開第ＷＯ２００６／１３７２７３号パンフレット、図１）に示された、発光制御回路を一部参照符号を替えて示す。発光制御回路６００は、ＰＷＭ制御回路６１と、昇圧回路６２と、スイッチＳＷ１〜ＳＷ３と、定電流ドライバＫ１〜Ｋ３とを備える。
【００１２】
図６に示される発光制御回路６００の回路構成の特徴は要約すると次のとおりである。すなわち、複数個の発光素子Ｄ１、Ｄ２、およびＤ３を点灯させる発光制御回路６００は、発光素子Ｄ１、Ｄ２、およびＤ３に供給するための電流Ｉｏ１、Ｉｏ２、およびＩｏ３を発生する電流源回路Ｋ１、Ｋ２、およびＫ３を備える。また、発光制御回路６００は発光素子に対応して配置され、電流源回路Ｋ１、Ｋ２、およびＫ３が発生した電流を発光素子に供給するか否かを切り替える複数個のスイッチＳＷ１、ＳＷ２、ＳＷ３と、各スイッチＳＷ１、ＳＷ２、ＳＷ３を制御して電流源回路が発生した電流を各発光素子に断続的に供給し、かつ、電流供給の停止状態から開始状態への切り替えを発光素子ごとに異なるタイミングで行うＰＷＭ制御回路６１を備える。
【００１３】
したがって、特許文献２は発光素子Ｄ１、Ｄ２、およびＤ３に電流を供給するにあたり、電流供給の停止状態から開始状態への切り替えを発光素子ごとに異なるタイミングで行うものであるから特許文献１と同様に発光素子を時分割で制御するものを開示している。
【００１４】
図７は特許文献３、図１（ａ）に示されたＬＥＤ駆動装置について一部参照符号を替え、かつ、一部参照符号を追加するとともに、図１（ｂ）の一部も追加して示す。
【００１５】
特許文献３は、ＬＥＤをＬＣＤのバックライトや各種照明として用い、明るさを調節するためにＬＥＤをパルス幅によって通電制御する際、並列接続した多くのＬＥＤが一斉にオンオフすることによって生じるノイズを防止し、また、ＬＥＤの急激な光度増加時にもＬＥＤが安定して作動することができるようにしたＬＥＤ駆動を提供するとしている。
【００１６】
図７において、ＬＥＤ駆動装置７００は、ＬＥＤ発光部７１とＬＥＤ発光部７１を制御するＬＥＤ駆動制御部７２とを備える。ＬＥＤ発光部７１にはそれぞれ複数のＬＥＤを直列に接続したＬＥＤＧ１、ＬＥＤＧ２、ＬＥＤＧ３、ＬＥＤＧ４、ＬＥＤＧ５の５グループ並列に接続した構成が示されている。ＬＥＤ発光部７１には電源７３から電流が供給され、各ＬＥＤグループのアース線側にスイッチング素子としてのトランジスタをＬＥＤグループごとにＴｒ.１、Ｔｒ.２、Ｔｒ.３、Ｔｒ.４、Ｔｒ.５の５個設け、これらを制御指示信号Ｓに応じて駆動パルスを供給するＰＷＭ（Pulse Width Modulation）制御部７４から、駆動信号ＤＲＶ１、ＤＲＶ２、ＤＲＶ３、ＤＲＶ４、ＤＲＶ５を出力して駆動制御を行うものを示す。
【００１７】
ＰＷＭ制御部７４では、ＬＥＤの明るさの制御指示信号Ｓを入力すると、ＰＷＭとして駆動信号ＤＲＶ１、ＤＲＶ２、ＤＲＶ３、ＤＲＶ４、およびＤＲＶ５を出力する。ＰＷＭ制御部７４にＬＥＤ明るさ指示信号Ｓが入力されると、その指示信号に応じたパルス幅の駆動信号を出力する。その際各駆動信号の１周期ＴをＬＥＤのグループ数に分割して順に出力する。図７においては、ＬＥＤのグループ数が５個であるため、１周期を５分割し、第１ＬＥＤグループＬＥＤＧ１の電流制御を行う第１トランジスタＴｒ.１を駆動するパルス信号である駆動信号ＤＲＶ１は、時刻ｔ１で立ち上がる。第２ＬＥＤグループＬＥＤＧ２の電流制御を行う第２トランジスタＴｒ.２を駆動するパルス信号である駆動信号ＤＲＶ２は、第１トランジスタＴｒ.１の立ち上がり時刻ｔ１よりＴ／５周期遅れたタイミングで立ち上がる。同様に、第３ＬＥＤグループＬＥＤＧ３の電流制御を行う第３トランジスタＴｒ.３を駆動するパルス信号である駆動信号ＤＲＶ３は、第２トランジスタＴｒ.２の立ち上がり時刻よりＴ／５周期遅れたタイミングで立ち上がる。同様に、第４ＬＥＤグループＬＥＤＧ４の電流制御を行う第４トランジスタＴｒ.４を駆動するパルス信号である駆動信号ＤＲＶ４は、第３トランジスタＴｒ.３の立ち上がり時刻よりＴ／５周期遅れたタイミングで立ち上がる。同様に、第５ＬＥＤグループＬＥＤＧ５の電流制御を行う第５トランジスタＴｒ.５を駆動するパルス信号である駆動信号ＤＲＶ５は、第４トランジスタＴｒ.４の立ち上がり時刻よりＴ／５周期遅れたタイミングで立ち上がる。このようにして、ＬＥＤのグループ数に応じて数に時分割され各ＬＥＤの点灯が制御される。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００１−３４３９３６号公報（図１）
【特許文献２】国際公開第ＷＯ２００６／１３７２７３号パンフレット（図１）
【特許文献３】特開２００８−９１３１１号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【００１９】
特許文献１には発光ダイオードに供給する電圧、電流の両者を時分割駆動するものが示唆されていることは認められる。しかし仔細にみると、複数の発光素子それぞれがパルス通電の１周期の所定時間遅れて駆動されるということまでは示唆していない。
【００２０】
特許文献２は発光素子に時分割で電流を供給するというものを開示するも、電圧および電流の両者を時分割で供給するということまでは開示していない。また、発光素子をマトリクス状に配置した発光素子を個々に制御するという技術的思想も開示していない。
【００２１】
特許文献３は特許文献２と同様に発光素子に時分割で電流を供給するという技術的思想を開示する。しかし、特許文献３にも発光素子に供給する電圧および電流の両者を時分割で供給するということまでは開示していない。また、発光素子をマトリクス状に配置した発光素子を個々に制御するという技術的思想も開示していない。
【００２２】
本発明の発光素子制御回路装置は、上記特許文献１〜３の構成要件の一部を包含するが、さらに消費電力を低減し、さらに特定のタイミングで発光素子がオンオフすることで生じるノイズの発生を低減することができる発光素子制御回路装置を提供するものである。特に、ｍ（ｍは２以上の整数）行ｎ（ｎは２以上の整数）列に配置された個々の発光素子のオンオフのタイミングが重ならないようにずらすことによって、電流が特定のタイミングに集中することを排除した発光素子制御回路装置およびその制御方法を提供するものである。
【課題を解決するための手段】
【００２３】
本発明にかかる第１の発光素子制御回路装置は、
（ａ）複数の発光素子と、
（ｂ）複数の発光素子に対して所定間隔で各別にパルス通電を行う複数の駆動制御線と、
（ｃ）複数の発光素子にオンまたはオフ状態に遷移するパルス電圧を供給するパルス電圧供給線とを備え、
パルス電圧供給線がオン状態に遷移したときに複数の発光素子それぞれがパルス通電の１周期の所定時間遅れて駆動される。こうした構成によれば、発光素子は所定時間ずつ遅れて点灯するといういわゆる時分割で点灯されるので、複数の発光素子が同時に点灯するときに電流が集中して生じるノイズを抑制することができる。また、発光素子が点灯する期間に限って電源側から発光素子側へ電圧を供給するので、無駄な電力消費を抑制することができる。
【００２４】
また、本発明にかかる第２の発光素子制御回路装置は、上記第１の発明の発光素子制御回路装置に加えて
（ａ）複数の発光素子は複数の発光ユニットに区分けされ、
（ｂ）発光ユニットは複数用意され、
（ｃ）かつ、発光ユニットの数に応じてパルス電圧供給線が複数用意され、
（ｄ）複数の発光ユニットそれぞれは複数のパルス電圧供給線それぞれから１周期が所定時間ずつ遅れたパルス電圧が順に供給される。こうした構成によれば発光素子をマトリクス状に配列した発光素子制御回路装置において、複数の発光素子が同時に点灯するときに電流が集中して生じるノイズを抑制することができる。また、発光素子が点灯する期間に限って電源側から発光素子側へ電圧を供給するので、無駄な電力消費を抑制することができる。
【００２５】
また、本発明にかかる第３の発光素子制御回路装置は、上記第２の発明に加えて
（ａ）複数のパルス電圧供給線および複数の駆動制御線は、ｍ行（ｍは２以上の整数）ｎ列（ｎは２以上の整数）からなるマトリクス状に配置され、
（ｂ）複数の発光素子は、ｍ行に配列されたパルス電圧供給線とｎ列に配列された駆動制御線とが交差する箇所に接続されてなり、
（ｃ）ｍ行に配列された複数のパルス電圧供給線には１周期が所定時間遅れたパルス電圧が各発光ユニットに供給され、
（ｄ）ｎ列に配列された複数の駆動制御線には複数の発光ユニットにまたがる発光素子に共通のパルス通電するためのパルス状の電流が供給されてなる。こうした構成によれば、上記第２の発明と同様に、発光素子をマトリクス状に配列した発光素子制御回路装置において、複数の発光素子が同時に点灯するときに電流が集中して生じるノイズを抑制することができる。また、発光素子が点灯する期間に限って電源側から発光素子側へ電圧が供給されるので、無駄な電力消費を抑制することができる。
【００２６】
本発明にかかる発光素子制御回路装置の制御方法は、ｍ行（ｍは２以上の整数）ｎ列（ｎは２以上の整数）からなるマトリクス状に配置された複数の発光素子ｍ×ｎ個をオンまたはオフ制御するにあたり、前記ｍ×ｎ個の発光素子のすべてのオンオフタイミングが所定間隔ずらされて制御される。前記ｍ×ｎ個からなるすべての発光素子に流れる電流のタイミングをずらすことができるので特定のタイミングにパルス状の電流が集中して流れるという不具合を排除することができる。これによってノイズ発生の増大を抑制することができる。
【発明の効果】
【００２７】
本発明によれば、発光素子制御回路装置を構成する発光素子のすべてを異なるタイミングで動作させることができ、これによりピーク電流が生じるタイミングが分散されるので電源電圧が急激に低下するという不具合を排除するとともに電流増加によって発生するノイズを抑制することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施形態にかかる発光素子制御回路装置を示す。
【図２】本発明の第１の実施形態にかかるタイミングチャートを示す。
【図３】本発明の第２の実施形態にかかる発光素子制御回路装置を示す。
【図４】本発明の第２の実施形態にかかるタイミングチャートを示す。
【図５】従来の画像形成装置に用いられたダイナミックＬＥＤ駆動部の一例を示す。
【図６】従来の発光制御回路の一例を示す。
【図７】従来のＬＥＤ駆動装置の一例を示す。
【発明を実施するための形態】
【００２９】
（第１の実施形態）
図１は本発明の第１の実施の形態にかかる発光素子制御回路装置１００を示す。発光素子制御回路装置１００は、発光素子Ａ１〜Ａ１７を有する発光ユニットＥＵ１、電源Ｖ１、トランジスタＴＲ１、スイッチＳ１〜Ｓ１７、定電流源ＣＣ１〜ＣＣ１７、および制御部１１０を備える。発光素子Ａ１〜Ａ１７を除く構成要素は半導体集積回路として１つの半導体チップの中に内蔵されている。なお、発光素子Ａ１〜Ａ１５、スイッチＳ３〜Ｓ１５および定電流源ＣＣ３〜ＣＣ１５は実際は存在するが作図の便宜上省略している。なお、「発光ユニット」なる語句は、複数の発光素子を区分けする１つの単位として用いている。したがって、第１の実施形態では発光素子Ａ１〜Ａ１７からなる１７個の発光素子を指す。
したがって、１つの発光ユニットに含まれる発光素子の数は用途に応じて７個になったり、１０個になったり、あるいは２４個になったりする場合がある。
【００３０】
トランジスタＴＲ１は、Ｐチャネル型ＭＯＳトランジスタからなり、ソースＳ、ドレインＤ、および、ゲートＧは、電源Ｖ１、発光ユニットＥＵ１、および制御部１１０にそれぞれ接続されている。
【００３１】
電源Ｖ１は、たとえば３Ｖ〜５．５Ｖの直流電圧であり、その直流電圧はトランジスタＴＲ１のソースＳに印加される。トランジスタＴＲ１のゲートＧには制御部１１０から、ハイ（Ｈ）レベルおよびロー（Ｌ）レベルが交互に変化するスイッチング電圧Ｖｓ１が印加される。トランジスタＴＲ１はスイッチング電圧Ｖｓ１がＨレベルであるときにオフ状態に、Ｌレベルであるときにオン状態にそれぞれ置かれる。トランジスタＴＲ１は、ＰチャネルＭＯＳトランジスタではなく、ＰＮＰバイポーラトランジスタに置き換えることができる。その場合、スイッチング電圧Ｖｓ１のＨレベルおよびＬレベルに対応するオンオフ状態はＰチャネルＭＯＳトランジスタを用いたときと同じになる。
【００３２】
発光ユニットＥＵ１を構成する発光素子Ａ１〜Ａ１７の第１電極すなわちアノードは共通接続され、この共通接続点はトランジスタＴＲ１のドレインＤに接続される。トランジスタＴＲ１のドレインＤと共通接続される電圧供給線はパルス電圧供給線Ｙ１として表している。発光素子Ａ１〜Ａ１７の個々は半導体デバイスであるＬＥＤ、ＯＬＥＤ、またはＬＤからなり、かつ単一であることが望ましい。ここで単一とは２個以上の発光素子が直列または並列に接続されていないことを指す。もちろん、電球等の非半導体デバイスを用いてもかまわないが、装置の小型化を図るためにも半導体デバイスを用いるのが好適である。
【００３３】
トランジスタＴＲ１のドレインＤにはそのゲートＧに印加されるスイッチング電圧Ｖｓ１の極性とは逆極性のパルス電圧Ｖｐ１が出力される。すなわち、スイッチング電圧Ｖｓ１がＨレベルのときはＬレベルとなり、ＬレベルのときにはＨレベルとなる。パルス電圧Ｖｐ１がＨレベルのときにのみ発光素子Ａ１〜Ａ１７を点灯させることができる。
【００３４】
発光素子Ａ１〜Ａ１７の第２電極すなわちカソードは各別に駆動制御線Ｘ１〜Ｘ１７を介してスイッチＳ１〜Ｓ１７の第１端子に各別に接続される。スイッチＳ１〜Ｓ１７は、発光素子Ａ１〜Ａ１７にそれぞれ対応しており、発光素子Ａ１〜Ａ１７のオンオフ動作を切り替えるために用意されている。いま、トランジスタＴＲ１のドレインＤにＨレベルのパルス電圧Ｖｐ１が出力されると、発光素子Ａ１〜Ａ１７のすべてが同時にオンするのではなく、スイッチＳ１〜Ｓ１７によって選択された発光素子のみがパルス通電される。たとえば、スイッチＳ１が「閉」の状態、すなわちオン状態であるが、他のスイッチＳ２〜Ｓ１７が「開」の状態すなわちオフ状態であるときには、発光素子Ａ１のみがパルス通電されて点灯し、他の発光素子Ａ２〜Ａ１７はオフ状態すなわち非点灯状態に置かれる。
【００３５】
スイッチＳ１〜Ｓ１７のオンオフ切り替えは、制御部１１０から印加される駆動信号ＳＰ１〜ＳＰ１７によって行われる。駆動信号ＳＰ１〜ＳＰ１７は、スイッチング電圧Ｖｓ１と同様にＨレべルおよびＬレベルをもったいわゆるパルス状の電圧であり、かつ、ＬレベルからＨレベルに遷移するタイミング、およびＨレベルからＬレベルに遷移するタイミングは、駆動信号ＳＰ１〜ＳＰ１７がすべて同じではなく、所定時間ずつずれるように設定されている。すなわち時分割されている。また、駆動信号Ｓ１〜Ｓ１７は時分割されているだけではなく、そのパルス幅が時間経過とともに変化するいわゆるＰＷＭ駆動信号でもある。発光素子Ａ１〜Ａ１７の明るさはパルス通電される電流値に依存するが、さらにＰＷＭ駆動信号のデューティ比を調整して調整される。デューティ比の調整は制御部１１０において、たとえば、１．６％〜１００％の範囲でたとえば、１．６％のステップで調整されている。
【００３６】
定電流源ＣＣ１〜ＣＣ１７は、スイッチＳ１〜Ｓ１７の第２端子に各別に接続され、発光素子Ａ１〜Ａ１７に流す電流を決めている。定電流の大きさは制御部１１０で、数ｍＡの単位で調整されている。
【００３７】
制御部１１０からは、スイッチング電圧Ｖｓ１、駆動信号ＳＰ１〜ＳＰ１７などの各種電圧や各種信号が提供される。こうした電圧や信号は、制御部１１０に内蔵される発振器１１２で生成されたクロック信号が分周期、カウンタ、シフトレジスタ等の各種各様の回路によって信号処理され所定の大きさを有する電圧や所定の周波数、周期、デューティ比に調整されて作られている。
【００３８】
発光ユニットＥＵ１は、既に述べたように１７個の発光素子Ａ１〜Ａ１７を有する。こうした構成は発光素子がＬＥＤであるとき、当業者は、たとえば「１７チャンネルＬＥＤドライバ」と称することがある。ＬＥＤドライバには１７チャンネルだけではなく、７チャンネルや１０チャンネルなど用途に応じて使い分けるのが一般的である。
【００３９】
図２は、図１に示した発光素子制御回路装置１００のタイミングチャートである。スイッチング電圧はＶｓ１は、１周期Ｔｓで表されるパルス状の信号であり、トランジスタＴＲ１のゲートＧに印加される。スイッチング電圧Ｖｓ１は、立下りタイミングｔｓｆ１でＨレベルからLレベルに遷移し、立上りタイミングｔｓｒ１でＬレベルからＨレベルに遷移する。立下りタイミングｔｓｆ１から立上りタイミングｔｓｒ１までのＬレベル期間、すなわち期間Ｔｓ１でトランジスタＴＲ１はオン状態に置かれる。期間Ｔｓ１を除く期間すなわち、Ｈレベルの間トランジスタＴＲ１はオフ状態に置かれる。
【００４０】
パルス電圧Ｖｐ１は、スイッチング電圧Ｖｓ１に応動してトランジスタＴＲ１のドレインＤに出力される。すなわち、パルス電圧Ｖｐ１は、若干の遅れを無視すればスイッチング電圧Ｖｓ１の極性が反転されたものと同じになる。立上りタイミングｔｐｒ１はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１と同じタイミングであり、立下りタイミングｔｐｆ１はスイッチング電圧Ｖｓ１の立上りタイミングｔｓｒ１と同じとなる。期間Ｔｐ１で発光素子Ａ１〜Ａ１７のすべてがイネーブル状態に置かれる。しかし、実際点灯に供される発光素子は駆動信号ＳＰ１〜ＳＰ２の中でイネーブル状態に選択されたものに限られる。なお、「イネーブル状態」とは、駆動制御Ｘ１〜Ｘ１７にパルス電流が供給されている状態を指す。なお、イネーブル状態の逆は「ディスエーブル状態」と称される。各発光素子へのパルス電流の供給はスイッチＳ１〜Ｓ１７にオンオフ動作で一義的に決められる。
【００４１】
駆動信号ＳＰ１は、制御部１１０からスイッチＳ１に印加される。駆動信号ＳＰ１の１周期Ｔｓｐは、スイッチング電圧Ｖｓ１の１周期Ｔｓと同じであり、かつ、パルス電圧Ｖｐ１の１周期Ｔｐとも同じに選ばれる。駆動信号ＳＰ１の期間Ｔｓｐ１でスイッチＳ１がオンされる。期間Ｔｓｐ１は立上りタイミングｔｒ１から立下りタイミングｔｆ１までのＨレベル期間である。立上りタイミングｔｒ１はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１およびパルス電圧Ｖｐ１の立上りタイミングｔｐｒ１と同時にならないように、すなわち、遅延時間ｔｄｒだけ遅れるように制御部１１０で設定される。こうした遅延時間を設けることで、スイッチＳ１はパルス電圧Ｖｐ１が確実にＨレベルに遷移した後にオン状態となるので、駆動信号ＳＰ１のＨレベルの期間、発光素子Ａ１がパルス通電するに十分な電流を供給することができる。遅延時間ｔｄｒは制御部１１０で設定される。遅延時間は例えば、数μｓ〜数十μｓの範囲で設定される。また、トランジスタＴＲ１がオンするタイミングとスイッチＳ１がオンするタイミングがずらされているので、特定のタイミングでパルス状の電流が集中するという不具合を排除することができる。これによって、電流増大によって生じるノイズを排除することができる。なお、仮に駆動信号ＳＰ１の立上りタイミングｔｒ１がパルス電圧Ｖｐ１の立上りタイミングｔｐｒ１よりも早いとすると発光素子Ａ１に十分なパルス電流を供給することができなくなり所定の明るさを得ることができなくなる。
【００４２】
駆動信号ＳＰ２は、制御部１１０からスイッチＳ２に印加される。駆動信号ＳＰ２の１周期は、図示しないスイッチング電圧Ｖｓ１の１周期Ｔｓ、パルス電圧Ｖｐ１の１周期Ｔｐ、および駆動信号ＳＰ１の１周期Ｔｓｐと同じに選ばれる。駆動信号ＳＰ２の期間Ｔｓｐ２でスイッチＳ２がオンされる。期間Ｔｓｐ２は立上りタイミングｔｒ２から立下りタイミングｔｆ２までのＨレベル期間に相当する。立上りタイミングｔｒ２はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、および駆動信号ＳＰ１の立上りタイミングｔｒ１とも同時にならないように設定される。すなわち、駆動信号ＳＰ１の立上りタイミングｔｒ１よりも遅延時間ｔｄ１だけ遅れるように制御部１１０で設定される。これによって、発光素子Ａ２がパルス通電される点灯タイミングが発光素子Ａ１の点灯タイミングから所定間隔（時間）ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。なお、遅延時間ｔｄ１は遅延時間ｔｄよりもたとえば１桁ほど小さな大きさに設定されている。
【００４３】
駆動信号ＳＰ１６は、制御部１１０からスイッチＳ１６に印加される。駆動信号ＳＰ１６の１周期は、図示しないスイッチング電圧Ｖｓ１の１周期Ｔｓ、パルス電圧Ｖｐ１の１周期Ｔｐ、および駆動信号ＳＰ１〜ＳＰ１５の１周期と同じに選ばれる。駆動信号ＳＰ１６の期間Ｔｓｐ１６でスイッチＳ１６がオンされる。期間Ｔｓｐ１６は立上りタイミングｔｒ１６から立下りタイミングｔｆ１６までのＨレベル期間に相当する。立上りタイミングｔｒ１６はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、駆動信号ＳＰ１の立上りタイミングｔｒ１、駆動信号ＳＰ２の立上りタイミングｔｒ２とも同時にならないように設定される。また、図示しないが駆動信号ＳＰ３〜ＳＰ１５の立上りタイミングともずらされている。駆動信号ＳＰ１６の立上りタイミングｔｒ１６は、駆動信号ＳＰ１の立上りタイミングｔｒ１から１５ｔｄ１の期間、すなわち駆動信号ＳＰ１とＳＰ２との間の遅延時間ｔｄ１の１５倍の大きさに遅延時間を広げている。これによって、発光素子Ａ１６がパルス通電される点灯タイミングは、発光素子のＡ１〜Ａ１５の点灯タイミングから所定間隔（時間）ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。
【００４４】
駆動信号ＳＰ１７は、制御部１１０からスイッチＳ１７に印加される。駆動信号ＳＰ１７の１周期Ｔｓｐは、スイッチング電圧Ｖｓ１の１周期Ｔｓ、パルス電圧Ｖｐ１の１周期Ｔｐ、および駆動信号ＳＰ１〜ＳＰ１６の１周期と同じ大きさに選ばれる。駆動信号ＳＰ１７の期間Ｔｓｐ１７でスイッチＳ１７がオンされる。期間Ｔｓｐ１７は立上りタイミングｔｒ１７から立下りタイミングｔｆ１７までのＨレベル期間に相当する。立上りタイミングｔｒ１７はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、駆動信号ＳＰ１の立上りタイミングｔｒ１、駆動信号ＳＰ２の立上りタイミングｔｒ２、駆動信号ＳＰ１６の立上りタイミングｔｒ１６とも同時にならないように設定される。また、図示しないが駆動信号ＳＰ３〜ＳＰ１５の立上りタイミングとも重ならないようにずらされている。立上りタイミングｔｒ１７はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、駆動信号ＳＰ１の立上りタイミングｔｒ１、駆動信号ＳＰ２の立上りタイミングｔｒ２、駆動信号ＳＰ１６の立上りタイミングｔｒ１６とも同時にならないように設定される。また、図示しないが駆動信号ＳＰ３〜ＳＰ１６の立上りタイミングともずらされている。駆動信号ＳＰ１７の立上りタイミングｔｒ１７は、駆動信号ＳＰ１の立上りタイミングｔｒ１から１６ｔｄ１の期間、すなわち駆動信号ＳＰ１とＳＰ２との間の遅延時間ｔｄ１の１６倍の大きさに遅延時間を広げている。これによって、発光素子Ａ１６がパルス通電される点灯タイミングは、発光素子のＡ１〜Ａ１５の点灯タイミングから所定間隔（時間）ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。
【００４５】
以上、駆動信号ＳＰ１、ＳＰ２、ＳＰ１６、およびＳＰ１７について主に説明した。しかし、駆動信号ＳＰ３〜ＳＰ１５についても同様のことが言える。たとえば、図示しない駆動信号ＳＰ１０は、制御部１１０から図示しないスイッチＳ１０に印加される。駆動信号ＳＰ１０がＨレベルのときスイッチＳ１０がオンされる。駆動信号ＳＰ１０のＨレベルはパルス電圧Ｖｐ１のＨレベルの期間Ｔｐ１に収まるように設定される。駆動信号ＳＰ１０は図示しない立上りタイミングｔｒ１０でＬレベルからＨレベルに遷移し、図示しない立下りタイミングｔｆ１０でＨレベルからＬレベルに遷移する。駆動信号ＳＰ１０の立上りタイミングＴｒ１０はパルス電圧Ｖｐ１の立上りタイミングｔｐｒ１と同時でもなく、また、駆動信号ＳＰ１〜ＳＰ９、および駆動信号ＳＰ１１〜ＳＰ１７の立上りタイミングとも同時にならないように設定されている。これによって、発光素子Ａ１０がパルス通電されるタイミングは発光素子Ａ１〜Ａ９、およびＡ１１〜Ａ１７の点灯タイミングから所定時間ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。
【００４６】
トランジスタＴＲ１がオン状態の期間、すなわち期間Ｔｐ１において、スイッチＳ１〜Ｓ１７を順にオンさせ発光素子Ａ１〜Ａ１７に時間的に異なるタイミングで電流を供給する方法はたとえば特許文献２に開示されるように時分割駆動と称される。
【００４７】
本発明の第１の実施形態は要約すると次のとおりである。すなわち、発光素子制御回路装置１００は、第１電極および第２電極を有する発光素子Ａ１〜Ａ１７を備えた発光ユニットＥＵ１と、発光素子Ａ１〜Ａ１７に対して所定時間ｔｄ１遅れてパルス通電を行う駆動制御線Ｘ１〜Ｘ１７を備える。また、発光ユニットＥＵ１にオンまたはオフ状態に遷移するパルス電圧Ｖｐ１を供給するパルス電圧供給線Ｙ１を備え、パルス電圧供給線Ｙ１がオン状態、すなわちイネーブル状態に置かれたときに複数の発光素子Ａ１〜Ａ１７それぞれがパルス通電の１周期Ｔｓｐを所定時間ｔｄ１遅れて駆動される発光素子制御回路装置であると言える。
【００４８】
（第２の実施形態）
図３は本発明の第２の実施形態にかかる発光素子制御回路装置３００を示す。発光素子制御回路装置３００は、複数の発光ユニットを備える。「発光ユニット」とは複数の発光素子を区分けする１つの単位として用いている。したがって、「発光ユニット」なる部品や部位が実際に存在するわけではない。図１に示した発光素子制御回路装置１００との違いは、第１に発光ユニットＥＵ１だけではなく、発光ユニットＥＵ２〜ＥＵ７を加えた７チャンネルの発光ユニットを備えている。第２に、７チャンネルの発光ユニットにパルス状の電圧を供給するためにトランジスタＴＲ１〜ＴＲ７の７つのトランジスタを用意している。第３にトランジスタＴＲ１〜ＴＲ７の各ドレインＤにパルス電圧供給線Ｙ１〜Ｙ７を各別に接続している。第４に複数の発光ユニットＥＵ１〜ＥＵ７にまたがって駆動信号供給線Ｘ１〜Ｘ１７を接続している。第５に、トランジスタＴＲ１〜ＴＲ７のオンオフ動作を切り替えるために、スイッチング電圧Ｖｓ１〜Ｖｓ７の７つ用意している。第６に駆動信号供給線Ｘ１〜Ｘ１７を各別にスイッチＳ１〜Ｓ１７に接続している。なお、スイッチＳ１〜Ｓ１７、定電流源ＣＣ１〜ＣＣ１７、および制御部１１０は第１の実施形態と同じものを用いることができる。
【００４９】
発光ユニットＥＵ１は第１の実施形態と同様に発光素子Ａ１〜Ａ１７を有する。発光ユニットＥＵ２は、発光素子Ｂ１〜Ｂ１７を有し、図示しない発光ユニットＥＵ３〜ＥＵ５は、図示しない発光素子Ｃ１〜Ｃ１７、Ｄ１〜Ｄ１７、Ｅ１〜Ｅ１７を各別に有している。発光ユニットＥＵ６は、発光素子Ｆ１〜Ｆ１７を、発光ユニットＥＵ７は、発光素子Ｇ１〜Ｇ１７をそれぞれ有している。
【００５０】
トランジスタＴＲ１〜ＴＲ７の各ゲートＧには同じ周期でかつ時分割されたスイッチング電圧Ｖｓ１〜Ｖｓ７が各別に印加される。すなわち、トランジスタＴＲ１〜ＴＲ７は同じタイミングでオンオフするのではなく、互いにオンオフ時間がずらされるように所定間隔（時間）を持つように設定されている。たとえば、トランジスタＴＲ１がオンすると、その後はトランジスタＴＲ２が所定時間経過した後に遅れてオンし、その後トランジスタＴＲ３、ＴＲ４、ＴＲ５、ＴＲ６、およびＴＲ７が所定の間隔をもって、この順にオンするように設定されている。
【００５１】
発光素子制御回路装置３００は、発光素子がｍ行ｎ列に配置されたいわゆるマトリクス状に配置されている。すなわち、発光素子はたとえば７行１７列に配置され、１１９個の発光素子が配列される。こうした配置に伴い、パルス電圧供給線Ｙ１〜Ｙ７は行方向に、駆動制御線Ｘ１〜Ｘ１７は、列方向にそれぞれ配置される。そして、これらが交差する箇所に発光素子Ａ１〜Ａ１７、Ｂ１〜Ｂ１７、Ｃ１〜Ｃ１７（図示せず）、Ｄ１〜Ｄ１７（図示せず）、Ｅ１〜Ｅ１７（図示せず）、Ｆ１〜Ｆ１７、Ｇ１〜Ｇ１７が各別に接続される。こうした構成は発光素子がＬＥＤであるとき、当業者はたとえば「７ｘ１７ＬＥＤマトリクスドライバ」と称し、携帯電話のキー部や背面部分にマトリクス状に配置されたＬＥＤを制御し、図柄や文字等を点灯、点滅させるために用いる。
【００５２】
たとえば、発光ユニットＥＵ１を構成する発光素子Ａ１の点灯（発光）は、パルス電圧供給線Ｙ１と駆動制御線Ｘ１を共にイネーブル状態にして行う。発光素子Ａ２の点灯は、パルス電圧供給線Ｙ１と駆動制御線Ｘ２を共にイネーブル状態にして行う。発光素子Ａ１６の点灯は、パルス電圧供給線Ｙ１と駆動制御線Ｘ１６を共にイネーブル状態にして行う。同様に、発光素子Ａ１７の点灯は、パルス電圧供給線Ｙ１と駆動制御線Ｘ１７を共にイネーブル状態にして行う。
【００５３】
イネーブル状態、ディスエーブル状態と、パルス電圧供給線Ｙ１〜Ｙ７および駆動制御線Ｘ１〜Ｘ１７のＨレベル、Ｌレベルとの関係は一義的に定めることはできない。しかし、本発明の一実施形態では、パルス電圧供給線Ｙ１〜Ｙ７および駆動制御線Ｘ１〜Ｘ１７がＨレベルのときにイネーブル状態となり、パルス電圧供給線Ｙ１〜Ｙ７および駆動制御線Ｘ１〜Ｘ１７がＬレベルのときにディスエーブル状態になるように設定される。
【００５４】
また、発光ユニットＥＵ７を構成する発光素子Ｇ１の点灯（発光）は、パルス電圧供給線Ｙ７と駆動制御線Ｘ１を共にイネーブル状態にして行う。発光素子Ｇ２の点灯は、パルス電圧供給線Ｙ７と駆動制御線Ｘ２を共にイネーブル状態にして行う。発光素子Ｇ１６の点灯は、パルス電圧供給線Ｙ７と駆動制御線Ｘ１６を共にイネーブル状態にして行う。同様に、発光素子Ｇ１７の点灯は、パルス電圧供給線Ｙ７と駆動制御線Ｘ１７を共にイネーブル状態にして行う。
【００５５】
他の発光ユニットについても、発光ユニットＥＵ１、ＥＵ７と同様である。すなわち、各発光素子は交差するパルス電圧供給線Ｙ１〜Ｙ７と駆動制御線Ｘ１〜Ｘ１７が共にイネーブル状態に置かれたときに点灯する。たとえば、発光ユニットＥＵ２の発光素子Ｂ１は、パルス電圧供給線Ｙ２と駆動制御線Ｘ１が共にイネーブル状態に置かれたときに点灯する。また、図示しない発光ユニットＥＵ６の発光素子Ｆ１６は、パルス電圧供給線Ｙ６と駆動制御線Ｘ１６が共にイネーブル状態に置かれたときに点灯する。
【００５６】
図３に示す発光素子制御回路装置の特徴は端的に言えば、発光素子７ｘ１７＝１１９個のすべての発光素子は同時にオンまたはオフしないように制御されることにある。言い換えれば１１９個の発光素子のオンオフのタイミングが重ならないよう個々の発光素子のオンオフタイミングが個別に設定される。
【００５７】
ここで、本発明の技術的思想から離れ、パルス電圧供給線Ｙ１〜Ｙ７の間、および駆動制御線Ｘ１〜Ｘ１７の間に遅延時間が設けない場合を想定してみる。この場合、１１９個の発光素子は同時に点灯または消灯する。したがって、すべての発光素子がたとえば点灯されたタイミングでは電流が最も多く流れる。これによってノイズが増大するという不具合が生じる。
【００５８】
また、たとえば、パルス電圧供給線Ｙ１〜Ｙ７の間にのみ遅延をもたせ、かつ、パルス電圧供給線Ｙ１、Ｙ２、Ｙ３、Ｙ４、Ｙ５、Ｙ６、Ｙ７の順序で遅延させ、駆動制御線Ｘ１〜Ｘ１７の間には遅延時間が設けないときを想定してみる。このときには、最初にパルス電圧供給線Ｙ１に接続される発光素子Ａ１〜Ａ１７が同時に点灯または消灯する、次にパルス電圧供給線Ｙ２に接続される発光素子Ｂ１〜Ｂ１７が同時に点灯または消灯し、最後にはパルス電圧供給線Ｙ７に接続される発光素子Ｇ１〜Ｇ１７が同時に点灯または消灯することになる。したがって電流が集中して流れる状態は７分の１に分散されるので、ノイズの増大を抑制することは可能となる。しかし、依然としてノイズの増大が生じていることには変わりはない。
【００５９】
これに対し、本発明にかかる発光素子制御回路３００は、パルス電圧供給線Ｙ１〜Ｙ７、およびに駆動制御線Ｘ１〜Ｘ１７の両者に遅延時間を設けるというものである。すなわち、電圧供給線Ｙ１〜Ｙ７、およびに駆動制御線Ｘ１〜Ｘ１７の両者が時分割に制御されるものである。これによって、発光素子のオンオフタイミングは、発光素子すべてにおいて異なるので、特定のタイミングでの電流集中を大幅に減少させることができるので、ノイズの発生を大幅に抑制することができる。
【００６０】
図４は、図３に示した発光素子制御回路装置３００のタイミングチャートである。パルス電圧Ｖｐ１〜Ｖｐ７は、それぞれパルス電圧供給線Ｙ１〜Ｙ７に出力される。なお、パルス電圧Ｖｐ３〜Ｖｐ５、および発光ユニットＥＵ３〜ＥＵ５は図３には図示していないが図４には示している。
【００６１】
パルス電圧Ｖｐ１は、トランジスタＴＲ１のドレインＤに出力される。パルス電圧Ｖｐ１は、発光素子Ａ１〜Ａ１７を有する発光ユニットＥＵ１に供給される。パルス電圧Ｖｐ１の１周期Ｔｐの間には、発光ユニットＥＵ１を構成する発光素子Ａ１〜Ａ１７をオン状態、すなわちイネーブル状態にするための期間Ｔｐ１が設けられる。パルス電圧Ｖｐ１の１周期Ｔｐの大きさは制御部１１０で設定される。制御部１１０には発振器１１２が内蔵されており、発振器１１２から出力される基準クロック信号ｃｌｋの１周期を１単位として、パルス電圧Ｖｐ１〜Ｖｐ７の１周期Ｔｐおよび期間Ｔｐ１が設定される。たとえば、発振器１１２の基準発振周波数、すなわち、基準クロック信号ｃｌｋが１ＭＨｚに設定されたとすると、その１周期は１μｓとなる。したがって、基準クロック信号ｃｌｋの１単位は１μｓとなる。１周期Ｔｐはたとえば４７６０ｃｌｋに設定される。すなわち、１周期Ｔｐは４，７６ｍｓに設定されている。周期Ｔｐは周波数に換算すると２１０Ｈｚ程度となる。また、期間Ｔｐ１は６８０ｃｌｋに設定されている。すなわち、期間Ｔｐ１は、０．６８ｍｓに設定されている。期間Ｔｐ１の大きさは発光ユニットの数、すなわち、パルス電圧Ｖｐ１〜Ｖｐ７の数に基づき一義的に決められる。本発明の一実施形態では発光ユニットはＥＵ１〜ＥＵ７の７つであるから、期間Ｔｐ１は、１周期Ｔｐの７分１の大きさとなり、Ｔｐ１＝Ｔｐ／７＝４．７６ｍｓ／７＝０．６８ｍｓとなる。
【００６２】
パルス電圧Ｖｐ１〜Ｖｐ７の間の関係は、互いに時間的にずらされて、すなわち時分割されて発生するように制御されていることを除けば同じ条件に設定されている。すなわち、これらのパルス電圧の周期Ｔｐは等しく、また、期間Ｔｐ１も等しく設定される。パルス電圧Ｖｐ１がトランジスタＴＲ１のドレインＤに出力されるように、パルス電圧Ｖｐ２〜Ｖｐ７は、トランジスタＴＲ２〜ＴＲ７のドレインＤに各別に出力される。パルス電圧Ｖｐ１が立上ると、その後はパルス電圧Ｖｐ２、Ｖｐ３、Ｖｐ４、Ｖｐ５、Ｖｐ６、およびＶｐ７がこの順序で立上る。すなわち、前のパルス電圧が立上った後、期間Ｔｐ１遅れて次のパルス電圧が立上る。すなわち、各パルス電圧は時分割でオンオフされるよう制御部１１０で制御される。最後のパルス電圧Ｖｐ７が発光ユニットＥＵ７をイネーブル状態にする期間Ｔｐ１が、ＨレベルからＬレベルに遷移すると、再びパルス電圧Ｖｐ１はＬレベルからＨレベルに遷移し、発光ユニットＥＵ１をイネーブル状態に設定する。
【００６３】
図４にはパルス電圧Ｖｐ１〜Ｖｐ７の他に発光ユニットＥＵ１〜ＥＵ７がイネーブル状態に置かれる期間Ｔｅｕ１を示す。
【００６４】
期間Ｔｅｕ１において、図２に示した駆動信号ＳＰ１〜ＳＰ１７が制御部１１０で発生される。また、発光ユニットＥＵ１〜ＥＵ７は、それぞれ１周期Ｔｅｕでもって制御される。発光ユニットＥＵ１〜ＥＵ７のイネーブル状態はパルス電圧Ｖｐ１〜Ｖｐ７がＨレベルの期間、すなわち、期間Ｔｐ１に限って提供される。すなわち、発光ユニットＥＵ１は、パルス電圧Ｖｐ１の期間Ｔｐ１でイネーブル状態となり、発光ユニットＥＵ２は、パルス電圧Ｖｐ２の期間Ｔｐ１でイネーブル状態となる。同様に発光ユニットＥＵ３〜ＥＵ７は、パルス電圧Ｖｐ３〜Ｖｐ７の各期間Ｔｐ１でイネーブル状態に置かれる。
【００６５】
発光ユニットＥＵ１〜ＥＵ７がイネーブル状態に置かれる期間Ｔｅｕ１は制御部１１０で設定される。この期間Ｔｅｕ１はパルス電圧Ｖｐ１〜Ｖｐ７に設定された期間Ｔｐ１よりも短い。すなわち、Ｔｓｐ１＜Ｔｅｕ１の関係に維持される。期間Ｔｐ１がたとえば６８０ｃｌｋに設定されたとき、期間Ｔｅｕ１はたとえば、６３５ｃｌｋに設定されている。したがって、基準クロック信号ｃｌｋの周波数が１ＭＨｚ、すなわち、その１周期が１μｓであるとき、期間Ｔｐ１とＴｅｕ１との差は、６８０−６３５＝４５ｃｌｋ＝４５μｓの間隔（時間）が設定されることになる。また、パルス電圧Ｖｐ１〜Ｖｐ７がＬレベルからＨレベルに立上ったタイミングからＥＵ１〜ＥＵ７がそれぞれ立上るタイミングとの間には発光ユニットＥＵ１〜ＥＵ７を確実に駆動するために遅延時間ｔｄｒを設ける。遅延時間ｔｄｒは制御部１１０で設定され、その大きさは、たとえば、２０ｃｌｋに設定している。すなわち、２０μｓに設定している。遅延時間ｔｄｒの設定は発光ユニットの数と、１つの発光ユニットに内蔵される発光素子の数に応じて制御部１１０で設定される。
【００６６】
上記の説明から明らかなように発光ユニットＥＵ１〜ＥＵ７のそれぞれには１７個の発光素子が構成されている。そして、各発光ユニットに内蔵される１７個の発光素子は所定時間遅れて点灯する。図３に示したマトリクス状に配置した発光素子制御回路装置３００では、発光素子と隣の発光素子との間にはたとえば、１ｃｌｋの間隔（時間）を設けて点灯させる。すなわち、１７チャンネルＬＥＤドライバの場合、最初に点灯する発光素子と最後に発光する発光素子との間には１６μｓの時間差が生じる。したがって、各発光ユニットがイネーブル状態に置かれる期間Ｔｐ１の大きさは、チャンネル数も考慮して設定される。
【００６７】
本発明の一実施形態では基準クロック信号ｃｌｋの周波数は１ＭＨｚに設定している。なお、発振器１１２を用いずに制御部１１０の外部から所定の周波数と周期に設定した基準クロック信号ｃｌｋを供給するようにしてもよい。いずれにしても基準クロック信号ｃｌｋの周波数と周期は、随時設定することができる。たとえば、周波数は２００ＫＨｚ〜１０ＭＨｚの範囲で調整してもよい。いま、周期Ｔｐの設定はクロックパルス数によって決めるものとし、そのクロック数をたとえば４７６０ｃｌｋに設定すると、基準クロック信号ｃｌｋの周波数をたとえば２００ＫＨｚに設定した場合には、基準クロック信号ｃｌｋの１単位は５μｓとなるから、パルス電圧Ｖｐ１〜Ｖｐ７の１周期Ｔｐは、Ｔｐ＝５μｓ・４７６０＝２３．８ｍｓに設定される。これは周波数に換算すると、約４２Ｈｚとなる。また、発振器１１２の発振周波数を１０Ｍｚに設定したとすると、基準クロック信号ｃｌｋの１単位は０．１μｓとなり、パルス電圧Ｖｐ１〜Ｖｐ７の１周期Ｔｐは、Ｔｐ＝０．１μｓ・４７６０＝０．４７６ｍｓに設定される。これは周波数に換算すると、約２．１ＫＨｚとなる。
【００６８】
さて、本発明にかかるように、発光素子、表示素子に印加される電圧および電流が共に時分割で駆動される、いわゆる電圧、電流が時分割で駆動される発光素子制御回路装置では、供給するパルス電圧およびパルス電流の周波数の設定に配慮しなければならない。すなわち、本発明の一実施の形態では、制御部１１０に内蔵される発振器１１２で、周波数が１ＭＨｚの基準クロック信号ｃｌｋを発振させるも、発光ユニットＥＵ１〜ＥＵ７は、周波数が約２１０Ｈｚで駆動するようにしてみた。一般的にこの周波数を高く設定することには不都合は存在しないものと考えられる。しかし、この周波数を低くなると、発光素子、表示素子のちらつきを無視することができなくなる。このちらつきは日本での電源商用周波数５０Ｈｚ、６０Ｈｚが１つの目安となる。すなわち、ちらつきが許容できるのは一般的に５０Ｈｚであると考えると、本発明の実施形態では周期に換算して、２０ｍｓ以下の駆動周波数で発光ユニットを駆動するのが好ましい。
【産業上の利用可能性】
【００６９】
本発明の発光素子制御回路装置は、発光素子には電圧および電流が共に所定時間ずつ遅れた、すなわち時分割されて供給されるので発光素子が特定のタイミングで同時に点灯することによって電流が集中して流れるという不具合を排除することができる。これによって、発光素子がスイッチングしたときに生じるノイズが特定のタイミングで増大するという不具合を排除することができるので、その産業上の利用可能性は極めて高い。
【符号の説明】
【００７０】
１００、３００ 発光素子制御回路装置
１１０ 制御部
１１２ 発振器
Ａ１〜Ａ１７、Ｂ１〜Ｂ１７、Ｃ１〜Ｃ１７、Ｄ１〜Ｄ１７、Ｅ１〜Ｅ１７、Ｆ１〜Ｆ１７、Ｇ１〜Ｇ１７ 発光素子
ＣＣ１〜ＣＣ１７ 定電流源
ＥＵ１〜ＥＵ７ 発光ユニット
Ｓ１〜Ｓ１７ スイッチ
ＳＰ１〜ＳＰ１７ 駆動信号
ＴＲ１〜ＴＲ７ トランジスタ
Ｖ１ 電源
Ｖｓ１〜Ｖｓ７ スイッチング電圧
Ｖｐ１〜Ｖｐ７ パルス電圧
Ｘ１〜Ｘ１７ 駆動制御線
Ｙ１〜Ｙ７ パルス電圧供給線
【技術分野】
【０００１】
本発明は発光素子をオンタイミング又はオフタイミングをずらして発光させ、消費電流が所定のタイミングに集中するのを排除し、消費電流が増大することによって生じるノイズを抑制することができる発光素子制御回路装置およびその制御方法に関する。
【背景技術】
【０００２】
発光素子、表示素子としてよく知られている半導体素子としては発光ダイオード（ＬＥＤ；Lighting Emitting Diode）、有機発光ダイオード（ＯＬＥＤ；Organic
Lighting Emitting Diode）、レーザーダイオード(ＬＤ；Laser Diode)などが知られている。発光素子はたとえば、携帯電話、時計、キャラクター表示、装飾等に用いられる。
【０００３】
図５は特許文献１（特開２００１−３４３９３６号公報、図１）に示された画像形成装置を示す。画像形成装置の表示装置には、操作パネルに含まれる４×３のマトリクスにより構成されたＬＥＤダイナミック駆動部が示される。なお、特許文献１に開示された画像形成装置はマトリクス配列された発光ダイオードを用いた操作パネルの消費電力を低減させるというものである。
【０００４】
図５を参照すると、ＬＥＤダイナミック駆動部は、４つのＰＮＰトランジスタＴＲ０乃至ＴＲ３を用いたコモンドライバ１、マトリクス状に配列された４×３のＬＥＤ群２を備える。また、各発色光、すなわち、緑（Ｇ０、Ｇ１、Ｇ２、Ｇ３）、赤（Ｒ０、Ｒ１、Ｒ２、Ｒ３）、及び黄色（Ｙ０、Ｙ１、Ｙ２、Ｙ３）に流れる電流を調整するための電流制限抵抗群３、および３つのＮＰＮ型トランジスタＴＲＧ、ＴＲＲ、ＴＹＹを用いたデータドライバ４を備える。ＬＥＤ群２は、２つのドライバ、すなわち、コモンドライバ１及びデータドライバ４によって駆動される。
【０００５】
ＣＰＵ５は画像形成装置の制御をつかさどり、所定の条件に応じて２つのドライバで指定された駆動トランジスタを時分割的に駆動するための駆動信号を出力ポートＣＯＭ０乃至ＣＯＭ３及び出力ポートＤＡＴＡ０乃至２に出力する。ＣＰＵ５は、読出し専用メモリＲＯＭ７に格納されているプログラムと読み書き自由なメモリＲＡＭ８に記憶されている情報に基づいて、ＬＥＤダイナミック駆動部を含む画像形成装置全体を制御する中央処理装置である。
【０００６】
コモンドライバ１の各ＰＮＰ型トランジスタＴＲ０乃至ＴＲ３のエミッタは５Ｖの電源と接続され、各コレクタはＬＥＤ群２のそれぞれ対応する位置に配置されている。
【０００７】
ＰＮＰトランジスタＴＲ０乃至ＴＲ３のベースは、ＣＰＵ５の対応する出力ポートＣＯＭ0乃至ＣＯＭ３にそれぞれ接続されている。出力ポートＣＯＭ０乃至ＣＯＭ３には時分割駆動信号が出力される。時分割駆動信号が“Ｈｉｇｈ（Ｈ）”レベルにあるときは、ＰＮＰトランジスタＴＲ０乃至ＴＲ３はオフ状態にあるが、“Ｌｏｗ（Ｌ）”レベルにあるときは、これらのトランジスタはオンの状態に移行する。
【０００８】
一方、データドライバ４の各ＮＰＮ型トランジスタＴＲＧ、ＴＲＲ、ＴＹＹは発色光対応に設けられており、その各エミッタはアースに接続され、各コレクタは対応する電流制限抵抗ＲＧ、ＲＲ、ＲＹを介して、それぞれの発色光を有するＬＥＤの各カソード側に接続されている。また、トランジスタＴＲＧ、ＴＲＲ、ＴＹＹのベースＣＰＵ５の出力ポートＤＡＴＡ０乃至ＤＡＴＡ２にそれぞれ接続されている。出力ポートＤＡＴＡ０乃至ＤＡＴＡ２に出力される時分割の駆動信号が“Ｌｏｗ（Ｌ）”レベルのままでは、トランジスタＴＲＧ、ＴＲＲ、ＴＹＹはオフの状態にあるが、“Ｈｉｇｈ（Ｈ）”レベルとすると、トランジスタＴＲＧ、ＴＲＲ、ＴＹＹはオンの状態になる。
【０００９】
したがって、コモンドライバ１のいずれかのＰＮＰ型トランジスタＴＲｉ（ｉは０乃至３のいずれかを示す）のベース電圧を“Ｌ”とすると同時に、データドライバ４のいずれかのＮＰＮ型トランジスタＴＲｊ（ｊはＧ，Ｒ，Ｙのいずれかを示す）のベースの電圧レベルを“Ｈ”とすると選択された（ｉ，ｊ）に配置されているＬＥＤに電流が流され点灯される。
【００１０】
特許文献１にはマトリクス状に配列された発光ダイオードを時分割駆動させる第１及び第２の駆動手段、すなわち、コモンドライバ１とデータドライバ４の間にＬＥＤマトリクス２が直列に接続されているものが開示されている。
【００１１】
図６は、本出願人がすでに提案済みの特許文献２（国際公開第ＷＯ２００６／１３７２７３号パンフレット、図１）に示された、発光制御回路を一部参照符号を替えて示す。発光制御回路６００は、ＰＷＭ制御回路６１と、昇圧回路６２と、スイッチＳＷ１〜ＳＷ３と、定電流ドライバＫ１〜Ｋ３とを備える。
【００１２】
図６に示される発光制御回路６００の回路構成の特徴は要約すると次のとおりである。すなわち、複数個の発光素子Ｄ１、Ｄ２、およびＤ３を点灯させる発光制御回路６００は、発光素子Ｄ１、Ｄ２、およびＤ３に供給するための電流Ｉｏ１、Ｉｏ２、およびＩｏ３を発生する電流源回路Ｋ１、Ｋ２、およびＫ３を備える。また、発光制御回路６００は発光素子に対応して配置され、電流源回路Ｋ１、Ｋ２、およびＫ３が発生した電流を発光素子に供給するか否かを切り替える複数個のスイッチＳＷ１、ＳＷ２、ＳＷ３と、各スイッチＳＷ１、ＳＷ２、ＳＷ３を制御して電流源回路が発生した電流を各発光素子に断続的に供給し、かつ、電流供給の停止状態から開始状態への切り替えを発光素子ごとに異なるタイミングで行うＰＷＭ制御回路６１を備える。
【００１３】
したがって、特許文献２は発光素子Ｄ１、Ｄ２、およびＤ３に電流を供給するにあたり、電流供給の停止状態から開始状態への切り替えを発光素子ごとに異なるタイミングで行うものであるから特許文献１と同様に発光素子を時分割で制御するものを開示している。
【００１４】
図７は特許文献３、図１（ａ）に示されたＬＥＤ駆動装置について一部参照符号を替え、かつ、一部参照符号を追加するとともに、図１（ｂ）の一部も追加して示す。
【００１５】
特許文献３は、ＬＥＤをＬＣＤのバックライトや各種照明として用い、明るさを調節するためにＬＥＤをパルス幅によって通電制御する際、並列接続した多くのＬＥＤが一斉にオンオフすることによって生じるノイズを防止し、また、ＬＥＤの急激な光度増加時にもＬＥＤが安定して作動することができるようにしたＬＥＤ駆動を提供するとしている。
【００１６】
図７において、ＬＥＤ駆動装置７００は、ＬＥＤ発光部７１とＬＥＤ発光部７１を制御するＬＥＤ駆動制御部７２とを備える。ＬＥＤ発光部７１にはそれぞれ複数のＬＥＤを直列に接続したＬＥＤＧ１、ＬＥＤＧ２、ＬＥＤＧ３、ＬＥＤＧ４、ＬＥＤＧ５の５グループ並列に接続した構成が示されている。ＬＥＤ発光部７１には電源７３から電流が供給され、各ＬＥＤグループのアース線側にスイッチング素子としてのトランジスタをＬＥＤグループごとにＴｒ.１、Ｔｒ.２、Ｔｒ.３、Ｔｒ.４、Ｔｒ.５の５個設け、これらを制御指示信号Ｓに応じて駆動パルスを供給するＰＷＭ（Pulse Width Modulation）制御部７４から、駆動信号ＤＲＶ１、ＤＲＶ２、ＤＲＶ３、ＤＲＶ４、ＤＲＶ５を出力して駆動制御を行うものを示す。
【００１７】
ＰＷＭ制御部７４では、ＬＥＤの明るさの制御指示信号Ｓを入力すると、ＰＷＭとして駆動信号ＤＲＶ１、ＤＲＶ２、ＤＲＶ３、ＤＲＶ４、およびＤＲＶ５を出力する。ＰＷＭ制御部７４にＬＥＤ明るさ指示信号Ｓが入力されると、その指示信号に応じたパルス幅の駆動信号を出力する。その際各駆動信号の１周期ＴをＬＥＤのグループ数に分割して順に出力する。図７においては、ＬＥＤのグループ数が５個であるため、１周期を５分割し、第１ＬＥＤグループＬＥＤＧ１の電流制御を行う第１トランジスタＴｒ.１を駆動するパルス信号である駆動信号ＤＲＶ１は、時刻ｔ１で立ち上がる。第２ＬＥＤグループＬＥＤＧ２の電流制御を行う第２トランジスタＴｒ.２を駆動するパルス信号である駆動信号ＤＲＶ２は、第１トランジスタＴｒ.１の立ち上がり時刻ｔ１よりＴ／５周期遅れたタイミングで立ち上がる。同様に、第３ＬＥＤグループＬＥＤＧ３の電流制御を行う第３トランジスタＴｒ.３を駆動するパルス信号である駆動信号ＤＲＶ３は、第２トランジスタＴｒ.２の立ち上がり時刻よりＴ／５周期遅れたタイミングで立ち上がる。同様に、第４ＬＥＤグループＬＥＤＧ４の電流制御を行う第４トランジスタＴｒ.４を駆動するパルス信号である駆動信号ＤＲＶ４は、第３トランジスタＴｒ.３の立ち上がり時刻よりＴ／５周期遅れたタイミングで立ち上がる。同様に、第５ＬＥＤグループＬＥＤＧ５の電流制御を行う第５トランジスタＴｒ.５を駆動するパルス信号である駆動信号ＤＲＶ５は、第４トランジスタＴｒ.４の立ち上がり時刻よりＴ／５周期遅れたタイミングで立ち上がる。このようにして、ＬＥＤのグループ数に応じて数に時分割され各ＬＥＤの点灯が制御される。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００１−３４３９３６号公報（図１）
【特許文献２】国際公開第ＷＯ２００６／１３７２７３号パンフレット（図１）
【特許文献３】特開２００８−９１３１１号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【００１９】
特許文献１には発光ダイオードに供給する電圧、電流の両者を時分割駆動するものが示唆されていることは認められる。しかし仔細にみると、複数の発光素子それぞれがパルス通電の１周期の所定時間遅れて駆動されるということまでは示唆していない。
【００２０】
特許文献２は発光素子に時分割で電流を供給するというものを開示するも、電圧および電流の両者を時分割で供給するということまでは開示していない。また、発光素子をマトリクス状に配置した発光素子を個々に制御するという技術的思想も開示していない。
【００２１】
特許文献３は特許文献２と同様に発光素子に時分割で電流を供給するという技術的思想を開示する。しかし、特許文献３にも発光素子に供給する電圧および電流の両者を時分割で供給するということまでは開示していない。また、発光素子をマトリクス状に配置した発光素子を個々に制御するという技術的思想も開示していない。
【００２２】
本発明の発光素子制御回路装置は、上記特許文献１〜３の構成要件の一部を包含するが、さらに消費電力を低減し、さらに特定のタイミングで発光素子がオンオフすることで生じるノイズの発生を低減することができる発光素子制御回路装置を提供するものである。特に、ｍ（ｍは２以上の整数）行ｎ（ｎは２以上の整数）列に配置された個々の発光素子のオンオフのタイミングが重ならないようにずらすことによって、電流が特定のタイミングに集中することを排除した発光素子制御回路装置およびその制御方法を提供するものである。
【課題を解決するための手段】
【００２３】
本発明にかかる第１の発光素子制御回路装置は、
（ａ）複数の発光素子と、
（ｂ）複数の発光素子に対して所定間隔で各別にパルス通電を行う複数の駆動制御線と、
（ｃ）複数の発光素子にオンまたはオフ状態に遷移するパルス電圧を供給するパルス電圧供給線とを備え、
パルス電圧供給線がオン状態に遷移したときに複数の発光素子それぞれがパルス通電の１周期の所定時間遅れて駆動される。こうした構成によれば、発光素子は所定時間ずつ遅れて点灯するといういわゆる時分割で点灯されるので、複数の発光素子が同時に点灯するときに電流が集中して生じるノイズを抑制することができる。また、発光素子が点灯する期間に限って電源側から発光素子側へ電圧を供給するので、無駄な電力消費を抑制することができる。
【００２４】
また、本発明にかかる第２の発光素子制御回路装置は、上記第１の発明の発光素子制御回路装置に加えて
（ａ）複数の発光素子は複数の発光ユニットに区分けされ、
（ｂ）発光ユニットは複数用意され、
（ｃ）かつ、発光ユニットの数に応じてパルス電圧供給線が複数用意され、
（ｄ）複数の発光ユニットそれぞれは複数のパルス電圧供給線それぞれから１周期が所定時間ずつ遅れたパルス電圧が順に供給される。こうした構成によれば発光素子をマトリクス状に配列した発光素子制御回路装置において、複数の発光素子が同時に点灯するときに電流が集中して生じるノイズを抑制することができる。また、発光素子が点灯する期間に限って電源側から発光素子側へ電圧を供給するので、無駄な電力消費を抑制することができる。
【００２５】
また、本発明にかかる第３の発光素子制御回路装置は、上記第２の発明に加えて
（ａ）複数のパルス電圧供給線および複数の駆動制御線は、ｍ行（ｍは２以上の整数）ｎ列（ｎは２以上の整数）からなるマトリクス状に配置され、
（ｂ）複数の発光素子は、ｍ行に配列されたパルス電圧供給線とｎ列に配列された駆動制御線とが交差する箇所に接続されてなり、
（ｃ）ｍ行に配列された複数のパルス電圧供給線には１周期が所定時間遅れたパルス電圧が各発光ユニットに供給され、
（ｄ）ｎ列に配列された複数の駆動制御線には複数の発光ユニットにまたがる発光素子に共通のパルス通電するためのパルス状の電流が供給されてなる。こうした構成によれば、上記第２の発明と同様に、発光素子をマトリクス状に配列した発光素子制御回路装置において、複数の発光素子が同時に点灯するときに電流が集中して生じるノイズを抑制することができる。また、発光素子が点灯する期間に限って電源側から発光素子側へ電圧が供給されるので、無駄な電力消費を抑制することができる。
【００２６】
本発明にかかる発光素子制御回路装置の制御方法は、ｍ行（ｍは２以上の整数）ｎ列（ｎは２以上の整数）からなるマトリクス状に配置された複数の発光素子ｍ×ｎ個をオンまたはオフ制御するにあたり、前記ｍ×ｎ個の発光素子のすべてのオンオフタイミングが所定間隔ずらされて制御される。前記ｍ×ｎ個からなるすべての発光素子に流れる電流のタイミングをずらすことができるので特定のタイミングにパルス状の電流が集中して流れるという不具合を排除することができる。これによってノイズ発生の増大を抑制することができる。
【発明の効果】
【００２７】
本発明によれば、発光素子制御回路装置を構成する発光素子のすべてを異なるタイミングで動作させることができ、これによりピーク電流が生じるタイミングが分散されるので電源電圧が急激に低下するという不具合を排除するとともに電流増加によって発生するノイズを抑制することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施形態にかかる発光素子制御回路装置を示す。
【図２】本発明の第１の実施形態にかかるタイミングチャートを示す。
【図３】本発明の第２の実施形態にかかる発光素子制御回路装置を示す。
【図４】本発明の第２の実施形態にかかるタイミングチャートを示す。
【図５】従来の画像形成装置に用いられたダイナミックＬＥＤ駆動部の一例を示す。
【図６】従来の発光制御回路の一例を示す。
【図７】従来のＬＥＤ駆動装置の一例を示す。
【発明を実施するための形態】
【００２９】
（第１の実施形態）
図１は本発明の第１の実施の形態にかかる発光素子制御回路装置１００を示す。発光素子制御回路装置１００は、発光素子Ａ１〜Ａ１７を有する発光ユニットＥＵ１、電源Ｖ１、トランジスタＴＲ１、スイッチＳ１〜Ｓ１７、定電流源ＣＣ１〜ＣＣ１７、および制御部１１０を備える。発光素子Ａ１〜Ａ１７を除く構成要素は半導体集積回路として１つの半導体チップの中に内蔵されている。なお、発光素子Ａ１〜Ａ１５、スイッチＳ３〜Ｓ１５および定電流源ＣＣ３〜ＣＣ１５は実際は存在するが作図の便宜上省略している。なお、「発光ユニット」なる語句は、複数の発光素子を区分けする１つの単位として用いている。したがって、第１の実施形態では発光素子Ａ１〜Ａ１７からなる１７個の発光素子を指す。
したがって、１つの発光ユニットに含まれる発光素子の数は用途に応じて７個になったり、１０個になったり、あるいは２４個になったりする場合がある。
【００３０】
トランジスタＴＲ１は、Ｐチャネル型ＭＯＳトランジスタからなり、ソースＳ、ドレインＤ、および、ゲートＧは、電源Ｖ１、発光ユニットＥＵ１、および制御部１１０にそれぞれ接続されている。
【００３１】
電源Ｖ１は、たとえば３Ｖ〜５．５Ｖの直流電圧であり、その直流電圧はトランジスタＴＲ１のソースＳに印加される。トランジスタＴＲ１のゲートＧには制御部１１０から、ハイ（Ｈ）レベルおよびロー（Ｌ）レベルが交互に変化するスイッチング電圧Ｖｓ１が印加される。トランジスタＴＲ１はスイッチング電圧Ｖｓ１がＨレベルであるときにオフ状態に、Ｌレベルであるときにオン状態にそれぞれ置かれる。トランジスタＴＲ１は、ＰチャネルＭＯＳトランジスタではなく、ＰＮＰバイポーラトランジスタに置き換えることができる。その場合、スイッチング電圧Ｖｓ１のＨレベルおよびＬレベルに対応するオンオフ状態はＰチャネルＭＯＳトランジスタを用いたときと同じになる。
【００３２】
発光ユニットＥＵ１を構成する発光素子Ａ１〜Ａ１７の第１電極すなわちアノードは共通接続され、この共通接続点はトランジスタＴＲ１のドレインＤに接続される。トランジスタＴＲ１のドレインＤと共通接続される電圧供給線はパルス電圧供給線Ｙ１として表している。発光素子Ａ１〜Ａ１７の個々は半導体デバイスであるＬＥＤ、ＯＬＥＤ、またはＬＤからなり、かつ単一であることが望ましい。ここで単一とは２個以上の発光素子が直列または並列に接続されていないことを指す。もちろん、電球等の非半導体デバイスを用いてもかまわないが、装置の小型化を図るためにも半導体デバイスを用いるのが好適である。
【００３３】
トランジスタＴＲ１のドレインＤにはそのゲートＧに印加されるスイッチング電圧Ｖｓ１の極性とは逆極性のパルス電圧Ｖｐ１が出力される。すなわち、スイッチング電圧Ｖｓ１がＨレベルのときはＬレベルとなり、ＬレベルのときにはＨレベルとなる。パルス電圧Ｖｐ１がＨレベルのときにのみ発光素子Ａ１〜Ａ１７を点灯させることができる。
【００３４】
発光素子Ａ１〜Ａ１７の第２電極すなわちカソードは各別に駆動制御線Ｘ１〜Ｘ１７を介してスイッチＳ１〜Ｓ１７の第１端子に各別に接続される。スイッチＳ１〜Ｓ１７は、発光素子Ａ１〜Ａ１７にそれぞれ対応しており、発光素子Ａ１〜Ａ１７のオンオフ動作を切り替えるために用意されている。いま、トランジスタＴＲ１のドレインＤにＨレベルのパルス電圧Ｖｐ１が出力されると、発光素子Ａ１〜Ａ１７のすべてが同時にオンするのではなく、スイッチＳ１〜Ｓ１７によって選択された発光素子のみがパルス通電される。たとえば、スイッチＳ１が「閉」の状態、すなわちオン状態であるが、他のスイッチＳ２〜Ｓ１７が「開」の状態すなわちオフ状態であるときには、発光素子Ａ１のみがパルス通電されて点灯し、他の発光素子Ａ２〜Ａ１７はオフ状態すなわち非点灯状態に置かれる。
【００３５】
スイッチＳ１〜Ｓ１７のオンオフ切り替えは、制御部１１０から印加される駆動信号ＳＰ１〜ＳＰ１７によって行われる。駆動信号ＳＰ１〜ＳＰ１７は、スイッチング電圧Ｖｓ１と同様にＨレべルおよびＬレベルをもったいわゆるパルス状の電圧であり、かつ、ＬレベルからＨレベルに遷移するタイミング、およびＨレベルからＬレベルに遷移するタイミングは、駆動信号ＳＰ１〜ＳＰ１７がすべて同じではなく、所定時間ずつずれるように設定されている。すなわち時分割されている。また、駆動信号Ｓ１〜Ｓ１７は時分割されているだけではなく、そのパルス幅が時間経過とともに変化するいわゆるＰＷＭ駆動信号でもある。発光素子Ａ１〜Ａ１７の明るさはパルス通電される電流値に依存するが、さらにＰＷＭ駆動信号のデューティ比を調整して調整される。デューティ比の調整は制御部１１０において、たとえば、１．６％〜１００％の範囲でたとえば、１．６％のステップで調整されている。
【００３６】
定電流源ＣＣ１〜ＣＣ１７は、スイッチＳ１〜Ｓ１７の第２端子に各別に接続され、発光素子Ａ１〜Ａ１７に流す電流を決めている。定電流の大きさは制御部１１０で、数ｍＡの単位で調整されている。
【００３７】
制御部１１０からは、スイッチング電圧Ｖｓ１、駆動信号ＳＰ１〜ＳＰ１７などの各種電圧や各種信号が提供される。こうした電圧や信号は、制御部１１０に内蔵される発振器１１２で生成されたクロック信号が分周期、カウンタ、シフトレジスタ等の各種各様の回路によって信号処理され所定の大きさを有する電圧や所定の周波数、周期、デューティ比に調整されて作られている。
【００３８】
発光ユニットＥＵ１は、既に述べたように１７個の発光素子Ａ１〜Ａ１７を有する。こうした構成は発光素子がＬＥＤであるとき、当業者は、たとえば「１７チャンネルＬＥＤドライバ」と称することがある。ＬＥＤドライバには１７チャンネルだけではなく、７チャンネルや１０チャンネルなど用途に応じて使い分けるのが一般的である。
【００３９】
図２は、図１に示した発光素子制御回路装置１００のタイミングチャートである。スイッチング電圧はＶｓ１は、１周期Ｔｓで表されるパルス状の信号であり、トランジスタＴＲ１のゲートＧに印加される。スイッチング電圧Ｖｓ１は、立下りタイミングｔｓｆ１でＨレベルからLレベルに遷移し、立上りタイミングｔｓｒ１でＬレベルからＨレベルに遷移する。立下りタイミングｔｓｆ１から立上りタイミングｔｓｒ１までのＬレベル期間、すなわち期間Ｔｓ１でトランジスタＴＲ１はオン状態に置かれる。期間Ｔｓ１を除く期間すなわち、Ｈレベルの間トランジスタＴＲ１はオフ状態に置かれる。
【００４０】
パルス電圧Ｖｐ１は、スイッチング電圧Ｖｓ１に応動してトランジスタＴＲ１のドレインＤに出力される。すなわち、パルス電圧Ｖｐ１は、若干の遅れを無視すればスイッチング電圧Ｖｓ１の極性が反転されたものと同じになる。立上りタイミングｔｐｒ１はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１と同じタイミングであり、立下りタイミングｔｐｆ１はスイッチング電圧Ｖｓ１の立上りタイミングｔｓｒ１と同じとなる。期間Ｔｐ１で発光素子Ａ１〜Ａ１７のすべてがイネーブル状態に置かれる。しかし、実際点灯に供される発光素子は駆動信号ＳＰ１〜ＳＰ２の中でイネーブル状態に選択されたものに限られる。なお、「イネーブル状態」とは、駆動制御Ｘ１〜Ｘ１７にパルス電流が供給されている状態を指す。なお、イネーブル状態の逆は「ディスエーブル状態」と称される。各発光素子へのパルス電流の供給はスイッチＳ１〜Ｓ１７にオンオフ動作で一義的に決められる。
【００４１】
駆動信号ＳＰ１は、制御部１１０からスイッチＳ１に印加される。駆動信号ＳＰ１の１周期Ｔｓｐは、スイッチング電圧Ｖｓ１の１周期Ｔｓと同じであり、かつ、パルス電圧Ｖｐ１の１周期Ｔｐとも同じに選ばれる。駆動信号ＳＰ１の期間Ｔｓｐ１でスイッチＳ１がオンされる。期間Ｔｓｐ１は立上りタイミングｔｒ１から立下りタイミングｔｆ１までのＨレベル期間である。立上りタイミングｔｒ１はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１およびパルス電圧Ｖｐ１の立上りタイミングｔｐｒ１と同時にならないように、すなわち、遅延時間ｔｄｒだけ遅れるように制御部１１０で設定される。こうした遅延時間を設けることで、スイッチＳ１はパルス電圧Ｖｐ１が確実にＨレベルに遷移した後にオン状態となるので、駆動信号ＳＰ１のＨレベルの期間、発光素子Ａ１がパルス通電するに十分な電流を供給することができる。遅延時間ｔｄｒは制御部１１０で設定される。遅延時間は例えば、数μｓ〜数十μｓの範囲で設定される。また、トランジスタＴＲ１がオンするタイミングとスイッチＳ１がオンするタイミングがずらされているので、特定のタイミングでパルス状の電流が集中するという不具合を排除することができる。これによって、電流増大によって生じるノイズを排除することができる。なお、仮に駆動信号ＳＰ１の立上りタイミングｔｒ１がパルス電圧Ｖｐ１の立上りタイミングｔｐｒ１よりも早いとすると発光素子Ａ１に十分なパルス電流を供給することができなくなり所定の明るさを得ることができなくなる。
【００４２】
駆動信号ＳＰ２は、制御部１１０からスイッチＳ２に印加される。駆動信号ＳＰ２の１周期は、図示しないスイッチング電圧Ｖｓ１の１周期Ｔｓ、パルス電圧Ｖｐ１の１周期Ｔｐ、および駆動信号ＳＰ１の１周期Ｔｓｐと同じに選ばれる。駆動信号ＳＰ２の期間Ｔｓｐ２でスイッチＳ２がオンされる。期間Ｔｓｐ２は立上りタイミングｔｒ２から立下りタイミングｔｆ２までのＨレベル期間に相当する。立上りタイミングｔｒ２はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、および駆動信号ＳＰ１の立上りタイミングｔｒ１とも同時にならないように設定される。すなわち、駆動信号ＳＰ１の立上りタイミングｔｒ１よりも遅延時間ｔｄ１だけ遅れるように制御部１１０で設定される。これによって、発光素子Ａ２がパルス通電される点灯タイミングが発光素子Ａ１の点灯タイミングから所定間隔（時間）ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。なお、遅延時間ｔｄ１は遅延時間ｔｄよりもたとえば１桁ほど小さな大きさに設定されている。
【００４３】
駆動信号ＳＰ１６は、制御部１１０からスイッチＳ１６に印加される。駆動信号ＳＰ１６の１周期は、図示しないスイッチング電圧Ｖｓ１の１周期Ｔｓ、パルス電圧Ｖｐ１の１周期Ｔｐ、および駆動信号ＳＰ１〜ＳＰ１５の１周期と同じに選ばれる。駆動信号ＳＰ１６の期間Ｔｓｐ１６でスイッチＳ１６がオンされる。期間Ｔｓｐ１６は立上りタイミングｔｒ１６から立下りタイミングｔｆ１６までのＨレベル期間に相当する。立上りタイミングｔｒ１６はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、駆動信号ＳＰ１の立上りタイミングｔｒ１、駆動信号ＳＰ２の立上りタイミングｔｒ２とも同時にならないように設定される。また、図示しないが駆動信号ＳＰ３〜ＳＰ１５の立上りタイミングともずらされている。駆動信号ＳＰ１６の立上りタイミングｔｒ１６は、駆動信号ＳＰ１の立上りタイミングｔｒ１から１５ｔｄ１の期間、すなわち駆動信号ＳＰ１とＳＰ２との間の遅延時間ｔｄ１の１５倍の大きさに遅延時間を広げている。これによって、発光素子Ａ１６がパルス通電される点灯タイミングは、発光素子のＡ１〜Ａ１５の点灯タイミングから所定間隔（時間）ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。
【００４４】
駆動信号ＳＰ１７は、制御部１１０からスイッチＳ１７に印加される。駆動信号ＳＰ１７の１周期Ｔｓｐは、スイッチング電圧Ｖｓ１の１周期Ｔｓ、パルス電圧Ｖｐ１の１周期Ｔｐ、および駆動信号ＳＰ１〜ＳＰ１６の１周期と同じ大きさに選ばれる。駆動信号ＳＰ１７の期間Ｔｓｐ１７でスイッチＳ１７がオンされる。期間Ｔｓｐ１７は立上りタイミングｔｒ１７から立下りタイミングｔｆ１７までのＨレベル期間に相当する。立上りタイミングｔｒ１７はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、駆動信号ＳＰ１の立上りタイミングｔｒ１、駆動信号ＳＰ２の立上りタイミングｔｒ２、駆動信号ＳＰ１６の立上りタイミングｔｒ１６とも同時にならないように設定される。また、図示しないが駆動信号ＳＰ３〜ＳＰ１５の立上りタイミングとも重ならないようにずらされている。立上りタイミングｔｒ１７はスイッチング電圧Ｖｓ１の立下りタイミングｔｓｆ１、パルス電圧Ｖｐ１の立上りタイミングｔｐｒ１、駆動信号ＳＰ１の立上りタイミングｔｒ１、駆動信号ＳＰ２の立上りタイミングｔｒ２、駆動信号ＳＰ１６の立上りタイミングｔｒ１６とも同時にならないように設定される。また、図示しないが駆動信号ＳＰ３〜ＳＰ１６の立上りタイミングともずらされている。駆動信号ＳＰ１７の立上りタイミングｔｒ１７は、駆動信号ＳＰ１の立上りタイミングｔｒ１から１６ｔｄ１の期間、すなわち駆動信号ＳＰ１とＳＰ２との間の遅延時間ｔｄ１の１６倍の大きさに遅延時間を広げている。これによって、発光素子Ａ１６がパルス通電される点灯タイミングは、発光素子のＡ１〜Ａ１５の点灯タイミングから所定間隔（時間）ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。
【００４５】
以上、駆動信号ＳＰ１、ＳＰ２、ＳＰ１６、およびＳＰ１７について主に説明した。しかし、駆動信号ＳＰ３〜ＳＰ１５についても同様のことが言える。たとえば、図示しない駆動信号ＳＰ１０は、制御部１１０から図示しないスイッチＳ１０に印加される。駆動信号ＳＰ１０がＨレベルのときスイッチＳ１０がオンされる。駆動信号ＳＰ１０のＨレベルはパルス電圧Ｖｐ１のＨレベルの期間Ｔｐ１に収まるように設定される。駆動信号ＳＰ１０は図示しない立上りタイミングｔｒ１０でＬレベルからＨレベルに遷移し、図示しない立下りタイミングｔｆ１０でＨレベルからＬレベルに遷移する。駆動信号ＳＰ１０の立上りタイミングＴｒ１０はパルス電圧Ｖｐ１の立上りタイミングｔｐｒ１と同時でもなく、また、駆動信号ＳＰ１〜ＳＰ９、および駆動信号ＳＰ１１〜ＳＰ１７の立上りタイミングとも同時にならないように設定されている。これによって、発光素子Ａ１０がパルス通電されるタイミングは発光素子Ａ１〜Ａ９、およびＡ１１〜Ａ１７の点灯タイミングから所定時間ずらされるので、特定のタイミングにノイズが増大するという不具合を排除することができる。
【００４６】
トランジスタＴＲ１がオン状態の期間、すなわち期間Ｔｐ１において、スイッチＳ１〜Ｓ１７を順にオンさせ発光素子Ａ１〜Ａ１７に時間的に異なるタイミングで電流を供給する方法はたとえば特許文献２に開示されるように時分割駆動と称される。
【００４７】
本発明の第１の実施形態は要約すると次のとおりである。すなわち、発光素子制御回路装置１００は、第１電極および第２電極を有する発光素子Ａ１〜Ａ１７を備えた発光ユニットＥＵ１と、発光素子Ａ１〜Ａ１７に対して所定時間ｔｄ１遅れてパルス通電を行う駆動制御線Ｘ１〜Ｘ１７を備える。また、発光ユニットＥＵ１にオンまたはオフ状態に遷移するパルス電圧Ｖｐ１を供給するパルス電圧供給線Ｙ１を備え、パルス電圧供給線Ｙ１がオン状態、すなわちイネーブル状態に置かれたときに複数の発光素子Ａ１〜Ａ１７それぞれがパルス通電の１周期Ｔｓｐを所定時間ｔｄ１遅れて駆動される発光素子制御回路装置であると言える。
【００４８】
（第２の実施形態）
図３は本発明の第２の実施形態にかかる発光素子制御回路装置３００を示す。発光素子制御回路装置３００は、複数の発光ユニットを備える。「発光ユニット」とは複数の発光素子を区分けする１つの単位として用いている。したがって、「発光ユニット」なる部品や部位が実際に存在するわけではない。図１に示した発光素子制御回路装置１００との違いは、第１に発光ユニットＥＵ１だけではなく、発光ユニットＥＵ２〜ＥＵ７を加えた７チャンネルの発光ユニットを備えている。第２に、７チャンネルの発光ユニットにパルス状の電圧を供給するためにトランジスタＴＲ１〜ＴＲ７の７つのトランジスタを用意している。第３にトランジスタＴＲ１〜ＴＲ７の各ドレインＤにパルス電圧供給線Ｙ１〜Ｙ７を各別に接続している。第４に複数の発光ユニットＥＵ１〜ＥＵ７にまたがって駆動信号供給線Ｘ１〜Ｘ１７を接続している。第５に、トランジスタＴＲ１〜ＴＲ７のオンオフ動作を切り替えるために、スイッチング電圧Ｖｓ１〜Ｖｓ７の７つ用意している。第６に駆動信号供給線Ｘ１〜Ｘ１７を各別にスイッチＳ１〜Ｓ１７に接続している。なお、スイッチＳ１〜Ｓ１７、定電流源ＣＣ１〜ＣＣ１７、および制御部１１０は第１の実施形態と同じものを用いることができる。
【００４９】
発光ユニットＥＵ１は第１の実施形態と同様に発光素子Ａ１〜Ａ１７を有する。発光ユニットＥＵ２は、発光素子Ｂ１〜Ｂ１７を有し、図示しない発光ユニットＥＵ３〜ＥＵ５は、図示しない発光素子Ｃ１〜Ｃ１７、Ｄ１〜Ｄ１７、Ｅ１〜Ｅ１７を各別に有している。発光ユニットＥＵ６は、発光素子Ｆ１〜Ｆ１７を、発光ユニットＥＵ７は、発光素子Ｇ１〜Ｇ１７をそれぞれ有している。
【００５０】
トランジスタＴＲ１〜ＴＲ７の各ゲートＧには同じ周期でかつ時分割されたスイッチング電圧Ｖｓ１〜Ｖｓ７が各別に印加される。すなわち、トランジスタＴＲ１〜ＴＲ７は同じタイミングでオンオフするのではなく、互いにオンオフ時間がずらされるように所定間隔（時間）を持つように設定されている。たとえば、トランジスタＴＲ１がオンすると、その後はトランジスタＴＲ２が所定時間経過した後に遅れてオンし、その後トランジスタＴＲ３、ＴＲ４、ＴＲ５、ＴＲ６、およびＴＲ７が所定の間隔をもって、この順にオンするように設定されている。
【００５１】
発光素子制御回路装置３００は、発光素子がｍ行ｎ列に配置されたいわゆるマトリクス状に配置されている。すなわち、発光素子はたとえば７行１７列に配置され、１１９個の発光素子が配列される。こうした配置に伴い、パルス電圧供給線Ｙ１〜Ｙ７は行方向に、駆動制御線Ｘ１〜Ｘ１７は、列方向にそれぞれ配置される。そして、これらが交差する箇所に発光素子Ａ１〜Ａ１７、Ｂ１〜Ｂ１７、Ｃ１〜Ｃ１７（図示せず）、Ｄ１〜Ｄ１７（図示せず）、Ｅ１〜Ｅ１７（図示せず）、Ｆ１〜Ｆ１７、Ｇ１〜Ｇ１７が各別に接続される。こうした構成は発光素子がＬＥＤであるとき、当業者はたとえば「７ｘ１７ＬＥＤマトリクスドライバ」と称し、携帯電話のキー部や背面部分にマトリクス状に配置されたＬＥＤを制御し、図柄や文字等を点灯、点滅させるために用いる。
【００５２】
たとえば、発光ユニットＥＵ１を構成する発光素子Ａ１の点灯（発光）は、パルス電圧供給線Ｙ１と駆動制御線Ｘ１を共にイネーブル状態にして行う。発光素子Ａ２の点灯は、パルス電圧供給線Ｙ１と駆動制御線Ｘ２を共にイネーブル状態にして行う。発光素子Ａ１６の点灯は、パルス電圧供給線Ｙ１と駆動制御線Ｘ１６を共にイネーブル状態にして行う。同様に、発光素子Ａ１７の点灯は、パルス電圧供給線Ｙ１と駆動制御線Ｘ１７を共にイネーブル状態にして行う。
【００５３】
イネーブル状態、ディスエーブル状態と、パルス電圧供給線Ｙ１〜Ｙ７および駆動制御線Ｘ１〜Ｘ１７のＨレベル、Ｌレベルとの関係は一義的に定めることはできない。しかし、本発明の一実施形態では、パルス電圧供給線Ｙ１〜Ｙ７および駆動制御線Ｘ１〜Ｘ１７がＨレベルのときにイネーブル状態となり、パルス電圧供給線Ｙ１〜Ｙ７および駆動制御線Ｘ１〜Ｘ１７がＬレベルのときにディスエーブル状態になるように設定される。
【００５４】
また、発光ユニットＥＵ７を構成する発光素子Ｇ１の点灯（発光）は、パルス電圧供給線Ｙ７と駆動制御線Ｘ１を共にイネーブル状態にして行う。発光素子Ｇ２の点灯は、パルス電圧供給線Ｙ７と駆動制御線Ｘ２を共にイネーブル状態にして行う。発光素子Ｇ１６の点灯は、パルス電圧供給線Ｙ７と駆動制御線Ｘ１６を共にイネーブル状態にして行う。同様に、発光素子Ｇ１７の点灯は、パルス電圧供給線Ｙ７と駆動制御線Ｘ１７を共にイネーブル状態にして行う。
【００５５】
他の発光ユニットについても、発光ユニットＥＵ１、ＥＵ７と同様である。すなわち、各発光素子は交差するパルス電圧供給線Ｙ１〜Ｙ７と駆動制御線Ｘ１〜Ｘ１７が共にイネーブル状態に置かれたときに点灯する。たとえば、発光ユニットＥＵ２の発光素子Ｂ１は、パルス電圧供給線Ｙ２と駆動制御線Ｘ１が共にイネーブル状態に置かれたときに点灯する。また、図示しない発光ユニットＥＵ６の発光素子Ｆ１６は、パルス電圧供給線Ｙ６と駆動制御線Ｘ１６が共にイネーブル状態に置かれたときに点灯する。
【００５６】
図３に示す発光素子制御回路装置の特徴は端的に言えば、発光素子７ｘ１７＝１１９個のすべての発光素子は同時にオンまたはオフしないように制御されることにある。言い換えれば１１９個の発光素子のオンオフのタイミングが重ならないよう個々の発光素子のオンオフタイミングが個別に設定される。
【００５７】
ここで、本発明の技術的思想から離れ、パルス電圧供給線Ｙ１〜Ｙ７の間、および駆動制御線Ｘ１〜Ｘ１７の間に遅延時間が設けない場合を想定してみる。この場合、１１９個の発光素子は同時に点灯または消灯する。したがって、すべての発光素子がたとえば点灯されたタイミングでは電流が最も多く流れる。これによってノイズが増大するという不具合が生じる。
【００５８】
また、たとえば、パルス電圧供給線Ｙ１〜Ｙ７の間にのみ遅延をもたせ、かつ、パルス電圧供給線Ｙ１、Ｙ２、Ｙ３、Ｙ４、Ｙ５、Ｙ６、Ｙ７の順序で遅延させ、駆動制御線Ｘ１〜Ｘ１７の間には遅延時間が設けないときを想定してみる。このときには、最初にパルス電圧供給線Ｙ１に接続される発光素子Ａ１〜Ａ１７が同時に点灯または消灯する、次にパルス電圧供給線Ｙ２に接続される発光素子Ｂ１〜Ｂ１７が同時に点灯または消灯し、最後にはパルス電圧供給線Ｙ７に接続される発光素子Ｇ１〜Ｇ１７が同時に点灯または消灯することになる。したがって電流が集中して流れる状態は７分の１に分散されるので、ノイズの増大を抑制することは可能となる。しかし、依然としてノイズの増大が生じていることには変わりはない。
【００５９】
これに対し、本発明にかかる発光素子制御回路３００は、パルス電圧供給線Ｙ１〜Ｙ７、およびに駆動制御線Ｘ１〜Ｘ１７の両者に遅延時間を設けるというものである。すなわち、電圧供給線Ｙ１〜Ｙ７、およびに駆動制御線Ｘ１〜Ｘ１７の両者が時分割に制御されるものである。これによって、発光素子のオンオフタイミングは、発光素子すべてにおいて異なるので、特定のタイミングでの電流集中を大幅に減少させることができるので、ノイズの発生を大幅に抑制することができる。
【００６０】
図４は、図３に示した発光素子制御回路装置３００のタイミングチャートである。パルス電圧Ｖｐ１〜Ｖｐ７は、それぞれパルス電圧供給線Ｙ１〜Ｙ７に出力される。なお、パルス電圧Ｖｐ３〜Ｖｐ５、および発光ユニットＥＵ３〜ＥＵ５は図３には図示していないが図４には示している。
【００６１】
パルス電圧Ｖｐ１は、トランジスタＴＲ１のドレインＤに出力される。パルス電圧Ｖｐ１は、発光素子Ａ１〜Ａ１７を有する発光ユニットＥＵ１に供給される。パルス電圧Ｖｐ１の１周期Ｔｐの間には、発光ユニットＥＵ１を構成する発光素子Ａ１〜Ａ１７をオン状態、すなわちイネーブル状態にするための期間Ｔｐ１が設けられる。パルス電圧Ｖｐ１の１周期Ｔｐの大きさは制御部１１０で設定される。制御部１１０には発振器１１２が内蔵されており、発振器１１２から出力される基準クロック信号ｃｌｋの１周期を１単位として、パルス電圧Ｖｐ１〜Ｖｐ７の１周期Ｔｐおよび期間Ｔｐ１が設定される。たとえば、発振器１１２の基準発振周波数、すなわち、基準クロック信号ｃｌｋが１ＭＨｚに設定されたとすると、その１周期は１μｓとなる。したがって、基準クロック信号ｃｌｋの１単位は１μｓとなる。１周期Ｔｐはたとえば４７６０ｃｌｋに設定される。すなわち、１周期Ｔｐは４，７６ｍｓに設定されている。周期Ｔｐは周波数に換算すると２１０Ｈｚ程度となる。また、期間Ｔｐ１は６８０ｃｌｋに設定されている。すなわち、期間Ｔｐ１は、０．６８ｍｓに設定されている。期間Ｔｐ１の大きさは発光ユニットの数、すなわち、パルス電圧Ｖｐ１〜Ｖｐ７の数に基づき一義的に決められる。本発明の一実施形態では発光ユニットはＥＵ１〜ＥＵ７の７つであるから、期間Ｔｐ１は、１周期Ｔｐの７分１の大きさとなり、Ｔｐ１＝Ｔｐ／７＝４．７６ｍｓ／７＝０．６８ｍｓとなる。
【００６２】
パルス電圧Ｖｐ１〜Ｖｐ７の間の関係は、互いに時間的にずらされて、すなわち時分割されて発生するように制御されていることを除けば同じ条件に設定されている。すなわち、これらのパルス電圧の周期Ｔｐは等しく、また、期間Ｔｐ１も等しく設定される。パルス電圧Ｖｐ１がトランジスタＴＲ１のドレインＤに出力されるように、パルス電圧Ｖｐ２〜Ｖｐ７は、トランジスタＴＲ２〜ＴＲ７のドレインＤに各別に出力される。パルス電圧Ｖｐ１が立上ると、その後はパルス電圧Ｖｐ２、Ｖｐ３、Ｖｐ４、Ｖｐ５、Ｖｐ６、およびＶｐ７がこの順序で立上る。すなわち、前のパルス電圧が立上った後、期間Ｔｐ１遅れて次のパルス電圧が立上る。すなわち、各パルス電圧は時分割でオンオフされるよう制御部１１０で制御される。最後のパルス電圧Ｖｐ７が発光ユニットＥＵ７をイネーブル状態にする期間Ｔｐ１が、ＨレベルからＬレベルに遷移すると、再びパルス電圧Ｖｐ１はＬレベルからＨレベルに遷移し、発光ユニットＥＵ１をイネーブル状態に設定する。
【００６３】
図４にはパルス電圧Ｖｐ１〜Ｖｐ７の他に発光ユニットＥＵ１〜ＥＵ７がイネーブル状態に置かれる期間Ｔｅｕ１を示す。
【００６４】
期間Ｔｅｕ１において、図２に示した駆動信号ＳＰ１〜ＳＰ１７が制御部１１０で発生される。また、発光ユニットＥＵ１〜ＥＵ７は、それぞれ１周期Ｔｅｕでもって制御される。発光ユニットＥＵ１〜ＥＵ７のイネーブル状態はパルス電圧Ｖｐ１〜Ｖｐ７がＨレベルの期間、すなわち、期間Ｔｐ１に限って提供される。すなわち、発光ユニットＥＵ１は、パルス電圧Ｖｐ１の期間Ｔｐ１でイネーブル状態となり、発光ユニットＥＵ２は、パルス電圧Ｖｐ２の期間Ｔｐ１でイネーブル状態となる。同様に発光ユニットＥＵ３〜ＥＵ７は、パルス電圧Ｖｐ３〜Ｖｐ７の各期間Ｔｐ１でイネーブル状態に置かれる。
【００６５】
発光ユニットＥＵ１〜ＥＵ７がイネーブル状態に置かれる期間Ｔｅｕ１は制御部１１０で設定される。この期間Ｔｅｕ１はパルス電圧Ｖｐ１〜Ｖｐ７に設定された期間Ｔｐ１よりも短い。すなわち、Ｔｓｐ１＜Ｔｅｕ１の関係に維持される。期間Ｔｐ１がたとえば６８０ｃｌｋに設定されたとき、期間Ｔｅｕ１はたとえば、６３５ｃｌｋに設定されている。したがって、基準クロック信号ｃｌｋの周波数が１ＭＨｚ、すなわち、その１周期が１μｓであるとき、期間Ｔｐ１とＴｅｕ１との差は、６８０−６３５＝４５ｃｌｋ＝４５μｓの間隔（時間）が設定されることになる。また、パルス電圧Ｖｐ１〜Ｖｐ７がＬレベルからＨレベルに立上ったタイミングからＥＵ１〜ＥＵ７がそれぞれ立上るタイミングとの間には発光ユニットＥＵ１〜ＥＵ７を確実に駆動するために遅延時間ｔｄｒを設ける。遅延時間ｔｄｒは制御部１１０で設定され、その大きさは、たとえば、２０ｃｌｋに設定している。すなわち、２０μｓに設定している。遅延時間ｔｄｒの設定は発光ユニットの数と、１つの発光ユニットに内蔵される発光素子の数に応じて制御部１１０で設定される。
【００６６】
上記の説明から明らかなように発光ユニットＥＵ１〜ＥＵ７のそれぞれには１７個の発光素子が構成されている。そして、各発光ユニットに内蔵される１７個の発光素子は所定時間遅れて点灯する。図３に示したマトリクス状に配置した発光素子制御回路装置３００では、発光素子と隣の発光素子との間にはたとえば、１ｃｌｋの間隔（時間）を設けて点灯させる。すなわち、１７チャンネルＬＥＤドライバの場合、最初に点灯する発光素子と最後に発光する発光素子との間には１６μｓの時間差が生じる。したがって、各発光ユニットがイネーブル状態に置かれる期間Ｔｐ１の大きさは、チャンネル数も考慮して設定される。
【００６７】
本発明の一実施形態では基準クロック信号ｃｌｋの周波数は１ＭＨｚに設定している。なお、発振器１１２を用いずに制御部１１０の外部から所定の周波数と周期に設定した基準クロック信号ｃｌｋを供給するようにしてもよい。いずれにしても基準クロック信号ｃｌｋの周波数と周期は、随時設定することができる。たとえば、周波数は２００ＫＨｚ〜１０ＭＨｚの範囲で調整してもよい。いま、周期Ｔｐの設定はクロックパルス数によって決めるものとし、そのクロック数をたとえば４７６０ｃｌｋに設定すると、基準クロック信号ｃｌｋの周波数をたとえば２００ＫＨｚに設定した場合には、基準クロック信号ｃｌｋの１単位は５μｓとなるから、パルス電圧Ｖｐ１〜Ｖｐ７の１周期Ｔｐは、Ｔｐ＝５μｓ・４７６０＝２３．８ｍｓに設定される。これは周波数に換算すると、約４２Ｈｚとなる。また、発振器１１２の発振周波数を１０Ｍｚに設定したとすると、基準クロック信号ｃｌｋの１単位は０．１μｓとなり、パルス電圧Ｖｐ１〜Ｖｐ７の１周期Ｔｐは、Ｔｐ＝０．１μｓ・４７６０＝０．４７６ｍｓに設定される。これは周波数に換算すると、約２．１ＫＨｚとなる。
【００６８】
さて、本発明にかかるように、発光素子、表示素子に印加される電圧および電流が共に時分割で駆動される、いわゆる電圧、電流が時分割で駆動される発光素子制御回路装置では、供給するパルス電圧およびパルス電流の周波数の設定に配慮しなければならない。すなわち、本発明の一実施の形態では、制御部１１０に内蔵される発振器１１２で、周波数が１ＭＨｚの基準クロック信号ｃｌｋを発振させるも、発光ユニットＥＵ１〜ＥＵ７は、周波数が約２１０Ｈｚで駆動するようにしてみた。一般的にこの周波数を高く設定することには不都合は存在しないものと考えられる。しかし、この周波数を低くなると、発光素子、表示素子のちらつきを無視することができなくなる。このちらつきは日本での電源商用周波数５０Ｈｚ、６０Ｈｚが１つの目安となる。すなわち、ちらつきが許容できるのは一般的に５０Ｈｚであると考えると、本発明の実施形態では周期に換算して、２０ｍｓ以下の駆動周波数で発光ユニットを駆動するのが好ましい。
【産業上の利用可能性】
【００６９】
本発明の発光素子制御回路装置は、発光素子には電圧および電流が共に所定時間ずつ遅れた、すなわち時分割されて供給されるので発光素子が特定のタイミングで同時に点灯することによって電流が集中して流れるという不具合を排除することができる。これによって、発光素子がスイッチングしたときに生じるノイズが特定のタイミングで増大するという不具合を排除することができるので、その産業上の利用可能性は極めて高い。
【符号の説明】
【００７０】
１００、３００ 発光素子制御回路装置
１１０ 制御部
１１２ 発振器
Ａ１〜Ａ１７、Ｂ１〜Ｂ１７、Ｃ１〜Ｃ１７、Ｄ１〜Ｄ１７、Ｅ１〜Ｅ１７、Ｆ１〜Ｆ１７、Ｇ１〜Ｇ１７ 発光素子
ＣＣ１〜ＣＣ１７ 定電流源
ＥＵ１〜ＥＵ７ 発光ユニット
Ｓ１〜Ｓ１７ スイッチ
ＳＰ１〜ＳＰ１７ 駆動信号
ＴＲ１〜ＴＲ７ トランジスタ
Ｖ１ 電源
Ｖｓ１〜Ｖｓ７ スイッチング電圧
Ｖｐ１〜Ｖｐ７ パルス電圧
Ｘ１〜Ｘ１７ 駆動制御線
Ｙ１〜Ｙ７ パルス電圧供給線
【特許請求の範囲】
【請求項１】
複数の発光素子と、前記複数の発光素子に対して所定間隔で各別にパルス通電を行う複数の駆動制御線と、前記複数の発光素子にオンまたはオフ状態に遷移するパルス電圧を供給するパルス電圧供給線とを備え、前記パルス電圧供給線が前記オン状態に遷移した期間に前記複数の発光素子それぞれが前記パルス通電の１周期の所定時間遅れて駆動される発光素子制御回路装置。
【請求項２】
請求項１において、前記複数の発光素子は複数の発光ユニットに区分けされ、かつ、前記発光ユニットの数に応じて前記パルス電圧供給線を複数用意し、前記複数の発光ユニットそれぞれには前記複数のパルス電圧供給線それぞれから１周期が所定時間ずつ遅れたパルス電圧が順に供給される発光素子制御回路装置。
【請求項３】
請求項２において、前記複数のパルス電圧供給線および前記複数の駆動制御線は、ｍ行（ｍは２以上の整数）ｎ列（ｎは２以上の整数）からなるマトリクス状に配置され、前記複数の発光素子は、ｍ行に配列された前記パルス電圧供給線と前記ｎ列に配列された前記駆動制御線とが交差する箇所に接続されてなり、前記ｍ行に配列された前記複数のパルス電圧供給線には１周期が所定時間遅れた前記パルス電圧が前記発光ユニットに供給され、前記ｎ列に配列された前記複数の駆動制御線には前記複数の発光ユニットにまたがる前記発光素子に共通の前記パルス通電するためのパルス状の電流が供給されてなる発光素子制御回路装置。
【請求項４】
請求項１または２において、前記発光素子は単一の半導体デバイスである発光素子制御回路装置。
【請求項５】
請求項１または２において、前記パルス電圧の周期は２０ｍｓ以下である発光素子制御回路装置。
【請求項６】
請求項１または２において、前記複数の駆動制御線には各別に前記発光素子に電流を供給するための定電流源と前記定電流源の動作をオンオフさせるスイッチが互いに直列に接続される発光素子制御回路装置。
【請求項７】
請求項６において、前記スイッチはパルス幅変調信号によってオンオフされ、前記パルス通電はパルス幅変調された電流によって行われる発光素子制御回路装置。
【請求項８】
請求項１または２において、前記複数の発光素子にパルス通電される最初のタイミングは、前記パルス電圧供給線がオン状態にされるタイミングよりも所定時間遅い発光素子制御回路装置。
【請求項９】
請求項８において、前記複数の発光素子にパルス通電される最後のタイミングは、前記パルス電圧供給線がオフ状態にされるタイミングよりも所定時間早い発光素子制御回路装置。
【請求項１０】
請求項１または２において、第１主電極、第２主電極、および制御電極を有するＰ型トランジスタを有し、前記第１主電極に直流電圧が印加され、前記制御電極にパルス状のスイッチング電圧が印加され、前記第２主電極から前記パルス電圧が出力される発光素子制御回路装置。
【請求項１１】
請求項１０において、前記Ｐ型トランジスタはｐチャネルＭＯＳトランジスタであり、前記第１主電極、第２主電極、および制御電極はそれぞれソース、ドレインおよびゲートである発光素子制御回路装置。
【請求項１２】
請求項１０において、前記Ｐ型トランジスタはｐｎｐバイポーラトランジスタであり、前記第１主電極、第２主電極、および制御電極はそれぞれエミッタ、コレクタおよびベースである発光素子制御回路装置。
【請求項１３】
ｍ行（ｍは２以上の整数）ｎ列（ｎは２以上の整数）からなるマトリクス状に配置された複数の発光素子ｍ×ｎ個をオンまたはオフを制御するにあたり、前記ｍ×ｎ個の発光素子のすべてのオンオフタイミングが重ならないように所定間隔ずらされて制御される発光素子制御回路装置の制御方法。
【請求項１】
複数の発光素子と、前記複数の発光素子に対して所定間隔で各別にパルス通電を行う複数の駆動制御線と、前記複数の発光素子にオンまたはオフ状態に遷移するパルス電圧を供給するパルス電圧供給線とを備え、前記パルス電圧供給線が前記オン状態に遷移した期間に前記複数の発光素子それぞれが前記パルス通電の１周期の所定時間遅れて駆動される発光素子制御回路装置。
【請求項２】
請求項１において、前記複数の発光素子は複数の発光ユニットに区分けされ、かつ、前記発光ユニットの数に応じて前記パルス電圧供給線を複数用意し、前記複数の発光ユニットそれぞれには前記複数のパルス電圧供給線それぞれから１周期が所定時間ずつ遅れたパルス電圧が順に供給される発光素子制御回路装置。
【請求項３】
請求項２において、前記複数のパルス電圧供給線および前記複数の駆動制御線は、ｍ行（ｍは２以上の整数）ｎ列（ｎは２以上の整数）からなるマトリクス状に配置され、前記複数の発光素子は、ｍ行に配列された前記パルス電圧供給線と前記ｎ列に配列された前記駆動制御線とが交差する箇所に接続されてなり、前記ｍ行に配列された前記複数のパルス電圧供給線には１周期が所定時間遅れた前記パルス電圧が前記発光ユニットに供給され、前記ｎ列に配列された前記複数の駆動制御線には前記複数の発光ユニットにまたがる前記発光素子に共通の前記パルス通電するためのパルス状の電流が供給されてなる発光素子制御回路装置。
【請求項４】
請求項１または２において、前記発光素子は単一の半導体デバイスである発光素子制御回路装置。
【請求項５】
請求項１または２において、前記パルス電圧の周期は２０ｍｓ以下である発光素子制御回路装置。
【請求項６】
請求項１または２において、前記複数の駆動制御線には各別に前記発光素子に電流を供給するための定電流源と前記定電流源の動作をオンオフさせるスイッチが互いに直列に接続される発光素子制御回路装置。
【請求項７】
請求項６において、前記スイッチはパルス幅変調信号によってオンオフされ、前記パルス通電はパルス幅変調された電流によって行われる発光素子制御回路装置。
【請求項８】
請求項１または２において、前記複数の発光素子にパルス通電される最初のタイミングは、前記パルス電圧供給線がオン状態にされるタイミングよりも所定時間遅い発光素子制御回路装置。
【請求項９】
請求項８において、前記複数の発光素子にパルス通電される最後のタイミングは、前記パルス電圧供給線がオフ状態にされるタイミングよりも所定時間早い発光素子制御回路装置。
【請求項１０】
請求項１または２において、第１主電極、第２主電極、および制御電極を有するＰ型トランジスタを有し、前記第１主電極に直流電圧が印加され、前記制御電極にパルス状のスイッチング電圧が印加され、前記第２主電極から前記パルス電圧が出力される発光素子制御回路装置。
【請求項１１】
請求項１０において、前記Ｐ型トランジスタはｐチャネルＭＯＳトランジスタであり、前記第１主電極、第２主電極、および制御電極はそれぞれソース、ドレインおよびゲートである発光素子制御回路装置。
【請求項１２】
請求項１０において、前記Ｐ型トランジスタはｐｎｐバイポーラトランジスタであり、前記第１主電極、第２主電極、および制御電極はそれぞれエミッタ、コレクタおよびベースである発光素子制御回路装置。
【請求項１３】
ｍ行（ｍは２以上の整数）ｎ列（ｎは２以上の整数）からなるマトリクス状に配置された複数の発光素子ｍ×ｎ個をオンまたはオフを制御するにあたり、前記ｍ×ｎ個の発光素子のすべてのオンオフタイミングが重ならないように所定間隔ずらされて制御される発光素子制御回路装置の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−２２１２６２（Ｐ２０１１−２２１２６２Ａ）
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願番号】特願２０１０−８９９９０（Ｐ２０１０−８９９９０）
【出願日】平成２２年４月９日（２０１０．４．９）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願日】平成２２年４月９日（２０１０．４．９）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]