発振起動用パルス発生回路付き発振回路
【課題】発振回路の起動時間を短縮することができ、起動時の消費電力が小さく、クリスタルインピーダンスが比較的大きい振動子を発振させることができる発振起動用パルス発生回路付き発振回路を提供すること。
【解決手段】発振起動用パルス発生回路付き発振回路１は、直列に接続された複数の発振回路側回路素子（インバーターまたはバッファー）と、振動子Ｙ１とが並列に接続された回路を有する発振回路２と、スリーステートインバーターＩＣ１１と、その入力端子および制御端子に接続され、その入力端子に送出される第１の信号および制御端子に送出され、前記第１の信号よりもスリーステートインバーターＩＣ１１のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部とを有し、前記スリーステートインバーターＩＣ１１から発振起動用パルスを出力する発振起動用パルス発生回路３とを備えている。
【解決手段】発振起動用パルス発生回路付き発振回路１は、直列に接続された複数の発振回路側回路素子（インバーターまたはバッファー）と、振動子Ｙ１とが並列に接続された回路を有する発振回路２と、スリーステートインバーターＩＣ１１と、その入力端子および制御端子に接続され、その入力端子に送出される第１の信号および制御端子に送出され、前記第１の信号よりもスリーステートインバーターＩＣ１１のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部とを有し、前記スリーステートインバーターＩＣ１１から発振起動用パルスを出力する発振起動用パルス発生回路３とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振起動用パルス発生回路付き発振回路に関するものである。
【背景技術】
【０００２】
電子機器、例えば、携帯電話においては、長時間の連続使用が可能なように、基準発振源として使用している水晶発振器を間欠的に動作させて、低消費電力化を図っている。このように間欠動作させる水晶発振器にあっては、駆動開始から所望の出力信号を発振するまでに要する時間が短時間であることが望まれている。
なお、水晶発振器は、電源が投入されると、発振を開始し、出力信号の振幅が徐々に増大し、安定した発振状態となる。この場合、電源投入時から発振を開始するまでの時間を「起動時間」と言い、発振開始時から出力信号の振幅が所定の値（レベル）に到達するまでの時間を「立ち上がり時間」と言う。
【０００３】
ところで、圧電発振器の起動時間を短縮する従来技術として特許文献１には、圧電振動子と、増幅回路と、高速起動用回路とを備える圧電発振器が開示されている。高速起動用回路は、ＮＰＮ型トランジスタと、容量とを有しており、ＮＰＮ型トランジスタは、電源電圧Ｖｃｃラインと圧電振動子の一端との間に順方向に接続され、容量は、電源電圧ＶｃｃラインとＮＰＮ型トランジスタのベースとの間に接続されている。この圧電発振器では、電源電圧Ｖｃｃが投入された後、容量への電荷の蓄積が完了するまでの所定時間、ＮＰＮ型トランジスタにベース電流が流れ、ＮＰＮ型トランジスタがオンし、そのＮＰＮ型トランジスタを介して電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧が印加される。これにより、圧電発振器の起動時間が短縮される。
【０００４】
しかしながら、前記特許文献１に記載された圧電発振器では、圧電振動子に起動促進用電圧を印加する際、ＮＰＮ型トランジスタにベース電流が流れるので、これにより、消費電力が大幅に増大するという欠点がある。
また、特許文献１に記載されている圧電発振器の発振回路は、クリスタルインピーダンス（ＣＩ値）が数１０Ω〜数１００Ω程度である厚みすべり振動子（ＡＴカット水晶振動子）を用いることを前提とするトランジスタ回路（トランジスタ型の発振回路）で構成されている。トランジスタ型の発振回路は、ゲインが低く、このため、厚みすべり振動子を発振させることはできるが、クリスタルインピーダンスが数ｋΩ〜数１００ｋΩ程度である音叉型振動子や双音叉型振動子を発振させることはできない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第０２／７３０２号パンフレット
【特許文献２】特開２００３−２２９７２０号公報
【特許文献３】特許第４３３２８５９号公報
【特許文献４】特開２００９−２５８０８５号公報
【特許文献５】特公平１−１６０４９号公報
【特許文献６】特開昭６３−３１６５０９号公報
【特許文献７】特開平６−１８８６３１号公報
【特許文献８】特開２０００−２８６６３７号公報
【特許文献９】特開２００８−１３６０３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、発振回路の起動時間を短縮することができ、起動時の消費電力が小さく、クリスタルインピーダンスが比較的大きい振動子を発振させることができる発振起動用パルス発生回路付き発振回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］
本発明の発振起動用パルス発生回路付き発振回路は、直列に接続された複数の発振回路側回路素子と、振動子とが並列に接続された回路を有し、前記発振回路側回路素子が、インバーターまたはバッファーである発振回路と、
スリーステートインバーターまたはスリーステートバッファーからなるスリーステート回路素子と、該スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第１の信号および前記スリーステート回路素子の制御端子に送出され、前記第１の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部とを有し、前記スリーステート回路素子の出力端子から発振起動用パルスを出力する発振起動用パルス発生回路とを備え、
前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうちのいずれかの前記発振回路側回路素子の入力端子に接続されており、
電源投入後、前記第１の信号により、前記スリーステート回路素子の出力端子から前記発振起動用パルスが出力され、その後、前記第２の信号により、前記スリーステート回路素子の出力がハイインピーダンスとなり、前記発振起動用パルス発生回路と、前記発振回路とが電気的に遮断されるよう構成されていることを特徴とする。
【０００８】
これにより、発振回路の起動時間（電源投入時から発振を開始するまでの時間）を短縮することができる。
また、発振開始後は、スリーステート回路素子の出力がハイインピーダンスとなり、発振起動用パルス発生回路と、発振回路とが電気的に遮断されるので、発振回路の発振に影響を与えることがない。
また、発振回路がインバーター型であるので、音叉型振動子や双音叉型振動子等のクリスタルインピーダンスが比較的大きい振動子を発振させることができ、また、特許文献１に記載されている圧電発振器に比べ、起動時の消費電力を低減することができる。
また、発振回路は、インバーターやバッファーの多段構成であるので、ゲインが高く、このため、クリスタルインピーダンスがさらに大きい振動子を発振させることができ、また、発振回路の立ち上がり時間（発振開始時から出力信号の振幅が所定の値に到達するまでの時間）を短縮することができる。
【０００９】
［適用例２］
本発明の発振起動用パルス発生回路付き発振回路では、前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうち、途中または最後段の前記発振回路側回路素子の入力端子に接続されていることが好ましい。
これにより、発振回路の起動時間をさらに短縮することができる。
【００１０】
［適用例３］
本発明の発振起動用パルス発生回路付き発振回路では、前記スリーステート回路素子の出力端子が接続された前記発振回路側回路素子の１つ前段の前記発振回路側回路素子は、スリーステートインバーターまたはスリーステートバッファーからなる発振回路側スリーステート回路素子であることが好ましい。
これにより、確実に発振させることができる。
【００１１】
［適用例４］
本発明の発振起動用パルス発生回路付き発振回路では、前記発振回路側スリーステート回路素子の制御端子に、前記発振起動用パルス発生回路から前記第２の信号を入力する信号供給ラインを有することが好ましい。
これにより、確実に発振させることができる。
【００１２】
［適用例５］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号供給ラインにインバーターが設けられており、前記第２の信号は、該インバーターにより反転して前記発振回路側スリーステート回路素子の制御端子に入力されるよう構成されていることが好ましい。
これにより、確実に発振させることができる。
【００１３】
［適用例６］
本発明の発振起動用パルス発生回路付き発振回路では、前記発振回路側スリーステート回路素子の出力がハイインピーダンスのとき、前記スリーステート回路素子は、作動状態であり、前記発振回路側スリーステート回路素子が作動状態のとき、前記スリーステート回路素子の出力は、ハイインピーダンスであることが好ましい。
これにより、確実に発振させることができる。
【００１４】
［適用例７］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、第１の抵抗と、第１のコンデンサーとが直列に接続された第１の積分回路と、
第２の抵抗と、第２のコンデンサーとが直列に接続された第２の積分回路とを備え、
前記スリーステート回路素子の入力端子は、前記第１の抵抗と前記第１のコンデンサーとの間に接続され、前記スリーステート回路素子の制御端子は、前記第２の抵抗と前記第２のコンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【００１５】
［適用例８］
本発明の発振起動用パルス発生回路付き発振回路では、前記第２のコンデンサーの容量は、前記第１のコンデンサーの容量よりも大きいことが好ましい。
これにより、第２の信号を確実に発生させることができる。
［適用例９］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記スリーステート回路素子の制御端子に接続されたインバーターまたはバッファーとを有し、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【００１６】
［適用例１０］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
直列に接続され、前記複数の発振回路側回路素子と同一でかつ同数の複数の回路素子とを有し、
前記複数の回路素子のうちの初段の前記回路素子の入力端子が前記抵抗と前記コンデンサーとの間に接続され、最後段の前記回路素子の出力端子が前記スリーステート回路素子の制御端子に接続されており、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【００１７】
［適用例１１］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、タイマーを有することが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【００１８】
［適用例１２］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、前記スリーステート回路素子に直列に接続されたインバーターを有することが好ましい。
これにより、簡易な構成で、その信号発生部にインバーターを設けない場合に対し、発振起動用パルスを反転させることができる。
【００１９】
［適用例１３］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、電源投入時から前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が１〜５００ｎ秒になるよう構成されていることが好ましい。
これにより、発振回路の起動時間を短縮しつつ、確実に発振させることができる。
【００２０】
［適用例１４］
本発明の発振起動用パルス発生回路付き発振回路では、前記発振起動用パルスは、前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達したとき、立ち上がるかまたは立ち下がる変位部を有しており、
前記信号発生部は、電源投入時から前記第２の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が、電源投入時から前記発振回路に入力された前記発振起動用パルスの前記変位部が最後段の前記発振回路側回路素子から出力されるまでの時間と同一または該時間よりも大きくなるよう構成されていることが好ましい。
これにより、確実に発振させることができる。
［適用例１５］
本発明の発振起動用パルス発生回路付き発振回路では、前記振動子は、音叉型振動子または双音叉型振動子であることが好ましい。
これにより、発振の精度を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の発振起動用パルス発生回路付き発振回路の第１実施形態を示す回路図である。
【図２】図１に示す発振起動用パルス発生回路付き発振回路のタイミングチャートである。
【図３】図１に示す発振起動用パルス発生回路付き発振回路のスリーステートインバーターＩＣ１１の真理値表である。
【図４】本発明の発振起動用パルス発生回路付き発振回路の第２実施形態における発振起動用パルス発生回路を示す回路図である。
【図５】本発明の発振起動用パルス発生回路付き発振回路の第３実施形態における発振起動用パルス発生回路を示す回路図である。
【図６】本発明の発振起動用パルス発生回路付き発振回路の第４実施形態における発振起動用パルス発生回路を示す回路図である。
【図７】本発明の発振起動用パルス発生回路付き発振回路の第５実施形態における発振起動用パルス発生回路を示す回路図である。
【図８】本発明の発振起動用パルス発生回路付き発振回路の第６実施形態における発振起動用パルス発生回路を示す回路図である。
【図９】本発明の発振起動用パルス発生回路付き発振回路の第７実施形態を示す回路図である。
【図１０】本発明の発振起動用パルス発生回路付き発振回路の第８実施形態における発振起動用パルス発生回路を示す回路図である。
【図１１】本発明の発振起動用パルス発生回路付き発振回路の第９実施形態を示す回路図である。
【図１２】本発明の発振起動用パルス発生回路付き発振回路の第１０実施形態を示す回路図である。
【図１３】本発明の発振起動用パルス発生回路付き発振回路の第１１実施形態を示す回路図である。
【発明を実施するための形態】
【００２２】
以下、本発明の発振起動用パルス発生回路付き発振回路を添付図面に示す好適な実施形態に基づいて詳細に説明する。
＜第１実施形態＞
図１は、本発明の発振起動用パルス発生回路付き発振回路の第１実施形態を示す回路図、図２は、図１に示す発振起動用パルス発生回路付き発振回路のタイミングチャート、図３は、図１に示す発振起動用パルス発生回路付き発振回路のスリーステートインバーターＩＣ１１の真理値表である。
【００２３】
図１に示すように、発振起動用パルス発生回路付き発振回路１は、多段のインバーター型の発振回路２と、発振回路２の入力側に接続され、発振起動用パルスを出力する発振起動用パルス発生回路３とを有している。
なお、パルスは、矩形のもののみならず、信号が立ち下がるかまたは立ち下がる少なくとも１つの変位部を有するものが含まれる。
【００２４】
発振回路２は、コルピッツ発振回路であり、直列に接続された３つ（複数）のインバーター（発振回路側回路素子）ＩＣ１、ＩＣ２およびＩＣ３と、直列に接続された３つ（複数）の抵抗（帰還抵抗）Ｒ１、Ｒ２およびＲ３と、振動子（振動片）Ｙ１および抵抗Ｒ４の直列接続回路とが並列に接続された回路を有している。また、抵抗Ｒ１と抵抗Ｒ２との間と、インバーターＩＣ１とインバーターＩＣ２との間とが、接続され、また、抵抗Ｒ２と抵抗Ｒ３との間と、インバーターＩＣ２とインバーターＩＣ３との間とが、接続されている。
【００２５】
また、発振回路２において、インバーターＩＣ１の入力端子と、抵抗Ｒ１の一端側と、振動子Ｙ１の一端側には、コンデンサーＣ１の一端側が接続され、そのコンデンサーＣ１の他端側は、接地されている。
また、振動子Ｙ１と抵抗Ｒ４との間には、コンデンサーＣ２の一端側が接続され、そのコンデンサーＣ２の他端側は、接地されている。
【００２６】
振動子Ｙ１としては、特に限定されず、用途等に応じて適宜選択することができるが、例えば、音叉型振動子または双音叉型振動子等を用いることが好ましい。これにより、発振の精度を向上させることができる。
また、インバーターＩＣ１〜ＩＣ３としては、それぞれ、特に限定されないが、例えば、ＭＯＳＦＥＴを用いたＭＯＳインバーター等を用いることが好ましい。
【００２７】
なお、本実施形態では、発振回路２の発振回路側回路素子として、インバーターのみを用いているが、これに限らず、インバーターとバッファーとを用いてもよい。但し、発振回路２の発振回路側回路素子として、インバーターのみを用いる場合と、インバーターとバッファーとを用いる場合のいずれにおいても、発振回路２の複数の発振回路側回路素子の直列回路のうちに、奇数個のインバーターが含まれるようにする。
また、発振回路２の発振回路側回路素子の数（段数）は、３つに限らず、２つまたは４つ以上であってもよい。なお、本実施形態のように、発振回路２の発振回路側回路素子として、インバーターのみを用いる場合は、その発振回路側回路素子の数は、複数で、かつ奇数個とする。
【００２８】
発振起動用パルス発生回路３は、スリーステート回路素子であるスリーステートインバーターＩＣ１１と、スリーステートインバーターＩＣ１１の入力端子および制御端子に接続され、その入力端子に送出される第１の信号および出力端子に送出される第２の信号を発生する信号発生部４とを有している。第２の信号は、第１の信号よりもスリーステートインバーターＩＣ１１のスレショルドレベルに到達する時間が遅い信号である。なお、この発振起動用パルス発生回路３では、スリーステートインバーターＩＣ１１の出力端子から発振起動用パルスが出力される。
【００２９】
信号発生部４は、抵抗（第１の抵抗）Ｒ１１とコンデンサー（第１のコンデンサー）Ｃ１１とが直列に接続された積分回路（第１積分回路）４１と、抵抗Ｒ（第２の抵抗）１２とコンデンサー（第２のコンデンサー）Ｃ１２とが直列に接続された積分回路（第２の積分回路）４２とを有している。抵抗Ｒ１１およびＲ１２の一端側は、それぞれ電源側に接続され、また、コンデンサーＣ１１およびＣ１２の一端側は、それぞれ接地されている。
【００３０】
スリーステートインバーターＩＣ１１の入力端子は、抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、スリーステートインバーターＩＣ１１の制御端子は、抵抗Ｒ１２とコンデンサーＣ１２との間に接続されている。これにより、積分回路４１からスリーステートインバーターＩＣ１１の入力端子に第１の信号が送出され、積分回路４２からスリーステートインバーターＩＣ１１の制御端子に第２の信号が送出される。また、スリーステートインバーターＩＣ１１の出力端子は、発振回路２、すなわち、３つのインバーターＩＣ１〜ＩＣ３のうちの初段のインバーターＩＣ１の入力端子に接続されている。
【００３１】
なお、スリーステートインバーターＩＣ１１の出力端子は、３つのインバーターＩＣ１〜ＩＣ３のうち、初段のインバーターＩＣ１の入力端子に限らず、いずれかのインバーターの入力端子に接続されていればよい。但し、スリーステートインバーターＩＣ１１の出力端子は、３つのインバーターＩＣ１〜ＩＣ３のうち、途中のインバーターＩＣ２の入力端子または最後段（終最終）のインバーターＩＣ３の入力端子に接続されていることが好ましい。これについては、本実施形態においてではなく、後述する他の実施形態において説明する。
【００３２】
また、本実施形態は、コンデンサーＣ１２の容量は、コンデンサーＣ１１の容量よりも大きく設定されている。これにより、コンデンサーＣ１２の充電速度が、コンデンサーＣ１１の充電速度よりも遅くなり、第２の信号は、第１の信号よりもスリーステートインバーターＩＣ１１のスレショルドレベルに到達する時間が遅くなる。
また、スリーステートインバーターＩＣ１１は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、Ｈ（ハイレベル）（１）のとき、その出力がハイインピーダンスとなり、Ｌ（ローレベル）（０）のとき、作動状態となり、インバーターとして作動する。
【００３３】
この場合、スリーステートインバーターＩＣ１１の入力側および制御側には、それぞれ、スレショルドレベルが設定されている。そして、スリーステートインバーターＩＣ１１の入力端子に入力される信号のレベルがスレショルドレベル未満の場合は、その入力端子に入力される信号のレベルは、Ｌとされ、スレショルドレベル以上の場合は、その入力端子に入力される信号のレベルは、Ｈとされる。同様に、スリーステートインバーターＩＣ１１の制御端子に入力される信号のレベルがスレショルドレベル未満の場合は、その制御端子に入力される信号のレベルは、Ｌとされ、スレショルドレベル以上の場合は、その制御端子に入力される信号のレベルは、Ｈとされる。
【００３４】
なお、スリーステート回路素子としては、前記スリーステートインバーターＩＣ１１に代えて、スリーステートバッファーを用いてもよい。また、スリーステートインバーターＩＣ１１、スリーステートバッファーのいずれにおいても、制御端子が反転型のものと、非反転型のものとのいずれも用いることができる。
【００３５】
次に、発振起動用パルス発生回路付き発振回路１の作用（動作）について説明するが、その理解を容易にするため、まずは、発振起動用パルス発生回路３が設けられていない場合の作用を説明する。
発振回路２の発振は、電源を投入した直後の初期状態から図１中矢印で示すように、抵抗Ｒ１およびコンデンサーＣ１で構成される積分回路のコンデンサーＣ１で充電または放電されることにより起動される。その発振の起動の要因としては、積分回路の充電または放電によりインバーターＩＣ１の入力が反転することにより、その出力が反転し、この時に発生する高調波やノイズ等により振動子Ｙ１を経由した発振ループでの発振が誘導されるものと考えられる。
この場合の起動時間は、抵抗Ｒ１の値（抵抗）とコンデンサーＣ１の値（容量）との積となる。
【００３６】
次に、発振起動用パルス発生回路付き発振回路１について説明する。
なお、電源投入時から第１の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間をＴ１、第２の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間をＴ２とする。
図２に示すように、電源が投入されると、コンデンサーＣ１およびＣ２が、それぞれ、充電されてゆき、スリーステートインバーターＩＣ１１の入力端子に印加される電圧および制御端子に印加される電圧、すなわち、第１の信号のレベルおよび第２の信号のレベルは、それぞれ、徐々に増大する。第１の信号のレベルおよび第２の信号のレベルがそれぞれスリーステートインバーターＩＣ１１のスレショルドレベルに到達していない状態では、そのスリーステートインバーターＩＣ１１入力端子に入力される信号のレベルおよび制御端子に入力される信号のレベルは、それぞれＬ（１）であり、スリーステートインバーターＩＣ１１の出力信号のレベルは、Ｈ（１）となる（図３参照）。
【００３７】
そして、第１の信号のレベルが、スレショルドレベルに到達すると、そのスリーステートインバーターＩＣ１１の入力端子に入力される信号のレベルは、Ｈとなり、スリーステートインバーターＩＣ１１の出力信号のレベルは、Ｌとなる（図３参照）。このようにして、スリーステートインバーターＩＣ１１の出力端子から、発振起動用パルスが出力される。この場合、発振起動用パルスの立ち下がり（変位部）が発振の起動に寄与する。なお、発振起動用パルスの立ち上がりが変位部となるように構成してもよい。
【００３８】
ここで、電源投入時から第１の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間Ｔ１を小さく設定することにより、発振の起動時間を短くすることができる。具体的には、信号発生部４は、時間Ｔ１が、１〜５００ｎ秒程度に設定されていることが好ましく、１〜３００ｎ秒程度に設定されていることがより好ましい。これにより、起動時間を短縮しつつ、確実に発振させることができる。
【００３９】
発振起動用パルスは、発振回路２のインバーターＩＣ１に入力され、インバーターＩＣ１で反転されて出力され、さらにインバーターＩＣ２で反転されて出力され、さらにインバーターＩＣ３で反転されて出力される。そして、この発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されたとき（インバーターＩＣ３の出力信号のレベルがＨとLの一方から他方に変化したとき）に、発振を開始する。但し、各インバーターＩＣ１〜ＩＣ３のそれぞれでの入力と出力との間には遅延時間が生じる。すなわち、インバーターＩＣ１の入力とインバーターＩＣ３の出力との間には、３つのインバーターＩＣ１〜ＩＣ３分の遅延時間が生じる。
【００４０】
そこで、信号発生部４は、電源投入時から第２の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間Ｔ２が、電源投入時からインバーターＩＣ１（発振回路２）に入力された発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されるまでの時間と同一またはその時間よりも大きくなるよう構成されていることが好ましく、同一になるよう構成されていることがより好ましい。これにより、確実に発振させることができる。
【００４１】
なお、時間Ｔ２が、電源投入時からインバーターＩＣ１に入力された発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されるまでの時間よりも大きく設定される場合、その時間Ｔ２は、２〜８００ｎ秒程度に設定されることが好ましく、２〜５００ｎ秒程度に設定されることがより好ましい。これにより、確実に発振させることができる。
【００４２】
第２の信号のレベルが、スレショルドレベルに到達すると、スリーステートインバーターＩＣ１１の制御端子に入力される信号のレベルは、Ｈとなり、スリーステートインバーターＩＣ１１の出力は、ハイインピーダンスとなる（図３参照）。これにより、発振起動用パルス発生回路３と発振回路２とは、電気的に遮断される。したがって、時間Ｔ２を電源投入時からインバーターＩＣ１に入力された発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されるまでの時間と同一に設定することにより、発振を開始するのと同時に、スリーステートインバーターＩＣ１１の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と発振回路２とを電気的に遮断することができる。
【００４３】
以上説明したように、この発振起動用パルス発生回路付き発振回路１によれば、発振起動用パルス発生回路３により強制的に発振起動用パルスをインバーターＩＣ１に入力するので、発振回路２の起動時間（電源投入時から発振を開始するまでの時間）を短縮することができる。
また、発振開始後は、スリーステートインバーターＩＣ１１の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と、発振回路２とが電気的に遮断されるので、発振回路２の発振に影響を与えることがない。
【００４４】
また、発振回路２がインバーター型であるので、音叉型振動子や双音叉型振動子等のクリスタルインピーダンスが比較的大きい振動子を発振させることができ、また、特許文献１に記載されている圧電発振器に比べ、起動時の消費電力を低減することができる。
また、発振回路２は、インバーターＩＣ１、ＩＣ２、ＩＣ３の３段（多段）構成であるので、ゲインが高く、このため、クリスタルインピーダンスがさらに大きい振動子を発振させることができ、また、発振回路２の立ち上がり時間（発振開始時から出力信号の振幅が所定の値に到達するまでの時間）を短縮することができる。
【００４５】
＜第２実施形態＞
図４は、本発明の発振起動用パルス発生回路付き発振回路の第２実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第２実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００４６】
図４に示すように、第２実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３の信号発生部４は、スリーステートインバーターＩＣ１１に直列に接続されたインバーターＩＣ１２を有している。このインバーターＩＣ１２の入力端子は、第１の積分回路４１の抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、出力端子は、スリーステートインバーターＩＣ１１の入力端子に接続されている。
【００４７】
これにより、第１の信号は、インバーターＩＣ１２で反転されてスリーステートインバーターＩＣ１１の入力端子に入力され、スリーステートインバーターＩＣ１１の出力端子からは、第１実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり（変位部）が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
なお、この第２実施形態は、後述する各実施形態にも適用することができる。
【００４８】
＜第３実施形態＞
図５は、本発明の発振起動用パルス発生回路付き発振回路の第３実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第３実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第３実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００４９】
図５に示すように、第３実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートバッファーＩＣ１３を有している。
このスリーステートバッファーＩＣ１３は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、Ｈ（１）のとき、その出力がハイインピーダンスとなり、Ｌ（０）のとき、作動状態となり、バッファーとして作動する。
【００５０】
これにより、スリーステートバッファーＩＣ１３の出力端子からは、第１実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり（変位部）が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
なお、この第３実施形態は、後述する各実施形態にも適用することができる。
【００５１】
＜第４実施形態＞
図６は、本発明の発振起動用パルス発生回路付き発振回路の第４実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第４実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第４実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００５２】
図６に示すように、第４実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートバッファーＩＣ１４を有している。
このスリーステートバッファーＩＣ１４は、制御端子が非転型のものであり、制御端子に入力される信号のレベルが、Ｌ（０）のとき、その出力がハイインピーダンスとなり、Ｈ（１）のとき、作動状態となり、バッファーとして作動する。
【００５３】
また、信号発生部４は、入力端子が第２の積分回路４２の抵抗Ｒ１２とコンデンサーＣ１２との間に接続され、出力端子がスリーステートバッファーＩＣ１４の制御端子に接続されたインバーターＩＣ１５を有している。これにより、第２の信号は、インバーターＩＣ１５で反転されてスリーステートバッファーＩＣ１４の制御端子に入力される。
これにより、スリーステートバッファーＩＣ１４の出力端子からは、第１実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり（変位部）が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
なお、この第４実施形態は、後述する各実施形態にも適用することができる。
【００５４】
＜第５実施形態＞
図７は、本発明の発振起動用パルス発生回路付き発振回路の第５実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第５実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第５実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００５５】
図７に示すように、第５実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートインバーターＩＣ１６を有している。
このスリーステートインバーターＩＣ１６は、制御端子が非転型のものであり、制御端子に入力される信号のレベルが、Ｌ（０）のとき、その出力がハイインピーダンスとなり、Ｈ（１）のとき、作動状態となり、インバーターとして作動する。
【００５６】
また、信号発生部４は、抵抗Ｒ１１とコンデンサーＣ１１とが直列に接続された積分回路４１と、直列に接続された３つ（複数）のインバーター（回路素子）ＩＣ１７、ＩＣ１８およびＩＣ１９とを有している。３つのインバーターＩＣ１７〜ＩＣ１９のうちの初段のインバーターＩＣ１７の入力端子は、抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、最後段のインバーターＩＣ１９の出力端子は、スリーステートインバーターＩＣ１１の制御端子に接続されている。
【００５７】
これにより、積分回路４１からスリーステートインバーターＩＣ１６の入力端子に第１の信号が送出される。
また、積分回路４１から出力された第１の信号は、インバーターＩＣ１７、ＩＣ１８、ＩＣ１９で、それぞれ、反転され、かつ、遅延されて、第２の信号となり、その第２の信号は、スリーステートインバーターＩＣ１６の制御端子に送出される。
【００５８】
ここで、本実施形態の特徴は、抵抗Ｒ１１とコンデンサーＣ１１との間と、スリーステートインバーターＩＣ１６の制御端子との間に接続された直列回路の回路素子として、発振回路２における振動子Ｙ１および抵抗Ｒ４の直列接続回路と並列に接続された複数の発振回路側回路素子と同一でかつ同数の回路素子を用いていることである。すなわち、発振回路２における前記複数の発振回路側回路素子は、３つのインバーターＩＣ１〜ＩＣ３であるので、発振起動用パルス発生回路３では、前記複数の回路素子として、３つのインバーターＩＣ１７〜ＩＣ１９を用いている。なお、発振回路２の前記発振回路側回路素子として、インバーターとバッファーとを用いる場合は、同様に、発振起動用パルス発生回路３の前記回路素子として、インバーターとバッファーとを用いる。
【００５９】
これにより、発振回路２のインバーターＩＣ１〜ＩＣ３での信号の遅延時間と、発振起動用パルス発生回路３のインバーターＩＣ１７〜ＩＣ１９での信号の遅延時間とを一致させることができる。
すなわち、発振回路２のインバーターＩＣ１の入力とインバーターＩＣ３の出力との間の遅延時間と、インバーターＩＣ１７の入力とインバーターＩＣ１９の出力との間の遅延時間とが等しくなり、電源投入時から第２の信号がスリーステートインバーターＩＣ１６のスレショルドレベルに到達するまでの時間Ｔ２と、電源投入時からインバーターＩＣ１に入力された発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されるまでの時間とが等しくなる。これによって、発振を開始するのと同時に、スリーステートインバーターＩＣ１６の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と発振回路２とを電気的に遮断することができる。
【００６０】
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
なお、抵抗Ｒ１１とコンデンサーＣ１１との間と、スリーステートインバーターＩＣ１１の制御端子との間に接続された直列回路の回路素子として、発振回路２における振動子Ｙ１および抵抗Ｒ４の直列接続回路と並列に接続された複数の発振回路側回路素子と異なる回路素子を用いてもよく、また、前記複数の発振回路側回路素子と異なる数であってもよい。
また、この第５実施形態は、後述する各実施形態にも適用することができる。
【００６１】
＜第６実施形態＞
図８は、本発明の発振起動用パルス発生回路付き発振回路の第６実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第６実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第６実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００６２】
図８に示すように、第６実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３の信号発生部４は、タイマー（時計手段）を有するタイマー回路用ＩＣで構成されている。そして、信号発生部４は、そのタイマーで時間を計測して、第１の信号および第２の信号をそれぞれ送出する。これにより、確実に第１の信号および第２の信号をそれぞれ送出することができる。
【００６３】
なお、第１の信号および第２の信号としては、それぞれ、パルス信号、特に、矩形のパルス信号を用いることが好ましい。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
なお、この第６実施形態は、後述する各実施形態にも適用することができる。
【００６４】
＜第７実施形態＞
図９は、本発明の発振起動用パルス発生回路付き発振回路の第７実施形態を示す回路図である。なお、図９中には、各抵抗の抵抗値および各コンデンサーの容量の一例が記載されている。
以下、第７実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００６５】
図９に示すように、第７実施形態の発振起動用パルス発生回路付き発振回路１では、スリーステートインバーターＩＣ１１の出力端子は、最後段のインバーターＩＣ３の入力端子に接続されている。
したがって、スリーステートインバーターＩＣ１１から出力された発振起動用パルスは、発振回路２の最終段のインバーターＩＣ３に入力され、インバーターＩＣ３で反転されて出力される。そして、この発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されたとき（インバーターＩＣ３の出力信号のレベルがＨとＬの一方から他方に変化したとき）に、発振を開始する。
【００６６】
このように、本実施形態では、スリーステートインバーターＩＣ１１の出力端子が初段のインバーターＩＣ１の入力端子に接続されている場合に比べ、発振回路２を起動する際、初段のインバーターＩＣ１および途中のインバーターＩＣ２での発振起動用パルス（信号）の遅延がないので、発振回路２の起動時間を短縮することができる。
なお、スリーステートインバーターＩＣ１１の出力端子は、途中のインバーターＩＣ２の入力端子に接続されていてもよいが、最後段のインバーターＩＣ３の入力端子に接続されている方が、発振回路２の起動時間をより短縮でき、好ましい。
【００６７】
また、スリーステートインバーターＩＣ１１の出力端子が接続されたインバーターＩＣ３の１つ前段の発振回路側回路素子には、スリーステートインバーター（発振回路側スリーステート回路素子）ＩＣ４を用いている。このスリーステートインバーターＩＣ４は、制御端子が反転型のものであり、そのスレショルドレベルは、スリーステートインバーターＩＣ１１と同様に設定されている。
なお、インバーターＩＣ３の１つ前段の発振回路側回路素子として、スリーステートバッファーを用いることもできるが、これについては、本実施形態においてではなく、後述する他の実施形態において説明する。
【００６８】
また、発振起動用パルス発生回路付き発振回路１は、スリーステートインバーターＩＣ４の制御端子に、発振起動用パルス発生回路３から第２の信号を入力する信号供給ライン５が設けられている。また、信号供給ライン５には、インバーターＩＣ２０が設けられている。すなわち、インバーターＩＣ２０の入力端子は、抵抗Ｒ１２とコンデンサーＣ１２との間に接続され、インバーターＩＣ２０の出力端子は、スリーステートインバーターＩＣ４の制御端子に接続されている。これにより、第２の信号は、インバーターＩＣ２０により反転してスリーステートインバーターＩＣ４の制御端子に入力される。これによって、スリーステートインバーターＩＣ１１の出力がハイインピーダンスのときは、スリーステートインバーターＩＣ４は、インバーターとして作動する作動状態であり、スリーステートインバーターＩＣ１１がインバーターとして作動する作動状態のときは、スリーステートインバーターＩＣ４の出力は、ハイインピーダンスとなっている。
【００６９】
これにより、電源を投入すると、まず、前述したように、スリーステートインバーターＩＣ１１は、インバーターとして作動する作動状態となる。一方、スリーステートインバーターＩＣ４の出力は、ハイインピーダンスとなり、インバーターＩＣ３は、その前段側の回路と電気的に遮断され、これにより、確実に発振を開始させることができる。
また、第２の信号のレベルが、スリーステートインバーターＩＣ１１およびＩＣ１４のスレショルドレベルに到達すると、スリーステートインバーターＩＣ１１の制御端子に入力される信号のレベルは、Ｈとなり、スリーステートインバーターＩＣ１１の出力は、ハイインピーダンスとなり、これより、発振起動用パルス発生回路３と発振回路２とは、電気的に遮断される。一方、スリーステートインバーターＩＣ４の制御端子に入力される信号のレベルは、Ｌとなり、スリーステートインバーターＩＣ４は、インバーターとして作動する作動状態となり、発振回路２のインバーターとして機能する。
【００７０】
ここで、この発振起動用パルス発生回路付き発振回路１と、発振起動用パルス発生回路３が設けられていない場合とのそれぞれの起動時間を計算で求めると下記の通りである。
まず、発振起動用パルス発生回路付き発振回路１の発振回路２の抵抗Ｒ１、コンデンサーＣ１、発振起動用パルス発生回路３の抵抗Ｒ１１、コンデンサーＣ１１の各値は、１例を挙げると、抵抗Ｒ１の抵抗値は１０ＭΩ、コンデンサーＣ１の容量は１００ｐＦ、抵抗Ｒ１１の抵抗値は１０ｋΩ、コンデンサーＣ１１の容量は１００ｐＦである。
発振起動用パルス発生回路３が設けられていない場合は、起動時間は、おおよそ、抵抗Ｒ１の抵抗値×コンデンサーＣ１の容量であるので、１ｍ秒となる。
【００７１】
これに対し、発振起動用パルス発生回路付き発振回路１では、起動時間は、おおよそ、抵抗Ｒ１１の抵抗値×コンデンサーＣ１１の容量であるので、１μ秒となり、起動時間が大幅に短縮されることが判る。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
そして、この発振起動用パルス発生回路付き発振回路１では、第１実施形態に比べ、発振回路２の起動時間をさらに短縮することができる。
【００７２】
＜第８実施形態＞
図１０は、本発明の発振起動用パルス発生回路付き発振回路の第８実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第８実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第８実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第７実施形態と同様である。
【００７３】
図１０に示すように、第８実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートインバーターＩＣ１６を有している。このスリーステートインバーターＩＣ１６は、制御端子が非転型のものである。
また、信号発生部４は、抵抗Ｒ１１とコンデンサーＣ１１とが直列に接続された積分回路４１と、入力端子が抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、出力端子がスリーステートインバーターＩＣ１１の制御端子に接続されたインバーターＩＣ１７とを有している。
【００７４】
これにより、積分回路４１からスリーステートインバーターＩＣ１１の入力端子に第１の信号が送出される。
また、積分回路４１から出力された第１の信号は、インバーターＩＣ１７で反転され、かつ、遅延されて、第２の信号となり、その第２の信号は、スリーステートインバーターＩＣ１６の制御端子に送出される。
【００７５】
ここで、本実施形態の特徴は、抵抗Ｒ１１とコンデンサーＣ１１との間と、スリーステートインバーターＩＣ１６の制御端子との間に接続された回路素子として、発振回路２における振動子Ｙ１および抵抗Ｒ４の直列接続回路と並列に接続された複数の発振回路側回路素子のうちの最後段の発振回路側回路素子と同一の回路素子を用いていることである。すなわち、発振回路２における前記複数の発振回路側回路素子のうちの最後段の発振回路側回路素子は、インバーターＩＣ３であるので、発振起動用パルス発生回路３では、前記回路素子として、インバーターＩＣ１７を用いている。なお、発振回路２の前記複数の発振回路側回路素子のうちの最後段の発振回路側回路素子として、バッファーを用いる場合は、同様に、発振起動用パルス発生回路３の前記回路素子として、バッファーを用いる。
【００７６】
これにより、発振回路２のインバーターＩＣ３での信号の遅延時間と、発振起動用パルス発生回路３のインバーターＩＣ１７での信号の遅延時間とを一致させることができる。
すなわち、発振回路２のインバーターＩＣ３の入力とインバーターＩＣ３の出力との間の遅延時間と、インバーターＩＣ１７の入力とインバーターＩＣ１７の出力との間の遅延時間とが等しくなり、電源投入時から第２の信号がスリーステートインバーターＩＣ１６のスレショルドレベルに到達するまでの時間Ｔ２と、電源投入時からインバーターＩＣ３に入力された発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されるまでの時間とが等しくなる。これによって、発振を開始するのと同時に、スリーステートインバーターＩＣ１６の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と発振回路２とを電気的に遮断することができる。
【００７７】
この発振起動用パルス発生回路付き発振回路１によれば、前述した第８実施形態と同様の効果が得られる。
なお、抵抗Ｒ１１とコンデンサーＣ１１との間と、スリーステートインバーターＩＣ１１の制御端子との間に接続された回路素子として、発振回路２における振動子Ｙ１および抵抗Ｒ４の直列接続回路と並列に接続された複数の発振回路側回路素子のうちの最後段の発振回路側回路素子と異なる回路素子を用いてもよい。例えば、一方をインバーターとし、他方をバッファーとしてもよい。
なお、この第８実施形態は、後述する各実施形態にも適用することができる。
【００７８】
＜第９実施形態＞
図１１は、本発明の発振起動用パルス発生回路付き発振回路の第９実施形態を示す回路図である。なお、図９中には、各抵抗の抵抗値および各コンデンサーの容量の一例が記載されている。
以下、第９実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００７９】
図１１に示すように、第９実施形態の発振起動用パルス発生回路付き発振回路１では、発振回路２として、ターマン発振回路を用いている。
この発振回路２においては、振動子Ｙ１と抵抗Ｒ４との間には、コンデンサーＣ２の一端側が接続され、そのコンデンサーＣ２の他端側は、接地されている。
また、スリーステートインバーターＩＣ４の出力端子とインバーターＩＣ３の入力端子との間には、コンデンサーＣ３の一端側が接続され、振動子Ｙ１と抵抗Ｒ４との間には、コンデンサーＣ３の他端側が接続されている。
【００８０】
なお、図１１中、破線で記載されている「Ｃｓｔ」は、実際の素子ではなく、等価回路におけるインバーターＩＣ１中の容量成分である。
この発振起動用パルス発生回路付き発振回路１では、第７実施形態と同様に、スリーステートインバーターＩＣ１１の出力端子は、最後段のインバーターＩＣ３の入力端子に接続されている。以下、説明は省略する。
【００８１】
なお、この発振起動用パルス発生回路付き発振回路１と、発振起動用パルス発生回路３が設けられていない場合とのそれぞれの起動時間を計算で求めると下記の通りである。
まず、発振起動用パルス発生回路付き発振回路１の発振回路２の抵抗Ｒ１、等価コンデンサーＣｓｔ、発振起動用パルス発生回路３の抵抗Ｒ１１、コンデンサーＣ１１の各値は、１例を挙げると、抵抗Ｒ１の抵抗値は１０ＭΩ、等価コンデンサーＣｓｔの容量は１０ｐＦ、抵抗Ｒ１１の抵抗値は１０ｋΩ、コンデンサーＣ１１の容量は１００ｐＦである。
発振起動用パルス発生回路３が設けられていない場合は、起動時間は、おおよそ、抵抗Ｒ１の抵抗値×等価コンデンサーＣｓｔの容量であるので、０．１ｍ秒となる。
【００８２】
これに対し、発振起動用パルス発生回路付き発振回路１では、起動時間は、おおよそ、抵抗Ｒ１１の抵抗値×コンデンサーＣ１１の容量であるので、１μ秒となり、起動時間が大幅に短縮されることが判る。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第７実施形態と同様の効果が得られる。
【００８３】
＜第１０実施形態＞
図１２は、本発明の発振起動用パルス発生回路付き発振回路の第１０実施形態を示す回路図である。
以下、第１０実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００８４】
図１２に示すように、第１０実施形態の発振起動用パルス発生回路付き発振回路１では、発振回路２において、直列に接続された３つの発振回路側回路素子として、インバーターＩＣ１、スリーステートバッファーＩＣ５およびバッファーＩＣ６を用いている。また、前段側から後段側に向って、インバーターＩＣ１、スリーステートバッファーＩＣ５、バッファーＩＣ６の順番に接続されている。
【００８５】
また、スリーステートバッファーＩＣ５は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、Ｈ（１）のとき、その出力がハイインピーダンスとなり、Ｌ（０）のとき、作動状態となり、バッファーとして作動する。
この発振起動用パルス発生回路付き発振回路１では、第７実施形態と同様に、スリーステートインバーターＩＣ１１の出力端子は、最後段のバッファーＩＣ６の入力端子に接続されている。以下、説明は省略する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第７実施形態と同様の効果が得られる。
【００８６】
＜第１１実施形態＞
図１３は、本発明の発振起動用パルス発生回路付き発振回路の第１１実施形態を示す回路図である。
以下、第１１実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００８７】
図１３に示すように、第１１実施形態の発振起動用パルス発生回路付き発振回路１では、発振回路２において、直列に接続された３つの発振回路側回路素子として、インバーターＩＣ１、スリーステートバッファーＩＣ７およびバッファーＩＣ６を用いている。また、前段側から後段側に向って、インバーターＩＣ１、スリーステートバッファーＩＣ７、バッファーＩＣ６の順番に接続されている。
【００８８】
また、スリーステートバッファーＩＣ７は、制御端子が非反転型のものであり、制御端子に入力される信号のレベルが、Ｌ（０）のとき、その出力がハイインピーダンスとなり、Ｈ（１）のとき、作動状態となり、バッファーとして作動する。
また、発振起動用パルス発生回路３では、スリーステート回路素子として、制御端子が非反転型のスリーステートバッファーＩＣ２２を用いている。
【００８９】
また、信号発生部４は、入力端子が第２の積分回路４２の抵抗Ｒ１２とコンデンサーＣ１２との間に接続され、出力端子がスリーステートバッファーＩＣ２２の制御端子に接続されたインバーターＩＣ２１を有している。これにより、第２の信号は、インバーターＩＣ２１で反転されてスリーステートバッファーＩＣ２２の制御端子およびインバーターＩＣ２０に入力される。
【００９０】
この発振起動用パルス発生回路付き発振回路１では、第７実施形態と同様に、スリーステートバッファーＩＣ２２の出力端子は、最後段のバッファーＩＣ６の入力端子に接続されている。以下、説明は省略する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第７実施形態と同様の効果が得られる。
【００９１】
以上、本発明の発振起動用パルス発生回路付き発振回路を、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や、工程が付加されていてもよい。
また、本発明は、前記各実施形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【符号の説明】
【００９２】
１…発振起動用パルス発生回路付き発振回路 ２…発振回路 ３…発振起動用パルス発生回路 ４…信号発生部 ４１、４２…積分回路 ５…信号供給ライン Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ１１、Ｒ１２…抵抗 Ｃ１、Ｃ２、Ｃ３、Ｃ１１、Ｃ１２…コンデンサー ＩＣ１、ＩＣ２、ＩＣ３、ＩＣ１２、ＩＣ１５、ＩＣ１７、ＩＣ１８、ＩＣ１９、ＩＣ２０、ＩＣ２１…インバーター ＩＣ６…バッファー ＩＣ４、ＩＣ１１、ＩＣ１６…スリーステートインバーター ＩＣ５、ＩＣ７、ＩＣ１３、ＩＣ１４、ＩＣ２２…スリーステートバッファー Ｙ１…振動子
【技術分野】
【０００１】
本発明は、発振起動用パルス発生回路付き発振回路に関するものである。
【背景技術】
【０００２】
電子機器、例えば、携帯電話においては、長時間の連続使用が可能なように、基準発振源として使用している水晶発振器を間欠的に動作させて、低消費電力化を図っている。このように間欠動作させる水晶発振器にあっては、駆動開始から所望の出力信号を発振するまでに要する時間が短時間であることが望まれている。
なお、水晶発振器は、電源が投入されると、発振を開始し、出力信号の振幅が徐々に増大し、安定した発振状態となる。この場合、電源投入時から発振を開始するまでの時間を「起動時間」と言い、発振開始時から出力信号の振幅が所定の値（レベル）に到達するまでの時間を「立ち上がり時間」と言う。
【０００３】
ところで、圧電発振器の起動時間を短縮する従来技術として特許文献１には、圧電振動子と、増幅回路と、高速起動用回路とを備える圧電発振器が開示されている。高速起動用回路は、ＮＰＮ型トランジスタと、容量とを有しており、ＮＰＮ型トランジスタは、電源電圧Ｖｃｃラインと圧電振動子の一端との間に順方向に接続され、容量は、電源電圧ＶｃｃラインとＮＰＮ型トランジスタのベースとの間に接続されている。この圧電発振器では、電源電圧Ｖｃｃが投入された後、容量への電荷の蓄積が完了するまでの所定時間、ＮＰＮ型トランジスタにベース電流が流れ、ＮＰＮ型トランジスタがオンし、そのＮＰＮ型トランジスタを介して電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧が印加される。これにより、圧電発振器の起動時間が短縮される。
【０００４】
しかしながら、前記特許文献１に記載された圧電発振器では、圧電振動子に起動促進用電圧を印加する際、ＮＰＮ型トランジスタにベース電流が流れるので、これにより、消費電力が大幅に増大するという欠点がある。
また、特許文献１に記載されている圧電発振器の発振回路は、クリスタルインピーダンス（ＣＩ値）が数１０Ω〜数１００Ω程度である厚みすべり振動子（ＡＴカット水晶振動子）を用いることを前提とするトランジスタ回路（トランジスタ型の発振回路）で構成されている。トランジスタ型の発振回路は、ゲインが低く、このため、厚みすべり振動子を発振させることはできるが、クリスタルインピーダンスが数ｋΩ〜数１００ｋΩ程度である音叉型振動子や双音叉型振動子を発振させることはできない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第０２／７３０２号パンフレット
【特許文献２】特開２００３−２２９７２０号公報
【特許文献３】特許第４３３２８５９号公報
【特許文献４】特開２００９−２５８０８５号公報
【特許文献５】特公平１−１６０４９号公報
【特許文献６】特開昭６３−３１６５０９号公報
【特許文献７】特開平６−１８８６３１号公報
【特許文献８】特開２０００−２８６６３７号公報
【特許文献９】特開２００８−１３６０３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、発振回路の起動時間を短縮することができ、起動時の消費電力が小さく、クリスタルインピーダンスが比較的大きい振動子を発振させることができる発振起動用パルス発生回路付き発振回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］
本発明の発振起動用パルス発生回路付き発振回路は、直列に接続された複数の発振回路側回路素子と、振動子とが並列に接続された回路を有し、前記発振回路側回路素子が、インバーターまたはバッファーである発振回路と、
スリーステートインバーターまたはスリーステートバッファーからなるスリーステート回路素子と、該スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第１の信号および前記スリーステート回路素子の制御端子に送出され、前記第１の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部とを有し、前記スリーステート回路素子の出力端子から発振起動用パルスを出力する発振起動用パルス発生回路とを備え、
前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうちのいずれかの前記発振回路側回路素子の入力端子に接続されており、
電源投入後、前記第１の信号により、前記スリーステート回路素子の出力端子から前記発振起動用パルスが出力され、その後、前記第２の信号により、前記スリーステート回路素子の出力がハイインピーダンスとなり、前記発振起動用パルス発生回路と、前記発振回路とが電気的に遮断されるよう構成されていることを特徴とする。
【０００８】
これにより、発振回路の起動時間（電源投入時から発振を開始するまでの時間）を短縮することができる。
また、発振開始後は、スリーステート回路素子の出力がハイインピーダンスとなり、発振起動用パルス発生回路と、発振回路とが電気的に遮断されるので、発振回路の発振に影響を与えることがない。
また、発振回路がインバーター型であるので、音叉型振動子や双音叉型振動子等のクリスタルインピーダンスが比較的大きい振動子を発振させることができ、また、特許文献１に記載されている圧電発振器に比べ、起動時の消費電力を低減することができる。
また、発振回路は、インバーターやバッファーの多段構成であるので、ゲインが高く、このため、クリスタルインピーダンスがさらに大きい振動子を発振させることができ、また、発振回路の立ち上がり時間（発振開始時から出力信号の振幅が所定の値に到達するまでの時間）を短縮することができる。
【０００９】
［適用例２］
本発明の発振起動用パルス発生回路付き発振回路では、前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうち、途中または最後段の前記発振回路側回路素子の入力端子に接続されていることが好ましい。
これにより、発振回路の起動時間をさらに短縮することができる。
【００１０】
［適用例３］
本発明の発振起動用パルス発生回路付き発振回路では、前記スリーステート回路素子の出力端子が接続された前記発振回路側回路素子の１つ前段の前記発振回路側回路素子は、スリーステートインバーターまたはスリーステートバッファーからなる発振回路側スリーステート回路素子であることが好ましい。
これにより、確実に発振させることができる。
【００１１】
［適用例４］
本発明の発振起動用パルス発生回路付き発振回路では、前記発振回路側スリーステート回路素子の制御端子に、前記発振起動用パルス発生回路から前記第２の信号を入力する信号供給ラインを有することが好ましい。
これにより、確実に発振させることができる。
【００１２】
［適用例５］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号供給ラインにインバーターが設けられており、前記第２の信号は、該インバーターにより反転して前記発振回路側スリーステート回路素子の制御端子に入力されるよう構成されていることが好ましい。
これにより、確実に発振させることができる。
【００１３】
［適用例６］
本発明の発振起動用パルス発生回路付き発振回路では、前記発振回路側スリーステート回路素子の出力がハイインピーダンスのとき、前記スリーステート回路素子は、作動状態であり、前記発振回路側スリーステート回路素子が作動状態のとき、前記スリーステート回路素子の出力は、ハイインピーダンスであることが好ましい。
これにより、確実に発振させることができる。
【００１４】
［適用例７］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、第１の抵抗と、第１のコンデンサーとが直列に接続された第１の積分回路と、
第２の抵抗と、第２のコンデンサーとが直列に接続された第２の積分回路とを備え、
前記スリーステート回路素子の入力端子は、前記第１の抵抗と前記第１のコンデンサーとの間に接続され、前記スリーステート回路素子の制御端子は、前記第２の抵抗と前記第２のコンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【００１５】
［適用例８］
本発明の発振起動用パルス発生回路付き発振回路では、前記第２のコンデンサーの容量は、前記第１のコンデンサーの容量よりも大きいことが好ましい。
これにより、第２の信号を確実に発生させることができる。
［適用例９］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記スリーステート回路素子の制御端子に接続されたインバーターまたはバッファーとを有し、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【００１６】
［適用例１０］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
直列に接続され、前記複数の発振回路側回路素子と同一でかつ同数の複数の回路素子とを有し、
前記複数の回路素子のうちの初段の前記回路素子の入力端子が前記抵抗と前記コンデンサーとの間に接続され、最後段の前記回路素子の出力端子が前記スリーステート回路素子の制御端子に接続されており、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【００１７】
［適用例１１］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、タイマーを有することが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【００１８】
［適用例１２］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、前記スリーステート回路素子に直列に接続されたインバーターを有することが好ましい。
これにより、簡易な構成で、その信号発生部にインバーターを設けない場合に対し、発振起動用パルスを反転させることができる。
【００１９】
［適用例１３］
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、電源投入時から前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が１〜５００ｎ秒になるよう構成されていることが好ましい。
これにより、発振回路の起動時間を短縮しつつ、確実に発振させることができる。
【００２０】
［適用例１４］
本発明の発振起動用パルス発生回路付き発振回路では、前記発振起動用パルスは、前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達したとき、立ち上がるかまたは立ち下がる変位部を有しており、
前記信号発生部は、電源投入時から前記第２の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が、電源投入時から前記発振回路に入力された前記発振起動用パルスの前記変位部が最後段の前記発振回路側回路素子から出力されるまでの時間と同一または該時間よりも大きくなるよう構成されていることが好ましい。
これにより、確実に発振させることができる。
［適用例１５］
本発明の発振起動用パルス発生回路付き発振回路では、前記振動子は、音叉型振動子または双音叉型振動子であることが好ましい。
これにより、発振の精度を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の発振起動用パルス発生回路付き発振回路の第１実施形態を示す回路図である。
【図２】図１に示す発振起動用パルス発生回路付き発振回路のタイミングチャートである。
【図３】図１に示す発振起動用パルス発生回路付き発振回路のスリーステートインバーターＩＣ１１の真理値表である。
【図４】本発明の発振起動用パルス発生回路付き発振回路の第２実施形態における発振起動用パルス発生回路を示す回路図である。
【図５】本発明の発振起動用パルス発生回路付き発振回路の第３実施形態における発振起動用パルス発生回路を示す回路図である。
【図６】本発明の発振起動用パルス発生回路付き発振回路の第４実施形態における発振起動用パルス発生回路を示す回路図である。
【図７】本発明の発振起動用パルス発生回路付き発振回路の第５実施形態における発振起動用パルス発生回路を示す回路図である。
【図８】本発明の発振起動用パルス発生回路付き発振回路の第６実施形態における発振起動用パルス発生回路を示す回路図である。
【図９】本発明の発振起動用パルス発生回路付き発振回路の第７実施形態を示す回路図である。
【図１０】本発明の発振起動用パルス発生回路付き発振回路の第８実施形態における発振起動用パルス発生回路を示す回路図である。
【図１１】本発明の発振起動用パルス発生回路付き発振回路の第９実施形態を示す回路図である。
【図１２】本発明の発振起動用パルス発生回路付き発振回路の第１０実施形態を示す回路図である。
【図１３】本発明の発振起動用パルス発生回路付き発振回路の第１１実施形態を示す回路図である。
【発明を実施するための形態】
【００２２】
以下、本発明の発振起動用パルス発生回路付き発振回路を添付図面に示す好適な実施形態に基づいて詳細に説明する。
＜第１実施形態＞
図１は、本発明の発振起動用パルス発生回路付き発振回路の第１実施形態を示す回路図、図２は、図１に示す発振起動用パルス発生回路付き発振回路のタイミングチャート、図３は、図１に示す発振起動用パルス発生回路付き発振回路のスリーステートインバーターＩＣ１１の真理値表である。
【００２３】
図１に示すように、発振起動用パルス発生回路付き発振回路１は、多段のインバーター型の発振回路２と、発振回路２の入力側に接続され、発振起動用パルスを出力する発振起動用パルス発生回路３とを有している。
なお、パルスは、矩形のもののみならず、信号が立ち下がるかまたは立ち下がる少なくとも１つの変位部を有するものが含まれる。
【００２４】
発振回路２は、コルピッツ発振回路であり、直列に接続された３つ（複数）のインバーター（発振回路側回路素子）ＩＣ１、ＩＣ２およびＩＣ３と、直列に接続された３つ（複数）の抵抗（帰還抵抗）Ｒ１、Ｒ２およびＲ３と、振動子（振動片）Ｙ１および抵抗Ｒ４の直列接続回路とが並列に接続された回路を有している。また、抵抗Ｒ１と抵抗Ｒ２との間と、インバーターＩＣ１とインバーターＩＣ２との間とが、接続され、また、抵抗Ｒ２と抵抗Ｒ３との間と、インバーターＩＣ２とインバーターＩＣ３との間とが、接続されている。
【００２５】
また、発振回路２において、インバーターＩＣ１の入力端子と、抵抗Ｒ１の一端側と、振動子Ｙ１の一端側には、コンデンサーＣ１の一端側が接続され、そのコンデンサーＣ１の他端側は、接地されている。
また、振動子Ｙ１と抵抗Ｒ４との間には、コンデンサーＣ２の一端側が接続され、そのコンデンサーＣ２の他端側は、接地されている。
【００２６】
振動子Ｙ１としては、特に限定されず、用途等に応じて適宜選択することができるが、例えば、音叉型振動子または双音叉型振動子等を用いることが好ましい。これにより、発振の精度を向上させることができる。
また、インバーターＩＣ１〜ＩＣ３としては、それぞれ、特に限定されないが、例えば、ＭＯＳＦＥＴを用いたＭＯＳインバーター等を用いることが好ましい。
【００２７】
なお、本実施形態では、発振回路２の発振回路側回路素子として、インバーターのみを用いているが、これに限らず、インバーターとバッファーとを用いてもよい。但し、発振回路２の発振回路側回路素子として、インバーターのみを用いる場合と、インバーターとバッファーとを用いる場合のいずれにおいても、発振回路２の複数の発振回路側回路素子の直列回路のうちに、奇数個のインバーターが含まれるようにする。
また、発振回路２の発振回路側回路素子の数（段数）は、３つに限らず、２つまたは４つ以上であってもよい。なお、本実施形態のように、発振回路２の発振回路側回路素子として、インバーターのみを用いる場合は、その発振回路側回路素子の数は、複数で、かつ奇数個とする。
【００２８】
発振起動用パルス発生回路３は、スリーステート回路素子であるスリーステートインバーターＩＣ１１と、スリーステートインバーターＩＣ１１の入力端子および制御端子に接続され、その入力端子に送出される第１の信号および出力端子に送出される第２の信号を発生する信号発生部４とを有している。第２の信号は、第１の信号よりもスリーステートインバーターＩＣ１１のスレショルドレベルに到達する時間が遅い信号である。なお、この発振起動用パルス発生回路３では、スリーステートインバーターＩＣ１１の出力端子から発振起動用パルスが出力される。
【００２９】
信号発生部４は、抵抗（第１の抵抗）Ｒ１１とコンデンサー（第１のコンデンサー）Ｃ１１とが直列に接続された積分回路（第１積分回路）４１と、抵抗Ｒ（第２の抵抗）１２とコンデンサー（第２のコンデンサー）Ｃ１２とが直列に接続された積分回路（第２の積分回路）４２とを有している。抵抗Ｒ１１およびＲ１２の一端側は、それぞれ電源側に接続され、また、コンデンサーＣ１１およびＣ１２の一端側は、それぞれ接地されている。
【００３０】
スリーステートインバーターＩＣ１１の入力端子は、抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、スリーステートインバーターＩＣ１１の制御端子は、抵抗Ｒ１２とコンデンサーＣ１２との間に接続されている。これにより、積分回路４１からスリーステートインバーターＩＣ１１の入力端子に第１の信号が送出され、積分回路４２からスリーステートインバーターＩＣ１１の制御端子に第２の信号が送出される。また、スリーステートインバーターＩＣ１１の出力端子は、発振回路２、すなわち、３つのインバーターＩＣ１〜ＩＣ３のうちの初段のインバーターＩＣ１の入力端子に接続されている。
【００３１】
なお、スリーステートインバーターＩＣ１１の出力端子は、３つのインバーターＩＣ１〜ＩＣ３のうち、初段のインバーターＩＣ１の入力端子に限らず、いずれかのインバーターの入力端子に接続されていればよい。但し、スリーステートインバーターＩＣ１１の出力端子は、３つのインバーターＩＣ１〜ＩＣ３のうち、途中のインバーターＩＣ２の入力端子または最後段（終最終）のインバーターＩＣ３の入力端子に接続されていることが好ましい。これについては、本実施形態においてではなく、後述する他の実施形態において説明する。
【００３２】
また、本実施形態は、コンデンサーＣ１２の容量は、コンデンサーＣ１１の容量よりも大きく設定されている。これにより、コンデンサーＣ１２の充電速度が、コンデンサーＣ１１の充電速度よりも遅くなり、第２の信号は、第１の信号よりもスリーステートインバーターＩＣ１１のスレショルドレベルに到達する時間が遅くなる。
また、スリーステートインバーターＩＣ１１は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、Ｈ（ハイレベル）（１）のとき、その出力がハイインピーダンスとなり、Ｌ（ローレベル）（０）のとき、作動状態となり、インバーターとして作動する。
【００３３】
この場合、スリーステートインバーターＩＣ１１の入力側および制御側には、それぞれ、スレショルドレベルが設定されている。そして、スリーステートインバーターＩＣ１１の入力端子に入力される信号のレベルがスレショルドレベル未満の場合は、その入力端子に入力される信号のレベルは、Ｌとされ、スレショルドレベル以上の場合は、その入力端子に入力される信号のレベルは、Ｈとされる。同様に、スリーステートインバーターＩＣ１１の制御端子に入力される信号のレベルがスレショルドレベル未満の場合は、その制御端子に入力される信号のレベルは、Ｌとされ、スレショルドレベル以上の場合は、その制御端子に入力される信号のレベルは、Ｈとされる。
【００３４】
なお、スリーステート回路素子としては、前記スリーステートインバーターＩＣ１１に代えて、スリーステートバッファーを用いてもよい。また、スリーステートインバーターＩＣ１１、スリーステートバッファーのいずれにおいても、制御端子が反転型のものと、非反転型のものとのいずれも用いることができる。
【００３５】
次に、発振起動用パルス発生回路付き発振回路１の作用（動作）について説明するが、その理解を容易にするため、まずは、発振起動用パルス発生回路３が設けられていない場合の作用を説明する。
発振回路２の発振は、電源を投入した直後の初期状態から図１中矢印で示すように、抵抗Ｒ１およびコンデンサーＣ１で構成される積分回路のコンデンサーＣ１で充電または放電されることにより起動される。その発振の起動の要因としては、積分回路の充電または放電によりインバーターＩＣ１の入力が反転することにより、その出力が反転し、この時に発生する高調波やノイズ等により振動子Ｙ１を経由した発振ループでの発振が誘導されるものと考えられる。
この場合の起動時間は、抵抗Ｒ１の値（抵抗）とコンデンサーＣ１の値（容量）との積となる。
【００３６】
次に、発振起動用パルス発生回路付き発振回路１について説明する。
なお、電源投入時から第１の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間をＴ１、第２の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間をＴ２とする。
図２に示すように、電源が投入されると、コンデンサーＣ１およびＣ２が、それぞれ、充電されてゆき、スリーステートインバーターＩＣ１１の入力端子に印加される電圧および制御端子に印加される電圧、すなわち、第１の信号のレベルおよび第２の信号のレベルは、それぞれ、徐々に増大する。第１の信号のレベルおよび第２の信号のレベルがそれぞれスリーステートインバーターＩＣ１１のスレショルドレベルに到達していない状態では、そのスリーステートインバーターＩＣ１１入力端子に入力される信号のレベルおよび制御端子に入力される信号のレベルは、それぞれＬ（１）であり、スリーステートインバーターＩＣ１１の出力信号のレベルは、Ｈ（１）となる（図３参照）。
【００３７】
そして、第１の信号のレベルが、スレショルドレベルに到達すると、そのスリーステートインバーターＩＣ１１の入力端子に入力される信号のレベルは、Ｈとなり、スリーステートインバーターＩＣ１１の出力信号のレベルは、Ｌとなる（図３参照）。このようにして、スリーステートインバーターＩＣ１１の出力端子から、発振起動用パルスが出力される。この場合、発振起動用パルスの立ち下がり（変位部）が発振の起動に寄与する。なお、発振起動用パルスの立ち上がりが変位部となるように構成してもよい。
【００３８】
ここで、電源投入時から第１の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間Ｔ１を小さく設定することにより、発振の起動時間を短くすることができる。具体的には、信号発生部４は、時間Ｔ１が、１〜５００ｎ秒程度に設定されていることが好ましく、１〜３００ｎ秒程度に設定されていることがより好ましい。これにより、起動時間を短縮しつつ、確実に発振させることができる。
【００３９】
発振起動用パルスは、発振回路２のインバーターＩＣ１に入力され、インバーターＩＣ１で反転されて出力され、さらにインバーターＩＣ２で反転されて出力され、さらにインバーターＩＣ３で反転されて出力される。そして、この発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されたとき（インバーターＩＣ３の出力信号のレベルがＨとLの一方から他方に変化したとき）に、発振を開始する。但し、各インバーターＩＣ１〜ＩＣ３のそれぞれでの入力と出力との間には遅延時間が生じる。すなわち、インバーターＩＣ１の入力とインバーターＩＣ３の出力との間には、３つのインバーターＩＣ１〜ＩＣ３分の遅延時間が生じる。
【００４０】
そこで、信号発生部４は、電源投入時から第２の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間Ｔ２が、電源投入時からインバーターＩＣ１（発振回路２）に入力された発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されるまでの時間と同一またはその時間よりも大きくなるよう構成されていることが好ましく、同一になるよう構成されていることがより好ましい。これにより、確実に発振させることができる。
【００４１】
なお、時間Ｔ２が、電源投入時からインバーターＩＣ１に入力された発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されるまでの時間よりも大きく設定される場合、その時間Ｔ２は、２〜８００ｎ秒程度に設定されることが好ましく、２〜５００ｎ秒程度に設定されることがより好ましい。これにより、確実に発振させることができる。
【００４２】
第２の信号のレベルが、スレショルドレベルに到達すると、スリーステートインバーターＩＣ１１の制御端子に入力される信号のレベルは、Ｈとなり、スリーステートインバーターＩＣ１１の出力は、ハイインピーダンスとなる（図３参照）。これにより、発振起動用パルス発生回路３と発振回路２とは、電気的に遮断される。したがって、時間Ｔ２を電源投入時からインバーターＩＣ１に入力された発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されるまでの時間と同一に設定することにより、発振を開始するのと同時に、スリーステートインバーターＩＣ１１の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と発振回路２とを電気的に遮断することができる。
【００４３】
以上説明したように、この発振起動用パルス発生回路付き発振回路１によれば、発振起動用パルス発生回路３により強制的に発振起動用パルスをインバーターＩＣ１に入力するので、発振回路２の起動時間（電源投入時から発振を開始するまでの時間）を短縮することができる。
また、発振開始後は、スリーステートインバーターＩＣ１１の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と、発振回路２とが電気的に遮断されるので、発振回路２の発振に影響を与えることがない。
【００４４】
また、発振回路２がインバーター型であるので、音叉型振動子や双音叉型振動子等のクリスタルインピーダンスが比較的大きい振動子を発振させることができ、また、特許文献１に記載されている圧電発振器に比べ、起動時の消費電力を低減することができる。
また、発振回路２は、インバーターＩＣ１、ＩＣ２、ＩＣ３の３段（多段）構成であるので、ゲインが高く、このため、クリスタルインピーダンスがさらに大きい振動子を発振させることができ、また、発振回路２の立ち上がり時間（発振開始時から出力信号の振幅が所定の値に到達するまでの時間）を短縮することができる。
【００４５】
＜第２実施形態＞
図４は、本発明の発振起動用パルス発生回路付き発振回路の第２実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第２実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００４６】
図４に示すように、第２実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３の信号発生部４は、スリーステートインバーターＩＣ１１に直列に接続されたインバーターＩＣ１２を有している。このインバーターＩＣ１２の入力端子は、第１の積分回路４１の抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、出力端子は、スリーステートインバーターＩＣ１１の入力端子に接続されている。
【００４７】
これにより、第１の信号は、インバーターＩＣ１２で反転されてスリーステートインバーターＩＣ１１の入力端子に入力され、スリーステートインバーターＩＣ１１の出力端子からは、第１実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり（変位部）が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
なお、この第２実施形態は、後述する各実施形態にも適用することができる。
【００４８】
＜第３実施形態＞
図５は、本発明の発振起動用パルス発生回路付き発振回路の第３実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第３実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第３実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００４９】
図５に示すように、第３実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートバッファーＩＣ１３を有している。
このスリーステートバッファーＩＣ１３は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、Ｈ（１）のとき、その出力がハイインピーダンスとなり、Ｌ（０）のとき、作動状態となり、バッファーとして作動する。
【００５０】
これにより、スリーステートバッファーＩＣ１３の出力端子からは、第１実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり（変位部）が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
なお、この第３実施形態は、後述する各実施形態にも適用することができる。
【００５１】
＜第４実施形態＞
図６は、本発明の発振起動用パルス発生回路付き発振回路の第４実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第４実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第４実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００５２】
図６に示すように、第４実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートバッファーＩＣ１４を有している。
このスリーステートバッファーＩＣ１４は、制御端子が非転型のものであり、制御端子に入力される信号のレベルが、Ｌ（０）のとき、その出力がハイインピーダンスとなり、Ｈ（１）のとき、作動状態となり、バッファーとして作動する。
【００５３】
また、信号発生部４は、入力端子が第２の積分回路４２の抵抗Ｒ１２とコンデンサーＣ１２との間に接続され、出力端子がスリーステートバッファーＩＣ１４の制御端子に接続されたインバーターＩＣ１５を有している。これにより、第２の信号は、インバーターＩＣ１５で反転されてスリーステートバッファーＩＣ１４の制御端子に入力される。
これにより、スリーステートバッファーＩＣ１４の出力端子からは、第１実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり（変位部）が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
なお、この第４実施形態は、後述する各実施形態にも適用することができる。
【００５４】
＜第５実施形態＞
図７は、本発明の発振起動用パルス発生回路付き発振回路の第５実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第５実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第５実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００５５】
図７に示すように、第５実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートインバーターＩＣ１６を有している。
このスリーステートインバーターＩＣ１６は、制御端子が非転型のものであり、制御端子に入力される信号のレベルが、Ｌ（０）のとき、その出力がハイインピーダンスとなり、Ｈ（１）のとき、作動状態となり、インバーターとして作動する。
【００５６】
また、信号発生部４は、抵抗Ｒ１１とコンデンサーＣ１１とが直列に接続された積分回路４１と、直列に接続された３つ（複数）のインバーター（回路素子）ＩＣ１７、ＩＣ１８およびＩＣ１９とを有している。３つのインバーターＩＣ１７〜ＩＣ１９のうちの初段のインバーターＩＣ１７の入力端子は、抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、最後段のインバーターＩＣ１９の出力端子は、スリーステートインバーターＩＣ１１の制御端子に接続されている。
【００５７】
これにより、積分回路４１からスリーステートインバーターＩＣ１６の入力端子に第１の信号が送出される。
また、積分回路４１から出力された第１の信号は、インバーターＩＣ１７、ＩＣ１８、ＩＣ１９で、それぞれ、反転され、かつ、遅延されて、第２の信号となり、その第２の信号は、スリーステートインバーターＩＣ１６の制御端子に送出される。
【００５８】
ここで、本実施形態の特徴は、抵抗Ｒ１１とコンデンサーＣ１１との間と、スリーステートインバーターＩＣ１６の制御端子との間に接続された直列回路の回路素子として、発振回路２における振動子Ｙ１および抵抗Ｒ４の直列接続回路と並列に接続された複数の発振回路側回路素子と同一でかつ同数の回路素子を用いていることである。すなわち、発振回路２における前記複数の発振回路側回路素子は、３つのインバーターＩＣ１〜ＩＣ３であるので、発振起動用パルス発生回路３では、前記複数の回路素子として、３つのインバーターＩＣ１７〜ＩＣ１９を用いている。なお、発振回路２の前記発振回路側回路素子として、インバーターとバッファーとを用いる場合は、同様に、発振起動用パルス発生回路３の前記回路素子として、インバーターとバッファーとを用いる。
【００５９】
これにより、発振回路２のインバーターＩＣ１〜ＩＣ３での信号の遅延時間と、発振起動用パルス発生回路３のインバーターＩＣ１７〜ＩＣ１９での信号の遅延時間とを一致させることができる。
すなわち、発振回路２のインバーターＩＣ１の入力とインバーターＩＣ３の出力との間の遅延時間と、インバーターＩＣ１７の入力とインバーターＩＣ１９の出力との間の遅延時間とが等しくなり、電源投入時から第２の信号がスリーステートインバーターＩＣ１６のスレショルドレベルに到達するまでの時間Ｔ２と、電源投入時からインバーターＩＣ１に入力された発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されるまでの時間とが等しくなる。これによって、発振を開始するのと同時に、スリーステートインバーターＩＣ１６の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と発振回路２とを電気的に遮断することができる。
【００６０】
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
なお、抵抗Ｒ１１とコンデンサーＣ１１との間と、スリーステートインバーターＩＣ１１の制御端子との間に接続された直列回路の回路素子として、発振回路２における振動子Ｙ１および抵抗Ｒ４の直列接続回路と並列に接続された複数の発振回路側回路素子と異なる回路素子を用いてもよく、また、前記複数の発振回路側回路素子と異なる数であってもよい。
また、この第５実施形態は、後述する各実施形態にも適用することができる。
【００６１】
＜第６実施形態＞
図８は、本発明の発振起動用パルス発生回路付き発振回路の第６実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第６実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第６実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００６２】
図８に示すように、第６実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３の信号発生部４は、タイマー（時計手段）を有するタイマー回路用ＩＣで構成されている。そして、信号発生部４は、そのタイマーで時間を計測して、第１の信号および第２の信号をそれぞれ送出する。これにより、確実に第１の信号および第２の信号をそれぞれ送出することができる。
【００６３】
なお、第１の信号および第２の信号としては、それぞれ、パルス信号、特に、矩形のパルス信号を用いることが好ましい。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
なお、この第６実施形態は、後述する各実施形態にも適用することができる。
【００６４】
＜第７実施形態＞
図９は、本発明の発振起動用パルス発生回路付き発振回路の第７実施形態を示す回路図である。なお、図９中には、各抵抗の抵抗値および各コンデンサーの容量の一例が記載されている。
以下、第７実施形態について、前述した第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００６５】
図９に示すように、第７実施形態の発振起動用パルス発生回路付き発振回路１では、スリーステートインバーターＩＣ１１の出力端子は、最後段のインバーターＩＣ３の入力端子に接続されている。
したがって、スリーステートインバーターＩＣ１１から出力された発振起動用パルスは、発振回路２の最終段のインバーターＩＣ３に入力され、インバーターＩＣ３で反転されて出力される。そして、この発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されたとき（インバーターＩＣ３の出力信号のレベルがＨとＬの一方から他方に変化したとき）に、発振を開始する。
【００６６】
このように、本実施形態では、スリーステートインバーターＩＣ１１の出力端子が初段のインバーターＩＣ１の入力端子に接続されている場合に比べ、発振回路２を起動する際、初段のインバーターＩＣ１および途中のインバーターＩＣ２での発振起動用パルス（信号）の遅延がないので、発振回路２の起動時間を短縮することができる。
なお、スリーステートインバーターＩＣ１１の出力端子は、途中のインバーターＩＣ２の入力端子に接続されていてもよいが、最後段のインバーターＩＣ３の入力端子に接続されている方が、発振回路２の起動時間をより短縮でき、好ましい。
【００６７】
また、スリーステートインバーターＩＣ１１の出力端子が接続されたインバーターＩＣ３の１つ前段の発振回路側回路素子には、スリーステートインバーター（発振回路側スリーステート回路素子）ＩＣ４を用いている。このスリーステートインバーターＩＣ４は、制御端子が反転型のものであり、そのスレショルドレベルは、スリーステートインバーターＩＣ１１と同様に設定されている。
なお、インバーターＩＣ３の１つ前段の発振回路側回路素子として、スリーステートバッファーを用いることもできるが、これについては、本実施形態においてではなく、後述する他の実施形態において説明する。
【００６８】
また、発振起動用パルス発生回路付き発振回路１は、スリーステートインバーターＩＣ４の制御端子に、発振起動用パルス発生回路３から第２の信号を入力する信号供給ライン５が設けられている。また、信号供給ライン５には、インバーターＩＣ２０が設けられている。すなわち、インバーターＩＣ２０の入力端子は、抵抗Ｒ１２とコンデンサーＣ１２との間に接続され、インバーターＩＣ２０の出力端子は、スリーステートインバーターＩＣ４の制御端子に接続されている。これにより、第２の信号は、インバーターＩＣ２０により反転してスリーステートインバーターＩＣ４の制御端子に入力される。これによって、スリーステートインバーターＩＣ１１の出力がハイインピーダンスのときは、スリーステートインバーターＩＣ４は、インバーターとして作動する作動状態であり、スリーステートインバーターＩＣ１１がインバーターとして作動する作動状態のときは、スリーステートインバーターＩＣ４の出力は、ハイインピーダンスとなっている。
【００６９】
これにより、電源を投入すると、まず、前述したように、スリーステートインバーターＩＣ１１は、インバーターとして作動する作動状態となる。一方、スリーステートインバーターＩＣ４の出力は、ハイインピーダンスとなり、インバーターＩＣ３は、その前段側の回路と電気的に遮断され、これにより、確実に発振を開始させることができる。
また、第２の信号のレベルが、スリーステートインバーターＩＣ１１およびＩＣ１４のスレショルドレベルに到達すると、スリーステートインバーターＩＣ１１の制御端子に入力される信号のレベルは、Ｈとなり、スリーステートインバーターＩＣ１１の出力は、ハイインピーダンスとなり、これより、発振起動用パルス発生回路３と発振回路２とは、電気的に遮断される。一方、スリーステートインバーターＩＣ４の制御端子に入力される信号のレベルは、Ｌとなり、スリーステートインバーターＩＣ４は、インバーターとして作動する作動状態となり、発振回路２のインバーターとして機能する。
【００７０】
ここで、この発振起動用パルス発生回路付き発振回路１と、発振起動用パルス発生回路３が設けられていない場合とのそれぞれの起動時間を計算で求めると下記の通りである。
まず、発振起動用パルス発生回路付き発振回路１の発振回路２の抵抗Ｒ１、コンデンサーＣ１、発振起動用パルス発生回路３の抵抗Ｒ１１、コンデンサーＣ１１の各値は、１例を挙げると、抵抗Ｒ１の抵抗値は１０ＭΩ、コンデンサーＣ１の容量は１００ｐＦ、抵抗Ｒ１１の抵抗値は１０ｋΩ、コンデンサーＣ１１の容量は１００ｐＦである。
発振起動用パルス発生回路３が設けられていない場合は、起動時間は、おおよそ、抵抗Ｒ１の抵抗値×コンデンサーＣ１の容量であるので、１ｍ秒となる。
【００７１】
これに対し、発振起動用パルス発生回路付き発振回路１では、起動時間は、おおよそ、抵抗Ｒ１１の抵抗値×コンデンサーＣ１１の容量であるので、１μ秒となり、起動時間が大幅に短縮されることが判る。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
そして、この発振起動用パルス発生回路付き発振回路１では、第１実施形態に比べ、発振回路２の起動時間をさらに短縮することができる。
【００７２】
＜第８実施形態＞
図１０は、本発明の発振起動用パルス発生回路付き発振回路の第８実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第８実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第８実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第７実施形態と同様である。
【００７３】
図１０に示すように、第８実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートインバーターＩＣ１６を有している。このスリーステートインバーターＩＣ１６は、制御端子が非転型のものである。
また、信号発生部４は、抵抗Ｒ１１とコンデンサーＣ１１とが直列に接続された積分回路４１と、入力端子が抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、出力端子がスリーステートインバーターＩＣ１１の制御端子に接続されたインバーターＩＣ１７とを有している。
【００７４】
これにより、積分回路４１からスリーステートインバーターＩＣ１１の入力端子に第１の信号が送出される。
また、積分回路４１から出力された第１の信号は、インバーターＩＣ１７で反転され、かつ、遅延されて、第２の信号となり、その第２の信号は、スリーステートインバーターＩＣ１６の制御端子に送出される。
【００７５】
ここで、本実施形態の特徴は、抵抗Ｒ１１とコンデンサーＣ１１との間と、スリーステートインバーターＩＣ１６の制御端子との間に接続された回路素子として、発振回路２における振動子Ｙ１および抵抗Ｒ４の直列接続回路と並列に接続された複数の発振回路側回路素子のうちの最後段の発振回路側回路素子と同一の回路素子を用いていることである。すなわち、発振回路２における前記複数の発振回路側回路素子のうちの最後段の発振回路側回路素子は、インバーターＩＣ３であるので、発振起動用パルス発生回路３では、前記回路素子として、インバーターＩＣ１７を用いている。なお、発振回路２の前記複数の発振回路側回路素子のうちの最後段の発振回路側回路素子として、バッファーを用いる場合は、同様に、発振起動用パルス発生回路３の前記回路素子として、バッファーを用いる。
【００７６】
これにより、発振回路２のインバーターＩＣ３での信号の遅延時間と、発振起動用パルス発生回路３のインバーターＩＣ１７での信号の遅延時間とを一致させることができる。
すなわち、発振回路２のインバーターＩＣ３の入力とインバーターＩＣ３の出力との間の遅延時間と、インバーターＩＣ１７の入力とインバーターＩＣ１７の出力との間の遅延時間とが等しくなり、電源投入時から第２の信号がスリーステートインバーターＩＣ１６のスレショルドレベルに到達するまでの時間Ｔ２と、電源投入時からインバーターＩＣ３に入力された発振起動用パルスの変位部がインバーターＩＣ３で反転されて出力されるまでの時間とが等しくなる。これによって、発振を開始するのと同時に、スリーステートインバーターＩＣ１６の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と発振回路２とを電気的に遮断することができる。
【００７７】
この発振起動用パルス発生回路付き発振回路１によれば、前述した第８実施形態と同様の効果が得られる。
なお、抵抗Ｒ１１とコンデンサーＣ１１との間と、スリーステートインバーターＩＣ１１の制御端子との間に接続された回路素子として、発振回路２における振動子Ｙ１および抵抗Ｒ４の直列接続回路と並列に接続された複数の発振回路側回路素子のうちの最後段の発振回路側回路素子と異なる回路素子を用いてもよい。例えば、一方をインバーターとし、他方をバッファーとしてもよい。
なお、この第８実施形態は、後述する各実施形態にも適用することができる。
【００７８】
＜第９実施形態＞
図１１は、本発明の発振起動用パルス発生回路付き発振回路の第９実施形態を示す回路図である。なお、図９中には、各抵抗の抵抗値および各コンデンサーの容量の一例が記載されている。
以下、第９実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００７９】
図１１に示すように、第９実施形態の発振起動用パルス発生回路付き発振回路１では、発振回路２として、ターマン発振回路を用いている。
この発振回路２においては、振動子Ｙ１と抵抗Ｒ４との間には、コンデンサーＣ２の一端側が接続され、そのコンデンサーＣ２の他端側は、接地されている。
また、スリーステートインバーターＩＣ４の出力端子とインバーターＩＣ３の入力端子との間には、コンデンサーＣ３の一端側が接続され、振動子Ｙ１と抵抗Ｒ４との間には、コンデンサーＣ３の他端側が接続されている。
【００８０】
なお、図１１中、破線で記載されている「Ｃｓｔ」は、実際の素子ではなく、等価回路におけるインバーターＩＣ１中の容量成分である。
この発振起動用パルス発生回路付き発振回路１では、第７実施形態と同様に、スリーステートインバーターＩＣ１１の出力端子は、最後段のインバーターＩＣ３の入力端子に接続されている。以下、説明は省略する。
【００８１】
なお、この発振起動用パルス発生回路付き発振回路１と、発振起動用パルス発生回路３が設けられていない場合とのそれぞれの起動時間を計算で求めると下記の通りである。
まず、発振起動用パルス発生回路付き発振回路１の発振回路２の抵抗Ｒ１、等価コンデンサーＣｓｔ、発振起動用パルス発生回路３の抵抗Ｒ１１、コンデンサーＣ１１の各値は、１例を挙げると、抵抗Ｒ１の抵抗値は１０ＭΩ、等価コンデンサーＣｓｔの容量は１０ｐＦ、抵抗Ｒ１１の抵抗値は１０ｋΩ、コンデンサーＣ１１の容量は１００ｐＦである。
発振起動用パルス発生回路３が設けられていない場合は、起動時間は、おおよそ、抵抗Ｒ１の抵抗値×等価コンデンサーＣｓｔの容量であるので、０．１ｍ秒となる。
【００８２】
これに対し、発振起動用パルス発生回路付き発振回路１では、起動時間は、おおよそ、抵抗Ｒ１１の抵抗値×コンデンサーＣ１１の容量であるので、１μ秒となり、起動時間が大幅に短縮されることが判る。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第７実施形態と同様の効果が得られる。
【００８３】
＜第１０実施形態＞
図１２は、本発明の発振起動用パルス発生回路付き発振回路の第１０実施形態を示す回路図である。
以下、第１０実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００８４】
図１２に示すように、第１０実施形態の発振起動用パルス発生回路付き発振回路１では、発振回路２において、直列に接続された３つの発振回路側回路素子として、インバーターＩＣ１、スリーステートバッファーＩＣ５およびバッファーＩＣ６を用いている。また、前段側から後段側に向って、インバーターＩＣ１、スリーステートバッファーＩＣ５、バッファーＩＣ６の順番に接続されている。
【００８５】
また、スリーステートバッファーＩＣ５は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、Ｈ（１）のとき、その出力がハイインピーダンスとなり、Ｌ（０）のとき、作動状態となり、バッファーとして作動する。
この発振起動用パルス発生回路付き発振回路１では、第７実施形態と同様に、スリーステートインバーターＩＣ１１の出力端子は、最後段のバッファーＩＣ６の入力端子に接続されている。以下、説明は省略する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第７実施形態と同様の効果が得られる。
【００８６】
＜第１１実施形態＞
図１３は、本発明の発振起動用パルス発生回路付き発振回路の第１１実施形態を示す回路図である。
以下、第１１実施形態について、前述した第７実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００８７】
図１３に示すように、第１１実施形態の発振起動用パルス発生回路付き発振回路１では、発振回路２において、直列に接続された３つの発振回路側回路素子として、インバーターＩＣ１、スリーステートバッファーＩＣ７およびバッファーＩＣ６を用いている。また、前段側から後段側に向って、インバーターＩＣ１、スリーステートバッファーＩＣ７、バッファーＩＣ６の順番に接続されている。
【００８８】
また、スリーステートバッファーＩＣ７は、制御端子が非反転型のものであり、制御端子に入力される信号のレベルが、Ｌ（０）のとき、その出力がハイインピーダンスとなり、Ｈ（１）のとき、作動状態となり、バッファーとして作動する。
また、発振起動用パルス発生回路３では、スリーステート回路素子として、制御端子が非反転型のスリーステートバッファーＩＣ２２を用いている。
【００８９】
また、信号発生部４は、入力端子が第２の積分回路４２の抵抗Ｒ１２とコンデンサーＣ１２との間に接続され、出力端子がスリーステートバッファーＩＣ２２の制御端子に接続されたインバーターＩＣ２１を有している。これにより、第２の信号は、インバーターＩＣ２１で反転されてスリーステートバッファーＩＣ２２の制御端子およびインバーターＩＣ２０に入力される。
【００９０】
この発振起動用パルス発生回路付き発振回路１では、第７実施形態と同様に、スリーステートバッファーＩＣ２２の出力端子は、最後段のバッファーＩＣ６の入力端子に接続されている。以下、説明は省略する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第７実施形態と同様の効果が得られる。
【００９１】
以上、本発明の発振起動用パルス発生回路付き発振回路を、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や、工程が付加されていてもよい。
また、本発明は、前記各実施形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【符号の説明】
【００９２】
１…発振起動用パルス発生回路付き発振回路 ２…発振回路 ３…発振起動用パルス発生回路 ４…信号発生部 ４１、４２…積分回路 ５…信号供給ライン Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ１１、Ｒ１２…抵抗 Ｃ１、Ｃ２、Ｃ３、Ｃ１１、Ｃ１２…コンデンサー ＩＣ１、ＩＣ２、ＩＣ３、ＩＣ１２、ＩＣ１５、ＩＣ１７、ＩＣ１８、ＩＣ１９、ＩＣ２０、ＩＣ２１…インバーター ＩＣ６…バッファー ＩＣ４、ＩＣ１１、ＩＣ１６…スリーステートインバーター ＩＣ５、ＩＣ７、ＩＣ１３、ＩＣ１４、ＩＣ２２…スリーステートバッファー Ｙ１…振動子
【特許請求の範囲】
【請求項１】
直列に接続された複数の発振回路側回路素子と、振動子とが並列に接続された回路を有し、前記発振回路側回路素子が、インバーターまたはバッファーである発振回路と、
スリーステートインバーターまたはスリーステートバッファーからなるスリーステート回路素子と、該スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第１の信号および前記スリーステート回路素子の制御端子に送出され、前記第１の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部とを有し、前記スリーステート回路素子の出力端子から発振起動用パルスを出力する発振起動用パルス発生回路とを備え、
前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうちのいずれかの前記発振回路側回路素子の入力端子に接続されており、
電源投入後、前記第１の信号により、前記スリーステート回路素子の出力端子から前記発振起動用パルスが出力され、その後、前記第２の信号により、前記スリーステート回路素子の出力がハイインピーダンスとなり、前記発振起動用パルス発生回路と、前記発振回路とが電気的に遮断されるよう構成されていることを特徴とする発振起動用パルス発生回路付き発振回路。
【請求項２】
前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうち、途中または最後段の前記発振回路側回路素子の入力端子に接続されている請求項１に記載の発振起動用パルス発生回路付き発振回路。
【請求項３】
前記スリーステート回路素子の出力端子が接続された前記発振回路側回路素子の１つ前段の前記発振回路側回路素子は、スリーステートインバーターまたはスリーステートバッファーからなる発振回路側スリーステート回路素子である請求項２に記載の発振起動用パルス発生回路付き発振回路。
【請求項４】
前記発振回路側スリーステート回路素子の制御端子に、前記発振起動用パルス発生回路から前記第２の信号を入力する信号供給ラインを有する請求項３に記載の発振起動用パルス発生回路付き発振回路。
【請求項５】
前記信号供給ラインにインバーターが設けられており、前記第２の信号は、該インバーターにより反転して前記発振回路側スリーステート回路素子の制御端子に入力されるよう構成されている請求項４に記載の発振起動用パルス発生回路付き発振回路。
【請求項６】
前記発振回路側スリーステート回路素子の出力がハイインピーダンスのとき、前記スリーステート回路素子は、作動状態であり、前記発振回路側スリーステート回路素子が作動状態のとき、前記スリーステート回路素子の出力は、ハイインピーダンスである請求項３ないし５のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項７】
前記信号発生部は、第１の抵抗と、第１のコンデンサーとが直列に接続された第１の積分回路と、
第２の抵抗と、第２のコンデンサーとが直列に接続された第２の積分回路とを備え、
前記スリーステート回路素子の入力端子は、前記第１の抵抗と前記第１のコンデンサーとの間に接続され、前記スリーステート回路素子の制御端子は、前記第２の抵抗と前記第２のコンデンサーとの間に接続されている請求項１ないし６のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項８】
前記第２のコンデンサーの容量は、前記第１のコンデンサーの容量よりも大きい請求項７に記載の発振起動用パルス発生回路付き発振回路。
【請求項９】
前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記スリーステート回路素子の制御端子に接続されたインバーターまたはバッファーとを有し、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されている請求項１ないし６のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１０】
前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
直列に接続され、前記複数の発振回路側回路素子と同一でかつ同数の複数の回路素子とを有し、
前記複数の回路素子のうちの初段の前記回路素子の入力端子が前記抵抗と前記コンデンサーとの間に接続され、最後段の前記回路素子の出力端子が前記スリーステート回路素子の制御端子に接続されており、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されている請求項１ないし６のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１１】
前記信号発生部は、タイマーを有する請求項１ないし６のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１２】
前記信号発生部は、前記スリーステート回路素子に直列に接続されたインバーターを有する請求項１ないし１１のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１３】
前記信号発生部は、電源投入時から前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が１〜５００ｎ秒になるよう構成されている請求項１ないし１２のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１４】
前記発振起動用パルスは、前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達したとき、立ち上がるかまたは立ち下がる変位部を有しており、
前記信号発生部は、電源投入時から前記第２の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が、電源投入時から前記発振回路に入力された前記発振起動用パルスの前記変位部が最後段の前記発振回路側回路素子から出力されるまでの時間と同一または該時間よりも大きくなるよう構成されている請求項１ないし１３のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１５】
前記振動子は、音叉型振動子または双音叉型振動子である請求項１ないし１４のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１】
直列に接続された複数の発振回路側回路素子と、振動子とが並列に接続された回路を有し、前記発振回路側回路素子が、インバーターまたはバッファーである発振回路と、
スリーステートインバーターまたはスリーステートバッファーからなるスリーステート回路素子と、該スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第１の信号および前記スリーステート回路素子の制御端子に送出され、前記第１の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部とを有し、前記スリーステート回路素子の出力端子から発振起動用パルスを出力する発振起動用パルス発生回路とを備え、
前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうちのいずれかの前記発振回路側回路素子の入力端子に接続されており、
電源投入後、前記第１の信号により、前記スリーステート回路素子の出力端子から前記発振起動用パルスが出力され、その後、前記第２の信号により、前記スリーステート回路素子の出力がハイインピーダンスとなり、前記発振起動用パルス発生回路と、前記発振回路とが電気的に遮断されるよう構成されていることを特徴とする発振起動用パルス発生回路付き発振回路。
【請求項２】
前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうち、途中または最後段の前記発振回路側回路素子の入力端子に接続されている請求項１に記載の発振起動用パルス発生回路付き発振回路。
【請求項３】
前記スリーステート回路素子の出力端子が接続された前記発振回路側回路素子の１つ前段の前記発振回路側回路素子は、スリーステートインバーターまたはスリーステートバッファーからなる発振回路側スリーステート回路素子である請求項２に記載の発振起動用パルス発生回路付き発振回路。
【請求項４】
前記発振回路側スリーステート回路素子の制御端子に、前記発振起動用パルス発生回路から前記第２の信号を入力する信号供給ラインを有する請求項３に記載の発振起動用パルス発生回路付き発振回路。
【請求項５】
前記信号供給ラインにインバーターが設けられており、前記第２の信号は、該インバーターにより反転して前記発振回路側スリーステート回路素子の制御端子に入力されるよう構成されている請求項４に記載の発振起動用パルス発生回路付き発振回路。
【請求項６】
前記発振回路側スリーステート回路素子の出力がハイインピーダンスのとき、前記スリーステート回路素子は、作動状態であり、前記発振回路側スリーステート回路素子が作動状態のとき、前記スリーステート回路素子の出力は、ハイインピーダンスである請求項３ないし５のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項７】
前記信号発生部は、第１の抵抗と、第１のコンデンサーとが直列に接続された第１の積分回路と、
第２の抵抗と、第２のコンデンサーとが直列に接続された第２の積分回路とを備え、
前記スリーステート回路素子の入力端子は、前記第１の抵抗と前記第１のコンデンサーとの間に接続され、前記スリーステート回路素子の制御端子は、前記第２の抵抗と前記第２のコンデンサーとの間に接続されている請求項１ないし６のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項８】
前記第２のコンデンサーの容量は、前記第１のコンデンサーの容量よりも大きい請求項７に記載の発振起動用パルス発生回路付き発振回路。
【請求項９】
前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記スリーステート回路素子の制御端子に接続されたインバーターまたはバッファーとを有し、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されている請求項１ないし６のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１０】
前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
直列に接続され、前記複数の発振回路側回路素子と同一でかつ同数の複数の回路素子とを有し、
前記複数の回路素子のうちの初段の前記回路素子の入力端子が前記抵抗と前記コンデンサーとの間に接続され、最後段の前記回路素子の出力端子が前記スリーステート回路素子の制御端子に接続されており、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されている請求項１ないし６のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１１】
前記信号発生部は、タイマーを有する請求項１ないし６のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１２】
前記信号発生部は、前記スリーステート回路素子に直列に接続されたインバーターを有する請求項１ないし１１のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１３】
前記信号発生部は、電源投入時から前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が１〜５００ｎ秒になるよう構成されている請求項１ないし１２のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１４】
前記発振起動用パルスは、前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達したとき、立ち上がるかまたは立ち下がる変位部を有しており、
前記信号発生部は、電源投入時から前記第２の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が、電源投入時から前記発振回路に入力された前記発振起動用パルスの前記変位部が最後段の前記発振回路側回路素子から出力されるまでの時間と同一または該時間よりも大きくなるよう構成されている請求項１ないし１３のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【請求項１５】
前記振動子は、音叉型振動子または双音叉型振動子である請求項１ないし１４のいずれかに記載の発振起動用パルス発生回路付き発振回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１８８３１４（Ｐ２０１１−１８８３１４Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１０−５２４０５（Ｐ２０１０−５２４０５）
【出願日】平成２２年３月９日（２０１０．３．９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願日】平成２２年３月９日（２０１０．３．９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]