磁気センサ
【課題】被実装部材上に回路チップと隣接して搭載される磁気センサにおいて、回路チップとパッドとを電気的に接続するワイヤ同士の接触を抑制することができる磁気センサを提供する。
【解決手段】複数のパッド３１〜３６を一辺１０ａと垂直方向において互いに完全にオフセットした状態で配置する。これによれば、被実装部材上に磁気センサの一辺１０ａを回路チップと隣接して搭載し、パッド３１〜３６と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。
【解決手段】複数のパッド３１〜３６を一辺１０ａと垂直方向において互いに完全にオフセットした状態で配置する。これによれば、被実装部材上に磁気センサの一辺１０ａを回路チップと隣接して搭載し、パッド３１〜３６と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加される磁界に応じた電気的信号を出力するセンシング部と、このセンシング部と電気的に接続される複数のパッドとを備えた磁気センサに関するものである。
【背景技術】
【０００２】
従来より、例えば、特許文献１には、磁気抵抗素子（ＭＲＥ）を有するセンシング部と、このセンシング部と電気的に接続される複数のパッドとを備えた磁気センサが提案されている。
【０００３】
具体的には、このような磁気センサでは、センシング部は、平面レイアウトが二等辺三角形であって頂角が４５°とされている第１〜第８検出ユニットを有し、これら第１〜第８検出ユニットにおける各頂角の頂点が一致するように組み合わされて構成されている。つまり、センシング部は、全体の平面レイアウトが正八角形とされている。そして、第１〜第８検出ユニットの４つが電気的に接続されてブリッジ回路を有する第１検出部を構成し、残りの４つが電気的に接続されてブリッジ回路を構成すると共に第１検出部と４５°ずれている第２検出部を構成している。また、第１〜第８検出ユニットには、それぞれ所定方向に延設された磁気抵抗素子が折れ線状に形成されている。
【０００４】
複数のパッドは、センシング部の周囲に配置されてセンシング部と電気的に接続されている。すなわち、センシング部は、パッドに挟まれるように形成されている。
【０００５】
このような磁気センサは、例えば、被実装部材上に信号処理を行う回路チップと隣接して搭載され、各パッドと回路チップとがワイヤを介して電気的に接続されて用いられる。そして、磁気センサに磁界が印加されると、第１、第２検出部から磁気抵抗素子の延設方向と印加される磁界との角度の倍角に応じた電気的信号がパッドを介して回路チップに出力される。このとき、第１検出部のブリッジ回路と第２検出部のブリッジ回路とが４５°ずれて配置されているため、第１検出部から出力される電気的信号と第２検出部から出力される電気的信号とが９０°の位相差を有する信号となる。したがって、回路チップでは、第１、第２検出部から出力された信号を演算することにより、印加される磁界に応じた直線性を有する信号（演算値）を得ることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５９−４１８８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記磁気センサでは、センシング部の周囲にパッドが配置されているため、パッドと回路チップとをワイヤで電気的に接続した際に、ワイヤ同士が接触してショートしてしまうことがあるという問題がある。
【０００８】
本発明は上記点に鑑みて、被実装部材上に回路チップと隣接して搭載される磁気センサにおいて、回路チップとパッドとを電気的に接続するワイヤ同士の接触を抑制することができる磁気センサを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、一面およびこの一面の端部に一辺（１０ａ）を有する基板（１０）と、基板（１０）の一面に形成され、印加される磁界に応じて抵抗値が変化する磁気抵抗素子（２３ａ）を有するセンシング部（２０）と、基板（１０）の一面上に形成され、センシング部（２０）と電気的に接続される複数のパッド（３１〜３６）と、を備え、被実装部材上に一辺（１０ａ）が回路チップと隣接して搭載され、パッド（３１〜３６）と回路チップとがワイヤを介して電気的に接続される磁気センサであって、複数のパッド（３１〜３６）は、一辺（１０ａ）側に配置され、一辺（１０ａ）と垂直方向において互いに完全にオフセットした状態で配置されていることを特徴としている。
【００１０】
このような磁気センサでは、複数のパッド（３１〜３６）が一辺（１０ａ）と垂直方向において互いに完全にオフセットした状態で配置されているため、被実装部材上に一辺（１０ａ）が回路チップと隣接するように磁気センサを搭載し、パッド（３１〜３６）と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。
【００１１】
例えば、請求項２に記載の発明のように、センシング部（２０）は、平面レイアウトが二等辺三角形であって頂角が４５°とされている第１〜第８検出ユニット（２１ａ〜２１ｈ）を有し、これら第１〜第８検出ユニット（２１ａ〜２１ｈ）における頂角の頂点が一致した状態で形成されて全体の平面レイアウトが正八角形とされているものとすることができる。
【００１２】
そして、請求項３に記載の発明のように、基板（１０）は、平面形状が一辺（１０ａ）を有する正方形状とされ、センシング部（２０）は、相対する頂点を結ぶ対角線の１つが一辺（１０ａ）と平行となる平面レイアウトとされているものとすることができる。
【００１３】
これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、基板（１０）の一辺（１０ａ）を含む各辺から各検出ユニット（２１ａ〜２１ｈ）に印加される応力の大きさがばらつくことを抑制することができる。
【００１４】
また、請求項４に記載の発明のように、複数のパッド（３１〜３６）は、それぞれ矩形状とされ、一辺（１０ａ）と平行な方向の長さをパッド長としたとき、基板（１０）の一辺（１０ａ）に対するパッド長の比率が９．５％以上であって１０．５％未満とされているものとすることができる（図３参照）。
【００１５】
これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、センシング部（２０）の最大平面レイアウト比を大きくすることができる。なお、最大平面レイアウト比とは、センシング部（２０）の平面レイアウトにおいて相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、基板（１０）の一辺（１０ａ）に対するセンシング部長が取り得る比率のことである。
【００１６】
具体的には、請求項５に記載の発明のように、センシング部（２０）は、相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、基板（１０）の一辺（１０ａ）に対するセンシング部長の比率が９７％以上とされているものとすることができる（図３参照）。
【００１７】
これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、平面レイアウトを大きくすることができる。このため、センシング部（２０）を構成する磁気抵抗素子（２３ａ）を多くすることができ、抵抗値を高くすることができる。したがって、消費電流を低減することができる。
【００１８】
また、請求項６の記載の発明のように、センシング部（２０）は、基板（１０）の一辺（１０ａ）に最も近接する頂点がパッド（３１〜３６）のうち一辺（１０ａ）側と反対側の部分より一辺（１０ａ）側に位置するものとすることができる。
【００１９】
さらに、請求項７に記載の発明のように、第１〜第８検出ユニット（２１ａ〜２１ｈ）は、それぞれ所定方向に延設された複数の磁気抵抗素子（２３ａ）を有し、各磁気抵抗素子（２３ａ）が磁界に対して抵抗値が不変である配線（２３ｂ）で接続されるものとすることができる。
【００２０】
これによれば、第１〜第８検出ユニット（２１ａ〜２１ｈ）に磁気抵抗素子（２３ａ）を折れ線状に形成した場合と比較して、誤差が含まれることを抑制することができ、検出精度が低下することを抑制することができる。
【００２１】
そして、請求項８に記載の発明のように、複数のパッド（３１〜３６）を一辺（１０ａ）と平行な方向に一列に配置することができる。
【００２２】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態における磁気センサの平面模式図である。
【図２】（ａ）は第１検出部の回路構成を示す図、（ｂ）は第２検出部の回路構成を示す図である。
【図３】パッド比と最大平面レイアウト比との関係を示す図である。
【図４】第１〜第８検出ユニットの抵抗値を説明するための図である。
【発明を実施するための形態】
【００２４】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１は、本実施形態における磁気センサの平面模式図である。なお、本実施形態の磁気センサは、被実装部材上に回路チップと隣接して搭載されるものである。
【００２５】
図１に示されるように、本実施形態の磁気センサは、正方板状であって第１〜第４辺１０ａ〜１０ｄを有する基板１０と、この基板１０の表面に形成され、印加される磁界に応じた電気的信号を出力するセンシング部２０と、センシング部２０と電気的に接続される複数のパッド３１〜３６とを備えている。なお、本実施形態では、第１辺１０ａが本発明の一辺に相当し、表面が本発明の一面に相当している。
【００２６】
センシング部２０は、平面レイアウトが二等辺三角形であって頂角が４５°とされている第１〜第８検出ユニット２１ａ〜２１ｈを有し、第１〜第８検出ユニット２１ａ〜２１ｈは、各頂角の頂点が一致するように形成されている。すなわち、センシング部２０における全体の平面レイアウトは正八角形とされている。また、第１〜第８検出ユニット２１ａ〜２１ｈは、第１、第３、第５、第７検出ユニット２１ａ、２１ｃ、２１ｅ、２１ｇが接続されて第１検出部を構成し、第２、第４、第６、第８検出ユニット２１ｂ、２１ｄ、２１ｆ、２１ｈが接続されて第２検出部を構成している。
【００２７】
図２（ａ）は第１検出部の回路構成を示す図、図２（ｂ）は第２検出部の回路構成を示す図である。図２（ａ）に示されるように、第１検出部２２ａは、図１中に図示していないが、基板１０の表面に形成された配線パターンを介して第１検出ユニット２１ａと第３、第７検出ユニット２１ｃ、２１ｇとが接続され、第５検出ユニット２１ｅと第３、第７検出ユニット２１ｃ、２１ｇとが接続されてなるブリッジ回路を有している。また、図２（ｂ）に示されるように、第２検出部２２ｂは、図１中に図示していないが、基板１０の表面に形成された配線パターンを介して第２検出ユニット２１ｂと第４、第８検出ユニット２１ｄ、２１ｈとが接続され、第６検出ユニット２１ｆと第４、第８検出ユニット２１ｄ、２１ｈとが接続されてなるブリッジ回路を有している。
【００２８】
そして、図１に示されるように、第１〜第８検出ユニット２１ａ〜２１ｈには、それぞれ各検出ユニット２１ａ〜２１ｈの平面レイアウトの底辺と平行な方向に延設された複数の磁気抵抗素子（ＭＲＥ）２３ａが形成されている。つまり、第１〜第８検出ユニット２１ａ〜２１ｈに形成された磁気抵抗素子２３ａの延設方向は、隣接する他の検出ユニットに形成された磁気抵抗素子２３ａの延設方向と４５°ずれている。すなわち、第２検出部２２ｂのブリッジ回路と、第１検出部２２ａのブリッジ回路とは４５°ずれている。なお、第１〜第８検出ユニット２１ａ〜２１ｈに形成されている複数の磁気抵抗素子２３ａは、頂角の頂点側に形成される磁気抵抗素子２３ａほど延設方向の長さが短くされている。
【００２９】
そして、第１〜第８検出ユニット２１ａ〜２１ｈに形成されている各磁気抵抗素子２３ａは、磁界に対して不変の抵抗値を有するアルミニウム等で構成される配線２３ｂで接続されている。すなわち、第１〜第８検出ユニット２１ａ〜２１ｈそれぞれには、複数の磁気抵抗素子２３ａと、各磁気抵抗素子２３ａを接続する配線２３ｂとで構成される折れ線形状の検出素子が形成されている。
【００３０】
なお、第１〜第８検出ユニット２１ａ〜２１ｈに形成されている各磁気抵抗素子２３ａは、ニッケル−鉄等の合金にて構成されており、延設方向と印加される磁界との成す角度の倍角に応じて抵抗値が変化する。このため、第１検出部２２ａから出力される電気的信号と第２検出部２２ｂから出力される電気的信号とは９０°の位相差を有する信号となる。また、第１〜第８検出ユニット２１ａ〜２１ｈには、平面レイアウトの底辺と接するように延設方向の長さが最も長い磁気抵抗素子２３ａが形成されている。言い換えると、第１〜第８検出ユニット２１ａ〜２１ｈの平面レイアウトは、底辺が各検出ユニット２１ａ〜２１ｈに形成された磁気抵抗素子２３ａのうちの最も長いものを通過する直線とされている。すなわち、センシング部２０の平面レイアウトは、各検出ユニット２１ａ〜２１ｈに形成された磁気抵抗素子２３ａのうち延設方向の長さが最も長くなる磁気抵抗素子２３ａの外側と接する直線を結んで構成される正八角形とされている。
【００３１】
パッド３１〜３６は、図１に示されるように、平面形状が正方形状とされており、基板１０のうち、被実装部材上に回路チップと共に搭載された際に、回路チップに最も近接して配置される第１辺１０ａ側に配置されている。具体的には、第１辺１０ａのうちの一端（第２辺１０ｂ）側にパッド３１〜３３が配置され、他端（第４辺１０ｄ）側にパッド３４〜３６が配置されており、各パッド３１〜３６は基板１０の第１辺１０ａに沿って一列に配置されている。
【００３２】
図２に示されるように、パッド３１は、第１、第３検出ユニット２１ａ、２１ｃの中点に接続されていると共に第２、第８検出ユニット２１ｂ、２１ｈの中点に接続されており、これらの中点に電源電圧を印加するものである。パッド３２は第１、第７検出ユニット２１ａ、２１ｇの中点に接続されており、この中点の電圧を回路チップに出力するものである。パッド３３は第３、第５検出ユニット２１ｃ、２１ｅの中点に接続されており、第３、第５検出ユニット２１ｃ、２１ｅの中点の電圧を回路チップに出力するものである。
【００３３】
パッド３４は、第５、第７検出ユニット２１ｅ、２１ｇの中点に接続されていると共に第４、第６検出ユニット２１ｄ、２１ｆの中点に接続されており、これらの中点をグランドに接続するものである。パッド３５は第２、第４検出ユニット２１ｂ、２１ｄの中点に接続されており、この中点の電圧を回路チップに出力するものである。パッド３６は第６、第８検出ユニット２１ｆ、２１ｈの中点に接続されており、この中点の電圧を回路チップに出力するものである。すなわち、本実施形態では、第１、第２検出部２２ａ、２２ｂの電源パッドおよびグランドパッドが共通化されている。
【００３４】
また、図１に示されるように、各パッド３１〜３６は、基板１０の第１辺１０ａと垂直方向（図１中紙面上下方向）において互いに完全にオフセットした状態で配置されている。言い換えると、各パッド３１〜３６は、この垂直方向において互いに重ならないように配置されている。つまり。各パッド３１〜３６は、この垂直方向において非重合とされており、各パッド３１〜３６の間には所定の隙間が形成されている。
【００３５】
さらに、本実施形態では、パッド３１〜３６のうち基板１０の第１辺１０ａと平行な方向の長さをパッド長としたとき、基板１０の第１辺１０ａに対するパッド幅が９．５％以上であって１０．５％未満とされている。これは、一般的な磁気センサにおける基板１０の第１辺１０ａに対するパッド長の比率である。そして、センシング部２０は、平面レイアウト比が以下のように形成されている。
【００３６】
図３は、パッド比と最大平面レイアウト比との関係を示す図である。なお、パッド比とは基板１０の第１辺１０ａに対するパッド長の比率のことである。また、最大平面レイアウト比とは、センシング部２０の平面レイアウトにおいて相対する頂点を結ぶ対角線（以下、単に対角線という）の長さをセンシング部長としたとき、基板１０の第１辺１０ａに対するセンシング部長が取り得る比率のことである。図３では、平面レイアウトの外形輪郭線の辺の１つと第１辺１０ａとが平行である場合を黒丸、対角線の１つと第１辺１０ａとが平行の場合を黒四角として、パッド比に対する最大平面レイアウト比をプロットしている。なお、上記のようにセンシング部２０の平面レイアウトは正八角形である。
【００３７】
図３に示されるように、パッド比が９．５％以上であって１０．５％未満である場合には、対角線の１つと第１辺１０ａとが平行になる平面レイアウトとなるようにセンシング部２０を形成する方が、平面レイアウトの外形輪郭線の辺の１つと第１辺１０ａとが平行になるようにセンシング部２０を形成する場合より最大平面レイアウト比を大きくすることができる。
【００３８】
このため、本実施形態では、図１に示されるように、対角線の１つと第１辺１０ａとが平行になる平面レイアウトとなるようにセンシング部２０が形成されている。そして、平面レイアウトを大きくするために、基板１０の第１辺１０ａに最も近接する頂点がパッド３１〜３６のうち第１辺１０ａ側と反対側の他辺より基板１０の第１辺１０ａ側に位置するように形成されている。なお、図１では、第３、第４検出ユニット２１ｃ、２１ｄと第７、第８検出ユニット２１ｇ、２１ｈとの境界線が、基板１０の第１辺１０ａと平行である相対する頂点を結ぶ対角線の１つとなる。
【００３９】
このように、対角線の１つと第１辺１０ａとが平行になるようにセンシング部２０を形成することにより、最大平面レイアウト比を大きくすることができる。具体的には、図３に示されるように、対角線の１つと第１辺１０ａとが平行になるようにセンシング部２０を形成する場合には、センシング部２０の平面レイアウト比を９７％以上にすることにより、平面レイアウトの外形輪郭線の辺の１つと第１辺１０ａとが平行になるようにセンシング部２０を形成する場合と比較して、平面レイアウト比を大きくすることができる。すなわち、センシング部２０の面積を大きくすることができる。そして、このようにセンシング部２０を形成することにより、センシング部２０に形成される磁気抵抗素子２３ａを多くすることができる。これにより、センシング部２０の抵抗値を大きくすることができ、消費電流を低減することができる。
【００４０】
図４は、第１〜第８検出ユニット２１ａ〜２１ｈの抵抗値を説明するための図である。図４に示されるように、第１〜第８検出ユニット２１ａ〜２１ｈのうち延設方向の長さが最も短い磁気抵抗素子２３ａの抵抗値をＲ１とし、隣接する磁気抵抗素子２３ａとの抵抗値との差をＲｄとする。また、Ｒ１＝２Ｒｄとする。そして、延設方向の長さが２番目に長い磁気抵抗素子２３ａの抵抗値をＲｎ、延設方向の長さが最も長い磁気抵抗素子２３ａの抵抗値をＲｎ＋１とする。また、延設方向の長さが最も短い磁気抵抗素子２３ａから延設方向の長さが２番目に長い磁気抵抗素子２３ａまでの抵抗値の合計をＳｎとしたとき、Ｓｎは次式で示される。
【００４１】
（数１）Ｓｎ＝｛ｎ（ｎ＋３）／２｝×Ｒｄ
また、延設方向の長さが最も短い磁気抵抗素子２３ａから延設方向の長さが最も長い磁気抵抗素子２３ａまでの抵抗値の合計をＳｎ＋１としたとき、Ｓｎ＋１は次式で示される。
【００４２】
（数２）Ｓｎ＋１＝｛（ｎ＋１）（ｎ＋４）／２｝×Ｒｄ
したがって、最外部に磁気抵抗素子２３ａを１本追加したときの抵抗値の変化率Ｅは次式で示される。
【００４３】
（数３）Ｅ＝Ｓｎ＋１／Ｓｎ＝｛（ｎ＋１）（ｎ＋４）｝／｛ｎ（ｎ＋３）｝
このように、第１〜第８検出ユニット２１ａ〜２１ｈに形成する磁気抵抗素子２３ａを増やすことにより、全体の抵抗値を大きくすることができる。例えば、各検出ユニット２１ａ〜２１ｈに１９本の磁気抵抗素子２３ａを形成する場合と２０本の磁気抵抗素子２３ａを形成する場合とを考えると、Ｅ＝１．１０となり、各検出ユニット２１ａ〜２１ｈの抵抗値を１０％高くすることができる。
【００４４】
以上説明したように、本実施形態では、パッド３１〜３６を第１辺１０ａと垂直方向において互いに完全にオフセットした状態で配置している。このため、被実装部材上に磁気センサの第１辺１０ａを回路チップと隣接するように搭載し、パッド３１〜３６と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。
【００４５】
また、本実施形態では、パッド比が９．５％以上であって１０．５％未満とされているため、対角線の１つと第１辺１０ａとが平行になる平面レイアウトとなるようにセンシング部２０を形成している。したがって、第１辺１０ａと平行となる外形輪郭線を有する平面レイアウトになるようにセンシング部２０を形成する場合と比較して、最大平面レイアウト比を大きくすることができる。具体的には、センシング部２０の平面レイアウト比を９７％以上にすることにより、センシング部２０の面積を大きくすることができる。このため、センシング部２０に形成される磁気抵抗素子２３ａを多くすることができ、抵抗値を高くすることができる。したがって、消費電流を低減することができる。
【００４６】
さらに、本実施形態では、センシング部２０は、対角線の１つが基板１０の第１辺１０ａと平行となる平面レイアウトとされている。このため、センシング部２０が第１辺１０ａと平行となる外形輪郭線を有する平面レイアウトとされている場合と比較して、基板１０の各辺１０ａ〜１０ｄから各検出ユニット２１ａ〜２１ｈに印加される応力の大きさがばらつくことを抑制することができる。したがって、第１〜第８検出ユニット２１ａ〜２１ｈに磁気抵抗素子２３ａを形成した際に、磁気抵抗素子２３ａの出来栄えが第１〜第８検出ユニット２１ａ〜２１ｈの間でばらつくことを抑制することができ、検出感度がばらつくことを抑制することができる。
【００４７】
また、本実施形態では、各検出ユニット２１ａ〜２１ｈに形成されている各磁気抵抗素子２３ａは、磁界に対して抵抗値が不変な材料にて構成される配線２３ｂにて接続されている。このため、各検出ユニット２１ａ〜２１ｈに磁気抵抗素子２３ａのみで折れ線状の検出素子を形成した場合と比較して、センシング部２０から出力される信号に誤差が含まれることを抑制することができ、検出精度が低下することを抑制することができる。
【００４８】
（他の実施形態）
上記第１実施形態では、基板１０にパッド３１〜３６が形成され、第１、第２検出部２２ａ、２２ｂの電源を共通化すると共にグランドを共通化したものを説明したが、第１、第２検出部２２ａ、２２ｂに印加する電源を別にしてもよいし、グランドを別にしてもよい。すなわち、基板１０に８個のパッドを備えるようにしてもよい。また、パッド３１〜３６は、例えば、平面形状が矩形状とされていてもよい。
【符号の説明】
【００４９】
１０ 基板
２０ センシング部
２１ａ〜２１ｈ 第１〜第８検出ユニット
２２ａ、２２ｂ 第１、第２検出部
２３ａ 磁気抵抗素子
２３ｂ 配線
３１〜３６ パッド
【技術分野】
【０００１】
本発明は、印加される磁界に応じた電気的信号を出力するセンシング部と、このセンシング部と電気的に接続される複数のパッドとを備えた磁気センサに関するものである。
【背景技術】
【０００２】
従来より、例えば、特許文献１には、磁気抵抗素子（ＭＲＥ）を有するセンシング部と、このセンシング部と電気的に接続される複数のパッドとを備えた磁気センサが提案されている。
【０００３】
具体的には、このような磁気センサでは、センシング部は、平面レイアウトが二等辺三角形であって頂角が４５°とされている第１〜第８検出ユニットを有し、これら第１〜第８検出ユニットにおける各頂角の頂点が一致するように組み合わされて構成されている。つまり、センシング部は、全体の平面レイアウトが正八角形とされている。そして、第１〜第８検出ユニットの４つが電気的に接続されてブリッジ回路を有する第１検出部を構成し、残りの４つが電気的に接続されてブリッジ回路を構成すると共に第１検出部と４５°ずれている第２検出部を構成している。また、第１〜第８検出ユニットには、それぞれ所定方向に延設された磁気抵抗素子が折れ線状に形成されている。
【０００４】
複数のパッドは、センシング部の周囲に配置されてセンシング部と電気的に接続されている。すなわち、センシング部は、パッドに挟まれるように形成されている。
【０００５】
このような磁気センサは、例えば、被実装部材上に信号処理を行う回路チップと隣接して搭載され、各パッドと回路チップとがワイヤを介して電気的に接続されて用いられる。そして、磁気センサに磁界が印加されると、第１、第２検出部から磁気抵抗素子の延設方向と印加される磁界との角度の倍角に応じた電気的信号がパッドを介して回路チップに出力される。このとき、第１検出部のブリッジ回路と第２検出部のブリッジ回路とが４５°ずれて配置されているため、第１検出部から出力される電気的信号と第２検出部から出力される電気的信号とが９０°の位相差を有する信号となる。したがって、回路チップでは、第１、第２検出部から出力された信号を演算することにより、印加される磁界に応じた直線性を有する信号（演算値）を得ることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５９−４１８８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記磁気センサでは、センシング部の周囲にパッドが配置されているため、パッドと回路チップとをワイヤで電気的に接続した際に、ワイヤ同士が接触してショートしてしまうことがあるという問題がある。
【０００８】
本発明は上記点に鑑みて、被実装部材上に回路チップと隣接して搭載される磁気センサにおいて、回路チップとパッドとを電気的に接続するワイヤ同士の接触を抑制することができる磁気センサを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、一面およびこの一面の端部に一辺（１０ａ）を有する基板（１０）と、基板（１０）の一面に形成され、印加される磁界に応じて抵抗値が変化する磁気抵抗素子（２３ａ）を有するセンシング部（２０）と、基板（１０）の一面上に形成され、センシング部（２０）と電気的に接続される複数のパッド（３１〜３６）と、を備え、被実装部材上に一辺（１０ａ）が回路チップと隣接して搭載され、パッド（３１〜３６）と回路チップとがワイヤを介して電気的に接続される磁気センサであって、複数のパッド（３１〜３６）は、一辺（１０ａ）側に配置され、一辺（１０ａ）と垂直方向において互いに完全にオフセットした状態で配置されていることを特徴としている。
【００１０】
このような磁気センサでは、複数のパッド（３１〜３６）が一辺（１０ａ）と垂直方向において互いに完全にオフセットした状態で配置されているため、被実装部材上に一辺（１０ａ）が回路チップと隣接するように磁気センサを搭載し、パッド（３１〜３６）と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。
【００１１】
例えば、請求項２に記載の発明のように、センシング部（２０）は、平面レイアウトが二等辺三角形であって頂角が４５°とされている第１〜第８検出ユニット（２１ａ〜２１ｈ）を有し、これら第１〜第８検出ユニット（２１ａ〜２１ｈ）における頂角の頂点が一致した状態で形成されて全体の平面レイアウトが正八角形とされているものとすることができる。
【００１２】
そして、請求項３に記載の発明のように、基板（１０）は、平面形状が一辺（１０ａ）を有する正方形状とされ、センシング部（２０）は、相対する頂点を結ぶ対角線の１つが一辺（１０ａ）と平行となる平面レイアウトとされているものとすることができる。
【００１３】
これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、基板（１０）の一辺（１０ａ）を含む各辺から各検出ユニット（２１ａ〜２１ｈ）に印加される応力の大きさがばらつくことを抑制することができる。
【００１４】
また、請求項４に記載の発明のように、複数のパッド（３１〜３６）は、それぞれ矩形状とされ、一辺（１０ａ）と平行な方向の長さをパッド長としたとき、基板（１０）の一辺（１０ａ）に対するパッド長の比率が９．５％以上であって１０．５％未満とされているものとすることができる（図３参照）。
【００１５】
これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、センシング部（２０）の最大平面レイアウト比を大きくすることができる。なお、最大平面レイアウト比とは、センシング部（２０）の平面レイアウトにおいて相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、基板（１０）の一辺（１０ａ）に対するセンシング部長が取り得る比率のことである。
【００１６】
具体的には、請求項５に記載の発明のように、センシング部（２０）は、相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、基板（１０）の一辺（１０ａ）に対するセンシング部長の比率が９７％以上とされているものとすることができる（図３参照）。
【００１７】
これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、平面レイアウトを大きくすることができる。このため、センシング部（２０）を構成する磁気抵抗素子（２３ａ）を多くすることができ、抵抗値を高くすることができる。したがって、消費電流を低減することができる。
【００１８】
また、請求項６の記載の発明のように、センシング部（２０）は、基板（１０）の一辺（１０ａ）に最も近接する頂点がパッド（３１〜３６）のうち一辺（１０ａ）側と反対側の部分より一辺（１０ａ）側に位置するものとすることができる。
【００１９】
さらに、請求項７に記載の発明のように、第１〜第８検出ユニット（２１ａ〜２１ｈ）は、それぞれ所定方向に延設された複数の磁気抵抗素子（２３ａ）を有し、各磁気抵抗素子（２３ａ）が磁界に対して抵抗値が不変である配線（２３ｂ）で接続されるものとすることができる。
【００２０】
これによれば、第１〜第８検出ユニット（２１ａ〜２１ｈ）に磁気抵抗素子（２３ａ）を折れ線状に形成した場合と比較して、誤差が含まれることを抑制することができ、検出精度が低下することを抑制することができる。
【００２１】
そして、請求項８に記載の発明のように、複数のパッド（３１〜３６）を一辺（１０ａ）と平行な方向に一列に配置することができる。
【００２２】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態における磁気センサの平面模式図である。
【図２】（ａ）は第１検出部の回路構成を示す図、（ｂ）は第２検出部の回路構成を示す図である。
【図３】パッド比と最大平面レイアウト比との関係を示す図である。
【図４】第１〜第８検出ユニットの抵抗値を説明するための図である。
【発明を実施するための形態】
【００２４】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１は、本実施形態における磁気センサの平面模式図である。なお、本実施形態の磁気センサは、被実装部材上に回路チップと隣接して搭載されるものである。
【００２５】
図１に示されるように、本実施形態の磁気センサは、正方板状であって第１〜第４辺１０ａ〜１０ｄを有する基板１０と、この基板１０の表面に形成され、印加される磁界に応じた電気的信号を出力するセンシング部２０と、センシング部２０と電気的に接続される複数のパッド３１〜３６とを備えている。なお、本実施形態では、第１辺１０ａが本発明の一辺に相当し、表面が本発明の一面に相当している。
【００２６】
センシング部２０は、平面レイアウトが二等辺三角形であって頂角が４５°とされている第１〜第８検出ユニット２１ａ〜２１ｈを有し、第１〜第８検出ユニット２１ａ〜２１ｈは、各頂角の頂点が一致するように形成されている。すなわち、センシング部２０における全体の平面レイアウトは正八角形とされている。また、第１〜第８検出ユニット２１ａ〜２１ｈは、第１、第３、第５、第７検出ユニット２１ａ、２１ｃ、２１ｅ、２１ｇが接続されて第１検出部を構成し、第２、第４、第６、第８検出ユニット２１ｂ、２１ｄ、２１ｆ、２１ｈが接続されて第２検出部を構成している。
【００２７】
図２（ａ）は第１検出部の回路構成を示す図、図２（ｂ）は第２検出部の回路構成を示す図である。図２（ａ）に示されるように、第１検出部２２ａは、図１中に図示していないが、基板１０の表面に形成された配線パターンを介して第１検出ユニット２１ａと第３、第７検出ユニット２１ｃ、２１ｇとが接続され、第５検出ユニット２１ｅと第３、第７検出ユニット２１ｃ、２１ｇとが接続されてなるブリッジ回路を有している。また、図２（ｂ）に示されるように、第２検出部２２ｂは、図１中に図示していないが、基板１０の表面に形成された配線パターンを介して第２検出ユニット２１ｂと第４、第８検出ユニット２１ｄ、２１ｈとが接続され、第６検出ユニット２１ｆと第４、第８検出ユニット２１ｄ、２１ｈとが接続されてなるブリッジ回路を有している。
【００２８】
そして、図１に示されるように、第１〜第８検出ユニット２１ａ〜２１ｈには、それぞれ各検出ユニット２１ａ〜２１ｈの平面レイアウトの底辺と平行な方向に延設された複数の磁気抵抗素子（ＭＲＥ）２３ａが形成されている。つまり、第１〜第８検出ユニット２１ａ〜２１ｈに形成された磁気抵抗素子２３ａの延設方向は、隣接する他の検出ユニットに形成された磁気抵抗素子２３ａの延設方向と４５°ずれている。すなわち、第２検出部２２ｂのブリッジ回路と、第１検出部２２ａのブリッジ回路とは４５°ずれている。なお、第１〜第８検出ユニット２１ａ〜２１ｈに形成されている複数の磁気抵抗素子２３ａは、頂角の頂点側に形成される磁気抵抗素子２３ａほど延設方向の長さが短くされている。
【００２９】
そして、第１〜第８検出ユニット２１ａ〜２１ｈに形成されている各磁気抵抗素子２３ａは、磁界に対して不変の抵抗値を有するアルミニウム等で構成される配線２３ｂで接続されている。すなわち、第１〜第８検出ユニット２１ａ〜２１ｈそれぞれには、複数の磁気抵抗素子２３ａと、各磁気抵抗素子２３ａを接続する配線２３ｂとで構成される折れ線形状の検出素子が形成されている。
【００３０】
なお、第１〜第８検出ユニット２１ａ〜２１ｈに形成されている各磁気抵抗素子２３ａは、ニッケル−鉄等の合金にて構成されており、延設方向と印加される磁界との成す角度の倍角に応じて抵抗値が変化する。このため、第１検出部２２ａから出力される電気的信号と第２検出部２２ｂから出力される電気的信号とは９０°の位相差を有する信号となる。また、第１〜第８検出ユニット２１ａ〜２１ｈには、平面レイアウトの底辺と接するように延設方向の長さが最も長い磁気抵抗素子２３ａが形成されている。言い換えると、第１〜第８検出ユニット２１ａ〜２１ｈの平面レイアウトは、底辺が各検出ユニット２１ａ〜２１ｈに形成された磁気抵抗素子２３ａのうちの最も長いものを通過する直線とされている。すなわち、センシング部２０の平面レイアウトは、各検出ユニット２１ａ〜２１ｈに形成された磁気抵抗素子２３ａのうち延設方向の長さが最も長くなる磁気抵抗素子２３ａの外側と接する直線を結んで構成される正八角形とされている。
【００３１】
パッド３１〜３６は、図１に示されるように、平面形状が正方形状とされており、基板１０のうち、被実装部材上に回路チップと共に搭載された際に、回路チップに最も近接して配置される第１辺１０ａ側に配置されている。具体的には、第１辺１０ａのうちの一端（第２辺１０ｂ）側にパッド３１〜３３が配置され、他端（第４辺１０ｄ）側にパッド３４〜３６が配置されており、各パッド３１〜３６は基板１０の第１辺１０ａに沿って一列に配置されている。
【００３２】
図２に示されるように、パッド３１は、第１、第３検出ユニット２１ａ、２１ｃの中点に接続されていると共に第２、第８検出ユニット２１ｂ、２１ｈの中点に接続されており、これらの中点に電源電圧を印加するものである。パッド３２は第１、第７検出ユニット２１ａ、２１ｇの中点に接続されており、この中点の電圧を回路チップに出力するものである。パッド３３は第３、第５検出ユニット２１ｃ、２１ｅの中点に接続されており、第３、第５検出ユニット２１ｃ、２１ｅの中点の電圧を回路チップに出力するものである。
【００３３】
パッド３４は、第５、第７検出ユニット２１ｅ、２１ｇの中点に接続されていると共に第４、第６検出ユニット２１ｄ、２１ｆの中点に接続されており、これらの中点をグランドに接続するものである。パッド３５は第２、第４検出ユニット２１ｂ、２１ｄの中点に接続されており、この中点の電圧を回路チップに出力するものである。パッド３６は第６、第８検出ユニット２１ｆ、２１ｈの中点に接続されており、この中点の電圧を回路チップに出力するものである。すなわち、本実施形態では、第１、第２検出部２２ａ、２２ｂの電源パッドおよびグランドパッドが共通化されている。
【００３４】
また、図１に示されるように、各パッド３１〜３６は、基板１０の第１辺１０ａと垂直方向（図１中紙面上下方向）において互いに完全にオフセットした状態で配置されている。言い換えると、各パッド３１〜３６は、この垂直方向において互いに重ならないように配置されている。つまり。各パッド３１〜３６は、この垂直方向において非重合とされており、各パッド３１〜３６の間には所定の隙間が形成されている。
【００３５】
さらに、本実施形態では、パッド３１〜３６のうち基板１０の第１辺１０ａと平行な方向の長さをパッド長としたとき、基板１０の第１辺１０ａに対するパッド幅が９．５％以上であって１０．５％未満とされている。これは、一般的な磁気センサにおける基板１０の第１辺１０ａに対するパッド長の比率である。そして、センシング部２０は、平面レイアウト比が以下のように形成されている。
【００３６】
図３は、パッド比と最大平面レイアウト比との関係を示す図である。なお、パッド比とは基板１０の第１辺１０ａに対するパッド長の比率のことである。また、最大平面レイアウト比とは、センシング部２０の平面レイアウトにおいて相対する頂点を結ぶ対角線（以下、単に対角線という）の長さをセンシング部長としたとき、基板１０の第１辺１０ａに対するセンシング部長が取り得る比率のことである。図３では、平面レイアウトの外形輪郭線の辺の１つと第１辺１０ａとが平行である場合を黒丸、対角線の１つと第１辺１０ａとが平行の場合を黒四角として、パッド比に対する最大平面レイアウト比をプロットしている。なお、上記のようにセンシング部２０の平面レイアウトは正八角形である。
【００３７】
図３に示されるように、パッド比が９．５％以上であって１０．５％未満である場合には、対角線の１つと第１辺１０ａとが平行になる平面レイアウトとなるようにセンシング部２０を形成する方が、平面レイアウトの外形輪郭線の辺の１つと第１辺１０ａとが平行になるようにセンシング部２０を形成する場合より最大平面レイアウト比を大きくすることができる。
【００３８】
このため、本実施形態では、図１に示されるように、対角線の１つと第１辺１０ａとが平行になる平面レイアウトとなるようにセンシング部２０が形成されている。そして、平面レイアウトを大きくするために、基板１０の第１辺１０ａに最も近接する頂点がパッド３１〜３６のうち第１辺１０ａ側と反対側の他辺より基板１０の第１辺１０ａ側に位置するように形成されている。なお、図１では、第３、第４検出ユニット２１ｃ、２１ｄと第７、第８検出ユニット２１ｇ、２１ｈとの境界線が、基板１０の第１辺１０ａと平行である相対する頂点を結ぶ対角線の１つとなる。
【００３９】
このように、対角線の１つと第１辺１０ａとが平行になるようにセンシング部２０を形成することにより、最大平面レイアウト比を大きくすることができる。具体的には、図３に示されるように、対角線の１つと第１辺１０ａとが平行になるようにセンシング部２０を形成する場合には、センシング部２０の平面レイアウト比を９７％以上にすることにより、平面レイアウトの外形輪郭線の辺の１つと第１辺１０ａとが平行になるようにセンシング部２０を形成する場合と比較して、平面レイアウト比を大きくすることができる。すなわち、センシング部２０の面積を大きくすることができる。そして、このようにセンシング部２０を形成することにより、センシング部２０に形成される磁気抵抗素子２３ａを多くすることができる。これにより、センシング部２０の抵抗値を大きくすることができ、消費電流を低減することができる。
【００４０】
図４は、第１〜第８検出ユニット２１ａ〜２１ｈの抵抗値を説明するための図である。図４に示されるように、第１〜第８検出ユニット２１ａ〜２１ｈのうち延設方向の長さが最も短い磁気抵抗素子２３ａの抵抗値をＲ１とし、隣接する磁気抵抗素子２３ａとの抵抗値との差をＲｄとする。また、Ｒ１＝２Ｒｄとする。そして、延設方向の長さが２番目に長い磁気抵抗素子２３ａの抵抗値をＲｎ、延設方向の長さが最も長い磁気抵抗素子２３ａの抵抗値をＲｎ＋１とする。また、延設方向の長さが最も短い磁気抵抗素子２３ａから延設方向の長さが２番目に長い磁気抵抗素子２３ａまでの抵抗値の合計をＳｎとしたとき、Ｓｎは次式で示される。
【００４１】
（数１）Ｓｎ＝｛ｎ（ｎ＋３）／２｝×Ｒｄ
また、延設方向の長さが最も短い磁気抵抗素子２３ａから延設方向の長さが最も長い磁気抵抗素子２３ａまでの抵抗値の合計をＳｎ＋１としたとき、Ｓｎ＋１は次式で示される。
【００４２】
（数２）Ｓｎ＋１＝｛（ｎ＋１）（ｎ＋４）／２｝×Ｒｄ
したがって、最外部に磁気抵抗素子２３ａを１本追加したときの抵抗値の変化率Ｅは次式で示される。
【００４３】
（数３）Ｅ＝Ｓｎ＋１／Ｓｎ＝｛（ｎ＋１）（ｎ＋４）｝／｛ｎ（ｎ＋３）｝
このように、第１〜第８検出ユニット２１ａ〜２１ｈに形成する磁気抵抗素子２３ａを増やすことにより、全体の抵抗値を大きくすることができる。例えば、各検出ユニット２１ａ〜２１ｈに１９本の磁気抵抗素子２３ａを形成する場合と２０本の磁気抵抗素子２３ａを形成する場合とを考えると、Ｅ＝１．１０となり、各検出ユニット２１ａ〜２１ｈの抵抗値を１０％高くすることができる。
【００４４】
以上説明したように、本実施形態では、パッド３１〜３６を第１辺１０ａと垂直方向において互いに完全にオフセットした状態で配置している。このため、被実装部材上に磁気センサの第１辺１０ａを回路チップと隣接するように搭載し、パッド３１〜３６と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。
【００４５】
また、本実施形態では、パッド比が９．５％以上であって１０．５％未満とされているため、対角線の１つと第１辺１０ａとが平行になる平面レイアウトとなるようにセンシング部２０を形成している。したがって、第１辺１０ａと平行となる外形輪郭線を有する平面レイアウトになるようにセンシング部２０を形成する場合と比較して、最大平面レイアウト比を大きくすることができる。具体的には、センシング部２０の平面レイアウト比を９７％以上にすることにより、センシング部２０の面積を大きくすることができる。このため、センシング部２０に形成される磁気抵抗素子２３ａを多くすることができ、抵抗値を高くすることができる。したがって、消費電流を低減することができる。
【００４６】
さらに、本実施形態では、センシング部２０は、対角線の１つが基板１０の第１辺１０ａと平行となる平面レイアウトとされている。このため、センシング部２０が第１辺１０ａと平行となる外形輪郭線を有する平面レイアウトとされている場合と比較して、基板１０の各辺１０ａ〜１０ｄから各検出ユニット２１ａ〜２１ｈに印加される応力の大きさがばらつくことを抑制することができる。したがって、第１〜第８検出ユニット２１ａ〜２１ｈに磁気抵抗素子２３ａを形成した際に、磁気抵抗素子２３ａの出来栄えが第１〜第８検出ユニット２１ａ〜２１ｈの間でばらつくことを抑制することができ、検出感度がばらつくことを抑制することができる。
【００４７】
また、本実施形態では、各検出ユニット２１ａ〜２１ｈに形成されている各磁気抵抗素子２３ａは、磁界に対して抵抗値が不変な材料にて構成される配線２３ｂにて接続されている。このため、各検出ユニット２１ａ〜２１ｈに磁気抵抗素子２３ａのみで折れ線状の検出素子を形成した場合と比較して、センシング部２０から出力される信号に誤差が含まれることを抑制することができ、検出精度が低下することを抑制することができる。
【００４８】
（他の実施形態）
上記第１実施形態では、基板１０にパッド３１〜３６が形成され、第１、第２検出部２２ａ、２２ｂの電源を共通化すると共にグランドを共通化したものを説明したが、第１、第２検出部２２ａ、２２ｂに印加する電源を別にしてもよいし、グランドを別にしてもよい。すなわち、基板１０に８個のパッドを備えるようにしてもよい。また、パッド３１〜３６は、例えば、平面形状が矩形状とされていてもよい。
【符号の説明】
【００４９】
１０ 基板
２０ センシング部
２１ａ〜２１ｈ 第１〜第８検出ユニット
２２ａ、２２ｂ 第１、第２検出部
２３ａ 磁気抵抗素子
２３ｂ 配線
３１〜３６ パッド
【特許請求の範囲】
【請求項１】
一面および前記一面の端部に一辺（１０ａ）を有する基板（１０）と、
前記基板（１０）の一面に形成され、印加される磁界に応じて抵抗値が変化する磁気抵抗素子（２３ａ）を有するセンシング部（２０）と、
前記基板（１０）の一面上に形成され、前記センシング部（２０）と電気的に接続される複数のパッド（３１〜３６）と、を備え、
被実装部材上に前記一辺（１０ａ）が回路チップと隣接して搭載され、前記パッド（３１〜３６）と前記回路チップとがワイヤを介して電気的に接続される磁気センサであって、
前記複数のパッド（３１〜３６）は、前記一辺（１０ａ）側に配置され、前記一辺（１０ａ）と垂直方向において互いに完全にオフセットした状態で配置されていることを特徴とする磁気センサ。
【請求項２】
前記センシング部（２０）は、平面レイアウトが二等辺三角形であって頂角が４５°とされている第１〜第８検出ユニット（２１ａ〜２１ｈ）を有し、前記第１〜第８検出ユニット（２１ａ〜２１ｈ）における前記頂角の頂点が一致した状態で形成されて全体の平面レイアウトが正八角形とされていることを特徴とする請求項１に記載の磁気センサ。
【請求項３】
前記基板（１０）は、平面形状が前記一辺（１０ａ）を有する正方形状とされており、
前記センシング部（２０）は、相対する頂点を結ぶ対角線の１つが前記一辺（１０ａ）と平行となる平面レイアウトとされていることを特徴とする請求項２に記載の磁気センサ。
【請求項４】
前記複数のパッド（３１〜３６）は、それぞれ矩形状とされ、前記一辺（１０ａ）と平行な方向の長さをパッド長としたとき、前記基板（１０）の一辺（１０ａ）に対する前記パッド長の比率が９．５％以上であって１０．５％未満とされていることを特徴とする請求項３に記載の磁気センサ。
【請求項５】
前記センシング部（２０）は、相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、前記基板（１０）の一辺（１０ａ）に対する前記センシング部長の比率が９７％以上とされていることを特徴とする請求項４に記載の磁気センサ。
【請求項６】
前記センシング部（２０）は、前記基板（１０）の前記一辺（１０ａ）に最も近接する頂点が前記パッド（３１〜３６）のうち前記一辺（１０ａ）側と反対側の部分より前記一辺（１０ａ）側に位置していることを特徴とする請求項３ないし５のいずれか１つに記載の磁気センサ。
【請求項７】
前記第１〜第８検出ユニット（２１ａ〜２１ｈ）は、それぞれ所定方向に延設された複数の前記磁気抵抗素子（２３ａ）を有し、各磁気抵抗素子（２３ａ）が磁界に対して抵抗値が不変である配線（２３ｂ）で接続されていることを特徴とする請求項２ないし６のいずれか１つに記載の磁気センサ。
【請求項８】
前記複数のパッド（３１〜３６）は、前記一辺（１０ａ）と平行な方向に一列に配置されていることを特徴とする請求項１ないし７のいずれか１つに記載の磁気センサ。
【請求項１】
一面および前記一面の端部に一辺（１０ａ）を有する基板（１０）と、
前記基板（１０）の一面に形成され、印加される磁界に応じて抵抗値が変化する磁気抵抗素子（２３ａ）を有するセンシング部（２０）と、
前記基板（１０）の一面上に形成され、前記センシング部（２０）と電気的に接続される複数のパッド（３１〜３６）と、を備え、
被実装部材上に前記一辺（１０ａ）が回路チップと隣接して搭載され、前記パッド（３１〜３６）と前記回路チップとがワイヤを介して電気的に接続される磁気センサであって、
前記複数のパッド（３１〜３６）は、前記一辺（１０ａ）側に配置され、前記一辺（１０ａ）と垂直方向において互いに完全にオフセットした状態で配置されていることを特徴とする磁気センサ。
【請求項２】
前記センシング部（２０）は、平面レイアウトが二等辺三角形であって頂角が４５°とされている第１〜第８検出ユニット（２１ａ〜２１ｈ）を有し、前記第１〜第８検出ユニット（２１ａ〜２１ｈ）における前記頂角の頂点が一致した状態で形成されて全体の平面レイアウトが正八角形とされていることを特徴とする請求項１に記載の磁気センサ。
【請求項３】
前記基板（１０）は、平面形状が前記一辺（１０ａ）を有する正方形状とされており、
前記センシング部（２０）は、相対する頂点を結ぶ対角線の１つが前記一辺（１０ａ）と平行となる平面レイアウトとされていることを特徴とする請求項２に記載の磁気センサ。
【請求項４】
前記複数のパッド（３１〜３６）は、それぞれ矩形状とされ、前記一辺（１０ａ）と平行な方向の長さをパッド長としたとき、前記基板（１０）の一辺（１０ａ）に対する前記パッド長の比率が９．５％以上であって１０．５％未満とされていることを特徴とする請求項３に記載の磁気センサ。
【請求項５】
前記センシング部（２０）は、相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、前記基板（１０）の一辺（１０ａ）に対する前記センシング部長の比率が９７％以上とされていることを特徴とする請求項４に記載の磁気センサ。
【請求項６】
前記センシング部（２０）は、前記基板（１０）の前記一辺（１０ａ）に最も近接する頂点が前記パッド（３１〜３６）のうち前記一辺（１０ａ）側と反対側の部分より前記一辺（１０ａ）側に位置していることを特徴とする請求項３ないし５のいずれか１つに記載の磁気センサ。
【請求項７】
前記第１〜第８検出ユニット（２１ａ〜２１ｈ）は、それぞれ所定方向に延設された複数の前記磁気抵抗素子（２３ａ）を有し、各磁気抵抗素子（２３ａ）が磁界に対して抵抗値が不変である配線（２３ｂ）で接続されていることを特徴とする請求項２ないし６のいずれか１つに記載の磁気センサ。
【請求項８】
前記複数のパッド（３１〜３６）は、前記一辺（１０ａ）と平行な方向に一列に配置されていることを特徴とする請求項１ないし７のいずれか１つに記載の磁気センサ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−６５７３８（Ｐ２０１３−６５７３８Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１１−２０３９６７（Ｐ２０１１−２０３９６７）
【出願日】平成２３年９月１９日（２０１１．９．１９）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２３年９月１９日（２０１１．９．１９）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]