積層セラミック電子部品
【課題】積層セラミック電子部品の実装時の姿勢を安定させるため、セラミック素体表面に直接めっきによって薄くフラットな外部導体を形成することが有効であるが、この外部導体となるめっき膜の析出の効率を高め得る積層セラミック電子部品の構造を提供する。
【解決手段】セラミック素体２の外表面に曲面部２３〜２６を設け、セラミック素体２の内部に配置された内部導体５〜１０を曲面部２３〜２６ならびに主面１７および１８に露出させ、めっき析出の起点となるようにする。外部導体１４における、めっき膜からなる下地層４３は、内部導体５〜１０の露出部を直接覆うように形成される。
【解決手段】セラミック素体２の外表面に曲面部２３〜２６を設け、セラミック素体２の内部に配置された内部導体５〜１０を曲面部２３〜２６ならびに主面１７および１８に露出させ、めっき析出の起点となるようにする。外部導体１４における、めっき膜からなる下地層４３は、内部導体５〜１０の露出部を直接覆うように形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品に関するものであり、特に、セラミック素体の外表面上に直接形成されためっき膜を含む外部導体を備える積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
近年、電子機器に搭載されるＩＣの高速化に伴い、ＩＣの電源から基板上に流出するノイズが高周波化している。また、ＩＣの動作電圧の低電圧化に伴い、電源の電圧変動が生じやすくなっている。
【０００３】
このような背景を受けて、ノイズ除去能力が高く、電源の電圧変動を抑えることができるラインバイパスコンデンサが求められており、これに適したコンデンサとして、チップ３端子コンデンサが注目されている。チップ３端子コンデンサは、高周波信号をグラウンドへバイパスさせる能力が優れており、また、負荷側の急激な電力要求に対するレスポンスも優れるため、ＩＣに供給する電圧を安定化することもできる。
【０００４】
チップ３端子コンデンサは、コンデンサ本体の外表面に１対の信号用端子電極とグラウンド用端子電極とを備えた構造を有する。グラウンド用端子電極としては、コンデンサ本体の２つの主面および２つの側面を通ってコンデンサ本体を周回するように形成されるものがあり、この場合、不要なインダクタンス成分を小さく抑えることができる。特開２０００−２９９１４５号公報（特許文献１）には、部品本体の２つの主面および２つの側面を通って部品本体を周回するように延びる端子電極の形成方法が記載されている。
【０００５】
特許文献１にも記載されるように、従来、上述したように部品本体の外表面を周回する端子電極を形成するには、部品本体の２つの主面および２つの側面にそれぞれ導電性ペーストを塗布し、これを焼き付けることが行なわれている。しかし、このような厚膜タイプの端子電極の場合、次のような問題に遭遇し得る。
【０００６】
（１）導電性ペーストのレオロジーの影響で中央が盛り上がった端子形状となるため、基板実装時に、端子電極の盛り上がった部分が基板と接触し、チップが転動することがある。
【０００７】
（２）４面に導電性ペーストを塗布する必要があり、端子電極形成の効率が悪い。
【０００８】
なお、上記のような問題は、程度の差こそあれ、部品本体の２つの主面および２つの側面を通って部品本体を周回するように延びる端子電極の形成に際してだけでなく、少なくとも１つの主面を横切るように延びる端子電極の形成に際しても遭遇し得る。また、チップ３端子コンデンサに限らず、他の電子部品においても、同様の問題に遭遇し得る。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−２９９１４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、この発明の目的は、上記のような問題を解決し得る、積層セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００１１】
この発明は、複数のセラミック層が積層されてなるセラミック素体を備える、積層セラミック電子部品に向けられる。
【００１２】
このセラミック素体は、互いに対向する第１および第２の主面と、互いに対向する第１および第２の側面と、互いに対向する第１および第２の端面と、第１の主面および第１の側面をつなぐ第１の曲面部と、第１の主面および第２の側面をつなぐ第２の曲面部と、を有する。
【００１３】
端子電極となり得る第１の外部導体は、第１の曲面部から第１の主面を経由して第２の曲面部に至るように配置される。この第１の外部導体は、上述した技術的課題を解決するため、より特定的には、実装時の積層セラミック電子部品の姿勢を安定させるため、セラミック素体上に直接形成されるめっき膜を含む構成とされ、それによって、薄くフラットな端子電極を実現するようにされる。
【００１４】
そして、上記めっき膜の形成のためのめっき析出の効率を高めるため、以下のような構成が採用される。
【００１５】
セラミック素体の内部には、第１ないし第３の内部導体が配置される。
【００１６】
第１の主面が、第１の側面および第２の側面を結ぶ方向に沿って、第１の側面寄りに位置する第１の領域と、第２の側面寄りに位置する第２の領域と、第１の領域および第２の領域に挟まれた第３の領域と、に区画されたとき、
（１）第１の内部導体は、第１の曲面部および第１の領域に露出するようにして配置され、
（２）第２の内部導体は、第２の曲面部および第２の領域に露出するようにして配置され、
（３）第３の内部導体は、第１の曲面部、第２の曲面部および第３の領域に露出するようにして配置され、
（４）第３の内部導体は、第１の曲面部において、第１の内部導体よりも第２の主面寄りに露出し、
（５）第３の内部導体は、第２の曲面部において、第２の内部導体よりも第２の主面寄りに露出し、
（６）第３の内部導体は、第３の領域において第１の主面に沿って延びながら露出する。
【００１７】
そして、前述の第１の外部導体に含まれるめっき膜は、第１ないし第３の内部導体の露出部を直接覆うように形成される。
【００１８】
以上の構成では、端子電極となる第１の外部導体は、少なくとも第１の主面を横切るように延びるものであり、セラミック素体の２つの主面および２つの側面を通ってセラミック素体を周回するように延びることを必須としていない。
【００１９】
第１の外部導体がセラミック素体の２つの主面および２つの側面を通ってセラミック素体を周回するように延びることを必須とする場合には、以下の構成をさらに備える。
【００２０】
セラミック素体は、第２の主面および第１の側面をつなぐ第３の曲面部と、第２の主面および第２の側面をつなぐ第４の曲面部と、を有する。
【００２１】
セラミック素体内部には、第４ないし第６の内部導体が配置される。
【００２２】
第２の主面が、第１の側面および第２の側面を結ぶ方向に沿って、第１の側面寄りに位置する第４の領域と、第２の側面寄りに位置する第５の領域と、第１の領域および第２の領域に挟まれた第６の領域と、に区画されたとき、
（１）第４の内部導体は、第３の曲面部および第４の領域に露出するようにして配置され、
（２）第５の内部導体は、第４の曲面部および第５の領域に露出するようにして配置され、
（３）第６の内部導体は、第３の曲面部、第４の曲面部、および第６の領域に露出するようにして配置され、
（４）第６の内部導体は、第３の曲面部において、第４の内部導体よりも第１の主面寄りに露出し、
（５）第６の内部導体は、第４の曲面部において、第５の内部導体よりも第１の主面寄りに露出し、
（６）第６の内部導体は、第６の領域において第２の主面に沿いながら露出する。
【００２３】
そして、第１の外部導体は、第１および第２の側面ならびに第２の主面にまで延長されることによって、セラミック素体を周回するように形成され、第１の外部導体のめっき膜は、さらに第４ないし第６の内部導体の露出部を直接覆う。
【００２４】
この発明に係る積層セラミック電子部品は、セラミック素体の内部において、第１の側面および第２の側面に露出するように配置された第１の内部電極をさらに備えていてもよい。この場合、前述した第１の外部導体のめっき膜は、さらに第１の内部電極の露出部を直接覆う。
【００２５】
この発明に係る積層セラミック電子部品は、上述の実施態様において備える構成に加えて、セラミック素体の内部において、第１の端面および第２の端面に露出するように配置された第２の内部電極と、第２の内部電極の露出部を覆うようにして、第１の端面および第２の端面に形成された第２の外部導体と、をさらに備えていてもよい。
【発明の効果】
【００２６】
この発明に係る積層セラミック電子部品によれば、端子電極となり得る外部導体が薄くフラットな状態で形成されるので、実装時の姿勢を安定させることができる。
【００２７】
また、少なくとも第１の主面には、第１ないし第３の内部導体が露出しているので、これら内部導体の露出部を起点としてめっきを析出させることができる。したがって、少なくとも第１の主面上に外部導体の少なくとも一部となるめっき膜を効率良く形成することができる。
【００２８】
また、上述した内部導体は、セラミック素体の外表面の少なくとも２箇所に引出されかつ露出するため、電解めっき処理時において、スチールボールなどのメディアが内部導体の露出部のうち１箇所に接触すれば、残りの露出部にも通電する。つまり、メディアと接触する確率が高くなり、通電効率が高まる。これにより、外部導体の下地となるめっき膜の形成のためのめっき時間が短縮される。
【図面の簡単な説明】
【００２９】
【図１】この発明の第１の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１の外観を示す斜視図である。
【図２】図１に示した積層セラミックコンデンサ１の、セラミック素体２の側面１９および２０に平行な面に沿う断面図である。
【図３】図１に示した積層セラミックコンデンサ１の、セラミック素体２の端面２１および２２に平行な面に沿う断面図である。
【図４】図１に示したセラミック素体２の主面１７および１８に平行な面に沿う断面図であり、第１の内部電極３が延びる面を示す。
【図５】図１に示したセラミック素体２の主面１７および１８に平行な面に沿う断面図であり、第２の内部電極４が延びる面を示す。
【図６】図１に示したセラミック素体２の内部に形成される第１ないし第６の内部導体５〜１０およびダミースルー導体１３の平面パターンを示す図である。
【図７】図１に示したセラミック素体２の第１の主面１７での第１ないし第３の内部導体５〜７の露出状態の一例を示す平面図である。
【図８】図１に示したセラミック素体２の端面２１および２２に平行な面に沿う断面図であって、セラミック素体２上に第１の外部導体１４の下地層４３を形成したときに生じ得る状態を示している。
【図９】この発明の第２の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ａの、セラミック素体２の側面１９および２０に平行な面に沿う断面図である。
【図１０】図９に示したセラミック素体２の主面１７および１８に平行な面に沿う断面図であり、ダミースルー導体１３および第３のダミー導体５１が延びる面を示す。
【図１１】この発明の第３の実施形態による積層セラミック電子部品としての積層セラミックコンデンサに備えるセラミック素体２の端面に平行な面に沿う断面図である。
【図１２】この発明の第４の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｃの、セラミック素体２の側面１９および２０に平行な面に沿う断面図である。
【図１３】図１２に示した積層セラミックコンデンサ１ｃの、セラミック素体２の端面２１および２２に平行な面に沿う断面図である。
【発明を実施するための形態】
【００３０】
以下に、この発明を実施するための形態を説明するにあたり、積層セラミック電子部品として、積層セラミックコンデンサを例示する。
【００３１】
［第１の実施形態］
図１ないし図８は、この発明の第１の実施形態を説明するためのものである。第１の実施形態による積層セラミックコンデンサ１は、３端子タイプのものである。積層セラミックコンデンサ１は、セラミック素体２と、セラミック素体２の内部にそれぞれ配置された、第１および第２の内部電極３および４、第１ないし第６の内部導体５〜１０、第１および第２のダミー導体１１および１２ならびにダミースルー導体１３と、セラミック素体２の外表面上に配置された第１および第２の外部導体１４および１５と、を備えている。以下、積層セラミックコンデンサ１の構造の詳細を、（１）セラミック素体、（２）内部電極、（３）内部導体、（４）ダミー導体、（５）ダミースルー導体、（６）外部導体に分けて説明し、その後、（７）製造方法について説明する。
【００３２】
（１）セラミック素体
セラミック素体２は、その外表面として、互いに対向する第１および第２の主面１７および１８と、互いに対向する１対の側面１９および２０と、互いに対向する１対の端面２１および２２とを有する、ほぼ直方体状をなしている。なお、端面２１および２２の各形状は、それぞれ略正方形であってもよい。セラミック素体２は、コーナー部および稜部に丸みが付けられている。
【００３３】
より詳細には、第１の主面１７および第１の側面１９をつなぐようにして第１の曲面部２３が形成されている。第１の主面１７および第２の側面２０をつなぐようにして第２の曲面部２４が形成されている。第２の主面１８および第１の側面１９をつなぐようにして第３の曲面部２５が形成されている。第２の主面１８および第２の側面２０をつなぐようにして第４の曲面部２６が形成されている。
【００３４】
第１および第２の主面１７および１８の各々と第１および第２の端面２１および２２の各々との間にも曲面部が形成されおり、各コーナー部も曲面となっている。
【００３５】
ここで、主面１７および１８間を結ぶ方向をＴ方向、側面１９および２０間を結ぶ方向をＷ方向、端面２１および２２間を結ぶ方向をＬ方向とそれぞれ定義する。
【００３６】
図３に示すように、第１の主面１７は、Ｗ方向に沿って、第１の領域２７、第２の領域２８および第３の領域２９に区画される。第１の領域２７は第１の側面１９寄りに位置し、第２の領域２８は第２の側面２０寄りに位置し、第３の領域２９は第１の領域２７および第２の領域２８に挟まれている。
【００３７】
第２の主面１８は、Ｗ方向に沿って、第４の領域３０、第５の領域３１および第６の領域３２に区画される。第４の領域３０は第１の側面１９寄りに位置し、第５の領域３１は第２の側面２０寄りに位置し、第６の領域３２は第４の領域３０および第５の領域３１に挟まれている。
【００３８】
セラミック素体２は、図２および図３に示すように、Ｗ方向およびＬ方向に延びかつＴ方向に積層された複数のセラミック層３３からなる積層構造を有する。セラミック層３３の各厚みは０．５〜１０μｍであることが好ましい。セラミック層３３を構成するセラミック材料としては、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分を添加したものを用いてもよい。
【００３９】
（２）内部電極
内部電極は、図４に示した複数の第１の内部電極３および図５に示した複数の第２の内部電極４を備える。複数の第１の内部電極３および複数の第２の内部電極４は、セラミック素体２の積層方向すなわちＴ方向に交互に配列される。
【００４０】
なお、図４および図５ならびに後述する図６および図１０では、セラミック素体２は未研磨の状態、すなわち面取り前の状態で図示されている。
【００４１】
（２）−１．第１の内部電極
第１の内部電極３は、図４に示すように、これと隣り合う第２の内部電極４に対向する第１の対向部３５と、第１の対向部３５からセラミック素体２の外表面に引出された第１の引出し部３６とを有する。図４において、第１の内部電極３における第１の対向部３５と第１の引出し部３６との境界が破線で示されている。この実施形態においては、第１の内部電極３は十字形状に形成され、第１の引出し部３６の数は２つである。２つの第２の引出し部３６の一方および他方は、それぞれ、第１および第２の側面１９および２０に露出している。言い換えると、第１の内部電極３は、第１の側面１９から第２の側面２０に至るようにして配置される。
【００４２】
（２）−２．第２の内部電極
第２の内部電極４は、図５に示すように、これと隣り合う第１の内部電極３に対向する第２の対向部３７と、第２の対向部３７からセラミック素体２の外表面に引出された少なくとも２つの第２の引出し部３８とを有する。図５において、第２の内部電極４における第２の対向部３７と第２の引出し部３８との境界が破線で示されている。この実施形態においては、第２の内部電極４は長方形状に形成され、第２の引出し部３８の数は２つである。２つの第２の引出し部３８の一方および他方は、それぞれ、第１および第２の端面２１および２２に露出している。言い換えると、第２の内部電極４は、第１の端面２１から第２の端面２２に至るようにして配置される。
【００４３】
（２）−３．その他
内部電極３および４を構成する導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００４４】
また、内部電極３および４の各厚みは、０．３〜２．０μｍであることが好ましい。
【００４５】
第１の内部電極３の第１の対向部３６と第２の内部電極４の第２の対向部３８とがセラミック層３３を挟んで対向する領域において静電容量が生じる。図４および図５に示すように、セラミック素体２において、この領域を有効領域３９と定義する。他方、図２に表示するように、セラミック層３３の積層方向に沿って、第１の内部電極３および第２の内部電極４がいずれも存在しない領域を外層部４０と定義する。この実施形態において、外層部４０は、セラミック素体２の第１の主面１７側および第２の主面１８側にそれぞれ存在する。なお、Ｔ方向に沿った各外層部４０の厚みは、Ｗ方向に沿った後述するＷギャップ領域４１の寸法に比べて、同等もしくは薄くされていてもよい。
【００４６】
（３）内部導体
図３に示すように、第１ないし第６の内部導体５〜１０は、セラミック素体２の外層部４０に配置される。図２および図３等において、内部導体５〜１０が、内部電極３および４等に比べて、より太い線で示されているのは、図面上、区別しやすくするためであり、厚みの関係を表わしたものではない。
【００４７】
内部導体５〜１０は、図６に示すような平面パターンを有している。図６には、後述するプレス工程の前のセラミックグリーンシート上に印刷された段階、すなわち、プレスされることによって曲がる前の段階での内部導体５〜１０のパターンが示されている。
【００４８】
（３）−１．第１ないし第３の内部導体
第１の内部導体５は、図３に示すように、第１の曲面部２３および第１の領域２７に露出している。他方、第２の内部導体６は、第１の内部導体５と図３において左右対称の関係にあり、第２の曲面部２４および第２の領域２８に露出している。
【００４９】
第３の内部導体７は、図２および図３に示すように、第１の曲面部２３、第２の曲面部２４および第３の領域２９に露出している。第３の内部導体７は、第１の曲面部２３において第１の内部導体５よりも第２の主面１８寄りに露出している。また、第３の内部導体７は、第２の曲面部２４において第２の内部導体６よりも第２の主面１８寄りに露出している。第３の内部導体７は、第３の領域２９において第１の主面１７に沿って延びながら露出している。なお、「主面に沿う」というのは、必ずしも主面に平行という意味ではない。
【００５０】
このように、第１および第２の内部導体５および６は、２箇所において露出し、第３の内部導体７は、少なくとも３箇所において露出するため、第１の外部導体１４の下地層４３のめっき膜を電解めっきにより形成する場合に有利である。なぜなら、スチールボールなどのメディアが内部導体５〜７の各々の１つの露出部に接触すれば、他の露出部にも通電するため、メディアと接触する確率が高くなり、通電効率が高まるためである。
【００５１】
（３）−２．第４ないし第６の内部導体
第４ないし第６の内部導体８〜１０は、それぞれ、上述した第１ないし第３の内部導体５〜７と図３において上下対称の関係にある。
【００５２】
より詳細には、第４の内部導体８は、図３に示すように、第３の曲面部２５および第４の領域３０に露出している。他方、第５の内部導体９は、第４の内部導体８と図３において左右対称の関係にあり、第４の曲面部２６および第５の領域３１に露出している。
【００５３】
第６の内部導体１０は、図２および図３に示すように、第３の曲面部２５、第４の曲面部２６および第６の領域３２に露出している。第６の内部導体１０は、第３の曲面部２５において第４の内部導体８よりも第１の主面１７寄りに露出している。また、第６の内部導体１０は、第４の曲面部２６において第５の内部導体９よりも第１の主面１７寄りに露出している。第６の内部導体１０は、第６の領域３２において第２の主面１８に沿って延びながら露出している。
【００５４】
第１ないし第３の内部導体５〜７について前述した電解めっきにおける有利さは、第４ないし第６の内部導体８〜１０についても言える。
【００５５】
（３）−３．その他
内部導体５〜１０は、曲がった状態で配置されている。この曲がった状態は、第１および第２の内部電極３および４が重なる有効領域３９と、第１の内部電極３の引出し部３６が重なるＷギャップ領域４１（図４参照）とで、電極密度が異なることに起因する段差が原因となって、焼成前のプレス工程でもたらされる。
【００５６】
内部導体５〜１０は、それぞれ、主面１７および１８のいずれかにおいて、線状または面状に露出し得る。また、露出状態としては、たとえば、まだら状など不連続な状態もあり得る。
【００５７】
図７には、セラミック素体２の第１の主面１７での第１ないし第３の内部導体５〜７の露出状態の一例が示されている。たとえば図３の断面図では、便宜上、内部導体５〜１０の各々を１枚ずつ比較的間隔を広げて図示しているため、この図７に示した露出状態はイメージしにくいが、内部導体５〜１０の各々について、複数のものを間隔を狭めて多数積層した場合、各内部導体の曲がり状態によって、Ｔ方向において異なる高さ位置に配置された内部導体の露出部が、年輪のように現れることがある。
【００５８】
より具体的は、図７に示すように、第１および第２の内部導体５および６の各々の露出部は、閉じた輪のように現れることがある。第３の内部導体７の露出部は、Ｈ字状に現れることがある。
【００５９】
内部導体５〜１０は、もともとは共通の長方形状のパターンを有するものであるが、曲げられたり、研磨されたりすることにより、上述したような形状の露出部を与える。
【００６０】
内部導体５〜１０の材質および厚みの好ましい条件は、前述した内部電極３および４の場合と同様である。内部導体５〜１０と内部電極３および４とは、互いに同じ材質および同じ厚みをもって構成されることが望ましい。
【００６１】
（４）ダミー導体
図３に示すように、第１のダミー導体１１は、第１の外部導体１４に接続される。図２に示すように、第２のダミー導体１２は、第２の外部導体１５に接続される。
【００６２】
この実施形態では、第１のダミー導体１１は、図５に示すように、第２の内部電極４と同一面上に配置されている。第２のダミー導体１２は、図４に示すように、第１の内部電極３と同一面上に配置されている。
【００６３】
第１および第２のダミー導体１１および１２は、それぞれ、第１および第２の外部導体１４および１５の下地層を構成するめっき膜の析出ポイントとして機能し、通電効率を向上させる。また、セラミック素体２の強度向上にも寄与する。
【００６４】
ダミー導体１１および１２の材質および厚みの好ましい条件は、前述した内部電極３および４の場合と同様である。ダミー導体１１および１２と内部電極３および４とは、互いに同じ材質および同じ厚みをもって構成されることが望ましい。
【００６５】
なお、ダミー導体１１および１２は形成されていなくてもよい。
【００６６】
（５）ダミースルー導体
図２および図３に示すように、ダミースルー導体１３は外層部４０に配置される。ダミースルー導体１３は、内部導体５〜１０と同様、図６に示すような平面パターンを有している。したがって、ダミースルー導体１３を形成するための印刷版と内部導体５〜１０を形成するための印刷版との共通化を図ることができる。
【００６７】
ダミースルー導体１３は、第１の側面１９および第２の側面２０にそれぞれ引出される。言い換えると、ダミースルー導体１３は、第１の側面１９から第２の側面２０に至るようにして配置される。
【００６８】
ダミースルー導体１３は、上述のように、２箇所において露出するため、第１の外部導体１４の下地層のめっき膜を電解めっきにより形成する場合に有利である。なぜなら、スチールボールなどのメディアがダミースルー導体１３の一方の露出部に接触すれば、他の露出部にも通電するため、メディアと接触する確率が高くなり、通電効率が高まるためである。
【００６９】
ダミースルー導体１３は、図２および図３に示すように、セラミック素体２のＴ方向に沿って連続して複数枚積層されている。ダミースルー導体１３は、図３に示すように、内部導体５〜１０の場合と同様、段差の影響により曲がることがある。ダミースルー導体１３は、静電容量等の電気的特性の発現に実質的に寄与しない。
【００７０】
ダミースルー導体１３の材質および厚みの好ましい条件は、前述した内部電極３および４の場合と同様である。ダミースルー導体１３と内部電極３および４とは、互いに同じ材質および同じ厚みをもって構成されることが望ましい。
【００７１】
ダミースルー導体１３の枚数は、各外層部４０において、１０〜１００枚であることが好ましい。なお、ダミースルー導体１３は形成されていなくてもよい。
【００７２】
（６）外部導体
（６）−１．第１の外部導体
第１の外部導体１４は、図３によく示されているように、セラミック素体２の第１および第２の主面１７および１８ならびに第１および第２の側面１９および２０を周回するように配置されている。
【００７３】
第１の外部導体１４は、第１の内部電極５、第１ないし第６の内部導体５〜１０、第１のダミー導体１１ならびにダミースルー導体１３の各露出部を覆う。第１の外部導体１４の下地層４３は、上記の各露出部と接触する。下地層４３は、めっき膜により構成される。
【００７４】
なお、めっき膜からなる下地層４３は、第１の主面１７側が図８に示されるように、主面１７および１８の各々上において、第１および第３の領域２７および２９の境界近傍、第２および第３の領域２８および２９の境界近傍、第４および第６の領域３０および３２の境界近傍、ならびに第５および第６の領域３１および３２の境界近傍（図３参照）で部分的に厚みが薄くなることがある。
【００７５】
下地層４３となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。めっき膜は、ガラス成分を含まないことが好ましい。また、めっき膜の単位体積あたりの金属割合は９９体積％以上であることが好ましい。
【００７６】
下地層４３となるめっき膜の厚みは、最も厚い部分において、１〜２０μｍであることが好ましい。
【００７７】
第１の外部導体１４は、上記下地層４３上に形成される上層４４をさらに備えていてもよい。上層４４は、たとえば、めっき膜により構成される。上層４４となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。上層４４のめっき膜は、複数層から構成されてもよい。上層４４のめっき膜の厚みは、１層あたり、１〜１０μｍであることが好ましい。
【００７８】
第１の外部導体１４において上層４４が形成される場合、好ましくは、上述の下地層４３がＮｉめっき膜から構成され、上層４４がＳｎめっき膜から構成される。あるいは、上層４４が複数層から構成される場合、好ましくは、Ｎｉめっき層およびその上のＳｎめっき層の２層構造とされる。
【００７９】
（６）−２．第２の外部導体
第２の外部導体１５は、第１の外部導体１４とは異なる電位に接続されるもので、図２に示すように、セラミック素体２の第１および第２の端面２１および２２上にそれぞれ配置されている。この実施形態では、第２の外部導体１５は、第１および第２の主面１７および１８ならびに第１および第２の側面１９および２０にまで回り込んでいる。
【００８０】
第２の外部導体１５は、第２の内部電極４と電気的に接続されるようにして、第２の引出し部３８の露出部および第２のダミー導体１２の露出部を覆う。第２の外部導体１５において、第２の内部電極４の露出部と接触する下地層４６は、めっき膜、焼結金属膜、および／または導電性樹脂膜などにより構成され得る。
【００８１】
下地層４６を構成するものとしてめっき膜が選択される場合、めっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。この場合、下地層４６の厚みは、最も厚い部分で、１〜２０μｍであることが好ましい。第２のダミー導体１２は、下地層４６となるめっき膜の析出および成長を促進するように作用する。
【００８２】
なお、下地層４６を構成するものとしてめっき膜が選択される場合、下地層４６の厚みは、第１の外部導体１４の下地層４３となるめっき膜の厚みと同じであることが好ましい。
【００８３】
下地層４６を構成するものとして焼結金属膜が選択される場合、焼結金属膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。焼結金属膜には、ガラス成分が含まれ得る。また、焼結金属膜は、セラミック素体２ならびに内部電極３および４と同時焼成されたものでもよく、焼成後のセラミック素体２に導電性ペーストを塗布して焼き付けられたものでもよい。
【００８４】
下地層４６を構成するものとして導電性樹脂膜が選択される場合、熱硬化性樹脂および金属フィラーを混合したものを用いて導電性樹脂膜を形成することができる。
【００８５】
上述した焼結金属膜または導電性樹脂膜が選択される場合、下地層４６の厚みは、最も厚い部分で、１０〜５０μｍであることが好ましい。
【００８６】
図示の実施形態では、下地層４６は、第２の内部電極４および第２のダミー導体１２の各露出部と接触するめっき膜４７と、このめっき膜４７上に形成される焼結金属膜４８とから構成される。
【００８７】
ここで、下地層４６の外側を焼結金属により構成する意義としては、第１に、
製造効率の向上が挙げられる。めっき膜４７だけでは、第２の外部導体１５を、第１および第２の主面１７および１８ならびに第１および第２の側面１９および２０にまで成長させるのに時間がかかる場合があるが、焼結金属膜４８を用いれば、ペースト塗布により短時間で回り込ませることができる。第２に、第２の外部導体１５のシール性の向上が挙げられる。めっき膜４７は比較的薄く形成されることが想定されるため、めっき膜４７だけでは、上層４９のめっき膜形成時に用いられるめっき液などの水分がセラミック素体２内部に浸入する場合があるが、焼結金属膜４８を用いれば、ガラス成分によりシール性が向上する。
【００８８】
第２の外部導体１５は、上記下地層４６上に形成される上層４９をさらに備えていてもよい。上層４９は、たとえば、めっき膜により構成される。上層４９となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。上層４９のめっき膜は、複数層から構成されてもよい。この場合、好ましくは、Ｎｉめっき層およびその上のＳｎめっき層の２層構造とされる。上層４９のめっき膜の厚みは、１層あたり、１〜１０μｍであることが好ましい。
【００８９】
なお、第２の外部導体１５の全体の厚みは、第１の外部導体１４の全体の厚みに比べて厚くなりやすいが、両者は同じであることが望ましい。
【００９０】
（７）製造方法
積層セラミックコンデンサ１は、たとえば、次のようにして製造される。
【００９１】
（７）−１．
セラミック層３３となるべきセラミックグリーンシート、内部電極用導電性ペースト、および外部導体用導電性ペーストを準備する。内部電極用導電性ペーストは、内部導体用導電性ペースト、ダミー導体用導電性ペーストおよびダミースルー導体用導電性ペーストを兼ねる。セラミックグリーンシートならびに内部電極用および外部導体用の各導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００９２】
（７）−２．
セラミックグリーンシート上に、たとえばスクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、内部電極パターン、内部導体パターン、ダミー導体パターンおよびダミースルー導体パターンを形成する。
【００９３】
（７）−３．
いずれのパターンも印刷されていない外層用セラミックグリーンシート、および各種パターンが印刷されたセラミックグリーンシートを、それぞれ所定枚数かつ所定順序で積層し、マザー積層体を作製する。
【００９４】
（７）−４．
マザー積層体をラバープレスなどの手段により積層方向にプレスする。プレス時に、有効領域３９とＷギャップ領域４１との段差の影響を受けて、内部導体５〜１０およびダミースルー導体１３が、図３に示すように曲がる。このとき、内部電極３および４の引出し部３６および３８も曲がることがある。
【００９５】
（７）−５．
マザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。
【００９６】
（７）−６．
生のセラミック素体を焼成する。これによって、セラミック素体２が得られる。焼成温度は、セラミックや内部電極等の材料にもよるが、９００〜１３００℃であることが好ましい。
【００９７】
（７）−７．
焼成後のセラミック素体２を研磨する。これにより、セラミック素体２のコーナー部や稜部に丸みが付けられる。その結果、セラミック素体２において、曲面部２３〜２６が形成されるとともに、内部導体５〜１０の各一部が除去されながら、これら内部導体５〜１０が対応の曲面部２３〜２６および対応の主面１７および１８上に露出する。研磨手段としては、バレル研磨などを用いることができる。
【００９８】
（７）−８．
研磨後のセラミック素体２に対して、めっき処理を行なう。
【００９９】
これによって、第１の外部導体１４の、めっき膜からなる下地層４３が形成される。このとき、図３に示すように、第１の内部電極３ばかりでなく、第１ないし第６の内部導体５〜１０、第１のダミー導体１１ならびにダミースルー導体１３が、側面１９および２０、対応の曲面部２３〜２６ならびに対応の主面１７および１８上に露出していて、これらの露出部分を起点にめっきが析出するため、第１の外部導体１４の下地層４３を能率的に形成することができる。
【０１００】
めっき処理には、回転バレル法による電解めっきを適用することが好ましい。めっき方法は回転バレルめっきであることが好ましい。めっき処理には、スチールボールなどの導電性メディアが用いられる。
【０１０１】
第１、第２、第４および第５の内部導体５、６、４および５ならびにダミースルー導体１３は、各々２つの露出部を有し、第３および第６の内部導体７および１０は、各々少なくとも３つの露出部を有しているため、めっき工程において、導電性メディアが１つの露出部に接触すれば、他の露出部にも通電する。つまり、メディアと接触する確率が高くなり、通電効率が高まる。これにより、下地層４３の形成のためのめっき時間が短縮される。
【０１０２】
このめっき処理において、同時に、第２の内部電極４および第２のダミー導体１２の各露出部をめっき析出の起点として、第２の外部導体１５の下地層４６におけるめっき膜４７も形成され得る。
【０１０３】
めっき処理後、６００〜９００℃の温度で熱処理を行なうことが好ましい。これにより、セラミック素体２に対するめっき膜の固着力が向上する。
【０１０４】
（７）−９．
第２の外部導体１５の下地層４６における焼結金属膜４８が、導電性ペーストを塗布し、焼き付けることによって形成される。焼き付け温度は、７００〜９００℃であることが好ましい。
【０１０５】
（７）−１０．
第１の外部導体１４の上層４４および第２の外部導体１５の上層４９を形成するため、めっき処理を行なう。
【０１０６】
以上のようにして、積層セラミックコンデンサ１が完成される。
【０１０７】
［第２の実施形態］
この発明の第２の実施形態が図９および図１０に示されている。図９は図２に対応し、図１０は図６に対応する。図９および図１０において、図２または図６に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１０８】
第２の実施形態による積層セラミックコンデンサ１ａでは、ダミースルー導体１３と同一面上に第３のダミー導体５１が配置されていることを特徴としている。
【０１０９】
また、第２の外部導体１５の下地層４６全体がめっき膜により構成されている。これによって、第１および第２の外部導体１４および１５の下地層４３および４６を同時に形成することができる。さらに、第１の外部導体１４の全体の厚みと、第２の外部導体１５の全体の厚みと、を容易に同じにすることができる。
【０１１０】
第３のダミー導体５１は、第２の外部導体１５の下地層４３を構成するめっき膜の析出ポイントとして機能し、通電効率を向上させる。
【０１１１】
［第３の実施形態］
この発明の第３の実施形態が図１１に示されている。図１１は、図３に示したセラミック素体２の一部に相当する部分が示されている。図１１において、図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１１２】
第３の実施形態によるセラミック素体２ｂでは、第１の主面１７の中央部が凹むようにして形成されている。図示しないが、第２の主面１８についても、同様に、中央部が凹むようにして形成され得る。
【０１１３】
このように、内部導体５〜７は、必ずしも図３に示すように曲げなくても、これらを第１ないし第３の領域２７〜２９に露出させることができる。図示しないが、内部導体８〜１０についても、必ずしも図３に示すように曲げなくても、これらを第４ないし第６の領域３０〜３２に露出させることができる。
【０１１４】
図１１に示すようなセラミック素体２ｂの状態は、たとえば、焼成後において研磨を実施する際、研磨時間を長くし、主面１７および１８の各中央部をより多く削り取ることによって実現することができる。
【０１１５】
［第４の実施形態］
この発明の第４の実施形態が図１２および図１３に示されている。図１２は図２に対応し、図１３は図３に対応する。図１２および図１３において、図２または図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１１６】
第４の実施形態による積層セラミックコンデンサ１ｃでは、第１の外部導体が上側外部導体１４ａと下側外部導体１４ｂとの２つに分割されて形成されていることを特徴としている。そのため、第１の内部電極３は、側面１９および２０にまで届かない状態となっており、また、第１のダミー導体１１に相当するダミー導体は形成されない。
【０１１７】
さらに、第４の実施形態による積層セラミックコンデンサ１ｃでは、セラミック素体２の内部に、信号用ビア導体５３が配置されていることを特徴としている。信号用ビア導体５３は、第１の内部電極３と電気的に接続されるが、第２の内部電極４とは電気的に絶縁される。また、信号用ビア導体５３は、第３および第６の内部導体７および１０ならびにダミースルー導体１３と電気的に接続される。信号用ビア導体５３の両端は、それぞれ、第１の外部導体としての上側外部導体１４ａおよび下側外部導体１４ｂと電気的に接続される。
【０１１８】
信号用ビア導体５３には信号電流が流れ、信号電流に寄生した高周波ノイズは、信号用ビア導体５３から、第１の内部電極３、第２の内部電極４、およびグラウンド用の第２の外部導体１５を通じてグラウンドに落ちる。
【０１１９】
信号用ビア導体５３を構成する導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【０１２０】
この実施形態によれば、セラミック素体２には、第１ないし第６の内部導体５〜１０が配置されている。したがって、第１の外部導体としての上側外部導体１４ａおよび下側外部導体１４ｂに信号用ビア導体５３のみが接続される場合に比べて、外部導体１４ａおよび１４ｂの固着力を向上させることができるとともに、電流経路が分散されてインダクタンスを低下させることができる。
【０１２１】
なお、第４の実施形態による積層セラミックコンデンサ１ｃでは、図１２に示すように、第２の外部導体１５は、焼結金属膜からなる下地層４６とめっき膜からなる上層４９とを備え、上層４９は、たとえば、Ｎｉからなる第１のめっき層５４およびＳｎからなる第２のめっき層５５との２層構造とされている。この積層セラミックコンデンサ１ｃでは、下地層４６が焼結金属膜から形成されるので、第２のダミー導体１２に相当するダミー導体は形成されていない。
【産業上の利用可能性】
【０１２２】
この発明は、以上説明した積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。たとえば、セラミック素体を圧電体セラミックで構成した場合は、圧電部品として機能する積層セラミック電子部品とすることができ、セラミック素体をスピネル状セラミックなどの半導体セラミックで構成した場合は、サーミスタとして機能する積層セラミック電子部品とすることができる。また、低誘電率の誘電体基板をベースにしたストリップラインにも転用可能性がある。
【符号の説明】
【０１２３】
１，１ａ，１ｃ 積層セラミックコンデンサ
２，２ｂ セラミック素体
３，４ 第１および第２の内部電極
５〜１０ 第１ないし第６の内部導体
１４ 第１の外部導体
１４ａ 上側外部導体
１４ｂ 下側外部導体
１５ 第２の外部導体
１７，１８ 主面
１９，２０ 側面
２１，２２ 端面
２３〜２６ 第１ないし第４の曲面部
２７〜３２ 第１ないし第６の領域
３３ セラミック層
４３ 第１の外部導体の下地層
【技術分野】
【０００１】
この発明は、積層セラミック電子部品に関するものであり、特に、セラミック素体の外表面上に直接形成されためっき膜を含む外部導体を備える積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
近年、電子機器に搭載されるＩＣの高速化に伴い、ＩＣの電源から基板上に流出するノイズが高周波化している。また、ＩＣの動作電圧の低電圧化に伴い、電源の電圧変動が生じやすくなっている。
【０００３】
このような背景を受けて、ノイズ除去能力が高く、電源の電圧変動を抑えることができるラインバイパスコンデンサが求められており、これに適したコンデンサとして、チップ３端子コンデンサが注目されている。チップ３端子コンデンサは、高周波信号をグラウンドへバイパスさせる能力が優れており、また、負荷側の急激な電力要求に対するレスポンスも優れるため、ＩＣに供給する電圧を安定化することもできる。
【０００４】
チップ３端子コンデンサは、コンデンサ本体の外表面に１対の信号用端子電極とグラウンド用端子電極とを備えた構造を有する。グラウンド用端子電極としては、コンデンサ本体の２つの主面および２つの側面を通ってコンデンサ本体を周回するように形成されるものがあり、この場合、不要なインダクタンス成分を小さく抑えることができる。特開２０００−２９９１４５号公報（特許文献１）には、部品本体の２つの主面および２つの側面を通って部品本体を周回するように延びる端子電極の形成方法が記載されている。
【０００５】
特許文献１にも記載されるように、従来、上述したように部品本体の外表面を周回する端子電極を形成するには、部品本体の２つの主面および２つの側面にそれぞれ導電性ペーストを塗布し、これを焼き付けることが行なわれている。しかし、このような厚膜タイプの端子電極の場合、次のような問題に遭遇し得る。
【０００６】
（１）導電性ペーストのレオロジーの影響で中央が盛り上がった端子形状となるため、基板実装時に、端子電極の盛り上がった部分が基板と接触し、チップが転動することがある。
【０００７】
（２）４面に導電性ペーストを塗布する必要があり、端子電極形成の効率が悪い。
【０００８】
なお、上記のような問題は、程度の差こそあれ、部品本体の２つの主面および２つの側面を通って部品本体を周回するように延びる端子電極の形成に際してだけでなく、少なくとも１つの主面を横切るように延びる端子電極の形成に際しても遭遇し得る。また、チップ３端子コンデンサに限らず、他の電子部品においても、同様の問題に遭遇し得る。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−２９９１４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、この発明の目的は、上記のような問題を解決し得る、積層セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００１１】
この発明は、複数のセラミック層が積層されてなるセラミック素体を備える、積層セラミック電子部品に向けられる。
【００１２】
このセラミック素体は、互いに対向する第１および第２の主面と、互いに対向する第１および第２の側面と、互いに対向する第１および第２の端面と、第１の主面および第１の側面をつなぐ第１の曲面部と、第１の主面および第２の側面をつなぐ第２の曲面部と、を有する。
【００１３】
端子電極となり得る第１の外部導体は、第１の曲面部から第１の主面を経由して第２の曲面部に至るように配置される。この第１の外部導体は、上述した技術的課題を解決するため、より特定的には、実装時の積層セラミック電子部品の姿勢を安定させるため、セラミック素体上に直接形成されるめっき膜を含む構成とされ、それによって、薄くフラットな端子電極を実現するようにされる。
【００１４】
そして、上記めっき膜の形成のためのめっき析出の効率を高めるため、以下のような構成が採用される。
【００１５】
セラミック素体の内部には、第１ないし第３の内部導体が配置される。
【００１６】
第１の主面が、第１の側面および第２の側面を結ぶ方向に沿って、第１の側面寄りに位置する第１の領域と、第２の側面寄りに位置する第２の領域と、第１の領域および第２の領域に挟まれた第３の領域と、に区画されたとき、
（１）第１の内部導体は、第１の曲面部および第１の領域に露出するようにして配置され、
（２）第２の内部導体は、第２の曲面部および第２の領域に露出するようにして配置され、
（３）第３の内部導体は、第１の曲面部、第２の曲面部および第３の領域に露出するようにして配置され、
（４）第３の内部導体は、第１の曲面部において、第１の内部導体よりも第２の主面寄りに露出し、
（５）第３の内部導体は、第２の曲面部において、第２の内部導体よりも第２の主面寄りに露出し、
（６）第３の内部導体は、第３の領域において第１の主面に沿って延びながら露出する。
【００１７】
そして、前述の第１の外部導体に含まれるめっき膜は、第１ないし第３の内部導体の露出部を直接覆うように形成される。
【００１８】
以上の構成では、端子電極となる第１の外部導体は、少なくとも第１の主面を横切るように延びるものであり、セラミック素体の２つの主面および２つの側面を通ってセラミック素体を周回するように延びることを必須としていない。
【００１９】
第１の外部導体がセラミック素体の２つの主面および２つの側面を通ってセラミック素体を周回するように延びることを必須とする場合には、以下の構成をさらに備える。
【００２０】
セラミック素体は、第２の主面および第１の側面をつなぐ第３の曲面部と、第２の主面および第２の側面をつなぐ第４の曲面部と、を有する。
【００２１】
セラミック素体内部には、第４ないし第６の内部導体が配置される。
【００２２】
第２の主面が、第１の側面および第２の側面を結ぶ方向に沿って、第１の側面寄りに位置する第４の領域と、第２の側面寄りに位置する第５の領域と、第１の領域および第２の領域に挟まれた第６の領域と、に区画されたとき、
（１）第４の内部導体は、第３の曲面部および第４の領域に露出するようにして配置され、
（２）第５の内部導体は、第４の曲面部および第５の領域に露出するようにして配置され、
（３）第６の内部導体は、第３の曲面部、第４の曲面部、および第６の領域に露出するようにして配置され、
（４）第６の内部導体は、第３の曲面部において、第４の内部導体よりも第１の主面寄りに露出し、
（５）第６の内部導体は、第４の曲面部において、第５の内部導体よりも第１の主面寄りに露出し、
（６）第６の内部導体は、第６の領域において第２の主面に沿いながら露出する。
【００２３】
そして、第１の外部導体は、第１および第２の側面ならびに第２の主面にまで延長されることによって、セラミック素体を周回するように形成され、第１の外部導体のめっき膜は、さらに第４ないし第６の内部導体の露出部を直接覆う。
【００２４】
この発明に係る積層セラミック電子部品は、セラミック素体の内部において、第１の側面および第２の側面に露出するように配置された第１の内部電極をさらに備えていてもよい。この場合、前述した第１の外部導体のめっき膜は、さらに第１の内部電極の露出部を直接覆う。
【００２５】
この発明に係る積層セラミック電子部品は、上述の実施態様において備える構成に加えて、セラミック素体の内部において、第１の端面および第２の端面に露出するように配置された第２の内部電極と、第２の内部電極の露出部を覆うようにして、第１の端面および第２の端面に形成された第２の外部導体と、をさらに備えていてもよい。
【発明の効果】
【００２６】
この発明に係る積層セラミック電子部品によれば、端子電極となり得る外部導体が薄くフラットな状態で形成されるので、実装時の姿勢を安定させることができる。
【００２７】
また、少なくとも第１の主面には、第１ないし第３の内部導体が露出しているので、これら内部導体の露出部を起点としてめっきを析出させることができる。したがって、少なくとも第１の主面上に外部導体の少なくとも一部となるめっき膜を効率良く形成することができる。
【００２８】
また、上述した内部導体は、セラミック素体の外表面の少なくとも２箇所に引出されかつ露出するため、電解めっき処理時において、スチールボールなどのメディアが内部導体の露出部のうち１箇所に接触すれば、残りの露出部にも通電する。つまり、メディアと接触する確率が高くなり、通電効率が高まる。これにより、外部導体の下地となるめっき膜の形成のためのめっき時間が短縮される。
【図面の簡単な説明】
【００２９】
【図１】この発明の第１の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１の外観を示す斜視図である。
【図２】図１に示した積層セラミックコンデンサ１の、セラミック素体２の側面１９および２０に平行な面に沿う断面図である。
【図３】図１に示した積層セラミックコンデンサ１の、セラミック素体２の端面２１および２２に平行な面に沿う断面図である。
【図４】図１に示したセラミック素体２の主面１７および１８に平行な面に沿う断面図であり、第１の内部電極３が延びる面を示す。
【図５】図１に示したセラミック素体２の主面１７および１８に平行な面に沿う断面図であり、第２の内部電極４が延びる面を示す。
【図６】図１に示したセラミック素体２の内部に形成される第１ないし第６の内部導体５〜１０およびダミースルー導体１３の平面パターンを示す図である。
【図７】図１に示したセラミック素体２の第１の主面１７での第１ないし第３の内部導体５〜７の露出状態の一例を示す平面図である。
【図８】図１に示したセラミック素体２の端面２１および２２に平行な面に沿う断面図であって、セラミック素体２上に第１の外部導体１４の下地層４３を形成したときに生じ得る状態を示している。
【図９】この発明の第２の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ａの、セラミック素体２の側面１９および２０に平行な面に沿う断面図である。
【図１０】図９に示したセラミック素体２の主面１７および１８に平行な面に沿う断面図であり、ダミースルー導体１３および第３のダミー導体５１が延びる面を示す。
【図１１】この発明の第３の実施形態による積層セラミック電子部品としての積層セラミックコンデンサに備えるセラミック素体２の端面に平行な面に沿う断面図である。
【図１２】この発明の第４の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｃの、セラミック素体２の側面１９および２０に平行な面に沿う断面図である。
【図１３】図１２に示した積層セラミックコンデンサ１ｃの、セラミック素体２の端面２１および２２に平行な面に沿う断面図である。
【発明を実施するための形態】
【００３０】
以下に、この発明を実施するための形態を説明するにあたり、積層セラミック電子部品として、積層セラミックコンデンサを例示する。
【００３１】
［第１の実施形態］
図１ないし図８は、この発明の第１の実施形態を説明するためのものである。第１の実施形態による積層セラミックコンデンサ１は、３端子タイプのものである。積層セラミックコンデンサ１は、セラミック素体２と、セラミック素体２の内部にそれぞれ配置された、第１および第２の内部電極３および４、第１ないし第６の内部導体５〜１０、第１および第２のダミー導体１１および１２ならびにダミースルー導体１３と、セラミック素体２の外表面上に配置された第１および第２の外部導体１４および１５と、を備えている。以下、積層セラミックコンデンサ１の構造の詳細を、（１）セラミック素体、（２）内部電極、（３）内部導体、（４）ダミー導体、（５）ダミースルー導体、（６）外部導体に分けて説明し、その後、（７）製造方法について説明する。
【００３２】
（１）セラミック素体
セラミック素体２は、その外表面として、互いに対向する第１および第２の主面１７および１８と、互いに対向する１対の側面１９および２０と、互いに対向する１対の端面２１および２２とを有する、ほぼ直方体状をなしている。なお、端面２１および２２の各形状は、それぞれ略正方形であってもよい。セラミック素体２は、コーナー部および稜部に丸みが付けられている。
【００３３】
より詳細には、第１の主面１７および第１の側面１９をつなぐようにして第１の曲面部２３が形成されている。第１の主面１７および第２の側面２０をつなぐようにして第２の曲面部２４が形成されている。第２の主面１８および第１の側面１９をつなぐようにして第３の曲面部２５が形成されている。第２の主面１８および第２の側面２０をつなぐようにして第４の曲面部２６が形成されている。
【００３４】
第１および第２の主面１７および１８の各々と第１および第２の端面２１および２２の各々との間にも曲面部が形成されおり、各コーナー部も曲面となっている。
【００３５】
ここで、主面１７および１８間を結ぶ方向をＴ方向、側面１９および２０間を結ぶ方向をＷ方向、端面２１および２２間を結ぶ方向をＬ方向とそれぞれ定義する。
【００３６】
図３に示すように、第１の主面１７は、Ｗ方向に沿って、第１の領域２７、第２の領域２８および第３の領域２９に区画される。第１の領域２７は第１の側面１９寄りに位置し、第２の領域２８は第２の側面２０寄りに位置し、第３の領域２９は第１の領域２７および第２の領域２８に挟まれている。
【００３７】
第２の主面１８は、Ｗ方向に沿って、第４の領域３０、第５の領域３１および第６の領域３２に区画される。第４の領域３０は第１の側面１９寄りに位置し、第５の領域３１は第２の側面２０寄りに位置し、第６の領域３２は第４の領域３０および第５の領域３１に挟まれている。
【００３８】
セラミック素体２は、図２および図３に示すように、Ｗ方向およびＬ方向に延びかつＴ方向に積層された複数のセラミック層３３からなる積層構造を有する。セラミック層３３の各厚みは０．５〜１０μｍであることが好ましい。セラミック層３３を構成するセラミック材料としては、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分を添加したものを用いてもよい。
【００３９】
（２）内部電極
内部電極は、図４に示した複数の第１の内部電極３および図５に示した複数の第２の内部電極４を備える。複数の第１の内部電極３および複数の第２の内部電極４は、セラミック素体２の積層方向すなわちＴ方向に交互に配列される。
【００４０】
なお、図４および図５ならびに後述する図６および図１０では、セラミック素体２は未研磨の状態、すなわち面取り前の状態で図示されている。
【００４１】
（２）−１．第１の内部電極
第１の内部電極３は、図４に示すように、これと隣り合う第２の内部電極４に対向する第１の対向部３５と、第１の対向部３５からセラミック素体２の外表面に引出された第１の引出し部３６とを有する。図４において、第１の内部電極３における第１の対向部３５と第１の引出し部３６との境界が破線で示されている。この実施形態においては、第１の内部電極３は十字形状に形成され、第１の引出し部３６の数は２つである。２つの第２の引出し部３６の一方および他方は、それぞれ、第１および第２の側面１９および２０に露出している。言い換えると、第１の内部電極３は、第１の側面１９から第２の側面２０に至るようにして配置される。
【００４２】
（２）−２．第２の内部電極
第２の内部電極４は、図５に示すように、これと隣り合う第１の内部電極３に対向する第２の対向部３７と、第２の対向部３７からセラミック素体２の外表面に引出された少なくとも２つの第２の引出し部３８とを有する。図５において、第２の内部電極４における第２の対向部３７と第２の引出し部３８との境界が破線で示されている。この実施形態においては、第２の内部電極４は長方形状に形成され、第２の引出し部３８の数は２つである。２つの第２の引出し部３８の一方および他方は、それぞれ、第１および第２の端面２１および２２に露出している。言い換えると、第２の内部電極４は、第１の端面２１から第２の端面２２に至るようにして配置される。
【００４３】
（２）−３．その他
内部電極３および４を構成する導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００４４】
また、内部電極３および４の各厚みは、０．３〜２．０μｍであることが好ましい。
【００４５】
第１の内部電極３の第１の対向部３６と第２の内部電極４の第２の対向部３８とがセラミック層３３を挟んで対向する領域において静電容量が生じる。図４および図５に示すように、セラミック素体２において、この領域を有効領域３９と定義する。他方、図２に表示するように、セラミック層３３の積層方向に沿って、第１の内部電極３および第２の内部電極４がいずれも存在しない領域を外層部４０と定義する。この実施形態において、外層部４０は、セラミック素体２の第１の主面１７側および第２の主面１８側にそれぞれ存在する。なお、Ｔ方向に沿った各外層部４０の厚みは、Ｗ方向に沿った後述するＷギャップ領域４１の寸法に比べて、同等もしくは薄くされていてもよい。
【００４６】
（３）内部導体
図３に示すように、第１ないし第６の内部導体５〜１０は、セラミック素体２の外層部４０に配置される。図２および図３等において、内部導体５〜１０が、内部電極３および４等に比べて、より太い線で示されているのは、図面上、区別しやすくするためであり、厚みの関係を表わしたものではない。
【００４７】
内部導体５〜１０は、図６に示すような平面パターンを有している。図６には、後述するプレス工程の前のセラミックグリーンシート上に印刷された段階、すなわち、プレスされることによって曲がる前の段階での内部導体５〜１０のパターンが示されている。
【００４８】
（３）−１．第１ないし第３の内部導体
第１の内部導体５は、図３に示すように、第１の曲面部２３および第１の領域２７に露出している。他方、第２の内部導体６は、第１の内部導体５と図３において左右対称の関係にあり、第２の曲面部２４および第２の領域２８に露出している。
【００４９】
第３の内部導体７は、図２および図３に示すように、第１の曲面部２３、第２の曲面部２４および第３の領域２９に露出している。第３の内部導体７は、第１の曲面部２３において第１の内部導体５よりも第２の主面１８寄りに露出している。また、第３の内部導体７は、第２の曲面部２４において第２の内部導体６よりも第２の主面１８寄りに露出している。第３の内部導体７は、第３の領域２９において第１の主面１７に沿って延びながら露出している。なお、「主面に沿う」というのは、必ずしも主面に平行という意味ではない。
【００５０】
このように、第１および第２の内部導体５および６は、２箇所において露出し、第３の内部導体７は、少なくとも３箇所において露出するため、第１の外部導体１４の下地層４３のめっき膜を電解めっきにより形成する場合に有利である。なぜなら、スチールボールなどのメディアが内部導体５〜７の各々の１つの露出部に接触すれば、他の露出部にも通電するため、メディアと接触する確率が高くなり、通電効率が高まるためである。
【００５１】
（３）−２．第４ないし第６の内部導体
第４ないし第６の内部導体８〜１０は、それぞれ、上述した第１ないし第３の内部導体５〜７と図３において上下対称の関係にある。
【００５２】
より詳細には、第４の内部導体８は、図３に示すように、第３の曲面部２５および第４の領域３０に露出している。他方、第５の内部導体９は、第４の内部導体８と図３において左右対称の関係にあり、第４の曲面部２６および第５の領域３１に露出している。
【００５３】
第６の内部導体１０は、図２および図３に示すように、第３の曲面部２５、第４の曲面部２６および第６の領域３２に露出している。第６の内部導体１０は、第３の曲面部２５において第４の内部導体８よりも第１の主面１７寄りに露出している。また、第６の内部導体１０は、第４の曲面部２６において第５の内部導体９よりも第１の主面１７寄りに露出している。第６の内部導体１０は、第６の領域３２において第２の主面１８に沿って延びながら露出している。
【００５４】
第１ないし第３の内部導体５〜７について前述した電解めっきにおける有利さは、第４ないし第６の内部導体８〜１０についても言える。
【００５５】
（３）−３．その他
内部導体５〜１０は、曲がった状態で配置されている。この曲がった状態は、第１および第２の内部電極３および４が重なる有効領域３９と、第１の内部電極３の引出し部３６が重なるＷギャップ領域４１（図４参照）とで、電極密度が異なることに起因する段差が原因となって、焼成前のプレス工程でもたらされる。
【００５６】
内部導体５〜１０は、それぞれ、主面１７および１８のいずれかにおいて、線状または面状に露出し得る。また、露出状態としては、たとえば、まだら状など不連続な状態もあり得る。
【００５７】
図７には、セラミック素体２の第１の主面１７での第１ないし第３の内部導体５〜７の露出状態の一例が示されている。たとえば図３の断面図では、便宜上、内部導体５〜１０の各々を１枚ずつ比較的間隔を広げて図示しているため、この図７に示した露出状態はイメージしにくいが、内部導体５〜１０の各々について、複数のものを間隔を狭めて多数積層した場合、各内部導体の曲がり状態によって、Ｔ方向において異なる高さ位置に配置された内部導体の露出部が、年輪のように現れることがある。
【００５８】
より具体的は、図７に示すように、第１および第２の内部導体５および６の各々の露出部は、閉じた輪のように現れることがある。第３の内部導体７の露出部は、Ｈ字状に現れることがある。
【００５９】
内部導体５〜１０は、もともとは共通の長方形状のパターンを有するものであるが、曲げられたり、研磨されたりすることにより、上述したような形状の露出部を与える。
【００６０】
内部導体５〜１０の材質および厚みの好ましい条件は、前述した内部電極３および４の場合と同様である。内部導体５〜１０と内部電極３および４とは、互いに同じ材質および同じ厚みをもって構成されることが望ましい。
【００６１】
（４）ダミー導体
図３に示すように、第１のダミー導体１１は、第１の外部導体１４に接続される。図２に示すように、第２のダミー導体１２は、第２の外部導体１５に接続される。
【００６２】
この実施形態では、第１のダミー導体１１は、図５に示すように、第２の内部電極４と同一面上に配置されている。第２のダミー導体１２は、図４に示すように、第１の内部電極３と同一面上に配置されている。
【００６３】
第１および第２のダミー導体１１および１２は、それぞれ、第１および第２の外部導体１４および１５の下地層を構成するめっき膜の析出ポイントとして機能し、通電効率を向上させる。また、セラミック素体２の強度向上にも寄与する。
【００６４】
ダミー導体１１および１２の材質および厚みの好ましい条件は、前述した内部電極３および４の場合と同様である。ダミー導体１１および１２と内部電極３および４とは、互いに同じ材質および同じ厚みをもって構成されることが望ましい。
【００６５】
なお、ダミー導体１１および１２は形成されていなくてもよい。
【００６６】
（５）ダミースルー導体
図２および図３に示すように、ダミースルー導体１３は外層部４０に配置される。ダミースルー導体１３は、内部導体５〜１０と同様、図６に示すような平面パターンを有している。したがって、ダミースルー導体１３を形成するための印刷版と内部導体５〜１０を形成するための印刷版との共通化を図ることができる。
【００６７】
ダミースルー導体１３は、第１の側面１９および第２の側面２０にそれぞれ引出される。言い換えると、ダミースルー導体１３は、第１の側面１９から第２の側面２０に至るようにして配置される。
【００６８】
ダミースルー導体１３は、上述のように、２箇所において露出するため、第１の外部導体１４の下地層のめっき膜を電解めっきにより形成する場合に有利である。なぜなら、スチールボールなどのメディアがダミースルー導体１３の一方の露出部に接触すれば、他の露出部にも通電するため、メディアと接触する確率が高くなり、通電効率が高まるためである。
【００６９】
ダミースルー導体１３は、図２および図３に示すように、セラミック素体２のＴ方向に沿って連続して複数枚積層されている。ダミースルー導体１３は、図３に示すように、内部導体５〜１０の場合と同様、段差の影響により曲がることがある。ダミースルー導体１３は、静電容量等の電気的特性の発現に実質的に寄与しない。
【００７０】
ダミースルー導体１３の材質および厚みの好ましい条件は、前述した内部電極３および４の場合と同様である。ダミースルー導体１３と内部電極３および４とは、互いに同じ材質および同じ厚みをもって構成されることが望ましい。
【００７１】
ダミースルー導体１３の枚数は、各外層部４０において、１０〜１００枚であることが好ましい。なお、ダミースルー導体１３は形成されていなくてもよい。
【００７２】
（６）外部導体
（６）−１．第１の外部導体
第１の外部導体１４は、図３によく示されているように、セラミック素体２の第１および第２の主面１７および１８ならびに第１および第２の側面１９および２０を周回するように配置されている。
【００７３】
第１の外部導体１４は、第１の内部電極５、第１ないし第６の内部導体５〜１０、第１のダミー導体１１ならびにダミースルー導体１３の各露出部を覆う。第１の外部導体１４の下地層４３は、上記の各露出部と接触する。下地層４３は、めっき膜により構成される。
【００７４】
なお、めっき膜からなる下地層４３は、第１の主面１７側が図８に示されるように、主面１７および１８の各々上において、第１および第３の領域２７および２９の境界近傍、第２および第３の領域２８および２９の境界近傍、第４および第６の領域３０および３２の境界近傍、ならびに第５および第６の領域３１および３２の境界近傍（図３参照）で部分的に厚みが薄くなることがある。
【００７５】
下地層４３となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。めっき膜は、ガラス成分を含まないことが好ましい。また、めっき膜の単位体積あたりの金属割合は９９体積％以上であることが好ましい。
【００７６】
下地層４３となるめっき膜の厚みは、最も厚い部分において、１〜２０μｍであることが好ましい。
【００７７】
第１の外部導体１４は、上記下地層４３上に形成される上層４４をさらに備えていてもよい。上層４４は、たとえば、めっき膜により構成される。上層４４となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。上層４４のめっき膜は、複数層から構成されてもよい。上層４４のめっき膜の厚みは、１層あたり、１〜１０μｍであることが好ましい。
【００７８】
第１の外部導体１４において上層４４が形成される場合、好ましくは、上述の下地層４３がＮｉめっき膜から構成され、上層４４がＳｎめっき膜から構成される。あるいは、上層４４が複数層から構成される場合、好ましくは、Ｎｉめっき層およびその上のＳｎめっき層の２層構造とされる。
【００７９】
（６）−２．第２の外部導体
第２の外部導体１５は、第１の外部導体１４とは異なる電位に接続されるもので、図２に示すように、セラミック素体２の第１および第２の端面２１および２２上にそれぞれ配置されている。この実施形態では、第２の外部導体１５は、第１および第２の主面１７および１８ならびに第１および第２の側面１９および２０にまで回り込んでいる。
【００８０】
第２の外部導体１５は、第２の内部電極４と電気的に接続されるようにして、第２の引出し部３８の露出部および第２のダミー導体１２の露出部を覆う。第２の外部導体１５において、第２の内部電極４の露出部と接触する下地層４６は、めっき膜、焼結金属膜、および／または導電性樹脂膜などにより構成され得る。
【００８１】
下地層４６を構成するものとしてめっき膜が選択される場合、めっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。この場合、下地層４６の厚みは、最も厚い部分で、１〜２０μｍであることが好ましい。第２のダミー導体１２は、下地層４６となるめっき膜の析出および成長を促進するように作用する。
【００８２】
なお、下地層４６を構成するものとしてめっき膜が選択される場合、下地層４６の厚みは、第１の外部導体１４の下地層４３となるめっき膜の厚みと同じであることが好ましい。
【００８３】
下地層４６を構成するものとして焼結金属膜が選択される場合、焼結金属膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。焼結金属膜には、ガラス成分が含まれ得る。また、焼結金属膜は、セラミック素体２ならびに内部電極３および４と同時焼成されたものでもよく、焼成後のセラミック素体２に導電性ペーストを塗布して焼き付けられたものでもよい。
【００８４】
下地層４６を構成するものとして導電性樹脂膜が選択される場合、熱硬化性樹脂および金属フィラーを混合したものを用いて導電性樹脂膜を形成することができる。
【００８５】
上述した焼結金属膜または導電性樹脂膜が選択される場合、下地層４６の厚みは、最も厚い部分で、１０〜５０μｍであることが好ましい。
【００８６】
図示の実施形態では、下地層４６は、第２の内部電極４および第２のダミー導体１２の各露出部と接触するめっき膜４７と、このめっき膜４７上に形成される焼結金属膜４８とから構成される。
【００８７】
ここで、下地層４６の外側を焼結金属により構成する意義としては、第１に、
製造効率の向上が挙げられる。めっき膜４７だけでは、第２の外部導体１５を、第１および第２の主面１７および１８ならびに第１および第２の側面１９および２０にまで成長させるのに時間がかかる場合があるが、焼結金属膜４８を用いれば、ペースト塗布により短時間で回り込ませることができる。第２に、第２の外部導体１５のシール性の向上が挙げられる。めっき膜４７は比較的薄く形成されることが想定されるため、めっき膜４７だけでは、上層４９のめっき膜形成時に用いられるめっき液などの水分がセラミック素体２内部に浸入する場合があるが、焼結金属膜４８を用いれば、ガラス成分によりシール性が向上する。
【００８８】
第２の外部導体１５は、上記下地層４６上に形成される上層４９をさらに備えていてもよい。上層４９は、たとえば、めっき膜により構成される。上層４９となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。上層４９のめっき膜は、複数層から構成されてもよい。この場合、好ましくは、Ｎｉめっき層およびその上のＳｎめっき層の２層構造とされる。上層４９のめっき膜の厚みは、１層あたり、１〜１０μｍであることが好ましい。
【００８９】
なお、第２の外部導体１５の全体の厚みは、第１の外部導体１４の全体の厚みに比べて厚くなりやすいが、両者は同じであることが望ましい。
【００９０】
（７）製造方法
積層セラミックコンデンサ１は、たとえば、次のようにして製造される。
【００９１】
（７）−１．
セラミック層３３となるべきセラミックグリーンシート、内部電極用導電性ペースト、および外部導体用導電性ペーストを準備する。内部電極用導電性ペーストは、内部導体用導電性ペースト、ダミー導体用導電性ペーストおよびダミースルー導体用導電性ペーストを兼ねる。セラミックグリーンシートならびに内部電極用および外部導体用の各導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００９２】
（７）−２．
セラミックグリーンシート上に、たとえばスクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、内部電極パターン、内部導体パターン、ダミー導体パターンおよびダミースルー導体パターンを形成する。
【００９３】
（７）−３．
いずれのパターンも印刷されていない外層用セラミックグリーンシート、および各種パターンが印刷されたセラミックグリーンシートを、それぞれ所定枚数かつ所定順序で積層し、マザー積層体を作製する。
【００９４】
（７）−４．
マザー積層体をラバープレスなどの手段により積層方向にプレスする。プレス時に、有効領域３９とＷギャップ領域４１との段差の影響を受けて、内部導体５〜１０およびダミースルー導体１３が、図３に示すように曲がる。このとき、内部電極３および４の引出し部３６および３８も曲がることがある。
【００９５】
（７）−５．
マザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。
【００９６】
（７）−６．
生のセラミック素体を焼成する。これによって、セラミック素体２が得られる。焼成温度は、セラミックや内部電極等の材料にもよるが、９００〜１３００℃であることが好ましい。
【００９７】
（７）−７．
焼成後のセラミック素体２を研磨する。これにより、セラミック素体２のコーナー部や稜部に丸みが付けられる。その結果、セラミック素体２において、曲面部２３〜２６が形成されるとともに、内部導体５〜１０の各一部が除去されながら、これら内部導体５〜１０が対応の曲面部２３〜２６および対応の主面１７および１８上に露出する。研磨手段としては、バレル研磨などを用いることができる。
【００９８】
（７）−８．
研磨後のセラミック素体２に対して、めっき処理を行なう。
【００９９】
これによって、第１の外部導体１４の、めっき膜からなる下地層４３が形成される。このとき、図３に示すように、第１の内部電極３ばかりでなく、第１ないし第６の内部導体５〜１０、第１のダミー導体１１ならびにダミースルー導体１３が、側面１９および２０、対応の曲面部２３〜２６ならびに対応の主面１７および１８上に露出していて、これらの露出部分を起点にめっきが析出するため、第１の外部導体１４の下地層４３を能率的に形成することができる。
【０１００】
めっき処理には、回転バレル法による電解めっきを適用することが好ましい。めっき方法は回転バレルめっきであることが好ましい。めっき処理には、スチールボールなどの導電性メディアが用いられる。
【０１０１】
第１、第２、第４および第５の内部導体５、６、４および５ならびにダミースルー導体１３は、各々２つの露出部を有し、第３および第６の内部導体７および１０は、各々少なくとも３つの露出部を有しているため、めっき工程において、導電性メディアが１つの露出部に接触すれば、他の露出部にも通電する。つまり、メディアと接触する確率が高くなり、通電効率が高まる。これにより、下地層４３の形成のためのめっき時間が短縮される。
【０１０２】
このめっき処理において、同時に、第２の内部電極４および第２のダミー導体１２の各露出部をめっき析出の起点として、第２の外部導体１５の下地層４６におけるめっき膜４７も形成され得る。
【０１０３】
めっき処理後、６００〜９００℃の温度で熱処理を行なうことが好ましい。これにより、セラミック素体２に対するめっき膜の固着力が向上する。
【０１０４】
（７）−９．
第２の外部導体１５の下地層４６における焼結金属膜４８が、導電性ペーストを塗布し、焼き付けることによって形成される。焼き付け温度は、７００〜９００℃であることが好ましい。
【０１０５】
（７）−１０．
第１の外部導体１４の上層４４および第２の外部導体１５の上層４９を形成するため、めっき処理を行なう。
【０１０６】
以上のようにして、積層セラミックコンデンサ１が完成される。
【０１０７】
［第２の実施形態］
この発明の第２の実施形態が図９および図１０に示されている。図９は図２に対応し、図１０は図６に対応する。図９および図１０において、図２または図６に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１０８】
第２の実施形態による積層セラミックコンデンサ１ａでは、ダミースルー導体１３と同一面上に第３のダミー導体５１が配置されていることを特徴としている。
【０１０９】
また、第２の外部導体１５の下地層４６全体がめっき膜により構成されている。これによって、第１および第２の外部導体１４および１５の下地層４３および４６を同時に形成することができる。さらに、第１の外部導体１４の全体の厚みと、第２の外部導体１５の全体の厚みと、を容易に同じにすることができる。
【０１１０】
第３のダミー導体５１は、第２の外部導体１５の下地層４３を構成するめっき膜の析出ポイントとして機能し、通電効率を向上させる。
【０１１１】
［第３の実施形態］
この発明の第３の実施形態が図１１に示されている。図１１は、図３に示したセラミック素体２の一部に相当する部分が示されている。図１１において、図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１１２】
第３の実施形態によるセラミック素体２ｂでは、第１の主面１７の中央部が凹むようにして形成されている。図示しないが、第２の主面１８についても、同様に、中央部が凹むようにして形成され得る。
【０１１３】
このように、内部導体５〜７は、必ずしも図３に示すように曲げなくても、これらを第１ないし第３の領域２７〜２９に露出させることができる。図示しないが、内部導体８〜１０についても、必ずしも図３に示すように曲げなくても、これらを第４ないし第６の領域３０〜３２に露出させることができる。
【０１１４】
図１１に示すようなセラミック素体２ｂの状態は、たとえば、焼成後において研磨を実施する際、研磨時間を長くし、主面１７および１８の各中央部をより多く削り取ることによって実現することができる。
【０１１５】
［第４の実施形態］
この発明の第４の実施形態が図１２および図１３に示されている。図１２は図２に対応し、図１３は図３に対応する。図１２および図１３において、図２または図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１１６】
第４の実施形態による積層セラミックコンデンサ１ｃでは、第１の外部導体が上側外部導体１４ａと下側外部導体１４ｂとの２つに分割されて形成されていることを特徴としている。そのため、第１の内部電極３は、側面１９および２０にまで届かない状態となっており、また、第１のダミー導体１１に相当するダミー導体は形成されない。
【０１１７】
さらに、第４の実施形態による積層セラミックコンデンサ１ｃでは、セラミック素体２の内部に、信号用ビア導体５３が配置されていることを特徴としている。信号用ビア導体５３は、第１の内部電極３と電気的に接続されるが、第２の内部電極４とは電気的に絶縁される。また、信号用ビア導体５３は、第３および第６の内部導体７および１０ならびにダミースルー導体１３と電気的に接続される。信号用ビア導体５３の両端は、それぞれ、第１の外部導体としての上側外部導体１４ａおよび下側外部導体１４ｂと電気的に接続される。
【０１１８】
信号用ビア導体５３には信号電流が流れ、信号電流に寄生した高周波ノイズは、信号用ビア導体５３から、第１の内部電極３、第２の内部電極４、およびグラウンド用の第２の外部導体１５を通じてグラウンドに落ちる。
【０１１９】
信号用ビア導体５３を構成する導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【０１２０】
この実施形態によれば、セラミック素体２には、第１ないし第６の内部導体５〜１０が配置されている。したがって、第１の外部導体としての上側外部導体１４ａおよび下側外部導体１４ｂに信号用ビア導体５３のみが接続される場合に比べて、外部導体１４ａおよび１４ｂの固着力を向上させることができるとともに、電流経路が分散されてインダクタンスを低下させることができる。
【０１２１】
なお、第４の実施形態による積層セラミックコンデンサ１ｃでは、図１２に示すように、第２の外部導体１５は、焼結金属膜からなる下地層４６とめっき膜からなる上層４９とを備え、上層４９は、たとえば、Ｎｉからなる第１のめっき層５４およびＳｎからなる第２のめっき層５５との２層構造とされている。この積層セラミックコンデンサ１ｃでは、下地層４６が焼結金属膜から形成されるので、第２のダミー導体１２に相当するダミー導体は形成されていない。
【産業上の利用可能性】
【０１２２】
この発明は、以上説明した積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。たとえば、セラミック素体を圧電体セラミックで構成した場合は、圧電部品として機能する積層セラミック電子部品とすることができ、セラミック素体をスピネル状セラミックなどの半導体セラミックで構成した場合は、サーミスタとして機能する積層セラミック電子部品とすることができる。また、低誘電率の誘電体基板をベースにしたストリップラインにも転用可能性がある。
【符号の説明】
【０１２３】
１，１ａ，１ｃ 積層セラミックコンデンサ
２，２ｂ セラミック素体
３，４ 第１および第２の内部電極
５〜１０ 第１ないし第６の内部導体
１４ 第１の外部導体
１４ａ 上側外部導体
１４ｂ 下側外部導体
１５ 第２の外部導体
１７，１８ 主面
１９，２０ 側面
２１，２２ 端面
２３〜２６ 第１ないし第４の曲面部
２７〜３２ 第１ないし第６の領域
３３ セラミック層
４３ 第１の外部導体の下地層
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されてなるもので、互いに対向する第１および第２の主面と、互いに対向する第１および第２の側面と、互いに対向する第１および第２の端面と、前記第１の主面および前記第１の側面をつなぐ第１の曲面部と、前記第１の主面および前記第２の側面をつなぐ第２の曲面部と、を有する、セラミック素体と、
前記セラミック素体の内部に配置された、第１ないし第３の内部導体と、
前記第１の曲面部から前記第１の主面を経由して前記第２の曲面部に至るように配置された第１の外部導体と、
備え、
前記第１の主面は、前記第１の側面および前記第２の側面を結ぶ方向に沿って、前記第１の側面寄りに位置する第１の領域と、前記第２の側面寄りに位置する第２の領域と、前記第１の領域および前記第２の領域に挟まれた第３の領域と、に区画され、
前記第１の内部導体は、前記第１の曲面部および前記第１の領域に露出するようにして配置され、
前記第２の内部導体は、前記第２の曲面部および前記第２の領域に露出するようにして配置され、
前記第３の内部導体は、前記第１の曲面部、前記第２の曲面部および前記第３の領域に露出するようにして配置され、
前記第３の内部導体は、前記第１の曲面部において、前記第１の内部導体よりも前記第２の主面寄りに露出し、
前記第３の内部導体は、前記第２の曲面部において、前記第２の内部導体よりも前記第２の主面寄りに露出し、
前記第３の内部導体は、前記第３の領域において前記第１の主面に沿って延びながら露出し、
前記第１の外部導体は、前記第１ないし第３の内部導体の露出部を直接覆うめっき膜を含む、
積層セラミック電子部品。
【請求項２】
前記セラミック素体は、前記第２の主面および前記第１の側面をつなぐ第３の曲面部と、前記第２の主面および前記第２の側面をつなぐ第４の曲面部と、を有し、
前記セラミック素体内部に配置された第４ないし第６の内部導体をさらに備え、
前記第２の主面は、前記第１の側面および前記第２の側面を結ぶ方向に沿って、前記第１の側面寄りに位置する第４の領域と、前記第２の側面寄りに位置する第５の領域と、前記第１の領域および前記第２の領域に挟まれた第６の領域と、に区画され、
前記第４の内部導体は、前記第３の曲面部および前記第４の領域に露出するようにして配置され、
前記第５の内部導体は、前記第４の曲面部および前記第５の領域に露出するようにして配置され、
前記第６の内部導体は、前記第３の曲面部、前記第４の曲面部、および前記第６の領域に露出するようにして配置され、
前記第６の内部導体は、前記第３の曲面部において、前記第４の内部導体よりも前記第１の主面寄りに露出し、
前記第６の内部導体は、前記第４の曲面部において、前記第５の内部導体よりも前記第１の主面寄りに露出し、
前記第６の内部導体は、前記第６の領域において前記第２の主面に沿いながら露出し、
前記第１の外部導体は、前記第１および第２の側面ならびに前記第２の主面まで延長されることによって、前記セラミック素体を周回するように形成され、
前記第１の外部導体の前記めっき膜は、さらに前記第４ないし第６の内部導体の露出部を直接覆う、
請求項１に記載の積層セラミック電子部品。
【請求項３】
前記セラミック素体の内部において、前記第１の側面および前記第２の側面に露出するように配置された第１の内部電極をさらに備え、
前記第１の外部導体の前記めっき膜は、さらに前記第１の内部電極の露出部を直接覆う、
請求項１または請求項２に記載の積層セラミック電子部品。
【請求項４】
前記セラミック素体の内部において、前記第１の端面および前記第２の端面に露出するように配置された第２の内部電極と、
前記第２の内部電極の露出部を覆うようにして、前記第１の端面および前記第２の端面に形成された第２の外部導体と、
をさらに備える、請求項３に記載の積層セラミック電子部品。
【請求項１】
複数のセラミック層が積層されてなるもので、互いに対向する第１および第２の主面と、互いに対向する第１および第２の側面と、互いに対向する第１および第２の端面と、前記第１の主面および前記第１の側面をつなぐ第１の曲面部と、前記第１の主面および前記第２の側面をつなぐ第２の曲面部と、を有する、セラミック素体と、
前記セラミック素体の内部に配置された、第１ないし第３の内部導体と、
前記第１の曲面部から前記第１の主面を経由して前記第２の曲面部に至るように配置された第１の外部導体と、
備え、
前記第１の主面は、前記第１の側面および前記第２の側面を結ぶ方向に沿って、前記第１の側面寄りに位置する第１の領域と、前記第２の側面寄りに位置する第２の領域と、前記第１の領域および前記第２の領域に挟まれた第３の領域と、に区画され、
前記第１の内部導体は、前記第１の曲面部および前記第１の領域に露出するようにして配置され、
前記第２の内部導体は、前記第２の曲面部および前記第２の領域に露出するようにして配置され、
前記第３の内部導体は、前記第１の曲面部、前記第２の曲面部および前記第３の領域に露出するようにして配置され、
前記第３の内部導体は、前記第１の曲面部において、前記第１の内部導体よりも前記第２の主面寄りに露出し、
前記第３の内部導体は、前記第２の曲面部において、前記第２の内部導体よりも前記第２の主面寄りに露出し、
前記第３の内部導体は、前記第３の領域において前記第１の主面に沿って延びながら露出し、
前記第１の外部導体は、前記第１ないし第３の内部導体の露出部を直接覆うめっき膜を含む、
積層セラミック電子部品。
【請求項２】
前記セラミック素体は、前記第２の主面および前記第１の側面をつなぐ第３の曲面部と、前記第２の主面および前記第２の側面をつなぐ第４の曲面部と、を有し、
前記セラミック素体内部に配置された第４ないし第６の内部導体をさらに備え、
前記第２の主面は、前記第１の側面および前記第２の側面を結ぶ方向に沿って、前記第１の側面寄りに位置する第４の領域と、前記第２の側面寄りに位置する第５の領域と、前記第１の領域および前記第２の領域に挟まれた第６の領域と、に区画され、
前記第４の内部導体は、前記第３の曲面部および前記第４の領域に露出するようにして配置され、
前記第５の内部導体は、前記第４の曲面部および前記第５の領域に露出するようにして配置され、
前記第６の内部導体は、前記第３の曲面部、前記第４の曲面部、および前記第６の領域に露出するようにして配置され、
前記第６の内部導体は、前記第３の曲面部において、前記第４の内部導体よりも前記第１の主面寄りに露出し、
前記第６の内部導体は、前記第４の曲面部において、前記第５の内部導体よりも前記第１の主面寄りに露出し、
前記第６の内部導体は、前記第６の領域において前記第２の主面に沿いながら露出し、
前記第１の外部導体は、前記第１および第２の側面ならびに前記第２の主面まで延長されることによって、前記セラミック素体を周回するように形成され、
前記第１の外部導体の前記めっき膜は、さらに前記第４ないし第６の内部導体の露出部を直接覆う、
請求項１に記載の積層セラミック電子部品。
【請求項３】
前記セラミック素体の内部において、前記第１の側面および前記第２の側面に露出するように配置された第１の内部電極をさらに備え、
前記第１の外部導体の前記めっき膜は、さらに前記第１の内部電極の露出部を直接覆う、
請求項１または請求項２に記載の積層セラミック電子部品。
【請求項４】
前記セラミック素体の内部において、前記第１の端面および前記第２の端面に露出するように配置された第２の内部電極と、
前記第２の内部電極の露出部を覆うようにして、前記第１の端面および前記第２の端面に形成された第２の外部導体と、
をさらに備える、請求項３に記載の積層セラミック電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−２１２９８（Ｐ２０１３−２１２９８Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１２−５７０８７（Ｐ２０１２−５７０８７）
【出願日】平成２４年３月１４日（２０１２．３．１４）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２４年３月１４日（２０１２．３．１４）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]