積層型チップキャパシタ及び積層型チップキャパシタの容量調節方法
【課題】使用条件によって求められる静電容量を、使用者が直接選択できる積層型チップキャパシタを提供する。
【解決手段】容量調節型積層型チップキャパシタ10は複数の誘電体層が積層されて形成されたキャパシタ本体11を含む。複数対の第1及び第2内部電極は上記キャパシタ本体内で上記誘電体層を介して相違する極性の内部電極が相互対向するよう交互に配置される。複数対の第1及び第2外部電極18a,18b,19a,19bは上記第1及び第2内部電極に連結されるよう上記キャパシタ本体の表面に形成される。上記第1及び第2内部電極は少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、上記各グループの第1及び第2内部電極は相違する対の第1及び第2外部電極にそれぞれ連結される。これにより、外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来る。
【解決手段】容量調節型積層型チップキャパシタ10は複数の誘電体層が積層されて形成されたキャパシタ本体11を含む。複数対の第1及び第2内部電極は上記キャパシタ本体内で上記誘電体層を介して相違する極性の内部電極が相互対向するよう交互に配置される。複数対の第1及び第2外部電極18a,18b,19a,19bは上記第1及び第2内部電極に連結されるよう上記キャパシタ本体の表面に形成される。上記第1及び第2内部電極は少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、上記各グループの第1及び第2内部電極は相違する対の第1及び第2外部電極にそれぞれ連結される。これにより、外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来る。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は積層型チップキャパシタに関するもので、特に、使用者により容量調節が可能な積層型チップキャパシタと、上記積層型チップキャパシタの使用方法であって、上記容量調節型積層型チップキャパシタを用いた容量調節方法に関する。
【背景技術】
【0002】
一般的に、積層型チップキャパシタ(MLCC)は複数の誘電体層の間に異なる極性の内部電極が交互に積層された構造を有する。このようなMLCCは小型化が可能でありながら高容量が保障され、実装が容易であるという長所により様々な電子装置の部品として広く使われる。
【0003】
このような積層型チップキャパシタは供給者が国際的に定められたサイズ及び容量規格を目標として内部電極の層数及び誘電体層の材料及び厚さなどの設計条件に従って製造し使用者に供給する。
【0004】
従って、使用者は使用環境に合う特定の容量を有する積層型チップキャパシタを選択して使用しなければならない。一般的に1個の電子装置にも様々な静電容量を有する積層型チップキャパシタが求められ、使用者はそれぞれの容量による積層型キャパシタを別途に購入しなければならず、組み立て工程で多様な積層型チップキャパシタを区分して実装しなければならないという厄介さがある。また、提供されるキャパシタの容量が必要とするキャパシタの容量と正確に一致しない場合があり、このような場合、必要とするキャパシタの容量に最も近い容量を有したキャパシタを使用することとなり、これは電子装置の性能を低下させる原因となり得る。
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は上記の問題点を克服するためのもので、その目的は、複数の静電容量を有することができ、上記複数の静電容量の条件において使用条件によって求められる静電容量を、使用者が直接選択できる単一構造を有する積層型チップキャパシタを提供することにある。
【課題を解決するための手段】
【0006】
上記の技術的課題を実現すべく、本発明の一側面は、複数の誘電体層が積層されて形成されたキャパシタ本体と、上記キャパシタ本体内で上記誘電体層を介して相違する極性の内部電極が相互対向するよう交互に配置された複数対の第1及び第2内部電極と、上記キャパシタ本体の表面に形成された複数対の第1及び第2外部電極とを含み、上記第1及び第2内部電極は少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、上記各グループの第1及び第2内部電極は相違する対の第1及び第2外部電極にそれぞれ連結され、これにより外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来ることを特徴とする容量調節型積層型チップキャパシタを提供する。
【0007】
好ましく、相違する2個の容量値のための設計をより容易に実現するため、上記第1及び第2内部電極は同じグループ同士に相互隣接するよう積層されることが出来る。
【0008】
特定の実施形態において、上記各グループに属する第1及び第2内部電極対の数は相違することが出来る。また、上記各グループに属する第1及び第2内部電極は同じ極性を有する一つの外部電極のみに連結されることが出来る。
【0009】
上記第1及び第2外部電極は、上記キャパシタ本体の対向する両側面に形成されることが出来る。
【0010】
本発明の他の側面は、上記積層型チップキャパシタの使用方法としての容量調節方法を提供する。
【0011】
上記積層型チップキャパシタの容量調節方法は、全体層を介して交互に積層された第1及び第2内部電極を含み、上記第1及び第2内部電極がそれぞれ少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、上記各グループの第1及び第2内部電極が相違する対の第1及び第2外部電極にそれぞれ連結される構造を有することにより、外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来る容量調節型積層型チップキャパシタを提供する段階と、上記少なくとも異なる2個の容量値のうち所望の容量値に該当する第1及び第2外部電極を選択する段階と、上記選択された第1及び第2外部電極を印刷回路基板に備えられた電源ラインに連結されるよう上記印刷回路基板に上記積層型チップキャパシタを実装する段階とを含む。
【0012】
好ましく、上記印刷回路基板に上記積層型チップキャパシタを実装する段階は、上記複数の第1及び第2外部電極にそれぞれ対応する複数の第1及び第2マウンティングパッドと第1及び第2電源ラインを備え、上記第1及び第2電源ラインはそれぞれ上記複数の第1及び第2マウンティングパッドのうち選択された第1及び第2外部電極に対応する第1及び第2マウンティングパッドのみに連結された印刷回路基板を設ける段階と、上記積層型チップキャパシタの第1及び第2外部電極をそれぞれ上記複数の第1及び第2マウンティングパッドに連結する段階とを含む。
【0013】
特定の実施形態において、上記少なくとも異なる2個の容量値のうち所望の容量値に該当する第1及び第2外部電極を選択する段階は、全体の内部電極が活性化するときの容量より低い容量を選択するため、上記複数の第1及び第2外部電極の少なくとも一つの外部電極を除いた第1及び第2外部電極を選択する段階であることが出来る。
【発明の効果】
【0014】
本発明によると、積層型チップキャパシタの実装時に、外部の電源ラインに連結される外部電極の選択によってキャパシタの静電容量を変更することが出来る。このように、製造業者の側では多様な静電容量を有する積層型チップキャパシタを単一構造のチップで提供することができ、使用者は必要とする静電容量によって種々の積層型チップキャパシタを別途に購入することなく、外部電極と電源ラインの連結だけで所望の静電容量を容易に決定することが出来る。
【発明を実施するための最良の形態】
【0015】
添付の図面を参照に、本発明の様々な実施形態をより具体的に説明する。
【0016】
図1は、本発明の第1実施形態による積層型キャパシタの斜視図である。
図1を参照すると、本実施形態による積層型キャパシタ10は、複数の誘電体層(図2の11')が積層されて形成されたキャパシタ本体11を含む。
【0017】
本実施形態において、上記積層型キャパシタ10は、対向する両側面に相互電気的に分離されたそれぞれ2個の第1及び第2外部電極18a、18b、19a、19bを有する。上記第1及び第2外部電極18a、18b、19a、19bは極性別に対向する両辺に分けられ配置された形態に例示されているが、これとは異なって直接等価直列抵抗(ESL)を低減させるため隣接した外部電極が反対の極性を有するよう配列されることも出来る。
【0018】
図1に図示された積層型キャパシタ10は、図2に図示された第1及び第2内部電極12a、12b、13a、13bを有することが出来る。
【0019】
上記複数の第1及び第2内部電極12a、12b、13a、13bは、各誘電体層11'を介して相違する極性の内部電極12a、12b、13a、13bが交互に配列される。
【0020】
図2に図示された第1及び第2内部電極12a、12b、13a、13bはそれぞれ一つずつ代表として例示したが、実際に適用される形態では各グループA1、A2、B1、B2の内部電極は複数であることも出来るということを当業者であれば容易に分かる。
【0021】
上記第1内部電極12a、12bはグループ別(A1、B1)に異なる一つの第1外部電極18a、18bにそれぞれ連結される。これと類似に上記第2内部電極13a、13bもグループ別(A2、B2)に異なる一つの第2外部電極19a、19bにそれぞれ連結される。
【0022】
このように、各グループの第1及び第2内部電極12a、12b、13a、13bは、一つのリードL1、L2、L3、L4を通して相違する一つの外部電極18a、18b、19a、19bに連結されることが出来る。
【0023】
このような連結構造では、全ての第1及び第2外部電極を電源ラインと連結する場合に、全体の内部電極が全て活性化して特定の静電容量値(最大値)を表すことが出来る。
【0024】
これに対して、第1及び第2外部電極の少なくとも一つを連結しない場合には、その少なくとも一つの外部電極と連結されない内部電極は活性化しないため、それによって異なる静電容量値を有することが出来る。即ち、特定の一部の第1及び第2外部電極のみ選択して電源ラインと連結する場合には、その第1及び第2外部電極に連結されたグループの第1及び第2内部電極のみ活性化するため、それに該当する異なる静電容量値(外部電極全てを連結したときより低い静電容量値)を表す。
【0025】
図3A乃至図3Dは、本発明の第1実施形態による積層型チップキャパシタにおいて静電容量値を調整する方法を説明するための概略図である。
【0026】
図3Aを参照すると、図1に図示された積層型チップキャパシタ10が搭載された印刷回路基板21が図示されている。
【0027】
上記積層型チップキャパシタ10の第1及び第2外部電極18a、18b、19a、19bは、対応する領域に4個のマウンティングパッド22a、22b、23a、23bが備えられる。上記4個のマウンティングパッド22a、22b、23a、23bには上記第1及び第2外部電極18a、18b、19a、19bがそれぞれソルダリング連結される。
【0028】
本実施形態において、電源ラインと外部電極の連結は電源ラインとマウンティングパッドが連結されたか否かによって決められる。即ち、積層型チップキャパシタの全ての外部電極をマウンティングパッドとソルダリング連結するが、各マウンティングパッドに電源ラインを選択的に連結することにより、各外部電極の少なくとも一部のみを実質的な外部端子にして活用する方案を使用することが出来る。
【0029】
このような連結方案によると、4個のマウンティングパッドとのソルダリングを通して積層型チップキャパシタの安定した支持を図るとともに、所望の外部電極のみ選択的に電源ラインと連結させることが出来る。
【0030】
図3Aに図示された通り、上記基板21の第1及び第2電源ライン24、25が4個のマウンティングパッド22a、22b、23a、23bそれぞれに連結される。従って、上記第1及び第2外部電極18a、18b、19a、19bに連結された全てのグループA1、A2、B1、B2の内部電極が活性化して該当積層型チップキャパシタが具現できる最も大きい静電容量値を表すことが出来る。
【0031】
これとは異なって、図3Bに図示された通り、上記基板31の第1及び第2電源ライン34、35は、それぞれ2個の第1及び第2マウンティングパッド32a、32b、33a、33bのうち一つの第1及び第2マウンティングパッド32a、33aのみに連結される。
【0032】
この場合には、それぞれ一つの第1及び第2外部電極18b、19bが電源ラインと連結されないため、この第1及び第2外部電極18b、19bに関連する(B1)グループの第1内部電極12bと(B2)グループの第2内部電極13bは活性化しないため、静電容量に寄与できない。
【0033】
従って、図3Aに比べて、電源ラインと連結されない内部電極に関する要素だけ静電容量値は減少する。
【0034】
電源ラインと連結される各極性の外部電極の数が同一であっても、他の外部電極を選択する場合には、異なる静電容量値を得ることが出来る。このような連結例は図3Cに図示されている。
【0035】
図3Cに図示された通り、上記基板41の第1及び第2電源ライン44、45は、それぞれ2個の第1及び第2マウンティングパッド42a、42b、43a、43bのうち一つの第1及び第2マウンティングパッド42a、43bのみに連結される。
【0036】
このように、電源ラインと連結された第1及び第2外部電極の数は図3Bと同一であるが、図3Bで選択された第1及び第2外部電極のうち一つ19aを他の外部電極19bに変えて電源ライン45と連結するため、静電容量が変動することが出来る。これは活性化する内部電極の位置が変わることができ、各グループ別に内部電極の数が異なることがあるためである。
【0037】
また、図3Dに図示された基板51では、第1電源ライン54は2個の第1マウンティングパッド52a、52bに連結され、第2電源ライン55は1個のマウンティングパッド53aのみに連結される。
【0038】
従って、特定の第2外部電極19bに連結された第2内部電極13bのみ活性化されず、残り全ての内部電極12a、12b、13aは活性化して静電容量に寄与することが出来る。結果として、図3Dの形態は、概略的に図3Aの形態による静電容量より低く、図3B及び図3Cの形態による静電容量より高い静電容量を期待することが出来る。
【0039】
このように、各外部電極の連結状態によって、本実施形態による積層型チップキャパシタは異なる静電容量を有することが出来る。また、外部電極と電源ラインの連結によって決定される複数の静電容量を主に使用される静電容量になるよう、内部電極の積層順番及び数などを適切に設計することにより、異なる容量値を有する種々の積層型チップキャパシタを一つのチップに代替できるという効果がある。
【0040】
先に説明した通り、本実施形態による静電容量値は、内部電極の面積、誘電体層の材料及び厚さなどの多様な設計事項によって設定され得るが、各静電容量をより簡単に具現するため、他の条件よりは各グループの内部電極の層数と積層順番を変更して設計することが好ましい。
【0041】
より具体的に、特定の静電容量を有するよう具現する方法は、内部電極の積層順番によって多少異なる傾向を示し、下記の計算式に基づいて適した容量を有するキャパシタを設計することが出来る。
【0042】
下記の計算式に関する事項は、各グループの内部電極が同じ面積を有し、その間の誘電体層の材料及び厚さも同一であるということを前提とする。
【0043】
図2に図示された第1及び第2内部電極において、A1−B1−A2−B2−A1−B1−A2−B2...の順に積層する場合に、表1のような計算式で定義される容量値を期待することが出来る。
【0044】
本配列は第1内部電極の一グループと第2内部電極の一グループのそれぞれが一対を構成する際に、各グループの第1及び第2内部電極が交互に積層された形態と理解することが出来る。
【0045】
各グループの第1及び第2内部電極が繰り返される回数をNとし、隣接した第1及び第2内部電極の単位容量をC1としたとき、
【0046】
【表1】
【0047】
表1に表した計算式に基づいて適切な積層順番及び数を選択することにより、所望の容量値を有する積層型チップキャパシタを設計することが出来る。
【0048】
これとは異なって、図2に図示された第1及び第2内部電極において、A1−B1−A1−B1−...−A2−B2−A2−B2−A2−B2...の順に積層する場合、表2のような計算式で定義される容量値を期待することが出来る。
【0049】
本配列は第1内部電極の一グループと第2内部電極の一グループのそれぞれが一対を構成するとき、一対に該当するグループの第1及び第2内部電極が連続して積層され、他の対に該当するグループの第1及び第2内部電極がその上に連続して積層されたものと理解できる。
【0050】
(A1)グループの第1内部電極と(B1)グループの第2内部電極が繰り返される回数をXとし、(A2)グループの第1内部電極と(B2)グループの第2内部電極が繰り返される回数をYとし、隣接した第1及び第2内部電極の単位容量をC1としたとき、
【0051】
【表2】
【0052】
表2に表した計算式に基づいて適切な積層順番及び数を選択することにより、所望の容量値を有する積層型チップキャパシタを設けることが出来る。
【0053】
このように、特定のグループの順に連続して積層されるときは、静電容量の計算式が簡単に表されることが出来る。従って、容量値を具現するための設計が簡単であるという長所がある。
【0054】
例えば、さらに選択され得る静電容量値を、全ての外部電極を電源ラインと連結する際に得られた静電容量(最大静電容量)の90%に設計する場合に、Xの数をY層数の9倍に設定すれば得られる。このような積層順には、選択可能な複数の静電容量を有する積層型チップキャパシタを容易に設計することが出来る。
【0055】
図4は、本発明の第2実施形態による4端子積層型キャパシタ構造の他の例を表す。本実施形態は上記第1実施形態とは外部電極の位置が異なる4端子積層型キャパシタである。
【0056】
図4を参照すると、本実施形態による積層型キャパシタ60は複数の誘電体層61'が積層されて形成されたキャパシタ本体61を含む。
【0057】
本実施形態に採用されたキャパシタ本体61は、相互対向する第1及び第2主面とその間に位置した4個の側面を有する直方形構造で、上記第1及び第2外部電極68a、68b、69a、69bは上記4個の側面に形成される。
【0058】
即ち、図4に図示された通り、上記第1外部電極68a、68bは上記本体61の対向する両側面にそれぞれ1個ずつ形成され、上記第2外部電極69a、69bは他の対向する両側面にそれぞれ1個ずつ形成される。結果として、上記第1及び第2外部電極68a、68b、69a、69bは4個の側面に沿って反対極性が交互に配列される。
【0059】
このような外部電極の配列に対応するよう、上記積層型キャパシタ60は図5に図示された第1及び第2内部電極62a、63a、62b、63bを有することが出来る。上記複数の第1及び第2内部電極62a、63a、62b、63bは一誘電体層61'を介して相違する極性の内部電極62b、63b、62a、63aが交互に配列される。本実施例に採用される内部電極の積層順及び積層数に関しては、先の第1実施形態で説明した関連内容を参照に理解することが出来る。
【0060】
上記第1及び第2内部電極62a、63a、62b、63bは、それぞれ一つのリードL1、L4、L4、L3を通して同じ極性の相違する一つの外部電極(68a、68bまたは69a、69b)に選択的に連結される。
【0061】
このような連結構造では、全ての第1及び第2外部電極68a、68b、69a、69bを電源ラインと連結する場合、全体グループ((A1)、(B1)、(A2)、(B2))の内部電極が全て活性化して特定の静電容量値(最大値)を表すことが出来る。
【0062】
しかし、第1及び第2外部電極の少なくとも一つを連結しない場合には、その少なくとも一つの外部電極と連結されない内部電極は活性化しないため、それによって異なる静電容量値を有することが出来る。このように、外部電極と電源ラインの選択的な連結を通じた静電容量値の選択は図3A乃至図3Dの説明を参照に容易に理解することが出来る。
【0063】
本発明は、4端子構造の他にも6端子以上の構造にも容易に実現することが出来る。
【0064】
図6は、本発明の第3実施形態による6端子積層型キャパシタの一例を表した斜視図である。
【0065】
図6を参照すると、本実施形態による積層型チップキャパシタ70は、複数の誘電体層71'が積層され形成されたキャパシタ本体71を含む。
【0066】
上記積層型チップキャパシタ70は、対向する両側面に相互電気的に分離されたそれぞれ3個の第1及び第2外部電極78a、78b、78c、79a、79b、79cを有する形態に例示されている。
【0067】
本実施形態による積層型チップキャパシタは、それぞれ3個のグループに区分される第1及び第2内部電極72a、72b、72c、73a、73b、73cを有することが出来る。
【0068】
図7に図示された通り、各グループの第1内部電極72a、72b、72cは、一つのリードL1、L3、L5によりそれぞれ一つの第1外部電極78a、78b、78cに連結される。これと類似に、各グループの第2内部電極73a、73b、73cは一つのリードL2、L4、L6により一つの第2外部電極79a、79b、79cに連結される。
【0069】
このように、上記各グループの第1及び第2内部電極72a、72b、72c、73a、73b、73cは先の実施形態と類似に相違する一つの外部電極に連結され、各グループの内部電極は該当外部電極と電源ラインが連結されたか否かによって独立して活性化することが出来る。従って、外部電極と電源ラインの選択的な連結を通して静電容量を所望の値に調整することが出来る。
【0070】
図8に図示された第1及び第2内部電極82a、82b、82c、83a、83b、83cは、連結される外部電極によってそれぞれ2個のグループに区分される。(A1)グループの第1内部電極82aと(B1)グループの第2内部電極83aはそれぞれ2個のリード(L1、L5とL2、L6)を通して2個の外部電極78a、78cと79a、79cに連結される反面、(A2)グループの第1内部電極82bと(B2)グループの第2内部電極83bはそれぞれ1個のリード(L3とL4)を通して1個の外部電極(78bと79b)に連結される。
【0071】
図8に図示された内部電極の構造では、先の実施形態とは異なって(A1)(B1)グループの内部電極はそれぞれ2個の外部電極に連結され、他の(A2)(B2)グループの内部電極は異なる数の1個の外部電極に連結されている。このような連結を有しても、各グループの内部電極は特定の外部電極により独立して活性化することが出来る。従って、特定の内部電極のみ静電容量に寄与するようにすることにより、容量値を適切に調節することが出来るため、本発明で意図する外部電極と電源ラインが連結されたか否かによる静電容量値の変動を具現することが出来る。
【0072】
上述の実施形態及び添付の図面は好ましい実施形態の例示に過ぎず、本発明は添付の請求範囲により限定する。また、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形及び変更が可能ということは当技術分野の通常の知識を有している者には自明である。
【図面の簡単な説明】
【0073】
【図1】本発明の第1実施形態による積層型キャパシタの斜視図である。
【図2】図1に図示された積層型キャパシタに採用可能な第1及び第2内部電極を表した平面図である。
【図3A】図1に図示された積層型キャパシタを用いた容量調節方法を説明するための電源ラインの接続状態を表した斜視図である。
【図3B】図1に図示された積層型キャパシタを用いた容量調節方法を説明するための電源ラインの接続状態を表した斜視図である。
【図3C】図1に図示された積層型キャパシタを用いた容量調節方法を説明するための電源ラインの接続状態を表した斜視図である。
【図3D】図1に図示された積層型キャパシタを用いた容量調節方法を説明するための電源ラインの接続状態を表した斜視図である。
【図4】本発明の第2実施形態による積層型キャパシタの斜視図である。
【図5】図4に図示された積層型キャパシタに採用可能な第1及び第2内部電極を表した平面図である。
【図6】本発明の第3実施形態による積層型キャパシタの斜視図である。
【図7】図6に図示された積層型キャパシタに採用可能な第1及び第2内部電極の一例を表した平面図である。
【図8】図6に図示された積層型キャパシタに採用可能な第1及び第2内部電極の他の例を表した平面図である。
【技術分野】
【0001】
本発明は積層型チップキャパシタに関するもので、特に、使用者により容量調節が可能な積層型チップキャパシタと、上記積層型チップキャパシタの使用方法であって、上記容量調節型積層型チップキャパシタを用いた容量調節方法に関する。
【背景技術】
【0002】
一般的に、積層型チップキャパシタ(MLCC)は複数の誘電体層の間に異なる極性の内部電極が交互に積層された構造を有する。このようなMLCCは小型化が可能でありながら高容量が保障され、実装が容易であるという長所により様々な電子装置の部品として広く使われる。
【0003】
このような積層型チップキャパシタは供給者が国際的に定められたサイズ及び容量規格を目標として内部電極の層数及び誘電体層の材料及び厚さなどの設計条件に従って製造し使用者に供給する。
【0004】
従って、使用者は使用環境に合う特定の容量を有する積層型チップキャパシタを選択して使用しなければならない。一般的に1個の電子装置にも様々な静電容量を有する積層型チップキャパシタが求められ、使用者はそれぞれの容量による積層型キャパシタを別途に購入しなければならず、組み立て工程で多様な積層型チップキャパシタを区分して実装しなければならないという厄介さがある。また、提供されるキャパシタの容量が必要とするキャパシタの容量と正確に一致しない場合があり、このような場合、必要とするキャパシタの容量に最も近い容量を有したキャパシタを使用することとなり、これは電子装置の性能を低下させる原因となり得る。
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は上記の問題点を克服するためのもので、その目的は、複数の静電容量を有することができ、上記複数の静電容量の条件において使用条件によって求められる静電容量を、使用者が直接選択できる単一構造を有する積層型チップキャパシタを提供することにある。
【課題を解決するための手段】
【0006】
上記の技術的課題を実現すべく、本発明の一側面は、複数の誘電体層が積層されて形成されたキャパシタ本体と、上記キャパシタ本体内で上記誘電体層を介して相違する極性の内部電極が相互対向するよう交互に配置された複数対の第1及び第2内部電極と、上記キャパシタ本体の表面に形成された複数対の第1及び第2外部電極とを含み、上記第1及び第2内部電極は少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、上記各グループの第1及び第2内部電極は相違する対の第1及び第2外部電極にそれぞれ連結され、これにより外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来ることを特徴とする容量調節型積層型チップキャパシタを提供する。
【0007】
好ましく、相違する2個の容量値のための設計をより容易に実現するため、上記第1及び第2内部電極は同じグループ同士に相互隣接するよう積層されることが出来る。
【0008】
特定の実施形態において、上記各グループに属する第1及び第2内部電極対の数は相違することが出来る。また、上記各グループに属する第1及び第2内部電極は同じ極性を有する一つの外部電極のみに連結されることが出来る。
【0009】
上記第1及び第2外部電極は、上記キャパシタ本体の対向する両側面に形成されることが出来る。
【0010】
本発明の他の側面は、上記積層型チップキャパシタの使用方法としての容量調節方法を提供する。
【0011】
上記積層型チップキャパシタの容量調節方法は、全体層を介して交互に積層された第1及び第2内部電極を含み、上記第1及び第2内部電極がそれぞれ少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、上記各グループの第1及び第2内部電極が相違する対の第1及び第2外部電極にそれぞれ連結される構造を有することにより、外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来る容量調節型積層型チップキャパシタを提供する段階と、上記少なくとも異なる2個の容量値のうち所望の容量値に該当する第1及び第2外部電極を選択する段階と、上記選択された第1及び第2外部電極を印刷回路基板に備えられた電源ラインに連結されるよう上記印刷回路基板に上記積層型チップキャパシタを実装する段階とを含む。
【0012】
好ましく、上記印刷回路基板に上記積層型チップキャパシタを実装する段階は、上記複数の第1及び第2外部電極にそれぞれ対応する複数の第1及び第2マウンティングパッドと第1及び第2電源ラインを備え、上記第1及び第2電源ラインはそれぞれ上記複数の第1及び第2マウンティングパッドのうち選択された第1及び第2外部電極に対応する第1及び第2マウンティングパッドのみに連結された印刷回路基板を設ける段階と、上記積層型チップキャパシタの第1及び第2外部電極をそれぞれ上記複数の第1及び第2マウンティングパッドに連結する段階とを含む。
【0013】
特定の実施形態において、上記少なくとも異なる2個の容量値のうち所望の容量値に該当する第1及び第2外部電極を選択する段階は、全体の内部電極が活性化するときの容量より低い容量を選択するため、上記複数の第1及び第2外部電極の少なくとも一つの外部電極を除いた第1及び第2外部電極を選択する段階であることが出来る。
【発明の効果】
【0014】
本発明によると、積層型チップキャパシタの実装時に、外部の電源ラインに連結される外部電極の選択によってキャパシタの静電容量を変更することが出来る。このように、製造業者の側では多様な静電容量を有する積層型チップキャパシタを単一構造のチップで提供することができ、使用者は必要とする静電容量によって種々の積層型チップキャパシタを別途に購入することなく、外部電極と電源ラインの連結だけで所望の静電容量を容易に決定することが出来る。
【発明を実施するための最良の形態】
【0015】
添付の図面を参照に、本発明の様々な実施形態をより具体的に説明する。
【0016】
図1は、本発明の第1実施形態による積層型キャパシタの斜視図である。
図1を参照すると、本実施形態による積層型キャパシタ10は、複数の誘電体層(図2の11')が積層されて形成されたキャパシタ本体11を含む。
【0017】
本実施形態において、上記積層型キャパシタ10は、対向する両側面に相互電気的に分離されたそれぞれ2個の第1及び第2外部電極18a、18b、19a、19bを有する。上記第1及び第2外部電極18a、18b、19a、19bは極性別に対向する両辺に分けられ配置された形態に例示されているが、これとは異なって直接等価直列抵抗(ESL)を低減させるため隣接した外部電極が反対の極性を有するよう配列されることも出来る。
【0018】
図1に図示された積層型キャパシタ10は、図2に図示された第1及び第2内部電極12a、12b、13a、13bを有することが出来る。
【0019】
上記複数の第1及び第2内部電極12a、12b、13a、13bは、各誘電体層11'を介して相違する極性の内部電極12a、12b、13a、13bが交互に配列される。
【0020】
図2に図示された第1及び第2内部電極12a、12b、13a、13bはそれぞれ一つずつ代表として例示したが、実際に適用される形態では各グループA1、A2、B1、B2の内部電極は複数であることも出来るということを当業者であれば容易に分かる。
【0021】
上記第1内部電極12a、12bはグループ別(A1、B1)に異なる一つの第1外部電極18a、18bにそれぞれ連結される。これと類似に上記第2内部電極13a、13bもグループ別(A2、B2)に異なる一つの第2外部電極19a、19bにそれぞれ連結される。
【0022】
このように、各グループの第1及び第2内部電極12a、12b、13a、13bは、一つのリードL1、L2、L3、L4を通して相違する一つの外部電極18a、18b、19a、19bに連結されることが出来る。
【0023】
このような連結構造では、全ての第1及び第2外部電極を電源ラインと連結する場合に、全体の内部電極が全て活性化して特定の静電容量値(最大値)を表すことが出来る。
【0024】
これに対して、第1及び第2外部電極の少なくとも一つを連結しない場合には、その少なくとも一つの外部電極と連結されない内部電極は活性化しないため、それによって異なる静電容量値を有することが出来る。即ち、特定の一部の第1及び第2外部電極のみ選択して電源ラインと連結する場合には、その第1及び第2外部電極に連結されたグループの第1及び第2内部電極のみ活性化するため、それに該当する異なる静電容量値(外部電極全てを連結したときより低い静電容量値)を表す。
【0025】
図3A乃至図3Dは、本発明の第1実施形態による積層型チップキャパシタにおいて静電容量値を調整する方法を説明するための概略図である。
【0026】
図3Aを参照すると、図1に図示された積層型チップキャパシタ10が搭載された印刷回路基板21が図示されている。
【0027】
上記積層型チップキャパシタ10の第1及び第2外部電極18a、18b、19a、19bは、対応する領域に4個のマウンティングパッド22a、22b、23a、23bが備えられる。上記4個のマウンティングパッド22a、22b、23a、23bには上記第1及び第2外部電極18a、18b、19a、19bがそれぞれソルダリング連結される。
【0028】
本実施形態において、電源ラインと外部電極の連結は電源ラインとマウンティングパッドが連結されたか否かによって決められる。即ち、積層型チップキャパシタの全ての外部電極をマウンティングパッドとソルダリング連結するが、各マウンティングパッドに電源ラインを選択的に連結することにより、各外部電極の少なくとも一部のみを実質的な外部端子にして活用する方案を使用することが出来る。
【0029】
このような連結方案によると、4個のマウンティングパッドとのソルダリングを通して積層型チップキャパシタの安定した支持を図るとともに、所望の外部電極のみ選択的に電源ラインと連結させることが出来る。
【0030】
図3Aに図示された通り、上記基板21の第1及び第2電源ライン24、25が4個のマウンティングパッド22a、22b、23a、23bそれぞれに連結される。従って、上記第1及び第2外部電極18a、18b、19a、19bに連結された全てのグループA1、A2、B1、B2の内部電極が活性化して該当積層型チップキャパシタが具現できる最も大きい静電容量値を表すことが出来る。
【0031】
これとは異なって、図3Bに図示された通り、上記基板31の第1及び第2電源ライン34、35は、それぞれ2個の第1及び第2マウンティングパッド32a、32b、33a、33bのうち一つの第1及び第2マウンティングパッド32a、33aのみに連結される。
【0032】
この場合には、それぞれ一つの第1及び第2外部電極18b、19bが電源ラインと連結されないため、この第1及び第2外部電極18b、19bに関連する(B1)グループの第1内部電極12bと(B2)グループの第2内部電極13bは活性化しないため、静電容量に寄与できない。
【0033】
従って、図3Aに比べて、電源ラインと連結されない内部電極に関する要素だけ静電容量値は減少する。
【0034】
電源ラインと連結される各極性の外部電極の数が同一であっても、他の外部電極を選択する場合には、異なる静電容量値を得ることが出来る。このような連結例は図3Cに図示されている。
【0035】
図3Cに図示された通り、上記基板41の第1及び第2電源ライン44、45は、それぞれ2個の第1及び第2マウンティングパッド42a、42b、43a、43bのうち一つの第1及び第2マウンティングパッド42a、43bのみに連結される。
【0036】
このように、電源ラインと連結された第1及び第2外部電極の数は図3Bと同一であるが、図3Bで選択された第1及び第2外部電極のうち一つ19aを他の外部電極19bに変えて電源ライン45と連結するため、静電容量が変動することが出来る。これは活性化する内部電極の位置が変わることができ、各グループ別に内部電極の数が異なることがあるためである。
【0037】
また、図3Dに図示された基板51では、第1電源ライン54は2個の第1マウンティングパッド52a、52bに連結され、第2電源ライン55は1個のマウンティングパッド53aのみに連結される。
【0038】
従って、特定の第2外部電極19bに連結された第2内部電極13bのみ活性化されず、残り全ての内部電極12a、12b、13aは活性化して静電容量に寄与することが出来る。結果として、図3Dの形態は、概略的に図3Aの形態による静電容量より低く、図3B及び図3Cの形態による静電容量より高い静電容量を期待することが出来る。
【0039】
このように、各外部電極の連結状態によって、本実施形態による積層型チップキャパシタは異なる静電容量を有することが出来る。また、外部電極と電源ラインの連結によって決定される複数の静電容量を主に使用される静電容量になるよう、内部電極の積層順番及び数などを適切に設計することにより、異なる容量値を有する種々の積層型チップキャパシタを一つのチップに代替できるという効果がある。
【0040】
先に説明した通り、本実施形態による静電容量値は、内部電極の面積、誘電体層の材料及び厚さなどの多様な設計事項によって設定され得るが、各静電容量をより簡単に具現するため、他の条件よりは各グループの内部電極の層数と積層順番を変更して設計することが好ましい。
【0041】
より具体的に、特定の静電容量を有するよう具現する方法は、内部電極の積層順番によって多少異なる傾向を示し、下記の計算式に基づいて適した容量を有するキャパシタを設計することが出来る。
【0042】
下記の計算式に関する事項は、各グループの内部電極が同じ面積を有し、その間の誘電体層の材料及び厚さも同一であるということを前提とする。
【0043】
図2に図示された第1及び第2内部電極において、A1−B1−A2−B2−A1−B1−A2−B2...の順に積層する場合に、表1のような計算式で定義される容量値を期待することが出来る。
【0044】
本配列は第1内部電極の一グループと第2内部電極の一グループのそれぞれが一対を構成する際に、各グループの第1及び第2内部電極が交互に積層された形態と理解することが出来る。
【0045】
各グループの第1及び第2内部電極が繰り返される回数をNとし、隣接した第1及び第2内部電極の単位容量をC1としたとき、
【0046】
【表1】
【0047】
表1に表した計算式に基づいて適切な積層順番及び数を選択することにより、所望の容量値を有する積層型チップキャパシタを設計することが出来る。
【0048】
これとは異なって、図2に図示された第1及び第2内部電極において、A1−B1−A1−B1−...−A2−B2−A2−B2−A2−B2...の順に積層する場合、表2のような計算式で定義される容量値を期待することが出来る。
【0049】
本配列は第1内部電極の一グループと第2内部電極の一グループのそれぞれが一対を構成するとき、一対に該当するグループの第1及び第2内部電極が連続して積層され、他の対に該当するグループの第1及び第2内部電極がその上に連続して積層されたものと理解できる。
【0050】
(A1)グループの第1内部電極と(B1)グループの第2内部電極が繰り返される回数をXとし、(A2)グループの第1内部電極と(B2)グループの第2内部電極が繰り返される回数をYとし、隣接した第1及び第2内部電極の単位容量をC1としたとき、
【0051】
【表2】
【0052】
表2に表した計算式に基づいて適切な積層順番及び数を選択することにより、所望の容量値を有する積層型チップキャパシタを設けることが出来る。
【0053】
このように、特定のグループの順に連続して積層されるときは、静電容量の計算式が簡単に表されることが出来る。従って、容量値を具現するための設計が簡単であるという長所がある。
【0054】
例えば、さらに選択され得る静電容量値を、全ての外部電極を電源ラインと連結する際に得られた静電容量(最大静電容量)の90%に設計する場合に、Xの数をY層数の9倍に設定すれば得られる。このような積層順には、選択可能な複数の静電容量を有する積層型チップキャパシタを容易に設計することが出来る。
【0055】
図4は、本発明の第2実施形態による4端子積層型キャパシタ構造の他の例を表す。本実施形態は上記第1実施形態とは外部電極の位置が異なる4端子積層型キャパシタである。
【0056】
図4を参照すると、本実施形態による積層型キャパシタ60は複数の誘電体層61'が積層されて形成されたキャパシタ本体61を含む。
【0057】
本実施形態に採用されたキャパシタ本体61は、相互対向する第1及び第2主面とその間に位置した4個の側面を有する直方形構造で、上記第1及び第2外部電極68a、68b、69a、69bは上記4個の側面に形成される。
【0058】
即ち、図4に図示された通り、上記第1外部電極68a、68bは上記本体61の対向する両側面にそれぞれ1個ずつ形成され、上記第2外部電極69a、69bは他の対向する両側面にそれぞれ1個ずつ形成される。結果として、上記第1及び第2外部電極68a、68b、69a、69bは4個の側面に沿って反対極性が交互に配列される。
【0059】
このような外部電極の配列に対応するよう、上記積層型キャパシタ60は図5に図示された第1及び第2内部電極62a、63a、62b、63bを有することが出来る。上記複数の第1及び第2内部電極62a、63a、62b、63bは一誘電体層61'を介して相違する極性の内部電極62b、63b、62a、63aが交互に配列される。本実施例に採用される内部電極の積層順及び積層数に関しては、先の第1実施形態で説明した関連内容を参照に理解することが出来る。
【0060】
上記第1及び第2内部電極62a、63a、62b、63bは、それぞれ一つのリードL1、L4、L4、L3を通して同じ極性の相違する一つの外部電極(68a、68bまたは69a、69b)に選択的に連結される。
【0061】
このような連結構造では、全ての第1及び第2外部電極68a、68b、69a、69bを電源ラインと連結する場合、全体グループ((A1)、(B1)、(A2)、(B2))の内部電極が全て活性化して特定の静電容量値(最大値)を表すことが出来る。
【0062】
しかし、第1及び第2外部電極の少なくとも一つを連結しない場合には、その少なくとも一つの外部電極と連結されない内部電極は活性化しないため、それによって異なる静電容量値を有することが出来る。このように、外部電極と電源ラインの選択的な連結を通じた静電容量値の選択は図3A乃至図3Dの説明を参照に容易に理解することが出来る。
【0063】
本発明は、4端子構造の他にも6端子以上の構造にも容易に実現することが出来る。
【0064】
図6は、本発明の第3実施形態による6端子積層型キャパシタの一例を表した斜視図である。
【0065】
図6を参照すると、本実施形態による積層型チップキャパシタ70は、複数の誘電体層71'が積層され形成されたキャパシタ本体71を含む。
【0066】
上記積層型チップキャパシタ70は、対向する両側面に相互電気的に分離されたそれぞれ3個の第1及び第2外部電極78a、78b、78c、79a、79b、79cを有する形態に例示されている。
【0067】
本実施形態による積層型チップキャパシタは、それぞれ3個のグループに区分される第1及び第2内部電極72a、72b、72c、73a、73b、73cを有することが出来る。
【0068】
図7に図示された通り、各グループの第1内部電極72a、72b、72cは、一つのリードL1、L3、L5によりそれぞれ一つの第1外部電極78a、78b、78cに連結される。これと類似に、各グループの第2内部電極73a、73b、73cは一つのリードL2、L4、L6により一つの第2外部電極79a、79b、79cに連結される。
【0069】
このように、上記各グループの第1及び第2内部電極72a、72b、72c、73a、73b、73cは先の実施形態と類似に相違する一つの外部電極に連結され、各グループの内部電極は該当外部電極と電源ラインが連結されたか否かによって独立して活性化することが出来る。従って、外部電極と電源ラインの選択的な連結を通して静電容量を所望の値に調整することが出来る。
【0070】
図8に図示された第1及び第2内部電極82a、82b、82c、83a、83b、83cは、連結される外部電極によってそれぞれ2個のグループに区分される。(A1)グループの第1内部電極82aと(B1)グループの第2内部電極83aはそれぞれ2個のリード(L1、L5とL2、L6)を通して2個の外部電極78a、78cと79a、79cに連結される反面、(A2)グループの第1内部電極82bと(B2)グループの第2内部電極83bはそれぞれ1個のリード(L3とL4)を通して1個の外部電極(78bと79b)に連結される。
【0071】
図8に図示された内部電極の構造では、先の実施形態とは異なって(A1)(B1)グループの内部電極はそれぞれ2個の外部電極に連結され、他の(A2)(B2)グループの内部電極は異なる数の1個の外部電極に連結されている。このような連結を有しても、各グループの内部電極は特定の外部電極により独立して活性化することが出来る。従って、特定の内部電極のみ静電容量に寄与するようにすることにより、容量値を適切に調節することが出来るため、本発明で意図する外部電極と電源ラインが連結されたか否かによる静電容量値の変動を具現することが出来る。
【0072】
上述の実施形態及び添付の図面は好ましい実施形態の例示に過ぎず、本発明は添付の請求範囲により限定する。また、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形及び変更が可能ということは当技術分野の通常の知識を有している者には自明である。
【図面の簡単な説明】
【0073】
【図1】本発明の第1実施形態による積層型キャパシタの斜視図である。
【図2】図1に図示された積層型キャパシタに採用可能な第1及び第2内部電極を表した平面図である。
【図3A】図1に図示された積層型キャパシタを用いた容量調節方法を説明するための電源ラインの接続状態を表した斜視図である。
【図3B】図1に図示された積層型キャパシタを用いた容量調節方法を説明するための電源ラインの接続状態を表した斜視図である。
【図3C】図1に図示された積層型キャパシタを用いた容量調節方法を説明するための電源ラインの接続状態を表した斜視図である。
【図3D】図1に図示された積層型キャパシタを用いた容量調節方法を説明するための電源ラインの接続状態を表した斜視図である。
【図4】本発明の第2実施形態による積層型キャパシタの斜視図である。
【図5】図4に図示された積層型キャパシタに採用可能な第1及び第2内部電極を表した平面図である。
【図6】本発明の第3実施形態による積層型キャパシタの斜視図である。
【図7】図6に図示された積層型キャパシタに採用可能な第1及び第2内部電極の一例を表した平面図である。
【図8】図6に図示された積層型キャパシタに採用可能な第1及び第2内部電極の他の例を表した平面図である。
【特許請求の範囲】
【請求項1】
複数の誘電体層が積層されて形成されたキャパシタ本体と、
前記キャパシタ本体内で前記誘電体層を介して相違する極性の内部電極が相互対向するよう交互に配置された複数対の第1及び第2内部電極と、
前記キャパシタ本体の表面に形成された複数対の第1及び第2外部電極とを含み、
前記第1及び第2内部電極は少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、前記各グループの第1及び第2内部電極は相違する対の第1及び第2外部電極にそれぞれ連結され、
これにより外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来ることを特徴とする容量調節型積層型チップキャパシタ。
【請求項2】
前記各グループに属する第1及び第2内部電極対の数は相違することを特徴とする請求項1に記載の積層型チップキャパシタ。
【請求項3】
前記第1内部電極と前記第2内部電極は、各グループが交互に積層されたことを特徴とする請求項1または請求項2に記載の積層型チップキャパシタ。
【請求項4】
前記第1及び第2内部電極は、各グループが連続して積層されたことを特徴とする請求項1から請求項3の何れかに記載の積層型チップキャパシタ。
【請求項5】
前記各グループに属する第1及び第2内部電極は、同じ極性を有する一つの外部電極のみに連結されたことを特徴とする請求項1から請求項4の何れかに記載の積層型チップキャパシタ。
【請求項6】
前記第1及び第2外部電極は、前記キャパシタ本体の対向する両側面に形成されたことを特徴とする請求項1から請求項5の何れかに記載の積層型チップキャパシタ。
【請求項7】
誘電体層を介して交互に積層された第1及び第2内部電極を含み、前記第1及び第2内部電極がそれぞれ少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、前記各グループの第1及び第2内部電極が相違する対の第1及び第2外部電極にそれぞれ連結される構造を有することにより、外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来る容量調節型積層型チップキャパシタを提供する段階と、
前記少なくとも異なる2個の容量値のうち所望の容量値に該当する第1及び第2外部電極を選択する段階と、
前記選択された第1及び第2外部電極を印刷回路基板に備えられた電源ラインに連結されるよう前記印刷回路基板に前記積層型チップキャパシタを実装する段階とを含む積層型チップキャパシタの容量調節方法。
【請求項8】
前記印刷回路基板に前記積層型チップキャパシタを実装する段階は、
前記複数の第1及び第2外部電極にそれぞれ対応する複数の第1及び第2マウンティングパッドと第1及び第2電源ラインを備え、前記第1及び第2電源ラインはそれぞれ前記複数の第1及び第2マウンティングパッドのうち選択された第1及び第2外部電極に対応する第1及び第2マウンティングパッドのみに連結された印刷回路基板を設ける段階と、
前記積層型チップキャパシタの第1及び第2外部電極をそれぞれ前記複数の第1及び第2マウンティングパッドに連結する段階とを含むことを特徴とする請求項7に記載の積層型チップキャパシタの容量調節方法。
【請求項9】
前記少なくとも異なる2個の容量値のうち所望の容量値に該当する第1及び第2外部電極を選択する段階は、
前記複数の第1及び第2外部電極の少なくとも一つの外部電極を除いた第1及び第2外部電極を選択する段階であることを特徴とする請求項7または請求項8に記載の積層型チップキャパシタの容量調節方法。
【請求項1】
複数の誘電体層が積層されて形成されたキャパシタ本体と、
前記キャパシタ本体内で前記誘電体層を介して相違する極性の内部電極が相互対向するよう交互に配置された複数対の第1及び第2内部電極と、
前記キャパシタ本体の表面に形成された複数対の第1及び第2外部電極とを含み、
前記第1及び第2内部電極は少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、前記各グループの第1及び第2内部電極は相違する対の第1及び第2外部電極にそれぞれ連結され、
これにより外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来ることを特徴とする容量調節型積層型チップキャパシタ。
【請求項2】
前記各グループに属する第1及び第2内部電極対の数は相違することを特徴とする請求項1に記載の積層型チップキャパシタ。
【請求項3】
前記第1内部電極と前記第2内部電極は、各グループが交互に積層されたことを特徴とする請求項1または請求項2に記載の積層型チップキャパシタ。
【請求項4】
前記第1及び第2内部電極は、各グループが連続して積層されたことを特徴とする請求項1から請求項3の何れかに記載の積層型チップキャパシタ。
【請求項5】
前記各グループに属する第1及び第2内部電極は、同じ極性を有する一つの外部電極のみに連結されたことを特徴とする請求項1から請求項4の何れかに記載の積層型チップキャパシタ。
【請求項6】
前記第1及び第2外部電極は、前記キャパシタ本体の対向する両側面に形成されたことを特徴とする請求項1から請求項5の何れかに記載の積層型チップキャパシタ。
【請求項7】
誘電体層を介して交互に積層された第1及び第2内部電極を含み、前記第1及び第2内部電極がそれぞれ少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、前記各グループの第1及び第2内部電極が相違する対の第1及び第2外部電極にそれぞれ連結される構造を有することにより、外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来る容量調節型積層型チップキャパシタを提供する段階と、
前記少なくとも異なる2個の容量値のうち所望の容量値に該当する第1及び第2外部電極を選択する段階と、
前記選択された第1及び第2外部電極を印刷回路基板に備えられた電源ラインに連結されるよう前記印刷回路基板に前記積層型チップキャパシタを実装する段階とを含む積層型チップキャパシタの容量調節方法。
【請求項8】
前記印刷回路基板に前記積層型チップキャパシタを実装する段階は、
前記複数の第1及び第2外部電極にそれぞれ対応する複数の第1及び第2マウンティングパッドと第1及び第2電源ラインを備え、前記第1及び第2電源ラインはそれぞれ前記複数の第1及び第2マウンティングパッドのうち選択された第1及び第2外部電極に対応する第1及び第2マウンティングパッドのみに連結された印刷回路基板を設ける段階と、
前記積層型チップキャパシタの第1及び第2外部電極をそれぞれ前記複数の第1及び第2マウンティングパッドに連結する段階とを含むことを特徴とする請求項7に記載の積層型チップキャパシタの容量調節方法。
【請求項9】
前記少なくとも異なる2個の容量値のうち所望の容量値に該当する第1及び第2外部電極を選択する段階は、
前記複数の第1及び第2外部電極の少なくとも一つの外部電極を除いた第1及び第2外部電極を選択する段階であることを特徴とする請求項7または請求項8に記載の積層型チップキャパシタの容量調節方法。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5】
【図6】
【図7】
【図8】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5】
【図6】
【図7】
【図8】
【公開番号】特開2009−88517(P2009−88517A)
【公開日】平成21年4月23日(2009.4.23)
【国際特許分類】
【出願番号】特願2008−248381(P2008−248381)
【出願日】平成20年9月26日(2008.9.26)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】
【公開日】平成21年4月23日(2009.4.23)
【国際特許分類】
【出願日】平成20年9月26日(2008.9.26)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】
[ Back to top ]