表示パネルおよび表示装置
【課題】回路基板形成後の工程数が削減された表示パネルおよびそれを備えた表示装置を提供する。
【解決手段】表示パネルは、有機ＥＬ素子および画素回路を画素ごとに備えている。画素回路は、映像信号を書き込む書き込み用の第１トランジスタと、第１トランジスタによって書き込まれた映像信号に基づいて有機ＥＬ素子を駆動する駆動用の第２トランジスタとを有している。第２トランジスタは、ゲート、ソースおよびドレインを有しており、有機ＥＬ素子は、アノード、有機層およびカソードを有している。ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体となっている。アノードは、透明導電層と同層に形成されると共に透明導電層と同一の材料によって形成された層を有している。
【解決手段】表示パネルは、有機ＥＬ素子および画素回路を画素ごとに備えている。画素回路は、映像信号を書き込む書き込み用の第１トランジスタと、第１トランジスタによって書き込まれた映像信号に基づいて有機ＥＬ素子を駆動する駆動用の第２トランジスタとを有している。第２トランジスタは、ゲート、ソースおよびドレインを有しており、有機ＥＬ素子は、アノード、有機層およびカソードを有している。ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体となっている。アノードは、透明導電層と同層に形成されると共に透明導電層と同一の材料によって形成された層を有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、有機ＥＬ(electro luminescence)素子を備えた表示パネルおよびそれを備えた表示装置に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている（例えば、特許文献１参照）。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【０００５】
図１８は、有機ＥＬ表示装置における一般的なサブピクセルの断面構成を表したものである。図１８に記載のサブピクセル１００は、ボトムエミッション構造のサブピクセルであり、例えば、ＴＦＴなどの画素回路が形成された回路基板１１０上に平坦化層１２０を備えており、その平坦化層１２０上に有機ＥＬ素子１３０を備えている。有機ＥＬ素子１３０は、例えば、平坦化層１２０側から順に、アノード電極１３１、有機層１３２およびカソード電極１３３を有している。有機層１３２およびカソード電極１３３におけるアノード電極１３１上の積層部分は、窓規定層１４０に形成された開口によって規定されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２３２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、図１８に記載のサブピクセルでは、回路基板１１０を形成した後の工程が多数ある。そのため、製造コストが高くなってしまうという問題があった。
【０００８】
本技術はかかる問題点に鑑みてなされたものであり、回路基板形成後の工程数が削減された表示パネルおよびそれを備えた表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本技術による表示パネルは、有機ＥＬ素子および画素回路を画素ごとに備えている。画素回路は、映像信号を書き込む書き込み用の第１トランジスタと、第１トランジスタによって書き込まれた映像信号に基づいて有機ＥＬ素子を駆動する駆動用の第２トランジスタとを有している。第２トランジスタは、ゲート、ソースおよびドレインを有しており、有機ＥＬ素子は、アノード、有機層およびカソードを有している。ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体となっている。アノードは、透明導電層と同層に形成されると共に透明導電層と同一の材料によって形成された層を有している。
【００１０】
本技術による表示装置は、上述の発光パネルを表示パネルとして備えており、さらに、その表示パネルを駆動する駆動回路も備えている。
【００１１】
本技術による発光パネルおよび表示装置では、有機ＥＬ素子のアノードにおいて、ゲートの透明導電層と同層に形成されると共に透明導電層と同一の材料によって形成された層が設けられている。これにより、例えば、ゲートの形成されるガラス基板上にアノード電極を作ることができ、さらに、アノード電極をゲートと一括して形成することができる。
【発明の効果】
【００１２】
本技術による表示パネルおよび表示装置によれば、ゲートの形成されるガラス基板上にアノード電極を作ることができ、さらに、アノード電極をゲートと一括して形成することができるようにしたので、平坦化層を形成したり、アノード電極を別途に形成したりするのを省略することができる。従って、回路基板形成後の工程数を削減することができる。
【図面の簡単な説明】
【００１３】
【図１】本技術の一実施の形態に係る表示装置の概略構成図である。
【図２】図１のサブピクセルの回路構成の一例を表す図である。
【図３】図１のサブピクセルの断面構成の一例を表す図である。
【図４】図３のサブピクセルの製造方法の一例を説明するための図である。
【図５】図４に続く工程について説明するための図である。
【図６】図５に続く工程について説明するための図である。
【図７】図６に続く工程について説明するための図である。
【図８】図７に続く工程について説明するための図である。
【図９】図８に続く工程について説明するための図である。
【図１０】図９に続く工程について説明するための図である。
【図１１】図３のサブピクセルの一変形例を表す図である。
【図１２】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１３】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１４】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１５】適用例３の外観を表す斜視図である。
【図１６】適用例４の外観を表す斜視図である。
【図１７】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１８】従来のサブピクセルの回路構成の一例を表す図である。
【発明を実施するための形態】
【００１４】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．変形例
３．モジュールおよび適用例
【００１５】
＜１．実施の形態＞
図１は、本技術の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。
【００１６】
表示パネル１０は、複数の表示画素１４が２次元配置された表示領域１０Ａを有している。表示パネル１０は、外部から入力された映像信号２０Ａに基づく画像を、各表示画素１４をアクティブマトリクス駆動することにより表示するものである。各表示画素１４は、発光色の互いに異なる複数種類のサブピクセルを含んでいる。具体的には、各表示画素１４は、赤色用のサブピクセル１３Ｒと、緑色用のサブピクセル１３Ｇと、青色用のサブピクセル１３Ｂと、白色用のサブピクセル１３Ｗとを含んでいる。なお、以下では、サブピクセル１３Ｒ，１３Ｇ，１３Ｂ，１３Ｗの総称としてサブピクセル１３を用いるものとする。
【００１７】
図２は、サブピクセル１３の回路構成の一例を表したものである。サブピクセル１３は、図２に示したように、有機ＥＬ素子１１と、有機ＥＬ素子１１を駆動する画素回路１２とを有している。なお、サブピクセル１３Ｒには、有機ＥＬ素子１１として、赤色のＥＬ光を発する有機ＥＬ素子１１Ｒが設けられている。同様に、サブピクセル１３Ｇには、有機ＥＬ素子１１として、緑色のＥＬ光を発する有機ＥＬ素子１１Ｇが設けられている。サブピクセル１３Ｂには、有機ＥＬ素子１１として、青色のＥＬ光を発する有機ＥＬ素子１１Ｂが設けられている。サブピクセル１３Ｗには、有機ＥＬ素子１１として、白色のＥＬ光を発する有機ＥＬ素子１１Ｗが設けられている。
【００１８】
画素回路１２は、例えば、書込トランジスタＴｗｓ（第１トランジスタ）と、駆動トランジスタＴｄｒ（第２トランジスタ）と、保持容量Ｃｓとを含んで構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。なお、画素回路１２は、２Ｔｒ１Ｃの回路構成に限られるものではなく、互いに直列接続された２つの書込トランジスタＴｗｓを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。
【００１９】
書込トランジスタＴｗｓは、映像信号２０Ａに対応する電圧を保持容量Ｃｓに書き込むトランジスタである。駆動トランジスタＴｄｒは、書込トランジスタＴｗｓによって書き込まれた保持容量Ｃｓの電圧に基づいて有機ＥＬ素子１１を駆動するトランジスタである。書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により構成されている。なお、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、ｐチャネルＭＯＳ型のＴＦＴにより構成されていてもよい。
【００２０】
駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５を有している。駆動回路２０は、また、データ線駆動回路２３の出力に接続されたデータ線ＤＴＬと、ゲート線駆動回路２４の出力に接続されたゲート線ＷＳＬと、ドレイン線駆動回路２５の出力に接続されたドレイン線ＤＳＬとを有している。駆動回路２０は、さらに、有機ＥＬ素子１１のカソードに接続されたグラウンド線ＧＮＤ（図２参照）を有している。なお、グラウンド線ＧＮＤは、グラウンドに接続されるものであり、グラウンドに接続されたときにグラウンド電圧となる。
【００２１】
タイミング生成回路２１は、例えば、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２１Ａを出力するようになっている。
【００２２】
映像信号処理回路２２は、例えば、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧２２Ｂをデータ線駆動回路２３に出力するものである。
【００２３】
データ線駆動回路２３は、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力されたアナログの信号電圧２２Ｂを、各データ線ＤＴＬを介して、選択対象の表示画素１４（またはサブピクセル１３）に書き込むものである。データ線駆動回路２３は、例えば、信号電圧２２Ｂと、映像信号とは無関係の一定電圧とを出力することが可能となっている。
【００２４】
ゲート線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数のゲート線ＷＳＬに選択パルスを順次印加して、複数の表示画素１４（またはサブピクセル１３）をゲート線ＷＳＬ単位で順次選択するものである。ゲート線駆動回路２４は、例えば、書込トランジスタＴｗｓをオンさせるときに印加する電圧と、書込トランジスタＴｗｓをオフさせるときに印加する電圧とを出力することが可能となっている。
【００２５】
ドレイン線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、所定の電圧を、各ドレイン線ＤＳＬを介して、各画素回路１２の駆動トランジスタＴｄｒのドレインに出力するようになっている。ドレイン線駆動回路２５は、例えば、有機ＥＬ素子１１を発光させるときに印加する電圧と、有機ＥＬ素子１１を消光させるときに印加する電圧とを出力することが可能となっている。
【００２６】
次に、図２を参照して、各構成要素の接続関係および配置について説明する。ゲート線ＷＳＬは、行方向に延在して形成されており、書込トランジスタＴｗｓのゲートに接続されている。ドレイン線ＤＳＬも行方向に延在して形成されており、駆動トランジスタＴｄｒのドレインに接続されている。データ線ＤＴＬは列方向に延在して形成されており、書込トランジスタＴｗｓのドレインに接続されている。
【００２７】
書込トランジスタＴｗｓのソースは、駆動トランジスタＴｄｒのゲートと、保持容量Ｃｓの一端とに接続されている。駆動トランジスタＴｄｒのソースと保持容量Ｃｓの他端（書込トランジスタＴｗｓに未接続の端子）とが、有機ＥＬ素子１１のアノードに接続されている。有機ＥＬ素子１１のカソードは、グラウンド線ＧＮＤに接続されている。カソードは、例えば、表示領域１０Ａ全面に渡って形成されている。
【００２８】
次に、図３を参照して、表示パネル１０の表示領域１０Ａにおける断面構成について説明する。表示パネル１０は、例えば、図３に示したように、ガラス基板３１上に、ゲート電極３２、ゲート絶縁膜３３、チャネル層３４、絶縁保護層３５、ソース電極３６、ドレイン電極３７、絶縁保護膜３８、および有機ＥＬ素子１１を有している。
【００２９】
ゲート電極３２は、ガラス基板３１の表面に形成されており、例えば、透明導電層３２Ａおよび金属導電層３２Ｂを、ガラス基板３１側からこの順に積層してなる積層体となっている。ゲート絶縁膜３３は、ゲート電極３２を含むガラス基板３１表面全体をおおむね覆っている。
【００３０】
チャネル層３４は、ゲート電極３２との対向領域を横切るように形成されており、ソース電極３６およびドレイン電極３７の対向方向（後述）に延在して形成されている。チャネル層３４の上面のうちソース電極３６とドレイン電極３７との間隙は、ソース電極３６およびドレイン電極３７によって覆われていない露出面となっている。そして、チャネル層３４のうち露出面を含む所定の領域がチャネル領域となっている。
【００３１】
ソース電極３６およびドレイン電極３７は、チャネル層３４の面内方向において所定の間隙を介して対向配置されている。ソース電極３６は、チャネル層３４の一端と接するとともに、有機ＥＬ素子１１のアノード電極４１とも接している。一方のドレイン電極３７は、チャネル層３４の他端と接するとともに、ドレイン線ＤＳＬとも接している。絶縁保護膜３５は、ゲート絶縁膜３３およびチャネル層３４の表面全体を覆っている。開口規定絶縁層３８は、有機ＥＬ素子１１の位置に対応して開口３８Ａを有している。
【００３２】
有機ＥＬ素子１１は、例えば、アノード電極４１、有機層４２およびカソード電極４３がガラス基板３１側から順に積層された構成を有している。有機層４２は、例えば、アノード電極４１側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。アノード電極４１は、ガラス基板３１の表面（平坦面）上に形成されている。そのため、アノード電極４１は、ガラス基板３１の平坦面にならった平坦な膜となっている。有機層４２およびカソード電極４３は、少なくとも開口３８Ａの底面であるアノード電極４１の上面に接して形成されており、例えば、開口３８Ａの底面および開口規定絶縁層３８の表面全体を覆っている。
【００３３】
アノード電極４１は、例えば、透明導電層４１Ａおよび金属導電層４１Ｂを、ガラス基板３１側からこの順に積層してなる積層体となっている。透明導電層４１Ａは、透明導電層３２Ａと同層に形成されており、透明導電層３２Ａと同一材料および同一膜厚で形成されている。金属導電層４１Ｂは、金属導電層３２Ｂと同層に形成されており、金属導電層３２Ｂと同一材料および同一膜厚で形成されている。
【００３４】
次に、本実施の形態の薄膜トランジスタ１の製造方法の一例について説明する。
【００３５】
まず、ガラス基板４１上に、ゲート電極３２を形成すると同時に、アノード電極４１を形成する（図４）。次に、ゲート電極３２およびアノード電極４１を含む表面全体にゲート絶縁膜３３を形成したのち、ゲート電極３２の直上にチャネル層３４を形成する（図５）。次に、チャネル層１３の両端部と、アノード電極４１との直上に開口３５Ａ，３５Ｂを有する絶縁保護層３５を形成する（図６）。このとき、ゲート絶縁膜３３のうちアノード電極４１の直上に相当する部分を、開口３５Ａを介したエッチングにより除去する（図６）。
【００３６】
その後、表面全体に、ソース電極３６およびドレイン電極３７に用いられる材料を成膜したのち、パターニングおよびエッチングを行うことによって、開口３５Ｂに対応する箇所にソース電極３６およびドレイン電極３７を形成する（図７）。このとき、ソース電極３６の一部が、開口３５Ａの底部に露出しているアノード電極４１に接するように、ソース電極３６を形成する。
【００３７】
次に、開口３５Ａに対応して開口３８Ａを有する開口規定絶縁層３８を形成したのち（図８）、開口３８Ａの底部に露出している金属導電層４１Ｂを、開口３８Ａを介したエッチングにより除去する（図９）。これにより、開口３８Ａの底部に対応して、金属導電層４１Ｂに開口Ｈが形成され、開口Ｈ内（開口３８Ａ内）に透明導電層４１Ａが露出する。次に、開口３８Ａの底部に露出した透明導電層４１Ａに接するように有機層４２を形成するとともに、有機層４２の上にカソード電極４３を形成する。このようにして、開口３８Ａ内に有機ＥＬ素子１１が形成される。以上のようにして、本実施の形態のサブピクセル１３が形成される。
【００３８】
［動作・効果］
本実施の形態の表示装置１では、各表示画素１４において画素回路１２がオンオフ制御され、各表示画素１４の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、アノード電極４１およびガラス基板３１を透過して外部に取り出される。その結果、表示領域１０Ａにおいて画像が表示される。
【００３９】
図１８は、有機ＥＬ表示装置における一般的なサブピクセルの断面構成を表したものである。図１８に記載のサブピクセル１００は、ボトムエミッション構造のサブピクセルであり、例えば、ＴＦＴなどの画素回路が形成された回路基板１１０上に平坦化層１２０を備えており、その平坦化層１２０上に有機ＥＬ素子１３０を備えている。有機ＥＬ素子１３０は、例えば、平坦化層１２０側から順に、アノード電極１３１、有機層１３２およびカソード電極１３３を有している。有機層１３２およびカソード電極１３３におけるアノード電極１３１上の積層部分は、窓規定層１４０に形成された開口によって規定されている。
【００４０】
ところで、図１８に記載のサブピクセルでは、回路基板１１０を形成した後の工程が多数ある。そのため、製造コストが高くなってしまうという問題があった。
【００４１】
一方、本実施の形態では、有機ＥＬ素子１１のアノード電極４１において、駆動トランジスタＴｄｒのゲート電極３２の透明導電層３２Ａと同層に形成されると共に透明導電層３２Ａと同一の材料によって形成された層（透明導電層４１Ａ）が設けられている。これにより、例えば、ゲート電極３２の形成されるガラス基板３１上にアノード電極４１を作ることができ、さらに、アノード電極４１をゲート電極３２と一括して形成することができる。その結果、図１８の平坦化層１２０を形成したり、図１８のアノード電極１３１を別途に形成したりするのを省略することができる。従って、回路基板形成後の工程数を削減することができる。
【００４２】
＜２．変形例＞
上記実施の形態の製造過程では、金属導電層４１Ｂへの開口Ｈの形成が、開口規定絶縁層３８を形成した後に行われていたが、別の工程で行われてもよい。例えば、図１０に示したように、絶縁保護層３５を形成したときに、開口３５Ａを介したエッチングにより、金属導電層４１Ｂに開口Ｈを形成するようにしてもよい。
【００４３】
また、上記実施の形態では、ゲート電極３２およびアノード電極４１は、ともに、積層体となっていたが、単層であってもよい。例えば、図１１に示したように、ゲート電極３２が、透明導電層３２Ａの単体で構成されるとともに、アノード電極４１も、透明導電層４１Ａの単体で構成されていてもよい。
【００４４】
＜３．モジュールおよび適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置の適用例について説明する。上記実施の形態等の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００４５】
［モジュール］
上記実施の形態等の表示装置は、例えば、図１２に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３の一辺に、表示部１０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング制御回路２１、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００４６】
［適用例１］
図１３は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置により構成されている。
【００４７】
［適用例２］
図１４は、上記実施の形態等の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置により構成されている。
【００４８】
［適用例３］
図１５は、上記実施の形態等の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置により構成されている。
【００４９】
［適用例４］
図１６は、上記実施の形態等の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置により構成されている。
【００５０】
［適用例５］
図１７は、上記実施の形態等の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置により構成されている。
【００５１】
以上、上記各実施の形態および適用例を挙げて本技術を説明したが、本技術はそれらに限定されるものではなく、種々変形が可能である。
【００５２】
例えば、上記実施の形態等では、本技術を表示装置に適用した場合について説明したが、それ以外のデバイス、例えば、照明装置などに適用することも可能である。照明装置の場合には、上記の表示パネルは、発光パネルとなる。
【００５３】
また、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路１２に追加することが可能である。その場合、画素回路１２の変更に応じて、上述したタイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００５４】
また、上記実施の形態等では、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の駆動をタイミング生成回路２１および映像信号処理回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００５５】
また、上記実施の形態等では、書込トランジスタＴｗｓのソースおよびドレインや、駆動トランジスタＴｄｒのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。
【００５６】
また、上記実施の形態等では、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒがｎチャネルＭＯＳ型のＴＦＴにより形成されているものとして説明されていたが、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒの少なくとも一方がｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。なお、駆動トランジスタＴｄｒがｐチャネルＭＯＳ型のＴＦＴにより形成されている場合には、上記実施の形態等において、有機ＥＬ素子１１のアノード３５Ａがカソードとなり、有機ＥＬ素子１１のカソード３５Ｂがアノードとなる。また、上記実施の形態等において、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、常に、アモルファスシリコン型のＴＦＴやマイクロシリコン型のＴＦＴである必要はなく、例えば、低温ポリシリコン型のＴＦＴであってもよい。
【符号の説明】
【００５７】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ…サブピクセル、１４…表示画素、２０…駆動回路、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…データ線駆動回路、２４…ゲート線駆動回路、２５…ドレイン線駆動回路、３１…ガラス基板、３２…ゲート電極、３２Ａ，４１Ａ…透明導電層、３２Ｂ，４１Ｂ…金属導電層、３３…ゲート絶縁膜、３４…チャネル層、３５…絶縁保護層、３６…ソース電極、３７…ドレイン電極、３８…開口規定絶縁層、３８Ａ，Ｈ…開口、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃｓ…保持容量、ＤＳＬ…ドレイン線、ＤＴＬ…データ線、Ｔｄｒ…駆動トランジスタ、Ｔｗｓ…書込トランジスタ、ＷＳＬ…ゲート線。
【技術分野】
【０００１】
本技術は、有機ＥＬ(electro luminescence)素子を備えた表示パネルおよびそれを備えた表示装置に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている（例えば、特許文献１参照）。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【０００５】
図１８は、有機ＥＬ表示装置における一般的なサブピクセルの断面構成を表したものである。図１８に記載のサブピクセル１００は、ボトムエミッション構造のサブピクセルであり、例えば、ＴＦＴなどの画素回路が形成された回路基板１１０上に平坦化層１２０を備えており、その平坦化層１２０上に有機ＥＬ素子１３０を備えている。有機ＥＬ素子１３０は、例えば、平坦化層１２０側から順に、アノード電極１３１、有機層１３２およびカソード電極１３３を有している。有機層１３２およびカソード電極１３３におけるアノード電極１３１上の積層部分は、窓規定層１４０に形成された開口によって規定されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２３２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、図１８に記載のサブピクセルでは、回路基板１１０を形成した後の工程が多数ある。そのため、製造コストが高くなってしまうという問題があった。
【０００８】
本技術はかかる問題点に鑑みてなされたものであり、回路基板形成後の工程数が削減された表示パネルおよびそれを備えた表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本技術による表示パネルは、有機ＥＬ素子および画素回路を画素ごとに備えている。画素回路は、映像信号を書き込む書き込み用の第１トランジスタと、第１トランジスタによって書き込まれた映像信号に基づいて有機ＥＬ素子を駆動する駆動用の第２トランジスタとを有している。第２トランジスタは、ゲート、ソースおよびドレインを有しており、有機ＥＬ素子は、アノード、有機層およびカソードを有している。ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体となっている。アノードは、透明導電層と同層に形成されると共に透明導電層と同一の材料によって形成された層を有している。
【００１０】
本技術による表示装置は、上述の発光パネルを表示パネルとして備えており、さらに、その表示パネルを駆動する駆動回路も備えている。
【００１１】
本技術による発光パネルおよび表示装置では、有機ＥＬ素子のアノードにおいて、ゲートの透明導電層と同層に形成されると共に透明導電層と同一の材料によって形成された層が設けられている。これにより、例えば、ゲートの形成されるガラス基板上にアノード電極を作ることができ、さらに、アノード電極をゲートと一括して形成することができる。
【発明の効果】
【００１２】
本技術による表示パネルおよび表示装置によれば、ゲートの形成されるガラス基板上にアノード電極を作ることができ、さらに、アノード電極をゲートと一括して形成することができるようにしたので、平坦化層を形成したり、アノード電極を別途に形成したりするのを省略することができる。従って、回路基板形成後の工程数を削減することができる。
【図面の簡単な説明】
【００１３】
【図１】本技術の一実施の形態に係る表示装置の概略構成図である。
【図２】図１のサブピクセルの回路構成の一例を表す図である。
【図３】図１のサブピクセルの断面構成の一例を表す図である。
【図４】図３のサブピクセルの製造方法の一例を説明するための図である。
【図５】図４に続く工程について説明するための図である。
【図６】図５に続く工程について説明するための図である。
【図７】図６に続く工程について説明するための図である。
【図８】図７に続く工程について説明するための図である。
【図９】図８に続く工程について説明するための図である。
【図１０】図９に続く工程について説明するための図である。
【図１１】図３のサブピクセルの一変形例を表す図である。
【図１２】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１３】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１４】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１５】適用例３の外観を表す斜視図である。
【図１６】適用例４の外観を表す斜視図である。
【図１７】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１８】従来のサブピクセルの回路構成の一例を表す図である。
【発明を実施するための形態】
【００１４】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．変形例
３．モジュールおよび適用例
【００１５】
＜１．実施の形態＞
図１は、本技術の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。
【００１６】
表示パネル１０は、複数の表示画素１４が２次元配置された表示領域１０Ａを有している。表示パネル１０は、外部から入力された映像信号２０Ａに基づく画像を、各表示画素１４をアクティブマトリクス駆動することにより表示するものである。各表示画素１４は、発光色の互いに異なる複数種類のサブピクセルを含んでいる。具体的には、各表示画素１４は、赤色用のサブピクセル１３Ｒと、緑色用のサブピクセル１３Ｇと、青色用のサブピクセル１３Ｂと、白色用のサブピクセル１３Ｗとを含んでいる。なお、以下では、サブピクセル１３Ｒ，１３Ｇ，１３Ｂ，１３Ｗの総称としてサブピクセル１３を用いるものとする。
【００１７】
図２は、サブピクセル１３の回路構成の一例を表したものである。サブピクセル１３は、図２に示したように、有機ＥＬ素子１１と、有機ＥＬ素子１１を駆動する画素回路１２とを有している。なお、サブピクセル１３Ｒには、有機ＥＬ素子１１として、赤色のＥＬ光を発する有機ＥＬ素子１１Ｒが設けられている。同様に、サブピクセル１３Ｇには、有機ＥＬ素子１１として、緑色のＥＬ光を発する有機ＥＬ素子１１Ｇが設けられている。サブピクセル１３Ｂには、有機ＥＬ素子１１として、青色のＥＬ光を発する有機ＥＬ素子１１Ｂが設けられている。サブピクセル１３Ｗには、有機ＥＬ素子１１として、白色のＥＬ光を発する有機ＥＬ素子１１Ｗが設けられている。
【００１８】
画素回路１２は、例えば、書込トランジスタＴｗｓ（第１トランジスタ）と、駆動トランジスタＴｄｒ（第２トランジスタ）と、保持容量Ｃｓとを含んで構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。なお、画素回路１２は、２Ｔｒ１Ｃの回路構成に限られるものではなく、互いに直列接続された２つの書込トランジスタＴｗｓを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。
【００１９】
書込トランジスタＴｗｓは、映像信号２０Ａに対応する電圧を保持容量Ｃｓに書き込むトランジスタである。駆動トランジスタＴｄｒは、書込トランジスタＴｗｓによって書き込まれた保持容量Ｃｓの電圧に基づいて有機ＥＬ素子１１を駆動するトランジスタである。書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により構成されている。なお、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、ｐチャネルＭＯＳ型のＴＦＴにより構成されていてもよい。
【００２０】
駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５を有している。駆動回路２０は、また、データ線駆動回路２３の出力に接続されたデータ線ＤＴＬと、ゲート線駆動回路２４の出力に接続されたゲート線ＷＳＬと、ドレイン線駆動回路２５の出力に接続されたドレイン線ＤＳＬとを有している。駆動回路２０は、さらに、有機ＥＬ素子１１のカソードに接続されたグラウンド線ＧＮＤ（図２参照）を有している。なお、グラウンド線ＧＮＤは、グラウンドに接続されるものであり、グラウンドに接続されたときにグラウンド電圧となる。
【００２１】
タイミング生成回路２１は、例えば、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２１Ａを出力するようになっている。
【００２２】
映像信号処理回路２２は、例えば、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧２２Ｂをデータ線駆動回路２３に出力するものである。
【００２３】
データ線駆動回路２３は、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力されたアナログの信号電圧２２Ｂを、各データ線ＤＴＬを介して、選択対象の表示画素１４（またはサブピクセル１３）に書き込むものである。データ線駆動回路２３は、例えば、信号電圧２２Ｂと、映像信号とは無関係の一定電圧とを出力することが可能となっている。
【００２４】
ゲート線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数のゲート線ＷＳＬに選択パルスを順次印加して、複数の表示画素１４（またはサブピクセル１３）をゲート線ＷＳＬ単位で順次選択するものである。ゲート線駆動回路２４は、例えば、書込トランジスタＴｗｓをオンさせるときに印加する電圧と、書込トランジスタＴｗｓをオフさせるときに印加する電圧とを出力することが可能となっている。
【００２５】
ドレイン線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、所定の電圧を、各ドレイン線ＤＳＬを介して、各画素回路１２の駆動トランジスタＴｄｒのドレインに出力するようになっている。ドレイン線駆動回路２５は、例えば、有機ＥＬ素子１１を発光させるときに印加する電圧と、有機ＥＬ素子１１を消光させるときに印加する電圧とを出力することが可能となっている。
【００２６】
次に、図２を参照して、各構成要素の接続関係および配置について説明する。ゲート線ＷＳＬは、行方向に延在して形成されており、書込トランジスタＴｗｓのゲートに接続されている。ドレイン線ＤＳＬも行方向に延在して形成されており、駆動トランジスタＴｄｒのドレインに接続されている。データ線ＤＴＬは列方向に延在して形成されており、書込トランジスタＴｗｓのドレインに接続されている。
【００２７】
書込トランジスタＴｗｓのソースは、駆動トランジスタＴｄｒのゲートと、保持容量Ｃｓの一端とに接続されている。駆動トランジスタＴｄｒのソースと保持容量Ｃｓの他端（書込トランジスタＴｗｓに未接続の端子）とが、有機ＥＬ素子１１のアノードに接続されている。有機ＥＬ素子１１のカソードは、グラウンド線ＧＮＤに接続されている。カソードは、例えば、表示領域１０Ａ全面に渡って形成されている。
【００２８】
次に、図３を参照して、表示パネル１０の表示領域１０Ａにおける断面構成について説明する。表示パネル１０は、例えば、図３に示したように、ガラス基板３１上に、ゲート電極３２、ゲート絶縁膜３３、チャネル層３４、絶縁保護層３５、ソース電極３６、ドレイン電極３７、絶縁保護膜３８、および有機ＥＬ素子１１を有している。
【００２９】
ゲート電極３２は、ガラス基板３１の表面に形成されており、例えば、透明導電層３２Ａおよび金属導電層３２Ｂを、ガラス基板３１側からこの順に積層してなる積層体となっている。ゲート絶縁膜３３は、ゲート電極３２を含むガラス基板３１表面全体をおおむね覆っている。
【００３０】
チャネル層３４は、ゲート電極３２との対向領域を横切るように形成されており、ソース電極３６およびドレイン電極３７の対向方向（後述）に延在して形成されている。チャネル層３４の上面のうちソース電極３６とドレイン電極３７との間隙は、ソース電極３６およびドレイン電極３７によって覆われていない露出面となっている。そして、チャネル層３４のうち露出面を含む所定の領域がチャネル領域となっている。
【００３１】
ソース電極３６およびドレイン電極３７は、チャネル層３４の面内方向において所定の間隙を介して対向配置されている。ソース電極３６は、チャネル層３４の一端と接するとともに、有機ＥＬ素子１１のアノード電極４１とも接している。一方のドレイン電極３７は、チャネル層３４の他端と接するとともに、ドレイン線ＤＳＬとも接している。絶縁保護膜３５は、ゲート絶縁膜３３およびチャネル層３４の表面全体を覆っている。開口規定絶縁層３８は、有機ＥＬ素子１１の位置に対応して開口３８Ａを有している。
【００３２】
有機ＥＬ素子１１は、例えば、アノード電極４１、有機層４２およびカソード電極４３がガラス基板３１側から順に積層された構成を有している。有機層４２は、例えば、アノード電極４１側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。アノード電極４１は、ガラス基板３１の表面（平坦面）上に形成されている。そのため、アノード電極４１は、ガラス基板３１の平坦面にならった平坦な膜となっている。有機層４２およびカソード電極４３は、少なくとも開口３８Ａの底面であるアノード電極４１の上面に接して形成されており、例えば、開口３８Ａの底面および開口規定絶縁層３８の表面全体を覆っている。
【００３３】
アノード電極４１は、例えば、透明導電層４１Ａおよび金属導電層４１Ｂを、ガラス基板３１側からこの順に積層してなる積層体となっている。透明導電層４１Ａは、透明導電層３２Ａと同層に形成されており、透明導電層３２Ａと同一材料および同一膜厚で形成されている。金属導電層４１Ｂは、金属導電層３２Ｂと同層に形成されており、金属導電層３２Ｂと同一材料および同一膜厚で形成されている。
【００３４】
次に、本実施の形態の薄膜トランジスタ１の製造方法の一例について説明する。
【００３５】
まず、ガラス基板４１上に、ゲート電極３２を形成すると同時に、アノード電極４１を形成する（図４）。次に、ゲート電極３２およびアノード電極４１を含む表面全体にゲート絶縁膜３３を形成したのち、ゲート電極３２の直上にチャネル層３４を形成する（図５）。次に、チャネル層１３の両端部と、アノード電極４１との直上に開口３５Ａ，３５Ｂを有する絶縁保護層３５を形成する（図６）。このとき、ゲート絶縁膜３３のうちアノード電極４１の直上に相当する部分を、開口３５Ａを介したエッチングにより除去する（図６）。
【００３６】
その後、表面全体に、ソース電極３６およびドレイン電極３７に用いられる材料を成膜したのち、パターニングおよびエッチングを行うことによって、開口３５Ｂに対応する箇所にソース電極３６およびドレイン電極３７を形成する（図７）。このとき、ソース電極３６の一部が、開口３５Ａの底部に露出しているアノード電極４１に接するように、ソース電極３６を形成する。
【００３７】
次に、開口３５Ａに対応して開口３８Ａを有する開口規定絶縁層３８を形成したのち（図８）、開口３８Ａの底部に露出している金属導電層４１Ｂを、開口３８Ａを介したエッチングにより除去する（図９）。これにより、開口３８Ａの底部に対応して、金属導電層４１Ｂに開口Ｈが形成され、開口Ｈ内（開口３８Ａ内）に透明導電層４１Ａが露出する。次に、開口３８Ａの底部に露出した透明導電層４１Ａに接するように有機層４２を形成するとともに、有機層４２の上にカソード電極４３を形成する。このようにして、開口３８Ａ内に有機ＥＬ素子１１が形成される。以上のようにして、本実施の形態のサブピクセル１３が形成される。
【００３８】
［動作・効果］
本実施の形態の表示装置１では、各表示画素１４において画素回路１２がオンオフ制御され、各表示画素１４の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、アノード電極４１およびガラス基板３１を透過して外部に取り出される。その結果、表示領域１０Ａにおいて画像が表示される。
【００３９】
図１８は、有機ＥＬ表示装置における一般的なサブピクセルの断面構成を表したものである。図１８に記載のサブピクセル１００は、ボトムエミッション構造のサブピクセルであり、例えば、ＴＦＴなどの画素回路が形成された回路基板１１０上に平坦化層１２０を備えており、その平坦化層１２０上に有機ＥＬ素子１３０を備えている。有機ＥＬ素子１３０は、例えば、平坦化層１２０側から順に、アノード電極１３１、有機層１３２およびカソード電極１３３を有している。有機層１３２およびカソード電極１３３におけるアノード電極１３１上の積層部分は、窓規定層１４０に形成された開口によって規定されている。
【００４０】
ところで、図１８に記載のサブピクセルでは、回路基板１１０を形成した後の工程が多数ある。そのため、製造コストが高くなってしまうという問題があった。
【００４１】
一方、本実施の形態では、有機ＥＬ素子１１のアノード電極４１において、駆動トランジスタＴｄｒのゲート電極３２の透明導電層３２Ａと同層に形成されると共に透明導電層３２Ａと同一の材料によって形成された層（透明導電層４１Ａ）が設けられている。これにより、例えば、ゲート電極３２の形成されるガラス基板３１上にアノード電極４１を作ることができ、さらに、アノード電極４１をゲート電極３２と一括して形成することができる。その結果、図１８の平坦化層１２０を形成したり、図１８のアノード電極１３１を別途に形成したりするのを省略することができる。従って、回路基板形成後の工程数を削減することができる。
【００４２】
＜２．変形例＞
上記実施の形態の製造過程では、金属導電層４１Ｂへの開口Ｈの形成が、開口規定絶縁層３８を形成した後に行われていたが、別の工程で行われてもよい。例えば、図１０に示したように、絶縁保護層３５を形成したときに、開口３５Ａを介したエッチングにより、金属導電層４１Ｂに開口Ｈを形成するようにしてもよい。
【００４３】
また、上記実施の形態では、ゲート電極３２およびアノード電極４１は、ともに、積層体となっていたが、単層であってもよい。例えば、図１１に示したように、ゲート電極３２が、透明導電層３２Ａの単体で構成されるとともに、アノード電極４１も、透明導電層４１Ａの単体で構成されていてもよい。
【００４４】
＜３．モジュールおよび適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置の適用例について説明する。上記実施の形態等の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００４５】
［モジュール］
上記実施の形態等の表示装置は、例えば、図１２に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３の一辺に、表示部１０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング制御回路２１、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００４６】
［適用例１］
図１３は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置により構成されている。
【００４７】
［適用例２］
図１４は、上記実施の形態等の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置により構成されている。
【００４８】
［適用例３］
図１５は、上記実施の形態等の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置により構成されている。
【００４９】
［適用例４］
図１６は、上記実施の形態等の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置により構成されている。
【００５０】
［適用例５］
図１７は、上記実施の形態等の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置により構成されている。
【００５１】
以上、上記各実施の形態および適用例を挙げて本技術を説明したが、本技術はそれらに限定されるものではなく、種々変形が可能である。
【００５２】
例えば、上記実施の形態等では、本技術を表示装置に適用した場合について説明したが、それ以外のデバイス、例えば、照明装置などに適用することも可能である。照明装置の場合には、上記の表示パネルは、発光パネルとなる。
【００５３】
また、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路１２に追加することが可能である。その場合、画素回路１２の変更に応じて、上述したタイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００５４】
また、上記実施の形態等では、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の駆動をタイミング生成回路２１および映像信号処理回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００５５】
また、上記実施の形態等では、書込トランジスタＴｗｓのソースおよびドレインや、駆動トランジスタＴｄｒのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。
【００５６】
また、上記実施の形態等では、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒがｎチャネルＭＯＳ型のＴＦＴにより形成されているものとして説明されていたが、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒの少なくとも一方がｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。なお、駆動トランジスタＴｄｒがｐチャネルＭＯＳ型のＴＦＴにより形成されている場合には、上記実施の形態等において、有機ＥＬ素子１１のアノード３５Ａがカソードとなり、有機ＥＬ素子１１のカソード３５Ｂがアノードとなる。また、上記実施の形態等において、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、常に、アモルファスシリコン型のＴＦＴやマイクロシリコン型のＴＦＴである必要はなく、例えば、低温ポリシリコン型のＴＦＴであってもよい。
【符号の説明】
【００５７】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ…サブピクセル、１４…表示画素、２０…駆動回路、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…データ線駆動回路、２４…ゲート線駆動回路、２５…ドレイン線駆動回路、３１…ガラス基板、３２…ゲート電極、３２Ａ，４１Ａ…透明導電層、３２Ｂ，４１Ｂ…金属導電層、３３…ゲート絶縁膜、３４…チャネル層、３５…絶縁保護層、３６…ソース電極、３７…ドレイン電極、３８…開口規定絶縁層、３８Ａ，Ｈ…開口、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃｓ…保持容量、ＤＳＬ…ドレイン線、ＤＴＬ…データ線、Ｔｄｒ…駆動トランジスタ、Ｔｗｓ…書込トランジスタ、ＷＳＬ…ゲート線。
【特許請求の範囲】
【請求項１】
有機ＥＬ素子および画素回路を画素ごとに備え、
前記画素回路は、映像信号を書き込む書き込み用の第１トランジスタと、前記第１トランジスタによって書き込まれた映像信号に基づいて前記有機ＥＬ素子を駆動する駆動用の第２トランジスタとを有し、
前記第２トランジスタは、ゲート、ソースおよびドレインを有し、
前記有機ＥＬ素子は、アノード、有機層およびカソードを有し、
前記ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体であり、
前記アノードは、前記透明導電層と同層に形成されると共に前記透明導電層と同一の材料によって形成された層を有している
表示パネル。
【請求項２】
前記アノードは、ガラス基板上に形成されている
請求項１に記載の表示パネル。
【請求項３】
表示パネルと、
各画素を駆動する駆動回路と
を備え、
前記表示パネルは、有機ＥＬ素子および画素回路を画素ごとに有し、
前記画素回路は、映像信号を書き込む書き込み用の第１トランジスタと、前記第１トランジスタによって書き込まれた映像信号に基づいて前記有機ＥＬ素子を駆動する駆動用の第２トランジスタとを有し、
前記第２トランジスタは、ゲート、ソースおよびドレインを有し、
前記有機ＥＬ素子は、アノード、有機層およびカソードを有し、
前記ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体であり、
前記アノードは、前記透明導電層と同層に形成されると共に前記透明導電層と同一の材料によって形成された層を有している
表示装置。
【請求項１】
有機ＥＬ素子および画素回路を画素ごとに備え、
前記画素回路は、映像信号を書き込む書き込み用の第１トランジスタと、前記第１トランジスタによって書き込まれた映像信号に基づいて前記有機ＥＬ素子を駆動する駆動用の第２トランジスタとを有し、
前記第２トランジスタは、ゲート、ソースおよびドレインを有し、
前記有機ＥＬ素子は、アノード、有機層およびカソードを有し、
前記ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体であり、
前記アノードは、前記透明導電層と同層に形成されると共に前記透明導電層と同一の材料によって形成された層を有している
表示パネル。
【請求項２】
前記アノードは、ガラス基板上に形成されている
請求項１に記載の表示パネル。
【請求項３】
表示パネルと、
各画素を駆動する駆動回路と
を備え、
前記表示パネルは、有機ＥＬ素子および画素回路を画素ごとに有し、
前記画素回路は、映像信号を書き込む書き込み用の第１トランジスタと、前記第１トランジスタによって書き込まれた映像信号に基づいて前記有機ＥＬ素子を駆動する駆動用の第２トランジスタとを有し、
前記第２トランジスタは、ゲート、ソースおよびドレインを有し、
前記有機ＥＬ素子は、アノード、有機層およびカソードを有し、
前記ゲートは、透明導電層の単体、または透明導電層および金属導電層の積層体であり、
前記アノードは、前記透明導電層と同層に形成されると共に前記透明導電層と同一の材料によって形成された層を有している
表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１３−５７７３７（Ｐ２０１３−５７７３７Ａ）
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１１−１９４９５８（Ｐ２０１１−１９４９５８）
【出願日】平成２３年９月７日（２０１１．９．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願日】平成２３年９月７日（２０１１．９．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]