表示装置、および、その製造方法
【課題】表示パネルの面の側において、照明光が被検知体によって反射された反射光を、受光素子が受光することによって、表示領域における被検知体の位置を検出し、その赤外線を受光する受光素子によって得られるデータのＳ／Ｎ比をさらに改善する。
【解決手段】シリコン半導体よりもバンドギャップが狭い半導体層４７を、位置センサ素子３２ａが含み、その半導体層４７において反射光Ｈを位置センサ素子３２ａが受光するように構成する。
【解決手段】シリコン半導体よりもバンドギャップが狭い半導体層４７を、位置センサ素子３２ａが含み、その半導体層４７において反射光Ｈを位置センサ素子３２ａが受光するように構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、および、その製造方法に関する。特に、本発明は、画素が複数配置された表示領域に、受光素子が複数形成されている表示パネルと、その表示パネルの一方の面の側から照明光を出射する照明部とを具備しており、その照明光によって表示領域にて画像を表示すると共に、表示パネルの他方の面の側において、その照明光が被検知体によって反射された反射光を、受光素子が受光することによって、表示領域における被検知体の位置を検出する表示装置、および、その製造方法に関する。
【背景技術】
【０００２】
液晶表示装置，有機ＥＬ表示装置などの表示装置は、薄型、軽量、低消費電力といった利点を有する。
【０００３】
このような表示装置において、液晶表示装置は、一対の基板の間に液晶層が封入された液晶パネルを、表示パネルとして有している。液晶パネルは、たとえば、透過型であって、液晶パネルの背面に設けられたバックライトなどの照明装置が出射した照明光を、その液晶パネルが変調して透過させる。そして、その変調した照明光によって画像の表示が、液晶パネルの正面にて実施される。
【０００４】
この液晶パネルは、たとえば、アクティブマトリクス方式であり、画素スイッチング素子として機能する薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が複数形成されているＴＦＴアレイ基板と、そのＴＦＴアレイ基板に対面するように対向する対向基板と、ＴＦＴアレイ基板および対向基板の間に設けられた液晶層とを有する。このアクティブマトリクス方式の液晶パネルにおいては、画素スイッチング素子が画素電極に電位を入力することによって、液晶層に印加する電圧を可変し、その画素を透過する光の透過率を制御して、その光を変調させる。
【０００５】
上記のような液晶パネルにおいては、上記の画素スイッチング素子として機能するＴＦＴの他に、位置センサ素子として機能する受光素子を内蔵したものが提案されている。
【０００６】
上記のように位置センサ素子として受光素子が内蔵された液晶パネルは、ユーザーインターフェイスとしての機能が実現できるため、Ｉ／Ｏタッチパネル（Ｉｎｔｅｇｒａｔｅｄ−Ｏｐｔｉｃａｌ ｔｏｕｃｈ ｐａｎｅｌ）と呼ばれている。このタイプの液晶パネルにおいては、液晶パネルの前面に、別途、抵抗膜方式や静電容量方式のタッチパネルを設置する必要がなくなる。このため、装置の小型化を、容易に実現できる。また、さらに、抵抗膜方式や静電容量方式のタッチパネルを設置した場合には、そのタッチパネルによって表示領域において透過する光が減少する場合や、その光が干渉される場合があるため、表示画像の品質が低下する場合があるが、上記のように液晶パネルに位置センサ素子として受光素子を内蔵することによって、この不具合の発生を防止できる。
【０００７】
このような液晶パネルにおいては、たとえば、液晶パネルの前面に触れられたユーザーの指やタッチペンなどの被検知体からの可視光線を、その位置センサ素子として内蔵された受光素子が受光して光電変換することで、受光データを生成する。その後、その位置センサ素子である受光素子によって得られた受光データに基づいて、その被検知体が接触した位置を特定し、その特定された位置に対応する操作が、液晶表示装置自身や、その液晶表示装置に接続された他の電子機器において実施される。
【０００８】
上記のように受光素子を用いて被検知体の位置を検出する場合には、受光素子によって得られる受光データは、外光に含まれる可視光線の影響によって、多くのノイズを含む場合がある。また、表示領域において黒表示を実施する場合には、ＴＦＴアレイ基板に設けられた受光素子は、被検知体から出射される可視光線を受光することが困難である。このため、正確に、位置を検出をすることが困難な場合がある。
【０００９】
このような不具合を改善するために、赤外線を用いる技術が提案されている。ここでは、被検知体から反射される赤外線を、受光素子が受光することによって受光データを取得し、その取得したデータに基づいて、被検知体の位置を特定している（たとえば、特許文献１，特許文献２，特許文献３参照）。
【００１０】
【特許文献１】特開２００５−２７５６４４号公報
【特許文献２】特開２００４−３１８８１９号公報
【特許文献３】特開２００６−３０１８６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記においては、受光素子が赤外線を受光する感度が低いことに起因して、受光素子によって得られたデータにノイズが含まれ、十分なＳ／Ｎ比のデータを得ることが困難な場合がある。このため、赤外線の光強度を強くする必要が生じ、消費電力の増加が生ずる場合がある。特に、モバイル用途においては、この不具合が顕在化する場合がある。
【００１２】
したがって、本発明は、位置センサ素子として設けられた受光素子によって得られるデータのＳ／Ｎ比を改善することが可能な表示装置、および、その製造方法を提供する。
【課題を解決するための手段】
【００１３】
本発明は、画素が複数配置された表示領域に受光素子が複数形成されている表示パネルと、前記表示パネルの一方の面の側から照明光を出射する照明部とを具備し、前記表示パネルの他方の面の側において前記照明光が被検知体によって反射された反射光を前記受光素子が受光することにより、前記表示領域における被検知体の位置を検出する表示装置であって、前記照明部は、可視光線と赤外線とを前記照明光として出射するように構成されており、前記受光素子は、シリコン半導体よりもバンドギャップが狭い半導体層を含み、当該半導体層において前記反射光を受光するように構成されている。
【００１４】
本発明においては、シリコン半導体よりもバンドギャップが狭い半導体層を受光素子が含み、当該半導体層において反射光を受光素子が受光する。
【発明の効果】
【００１５】
本発明によれば、受光素子によって得られたデータのＳ／Ｎ比を改善することが可能な表示装置、および、その製造方法を提供する。
【発明を実施するための最良の形態】
【００１６】
本発明にかかる実施形態の一例について説明する。
【００１７】
＜実施形態１＞
（液晶表示装置の全体構成）
図１は、本発明にかかる実施形態１において、液晶表示装置１００の構成を示す断面図である。
【００１８】
本実施形態の液晶表示装置１００は、図１に示すように、液晶パネル２００と、バックライト３００と、データ処理部４００とを有する。各部について順次説明する。
【００１９】
液晶パネル２００は、アクティブマトリクス方式であり、図１に示すように、ＴＦＴアレイ基板２０１と対向基板２０２と液晶層２０３とを有する。
【００２０】
この液晶パネル２００においては、ＴＦＴアレイ基板２０１と対向基板２０２とが間隔を隔てるよう対面している。そして、そのＴＦＴアレイ基板２０１と対向基板２０２との間に挟まれるように、液晶層２０３が設けられている。
【００２１】
そして、液晶パネル２００は、透過型であって、図１に示すように、ＴＦＴアレイ基板２０１の側に位置するようにバックライト３００が配置されており、ＴＦＴアレイ基板２０１において対向基板２０２に対面している面とは反対側の面に、バックライト３００から出射された照明光が照射される。そして、液晶パネル２００は、複数の画素（図示無し）が配置され、画像を表示する表示領域ＰＡを含み、その液晶パネル２００の背面側に設置されたバックライト３００が出射した照明光を、第１の偏光板２０６を介して背面から受け、その背面から受けた光を表示領域ＰＡにおいて変調する。ここでは、ＴＦＴアレイ基板２０１において画素に対応するように、複数のＴＦＴが画素スイッチング素子（図示無し）として設けられており、その画素スイッチング素子であるＴＦＴがスイッチング制御されることによって、背面から受けた照明光を変調する。そして、その変調された照明光が、第２の偏光板２０７を介して、正面側に出射し、表示領域ＰＡにおいて画像が表示される。
【００２２】
また、本実施形態においては、この液晶パネル２００は、いわゆるＩ／Ｏタッチパネルであり、詳細については後述するが、液晶パネル２００においてバックライト３００が設置された背面に対して反対側となる正面に、ユーザーの指やタッチペンなどの被検知体が接触または近接した際に、その被検知体によって反射される反射光を受光する受光素子が、位置センサ素子（図示無し）として形成されている。たとえば、フォトダイオードが、この位置センサ素子として形成されている。この受光素子である位置センサ素子は、液晶パネル２００の正面側において、被検知体が反射する反射光を受光する。すなわち、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向かう反射光を受光する。そして、受光素子である位置センサ素子は、光電変換することによって、受光データを生成する。
【００２３】
バックライト３００は、図１に示すように、液晶パネル２００の背面に対面しており、その液晶パネル２００の表示領域ＰＡに照明光を出射する。ここでは、バックライト３００は、図１に示すように、光源３０１と、その光源３０１から照射された光を拡散することよって面状の光に変換する導光板３０２とを有しており、液晶パネル２００の表示領域ＰＡの全面に平面光を照射する。
【００２４】
具体的には、バックライト３００は、液晶パネル２００を構成するＴＦＴアレイ基板２０１と対向基板２０２とにおいて、ＴＦＴアレイ基板２０１の側に位置するように配置されている。そして、ＴＦＴアレイ基板２０１において対向基板２０２に対面している面とは反対側の面に、その平面光を照射する。つまり、バックライト３００は、ＴＦＴアレイ基板２０１の側から対向基板２０２の側へ向かうように平面光を照明する。
【００２５】
本実施形態においては、バックライト３００の光源３０１は、図１に示すように、たとえば、可視光源３０１ａと、赤外光源３０１ｂとを有する。可視光源３０１ａと赤外光源３０１ｂとのそれぞれは、導光板３０２の端部に設けられ、可視光線と非可視光線とを照明光として出射する。具体的には、可視光源３０１ａは、白色ＬＥＤであり、白色の可視光線を照射面から照射する。また、赤外光源３０１ｂは、赤外ＬＥＤであり、赤外線を照射面から照射する。たとえば、中心波長が８５０ｎｍである赤外線を照射する。そして、可視光源３０１ａから照射された白色の可視光線と、赤外光源３０１ｂから照射された赤外線とが、導光板３０２において拡散され、平面光として、液晶パネル２００の背面に照射される。
【００２６】
データ処理部４００は、図１に示すように、制御部４０１と、位置検出部４０２とを有する。データ処理部４００は、コンピュータを含み、プログラムによってコンピュータが各部として動作するように構成されている。
【００２７】
データ処理部４００の制御部４０１は、液晶パネル２００とバックライト３００との動作を制御するように構成されている。制御部４０１は、液晶パネル２００に制御信号を供給することによって、液晶パネル２００に複数設けられた画素スイッチング素子（図示無し）の動作を制御する。たとえば、線順次駆動を実行させる。また、制御部４０１は、バックライト３００に制御信号を供給することによって、バックライト３００の動作を制御し、バックライト３００から照明光を照射する。このように、制御部４０１は、液晶パネル２００とバックライト３００との動作を制御することによって、液晶パネル２００の表示領域ＰＲに画像を表示する。
【００２８】
このほかに、制御部４０１は、液晶パネル２００に制御信号を供給することによって、液晶パネル２００に位置センサ素子として複数設けられた受光素子（図示無し）の動作を制御し、その位置センサ素子から受光データを収集する。たとえば、線順次駆動を実行させて、受光データを収集する。
【００２９】
データ処理部４００の位置検出部４０２は、液晶パネル２００に複数設けられた受光素子（図示無し）である位置センサ素子から収集した受光データに基づいて、液晶パネル２００の表示領域において、ユーザーの指やタッチペンなどの被検知体が接触または近接した位置を検出する。
【００３０】
（液晶パネルの全体構成）
液晶パネル２００について詳細に説明する。
【００３１】
図２は、本発明にかかる実施形態１において、液晶パネル２００を示す平面図である。
【００３２】
図２に示すように、液晶パネル２００は、表示領域ＰＡと、周辺領域ＣＡとを有する。
【００３３】
液晶パネル２００において表示領域ＰＡには、図２に示すように、複数の画素Ｐが水平方向ｘと垂直方向ｙとのそれぞれにマトリクス状に並ぶように配置されており、画像を表示する。詳細については後述するが、画素Ｐは、画素スイッチング素子として機能するＴＦＴ（図示無し）を含む。そして、この複数の画素Ｐに対応するように、位置センサ素子として機能する受光素子（図示無し）が、複数、形成されている。
【００３４】
液晶パネル２００において周辺領域ＣＡは、図２に示すように、表示領域ＰＡの周辺を囲うように設けられている。この周辺領域ＣＡにおいては、図２に示すように、表示用垂直駆動回路１１と、表示用水平駆動回路１２と、センサ用垂直駆動回路１３と、センサ用水平駆動回路１４とが形成されている。たとえば、上記の画素スイッチング素子として機能するＴＦＴ（図示無し）と、位置センサ素子として機能する受光素子（図示無し）と同様にして形成された半導体素子によって、この各回路が構成されている。そして、表示領域ＰＡにおいて画素Ｐに対応するように画素スイッチング素子として設けられたＴＦＴを、表示用垂直駆動回路１１および表示用水平駆動回路１２が駆動し、画像表示を実行する。そして、これと共に、表示領域ＰＡにおいて画素Ｐに対応するように位置センサ素子として設けられた受光素子（図示無し）を、センサ用垂直駆動回路１３とセンサ用水平駆動回路１４とが駆動し、受光データを収集する。
【００３５】
具体的には、表示用垂直駆動回路１１は、図２に示すように、垂直方向ｙに延在している。表示用垂直駆動回路１１は、垂直方向ｙにおいて複数の画素Ｐに対応するように画素スイッチング素子として形成された各ＴＦＴ（図示無し）のゲート電極に接続されている。そして、表示用垂直駆動回路１１は、供給される駆動信号に基づいて、その垂直方向ｙに並ぶ複数のＴＦＴに、走査信号を、順次、供給する。ここでは、水平方向ｘに並ぶ複数の画素Ｐに対応して形成された複数のＴＦＴのそれぞれにゲート線（図示無し）が接続され、そのゲート線が垂直方向ｙに並ぶ複数の画素Ｐに対応するように複数形成されており、表示用垂直駆動回路１１は、その複数をゲート線に、順次、走査信号を供給する。
【００３６】
表示用水平駆動回路１２は、図２に示すように、水平方向ｘに延在している。表示用水平駆動回路１２は、水平方向ｘにおいて複数の画素Ｐに対応するように画素スイッチング素子として形成された各ＴＦＴ（図示無し）のソース電極に接続されている。そして、表示用水平駆動回路１２は、供給される駆動信号に基づいて、その垂直方向ｙに並ぶ複数のＴＦＴに、データ信号を、順次、供給する。ここでは、垂直方向ｙに並ぶ複数の画素Ｐに対応して形成された複数のＴＦＴのそれぞれに信号線（図示無し）が接続され、その信号線が水平方向ｘに並ぶ複数の画素Ｐに対応するように複数形成されており、表示用水平駆動回路１２は、その複数の信号線に、順次、映像データ信号を供給する。
【００３７】
センサ用垂直駆動回路１３は、図２に示すように、垂直方向ｙに延在している。センサ用垂直駆動回路１３は、垂直方向ｙにおいて複数の画素Ｐに対応するように位置センサ素子として形成された各受光素子（図示無し）に接続されている。そして、センサ用垂直駆動回路１３は、供給される駆動信号に基づいて、その垂直方向ｙに並ぶ複数の受光素子において、受光データを読み出す受光素子を選択する。ここでは、水平方向ｘに並ぶ複数の画素Ｐに対応して形成された複数の受光素子のそれぞれにゲート線（図示無し）が接続され、そのゲート線が垂直方向ｙに並ぶ複数の画素Ｐに対応するように複数形成されており、センサ用垂直駆動回路１３は、その複数のゲート線を順次選択するように走査信号を供給する。
【００３８】
センサ用水平駆動回路１４は、水平方向ｘに延在している。センサ用水平駆動回路１４は、水平方向ｘにおいて複数の画素Ｐに対応するように位置センサ素子として形成された各受光素子（図示無し）に接続されている。そして、センサ用水平駆動回路１４は、供給される駆動信号に基づいて、その垂直方向ｙに並ぶ複数の受光素子から受光データを、順次、読み出す。ここでは、垂直方向ｙに並ぶ複数の画素Ｐに対応して形成された複数の受光素子のそれぞれに、信号読み出し線（図示無し）が接続され、その信号読み出し線が水平方向ｘに並ぶ複数の画素Ｐに対応するように複数形成されており、センサ用水平駆動回路１４は、その複数の信号読み出し線を介して受光素子から、順次、受光データを読み出した後、位置検出部４０２へ出力する。そして、液晶パネル２００の表示領域ＰＡにユーザーの指やタッチペンなどの被検知体が接触または近接した位置を、その受光素子から出力される受光データに基づいて、位置検出部４０２が検出する。
【００３９】
（液晶パネルの表示領域の構成）
図３は、本発明の実施形態１において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。図４は、本発明の実施形態１において、液晶パネル２００の表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す平面図である。図３は、図４においてＸ１−Ｘ２部分に対応する部分を示している。
【００４０】
図３に示すように、液晶パネル２００は、ＴＦＴアレイ基板２０１と、対向基板２０２と、液晶層２０３とを有している。液晶パネル２００は、ＴＦＴアレイ基板２０１と対向基板２０２とがスペーサ（図示無し）によって間隔を隔てられ、シール材（図示無し）で貼り合わされており、そのＴＦＴアレイ基板２０１と対向基板２０２との間の間隔に液晶層２０３が設けられている。
【００４１】
また、図３と図４とに示すように、液晶パネル２００は、画素Ｐにおいて、光透過領域ＴＡと遮光領域ＲＡとを含む。
【００４２】
光透過領域ＴＡにおいては、バックライト３００から出射された照明光が、ＴＦＴアレイ基板２０１の側から対向基板２０２の側へ透過する。ここでは、光透過領域ＴＡには、図３と図４とに示すように、カラーフィルタ層２１が形成されており、バックライト３００から出射された照明光が着色されて、ＴＦＴアレイ基板２０１の側から対向基板２０２の側へ透過する。
【００４３】
一方で、遮光領域ＲＡにおいては、図３と図４とに示すように、ブラックマトリクス層２１Ｋが形成されており、バックライト３００から出射された照明光を、ブラックマトリクス層２１Ｋが、カラーフィルタ層２１の周囲において遮光する。
【００４４】
そして、この遮光領域ＲＡにおいては、図３と図４とに示すように、受光領域ＳＡが形成されている。
【００４５】
この受光領域ＳＡにおいては、ＴＦＴアレイ基板２０１と対向基板２０２とが対面する面において、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向かう光を受光する受光素子が、位置センサ素子３２ａとして形成されている。具体的には、図３に示すように、液晶パネル２００は、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向かう光において、ブラックマトリクス層２１Ｋに形成された開口２１ａを透過する光を、その位置センサ素子３２ａが受光するように形成されている。この位置センサ素子３２ａは、図３に示すように、液晶パネル２００の正面側において、ユーザーの指などの被検知体によってバックライト３００から照射された照明光が反射された反射光を、対向基板２０２の側から受けて受光する。
【００４６】
液晶パネル２００の各部について説明する。
【００４７】
ＴＦＴアレイ基板２０１について下記に示す。
【００４８】
ＴＦＴアレイ基板２０１は、光を透過する絶縁体の基板であり、たとえば、ガラスにより形成されている。このＴＦＴアレイ基板２０１においては、図３に示すように、対向基板２０２に対面する側の面に、画素スイッチング素子３１と、位置センサ素子３２ａと、画素電極６２とが形成されている。
【００４９】
なお、図３においては、画素Ｐのカラーフィルタ層２１において赤フィルタ層２１Ｒに対応するドット領域について示しているが、その他の緑フィルタ層２１Ｇと青フィルタ層２１Ｂとに対応するドット領域においては、位置センサ素子３２ａを除いた他の部材が、赤フィルタ層２１Ｒに対応するドット領域の場合と同様に形成されている。
【００５０】
ＴＦＴアレイ基板２０１の各部について示す。
【００５１】
画素スイッチング素子３１は、図３に示すように、ＴＦＴアレイ基板２０１において対向基板２０２に対面する側の面に形成されている。画素スイッチング素子３１は、ゲート電極４５と、ゲート絶縁膜４６ｇと、半導体層４８とを含み、たとえば、ＬＤＤ構造のボトムゲート型ＴＦＴとして形成されている。
【００５２】
具体的には、画素スイッチング素子３１において、ゲート電極４５は、たとえば、モリブデンなどの金属材料を用いて形成されている。
【００５３】
また、画素スイッチング素子３１において、ゲート絶縁膜４６ｇは、シリコン酸化膜などの絶縁材料を用いて形成されている。
【００５４】
また、画素スイッチング素子３１において、半導体層４８は、ゲート電極４５に対応するようにチャネル形成領域が形成されると共に、そのチャネル領域を挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂが形成されている。ここでは、ＬＤＤ構造になるように、この一対のソース・ドレイン領域４８Ａ，４８Ｂは、チャネル領域４８Ｃを挟むように一対の低濃度不純物領域４８Ａｂ，４８Ｂｂが形成され、さらに、その一対の低濃度不純物領域４８Ａｂ，４８Ｂｂを挟むように、一対の高濃度不純物領域４８Ａａ，４８Ｂａが形成されている。具体的には、ｎ型不純物をドープすることで、低濃度不純物領域４８Ａｂ，４８Ｂｂを形成し、その低濃度不純物領域４８Ａｂ，４８Ｂｂよりも多くｎ型不純物をドープすることで、一対の高濃度不純物領域４８Ａａｂ，４８Ｂａを形成する。
【００５５】
本実施形態においては、半導体層４８は、シリコン半導体よりもバンドギャップが狭くなるように形成されている。具体的には、半導体層４８は、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含むように形成されている。たとえば、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように、半導体層４８を形成することが好適である。特に、ｘ＝０．８にすることが好適であるので、たとえば、Ｓｉ０．８Ｇｅ０．２の組成式に対応するように、半導体層４８を形成している。
【００５６】
そして、画素スイッチング素子３１においては、ソース電極５３とドレイン電極５４ととが、半導体層４８を被覆する層間絶縁層４９に設けられた開口に、アルミニウムなどの導電材料を埋め込み、パターン加工することによって形成されている。
【００５７】
位置センサ素子３２ａは、受光素子であって、図３に示すように、ＴＦＴアレイ基板２０１において対向基板２０２に対面する側の面に形成されている。ここでは、位置センサ素子３２ａは、図３に示すように、液晶パネル２００の正面側において、指などの被検知体によって反射され、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向う反射光を、液晶層２０３を介して受光するように、ＴＦＴアレイ基板２０１に設けられている。この位置センサ素子３２ａは、たとえば、ＰＩＮ構造のフォトダイオードを含むＰＩＮセンサであって、コントロール電極４３と、コントロール電極４３上に設けられた絶縁膜４６ｓと、絶縁膜４６ｓを介してコントロール電極４３に対面する半導体層４７とを含む。そして、位置センサ素子３２ａは、受光領域ＳＡから入射する光を受光し、光電変換することによって、受光データを生成し、読み出される。
【００５８】
具体的には、位置センサ素子３２ａにおいて、コントロール電極４３は、たとえば、モリブデンなどの金属材料を用いて形成されている。金属材料などのように光を遮光するザ遮光材料によってコントロール電極４３を形成することによって、背面側から入射する照明光が半導体層４７に入射しないように、その照明光を遮光することができる。つまり、本実施形態においては、コントロール電極４３は、遮光膜として機能するように形成されている。
【００５９】
また、位置センサ素子３２ａにおいて、絶縁膜４６ｓは、シリコン酸化膜などの絶縁材料を用いて形成されている。
【００６０】
また、位置センサ素子３２ａにおいて、半導体層４７は、ｐ層４７ｐとｎ層４７ｎとｉ層４７ｉとを含み、ＰＩＮ構造になるように構成されており、光電変換を行う。具体的には、ｐ層４７ｐは、ｐ型不純物がドープされることによって形成され、ｎ層４７ｎは、ｎ型不純物がドープされることによって形成され、ｉ層４７ｉは、高抵抗であって、ｐ層４７ｐとｎ層４７ｎとの間に介在している。
【００６１】
本実施形態においては、位置センサ素子３２ａの半導体層４７は、シリコン半導体よりもバンドギャップが狭くなるように形成されている。ここでは、位置センサ素子３２ａの半導体層４７は、画素スイッチング素子３１の半導体層４８とバンドギャップが互いに同じになるように形成されている。具体的には、半導体層４７は、画素スイッチング素子３１の半導体層４８と同様に、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含むように形成されている。たとえば、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように、半導体層４７が形成されている。特に、ｘ＝０．８にすることが好適であるので、画素スイッチング素子３１の半導体層４８と同様に、たとえば、Ｓｉ０．８Ｇｅ０．２の組成式に対応するように、位置センサ素子３２ａの半導体層４７は、形成されている。
【００６２】
そして、位置センサ素子３２ａにおいて、アノード電極５１とカソード電極５２とが、層間絶縁層４９に設けられた開口にアルミニウムを埋め込むことによって形成されている。
【００６３】
画素電極６２は、図３に示すように、ＴＦＴアレイ基板２０１において対向基板２０２に対面する面を被覆するように、絶縁材料で形成された平坦化膜６０上に設けられている。ここでは、図３に示すように、画素電極６２は、平坦化膜６０上において、光透過領域ＴＡに対応するように形成されており、液晶層２０３に接続されている。画素電極６２は、いわゆる透明電極であって、たとえば、ＩＴＯを用いて形成されている。そして、画素電極６２は、バックライト３００によって照明された光を変調するために、対向電極２３と共に、液晶層２０３に電圧を印加する。なお、この画素電極６２は、表示領域ＰＡにおいて、複数の画素Ｐのそれぞれに対応するように複数がマトリクス状になるように配置されており、特に図示をしていないが、画素スイッチング素子３１のドレイン電極５４に接続されている。
【００６４】
対向基板２０２について示す。
【００６５】
対向基板２０２は、ＴＦＴアレイ基板２０１の場合と同様に、光を透過する絶縁体の基板であり、ガラスにより形成されている。そして、対向基板２０２は、図３に示すように、ＴＦＴアレイ基板２０１に対して間隔を隔てるよう対面している。そして、対向基板２０２には、図３に示すように、カラーフィルタ層２１と、ブラックマトリクス層２１Ｋと、平坦化膜２２と、対向電極２３とが形成されている。
【００６６】
対向基板２０２の各部について示す。
【００６７】
カラーフィルタ層２１は、図３に示すように、対向基板２０２にてＴＦＴアレイ基板２０１に対面する側の面に形成されている。カラーフィルタ層２１は、図４に示すように、光透過領域ＴＡに対応するように、赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂとが形成されている。ここでは、赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂとのそれぞれは、矩形形状であり、水平方向ｘに並ぶように形成されている。カラーフィルタ層２１は、たとえば、顔料や染料などの着色剤を含有するポリイミド樹脂を用いて形成される。ここでは、赤と緑と青との３原色を１組として構成されている。そして、カラーフィルタ層２１は、バックライト３００から出射された照明光を着色する。
【００６８】
ブラックマトリクス層２１Ｋは、図３に示すように、表示領域ＰＡにおいて複数の画素Ｐを区画するように、遮光領域ＲＡに形成され、光を遮光する。ここでは、ブラックマトリクス層２１Ｋは、対向基板２０２にてＴＦＴアレイ基板２０１に対面する側の面に形成されている。また、ブラックマトリクス層２１Ｋは、光が透過する開口２１ａが、受光領域ＳＡに対応するように形成されている。つまり、ブラックマトリクス層２１Ｋは、図３と図４に示すように、遮光領域ＲＡにおいて受光領域ＳＡ以外の領域に対応するように形成されている。たとえば、ブラックマトリクス層２１Ｋは、黒色の金属酸化膜を用いて形成される。
【００６９】
平坦化膜２２は、図３に示すように、光透過領域ＴＡと、遮光領域ＲＡとのそれぞれに対応するように、対向基板２０２にてＴＦＴアレイ基板２０１に対面する側の面に形成されている。ここでは、平坦化膜２２は、光透過性の絶縁材料によって形成されている。そして、カラーフィルタ層２１とブラックマトリクス層２１Ｋとのそれぞれを被覆し、対向基板２０２にてＴＦＴアレイ基板２０１に対面する面側を平坦化している。
【００７０】
対向電極２３は、図３に示すように、対向基板２０２にてＴＦＴアレイ基板２０１に対面する側の面に形成されている。ここで、対向電極２３は、平坦化膜２２を被覆するように形成されている。対向電極２３は、いわゆる透明電極であって、たとえば、ＩＴＯを用いて形成されている。
【００７１】
液晶層２０３について示す。
【００７２】
液晶層２０３は、図３に示すように、ＴＦＴアレイ基板２０１と対向基板２０２との間にて挟持されており、配向処理されている。たとえば、液晶層２０３は、ＴＦＴアレイ基板２０１と対向基板２０２との間において、スペーサ（図示なし）により所定の距離が保持された間隔に、封入されている。そして、液晶層２０３は、ＴＦＴアレイ基板２０１および対向基板２０２に形成された液晶配向膜（図示なし）によって配向されている。たとえば、液晶層２０３は、液晶分子が垂直配向するように形成される。
【００７３】
（製造方法）
以下より、本実施形態の液晶表示装置１００の製造方法において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程について説明する。
【００７４】
図５は、本発明にかかる実施形態１において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【００７５】
図５においては、（ａ），（ｂ），（ｃ）の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示しており、この製造工程を実施することによって、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【００７６】
各工程について順次説明する。
【００７７】
まず、図５（ａ）に示すように、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成する。
【００７８】
ここでは、ＴＦＴアレイ基板２０１の表面に、たとえば、モリブデンなどの導電材料を、スパッタリング法によってスパッタし、導電体膜（図示無し）を成膜後、リソグラフィ技術を用いて、その導電体膜をパターン加工することによって、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成する。たとえば、６５ｎｍ厚になるように、このゲート電極４５とコントロール電極４３とのそれぞれを形成する。
【００７９】
つぎに、図５（ｂ）に示すように、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成する。
【００８０】
ここでは、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを被覆するように、絶縁層４６をＴＦＴアレイ基板２０１の表面に形成することによって、画素スイッチング素子３１のゲート電極４５上にゲート絶縁膜４６ｇを設けると共に、位置センサ素子３２ａのコントロール電極４３上に絶縁膜４６ｓを設ける。たとえば、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、７０ｎｍ厚のシリコン酸化膜（ＳｉＯ２）を絶縁層４６として成膜することによって、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成する。
【００８１】
つぎに、図５（ｃ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【００８２】
ここでは、絶縁層４６を被覆するように、ＴＦＴアレイ基板２０１の表面に半導体層（図示無し）を形成後、リソグラフィ技術を用いて、その半導体層をパターン加工することによって、画素スイッチング素子３１の半導体層４８と、この位置センサ素子３２ａの半導体層４７とを形成する。
【００８３】
本実施形態においては、ＳｉｘＧｅ（１−ｘ）（０．６＜ｘ＜１）の組成式に対応する多結晶の半導体になるように、この画素スイッチング素子３１の半導体層４８と位置センサ素子３２ａの半導体層４７とを形成する。
【００８４】
具体的には、まず、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスに、ＧｅＨ４のようにゲルマニウム元素を含有した分子からなるガスを混合した混合ガスを用いて、ＰＥＣＶＤ法にて、アモルファスなＳｉｘＧｅ（１−ｘ）膜（図示無し）を成膜する。たとえば、４０ｎｍ厚になるように、成膜する。
【００８５】
ここでは、シリコン元素を含有した分子からなるガスと、ゲルマニウム元素を含有した分子からなるガスとの混合比を調整することで、任意な組成のＳｉｘＧｅ（１−ｘ）膜が成膜できる。そして、そのアモルファスなＳｉｘＧｅ（１−ｘ）膜を多結晶化する。たとえば、エキシマレーザーを用いて多結晶化する。その後、そのＳｉｘＧｅ（１−ｘ）膜をパターン加工することによって、図５（ｃ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【００８６】
つぎに、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【００８７】
ここでは、画素スイッチング素子３１の半導体層４８において、ゲート電極４５に対応する部分をチャネル領域４８Ｃにすると共に、そのチャネル領域４８Ｃを挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂを形成する。本実施形態においては、ＬＤＤ構造になるように、チャネル領域４８Ｃを挟むように一対の低濃度不純物領域４８Ａｂ，４８Ｂｂを形成し、さらに、その一対の低濃度不純物領域４８Ａｂ，４８Ｂｂを挟むように、一対の高濃度不純物領域４８Ａａ，４８Ｂａを形成することで、一対のソース・ドレイン領域４８Ａ，４８Ｂを設ける。具体的には、イオン注入法によって、ｎ型不純物を半導体層４８にドープすることで、低濃度不純物領域４８Ａｂ，４８Ｂｂを形成する。そして、イオン注入法によって、その低濃度不純物領域４８Ａｂ，４８Ｂｂよりも多くｎ型不純物を半導体層４８にドープすることで、一対の高濃度不純物領域４８Ａａ，４８Ｂａを形成する。
【００８８】
また、位置センサ素子３２ａの半導体層４７において、コントロール電極４３に対応する部分には、ｉ層４７ｉが設けられており、さらに、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。つまり、位置センサ素子３２ａがＰＩＮ構造になるように形成されている。具体的には、イオン注入法によって、ｐ型不純物を半導体層４７にドープすることで、ｐ層４７ｐを形成する。また、イオン注入法によって、ｎ型不純物を半導体層４７にドープすることで、ｎ層４７ｎを形成する。
【００８９】
そして、図３に示すように、層間絶縁膜４９をＴＦＴアレイ基板２０１に被覆後、画素スイッチング素子３１のソース電極５３およびドレイン電極５４と、位置センサ素子３２ａのアノード電極５１およびカソード電極５２とを形成する。ここでは、層間絶縁層４９に開口に設けた後に、アルミニウムを埋め込みパターン加工することによって、画素スイッチング素子３１のソース電極５３およびドレイン電極５４と、位置センサ素子３２ａのアノード電極５１およびカソード電極５２とを形成する。
【００９０】
その後、ＴＦＴアレイ基板２０１の面を被覆するように絶縁材料で平坦化膜６０を形成後、その平坦化膜６０上に画素電極６２を形成する。ここでは、たとえば、ＩＴＯのような透明な導電材料を用いて、画素電極６２を形成する。
【００９１】
そして、画素電極６２などの各部が形成されたＴＦＴアレイ基板２０１と、対向電極２３などの各部が形成された対向基板２０２とを、画素電極６２と対向電極２３とが対向するように貼り合わせる。ここでは、貼り合わせるに当たり、ＴＦＴアレイ基板２０１と対向基板２０２とのそれぞれに、たとえば、ポリイミドで配向膜を形成した後に、その配向膜をラビング処理する。そして、ＴＦＴアレイ基板２０１と対向基板２０２とを、間隔を隔てて対面するように貼り合わせる。その後、そのＴＦＴアレイ基板２０１と対向基板２０２との間の間隔に液晶を注入し、液晶層２０３を配向させて液晶パネル２００を形成する。
【００９２】
その後、偏光板、バックライトなどの周辺機器を実装して液晶表示装置１００を完成する。
【００９３】
（動作）
以下より、上記の液晶表示装置１００において、ユーザーの指などの被検知体が液晶パネル２００の表示領域ＰＡに接触もしくは移動された位置を検出する際の動作について説明する。
【００９４】
図６は、本発明に係る実施形態１において、被検知体が液晶パネル２００の表示領域ＰＡに接触もしくは移動された位置を検出する際の様子を模式的に示す断面図である。図６においては、要部を記載し、その他の部分については、記載を省略している。
【００９５】
ユーザーの指などの被検知体Ｆが表示領域ＰＡに接触もしくは移動された場合には、図６に示すように、バックライト３００から照明された照明光Ｒが、その被検知体Ｆによって反射された反射光Ｈを、液晶パネル２００に形成された位置センサ素子３２ａが受光する。
【００９６】
ここでは、バックライト３００が可視光線ＶＲと赤外線ＩＲとを含む照明光Ｒを、平面光として、液晶パネル２００の背面に照射する。そして、その照明光Ｒは、液晶パネル２００を介して、被検知体Ｆに照射され、被検知体Ｆによって反射される。そして、その被検知体Ｆによって反射された反射光Ｈを、位置センサ素子３２ａが受光する。
【００９７】
このとき、照明光Ｒにおいて可視光線ＶＲは、液晶パネル２００の各部において吸収され、その強度が低下した状態で、位置センサ素子３２ａによって受光される。これに対して、照明光Ｒにおいて赤外線ＩＲは、液晶パネル２００の各部において吸収される割合が可視光線ＶＲよりも小さいため、可視光線ＶＲよりも大きな強度で、位置センサ素子３２ａによって受光される。
【００９８】
そして、その受光した光の強度に応じた信号強度の受光データを位置センサ素子３２ａが生成する。その後、周辺回路によって受光データが読み出され、その受光データが読み出された位置センサ素子３２ａの位置と、その位置センサ素子３２ａから読み出された受光データの信号強度とのそれぞれに基づいて、被検知体Ｆが表示領域ＰＡにおいて接触した位置が、位置検出部４０２によって検出される。
【００９９】
以上のように、本実施形態においては、可視光線ＶＲと赤外線ＩＲとをバックライト３００が液晶パネル２００の背面側から照明光Ｒとして出射し、その液晶パネル２００の正面側において、その照明光Ｒが被検知体Ｆによって反射された反射光Ｈを位置センサ素子３２ａが受光する。ここでは、位置センサ素子３２ａは、シリコン半導体よりもバンドギャップが狭い半導体層４７を含み、その半導体層４７において反射光Ｈを受光し、光電変換することで受光データを生成する。本実施形態においては、シリコンとゲルマニウムとを含むように、この半導体層４７を形成している。このため、被検知体Ｆによって反射された反射光Ｈにおいては、可視光線ＶＲが各部材によって吸収され、赤外線ＩＲが多く含まれるが、本実施形態は、高感度に、その赤外線ＩＲを受光し、受光データを生成することができる。
【０１００】
図７は、本発明にかかる実施形態１において、半導体層の組成と、その半導体層の吸収係数とを示す図である。図７において、横軸は、光の波長（Ｗａｖｅｌｅｎｇｔｈ）λ（ｎｍ）であり、縦軸は、その光の吸収係数（ａｄｓｏｒｐｔｉｏｎ ｃｏｅｆｆｉｃｉｅｎｔ）α（ｃｍ−１）である。図７においては、結晶シリコン（Ｓｉ）と、アモルファスシリコン（ａ−Ｓｉ）と、ゲルマニウム（Ｇｅ）とのそれぞれについて、示している。
【０１０１】
図７に示すように、ゲルマニウム（Ｇｅ）は、赤外線ＩＲの吸収係数が大きい。たとえば、波長が８５０ｎｍである場合においては、ゲルマニウム（Ｇｅ）は、アモルファスシリコン（ａ−Ｓｉ）と比較して、約１０００倍の吸収係数を示し、結晶シリコン（Ｓｉ）と比較して、約１００倍の吸収係数を示す。このため、ゲルマニウム（Ｇｅ）を含有させることで、赤外線ＩＲの吸収係数を向上できるので、高感度に、赤外線ＩＲによる受光データを生成することができる。
【０１０２】
したがって、本実施形態は、位置センサ素子３２ａによって得られた受光データのＳ／Ｎ比を改善することができる。
【０１０３】
また、本実施形態においては、位置センサ素子３２ａの半導体層４７と、画素スイッチング素子３１の半導体層４８とのそれぞれを、バンドギャップが互いに同じになるように形成している。つまり、位置センサ素子３２ａの半導体層４７と、画素スイッチング素子３１の半導体層４８とのそれぞれを、互いに同じ組成になるように形成している。そして、さらに、本実施形態においては、画素スイッチング素子３１と位置センサ素子３２ａとを、ＴＦＴアレイ基板２０１の同一面に形成している。したがって、本実施形態は、効率的に製造を実施することができる。
【０１０４】
また、本実施形態においては、位置センサ素子３２ａの半導体層４７と、画素スイッチング素子３１の半導体層４８とのそれぞれを、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように形成している。
【０１０５】
図８は、本発明にかかる実施形態１において、シリコン半導体層中におけるゲルマニウム（Ｇｅ）の含有率（ｍｏｌ％）と、エネルギーギャップ（ｅＶ）との関係を示す図である。図８において、横軸は、ゲルマニウム（Ｇｅ）の含有率（ｍｏｌ％）であり、縦軸は、エネルギーギャップ（ｅＶ）である。ここでは、引っ張り歪み、または、圧縮歪みによってチャネル領域に歪みを与えた場合（ＣＯＨＥＲＥＮＴＲＹ ＳＴＲＡＩＮＥＤ）と、歪みを与えていない場合（ＵＮＳＴＲＡＩＮＥＤ）とを示している。なお、この図は、「Ｒ． Ｐｅｏｐｌｅ，「Ｉｎｄｉｒｅｃｔ ｂａｎｄ ｇａｐ ｏｆ ｃｏｈｅｒｅｎｔｌｙ ｓｔｒａｉｎｅｄ ＧｅｘＳｉ１−ｘ ｂｕｌｋ ａｌｌｏｙｓ ｏｎ ｛００１｝ ｓｉｌｉｃｏｎ ｓｕｂｓｔｒａｔｅ」，Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ，Ｔｈｅ Ａｍｅｒｉｃａｎ Ｐｈｙｓｉｃａｌ Ｓｏｃｉｅｔｙ，１９８５年７月１５日、３２巻数、２号数、１４０５ページ」から引用した図である。
【０１０６】
図８に示すように、ゲルマニウム（Ｇｅ）の含有率が増加すると、エネルギーギャップ（バンドギャップ）が減少し、一方で、ゲルマニウム（Ｇｅ）の含有率が減少すると、エネルギーギャップ（バンドギャップ）が増加する。このため、ゲルマニウム（Ｇｅ）の含有率が４０％以下の場合（ｘ≦０．６）には、画素スイッチング素子３１において光リークが生ずる場合がある。一方で、ゲルマニウム（Ｇｅ）の０％の場合（ｘ＝１）には、バンドギャップが広くなり、位置センサ素子３２ａの感度がダウンする。よって、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように、位置センサ素子３２ａの半導体層４７と、画素スイッチング素子３１の半導体層４８とのそれぞれを形成することで、両特性を両立することができる。また、図８に示すように、チャネル領域に歪みを与えることによって、キャリア移動度を向上できる。このため、チャネル領域に歪みを与えることも可能である。
【０１０７】
＜実施形態２＞
以下より、本発明にかかる実施形態２について説明する。
【０１０８】
（液晶パネルの表示領域の構成）
図９は、本発明にかかる実施形態２において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。図９は、前述の図３と同様に、図４においてＸ１−Ｘ２部分に対応する部分を示している。
【０１０９】
本実施形態においては、図９に示すように、位置センサ素子３２ａの半導体層４７の構成が、実施形態１と異なる。また、画素スイッチング素子３１については、図９に示すように、その構成が同じであるが、その半導体層４８の組成が実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。
【０１１０】
本実施形態において、画素スイッチング素子３１の半導体層４８は、実施形態１の場合のように、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含む半導体ではなく、ゲルマニウム（Ｇｅ）を含まないシリコン半導体である。たとえば、多結晶シリコンによって形成されている。
【０１１１】
そして、画素スイッチング素子３１の半導体層４８においては、実施形態１と同様に、ゲート電極４５に対応するようにチャネル形成領域が形成されると共に、そのチャネル領域を挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂが形成されている。
【０１１２】
また、位置センサ素子３２ａの半導体層４７は、実施形態１と同様に、コントロール電極４３に対応する部分がｉ層４７ｉとして形成され、さらに、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。
【０１１３】
しかしながら、本実施形態における位置センサ素子３２ａの半導体層４７は、図９に示すように、実施形態１と異なる構成であって、第１半導体層４７Ｘと、第２半導体層４７Ｙとを含んでいる。
【０１１４】
この位置センサ素子３２ａの半導体層４７において、第１半導体層４７Ｘは、絶縁膜４６上に形成されており、コントロール電極４３に対応する部分にｉ層４７ｉが設けられ、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。
【０１１５】
本実施形態においては、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８と同様に、ゲルマニウム（Ｇｅ）を含まない、シリコン半導体として形成されている。つまり、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８とバンドギャップが互いに同じになるように形成されている。
【０１１６】
一方で、位置センサ素子３２ａの半導体層４７において、第２半導体層４７Ｙは、図９に示すように、第１半導体層４７Ｘ上に形成されている。つまり、第２半導体層４７Ｙは、図９に示すように、第１半導体層４７Ｘよりも対向基板２０２の側に位置するように、第１半導体層４７Ｘ上に積層されている。
【０１１７】
本実施形態においては、第２半導体層４７Ｙは、図９に示すように、第１半導体層４７Ｘと異なる形状であって、第１半導体層４７Ｘの中央部分に対応するようにパターン加工されている。
【０１１８】
また、第２半導体層４７Ｙは、図９に示すように、画素スイッチング素子３１の半導体層４８よりも、対向基板２０２の側に位置するように形成されている。そして、図９に示すように、第２半導体層４７Ｙは、コントロール電極４３に対応する部分にｉ層４７ｉが設けられ、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。
【０１１９】
本実施形態においては、第２半導体層４７Ｙは、シリコン半導体よりもバンドギャップが狭くなるように形成されている。つまり、第２半導体層４７Ｙは、画素スイッチング素子３１の半導体層４８、および、上記の第１半導体層４７Ｘよりもバンドギャップが狭くなるように形成されている。
【０１２０】
ここでは、第２半導体層４７Ｙは、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含むように形成されている。たとえば、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように、第２半導体層４７Ｙが形成されている。特に、ｘ＝０．８にすることが好適であるので、本実施形態においては、Ｓｉ０．８Ｇｅ０．２の組成式に対応するように、第２半導体層４７Ｙが形成されている。
【０１２１】
（製造方法）
以下より、本実施形態の液晶表示装置１００の製造方法において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程について説明する。
【０１２２】
図１０と図１１は、本発明にかかる実施形態２において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【０１２３】
図１０と図１１とにおいては、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），（ｇ）の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示しており、この製造工程を実施することによって、図９に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【０１２４】
各工程について順次説明する。
【０１２５】
まず、図１０（ａ）に示すように、実施形態１の場合と同様にして、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成する。
【０１２６】
つぎに、図１０（ｂ）に示すように、実施形態１の場合と同様にして、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成する。
【０１２７】
つぎに、図１０（ｃ）に示すように、多結晶シリコン膜Ｓｐを形成する。
【０１２８】
ここでは、絶縁膜４６を被覆するように、ＴＦＴアレイ基板２０１の表面に多結晶シリコン膜Ｓｐを形成する。
【０１２９】
具体的には、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスを用いて、ＰＥＣＶＤ法にて、アモルファスシリコン膜（図示無し）を、たとえば、４０ｎｍ厚になるように成膜する。そして、その後、エキシマレーザーを用いて、そのアモルファスシリコン膜を多結晶化し、多結晶シリコン膜Ｓｐを形成する。
【０１３０】
つぎに、図１０（ｄ）に示すように、ストッパー酸化膜Ｓｏｘを形成する。
【０１３１】
ここでは、多結晶シリコン膜Ｓｐを被覆するように、ＴＦＴアレイ基板２０１の表面に、ストッパー酸化膜Ｓｏｘを形成する。たとえば、ＣＶＤ法によって、２０ｎｍ厚のシリコン酸化膜（ＳｉＯ２）を多結晶シリコン膜Ｓｐ上に成膜することによって、ストッパー酸化膜Ｓｏｘを形成する。
【０１３２】
つぎに、図１１（ｅ）に示すように、ストッパー酸化膜Ｓｏｘをパターン加工する。
【０１３３】
ここでは、上述した第２半導体層４７Ｙを形成する領域に開口ＡＰを形成するように、リソグラフィ技術によって、ストッパー酸化膜Ｓｏｘをパターン加工する。
【０１３４】
つぎに、図１１（ｆ）に示すように、第２半導体層４７Ｙを形成する。
【０１３５】
ここでは、ストッパー酸化膜Ｓｏｘに形成した開口ＡＰ内を埋めるように、シリコン・ゲルマニウム半導体を選択成長させることで、第２半導体層４７Ｙを形成する。
【０１３６】
具体的には、まず、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスに、ＧｅＨ４のようにゲルマニウム元素を含有した分子からなるガスを混合した混合ガスを用いて、ＰＥＣＶＤ法にて、アモルファスなＳｉｘＧｅ（１−ｘ）膜（図示無し）を成膜する。たとえば、３０ｎｍ厚になるように成膜する。
【０１３７】
つぎに、図１１（ｇ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとを形成する。
【０１３８】
ここでは、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとの形状に対応するように、多結晶シリコン膜Ｓｐをパターン加工することによって、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとを形成する
【０１３９】
つぎに、図９に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１４０】
ここでは、実施形態１と同様にして、不純物を各半導体層にドープすることによって、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１４１】
その後、図９に示すように、実施形態１と同様にして、液晶パネル２００を形成する。なお、図９においては、上記のストッパー酸化膜Ｓｏｘは層間絶縁膜４９として機能するので図示を省略している。
【０１４２】
以上のように、本実施形態においては、位置センサ素子３２ａは、光を受光して受光データを生成する半導体層４７が、第１半導体層４７Ｘと第２半導体層４７Ｙとを含む。ここでは、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８とバンドギャップが互いに同じになるように形成されている。このため、同一工程にて形成可能であるので、効率的に製造することができる。この他に、他の周辺回路についても、同一工程にて形成できるので、製造の効率化を実現できる。また、第２半導体層４７Ｙは、画素スイッチング素子３１の半導体層４８よりもバンドギャップが狭くなるように形成されている。そして、さらに、第２半導体層４７Ｙは、第１半導体層４７Ｘよりも液晶パネル２００の正面側に位置するように、第１半導体層４７Ｘの上に積層されている。この場合には、第２半導体層４７Ｙにおいて歪みが与えられるので、キャリア移動度を向上できる。このため、本実施形態は、位置センサ素子３２ａにおいて高感度に受光データを生成することができると共に、画素スイッチング素子３１においてリーク電流が生ずることを防止することができる。
【０１４３】
したがって、本実施形態は、位置センサ素子３２によって得られた受光データのＳ／Ｎ比を改善することができる。
【０１４４】
＜実施形態３＞
以下より、本発明にかかる実施形態３について説明する。
【０１４５】
本実施形態は、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程における動作が、実施形態２と異なる。この点を除き、本実施形態は、実施形態２と同様である。このため、重複する個所については、説明を省略する。
【０１４６】
図１２は、本発明にかかる実施形態３において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【０１４７】
図１２においては、図１０に示した工程に続いて実施される工程を示しており、図１０（ａ），（ｂ），（ｃ），（ｄ）の実施後に、図１２（ｅ），（ｆ），（ｇ）の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示している。本実施形態においては、この製造工程を実施することによって、実施形態２と同様に、図９に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【０１４８】
各工程について順次説明する。
【０１４９】
まず、図１０（ａ），（ｂ）に示すように、実施形態２の場合と同様にして、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成後、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成する。
【０１５０】
つぎに、図１０（ｃ），（ｄ）に示すように、実施形態２の場合と同様にして、多結晶シリコン膜Ｓｐを形成後、ストッパー酸化膜Ｓｏｘを形成する。
【０１５１】
つぎに、図１２（ｅ）に示すように、実施形態２と同様にして、ストッパー酸化膜Ｓｏｘをパターン加工し、第２半導体層４７Ｙを形成する領域に、開口ＡＰを形成する。
【０１５２】
つぎに、図１２（ｆ）に示すように、シリコン・ゲルマニウム半導体層Ｓｇを形成する。
【０１５３】
ここでは、ＴＦＴアレイ基板２０１の表面にシリコン・ゲルマニウム半導体層Ｓｇを形成することによって、開口ＡＰ内にシリコン・ゲルマニウム半導体層Ｓｇを埋め込むと共に、ストッパー酸化膜Ｓｏｘの表面を被覆させる。
【０１５４】
具体的には、まず、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスに、ＧｅＨ４のようにゲルマニウム元素を含有した分子からなるガスを混合した混合ガスを用いて、ＰＥＣＶＤ法にて、アモルファスなＳｉｘＧｅ（１−ｘ）膜（図示無し）を成膜する。
【０１５５】
そして、たとえば、エキシマレーザーを用いて、そのアモルファスなＳｉｘＧｅ（１−ｘ）膜を多結晶化し、シリコン・ゲルマニウム半導体層Ｓｇを形成する。なお、高速アニール処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ ａｎｎｅａｌ））によって、多結晶化を行ってもよい。
【０１５６】
つぎに、図１２（ｇ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘおよび第２半導体層４７Ｙとを形成する。
【０１５７】
ここでは、シリコン・ゲルマニウム半導体層Ｓｇをエッチバックし、ストッパー酸化膜Ｓｏｘに形成した開口ＡＰ内に、そのシリコン・ゲルマニウム半導体４７ｇが埋め込まれた状態にすることによって、位置センサ素子３２ａの第２半導体層４７Ｙを形成する。
【０１５８】
そして、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとの形状に対応するように、多結晶シリコン膜Ｓｐをパターン加工することによって、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとを形成する。具体的には、ストッパー酸化膜Ｓｏｘと多結晶シリコン膜Ｓｐとを、順次、リソグラフィ技術を用いてパターン加工する。これにより、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとの形状に、多結晶シリコン膜Ｓｐがパターン加工される。
【０１５９】
つぎに、図９に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１６０】
ここでは、実施形態１と同様にして、不純物を各半導体層にドープすることによって、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１６１】
その後、図９に示すように、実施形態１と同様にして、液晶パネル２００を形成する。
【０１６２】
以上のように、本実施形態においては、液晶パネル２００は、実施形態２と同様な構成にて形成されているので、実施形態２と同様に、位置センサ素子３２によって得られた受光データのＳ／Ｎ比を改善することができる。
【０１６３】
＜実施形態４＞
以下より、本発明にかかる実施形態４について説明する。
【０１６４】
（液晶パネルの表示領域の構成）
【０１６５】
本実施形態は、実施形態１と同様な構造であるが（つまり、図３に示した構成と同様）、画素スイッチング素子３１の半導体層４８の組成と、位置センサ素子３２ａの半導体層４７の組成とが実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。
【０１６６】
本実施形態においては、画素スイッチング素子３１の半導体層４８は、実施形態１と異なり、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含む半導体層ではなく、ゲルマニウム（Ｇｅ）を含まない、シリコン半導体層として形成されている。
【０１６７】
そして、画素スイッチング素子３１の半導体層４８は、実施形態１と同様に、ゲート電極４５に対応するようにチャネル形成領域が形成されると共に、そのチャネル領域を挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂが形成されている。
【０１６８】
一方で、位置センサ素子３２ａの半導体層４７は、画素スイッチング素子３１の半導体層４８と同様に、シリコン半導体層として形成されているが、ｉ層４７ｉに対応する部分が、シリコン半導体よりもバンドギャップが狭くなるように形成されている。詳細については後述するが、本実施形態においては、この半導体層４７においてｉ層４７ｉに対応する部分が、ゲルマニウム（Ｇｅ）を含むように形成されている。
【０１６９】
（製造方法）
以下より、本実施形態の液晶表示装置１００の製造方法において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程について説明する。
【０１７０】
図１３と図１４は、本発明にかかる実施形態４において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【０１７１】
図１３と図１４とにおいては、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），（ｇ），（ｈ）の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示しており、この製造工程を実施することによって、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【０１７２】
各工程について順次説明する。
【０１７３】
まず、図１３（ａ）に示すように、実施形態２の場合と同様にして、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成後、図１３（ｂ）に示すように、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成するように、絶縁層４６を設ける。
【０１７４】
つぎに、図１３（ｃ）に示すように、アモルファスシリコン膜Ｓａを形成する。
【０１７５】
ここでは、絶縁層４６を被覆するように、ＴＦＴアレイ基板２０１の表面にアモルファスシリコン膜Ｓａを形成する。
【０１７６】
具体的には、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスを用いて、ＰＥＣＶＤ法にて、アモルファスシリコン膜Ｓａを成膜する。
【０１７７】
つぎに、図１３（ｄ）に示すように、フォトレジスト膜Ｒ１を形成する。
【０１７８】
ここでは、アモルファスシリコン膜Ｓａを被覆するように、ＴＦＴアレイ基板２０１の表面に、フォトレジスト膜Ｒ１を形成する。
【０１７９】
つぎに、図１４（ｅ）に示すように、フォトレジスト膜Ｒ１をパターン加工する。
【０１８０】
ここでは、フォトレジスト膜Ｒ１において、上述したｉ層４７ｉに対応する領域に、開口ＡＰを形成するように、リソグラフィ技術によって、フォトレジスト膜Ｒ１をパターン加工する。
【０１８１】
つぎに、図１４（ｆ）に示すように、アモルファスシリコン膜Ｓａに対してイオン注入を実施する。
【０１８２】
ここでは、イオン注入法によって、ゲルマニウム（Ｇｅ）イオンをアモルファスシリコン膜Ｓａに注入する。
【０１８３】
つぎに、図１４（ｇ）に示すように、アモルファスシリコン膜Ｓａを多結晶化し、多結晶シリコン膜Ｓｐを形成する。
【０１８４】
ここでは、フォトレジスト膜Ｒ１を除去した後に、エキシマレーザーを用いて、アモルファスシリコン膜Ｓａを多結晶化することによって、多結晶シリコン膜Ｓｐを形成する。
【０１８５】
つぎに、図１４（ｈ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０１８６】
ここでは、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７との形状に対応するように、多結晶シリコン膜Ｓｐをフォトリソグラフィ技術でパターン加工することによって、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０１８７】
つぎに、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１８８】
ここでは、実施形態１と同様にして、不純物を各半導体層にドープすることによって、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１８９】
その後、図３に示すように、実施形態１と同様にして、液晶パネル２００を形成する。
【０１９０】
以上のように、本実施形態においては、位置センサ素子３２ａは、光を受光して受光データを生成する半導体層４７が、ゲルマニウムを含み、画素スイッチング素子３１の半導体層４８よりもバンドギャップが狭くなるように形成されている。このため、本実施形態は、高感度に受光データを生成することができると共に、画素スイッチング素子３１においてリーク電流が生ずることを防止することができる。
【０１９１】
＜実施形態５＞
以下より、本発明にかかる実施形態５について説明する。
【０１９２】
本実施形態は、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程における動作が、実施形態４と異なる。この点を除き、本実施形態は、実施形態４と同様である。このため、重複する個所については、説明を省略する。
【０１９３】
図１５と図１６は、本発明にかかる実施形態５において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【０１９４】
図１５と図１６とにおいては、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），（ｇ），（ｈ）の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示しており、この製造工程を実施することによって、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【０１９５】
各工程について順次説明する。
【０１９６】
まず、図１５（ａ）に示すように、実施形態４の場合と同様にして、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成後、図１５（ｂ）に示すように、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成するように、絶縁層４６を設ける。
【０１９７】
つぎに、図１５（ｃ）に示すように、多結晶シリコン膜Ｓｐを形成する。
【０１９８】
ここでは、絶縁層４６を被覆するように、ＴＦＴアレイ基板２０１の表面に多結晶シリコン膜Ｓｐを形成する。
【０１９９】
具体的には、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスを用いて、ＰＥＣＶＤ法にて、アモルファスシリコン膜（図示無し）を成膜する。そして、その後、エキシマレーザーを用いて、そのアモルファスシリコン膜を多結晶化し、多結晶シリコン膜Ｓｐを形成する。
【０２００】
つぎに、図１５（ｄ）に示すように、ストッパー酸化膜Ｓｏｘを形成する。
【０２０１】
ここでは、多結晶シリコン膜Ｓｐを被覆するように、ＴＦＴアレイ基板２０１の表面に、ストッパー酸化膜Ｓｏｘを形成する。たとえば、ＣＶＤ法によってシリコン酸化膜（ＳｉＯ２）を多結晶シリコン膜Ｓｐ上に成膜することによって、ストッパー酸化膜Ｓｏｘを形成する。
【０２０２】
つぎに、図１５（ｅ）に示すように、フォトレジスト膜Ｒ１を形成する。
【０２０３】
ここでは、ストッパー酸化膜Ｓｏｘを被覆するように、ＴＦＴアレイ基板２０１の表面に、フォトレジスト膜Ｒ１を形成する。
【０２０４】
つぎに、図１６（ｆ）に示すように、フォトレジスト膜Ｒ１をパターン加工する。
【０２０５】
ここでは、フォトレジスト膜Ｒ１においてｉ層４７ｉに対応する領域に開口ＡＰを形成するように、リソグラフィ技術によって、フォトレジスト膜Ｒ１をパターン加工する。
【０２０６】
つぎに、図１６（ｇ）に示すように、多結晶シリコン膜Ｓｐに対してイオン注入を実施する。
【０２０７】
ここでは、イオン注入法によって、ゲルマニウム（Ｇｅ）イオンを多結晶シリコン膜Ｓｐに注入する。
【０２０８】
そして、たとえば、高速アニール処理によって、ゲルマニウム（Ｇｅ）イオンが注入された多結晶シリコン膜Ｓｐを熱処理する。これにより、多結晶シリコン膜Ｓｐにおいてゲルマニウム（Ｇｅ）イオンが注入された部分を、多結晶のシリコン・ゲルマニウム半導体のｉ層４７ｉとして形成する。シリコン・ゲルマニウム半導体は、シリコン半導体に比べて、低温で結晶化されるため、高速アニール処理で高い結晶性の半導体膜にすることができる。ただし、エキシマレーザーを用いて、結晶化を実施してもよい。
【０２０９】
つぎに、図１６（ｈ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０２１０】
ここでは、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７との形状に対応するように、多結晶シリコン膜Ｓｐとストッパー酸化膜Ｓｏｘとをフォトリソグラフィ技術でパターン加工する。これにより、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０２１１】
つぎに、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０２１２】
ここでは、実施形態４と同様にして、不純物を各半導体層にドープすることによって、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０２１３】
その後、図３に示すように、実施形態４と同様にして、液晶パネル２００を形成する。なお、図３においては、上記のストッパー酸化膜Ｓｏｘは層間絶縁膜４９として機能するので図示を省略している。
【０２１４】
以上のように、本実施形態においては、実施形態４と同様に、位置センサ素子３２ａは、光を受光して受光データを生成する半導体層４７が、ゲルマニウムを含み、画素スイッチング素子３１の半導体層４８よりもバンドギャップが狭くなるように形成されている。このため、本実施形態は、高感度に受光データを生成することができると共に、画素スイッチング素子３１においてリーク電流が生ずることを防止することができる。
【０２１５】
＜実施形態６＞
以下より、本発明にかかる実施形態６について説明する。
【０２１６】
（液晶パネルの表示領域の構成）
図１７は、本発明にかかる実施形態６において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。図１７は、前述の図３と同様に、図４においてＸ１−Ｘ２部分に対応する部分を示している。
【０２１７】
本実施形態においては、図１７に示すように、位置センサ素子３２ａの半導体層４７の構成が、実施形態２と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。
【０２１８】
位置センサ素子３２ａの半導体層４７は、実施形態２と同様に、コントロール電極４３に対応する部分がｉ層４７ｉとして形成され、さらに、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。
【０２１９】
また、本実施形態における位置センサ素子３２ａの半導体層４７は、図１７に示すように、実施形態２と同様に、第１半導体層４７Ｘと、第２半導体層４７Ｙとを含んでいる。
【０２２０】
この位置センサ素子３２ａの半導体層４７において、第１半導体層４７Ｘは、実施形態２と同様に、絶縁膜４６上に形成されており、コントロール電極４３に対応する部分にｉ層４７ｉが設けられ、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。そして、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８と同様に、ゲルマニウム（Ｇｅ）を含まない、シリコン半導体として形成されている。つまり、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８とバンドギャップが互いに同じになるように形成されている。
【０２２１】
位置センサ素子３２ａの半導体層４７において、第２半導体層４７Ｙは、図１７に示すように、実施形態２と同様に、第１半導体層４７Ｘ上に形成されている。つまり、第２半導体層４７Ｙは、図１７に示すように、第１半導体層４７Ｘよりも対向基板２０２の側に位置するように、第１半導体層４７Ｘ上に積層されており、画素スイッチング素子３１の半導体層４８よりも、対向基板２０２の側に位置するように形成されている。
【０２２２】
本実施形態においては、第２半導体層４７Ｙは、図１７に示すように、実施形態２と異なり、第１半導体層４７Ｘと同じ形状になるようにパターン加工されている。
【０２２３】
そして、図９に示すように、第２半導体層４７Ｙは、コントロール電極４３に対応する部分にｉ層４７ｉが設けられ、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。また、第２半導体層４７Ｙは、画素スイッチング素子３１の半導体層４８、および、上記の第１半導体層４７Ｘよりもバンドギャップが狭くなるように形成されている。具体的には、第２半導体層４７Ｙは、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含むように形成されている。たとえば、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように、第２半導体層４７Ｙが形成されている。
【０２２４】
（製造方法）
以下より、本実施形態の液晶表示装置１００の製造方法において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程について説明する。
【０２２５】
図１８と図１９は、本発明にかかる実施形態６において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【０２２６】
図１８と図１９とにおいては、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示しており、この製造工程を実施することによって、図１７に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【０２２７】
各工程について順次説明する。
【０２２８】
まず、図１８（ａ）に示すように、実施形態２の場合と同様にして、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成する。つぎに、図１８（ｂ）に示すように、実施形態２の場合と同様にして、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成する。
【０２２９】
つぎに、図１８（ｃ）に示すように、アモルファスシリコン膜Ｓａを形成する。
【０２３０】
ここでは、絶縁層４６を被覆するように、ＴＦＴアレイ基板２０１の表面にアモルファスシリコン膜Ｓａを形成する。
【０２３１】
具体的には、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスを用いて、ＰＥＣＶＤ法にて、アモルファスシリコン膜Ｓａを成膜する。
【０２３２】
つぎに、図１９（ｄ）に示すように、シリコン・ゲルマニウム半導体層Ｓｇを形成する。
【０２３３】
ここでは、アモルファスシリコン膜Ｓａを被覆するように、ＴＦＴアレイ基板２０１にシリコン・ゲルマニウム半導体層Ｓｇを形成する。
【０２３４】
具体的には、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスに、ＧｅＨ４のようにゲルマニウム元素を含有した分子からなるガスを混合した混合ガスを用いて、ＰＥＣＶＤ法にて、アモルファスなシリコン・ゲルマニウム半導体層Ｓｇ（ＳｉｘＧｅ（１−ｘ）膜）を形成する。
【０２３５】
つぎに、図１９（ｅ）に示すように、シリコン・ゲルマニウム半導体層Ｓｇをパターン加工する。
【０２３６】
ここでは、位置センサ素子３２ａの第２半導体層４７Ｙを形成する領域以外の領域に形成されたシリコン・ゲルマニウム半導体層Ｓｇを除去し、位置センサ素子３２ａの第２半導体層４７Ｙを形成する領域のみに残るように、フォトリソグラフィ技術によって、シリコン・ゲルマニウム半導体層Ｓｇをパターン加工する。
【０２３７】
つぎに、図１９（ｆ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０２３８】
ここでは、エキシマレーザを用いて、アモルファスのシリコン・ゲルマニウム半導体層Ｓｇと、アモルファスシリコン膜Ｓａとを結晶化した後に、パターン加工を実施することによって、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０２３９】
具体的には、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとの形状に対応するように、多結晶シリコン膜Ｓｐをパターン加工する。これにより、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する
【０２４０】
つぎに、図９に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０２４１】
ここでは、実施形態２と同様にして、不純物を各半導体層にドープすることによって、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０２４２】
その後、図９に示すように、実施形態２と同様にして、液晶パネル２００を形成する。
【０２４３】
以上のように、本実施形態においては、実施形態２と同様に、位置センサ素子３２ａは、光を受光して受光データを生成する半導体層４７が、第１半導体層４７Ｘと第２半導体層４７Ｙとを含む。そして、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８とバンドギャップが互いに同じになるように形成されている。このため、同一工程にて形成可能であるので、効率的に製造することができる。また、第２半導体層４７Ｙは、画素スイッチング素子３１の半導体層４８よりもバンドギャップが狭くなるように形成されている。そして、さらに、第２半導体層４７Ｙは、第１半導体層４７Ｘよりも液晶パネル２００の正面側に位置するように、第１半導体層４７Ｘの上に積層されている。このため、高感度に受光データを生成することができると共に、画素スイッチング素子３１においてリーク電流が生ずることを防止することができる。
【０２４４】
したがって、本実施形態は、実施形態２と同様に、位置センサ素子３２によって得られた受光データのＳ／Ｎ比を改善することができる。
【０２４５】
なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。
【０２４６】
たとえば、本実施形態においては、画素スイッチング素子３１を、ボトムゲート型の薄膜トランジスタとして構成する場合について説明したが、これに限定されない。
【０２４７】
図２０は、本発明にかかる実施形態において、画素スイッチング素子３１の構成の変形形態を示す断面図である。
【０２４８】
図２０に示すように、たとえば、トップゲート型のＴＦＴを、画素スイッチング素子３１として形成してもよい。また、この他に、デュアルゲート構造になるように、この位置センサ素子３２ａを形成してもよい。
【０２４９】
また、本実施形態においては、複数の画素Ｐに対応するように複数の位置センサ素子３２ａを設ける場合について示したが、これに限定されない。たとえば、複数の画素Ｐに対して１つの位置センサ素子３２ａを設けてもよく、逆に、１つの画素Ｐに対して複数の位置センサ素子３２ａを設けてもよい。
【０２５０】
また、本実施形態の液晶表示装置１００は、さまざまな電子機器の部品として適用することができる。
【０２５１】
図２１から図２５は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【０２５２】
図２１に示すように、テレビジョン放送を受信し表示するテレビにおいて、その受信した画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２５３】
また、図２２に示すように、デジタルスチルカメラにおいて、その撮像画像などの画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２５４】
また、図２３に示すように、ノート型パーソナルコンピュータにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２５５】
また、図２４に示すように、携帯電話端末において、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２５６】
また、図２５に示すように、ビデオカメラにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２５７】
この他に、本実施形態においては、位置センサ素子３２ａについて、受光素子であるＰＩＮセンサを設けた場合について説明したが、これに限定されない。たとえば、ＰＤＮ構造のフォトダイオードを含む、ＰＤＮセンサを、位置センサ素子３２ａとして形成しても同様な効果を奏することができる。また、この他に、たとえば、位置センサ素子３２ａとしてフォトトランジスタを形成してもよい。
【０２５８】
また、本実施形態においては、位置センサ素子３２ａをボトムゲート構造になるように形成した場合について説明したが、これに限定されない。たとえば、トップゲート構造になるように、この位置センサ素子３２ａを形成してもよい。また、デュアルゲート構造になるように、この位置センサ素子３２ａを形成してもよい。
【０２５９】
また、本実施形態においては、赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂとのそれぞれをストライプ形状とし、それぞれを水平方向ｘに並ぶように形成すると共に、赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂとに並ぶように、受光領域ＳＡを赤フィルタ層２１Ｒの隣に形成しているが（図４参照）、これに限定されない。たとえば、赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂと受光領域ＳＡとを一組とし、その赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂと受光領域ＳＡとを、２×２のマトリクス状に配置しても良い。
【０２６０】
また、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｃｈｉｎｇ）、ＦＦＳ（Ｆｉｅｌｄ Ｆｒｉｎｇｅ Ｓｗｉｔｃｈｉｎｇ）方式など、さまざまな方式の液晶パネルに適用可能である。さらに、有機ＥＬ表示素子、電子ペーパーなどの他の表示装置においても、適用可能である。
【０２６１】
なお、上記の実施形態において、液晶表示装置１００は、本発明の表示装置に相当する。また、上記の実施形態において、液晶パネル２００は、本発明の表示パネルに相当する。また、上記の実施形態において、ＴＦＴアレイ基板２０１は、本発明の第１基板に相当する。また、上記の実施形態において、対向基板２０２は、本発明の第２基板に相当する。また、上記の実施形態において、液晶層２０３は、本発明の液晶層に相当する。また、上記の実施形態において、バックライト３００は、本発明の照明部に相当する。また、上記の実施形態において、表示領域ＰＡは、本発明の表示領域に相当する。また、上記の実施形態において、画素スイッチング素子３１は、本発明の画素スイッチング素子に相当する。また、上記の実施形態において、位置センサ素子３２ａは、本発明の受光素子に相当する。また、上記の実施形態において、半導体層４７は、本発明の半導体層に相当する。また、上記の実施形態において、第１半導体層４７Ｘは、本発明の第１の半導体層に相当する。また、上記の実施形態において、第２半導体層４７Ｙは、本発明の第２の半導体層に相当する。また、上記の実施形態において、半導体層４８は、本発明の半導体層に相当する。
【図面の簡単な説明】
【０２６２】
【図１】図１は、本発明にかかる実施形態１において、液晶表示装置１００の構成を示す断面図である。
【図２】図２は、本発明にかかる実施形態１において、液晶パネル２００を示す平面図である。
【図３】図３は、本発明の実施形態１において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。
【図４】図４は、本発明の実施形態１において、液晶パネル２００の表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す平面図である。
【図５】図５は、本発明にかかる実施形態１において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図６】図６は、本発明に係る実施形態１において、被検知体が液晶パネル２００の表示領域ＰＡに接触もしくは移動された位置を検出する際の様子を模式的に示す断面図である。
【図７】図７は、本発明にかかる実施形態１において、半導体層の組成と、その半導体層の吸収係数とを示す図である。
【図８】図８は、本発明にかかる実施形態１において、シリコン半導体層中におけるゲルマニウム（Ｇｅ）の含有率（ｍｏｌ％）と、エネルギーギャップ（ｅＶ）との関係を示す図である。
【図９】図９は、本発明にかかる実施形態２において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。
【図１０】図１０は、本発明にかかる実施形態２において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１１】図１１は、本発明にかかる実施形態２において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１２】図１２は、本発明にかかる実施形態３において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１３】図１３は、本発明にかかる実施形態４において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１４】図１４は、本発明にかかる実施形態４において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１５】図１５は、本発明にかかる実施形態５において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１６】図１６は、本発明にかかる実施形態５において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１７】図１７は、本発明にかかる実施形態６において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。
【図１８】図１８は、本発明にかかる実施形態６において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１９】図１９は、本発明にかかる実施形態６において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図２０】図２０は、本発明にかかる実施形態において、画素スイッチング素子３１の構成の変形形態を示す断面図である。
【図２１】図２１は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２２】図２２は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２３】図２３は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２４】図２４は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２５】図２５は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【符号の説明】
【０２６３】
１００：液晶表示装置（表示装置）、２００：液晶パネル（表示パネル）、２０１：ＴＦＴアレイ基板（第１基板）、２０２：対向基板（第２基板）、２０３：液晶層（液晶層）、３００：バックライト（照明部）、４００：データ処理部、ＰＡ：表示領域（表示領域）、ＣＡ：周辺領域、２１：カラーフィルタ層、２１Ｋ：ブラックマトリクス層、２２：平坦化膜、２３：対向電極、３１：画素スイッチング素子（画素スイッチング素子）、３２ａ：位置センサ素子（受光素子）、４３：コントロール電極、４５：ゲート電極、４６ｓ：絶縁膜、４６ｇ：ゲート絶縁膜、４７：半導体層（半導体層）、第４７Ｘ：１半導体層（第１の半導体層）、４７Ｙ：第２半導体層（第２の半導体層）、４８：半導体層（半導体層）
【技術分野】
【０００１】
本発明は、表示装置、および、その製造方法に関する。特に、本発明は、画素が複数配置された表示領域に、受光素子が複数形成されている表示パネルと、その表示パネルの一方の面の側から照明光を出射する照明部とを具備しており、その照明光によって表示領域にて画像を表示すると共に、表示パネルの他方の面の側において、その照明光が被検知体によって反射された反射光を、受光素子が受光することによって、表示領域における被検知体の位置を検出する表示装置、および、その製造方法に関する。
【背景技術】
【０００２】
液晶表示装置，有機ＥＬ表示装置などの表示装置は、薄型、軽量、低消費電力といった利点を有する。
【０００３】
このような表示装置において、液晶表示装置は、一対の基板の間に液晶層が封入された液晶パネルを、表示パネルとして有している。液晶パネルは、たとえば、透過型であって、液晶パネルの背面に設けられたバックライトなどの照明装置が出射した照明光を、その液晶パネルが変調して透過させる。そして、その変調した照明光によって画像の表示が、液晶パネルの正面にて実施される。
【０００４】
この液晶パネルは、たとえば、アクティブマトリクス方式であり、画素スイッチング素子として機能する薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が複数形成されているＴＦＴアレイ基板と、そのＴＦＴアレイ基板に対面するように対向する対向基板と、ＴＦＴアレイ基板および対向基板の間に設けられた液晶層とを有する。このアクティブマトリクス方式の液晶パネルにおいては、画素スイッチング素子が画素電極に電位を入力することによって、液晶層に印加する電圧を可変し、その画素を透過する光の透過率を制御して、その光を変調させる。
【０００５】
上記のような液晶パネルにおいては、上記の画素スイッチング素子として機能するＴＦＴの他に、位置センサ素子として機能する受光素子を内蔵したものが提案されている。
【０００６】
上記のように位置センサ素子として受光素子が内蔵された液晶パネルは、ユーザーインターフェイスとしての機能が実現できるため、Ｉ／Ｏタッチパネル（Ｉｎｔｅｇｒａｔｅｄ−Ｏｐｔｉｃａｌ ｔｏｕｃｈ ｐａｎｅｌ）と呼ばれている。このタイプの液晶パネルにおいては、液晶パネルの前面に、別途、抵抗膜方式や静電容量方式のタッチパネルを設置する必要がなくなる。このため、装置の小型化を、容易に実現できる。また、さらに、抵抗膜方式や静電容量方式のタッチパネルを設置した場合には、そのタッチパネルによって表示領域において透過する光が減少する場合や、その光が干渉される場合があるため、表示画像の品質が低下する場合があるが、上記のように液晶パネルに位置センサ素子として受光素子を内蔵することによって、この不具合の発生を防止できる。
【０００７】
このような液晶パネルにおいては、たとえば、液晶パネルの前面に触れられたユーザーの指やタッチペンなどの被検知体からの可視光線を、その位置センサ素子として内蔵された受光素子が受光して光電変換することで、受光データを生成する。その後、その位置センサ素子である受光素子によって得られた受光データに基づいて、その被検知体が接触した位置を特定し、その特定された位置に対応する操作が、液晶表示装置自身や、その液晶表示装置に接続された他の電子機器において実施される。
【０００８】
上記のように受光素子を用いて被検知体の位置を検出する場合には、受光素子によって得られる受光データは、外光に含まれる可視光線の影響によって、多くのノイズを含む場合がある。また、表示領域において黒表示を実施する場合には、ＴＦＴアレイ基板に設けられた受光素子は、被検知体から出射される可視光線を受光することが困難である。このため、正確に、位置を検出をすることが困難な場合がある。
【０００９】
このような不具合を改善するために、赤外線を用いる技術が提案されている。ここでは、被検知体から反射される赤外線を、受光素子が受光することによって受光データを取得し、その取得したデータに基づいて、被検知体の位置を特定している（たとえば、特許文献１，特許文献２，特許文献３参照）。
【００１０】
【特許文献１】特開２００５−２７５６４４号公報
【特許文献２】特開２００４−３１８８１９号公報
【特許文献３】特開２００６−３０１８６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記においては、受光素子が赤外線を受光する感度が低いことに起因して、受光素子によって得られたデータにノイズが含まれ、十分なＳ／Ｎ比のデータを得ることが困難な場合がある。このため、赤外線の光強度を強くする必要が生じ、消費電力の増加が生ずる場合がある。特に、モバイル用途においては、この不具合が顕在化する場合がある。
【００１２】
したがって、本発明は、位置センサ素子として設けられた受光素子によって得られるデータのＳ／Ｎ比を改善することが可能な表示装置、および、その製造方法を提供する。
【課題を解決するための手段】
【００１３】
本発明は、画素が複数配置された表示領域に受光素子が複数形成されている表示パネルと、前記表示パネルの一方の面の側から照明光を出射する照明部とを具備し、前記表示パネルの他方の面の側において前記照明光が被検知体によって反射された反射光を前記受光素子が受光することにより、前記表示領域における被検知体の位置を検出する表示装置であって、前記照明部は、可視光線と赤外線とを前記照明光として出射するように構成されており、前記受光素子は、シリコン半導体よりもバンドギャップが狭い半導体層を含み、当該半導体層において前記反射光を受光するように構成されている。
【００１４】
本発明においては、シリコン半導体よりもバンドギャップが狭い半導体層を受光素子が含み、当該半導体層において反射光を受光素子が受光する。
【発明の効果】
【００１５】
本発明によれば、受光素子によって得られたデータのＳ／Ｎ比を改善することが可能な表示装置、および、その製造方法を提供する。
【発明を実施するための最良の形態】
【００１６】
本発明にかかる実施形態の一例について説明する。
【００１７】
＜実施形態１＞
（液晶表示装置の全体構成）
図１は、本発明にかかる実施形態１において、液晶表示装置１００の構成を示す断面図である。
【００１８】
本実施形態の液晶表示装置１００は、図１に示すように、液晶パネル２００と、バックライト３００と、データ処理部４００とを有する。各部について順次説明する。
【００１９】
液晶パネル２００は、アクティブマトリクス方式であり、図１に示すように、ＴＦＴアレイ基板２０１と対向基板２０２と液晶層２０３とを有する。
【００２０】
この液晶パネル２００においては、ＴＦＴアレイ基板２０１と対向基板２０２とが間隔を隔てるよう対面している。そして、そのＴＦＴアレイ基板２０１と対向基板２０２との間に挟まれるように、液晶層２０３が設けられている。
【００２１】
そして、液晶パネル２００は、透過型であって、図１に示すように、ＴＦＴアレイ基板２０１の側に位置するようにバックライト３００が配置されており、ＴＦＴアレイ基板２０１において対向基板２０２に対面している面とは反対側の面に、バックライト３００から出射された照明光が照射される。そして、液晶パネル２００は、複数の画素（図示無し）が配置され、画像を表示する表示領域ＰＡを含み、その液晶パネル２００の背面側に設置されたバックライト３００が出射した照明光を、第１の偏光板２０６を介して背面から受け、その背面から受けた光を表示領域ＰＡにおいて変調する。ここでは、ＴＦＴアレイ基板２０１において画素に対応するように、複数のＴＦＴが画素スイッチング素子（図示無し）として設けられており、その画素スイッチング素子であるＴＦＴがスイッチング制御されることによって、背面から受けた照明光を変調する。そして、その変調された照明光が、第２の偏光板２０７を介して、正面側に出射し、表示領域ＰＡにおいて画像が表示される。
【００２２】
また、本実施形態においては、この液晶パネル２００は、いわゆるＩ／Ｏタッチパネルであり、詳細については後述するが、液晶パネル２００においてバックライト３００が設置された背面に対して反対側となる正面に、ユーザーの指やタッチペンなどの被検知体が接触または近接した際に、その被検知体によって反射される反射光を受光する受光素子が、位置センサ素子（図示無し）として形成されている。たとえば、フォトダイオードが、この位置センサ素子として形成されている。この受光素子である位置センサ素子は、液晶パネル２００の正面側において、被検知体が反射する反射光を受光する。すなわち、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向かう反射光を受光する。そして、受光素子である位置センサ素子は、光電変換することによって、受光データを生成する。
【００２３】
バックライト３００は、図１に示すように、液晶パネル２００の背面に対面しており、その液晶パネル２００の表示領域ＰＡに照明光を出射する。ここでは、バックライト３００は、図１に示すように、光源３０１と、その光源３０１から照射された光を拡散することよって面状の光に変換する導光板３０２とを有しており、液晶パネル２００の表示領域ＰＡの全面に平面光を照射する。
【００２４】
具体的には、バックライト３００は、液晶パネル２００を構成するＴＦＴアレイ基板２０１と対向基板２０２とにおいて、ＴＦＴアレイ基板２０１の側に位置するように配置されている。そして、ＴＦＴアレイ基板２０１において対向基板２０２に対面している面とは反対側の面に、その平面光を照射する。つまり、バックライト３００は、ＴＦＴアレイ基板２０１の側から対向基板２０２の側へ向かうように平面光を照明する。
【００２５】
本実施形態においては、バックライト３００の光源３０１は、図１に示すように、たとえば、可視光源３０１ａと、赤外光源３０１ｂとを有する。可視光源３０１ａと赤外光源３０１ｂとのそれぞれは、導光板３０２の端部に設けられ、可視光線と非可視光線とを照明光として出射する。具体的には、可視光源３０１ａは、白色ＬＥＤであり、白色の可視光線を照射面から照射する。また、赤外光源３０１ｂは、赤外ＬＥＤであり、赤外線を照射面から照射する。たとえば、中心波長が８５０ｎｍである赤外線を照射する。そして、可視光源３０１ａから照射された白色の可視光線と、赤外光源３０１ｂから照射された赤外線とが、導光板３０２において拡散され、平面光として、液晶パネル２００の背面に照射される。
【００２６】
データ処理部４００は、図１に示すように、制御部４０１と、位置検出部４０２とを有する。データ処理部４００は、コンピュータを含み、プログラムによってコンピュータが各部として動作するように構成されている。
【００２７】
データ処理部４００の制御部４０１は、液晶パネル２００とバックライト３００との動作を制御するように構成されている。制御部４０１は、液晶パネル２００に制御信号を供給することによって、液晶パネル２００に複数設けられた画素スイッチング素子（図示無し）の動作を制御する。たとえば、線順次駆動を実行させる。また、制御部４０１は、バックライト３００に制御信号を供給することによって、バックライト３００の動作を制御し、バックライト３００から照明光を照射する。このように、制御部４０１は、液晶パネル２００とバックライト３００との動作を制御することによって、液晶パネル２００の表示領域ＰＲに画像を表示する。
【００２８】
このほかに、制御部４０１は、液晶パネル２００に制御信号を供給することによって、液晶パネル２００に位置センサ素子として複数設けられた受光素子（図示無し）の動作を制御し、その位置センサ素子から受光データを収集する。たとえば、線順次駆動を実行させて、受光データを収集する。
【００２９】
データ処理部４００の位置検出部４０２は、液晶パネル２００に複数設けられた受光素子（図示無し）である位置センサ素子から収集した受光データに基づいて、液晶パネル２００の表示領域において、ユーザーの指やタッチペンなどの被検知体が接触または近接した位置を検出する。
【００３０】
（液晶パネルの全体構成）
液晶パネル２００について詳細に説明する。
【００３１】
図２は、本発明にかかる実施形態１において、液晶パネル２００を示す平面図である。
【００３２】
図２に示すように、液晶パネル２００は、表示領域ＰＡと、周辺領域ＣＡとを有する。
【００３３】
液晶パネル２００において表示領域ＰＡには、図２に示すように、複数の画素Ｐが水平方向ｘと垂直方向ｙとのそれぞれにマトリクス状に並ぶように配置されており、画像を表示する。詳細については後述するが、画素Ｐは、画素スイッチング素子として機能するＴＦＴ（図示無し）を含む。そして、この複数の画素Ｐに対応するように、位置センサ素子として機能する受光素子（図示無し）が、複数、形成されている。
【００３４】
液晶パネル２００において周辺領域ＣＡは、図２に示すように、表示領域ＰＡの周辺を囲うように設けられている。この周辺領域ＣＡにおいては、図２に示すように、表示用垂直駆動回路１１と、表示用水平駆動回路１２と、センサ用垂直駆動回路１３と、センサ用水平駆動回路１４とが形成されている。たとえば、上記の画素スイッチング素子として機能するＴＦＴ（図示無し）と、位置センサ素子として機能する受光素子（図示無し）と同様にして形成された半導体素子によって、この各回路が構成されている。そして、表示領域ＰＡにおいて画素Ｐに対応するように画素スイッチング素子として設けられたＴＦＴを、表示用垂直駆動回路１１および表示用水平駆動回路１２が駆動し、画像表示を実行する。そして、これと共に、表示領域ＰＡにおいて画素Ｐに対応するように位置センサ素子として設けられた受光素子（図示無し）を、センサ用垂直駆動回路１３とセンサ用水平駆動回路１４とが駆動し、受光データを収集する。
【００３５】
具体的には、表示用垂直駆動回路１１は、図２に示すように、垂直方向ｙに延在している。表示用垂直駆動回路１１は、垂直方向ｙにおいて複数の画素Ｐに対応するように画素スイッチング素子として形成された各ＴＦＴ（図示無し）のゲート電極に接続されている。そして、表示用垂直駆動回路１１は、供給される駆動信号に基づいて、その垂直方向ｙに並ぶ複数のＴＦＴに、走査信号を、順次、供給する。ここでは、水平方向ｘに並ぶ複数の画素Ｐに対応して形成された複数のＴＦＴのそれぞれにゲート線（図示無し）が接続され、そのゲート線が垂直方向ｙに並ぶ複数の画素Ｐに対応するように複数形成されており、表示用垂直駆動回路１１は、その複数をゲート線に、順次、走査信号を供給する。
【００３６】
表示用水平駆動回路１２は、図２に示すように、水平方向ｘに延在している。表示用水平駆動回路１２は、水平方向ｘにおいて複数の画素Ｐに対応するように画素スイッチング素子として形成された各ＴＦＴ（図示無し）のソース電極に接続されている。そして、表示用水平駆動回路１２は、供給される駆動信号に基づいて、その垂直方向ｙに並ぶ複数のＴＦＴに、データ信号を、順次、供給する。ここでは、垂直方向ｙに並ぶ複数の画素Ｐに対応して形成された複数のＴＦＴのそれぞれに信号線（図示無し）が接続され、その信号線が水平方向ｘに並ぶ複数の画素Ｐに対応するように複数形成されており、表示用水平駆動回路１２は、その複数の信号線に、順次、映像データ信号を供給する。
【００３７】
センサ用垂直駆動回路１３は、図２に示すように、垂直方向ｙに延在している。センサ用垂直駆動回路１３は、垂直方向ｙにおいて複数の画素Ｐに対応するように位置センサ素子として形成された各受光素子（図示無し）に接続されている。そして、センサ用垂直駆動回路１３は、供給される駆動信号に基づいて、その垂直方向ｙに並ぶ複数の受光素子において、受光データを読み出す受光素子を選択する。ここでは、水平方向ｘに並ぶ複数の画素Ｐに対応して形成された複数の受光素子のそれぞれにゲート線（図示無し）が接続され、そのゲート線が垂直方向ｙに並ぶ複数の画素Ｐに対応するように複数形成されており、センサ用垂直駆動回路１３は、その複数のゲート線を順次選択するように走査信号を供給する。
【００３８】
センサ用水平駆動回路１４は、水平方向ｘに延在している。センサ用水平駆動回路１４は、水平方向ｘにおいて複数の画素Ｐに対応するように位置センサ素子として形成された各受光素子（図示無し）に接続されている。そして、センサ用水平駆動回路１４は、供給される駆動信号に基づいて、その垂直方向ｙに並ぶ複数の受光素子から受光データを、順次、読み出す。ここでは、垂直方向ｙに並ぶ複数の画素Ｐに対応して形成された複数の受光素子のそれぞれに、信号読み出し線（図示無し）が接続され、その信号読み出し線が水平方向ｘに並ぶ複数の画素Ｐに対応するように複数形成されており、センサ用水平駆動回路１４は、その複数の信号読み出し線を介して受光素子から、順次、受光データを読み出した後、位置検出部４０２へ出力する。そして、液晶パネル２００の表示領域ＰＡにユーザーの指やタッチペンなどの被検知体が接触または近接した位置を、その受光素子から出力される受光データに基づいて、位置検出部４０２が検出する。
【００３９】
（液晶パネルの表示領域の構成）
図３は、本発明の実施形態１において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。図４は、本発明の実施形態１において、液晶パネル２００の表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す平面図である。図３は、図４においてＸ１−Ｘ２部分に対応する部分を示している。
【００４０】
図３に示すように、液晶パネル２００は、ＴＦＴアレイ基板２０１と、対向基板２０２と、液晶層２０３とを有している。液晶パネル２００は、ＴＦＴアレイ基板２０１と対向基板２０２とがスペーサ（図示無し）によって間隔を隔てられ、シール材（図示無し）で貼り合わされており、そのＴＦＴアレイ基板２０１と対向基板２０２との間の間隔に液晶層２０３が設けられている。
【００４１】
また、図３と図４とに示すように、液晶パネル２００は、画素Ｐにおいて、光透過領域ＴＡと遮光領域ＲＡとを含む。
【００４２】
光透過領域ＴＡにおいては、バックライト３００から出射された照明光が、ＴＦＴアレイ基板２０１の側から対向基板２０２の側へ透過する。ここでは、光透過領域ＴＡには、図３と図４とに示すように、カラーフィルタ層２１が形成されており、バックライト３００から出射された照明光が着色されて、ＴＦＴアレイ基板２０１の側から対向基板２０２の側へ透過する。
【００４３】
一方で、遮光領域ＲＡにおいては、図３と図４とに示すように、ブラックマトリクス層２１Ｋが形成されており、バックライト３００から出射された照明光を、ブラックマトリクス層２１Ｋが、カラーフィルタ層２１の周囲において遮光する。
【００４４】
そして、この遮光領域ＲＡにおいては、図３と図４とに示すように、受光領域ＳＡが形成されている。
【００４５】
この受光領域ＳＡにおいては、ＴＦＴアレイ基板２０１と対向基板２０２とが対面する面において、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向かう光を受光する受光素子が、位置センサ素子３２ａとして形成されている。具体的には、図３に示すように、液晶パネル２００は、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向かう光において、ブラックマトリクス層２１Ｋに形成された開口２１ａを透過する光を、その位置センサ素子３２ａが受光するように形成されている。この位置センサ素子３２ａは、図３に示すように、液晶パネル２００の正面側において、ユーザーの指などの被検知体によってバックライト３００から照射された照明光が反射された反射光を、対向基板２０２の側から受けて受光する。
【００４６】
液晶パネル２００の各部について説明する。
【００４７】
ＴＦＴアレイ基板２０１について下記に示す。
【００４８】
ＴＦＴアレイ基板２０１は、光を透過する絶縁体の基板であり、たとえば、ガラスにより形成されている。このＴＦＴアレイ基板２０１においては、図３に示すように、対向基板２０２に対面する側の面に、画素スイッチング素子３１と、位置センサ素子３２ａと、画素電極６２とが形成されている。
【００４９】
なお、図３においては、画素Ｐのカラーフィルタ層２１において赤フィルタ層２１Ｒに対応するドット領域について示しているが、その他の緑フィルタ層２１Ｇと青フィルタ層２１Ｂとに対応するドット領域においては、位置センサ素子３２ａを除いた他の部材が、赤フィルタ層２１Ｒに対応するドット領域の場合と同様に形成されている。
【００５０】
ＴＦＴアレイ基板２０１の各部について示す。
【００５１】
画素スイッチング素子３１は、図３に示すように、ＴＦＴアレイ基板２０１において対向基板２０２に対面する側の面に形成されている。画素スイッチング素子３１は、ゲート電極４５と、ゲート絶縁膜４６ｇと、半導体層４８とを含み、たとえば、ＬＤＤ構造のボトムゲート型ＴＦＴとして形成されている。
【００５２】
具体的には、画素スイッチング素子３１において、ゲート電極４５は、たとえば、モリブデンなどの金属材料を用いて形成されている。
【００５３】
また、画素スイッチング素子３１において、ゲート絶縁膜４６ｇは、シリコン酸化膜などの絶縁材料を用いて形成されている。
【００５４】
また、画素スイッチング素子３１において、半導体層４８は、ゲート電極４５に対応するようにチャネル形成領域が形成されると共に、そのチャネル領域を挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂが形成されている。ここでは、ＬＤＤ構造になるように、この一対のソース・ドレイン領域４８Ａ，４８Ｂは、チャネル領域４８Ｃを挟むように一対の低濃度不純物領域４８Ａｂ，４８Ｂｂが形成され、さらに、その一対の低濃度不純物領域４８Ａｂ，４８Ｂｂを挟むように、一対の高濃度不純物領域４８Ａａ，４８Ｂａが形成されている。具体的には、ｎ型不純物をドープすることで、低濃度不純物領域４８Ａｂ，４８Ｂｂを形成し、その低濃度不純物領域４８Ａｂ，４８Ｂｂよりも多くｎ型不純物をドープすることで、一対の高濃度不純物領域４８Ａａｂ，４８Ｂａを形成する。
【００５５】
本実施形態においては、半導体層４８は、シリコン半導体よりもバンドギャップが狭くなるように形成されている。具体的には、半導体層４８は、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含むように形成されている。たとえば、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように、半導体層４８を形成することが好適である。特に、ｘ＝０．８にすることが好適であるので、たとえば、Ｓｉ０．８Ｇｅ０．２の組成式に対応するように、半導体層４８を形成している。
【００５６】
そして、画素スイッチング素子３１においては、ソース電極５３とドレイン電極５４ととが、半導体層４８を被覆する層間絶縁層４９に設けられた開口に、アルミニウムなどの導電材料を埋め込み、パターン加工することによって形成されている。
【００５７】
位置センサ素子３２ａは、受光素子であって、図３に示すように、ＴＦＴアレイ基板２０１において対向基板２０２に対面する側の面に形成されている。ここでは、位置センサ素子３２ａは、図３に示すように、液晶パネル２００の正面側において、指などの被検知体によって反射され、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向う反射光を、液晶層２０３を介して受光するように、ＴＦＴアレイ基板２０１に設けられている。この位置センサ素子３２ａは、たとえば、ＰＩＮ構造のフォトダイオードを含むＰＩＮセンサであって、コントロール電極４３と、コントロール電極４３上に設けられた絶縁膜４６ｓと、絶縁膜４６ｓを介してコントロール電極４３に対面する半導体層４７とを含む。そして、位置センサ素子３２ａは、受光領域ＳＡから入射する光を受光し、光電変換することによって、受光データを生成し、読み出される。
【００５８】
具体的には、位置センサ素子３２ａにおいて、コントロール電極４３は、たとえば、モリブデンなどの金属材料を用いて形成されている。金属材料などのように光を遮光するザ遮光材料によってコントロール電極４３を形成することによって、背面側から入射する照明光が半導体層４７に入射しないように、その照明光を遮光することができる。つまり、本実施形態においては、コントロール電極４３は、遮光膜として機能するように形成されている。
【００５９】
また、位置センサ素子３２ａにおいて、絶縁膜４６ｓは、シリコン酸化膜などの絶縁材料を用いて形成されている。
【００６０】
また、位置センサ素子３２ａにおいて、半導体層４７は、ｐ層４７ｐとｎ層４７ｎとｉ層４７ｉとを含み、ＰＩＮ構造になるように構成されており、光電変換を行う。具体的には、ｐ層４７ｐは、ｐ型不純物がドープされることによって形成され、ｎ層４７ｎは、ｎ型不純物がドープされることによって形成され、ｉ層４７ｉは、高抵抗であって、ｐ層４７ｐとｎ層４７ｎとの間に介在している。
【００６１】
本実施形態においては、位置センサ素子３２ａの半導体層４７は、シリコン半導体よりもバンドギャップが狭くなるように形成されている。ここでは、位置センサ素子３２ａの半導体層４７は、画素スイッチング素子３１の半導体層４８とバンドギャップが互いに同じになるように形成されている。具体的には、半導体層４７は、画素スイッチング素子３１の半導体層４８と同様に、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含むように形成されている。たとえば、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように、半導体層４７が形成されている。特に、ｘ＝０．８にすることが好適であるので、画素スイッチング素子３１の半導体層４８と同様に、たとえば、Ｓｉ０．８Ｇｅ０．２の組成式に対応するように、位置センサ素子３２ａの半導体層４７は、形成されている。
【００６２】
そして、位置センサ素子３２ａにおいて、アノード電極５１とカソード電極５２とが、層間絶縁層４９に設けられた開口にアルミニウムを埋め込むことによって形成されている。
【００６３】
画素電極６２は、図３に示すように、ＴＦＴアレイ基板２０１において対向基板２０２に対面する面を被覆するように、絶縁材料で形成された平坦化膜６０上に設けられている。ここでは、図３に示すように、画素電極６２は、平坦化膜６０上において、光透過領域ＴＡに対応するように形成されており、液晶層２０３に接続されている。画素電極６２は、いわゆる透明電極であって、たとえば、ＩＴＯを用いて形成されている。そして、画素電極６２は、バックライト３００によって照明された光を変調するために、対向電極２３と共に、液晶層２０３に電圧を印加する。なお、この画素電極６２は、表示領域ＰＡにおいて、複数の画素Ｐのそれぞれに対応するように複数がマトリクス状になるように配置されており、特に図示をしていないが、画素スイッチング素子３１のドレイン電極５４に接続されている。
【００６４】
対向基板２０２について示す。
【００６５】
対向基板２０２は、ＴＦＴアレイ基板２０１の場合と同様に、光を透過する絶縁体の基板であり、ガラスにより形成されている。そして、対向基板２０２は、図３に示すように、ＴＦＴアレイ基板２０１に対して間隔を隔てるよう対面している。そして、対向基板２０２には、図３に示すように、カラーフィルタ層２１と、ブラックマトリクス層２１Ｋと、平坦化膜２２と、対向電極２３とが形成されている。
【００６６】
対向基板２０２の各部について示す。
【００６７】
カラーフィルタ層２１は、図３に示すように、対向基板２０２にてＴＦＴアレイ基板２０１に対面する側の面に形成されている。カラーフィルタ層２１は、図４に示すように、光透過領域ＴＡに対応するように、赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂとが形成されている。ここでは、赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂとのそれぞれは、矩形形状であり、水平方向ｘに並ぶように形成されている。カラーフィルタ層２１は、たとえば、顔料や染料などの着色剤を含有するポリイミド樹脂を用いて形成される。ここでは、赤と緑と青との３原色を１組として構成されている。そして、カラーフィルタ層２１は、バックライト３００から出射された照明光を着色する。
【００６８】
ブラックマトリクス層２１Ｋは、図３に示すように、表示領域ＰＡにおいて複数の画素Ｐを区画するように、遮光領域ＲＡに形成され、光を遮光する。ここでは、ブラックマトリクス層２１Ｋは、対向基板２０２にてＴＦＴアレイ基板２０１に対面する側の面に形成されている。また、ブラックマトリクス層２１Ｋは、光が透過する開口２１ａが、受光領域ＳＡに対応するように形成されている。つまり、ブラックマトリクス層２１Ｋは、図３と図４に示すように、遮光領域ＲＡにおいて受光領域ＳＡ以外の領域に対応するように形成されている。たとえば、ブラックマトリクス層２１Ｋは、黒色の金属酸化膜を用いて形成される。
【００６９】
平坦化膜２２は、図３に示すように、光透過領域ＴＡと、遮光領域ＲＡとのそれぞれに対応するように、対向基板２０２にてＴＦＴアレイ基板２０１に対面する側の面に形成されている。ここでは、平坦化膜２２は、光透過性の絶縁材料によって形成されている。そして、カラーフィルタ層２１とブラックマトリクス層２１Ｋとのそれぞれを被覆し、対向基板２０２にてＴＦＴアレイ基板２０１に対面する面側を平坦化している。
【００７０】
対向電極２３は、図３に示すように、対向基板２０２にてＴＦＴアレイ基板２０１に対面する側の面に形成されている。ここで、対向電極２３は、平坦化膜２２を被覆するように形成されている。対向電極２３は、いわゆる透明電極であって、たとえば、ＩＴＯを用いて形成されている。
【００７１】
液晶層２０３について示す。
【００７２】
液晶層２０３は、図３に示すように、ＴＦＴアレイ基板２０１と対向基板２０２との間にて挟持されており、配向処理されている。たとえば、液晶層２０３は、ＴＦＴアレイ基板２０１と対向基板２０２との間において、スペーサ（図示なし）により所定の距離が保持された間隔に、封入されている。そして、液晶層２０３は、ＴＦＴアレイ基板２０１および対向基板２０２に形成された液晶配向膜（図示なし）によって配向されている。たとえば、液晶層２０３は、液晶分子が垂直配向するように形成される。
【００７３】
（製造方法）
以下より、本実施形態の液晶表示装置１００の製造方法において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程について説明する。
【００７４】
図５は、本発明にかかる実施形態１において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【００７５】
図５においては、（ａ），（ｂ），（ｃ）の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示しており、この製造工程を実施することによって、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【００７６】
各工程について順次説明する。
【００７７】
まず、図５（ａ）に示すように、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成する。
【００７８】
ここでは、ＴＦＴアレイ基板２０１の表面に、たとえば、モリブデンなどの導電材料を、スパッタリング法によってスパッタし、導電体膜（図示無し）を成膜後、リソグラフィ技術を用いて、その導電体膜をパターン加工することによって、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成する。たとえば、６５ｎｍ厚になるように、このゲート電極４５とコントロール電極４３とのそれぞれを形成する。
【００７９】
つぎに、図５（ｂ）に示すように、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成する。
【００８０】
ここでは、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを被覆するように、絶縁層４６をＴＦＴアレイ基板２０１の表面に形成することによって、画素スイッチング素子３１のゲート電極４５上にゲート絶縁膜４６ｇを設けると共に、位置センサ素子３２ａのコントロール電極４３上に絶縁膜４６ｓを設ける。たとえば、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、７０ｎｍ厚のシリコン酸化膜（ＳｉＯ２）を絶縁層４６として成膜することによって、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成する。
【００８１】
つぎに、図５（ｃ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【００８２】
ここでは、絶縁層４６を被覆するように、ＴＦＴアレイ基板２０１の表面に半導体層（図示無し）を形成後、リソグラフィ技術を用いて、その半導体層をパターン加工することによって、画素スイッチング素子３１の半導体層４８と、この位置センサ素子３２ａの半導体層４７とを形成する。
【００８３】
本実施形態においては、ＳｉｘＧｅ（１−ｘ）（０．６＜ｘ＜１）の組成式に対応する多結晶の半導体になるように、この画素スイッチング素子３１の半導体層４８と位置センサ素子３２ａの半導体層４７とを形成する。
【００８４】
具体的には、まず、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスに、ＧｅＨ４のようにゲルマニウム元素を含有した分子からなるガスを混合した混合ガスを用いて、ＰＥＣＶＤ法にて、アモルファスなＳｉｘＧｅ（１−ｘ）膜（図示無し）を成膜する。たとえば、４０ｎｍ厚になるように、成膜する。
【００８５】
ここでは、シリコン元素を含有した分子からなるガスと、ゲルマニウム元素を含有した分子からなるガスとの混合比を調整することで、任意な組成のＳｉｘＧｅ（１−ｘ）膜が成膜できる。そして、そのアモルファスなＳｉｘＧｅ（１−ｘ）膜を多結晶化する。たとえば、エキシマレーザーを用いて多結晶化する。その後、そのＳｉｘＧｅ（１−ｘ）膜をパターン加工することによって、図５（ｃ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【００８６】
つぎに、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【００８７】
ここでは、画素スイッチング素子３１の半導体層４８において、ゲート電極４５に対応する部分をチャネル領域４８Ｃにすると共に、そのチャネル領域４８Ｃを挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂを形成する。本実施形態においては、ＬＤＤ構造になるように、チャネル領域４８Ｃを挟むように一対の低濃度不純物領域４８Ａｂ，４８Ｂｂを形成し、さらに、その一対の低濃度不純物領域４８Ａｂ，４８Ｂｂを挟むように、一対の高濃度不純物領域４８Ａａ，４８Ｂａを形成することで、一対のソース・ドレイン領域４８Ａ，４８Ｂを設ける。具体的には、イオン注入法によって、ｎ型不純物を半導体層４８にドープすることで、低濃度不純物領域４８Ａｂ，４８Ｂｂを形成する。そして、イオン注入法によって、その低濃度不純物領域４８Ａｂ，４８Ｂｂよりも多くｎ型不純物を半導体層４８にドープすることで、一対の高濃度不純物領域４８Ａａ，４８Ｂａを形成する。
【００８８】
また、位置センサ素子３２ａの半導体層４７において、コントロール電極４３に対応する部分には、ｉ層４７ｉが設けられており、さらに、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。つまり、位置センサ素子３２ａがＰＩＮ構造になるように形成されている。具体的には、イオン注入法によって、ｐ型不純物を半導体層４７にドープすることで、ｐ層４７ｐを形成する。また、イオン注入法によって、ｎ型不純物を半導体層４７にドープすることで、ｎ層４７ｎを形成する。
【００８９】
そして、図３に示すように、層間絶縁膜４９をＴＦＴアレイ基板２０１に被覆後、画素スイッチング素子３１のソース電極５３およびドレイン電極５４と、位置センサ素子３２ａのアノード電極５１およびカソード電極５２とを形成する。ここでは、層間絶縁層４９に開口に設けた後に、アルミニウムを埋め込みパターン加工することによって、画素スイッチング素子３１のソース電極５３およびドレイン電極５４と、位置センサ素子３２ａのアノード電極５１およびカソード電極５２とを形成する。
【００９０】
その後、ＴＦＴアレイ基板２０１の面を被覆するように絶縁材料で平坦化膜６０を形成後、その平坦化膜６０上に画素電極６２を形成する。ここでは、たとえば、ＩＴＯのような透明な導電材料を用いて、画素電極６２を形成する。
【００９１】
そして、画素電極６２などの各部が形成されたＴＦＴアレイ基板２０１と、対向電極２３などの各部が形成された対向基板２０２とを、画素電極６２と対向電極２３とが対向するように貼り合わせる。ここでは、貼り合わせるに当たり、ＴＦＴアレイ基板２０１と対向基板２０２とのそれぞれに、たとえば、ポリイミドで配向膜を形成した後に、その配向膜をラビング処理する。そして、ＴＦＴアレイ基板２０１と対向基板２０２とを、間隔を隔てて対面するように貼り合わせる。その後、そのＴＦＴアレイ基板２０１と対向基板２０２との間の間隔に液晶を注入し、液晶層２０３を配向させて液晶パネル２００を形成する。
【００９２】
その後、偏光板、バックライトなどの周辺機器を実装して液晶表示装置１００を完成する。
【００９３】
（動作）
以下より、上記の液晶表示装置１００において、ユーザーの指などの被検知体が液晶パネル２００の表示領域ＰＡに接触もしくは移動された位置を検出する際の動作について説明する。
【００９４】
図６は、本発明に係る実施形態１において、被検知体が液晶パネル２００の表示領域ＰＡに接触もしくは移動された位置を検出する際の様子を模式的に示す断面図である。図６においては、要部を記載し、その他の部分については、記載を省略している。
【００９５】
ユーザーの指などの被検知体Ｆが表示領域ＰＡに接触もしくは移動された場合には、図６に示すように、バックライト３００から照明された照明光Ｒが、その被検知体Ｆによって反射された反射光Ｈを、液晶パネル２００に形成された位置センサ素子３２ａが受光する。
【００９６】
ここでは、バックライト３００が可視光線ＶＲと赤外線ＩＲとを含む照明光Ｒを、平面光として、液晶パネル２００の背面に照射する。そして、その照明光Ｒは、液晶パネル２００を介して、被検知体Ｆに照射され、被検知体Ｆによって反射される。そして、その被検知体Ｆによって反射された反射光Ｈを、位置センサ素子３２ａが受光する。
【００９７】
このとき、照明光Ｒにおいて可視光線ＶＲは、液晶パネル２００の各部において吸収され、その強度が低下した状態で、位置センサ素子３２ａによって受光される。これに対して、照明光Ｒにおいて赤外線ＩＲは、液晶パネル２００の各部において吸収される割合が可視光線ＶＲよりも小さいため、可視光線ＶＲよりも大きな強度で、位置センサ素子３２ａによって受光される。
【００９８】
そして、その受光した光の強度に応じた信号強度の受光データを位置センサ素子３２ａが生成する。その後、周辺回路によって受光データが読み出され、その受光データが読み出された位置センサ素子３２ａの位置と、その位置センサ素子３２ａから読み出された受光データの信号強度とのそれぞれに基づいて、被検知体Ｆが表示領域ＰＡにおいて接触した位置が、位置検出部４０２によって検出される。
【００９９】
以上のように、本実施形態においては、可視光線ＶＲと赤外線ＩＲとをバックライト３００が液晶パネル２００の背面側から照明光Ｒとして出射し、その液晶パネル２００の正面側において、その照明光Ｒが被検知体Ｆによって反射された反射光Ｈを位置センサ素子３２ａが受光する。ここでは、位置センサ素子３２ａは、シリコン半導体よりもバンドギャップが狭い半導体層４７を含み、その半導体層４７において反射光Ｈを受光し、光電変換することで受光データを生成する。本実施形態においては、シリコンとゲルマニウムとを含むように、この半導体層４７を形成している。このため、被検知体Ｆによって反射された反射光Ｈにおいては、可視光線ＶＲが各部材によって吸収され、赤外線ＩＲが多く含まれるが、本実施形態は、高感度に、その赤外線ＩＲを受光し、受光データを生成することができる。
【０１００】
図７は、本発明にかかる実施形態１において、半導体層の組成と、その半導体層の吸収係数とを示す図である。図７において、横軸は、光の波長（Ｗａｖｅｌｅｎｇｔｈ）λ（ｎｍ）であり、縦軸は、その光の吸収係数（ａｄｓｏｒｐｔｉｏｎ ｃｏｅｆｆｉｃｉｅｎｔ）α（ｃｍ−１）である。図７においては、結晶シリコン（Ｓｉ）と、アモルファスシリコン（ａ−Ｓｉ）と、ゲルマニウム（Ｇｅ）とのそれぞれについて、示している。
【０１０１】
図７に示すように、ゲルマニウム（Ｇｅ）は、赤外線ＩＲの吸収係数が大きい。たとえば、波長が８５０ｎｍである場合においては、ゲルマニウム（Ｇｅ）は、アモルファスシリコン（ａ−Ｓｉ）と比較して、約１０００倍の吸収係数を示し、結晶シリコン（Ｓｉ）と比較して、約１００倍の吸収係数を示す。このため、ゲルマニウム（Ｇｅ）を含有させることで、赤外線ＩＲの吸収係数を向上できるので、高感度に、赤外線ＩＲによる受光データを生成することができる。
【０１０２】
したがって、本実施形態は、位置センサ素子３２ａによって得られた受光データのＳ／Ｎ比を改善することができる。
【０１０３】
また、本実施形態においては、位置センサ素子３２ａの半導体層４７と、画素スイッチング素子３１の半導体層４８とのそれぞれを、バンドギャップが互いに同じになるように形成している。つまり、位置センサ素子３２ａの半導体層４７と、画素スイッチング素子３１の半導体層４８とのそれぞれを、互いに同じ組成になるように形成している。そして、さらに、本実施形態においては、画素スイッチング素子３１と位置センサ素子３２ａとを、ＴＦＴアレイ基板２０１の同一面に形成している。したがって、本実施形態は、効率的に製造を実施することができる。
【０１０４】
また、本実施形態においては、位置センサ素子３２ａの半導体層４７と、画素スイッチング素子３１の半導体層４８とのそれぞれを、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように形成している。
【０１０５】
図８は、本発明にかかる実施形態１において、シリコン半導体層中におけるゲルマニウム（Ｇｅ）の含有率（ｍｏｌ％）と、エネルギーギャップ（ｅＶ）との関係を示す図である。図８において、横軸は、ゲルマニウム（Ｇｅ）の含有率（ｍｏｌ％）であり、縦軸は、エネルギーギャップ（ｅＶ）である。ここでは、引っ張り歪み、または、圧縮歪みによってチャネル領域に歪みを与えた場合（ＣＯＨＥＲＥＮＴＲＹ ＳＴＲＡＩＮＥＤ）と、歪みを与えていない場合（ＵＮＳＴＲＡＩＮＥＤ）とを示している。なお、この図は、「Ｒ． Ｐｅｏｐｌｅ，「Ｉｎｄｉｒｅｃｔ ｂａｎｄ ｇａｐ ｏｆ ｃｏｈｅｒｅｎｔｌｙ ｓｔｒａｉｎｅｄ ＧｅｘＳｉ１−ｘ ｂｕｌｋ ａｌｌｏｙｓ ｏｎ ｛００１｝ ｓｉｌｉｃｏｎ ｓｕｂｓｔｒａｔｅ」，Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ，Ｔｈｅ Ａｍｅｒｉｃａｎ Ｐｈｙｓｉｃａｌ Ｓｏｃｉｅｔｙ，１９８５年７月１５日、３２巻数、２号数、１４０５ページ」から引用した図である。
【０１０６】
図８に示すように、ゲルマニウム（Ｇｅ）の含有率が増加すると、エネルギーギャップ（バンドギャップ）が減少し、一方で、ゲルマニウム（Ｇｅ）の含有率が減少すると、エネルギーギャップ（バンドギャップ）が増加する。このため、ゲルマニウム（Ｇｅ）の含有率が４０％以下の場合（ｘ≦０．６）には、画素スイッチング素子３１において光リークが生ずる場合がある。一方で、ゲルマニウム（Ｇｅ）の０％の場合（ｘ＝１）には、バンドギャップが広くなり、位置センサ素子３２ａの感度がダウンする。よって、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように、位置センサ素子３２ａの半導体層４７と、画素スイッチング素子３１の半導体層４８とのそれぞれを形成することで、両特性を両立することができる。また、図８に示すように、チャネル領域に歪みを与えることによって、キャリア移動度を向上できる。このため、チャネル領域に歪みを与えることも可能である。
【０１０７】
＜実施形態２＞
以下より、本発明にかかる実施形態２について説明する。
【０１０８】
（液晶パネルの表示領域の構成）
図９は、本発明にかかる実施形態２において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。図９は、前述の図３と同様に、図４においてＸ１−Ｘ２部分に対応する部分を示している。
【０１０９】
本実施形態においては、図９に示すように、位置センサ素子３２ａの半導体層４７の構成が、実施形態１と異なる。また、画素スイッチング素子３１については、図９に示すように、その構成が同じであるが、その半導体層４８の組成が実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。
【０１１０】
本実施形態において、画素スイッチング素子３１の半導体層４８は、実施形態１の場合のように、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含む半導体ではなく、ゲルマニウム（Ｇｅ）を含まないシリコン半導体である。たとえば、多結晶シリコンによって形成されている。
【０１１１】
そして、画素スイッチング素子３１の半導体層４８においては、実施形態１と同様に、ゲート電極４５に対応するようにチャネル形成領域が形成されると共に、そのチャネル領域を挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂが形成されている。
【０１１２】
また、位置センサ素子３２ａの半導体層４７は、実施形態１と同様に、コントロール電極４３に対応する部分がｉ層４７ｉとして形成され、さらに、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。
【０１１３】
しかしながら、本実施形態における位置センサ素子３２ａの半導体層４７は、図９に示すように、実施形態１と異なる構成であって、第１半導体層４７Ｘと、第２半導体層４７Ｙとを含んでいる。
【０１１４】
この位置センサ素子３２ａの半導体層４７において、第１半導体層４７Ｘは、絶縁膜４６上に形成されており、コントロール電極４３に対応する部分にｉ層４７ｉが設けられ、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。
【０１１５】
本実施形態においては、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８と同様に、ゲルマニウム（Ｇｅ）を含まない、シリコン半導体として形成されている。つまり、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８とバンドギャップが互いに同じになるように形成されている。
【０１１６】
一方で、位置センサ素子３２ａの半導体層４７において、第２半導体層４７Ｙは、図９に示すように、第１半導体層４７Ｘ上に形成されている。つまり、第２半導体層４７Ｙは、図９に示すように、第１半導体層４７Ｘよりも対向基板２０２の側に位置するように、第１半導体層４７Ｘ上に積層されている。
【０１１７】
本実施形態においては、第２半導体層４７Ｙは、図９に示すように、第１半導体層４７Ｘと異なる形状であって、第１半導体層４７Ｘの中央部分に対応するようにパターン加工されている。
【０１１８】
また、第２半導体層４７Ｙは、図９に示すように、画素スイッチング素子３１の半導体層４８よりも、対向基板２０２の側に位置するように形成されている。そして、図９に示すように、第２半導体層４７Ｙは、コントロール電極４３に対応する部分にｉ層４７ｉが設けられ、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。
【０１１９】
本実施形態においては、第２半導体層４７Ｙは、シリコン半導体よりもバンドギャップが狭くなるように形成されている。つまり、第２半導体層４７Ｙは、画素スイッチング素子３１の半導体層４８、および、上記の第１半導体層４７Ｘよりもバンドギャップが狭くなるように形成されている。
【０１２０】
ここでは、第２半導体層４７Ｙは、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含むように形成されている。たとえば、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように、第２半導体層４７Ｙが形成されている。特に、ｘ＝０．８にすることが好適であるので、本実施形態においては、Ｓｉ０．８Ｇｅ０．２の組成式に対応するように、第２半導体層４７Ｙが形成されている。
【０１２１】
（製造方法）
以下より、本実施形態の液晶表示装置１００の製造方法において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程について説明する。
【０１２２】
図１０と図１１は、本発明にかかる実施形態２において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【０１２３】
図１０と図１１とにおいては、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），（ｇ）の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示しており、この製造工程を実施することによって、図９に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【０１２４】
各工程について順次説明する。
【０１２５】
まず、図１０（ａ）に示すように、実施形態１の場合と同様にして、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成する。
【０１２６】
つぎに、図１０（ｂ）に示すように、実施形態１の場合と同様にして、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成する。
【０１２７】
つぎに、図１０（ｃ）に示すように、多結晶シリコン膜Ｓｐを形成する。
【０１２８】
ここでは、絶縁膜４６を被覆するように、ＴＦＴアレイ基板２０１の表面に多結晶シリコン膜Ｓｐを形成する。
【０１２９】
具体的には、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスを用いて、ＰＥＣＶＤ法にて、アモルファスシリコン膜（図示無し）を、たとえば、４０ｎｍ厚になるように成膜する。そして、その後、エキシマレーザーを用いて、そのアモルファスシリコン膜を多結晶化し、多結晶シリコン膜Ｓｐを形成する。
【０１３０】
つぎに、図１０（ｄ）に示すように、ストッパー酸化膜Ｓｏｘを形成する。
【０１３１】
ここでは、多結晶シリコン膜Ｓｐを被覆するように、ＴＦＴアレイ基板２０１の表面に、ストッパー酸化膜Ｓｏｘを形成する。たとえば、ＣＶＤ法によって、２０ｎｍ厚のシリコン酸化膜（ＳｉＯ２）を多結晶シリコン膜Ｓｐ上に成膜することによって、ストッパー酸化膜Ｓｏｘを形成する。
【０１３２】
つぎに、図１１（ｅ）に示すように、ストッパー酸化膜Ｓｏｘをパターン加工する。
【０１３３】
ここでは、上述した第２半導体層４７Ｙを形成する領域に開口ＡＰを形成するように、リソグラフィ技術によって、ストッパー酸化膜Ｓｏｘをパターン加工する。
【０１３４】
つぎに、図１１（ｆ）に示すように、第２半導体層４７Ｙを形成する。
【０１３５】
ここでは、ストッパー酸化膜Ｓｏｘに形成した開口ＡＰ内を埋めるように、シリコン・ゲルマニウム半導体を選択成長させることで、第２半導体層４７Ｙを形成する。
【０１３６】
具体的には、まず、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスに、ＧｅＨ４のようにゲルマニウム元素を含有した分子からなるガスを混合した混合ガスを用いて、ＰＥＣＶＤ法にて、アモルファスなＳｉｘＧｅ（１−ｘ）膜（図示無し）を成膜する。たとえば、３０ｎｍ厚になるように成膜する。
【０１３７】
つぎに、図１１（ｇ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとを形成する。
【０１３８】
ここでは、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとの形状に対応するように、多結晶シリコン膜Ｓｐをパターン加工することによって、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとを形成する
【０１３９】
つぎに、図９に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１４０】
ここでは、実施形態１と同様にして、不純物を各半導体層にドープすることによって、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１４１】
その後、図９に示すように、実施形態１と同様にして、液晶パネル２００を形成する。なお、図９においては、上記のストッパー酸化膜Ｓｏｘは層間絶縁膜４９として機能するので図示を省略している。
【０１４２】
以上のように、本実施形態においては、位置センサ素子３２ａは、光を受光して受光データを生成する半導体層４７が、第１半導体層４７Ｘと第２半導体層４７Ｙとを含む。ここでは、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８とバンドギャップが互いに同じになるように形成されている。このため、同一工程にて形成可能であるので、効率的に製造することができる。この他に、他の周辺回路についても、同一工程にて形成できるので、製造の効率化を実現できる。また、第２半導体層４７Ｙは、画素スイッチング素子３１の半導体層４８よりもバンドギャップが狭くなるように形成されている。そして、さらに、第２半導体層４７Ｙは、第１半導体層４７Ｘよりも液晶パネル２００の正面側に位置するように、第１半導体層４７Ｘの上に積層されている。この場合には、第２半導体層４７Ｙにおいて歪みが与えられるので、キャリア移動度を向上できる。このため、本実施形態は、位置センサ素子３２ａにおいて高感度に受光データを生成することができると共に、画素スイッチング素子３１においてリーク電流が生ずることを防止することができる。
【０１４３】
したがって、本実施形態は、位置センサ素子３２によって得られた受光データのＳ／Ｎ比を改善することができる。
【０１４４】
＜実施形態３＞
以下より、本発明にかかる実施形態３について説明する。
【０１４５】
本実施形態は、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程における動作が、実施形態２と異なる。この点を除き、本実施形態は、実施形態２と同様である。このため、重複する個所については、説明を省略する。
【０１４６】
図１２は、本発明にかかる実施形態３において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【０１４７】
図１２においては、図１０に示した工程に続いて実施される工程を示しており、図１０（ａ），（ｂ），（ｃ），（ｄ）の実施後に、図１２（ｅ），（ｆ），（ｇ）の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示している。本実施形態においては、この製造工程を実施することによって、実施形態２と同様に、図９に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【０１４８】
各工程について順次説明する。
【０１４９】
まず、図１０（ａ），（ｂ）に示すように、実施形態２の場合と同様にして、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成後、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成する。
【０１５０】
つぎに、図１０（ｃ），（ｄ）に示すように、実施形態２の場合と同様にして、多結晶シリコン膜Ｓｐを形成後、ストッパー酸化膜Ｓｏｘを形成する。
【０１５１】
つぎに、図１２（ｅ）に示すように、実施形態２と同様にして、ストッパー酸化膜Ｓｏｘをパターン加工し、第２半導体層４７Ｙを形成する領域に、開口ＡＰを形成する。
【０１５２】
つぎに、図１２（ｆ）に示すように、シリコン・ゲルマニウム半導体層Ｓｇを形成する。
【０１５３】
ここでは、ＴＦＴアレイ基板２０１の表面にシリコン・ゲルマニウム半導体層Ｓｇを形成することによって、開口ＡＰ内にシリコン・ゲルマニウム半導体層Ｓｇを埋め込むと共に、ストッパー酸化膜Ｓｏｘの表面を被覆させる。
【０１５４】
具体的には、まず、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスに、ＧｅＨ４のようにゲルマニウム元素を含有した分子からなるガスを混合した混合ガスを用いて、ＰＥＣＶＤ法にて、アモルファスなＳｉｘＧｅ（１−ｘ）膜（図示無し）を成膜する。
【０１５５】
そして、たとえば、エキシマレーザーを用いて、そのアモルファスなＳｉｘＧｅ（１−ｘ）膜を多結晶化し、シリコン・ゲルマニウム半導体層Ｓｇを形成する。なお、高速アニール処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ ａｎｎｅａｌ））によって、多結晶化を行ってもよい。
【０１５６】
つぎに、図１２（ｇ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘおよび第２半導体層４７Ｙとを形成する。
【０１５７】
ここでは、シリコン・ゲルマニウム半導体層Ｓｇをエッチバックし、ストッパー酸化膜Ｓｏｘに形成した開口ＡＰ内に、そのシリコン・ゲルマニウム半導体４７ｇが埋め込まれた状態にすることによって、位置センサ素子３２ａの第２半導体層４７Ｙを形成する。
【０１５８】
そして、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとの形状に対応するように、多結晶シリコン膜Ｓｐをパターン加工することによって、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとを形成する。具体的には、ストッパー酸化膜Ｓｏｘと多結晶シリコン膜Ｓｐとを、順次、リソグラフィ技術を用いてパターン加工する。これにより、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとの形状に、多結晶シリコン膜Ｓｐがパターン加工される。
【０１５９】
つぎに、図９に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１６０】
ここでは、実施形態１と同様にして、不純物を各半導体層にドープすることによって、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１６１】
その後、図９に示すように、実施形態１と同様にして、液晶パネル２００を形成する。
【０１６２】
以上のように、本実施形態においては、液晶パネル２００は、実施形態２と同様な構成にて形成されているので、実施形態２と同様に、位置センサ素子３２によって得られた受光データのＳ／Ｎ比を改善することができる。
【０１６３】
＜実施形態４＞
以下より、本発明にかかる実施形態４について説明する。
【０１６４】
（液晶パネルの表示領域の構成）
【０１６５】
本実施形態は、実施形態１と同様な構造であるが（つまり、図３に示した構成と同様）、画素スイッチング素子３１の半導体層４８の組成と、位置センサ素子３２ａの半導体層４７の組成とが実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。
【０１６６】
本実施形態においては、画素スイッチング素子３１の半導体層４８は、実施形態１と異なり、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含む半導体層ではなく、ゲルマニウム（Ｇｅ）を含まない、シリコン半導体層として形成されている。
【０１６７】
そして、画素スイッチング素子３１の半導体層４８は、実施形態１と同様に、ゲート電極４５に対応するようにチャネル形成領域が形成されると共に、そのチャネル領域を挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂが形成されている。
【０１６８】
一方で、位置センサ素子３２ａの半導体層４７は、画素スイッチング素子３１の半導体層４８と同様に、シリコン半導体層として形成されているが、ｉ層４７ｉに対応する部分が、シリコン半導体よりもバンドギャップが狭くなるように形成されている。詳細については後述するが、本実施形態においては、この半導体層４７においてｉ層４７ｉに対応する部分が、ゲルマニウム（Ｇｅ）を含むように形成されている。
【０１６９】
（製造方法）
以下より、本実施形態の液晶表示装置１００の製造方法において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程について説明する。
【０１７０】
図１３と図１４は、本発明にかかる実施形態４において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【０１７１】
図１３と図１４とにおいては、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），（ｇ），（ｈ）の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示しており、この製造工程を実施することによって、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【０１７２】
各工程について順次説明する。
【０１７３】
まず、図１３（ａ）に示すように、実施形態２の場合と同様にして、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成後、図１３（ｂ）に示すように、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成するように、絶縁層４６を設ける。
【０１７４】
つぎに、図１３（ｃ）に示すように、アモルファスシリコン膜Ｓａを形成する。
【０１７５】
ここでは、絶縁層４６を被覆するように、ＴＦＴアレイ基板２０１の表面にアモルファスシリコン膜Ｓａを形成する。
【０１７６】
具体的には、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスを用いて、ＰＥＣＶＤ法にて、アモルファスシリコン膜Ｓａを成膜する。
【０１７７】
つぎに、図１３（ｄ）に示すように、フォトレジスト膜Ｒ１を形成する。
【０１７８】
ここでは、アモルファスシリコン膜Ｓａを被覆するように、ＴＦＴアレイ基板２０１の表面に、フォトレジスト膜Ｒ１を形成する。
【０１７９】
つぎに、図１４（ｅ）に示すように、フォトレジスト膜Ｒ１をパターン加工する。
【０１８０】
ここでは、フォトレジスト膜Ｒ１において、上述したｉ層４７ｉに対応する領域に、開口ＡＰを形成するように、リソグラフィ技術によって、フォトレジスト膜Ｒ１をパターン加工する。
【０１８１】
つぎに、図１４（ｆ）に示すように、アモルファスシリコン膜Ｓａに対してイオン注入を実施する。
【０１８２】
ここでは、イオン注入法によって、ゲルマニウム（Ｇｅ）イオンをアモルファスシリコン膜Ｓａに注入する。
【０１８３】
つぎに、図１４（ｇ）に示すように、アモルファスシリコン膜Ｓａを多結晶化し、多結晶シリコン膜Ｓｐを形成する。
【０１８４】
ここでは、フォトレジスト膜Ｒ１を除去した後に、エキシマレーザーを用いて、アモルファスシリコン膜Ｓａを多結晶化することによって、多結晶シリコン膜Ｓｐを形成する。
【０１８５】
つぎに、図１４（ｈ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０１８６】
ここでは、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７との形状に対応するように、多結晶シリコン膜Ｓｐをフォトリソグラフィ技術でパターン加工することによって、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０１８７】
つぎに、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１８８】
ここでは、実施形態１と同様にして、不純物を各半導体層にドープすることによって、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０１８９】
その後、図３に示すように、実施形態１と同様にして、液晶パネル２００を形成する。
【０１９０】
以上のように、本実施形態においては、位置センサ素子３２ａは、光を受光して受光データを生成する半導体層４７が、ゲルマニウムを含み、画素スイッチング素子３１の半導体層４８よりもバンドギャップが狭くなるように形成されている。このため、本実施形態は、高感度に受光データを生成することができると共に、画素スイッチング素子３１においてリーク電流が生ずることを防止することができる。
【０１９１】
＜実施形態５＞
以下より、本発明にかかる実施形態５について説明する。
【０１９２】
本実施形態は、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程における動作が、実施形態４と異なる。この点を除き、本実施形態は、実施形態４と同様である。このため、重複する個所については、説明を省略する。
【０１９３】
図１５と図１６は、本発明にかかる実施形態５において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【０１９４】
図１５と図１６とにおいては、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），（ｇ），（ｈ）の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示しており、この製造工程を実施することによって、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【０１９５】
各工程について順次説明する。
【０１９６】
まず、図１５（ａ）に示すように、実施形態４の場合と同様にして、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成後、図１５（ｂ）に示すように、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成するように、絶縁層４６を設ける。
【０１９７】
つぎに、図１５（ｃ）に示すように、多結晶シリコン膜Ｓｐを形成する。
【０１９８】
ここでは、絶縁層４６を被覆するように、ＴＦＴアレイ基板２０１の表面に多結晶シリコン膜Ｓｐを形成する。
【０１９９】
具体的には、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスを用いて、ＰＥＣＶＤ法にて、アモルファスシリコン膜（図示無し）を成膜する。そして、その後、エキシマレーザーを用いて、そのアモルファスシリコン膜を多結晶化し、多結晶シリコン膜Ｓｐを形成する。
【０２００】
つぎに、図１５（ｄ）に示すように、ストッパー酸化膜Ｓｏｘを形成する。
【０２０１】
ここでは、多結晶シリコン膜Ｓｐを被覆するように、ＴＦＴアレイ基板２０１の表面に、ストッパー酸化膜Ｓｏｘを形成する。たとえば、ＣＶＤ法によってシリコン酸化膜（ＳｉＯ２）を多結晶シリコン膜Ｓｐ上に成膜することによって、ストッパー酸化膜Ｓｏｘを形成する。
【０２０２】
つぎに、図１５（ｅ）に示すように、フォトレジスト膜Ｒ１を形成する。
【０２０３】
ここでは、ストッパー酸化膜Ｓｏｘを被覆するように、ＴＦＴアレイ基板２０１の表面に、フォトレジスト膜Ｒ１を形成する。
【０２０４】
つぎに、図１６（ｆ）に示すように、フォトレジスト膜Ｒ１をパターン加工する。
【０２０５】
ここでは、フォトレジスト膜Ｒ１においてｉ層４７ｉに対応する領域に開口ＡＰを形成するように、リソグラフィ技術によって、フォトレジスト膜Ｒ１をパターン加工する。
【０２０６】
つぎに、図１６（ｇ）に示すように、多結晶シリコン膜Ｓｐに対してイオン注入を実施する。
【０２０７】
ここでは、イオン注入法によって、ゲルマニウム（Ｇｅ）イオンを多結晶シリコン膜Ｓｐに注入する。
【０２０８】
そして、たとえば、高速アニール処理によって、ゲルマニウム（Ｇｅ）イオンが注入された多結晶シリコン膜Ｓｐを熱処理する。これにより、多結晶シリコン膜Ｓｐにおいてゲルマニウム（Ｇｅ）イオンが注入された部分を、多結晶のシリコン・ゲルマニウム半導体のｉ層４７ｉとして形成する。シリコン・ゲルマニウム半導体は、シリコン半導体に比べて、低温で結晶化されるため、高速アニール処理で高い結晶性の半導体膜にすることができる。ただし、エキシマレーザーを用いて、結晶化を実施してもよい。
【０２０９】
つぎに、図１６（ｈ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０２１０】
ここでは、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７との形状に対応するように、多結晶シリコン膜Ｓｐとストッパー酸化膜Ｓｏｘとをフォトリソグラフィ技術でパターン加工する。これにより、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０２１１】
つぎに、図３に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０２１２】
ここでは、実施形態４と同様にして、不純物を各半導体層にドープすることによって、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０２１３】
その後、図３に示すように、実施形態４と同様にして、液晶パネル２００を形成する。なお、図３においては、上記のストッパー酸化膜Ｓｏｘは層間絶縁膜４９として機能するので図示を省略している。
【０２１４】
以上のように、本実施形態においては、実施形態４と同様に、位置センサ素子３２ａは、光を受光して受光データを生成する半導体層４７が、ゲルマニウムを含み、画素スイッチング素子３１の半導体層４８よりもバンドギャップが狭くなるように形成されている。このため、本実施形態は、高感度に受光データを生成することができると共に、画素スイッチング素子３１においてリーク電流が生ずることを防止することができる。
【０２１５】
＜実施形態６＞
以下より、本発明にかかる実施形態６について説明する。
【０２１６】
（液晶パネルの表示領域の構成）
図１７は、本発明にかかる実施形態６において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。図１７は、前述の図３と同様に、図４においてＸ１−Ｘ２部分に対応する部分を示している。
【０２１７】
本実施形態においては、図１７に示すように、位置センサ素子３２ａの半導体層４７の構成が、実施形態２と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。
【０２１８】
位置センサ素子３２ａの半導体層４７は、実施形態２と同様に、コントロール電極４３に対応する部分がｉ層４７ｉとして形成され、さらに、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。
【０２１９】
また、本実施形態における位置センサ素子３２ａの半導体層４７は、図１７に示すように、実施形態２と同様に、第１半導体層４７Ｘと、第２半導体層４７Ｙとを含んでいる。
【０２２０】
この位置センサ素子３２ａの半導体層４７において、第１半導体層４７Ｘは、実施形態２と同様に、絶縁膜４６上に形成されており、コントロール電極４３に対応する部分にｉ層４７ｉが設けられ、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。そして、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８と同様に、ゲルマニウム（Ｇｅ）を含まない、シリコン半導体として形成されている。つまり、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８とバンドギャップが互いに同じになるように形成されている。
【０２２１】
位置センサ素子３２ａの半導体層４７において、第２半導体層４７Ｙは、図１７に示すように、実施形態２と同様に、第１半導体層４７Ｘ上に形成されている。つまり、第２半導体層４７Ｙは、図１７に示すように、第１半導体層４７Ｘよりも対向基板２０２の側に位置するように、第１半導体層４７Ｘ上に積層されており、画素スイッチング素子３１の半導体層４８よりも、対向基板２０２の側に位置するように形成されている。
【０２２２】
本実施形態においては、第２半導体層４７Ｙは、図１７に示すように、実施形態２と異なり、第１半導体層４７Ｘと同じ形状になるようにパターン加工されている。
【０２２３】
そして、図９に示すように、第２半導体層４７Ｙは、コントロール電極４３に対応する部分にｉ層４７ｉが設けられ、そのｉ層４７ｉを挟むように、ｐ層４７ｐとｎ層４７ｎとが形成されている。また、第２半導体層４７Ｙは、画素スイッチング素子３１の半導体層４８、および、上記の第１半導体層４７Ｘよりもバンドギャップが狭くなるように形成されている。具体的には、第２半導体層４７Ｙは、シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）とを含むように形成されている。たとえば、ＳｉｘＧｅ（１−ｘ）の組成式において、０．６＜ｘ＜１の関係になるように、第２半導体層４７Ｙが形成されている。
【０２２４】
（製造方法）
以下より、本実施形態の液晶表示装置１００の製造方法において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程について説明する。
【０２２５】
図１８と図１９は、本発明にかかる実施形態６において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【０２２６】
図１８と図１９とにおいては、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），の順にて、画素スイッチング素子３１と位置センサ素子３２ａとを製造する際の各製造工程を示しており、この製造工程を実施することによって、図１７に示すように、画素スイッチング素子３１と位置センサ素子３２ａと形成する。
【０２２７】
各工程について順次説明する。
【０２２８】
まず、図１８（ａ）に示すように、実施形態２の場合と同様にして、画素スイッチング素子３１のゲート電極４５と、位置センサ素子３２ａのコントロール電極４３とを形成する。つぎに、図１８（ｂ）に示すように、実施形態２の場合と同様にして、画素スイッチング素子３１のゲート絶縁膜４６ｇと、位置センサ素子３２ａの絶縁膜４６ｓとを形成する。
【０２２９】
つぎに、図１８（ｃ）に示すように、アモルファスシリコン膜Ｓａを形成する。
【０２３０】
ここでは、絶縁層４６を被覆するように、ＴＦＴアレイ基板２０１の表面にアモルファスシリコン膜Ｓａを形成する。
【０２３１】
具体的には、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスを用いて、ＰＥＣＶＤ法にて、アモルファスシリコン膜Ｓａを成膜する。
【０２３２】
つぎに、図１９（ｄ）に示すように、シリコン・ゲルマニウム半導体層Ｓｇを形成する。
【０２３３】
ここでは、アモルファスシリコン膜Ｓａを被覆するように、ＴＦＴアレイ基板２０１にシリコン・ゲルマニウム半導体層Ｓｇを形成する。
【０２３４】
具体的には、シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），トリシラン（Ｓｉ３Ｈ８）などのようにシリコン元素を含有した分子からなるガスに、ＧｅＨ４のようにゲルマニウム元素を含有した分子からなるガスを混合した混合ガスを用いて、ＰＥＣＶＤ法にて、アモルファスなシリコン・ゲルマニウム半導体層Ｓｇ（ＳｉｘＧｅ（１−ｘ）膜）を形成する。
【０２３５】
つぎに、図１９（ｅ）に示すように、シリコン・ゲルマニウム半導体層Ｓｇをパターン加工する。
【０２３６】
ここでは、位置センサ素子３２ａの第２半導体層４７Ｙを形成する領域以外の領域に形成されたシリコン・ゲルマニウム半導体層Ｓｇを除去し、位置センサ素子３２ａの第２半導体層４７Ｙを形成する領域のみに残るように、フォトリソグラフィ技術によって、シリコン・ゲルマニウム半導体層Ｓｇをパターン加工する。
【０２３７】
つぎに、図１９（ｆ）に示すように、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０２３８】
ここでは、エキシマレーザを用いて、アモルファスのシリコン・ゲルマニウム半導体層Ｓｇと、アモルファスシリコン膜Ｓａとを結晶化した後に、パターン加工を実施することによって、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する。
【０２３９】
具体的には、上述した画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの第１半導体層４７Ｘとの形状に対応するように、多結晶シリコン膜Ｓｐをパターン加工する。これにより、画素スイッチング素子３１の半導体層４８と、位置センサ素子３２ａの半導体層４７とを形成する
【０２４０】
つぎに、図９に示すように、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０２４１】
ここでは、実施形態２と同様にして、不純物を各半導体層にドープすることによって、画素スイッチング素子３１と位置センサ素子３２ａとを完成させる。
【０２４２】
その後、図９に示すように、実施形態２と同様にして、液晶パネル２００を形成する。
【０２４３】
以上のように、本実施形態においては、実施形態２と同様に、位置センサ素子３２ａは、光を受光して受光データを生成する半導体層４７が、第１半導体層４７Ｘと第２半導体層４７Ｙとを含む。そして、第１半導体層４７Ｘは、画素スイッチング素子３１の半導体層４８とバンドギャップが互いに同じになるように形成されている。このため、同一工程にて形成可能であるので、効率的に製造することができる。また、第２半導体層４７Ｙは、画素スイッチング素子３１の半導体層４８よりもバンドギャップが狭くなるように形成されている。そして、さらに、第２半導体層４７Ｙは、第１半導体層４７Ｘよりも液晶パネル２００の正面側に位置するように、第１半導体層４７Ｘの上に積層されている。このため、高感度に受光データを生成することができると共に、画素スイッチング素子３１においてリーク電流が生ずることを防止することができる。
【０２４４】
したがって、本実施形態は、実施形態２と同様に、位置センサ素子３２によって得られた受光データのＳ／Ｎ比を改善することができる。
【０２４５】
なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。
【０２４６】
たとえば、本実施形態においては、画素スイッチング素子３１を、ボトムゲート型の薄膜トランジスタとして構成する場合について説明したが、これに限定されない。
【０２４７】
図２０は、本発明にかかる実施形態において、画素スイッチング素子３１の構成の変形形態を示す断面図である。
【０２４８】
図２０に示すように、たとえば、トップゲート型のＴＦＴを、画素スイッチング素子３１として形成してもよい。また、この他に、デュアルゲート構造になるように、この位置センサ素子３２ａを形成してもよい。
【０２４９】
また、本実施形態においては、複数の画素Ｐに対応するように複数の位置センサ素子３２ａを設ける場合について示したが、これに限定されない。たとえば、複数の画素Ｐに対して１つの位置センサ素子３２ａを設けてもよく、逆に、１つの画素Ｐに対して複数の位置センサ素子３２ａを設けてもよい。
【０２５０】
また、本実施形態の液晶表示装置１００は、さまざまな電子機器の部品として適用することができる。
【０２５１】
図２１から図２５は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【０２５２】
図２１に示すように、テレビジョン放送を受信し表示するテレビにおいて、その受信した画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２５３】
また、図２２に示すように、デジタルスチルカメラにおいて、その撮像画像などの画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２５４】
また、図２３に示すように、ノート型パーソナルコンピュータにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２５５】
また、図２４に示すように、携帯電話端末において、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２５６】
また、図２５に示すように、ビデオカメラにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２５７】
この他に、本実施形態においては、位置センサ素子３２ａについて、受光素子であるＰＩＮセンサを設けた場合について説明したが、これに限定されない。たとえば、ＰＤＮ構造のフォトダイオードを含む、ＰＤＮセンサを、位置センサ素子３２ａとして形成しても同様な効果を奏することができる。また、この他に、たとえば、位置センサ素子３２ａとしてフォトトランジスタを形成してもよい。
【０２５８】
また、本実施形態においては、位置センサ素子３２ａをボトムゲート構造になるように形成した場合について説明したが、これに限定されない。たとえば、トップゲート構造になるように、この位置センサ素子３２ａを形成してもよい。また、デュアルゲート構造になるように、この位置センサ素子３２ａを形成してもよい。
【０２５９】
また、本実施形態においては、赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂとのそれぞれをストライプ形状とし、それぞれを水平方向ｘに並ぶように形成すると共に、赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂとに並ぶように、受光領域ＳＡを赤フィルタ層２１Ｒの隣に形成しているが（図４参照）、これに限定されない。たとえば、赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂと受光領域ＳＡとを一組とし、その赤フィルタ層２１Ｒと緑フィルタ層２１Ｇと青フィルタ層２１Ｂと受光領域ＳＡとを、２×２のマトリクス状に配置しても良い。
【０２６０】
また、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｃｈｉｎｇ）、ＦＦＳ（Ｆｉｅｌｄ Ｆｒｉｎｇｅ Ｓｗｉｔｃｈｉｎｇ）方式など、さまざまな方式の液晶パネルに適用可能である。さらに、有機ＥＬ表示素子、電子ペーパーなどの他の表示装置においても、適用可能である。
【０２６１】
なお、上記の実施形態において、液晶表示装置１００は、本発明の表示装置に相当する。また、上記の実施形態において、液晶パネル２００は、本発明の表示パネルに相当する。また、上記の実施形態において、ＴＦＴアレイ基板２０１は、本発明の第１基板に相当する。また、上記の実施形態において、対向基板２０２は、本発明の第２基板に相当する。また、上記の実施形態において、液晶層２０３は、本発明の液晶層に相当する。また、上記の実施形態において、バックライト３００は、本発明の照明部に相当する。また、上記の実施形態において、表示領域ＰＡは、本発明の表示領域に相当する。また、上記の実施形態において、画素スイッチング素子３１は、本発明の画素スイッチング素子に相当する。また、上記の実施形態において、位置センサ素子３２ａは、本発明の受光素子に相当する。また、上記の実施形態において、半導体層４７は、本発明の半導体層に相当する。また、上記の実施形態において、第１半導体層４７Ｘは、本発明の第１の半導体層に相当する。また、上記の実施形態において、第２半導体層４７Ｙは、本発明の第２の半導体層に相当する。また、上記の実施形態において、半導体層４８は、本発明の半導体層に相当する。
【図面の簡単な説明】
【０２６２】
【図１】図１は、本発明にかかる実施形態１において、液晶表示装置１００の構成を示す断面図である。
【図２】図２は、本発明にかかる実施形態１において、液晶パネル２００を示す平面図である。
【図３】図３は、本発明の実施形態１において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。
【図４】図４は、本発明の実施形態１において、液晶パネル２００の表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す平面図である。
【図５】図５は、本発明にかかる実施形態１において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図６】図６は、本発明に係る実施形態１において、被検知体が液晶パネル２００の表示領域ＰＡに接触もしくは移動された位置を検出する際の様子を模式的に示す断面図である。
【図７】図７は、本発明にかかる実施形態１において、半導体層の組成と、その半導体層の吸収係数とを示す図である。
【図８】図８は、本発明にかかる実施形態１において、シリコン半導体層中におけるゲルマニウム（Ｇｅ）の含有率（ｍｏｌ％）と、エネルギーギャップ（ｅＶ）との関係を示す図である。
【図９】図９は、本発明にかかる実施形態２において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。
【図１０】図１０は、本発明にかかる実施形態２において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１１】図１１は、本発明にかかる実施形態２において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１２】図１２は、本発明にかかる実施形態３において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１３】図１３は、本発明にかかる実施形態４において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１４】図１４は、本発明にかかる実施形態４において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１５】図１５は、本発明にかかる実施形態５において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１６】図１６は、本発明にかかる実施形態５において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１７】図１７は、本発明にかかる実施形態６において、液晶パネル２００における表示領域ＰＡに設けられた画素Ｐの概略を模式的に示す断面図である。
【図１８】図１８は、本発明にかかる実施形態６において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図１９】図１９は、本発明にかかる実施形態６において、画素スイッチング素子３１と位置センサ素子３２ａとを形成する工程を示す断面図である。
【図２０】図２０は、本発明にかかる実施形態において、画素スイッチング素子３１の構成の変形形態を示す断面図である。
【図２１】図２１は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２２】図２２は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２３】図２３は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２４】図２４は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２５】図２５は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【符号の説明】
【０２６３】
１００：液晶表示装置（表示装置）、２００：液晶パネル（表示パネル）、２０１：ＴＦＴアレイ基板（第１基板）、２０２：対向基板（第２基板）、２０３：液晶層（液晶層）、３００：バックライト（照明部）、４００：データ処理部、ＰＡ：表示領域（表示領域）、ＣＡ：周辺領域、２１：カラーフィルタ層、２１Ｋ：ブラックマトリクス層、２２：平坦化膜、２３：対向電極、３１：画素スイッチング素子（画素スイッチング素子）、３２ａ：位置センサ素子（受光素子）、４３：コントロール電極、４５：ゲート電極、４６ｓ：絶縁膜、４６ｇ：ゲート絶縁膜、４７：半導体層（半導体層）、第４７Ｘ：１半導体層（第１の半導体層）、４７Ｙ：第２半導体層（第２の半導体層）、４８：半導体層（半導体層）
【特許請求の範囲】
【請求項１】
画素が複数配置された表示領域に受光素子が複数形成されている表示パネルと、前記表示パネルの一方の面の側から照明光を出射する照明部とを具備し、前記表示パネルの他方の面の側において前記照明光が被検知体によって反射された反射光を前記受光素子が受光することにより、前記表示領域における被検知体の位置を検出する表示装置であって、
前記照明部は、
可視光線と赤外線とを前記照明光として出射するように構成されており、
前記受光素子は、
シリコン半導体よりもバンドギャップが狭い半導体層
を含み、当該半導体層において前記反射光を受光するように構成されている
表示装置。
【請求項２】
前記表示パネルは、
前記画素をスイッチングする画素スイッチング素子
を有し、
前記画素スイッチング素子は、
チャネル領域が設けられた半導体層
を有する薄膜トランジスタであり、
前記受光素子の半導体層と、前記画素スイッチング素子の半導体層とのそれぞれは、バンドギャップが互いに同じになるように形成されている、
請求項１に記載の表示装置。
【請求項３】
前記受光素子の半導体層は、シリコンとゲルマニウムとを含む、
請求項２に記載の表示装置。
【請求項４】
前記表示パネルは、
第１基板と、
前記第１基板から間隔を隔てて対面している第２基板と、
前記第１基板と前記第２基板との間にて挟持されている液晶層と
を含む液晶パネルであり、
前記照明部は、前記第１基板の側から前記第２基板の側へ前記照明光を出射するように配置されており、
前記受光素子と前記画素スイッチング素子とのそれぞれは、前記第１基板に形成されている、
請求項３に記載の表示装置。
【請求項５】
前記表示パネルは、
前記画素をスイッチングする画素スイッチング素子
を有し、
前記画素スイッチング素子は、
チャネル領域が設けられた半導体層
を有する薄膜トランジスタであり、
前記受光素子の半導体層は、前記画素スイッチング素子の半導体層よりもバンドギャップが狭くなるように形成されている、
請求項１に記載の表示装置。
【請求項６】
前記受光素子の半導体層は、少なくとも、シリコンとゲルマニウムとを含む、
請求項５に記載の表示装置。
【請求項７】
前記表示パネルは、
第１基板と、
前記第１基板から間隔を隔てて対面している第２基板と、
前記第１基板と前記第２基板との間にて挟持されている液晶層と
を含む液晶パネルであり、
前記照明部は、前記第１基板の側から前記第２基板の側へ前記照明光を出射するように配置されており、
前記受光素子と前記画素スイッチング素子とのそれぞれは、前記第１基板に形成されている、
請求項６に記載の表示装置。
【請求項８】
前記表示パネルは、
前記画素をスイッチングする画素スイッチング素子
を有し、
前記画素スイッチング素子は、
チャネル領域が設けられた半導体層
を有する薄膜トランジスタであり、
前記受光素子は、
前記画素スイッチング素子の半導体層とバンドギャップが互いに同じ第１の半導体層と、
前記画素スイッチング素子の半導体層よりもバンドギャップが狭い第２の半導体層と
を含み、前記第２の半導体層が前記第１の半導体層よりも前記表示パネルの一方の面の側に位置するように、前記第１の半導体層上に積層されている、
請求項１に記載の表示装置。
【請求項９】
前記第２の半導体層は、前記画素スイッチング素子の半導体層よりも前記表示パネルの一方の面の側に位置するように形成されている、
請求項８に記載の表示装置。
【請求項１０】
前記受光素子の半導体層は、少なくとも、シリコンとゲルマニウムとを含む、
請求項９に記載の表示装置。
【請求項１１】
前記表示パネルは、
第１基板と、
前記第１基板から間隔を隔てて対面している第２基板と、
前記第１基板と前記第２基板との間にて挟持されている液晶層と
を含む液晶パネルであり、
前記照明部は、前記第１基板の側から前記第２基板の側へ前記照明光を出射するように配置されており、
前記受光素子と前記画素スイッチング素子とのそれぞれは、前記第１基板に形成されている、
請求項１０に記載の表示装置。
【請求項１２】
画素が複数配置される表示領域に、受光素子が複数形成される表示パネルを含み、一方の面の側から前記表示領域へ、可視光線と赤外線とを含む照明光が出射され、当該表示パネルの他方の面の側において前記照明光が被検知体によって反射された反射光を、前記受光素子が受光する表示装置の製造方法において、
前記受光素子において前記反射光を受光する半導体層を、シリコン半導体よりもバンドギャップが狭くなるように形成する、
表示装置の製造方法。
【請求項１】
画素が複数配置された表示領域に受光素子が複数形成されている表示パネルと、前記表示パネルの一方の面の側から照明光を出射する照明部とを具備し、前記表示パネルの他方の面の側において前記照明光が被検知体によって反射された反射光を前記受光素子が受光することにより、前記表示領域における被検知体の位置を検出する表示装置であって、
前記照明部は、
可視光線と赤外線とを前記照明光として出射するように構成されており、
前記受光素子は、
シリコン半導体よりもバンドギャップが狭い半導体層
を含み、当該半導体層において前記反射光を受光するように構成されている
表示装置。
【請求項２】
前記表示パネルは、
前記画素をスイッチングする画素スイッチング素子
を有し、
前記画素スイッチング素子は、
チャネル領域が設けられた半導体層
を有する薄膜トランジスタであり、
前記受光素子の半導体層と、前記画素スイッチング素子の半導体層とのそれぞれは、バンドギャップが互いに同じになるように形成されている、
請求項１に記載の表示装置。
【請求項３】
前記受光素子の半導体層は、シリコンとゲルマニウムとを含む、
請求項２に記載の表示装置。
【請求項４】
前記表示パネルは、
第１基板と、
前記第１基板から間隔を隔てて対面している第２基板と、
前記第１基板と前記第２基板との間にて挟持されている液晶層と
を含む液晶パネルであり、
前記照明部は、前記第１基板の側から前記第２基板の側へ前記照明光を出射するように配置されており、
前記受光素子と前記画素スイッチング素子とのそれぞれは、前記第１基板に形成されている、
請求項３に記載の表示装置。
【請求項５】
前記表示パネルは、
前記画素をスイッチングする画素スイッチング素子
を有し、
前記画素スイッチング素子は、
チャネル領域が設けられた半導体層
を有する薄膜トランジスタであり、
前記受光素子の半導体層は、前記画素スイッチング素子の半導体層よりもバンドギャップが狭くなるように形成されている、
請求項１に記載の表示装置。
【請求項６】
前記受光素子の半導体層は、少なくとも、シリコンとゲルマニウムとを含む、
請求項５に記載の表示装置。
【請求項７】
前記表示パネルは、
第１基板と、
前記第１基板から間隔を隔てて対面している第２基板と、
前記第１基板と前記第２基板との間にて挟持されている液晶層と
を含む液晶パネルであり、
前記照明部は、前記第１基板の側から前記第２基板の側へ前記照明光を出射するように配置されており、
前記受光素子と前記画素スイッチング素子とのそれぞれは、前記第１基板に形成されている、
請求項６に記載の表示装置。
【請求項８】
前記表示パネルは、
前記画素をスイッチングする画素スイッチング素子
を有し、
前記画素スイッチング素子は、
チャネル領域が設けられた半導体層
を有する薄膜トランジスタであり、
前記受光素子は、
前記画素スイッチング素子の半導体層とバンドギャップが互いに同じ第１の半導体層と、
前記画素スイッチング素子の半導体層よりもバンドギャップが狭い第２の半導体層と
を含み、前記第２の半導体層が前記第１の半導体層よりも前記表示パネルの一方の面の側に位置するように、前記第１の半導体層上に積層されている、
請求項１に記載の表示装置。
【請求項９】
前記第２の半導体層は、前記画素スイッチング素子の半導体層よりも前記表示パネルの一方の面の側に位置するように形成されている、
請求項８に記載の表示装置。
【請求項１０】
前記受光素子の半導体層は、少なくとも、シリコンとゲルマニウムとを含む、
請求項９に記載の表示装置。
【請求項１１】
前記表示パネルは、
第１基板と、
前記第１基板から間隔を隔てて対面している第２基板と、
前記第１基板と前記第２基板との間にて挟持されている液晶層と
を含む液晶パネルであり、
前記照明部は、前記第１基板の側から前記第２基板の側へ前記照明光を出射するように配置されており、
前記受光素子と前記画素スイッチング素子とのそれぞれは、前記第１基板に形成されている、
請求項１０に記載の表示装置。
【請求項１２】
画素が複数配置される表示領域に、受光素子が複数形成される表示パネルを含み、一方の面の側から前記表示領域へ、可視光線と赤外線とを含む照明光が出射され、当該表示パネルの他方の面の側において前記照明光が被検知体によって反射された反射光を、前記受光素子が受光する表示装置の製造方法において、
前記受光素子において前記反射光を受光する半導体層を、シリコン半導体よりもバンドギャップが狭くなるように形成する、
表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２００９−１３９５６５（Ｐ２００９−１３９５６５Ａ）
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願番号】特願２００７−３１４９１２（Ｐ２００７−３１４９１２）
【出願日】平成１９年１２月５日（２００７．１２．５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願日】平成１９年１２月５日（２００７．１２．５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]