配線基板の製造方法
【課題】半導体チップなどの電子部品が実装される配線基板の製造方法において、基板に貫通電極を信頼性よく形成すること。
【解決手段】厚み方向に貫通するスルーホールTHを備えた基板10を用意する工程と、基板10の下面に保護フィルム20を配置する工程と、スルーホールTH内に樹脂部30を充填する工程と、保護フィルム20を除去する工程と、基板10の下面にシード層40を形成する工程と、スルーホールTH内から樹脂部30を除去する工程と、シード層40をめっき給電経路に利用する電解めっきによりスルーホールTH内に金属めっき層を充填して貫通電極50を得る工程とを含む。
【解決手段】厚み方向に貫通するスルーホールTHを備えた基板10を用意する工程と、基板10の下面に保護フィルム20を配置する工程と、スルーホールTH内に樹脂部30を充填する工程と、保護フィルム20を除去する工程と、基板10の下面にシード層40を形成する工程と、スルーホールTH内から樹脂部30を除去する工程と、シード層40をめっき給電経路に利用する電解めっきによりスルーホールTH内に金属めっき層を充填して貫通電極50を得る工程とを含む。
【発明の詳細な説明】
【技術分野】
【0001】
半導体チップなどの電子部品が実装される配線基板の製造方法に関する。
【背景技術】
【0002】
従来、半導体チップなどの電子部品が実装される配線基板がある。そのような配線基板の一例では、コア基板に貫通電極が設けられており、コア基板の両面側に貫通電極を介して相互接続される多層配線層が形成される。
【0003】
近年では、半導体チップなどの電子部品の高性能化に伴って、配線基板のさらなる高密度化が要求されており、コア基板に信頼性よく狭ピッチの貫通電極を形成する技術が要求される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−237431号公報
【特許文献2】特開2007−95743号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
半導体チップなどの電子部品が実装される配線基板の製造方法において、基板に貫通電極を信頼性よく形成することを目的とする。
【課題を解決するための手段】
【0006】
以下の開示の一観点によれば、厚み方向に貫通するスルーホールを備えた基板を用意する工程と、前記基板の下面に保護フィルムを配置する工程と、前記スルーホール内に樹脂部を充填する工程と、前記保護フィルムを除去する工程と、前記基板の下面にシード層を形成する工程と、前記スルーホール内から樹脂部を除去する工程と、前記シード層をめっき給電経路に利用する電解めっきにより前記スルーホール内に金属めっき層を充填して貫通電極を得る工程とを有する配線基板の製造方法が提供される。
【発明の効果】
【0007】
以下の開示によれば、スルーホールが設けられた基板の下面に保護フィルムが配置された状態でスルーホール内に樹脂部を充填される。さらに、保護フィルムが除去された後に、基板の下面にシード層がスパッタ法などで密着性よく形成される。このようにしてスルーホールが設けられた基板の下面にシード層が密着性よく形成される。
【0008】
その後に、電解めっきによってスルーホールの底部から金属めっきが施されて貫通電極が得られる。
【0009】
このような手法を採用することにより不具合が発生することなく、基板のスルーホール内に信頼性の高い狭ピッチの貫通電極を歩留りよく形成することができる。
【図面の簡単な説明】
【0010】
【図1】図1(a)及び(b)は関連技術の配線基板の製造方法を示す断面図(その1)である。
【図2】図2(a)及び(b)は関連技術の配線基板の製造方法を示す断面図(その2)である。
【図3】図3(a)〜(d)は第1実施形態の配線基板の製造方法を示す断面図(その1)である。
【図4】図4(a)〜(d)は第1実施形態の配線基板の製造方法を示す断面図(その2)である。
【図5】図5(a)〜(c)は第1実施形態の配線基板の製造方法を示す断面図(その3)である。
【図6】図6(a)〜(c)は第1実施形態の配線基板の製造方法を示す断面図(その4)である。
【図7】図7は第1実施形態の配線基板の製造方法を示す断面図(その5)である。
【図8】図8は図7の第1実施形態の配線基板に半導体チップが実装された様子を示す断面図である。
【図9】図9は第1実施形態の変形例の配線基板に電子部品が実装された様子を示す断面図である。
【図10】図10(a)〜(d)は第2実施形態の配線基板の製造方法を示す断面図(その1)である。
【図11】図11(a)〜(c)は第2実施形態の配線基板の製造方法を示す断面図(その2)である。
【図12】図12は第2実施形態の配線基板の製造方法を示す断面図(その3)である。
【図13】図13(a)〜(d)は第3実施形態の配線基板の製造方法を示す断面図(その1)である。
【図14】図14(a)〜(e)は第3実施形態の配線基板の製造方法を示す断面図(その2)である。
【図15】図15(a)〜(e)は第3実施形態の配線基板の製造方法を示す断面図(その3)である。
【図16】図16は第3実施形態の配線基板の製造方法を示す断面図(その4)である。
【図17】図17は図16の第3実施形態の配線基板に半導体チップが実装され、キャップが設けられた様子を示す断面図である。
【発明を実施するための形態】
【0011】
以下、実施形態について、添付の図面を参照して説明する。
【0012】
本実施形態の説明の前に、基礎となる関連技術(予備的事項)について説明する。
【0013】
関連技術の配線基板の製造方法では、図1(a)に示すように、まず、シリコンウェハ100を上面から厚みの途中までRIE(Reactive Ion Etching)などでエッチングすることにより、非貫通ホールHを形成する。
【0014】
このとき、SF6系のガスを使用するエッチングステップと、C4F8系のガスを使用するポリマー付着ステップを繰り返すエッチング手法が使用され、非貫通ホールHの内面に微細な凹凸が連続して生じた状態となる。
【0015】
その後に、シリコンウェハ100の表面及び非貫通ホールHの内面にシリコン酸化層などからなる絶縁層(不図示)を形成する。
【0016】
さらに、シリコンウェハ100の上面及び非貫通ホールHの内面にスパッタ法により銅からなるシード層200を形成する。このとき、図1(a)の部分拡大図に示すように、非貫通ホールHの内面に凹凸が生じていることから、特に非貫通ホールHの下部では凹凸の影の部分にシード層200が上手く成膜されないため、シード層200が断線した状態となる場合が多い。
【0017】
次いで、図1(b)に示すように、シード層200をめっき給電経路に利用する電解めきにより、非貫通ホールH内及びシリコンウェハ100の上面側に銅からなる電解めっき層300を形成する。
【0018】
このとき、上記したように非貫通ホールHの下部ではシード層200が断線しているため、電解めっきの電流の供給が行われず、ボイドBが形成されてしまう。
【0019】
また、図2(a)には、非貫通ホールHの内面の凹凸全体にシード層200をステップカバレッジよく繋げて成膜した場合が示されている。しかしながら、図2(b)に示すように、非貫通ホールHの上部の方が下部よりめっきが施されやすい傾向があるため非貫通ホールHの内部にシームSが発生しやすい。
【0020】
電解めっきの条件によってシームSの発生をある程度抑制することは可能であるが、非貫通ホールHの径が小さくなるとシームSの発生を完全に抑制することは困難である。
【0021】
前述した関連技術では、電解めっき層300を形成した後に、シリコンウェハ100の背面側を非貫通ホールHの下部に到達するまで研磨することにより、非貫通ホールH内の電解めっき層300の下部を露出させて貫通電極として使用する。
【0022】
関連技術の配線基板の製造方法では前述したような課題があるため、設計スペックで狭ピッチの貫通電極を歩留りよく形成することは困難である。
【0023】
以下に説明する実施形態では前述した不具合を解消することができる。
【0024】
(第1の実施の形態)
図3〜図7は第1実施形態の配線基板の製造方法を示す断面図、図8は第1実施形態の配線基板に半導体チップが実装された様子を示す断面図である。
【0025】
第1実施形態の配線基板の製造方法では、図3(a)に示すように、まず、配線基板を得るための基板としてシリコンウェハ10を用意する。シリコンウェハ10の厚みは50〜500μmであり、厚みが700〜800μmのシリコンウェハがBG(バックグラインダ)によって研削されて薄型化されて得られる。
【0026】
次いで、図3(b)に示すように、スルーホールを形成するための開口部11aが設けられたレジスト11をシリコンウェハ10の上にフォトリソグラフィによって形成する。レジスト11は、ドライフィルムレジストを貼付してもよいし、あるいは液状のレジストを塗布してもよい。
【0027】
続いて、図3(c)に示すように、レジスト11の開口部11aを通してRIEなどのドライエッチングによってシリコンウェハ10を貫通加工することにより、上面から下面まで貫通するスルーホールTHを形成する。
【0028】
このとき、関連技術で説明したSF6系のガスを使用するエッチングステップと、C4F8系のガスを使用するポリマー付着ステップを繰り返すエッチング手法を使用する場合は、スルーホールTHの内面に凹凸(不図示)が生じた状態となる。
【0029】
シリコンウェハ10には多数の電子部品搭載領域が画定されており、各電子部品搭載領域に複数のスルーホールTHがそれぞれ配置される。スルーホールTHは水平方向の断面が例えば円形状で形成される。図3(c)にはシリコンウェハ10の一つの電子部品搭載領域が模式的に示されている。
【0030】
ドライエッチングの代わりに、ウェットエッチングによってシリコンウェハ10を貫通加工してスルーホールTHを形成してもよい。あるいは、レーザやドリルによってシリコンウェハ10を貫通加工してスルーホールTHを形成してもよい。レーザやドリルを使用する場合はレジスト11を省略してもよい。
【0031】
なお、厚みが700〜800μmのシリコンウェハの厚みの途中まで非貫通ホールを形成した後に、シリコンウェハの背面側を非貫通ホールに到達するまで研削してスルーホールを得てもよい。つまり、上面から下面まで貫通するスルーホールTHが設けられた所望の厚みを有するシリコンウェハ10を用意すればよい。
【0032】
次いで、図3(d)に示すように、レジスト11を除去した後に、シリコンウェハ10を熱酸化することにより、シリコンウェハ10の両面及びスルーホールTHの内面に厚みが1μm程度のシリコン酸化層からなる絶縁層12を形成する。シリコンウェハ10を熱酸化する条件としては、例えば、温度が1000〜1100℃、処理時間:2〜6時間のアニール処理が行われる。
【0033】
あるいは、CVDによってシリコンウェハ10の両面及びスルーホールTHの内面にシリコン酸化層又はシリコン窒化層を形成して絶縁層12としてもよい。
【0034】
なお、高抵抗(シート抵抗値:1000Ω/□)のシリコンウェハ10を使用する際に、電気絶縁性が問題にならない場合は、絶縁層12を省略することも可能である。
【0035】
その後に、図4(a)に示すように、図3(d)のシリコンウェハ10の下面に保護フィルム20を配置する。保護フィルム20としては、PET(ポリエチレンテレフタレート)フィルムやアクリルフィルムなどが使用される。
【0036】
処理ステージの上に配置された保護フィルム20の上にシリコンウェハ10を重ねて押し付けるだけでもよく、アクリルフィルムを使用する場合は加熱して軽く粘着させてもよい。保護フィルム20は後で除去する必要があるので、容易に剥離できる状態で貼付される。
【0037】
次いで、図4(b)に示すように、スルーホールTH内に樹脂部30を充填する。樹脂部30の形成方法としては、液状樹脂をスピンコート法、スキージ印刷法又は真空状態での印刷によりスルーホールTH内に充填して形成した後に、100℃程度の温度で加熱して樹脂を硬化させる。
【0038】
あるいは、シリコンウェハ10の上面全体に液状樹脂を塗布し、真空状態で樹脂をプレスしてスルーホールTH内に樹脂部30を充填してもよい。
【0039】
樹脂部30は後に除去する必要があるため、硬化しても容易に剥離液で除去できるアクリル樹脂やフェノール樹脂などが使用される。樹脂部30として一般的なレジストを使用してもよい。
【0040】
シリコンウェハ10の上面に樹脂が形成されても特に問題はないが、スルーホールTH内のみに樹脂部30を形成する場合は感光性樹脂を使用して露光/現像によって余分な樹脂を除去するようにしてもよい。
【0041】
さらには、アクリル樹脂やフェノール樹脂などの樹脂フィルムをシリコンウェハ10の上に配置し、熱プレスすることにより、シリコンウェハ10のスルーホールTHに樹脂部30を充填してもよい。
【0042】
続いて、図4(c)に示すように、シリコンウェハ10の下面に設けられた保護フィルム20を引き剥がして除去することにより、シリコンウェハ10及び樹脂部30の下面を露出させる。このとき、シリコンウェハ10(絶縁層12)及び樹脂部30の下面が同一面となって平坦な状態で露出する。
【0043】
次いで、図4(d)に示すように、シリコンウェハ10及び樹脂部30の下面にシード層40をスパッタ法により形成する。シード層40は銅などからなり、その厚みは5〜15μm程度に設定される。
【0044】
スパッタ法の他に、蒸着、又はMO−CVD(Metal Organic−Chemical Vapor Deposition)によってシード層40を形成してもよい。あるいは、銅ペーストや銀ペーストなどの導電性ペーストを塗布してシード層40としてもよい。
【0045】
シリコンウェハ10のスルーホールTHには樹脂部30が充填されているので、シード層40はスルーホールTHの下部を塞ぐようにしてシリコンウェハ10の下面に密着性よく形成される。
【0046】
なお、シード層40の好適な形成方法としては、最初にスパッタ法などによって薄膜(1μm程度)の第1金属層を密着性がよい状態で形成し、その上に電解めっき又は無電解めっきによって補強層として厚膜(5〜10μm程度)の第2金属層を積層する方法がある。この場合、スパッタ法のみでシード層40を形成する場合より、ウェハ処理のタクトタイムが短縮されて生産効率の向上を図ることができる。
【0047】
次いで、図5(a)に示すように、シリコンウェハ10のスルーホールTHに充填された樹脂部30を除去する。樹脂部30がアクリル樹脂又はフェノール樹脂からなる場合は、それらの樹脂剥離液(ストリッパ)によって樹脂部30が除去される。あるいは、樹脂部30がレジストからなる場合は、レジスト剥離液(ストリッパ)又はドライアッシングによって樹脂部30が除去される。
【0048】
これにより、空洞のスルーホールTHを備えたシリコンウェハ10の下面(絶縁層12)にシード層40が密着性よく確実に形成された状態となる。
【0049】
続いて、図5(b)に示すように、シード層40をめっき給電経路に利用する電解めっきにより、シリコンウェハ10のスルーホールTH内に金属めっき層を形成して貫通電極50を得る。貫通電極50は、好適には電解銅めっき層又は電解ニッケルめっき層から形成される。
【0050】
このとき、シリコンウェハ10のスルーホールTHの底部のシード層40からめっき成長が開始し、スルーホールTHの底部から上側に向けて順次めっきが施されていき、スルーホールTH内が貫通電極50で充填される。
【0051】
従って、前述した関連技術と違って、スルーホールTHの底部から上側に順にめっきが施されるため、スルーホールTHの内面に凹凸が生じているとしても、めっき成長には何ら影響せず、スルーホールTH内にボイドやシームが発生するおそれはない。
【0052】
また、スルーホールTHが樽型などの形状で加工される場合であっても、スルーホールTH内にボイドやシームが発生することなく安定して貫通電極50を充填することができる。
【0053】
さらには、シード層40はシリコンウェハ10のスルーホールTHの下部に隙間なく密着して形成されるので、シリコンウェハ10の下面側に金属めっきが進行するおそれもない。
【0054】
しかも、ボイドやシームの発生を抑制するためにめっき時間を長く設定するなどの特別なめっき条件を採用する必要もないので、めっき時間の短縮を図ることも可能である。
【0055】
なお、貫通電極50がシリコンウェハ10の上面から上側に突出して形成される場合は、CMPなどよって貫通電極50の上部を研磨することにより、シリコンウェハ10の上面(絶縁層12)と同一面になるように平坦化してもよい。
【0056】
その後に、図5(c)に示すように、シリコンウェハ10からウェットエッチングによってシード層40を除去することにより、シリコンウェハ10及び貫通電極50の下面を露出させる。
【0057】
なお、シード層40をフォトリソグラフィ及びエッチングによってパターニングして貫通電極50に接続される配線層を形成してもよい。
【0058】
以上により、シリコンウェハ10のスルーホールTHに貫通電極50が充填された配線部材3が得られる。
【0059】
図5(c)の配線部材3を各電子部品搭載領域が得られるように切断して個々の配線基板として使用してもよいが、図5(c)の配線部材3に多層配線層を形成して配線基板とする形態について説明する。
【0060】
図6(a)に示すように、図5(c)の貫通電極50が設けられたシリコンウェハ10の両面側に貫通電極50を介して相互接続される第1配線層60をそれぞれ形成する。第1配線層60は好適にはセミアディティブ法によって形成される。
【0061】
詳しく説明すると、シリコンウェハ10の両面側にスパッタ法又は無電解めっきにより銅などからなるシード層(不図示)をそれぞれ形成する。次いで、シリコンウェハ10の両面側において、第1配線層60が配置される部分に開口部が設けられためっきレジスト(不図示)をシード層の上にそれぞれ形成する。
【0062】
続いて、シリコンウェハ10の両面側において、シード層をめっき給電経路に利用する電解めっきによりめっきレジストの開口部に金属めっき層(不図示)をそれぞれ形成する。
【0063】
さらに、シリコンウェハ10の両面側において、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングすることにより第1配線層60がそれぞれ得られる。
【0064】
なお、前述した図5(b)においてシード層40をパターニングして第1配線層60として利用する場合は、シリコンウェハ10の上面のみにセミアディティブ法で第1配線層60が形成される。
【0065】
次いで、図6(b)に示すように、シリコンウェハ10の両面側において、第1配線層60を被覆する層間絶縁層70をそれぞれ形成した後に、層間絶縁層70をレーザなどで加工することにより第1配線層60に到達するビアホールVHをそれぞれ形成する。層間絶縁層70は、エポキシ樹脂やポリイミド樹脂などの樹脂シートが貼付されて形成される。
【0066】
あるいは、層間絶縁層70として、感光性のエポキシ樹脂、感光性のポリイミド樹脂、又は感光性のレジストを使用し、フォトリソグラフィによってビアホールVHを形成してもよい。また、樹脂シートを貼付する他に、液状樹脂を塗布してもよい。
【0067】
さらに、図6(c)に示すように、シリコンウェハ10の両面側において、第1配線層60の形成方法と同様な方法によってビアホールVH(ビア導体)を介して第1配線層60に接続される第2配線層62を層間絶縁層70の上にそれぞれ形成する。
【0068】
続いて、図7に示すように、シリコンウェハ10の両面側において、第2配線層62の接続部上に開口部72aが設けられたソルダレジスト72をそれぞれ形成する。さらに、両面側の第2配線層62の接続部に下から順にNi/Auめっき層を形成するなどしてコンタクト層Cをそれぞれ得る。
【0069】
さらに、各電子部品搭載領域が得られるようにシリコンウェハ10を切断することにより個々の配線基板1が得られる。シリコンウェハ10を切断するタイミングは電子部品を搭載した後に行ってもよいし、電子部品を搭載する前に行ってもよい。
【0070】
以上により、図7に示すように第1実施形態の配線基板1が得られる。図7では、電子部品を搭載する前にシリコンウェハ10が切断された様子が示されており、シリコンウェハ10が個々のシリコン基板10xに分割される。
【0071】
本実施形態では、シリコンウェハ10の両面側に貫通電極50に接続される2層の多層配線層をそれぞれ形成したが、n層(nは1以上の整数)の多層配線層を任意に形成することができる。
【0072】
前述したように、本実施形態の配線基板の製造方法では、スルーホールTHが設けられたシリコンウェハ10の下面に保護フィルム20を配置し、スルーホールTH内に樹脂部30を充填する。
【0073】
次いで、保護フィルム20を除去した後に、シリコンウェハ10及び樹脂部30の下面にシード層40をスパッタ法などで密着性よく形成する。
【0074】
さらに、樹脂部30を除去してスルーホールTHを空洞にした後に、電解めっきによってスルーホールTH内に貫通電極50を形成する。必要に応じてシード層40を除去し、シリコンウェハ10の両面側に貫通電極50に接続される多層配線層が形成される。
【0075】
このような手法を採用することにより、不具合が発生することなくシリコンウェハ10のスルーホールTHに金属めっき層を信頼性よく充填することができ、狭ピッチの貫通電極50を歩留りよく得ることができる。
【0076】
前述した形態では、基板としてシリコンウェハを使用しているが、ガラス基板、又はアルミナ(Al2O3)又は炭化珪素(SiC)などのセラミックス基板を使用してもよい。ガラス基板を使用する場合は、レーザ、ウェットエッチング又はドリルによってスルーホールが形成される。また、セラミックス基板を使用する場合は、焼結する前のグリーンシードにパンチングによってスルーホールが形成されるか、セラミックス基板がレーザによって加工されてスルーホールが形成される。そして、ガラス基板又はセラミックス基板に設けられたスルーホールに同様な方法によって貫通電極が充填される。
【0077】
図8には図7の第1実施形態の配線基板1に半導体チップが実装された様子が示されている。図8に示すように、半導体チップ80(LSIチップ)の接続部がバンプ電極82によって配線基板1の上側の第2配線層62のコンタクト層Cにフリップチップ接続される。さらに、半導体チップ80の下側の隙間にアンダーフィル樹脂84が充填される。
【0078】
例えば、半導体チップ80としてCPUチップが使用される場合は、その横近傍にメモリチップ(不図示)が同様に実装される。
【0079】
そして、配線基板1の下側の第2配線層62のコンタクト層Cにはんだボールを搭載するなどして外部接続端子86が設けられる。
【0080】
シリコン基板10xの両面側の第1、第2配線層60,62によって、半導体チップ80の接続部のピッチが実装基板の接続電極のピッチに対応するようにピッチが拡げられてピッチ変換される。
【0081】
このように、図8の例では、第1実施形態の配線基板1は、半導体チップ80と実装基板とを整合又はグリッド変換するためのインターポーザとして使用される。
【0082】
図9には、第1実施形態の変形例の配線基板1aに電子部品が実装された様子が示されている。図9に示すように、第1実施形態の変形例の配線基板1aはパッケージ基板として使用される。シリコン基板10xの中央部にキャビティ5(凹部)が形成されており、キャビティ5の底部側にスルーホールTHが設けられている。シリコン基板10xの両面側及びスルーホールTHの内面に絶縁層12が形成されている。
【0083】
さらに、前述した方法と同様な方法により、シリコン基板10xのスルーホールTHに貫通電極50が充填されている。シリコン基板10xの下面には貫通電極50に接続される配線層60aが形成されている。
【0084】
さらに、シリコン基板10xの下面に配線層60aの接続部上に開口部72aが設けられたソルダレジスト72が形成されている。配線層60aの接続にはNi/Auめっき層などからなるコンタクト層Cが形成されている。
【0085】
そして、シリコン基板10xのキャビティ5内の貫通電極50の上面に、LEDやセンサなどの電子部品80aの接続電極80xがフリップチップ接続されて実装されている。さらに、シリコン基板10xの上にガラスなどからなるキャップ90が接合されている。
【0086】
以上のように、本実施形態で製造される配線基板は、インターポーザやパッケージ基板などの貫通電極を備えた各種の基板に適用することができる。
【0087】
(第2の実施の形態)
図10〜図12は第2実施形態の配線基板の製造方法を示す断面図である。第2実施形態の特徴は、シリコンウェハに熱酸化又はCVDで絶縁層を形成するのではなく、スルーホールに充填された樹脂部を内壁面にリング状に残して側壁絶縁部とすることにある。第2実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。
【0088】
第2実施形態の配線基板の製造方法では、図10(a)に示すように、前述した第1実施形態においてシリコンウェハ10に絶縁層12を形成する工程(図3(d))を省略し、シリコンウェハ10の下面に保護フィルム20を配置した後に、スルーホールTHに樹脂部30を充填する。
【0089】
次いで、図10(b)に示すように、シリコンウェハ10から保護フィルム20を除去する。さらに、図10(c)に示すように、第1実施形態と同様な方法により、シリコンウェハ10及び樹脂部30の下面にシード層40を形成する。
【0090】
続いて、図10(d)に示すように、レーザなどによって樹脂部30の中央部を貫通加工して貫通孔を形成することにより、スルーホールTHの内壁面に樹脂部30をリング状に残して側壁絶縁部30aとする。このとき、樹脂部30はシード層40(銅)に対して選択的に加工される。さらに、過マンガン酸法などによるデスミア処理を行うことにより、スルーホールTH内をクリーニングする。
【0091】
あるいは、樹脂部30を感光性樹脂から形成し、フォトリソグラフィによるパターニングによって感光性樹脂に貫通孔を形成することにより、側壁絶縁部30aを得てもよい。
【0092】
さらに、図11(a)に示すように、第1実施形態と同様な方法により、シード層40をめっき給電経路に利用する電解めっきによりスルーホールTH内に貫通電極50を充填する。
【0093】
これにより、貫通電極50は側壁絶縁部30aによってシリコンウェハ10と電気絶縁された状態で形成される。その後に、図11(b)に示すように、シード層40が除去される。
【0094】
次いで、図11(c)に示すように、シリコンウェハ10の両面側に感光性樹脂層を形成し、フォトリソグラフィによる露光/現像を行う。これにより、シリコンウェハ10の両面側に絶縁パターン層14が形成される。
【0095】
両面側の絶縁パターン層14は、シリコンウェハ10上から側壁絶縁部30a上に重なるまで延在して形成され、貫通電極50の上下面に絶縁パターン層14の開口部14aがそれぞれ配置される。
【0096】
続いて、図12に示すように、第1実施形態の図7と同様に、シリコンウェハ10の両面側に、貫通電極50に接続される2層の多層配線層(第1、第2配線層60,62、層間絶縁層70、ソルダレジスト72)がそれぞれ形成される。
【0097】
これにより、第2実施形態の配線基板2が得られる。さらに、第1実施形態の図8と同様に、配線基板2の最上の第2配線層62のコンタクト層Cに半導体チップ(不図示)がフリップチップ接続される。
【0098】
第2実施形態においても、第1実施形態の図9と同様に、キャビティを備えたパッケージ基板として使用してもよい。
【0099】
第2実施形態の配線基板の製造方法においても、第1実施形態と同様な効果を奏する。
【0100】
(第3の実施の形態)
前述した第1実施形態の製造方法では、シリコンウェハ10のスルーホールTHの全体に電解銅めっきを施して貫通電極50を得ている。貫通電極50(電解銅めっき層)はスルーホールTHの側面(シリコン酸化層)に単に接触しているだけなので、スルーホールTHの側面と貫通電極50の密着性が十分ではない。
【0101】
図9で例示したように、キャビティ5が設けられた配線基板10xにキャップ90が設けられて電子部品80aがキャビティ5内に気密封止される場合がある。この場合、キャビティ5内が真空引きされて減圧されたり、キャビティ5内に不活性ガスが充填されることがある。
【0102】
そのような実装構造体では、貫通電極50とスルーホールTHの側面との密着性が悪いため、キャビティ5内に外部から大気が侵入して減圧を確保できなくなったり、不活性ガスの濃度が低くなるおそれがあり、必ずしも十分な信頼性が得られない場合が想定される。
【0103】
次に説明する第3実施形態の配線基板の製造方法では、スルーホールの下部において貫通電極が密着性よく形成されるため、気密封止されたキャビティ内に外部から大気が侵入することを防止することができる。
【0104】
第3実施形態では、第1実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
【0105】
第3実施形態の配線基板の製造方法では、図13(a)に示すように、まず、第1実施形態の図3(a)〜(d)と同様な方法により、シリコンウェハ10にスルーホールTHを形成した後に、シリコンウェハ10の全体にシリコン酸化層を形成して絶縁層12を得る。
【0106】
次いで、図13(b)に示すように、シリコンウェハ10の下面に保護フィルム21を貼り付ける。このとき、保護フィルム21として熱可塑性樹脂が使用され、保護フィルム21を加熱しながらシリコンウェハ10側に押圧する。これにより軟化した保護フィルム21がシリコンウェハ10のスルーホールTHに押し込まれてスルーホールTHの下部に充填部21aが部分的に形成される。
【0107】
保護フィルム21として、PETフィルムやアクリルフィルムを使用することができる。
【0108】
例えば、シリコンウェハ10の厚みが200〜300μmで、スルーホールTHの径が50〜60μmの場合は、スルーホールTHの下端からの充填部21aの高さhは20〜50μmに設定される。
【0109】
続いて、図13(c)に示すように、第1実施形態の図4(b)の工程と同様な方法により、シリコンウェハ10のスルーホールTHに樹脂部30を充填する。
【0110】
さらに、図13(d)に示すように、シリコンウェハ10の下面に設けられた保護フィルム21を引き剥がして除去する。これにより、シリコンウェハ10及び樹脂部30の下面が露出する。
【0111】
このとき、樹脂部30は保護フィルム21の充填部21aの高さh分だけスルーホールTH内で底上げされているため、保護フィルム21が除去されると、スルーホールTHの下部が空洞となって下部側面LSが部分的に露出した状態となる。
【0112】
このようにして、シリコンウェハ10のスルーホールTHに、その下部が空洞となるように樹脂部30が部分的に充填された構造体を得る。
【0113】
図13(a)〜(d)に示された第1の方法によって図13(d)の構造体を得る方法を説明したが、後述する図14(a)〜(e)に示す第2の方法を使用して図13(d)と同一の構造体を得てもよい。
【0114】
詳しく説明すると、図14(a)に示すように、まず、第1実施形態の図3(a)〜(d)と同様な方法により、シリコンウェハ10にスルーホールTHを形成した後に、シリコンウェハ10の全体にシリコン酸化層を形成して絶縁層12を得る。
【0115】
次いで、図14(b)に示すように、第1実施形態の図4(a)の工程と同様な方法により、図14(a)のシリコンウェハ10の下面に、スルーホールTHの側面全体が露出するように保護フィルム20を配置する。
【0116】
続いて、図14(c)に示すように、第1実施形態の図4(b)の工程と同様な方法により、シリコンウェハ10のスルーホールTH内全体に樹脂部30を充填する。
【0117】
さらに、図14(d)に示すように、第1実施形態の図4(c)の工程と同様に、シリコンウェハ10の下面に設けられた保護フィルム20を引き剥がして除去する。
【0118】
次いで、図14(e)に示すように、酸素(O2)ガスを使用するアッシングなどのドライプロセスにより、樹脂部30の下部を部分的に除去してスルーホールTHの下部側面LSを露出させる。スルーホールTHの下部側面LSの高さhaが、前述した第1の方法の図13(b)の保護フィルム21の充填部21aの高さhに対応する。
【0119】
樹脂部30の下部を除去する際には、必要に応じて、シリコンウェハ10の上面全体にマスク材が形成されて樹脂部30の上面側が保護される。
【0120】
これにより、図14(e)に示すように、第2の方法によって前述した図13(d)と同一の構造体が得られる。
【0121】
このように、第1の方法又は第2の方法により、シリコンウェハ10のスルーホールTHに、その下部が空洞となるように樹脂部30が部分的に充填された構造体(図13(d)及び図14(e))を得ることができる。
【0122】
次いで、図15(a)に示すように、スパッタ法、蒸着法、又はCVD法などによって、シリコンウェハ10と樹脂部30の下面、及びスルーホールTHの下部側面LSに第1シード層41aを形成する。
【0123】
第1シード層41aの好適な一例では、シリコンウェハ10側から順に、チタン(Ti)層/銅(Cu)層、又はクロム(Cr)層/銅層が形成された積層膜が使用される。第1シード層41aの厚みは1μm程度に設定される。
【0124】
このとき、第1シード層41aはスパッタ法、蒸着法、又はCVD法などなどで形成されるため、シリコンウェハ10の下面の絶縁層12(シリコン酸化層)及びスルーホールTHの下部側面LSの絶縁層12(シリコン酸化層)の上に密着性よく形成される。
【0125】
なお、チタン層又はクロム層は、銅層よりも絶縁層12(シリコン酸化層)との密着性がよいため、銅層の下にチタン層又はクロム層を形成することが好ましいが、第1シード層41aを銅層のみから形成しても差し支えない。
【0126】
次いで、図15(b)に示すように、第1シード層41aの上に電解めっき又は無電解めっきにより、銅又はニッケル(Ni)などからなる金属めっき層を形成して第2シード層41bを得る。
【0127】
金属めっき層を形成して第2シード層41bを得る際に、スルーホールTHの下部空洞が埋め込まれて、かつその下側に凹部が発生しないように、スルーホールTHの下側が金属めっき層によって完全に埋め込まれる。このようにして、第2シード層41bはその下面が全体にわたって平坦になって形成される。第2シード層41bは基板補強層としても機能する。
【0128】
なお、第2シード層41bを形成する段階ではスルーホールTHの下部空洞を完全に充填せず、後述する上側金属めっき部51aを得る工程で同時にスルーホールTHの下部空洞を完全に充填してもよい。
【0129】
これにより、シリコンウェハ10と樹脂部30の下面、及びスルーホールTHの下部側面LSに、第1シード層41a及び第2シード層41bから形成されるシード層41が得られる。
【0130】
このようにして、シード層41は、シリコンウェハ10の下面及びスルーホールTHの下部側面LSの各絶縁層12に密着性よく形成される。
【0131】
また、第2シード層41bとして形成される無電解めっき層(銅層又はニッケル層など)は、絶縁層12(シリコン酸化層)と密着性よく形成されるため、第1シード層41aを省略して、無電解金属めっき層のみからシード層を形成してもよい。
【0132】
あるいは、図13(d)又は図14(e)の下面に、スキージ法や印刷などにより導電性ペーストを形成してシード層を得てもよい。導電性ペーストとしては、銅(Cu)ペースト又は銀(Ag)ペーストなどが使用される。導電性ペーストは、導電性金属粉末とバインダ樹脂を主成分とし、バインダ樹脂を加熱硬化させることにより導電層が得られる。
【0133】
導電性ペーストから得られる導電層は、絶縁層12(シリコン酸化層)上に密着性よく形成される。このため、図15(a)の第1シード層41aを省略して、導電性ペーストのみからシード層を形成してもよいし、第1シード層41a(チタン層/銅層又はクロム層/銅層)の上に導電性ペースト形成してシード層としてもよい。
【0134】
導電性ペーストはシリコンウェハ10のスルーホールTHの下部空洞を埋め込む厚みで形成される。導電性ペーストを使用してシード層を得る場合は、第2シード層41b(銅めっき層又はニッケルめっき層)を形成する必要はない。
【0135】
以上のように、スルーホールTHの下部でシード層41の十分な密着性を得るために、スルーホールTHの下部側面LSに接触する層は、スパッタ法、蒸着法、又はCVD法によって形成される金属層、無電解金属めっき層、又は導電性ペーストから形成される。さらには、スパッタ法、蒸着法、又はCVD法によって形成される金属層としては、チタン層又はクロム層が密着性に優れている。
【0136】
続いて、図15(c)に示すように、第1実施形態の図5(a)の工程と同様な方法によって樹脂部30を除去することにより、スルーホールTHの下部に第1シード層41aを露出させる。これにより、空洞のスルーホールTHを備えたシリコンウェハ10の下面及びスルーホールTHの下部側面LSにシード層41が密着性よく確実に形成された状態となる。
【0137】
第1シード層41aの最上層がチタン層又はクロム層の場合は、スルーホールTH内において銅層が露出するまでチタン層又はクロム層がウェットエッチングなどで除去される。次の工程で、シリコンウェハ10のスルーホールTH内に電解銅めっき層を充填する際、チタン層又はクロム層の上には電解めっきが上手く施されないため、銅層を露出させておく必要がある。
【0138】
その後に、図15(d)に示すように、第1実施形態の図5(b)の工程と同様に、シード層41をめっき給電経路に利用する電解めっきにより、シリコンウェハ10のスルーホールTH内に下側から上側に銅めっき層などを形成して上側金属めっき部51aを得る。
【0139】
次いで、図15(e)に示すように、シリコンウェハ10の下面側のシード層41を絶縁層12が露出するまでCMP(Chemical Mechanical Polishing)などにより研磨して除去する。
【0140】
これより、シリコンウェハ10のスルーホールTHの上側主要部に埋め込まれた上側金属めっき部51aとスルーホールTHの下部に埋め込まれた下側金属部51bとにより貫通電極51が形成される。
【0141】
貫通電極51の下側金属部51bは、上側金属めっき部51aの下面とスルーホールTHの下部側面LSに接触する第1シード層41aとその下に配置された第2シード層41bとから形成される。
【0142】
その後に、図16に示すように、第1実施形態の図7と同様に、シリコンウェハ10の両面側に、貫通電極51に接続される2層の多層配線層(第1、第2配線層60,62、層間絶縁層70、ソルダレジスト72)がそれぞれ形成される。
【0143】
これにより、第3実施形態の配線基板2aが得られる。第3実施形態においても、電子部品を搭載する前又は後の所要のタイミングでシリコンウェハ10が切断されて個々配線基板2aが得られる。
【0144】
その後に、図17に示すように、第1実施形態の図8と同様に、配線基板2aの最上の第2配線層62のコンタクト層Cに半導体チップ80がバンプ電極82によってフリップチップ接続される。さらに、配線基板2の上にキャップ90が設けられて半導体チップ80がキャップ90内の収容部Hに気密封止される。
【0145】
なお、必要に応じて、半導体チップ80の下側の隙間にアンダーフィル樹脂が充填される。
【0146】
第3実施形態においても、第1実施形態の図9と同様に、キャビティを備えたパッケージ基板として使用してもよい。
【0147】
第3実施形態の配線基板の製造方法においても、第1実施形態と同様な効果を奏する。これに加えて、第3実施形態では、シリコン基板10xのスルーホールTHの下部側面LSにスパッタ法などで形成された第1シード層41aが密着よく形成されており、貫通電極51の一部として機能している。
【0148】
このため、キャップ90内の収容部Hを真空引きして減圧する場合、スルーホールTHの下部側面LSと第1シード層41aとの界面は密着性がよいため外部からの大気の侵入が阻止される。
【0149】
従って、外部からの大気がキャップ90内の収容部Hに侵入して減圧が確保できなくなる不具合が解消される。また、キャップ90内の収容部Hを不活性ガスで充填する場合であっても、大気の侵入によって不活性ガスの濃度が低くなることが防止される。
【0150】
これにより、キャップ90内の収容部Hに半導体チップ80を信頼性よく気密封止することができる。
【符号の説明】
【0151】
1,1a,2,2a…配線基板、3…配線部材、5…キャビティ、10…シリコンウェハ、10x…シリコン基板、11…レジスト、11a,14a,72a…開口部、12…絶縁層、20,21…保護フィルム、21a…充填部、30…樹脂部、30a…側壁絶縁部、40,41…シード層、41a…第1シード層、41b…第2シード層、50,51…貫通電極、51a…上側金属めっき部、51b…下側金属部、60…第1配線層、60a…配線層、62…第2配線層、70…層間絶縁層、72…ソルダレジスト、80…半導体チップ、80a…電子部品、80x…接続電極、82…バンプ電極、86…外部接続端子、90…キャップ、C…コンタクト層、H…収容部、LS…下部側面、TH…スルーホール、VH…ビアホール。
【技術分野】
【0001】
半導体チップなどの電子部品が実装される配線基板の製造方法に関する。
【背景技術】
【0002】
従来、半導体チップなどの電子部品が実装される配線基板がある。そのような配線基板の一例では、コア基板に貫通電極が設けられており、コア基板の両面側に貫通電極を介して相互接続される多層配線層が形成される。
【0003】
近年では、半導体チップなどの電子部品の高性能化に伴って、配線基板のさらなる高密度化が要求されており、コア基板に信頼性よく狭ピッチの貫通電極を形成する技術が要求される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−237431号公報
【特許文献2】特開2007−95743号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
半導体チップなどの電子部品が実装される配線基板の製造方法において、基板に貫通電極を信頼性よく形成することを目的とする。
【課題を解決するための手段】
【0006】
以下の開示の一観点によれば、厚み方向に貫通するスルーホールを備えた基板を用意する工程と、前記基板の下面に保護フィルムを配置する工程と、前記スルーホール内に樹脂部を充填する工程と、前記保護フィルムを除去する工程と、前記基板の下面にシード層を形成する工程と、前記スルーホール内から樹脂部を除去する工程と、前記シード層をめっき給電経路に利用する電解めっきにより前記スルーホール内に金属めっき層を充填して貫通電極を得る工程とを有する配線基板の製造方法が提供される。
【発明の効果】
【0007】
以下の開示によれば、スルーホールが設けられた基板の下面に保護フィルムが配置された状態でスルーホール内に樹脂部を充填される。さらに、保護フィルムが除去された後に、基板の下面にシード層がスパッタ法などで密着性よく形成される。このようにしてスルーホールが設けられた基板の下面にシード層が密着性よく形成される。
【0008】
その後に、電解めっきによってスルーホールの底部から金属めっきが施されて貫通電極が得られる。
【0009】
このような手法を採用することにより不具合が発生することなく、基板のスルーホール内に信頼性の高い狭ピッチの貫通電極を歩留りよく形成することができる。
【図面の簡単な説明】
【0010】
【図1】図1(a)及び(b)は関連技術の配線基板の製造方法を示す断面図(その1)である。
【図2】図2(a)及び(b)は関連技術の配線基板の製造方法を示す断面図(その2)である。
【図3】図3(a)〜(d)は第1実施形態の配線基板の製造方法を示す断面図(その1)である。
【図4】図4(a)〜(d)は第1実施形態の配線基板の製造方法を示す断面図(その2)である。
【図5】図5(a)〜(c)は第1実施形態の配線基板の製造方法を示す断面図(その3)である。
【図6】図6(a)〜(c)は第1実施形態の配線基板の製造方法を示す断面図(その4)である。
【図7】図7は第1実施形態の配線基板の製造方法を示す断面図(その5)である。
【図8】図8は図7の第1実施形態の配線基板に半導体チップが実装された様子を示す断面図である。
【図9】図9は第1実施形態の変形例の配線基板に電子部品が実装された様子を示す断面図である。
【図10】図10(a)〜(d)は第2実施形態の配線基板の製造方法を示す断面図(その1)である。
【図11】図11(a)〜(c)は第2実施形態の配線基板の製造方法を示す断面図(その2)である。
【図12】図12は第2実施形態の配線基板の製造方法を示す断面図(その3)である。
【図13】図13(a)〜(d)は第3実施形態の配線基板の製造方法を示す断面図(その1)である。
【図14】図14(a)〜(e)は第3実施形態の配線基板の製造方法を示す断面図(その2)である。
【図15】図15(a)〜(e)は第3実施形態の配線基板の製造方法を示す断面図(その3)である。
【図16】図16は第3実施形態の配線基板の製造方法を示す断面図(その4)である。
【図17】図17は図16の第3実施形態の配線基板に半導体チップが実装され、キャップが設けられた様子を示す断面図である。
【発明を実施するための形態】
【0011】
以下、実施形態について、添付の図面を参照して説明する。
【0012】
本実施形態の説明の前に、基礎となる関連技術(予備的事項)について説明する。
【0013】
関連技術の配線基板の製造方法では、図1(a)に示すように、まず、シリコンウェハ100を上面から厚みの途中までRIE(Reactive Ion Etching)などでエッチングすることにより、非貫通ホールHを形成する。
【0014】
このとき、SF6系のガスを使用するエッチングステップと、C4F8系のガスを使用するポリマー付着ステップを繰り返すエッチング手法が使用され、非貫通ホールHの内面に微細な凹凸が連続して生じた状態となる。
【0015】
その後に、シリコンウェハ100の表面及び非貫通ホールHの内面にシリコン酸化層などからなる絶縁層(不図示)を形成する。
【0016】
さらに、シリコンウェハ100の上面及び非貫通ホールHの内面にスパッタ法により銅からなるシード層200を形成する。このとき、図1(a)の部分拡大図に示すように、非貫通ホールHの内面に凹凸が生じていることから、特に非貫通ホールHの下部では凹凸の影の部分にシード層200が上手く成膜されないため、シード層200が断線した状態となる場合が多い。
【0017】
次いで、図1(b)に示すように、シード層200をめっき給電経路に利用する電解めきにより、非貫通ホールH内及びシリコンウェハ100の上面側に銅からなる電解めっき層300を形成する。
【0018】
このとき、上記したように非貫通ホールHの下部ではシード層200が断線しているため、電解めっきの電流の供給が行われず、ボイドBが形成されてしまう。
【0019】
また、図2(a)には、非貫通ホールHの内面の凹凸全体にシード層200をステップカバレッジよく繋げて成膜した場合が示されている。しかしながら、図2(b)に示すように、非貫通ホールHの上部の方が下部よりめっきが施されやすい傾向があるため非貫通ホールHの内部にシームSが発生しやすい。
【0020】
電解めっきの条件によってシームSの発生をある程度抑制することは可能であるが、非貫通ホールHの径が小さくなるとシームSの発生を完全に抑制することは困難である。
【0021】
前述した関連技術では、電解めっき層300を形成した後に、シリコンウェハ100の背面側を非貫通ホールHの下部に到達するまで研磨することにより、非貫通ホールH内の電解めっき層300の下部を露出させて貫通電極として使用する。
【0022】
関連技術の配線基板の製造方法では前述したような課題があるため、設計スペックで狭ピッチの貫通電極を歩留りよく形成することは困難である。
【0023】
以下に説明する実施形態では前述した不具合を解消することができる。
【0024】
(第1の実施の形態)
図3〜図7は第1実施形態の配線基板の製造方法を示す断面図、図8は第1実施形態の配線基板に半導体チップが実装された様子を示す断面図である。
【0025】
第1実施形態の配線基板の製造方法では、図3(a)に示すように、まず、配線基板を得るための基板としてシリコンウェハ10を用意する。シリコンウェハ10の厚みは50〜500μmであり、厚みが700〜800μmのシリコンウェハがBG(バックグラインダ)によって研削されて薄型化されて得られる。
【0026】
次いで、図3(b)に示すように、スルーホールを形成するための開口部11aが設けられたレジスト11をシリコンウェハ10の上にフォトリソグラフィによって形成する。レジスト11は、ドライフィルムレジストを貼付してもよいし、あるいは液状のレジストを塗布してもよい。
【0027】
続いて、図3(c)に示すように、レジスト11の開口部11aを通してRIEなどのドライエッチングによってシリコンウェハ10を貫通加工することにより、上面から下面まで貫通するスルーホールTHを形成する。
【0028】
このとき、関連技術で説明したSF6系のガスを使用するエッチングステップと、C4F8系のガスを使用するポリマー付着ステップを繰り返すエッチング手法を使用する場合は、スルーホールTHの内面に凹凸(不図示)が生じた状態となる。
【0029】
シリコンウェハ10には多数の電子部品搭載領域が画定されており、各電子部品搭載領域に複数のスルーホールTHがそれぞれ配置される。スルーホールTHは水平方向の断面が例えば円形状で形成される。図3(c)にはシリコンウェハ10の一つの電子部品搭載領域が模式的に示されている。
【0030】
ドライエッチングの代わりに、ウェットエッチングによってシリコンウェハ10を貫通加工してスルーホールTHを形成してもよい。あるいは、レーザやドリルによってシリコンウェハ10を貫通加工してスルーホールTHを形成してもよい。レーザやドリルを使用する場合はレジスト11を省略してもよい。
【0031】
なお、厚みが700〜800μmのシリコンウェハの厚みの途中まで非貫通ホールを形成した後に、シリコンウェハの背面側を非貫通ホールに到達するまで研削してスルーホールを得てもよい。つまり、上面から下面まで貫通するスルーホールTHが設けられた所望の厚みを有するシリコンウェハ10を用意すればよい。
【0032】
次いで、図3(d)に示すように、レジスト11を除去した後に、シリコンウェハ10を熱酸化することにより、シリコンウェハ10の両面及びスルーホールTHの内面に厚みが1μm程度のシリコン酸化層からなる絶縁層12を形成する。シリコンウェハ10を熱酸化する条件としては、例えば、温度が1000〜1100℃、処理時間:2〜6時間のアニール処理が行われる。
【0033】
あるいは、CVDによってシリコンウェハ10の両面及びスルーホールTHの内面にシリコン酸化層又はシリコン窒化層を形成して絶縁層12としてもよい。
【0034】
なお、高抵抗(シート抵抗値:1000Ω/□)のシリコンウェハ10を使用する際に、電気絶縁性が問題にならない場合は、絶縁層12を省略することも可能である。
【0035】
その後に、図4(a)に示すように、図3(d)のシリコンウェハ10の下面に保護フィルム20を配置する。保護フィルム20としては、PET(ポリエチレンテレフタレート)フィルムやアクリルフィルムなどが使用される。
【0036】
処理ステージの上に配置された保護フィルム20の上にシリコンウェハ10を重ねて押し付けるだけでもよく、アクリルフィルムを使用する場合は加熱して軽く粘着させてもよい。保護フィルム20は後で除去する必要があるので、容易に剥離できる状態で貼付される。
【0037】
次いで、図4(b)に示すように、スルーホールTH内に樹脂部30を充填する。樹脂部30の形成方法としては、液状樹脂をスピンコート法、スキージ印刷法又は真空状態での印刷によりスルーホールTH内に充填して形成した後に、100℃程度の温度で加熱して樹脂を硬化させる。
【0038】
あるいは、シリコンウェハ10の上面全体に液状樹脂を塗布し、真空状態で樹脂をプレスしてスルーホールTH内に樹脂部30を充填してもよい。
【0039】
樹脂部30は後に除去する必要があるため、硬化しても容易に剥離液で除去できるアクリル樹脂やフェノール樹脂などが使用される。樹脂部30として一般的なレジストを使用してもよい。
【0040】
シリコンウェハ10の上面に樹脂が形成されても特に問題はないが、スルーホールTH内のみに樹脂部30を形成する場合は感光性樹脂を使用して露光/現像によって余分な樹脂を除去するようにしてもよい。
【0041】
さらには、アクリル樹脂やフェノール樹脂などの樹脂フィルムをシリコンウェハ10の上に配置し、熱プレスすることにより、シリコンウェハ10のスルーホールTHに樹脂部30を充填してもよい。
【0042】
続いて、図4(c)に示すように、シリコンウェハ10の下面に設けられた保護フィルム20を引き剥がして除去することにより、シリコンウェハ10及び樹脂部30の下面を露出させる。このとき、シリコンウェハ10(絶縁層12)及び樹脂部30の下面が同一面となって平坦な状態で露出する。
【0043】
次いで、図4(d)に示すように、シリコンウェハ10及び樹脂部30の下面にシード層40をスパッタ法により形成する。シード層40は銅などからなり、その厚みは5〜15μm程度に設定される。
【0044】
スパッタ法の他に、蒸着、又はMO−CVD(Metal Organic−Chemical Vapor Deposition)によってシード層40を形成してもよい。あるいは、銅ペーストや銀ペーストなどの導電性ペーストを塗布してシード層40としてもよい。
【0045】
シリコンウェハ10のスルーホールTHには樹脂部30が充填されているので、シード層40はスルーホールTHの下部を塞ぐようにしてシリコンウェハ10の下面に密着性よく形成される。
【0046】
なお、シード層40の好適な形成方法としては、最初にスパッタ法などによって薄膜(1μm程度)の第1金属層を密着性がよい状態で形成し、その上に電解めっき又は無電解めっきによって補強層として厚膜(5〜10μm程度)の第2金属層を積層する方法がある。この場合、スパッタ法のみでシード層40を形成する場合より、ウェハ処理のタクトタイムが短縮されて生産効率の向上を図ることができる。
【0047】
次いで、図5(a)に示すように、シリコンウェハ10のスルーホールTHに充填された樹脂部30を除去する。樹脂部30がアクリル樹脂又はフェノール樹脂からなる場合は、それらの樹脂剥離液(ストリッパ)によって樹脂部30が除去される。あるいは、樹脂部30がレジストからなる場合は、レジスト剥離液(ストリッパ)又はドライアッシングによって樹脂部30が除去される。
【0048】
これにより、空洞のスルーホールTHを備えたシリコンウェハ10の下面(絶縁層12)にシード層40が密着性よく確実に形成された状態となる。
【0049】
続いて、図5(b)に示すように、シード層40をめっき給電経路に利用する電解めっきにより、シリコンウェハ10のスルーホールTH内に金属めっき層を形成して貫通電極50を得る。貫通電極50は、好適には電解銅めっき層又は電解ニッケルめっき層から形成される。
【0050】
このとき、シリコンウェハ10のスルーホールTHの底部のシード層40からめっき成長が開始し、スルーホールTHの底部から上側に向けて順次めっきが施されていき、スルーホールTH内が貫通電極50で充填される。
【0051】
従って、前述した関連技術と違って、スルーホールTHの底部から上側に順にめっきが施されるため、スルーホールTHの内面に凹凸が生じているとしても、めっき成長には何ら影響せず、スルーホールTH内にボイドやシームが発生するおそれはない。
【0052】
また、スルーホールTHが樽型などの形状で加工される場合であっても、スルーホールTH内にボイドやシームが発生することなく安定して貫通電極50を充填することができる。
【0053】
さらには、シード層40はシリコンウェハ10のスルーホールTHの下部に隙間なく密着して形成されるので、シリコンウェハ10の下面側に金属めっきが進行するおそれもない。
【0054】
しかも、ボイドやシームの発生を抑制するためにめっき時間を長く設定するなどの特別なめっき条件を採用する必要もないので、めっき時間の短縮を図ることも可能である。
【0055】
なお、貫通電極50がシリコンウェハ10の上面から上側に突出して形成される場合は、CMPなどよって貫通電極50の上部を研磨することにより、シリコンウェハ10の上面(絶縁層12)と同一面になるように平坦化してもよい。
【0056】
その後に、図5(c)に示すように、シリコンウェハ10からウェットエッチングによってシード層40を除去することにより、シリコンウェハ10及び貫通電極50の下面を露出させる。
【0057】
なお、シード層40をフォトリソグラフィ及びエッチングによってパターニングして貫通電極50に接続される配線層を形成してもよい。
【0058】
以上により、シリコンウェハ10のスルーホールTHに貫通電極50が充填された配線部材3が得られる。
【0059】
図5(c)の配線部材3を各電子部品搭載領域が得られるように切断して個々の配線基板として使用してもよいが、図5(c)の配線部材3に多層配線層を形成して配線基板とする形態について説明する。
【0060】
図6(a)に示すように、図5(c)の貫通電極50が設けられたシリコンウェハ10の両面側に貫通電極50を介して相互接続される第1配線層60をそれぞれ形成する。第1配線層60は好適にはセミアディティブ法によって形成される。
【0061】
詳しく説明すると、シリコンウェハ10の両面側にスパッタ法又は無電解めっきにより銅などからなるシード層(不図示)をそれぞれ形成する。次いで、シリコンウェハ10の両面側において、第1配線層60が配置される部分に開口部が設けられためっきレジスト(不図示)をシード層の上にそれぞれ形成する。
【0062】
続いて、シリコンウェハ10の両面側において、シード層をめっき給電経路に利用する電解めっきによりめっきレジストの開口部に金属めっき層(不図示)をそれぞれ形成する。
【0063】
さらに、シリコンウェハ10の両面側において、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングすることにより第1配線層60がそれぞれ得られる。
【0064】
なお、前述した図5(b)においてシード層40をパターニングして第1配線層60として利用する場合は、シリコンウェハ10の上面のみにセミアディティブ法で第1配線層60が形成される。
【0065】
次いで、図6(b)に示すように、シリコンウェハ10の両面側において、第1配線層60を被覆する層間絶縁層70をそれぞれ形成した後に、層間絶縁層70をレーザなどで加工することにより第1配線層60に到達するビアホールVHをそれぞれ形成する。層間絶縁層70は、エポキシ樹脂やポリイミド樹脂などの樹脂シートが貼付されて形成される。
【0066】
あるいは、層間絶縁層70として、感光性のエポキシ樹脂、感光性のポリイミド樹脂、又は感光性のレジストを使用し、フォトリソグラフィによってビアホールVHを形成してもよい。また、樹脂シートを貼付する他に、液状樹脂を塗布してもよい。
【0067】
さらに、図6(c)に示すように、シリコンウェハ10の両面側において、第1配線層60の形成方法と同様な方法によってビアホールVH(ビア導体)を介して第1配線層60に接続される第2配線層62を層間絶縁層70の上にそれぞれ形成する。
【0068】
続いて、図7に示すように、シリコンウェハ10の両面側において、第2配線層62の接続部上に開口部72aが設けられたソルダレジスト72をそれぞれ形成する。さらに、両面側の第2配線層62の接続部に下から順にNi/Auめっき層を形成するなどしてコンタクト層Cをそれぞれ得る。
【0069】
さらに、各電子部品搭載領域が得られるようにシリコンウェハ10を切断することにより個々の配線基板1が得られる。シリコンウェハ10を切断するタイミングは電子部品を搭載した後に行ってもよいし、電子部品を搭載する前に行ってもよい。
【0070】
以上により、図7に示すように第1実施形態の配線基板1が得られる。図7では、電子部品を搭載する前にシリコンウェハ10が切断された様子が示されており、シリコンウェハ10が個々のシリコン基板10xに分割される。
【0071】
本実施形態では、シリコンウェハ10の両面側に貫通電極50に接続される2層の多層配線層をそれぞれ形成したが、n層(nは1以上の整数)の多層配線層を任意に形成することができる。
【0072】
前述したように、本実施形態の配線基板の製造方法では、スルーホールTHが設けられたシリコンウェハ10の下面に保護フィルム20を配置し、スルーホールTH内に樹脂部30を充填する。
【0073】
次いで、保護フィルム20を除去した後に、シリコンウェハ10及び樹脂部30の下面にシード層40をスパッタ法などで密着性よく形成する。
【0074】
さらに、樹脂部30を除去してスルーホールTHを空洞にした後に、電解めっきによってスルーホールTH内に貫通電極50を形成する。必要に応じてシード層40を除去し、シリコンウェハ10の両面側に貫通電極50に接続される多層配線層が形成される。
【0075】
このような手法を採用することにより、不具合が発生することなくシリコンウェハ10のスルーホールTHに金属めっき層を信頼性よく充填することができ、狭ピッチの貫通電極50を歩留りよく得ることができる。
【0076】
前述した形態では、基板としてシリコンウェハを使用しているが、ガラス基板、又はアルミナ(Al2O3)又は炭化珪素(SiC)などのセラミックス基板を使用してもよい。ガラス基板を使用する場合は、レーザ、ウェットエッチング又はドリルによってスルーホールが形成される。また、セラミックス基板を使用する場合は、焼結する前のグリーンシードにパンチングによってスルーホールが形成されるか、セラミックス基板がレーザによって加工されてスルーホールが形成される。そして、ガラス基板又はセラミックス基板に設けられたスルーホールに同様な方法によって貫通電極が充填される。
【0077】
図8には図7の第1実施形態の配線基板1に半導体チップが実装された様子が示されている。図8に示すように、半導体チップ80(LSIチップ)の接続部がバンプ電極82によって配線基板1の上側の第2配線層62のコンタクト層Cにフリップチップ接続される。さらに、半導体チップ80の下側の隙間にアンダーフィル樹脂84が充填される。
【0078】
例えば、半導体チップ80としてCPUチップが使用される場合は、その横近傍にメモリチップ(不図示)が同様に実装される。
【0079】
そして、配線基板1の下側の第2配線層62のコンタクト層Cにはんだボールを搭載するなどして外部接続端子86が設けられる。
【0080】
シリコン基板10xの両面側の第1、第2配線層60,62によって、半導体チップ80の接続部のピッチが実装基板の接続電極のピッチに対応するようにピッチが拡げられてピッチ変換される。
【0081】
このように、図8の例では、第1実施形態の配線基板1は、半導体チップ80と実装基板とを整合又はグリッド変換するためのインターポーザとして使用される。
【0082】
図9には、第1実施形態の変形例の配線基板1aに電子部品が実装された様子が示されている。図9に示すように、第1実施形態の変形例の配線基板1aはパッケージ基板として使用される。シリコン基板10xの中央部にキャビティ5(凹部)が形成されており、キャビティ5の底部側にスルーホールTHが設けられている。シリコン基板10xの両面側及びスルーホールTHの内面に絶縁層12が形成されている。
【0083】
さらに、前述した方法と同様な方法により、シリコン基板10xのスルーホールTHに貫通電極50が充填されている。シリコン基板10xの下面には貫通電極50に接続される配線層60aが形成されている。
【0084】
さらに、シリコン基板10xの下面に配線層60aの接続部上に開口部72aが設けられたソルダレジスト72が形成されている。配線層60aの接続にはNi/Auめっき層などからなるコンタクト層Cが形成されている。
【0085】
そして、シリコン基板10xのキャビティ5内の貫通電極50の上面に、LEDやセンサなどの電子部品80aの接続電極80xがフリップチップ接続されて実装されている。さらに、シリコン基板10xの上にガラスなどからなるキャップ90が接合されている。
【0086】
以上のように、本実施形態で製造される配線基板は、インターポーザやパッケージ基板などの貫通電極を備えた各種の基板に適用することができる。
【0087】
(第2の実施の形態)
図10〜図12は第2実施形態の配線基板の製造方法を示す断面図である。第2実施形態の特徴は、シリコンウェハに熱酸化又はCVDで絶縁層を形成するのではなく、スルーホールに充填された樹脂部を内壁面にリング状に残して側壁絶縁部とすることにある。第2実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。
【0088】
第2実施形態の配線基板の製造方法では、図10(a)に示すように、前述した第1実施形態においてシリコンウェハ10に絶縁層12を形成する工程(図3(d))を省略し、シリコンウェハ10の下面に保護フィルム20を配置した後に、スルーホールTHに樹脂部30を充填する。
【0089】
次いで、図10(b)に示すように、シリコンウェハ10から保護フィルム20を除去する。さらに、図10(c)に示すように、第1実施形態と同様な方法により、シリコンウェハ10及び樹脂部30の下面にシード層40を形成する。
【0090】
続いて、図10(d)に示すように、レーザなどによって樹脂部30の中央部を貫通加工して貫通孔を形成することにより、スルーホールTHの内壁面に樹脂部30をリング状に残して側壁絶縁部30aとする。このとき、樹脂部30はシード層40(銅)に対して選択的に加工される。さらに、過マンガン酸法などによるデスミア処理を行うことにより、スルーホールTH内をクリーニングする。
【0091】
あるいは、樹脂部30を感光性樹脂から形成し、フォトリソグラフィによるパターニングによって感光性樹脂に貫通孔を形成することにより、側壁絶縁部30aを得てもよい。
【0092】
さらに、図11(a)に示すように、第1実施形態と同様な方法により、シード層40をめっき給電経路に利用する電解めっきによりスルーホールTH内に貫通電極50を充填する。
【0093】
これにより、貫通電極50は側壁絶縁部30aによってシリコンウェハ10と電気絶縁された状態で形成される。その後に、図11(b)に示すように、シード層40が除去される。
【0094】
次いで、図11(c)に示すように、シリコンウェハ10の両面側に感光性樹脂層を形成し、フォトリソグラフィによる露光/現像を行う。これにより、シリコンウェハ10の両面側に絶縁パターン層14が形成される。
【0095】
両面側の絶縁パターン層14は、シリコンウェハ10上から側壁絶縁部30a上に重なるまで延在して形成され、貫通電極50の上下面に絶縁パターン層14の開口部14aがそれぞれ配置される。
【0096】
続いて、図12に示すように、第1実施形態の図7と同様に、シリコンウェハ10の両面側に、貫通電極50に接続される2層の多層配線層(第1、第2配線層60,62、層間絶縁層70、ソルダレジスト72)がそれぞれ形成される。
【0097】
これにより、第2実施形態の配線基板2が得られる。さらに、第1実施形態の図8と同様に、配線基板2の最上の第2配線層62のコンタクト層Cに半導体チップ(不図示)がフリップチップ接続される。
【0098】
第2実施形態においても、第1実施形態の図9と同様に、キャビティを備えたパッケージ基板として使用してもよい。
【0099】
第2実施形態の配線基板の製造方法においても、第1実施形態と同様な効果を奏する。
【0100】
(第3の実施の形態)
前述した第1実施形態の製造方法では、シリコンウェハ10のスルーホールTHの全体に電解銅めっきを施して貫通電極50を得ている。貫通電極50(電解銅めっき層)はスルーホールTHの側面(シリコン酸化層)に単に接触しているだけなので、スルーホールTHの側面と貫通電極50の密着性が十分ではない。
【0101】
図9で例示したように、キャビティ5が設けられた配線基板10xにキャップ90が設けられて電子部品80aがキャビティ5内に気密封止される場合がある。この場合、キャビティ5内が真空引きされて減圧されたり、キャビティ5内に不活性ガスが充填されることがある。
【0102】
そのような実装構造体では、貫通電極50とスルーホールTHの側面との密着性が悪いため、キャビティ5内に外部から大気が侵入して減圧を確保できなくなったり、不活性ガスの濃度が低くなるおそれがあり、必ずしも十分な信頼性が得られない場合が想定される。
【0103】
次に説明する第3実施形態の配線基板の製造方法では、スルーホールの下部において貫通電極が密着性よく形成されるため、気密封止されたキャビティ内に外部から大気が侵入することを防止することができる。
【0104】
第3実施形態では、第1実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
【0105】
第3実施形態の配線基板の製造方法では、図13(a)に示すように、まず、第1実施形態の図3(a)〜(d)と同様な方法により、シリコンウェハ10にスルーホールTHを形成した後に、シリコンウェハ10の全体にシリコン酸化層を形成して絶縁層12を得る。
【0106】
次いで、図13(b)に示すように、シリコンウェハ10の下面に保護フィルム21を貼り付ける。このとき、保護フィルム21として熱可塑性樹脂が使用され、保護フィルム21を加熱しながらシリコンウェハ10側に押圧する。これにより軟化した保護フィルム21がシリコンウェハ10のスルーホールTHに押し込まれてスルーホールTHの下部に充填部21aが部分的に形成される。
【0107】
保護フィルム21として、PETフィルムやアクリルフィルムを使用することができる。
【0108】
例えば、シリコンウェハ10の厚みが200〜300μmで、スルーホールTHの径が50〜60μmの場合は、スルーホールTHの下端からの充填部21aの高さhは20〜50μmに設定される。
【0109】
続いて、図13(c)に示すように、第1実施形態の図4(b)の工程と同様な方法により、シリコンウェハ10のスルーホールTHに樹脂部30を充填する。
【0110】
さらに、図13(d)に示すように、シリコンウェハ10の下面に設けられた保護フィルム21を引き剥がして除去する。これにより、シリコンウェハ10及び樹脂部30の下面が露出する。
【0111】
このとき、樹脂部30は保護フィルム21の充填部21aの高さh分だけスルーホールTH内で底上げされているため、保護フィルム21が除去されると、スルーホールTHの下部が空洞となって下部側面LSが部分的に露出した状態となる。
【0112】
このようにして、シリコンウェハ10のスルーホールTHに、その下部が空洞となるように樹脂部30が部分的に充填された構造体を得る。
【0113】
図13(a)〜(d)に示された第1の方法によって図13(d)の構造体を得る方法を説明したが、後述する図14(a)〜(e)に示す第2の方法を使用して図13(d)と同一の構造体を得てもよい。
【0114】
詳しく説明すると、図14(a)に示すように、まず、第1実施形態の図3(a)〜(d)と同様な方法により、シリコンウェハ10にスルーホールTHを形成した後に、シリコンウェハ10の全体にシリコン酸化層を形成して絶縁層12を得る。
【0115】
次いで、図14(b)に示すように、第1実施形態の図4(a)の工程と同様な方法により、図14(a)のシリコンウェハ10の下面に、スルーホールTHの側面全体が露出するように保護フィルム20を配置する。
【0116】
続いて、図14(c)に示すように、第1実施形態の図4(b)の工程と同様な方法により、シリコンウェハ10のスルーホールTH内全体に樹脂部30を充填する。
【0117】
さらに、図14(d)に示すように、第1実施形態の図4(c)の工程と同様に、シリコンウェハ10の下面に設けられた保護フィルム20を引き剥がして除去する。
【0118】
次いで、図14(e)に示すように、酸素(O2)ガスを使用するアッシングなどのドライプロセスにより、樹脂部30の下部を部分的に除去してスルーホールTHの下部側面LSを露出させる。スルーホールTHの下部側面LSの高さhaが、前述した第1の方法の図13(b)の保護フィルム21の充填部21aの高さhに対応する。
【0119】
樹脂部30の下部を除去する際には、必要に応じて、シリコンウェハ10の上面全体にマスク材が形成されて樹脂部30の上面側が保護される。
【0120】
これにより、図14(e)に示すように、第2の方法によって前述した図13(d)と同一の構造体が得られる。
【0121】
このように、第1の方法又は第2の方法により、シリコンウェハ10のスルーホールTHに、その下部が空洞となるように樹脂部30が部分的に充填された構造体(図13(d)及び図14(e))を得ることができる。
【0122】
次いで、図15(a)に示すように、スパッタ法、蒸着法、又はCVD法などによって、シリコンウェハ10と樹脂部30の下面、及びスルーホールTHの下部側面LSに第1シード層41aを形成する。
【0123】
第1シード層41aの好適な一例では、シリコンウェハ10側から順に、チタン(Ti)層/銅(Cu)層、又はクロム(Cr)層/銅層が形成された積層膜が使用される。第1シード層41aの厚みは1μm程度に設定される。
【0124】
このとき、第1シード層41aはスパッタ法、蒸着法、又はCVD法などなどで形成されるため、シリコンウェハ10の下面の絶縁層12(シリコン酸化層)及びスルーホールTHの下部側面LSの絶縁層12(シリコン酸化層)の上に密着性よく形成される。
【0125】
なお、チタン層又はクロム層は、銅層よりも絶縁層12(シリコン酸化層)との密着性がよいため、銅層の下にチタン層又はクロム層を形成することが好ましいが、第1シード層41aを銅層のみから形成しても差し支えない。
【0126】
次いで、図15(b)に示すように、第1シード層41aの上に電解めっき又は無電解めっきにより、銅又はニッケル(Ni)などからなる金属めっき層を形成して第2シード層41bを得る。
【0127】
金属めっき層を形成して第2シード層41bを得る際に、スルーホールTHの下部空洞が埋め込まれて、かつその下側に凹部が発生しないように、スルーホールTHの下側が金属めっき層によって完全に埋め込まれる。このようにして、第2シード層41bはその下面が全体にわたって平坦になって形成される。第2シード層41bは基板補強層としても機能する。
【0128】
なお、第2シード層41bを形成する段階ではスルーホールTHの下部空洞を完全に充填せず、後述する上側金属めっき部51aを得る工程で同時にスルーホールTHの下部空洞を完全に充填してもよい。
【0129】
これにより、シリコンウェハ10と樹脂部30の下面、及びスルーホールTHの下部側面LSに、第1シード層41a及び第2シード層41bから形成されるシード層41が得られる。
【0130】
このようにして、シード層41は、シリコンウェハ10の下面及びスルーホールTHの下部側面LSの各絶縁層12に密着性よく形成される。
【0131】
また、第2シード層41bとして形成される無電解めっき層(銅層又はニッケル層など)は、絶縁層12(シリコン酸化層)と密着性よく形成されるため、第1シード層41aを省略して、無電解金属めっき層のみからシード層を形成してもよい。
【0132】
あるいは、図13(d)又は図14(e)の下面に、スキージ法や印刷などにより導電性ペーストを形成してシード層を得てもよい。導電性ペーストとしては、銅(Cu)ペースト又は銀(Ag)ペーストなどが使用される。導電性ペーストは、導電性金属粉末とバインダ樹脂を主成分とし、バインダ樹脂を加熱硬化させることにより導電層が得られる。
【0133】
導電性ペーストから得られる導電層は、絶縁層12(シリコン酸化層)上に密着性よく形成される。このため、図15(a)の第1シード層41aを省略して、導電性ペーストのみからシード層を形成してもよいし、第1シード層41a(チタン層/銅層又はクロム層/銅層)の上に導電性ペースト形成してシード層としてもよい。
【0134】
導電性ペーストはシリコンウェハ10のスルーホールTHの下部空洞を埋め込む厚みで形成される。導電性ペーストを使用してシード層を得る場合は、第2シード層41b(銅めっき層又はニッケルめっき層)を形成する必要はない。
【0135】
以上のように、スルーホールTHの下部でシード層41の十分な密着性を得るために、スルーホールTHの下部側面LSに接触する層は、スパッタ法、蒸着法、又はCVD法によって形成される金属層、無電解金属めっき層、又は導電性ペーストから形成される。さらには、スパッタ法、蒸着法、又はCVD法によって形成される金属層としては、チタン層又はクロム層が密着性に優れている。
【0136】
続いて、図15(c)に示すように、第1実施形態の図5(a)の工程と同様な方法によって樹脂部30を除去することにより、スルーホールTHの下部に第1シード層41aを露出させる。これにより、空洞のスルーホールTHを備えたシリコンウェハ10の下面及びスルーホールTHの下部側面LSにシード層41が密着性よく確実に形成された状態となる。
【0137】
第1シード層41aの最上層がチタン層又はクロム層の場合は、スルーホールTH内において銅層が露出するまでチタン層又はクロム層がウェットエッチングなどで除去される。次の工程で、シリコンウェハ10のスルーホールTH内に電解銅めっき層を充填する際、チタン層又はクロム層の上には電解めっきが上手く施されないため、銅層を露出させておく必要がある。
【0138】
その後に、図15(d)に示すように、第1実施形態の図5(b)の工程と同様に、シード層41をめっき給電経路に利用する電解めっきにより、シリコンウェハ10のスルーホールTH内に下側から上側に銅めっき層などを形成して上側金属めっき部51aを得る。
【0139】
次いで、図15(e)に示すように、シリコンウェハ10の下面側のシード層41を絶縁層12が露出するまでCMP(Chemical Mechanical Polishing)などにより研磨して除去する。
【0140】
これより、シリコンウェハ10のスルーホールTHの上側主要部に埋め込まれた上側金属めっき部51aとスルーホールTHの下部に埋め込まれた下側金属部51bとにより貫通電極51が形成される。
【0141】
貫通電極51の下側金属部51bは、上側金属めっき部51aの下面とスルーホールTHの下部側面LSに接触する第1シード層41aとその下に配置された第2シード層41bとから形成される。
【0142】
その後に、図16に示すように、第1実施形態の図7と同様に、シリコンウェハ10の両面側に、貫通電極51に接続される2層の多層配線層(第1、第2配線層60,62、層間絶縁層70、ソルダレジスト72)がそれぞれ形成される。
【0143】
これにより、第3実施形態の配線基板2aが得られる。第3実施形態においても、電子部品を搭載する前又は後の所要のタイミングでシリコンウェハ10が切断されて個々配線基板2aが得られる。
【0144】
その後に、図17に示すように、第1実施形態の図8と同様に、配線基板2aの最上の第2配線層62のコンタクト層Cに半導体チップ80がバンプ電極82によってフリップチップ接続される。さらに、配線基板2の上にキャップ90が設けられて半導体チップ80がキャップ90内の収容部Hに気密封止される。
【0145】
なお、必要に応じて、半導体チップ80の下側の隙間にアンダーフィル樹脂が充填される。
【0146】
第3実施形態においても、第1実施形態の図9と同様に、キャビティを備えたパッケージ基板として使用してもよい。
【0147】
第3実施形態の配線基板の製造方法においても、第1実施形態と同様な効果を奏する。これに加えて、第3実施形態では、シリコン基板10xのスルーホールTHの下部側面LSにスパッタ法などで形成された第1シード層41aが密着よく形成されており、貫通電極51の一部として機能している。
【0148】
このため、キャップ90内の収容部Hを真空引きして減圧する場合、スルーホールTHの下部側面LSと第1シード層41aとの界面は密着性がよいため外部からの大気の侵入が阻止される。
【0149】
従って、外部からの大気がキャップ90内の収容部Hに侵入して減圧が確保できなくなる不具合が解消される。また、キャップ90内の収容部Hを不活性ガスで充填する場合であっても、大気の侵入によって不活性ガスの濃度が低くなることが防止される。
【0150】
これにより、キャップ90内の収容部Hに半導体チップ80を信頼性よく気密封止することができる。
【符号の説明】
【0151】
1,1a,2,2a…配線基板、3…配線部材、5…キャビティ、10…シリコンウェハ、10x…シリコン基板、11…レジスト、11a,14a,72a…開口部、12…絶縁層、20,21…保護フィルム、21a…充填部、30…樹脂部、30a…側壁絶縁部、40,41…シード層、41a…第1シード層、41b…第2シード層、50,51…貫通電極、51a…上側金属めっき部、51b…下側金属部、60…第1配線層、60a…配線層、62…第2配線層、70…層間絶縁層、72…ソルダレジスト、80…半導体チップ、80a…電子部品、80x…接続電極、82…バンプ電極、86…外部接続端子、90…キャップ、C…コンタクト層、H…収容部、LS…下部側面、TH…スルーホール、VH…ビアホール。
【特許請求の範囲】
【請求項1】
厚み方向に貫通するスルーホールを備えた基板を用意する工程と、
前記基板の下面に保護フィルムを配置する工程と、
前記スルーホール内に樹脂部を充填する工程と、
前記保護フィルムを除去する工程と、
前記基板の下面にシード層を形成する工程と、
前記スルーホール内から樹脂部を除去する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより前記スルーホール内に金属めっき層を充填して貫通電極を得る工程とを有することを特徴とする配線基板の製造方法。
【請求項2】
前記基板はシリコンウェハであり、
前記スルーホールを備えた基板を用意する工程は、前記シリコンウェハの両面及び前記スルーホールの内面に絶縁層を形成することを含むことを特徴とする請求項1に記載の配線基板の製造方法。
【請求項3】
前記貫通電極を得る工程の後に、
前記シード層を除去する工程をさらに有することを特徴とする請求項1又は2に記載の配線基板の製造方法。
【請求項4】
前記樹脂部は、アクリル樹脂、フェノール樹脂、又はレジストからなることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
【請求項5】
前記シード層を除去する工程の後に、
前記基板の両面側に前記貫通電極に接続されるn層(nは1以上の整数)の配線層を形成する工程をさらに有することを特徴とする請求項3に記載の配線基板の製造方法。
【請求項6】
前記基板はシリコンウェハであり、
前記シード層を形成する工程の後に、
前記スルーホール内の内壁面に前記樹脂部を残すように、前記樹脂部に貫通孔を形成することにより側壁絶縁部を得る工程をさらに有し、
前記貫通電極を得る工程の後に、
前記シード層を除去する工程をさらに有することを特徴とする請求項1に記載の配線基板の製造方法。
【請求項7】
前記シード層を除去する工程の後に、
前記シリコンウェハの両面側に前記貫通電極の上に開口部が設けられた絶縁パターン層をそれぞれ形成する工程をさらに有することを特徴とする請求項6に記載の配線基板の製造方法。
【請求項8】
前記基板は、ガラス基板又はセラミックス基板であることを特徴とする請求項1に記載の配線基板の製造方法。
【請求項9】
前記基板の下面に保護フィルムを配置する工程において、
前記保護フィルムが前記基板の前記スルーホールに押し込まれて該スルーホールの下部に充填部が部分的に形成され、
前記保護フィルムを除去する工程において、
前記基板の前記スルーホールの下部側面が露出し、
前記基板の下面にシード層を形成する工程において、
前記スルーホールの前記下部側面に前記シード層が形成されることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
【請求項10】
前記保護フィルムを除去する工程の後に、前記樹脂部の下部を部分的に除去することにより、前記基板の前記スルーホールの下部側面を露出させる工程をさらに有し、
前記基板の下面にシード層を形成する工程において、
前記スルーホールの前記下部側面に前記シード層が形成されることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
【請求項11】
前記シード層において、前記スルーホールの前記下部側面に接触する層は、スパッタ法、蒸着法、又はCVD法によって形成される金属層、無電解金属めっき層、又は導電性ペーストから形成されることを特徴とする請求項9又は10に記載の配線基板の製造方法。
【請求項12】
前記金属層は、チタン層又はクロム層であることを特徴とする請求項11に記載の配線基板の製造方法。
【請求項1】
厚み方向に貫通するスルーホールを備えた基板を用意する工程と、
前記基板の下面に保護フィルムを配置する工程と、
前記スルーホール内に樹脂部を充填する工程と、
前記保護フィルムを除去する工程と、
前記基板の下面にシード層を形成する工程と、
前記スルーホール内から樹脂部を除去する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより前記スルーホール内に金属めっき層を充填して貫通電極を得る工程とを有することを特徴とする配線基板の製造方法。
【請求項2】
前記基板はシリコンウェハであり、
前記スルーホールを備えた基板を用意する工程は、前記シリコンウェハの両面及び前記スルーホールの内面に絶縁層を形成することを含むことを特徴とする請求項1に記載の配線基板の製造方法。
【請求項3】
前記貫通電極を得る工程の後に、
前記シード層を除去する工程をさらに有することを特徴とする請求項1又は2に記載の配線基板の製造方法。
【請求項4】
前記樹脂部は、アクリル樹脂、フェノール樹脂、又はレジストからなることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
【請求項5】
前記シード層を除去する工程の後に、
前記基板の両面側に前記貫通電極に接続されるn層(nは1以上の整数)の配線層を形成する工程をさらに有することを特徴とする請求項3に記載の配線基板の製造方法。
【請求項6】
前記基板はシリコンウェハであり、
前記シード層を形成する工程の後に、
前記スルーホール内の内壁面に前記樹脂部を残すように、前記樹脂部に貫通孔を形成することにより側壁絶縁部を得る工程をさらに有し、
前記貫通電極を得る工程の後に、
前記シード層を除去する工程をさらに有することを特徴とする請求項1に記載の配線基板の製造方法。
【請求項7】
前記シード層を除去する工程の後に、
前記シリコンウェハの両面側に前記貫通電極の上に開口部が設けられた絶縁パターン層をそれぞれ形成する工程をさらに有することを特徴とする請求項6に記載の配線基板の製造方法。
【請求項8】
前記基板は、ガラス基板又はセラミックス基板であることを特徴とする請求項1に記載の配線基板の製造方法。
【請求項9】
前記基板の下面に保護フィルムを配置する工程において、
前記保護フィルムが前記基板の前記スルーホールに押し込まれて該スルーホールの下部に充填部が部分的に形成され、
前記保護フィルムを除去する工程において、
前記基板の前記スルーホールの下部側面が露出し、
前記基板の下面にシード層を形成する工程において、
前記スルーホールの前記下部側面に前記シード層が形成されることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
【請求項10】
前記保護フィルムを除去する工程の後に、前記樹脂部の下部を部分的に除去することにより、前記基板の前記スルーホールの下部側面を露出させる工程をさらに有し、
前記基板の下面にシード層を形成する工程において、
前記スルーホールの前記下部側面に前記シード層が形成されることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
【請求項11】
前記シード層において、前記スルーホールの前記下部側面に接触する層は、スパッタ法、蒸着法、又はCVD法によって形成される金属層、無電解金属めっき層、又は導電性ペーストから形成されることを特徴とする請求項9又は10に記載の配線基板の製造方法。
【請求項12】
前記金属層は、チタン層又はクロム層であることを特徴とする請求項11に記載の配線基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2012−114400(P2012−114400A)
【公開日】平成24年6月14日(2012.6.14)
【国際特許分類】
【出願番号】特願2011−117724(P2011−117724)
【出願日】平成23年5月26日(2011.5.26)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】
【公開日】平成24年6月14日(2012.6.14)
【国際特許分類】
【出願日】平成23年5月26日(2011.5.26)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】
[ Back to top ]