集積レンズスタックを備えた裏面薄化イメージセンサ
集積レンズスタックを備えた裏面薄化イメージセンサ用の方法及び装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態はイメージセンサに関し、より詳細には、集積レンズスタックを備えた裏面薄化イメージセンサに関する。
【背景技術】
【０００２】
固体イメージセンサは、広範囲にわたる用途が見出されており、最も顕著なのはデジタルカメラシステムにおける用途である。一般に、固体イメージセンサは、スイッチング及び増幅素子と直列に存在する感光性素子のマトリクスから構成される。感光性素子は、例えば、光受容器、フォトダイオード、フォトトランジスタ、電荷結合素子（ＣＣＤ）、又は同様のものとすることができる。各感光性素子は、撮像されている光景の一部分のイメージを受け取る。感光性素子は、これに付属する電子機器と併せて画素又はピクセルと呼ばれる。イメージを取得する感光性素子は、イメージの光強度を示す電気信号を生成する。感光性素子の電気信号は通常電流であり、その感光性素子に当たる電磁放射線（光）の量に比例する。
【０００３】
一部のイメージセンサは、図１に示されるイメージセンサのように金属酸化膜半導体（ＭＯＳ）技術を用いて作製される。これらのイメージセンサに関して、パッシブピクセルを有するイメージセンサとアクティブピクセルを有するイメージセンサ（アクティブピクセルセンサ、ＡＰＳ）とは区別される。これらの２つのタイプのピクセル構造の違いは、ＡＰＳがピクセルの感光性素子上に収集された電荷を増幅することである。パッシブピクセルは信号増幅を行わず、ピクセルと一体化されていない電荷増幅器を必要とする。
【０００４】
ＭＯＳ技術イメージセンサの性能を評価するのに使用される１つの基準は、「量子効率」（ＱＥ）と「フィルファクタ」（ＦＦ）との積であり、この積は「ＱＥ＊ＦＦ」として知られる。この式において、フィルファクタは、ピクセルの総面積に対するピクセルの感光面積の比として定義され、量子効率は、衝突フォトン当たりのピクセルで有効に発生した光電子の数の比として定義される。量子効率及びフィルファクタが改善されるにつれて、イメージセンサのＱＥ＊ＦＦの値は１に近づく。
【０００５】
残念なことに、ＡＰＳのＱＥ＊ＦＦは、量子効率又はフィルファクタの個々の限界によって制限される。ＡＰＳ１４（図１を参照）の量子効率は、誘電体１２の反射によりフォトン１０が変換されずに失われる場合、フォトン１０が捕捉層で吸収されない場合、発生電子が収集領域に到達する前に再結合する場合、或いは、電子がイメージセンサの他の特徴部によって吸収されたことにより収集されなかった場合、といった幾つかの影響によって制限される可能性がある。ＡＰＳ１４のフィルファクタも同様に、ピクセルの回路素子に関連するメタライゼーション１６又はシリサイドによる不明瞭化、ピクセルの不感接合部によるフォトン１０の収集、或いは多数キャリアと光生成キャリの再結合、といった幾つかの影響によって制限される可能性がある。
【０００６】
ＭＯＳ技術ＡＰＳのフィルファクタ及び／又は量子効率を向上させることによってＱＥ＊ＦＦを改善する幾つかの解決法が提案されてきた。例えば、製造業者は、ＦＦ及びＱＥを劣化させる最も重要な要因の一部を排除するため、イメージセンサの裏面薄化及び裏面からの照射を提案している。
【０００７】
全く異なる理由から（レンズとイメージャを組み合わせてウェーハレベルのカメラにする）、設計者らは、シェルケース（イスラエルのＳｈｅｌｌｃａｓｅ Ｉｎｃ製）パッケージ又は他のウェーハスケールパッケージ（ＷＳＰ）２０４（ドイツのＳｈｏｔｔ Ｅｌｅｃｔｒｏｎｉｃｓ ＧＭＢＨで製造されたものなど）において、集積レンズスタック（ＩＬＳ）２００をＣＭＯＳイメージセンサ（ＣＩＳ）２０２に接合することを提案した。
【０００８】
一部のＭＯＳ技術ＡＰＳ設計者によって提案された別の解決法は、図３に示されるようなＡＰＳ１４の基板の裏面薄化である。ＡＰＳ１４の基板の裏面薄化（ＢＳＴ）は、ＡＰＳ１４の裏面を通過するフォトン１０の検出を容易にする。ＢＳＴ ＡＰＳ１４は、デバイスのフィルファクタ及び量子効率の両方を極めて向上させ、場合によってはＱＥ＊ＦＦにおいて３倍の改善がもたらされる。
【０００９】
ＢＳＴは性能の強化をもたらすが、ＡＰＳのＢＳＴウェーハの作製には課題がある。ＢＳＴは複雑な処理段階であり、生産コストの増大及び収率低下につながる。加えて、ＢＳＴは、ウェーハの基板の奥行きを５〜１０マイクロメートル未満にまで低下させる。標準的なウェーハは、数百マイクロメートル厚の基板層によって機械的に支持される。その結果、ウェーハは極めて脆弱であり、そのため個々のＡＰＳの作製及びパッケージ中のウェーハハンドリングが問題となる。
【００１０】
ある刊行物では、あるタイプの集積レンズスタックと組み合わせた裏面薄化ウェーハから構成されるイメージセンサの作製が記載されている（ＷＡＬＯＲＩ ＥＵ ｐｒｏｊｅｃｔ ｎｏ．：ＩＳＴ−２００１−３５３６６を参照）。組み合わせ技術の概念的な応用にも拘わらず、この組み合わせ技術の商業的開発を妨げる製造上の大きな障害がある。
【発明を実施するための最良の形態】
【００１１】
本発明を添付図面の各図において限定でなく例証として説明する。
【００１２】
以下の説明において、本発明の実施形態を完全に理解するために、特定の指図、指定された構成要素、接続部、集積レンズスタック、ＭＯＳ技術作製ステップ、その他といった、多数の特定の詳細事項が記載される。しかしながら、本発明の実施形態がこれらの特定の詳細事項なしでも実施することができる点は、当業者であれば明らかであろう。場合によっては、本発明を不必要に曖昧にするのを避けるために、公知の構成要素及び方法は、詳細には記載されず、ブロック図で示されている。従って、記載される特定の詳細事項は例証に過ぎない。この特定の詳細事項は異なることができるが、それでも尚、本発明の精神及び範囲内にあることが企図される。本明細書で使用される用語「結合される」は、直接結合されるか、或いは１つ又はそれ以上の介在構成要素を介して結合されることを意味することができる。
【００１３】
集積レンズスタックを備えた裏面薄化イメージセンサの方法及び装置が説明される。折に触れ、集積レンズスタックが取付られたＣＭＯＳイメージセンサに関して論議されるが、本明細書で論じられる方法及び装置はまた、様々な構成で共に結合された種々のレンズ配列を使用する他の技術による裏面薄化イメージセンサを形成するのにも使用することができる。
【００１４】
ＣＭＯＳイメージセンサ（ＣＩＳ）の前面のイメージ感知回路は、入射光をデジタル信号に変換する。１つの実施形態では、ＣＩＳの基板の裏面を薄化し、基板の裏面を照射する光をＣＩＳが検知可能にすることによって、こうしたＣＩＳの性能を向上させることができる。ＣＩＳの裏面を通る光を検知可能にするのに十分に薄い基板では、ＣＩＳに対する十分な機械的支持を提供するほどの厚みがもはやない。従って、ＣＩＳは、ハンドリング及びパッケージングによる損傷を受けやすい。そのような損傷を回避するため、透明ハンドリング層を薄化ＣＩＳの裏面に接合することができる。透明ハンドリング層は、ＣＩＳのハンドリング手段と、ＣＩＳの機械的支持部の両方を提供する。１つの実施形態において、裏面薄化デバイスは、レンズスタックを集積せずに透明ハンドル層と共に使用することができる。
【００１５】
図４Ａ−図４Ｉは、集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示している。製造工程は、基板４０２から開始する。１つの実施形態において、基板４０２はシリコン・オン・インシュレータ（ＳＯＩ）である。或いは、基板４０２は、シリコン・オン・サファイア（ＳＯＳ）、或るエピタキシャルウェーハの他の何らかのタイプ、又はある深さで具現化された薄化制御層を有するウェーハなど、特殊なエピタキシャルウェーハとすることができる。こうしたウェーハの製造技術は当業者には公知であり、従って、本明細書では詳細には説明しない。製造工程の最初のステップの間に、回路特徴部が基板４０２上に作製される。これらの製造ステップの次に、図４Ａに示されるように、半導体ウェーハ４０１は、ピクセルアレイ４０６、バックエンドスタック４００、及び基板４０２を含む。ピクセルアレイ４０６は、バックエンドスタック４００の下に配置された金属酸化膜半導体技術（ＭＯＳ−技術）イメージ感知回路（「ピクセル」）のアレイを含む。ＭＯＳ−技術イメージセンサは、当該技術分野において既知であり、従って、詳細には説明しない。バックエンドスタック４００は、半導体ウェーハ４０１の信号ルーティング層を含む。
【００１６】
１つの実施形態において、半導体ウェーハ４０１は、基板４０２にインプラントされた薄化制御層４０８含む。薄化制御層４０８は、後の製造ステップで基板４０２の一部を除去するのに使用されるエッチング加工用のための化学ストップ部を提供する。１つの実施形態において、薄化制御層４０８は、サイモックス（Ｓｅｐａｒａｔｉｎ ｂｙ ＩＭｐｌａｎｔａｔｉｏｎ ｏｆ ＯＸｙｇｅｎ：ＳＩＭＯＸ）層である。ＳＩＭＯＸ層を形成する１つの方法は、酸素イオンビームインプラント法を使用した後、高温アニーリングを行い、埋込ＳｉＯ2層を生成するものである。例えば、アルカリ水溶液中でＳｉＯ2に対するＳｉのエッチング選択性に基づいて、このＳｉＯ2層は、シリコン・オン・インシュレータ（ＳＯＩ）材料の調製におけるエッチング停止部として利用される。代替の実施形態において、薄化制御層４０８はカーボンインプラント・エッチング停止部のような別のタイプのエッチング停止部とすることができる。或いは、他のエッチング停止技術は、材料間、又は異なるドーパントタイプもしくはドーパント濃度レベル間の選択的エッチング速度差に基づくことができ、又はジャンクション上の電気化学エッチング停止によるか、或いは部分的機械研削、研磨又はＣＭＰによることができる。こうしたエッチング停止技術は、当業者には公知であり、従って、詳細な論議は行わない。
【００１７】
１つの実施形態において、製造工程における次のステップの間、図４Ｂに示されるように、ハンドルウェーハ４１０が半導体ウェーハ４０１に接合される（剥離可能な方式で）。ハンドルウェーハ４１０は、半導体ウェーハ４０１をハンドリングし、後続の製造ステップ中の半導体ウェーハ４０１の機械的支持部を提供するのに使用される。ハンドルウェーハ４１０は、バックエンドスタック４００を覆い、そのためバックエンドスタック４００に直接電気接続を行うことができない点に留意されたい。
【００１８】
製造工程の次のステップの間、図４Ｃに示されるように、半導体ウェーハ４０１の基板４０２から材料が除去される。１つの実施形態において、当該材料は、基板４０２から研削、ラッピング、又はエッチングによって除去される。例えば、研削を用いて、基板４０２から材料の大部分を除去することができ、材料の残りの部分は薄化制御層４０８までエッチングによって除去される。次いで、薄化制御層４０８もまた、露出されエッチングされる。或いは、エッチング又は研削を用いて、基板４０２から全ての材料を除去することができる。別の実施形態において、多孔質Ｓｉ内へのウォータジェットによるウォータ切断のような技術を用いて、基板４０２から材料を除去する。
【００１９】
基板４０２からの材料の除去に続いて、基板４０２は半導体ウェーハ４０１の裏側表面を通るピクセルアレイ４０６におけるピクセルによる光の検知を容易にする程十分に薄い。前側表面とは異なり、裏側表面は、入射光を反射又は吸収する回路特徴部がなく、よって、ピクセルアレイ４０６に到達する光の量が有意に増大する。加えて、入射光によって遊離された電子は基板４０２内部でより短い距離を移動した後、ピクセルの収集領域上に侵入する。そのため、所定のピクセルの下で散乱された電子は、当該ピクセルによって収集される可能性が高い。これは、ピクセルアレイ４０６内のピクセル間の光クロストークの量を低減させる。１つの実施形態において、可視光の検出を容易にするために、基板４０２は、約５−１０マイクロメートル厚に作製される。或いは、より薄い又はより厚い基板を用いて、選択波長の電磁波を検出することができる。例えば、僅かに厚い基板を用いて、赤外光を検出することができる。
【００２０】
基板４０２がこのように薄いので、半導体ウェーハ４０１は、後続の製造ステップ中のハンドリングによる損傷を極めて受けやすい可能性がある。しかしながら、ハンドリングウェーハ４１０は、半導体ウェーハ４０１を保護するのに必要なハンドリング手段と機械的支持部とを提供する。
【００２１】
１つの実施形態において、浅いｐ型インプラント４１２が、図４Ｄに示されるように基板４０２の裏面に配置される。ｐ型インプラント４１２は、基板内部からの電子が基板４０２の裏側表面に集まるのを防止する。裏側表面での集結が許容された場合、これらの電子は、入射光の一部を反射させるようにする可能性があり、ピクセルアレイ４０６上に入射する光の量が減少する。別の実施形態において、図４Ｅに示されるように、カラーフィルタアレイ４１４が基板４０２の裏面上に配置される。カラーフィルタアレイ４１４は、光が基板４０２の裏面を照射する前に光をフィルタリングする。１つの実施形態において、反射防止層を基板４０２上に配置することができる。反射防止層は更に、基板の裏側表面からの入射光の反射を低減させる。或いは、反射防止層は、例えばイメージセンサと透明層４１６との間、及び／又は透明層４１６と集積レンズスタック４１８との間の他の領域内に配置してもよい。
【００２２】
製造工程の次のステップの間、図４Ｆに示されるように、透明層（例えばウェーハ又はプレート）４１６が半導体ウェーハ４０１に接合される。透明層４１６は、ウェーハをハンドリングする手段と後続の製造ステップ中の機械的支持部との両方を提供する。
【００２３】
製造工程の次のステップの間、図４Ｇに示されるように、ハンドリングウェーハ４１０が半導体ウェーハ４０１から除去される。透明層４１６は、半導体ウェーハ４０１用のハンドリング手段及び機械的支持部を提供するので、ハンドリングウェーハ４０１はもはや必要ではない。ハンドリングウェーハ４１０を除去することにより、バックエンドスタック４００が露出され、半導体ウェーハ４０１のメタルルーティング層への直接電気接続が容易になる。その結果、外部電気接続部を半導体ウェーハ４０１の前面に直接配置することができ、半導体ウェーハ４０１上の回路のウェーハ試験が容易になる。
【００２４】
製造工程の次のステップの間、図４Ｈに示されるように、集積レンズスタック４１８が透明層（例えばウェーハ又はプレート）４１６に接合される。集積レンズスタック４１８は、光の集束、光の減衰、或いは半導体ウェーハ４０１の裏面上での１つの波長の光を集中させることなど、多くの目的に役立つことができる。集積レンズスタック４１８は、コリメータレンズ、集束レンズ、スペーサ、及びミラー層などの層を含むことができる。１つの実施形態において、集積レンズスタック４１８の層は、熱硬化性樹脂を使用して共に接合される。或いは、集積レンズスタック４１８の層は、ＵＶ硬化接合加工又は別のタイプの接合加工を用いて共に結合される。集積レンズスタック４１８はまた、付加的な機械的支持部を提供する。５つのレンズ層又は２つのレンズ層を備えた集積レンズスタック４１８の実施形態は、オランダのＡｎｔｅｒｙｏｎ ＢＶから商業的に入手することができる。或いは、他のレンズ製造業者が提供する様々な数のレンズ層を備えた集積レンズスタック４１８が使用される。
【００２５】
１つの実施形態において、集積レンズスタック４１８は、間に空隙が無い状態で透明層４１６に接合される。或いは、集積レンズスタック４１８は、集積レンズスタック４１８と透明層４１６との間に空隙を残すスペーサ又は別のタイプのレンズ層を備えて透明層４１６に接合することができる。
【００２６】
製造工程の最終ステップにおいて、図４Ｉに示されるように、バンプボンド４２０が半導体ウェーハ４０１に付加される。このステップに続いて、半導体ウェーハ４０１は、個々のイメージセンサモジュールにダイシングできる状態となる。１つの実施形態において、個々のセンサモジュールは、すぐに使用できるイメージングモジュールである。そのため、イメージセンサモジュールは、追加のレンズ又は外部調節装置なしでイメージ感知アプリケーションにおいて配置することができる。
【００２７】
図５は、集積レンズスタックを備えた裏面薄化イメージセンサの製造の実施形態のフローチャートを示す。ステップ５００で、前面にイメージ感知回路を備えた半導体ウェーハが受けられる。ステップ５０２で、半導体ウェーハの裏面が薄化される。ステップ５０４で、半導体ウェーハの裏面に透明層が付加される。ステップ５０６で、集積レンズスタックが透明層に結合される。
【００２８】
図６は、集積レンズスタックを備えた裏面薄化イメージセンサ・デバイス６５０の１つの実施形態の拡大図を示す。デバイス６５０は、イメージセンサ６００と、イメージセンサ６００に結合された透明層６２０と、透明層６２０に結合された集積レンズスタック６１６とを含むことができる。１つの実施形態において、イメージセンサ６００は、基板６１４に結合されたバックエンドスタック６１２を含む。基板６１４は、イメージ感知回路６０６のアレイを含む。基板６１４の裏面は、イメージ感知回路６０６が基板６１４の裏側表面を通る光を検出することができるように薄化されている。
【００２９】
１つの実施形態において、基板６１４は、可視光の検出を容易にするために約５−１０マイクロメートル厚であるように作製される。或いは、基板６１４は、選択波長の電磁波を検出するように薄く又は厚く作製することができる。例えば、僅かに厚い基板を使用して赤外光を検知することができる。
【００３０】
バックエンドスタック６１２は、イメージセンサ６００のためのメタルルーティング層を含む。バックエンドスタック６１２の前面に設置された電気接続部６０８は、イメージセンサ６００のための外部電気接続部である。
【００３１】
１つの実施形態において、カラーフィルタ６０４が、基板６１４の裏側表面に配置される。カラーフィルタアレイ６０４は、特定の色の光だけが選択されたピクセルに達することができるようにする。
【００３２】
ハンドル構成要素６１０は、デバイス６５０の製造中に使用して、製造工程の初期段階で機械的支持部及びイメージセンサ６００のハンドリング手段を提供することができる。製造工程の中間段階において、透明層６２０が基板６１４の薄化された裏側表面に接合され、同様にイメージセンサ６００のためのハンドリング手段及び機械的支持部を提供する。透明層６２０の接合に続いて、ハンドル構成要素６１０はもはや必要とされず、後続の製造ステップにおいて除去される（且つ廃棄される）。
【００３３】
集積レンズスタック６１６は、透明層６２０に接合される。１つの実施形態において、集積レンズスタック６１６は、コリメータレンズ、集束レンズ、ミラー層、スペーサ、又は基板６１４の裏面を照射する光のタイプの制御を支援する他の層を含む、一連のレンズ６１８を含む。集積レンズスタック６１６もまた、イメージセンサ６００のための追加の機械的支持部を提供する。
【００３４】
裏面照明６０２は、イメージセンサ６００に入射する例示的な光線である。裏面照明６０２が様々なレンズ６１８を通過すると、光は集束してイメージセンサ６００の感光領域に向かって導かれる。
【００３５】
裏面薄化は、ＱＥ＊ＥＥにおける２〜３倍増大（光クロストークの付帯的低減による）と同じであり、集積レンズスタック６１６は優れた製造技術を提供する。これらの改良の価値があるにもかかわらず、透明層６２０を含むことなくこれらの技術の組み合わせを使用するイメージセンサ６００は、製造が困難になる可能性がある。１つの実施形態において、透明層６２０を使用することにより、イメージセンサ６００のハンドリング手段と機械的支持部の両方を提供することに基づいて、ハンドリング及びパッケージングの問題を克服する。透明層６２０が必要な機械的支持部を提供するので、イメージセンサ６００の前面にハンドリング層を取り付ける必要がない。その結果、バックエンドスタック６１２が覆われないので、電気接続部６０８を介したイメージ回路のウェーハレベルの試験が容易になる。試験の容易性に加え、透明層６２０への集積レンズスタック６１６の直接接合は、光学素子と受像器との間の空隙をなくし、光学的一様性を向上させる。更に、イメージセンサ６００上のイメージ感知回路は、標準ＣＭＯＳイメージ感知回路であり、特別な組立加工技術を必要としない。従って、ダイスカットされたイメージセンサ６００は、極めて薄いフォームファクタの既成のデジタルカメラセンサとすることができる。
【００３６】
図７は、イメージセンサ・ウェーハ、光学ハンドルウェーハ、及び集積レンズスタックの１つの実施形態を示す。イメージセンサ・ウェーハ７００は、前側表面（図７でのイメージセンサ・ウェーハ７００の下向き面）に作製されたイメージセンサダイス７０２のアレイを有する半導体ウェーハである。イメージセンサ・ウェーハ７００の裏側表面（図７での上向き面）は、イメージセンサ・ウェーハ７００の裏側表面から材料を除去することによって薄化されている。イメージセンサ・ウェーハ７００の裏側表面を照射する光の検出を容易にするのに十分な材料が、裏側表面から除去されている。
【００３７】
１つの実施形態において、裏側表面は、イメージセンサ・ウェーハの基板が約１〜１０マイクロメートル厚になるまで薄化され、可視光の検出が容易になる。代替の実施形態において、イメージセンサ・ウェーハ７００の裏面は、赤外光などの選択波長の電磁放射線の検出を容易にする適切な奥行きがある。
【００３８】
裏側表面を通る光の検出を可能にするように裏側表面から十分な材料が除去された状態では、イメージセンサ・ウェーハ７００は薄く極めて脆弱である。その結果、イメージセンサ・ウェーハ７００は、ハンドリング及びパッケージングの間に容易に損傷する可能性がある。これを防ぐために、透明層７０６がイメージセンサ・ウェーハ７００に接合される。透明層７０６は、イメージセンサ・ウェーハ７００のためのハンドリング手段及び機械的支持部を提供する。
【００３９】
集積レンズスタック７０４が透明層７０６に接合される。集積レンズスタック７０４は、光を透明層７０６を通して１つ又はそれ以上のイメージセンサ・ダイ７０２の裏面の感光性領域上に合焦する。加えて、集積レンズスタック７０４は、イメージセンサ・ウェーハ７００のための付加的な機械的支持部を提供する。
【００４０】
図８は、集積レンズスタックを備えた裏面薄化イメージセンサの１つの実施形態を示す。ダイ８００は、ピクセルアレイ８０４及び電子機器８０２を含む。ダイ８００の１つの実施形態において、ピクセルアレイ８０４は、できる限りダイ８００のほぼ中心に位置し、電子機器８０２は、ピクセル８０４を囲む。或いは、ピクセルアレイ８０４は、ダイ８００上に中心外に位置し、電子機器８０２はダイ８００の残りの部分に分散される。
【００４１】
本明細書で論議された集積レンズスタックを備えた裏面薄化イメージセンサが様々な用途に使用できる点を留意されたい。１つの実施形態において、集積レンズスタックを備えた裏面薄化イメージセンサは、図９に示されるように、例えば、汎用写真手段（例えばカメラ付携帯電話、スチールカメラ、ビデオカメラ）又は特殊用途写真手段である、デジタルカメラシステムに使用することができる。デジタルカメラ９００は、バス９０５を介して結合された、ディスプレイ９０２、デバイス６５０、及びサブシステム９０６を含むことができる。サブシステム９０６は、例えば、カメラシステム９００の記憶、制御、及びインターフェースオペレーションのためのハードウェーハ、ファームウェーハ及び／又はソフトウェアを含むことができ、これらは当業者には公知であり、従って、詳細な説明は提供されない。或いは、イメージセンサ６００は、例えば、マシンビジョン、文書スキャン、顕微鏡、セキュリティ、バイオメトリックス、その他の他のタイプの用途で使用することができる。
【００４２】
本発明の特定の実施形態が示されたが、本発明はこれらの実施形態に限定されない。本発明は、本明細書に記載された特定の実施形態によって限定されず、添付の請求項の範囲によってのみ限定されると理解すべきである。
【図面の簡単な説明】
【００４３】
【図１】イメージセンサを示す図である。
【図２】集積レンズスタックを示す図である。
【図３】裏面照射型イメージセンサを示す図である。
【図４Ａ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｂ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｃ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｄ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｅ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｆ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｇ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｈ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｉ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図５】集積レンズスタックを備えた裏面薄化イメージセンサの作製の実施形態のフローチャートを示す図である。
【図６】集積レンズスタックを備えた裏面薄化イメージセンサの１つの実施形態の拡大図である。
【図７】イメージセンサ・ウェーハ、光学ハンドルウェーハ及び集積レンズスタックの１つの実施形態を示す図である。
【図８】集積レンズスタックを備えた裏面薄化イメージセンサの１つの実施形態を示す図である
【図９】集積レンズスタックを備えた裏面薄化イメージセンサを有するカメラシステムの１つの実施形態を示す図である。
【技術分野】
【０００１】
本発明の実施形態はイメージセンサに関し、より詳細には、集積レンズスタックを備えた裏面薄化イメージセンサに関する。
【背景技術】
【０００２】
固体イメージセンサは、広範囲にわたる用途が見出されており、最も顕著なのはデジタルカメラシステムにおける用途である。一般に、固体イメージセンサは、スイッチング及び増幅素子と直列に存在する感光性素子のマトリクスから構成される。感光性素子は、例えば、光受容器、フォトダイオード、フォトトランジスタ、電荷結合素子（ＣＣＤ）、又は同様のものとすることができる。各感光性素子は、撮像されている光景の一部分のイメージを受け取る。感光性素子は、これに付属する電子機器と併せて画素又はピクセルと呼ばれる。イメージを取得する感光性素子は、イメージの光強度を示す電気信号を生成する。感光性素子の電気信号は通常電流であり、その感光性素子に当たる電磁放射線（光）の量に比例する。
【０００３】
一部のイメージセンサは、図１に示されるイメージセンサのように金属酸化膜半導体（ＭＯＳ）技術を用いて作製される。これらのイメージセンサに関して、パッシブピクセルを有するイメージセンサとアクティブピクセルを有するイメージセンサ（アクティブピクセルセンサ、ＡＰＳ）とは区別される。これらの２つのタイプのピクセル構造の違いは、ＡＰＳがピクセルの感光性素子上に収集された電荷を増幅することである。パッシブピクセルは信号増幅を行わず、ピクセルと一体化されていない電荷増幅器を必要とする。
【０００４】
ＭＯＳ技術イメージセンサの性能を評価するのに使用される１つの基準は、「量子効率」（ＱＥ）と「フィルファクタ」（ＦＦ）との積であり、この積は「ＱＥ＊ＦＦ」として知られる。この式において、フィルファクタは、ピクセルの総面積に対するピクセルの感光面積の比として定義され、量子効率は、衝突フォトン当たりのピクセルで有効に発生した光電子の数の比として定義される。量子効率及びフィルファクタが改善されるにつれて、イメージセンサのＱＥ＊ＦＦの値は１に近づく。
【０００５】
残念なことに、ＡＰＳのＱＥ＊ＦＦは、量子効率又はフィルファクタの個々の限界によって制限される。ＡＰＳ１４（図１を参照）の量子効率は、誘電体１２の反射によりフォトン１０が変換されずに失われる場合、フォトン１０が捕捉層で吸収されない場合、発生電子が収集領域に到達する前に再結合する場合、或いは、電子がイメージセンサの他の特徴部によって吸収されたことにより収集されなかった場合、といった幾つかの影響によって制限される可能性がある。ＡＰＳ１４のフィルファクタも同様に、ピクセルの回路素子に関連するメタライゼーション１６又はシリサイドによる不明瞭化、ピクセルの不感接合部によるフォトン１０の収集、或いは多数キャリアと光生成キャリの再結合、といった幾つかの影響によって制限される可能性がある。
【０００６】
ＭＯＳ技術ＡＰＳのフィルファクタ及び／又は量子効率を向上させることによってＱＥ＊ＦＦを改善する幾つかの解決法が提案されてきた。例えば、製造業者は、ＦＦ及びＱＥを劣化させる最も重要な要因の一部を排除するため、イメージセンサの裏面薄化及び裏面からの照射を提案している。
【０００７】
全く異なる理由から（レンズとイメージャを組み合わせてウェーハレベルのカメラにする）、設計者らは、シェルケース（イスラエルのＳｈｅｌｌｃａｓｅ Ｉｎｃ製）パッケージ又は他のウェーハスケールパッケージ（ＷＳＰ）２０４（ドイツのＳｈｏｔｔ Ｅｌｅｃｔｒｏｎｉｃｓ ＧＭＢＨで製造されたものなど）において、集積レンズスタック（ＩＬＳ）２００をＣＭＯＳイメージセンサ（ＣＩＳ）２０２に接合することを提案した。
【０００８】
一部のＭＯＳ技術ＡＰＳ設計者によって提案された別の解決法は、図３に示されるようなＡＰＳ１４の基板の裏面薄化である。ＡＰＳ１４の基板の裏面薄化（ＢＳＴ）は、ＡＰＳ１４の裏面を通過するフォトン１０の検出を容易にする。ＢＳＴ ＡＰＳ１４は、デバイスのフィルファクタ及び量子効率の両方を極めて向上させ、場合によってはＱＥ＊ＦＦにおいて３倍の改善がもたらされる。
【０００９】
ＢＳＴは性能の強化をもたらすが、ＡＰＳのＢＳＴウェーハの作製には課題がある。ＢＳＴは複雑な処理段階であり、生産コストの増大及び収率低下につながる。加えて、ＢＳＴは、ウェーハの基板の奥行きを５〜１０マイクロメートル未満にまで低下させる。標準的なウェーハは、数百マイクロメートル厚の基板層によって機械的に支持される。その結果、ウェーハは極めて脆弱であり、そのため個々のＡＰＳの作製及びパッケージ中のウェーハハンドリングが問題となる。
【００１０】
ある刊行物では、あるタイプの集積レンズスタックと組み合わせた裏面薄化ウェーハから構成されるイメージセンサの作製が記載されている（ＷＡＬＯＲＩ ＥＵ ｐｒｏｊｅｃｔ ｎｏ．：ＩＳＴ−２００１−３５３６６を参照）。組み合わせ技術の概念的な応用にも拘わらず、この組み合わせ技術の商業的開発を妨げる製造上の大きな障害がある。
【発明を実施するための最良の形態】
【００１１】
本発明を添付図面の各図において限定でなく例証として説明する。
【００１２】
以下の説明において、本発明の実施形態を完全に理解するために、特定の指図、指定された構成要素、接続部、集積レンズスタック、ＭＯＳ技術作製ステップ、その他といった、多数の特定の詳細事項が記載される。しかしながら、本発明の実施形態がこれらの特定の詳細事項なしでも実施することができる点は、当業者であれば明らかであろう。場合によっては、本発明を不必要に曖昧にするのを避けるために、公知の構成要素及び方法は、詳細には記載されず、ブロック図で示されている。従って、記載される特定の詳細事項は例証に過ぎない。この特定の詳細事項は異なることができるが、それでも尚、本発明の精神及び範囲内にあることが企図される。本明細書で使用される用語「結合される」は、直接結合されるか、或いは１つ又はそれ以上の介在構成要素を介して結合されることを意味することができる。
【００１３】
集積レンズスタックを備えた裏面薄化イメージセンサの方法及び装置が説明される。折に触れ、集積レンズスタックが取付られたＣＭＯＳイメージセンサに関して論議されるが、本明細書で論じられる方法及び装置はまた、様々な構成で共に結合された種々のレンズ配列を使用する他の技術による裏面薄化イメージセンサを形成するのにも使用することができる。
【００１４】
ＣＭＯＳイメージセンサ（ＣＩＳ）の前面のイメージ感知回路は、入射光をデジタル信号に変換する。１つの実施形態では、ＣＩＳの基板の裏面を薄化し、基板の裏面を照射する光をＣＩＳが検知可能にすることによって、こうしたＣＩＳの性能を向上させることができる。ＣＩＳの裏面を通る光を検知可能にするのに十分に薄い基板では、ＣＩＳに対する十分な機械的支持を提供するほどの厚みがもはやない。従って、ＣＩＳは、ハンドリング及びパッケージングによる損傷を受けやすい。そのような損傷を回避するため、透明ハンドリング層を薄化ＣＩＳの裏面に接合することができる。透明ハンドリング層は、ＣＩＳのハンドリング手段と、ＣＩＳの機械的支持部の両方を提供する。１つの実施形態において、裏面薄化デバイスは、レンズスタックを集積せずに透明ハンドル層と共に使用することができる。
【００１５】
図４Ａ−図４Ｉは、集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示している。製造工程は、基板４０２から開始する。１つの実施形態において、基板４０２はシリコン・オン・インシュレータ（ＳＯＩ）である。或いは、基板４０２は、シリコン・オン・サファイア（ＳＯＳ）、或るエピタキシャルウェーハの他の何らかのタイプ、又はある深さで具現化された薄化制御層を有するウェーハなど、特殊なエピタキシャルウェーハとすることができる。こうしたウェーハの製造技術は当業者には公知であり、従って、本明細書では詳細には説明しない。製造工程の最初のステップの間に、回路特徴部が基板４０２上に作製される。これらの製造ステップの次に、図４Ａに示されるように、半導体ウェーハ４０１は、ピクセルアレイ４０６、バックエンドスタック４００、及び基板４０２を含む。ピクセルアレイ４０６は、バックエンドスタック４００の下に配置された金属酸化膜半導体技術（ＭＯＳ−技術）イメージ感知回路（「ピクセル」）のアレイを含む。ＭＯＳ−技術イメージセンサは、当該技術分野において既知であり、従って、詳細には説明しない。バックエンドスタック４００は、半導体ウェーハ４０１の信号ルーティング層を含む。
【００１６】
１つの実施形態において、半導体ウェーハ４０１は、基板４０２にインプラントされた薄化制御層４０８含む。薄化制御層４０８は、後の製造ステップで基板４０２の一部を除去するのに使用されるエッチング加工用のための化学ストップ部を提供する。１つの実施形態において、薄化制御層４０８は、サイモックス（Ｓｅｐａｒａｔｉｎ ｂｙ ＩＭｐｌａｎｔａｔｉｏｎ ｏｆ ＯＸｙｇｅｎ：ＳＩＭＯＸ）層である。ＳＩＭＯＸ層を形成する１つの方法は、酸素イオンビームインプラント法を使用した後、高温アニーリングを行い、埋込ＳｉＯ2層を生成するものである。例えば、アルカリ水溶液中でＳｉＯ2に対するＳｉのエッチング選択性に基づいて、このＳｉＯ2層は、シリコン・オン・インシュレータ（ＳＯＩ）材料の調製におけるエッチング停止部として利用される。代替の実施形態において、薄化制御層４０８はカーボンインプラント・エッチング停止部のような別のタイプのエッチング停止部とすることができる。或いは、他のエッチング停止技術は、材料間、又は異なるドーパントタイプもしくはドーパント濃度レベル間の選択的エッチング速度差に基づくことができ、又はジャンクション上の電気化学エッチング停止によるか、或いは部分的機械研削、研磨又はＣＭＰによることができる。こうしたエッチング停止技術は、当業者には公知であり、従って、詳細な論議は行わない。
【００１７】
１つの実施形態において、製造工程における次のステップの間、図４Ｂに示されるように、ハンドルウェーハ４１０が半導体ウェーハ４０１に接合される（剥離可能な方式で）。ハンドルウェーハ４１０は、半導体ウェーハ４０１をハンドリングし、後続の製造ステップ中の半導体ウェーハ４０１の機械的支持部を提供するのに使用される。ハンドルウェーハ４１０は、バックエンドスタック４００を覆い、そのためバックエンドスタック４００に直接電気接続を行うことができない点に留意されたい。
【００１８】
製造工程の次のステップの間、図４Ｃに示されるように、半導体ウェーハ４０１の基板４０２から材料が除去される。１つの実施形態において、当該材料は、基板４０２から研削、ラッピング、又はエッチングによって除去される。例えば、研削を用いて、基板４０２から材料の大部分を除去することができ、材料の残りの部分は薄化制御層４０８までエッチングによって除去される。次いで、薄化制御層４０８もまた、露出されエッチングされる。或いは、エッチング又は研削を用いて、基板４０２から全ての材料を除去することができる。別の実施形態において、多孔質Ｓｉ内へのウォータジェットによるウォータ切断のような技術を用いて、基板４０２から材料を除去する。
【００１９】
基板４０２からの材料の除去に続いて、基板４０２は半導体ウェーハ４０１の裏側表面を通るピクセルアレイ４０６におけるピクセルによる光の検知を容易にする程十分に薄い。前側表面とは異なり、裏側表面は、入射光を反射又は吸収する回路特徴部がなく、よって、ピクセルアレイ４０６に到達する光の量が有意に増大する。加えて、入射光によって遊離された電子は基板４０２内部でより短い距離を移動した後、ピクセルの収集領域上に侵入する。そのため、所定のピクセルの下で散乱された電子は、当該ピクセルによって収集される可能性が高い。これは、ピクセルアレイ４０６内のピクセル間の光クロストークの量を低減させる。１つの実施形態において、可視光の検出を容易にするために、基板４０２は、約５−１０マイクロメートル厚に作製される。或いは、より薄い又はより厚い基板を用いて、選択波長の電磁波を検出することができる。例えば、僅かに厚い基板を用いて、赤外光を検出することができる。
【００２０】
基板４０２がこのように薄いので、半導体ウェーハ４０１は、後続の製造ステップ中のハンドリングによる損傷を極めて受けやすい可能性がある。しかしながら、ハンドリングウェーハ４１０は、半導体ウェーハ４０１を保護するのに必要なハンドリング手段と機械的支持部とを提供する。
【００２１】
１つの実施形態において、浅いｐ型インプラント４１２が、図４Ｄに示されるように基板４０２の裏面に配置される。ｐ型インプラント４１２は、基板内部からの電子が基板４０２の裏側表面に集まるのを防止する。裏側表面での集結が許容された場合、これらの電子は、入射光の一部を反射させるようにする可能性があり、ピクセルアレイ４０６上に入射する光の量が減少する。別の実施形態において、図４Ｅに示されるように、カラーフィルタアレイ４１４が基板４０２の裏面上に配置される。カラーフィルタアレイ４１４は、光が基板４０２の裏面を照射する前に光をフィルタリングする。１つの実施形態において、反射防止層を基板４０２上に配置することができる。反射防止層は更に、基板の裏側表面からの入射光の反射を低減させる。或いは、反射防止層は、例えばイメージセンサと透明層４１６との間、及び／又は透明層４１６と集積レンズスタック４１８との間の他の領域内に配置してもよい。
【００２２】
製造工程の次のステップの間、図４Ｆに示されるように、透明層（例えばウェーハ又はプレート）４１６が半導体ウェーハ４０１に接合される。透明層４１６は、ウェーハをハンドリングする手段と後続の製造ステップ中の機械的支持部との両方を提供する。
【００２３】
製造工程の次のステップの間、図４Ｇに示されるように、ハンドリングウェーハ４１０が半導体ウェーハ４０１から除去される。透明層４１６は、半導体ウェーハ４０１用のハンドリング手段及び機械的支持部を提供するので、ハンドリングウェーハ４０１はもはや必要ではない。ハンドリングウェーハ４１０を除去することにより、バックエンドスタック４００が露出され、半導体ウェーハ４０１のメタルルーティング層への直接電気接続が容易になる。その結果、外部電気接続部を半導体ウェーハ４０１の前面に直接配置することができ、半導体ウェーハ４０１上の回路のウェーハ試験が容易になる。
【００２４】
製造工程の次のステップの間、図４Ｈに示されるように、集積レンズスタック４１８が透明層（例えばウェーハ又はプレート）４１６に接合される。集積レンズスタック４１８は、光の集束、光の減衰、或いは半導体ウェーハ４０１の裏面上での１つの波長の光を集中させることなど、多くの目的に役立つことができる。集積レンズスタック４１８は、コリメータレンズ、集束レンズ、スペーサ、及びミラー層などの層を含むことができる。１つの実施形態において、集積レンズスタック４１８の層は、熱硬化性樹脂を使用して共に接合される。或いは、集積レンズスタック４１８の層は、ＵＶ硬化接合加工又は別のタイプの接合加工を用いて共に結合される。集積レンズスタック４１８はまた、付加的な機械的支持部を提供する。５つのレンズ層又は２つのレンズ層を備えた集積レンズスタック４１８の実施形態は、オランダのＡｎｔｅｒｙｏｎ ＢＶから商業的に入手することができる。或いは、他のレンズ製造業者が提供する様々な数のレンズ層を備えた集積レンズスタック４１８が使用される。
【００２５】
１つの実施形態において、集積レンズスタック４１８は、間に空隙が無い状態で透明層４１６に接合される。或いは、集積レンズスタック４１８は、集積レンズスタック４１８と透明層４１６との間に空隙を残すスペーサ又は別のタイプのレンズ層を備えて透明層４１６に接合することができる。
【００２６】
製造工程の最終ステップにおいて、図４Ｉに示されるように、バンプボンド４２０が半導体ウェーハ４０１に付加される。このステップに続いて、半導体ウェーハ４０１は、個々のイメージセンサモジュールにダイシングできる状態となる。１つの実施形態において、個々のセンサモジュールは、すぐに使用できるイメージングモジュールである。そのため、イメージセンサモジュールは、追加のレンズ又は外部調節装置なしでイメージ感知アプリケーションにおいて配置することができる。
【００２７】
図５は、集積レンズスタックを備えた裏面薄化イメージセンサの製造の実施形態のフローチャートを示す。ステップ５００で、前面にイメージ感知回路を備えた半導体ウェーハが受けられる。ステップ５０２で、半導体ウェーハの裏面が薄化される。ステップ５０４で、半導体ウェーハの裏面に透明層が付加される。ステップ５０６で、集積レンズスタックが透明層に結合される。
【００２８】
図６は、集積レンズスタックを備えた裏面薄化イメージセンサ・デバイス６５０の１つの実施形態の拡大図を示す。デバイス６５０は、イメージセンサ６００と、イメージセンサ６００に結合された透明層６２０と、透明層６２０に結合された集積レンズスタック６１６とを含むことができる。１つの実施形態において、イメージセンサ６００は、基板６１４に結合されたバックエンドスタック６１２を含む。基板６１４は、イメージ感知回路６０６のアレイを含む。基板６１４の裏面は、イメージ感知回路６０６が基板６１４の裏側表面を通る光を検出することができるように薄化されている。
【００２９】
１つの実施形態において、基板６１４は、可視光の検出を容易にするために約５−１０マイクロメートル厚であるように作製される。或いは、基板６１４は、選択波長の電磁波を検出するように薄く又は厚く作製することができる。例えば、僅かに厚い基板を使用して赤外光を検知することができる。
【００３０】
バックエンドスタック６１２は、イメージセンサ６００のためのメタルルーティング層を含む。バックエンドスタック６１２の前面に設置された電気接続部６０８は、イメージセンサ６００のための外部電気接続部である。
【００３１】
１つの実施形態において、カラーフィルタ６０４が、基板６１４の裏側表面に配置される。カラーフィルタアレイ６０４は、特定の色の光だけが選択されたピクセルに達することができるようにする。
【００３２】
ハンドル構成要素６１０は、デバイス６５０の製造中に使用して、製造工程の初期段階で機械的支持部及びイメージセンサ６００のハンドリング手段を提供することができる。製造工程の中間段階において、透明層６２０が基板６１４の薄化された裏側表面に接合され、同様にイメージセンサ６００のためのハンドリング手段及び機械的支持部を提供する。透明層６２０の接合に続いて、ハンドル構成要素６１０はもはや必要とされず、後続の製造ステップにおいて除去される（且つ廃棄される）。
【００３３】
集積レンズスタック６１６は、透明層６２０に接合される。１つの実施形態において、集積レンズスタック６１６は、コリメータレンズ、集束レンズ、ミラー層、スペーサ、又は基板６１４の裏面を照射する光のタイプの制御を支援する他の層を含む、一連のレンズ６１８を含む。集積レンズスタック６１６もまた、イメージセンサ６００のための追加の機械的支持部を提供する。
【００３４】
裏面照明６０２は、イメージセンサ６００に入射する例示的な光線である。裏面照明６０２が様々なレンズ６１８を通過すると、光は集束してイメージセンサ６００の感光領域に向かって導かれる。
【００３５】
裏面薄化は、ＱＥ＊ＥＥにおける２〜３倍増大（光クロストークの付帯的低減による）と同じであり、集積レンズスタック６１６は優れた製造技術を提供する。これらの改良の価値があるにもかかわらず、透明層６２０を含むことなくこれらの技術の組み合わせを使用するイメージセンサ６００は、製造が困難になる可能性がある。１つの実施形態において、透明層６２０を使用することにより、イメージセンサ６００のハンドリング手段と機械的支持部の両方を提供することに基づいて、ハンドリング及びパッケージングの問題を克服する。透明層６２０が必要な機械的支持部を提供するので、イメージセンサ６００の前面にハンドリング層を取り付ける必要がない。その結果、バックエンドスタック６１２が覆われないので、電気接続部６０８を介したイメージ回路のウェーハレベルの試験が容易になる。試験の容易性に加え、透明層６２０への集積レンズスタック６１６の直接接合は、光学素子と受像器との間の空隙をなくし、光学的一様性を向上させる。更に、イメージセンサ６００上のイメージ感知回路は、標準ＣＭＯＳイメージ感知回路であり、特別な組立加工技術を必要としない。従って、ダイスカットされたイメージセンサ６００は、極めて薄いフォームファクタの既成のデジタルカメラセンサとすることができる。
【００３６】
図７は、イメージセンサ・ウェーハ、光学ハンドルウェーハ、及び集積レンズスタックの１つの実施形態を示す。イメージセンサ・ウェーハ７００は、前側表面（図７でのイメージセンサ・ウェーハ７００の下向き面）に作製されたイメージセンサダイス７０２のアレイを有する半導体ウェーハである。イメージセンサ・ウェーハ７００の裏側表面（図７での上向き面）は、イメージセンサ・ウェーハ７００の裏側表面から材料を除去することによって薄化されている。イメージセンサ・ウェーハ７００の裏側表面を照射する光の検出を容易にするのに十分な材料が、裏側表面から除去されている。
【００３７】
１つの実施形態において、裏側表面は、イメージセンサ・ウェーハの基板が約１〜１０マイクロメートル厚になるまで薄化され、可視光の検出が容易になる。代替の実施形態において、イメージセンサ・ウェーハ７００の裏面は、赤外光などの選択波長の電磁放射線の検出を容易にする適切な奥行きがある。
【００３８】
裏側表面を通る光の検出を可能にするように裏側表面から十分な材料が除去された状態では、イメージセンサ・ウェーハ７００は薄く極めて脆弱である。その結果、イメージセンサ・ウェーハ７００は、ハンドリング及びパッケージングの間に容易に損傷する可能性がある。これを防ぐために、透明層７０６がイメージセンサ・ウェーハ７００に接合される。透明層７０６は、イメージセンサ・ウェーハ７００のためのハンドリング手段及び機械的支持部を提供する。
【００３９】
集積レンズスタック７０４が透明層７０６に接合される。集積レンズスタック７０４は、光を透明層７０６を通して１つ又はそれ以上のイメージセンサ・ダイ７０２の裏面の感光性領域上に合焦する。加えて、集積レンズスタック７０４は、イメージセンサ・ウェーハ７００のための付加的な機械的支持部を提供する。
【００４０】
図８は、集積レンズスタックを備えた裏面薄化イメージセンサの１つの実施形態を示す。ダイ８００は、ピクセルアレイ８０４及び電子機器８０２を含む。ダイ８００の１つの実施形態において、ピクセルアレイ８０４は、できる限りダイ８００のほぼ中心に位置し、電子機器８０２は、ピクセル８０４を囲む。或いは、ピクセルアレイ８０４は、ダイ８００上に中心外に位置し、電子機器８０２はダイ８００の残りの部分に分散される。
【００４１】
本明細書で論議された集積レンズスタックを備えた裏面薄化イメージセンサが様々な用途に使用できる点を留意されたい。１つの実施形態において、集積レンズスタックを備えた裏面薄化イメージセンサは、図９に示されるように、例えば、汎用写真手段（例えばカメラ付携帯電話、スチールカメラ、ビデオカメラ）又は特殊用途写真手段である、デジタルカメラシステムに使用することができる。デジタルカメラ９００は、バス９０５を介して結合された、ディスプレイ９０２、デバイス６５０、及びサブシステム９０６を含むことができる。サブシステム９０６は、例えば、カメラシステム９００の記憶、制御、及びインターフェースオペレーションのためのハードウェーハ、ファームウェーハ及び／又はソフトウェアを含むことができ、これらは当業者には公知であり、従って、詳細な説明は提供されない。或いは、イメージセンサ６００は、例えば、マシンビジョン、文書スキャン、顕微鏡、セキュリティ、バイオメトリックス、その他の他のタイプの用途で使用することができる。
【００４２】
本発明の特定の実施形態が示されたが、本発明はこれらの実施形態に限定されない。本発明は、本明細書に記載された特定の実施形態によって限定されず、添付の請求項の範囲によってのみ限定されると理解すべきである。
【図面の簡単な説明】
【００４３】
【図１】イメージセンサを示す図である。
【図２】集積レンズスタックを示す図である。
【図３】裏面照射型イメージセンサを示す図である。
【図４Ａ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｂ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｃ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｄ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｅ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｆ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｇ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｈ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図４Ｉ】集積レンズスタックを備えた裏面薄化イメージセンサの製造工程の実施形態を示す図である。
【図５】集積レンズスタックを備えた裏面薄化イメージセンサの作製の実施形態のフローチャートを示す図である。
【図６】集積レンズスタックを備えた裏面薄化イメージセンサの１つの実施形態の拡大図である。
【図７】イメージセンサ・ウェーハ、光学ハンドルウェーハ及び集積レンズスタックの１つの実施形態を示す図である。
【図８】集積レンズスタックを備えた裏面薄化イメージセンサの１つの実施形態を示す図である
【図９】集積レンズスタックを備えた裏面薄化イメージセンサを有するカメラシステムの１つの実施形態を示す図である。
【特許請求の範囲】
【請求項１】
前面にイメージ感知回路を備え、薄化裏側表面を有するイメージセンサと、
前記イメージセンサの薄化裏側表面上に配置された透明構成要素と、
前記透明構成要素上に配置された集積レンズスタックと、
を含む装置。
【請求項２】
前記透明構成要素が光学ハンドル構成要素である、
ことを特徴とする請求項１に記載の装置。
【請求項３】
前記透明構成要素が透明ウェーハ又は透明プレートである、
ことを特徴とする請求項１に記載の装置。
【請求項４】
前記イメージセンサと前記透明構成要素との間に配置されたカラーフィルタを更に含む、
ことを特徴とする請求項１に記載の装置。
【請求項５】
前記イメージセンサと前記透明構成要素との間、又は前記透明構成要素と前記集積レンズスタックとの間の少なくとも一方に配置された反射防止層を更に含む、
ことを特徴とする請求項４に記載の装置。
【請求項６】
前記イメージセンサと前記透明構成要素との間の前記イメージセンサの裏側表面に配置されたｐ型インプラントを更に含む、
ことを特徴とする請求項５に記載の装置。
【請求項７】
前記イメージセンサが、シリコン・オン・インシュレータに基づく技術を用いて作製される、
ことを特徴とする請求項１に記載の装置。
【請求項８】
前記イメージセンサが、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスとして構成される、
ことを特徴とする請求項７に記載の装置。
【請求項９】
前記装置が、フリップチップ構成の電気接続部を有する、
ことを特徴とする請求項８に記載の装置。
【請求項１０】
前記集積レンズスタックが、複数のレンズ層を含む、
ことを特徴とする請求項１に記載の装置。
【請求項１１】
前記集積レンズスタックが、少なくとも１つの波長の光を前記イメージセンサ上に合焦させる、
ことを特徴とする請求項１０に記載の装置。
【請求項１２】
前面に複数のイメージ感知回路を有するウェーハの裏側表面を薄化する段階と、 前記ウェーハの薄化裏側表面上に透明層を配置する段階と、
前記透明層上にウェーハスケールの集積レンズスタックを配置する段階と、
を含む方法。
【請求項１３】
製作中に前記透明層を光学ハンドリング層として使用する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記ウェーハと前記透明層との間の前記ウェーハの裏面にカラーフィルタアレイを結合する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項１５】
前記ウェーハ、前記透明層、又は前記ウェーハスケール集積レンズスタックのうちの少なくとも１つの上に反射防止層を配置する段階を更に含む、
ことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記ウェーハと前記透明層との間の前記ウェーハの裏側表面上にｐ型インプラントをインプラントする段階を更に含む、
ことを特徴とする請求項１５に記載の方法。
【請求項１７】
製作中に前記ウェーハをハンドリングするのに使用するハンドリングウェーハを前記ウェーハの前面に配置する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項１８】
前記制作中の前記ウェーハをハンドリングした後に、前記ウェーハの前側表面から前記ハンドリングウェーハを除去する段階を更に含む、
ことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記イメージ感知回路をウェーハ試験する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項２０】
前記ウェーハの前面にバンプボンドを配置する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項２１】
前記ウェーハをダイスカットする段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項２２】
シリコン・オン・インシュレータベース技術を用いて前記ンウェーハを作製する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項２３】
薄化裏側表面を備えた、前記薄化裏側表面上に透明構成要素が配置され且つ前記透明構成要素上に集積レンズスタックが配置されるイメージセンサを準備する段階と、
入射光を前記集積レンズスタックを通して前記イメージセンサの裏面上に合焦させる段階と、
裏面照射された前記イメージセンサによって生成される電気信号を処理する段階と、
を含む方法。
【請求項２４】
前記電気信号を処理する段階が、前記電気信号をアナログ信号からデジタル信号に変換する段階、又は前記電気信号を調整する段階のうちの少なくとも一方を更に含む、
ことを特徴とする請求項２３に記載の方法。
【請求項２５】
入射光を合焦させる段階が、特定の波長の入射光を前記イメージセンサの裏面上に合焦させる段階を更に含む、
ことを特徴とする請求項２３に記載の方法。
【請求項２６】
前面に複数のイメージ感知回路を有し且つ薄化裏側表面を有する前記半導体ウェーハと、
前記半導体ウェーハの薄化裏側表面上に配置された透明層と、
前記透明層に結合されたウェーハスケール集積レンズスタックと、
を備えることを特徴とする装置。
【請求項２７】
前記透明層が光学ハンドリングウェーハである、
ことを特徴とする請求項２６に記載の装置。
【請求項２８】
前記半導体ウェーハと前記透明層との間に配置されたカラーフィルタアレイを更に備える、
ことを特徴とする請求項２６に記載の装置。
【請求項２９】
前記半導体ウェーハと前記透明層との間に配置された反射防止層を更に備える、
ことを特徴とする請求項２８に記載の装置。
【請求項３０】
前記半導体ウェーハと前記透明層との間の前記半導体ウェーハの裏側表面上に配置されたｐ型インプラントを更に備える、
ことを特徴とする請求項２９に記載の装置。
【請求項３１】
前記ウェーハスケール集積レンズスタックが複数のレンズ層を含む、
ことを特徴とする請求項２６に記載の装置。
【請求項３２】
前記半導体ウェーハがシリコン・オン・インシュレータ型ウェーハとして構成される、
ことを特徴とする請求項２６に記載の装置。
【請求項１】
前面にイメージ感知回路を備え、薄化裏側表面を有するイメージセンサと、
前記イメージセンサの薄化裏側表面上に配置された透明構成要素と、
前記透明構成要素上に配置された集積レンズスタックと、
を含む装置。
【請求項２】
前記透明構成要素が光学ハンドル構成要素である、
ことを特徴とする請求項１に記載の装置。
【請求項３】
前記透明構成要素が透明ウェーハ又は透明プレートである、
ことを特徴とする請求項１に記載の装置。
【請求項４】
前記イメージセンサと前記透明構成要素との間に配置されたカラーフィルタを更に含む、
ことを特徴とする請求項１に記載の装置。
【請求項５】
前記イメージセンサと前記透明構成要素との間、又は前記透明構成要素と前記集積レンズスタックとの間の少なくとも一方に配置された反射防止層を更に含む、
ことを特徴とする請求項４に記載の装置。
【請求項６】
前記イメージセンサと前記透明構成要素との間の前記イメージセンサの裏側表面に配置されたｐ型インプラントを更に含む、
ことを特徴とする請求項５に記載の装置。
【請求項７】
前記イメージセンサが、シリコン・オン・インシュレータに基づく技術を用いて作製される、
ことを特徴とする請求項１に記載の装置。
【請求項８】
前記イメージセンサが、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスとして構成される、
ことを特徴とする請求項７に記載の装置。
【請求項９】
前記装置が、フリップチップ構成の電気接続部を有する、
ことを特徴とする請求項８に記載の装置。
【請求項１０】
前記集積レンズスタックが、複数のレンズ層を含む、
ことを特徴とする請求項１に記載の装置。
【請求項１１】
前記集積レンズスタックが、少なくとも１つの波長の光を前記イメージセンサ上に合焦させる、
ことを特徴とする請求項１０に記載の装置。
【請求項１２】
前面に複数のイメージ感知回路を有するウェーハの裏側表面を薄化する段階と、 前記ウェーハの薄化裏側表面上に透明層を配置する段階と、
前記透明層上にウェーハスケールの集積レンズスタックを配置する段階と、
を含む方法。
【請求項１３】
製作中に前記透明層を光学ハンドリング層として使用する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記ウェーハと前記透明層との間の前記ウェーハの裏面にカラーフィルタアレイを結合する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項１５】
前記ウェーハ、前記透明層、又は前記ウェーハスケール集積レンズスタックのうちの少なくとも１つの上に反射防止層を配置する段階を更に含む、
ことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記ウェーハと前記透明層との間の前記ウェーハの裏側表面上にｐ型インプラントをインプラントする段階を更に含む、
ことを特徴とする請求項１５に記載の方法。
【請求項１７】
製作中に前記ウェーハをハンドリングするのに使用するハンドリングウェーハを前記ウェーハの前面に配置する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項１８】
前記制作中の前記ウェーハをハンドリングした後に、前記ウェーハの前側表面から前記ハンドリングウェーハを除去する段階を更に含む、
ことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記イメージ感知回路をウェーハ試験する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項２０】
前記ウェーハの前面にバンプボンドを配置する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項２１】
前記ウェーハをダイスカットする段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項２２】
シリコン・オン・インシュレータベース技術を用いて前記ンウェーハを作製する段階を更に含む、
ことを特徴とする請求項１２に記載の方法。
【請求項２３】
薄化裏側表面を備えた、前記薄化裏側表面上に透明構成要素が配置され且つ前記透明構成要素上に集積レンズスタックが配置されるイメージセンサを準備する段階と、
入射光を前記集積レンズスタックを通して前記イメージセンサの裏面上に合焦させる段階と、
裏面照射された前記イメージセンサによって生成される電気信号を処理する段階と、
を含む方法。
【請求項２４】
前記電気信号を処理する段階が、前記電気信号をアナログ信号からデジタル信号に変換する段階、又は前記電気信号を調整する段階のうちの少なくとも一方を更に含む、
ことを特徴とする請求項２３に記載の方法。
【請求項２５】
入射光を合焦させる段階が、特定の波長の入射光を前記イメージセンサの裏面上に合焦させる段階を更に含む、
ことを特徴とする請求項２３に記載の方法。
【請求項２６】
前面に複数のイメージ感知回路を有し且つ薄化裏側表面を有する前記半導体ウェーハと、
前記半導体ウェーハの薄化裏側表面上に配置された透明層と、
前記透明層に結合されたウェーハスケール集積レンズスタックと、
を備えることを特徴とする装置。
【請求項２７】
前記透明層が光学ハンドリングウェーハである、
ことを特徴とする請求項２６に記載の装置。
【請求項２８】
前記半導体ウェーハと前記透明層との間に配置されたカラーフィルタアレイを更に備える、
ことを特徴とする請求項２６に記載の装置。
【請求項２９】
前記半導体ウェーハと前記透明層との間に配置された反射防止層を更に備える、
ことを特徴とする請求項２８に記載の装置。
【請求項３０】
前記半導体ウェーハと前記透明層との間の前記半導体ウェーハの裏側表面上に配置されたｐ型インプラントを更に備える、
ことを特徴とする請求項２９に記載の装置。
【請求項３１】
前記ウェーハスケール集積レンズスタックが複数のレンズ層を含む、
ことを特徴とする請求項２６に記載の装置。
【請求項３２】
前記半導体ウェーハがシリコン・オン・インシュレータ型ウェーハとして構成される、
ことを特徴とする請求項２６に記載の装置。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図５】
【図６】
【図７】
【図８】
【図９】
【公表番号】特表２００９−５０７３９２（Ｐ２００９−５０７３９２Ａ）
【公表日】平成２１年２月１９日（２００９．２．１９）
【国際特許分類】
【出願番号】特願２００８−５２９９８９（Ｐ２００８−５２９９８９）
【出願日】平成１８年７月２８日（２００６．７．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０２９４８０
【国際公開番号】ＷＯ２００７／０３０２２６
【国際公開日】平成１９年３月１５日（２００７．３．１５）
【出願人】（３０１０２０２３７）サイプレス セミコンダクター コーポレイション (18)
【Ｆターム（参考）】
【公表日】平成２１年２月１９日（２００９．２．１９）
【国際特許分類】
【出願日】平成１８年７月２８日（２００６．７．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０２９４８０
【国際公開番号】ＷＯ２００７／０３０２２６
【国際公開日】平成１９年３月１５日（２００７．３．１５）
【出願人】（３０１０２０２３７）サイプレス セミコンダクター コーポレイション (18)
【Ｆターム（参考）】
[ Back to top ]