電力変換器
【課題】損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行う電力変換器を提供する。
【解決手段】ハイサイド駆動回路１１１ａ及びローサイド駆動回路１３１ａは、第二電源１４０と、第一コンデンサ１１１ｃ及び第一ダイオード１１１ｄからなるブートストラップ回路とにより常時正電圧が印加され、ハイサイド駆動回路１１１ａは、第一電源１１１ｂにより常時負電圧が印加される。また、ハイサイド素子１１０がＯＦＦ、ローサイド素子１３０がＯＮである間は、第一電源１１１ｂにより、ローサイド駆動回路１３１ａへの負電圧の印加と、第二コンデンサ１４１への充電が行われる。そして、ハイサイド素子１１０がＯＮ、ローサイド素子１３０がＯＦＦである間には第二コンデンサ１４１が放電され、ローサイド駆動回路１３１ａに負電圧が印加される。
【解決手段】ハイサイド駆動回路１１１ａ及びローサイド駆動回路１３１ａは、第二電源１４０と、第一コンデンサ１１１ｃ及び第一ダイオード１１１ｄからなるブートストラップ回路とにより常時正電圧が印加され、ハイサイド駆動回路１１１ａは、第一電源１１１ｂにより常時負電圧が印加される。また、ハイサイド素子１１０がＯＦＦ、ローサイド素子１３０がＯＮである間は、第一電源１１１ｂにより、ローサイド駆動回路１３１ａへの負電圧の印加と、第二コンデンサ１４１への充電が行われる。そして、ハイサイド素子１１０がＯＮ、ローサイド素子１３０がＯＦＦである間には第二コンデンサ１４１が放電され、ローサイド駆動回路１３１ａに負電圧が印加される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ出力を行う電力変換器に関する。
【背景技術】
【０００２】
三相モータ等に対してインバータ出力を行う電力変換器として、ハイサイド側とローサイド側とにスイッチング素子が設けられたインバータ回路が知られている。このようなインバータ回路のスイッチング素子をＮ型のパワーＭＯＳＦＥＴで構成した場合、各スイッチング素子の駆動には、それぞれの素子のソース端子を基準電位とした正電圧を発生させる別個の正電圧源が必要となる。ここで、これらのスイッチング素子に対して電源を個別に設けることも考えられるが、ブートストラップ回路を用いてハイサイド側のスイッチング素子の駆動に必要な正電圧を生成することにより、単一の電源でこれらのスイッチング素子を駆動する手法が多用されている。
【０００３】
また、一方では、スイッチング素子のターンオフを高速化するため、スイッチング素子をＯＦＦする際に、負のゲート電圧を印加する手法が知られている。この場合、各スイッチング素子の駆動には、上述した正電圧の他に、各素子のソース端子を基準とした負電圧を生成する別個の負電圧源が必要となる。そして、この負電圧源として個別に電源を設けるとなると、コストが増加してしまう。
【０００４】
そこで、特許文献１に記載の電力変換装置では、ツェナーダイオードを用いることにより、単一電源によって両スイッチング素子の駆動に必要な負電圧を生成させることが提案されている。具体的には、ローサイド側の駆動回路に負電圧を供給するよう設けられた負電圧供給用電源の負電圧側に抵抗を介してアノード端子が接続され、ハイサイド側のスイッチング素子のソースにカソード端子が接続されたツェナーダイオードを設け、そのツェナーダイオードのアノード端子をハイサイド側の駆動回路に接続することにより、ハイサイド側のスイッチング素子がＯＮしている際に、ツェナーダイオードにおける電圧降下により生じた負電圧が、ハイサイド側の駆動回路に供給されるように構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３１４１５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の電力変換器では、常時、電流がツェナーダイオードを流れているため、損失が大きくなってしまう。
本願発明は上記課題を解決するためになされたものであり、損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行う電力変換器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するためになされた請求項１に記載の発明は、高電圧源の正電位側に接続されたスイッチング素子であるハイサイド素子と、ハイサイド素子と高電圧源の負電位側の電位である基準電位との間に直列に接続されたスイッチング素子であるローサイド素子とを備え、ハイサイド素子のソース端子とローサイド素子のドレイン端子との接点に設けられた出力端子から、負荷に対しインバータ出力を行う電力変換器に関するものである。この電力変換器は、ハイサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするハイサイド駆動回路と、ローサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするローサイド駆動回路とを備える。また、この電力変換器は、正電位側が出力端子に、負電位側がハイサイド駆動回路の負電源端子に接続され、上記素子のＯＦＦに必要な電圧を発生させる第一電源と、正電位側がローサイド駆動回路の正電源端子に、負電位側が基準電位に接続され、上記素子のＯＮに必要な電圧を発生させる第二電源とを備える。また、この電力変換器は、第二電源の正電位側と出力端子との間に直列に接続された第一ダイオードと第一コンデンサとにより構成され、ハイサイド駆動回路の正電源端子に、ハイサイド素子のソース端子を基準とした正電圧を印加するブートストラップ回路と、第一電源の負電位側にカソード端子が接続された第二ダイオードと、一端が、第二ダイオードのアノード端子、及び、ローサイド駆動回路の負電源端子に、他端が基準電位に接続され、ローサイド素子がＯＮしている間に、第二ダイオードと、第一電源と共に閉ループを形成する第二コンデンサとを備える。
【０００８】
尚、例えば、第二ダイオードのアノード端子と第二コンデンサの一端とは、限流抵抗を介して接続されていても良く、各素子が接続されるとは、抵抗等の素子を介して接続されることも含むものとする。
【０００９】
こうすることにより、両駆動回路には、第二電源と、第一コンデンサ及び第一ダイオードにより構成されるブートストラップ回路とにより、常時、対応するスイッチング素子のソース端子を基準とした正電圧が印加されると共に、ハイサイド駆動回路は、第一電源により、常時、ハイサイド素子のソース端子を基準とする負電圧が印加される。また、ハイサイド素子がＯＦＦ、ローサイド素子がＯＮである間は、第一電源からローサイド駆動回路に対して、ローサイド素子のソース端子を基準とする負電圧が印加されると共に、第一電源により第二コンデンサに負電荷が充電される。そして、ハイサイド素子がＯＮ、ローサイド素子がＯＦＦである間には、負電荷が蓄積された第二コンデンサが放電され、ローサイド駆動回路に対して、ローサイド素子のソース端子を基準とする負電圧が印加される。
【００１０】
このように、請求項１に記載の電力変換器によれば、各駆動回路に対して個別に電源を設けることなく負電圧を印加することができる。また、この電力変換器では、負電荷が蓄積された第二コンデンサによりローサイド駆動回路に負電圧が印加されるため、例えば、負電圧源としてツェナーダイオードの電圧降下を利用する場合のように、駆動回路に印加する負電圧を生成するために常時電流を流す必要が無くなる。したがって、請求項１に記載の電力変換器は、損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行うことができる。そして、このようなターンオフを行うことにより、スイッチング損失を低減させることや、インバータ出力の対象となる三相モータ等の誤動作を防ぐことができるのである。
【００１１】
さらに、この電力変換器によれば、第二コンデンサによりローサイド駆動回路に印加する負電圧が生成されるため、例えば、ツェナーダイオードの電圧降下を利用して負電圧を生成する場合に比べ、より安定した負電圧を生成することができる。
【００１２】
また、請求項１に記載の電力変換器を、次のようにして複数相のインバータ出力に対応させても良い。
すなわち、請求項２に記載されているように、ハイサイド素子と、該ハイサイド素子をＯＮ／ＯＦＦするハイサイド駆動回路と、該ハイサイド素子に接続されたローサイド素子と、該ローサイド素子をＯＮ／ＯＦＦするローサイド駆動回路と、該ハイサイド駆動回路に接続される第一電源と、該ハイサイド駆動回路に対応するブートストラップ回路と、該第一電源に接続された第二ダイオードとをブロックとしても良い。そして、電力変換器は、複数相のインバータ出力を行い、各相に対応するブロックが個別に設けられ、第二電源の正電位側は、それぞれのブロックにおけるローサイド駆動回路の正電源端子とブートストラップ回路とに接続しており、第二コンデンサの一端は、それぞれのブロックにおけるローサイド駆動回路と第二ダイオードとに接続していても良い。
【００１３】
こうすることにより、第二電源や第二コンデンサを各相に対して個別に設けることなく複数相のインバータ出力を行うことができ、コストを低減させることができる。
また、請求項３に記載されているように、いずれかのブロックにおいて、該ブロックにおけるローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して第二電源に接続していると共に、該ブロックに対応して個別に設けられた第二インダクタを介して第二コンデンサに接続していても良い。
【００１４】
このように、ローサイド駆動回路と第二電源等とをインダクタを介して接続し、このローサイド駆動回路の電圧源と、他のブロックのローサイド駆動回路の電圧源とを分離することにより、このローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。このため、インダクタを介して接続されたローサイド駆動回路により駆動されるローサイド素子の誤動作を防ぐことができる。
【００１５】
また、請求項４に記載されているように、いずれかのブロックにおいて、該ブロックにおけるローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して第二電源に接続していると共に、該ローサイド駆動回路の負電源端子と、該ブロックにおける第二ダイオードのアノード端子とは、第二コンデンサに替えて、該ブロックに対応して個別に設けられている第三コンデンサの一端に接続されていても良い。そして、第三コンデンサの他端は、基準電位に接続されており、該第三コンデンサに対応するブロックのローサイド素子がＯＮしている間に、該第三コンデンサは、該ブロックの第二ダイオード及び第一電源と共に閉ループを形成しても良い。
【００１６】
このように、インダクタとコンデンサとによりこのローサイド駆動回路の電圧源と、他のブロックのローサイド駆動回路の電圧源とを分離する場合であっても、このローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。また、インダクタに替えてコンデンサを用いることにより、電力変換器のサイズを小さくすることができる。
【００１７】
また、電力変換器は、次のように構成されていても良い。
すなわち、請求項５に記載されているように、電力変換器は、ハイサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするハイサイド駆動回路と、ローサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするローサイド駆動回路とを備えていても良い。また、この電力変換器は、正電位側がローサイド駆動回路の正電源端子に、負電位側が基準電位に接続され、この素子のＯＮに必要な電圧を発生させる第一電源とを備えていても良い。また、この電力変換器は、正電位側が基準電位に、負電位側がローサイド駆動回路の負電源端子に接続され、素子のＯＦＦに必要な電圧を発生させる第二電源と、第一電源の正電位側と出力端子との間に直列に接続された第一ダイオードと第一コンデンサとにより構成され、ハイサイド駆動回路の正電源端子に、ハイサイド素子のソース端子を基準とした正電圧を印加するブートストラップ回路とを備えていても良い。また、この電力変換器は、一端が出力端子に、他端がハイサイド駆動回路の負電源端子に接続されている第二コンデンサと、一端が第二電源の負電位側に、他端が第二コンデンサの他端に接続された制御用スイッチング素子と、制御用スイッチング素子を、ローサイド駆動回路によるローサイド素子のＯＮ／ＯＦＦに同期してＯＮ／ＯＦＦする制御用駆動回路とを備えていても良い。そして、スイッチング素子は、ローサイド駆動回路によりローサイド素子がＯＮされた場合には、第二コンデンサと第二電源と共に閉ループを形成しても良い。
【００１８】
こうすることにより、両駆動回路には、第一電源と、第一コンデンサ及び第一ダイオードにより構成されるブートストラップ回路とにより、常時、対応するスイッチング素子のソース端子を基準とした正電圧が印加されると共に、ローサイド駆動回路は、第二電源により、常時、ローサイド素子のソース端子を基準とする負電圧が印加される。また、ハイサイド素子がＯＦＦ、ローサイド素子がＯＮである間は、スイッチング素子がＯＮ状態となり、ハイサイド駆動回路に対しては第二電源によりハイサイド素子のソース端子を基準とする負電圧が印加されると共に、第二電源により第二コンデンサに負電荷が充電される。そして、ハイサイド素子がＯＮ、ローサイド素子がＯＦＦである間は、スイッチング素子がＯＦＦ状態となり、負電荷が蓄積された第二コンデンサが放電されてハイサイド駆動回路に対してハイサイド素子のソース端子を基準とする負電圧が印加される。
【００１９】
このように、請求項５に記載の電力変換器によれば、各駆動回路に対して個別に電源を設けることなく負電圧を印加することができる。また、この電力変換器では、負電荷が蓄積された第二コンデンサによりローサイド駆動回路に負電圧が印加されるため、例えば、負電圧源としてツェナーダイオードの電圧降下を利用する場合のように、駆動回路に印加する負電圧を生成するために常時電流を流す必要が無くなる。したがって、請求項５に記載の電力変換器は、損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行うことができる。そして、このようなターンオフを行うことにより、スイッチング損失を低減させることや、インバータ出力の対象となる三相モータ等の誤動作を防ぐことができるのである。
【００２０】
さらに、この電力変換器によれば、第二コンデンサによりローサイド駆動回路に印加する負電圧が生成されるため、例えば、ツェナーダイオードの電圧降下を利用して負電圧を生成する場合に比べ、より安定した負電圧を生成することができる。
【００２１】
また、請求項５に記載の電力変換器を、次のようにして複数相のインバータ出力に対応させても良い。
すなわち、請求項６に記載されているように、ハイサイド素子と、該ハイサイド素子をＯＮ／ＯＦＦするハイサイド駆動回路と、該ハイサイド素子に接続されたローサイド素子と、該ローサイド素子をＯＮ／ＯＦＦするローサイド駆動回路と、該ハイサイド駆動回路に対応するブートストラップ回路と、該ハイサイド駆動回路に接続している第二コンデンサと、該第二コンデンサに接続されている制御用スイッチング素子と、該制御用スイッチング素子をＯＮ／ＯＦＦする制御用駆動回路とをブロックとしても良い。そして、電力変換器は、複数相のインバータ出力を行い、各相に対応するブロックが個別に設けられ、第一電源は、それぞれのブロックにおけるローサイド駆動回路とブートストラップ回路とに接続しており、第二電源は、それぞれのブロックにおけるローサイド駆動回路とスイッチング素子とに接続していても良い。
【００２２】
こうすることにより、第一電源や第二電源を各相に対して個別に設けることなく複数相のインバータ出力を行うことができ、コストを低減させることができる。
また、請求項７に記載されているように、いずれかのブロックにおいて、該ブロックにおけるローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して第一電源に接続していると共に、該ブロックに対応して個別に設けられた第二インダクタを介して第二電源に接続していても良い。
【００２３】
このように、ローサイド駆動回路と各電源とをインダクタを介して接続し、このローサイド駆動回路の電圧源と、他のブロックのローサイド駆動回路の電圧源とを分離することにより、このローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。このため、インダクタを介して接続されたローサイド駆動回路により駆動されるローサイド素子の誤動作を防ぐことができる。
【００２４】
そして、制御用スイッチング素子は、請求項８に記載されているように、Ｎチャンネル型のスイッチング素子により構成されていても良い。
こうすることにより、制御用スイッチング素子におけるスイッチング損失を低減させることができる。
【００２５】
また、制御用駆動回路に対し、制御用スイッチング素子をＯＮするための正電圧を、次のようにして入力しても良い。
すなわち、請求項９に記載されているように、制御用スイッチング素子は、ソース端子が第二電源に、ドレイン端子が第二コンデンサの他端に接続されており、制御用駆動回路は、正電源端子が、第二電源の正電位側に接続されていても良い。
【００２６】
こうすることにより、制御用駆動回路に対して専用の正電圧源を設ける必要が無くなり、コストを低減することができる。
【図面の簡単な説明】
【００２７】
【図１】第一実施形態における電力変換器の回路図である。
【図２】第二実施形態における電力変換器の回路図である。
【図３】第三実施形態における電力変換器の回路図である。
【図４】第四実施形態における電力変換器の回路図である。
【図５】第二実施形態の変形例の電力変換器の回路図である。
【図６】第三実施形態の変形例の電力変換器の回路図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態について図面を用いて説明する。尚、本発明の実施の形態は、下記の実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。
【００２９】
［第一実施形態］
［構成の説明］
図１は、第一実施形態の電力変換器１００の構成を示す回路図である。電力変換器１００は、高電圧源３００から出力される電圧をＨＩレベル電圧とするインバータ波形を生成し、負荷２００に対して出力する。尚、高電圧源３００は負荷２００の種類に応じた電圧を出力し、例えば、負荷２００がハイブリッド車両に用いられる三相モータであり、電力変換器１００が、この三相モータに対しての三相のインバータ出力のうちの一相を出力する場合であれば、高電圧源３００は３００Ｖ程度の電圧を出力しても良い。尚、本実施形態では、高電圧源３００の負電位側の電位を基準電位とする。
【００３０】
電力変換器１００は、ドレイン端子が高電圧源３００に、ソース端子が負荷２００に対してのインバータ出力端子１２０に接続されている、ノーマリオフ型のＮ型パワーＭＯＳＦＥＴであるハイサイド側スイッチング素子１１０（以後、ハイサイド素子１１０と記載）と、ドレイン端子がインバータ出力端子１２０に、ソース端子が基準電位に接続されている、ノーマリオフ型のＮ型パワーＭＯＳＦＥＴであるローサイド側スイッチング素子１３０（以後、ローサイド素子１３０と記載）とを備える。尚、これらの素子は、ソース端子を基準とする負電圧をゲート端子に印加することによりＯＦＦされるノーマリオン型のパワーＭＯＳＦＥＴであっても良い。
【００３１】
また、電力変換器１００は、外部から入力されるパルス信号がＨＩレベルである間は、正電源端子に入力されている正電圧をハイサイド素子１１０のゲート端子に印加してこの素子をＯＮすると共に、このパルス信号がＬＯレベルである間は、負電源端子に入力されている負電圧をゲート端子に印加してハイサイド素子１１０をＯＦＦするハイサイド駆動回路１１１ａと、ハイサイド駆動回路１１１ａに入力されるパルス信号とは相補的なパルス信号が入力され、このパルス信号がＨＩレベルである間は、正電源端子に入力されている正電圧をローサイド素子１３０のゲート端子に印加してこの素子をＯＮすると共に、このパルス信号がＬＯレベルである間は、負電源端子に入力されている負電圧をゲート端子に印加してローサイド素子１３０をＯＦＦするローサイド駆動回路１３１ａと、を備える。
【００３２】
また、電力変換器１００は、正電位側がインバータ出力端子１２０に、負電位側がハイサイド駆動回路１１１ａの負電源端子に接続されており、ハイサイド素子１１０及びローサイド素子１３０をＯＦＦするために必要な所定電圧（例えば、１０Ｖ）を生成する第一電源１１１ｂと、正電位側がローサイド駆動回路１３１ａの正電源端子に、負電位側が基準電位に接続されており、ハイサイド素子１１０及びローサイド素子１３０をＯＮするために必要な所定電圧（例えば、１０Ｖ）を生成する第二電源１４０と、第二電源１４０の正電位側にアノード端子が接続された第一ダイオード１１１ｄと、一端がインバータ出力端子１２０に、他端がハイサイド駆動回路１１１ａの正電源端子、及び、第一ダイオード１１１ｄのカソード端子に接続され、第一ダイオード１１１ｄと共にブートストラップ回路を形成する第一コンデンサ１１１ｃと、カソード端子が第一電源１２４の負電位側に、アノード端子がローサイド駆動回路１３１ａの負電源端子に接続している第二ダイオード１１１ｅと、一端がローサイド駆動回路１３１ａの負電源端子に、他端が基準電位に接続された第二コンデンサ１４１と、を備えている。
【００３３】
尚、第一ダイオード１１１ｄのアノード端子は、第一限流抵抗１４２を介して第二電源１４０の正電位側と、ローサイド駆動回路１３１ａの正電源端子とに接続されている。また、第二ダイオード１１１ｅのアノード端子は、第二限流抵抗１４３を介して第二コンデンサ１４１と、ローサイド駆動回路１３１ａの負電源端子とに接続さている。
【００３４】
また、第一ダイオード１１１ｄ、及び第二ダイオード１１１ｅは、ＳｉＣ製のショットキー・バリア・ダイオードにより構成されていても良い。
このように構成された電力変換器１００によれば、両駆動回路の正電源端子には、第二電源１４０と、第一コンデンサ１１１ｃ及び第一ダイオード１１１ｄにより構成されるブートストラップ回路とにより、常時、対応するスイッチング素子のソース端子を基準とした１０Ｖ程度の電圧が印加されると共に、ハイサイド駆動回路１１１ａの負電源端子には、第一電源１１１ｂにより、常時、ハイサイド素子１１０のソース端子を基準とする−１０Ｖ程度の電圧が印加される。また、ハイサイド素子１１０がＯＦＦ、ローサイド素子１３０がＯＮである間は、第一電源１１１ｂからローサイド駆動回路１３１ａの負電源端子に対して、ローサイド素子１３０のソース端子を基準とする−１０Ｖ程度の電圧が印加されると共に、第一電源１１１ｂにより第二コンデンサ１４１に負電荷が充電される。そして、ハイサイド素子１１０がＯＮ、ローサイド素子１３０がＯＦＦである間には、負電荷が蓄積された第二コンデンサ１４１が放電され、ローサイド駆動回路１３１ａの負電源端子に対して、ローサイド素子１３０のソース端子を基準とする−１０Ｖ程度の電圧が印加される。
【００３５】
［効果］
第一実施形態の電力変換器１００によれば、各駆動回路に対して個別に電源を設けることなく、スイッチング素子のＯＦＦに必要な負電圧を印加することができる。また、この電力変換器１００では、負電荷が蓄積された第二コンデンサ１４１によりローサイド駆動回路１３１ａに対しローサイド素子１３０のＯＦＦに必要な負電圧が印加されるため、例えば、負電圧源としてツェナーダイオードの電圧降下を利用する場合のように、駆動回路に印加する負電圧を生成するために常時電流を流す必要が無くなる。したがって、この電力変換器１００は、損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行うことができる。そして、このようなターンオフを行うことにより、スイッチング損失を低減させることや、インバータ出力の対象となる三相モータ等の誤動作を防ぐことができるのである。
【００３６】
さらに、この電力変換器１００によれば、第二コンデンサ１４１によりローサイド駆動回路１３１ａに印加する負電圧が生成されるため、例えば、ツェナーダイオードの電圧降下を利用して負電圧を生成する場合に比べ、より安定した負電圧を生成することができる。
【００３７】
［第二実施形態］
［構成の説明］
次に、第二実施形態における電力変換器４００について説明する。図２には、電力変換器４００の構成を示す回路図が記載されている。第二実施形態の電力変換器４００は、第一実施形態と同様の高電圧源３００から出力される電圧をＨＩレベル電圧とするＡ相とＢ相の二相のインバータ波形を生成し、図示しない負荷に対して出力する。
【００３８】
電力変換器４００は、ドレイン端子が高電圧源３００に、ソース端子が負荷（図示なし）に対してのＡ相のインバータ出力端子４２０に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるハイサイド素子４１０と、ドレイン端子がＡ相のインバータ出力端子４２０に、ソース端子が基準電位に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるローサイド素子４３０と、ドレイン端子が高電圧源３００に、ソース端子がＢ相のインバータ出力端子４６０に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるハイサイド素子４５０と、ドレイン端子がＢ相のインバータ出力端子４６０に、ソース端子が基準電位に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるローサイド素子４７０と、を備える。
【００３９】
また、電力変換器４００は、Ａ相のハイサイド素子４１０，ローサイド素子４３０に対応する、第一実施形態と同様の構成要素であり、第一実施形態と同様に接続されたハイサイド駆動回路４１１ａ，第一電源４１１ｂ，第一コンデンサ４１１ｃ，第一ダイオード４１１ｄ，第二ダイオード４１１ｅ，ローサイド駆動回路４３１ａを有している。そして、ハイサイド駆動回路４１１ａ，第一電源４１１ｂ，第一コンデンサ４１１ｃ，第一ダイオード４１１ｄ，第二ダイオード４１１ｅはＡ１ブロック４１１を、ローサイド駆動回路４３１ａはＡ２ブロック４３１を構成している。
【００４０】
また、Ｂ相のハイサイド素子４５０，ローサイド素子４７０についても、Ａ１ブロック４１１と同様の回路であるＢ１ブロック４５１と、Ａ２ブロック４３１と同様の回路であるＢ２ブロック４７１とが設けられている。Ａ１ブロック４１１のａ点，ｂ点，ｃ点，ｄ点は、それぞれ、Ｂ１ブロック４５１のａ´点，ｂ´点，ｃ´点，ｄ´点に対応しており、Ａ２ブロック４３１のｅ点，ｆ点，ｇ点は、それぞれ、Ｂ２ブロック４７１のｅ´点，ｆ´点，ｇ´点に対応している。
【００４１】
また、電力変換器４００は、Ａ１ブロック４１１における第一ダイオード４１１ｄのアノード端子、及びＡ２ブロック４３１におけるローサイド駆動回路４３１ａの正電源端子に対し正電位側が接続しており、負電位側が基準電位に接続している、第一実施形態と同様の第二電源４４０と、Ａ１ブロック４１１における第二ダイオード４１１ｅのアノード端子と、Ａ２ブロック４３１におけるローサイド駆動回路４３１ａの負電源端子とに一端が接続しており、他端が基準電位に接続している、第一実施形態と同様の第二コンデンサ４４１とを備える。
【００４２】
そして、図２におけるａ点及びａ´点，ｂ点及びｂ´点，ｅ点及びｈ点，ｇ点及びｉ点は、それぞれ、図示しないラインで接続されている。このため、第二電源４４０は、さらに、正電位側が、Ｂ１ブロック４５１における第一ダイオードのアノード端子に接続されると共に、第一インダクタ４７２を介してＢ２ブロック４７１におけるローサイド駆動回路の正電源端子に接続されている。また、第二コンデンサ４４１の一端は、さらに、Ｂ１ブロック４５１における第二ダイオードのアノード端子に接続されると共に、第二インダクタ４７３を介してＢ２ブロック４７１におけるローサイド駆動回路の負電源端子に接続されている。
【００４３】
［効果］
第二実施形態の電力変換器４００によれば、第二電源４４０や第二コンデンサ４４１を各相に対して個別に設けることなく複数相のインバータ出力を行うことができ、コストを低減させることができる。
【００４４】
また、Ｂ２ブロック４７１におけるローサイド駆動回路の電圧源は、Ａ２ブロック４３１におけるローサイド駆動回路４３１ａの電圧源から分離されており、Ｂ２ブロック４７１におけるローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。このため、Ｂ２ブロック４７１におけるローサイド駆動回路により駆動されるローサイド素子４７０の誤動作を防ぐことができる。
【００４５】
［第三実施形態］
［構成の説明］
次に、第三実施形態における電力変換器５００について説明する。図３には、電力変換器５００の構成を示す回路図が記載されている。第三実施形態の電力変換器５００は、第一実施形態と同様の高電圧源３００から出力される電圧をＨＩレベル電圧とするインバータ波形を生成し、負荷２００に対して出力する。
【００４６】
電力変換器５００は、ドレイン端子が高電圧源３００に、ソース端子が負荷２００に対してのインバータ出力端子５２０に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるハイサイド素子５１０と、ドレイン端子がインバータ出力端子５２０に、ソース端子が基準電位に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるローサイド素子５３０とを備える。
【００４７】
また、電力変換器５００は、第一実施形態と同様のハイサイド駆動回路５１１ａ、及び、ローサイド駆動回路５３１ａと、正電位側がローサイド駆動回路５３１ａの正電源端子に、負電位側が基準電位に接続されており、ハイサイド素子５１０及びローサイド素子５３０をＯＮするために必要な所定電圧（例えば、１０Ｖ）を生成する第一電源５４０と、正電位側が基準電位に、負電位側がローサイド駆動回路５３１ａの負電源端子に接続されており、ハイサイド素子５１０及びローサイド素子５３０をＯＦＦするために必要な所定電圧（例えば、１０Ｖ）を生成する第二電源５４１と、一端がインバータ出力端子５２０に、他端がハイサイド駆動回路５１１ａの正電源端子に接続されている第一コンデンサ５１１ｂと、アノード端子が第一電源５４０の正電位側に、カソード端子が第一コンデンサ５１１ｂの他端に接続され、第一コンデンサ５１１ｂと共にブートストラップ回路を構成するダイオード５１１ｃと、一端がインバータ出力端子５２０に、他端がハイサイド駆動回路５１１ａの負電源端子に接続されている第二コンデンサ５１１ｄと、ドレイン端子が第二コンデンサ５１１ｄの他端に、ソース端子が第二電源５４１の負電位側に接続されているＮ型のパワーＭＯＳＦＥＴである制御用スイッチング素子５１１ｅと、制御用スイッチング素子５１１ｅのソース端子を基準として例えば１０Ｖ程度をＨＩレベル、該素子のソース端子と同程度の電位をＬＯレベルとし、ローサイド駆動回路５３１ａに入力されるパルス信号と同タイミングでＨＩレベル或いはＬＯレベルに変化するパルス信号を生成して制御用スイッチング素子５１１ｅのゲート端子に入力し、該素子をＯＮ／ＯＦＦする制御用駆動回路５１１ｆと、を備えている。
【００４８】
また、ダイオード５１１ｃのアノード端子は、第一限流抵抗５４２を介して第一電源５４０の正電位側と、ローサイド駆動回路５３１ａの正電源端子とに接続されている。また、制御用スイッチング素子５１１ｅのドレイン端子は、第二限流抵抗５４３を介して第二コンデンサ５１１ｄの他端に接続さている。
【００４９】
また、ダイオード５１１ｃは、ＳｉＣ製のショットキー・バリア・ダイオードにより構成されていても良い。
このように構成された電力変換器５００によれば、両駆動回路の正電源端子には、第一電源５４０と、第一コンデンサ５１１ｂ及びダイオード５１１ｃにより構成されるブートストラップ回路とにより、常時、対応するスイッチング素子のソース端子を基準とした１０Ｖ程度の電圧が印加されると共に、ローサイド駆動回路５３１ａの負電源端子には、第二電源５４１により、常時、ローサイド素子５３０のソース端子を基準とする−１０Ｖ程度の電圧が印加される。また、ハイサイド素子５１０がＯＦＦ、ローサイド素子５３０がＯＮである間は、制御用スイッチング素子５１１ｅがＯＮ状態となり、ハイサイド駆動回路５１１ａの負電源端子に対しては、第二電源５４１によりハイサイド素子５１０のソース端子を基準とする−１０Ｖ程度の電圧が印加されると共に、第二電源５４１により第二コンデンサ５１１ｄに負電荷が充電される。そして、ハイサイド素子５１０がＯＮ、ローサイド素子５３０がＯＦＦである間は、制御用スイッチング素子５１１ｅがＯＦＦ状態となり、負電荷が蓄積された第二コンデンサ５１１ｄが放電され、ハイサイド駆動回路５１１ａの負電源端子に対して、ハイサイド素子５１０のソース端子を基準とする−１０Ｖ程度の電圧が印加される。
【００５０】
［効果］
第三実施形態の電力変換器５００によれば、各駆動回路に対して個別に電源を設けることなく、スイッチング素子のＯＦＦに必要な負電圧を印加することができる。また、この電力変換器５００では、負電荷が蓄積された第二コンデンサ５１１ｄによりローサイド駆動回路５３１ａに対しローサイド素子５３０のＯＦＦに必要な負電圧が印加されるため、例えば、負電圧源としてツェナーダイオードの電圧降下を利用する場合のように、駆動回路に印加する負電圧を生成するために常時電流を流す必要が無くなる。したがって、この電力変換器５００は、損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行うことができる。そして、このようなターンオフを行うことにより、スイッチング損失を低減させることや、インバータ出力の対象となる三相モータ等の誤動作を防ぐことができるのである。
【００５１】
さらに、この電力変換器５００によれば、第二コンデンサ５１１ｄによりローサイド駆動回路５３１ａに印加する負電圧が生成されるため、例えば、ツェナーダイオードの電圧降下を利用して負電圧を生成する場合に比べ、より安定した負電圧を生成することができる。
【００５２】
［第四実施形態］
［構成の説明］
次に、第四実施形態における電力変換器６００について説明する。図４には、電力変換器６００の構成を示す回路図が記載されている。第四実施形態の電力変換器６００は、第一実施形態と同様の高電圧源３００から出力される電圧をＨＩレベル電圧とするＡ相とＢ相の二相のインバータ波形を生成し、図示しない負荷に対して出力する。
【００５３】
電力変換器６００は、ドレイン端子が高電圧源３００に、ソース端子が負荷（図示なし）に対してのＡ相のインバータ出力端子６２０に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるハイサイド素子６１０と、ドレイン端子がＡ相のインバータ出力端子６２０に、ソース端子が基準電位に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるローサイド素子６３０と、ドレイン端子が高電圧源３００に、ソース端子がＢ相のインバータ出力端子６６０に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるハイサイド素子６５０と、ドレイン端子がＢ相のインバータ出力端子６６０に、ソース端子が基準電位に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるローサイド素子６７０と、を備える。
【００５４】
また、電力変換器６００は、Ａ相のハイサイド素子６１０，ローサイド素子６３０に対応する、第三実施形態と同様の構成要素であり、第三実施形態と同様に接続されたハイサイド駆動回路６１１ａ，第一コンデンサ６１１ｂ，ダイオード６１１ｃ，第二コンデンサ６１１ｄ，制御用スイッチング素子６１１ｅ，制御用駆動回路６１１ｆ，ローサイド駆動回路６３１ａを有している。そして、ハイサイド駆動回路６１１ａ，第一コンデンサ６１１ｂ，ダイオード６１１ｃ，第二コンデンサ６１１ｄ，制御用スイッチング素子６１１ｅ，制御用駆動回路６１１ｆはＡ１ブロック６１１を、ローサイド駆動回路６３１ａはＡ２ブロック６３１を構成している。
【００５５】
また、Ｂ相のハイサイド素子６５０，ローサイド素子６７０についても、Ａ１ブロック６１１と同様の回路であるＢ１ブロック６５１と、Ａ２ブロック６３１と同様の回路であるＢ２ブロック６７１とが設けられている。Ａ１ブロック６１１のａ点，ｂ点，ｃ点，ｄ点は、それぞれ、Ｂ２ブロック６７１のａ´点，ｂ´点，ｃ´点，ｄ´点に対応しており、Ａ２ブロック６３１のｅ点，ｆ点，ｇ点は、それぞれ、Ｂ２ブロック６７１のｅ´点，ｆ´点，ｇ´点に対応している。
【００５６】
また、電力変換器６００は、Ａ１ブロック６１１におけるダイオード６１１ｃのアノード端子、及びＡ２ブロック６３１におけるローサイド駆動回路６３１ａの正電源端子に対し正電位側が接続しており、負電位側が基準電位に接続している、第三実施形態と同様の第一電源６４０と、正電位側が基準電位に接続しており、Ａ１ブロック６１１における制御用スイッチング素子６１１ｅのソース端子と、Ａ２ブロック６３１におけるローサイド駆動回路６３１ａの負電源端子とに負電位側が接続している、第三実施形態と同様の第二電源６４１とを備える。
【００５７】
そして、図４におけるａ点及びａ´点，ｂ点及びｂ´点，ｅ点及びｈ点，ｇ点及びｉ点は、それぞれ、図示しないラインで接続されている。このため、第一電源６４０は、さらに、正電位側が、Ｂ１ブロック６５１におけるダイオードのアノード端子に接続されると共に、第一インダクタ６７２を介してＢ２ブロック６７１におけるローサイド駆動回路の正電源端子に接続される。また、第二電源６４１の負電位側は、さらに、Ｂ１ブロック６５１における制御用スイッチング素子のソース端子に接続されると共に、第二インダクタ６７３を介してＢ２ブロック６７１におけるローサイド駆動回路の負電源端子に接続される。
【００５８】
［効果］
第四実施形態の電力変換器６００によれば、第一電源６４０や第二電源６４１を各相に対して個別に設けることなく複数相のインバータ出力を行うことができ、コストを低減させることができる。
【００５９】
また、Ｂ２ブロック６７１におけるローサイド駆動回路の電圧源は、Ａ２ブロック６３１におけるローサイド駆動回路６３１ａの電圧源から分離されており、Ｂ２ブロック６７１におけるローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。このため、Ｂ２ブロック６７１におけるローサイド駆動回路により駆動されるローサイド素子６７０の誤動作を防ぐことができる。
【００６０】
［他の実施形態］
（１）第二実施形態における電力変換器４００は、次のように構成されていても良い。すなわち、図５に記載されているように、第二インダクタ４７３に替えて、一端が第二電源４４０の負電位側に接続され、他端がＢ１ブロック４５１の第二ダイオードのアノード端子と、Ｂ２ブロック４７１のローサイド駆動回路の負電源端子とに接続された第三コンデンサ４４２を備えていても良い。そして、図５におけるａ点及びａ´点，ｅ点及びｈ点は、それぞれ、図示しないラインで接続されていても良い。
【００６１】
このような構成を有する場合であっても、Ｂ２ブロック４７１におけるローサイド駆動回路の電圧源を、Ａ２ブロック４３１におけるローサイド駆動回路４３１ａの電圧源から分離することができ、Ｂ２ブロック４７１におけるローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。また、第二インダクタ４７３に替えて第三コンデンサ４４２を用いることにより、電力変換器４００のサイズを小さくすることができる。
【００６２】
（２）第三実施形態における電力変換器５００において、図６に記載されているように、制御用駆動回路５１１ｆは、正電源端子が第二電源５４１の正電位側に、負電源端子が制御用スイッチング素子５１１ｅのソース端子にそれぞれ接続されていても良い。こうすることにより、制御用駆動回路５１１ｆは、専用の電圧源を設けることなく制御用スイッチング素子５１１ｅをＯＮ／ＯＦＦすることができ、コストを低減することができる。
【００６３】
尚、第四実施形態における制御用スイッチング素子の正電源端子，負電源端子についても、同様に接続されていてもよい。
（３）また、第二実施形態や第四実施形態では、二相のインバータ出力に対応する電力変換器について説明したが、各相に対応するブロックと同様のブロックをさらに加えることにより、三相以上のインバータ出力を行う電力変換器を構成することができる。
【符号の説明】
【００６４】
１００…電力変換器、１１０…ハイサイド素子、１１１ａ…ハイサイド駆動回路、１１１ｂ…第一電源、１１１ｃ…第一コンデンサ、１１１ｄ…第一ダイオード、１１１ｅ…第二ダイオード、１２０…インバータ出力端子、１２４…第一電源、１３０…ローサイド素子、１３１ａ…ローサイド駆動回路、１４０…第二電源、１４１…第二コンデンサ、１４２…第一限流抵抗、１４３…第二限流抵抗、２００…負荷、３００…高電圧源、４００…電力変換器、４１０…ハイサイド素子、４１１…Ａ１ブロック、４１１ａ…ハイサイド駆動回路、４１１ｂ…第一電源、４１１ｃ…第一コンデンサ、４１１ｄ…第一ダイオード、４１１ｅ…第二ダイオード、４２０…インバータ出力端子、４３０…ローサイド素子、４３１…Ａ２ブロック、４３１ａ…ローサイド駆動回路、４４０…第二電源、４４１…第二コンデンサ、４４２…第三コンデンサ、４５０…ハイサイド素子、４５１…Ｂ１ブロック、４６０…インバータ出力端子、４７０…ローサイド素子、４７１…Ｂ２ブロック、４７２…第一インダクタ、４７３…第二インダクタ、５００…電力変換器、５１０…ハイサイド素子、５１１ａ…ハイサイド駆動回路、５１１ｂ…第一コンデンサ、５１１ｃ…ダイオード、５１１ｄ…第二コンデンサ、５１１ｅ…制御用スイッチング素子、５１１ｆ…制御用駆動回路、５２０…インバータ出力端子、５３０…ローサイド素子、５３１ａ…ローサイド駆動回路、５４０…第一電源、５４１…第二電源、５４２…第一限流抵抗、５４３…第二限流抵抗、６００…電力変換器、６１０…ハイサイド素子、６１１…Ａ１ブロック、６１１ａ…ハイサイド駆動回路、６１１ｂ…第一コンデンサ、６１１ｃ…ダイオード、６１１ｄ…第二コンデンサ、６１１ｅ…制御用スイッチング素子、６１１ｆ…制御用駆動回路、６２０…インバータ出力端子、６３０…ローサイド素子、６３１…Ａ２ブロック、６３１ａ…ローサイド駆動回路、６４０…第一電源、６４１…第二電源、６５０…ハイサイド素子、６５１…Ｂ１ブロック、６６０…インバータ出力端子、６７０…ローサイド素子、６７１…Ｂ２ブロック、６７２…第一インダクタ、６７３…第二インダクタ。
【技術分野】
【０００１】
本発明は、インバータ出力を行う電力変換器に関する。
【背景技術】
【０００２】
三相モータ等に対してインバータ出力を行う電力変換器として、ハイサイド側とローサイド側とにスイッチング素子が設けられたインバータ回路が知られている。このようなインバータ回路のスイッチング素子をＮ型のパワーＭＯＳＦＥＴで構成した場合、各スイッチング素子の駆動には、それぞれの素子のソース端子を基準電位とした正電圧を発生させる別個の正電圧源が必要となる。ここで、これらのスイッチング素子に対して電源を個別に設けることも考えられるが、ブートストラップ回路を用いてハイサイド側のスイッチング素子の駆動に必要な正電圧を生成することにより、単一の電源でこれらのスイッチング素子を駆動する手法が多用されている。
【０００３】
また、一方では、スイッチング素子のターンオフを高速化するため、スイッチング素子をＯＦＦする際に、負のゲート電圧を印加する手法が知られている。この場合、各スイッチング素子の駆動には、上述した正電圧の他に、各素子のソース端子を基準とした負電圧を生成する別個の負電圧源が必要となる。そして、この負電圧源として個別に電源を設けるとなると、コストが増加してしまう。
【０００４】
そこで、特許文献１に記載の電力変換装置では、ツェナーダイオードを用いることにより、単一電源によって両スイッチング素子の駆動に必要な負電圧を生成させることが提案されている。具体的には、ローサイド側の駆動回路に負電圧を供給するよう設けられた負電圧供給用電源の負電圧側に抵抗を介してアノード端子が接続され、ハイサイド側のスイッチング素子のソースにカソード端子が接続されたツェナーダイオードを設け、そのツェナーダイオードのアノード端子をハイサイド側の駆動回路に接続することにより、ハイサイド側のスイッチング素子がＯＮしている際に、ツェナーダイオードにおける電圧降下により生じた負電圧が、ハイサイド側の駆動回路に供給されるように構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３１４１５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の電力変換器では、常時、電流がツェナーダイオードを流れているため、損失が大きくなってしまう。
本願発明は上記課題を解決するためになされたものであり、損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行う電力変換器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するためになされた請求項１に記載の発明は、高電圧源の正電位側に接続されたスイッチング素子であるハイサイド素子と、ハイサイド素子と高電圧源の負電位側の電位である基準電位との間に直列に接続されたスイッチング素子であるローサイド素子とを備え、ハイサイド素子のソース端子とローサイド素子のドレイン端子との接点に設けられた出力端子から、負荷に対しインバータ出力を行う電力変換器に関するものである。この電力変換器は、ハイサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするハイサイド駆動回路と、ローサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするローサイド駆動回路とを備える。また、この電力変換器は、正電位側が出力端子に、負電位側がハイサイド駆動回路の負電源端子に接続され、上記素子のＯＦＦに必要な電圧を発生させる第一電源と、正電位側がローサイド駆動回路の正電源端子に、負電位側が基準電位に接続され、上記素子のＯＮに必要な電圧を発生させる第二電源とを備える。また、この電力変換器は、第二電源の正電位側と出力端子との間に直列に接続された第一ダイオードと第一コンデンサとにより構成され、ハイサイド駆動回路の正電源端子に、ハイサイド素子のソース端子を基準とした正電圧を印加するブートストラップ回路と、第一電源の負電位側にカソード端子が接続された第二ダイオードと、一端が、第二ダイオードのアノード端子、及び、ローサイド駆動回路の負電源端子に、他端が基準電位に接続され、ローサイド素子がＯＮしている間に、第二ダイオードと、第一電源と共に閉ループを形成する第二コンデンサとを備える。
【０００８】
尚、例えば、第二ダイオードのアノード端子と第二コンデンサの一端とは、限流抵抗を介して接続されていても良く、各素子が接続されるとは、抵抗等の素子を介して接続されることも含むものとする。
【０００９】
こうすることにより、両駆動回路には、第二電源と、第一コンデンサ及び第一ダイオードにより構成されるブートストラップ回路とにより、常時、対応するスイッチング素子のソース端子を基準とした正電圧が印加されると共に、ハイサイド駆動回路は、第一電源により、常時、ハイサイド素子のソース端子を基準とする負電圧が印加される。また、ハイサイド素子がＯＦＦ、ローサイド素子がＯＮである間は、第一電源からローサイド駆動回路に対して、ローサイド素子のソース端子を基準とする負電圧が印加されると共に、第一電源により第二コンデンサに負電荷が充電される。そして、ハイサイド素子がＯＮ、ローサイド素子がＯＦＦである間には、負電荷が蓄積された第二コンデンサが放電され、ローサイド駆動回路に対して、ローサイド素子のソース端子を基準とする負電圧が印加される。
【００１０】
このように、請求項１に記載の電力変換器によれば、各駆動回路に対して個別に電源を設けることなく負電圧を印加することができる。また、この電力変換器では、負電荷が蓄積された第二コンデンサによりローサイド駆動回路に負電圧が印加されるため、例えば、負電圧源としてツェナーダイオードの電圧降下を利用する場合のように、駆動回路に印加する負電圧を生成するために常時電流を流す必要が無くなる。したがって、請求項１に記載の電力変換器は、損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行うことができる。そして、このようなターンオフを行うことにより、スイッチング損失を低減させることや、インバータ出力の対象となる三相モータ等の誤動作を防ぐことができるのである。
【００１１】
さらに、この電力変換器によれば、第二コンデンサによりローサイド駆動回路に印加する負電圧が生成されるため、例えば、ツェナーダイオードの電圧降下を利用して負電圧を生成する場合に比べ、より安定した負電圧を生成することができる。
【００１２】
また、請求項１に記載の電力変換器を、次のようにして複数相のインバータ出力に対応させても良い。
すなわち、請求項２に記載されているように、ハイサイド素子と、該ハイサイド素子をＯＮ／ＯＦＦするハイサイド駆動回路と、該ハイサイド素子に接続されたローサイド素子と、該ローサイド素子をＯＮ／ＯＦＦするローサイド駆動回路と、該ハイサイド駆動回路に接続される第一電源と、該ハイサイド駆動回路に対応するブートストラップ回路と、該第一電源に接続された第二ダイオードとをブロックとしても良い。そして、電力変換器は、複数相のインバータ出力を行い、各相に対応するブロックが個別に設けられ、第二電源の正電位側は、それぞれのブロックにおけるローサイド駆動回路の正電源端子とブートストラップ回路とに接続しており、第二コンデンサの一端は、それぞれのブロックにおけるローサイド駆動回路と第二ダイオードとに接続していても良い。
【００１３】
こうすることにより、第二電源や第二コンデンサを各相に対して個別に設けることなく複数相のインバータ出力を行うことができ、コストを低減させることができる。
また、請求項３に記載されているように、いずれかのブロックにおいて、該ブロックにおけるローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して第二電源に接続していると共に、該ブロックに対応して個別に設けられた第二インダクタを介して第二コンデンサに接続していても良い。
【００１４】
このように、ローサイド駆動回路と第二電源等とをインダクタを介して接続し、このローサイド駆動回路の電圧源と、他のブロックのローサイド駆動回路の電圧源とを分離することにより、このローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。このため、インダクタを介して接続されたローサイド駆動回路により駆動されるローサイド素子の誤動作を防ぐことができる。
【００１５】
また、請求項４に記載されているように、いずれかのブロックにおいて、該ブロックにおけるローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して第二電源に接続していると共に、該ローサイド駆動回路の負電源端子と、該ブロックにおける第二ダイオードのアノード端子とは、第二コンデンサに替えて、該ブロックに対応して個別に設けられている第三コンデンサの一端に接続されていても良い。そして、第三コンデンサの他端は、基準電位に接続されており、該第三コンデンサに対応するブロックのローサイド素子がＯＮしている間に、該第三コンデンサは、該ブロックの第二ダイオード及び第一電源と共に閉ループを形成しても良い。
【００１６】
このように、インダクタとコンデンサとによりこのローサイド駆動回路の電圧源と、他のブロックのローサイド駆動回路の電圧源とを分離する場合であっても、このローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。また、インダクタに替えてコンデンサを用いることにより、電力変換器のサイズを小さくすることができる。
【００１７】
また、電力変換器は、次のように構成されていても良い。
すなわち、請求項５に記載されているように、電力変換器は、ハイサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするハイサイド駆動回路と、ローサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするローサイド駆動回路とを備えていても良い。また、この電力変換器は、正電位側がローサイド駆動回路の正電源端子に、負電位側が基準電位に接続され、この素子のＯＮに必要な電圧を発生させる第一電源とを備えていても良い。また、この電力変換器は、正電位側が基準電位に、負電位側がローサイド駆動回路の負電源端子に接続され、素子のＯＦＦに必要な電圧を発生させる第二電源と、第一電源の正電位側と出力端子との間に直列に接続された第一ダイオードと第一コンデンサとにより構成され、ハイサイド駆動回路の正電源端子に、ハイサイド素子のソース端子を基準とした正電圧を印加するブートストラップ回路とを備えていても良い。また、この電力変換器は、一端が出力端子に、他端がハイサイド駆動回路の負電源端子に接続されている第二コンデンサと、一端が第二電源の負電位側に、他端が第二コンデンサの他端に接続された制御用スイッチング素子と、制御用スイッチング素子を、ローサイド駆動回路によるローサイド素子のＯＮ／ＯＦＦに同期してＯＮ／ＯＦＦする制御用駆動回路とを備えていても良い。そして、スイッチング素子は、ローサイド駆動回路によりローサイド素子がＯＮされた場合には、第二コンデンサと第二電源と共に閉ループを形成しても良い。
【００１８】
こうすることにより、両駆動回路には、第一電源と、第一コンデンサ及び第一ダイオードにより構成されるブートストラップ回路とにより、常時、対応するスイッチング素子のソース端子を基準とした正電圧が印加されると共に、ローサイド駆動回路は、第二電源により、常時、ローサイド素子のソース端子を基準とする負電圧が印加される。また、ハイサイド素子がＯＦＦ、ローサイド素子がＯＮである間は、スイッチング素子がＯＮ状態となり、ハイサイド駆動回路に対しては第二電源によりハイサイド素子のソース端子を基準とする負電圧が印加されると共に、第二電源により第二コンデンサに負電荷が充電される。そして、ハイサイド素子がＯＮ、ローサイド素子がＯＦＦである間は、スイッチング素子がＯＦＦ状態となり、負電荷が蓄積された第二コンデンサが放電されてハイサイド駆動回路に対してハイサイド素子のソース端子を基準とする負電圧が印加される。
【００１９】
このように、請求項５に記載の電力変換器によれば、各駆動回路に対して個別に電源を設けることなく負電圧を印加することができる。また、この電力変換器では、負電荷が蓄積された第二コンデンサによりローサイド駆動回路に負電圧が印加されるため、例えば、負電圧源としてツェナーダイオードの電圧降下を利用する場合のように、駆動回路に印加する負電圧を生成するために常時電流を流す必要が無くなる。したがって、請求項５に記載の電力変換器は、損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行うことができる。そして、このようなターンオフを行うことにより、スイッチング損失を低減させることや、インバータ出力の対象となる三相モータ等の誤動作を防ぐことができるのである。
【００２０】
さらに、この電力変換器によれば、第二コンデンサによりローサイド駆動回路に印加する負電圧が生成されるため、例えば、ツェナーダイオードの電圧降下を利用して負電圧を生成する場合に比べ、より安定した負電圧を生成することができる。
【００２１】
また、請求項５に記載の電力変換器を、次のようにして複数相のインバータ出力に対応させても良い。
すなわち、請求項６に記載されているように、ハイサイド素子と、該ハイサイド素子をＯＮ／ＯＦＦするハイサイド駆動回路と、該ハイサイド素子に接続されたローサイド素子と、該ローサイド素子をＯＮ／ＯＦＦするローサイド駆動回路と、該ハイサイド駆動回路に対応するブートストラップ回路と、該ハイサイド駆動回路に接続している第二コンデンサと、該第二コンデンサに接続されている制御用スイッチング素子と、該制御用スイッチング素子をＯＮ／ＯＦＦする制御用駆動回路とをブロックとしても良い。そして、電力変換器は、複数相のインバータ出力を行い、各相に対応するブロックが個別に設けられ、第一電源は、それぞれのブロックにおけるローサイド駆動回路とブートストラップ回路とに接続しており、第二電源は、それぞれのブロックにおけるローサイド駆動回路とスイッチング素子とに接続していても良い。
【００２２】
こうすることにより、第一電源や第二電源を各相に対して個別に設けることなく複数相のインバータ出力を行うことができ、コストを低減させることができる。
また、請求項７に記載されているように、いずれかのブロックにおいて、該ブロックにおけるローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して第一電源に接続していると共に、該ブロックに対応して個別に設けられた第二インダクタを介して第二電源に接続していても良い。
【００２３】
このように、ローサイド駆動回路と各電源とをインダクタを介して接続し、このローサイド駆動回路の電圧源と、他のブロックのローサイド駆動回路の電圧源とを分離することにより、このローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。このため、インダクタを介して接続されたローサイド駆動回路により駆動されるローサイド素子の誤動作を防ぐことができる。
【００２４】
そして、制御用スイッチング素子は、請求項８に記載されているように、Ｎチャンネル型のスイッチング素子により構成されていても良い。
こうすることにより、制御用スイッチング素子におけるスイッチング損失を低減させることができる。
【００２５】
また、制御用駆動回路に対し、制御用スイッチング素子をＯＮするための正電圧を、次のようにして入力しても良い。
すなわち、請求項９に記載されているように、制御用スイッチング素子は、ソース端子が第二電源に、ドレイン端子が第二コンデンサの他端に接続されており、制御用駆動回路は、正電源端子が、第二電源の正電位側に接続されていても良い。
【００２６】
こうすることにより、制御用駆動回路に対して専用の正電圧源を設ける必要が無くなり、コストを低減することができる。
【図面の簡単な説明】
【００２７】
【図１】第一実施形態における電力変換器の回路図である。
【図２】第二実施形態における電力変換器の回路図である。
【図３】第三実施形態における電力変換器の回路図である。
【図４】第四実施形態における電力変換器の回路図である。
【図５】第二実施形態の変形例の電力変換器の回路図である。
【図６】第三実施形態の変形例の電力変換器の回路図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態について図面を用いて説明する。尚、本発明の実施の形態は、下記の実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。
【００２９】
［第一実施形態］
［構成の説明］
図１は、第一実施形態の電力変換器１００の構成を示す回路図である。電力変換器１００は、高電圧源３００から出力される電圧をＨＩレベル電圧とするインバータ波形を生成し、負荷２００に対して出力する。尚、高電圧源３００は負荷２００の種類に応じた電圧を出力し、例えば、負荷２００がハイブリッド車両に用いられる三相モータであり、電力変換器１００が、この三相モータに対しての三相のインバータ出力のうちの一相を出力する場合であれば、高電圧源３００は３００Ｖ程度の電圧を出力しても良い。尚、本実施形態では、高電圧源３００の負電位側の電位を基準電位とする。
【００３０】
電力変換器１００は、ドレイン端子が高電圧源３００に、ソース端子が負荷２００に対してのインバータ出力端子１２０に接続されている、ノーマリオフ型のＮ型パワーＭＯＳＦＥＴであるハイサイド側スイッチング素子１１０（以後、ハイサイド素子１１０と記載）と、ドレイン端子がインバータ出力端子１２０に、ソース端子が基準電位に接続されている、ノーマリオフ型のＮ型パワーＭＯＳＦＥＴであるローサイド側スイッチング素子１３０（以後、ローサイド素子１３０と記載）とを備える。尚、これらの素子は、ソース端子を基準とする負電圧をゲート端子に印加することによりＯＦＦされるノーマリオン型のパワーＭＯＳＦＥＴであっても良い。
【００３１】
また、電力変換器１００は、外部から入力されるパルス信号がＨＩレベルである間は、正電源端子に入力されている正電圧をハイサイド素子１１０のゲート端子に印加してこの素子をＯＮすると共に、このパルス信号がＬＯレベルである間は、負電源端子に入力されている負電圧をゲート端子に印加してハイサイド素子１１０をＯＦＦするハイサイド駆動回路１１１ａと、ハイサイド駆動回路１１１ａに入力されるパルス信号とは相補的なパルス信号が入力され、このパルス信号がＨＩレベルである間は、正電源端子に入力されている正電圧をローサイド素子１３０のゲート端子に印加してこの素子をＯＮすると共に、このパルス信号がＬＯレベルである間は、負電源端子に入力されている負電圧をゲート端子に印加してローサイド素子１３０をＯＦＦするローサイド駆動回路１３１ａと、を備える。
【００３２】
また、電力変換器１００は、正電位側がインバータ出力端子１２０に、負電位側がハイサイド駆動回路１１１ａの負電源端子に接続されており、ハイサイド素子１１０及びローサイド素子１３０をＯＦＦするために必要な所定電圧（例えば、１０Ｖ）を生成する第一電源１１１ｂと、正電位側がローサイド駆動回路１３１ａの正電源端子に、負電位側が基準電位に接続されており、ハイサイド素子１１０及びローサイド素子１３０をＯＮするために必要な所定電圧（例えば、１０Ｖ）を生成する第二電源１４０と、第二電源１４０の正電位側にアノード端子が接続された第一ダイオード１１１ｄと、一端がインバータ出力端子１２０に、他端がハイサイド駆動回路１１１ａの正電源端子、及び、第一ダイオード１１１ｄのカソード端子に接続され、第一ダイオード１１１ｄと共にブートストラップ回路を形成する第一コンデンサ１１１ｃと、カソード端子が第一電源１２４の負電位側に、アノード端子がローサイド駆動回路１３１ａの負電源端子に接続している第二ダイオード１１１ｅと、一端がローサイド駆動回路１３１ａの負電源端子に、他端が基準電位に接続された第二コンデンサ１４１と、を備えている。
【００３３】
尚、第一ダイオード１１１ｄのアノード端子は、第一限流抵抗１４２を介して第二電源１４０の正電位側と、ローサイド駆動回路１３１ａの正電源端子とに接続されている。また、第二ダイオード１１１ｅのアノード端子は、第二限流抵抗１４３を介して第二コンデンサ１４１と、ローサイド駆動回路１３１ａの負電源端子とに接続さている。
【００３４】
また、第一ダイオード１１１ｄ、及び第二ダイオード１１１ｅは、ＳｉＣ製のショットキー・バリア・ダイオードにより構成されていても良い。
このように構成された電力変換器１００によれば、両駆動回路の正電源端子には、第二電源１４０と、第一コンデンサ１１１ｃ及び第一ダイオード１１１ｄにより構成されるブートストラップ回路とにより、常時、対応するスイッチング素子のソース端子を基準とした１０Ｖ程度の電圧が印加されると共に、ハイサイド駆動回路１１１ａの負電源端子には、第一電源１１１ｂにより、常時、ハイサイド素子１１０のソース端子を基準とする−１０Ｖ程度の電圧が印加される。また、ハイサイド素子１１０がＯＦＦ、ローサイド素子１３０がＯＮである間は、第一電源１１１ｂからローサイド駆動回路１３１ａの負電源端子に対して、ローサイド素子１３０のソース端子を基準とする−１０Ｖ程度の電圧が印加されると共に、第一電源１１１ｂにより第二コンデンサ１４１に負電荷が充電される。そして、ハイサイド素子１１０がＯＮ、ローサイド素子１３０がＯＦＦである間には、負電荷が蓄積された第二コンデンサ１４１が放電され、ローサイド駆動回路１３１ａの負電源端子に対して、ローサイド素子１３０のソース端子を基準とする−１０Ｖ程度の電圧が印加される。
【００３５】
［効果］
第一実施形態の電力変換器１００によれば、各駆動回路に対して個別に電源を設けることなく、スイッチング素子のＯＦＦに必要な負電圧を印加することができる。また、この電力変換器１００では、負電荷が蓄積された第二コンデンサ１４１によりローサイド駆動回路１３１ａに対しローサイド素子１３０のＯＦＦに必要な負電圧が印加されるため、例えば、負電圧源としてツェナーダイオードの電圧降下を利用する場合のように、駆動回路に印加する負電圧を生成するために常時電流を流す必要が無くなる。したがって、この電力変換器１００は、損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行うことができる。そして、このようなターンオフを行うことにより、スイッチング損失を低減させることや、インバータ出力の対象となる三相モータ等の誤動作を防ぐことができるのである。
【００３６】
さらに、この電力変換器１００によれば、第二コンデンサ１４１によりローサイド駆動回路１３１ａに印加する負電圧が生成されるため、例えば、ツェナーダイオードの電圧降下を利用して負電圧を生成する場合に比べ、より安定した負電圧を生成することができる。
【００３７】
［第二実施形態］
［構成の説明］
次に、第二実施形態における電力変換器４００について説明する。図２には、電力変換器４００の構成を示す回路図が記載されている。第二実施形態の電力変換器４００は、第一実施形態と同様の高電圧源３００から出力される電圧をＨＩレベル電圧とするＡ相とＢ相の二相のインバータ波形を生成し、図示しない負荷に対して出力する。
【００３８】
電力変換器４００は、ドレイン端子が高電圧源３００に、ソース端子が負荷（図示なし）に対してのＡ相のインバータ出力端子４２０に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるハイサイド素子４１０と、ドレイン端子がＡ相のインバータ出力端子４２０に、ソース端子が基準電位に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるローサイド素子４３０と、ドレイン端子が高電圧源３００に、ソース端子がＢ相のインバータ出力端子４６０に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるハイサイド素子４５０と、ドレイン端子がＢ相のインバータ出力端子４６０に、ソース端子が基準電位に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるローサイド素子４７０と、を備える。
【００３９】
また、電力変換器４００は、Ａ相のハイサイド素子４１０，ローサイド素子４３０に対応する、第一実施形態と同様の構成要素であり、第一実施形態と同様に接続されたハイサイド駆動回路４１１ａ，第一電源４１１ｂ，第一コンデンサ４１１ｃ，第一ダイオード４１１ｄ，第二ダイオード４１１ｅ，ローサイド駆動回路４３１ａを有している。そして、ハイサイド駆動回路４１１ａ，第一電源４１１ｂ，第一コンデンサ４１１ｃ，第一ダイオード４１１ｄ，第二ダイオード４１１ｅはＡ１ブロック４１１を、ローサイド駆動回路４３１ａはＡ２ブロック４３１を構成している。
【００４０】
また、Ｂ相のハイサイド素子４５０，ローサイド素子４７０についても、Ａ１ブロック４１１と同様の回路であるＢ１ブロック４５１と、Ａ２ブロック４３１と同様の回路であるＢ２ブロック４７１とが設けられている。Ａ１ブロック４１１のａ点，ｂ点，ｃ点，ｄ点は、それぞれ、Ｂ１ブロック４５１のａ´点，ｂ´点，ｃ´点，ｄ´点に対応しており、Ａ２ブロック４３１のｅ点，ｆ点，ｇ点は、それぞれ、Ｂ２ブロック４７１のｅ´点，ｆ´点，ｇ´点に対応している。
【００４１】
また、電力変換器４００は、Ａ１ブロック４１１における第一ダイオード４１１ｄのアノード端子、及びＡ２ブロック４３１におけるローサイド駆動回路４３１ａの正電源端子に対し正電位側が接続しており、負電位側が基準電位に接続している、第一実施形態と同様の第二電源４４０と、Ａ１ブロック４１１における第二ダイオード４１１ｅのアノード端子と、Ａ２ブロック４３１におけるローサイド駆動回路４３１ａの負電源端子とに一端が接続しており、他端が基準電位に接続している、第一実施形態と同様の第二コンデンサ４４１とを備える。
【００４２】
そして、図２におけるａ点及びａ´点，ｂ点及びｂ´点，ｅ点及びｈ点，ｇ点及びｉ点は、それぞれ、図示しないラインで接続されている。このため、第二電源４４０は、さらに、正電位側が、Ｂ１ブロック４５１における第一ダイオードのアノード端子に接続されると共に、第一インダクタ４７２を介してＢ２ブロック４７１におけるローサイド駆動回路の正電源端子に接続されている。また、第二コンデンサ４４１の一端は、さらに、Ｂ１ブロック４５１における第二ダイオードのアノード端子に接続されると共に、第二インダクタ４７３を介してＢ２ブロック４７１におけるローサイド駆動回路の負電源端子に接続されている。
【００４３】
［効果］
第二実施形態の電力変換器４００によれば、第二電源４４０や第二コンデンサ４４１を各相に対して個別に設けることなく複数相のインバータ出力を行うことができ、コストを低減させることができる。
【００４４】
また、Ｂ２ブロック４７１におけるローサイド駆動回路の電圧源は、Ａ２ブロック４３１におけるローサイド駆動回路４３１ａの電圧源から分離されており、Ｂ２ブロック４７１におけるローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。このため、Ｂ２ブロック４７１におけるローサイド駆動回路により駆動されるローサイド素子４７０の誤動作を防ぐことができる。
【００４５】
［第三実施形態］
［構成の説明］
次に、第三実施形態における電力変換器５００について説明する。図３には、電力変換器５００の構成を示す回路図が記載されている。第三実施形態の電力変換器５００は、第一実施形態と同様の高電圧源３００から出力される電圧をＨＩレベル電圧とするインバータ波形を生成し、負荷２００に対して出力する。
【００４６】
電力変換器５００は、ドレイン端子が高電圧源３００に、ソース端子が負荷２００に対してのインバータ出力端子５２０に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるハイサイド素子５１０と、ドレイン端子がインバータ出力端子５２０に、ソース端子が基準電位に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるローサイド素子５３０とを備える。
【００４７】
また、電力変換器５００は、第一実施形態と同様のハイサイド駆動回路５１１ａ、及び、ローサイド駆動回路５３１ａと、正電位側がローサイド駆動回路５３１ａの正電源端子に、負電位側が基準電位に接続されており、ハイサイド素子５１０及びローサイド素子５３０をＯＮするために必要な所定電圧（例えば、１０Ｖ）を生成する第一電源５４０と、正電位側が基準電位に、負電位側がローサイド駆動回路５３１ａの負電源端子に接続されており、ハイサイド素子５１０及びローサイド素子５３０をＯＦＦするために必要な所定電圧（例えば、１０Ｖ）を生成する第二電源５４１と、一端がインバータ出力端子５２０に、他端がハイサイド駆動回路５１１ａの正電源端子に接続されている第一コンデンサ５１１ｂと、アノード端子が第一電源５４０の正電位側に、カソード端子が第一コンデンサ５１１ｂの他端に接続され、第一コンデンサ５１１ｂと共にブートストラップ回路を構成するダイオード５１１ｃと、一端がインバータ出力端子５２０に、他端がハイサイド駆動回路５１１ａの負電源端子に接続されている第二コンデンサ５１１ｄと、ドレイン端子が第二コンデンサ５１１ｄの他端に、ソース端子が第二電源５４１の負電位側に接続されているＮ型のパワーＭＯＳＦＥＴである制御用スイッチング素子５１１ｅと、制御用スイッチング素子５１１ｅのソース端子を基準として例えば１０Ｖ程度をＨＩレベル、該素子のソース端子と同程度の電位をＬＯレベルとし、ローサイド駆動回路５３１ａに入力されるパルス信号と同タイミングでＨＩレベル或いはＬＯレベルに変化するパルス信号を生成して制御用スイッチング素子５１１ｅのゲート端子に入力し、該素子をＯＮ／ＯＦＦする制御用駆動回路５１１ｆと、を備えている。
【００４８】
また、ダイオード５１１ｃのアノード端子は、第一限流抵抗５４２を介して第一電源５４０の正電位側と、ローサイド駆動回路５３１ａの正電源端子とに接続されている。また、制御用スイッチング素子５１１ｅのドレイン端子は、第二限流抵抗５４３を介して第二コンデンサ５１１ｄの他端に接続さている。
【００４９】
また、ダイオード５１１ｃは、ＳｉＣ製のショットキー・バリア・ダイオードにより構成されていても良い。
このように構成された電力変換器５００によれば、両駆動回路の正電源端子には、第一電源５４０と、第一コンデンサ５１１ｂ及びダイオード５１１ｃにより構成されるブートストラップ回路とにより、常時、対応するスイッチング素子のソース端子を基準とした１０Ｖ程度の電圧が印加されると共に、ローサイド駆動回路５３１ａの負電源端子には、第二電源５４１により、常時、ローサイド素子５３０のソース端子を基準とする−１０Ｖ程度の電圧が印加される。また、ハイサイド素子５１０がＯＦＦ、ローサイド素子５３０がＯＮである間は、制御用スイッチング素子５１１ｅがＯＮ状態となり、ハイサイド駆動回路５１１ａの負電源端子に対しては、第二電源５４１によりハイサイド素子５１０のソース端子を基準とする−１０Ｖ程度の電圧が印加されると共に、第二電源５４１により第二コンデンサ５１１ｄに負電荷が充電される。そして、ハイサイド素子５１０がＯＮ、ローサイド素子５３０がＯＦＦである間は、制御用スイッチング素子５１１ｅがＯＦＦ状態となり、負電荷が蓄積された第二コンデンサ５１１ｄが放電され、ハイサイド駆動回路５１１ａの負電源端子に対して、ハイサイド素子５１０のソース端子を基準とする−１０Ｖ程度の電圧が印加される。
【００５０】
［効果］
第三実施形態の電力変換器５００によれば、各駆動回路に対して個別に電源を設けることなく、スイッチング素子のＯＦＦに必要な負電圧を印加することができる。また、この電力変換器５００では、負電荷が蓄積された第二コンデンサ５１１ｄによりローサイド駆動回路５３１ａに対しローサイド素子５３０のＯＦＦに必要な負電圧が印加されるため、例えば、負電圧源としてツェナーダイオードの電圧降下を利用する場合のように、駆動回路に印加する負電圧を生成するために常時電流を流す必要が無くなる。したがって、この電力変換器５００は、損失を抑えつつ、負電圧を印加することによるスイッチング素子のターンオフを行うことができる。そして、このようなターンオフを行うことにより、スイッチング損失を低減させることや、インバータ出力の対象となる三相モータ等の誤動作を防ぐことができるのである。
【００５１】
さらに、この電力変換器５００によれば、第二コンデンサ５１１ｄによりローサイド駆動回路５３１ａに印加する負電圧が生成されるため、例えば、ツェナーダイオードの電圧降下を利用して負電圧を生成する場合に比べ、より安定した負電圧を生成することができる。
【００５２】
［第四実施形態］
［構成の説明］
次に、第四実施形態における電力変換器６００について説明する。図４には、電力変換器６００の構成を示す回路図が記載されている。第四実施形態の電力変換器６００は、第一実施形態と同様の高電圧源３００から出力される電圧をＨＩレベル電圧とするＡ相とＢ相の二相のインバータ波形を生成し、図示しない負荷に対して出力する。
【００５３】
電力変換器６００は、ドレイン端子が高電圧源３００に、ソース端子が負荷（図示なし）に対してのＡ相のインバータ出力端子６２０に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるハイサイド素子６１０と、ドレイン端子がＡ相のインバータ出力端子６２０に、ソース端子が基準電位に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるローサイド素子６３０と、ドレイン端子が高電圧源３００に、ソース端子がＢ相のインバータ出力端子６６０に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるハイサイド素子６５０と、ドレイン端子がＢ相のインバータ出力端子６６０に、ソース端子が基準電位に接続されている、第一実施形態と同様のパワーＭＯＳＦＥＴであるローサイド素子６７０と、を備える。
【００５４】
また、電力変換器６００は、Ａ相のハイサイド素子６１０，ローサイド素子６３０に対応する、第三実施形態と同様の構成要素であり、第三実施形態と同様に接続されたハイサイド駆動回路６１１ａ，第一コンデンサ６１１ｂ，ダイオード６１１ｃ，第二コンデンサ６１１ｄ，制御用スイッチング素子６１１ｅ，制御用駆動回路６１１ｆ，ローサイド駆動回路６３１ａを有している。そして、ハイサイド駆動回路６１１ａ，第一コンデンサ６１１ｂ，ダイオード６１１ｃ，第二コンデンサ６１１ｄ，制御用スイッチング素子６１１ｅ，制御用駆動回路６１１ｆはＡ１ブロック６１１を、ローサイド駆動回路６３１ａはＡ２ブロック６３１を構成している。
【００５５】
また、Ｂ相のハイサイド素子６５０，ローサイド素子６７０についても、Ａ１ブロック６１１と同様の回路であるＢ１ブロック６５１と、Ａ２ブロック６３１と同様の回路であるＢ２ブロック６７１とが設けられている。Ａ１ブロック６１１のａ点，ｂ点，ｃ点，ｄ点は、それぞれ、Ｂ２ブロック６７１のａ´点，ｂ´点，ｃ´点，ｄ´点に対応しており、Ａ２ブロック６３１のｅ点，ｆ点，ｇ点は、それぞれ、Ｂ２ブロック６７１のｅ´点，ｆ´点，ｇ´点に対応している。
【００５６】
また、電力変換器６００は、Ａ１ブロック６１１におけるダイオード６１１ｃのアノード端子、及びＡ２ブロック６３１におけるローサイド駆動回路６３１ａの正電源端子に対し正電位側が接続しており、負電位側が基準電位に接続している、第三実施形態と同様の第一電源６４０と、正電位側が基準電位に接続しており、Ａ１ブロック６１１における制御用スイッチング素子６１１ｅのソース端子と、Ａ２ブロック６３１におけるローサイド駆動回路６３１ａの負電源端子とに負電位側が接続している、第三実施形態と同様の第二電源６４１とを備える。
【００５７】
そして、図４におけるａ点及びａ´点，ｂ点及びｂ´点，ｅ点及びｈ点，ｇ点及びｉ点は、それぞれ、図示しないラインで接続されている。このため、第一電源６４０は、さらに、正電位側が、Ｂ１ブロック６５１におけるダイオードのアノード端子に接続されると共に、第一インダクタ６７２を介してＢ２ブロック６７１におけるローサイド駆動回路の正電源端子に接続される。また、第二電源６４１の負電位側は、さらに、Ｂ１ブロック６５１における制御用スイッチング素子のソース端子に接続されると共に、第二インダクタ６７３を介してＢ２ブロック６７１におけるローサイド駆動回路の負電源端子に接続される。
【００５８】
［効果］
第四実施形態の電力変換器６００によれば、第一電源６４０や第二電源６４１を各相に対して個別に設けることなく複数相のインバータ出力を行うことができ、コストを低減させることができる。
【００５９】
また、Ｂ２ブロック６７１におけるローサイド駆動回路の電圧源は、Ａ２ブロック６３１におけるローサイド駆動回路６３１ａの電圧源から分離されており、Ｂ２ブロック６７１におけるローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。このため、Ｂ２ブロック６７１におけるローサイド駆動回路により駆動されるローサイド素子６７０の誤動作を防ぐことができる。
【００６０】
［他の実施形態］
（１）第二実施形態における電力変換器４００は、次のように構成されていても良い。すなわち、図５に記載されているように、第二インダクタ４７３に替えて、一端が第二電源４４０の負電位側に接続され、他端がＢ１ブロック４５１の第二ダイオードのアノード端子と、Ｂ２ブロック４７１のローサイド駆動回路の負電源端子とに接続された第三コンデンサ４４２を備えていても良い。そして、図５におけるａ点及びａ´点，ｅ点及びｈ点は、それぞれ、図示しないラインで接続されていても良い。
【００６１】
このような構成を有する場合であっても、Ｂ２ブロック４７１におけるローサイド駆動回路の電圧源を、Ａ２ブロック４３１におけるローサイド駆動回路４３１ａの電圧源から分離することができ、Ｂ２ブロック４７１におけるローサイド駆動回路に対しての、基準電位ライン上等に生じるノイズの影響を抑えることができる。また、第二インダクタ４７３に替えて第三コンデンサ４４２を用いることにより、電力変換器４００のサイズを小さくすることができる。
【００６２】
（２）第三実施形態における電力変換器５００において、図６に記載されているように、制御用駆動回路５１１ｆは、正電源端子が第二電源５４１の正電位側に、負電源端子が制御用スイッチング素子５１１ｅのソース端子にそれぞれ接続されていても良い。こうすることにより、制御用駆動回路５１１ｆは、専用の電圧源を設けることなく制御用スイッチング素子５１１ｅをＯＮ／ＯＦＦすることができ、コストを低減することができる。
【００６３】
尚、第四実施形態における制御用スイッチング素子の正電源端子，負電源端子についても、同様に接続されていてもよい。
（３）また、第二実施形態や第四実施形態では、二相のインバータ出力に対応する電力変換器について説明したが、各相に対応するブロックと同様のブロックをさらに加えることにより、三相以上のインバータ出力を行う電力変換器を構成することができる。
【符号の説明】
【００６４】
１００…電力変換器、１１０…ハイサイド素子、１１１ａ…ハイサイド駆動回路、１１１ｂ…第一電源、１１１ｃ…第一コンデンサ、１１１ｄ…第一ダイオード、１１１ｅ…第二ダイオード、１２０…インバータ出力端子、１２４…第一電源、１３０…ローサイド素子、１３１ａ…ローサイド駆動回路、１４０…第二電源、１４１…第二コンデンサ、１４２…第一限流抵抗、１４３…第二限流抵抗、２００…負荷、３００…高電圧源、４００…電力変換器、４１０…ハイサイド素子、４１１…Ａ１ブロック、４１１ａ…ハイサイド駆動回路、４１１ｂ…第一電源、４１１ｃ…第一コンデンサ、４１１ｄ…第一ダイオード、４１１ｅ…第二ダイオード、４２０…インバータ出力端子、４３０…ローサイド素子、４３１…Ａ２ブロック、４３１ａ…ローサイド駆動回路、４４０…第二電源、４４１…第二コンデンサ、４４２…第三コンデンサ、４５０…ハイサイド素子、４５１…Ｂ１ブロック、４６０…インバータ出力端子、４７０…ローサイド素子、４７１…Ｂ２ブロック、４７２…第一インダクタ、４７３…第二インダクタ、５００…電力変換器、５１０…ハイサイド素子、５１１ａ…ハイサイド駆動回路、５１１ｂ…第一コンデンサ、５１１ｃ…ダイオード、５１１ｄ…第二コンデンサ、５１１ｅ…制御用スイッチング素子、５１１ｆ…制御用駆動回路、５２０…インバータ出力端子、５３０…ローサイド素子、５３１ａ…ローサイド駆動回路、５４０…第一電源、５４１…第二電源、５４２…第一限流抵抗、５４３…第二限流抵抗、６００…電力変換器、６１０…ハイサイド素子、６１１…Ａ１ブロック、６１１ａ…ハイサイド駆動回路、６１１ｂ…第一コンデンサ、６１１ｃ…ダイオード、６１１ｄ…第二コンデンサ、６１１ｅ…制御用スイッチング素子、６１１ｆ…制御用駆動回路、６２０…インバータ出力端子、６３０…ローサイド素子、６３１…Ａ２ブロック、６３１ａ…ローサイド駆動回路、６４０…第一電源、６４１…第二電源、６５０…ハイサイド素子、６５１…Ｂ１ブロック、６６０…インバータ出力端子、６７０…ローサイド素子、６７１…Ｂ２ブロック、６７２…第一インダクタ、６７３…第二インダクタ。
【特許請求の範囲】
【請求項１】
高電圧源の正電位側に接続されたスイッチング素子であるハイサイド素子と、前記ハイサイド素子と前記高電圧源の負電位側の電位である基準電位との間に直列に接続されたスイッチング素子であるローサイド素子とを備え、前記ハイサイド素子のソース端子と前記ローサイド素子のドレイン端子との接点に設けられた出力端子から、負荷に対しインバータ出力を行う電力変換器であって、
前記ハイサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするハイサイド駆動回路と、
前記ローサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするローサイド駆動回路と、
正電位側が前記出力端子に、負電位側が前記ハイサイド駆動回路の負電源端子に接続され、前記素子のＯＦＦに必要な電圧を発生させる第一電源と、
正電位側が前記ローサイド駆動回路の正電源端子に、負電位側が前記基準電位に接続され、前記素子のＯＮに必要な電圧を発生させる第二電源と、
前記第二電源の正電位側と前記出力端子との間に直列に接続された第一ダイオードと第一コンデンサとにより構成され、前記ハイサイド駆動回路の正電源端子に、前記ハイサイド素子のソース端子を基準とした正電圧を印加するブートストラップ回路と、
前記第一電源の負電位側にカソード端子が接続された第二ダイオードと、
一端が、前記第二ダイオードのアノード端子、及び、前記ローサイド駆動回路の負電源端子に、他端が前記基準電位に接続され、前記ローサイド素子がＯＮしている間に、前記第二ダイオードと、前記第一電源と共に閉ループを形成する第二コンデンサと、
を備えることを特徴とする電力変換器。
【請求項２】
請求項１に記載の電力変換器において、
前記ハイサイド素子と、該ハイサイド素子をＯＮ／ＯＦＦする前記ハイサイド駆動回路と、該ハイサイド素子に接続された前記ローサイド素子と、該ローサイド素子をＯＮ／ＯＦＦする前記ローサイド駆動回路と、該ハイサイド駆動回路に接続される前記第一電源と、該ハイサイド駆動回路に対応する前記ブートストラップ回路と、該第一電源に接続された前記第二ダイオードとをブロックとし、
前記電力変換器は、複数相のインバータ出力を行い、各相に対応する前記ブロックが個別に設けられ、
前記第二電源の正電位側は、それぞれの前記ブロックにおける前記ローサイド駆動回路の正電源端子と前記ブートストラップ回路とに接続しており、
前記第二コンデンサの一端は、それぞれの前記ブロックにおける前記ローサイド駆動回路と前記第二ダイオードとに接続していること、
を特徴とする電力変換器。
【請求項３】
請求項２に記載の電力変換器において、
いずれかの前記ブロックにおいて、該ブロックにおける前記ローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して前記第二電源に接続していると共に、該ブロックに対応して個別に設けられた第二インダクタを介して前記第二コンデンサに接続していること、
を特徴とする電力変換器。
【請求項４】
請求項２に記載の電力変換器において、
いずれかの前記ブロックにおいて、該ブロックにおける前記ローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して前記第二電源に接続していると共に、該ローサイド駆動回路の前記負電源端子と、該ブロックにおける前記第二ダイオードのアノード端子とは、前記第二コンデンサに替えて、該ブロックに対応して個別に設けられている第三コンデンサの一端に接続されており、
前記第三コンデンサの他端は、前記基準電位に接続されており、該第三コンデンサに対応する前記ブロックの前記ローサイド素子がＯＮしている間に、該第三コンデンサは、該ブロックの前記第二ダイオード及び前記第一電源と共に閉ループを形成すること、
を特徴とする電力変換器。
【請求項５】
高電圧源の正電位側に接続されたスイッチング素子であるハイサイド素子と、前記ハイサイド素子と前記高電圧源の負電位側の電位である基準電位との間に直列に接続されたスイッチング素子であるローサイド素子とを備え、前記ハイサイド素子のソース端子と前記ローサイド素子のドレイン端子との接点に設けられた出力端子から、負荷に対しインバータ出力を行う電力変換器であって、
前記ハイサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするハイサイド駆動回路と、
前記ローサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするローサイド駆動回路と、
正電位側が前記ローサイド駆動回路の正電源端子に、負電位側が前記基準電位に接続され、前記素子のＯＮに必要な電圧を発生させる第一電源と、
正電位側が前記基準電位に、負電位側が前記ローサイド駆動回路の負電源端子に接続され、前記素子のＯＦＦに必要な電圧を発生させる第二電源と、
前記第一電源の正電位側と前記出力端子との間に直列に接続された第一ダイオードと第一コンデンサとにより構成され、前記ハイサイド駆動回路の正電源端子に、前記ハイサイド素子のソース端子を基準とした正電圧を印加するブートストラップ回路と、
一端が前記出力端子に、他端が前記ハイサイド駆動回路の負電源端子に接続されている第二コンデンサと、
一端が前記第二電源の負電位側に、他端が前記第二コンデンサの他端に接続された制御用スイッチング素子と、
前記制御用スイッチング素子を、前記ローサイド駆動回路による前記ローサイド素子のＯＮ／ＯＦＦに同期してＯＮ／ＯＦＦする制御用駆動回路と、
を備え、
前記スイッチング素子は、前記ローサイド駆動回路により前記ローサイド素子がＯＮされた場合には、前記第二コンデンサと前記第二電源と共に閉ループを形成すること、
を特徴とする電力変換器。
【請求項６】
請求項５に記載の電力変換器において、
前記ハイサイド素子と、該ハイサイド素子をＯＮ／ＯＦＦする前記ハイサイド駆動回路と、該ハイサイド素子に接続された前記ローサイド素子と、該ローサイド素子をＯＮ／ＯＦＦする前記ローサイド駆動回路と、該ハイサイド駆動回路に対応する前記ブートストラップ回路と、該ハイサイド駆動回路に接続している前記第二コンデンサと、該第二コンデンサに接続されている前記制御用スイッチング素子と、該制御用スイッチング素子をＯＮ／ＯＦＦする前記制御用駆動回路と、をブロックとし、
前記電力変換器は、複数相のインバータ出力を行い、各相に対応する前記ブロックが個別に設けられ、
前記第一電源は、それぞれの前記ブロックにおける前記ローサイド駆動回路と前記ブートストラップ回路とに接続しており、
前記第二電源は、それぞれの前記ブロックにおける前記ローサイド駆動回路と前記スイッチング素子とに接続していること、
を特徴とする電力変換器。
【請求項７】
請求項６に記載の電力変換器において、
いずれかの前記ブロックにおいて、該ブロックにおける前記ローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して前記第一電源に接続していると共に、該ブロックに対応して個別に設けられた第二インダクタを介して前記第二電源に接続していること、
を特徴とする電力変換器。
【請求項８】
請求項５から請求項７のいずれか一つに記載の電力変換器において、
前記制御用スイッチング素子は、Ｎチャンネル型のスイッチング素子により構成されていること、
を特徴とする電力変換器。
【請求項９】
請求項８に記載の電力変換器において、
前記制御用スイッチング素子は、ソース端子が前記第二電源に、ドレイン端子が前記第二コンデンサの他端に接続されており、
前記制御用駆動回路は、正電源端子が、前記第二電源の正電位側に接続されていること、
を特徴とする電力変換器。
【請求項１】
高電圧源の正電位側に接続されたスイッチング素子であるハイサイド素子と、前記ハイサイド素子と前記高電圧源の負電位側の電位である基準電位との間に直列に接続されたスイッチング素子であるローサイド素子とを備え、前記ハイサイド素子のソース端子と前記ローサイド素子のドレイン端子との接点に設けられた出力端子から、負荷に対しインバータ出力を行う電力変換器であって、
前記ハイサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするハイサイド駆動回路と、
前記ローサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするローサイド駆動回路と、
正電位側が前記出力端子に、負電位側が前記ハイサイド駆動回路の負電源端子に接続され、前記素子のＯＦＦに必要な電圧を発生させる第一電源と、
正電位側が前記ローサイド駆動回路の正電源端子に、負電位側が前記基準電位に接続され、前記素子のＯＮに必要な電圧を発生させる第二電源と、
前記第二電源の正電位側と前記出力端子との間に直列に接続された第一ダイオードと第一コンデンサとにより構成され、前記ハイサイド駆動回路の正電源端子に、前記ハイサイド素子のソース端子を基準とした正電圧を印加するブートストラップ回路と、
前記第一電源の負電位側にカソード端子が接続された第二ダイオードと、
一端が、前記第二ダイオードのアノード端子、及び、前記ローサイド駆動回路の負電源端子に、他端が前記基準電位に接続され、前記ローサイド素子がＯＮしている間に、前記第二ダイオードと、前記第一電源と共に閉ループを形成する第二コンデンサと、
を備えることを特徴とする電力変換器。
【請求項２】
請求項１に記載の電力変換器において、
前記ハイサイド素子と、該ハイサイド素子をＯＮ／ＯＦＦする前記ハイサイド駆動回路と、該ハイサイド素子に接続された前記ローサイド素子と、該ローサイド素子をＯＮ／ＯＦＦする前記ローサイド駆動回路と、該ハイサイド駆動回路に接続される前記第一電源と、該ハイサイド駆動回路に対応する前記ブートストラップ回路と、該第一電源に接続された前記第二ダイオードとをブロックとし、
前記電力変換器は、複数相のインバータ出力を行い、各相に対応する前記ブロックが個別に設けられ、
前記第二電源の正電位側は、それぞれの前記ブロックにおける前記ローサイド駆動回路の正電源端子と前記ブートストラップ回路とに接続しており、
前記第二コンデンサの一端は、それぞれの前記ブロックにおける前記ローサイド駆動回路と前記第二ダイオードとに接続していること、
を特徴とする電力変換器。
【請求項３】
請求項２に記載の電力変換器において、
いずれかの前記ブロックにおいて、該ブロックにおける前記ローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して前記第二電源に接続していると共に、該ブロックに対応して個別に設けられた第二インダクタを介して前記第二コンデンサに接続していること、
を特徴とする電力変換器。
【請求項４】
請求項２に記載の電力変換器において、
いずれかの前記ブロックにおいて、該ブロックにおける前記ローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して前記第二電源に接続していると共に、該ローサイド駆動回路の前記負電源端子と、該ブロックにおける前記第二ダイオードのアノード端子とは、前記第二コンデンサに替えて、該ブロックに対応して個別に設けられている第三コンデンサの一端に接続されており、
前記第三コンデンサの他端は、前記基準電位に接続されており、該第三コンデンサに対応する前記ブロックの前記ローサイド素子がＯＮしている間に、該第三コンデンサは、該ブロックの前記第二ダイオード及び前記第一電源と共に閉ループを形成すること、
を特徴とする電力変換器。
【請求項５】
高電圧源の正電位側に接続されたスイッチング素子であるハイサイド素子と、前記ハイサイド素子と前記高電圧源の負電位側の電位である基準電位との間に直列に接続されたスイッチング素子であるローサイド素子とを備え、前記ハイサイド素子のソース端子と前記ローサイド素子のドレイン端子との接点に設けられた出力端子から、負荷に対しインバータ出力を行う電力変換器であって、
前記ハイサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするハイサイド駆動回路と、
前記ローサイド素子に、該素子のソース端子を基準とした正電圧を印加して該素子をＯＮすると共に、該素子に、該ソース端子を基準とした負電圧を印加して該素子をＯＦＦするローサイド駆動回路と、
正電位側が前記ローサイド駆動回路の正電源端子に、負電位側が前記基準電位に接続され、前記素子のＯＮに必要な電圧を発生させる第一電源と、
正電位側が前記基準電位に、負電位側が前記ローサイド駆動回路の負電源端子に接続され、前記素子のＯＦＦに必要な電圧を発生させる第二電源と、
前記第一電源の正電位側と前記出力端子との間に直列に接続された第一ダイオードと第一コンデンサとにより構成され、前記ハイサイド駆動回路の正電源端子に、前記ハイサイド素子のソース端子を基準とした正電圧を印加するブートストラップ回路と、
一端が前記出力端子に、他端が前記ハイサイド駆動回路の負電源端子に接続されている第二コンデンサと、
一端が前記第二電源の負電位側に、他端が前記第二コンデンサの他端に接続された制御用スイッチング素子と、
前記制御用スイッチング素子を、前記ローサイド駆動回路による前記ローサイド素子のＯＮ／ＯＦＦに同期してＯＮ／ＯＦＦする制御用駆動回路と、
を備え、
前記スイッチング素子は、前記ローサイド駆動回路により前記ローサイド素子がＯＮされた場合には、前記第二コンデンサと前記第二電源と共に閉ループを形成すること、
を特徴とする電力変換器。
【請求項６】
請求項５に記載の電力変換器において、
前記ハイサイド素子と、該ハイサイド素子をＯＮ／ＯＦＦする前記ハイサイド駆動回路と、該ハイサイド素子に接続された前記ローサイド素子と、該ローサイド素子をＯＮ／ＯＦＦする前記ローサイド駆動回路と、該ハイサイド駆動回路に対応する前記ブートストラップ回路と、該ハイサイド駆動回路に接続している前記第二コンデンサと、該第二コンデンサに接続されている前記制御用スイッチング素子と、該制御用スイッチング素子をＯＮ／ＯＦＦする前記制御用駆動回路と、をブロックとし、
前記電力変換器は、複数相のインバータ出力を行い、各相に対応する前記ブロックが個別に設けられ、
前記第一電源は、それぞれの前記ブロックにおける前記ローサイド駆動回路と前記ブートストラップ回路とに接続しており、
前記第二電源は、それぞれの前記ブロックにおける前記ローサイド駆動回路と前記スイッチング素子とに接続していること、
を特徴とする電力変換器。
【請求項７】
請求項６に記載の電力変換器において、
いずれかの前記ブロックにおいて、該ブロックにおける前記ローサイド駆動回路は、該ブロックに対応して個別に設けられた第一インダクタを介して前記第一電源に接続していると共に、該ブロックに対応して個別に設けられた第二インダクタを介して前記第二電源に接続していること、
を特徴とする電力変換器。
【請求項８】
請求項５から請求項７のいずれか一つに記載の電力変換器において、
前記制御用スイッチング素子は、Ｎチャンネル型のスイッチング素子により構成されていること、
を特徴とする電力変換器。
【請求項９】
請求項８に記載の電力変換器において、
前記制御用スイッチング素子は、ソース端子が前記第二電源に、ドレイン端子が前記第二コンデンサの他端に接続されており、
前記制御用駆動回路は、正電源端子が、前記第二電源の正電位側に接続されていること、
を特徴とする電力変換器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−６６９６３（Ｐ２０１１−６６９６３Ａ）
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願番号】特願２００９−２１３２２３（Ｐ２００９−２１３２２３）
【出願日】平成２１年９月１５日（２００９．９．１５）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願日】平成２１年９月１５日（２００９．９．１５）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]