電力変換装置
【課題】電力変換装置全体としての配線インダクタンスを低減し、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材と間の配線インダクタンスの平準化を図る。
【解決手段】基板上には一つのスイッチング素子の機能と同じ役割を行うための複数の半導体チップ23からなる複数組のスイッチング素子群が実装されている。正極用配線部材27及び負極用配線部材28が、基板と平行にかつ相互に絶縁された状態で近接して重なるように配置され、正極用配線部材27は端子部27aにおいて基板の回路パターン24bに接合されている。負極用配線部材28上に複数のコンデンサ17が、正極端子が正極用配線部材27に、負極端子が負極用配線部材28にそれぞれに電気的に接続された状態で配置されている。半導体チップ23は正極用配線部材27の接合部27bに対して両側に同数配置されている。
【解決手段】基板上には一つのスイッチング素子の機能と同じ役割を行うための複数の半導体チップ23からなる複数組のスイッチング素子群が実装されている。正極用配線部材27及び負極用配線部材28が、基板と平行にかつ相互に絶縁された状態で近接して重なるように配置され、正極用配線部材27は端子部27aにおいて基板の回路パターン24bに接合されている。負極用配線部材28上に複数のコンデンサ17が、正極端子が正極用配線部材27に、負極端子が負極用配線部材28にそれぞれに電気的に接続された状態で配置されている。半導体チップ23は正極用配線部材27の接合部27bに対して両側に同数配置されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力変換装置に係り、詳しくは一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした電力変換装置に関する。
【背景技術】
【0002】
半導体回路によって直流を交流に変換する半導体装置(パワー半導体モジュール)や、前記パワー半導体モジュールと直流平滑回路を構成するコンデンサモジュールとを備えた電力変換装置(インバータ装置)においては、配線のインダクタンスを低減することが必要である。
【0003】
従来、パワー半導体モジュールの内部配線、コンデンサモジュールの内部配線及びコンデンサモジュールから半導体モジュールに至る外部配線に寄生するインダクタンスを小さくする構造や構成が提案されている(例えば、特許文献1参照。)。特許文献1には、図13(a),(b)に示すように、ベース71上に設けられた絶縁基板72上にスイッチングチップ73及びダイオードチップ74が設けられ、P側(正側)導体75及びN側(負側)導体76が相互に絶縁された積層状に設けられ、図示しない絶縁ケース内に収納されたパワー半導体モジュールが開示されている。P側導体75及びN側導体76は、平板状の主導体75a,76aと、各主導体75a,76aの端部に形成され相互に絶縁された帯状の副導体75b,76bとを備え、各副導体75b,76bの端部が外部接続端子P2,N2となっている。また、パワー半導体モジュールの絶縁ケース上にコンデンサモジュールを配置したインバータ装置が記載されている。さらに、P側導体75とN側導体76を構成する主導体75a,76a上に、分岐導体を立設し、各分岐導体にコンデンサエレメントを接続した構成も開示されている。
【特許文献1】特開2005−347561号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
特許文献1には、パワー半導体モジュールのP側導体75及びN側導体76やコンデンサモジュールのP側導体及びN側導体を相互に絶縁された積層状に設けることにより、パワー半導体モジュールの内部配線及びコンデンサモジュールの内部配線のインダクタンスを低減する構成が開示されている。また、外部接続端子を帯状の副導体75b,76bの端部で構成し、副導体75b,76bの一部を近接して平行に配置することでインダクタンスを低減する構成が開示されている。
【0005】
パワー半導体モジュールの場合、スイッチング素子を流れる電流量が大きな場合は、1個のスイッチング素子を用いる代わりに複数個のスイッチング素子を並列に接続して使用する場合がある。その場合、パワー半導体モジュールの内部配線全体のインダクタンスを低減するには、主導体75a,76aの電流を絶縁基板72上の回路パターンに供給する接続導体75u,75v,75w、76u,76v,76wと前記回路パターンとの接続点と、スイッチングチップ73との関係を配慮する必要がある。ところが、特許文献1には1個のスイッチング素子を用いる代わりに複数個のスイッチング素子を並列に接続して使用する場合に関しては何ら記載がない。
【0006】
本発明は、前記の問題に鑑みてなされたものであって、その目的は、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる電力変換装置を提供することにある。
【課題を解決するための手段】
【0007】
前記の目的を達成するため、請求項1に記載の発明は、一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる複数組のスイッチング素子群が実装された基板と、相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材及び負極用配線部材と、正極端子が前記正極用配線部材に電気的に接続され、負極端子が前記負極用配線部材に電気的に接続されたコンデンサとを備えた電力変換装置である。そして、前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに対して端子部の接合部において電気的に接合され、前記スイッチング素子は少なくとも前記正極用配線部材の接合部に対して両側に同数配置されている。
【0008】
この発明では、平板状の正極用配線部材及び負極用配線部材は、相互に絶縁された状態で近接して平行に配置されているため、電力変換装置の駆動時における配線インダクタンスが低減される。同じ役割を行う複数のスイッチング素子からなる各スイッチング素子群の各スイッチング素子は、少なくとも正極用配線部材の端子部の接合部に対して両側に配置されている。そのため、接合部から各スイッチング素子までの距離の合計が、各スイッチング素子が接合部の片側に配置された構成に比較して短くなるとともに、接合部から各スイッチング素子までの距離が平準化される。したがって、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。
【0009】
請求項2に記載の発明は、請求項1に記載の発明において、前記正極用配線部材及び前記負極用配線部材は、前記基板と平行に重なるように配置されるとともに、その幅方向の両端部から前記端子部が複数個、前記基板側に向かって延出し、かつ先端部が基板と平行に延びるように屈曲されて前記接合部が形成されている。そして、前記各端子部の位置が、前記正極用配線部材及び前記負極用配線部材を自立状態で前記基板上に載置可能な位置に設定されている。
【0010】
この発明では、正極用配線部材及び負極用配線部材は、基板と平行に重なるように配置されているため、垂直に配置される場合に比較して、基板を下側にして使用する場合、電力変換装置全体の高さを低くすることができる。また、端子部が正極用配線部材及び負極用配線部材の幅方向両側に設けられているため、スイッチング素子数が多くなった場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図り易い。
【0011】
請求項3に記載の発明は、請求項2に記載の発明において、前記正極用配線部材及び前記負極用配線部材は、その幅方向の中心線に対して略線対称に形成されている。ここで、「略線対称」とは、完全な線対称に限らず、製造公差によるずれや、正極用配線部材及び負極用配線部材の配置位置に制約が有るためのずれを許容することを意味する。この発明では、スイッチング素子数が多くなった場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化をより図り易くなる。
【0012】
請求項4に記載の発明は、請求項3に記載の発明において、前記コンデンサは、前記正極用配線部材及び前記負極用配線部材のうちの前記基板と対向しない一方の配線部材上に、前記正極端子及び前記負極端子が前記一方の配線部材側になる状態に配置されている。この発明では、コンデンサの正極端子及び負極端子が基板に近い状態になる。したがって、コンデンサの正極端子及び負極端子と、基板に実装されたスイッチング素子との距離が、正極端子及び負極端子がコンデンサ本体に対して基板と反対側に配置された構成に比較して短くなり、配線インダクタンスをより低減することができる。
【0013】
請求項5に記載の発明は、請求項4に記載の発明において、前記電力変換装置はインバータ装置であり、各アームは4N個(Nは自然数)のスイッチング素子を備えており、前記正極用配線部材及び前記負極用配線部材の前記接合部はアーム毎に2個設けられている。この発明では、インバータ装置において、各アームが4N個(Nは自然数)のスイッチング素子を有する場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化をより図り易くなる。
【0014】
請求項6に記載の発明は、請求項1〜請求項5のいずれか一項に記載の発明において、前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに超音波接合で接合されている。この発明では、電力変換装置を製造する際、正極用配線部材及び負極用配線部材とコンデンサとを接合した後に、正極用配線部材及び負極用配線部材の端子部を基板の回路パターンに電気的に接合する必要がある。そのとき、端子部の接合に半田付けを用いると、端子部とコンデンサとが近いため、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサが悪影響を受ける虞がある。しかし、端子部の接合が超音波接合で行われるため、コンデンサに加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。
【発明の効果】
【0015】
本発明によれば、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。
【発明を実施するための最良の形態】
【0016】
以下、本発明を3相用のインバータ装置に具体化した一実施形態を図1〜図9にしたがって説明する。
先ずインバータ装置の回路構成を説明する。図1(a)に示すように、インバータ装置11は、6個のスイッチング素子Q1〜Q6を有するインバータ回路12を備えている。各スイッチング素子Q1〜Q6には、MOSFET(metal oxide semiconductor 電界効果トランジスタ)が使用されている。インバータ回路12は、第1及び第2のスイッチング素子Q1,Q2、第3及び第4のスイッチング素子Q3,Q4、第5及び第6のスイッチング素子Q5,Q6がそれぞれ直列に接続されている。各スイッチング素子Q1〜Q6のドレインとソース間には、ダイオードD1〜D6が、逆並列に接続されている。第1、第3及び第5のスイッチング素子Q1,Q3,Q5及び各第1、第3及び第5のスイッチング素子Q1,Q3,Q5に接続されたダイオードD1,D3,D5の組はそれぞれ上アームと呼ばれる。また、第2、第4及び第6のスイッチング素子Q2,Q4,Q6及び第2、第4及び第6のスイッチング素子Q2,Q4,Q6に接続されたダイオードD2,D4,D6の組はそれぞれ下アームと呼ばれる。
【0017】
第1、第3及び第5のスイッチング素子Q1,Q3,Q5のドレインが、配線13を介して電源入力用のプラス入力端子14に接続され、第2、第4及び第6のスイッチング素子Q2,Q4,Q6が、配線15を介して電源入力用のマイナス入力端子16に接続されている。配線13及び配線15間にはコンデンサ17が複数並列に接続されている。この実施形態ではコンデンサ17として電解コンデンサが使用され、コンデンサ17の正極(プラス)端子が配線13に接続され、コンデンサ17の負極(マイナス)端子が配線15に接続されている。
【0018】
スイッチング素子Q1,Q2の間の接合点はU相端子Uに、スイッチング素子Q3,Q4の間の接合点はV相端子Vに、スイッチング素子Q5,Q6の間の接合点はW相端子Wに、それぞれ接続されている。各スイッチング素子Q1〜Q6のゲートは駆動信号入力端子G1〜G6に接続されている。各スイッチング素子Q1〜Q6のソースは信号端子S1〜S6に接続されている。
【0019】
図1(a)では各上アーム及び各下アームがそれぞれ、1個のスイッチング素子及び1個のダイオードで示されているが、各アームは、図1(b)に示すように、スイッチング素子QとダイオードDの組が複数並列に接続された構成になっている。この実施形態では各アームはそれぞれ4組のスイッチング素子Q及びダイオードDで構成されている。即ち、各アームは一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる。
【0020】
次にインバータ装置11の構造を説明する。
図2及び図3に示すように、インバータ装置11は、銅製の金属ベース20と、絶縁基板としてのセラミック基板21とで構成された基板22上に半導体チップ23が実装されている。半導体チップ23は、1個のスイッチング素子(MOSFET)及び1個のダイオードが一つのデバイスとして組み込まれている。即ち、半導体チップ23は、図1(b)に示される一つのスイッチング素子Q及び一つのダイオードDを備えたデバイスとなる。
【0021】
セラミック基板21は、表面に回路パターン24a,24b,24c,24dを有し、裏面にセラミック基板21と金属ベース20とを接合する接合層として機能する金属板25を有するセラミック板26で構成されている。セラミック板26は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成され、回路パターン24a,24b,24c,24d及び金属板25は、例えば、アルミニウムや銅等で形成されている。セラミック基板21は、金属板25を介して半田(図示せず)で金属ベース20に接合されている。以下、この明細書では、金属ベース20をインバータ装置11の底部(下部)として説明する。
【0022】
回路パターン24aはゲート信号用の回路パターン、回路パターン24bはドレイン用の回路パターン、回路パターン24cはソース用の回路パターン、回路パターン24dはソース信号用の回路パターンである。各回路パターン24a,24b,24c,24dは帯状に形成されている。ドレイン用の回路パターン24bと、ソース用の回路パターン24cとは、隣接して平行に延びるように形成され、ゲート信号用の回路パターン24a及びソース信号用の回路パターン24dは、回路パターン24cと反対側において回路パターン24bと平行に延びるように形成されている。半導体チップ23は、ドレイン用の回路パターン24b上に半田で接合されている。図5に示すように、半導体チップ23は、ゲートとゲート信号用の回路パターン24aとの間、ソースとソース用の回路パターン24cとの間及びソースとソース信号用の回路パターン24dとの間をワイヤボンディングにより電気的に接続されている。
【0023】
金属ベース20はほぼ矩形状に形成され、セラミック基板21も矩形状に形成されている。セラミック基板21は12個設けられ、長手方向が金属ベース20の長手方向と直交する状態で各列6個となるように2列、6行に配置されている。そして、各行の2個のセラミック基板21上に配置された半導体チップ23がインバータ回路12の各アームを構成する。この実施形態では、半導体チップ23は、各セラミック基板21上に2個ずつ実装されており、4個の半導体チップ23がそれぞれ1つのアームを構成する。半導体チップ23は回路パターン24bの長手方向中央部にスペースが存在し、スペースの両側に半導体チップ23が1個ずつ位置するように配置されている。即ち、基板22上には一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子(半導体チップ23)からなる複数組のスイッチング素子群が実装されている。
【0024】
基板22の上方には平板状の正極用配線部材27及び負極用配線部材28が、基板22と平行に、かつ相互に絶縁された状態で近接して重なるように配置されている。この実施形態では、正極用配線部材27の上方に負極用配線部材28が配置されている。正極用配線部材27は図1(a)における配線13を、負極用配線部材28は図1(a)における配線15をそれぞれ構成する。正極用配線部材27は、幅方向の端部から基板22側に向かって延びるように設けられた複数(この実施形態では3対6個)の端子部27aにより、上アームを構成するセラミック基板21上のドレイン用の回路パターン24bの中央部に超音波接合されている。即ち、スイッチング素子(半導体チップ23)は正極用配線部材27の接合部27bに対して両側に同数配置されている。負極用配線部材28は、幅方向の端部から基板22側に向かって延びるように設けられた複数(この実施形態では3対6個)の端子部28aにより、下アームを構成するセラミック基板21上のソース用の回路パターン24cの中央部に超音波接合されている。
【0025】
詳述すると、端子部27a,28aは、図4(b)等に示すように、それぞれ正極用配線部材27及び負極用配線部材28の幅方向の端部両側に、幅方向の中心線に対して略線対称に設けられている。「略線対称」とは、完全な線対称に限らず、製造公差によるずれや、正極用配線部材及び負極用配線部材の配置位置に制約が有るためのずれを許容することを意味し、例えば、1mm以下のずれを許容する。即ち、正極用配線部材27及び負極用配線部材28は、その幅方向の中心線に対して略線対称に形成されている。各端子部27a,28aは、それぞれ正極用配線部材27及び負極用配線部材28の幅方向の端部から基板22側に向かって屈曲し、さらに基板22に超音波接合されている接合部27b,28bが配線部材27,28と平行に延びるように屈曲形成されている。そして、各接合部27b,28bは、配線部材27,28の同じ側に配置された各端子部27a,28aの超音波接合箇所が一直線上に位置するように設けられて、各回路パターン24b,24cに超音波接合されている。即ち、各アームは4個のスイッチング素子(半導体チップ23)を備えており、正極用配線部材27及び負極用配線部材28の接合部27b,28bはアーム毎に2個設けられている。
【0026】
図6(a),(b)等に示すように、正極用配線部材27及び負極用配線部材28には、幅方向の端部両側に、各端子部27a,28aの接合部27b,28bより上側において各端子部27a,28aと連続するとともに互いに重なる状態で配置される垂下部27c,28cが形成されている。垂下部27c,28cは正極用配線部材27及び負極用配線部材28の全長にわたって延びるのではなく切り欠き部27d,28dが複数、それぞれ対向するように設けられている。そして、正極用配線部材27及び負極用配線部材28の間には、両者の電気的絶縁性を確保するための絶縁部材29(図4(b)に図示)が配置されている。また、正極用配線部材27、負極用配線部材28及び絶縁部材29にはコンデンサ17の正極端子17a及び負極端子17bを挿通可能な長孔が形成されている。
【0027】
金属ベース20には、その周縁に沿うように電気的絶縁性の支持枠30が、全てのセラミック基板21を枠内に収容する状態に固定されている。正極用配線部材27の長手方向の一端部には、外部電源入力用のプラス入力端子14が形成されている。プラス入力端子14は、一部が支持枠30の外側に位置するように配置されている。負極用配線部材28には、その長手方向の正極用配線部材27のプラス入力端子14が形成された側と反対側の端部に、外部電源入力用のマイナス入力端子16が形成されている。マイナス入力端子16も、一部が支持枠30の外側に位置するように配置されている。
【0028】
負極用配線部材28上、即ち正極用配線部材27及び負極用配線部材28のうちの基板22と対向しない一方の配線部材上に、複数(この実施形態では4個)のコンデンサ17が正極端子17a及び負極端子17bが下向きになる状態で電気的な絶縁部材(図示せず)を介して配置されている。各コンデンサ17は、正極端子17a及び負極端子17bがコンデンサ本体の一方の側に設けられ、正極端子17aが正極用配線部材27に接続され、負極端子17bが負極用配線部材28に接続されている。
【0029】
図2及び図3等に示すように、インバータ装置11の3つの出力電極部材32U,32V,32Wは、側面ほぼL字状に形成されるとともに、上方に向かって延びる部分が支持枠30の近くに位置し、横方向に延びる部分が正極用配線部材27の下方においてその長手方向と直交する状態で配置されている。正極用配線部材27と出力電極部材32U,32V,32Wとは、シリコーンゲル36(図4(a)に図示)で絶縁が確保されている。出力電極部材32Uは、第1のスイッチング素子Q1及びダイオードD1で構成される上アームのソース用の回路パターン24cと、第2のスイッチング素子Q2及びダイオードD2で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。出力電極部材32Vは、第3のスイッチング素子Q3及びダイオードD3で構成される上アームのソース用の回路パターン24cと、第4のスイッチング素子Q4及びダイオードD4で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。出力電極部材32Wは、第5のスイッチング素子Q5及びダイオードD5で構成される上アームのソース用の回路パターン24cと、第6のスイッチング素子Q6及びダイオードD6で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。
【0030】
各出力電極部材32U,32V,32Wは、セラミック基板21とほぼ同じ幅の銅板をプレス加工することで形成されている。図8(b)等に示すように、各出力電極部材32U,32V,32Wには、上アームを構成する2個のセラミック基板21の回路パターン24bのほぼ中央部と、下アームを構成する2個のセラミック基板21の回路パターン24cのほぼ中央部にそれぞれ接合される合計4個の接合部35がそれぞれ設けられている。各出力電極部材32U,32V,32Wは、ほぼL字状に屈曲され、かつ2個の接合部35が水平に延びる部分の先端両側で、2個の接合部35が屈曲部寄りでそれぞれ下側に突出するように形成されている。各出力電極部材32U,32V,32Wは、各2個の接合部35の間に負極用配線部材28の端子部28a及び接合部28bを配置可能な空間が設けられている。そして、各2個の接合部35は、図3に示すように、正極用配線部材27及び負極用配線部材28の接合部27b,28bと一直線上に位置するように回路パターン24b,24c上に接合されている。
【0031】
一組の上アーム及び下アームに対応する正極用配線部材27の接合部27b、負極用配線部材28の接合部28b及び出力電極部材32U等の接合部35と半導体チップ23との関係は図5に示すようになる。即ち、上アームを構成するセラミック基板21上の回路パターン24bにおいては、正極用配線部材27の接合部27bが回路パターン24bの中央部に接合され、その接合部27bを挟んで両側に半導体チップ23が配置されている。また、回路パターン24cにおいては出力電極部材32U等の接合部35が回路パターン24cの中央部に接合されている。一方、下アームを構成するセラミック基板21上の回路パターン24bにおいては、出力電極部材32U等の接合部35が回路パターン24bの中央部に接合され、その接合部35を挟んで両側に半導体チップ23が配置されている。また、回路パターン24cにおいては負極用配線部材28の接合部28bが回路パターン24cの中央部に接合されている。但し、図5は出力電極部材32Vに対応する部分を示す。
【0032】
各アームに対応するそれぞれ2個のセラミック基板21のうち、出力電極部材32U,32V,32Wの先端側と対応するセラミック基板21のゲート信号用の回路パターン24aには、駆動信号入力端子G1〜G6の第1端部が、ソース信号用の回路パターン24dには信号端子S1〜S6の第1端部が、それぞれ接合されている。各端子G1〜G6,S1〜S6は、第2端部が支持枠30から突出するように、支持枠30を貫通する状態で支持枠30に一体成形されている。なお、各アームを構成する2個のセラミック基板21上に形成された、回路パターン24a同士及び回路パターン24d同士はそれぞれワイヤボンディングで電気的に接続されている。
【0033】
支持枠30内には半導体チップ23の絶縁性確保や保護のためにシリコーンゲル36が充填、硬化されている。そして、金属ベース20上には、基板22の半導体チップ23、即ちスイッチング素子Q1〜Q6が実装された側の面、正極用配線部材27、負極用配線部材28、コンデンサ17、出力電極部材32U,32V,32W及び支持枠30を囲繞するカバー37がボルトにより固定されるようになっている。
【0034】
次に前記のように構成されたインバータ装置11の製造方法を説明する。
先ずセラミック基板21上への半導体チップ23の実装工程が行われる。この工程では、図7(a)に示すように、セラミック基板21のドレイン用の回路パターン24b上に2個の半導体チップ23を、回路パターン24bの長手方向の中央部にスペースが存在するように半田付けにより接合する。次に半導体チップ23のゲートとゲート信号用の回路パターン24aとの間、半導体チップ23のソースとソース用の回路パターン24cとの間及び半導体チップ23のソースとソース信号用の回路パターン24dとの間をワイヤボンディングにより電気的に接続する。
【0035】
次にセラミック基板21を金属ベース20上に接合する工程が行われる。この工程では、図7(b)に示すように、半導体チップ23が実装されたセラミック基板21を金属ベース20上に、6行2列に半田付けで接合し、同じアームを構成する各2個のセラミック基板21のゲート信号用の回路パターン24a同士及びソース信号用の回路パターン24d同士をワイヤボンディング(図示せず)により電気的に接続する。
【0036】
次に出力電極部材32U,32V,32Wをセラミック基板21に接合する工程が行われる。この工程では、図8(a)に示すように、先ず駆動信号入力端子G1〜G6及び信号端子S1〜S6が装備された支持枠30を、金属ベース20上にセラミック基板21を囲むように固定する。支持枠30の固定は接着剤やねじを用いて行われる。次に出力電極部材32U,32V,32Wを、図8(b)に示すように、各接合部35がドレイン用の回路パターン24b及びソース用の回路パターン24cのほぼ中央部と当接するように配置する。そして、超音波接合により各接合部35を順次回路パターン24b及び回路パターン24cに接合する。また、駆動信号入力端子G1〜G6の第1端部を回路パターン24aに、信号端子S1〜S6の第1端部を回路パターン24dに、それぞれ超音波接合により接合する。
【0037】
次にコンデンサアッシー(組立品)を組み立てる工程が行われる。この工程では、4個のコンデンサ17を正極端子17a及び負極端子17bが上向きになる状態において、所定間隔で1列に治具で固定する。その状態で絶縁材を介して負極用配線部材28を各コンデンサ17の負極端子17bにねじで固定する。次に絶縁部材29を負極用配線部材28との間に配置した状態で正極用配線部材27をコンデンサ17の正極端子17aにねじで固定する。以上により、正極用配線部材27及び負極用配線部材28間の絶縁が確保された状態で、コンデンサ17の正極端子17aに正極用配線部材27が、負極端子17bに負極用配線部材28がそれぞれ電気的に接合されたコンデンサアッシー38が組み立てられる。
【0038】
次にセラミック基板21にコンデンサアッシー38を超音波接合する工程が行われる。この工程では、先ず、コンデンサアッシー38をセラミック基板21上に載置する。図9に示すように、コンデンサアッシー38は、セラミック基板21の上方から支持枠30内の所定位置に配置される。この状態では、図3に示すように、正極用配線部材27及び負極用配線部材28の幅方向の同じ側に配置された各接合部27b,28bが一直線上に位置する状態になる。
【0039】
その状態で各接合部27b,28bを順に超音波接合で回路パターン24b,24cに接合する。接合部27b,28bとコンデンサ17とが近いため、端子部27a,28aの接合に半田付けを用いると、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサ17が悪影響を受ける虞がある。しかし、接合部27b,28bの接合が超音波接合で行われるため、コンデンサ17に加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。
【0040】
次に半導体チップ23や各接合部等湿気や酸化を嫌う部分の電気的絶縁及び保護のため、支持枠30内へのシリコーンゲル36の注入、硬化処理が行われ、シリコーンゲル36の充填、硬化が行われる。正極用配線部材27及び負極用配線部材28の垂下部27c,28cに切り欠き部27d,28dが形成されているため、切り欠き部27d,28dがない場合に比較して、シリコーンゲルの注入時にシリコーンゲルが正極用配線部材27と負極用配線部材28との間に容易に流入する。そして、最後にカバー37が金属ベース20にボルトにより固定されて、インバータ装置11が完成する。
【0041】
次に前記のように構成されたインバータ装置11の作用を説明する。
インバータ装置11は、例えば、車両の電源装置の一部を構成するものとして使用される。インバータ装置11は、プラス入力端子14及びマイナス入力端子16が直流電源(図示せず)に接続され、U相端子U、V相端子V及びW相端子Wがモータ(図示せず)に接続され、駆動信号入力端子G1〜G6及び信号端子S1〜S6が制御装置(図示せず)に接続された状態で使用される。
【0042】
上アームの第1、第3及び第5のスイッチング素子Q1,Q3,Q5及び下アームの第2、第4及び第6のスイッチング素子Q2,Q4,Q6がそれぞれ所定周期でオン、オフ制御されることによりモータに交流が供給されてモータが駆動される。
【0043】
正極用配線部材27及び負極用配線部材28には、スイッチング素子Q1〜Q6のスイッチング時に急峻に立ち上がる電流又は立ち下がる電流が流れ、その電流は正極用配線部材27及び負極用配線部材28で逆方向となる。正極用配線部材27及び負極用配線部材28は平行な平板状に形成され、互いに近接して配置されているため、相互インダクタンスの効果により配線インダクタンスが低減する。また、垂下部27c,28cも平行に近接して配置されているため、垂下部27c,28cが存在しない場合に比較して、配線インダクタンスがより低減する。
【0044】
したがって、この実施形態によれば、以下に示す効果を得ることができる。
(1)インバータ装置11は、一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子(半導体チップ23)からなる複数組のスイッチング素子群が実装された基板22と、相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材27及び負極用配線部材28とを備えている。正極用配線部材27には複数のコンデンサ17の正極端子17aが、負極用配線部材28には負極端子17bがそれぞれ電気的に接続されている。そして、正極用配線部材27及び負極用配線部材28は、基板22の回路パターン24b,24cに端子部27a,28aの接合部27b,28bにおいて電気的に接合され、半導体チップ23は回路パターン24b上において接合部27bに対して両側に同数配置されている。そのため、接合部27bから各半導体チップ23までの距離の合計が、各半導体チップ23が接合部27bの片側に配置された構成に比較して短くなるとともに、接合部27bから各半導体チップ23までの距離が平準化される。したがって、インバータ装置11全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数の半導体チップ23(スイッチング素子)で行うようにした場合、各半導体チップ23と正極用配線部材27及び負極用配線部材28との間の配線インダクタンスの平準化を図ることができる。
【0045】
(2)出力電極部材32U,32V,32Wは、接合部35において回路パターン24b,24cに電気的に接合され、半導体チップ23は回路パターン24b上において接合部35に対して両側に同数配置されている。そのため、接合部35から各半導体チップ23までの距離の合計が、各半導体チップ23が接合部35の片側に配置された構成に比較して短くなるとともに、接合部35から各半導体チップ23までの距離が平準化される。したがって、インバータ装置11全体としての配線インダクタンスがより低減される。
【0046】
(3)正極用配線部材27及び負極用配線部材28は、基板22と平行に重なるように配置されるとともに、その幅方向の両端部から端子部27a,28aが複数個、基板22側に向かって延出し、かつ先端部が基板22と平行に延びるように屈曲されて接合部27b,28bが形成されている。したがって、正極用配線部材27及び負極用配線部材28が垂直に配置される場合に比較して、基板22を下側にして使用する場合、インバータ装置11全体の高さを低くすることができる。また、端子部27a,28aが正極用配線部材27及び負極用配線部材28の幅方向両側に設けられているため、半導体チップ23(スイッチング素子)数が多くなった場合、インバータ装置11全体としての配線インダクタンスの低減及び各半導体チップ23と正極用配線部材27及び負極用配線部材28と間の配線インダクタンスの平準化を図り易い。
【0047】
(4)正極用配線部材27及び負極用配線部材28は、各端子部27a,28aの位置が、正極用配線部材27及び負極用配線部材28を自立状態で基板22上に載置可能な位置に設定されている。したがって、正極用配線部材27及び負極用配線部材28を基板22上に電気的に接合する際、保持する治具がなくても接合作業を行うことができる。
【0048】
(5)正極用配線部材27及び負極用配線部材28は、その幅方向の中心線に対して略線対称に形成されている。したがって、半導体チップ23(スイッチング素子)数が多くなった場合、インバータ装置11全体としての配線インダクタンスの低減及び各半導体チップ23と正極用配線部材27及び負極用配線部材28との間の配線インダクタンスの平準化をより図り易くなる。
【0049】
(6)コンデンサ17は、正極用配線部材27及び負極用配線部材28のうちの基板22と対向しない一方の負極用配線部材28上に、正極端子17a及び負極端子17bが負極用配線部材28側になる状態に配置されている。したがって、コンデンサ17の正極端子17a及び負極端子17bと、基板22に実装されたスイッチング素子(半導体チップ23)との距離が、正極端子17a及び負極端子17bがコンデンサ本体に対して基板22と反対側に配置された構成に比較して短くなり、配線インダクタンスをより低減することができる。
【0050】
(7)インバータ装置11は、各アームが4N個(Nは自然数でこの実施形態では1)のスイッチング素子(半導体チップ23)を備えており、正極用配線部材27及び負極用配線部材28の接合部27b,28bはアーム毎に2個設けられている。したがって、各アームが4N個(Nは自然数)の半導体チップ23を有する場合、インバータ装置11全体としての配線インダクタンスの低減及び各半導体チップ23と正極用配線部材27及び負極用配線部材28との間の配線インダクタンスの平準化をより図り易くなる。また、出力電極部材32U,32V,32Wの接合部35もアーム毎に2個設けられているため、インバータ装置11全体としての配線インダクタンスがより低減される。
【0051】
(8)正極用配線部材27及び負極用配線部材28は、基板22の回路パターン24b,24cに超音波接合で接合されている。インバータ装置11を製造する際、正極用配線部材27及び負極用配線部材28とコンデンサ17とを接合した後に、正極用配線部材27及び負極用配線部材28の端子部27a,28aの接合部27b,28bを基板22の回路パターン24b,24cに超音波接合により電気的に接合する。したがって、接合部27b,28bの接合に半田付けを用いる場合と異なり、耐熱性の高い特殊なコンデンサを使用する必要がない。
【0052】
(9)各出力電極部材32U,32V,32Wは、4個の接合部35が仮想矩形の4つの角部と対応する配置に形成されている。したがって、各出力電極部材32U,32V,32Wをセラミック基板21に超音波接合する際、自立状態で安定してセラミック基板21上に載置されるため、各出力電極部材32U,32V,32Wを保持する治具がなくても、超音波接合を行うことができる。
【0053】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ コンデンサ17は、相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材27及び負極用配線部材28に対して、正極端子17aが正極用配線部材27に、負極端子17bが負極用配線部材にそれぞれ電気的に接合されていればよい。即ち、コンデンサ17と基板22との間に正極用配線部材27及び負極用配線部材28が存在する構成に限らない。例えば、図10に示すように、出力電極部材32U,32V,32Wと直交する状態で出力電極部材32U,32V,32W上に絶縁プレート40を配置し、絶縁プレート40上にコンデンサ17を正極端子17a及び負極端子17bがコンデンサ本体に対して基板22と反対側となるように載置された状態で組み付ける。そして、正極用配線部材27及び負極用配線部材28が正極端子17a及び負極端子17bにねじにより固定される。この場合、図10に示すように、正極用配線部材27及び負極用配線部材28の端子部27a,28a及び垂下部27c,28cの長さが長くなる。しかし、コンデンサ17をカバー37の外に配置する場合に比較して、配線インダクタンスは低減される。
【0054】
○ コンデンサ17の配置は、基板22と対応する位置、即ち金属ベース20の上方に限らない。例えば、図11に示すように、金属ベース20の側方に配置してもよい。正極用配線部材27及び負極用配線部材28は、負極用配線部材28がコンデンサ17側、即ち下側になるように平行に配置されるとともに、端子部27a,28aが正極用配線部材27及び負極用配線部材28の先端から下方に屈曲形成されている。そして、正極用配線部材27の接合部27bがセラミック基板21上のドレイン用の回路パターン24bに接合され、負極用配線部材28の接合部28bがセラミック基板21上のソース用の回路パターン24cに接合されている。この実施形態では、正極端子17aと正極用配線部材27との接合及び負極端子17bと負極用配線部材28との接合は、ねじによる締め付け固定ではなく、コンデンサ17に対する熱の影響が半田付けに比較して小さな接合方法、例えば、精密抵抗溶接やレーザビーム溶接で行っている。また、この実施形態では、各アームが1個のセラミック基板21上に2個の半導体チップ23が実装された構成で、図11の紙面と垂直方向にセラミック基板21が6列に配置された構成になっている。そして、図11では回路パターン24b以外の回路基板や出力電極部材32U等の図示を省略している。この場合もスイッチング素子(半導体チップ23)は、正極用配線部材27の接合部27bに対して両側に配置されているため、電力変換装置全体としての配線インダクタンスが低減され、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。また、この実施形態では、コンデンサ17が正極用配線部材27及び負極用配線部材28の接合部27b,28bの回路パターン24b,24cとの接合位置と離れているため、接合は超音波接合に限らず、例えば、半田付けで接合してもよい。なお、図11では、セラミック基板21を金属ベース20に接合するための半田H及び半導体チップ23を回路パターン24bに接合するための半田Hを図示している。
【0055】
○ コンデンサ17が基板22の上方に配置される場合、正極用配線部材27及び負極用配線部材28は、基板22と平行に、かつ相互に絶縁された状態で近接して重なるように配置されていればよく、負極用配線部材28が上側、即ち基板22と対向しない側に配置される構成に限らず、正極用配線部材27が上側に配置される構成としてもよい。しかし、電解コンデンサの場合、外側がグランドのため、負極用配線部材28が上側に配置される方が好ましい。
【0056】
○ コンデンサ17が基板22の上方に配置される構成においても、各アームを2個のセラミック基板21で構成する代わりに、1個のセラミック基板21で構成してもよい、この場合、ゲート用の回路パターン24aを一つにすることにより、回路パターン24a間を電気的に接続するワイヤボンディングが不要になる。また、各アームのドレイン用の回路パターン24b及びソース用の回路パターン24cと、正極用配線部材27、負極用配線部材28及び出力電極部材32U,32V,32Wの各接合部27b,28b,35との接合箇所は2箇所でなく、1箇所ずつでもよくなる。しかし、前記接合箇所を1箇所ずつにすると、超音波接合の際にコンデンサアッシー38を保持する治具や出力電極部材32U,32V,32Wを保持する治具が必要になる。
【0057】
○ スイッチング素子(半導体チップ23)が回路パターン24b上で、正極用配線部材27の接合部27bあるいは出力電極部材32U,32V,32Wの接合部35に対して両側に同数配置されている構成は、半導体チップ23が接合部27b,35の両側に1個ずつ配置される構成に限らない。例えば、図12に示すように、接合部27b,35(二点鎖線で図示)の両側に複数個(図12では2個)ずつ設けてもよい。
【0058】
○ 各回路パターン24a,24b,24c,24dを細長い形状のパターンで形成して、並列状態で配置することは必須ではない。しかし、回路パターン24b,24cをブロック形状に形成した場合は、半導体チップ23を接合部27b,35の両側に同数実装したり、正極用配線部材27及び負極用配線部材28の接合部27b,28bや出力電極部材32U,32V,32Wの接合部35を接合したりするスペースの確保に必要なセラミック基板21の面積が大きくなる。また、回路パターン24b,24cの間隔を狭くすると、出力電極部材32U,32V,32Wが自立状態で各接合部35を超音波接合するのが難しくなる。
【0059】
○ 各アームを構成するセラミック基板21を1個にしてセラミック基板21の数を少なくする構成に限らず、1個のセラミック基板21上に複数のアームを構成するようにしてもよい。例えば、面積の広いセラミック基板21の表面に複数のアームに対応する回路パターン24a,24b,24c,24dを形成する。そして、半導体チップ23を実装し、正極用配線部材27、負極用配線部材28及び出力電極部材32U,32V,32Wの接合部27b,28b,35をそれぞれ回路パターン24b,24cに接合する。
【0060】
○ 正極用配線部材27及び負極用配線部材28は、その幅方向の中心線に対して略線対称に形成されていなくてもよい。
○ 金属ベース20をアルミニウム系金属で形成し、セラミック基板21として、両面にアルミニウム層が形成されたDBA(Direct Brazing Aluminum )基板を用い、DBA 基板の表面に回路パターン24a,24b,24c,24dを形成し、裏面を金属ベース20にアルミニウム系ろう材によりろう付けしてもよい。
【0061】
○ セラミック基板21に代えて、絶縁基板として金属基板の表面に絶縁層を形成し、絶縁層上に回路パターン24a,24b,24c,24dを形成した構成の物を使用してもよい。
【0062】
○ 金属ベース20上に絶縁基板を半田付けあるいはろう付けで接合する代わりに、金属ベース20上に絶縁層を形成し、その絶縁層上に回路パターン24a,24b,24c,24dを形成してもよい。この場合、部品点数が少なくなるとともに、絶縁基板を金属ベース20上に接合する工程が不要になる。
【0063】
○ コンデンサ17の数は4個に限らず、インバータ装置11の定格電流値及び使用するコンデンサの容量により決まり、3個以下でも5個以上でもよい。
○ コンデンサ17は電解コンデンサに限らず、例えば電気二重層コンデンサであってもよい。
【0064】
○ スイッチング素子Q,Q1〜Q6はMOSFETに限らず、他のパワートランジスタ(例えば、IGBT(絶縁ゲートバイポーラ型トランジスタ))やサイリスタを使用してもよい。
【0065】
○ 各アームを構成するスイッチング素子Q及びダイオードDの組は4組に限らず、各アームは偶数個、好ましくは4N個(Nは自然数)のスイッチング素子を備えていればよい。偶数個であれば接合部27b,35の両側にスイッチング素子を同数配置することができる。4N個であれば、接合部27b,35を2箇所に分けて設けることにより、接合部27b,35を介して正極用配線部材27や出力電極部材32U等をセラミック基板21上に接合する際に自立状態で配置し易くなる。
【0066】
○ 1組のスイッチング素子及びダイオードは、1個の半導体チップ23としてパッケージ化される構成に限らず、スイッチング素子及びダイオードがそれぞれ回路パターン上に実装された構成でもよい。
【0067】
○ インバータ装置11は、3相交流を出力する構成に限らず、単相交流を出力する構成としてもよい。単相交流を出力する構成では上アーム及び下アームの組が2組存在する。
【0068】
○ インバータ装置11を製造する各工程は、前記実施形態で説明した順に行われる必要はない。例えば、セラミック基板21に半導体チップ23を実装する工程やコンデンサアッシー38を組み立てる工程をそれぞれ別工程として、半導体チップ23が実装されたセラミック基板21やコンデンサアッシー38を複数製造しておき、それらの部品を使用してインバータ装置11の製造を行ってもよい。
【0069】
○ 出力電極部材32U,32V,32Wをセラミック基板21に超音波接合する工程と、コンデンサアッシー38をセラミック基板21に超音波接合する工程とを同じ工程としてもよい。例えば、支持枠30に各出力電極部材32U,32V,32Wを位置決めした状態で保持可能な保持部を設ける。そして、各出力電極部材32U,32V,32Wを保持部に保持した状態で金属ベース20に固定した後、直ぐに超音波接合を行わず、コンデンサアッシー38のセラミック基板21への超音波接合時に行うようにする。出力電極部材32U,32V,32Wの接合部35が正極用配線部材27及び負極用配線部材28の接合部27b,28bと一直線上に配置されているため、超音波接合用のツールを配線部材27,28に沿って移動させることで、ツールが各接合部27b,28b,35と順に対向する状態になり、効率良く超音波接合を行うことができる。
【0070】
○ 出力電極部材32U,32V,32Wのセラミック基板21に対する超音波接合をコンデンサアッシー38のセラミック基板21に対する超音波接合より先に行う場合は、出力電極部材32U,32V,32Wの接合部35を正極用配線部材27及び負極用配線部材28の接合部27b,28bと一直線上に配置しなくてもよい。
【0071】
○ 超音波接合は各接合点(接合箇所)を一点ずつ順に行う方法に限らず、複数点ずつ行うようにしてもよい。この場合、1点ずつ行う場合に比較して、全ての接合点の超音波接合が完了するまでの時間を短縮することができる。特に2点ずつ行う場合は、超音波接合ツールの体格をさほど大きくせず、接合点の数も偶数であるため、効率良く行うことができる。
【0072】
○ 電力変換装置は、インバータ装置11に限らず、例えば、DC−DCコンバータに適用してもよい。
○ 駆動信号入力端子G1〜G6の第1端部を回路パターン24aに、信号端子S1〜S6の第1端部を回路パターン24dにそれぞれ接合する時期は、コンデンサアッシー38をセラミック基板21に超音波接合する前に限らず、支持枠30を金属ベース20に固定した後、支持枠30内へシリコーンゲルを充填するまでに行えばよい。
【0073】
以下の技術的思想(発明)は前記実施形態から把握できる。
(1)請求項1〜請求項6のいずれか一項に記載の発明において、前記基板は、金属ベースと、その上に接合されるとともに、表面に絶縁層を介して回路パターンが形成された複数の絶縁基板とで構成されている。
【0074】
(2)請求項1〜請求項6及び前記技術的思想(1)のいずれか一項に記載の発明において、前記スイッチング素子が実装される回路パターンに電気的に接合される出力電極部材の接合部に対して、前記スイッチング素子は両側に同数配置されている。
【図面の簡単な説明】
【0075】
【図1】(a)はインバータの回路図、(b)は一つのアームの回路図。
【図2】インバータ装置のカバーを省略した模式斜視図。
【図3】同じく平面図。
【図4】(a)は図3のA−A線断面図、(b)は(a)の一部省略部分拡大図。
【図5】半導体チップのソース及びゲートと各回路パターンとのワイヤボンディングの状態を示す部分模式図。
【図6】(a)は図3のB−B線断面図、(b)は(a)の部分拡大図。
【図7】(a)はチップ部品が実装されたセラミック基板の模式斜視図、(b)はセラミック基板が実装された金属ベースの模式斜視図。
【図8】(a)は金属ベースに支持枠が取り付けられた状態の模式斜視図、(b)は出力電極部材を取り付けた状態の模式斜視図。
【図9】コンデンサアッシー、金属ベース、支持枠及び出力電極部材の関係を示す模式斜視図。
【図10】別の実施形態の断面図。
【図11】別の実施形態の側面図。
【図12】別の実施形態における半導体チップと接合部の配置を示す模式図。
【図13】(a)は従来技術の斜視図、(b)は同じく分解斜視図。
【符号の説明】
【0076】
Q,Q1,Q2,Q3,Q4,Q5,Q6…スイッチング素子、11…インバータ装置、17…コンデンサ、17a…正極端子、17b…負極端子、22…基板、23…スイッチング素子としての半導体チップ、24b,24c…回路パターン、27…正極用配線部材、27a,28a…端子部、27b,28b,35…接合部、28…負極用配線部材。
【技術分野】
【0001】
本発明は、電力変換装置に係り、詳しくは一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした電力変換装置に関する。
【背景技術】
【0002】
半導体回路によって直流を交流に変換する半導体装置(パワー半導体モジュール)や、前記パワー半導体モジュールと直流平滑回路を構成するコンデンサモジュールとを備えた電力変換装置(インバータ装置)においては、配線のインダクタンスを低減することが必要である。
【0003】
従来、パワー半導体モジュールの内部配線、コンデンサモジュールの内部配線及びコンデンサモジュールから半導体モジュールに至る外部配線に寄生するインダクタンスを小さくする構造や構成が提案されている(例えば、特許文献1参照。)。特許文献1には、図13(a),(b)に示すように、ベース71上に設けられた絶縁基板72上にスイッチングチップ73及びダイオードチップ74が設けられ、P側(正側)導体75及びN側(負側)導体76が相互に絶縁された積層状に設けられ、図示しない絶縁ケース内に収納されたパワー半導体モジュールが開示されている。P側導体75及びN側導体76は、平板状の主導体75a,76aと、各主導体75a,76aの端部に形成され相互に絶縁された帯状の副導体75b,76bとを備え、各副導体75b,76bの端部が外部接続端子P2,N2となっている。また、パワー半導体モジュールの絶縁ケース上にコンデンサモジュールを配置したインバータ装置が記載されている。さらに、P側導体75とN側導体76を構成する主導体75a,76a上に、分岐導体を立設し、各分岐導体にコンデンサエレメントを接続した構成も開示されている。
【特許文献1】特開2005−347561号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
特許文献1には、パワー半導体モジュールのP側導体75及びN側導体76やコンデンサモジュールのP側導体及びN側導体を相互に絶縁された積層状に設けることにより、パワー半導体モジュールの内部配線及びコンデンサモジュールの内部配線のインダクタンスを低減する構成が開示されている。また、外部接続端子を帯状の副導体75b,76bの端部で構成し、副導体75b,76bの一部を近接して平行に配置することでインダクタンスを低減する構成が開示されている。
【0005】
パワー半導体モジュールの場合、スイッチング素子を流れる電流量が大きな場合は、1個のスイッチング素子を用いる代わりに複数個のスイッチング素子を並列に接続して使用する場合がある。その場合、パワー半導体モジュールの内部配線全体のインダクタンスを低減するには、主導体75a,76aの電流を絶縁基板72上の回路パターンに供給する接続導体75u,75v,75w、76u,76v,76wと前記回路パターンとの接続点と、スイッチングチップ73との関係を配慮する必要がある。ところが、特許文献1には1個のスイッチング素子を用いる代わりに複数個のスイッチング素子を並列に接続して使用する場合に関しては何ら記載がない。
【0006】
本発明は、前記の問題に鑑みてなされたものであって、その目的は、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる電力変換装置を提供することにある。
【課題を解決するための手段】
【0007】
前記の目的を達成するため、請求項1に記載の発明は、一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる複数組のスイッチング素子群が実装された基板と、相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材及び負極用配線部材と、正極端子が前記正極用配線部材に電気的に接続され、負極端子が前記負極用配線部材に電気的に接続されたコンデンサとを備えた電力変換装置である。そして、前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに対して端子部の接合部において電気的に接合され、前記スイッチング素子は少なくとも前記正極用配線部材の接合部に対して両側に同数配置されている。
【0008】
この発明では、平板状の正極用配線部材及び負極用配線部材は、相互に絶縁された状態で近接して平行に配置されているため、電力変換装置の駆動時における配線インダクタンスが低減される。同じ役割を行う複数のスイッチング素子からなる各スイッチング素子群の各スイッチング素子は、少なくとも正極用配線部材の端子部の接合部に対して両側に配置されている。そのため、接合部から各スイッチング素子までの距離の合計が、各スイッチング素子が接合部の片側に配置された構成に比較して短くなるとともに、接合部から各スイッチング素子までの距離が平準化される。したがって、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。
【0009】
請求項2に記載の発明は、請求項1に記載の発明において、前記正極用配線部材及び前記負極用配線部材は、前記基板と平行に重なるように配置されるとともに、その幅方向の両端部から前記端子部が複数個、前記基板側に向かって延出し、かつ先端部が基板と平行に延びるように屈曲されて前記接合部が形成されている。そして、前記各端子部の位置が、前記正極用配線部材及び前記負極用配線部材を自立状態で前記基板上に載置可能な位置に設定されている。
【0010】
この発明では、正極用配線部材及び負極用配線部材は、基板と平行に重なるように配置されているため、垂直に配置される場合に比較して、基板を下側にして使用する場合、電力変換装置全体の高さを低くすることができる。また、端子部が正極用配線部材及び負極用配線部材の幅方向両側に設けられているため、スイッチング素子数が多くなった場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図り易い。
【0011】
請求項3に記載の発明は、請求項2に記載の発明において、前記正極用配線部材及び前記負極用配線部材は、その幅方向の中心線に対して略線対称に形成されている。ここで、「略線対称」とは、完全な線対称に限らず、製造公差によるずれや、正極用配線部材及び負極用配線部材の配置位置に制約が有るためのずれを許容することを意味する。この発明では、スイッチング素子数が多くなった場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化をより図り易くなる。
【0012】
請求項4に記載の発明は、請求項3に記載の発明において、前記コンデンサは、前記正極用配線部材及び前記負極用配線部材のうちの前記基板と対向しない一方の配線部材上に、前記正極端子及び前記負極端子が前記一方の配線部材側になる状態に配置されている。この発明では、コンデンサの正極端子及び負極端子が基板に近い状態になる。したがって、コンデンサの正極端子及び負極端子と、基板に実装されたスイッチング素子との距離が、正極端子及び負極端子がコンデンサ本体に対して基板と反対側に配置された構成に比較して短くなり、配線インダクタンスをより低減することができる。
【0013】
請求項5に記載の発明は、請求項4に記載の発明において、前記電力変換装置はインバータ装置であり、各アームは4N個(Nは自然数)のスイッチング素子を備えており、前記正極用配線部材及び前記負極用配線部材の前記接合部はアーム毎に2個設けられている。この発明では、インバータ装置において、各アームが4N個(Nは自然数)のスイッチング素子を有する場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化をより図り易くなる。
【0014】
請求項6に記載の発明は、請求項1〜請求項5のいずれか一項に記載の発明において、前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに超音波接合で接合されている。この発明では、電力変換装置を製造する際、正極用配線部材及び負極用配線部材とコンデンサとを接合した後に、正極用配線部材及び負極用配線部材の端子部を基板の回路パターンに電気的に接合する必要がある。そのとき、端子部の接合に半田付けを用いると、端子部とコンデンサとが近いため、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサが悪影響を受ける虞がある。しかし、端子部の接合が超音波接合で行われるため、コンデンサに加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。
【発明の効果】
【0015】
本発明によれば、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。
【発明を実施するための最良の形態】
【0016】
以下、本発明を3相用のインバータ装置に具体化した一実施形態を図1〜図9にしたがって説明する。
先ずインバータ装置の回路構成を説明する。図1(a)に示すように、インバータ装置11は、6個のスイッチング素子Q1〜Q6を有するインバータ回路12を備えている。各スイッチング素子Q1〜Q6には、MOSFET(metal oxide semiconductor 電界効果トランジスタ)が使用されている。インバータ回路12は、第1及び第2のスイッチング素子Q1,Q2、第3及び第4のスイッチング素子Q3,Q4、第5及び第6のスイッチング素子Q5,Q6がそれぞれ直列に接続されている。各スイッチング素子Q1〜Q6のドレインとソース間には、ダイオードD1〜D6が、逆並列に接続されている。第1、第3及び第5のスイッチング素子Q1,Q3,Q5及び各第1、第3及び第5のスイッチング素子Q1,Q3,Q5に接続されたダイオードD1,D3,D5の組はそれぞれ上アームと呼ばれる。また、第2、第4及び第6のスイッチング素子Q2,Q4,Q6及び第2、第4及び第6のスイッチング素子Q2,Q4,Q6に接続されたダイオードD2,D4,D6の組はそれぞれ下アームと呼ばれる。
【0017】
第1、第3及び第5のスイッチング素子Q1,Q3,Q5のドレインが、配線13を介して電源入力用のプラス入力端子14に接続され、第2、第4及び第6のスイッチング素子Q2,Q4,Q6が、配線15を介して電源入力用のマイナス入力端子16に接続されている。配線13及び配線15間にはコンデンサ17が複数並列に接続されている。この実施形態ではコンデンサ17として電解コンデンサが使用され、コンデンサ17の正極(プラス)端子が配線13に接続され、コンデンサ17の負極(マイナス)端子が配線15に接続されている。
【0018】
スイッチング素子Q1,Q2の間の接合点はU相端子Uに、スイッチング素子Q3,Q4の間の接合点はV相端子Vに、スイッチング素子Q5,Q6の間の接合点はW相端子Wに、それぞれ接続されている。各スイッチング素子Q1〜Q6のゲートは駆動信号入力端子G1〜G6に接続されている。各スイッチング素子Q1〜Q6のソースは信号端子S1〜S6に接続されている。
【0019】
図1(a)では各上アーム及び各下アームがそれぞれ、1個のスイッチング素子及び1個のダイオードで示されているが、各アームは、図1(b)に示すように、スイッチング素子QとダイオードDの組が複数並列に接続された構成になっている。この実施形態では各アームはそれぞれ4組のスイッチング素子Q及びダイオードDで構成されている。即ち、各アームは一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる。
【0020】
次にインバータ装置11の構造を説明する。
図2及び図3に示すように、インバータ装置11は、銅製の金属ベース20と、絶縁基板としてのセラミック基板21とで構成された基板22上に半導体チップ23が実装されている。半導体チップ23は、1個のスイッチング素子(MOSFET)及び1個のダイオードが一つのデバイスとして組み込まれている。即ち、半導体チップ23は、図1(b)に示される一つのスイッチング素子Q及び一つのダイオードDを備えたデバイスとなる。
【0021】
セラミック基板21は、表面に回路パターン24a,24b,24c,24dを有し、裏面にセラミック基板21と金属ベース20とを接合する接合層として機能する金属板25を有するセラミック板26で構成されている。セラミック板26は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成され、回路パターン24a,24b,24c,24d及び金属板25は、例えば、アルミニウムや銅等で形成されている。セラミック基板21は、金属板25を介して半田(図示せず)で金属ベース20に接合されている。以下、この明細書では、金属ベース20をインバータ装置11の底部(下部)として説明する。
【0022】
回路パターン24aはゲート信号用の回路パターン、回路パターン24bはドレイン用の回路パターン、回路パターン24cはソース用の回路パターン、回路パターン24dはソース信号用の回路パターンである。各回路パターン24a,24b,24c,24dは帯状に形成されている。ドレイン用の回路パターン24bと、ソース用の回路パターン24cとは、隣接して平行に延びるように形成され、ゲート信号用の回路パターン24a及びソース信号用の回路パターン24dは、回路パターン24cと反対側において回路パターン24bと平行に延びるように形成されている。半導体チップ23は、ドレイン用の回路パターン24b上に半田で接合されている。図5に示すように、半導体チップ23は、ゲートとゲート信号用の回路パターン24aとの間、ソースとソース用の回路パターン24cとの間及びソースとソース信号用の回路パターン24dとの間をワイヤボンディングにより電気的に接続されている。
【0023】
金属ベース20はほぼ矩形状に形成され、セラミック基板21も矩形状に形成されている。セラミック基板21は12個設けられ、長手方向が金属ベース20の長手方向と直交する状態で各列6個となるように2列、6行に配置されている。そして、各行の2個のセラミック基板21上に配置された半導体チップ23がインバータ回路12の各アームを構成する。この実施形態では、半導体チップ23は、各セラミック基板21上に2個ずつ実装されており、4個の半導体チップ23がそれぞれ1つのアームを構成する。半導体チップ23は回路パターン24bの長手方向中央部にスペースが存在し、スペースの両側に半導体チップ23が1個ずつ位置するように配置されている。即ち、基板22上には一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子(半導体チップ23)からなる複数組のスイッチング素子群が実装されている。
【0024】
基板22の上方には平板状の正極用配線部材27及び負極用配線部材28が、基板22と平行に、かつ相互に絶縁された状態で近接して重なるように配置されている。この実施形態では、正極用配線部材27の上方に負極用配線部材28が配置されている。正極用配線部材27は図1(a)における配線13を、負極用配線部材28は図1(a)における配線15をそれぞれ構成する。正極用配線部材27は、幅方向の端部から基板22側に向かって延びるように設けられた複数(この実施形態では3対6個)の端子部27aにより、上アームを構成するセラミック基板21上のドレイン用の回路パターン24bの中央部に超音波接合されている。即ち、スイッチング素子(半導体チップ23)は正極用配線部材27の接合部27bに対して両側に同数配置されている。負極用配線部材28は、幅方向の端部から基板22側に向かって延びるように設けられた複数(この実施形態では3対6個)の端子部28aにより、下アームを構成するセラミック基板21上のソース用の回路パターン24cの中央部に超音波接合されている。
【0025】
詳述すると、端子部27a,28aは、図4(b)等に示すように、それぞれ正極用配線部材27及び負極用配線部材28の幅方向の端部両側に、幅方向の中心線に対して略線対称に設けられている。「略線対称」とは、完全な線対称に限らず、製造公差によるずれや、正極用配線部材及び負極用配線部材の配置位置に制約が有るためのずれを許容することを意味し、例えば、1mm以下のずれを許容する。即ち、正極用配線部材27及び負極用配線部材28は、その幅方向の中心線に対して略線対称に形成されている。各端子部27a,28aは、それぞれ正極用配線部材27及び負極用配線部材28の幅方向の端部から基板22側に向かって屈曲し、さらに基板22に超音波接合されている接合部27b,28bが配線部材27,28と平行に延びるように屈曲形成されている。そして、各接合部27b,28bは、配線部材27,28の同じ側に配置された各端子部27a,28aの超音波接合箇所が一直線上に位置するように設けられて、各回路パターン24b,24cに超音波接合されている。即ち、各アームは4個のスイッチング素子(半導体チップ23)を備えており、正極用配線部材27及び負極用配線部材28の接合部27b,28bはアーム毎に2個設けられている。
【0026】
図6(a),(b)等に示すように、正極用配線部材27及び負極用配線部材28には、幅方向の端部両側に、各端子部27a,28aの接合部27b,28bより上側において各端子部27a,28aと連続するとともに互いに重なる状態で配置される垂下部27c,28cが形成されている。垂下部27c,28cは正極用配線部材27及び負極用配線部材28の全長にわたって延びるのではなく切り欠き部27d,28dが複数、それぞれ対向するように設けられている。そして、正極用配線部材27及び負極用配線部材28の間には、両者の電気的絶縁性を確保するための絶縁部材29(図4(b)に図示)が配置されている。また、正極用配線部材27、負極用配線部材28及び絶縁部材29にはコンデンサ17の正極端子17a及び負極端子17bを挿通可能な長孔が形成されている。
【0027】
金属ベース20には、その周縁に沿うように電気的絶縁性の支持枠30が、全てのセラミック基板21を枠内に収容する状態に固定されている。正極用配線部材27の長手方向の一端部には、外部電源入力用のプラス入力端子14が形成されている。プラス入力端子14は、一部が支持枠30の外側に位置するように配置されている。負極用配線部材28には、その長手方向の正極用配線部材27のプラス入力端子14が形成された側と反対側の端部に、外部電源入力用のマイナス入力端子16が形成されている。マイナス入力端子16も、一部が支持枠30の外側に位置するように配置されている。
【0028】
負極用配線部材28上、即ち正極用配線部材27及び負極用配線部材28のうちの基板22と対向しない一方の配線部材上に、複数(この実施形態では4個)のコンデンサ17が正極端子17a及び負極端子17bが下向きになる状態で電気的な絶縁部材(図示せず)を介して配置されている。各コンデンサ17は、正極端子17a及び負極端子17bがコンデンサ本体の一方の側に設けられ、正極端子17aが正極用配線部材27に接続され、負極端子17bが負極用配線部材28に接続されている。
【0029】
図2及び図3等に示すように、インバータ装置11の3つの出力電極部材32U,32V,32Wは、側面ほぼL字状に形成されるとともに、上方に向かって延びる部分が支持枠30の近くに位置し、横方向に延びる部分が正極用配線部材27の下方においてその長手方向と直交する状態で配置されている。正極用配線部材27と出力電極部材32U,32V,32Wとは、シリコーンゲル36(図4(a)に図示)で絶縁が確保されている。出力電極部材32Uは、第1のスイッチング素子Q1及びダイオードD1で構成される上アームのソース用の回路パターン24cと、第2のスイッチング素子Q2及びダイオードD2で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。出力電極部材32Vは、第3のスイッチング素子Q3及びダイオードD3で構成される上アームのソース用の回路パターン24cと、第4のスイッチング素子Q4及びダイオードD4で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。出力電極部材32Wは、第5のスイッチング素子Q5及びダイオードD5で構成される上アームのソース用の回路パターン24cと、第6のスイッチング素子Q6及びダイオードD6で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。
【0030】
各出力電極部材32U,32V,32Wは、セラミック基板21とほぼ同じ幅の銅板をプレス加工することで形成されている。図8(b)等に示すように、各出力電極部材32U,32V,32Wには、上アームを構成する2個のセラミック基板21の回路パターン24bのほぼ中央部と、下アームを構成する2個のセラミック基板21の回路パターン24cのほぼ中央部にそれぞれ接合される合計4個の接合部35がそれぞれ設けられている。各出力電極部材32U,32V,32Wは、ほぼL字状に屈曲され、かつ2個の接合部35が水平に延びる部分の先端両側で、2個の接合部35が屈曲部寄りでそれぞれ下側に突出するように形成されている。各出力電極部材32U,32V,32Wは、各2個の接合部35の間に負極用配線部材28の端子部28a及び接合部28bを配置可能な空間が設けられている。そして、各2個の接合部35は、図3に示すように、正極用配線部材27及び負極用配線部材28の接合部27b,28bと一直線上に位置するように回路パターン24b,24c上に接合されている。
【0031】
一組の上アーム及び下アームに対応する正極用配線部材27の接合部27b、負極用配線部材28の接合部28b及び出力電極部材32U等の接合部35と半導体チップ23との関係は図5に示すようになる。即ち、上アームを構成するセラミック基板21上の回路パターン24bにおいては、正極用配線部材27の接合部27bが回路パターン24bの中央部に接合され、その接合部27bを挟んで両側に半導体チップ23が配置されている。また、回路パターン24cにおいては出力電極部材32U等の接合部35が回路パターン24cの中央部に接合されている。一方、下アームを構成するセラミック基板21上の回路パターン24bにおいては、出力電極部材32U等の接合部35が回路パターン24bの中央部に接合され、その接合部35を挟んで両側に半導体チップ23が配置されている。また、回路パターン24cにおいては負極用配線部材28の接合部28bが回路パターン24cの中央部に接合されている。但し、図5は出力電極部材32Vに対応する部分を示す。
【0032】
各アームに対応するそれぞれ2個のセラミック基板21のうち、出力電極部材32U,32V,32Wの先端側と対応するセラミック基板21のゲート信号用の回路パターン24aには、駆動信号入力端子G1〜G6の第1端部が、ソース信号用の回路パターン24dには信号端子S1〜S6の第1端部が、それぞれ接合されている。各端子G1〜G6,S1〜S6は、第2端部が支持枠30から突出するように、支持枠30を貫通する状態で支持枠30に一体成形されている。なお、各アームを構成する2個のセラミック基板21上に形成された、回路パターン24a同士及び回路パターン24d同士はそれぞれワイヤボンディングで電気的に接続されている。
【0033】
支持枠30内には半導体チップ23の絶縁性確保や保護のためにシリコーンゲル36が充填、硬化されている。そして、金属ベース20上には、基板22の半導体チップ23、即ちスイッチング素子Q1〜Q6が実装された側の面、正極用配線部材27、負極用配線部材28、コンデンサ17、出力電極部材32U,32V,32W及び支持枠30を囲繞するカバー37がボルトにより固定されるようになっている。
【0034】
次に前記のように構成されたインバータ装置11の製造方法を説明する。
先ずセラミック基板21上への半導体チップ23の実装工程が行われる。この工程では、図7(a)に示すように、セラミック基板21のドレイン用の回路パターン24b上に2個の半導体チップ23を、回路パターン24bの長手方向の中央部にスペースが存在するように半田付けにより接合する。次に半導体チップ23のゲートとゲート信号用の回路パターン24aとの間、半導体チップ23のソースとソース用の回路パターン24cとの間及び半導体チップ23のソースとソース信号用の回路パターン24dとの間をワイヤボンディングにより電気的に接続する。
【0035】
次にセラミック基板21を金属ベース20上に接合する工程が行われる。この工程では、図7(b)に示すように、半導体チップ23が実装されたセラミック基板21を金属ベース20上に、6行2列に半田付けで接合し、同じアームを構成する各2個のセラミック基板21のゲート信号用の回路パターン24a同士及びソース信号用の回路パターン24d同士をワイヤボンディング(図示せず)により電気的に接続する。
【0036】
次に出力電極部材32U,32V,32Wをセラミック基板21に接合する工程が行われる。この工程では、図8(a)に示すように、先ず駆動信号入力端子G1〜G6及び信号端子S1〜S6が装備された支持枠30を、金属ベース20上にセラミック基板21を囲むように固定する。支持枠30の固定は接着剤やねじを用いて行われる。次に出力電極部材32U,32V,32Wを、図8(b)に示すように、各接合部35がドレイン用の回路パターン24b及びソース用の回路パターン24cのほぼ中央部と当接するように配置する。そして、超音波接合により各接合部35を順次回路パターン24b及び回路パターン24cに接合する。また、駆動信号入力端子G1〜G6の第1端部を回路パターン24aに、信号端子S1〜S6の第1端部を回路パターン24dに、それぞれ超音波接合により接合する。
【0037】
次にコンデンサアッシー(組立品)を組み立てる工程が行われる。この工程では、4個のコンデンサ17を正極端子17a及び負極端子17bが上向きになる状態において、所定間隔で1列に治具で固定する。その状態で絶縁材を介して負極用配線部材28を各コンデンサ17の負極端子17bにねじで固定する。次に絶縁部材29を負極用配線部材28との間に配置した状態で正極用配線部材27をコンデンサ17の正極端子17aにねじで固定する。以上により、正極用配線部材27及び負極用配線部材28間の絶縁が確保された状態で、コンデンサ17の正極端子17aに正極用配線部材27が、負極端子17bに負極用配線部材28がそれぞれ電気的に接合されたコンデンサアッシー38が組み立てられる。
【0038】
次にセラミック基板21にコンデンサアッシー38を超音波接合する工程が行われる。この工程では、先ず、コンデンサアッシー38をセラミック基板21上に載置する。図9に示すように、コンデンサアッシー38は、セラミック基板21の上方から支持枠30内の所定位置に配置される。この状態では、図3に示すように、正極用配線部材27及び負極用配線部材28の幅方向の同じ側に配置された各接合部27b,28bが一直線上に位置する状態になる。
【0039】
その状態で各接合部27b,28bを順に超音波接合で回路パターン24b,24cに接合する。接合部27b,28bとコンデンサ17とが近いため、端子部27a,28aの接合に半田付けを用いると、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサ17が悪影響を受ける虞がある。しかし、接合部27b,28bの接合が超音波接合で行われるため、コンデンサ17に加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。
【0040】
次に半導体チップ23や各接合部等湿気や酸化を嫌う部分の電気的絶縁及び保護のため、支持枠30内へのシリコーンゲル36の注入、硬化処理が行われ、シリコーンゲル36の充填、硬化が行われる。正極用配線部材27及び負極用配線部材28の垂下部27c,28cに切り欠き部27d,28dが形成されているため、切り欠き部27d,28dがない場合に比較して、シリコーンゲルの注入時にシリコーンゲルが正極用配線部材27と負極用配線部材28との間に容易に流入する。そして、最後にカバー37が金属ベース20にボルトにより固定されて、インバータ装置11が完成する。
【0041】
次に前記のように構成されたインバータ装置11の作用を説明する。
インバータ装置11は、例えば、車両の電源装置の一部を構成するものとして使用される。インバータ装置11は、プラス入力端子14及びマイナス入力端子16が直流電源(図示せず)に接続され、U相端子U、V相端子V及びW相端子Wがモータ(図示せず)に接続され、駆動信号入力端子G1〜G6及び信号端子S1〜S6が制御装置(図示せず)に接続された状態で使用される。
【0042】
上アームの第1、第3及び第5のスイッチング素子Q1,Q3,Q5及び下アームの第2、第4及び第6のスイッチング素子Q2,Q4,Q6がそれぞれ所定周期でオン、オフ制御されることによりモータに交流が供給されてモータが駆動される。
【0043】
正極用配線部材27及び負極用配線部材28には、スイッチング素子Q1〜Q6のスイッチング時に急峻に立ち上がる電流又は立ち下がる電流が流れ、その電流は正極用配線部材27及び負極用配線部材28で逆方向となる。正極用配線部材27及び負極用配線部材28は平行な平板状に形成され、互いに近接して配置されているため、相互インダクタンスの効果により配線インダクタンスが低減する。また、垂下部27c,28cも平行に近接して配置されているため、垂下部27c,28cが存在しない場合に比較して、配線インダクタンスがより低減する。
【0044】
したがって、この実施形態によれば、以下に示す効果を得ることができる。
(1)インバータ装置11は、一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子(半導体チップ23)からなる複数組のスイッチング素子群が実装された基板22と、相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材27及び負極用配線部材28とを備えている。正極用配線部材27には複数のコンデンサ17の正極端子17aが、負極用配線部材28には負極端子17bがそれぞれ電気的に接続されている。そして、正極用配線部材27及び負極用配線部材28は、基板22の回路パターン24b,24cに端子部27a,28aの接合部27b,28bにおいて電気的に接合され、半導体チップ23は回路パターン24b上において接合部27bに対して両側に同数配置されている。そのため、接合部27bから各半導体チップ23までの距離の合計が、各半導体チップ23が接合部27bの片側に配置された構成に比較して短くなるとともに、接合部27bから各半導体チップ23までの距離が平準化される。したがって、インバータ装置11全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数の半導体チップ23(スイッチング素子)で行うようにした場合、各半導体チップ23と正極用配線部材27及び負極用配線部材28との間の配線インダクタンスの平準化を図ることができる。
【0045】
(2)出力電極部材32U,32V,32Wは、接合部35において回路パターン24b,24cに電気的に接合され、半導体チップ23は回路パターン24b上において接合部35に対して両側に同数配置されている。そのため、接合部35から各半導体チップ23までの距離の合計が、各半導体チップ23が接合部35の片側に配置された構成に比較して短くなるとともに、接合部35から各半導体チップ23までの距離が平準化される。したがって、インバータ装置11全体としての配線インダクタンスがより低減される。
【0046】
(3)正極用配線部材27及び負極用配線部材28は、基板22と平行に重なるように配置されるとともに、その幅方向の両端部から端子部27a,28aが複数個、基板22側に向かって延出し、かつ先端部が基板22と平行に延びるように屈曲されて接合部27b,28bが形成されている。したがって、正極用配線部材27及び負極用配線部材28が垂直に配置される場合に比較して、基板22を下側にして使用する場合、インバータ装置11全体の高さを低くすることができる。また、端子部27a,28aが正極用配線部材27及び負極用配線部材28の幅方向両側に設けられているため、半導体チップ23(スイッチング素子)数が多くなった場合、インバータ装置11全体としての配線インダクタンスの低減及び各半導体チップ23と正極用配線部材27及び負極用配線部材28と間の配線インダクタンスの平準化を図り易い。
【0047】
(4)正極用配線部材27及び負極用配線部材28は、各端子部27a,28aの位置が、正極用配線部材27及び負極用配線部材28を自立状態で基板22上に載置可能な位置に設定されている。したがって、正極用配線部材27及び負極用配線部材28を基板22上に電気的に接合する際、保持する治具がなくても接合作業を行うことができる。
【0048】
(5)正極用配線部材27及び負極用配線部材28は、その幅方向の中心線に対して略線対称に形成されている。したがって、半導体チップ23(スイッチング素子)数が多くなった場合、インバータ装置11全体としての配線インダクタンスの低減及び各半導体チップ23と正極用配線部材27及び負極用配線部材28との間の配線インダクタンスの平準化をより図り易くなる。
【0049】
(6)コンデンサ17は、正極用配線部材27及び負極用配線部材28のうちの基板22と対向しない一方の負極用配線部材28上に、正極端子17a及び負極端子17bが負極用配線部材28側になる状態に配置されている。したがって、コンデンサ17の正極端子17a及び負極端子17bと、基板22に実装されたスイッチング素子(半導体チップ23)との距離が、正極端子17a及び負極端子17bがコンデンサ本体に対して基板22と反対側に配置された構成に比較して短くなり、配線インダクタンスをより低減することができる。
【0050】
(7)インバータ装置11は、各アームが4N個(Nは自然数でこの実施形態では1)のスイッチング素子(半導体チップ23)を備えており、正極用配線部材27及び負極用配線部材28の接合部27b,28bはアーム毎に2個設けられている。したがって、各アームが4N個(Nは自然数)の半導体チップ23を有する場合、インバータ装置11全体としての配線インダクタンスの低減及び各半導体チップ23と正極用配線部材27及び負極用配線部材28との間の配線インダクタンスの平準化をより図り易くなる。また、出力電極部材32U,32V,32Wの接合部35もアーム毎に2個設けられているため、インバータ装置11全体としての配線インダクタンスがより低減される。
【0051】
(8)正極用配線部材27及び負極用配線部材28は、基板22の回路パターン24b,24cに超音波接合で接合されている。インバータ装置11を製造する際、正極用配線部材27及び負極用配線部材28とコンデンサ17とを接合した後に、正極用配線部材27及び負極用配線部材28の端子部27a,28aの接合部27b,28bを基板22の回路パターン24b,24cに超音波接合により電気的に接合する。したがって、接合部27b,28bの接合に半田付けを用いる場合と異なり、耐熱性の高い特殊なコンデンサを使用する必要がない。
【0052】
(9)各出力電極部材32U,32V,32Wは、4個の接合部35が仮想矩形の4つの角部と対応する配置に形成されている。したがって、各出力電極部材32U,32V,32Wをセラミック基板21に超音波接合する際、自立状態で安定してセラミック基板21上に載置されるため、各出力電極部材32U,32V,32Wを保持する治具がなくても、超音波接合を行うことができる。
【0053】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ コンデンサ17は、相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材27及び負極用配線部材28に対して、正極端子17aが正極用配線部材27に、負極端子17bが負極用配線部材にそれぞれ電気的に接合されていればよい。即ち、コンデンサ17と基板22との間に正極用配線部材27及び負極用配線部材28が存在する構成に限らない。例えば、図10に示すように、出力電極部材32U,32V,32Wと直交する状態で出力電極部材32U,32V,32W上に絶縁プレート40を配置し、絶縁プレート40上にコンデンサ17を正極端子17a及び負極端子17bがコンデンサ本体に対して基板22と反対側となるように載置された状態で組み付ける。そして、正極用配線部材27及び負極用配線部材28が正極端子17a及び負極端子17bにねじにより固定される。この場合、図10に示すように、正極用配線部材27及び負極用配線部材28の端子部27a,28a及び垂下部27c,28cの長さが長くなる。しかし、コンデンサ17をカバー37の外に配置する場合に比較して、配線インダクタンスは低減される。
【0054】
○ コンデンサ17の配置は、基板22と対応する位置、即ち金属ベース20の上方に限らない。例えば、図11に示すように、金属ベース20の側方に配置してもよい。正極用配線部材27及び負極用配線部材28は、負極用配線部材28がコンデンサ17側、即ち下側になるように平行に配置されるとともに、端子部27a,28aが正極用配線部材27及び負極用配線部材28の先端から下方に屈曲形成されている。そして、正極用配線部材27の接合部27bがセラミック基板21上のドレイン用の回路パターン24bに接合され、負極用配線部材28の接合部28bがセラミック基板21上のソース用の回路パターン24cに接合されている。この実施形態では、正極端子17aと正極用配線部材27との接合及び負極端子17bと負極用配線部材28との接合は、ねじによる締め付け固定ではなく、コンデンサ17に対する熱の影響が半田付けに比較して小さな接合方法、例えば、精密抵抗溶接やレーザビーム溶接で行っている。また、この実施形態では、各アームが1個のセラミック基板21上に2個の半導体チップ23が実装された構成で、図11の紙面と垂直方向にセラミック基板21が6列に配置された構成になっている。そして、図11では回路パターン24b以外の回路基板や出力電極部材32U等の図示を省略している。この場合もスイッチング素子(半導体チップ23)は、正極用配線部材27の接合部27bに対して両側に配置されているため、電力変換装置全体としての配線インダクタンスが低減され、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。また、この実施形態では、コンデンサ17が正極用配線部材27及び負極用配線部材28の接合部27b,28bの回路パターン24b,24cとの接合位置と離れているため、接合は超音波接合に限らず、例えば、半田付けで接合してもよい。なお、図11では、セラミック基板21を金属ベース20に接合するための半田H及び半導体チップ23を回路パターン24bに接合するための半田Hを図示している。
【0055】
○ コンデンサ17が基板22の上方に配置される場合、正極用配線部材27及び負極用配線部材28は、基板22と平行に、かつ相互に絶縁された状態で近接して重なるように配置されていればよく、負極用配線部材28が上側、即ち基板22と対向しない側に配置される構成に限らず、正極用配線部材27が上側に配置される構成としてもよい。しかし、電解コンデンサの場合、外側がグランドのため、負極用配線部材28が上側に配置される方が好ましい。
【0056】
○ コンデンサ17が基板22の上方に配置される構成においても、各アームを2個のセラミック基板21で構成する代わりに、1個のセラミック基板21で構成してもよい、この場合、ゲート用の回路パターン24aを一つにすることにより、回路パターン24a間を電気的に接続するワイヤボンディングが不要になる。また、各アームのドレイン用の回路パターン24b及びソース用の回路パターン24cと、正極用配線部材27、負極用配線部材28及び出力電極部材32U,32V,32Wの各接合部27b,28b,35との接合箇所は2箇所でなく、1箇所ずつでもよくなる。しかし、前記接合箇所を1箇所ずつにすると、超音波接合の際にコンデンサアッシー38を保持する治具や出力電極部材32U,32V,32Wを保持する治具が必要になる。
【0057】
○ スイッチング素子(半導体チップ23)が回路パターン24b上で、正極用配線部材27の接合部27bあるいは出力電極部材32U,32V,32Wの接合部35に対して両側に同数配置されている構成は、半導体チップ23が接合部27b,35の両側に1個ずつ配置される構成に限らない。例えば、図12に示すように、接合部27b,35(二点鎖線で図示)の両側に複数個(図12では2個)ずつ設けてもよい。
【0058】
○ 各回路パターン24a,24b,24c,24dを細長い形状のパターンで形成して、並列状態で配置することは必須ではない。しかし、回路パターン24b,24cをブロック形状に形成した場合は、半導体チップ23を接合部27b,35の両側に同数実装したり、正極用配線部材27及び負極用配線部材28の接合部27b,28bや出力電極部材32U,32V,32Wの接合部35を接合したりするスペースの確保に必要なセラミック基板21の面積が大きくなる。また、回路パターン24b,24cの間隔を狭くすると、出力電極部材32U,32V,32Wが自立状態で各接合部35を超音波接合するのが難しくなる。
【0059】
○ 各アームを構成するセラミック基板21を1個にしてセラミック基板21の数を少なくする構成に限らず、1個のセラミック基板21上に複数のアームを構成するようにしてもよい。例えば、面積の広いセラミック基板21の表面に複数のアームに対応する回路パターン24a,24b,24c,24dを形成する。そして、半導体チップ23を実装し、正極用配線部材27、負極用配線部材28及び出力電極部材32U,32V,32Wの接合部27b,28b,35をそれぞれ回路パターン24b,24cに接合する。
【0060】
○ 正極用配線部材27及び負極用配線部材28は、その幅方向の中心線に対して略線対称に形成されていなくてもよい。
○ 金属ベース20をアルミニウム系金属で形成し、セラミック基板21として、両面にアルミニウム層が形成されたDBA(Direct Brazing Aluminum )基板を用い、DBA 基板の表面に回路パターン24a,24b,24c,24dを形成し、裏面を金属ベース20にアルミニウム系ろう材によりろう付けしてもよい。
【0061】
○ セラミック基板21に代えて、絶縁基板として金属基板の表面に絶縁層を形成し、絶縁層上に回路パターン24a,24b,24c,24dを形成した構成の物を使用してもよい。
【0062】
○ 金属ベース20上に絶縁基板を半田付けあるいはろう付けで接合する代わりに、金属ベース20上に絶縁層を形成し、その絶縁層上に回路パターン24a,24b,24c,24dを形成してもよい。この場合、部品点数が少なくなるとともに、絶縁基板を金属ベース20上に接合する工程が不要になる。
【0063】
○ コンデンサ17の数は4個に限らず、インバータ装置11の定格電流値及び使用するコンデンサの容量により決まり、3個以下でも5個以上でもよい。
○ コンデンサ17は電解コンデンサに限らず、例えば電気二重層コンデンサであってもよい。
【0064】
○ スイッチング素子Q,Q1〜Q6はMOSFETに限らず、他のパワートランジスタ(例えば、IGBT(絶縁ゲートバイポーラ型トランジスタ))やサイリスタを使用してもよい。
【0065】
○ 各アームを構成するスイッチング素子Q及びダイオードDの組は4組に限らず、各アームは偶数個、好ましくは4N個(Nは自然数)のスイッチング素子を備えていればよい。偶数個であれば接合部27b,35の両側にスイッチング素子を同数配置することができる。4N個であれば、接合部27b,35を2箇所に分けて設けることにより、接合部27b,35を介して正極用配線部材27や出力電極部材32U等をセラミック基板21上に接合する際に自立状態で配置し易くなる。
【0066】
○ 1組のスイッチング素子及びダイオードは、1個の半導体チップ23としてパッケージ化される構成に限らず、スイッチング素子及びダイオードがそれぞれ回路パターン上に実装された構成でもよい。
【0067】
○ インバータ装置11は、3相交流を出力する構成に限らず、単相交流を出力する構成としてもよい。単相交流を出力する構成では上アーム及び下アームの組が2組存在する。
【0068】
○ インバータ装置11を製造する各工程は、前記実施形態で説明した順に行われる必要はない。例えば、セラミック基板21に半導体チップ23を実装する工程やコンデンサアッシー38を組み立てる工程をそれぞれ別工程として、半導体チップ23が実装されたセラミック基板21やコンデンサアッシー38を複数製造しておき、それらの部品を使用してインバータ装置11の製造を行ってもよい。
【0069】
○ 出力電極部材32U,32V,32Wをセラミック基板21に超音波接合する工程と、コンデンサアッシー38をセラミック基板21に超音波接合する工程とを同じ工程としてもよい。例えば、支持枠30に各出力電極部材32U,32V,32Wを位置決めした状態で保持可能な保持部を設ける。そして、各出力電極部材32U,32V,32Wを保持部に保持した状態で金属ベース20に固定した後、直ぐに超音波接合を行わず、コンデンサアッシー38のセラミック基板21への超音波接合時に行うようにする。出力電極部材32U,32V,32Wの接合部35が正極用配線部材27及び負極用配線部材28の接合部27b,28bと一直線上に配置されているため、超音波接合用のツールを配線部材27,28に沿って移動させることで、ツールが各接合部27b,28b,35と順に対向する状態になり、効率良く超音波接合を行うことができる。
【0070】
○ 出力電極部材32U,32V,32Wのセラミック基板21に対する超音波接合をコンデンサアッシー38のセラミック基板21に対する超音波接合より先に行う場合は、出力電極部材32U,32V,32Wの接合部35を正極用配線部材27及び負極用配線部材28の接合部27b,28bと一直線上に配置しなくてもよい。
【0071】
○ 超音波接合は各接合点(接合箇所)を一点ずつ順に行う方法に限らず、複数点ずつ行うようにしてもよい。この場合、1点ずつ行う場合に比較して、全ての接合点の超音波接合が完了するまでの時間を短縮することができる。特に2点ずつ行う場合は、超音波接合ツールの体格をさほど大きくせず、接合点の数も偶数であるため、効率良く行うことができる。
【0072】
○ 電力変換装置は、インバータ装置11に限らず、例えば、DC−DCコンバータに適用してもよい。
○ 駆動信号入力端子G1〜G6の第1端部を回路パターン24aに、信号端子S1〜S6の第1端部を回路パターン24dにそれぞれ接合する時期は、コンデンサアッシー38をセラミック基板21に超音波接合する前に限らず、支持枠30を金属ベース20に固定した後、支持枠30内へシリコーンゲルを充填するまでに行えばよい。
【0073】
以下の技術的思想(発明)は前記実施形態から把握できる。
(1)請求項1〜請求項6のいずれか一項に記載の発明において、前記基板は、金属ベースと、その上に接合されるとともに、表面に絶縁層を介して回路パターンが形成された複数の絶縁基板とで構成されている。
【0074】
(2)請求項1〜請求項6及び前記技術的思想(1)のいずれか一項に記載の発明において、前記スイッチング素子が実装される回路パターンに電気的に接合される出力電極部材の接合部に対して、前記スイッチング素子は両側に同数配置されている。
【図面の簡単な説明】
【0075】
【図1】(a)はインバータの回路図、(b)は一つのアームの回路図。
【図2】インバータ装置のカバーを省略した模式斜視図。
【図3】同じく平面図。
【図4】(a)は図3のA−A線断面図、(b)は(a)の一部省略部分拡大図。
【図5】半導体チップのソース及びゲートと各回路パターンとのワイヤボンディングの状態を示す部分模式図。
【図6】(a)は図3のB−B線断面図、(b)は(a)の部分拡大図。
【図7】(a)はチップ部品が実装されたセラミック基板の模式斜視図、(b)はセラミック基板が実装された金属ベースの模式斜視図。
【図8】(a)は金属ベースに支持枠が取り付けられた状態の模式斜視図、(b)は出力電極部材を取り付けた状態の模式斜視図。
【図9】コンデンサアッシー、金属ベース、支持枠及び出力電極部材の関係を示す模式斜視図。
【図10】別の実施形態の断面図。
【図11】別の実施形態の側面図。
【図12】別の実施形態における半導体チップと接合部の配置を示す模式図。
【図13】(a)は従来技術の斜視図、(b)は同じく分解斜視図。
【符号の説明】
【0076】
Q,Q1,Q2,Q3,Q4,Q5,Q6…スイッチング素子、11…インバータ装置、17…コンデンサ、17a…正極端子、17b…負極端子、22…基板、23…スイッチング素子としての半導体チップ、24b,24c…回路パターン、27…正極用配線部材、27a,28a…端子部、27b,28b,35…接合部、28…負極用配線部材。
【特許請求の範囲】
【請求項1】
一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる複数組のスイッチング素子群が実装された基板と、
相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材及び負極用配線部材と、
正極端子が前記正極用配線部材に電気的に接続され、負極端子が前記負極用配線部材に電気的に接続されたコンデンサと
を備えた電力変換装置であって、
前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに対して端子部の接合部において電気的に接合され、前記スイッチング素子は少なくとも前記正極用配線部材の接合部に対して両側に同数配置されていることを特徴とする電力変換装置。
【請求項2】
前記正極用配線部材及び前記負極用配線部材は、前記基板と平行に重なるように配置されるとともに、その幅方向の両端部から前記端子部が複数個、前記基板側に向かって延出し、かつ先端部が基板と平行に延びるように屈曲されて前記接合部が形成され、かつ前記各端子部の位置が、前記正極用配線部材及び前記負極用配線部材を自立状態で前記基板上に載置可能な位置に設定されている請求項1に記載の電力変換装置。
【請求項3】
前記正極用配線部材及び前記負極用配線部材は、その幅方向の中心線に対して略線対称に形成されている請求項2に記載の電力変換装置。
【請求項4】
前記コンデンサは、前記正極用配線部材及び前記負極用配線部材のうちの前記基板と対向しない一方の配線部材上に、前記正極端子及び前記負極端子が前記配線部材側になる状態に配置されている請求項3に記載の電力変換装置。
【請求項5】
前記電力変換装置はインバータ装置であり、各アームは4N個(Nは自然数)のスイッチング素子を備えており、前記正極用配線部材及び前記負極用配線部材の前記接合部はアーム毎に2個設けられている請求項4に記載の電力変換装置。
【請求項6】
前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに超音波接合で接合されている請求項1〜請求項5のいずれか一項に記載の電力変換装置。
【請求項1】
一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる複数組のスイッチング素子群が実装された基板と、
相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材及び負極用配線部材と、
正極端子が前記正極用配線部材に電気的に接続され、負極端子が前記負極用配線部材に電気的に接続されたコンデンサと
を備えた電力変換装置であって、
前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに対して端子部の接合部において電気的に接合され、前記スイッチング素子は少なくとも前記正極用配線部材の接合部に対して両側に同数配置されていることを特徴とする電力変換装置。
【請求項2】
前記正極用配線部材及び前記負極用配線部材は、前記基板と平行に重なるように配置されるとともに、その幅方向の両端部から前記端子部が複数個、前記基板側に向かって延出し、かつ先端部が基板と平行に延びるように屈曲されて前記接合部が形成され、かつ前記各端子部の位置が、前記正極用配線部材及び前記負極用配線部材を自立状態で前記基板上に載置可能な位置に設定されている請求項1に記載の電力変換装置。
【請求項3】
前記正極用配線部材及び前記負極用配線部材は、その幅方向の中心線に対して略線対称に形成されている請求項2に記載の電力変換装置。
【請求項4】
前記コンデンサは、前記正極用配線部材及び前記負極用配線部材のうちの前記基板と対向しない一方の配線部材上に、前記正極端子及び前記負極端子が前記配線部材側になる状態に配置されている請求項3に記載の電力変換装置。
【請求項5】
前記電力変換装置はインバータ装置であり、各アームは4N個(Nは自然数)のスイッチング素子を備えており、前記正極用配線部材及び前記負極用配線部材の前記接合部はアーム毎に2個設けられている請求項4に記載の電力変換装置。
【請求項6】
前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに超音波接合で接合されている請求項1〜請求項5のいずれか一項に記載の電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2009−213269(P2009−213269A)
【公開日】平成21年9月17日(2009.9.17)
【国際特許分類】
【出願番号】特願2008−54048(P2008−54048)
【出願日】平成20年3月4日(2008.3.4)
【出願人】(000003218)株式会社豊田自動織機 (4,162)
【Fターム(参考)】
【公開日】平成21年9月17日(2009.9.17)
【国際特許分類】
【出願日】平成20年3月4日(2008.3.4)
【出願人】(000003218)株式会社豊田自動織機 (4,162)
【Fターム(参考)】
[ Back to top ]