電子装置、および、雑音電流測定方法
【課題】筐体内において電子部品を搭載した基板に流れる雑音電流を抑制し、電子装置の誤動作を防止する。
【解決手段】電子部品を搭載した基板１０３と筐体１０２とが金属スペーサー１０８およびネジ１０４によって固定されている。金属スペーサー１０８と基板１０３の間には絶縁物を基材とした雑音抑制部材１００が配置されている。雑音抑制部材１００の金属スペーサー側には第１の導電膜が形成され、雑音抑制部材１００の基板側には第２の導電膜が形成され、第１の導電膜と第２の導電膜の間には抵抗部材１０１が配置されている。この抵抗部材によって筐体から基板に流れ込む雑音電流を抑制することが出来る。
【解決手段】電子部品を搭載した基板１０３と筐体１０２とが金属スペーサー１０８およびネジ１０４によって固定されている。金属スペーサー１０８と基板１０３の間には絶縁物を基材とした雑音抑制部材１００が配置されている。雑音抑制部材１００の金属スペーサー側には第１の導電膜が形成され、雑音抑制部材１００の基板側には第２の導電膜が形成され、第１の導電膜と第２の導電膜の間には抵抗部材１０１が配置されている。この抵抗部材によって筐体から基板に流れ込む雑音電流を抑制することが出来る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、筐体内の基板に配置された電子部品が静電気等ノイズに起因した半導体の破壊や誤動作を防止した構成を有する電子装置および、電子装置に印加される静電気等による雑音電流の測定方法に関する。
【背景技術】
【０００２】
コンシューマー装置や製造装置・検査装置などの電子装置では、人が触れる部位などへの接触した場合の静電気放電、あるいは、気中での静電気放電を受けて誤動作しないことを確認するイミュニティ試験が定められている(ＩＥＣ６１０００−４−２)。また、近年の半導体の電源電圧低下による動作マージン減少によるイミュニティ耐性劣化や電子装置の軽量化のための筐体非金属化などにより、これら電子装置の静電気に対する環境は年々厳しくなっている。そのため、上記静電気試験を通過するために必要となる対策コストも増大する傾向にある。更に、静電気による誤動作に関しては上記試験を通過した装置においても発生しており大きな問題となっている。
【０００３】
この状況において、電子装置のイミュニティ耐性や静電気耐性を向上させる技術の要望は高くなっている。このため、静電気の影響を受けるＬＳＩなどの半導体へ流入する雑音電流を抑制する部品や基板・筐体構造、および基板・筐体に対する設計技術の構築が急務となっている。更に、前記した雑音抑制部品や基板・筐体構造の設計技術構築に向けては、イミュニティ試験時や静電気試験時における電流経路の同定技術の構築や障害発生メカニズムの解明も重要となってきている。
【０００４】
静電気を含めたイミュニティ問題に対しては、電子装置の筺体と基板とを接続するネジ／スペーサー部に流れる電流が重要である。特に、静電気問題においては、静電気放電によって発生した雑音電流は筺体からネジ／スペーサーを介して基板に流れ込む経路をとり、また、基板に流れ込んだ雑音電流はネジ／スペーサーを介して筺体へ逃がす為の経路をとる可能性があるからである。
【０００５】
また、電子装置からの不要電磁波放射問題に関しても同じように重要である。なぜなら、ＬＳＩなどの半導体で発生した雑音電流は基板からネジ／スペーサー部を介して筺体に流入し電磁波放射の発生要因となるためである。
【０００６】
これらの問題に対して以下のような技術が提案されている。「特許文献１」、「特許文献２」、「特許文献３」には、インダクタンスと容量とで構成された伝送線路構造によりローパスフィルタ特性を保持させたネジ状部品が記載されている。
【０００７】
また、「特許文献４」、「特許文献５」、「特許文献６」には、電子装置の筐体と基板とを固定する金属スペーサーの周囲を磁性コアで囲み、一体化したスペーサーが記載されている。さらに、「特許文献４」には、前記スペーサーと筐体の間にワッシャー状の抵抗シートを挿入する技術が記載されている。
【０００８】
一方、「特許文献６」には、電子装置全体から放射される不要電磁波の発生原因を特定するために、電子装置の筺体と基板とを接合するネジ部に流れる電流を計測する技術が記載されている。これは、筺体と基板とのネジ部に流れる電流によって発生した磁束を検知するコイルを有した電流プローブおよびそれを使った測定法に関するものである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−２６７１３４号公報
【特許文献２】特開２００１−７６９３１号公報
【特許文献３】特開２００１−７６９３２号公報
【特許文献４】特開平９−２３０８３号公報
【特許文献５】特開平１０−１６３６６５号公報
【特許文献６】特開２００７−８５７４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１、特許文献２、または特許文献３では、筺体と基板とを結合するネジにおいて、電流に対してネジのインダクタンスと寄生容量が分布的に配置されるローパスフィルタ構造が記載されている。しかし、長さ５〜１０ｍｍ程度のネジおよび直径２〜６ｍｍ程度の開口部で形成されるインダクタンスと容量は非常に小さいため、ローパスフィルタの遮断周波数はＧＨｚ近くなることが予測される。そのため、静電気放電電流のように数ＭＨｚ〜数ＧＨｚの広帯域な雑音電流に対しては遮断周波数帯域が足りないという課題がある。
【００１１】
また、基板と筺体との間の寄生容量も考慮することで、遮断周波数を数百ＭＨｚとなるとあるが、この遮断周波数は、基板と筺体の構造で決まり、遮断周波数を意図的にコントロールできない、あるいは、遮断周波数帯域が足りないということも課題となる。更に、損失となる抵抗成分を考慮していないためインダクタンスと容量とが共振した場合では、逆に電流が大きくなってしまう課題も上げられる。
【００１２】
また、特許文献４および特許文献５では、筺体と基板とを磁性体で囲まれた金属スペーサーで接続することで筺体内の空洞共振による電磁波放射を抑制し、また、筺体と金属スペーサーとの間に抵抗シートを挿入することでネジに流れる高周波電流を抑制している。
【００１３】
しかし、磁性体で囲まれた金属スペーサーでは基板から筺体に流れる電流に対して直列に磁性体が持つインダクタンス成分と抵抗成分とが挿入されていないため一部電流は金属スペーサーを介して流れる恐れもあり、狙った低減効果を得られない可能性もある。
【００１４】
また、筺体と金属スペーサーとの間に挿入した抵抗シートは、抵抗値の選択性が無く数ＭＨｚ〜数ＧＨｚの広帯域な雑音電流に対して十分な抑制効果を得られない課題が挙げられる。筺体とネジスペーサーの間に抵抗シートを挿入する場合は、ネジや筺体及び基板の持つインダクタンス成分とでノイズの遮断周波数帯域が決まるため抵抗値の選択性は重要となる。
【００１５】
一方、特許文献６ではネジ部に流れる電流によって発生する磁束を検知するコイルを有したプローブにより、基板と筺体との接続部に流れる電流を測定する手法が提案されている。しかし、特許文献６にあるプローブでは、先端のコイル部が外来磁界などの直接飛込みに対しても感度を持っている。特に、静電気試験に使用する静電ガンが発する磁界強度は非常に大きくなる。そこで、静電気試験などのイミュニティ試験においては、測定したいネジ部に流れる電流への感度を保ったまま、外来磁界に対する感度を抑えることが大きな課題となる。
【００１６】
したがって、本発明の目的は基板と筺体との接合部、ネジやスペーサーに流れる静電気放電電流などの広帯域な雑音電流に対して直列に損失成分を挿入する事ができ、且つ遮断周波数帯域を意図的にコントロールできる雑音抑制部品を提供することである。また、本発明における他の目的は、雑音抑制部品を使うことで、対策時に新たな部品の追加や基板配線パターンの変更などのコスト増を招くことなく、通常の部品と置き換えることが可能な部品を提供することである。
【００１７】
本発明のさらに他の目的は、イミュニティ試験時に試験機などから発せられる外来磁界に対する感度が小さい電流測定用プローブを提供し、且つそれを用いた測定法を提供することである。
【課題を解決するための手段】
【００１８】
（１）筐体と、回路部品が搭載された基板をネジおよび金属スペーサーで固定した電子装置であって、前記基板と前記金属スペーサーの間には絶縁物を基材とした雑音抑制部材が配置され、前記雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されていることを特徴とする電子装置。
【００１９】
（２）前記抵抗体は前記雑音抑制部材の第１の面に配置されていることを特徴とする（１）に記載の電子装置。
【００２０】
（３）前記抵抗体は前記雑音抑制部材の内部に埋設されていることを特徴とする（１）に記載の電子装置。
【００２１】
（４）前記抵抗体は並列に複数形成されていることを特徴とする（１）に記載の電子装置。
【００２２】
（５）筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび金属スペーサーで固定した電子装置であって、前記基板と前記金属スペーサーの間には絶縁物を基材とした第１の雑音抑制部材が配置され、前記第１の雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記第１の雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には第１の抵抗部材が配置されており、前記ネジの皿部と前記基板の間には第２の雑音抑制部材が形成され、前記第２の雑音抑制部材の前記ネジの皿部の側には第３の導電膜が形成され、前記第２の雑音抑制部材の前記基板側には第４の導電膜が形成され、前記第３の導電膜と前記第４の導電膜の間には第２の抵抗部材が配置されていることを特徴とする電子装置。
【００２３】
（６）筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび内部に金属を有するスペーサーで固定した電子装置であって、前記基板と前記スペーサーとは接触し、前記基板と前記スペーサーの内部の金属は前記基板と接触しておらず、前記ネジの皿部と前記基板の間には雑音抑制部材が形成され、前記雑音抑制部材の前記ネジの皿部の側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されていることを特徴とする電子装置。
【００２４】
（７）筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよびスペーサーで固定した電子装置であって、前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、前記第１の導体部と前記第２の導体部との間には抵抗体が配置されていることを特徴とする電子装置。
【００２５】
（８）前記抵抗体は前記絶縁体部の表面に配置されていることを特徴とする（７）に記載の電子装置。
【００２６】
（９）前記抵抗体は前記絶縁体部の内部に埋設されていることを特徴とする（７）に記載の電子装置。
【００２７】
（１０）前記抵抗体は複数形成されていることを特徴とする（７）に記載の電子装置。
【００２８】
（１１）筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび内部に金属を有するスペーサーで固定した電子装置であって、前記基板と前記スペーサーとは接触し、前記基板と前記スペーサーの内部の金属は前記基板と接触しておらず、前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、前記第１の導体部と前記第２の導体部との間には抵抗体が配置されていることを特徴とする電子装置。
【００２９】
（１２）電子装置おける雑音電流の測定方法であって、前記電子装置は、筐体と、回路部品が搭載された基板をネジおよび金属スペーサーで固定した構成であって、前記基板と前記金属スペーサーの間には絶縁物を基材とした雑音抑制部材が配置され、前記雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されており、前記抵抗体の２つの端部間の電圧を、前記抵抗体と直列に接続した整合抵抗を介して測定することを特徴とする電子装置における雑音電流の測定方法。
【００３０】
（１３）電子装置おける雑音電流の測定方法であって、前記電子装置は、筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよびスペーサーで固定した電子装置であって、前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、前記第１の導体部と前記第２の導体部との間には抵抗体が配置されており、前記抵抗体の２つの端部間の電圧を、前記抵抗体と直列に接続した整合抵抗を介して測定することを特徴とする電子装置における雑音電流の測定方法。
【発明の効果】
【００３１】
情報処理装置や情報家電装置および記憶装置など電子装置に搭載されるプリント基板に対策部品を追加することなく、電子装置の静電気耐性などのイミュニティ耐性を向上させ電子装置の信頼性を高めることができる。また、電子装置から放射される不要電磁波の抑制をすることもできる。
【図面の簡単な説明】
【００３２】
【図１】金属スペーサーと基板間に抑制部品を実装した装置断面図である。
【図２】ネジと基板間に抑制部品を実装した装置断面図である。
【図３】スペーサーと基板／ネジと基板間に抑制部品を実装した装置断面図である。
【図４】抵抗を８個備えた抑制部品の平面図および断面図である。
【図５】抵抗を５個備えた抑制部品の平面図および断面図である。
【図６】抵抗を８個埋設した構造の抑制部品の平面図および断面図である。
【図７】抵抗を５個埋設した構造の抑制部品の平面図および断面図である。
【図８】抵抗をネジの皿の上またはネジの皿の中に配置した雑音抑制構造を持つネジの断面図である。
【図９】雑音抑制構造を持つネジを実装した装置断面図である。
【図１０】抵抗検出型ネジ電流プローブの上面図および断面図である。
【図１１】金属筺体と基板との間に流れる雑音電流測定時の断面図である。
【図１２】抵抗検出型プローブを使った雑音電流測定ブロック図である。
【図１３】抵抗検出型プローブの検出電圧周波数特性グラフである。
【図１４】雑音抑制部品の入れ方による雑音電流経路制御イメージ図である。
【図１５】抵抗検出型プローブを複数個使っての測定イメージ図である。
【図１６】従来の金属筺体と基板固定イメージ図である。
【発明を実施するための形態】
【００３３】
以下、本発明を示す図を参照しながら実施の形態とともにその効果について詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有するものは同一の符号を付け、その繰り返しは省略する。
【実施例１】
【００３４】
図１は静電気雑音抑制部品を実装した装置における断面図であり、本発明における代表的な実施の形態を示す図である。
【００３５】
本発明の実施の形態の詳細を説明する前に、図１６を使って従来の静電気試験時における問題点を説明する。図１６は、電子装置の金属筺体１０２と基板１０３とを金属スペーサー１０８を介してネジ１０４にて固定した時の装置断面図を示している。また、基板１０３はグランド配線１０６，電源配線１０７を有しており，ＬＳＩ(Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)１０９そしてバイパスコンデンサ１１０が実装されている。
【００３６】
「背景技術」にて述べたように、ＩＥＣ６１０００−４−２で定められている静電気試験では、電子装置において人が触れる部位、例えば図１６の金属筺体１０２などへ放電銃１１１を使って静電気雑音１１２を印加する。このときに発生する雑音電流１０５は、金属筺体１０２から金属スペーサー１０８および金属ワッシャー９０１，もしくはネジ１０４および金属ワッシャー９０１を介して基板１０３のグランド配線１０６へ流れ込む。
【００３７】
この雑音電流１０５がグランド配線へ流れ込むことでグランド配線１０６の電位変動が起こり、ＬＳＩ１０９などの能動素子の誤リセットや発信器のロック解除などの誤動作が引き起こされる。また、グランド配線１０６へ流れ込んだ雑音電流１０５から容量性／誘導性結合により雑音電圧／電流が電源配線１０７や信号配線などに誘起され、これにより前述と同様にＬＳＩ１０９が誤動作する。これは、最終的に電子装置システム全体の障害となり信頼性を劣化させる。
【００３８】
つまり、電子装置システム全体の信頼性を上げるためには、前述した静電気雑音１１２によるＬＳＩ１０９誤動作の低減が課題である。その目的として、基板１０３上にバイパスコンデンサ１１０などの対策部品を実装する。この対策部品は、他にバリスタやＥＳＤ保護ダイオード、ＥＭＩフィルタなどがある。
【００３９】
しかし、静電気試験時に基板１０３上の何処(どの配線)を雑音電流１０５が支配的に流れるのか予測も難しく、そのメカニズムも分かっていない。したがって、雑音電流１０５の電流経路に対して前述した対策部品を的確且つ効果的に配置することは非常に難しい。そのため、問題となりそうな箇所すべてに対策部品を実装可能な基板設計を行うため、基板サイズに対する対策部品コストの占める割合が大きくなると共に部品コストや基板コストの増大を招く。
【００４０】
これを避けるためには、基板１０３上のＬＳＩ１０９やグランド配線１０６および電源配線１０７へ雑音電流１０５が流入しない根本施策が必要で、本発明では、金属筺体１０２から金属スペーサー１０８を介して基板１０３へ流れ込む雑音電流１０５を抑制する部品を提供する。
【００４１】
次に、図１を使って本発明にて提供する部品の詳細を説明する。前述したように、静電気試験において図１の金属筺体１０２へ放電銃１１１にて静電気雑音１１２を印加することで、金属筺体１０２から金属スペーサー１０８もしくはネジ１０４を介して基板１０３へ雑音電流１０５が流入する。
【００４２】
本発明では、図１に示すように金属スペーサー１０８と基板１０３の間に雑音抑制部品１００を挿入する。雑音抑制部品１００は、表面に配線を有する絶縁物の基材に抵抗１０１が配置されたものである。この雑音抑制部品１００を挿入することにより、金属筺体１０２から基板１０３へ流れ込む雑音電流１０５の経路に対して損失成分となる抵抗１０１を意図的に配置することができる。
【００４３】
このように、雑音電流１０５の経路に対して損失成分を挿入することで、基板１０３へ流れ込む雑音電流１０５を低減できる。その結果、前述したように基板１０３上で問題となりそうな箇所全てに対策部品を配置する必要は無く、基板コストの増大を抑える事ができる。
【００４４】
また、この雑音抑制部品１００は、図１６の金属ワッシャー９０１の代わりに挿入するため、新たな部品追加は発生しない。また、従来技術で述べた抵抗シートや磁性体を金属スペーサー１０８と基板１０３間へ挿入するような新たな部品追加は発生しない。加えて、意図した抵抗値を挿入することができるため、雑音電流１０５の低減量および低減したい周波数帯域を容易にコントロールすることができる。
【００４５】
次に、本実施例で示した図１とは異なる実施の形態について図２を用いて説明する。図２は金属筺体１０２と基板とを接続するスペーサーが、表面がプラスチックで内部が金属である金属内蔵プラスチックスペーサー２０１となっている。図２において、スペーサー内の金属は基板１０３とは直接接していない。
【００４６】
この場合、放電銃１１１にて金属筺体１０２へ静電気雑音１１２を印加した時に流れる雑音電流１０５は、図２においては、図１と異なり金属スペーサー１０８を介して基板１０３へ流れ込む成分は非常に少ない。何故なら金属内蔵プラスチックスペーサーの存在によって基板１０３のグランド配線１０６筐体１０２とは導通していないためである。その結果、筐体１０２から金属スペーサーとネジを介して基板１０３に流れる電流を抑制することが出来る。
【００４７】
図３は本発明のさらに他の形態である。図３は、本発明における雑音抑制部品１００を金属スペーサー１０８と基板１０３、およびネジ１０４と基板１０３との間の両者に挿入した実施の形態を示している。この雑音抑制部品１００を図３のように配置することで、金属筺体１０２から金属スペーサー１０８を介して基板１０３へ流入する雑音電流１０５、および金属筺体から金属スペーサー１０８更にはネジ１０４を介して基板１０３へ流入する雑音電流１０５の両者を抑制することができる。これにより、図１で示した形態より更に雑音電流１０５の低減効果を狙うことができる。
【００４８】
本実施例１では図１〜３を用いて、金属筺体１０２と基板１０３とを接続する一つの部位についてのみ実施の形態を説明した。しかし、本発明における雑音抑制部品１００は、金属筺体１０２と基板１０３と接続する部位全てに挿入すればさらに高い効果が得られる。
【００４９】
また、図１４に示すように、金属筺体１０２と基板１０３とを接続する部位において、雑音抑制部品１００を挿入する部位の選択や雑音抑制部品１００の抵抗１０１の値を任意に変えることで、金属筺体１０２から基板１０３へ流れる雑音電流１０５の経路を制御する事が可能となる。図１４において、１００aから１００ｃは雑音電流抑制部品を示し、１４４ａから１４４ｄはネジ部品を示している。
【００５０】
したがって、例えば、雑音抑制部品１００aあるいは雑音抑制部品１００ｂの抵抗を大きくすることによって、図１４の点線の矢印で示す雑音電流を抑え、雑音電流を実線で示すような方向に多く流すように制御することが可能である。すなわち、図１４の実践の矢印のように雑音電流を流すことによってＬＳＩに向かう雑音電流を小さくすることが出来る。
【００５１】
また、本実施例ではイミュニティ試験の一つである静電気試験について特化して述べたが、ＩＥＣで定められている電磁波を照射する放射イミュニティ試験やパルス雑音を印加するイミュニティ試験についても同様の効果が得られることは言うまでもない。
【００５２】
以上述べたように、本発明における雑音抑制部品１００により静電気試験時に金属筺体１０２から基板１０３へ流入する雑音電流１０５を低減し、基板１０３へ実装されたＬＳＩ１０９に混入する雑音も抑制することができる。その結果、ＬＳＩ１０９の誤動作を低減し、本発明により信頼性の高い電子装置を提供することができる。
【実施例２】
【００５３】
次に、図４〜図８を用いて本発明における雑音抑制部品１００の実施の形態について詳細を説明する。図４〜図７は、金属ワッシャー９０１とほぼ同サイズ・同形状となる構造を有した雑音抑制用の部品である。また、図８はネジ１０４と同じ構造をした雑音抑制用の部品である。いずれも、従来使用されている金属ワッシャー９０１やネジ１０４と代替で使用することが可能である。
【００５４】
まず、図４および図５について詳細を説明する。図４（ａ）および図５(ａ)が雑音抑制部品１００の上面図、図４（ｂ）および図５(ｂ)が雑音抑制部品１００の断面図である。ここで、図４(ｂ)および図５(ｂ)の雑音抑制部品１００断面図において、上部をＡ面そして下部をＢ面と定義する。
【００５５】
雑音抑制部品１００はネジを通すネジ穴４００、Ａ面接続バッド４０１ａおよびＢ面接続パッド４０１ｂそして抵抗１０１とで構成される。雑音抑制部品１００に搭載される抵抗１０１は、Ａ面接続パッド４０１ａとＢ面接続パッド４０１ｂとを任意の抵抗値で電気的に接続するものである。
【００５６】
これにより、Ａ面接続パッド４０１ａとＢ面接続パッド４０１ｂとの間で抵抗１０１により電気的損失を持った構造となる。また、ビア４０２は雑音抑制部品１００のＢ面接接続パッド４０１ｂをＡ面とＢ面とで接続するためのものである。
【００５７】
この構造を持つ雑音抑制部品１００を挿入することで、図１〜図３に示した金属スペーサー１０８と基板１０３間、もしくはネジ１０４と基板１０３間に任意の抵抗を挿入することができる。
【００５８】
図４は抵抗を８個搭載した構造であり、例えば１０オームの抵抗値を雑音抑制部品１００の抵抗値とするのであれば８０オームのチップ抵抗を８個実装すれば良い。また、図５は抵抗を５個搭載する構造で、同様に１０オームの抵抗値を雑音抑制部品１００の抵抗値とするのであれば５０オームのチップ抵抗を５個実装すれば良い。
【００５９】
図５では、抵抗をネジ孔の片側に配置しているので、抵抗を同心円状に配置する場合に比較して外形を小さくすることが出来る。一方、抵抗を片側にのみ配置すると、抵抗を同心円状に配置する場合に比較してインダクタンスの制御の自由度が制限される。
【００６０】
図６および図７は、本発明である雑音抑制部品１００における別の実施の形態を示すものである。図４および図５と同様に、図６(ａ)および図７(ａ)が雑音抑制部品１００の上面図、図６(ｂ)および図７(ｂ)が雑音抑制部品１００の断面図である。先に説明した実施の形態である図４と図５との相違点は、抵抗１０１が雑音抑制部品１００のＡ面とＢ面との間、つまり内層に埋設されていることである。
【００６１】
図４および図５で示した実施の形態では、雑音抑制部品１００のＡ面へ実装した抵抗１０１の高さの制約で、金属スペーサー１０８や部品などが密集した装置においては、本発明の雑音抑制部品１００を挿入できない恐れがあった。しかし、図６および図７の構造では、抵抗１０１の部品による高さの制約が無いため、前述した部品密集地帯への挿入は可能となる。
【００６２】
また、図６および図７で示した雑音抑制部品１００の抵抗値は図４および図５と同じように設定することができる。但し、図４および図５においては、外付けで抵抗１０１を実装することが出来るので、抵抗１０１の抵抗値を任意に変えることは可能だが、図６および図７では任意に変えることは困難である。
【００６３】
ちなみに、図６および図７ではチップ抵抗を雑音抑制部品１００の内層へ埋設した構造であるが、チップ抵抗の替わりに抵抗材料を埋め込んだ構造でも同様の効果を得ることが出来る。
【００６４】
また、図４〜図７に示した実施の形態では抵抗１０１を８個もしくは５個を搭載した雑音抑制部品１００を示したが、この抵抗１０１の数は１個でも１０個でも同様の効果が得られる。この場合、抵抗１０１の数をＮ個実装して雑音抑制部品１００の抵抗値をＲオームとすると、抵抗１０１はＲ［オーム］をＮ［個］で割った値を実装すれば良い。
【００６５】
図８は本実施例における雑音抑制部品１００のさらに他の形態を示す断面図である。図８に示す雑音抑制部品１００は、ネジ自身に雑音抑制構造を持たせた雑音抑制ネジ８００である。この構造は、雑音抑制ネジ８００とネジの皿８０１にある導体８０２の間に抵抗１０１を実装した構造である。
【００６６】
図８（ａ）および図８（ｂ）におけるネジは、軸部と皿部を有し、皿部は、軸部と接続している第１の導電部と、第１の導電部を囲む絶縁部と、絶縁部を囲む第２の導電部から構成されていることを基本構造としている。したがって、この状態では、皿部の第１の導電部と、皿部の第２の導電膜とは電気的には導通していない。本実施形態は、この皿部における第１の導電部と第２の導電部の間に抵抗体を配置することである。
【００６７】
図８(ａ)は、ネジの皿８０１上へ抵抗１０１を実装した構造であり、図８(ｂ)はネジの皿８０１内部へ抵抗１０１を埋設した構造をとっている。抵抗値の決め方および抵抗１０１の個数は、図４〜７で前述した内容と同じである。また、図８(ｂ)の埋設する抵抗１０１は、図６と図７と同じようにチップ抵抗でも、抵抗材料を充填した構成でも同等の効果が得られる。
【００６８】
図９は、図８で説明した雑音抑制ネジ８００を実際の装置へ適用した例を示す断面図である。図９の構成は、図２で説明したような、金属内蔵のプラスチックスペーサー２０１を使用した場合、内蔵金属およびネジ１０４を介して雑音電流が基板１０３に流入する電流を抑制することが出来る。
【００６９】
図２では、金属ワッシャー９０１の代わりに雑音抑制部品１００を挿入していたが、図９に示す本実施の形態では金属ネジ１０４の代わりに雑音抑制ネジ８００にて基板１０３と筺体１０２および金属内蔵プラスチックスペーサー２０１とを固定し、雑音電流１０５の抑制をしている。
【００７０】
なお、図９の構成は、スペーサーとして内部に金属を有するスペーサーを使用しているが、本実施例はかならずしもこの構成に限らない。例えば、スペーサーとして金属スペーサーを用いてもよい。この場合は、金属スペーサーの側の抵抗は小さくなると予想されるが、基板における金属スペーサー側の雑音電流よりも、基板におけるネジの皿側の電流を制御、あるいは、抑制したい場合もあるからである。
【００７１】
以上、図１〜図９まで静電気試験時に金属筺体１０２から基板１０３へ流れ込む雑音電流１０５を抑制することに主眼を置いて説明した。しかし、逆にＬＳＩ１０９から基板１０３のグランド配線１０６およびネジ１０４や金属スペーサー１０８を介して金属筺体１０２に流れ込む雑音電流１０５に対しても、本発明で提案する雑音抑制部品１００は同様の効果があることは言うまでもない。
【実施例３】
【００７２】
実施例３では、雑音測定用プローブおよび測定法について説明する。図４〜図７に示したワッシャー型の雑音抑制部品１００の構造を変形することで雑音測定用プローブに活用することができる。これを使えば、図１〜図３に示した静電気試験時に金属筺体１０２から金属スペーサー１０８やネジ１０４を介して基板１０３へ流れ込む雑音電流１０５の測定が可能となる。
【００７３】
上述した金属筺体１０２と基板１０３との接合部に流れる電流を計測するプローブ構造の実施の形態の一例について図１０を使って説明する。図１０(ａ)が抵抗検出型プローブ１０００の上面図、図１０(ｂ)が抵抗検出型プローブ１０００の断面図である。
【００７４】
図４に示した雑音抑制部品１００の構造を改良して、抵抗検出型プローブ１０００に変形したものが図１０である。この抵抗検出型プローブ１０００は、ネジ穴４００とＡ面接続パッド４０１ａおよびＢ面接続パッド４０１ｂそして検出抵抗１００１、更にはＡ面接続パッド引出し線１００２ａとＢ面接続パッド引出し線１００２ｂおよび電圧検出端子１００３と整合抵抗１００４とで構成される。
【００７５】
抵抗検出型プローブ１０００を使って静電気試験時に金属筺体１０２と基板１０３との間に流れる雑音電流１０５を測定している様子を図１１に示す。図１１のように放電銃１１１にて静電気雑音１１２を金属筺体１０２へ印加すると、雑音電流１０５は金属筺体１０２および金属スペーサー１０８から抵抗検出型プローブ１０００を介して基板１０３に流れる。
【００７６】
この雑音電流１０５が検出抵抗１００１に流れることによって、検出抵抗１００１のＡ面接続パッド４０１ａ側とＢ面接続パッド４０１ｂ側との間に電位差が発生する。この電位差をＡ面接続パッド引出し線１００２ａおよびＢ面接続パッド引出し線１００２ｂを介して電圧検出端子１００３からオシロスコープやスペクトラムアナライザなどの測定器１１００にて観測することで雑音電流１０５を測定できる。但し、図４の雑音抑制部品１００の抵抗値について説明した内容と同じように、抵抗検出型プローブ１０００の抵抗値を１０オームとするのであれば、検出抵抗１００１として８０オームのチップ抵抗を８個実装すれば良い。
【００７７】
ここで、図１１に示す抵抗検出型プローブ１０００を使った雑音電流１０５の測定原理について詳しく説明する。図１１の金属筺体１０２や基板１０３をブロック化し、抵抗検出型プローブを更に詳細に書いたブロック図を図１２に示す。この図から分かる様に、抵抗検出型プローブ１０００は金属筺体１０２と基板１０３との間に筺体勘合部を介して挿入されている。ここで、筺体勘合部は図１１における金属スペーサー１０８やネジ１０４などである。また、抵抗検出型プローブ１０００は電圧検出端子１００３からケーブルで測定器１１００に接続されＲｔ＝５０オームで終端されている。
【００７８】
次に図１２の回路図で記述してある抵抗検出型プローブ１０００について詳細な説明を補足する。電流検出部である検出抵抗１００１をＲｓ、寄生インダクタンスをＬｓ、寄生容量をＣｐとして纏めて検出部のインピーダンスＺｐと定義する。更に、Ａ面接続パッド引出し配線１００２ａをＬｃｇおよびＢ面接続パッド引出し配線１００２ｂをＬｃｓ、そして整合抵抗１００４をＲｄとし、測定器１１００にて検出される電圧をＶ１とする。
【００７９】
図１２において、放電銃１１１にて金属筺体１０２へ静電気雑音１１２を印加した時に流れる雑音電流１０５をＩ１としたときに、測定器１１００で検出される電圧Ｖ１は（式１）のようになる。
【００８０】
【数１】
【００８１】
ここで、Ｚｐは検出部のインピーダンスで、（式２）のように表される。
【００８２】
【数２】
【００８３】
また、ωは角周波数で、（式３）のように表される。
【００８４】
【数３】
【００８５】
ここで図１２において、雑音電流１０５を１ＭＨｚ〜４ＧＨｚの周波数範囲で振幅１０ｍＡ一定の雑音電流１０５が流れたとした時に測定器１１００で検出される電圧Ｖ１を計算すると図１３のようになる。但し、この結果はＲｓを１オーム、Ｒｄを０オームとして、ＬｃｓおよびＬｃｇの両方を３ｎＨ、Ｃｐ＝３ｐＦと固定し、Ｌｓを０．２ｎＨおよび１．０ｎＨと変えた時のＶ１を計算した結果である。
【００８６】
図１３に示した抵抗検出型プローブ１０００の一つの実施例において、測定器１１００で検出された電圧Ｖ１は５００ＭＨｚ以下の周波数では何れもＶ１＝１０ｍＶ、５００ＭＨｚ以上では周波数が大きくなるとＶ１が大きくなる傾向にある。これは、(式２)で表された検出部のインピーダンスＺｐの特性が大きく関わっている。(式１)および(式２)にω＝０(ｆ＝０)を代入すると、Ｚｐ＝Ｒｓとなり検出電圧Ｖ１は雑音電流１０５:Ｉ１と検出抵抗１００１:Ｒｓとの積一定で表されるためである。このＶ１がＩ１とＲｓとの積一定となる変化点を決めるのが、検出部のインピーダンスＺｐのカットオフ周波数:ｆｃであり、(式４)で表される。
【００８７】
【数４】
【００８８】
以上のことから、このカットオフ周波数:ｆｃ以下では検出電圧Ｖ１をＲｓで割った値が雑音電流１０５の値と考えて良い。但し、これは整合抵抗１００４:Ｒｄ＝０オームとした時であり、整合抵抗１００４:Ｒｄ＋検出抵抗１００１:Ｒｓ＝５０オームとした時は、検出電圧Ｖ１を２倍した値を検出抵抗１００１:Ｒｓで割った値が雑音電流１０５:Ｉ１の値となる。
【００８９】
抵抗検出型プローブ１０００において、検出電圧Ｖ１が雑音電流１０５:Ｉ１と検出抵抗１００１:Ｒｓとの積一定となる周波数では、検出電圧から電流への換算が非常に容易であるため、このカットオフ周波数が高い周波数であればあるほど抵抗検出型プローブ１０００としては良い特性を有する。
【００９０】
以上のように、本発明によれば、Ｌｓを適当に選定することによって、カットオフ周波数を容易に制御することが出来る。言い変えれば図１３におけるフラットの領域を任意に変化させることが出来る。さらに、本発明によれば、図１３のフラットの領域を容易に広げることが出来る。実験によれば、図１３におけるフラットの領域を４ＧＨｚ程度にまで広げることが出来る。
【００９１】
ここで、図１０には抵抗検出型プローブ１０００上に検出抵抗１００１を８個実装したプローブの実施例を示している。しかし、図５に示した雑音抑制部品１００と同じように検出抵抗１００１を５個実装した構造でも同様の効果が得られ、更に、図６および図７と同じように検出抵抗１００１をＡ面接続部４０１ａおよびＢ面接続部４０１ｂとの間、つまり内層に埋設した構造でも同様の効果が得られることは言うまでもない。更に、図８と同じようにネジの皿８０１に検出抵抗１００１を実装もしくは埋設し、その検出抵抗１００１の両端の電圧を測定することでネジを介して流れる雑音電流１０５の測定が可能となる。
【００９２】
また、この検出抵抗１００１の数は１個でも１０個でも同様の効果が得られ、検出抵抗１００１をＮ個実装した抵抗検出型プローブの抵抗値をＲオームとすると、Ｎ個の検出抵抗１０１はＲ［オーム］をＮ［個］で割った値とすれば良い。
【００９３】
ただし、抵抗検出型プローブ１０００において、検出抵抗１００１は１個より５個や８個など複数個搭載する方が検出部のインダクタンスが小さく、数４で表されるカットオフ周波数が高くなり特性が良くなる。この理由は以下の通りである。
【００９４】
例えば、１．０ｍｍ×０．５ｍｍサイズや０．４ｍｍ×０．２ｍｍサイズのチップを抵抗検出抵抗１００１に使うことを考える。このサイズのチップ抵抗の寄生インダクタンスは１ｎＨ程度ある。そのため、検出抵抗１００１を１個とすると図１３におけるＬｓは１ｎＨとなり、一方、検出抵抗１００１を５個とすると寄生インダクタンスが５分の１となり、図１３におけるＬｓ＝０．２ｎＨとなるためである。仮に、図６および図７のように抵抗材料を埋設することで寄生インダクタンスＬｓを小さくすることが可能であれば複数個並べる必要はない。
【００９５】
以上の説明では、本発明における抵抗検出型プローブ１０００の実施の形態について、図１１のように放電銃１１１を使った静電気試験を例として説明した。しかし、本発明の抵抗検出型プローブ１０００は、静電気試験以外、例えば放射イミュニティ試験や伝導パルス試験などのイミュニティ試験などでも同様の効果が得られる。
【００９６】
また、図１１では金属筺体１０２から基板１０３へ流れ込む雑音電流１０５の測定に主眼を置いて説明した。しかし、逆にＬＳＩ１０９から基板１０３のグランド配線１０６およびネジ１０４や金属スペーサー１０８を介して金属筺体１０２に流れ込む雑音電流１０５の測定に対しても適用可能で同様の効果があることは言うまでもない。放射される不要電磁波の発生源・問題部位を特定するのに有用なプローブとして活用可能である。
【００９７】
次に、抵抗検出型プローブ１０００を複数個使って、静電気試験時に電子装置の金属筺体１０２と基板１０３との接合部に流れる電流を測定する方法について説明する。図１５は、その一例であり、金属筺体１０２と基板１０３との４個の接合部において抵抗検出型プローブ１０００ａ〜ｄをネジ１０４ａ〜ｄにて固定している。更に抵抗検出型プローブ１０００ａ〜ｄからケーブルを引き出し測定器１１００へ接続している。
【００９８】
放電銃１１１は制御ＰＣと接続されており、制御ＰＣから静電気雑音１１２の放電を制御でき、放電銃１１１の制御信号は測定器１１００のトリガとして入力されている。また、制御ＰＣはＬＳＩ１０９とも接続されており、試験時のＬＳＩ１０９の制御およびＬＳＩ１０９内部をモニタするために使用される。
【００９９】
図１５で制御ＰＣよりトリガ信号が発せられ、放電銃１１１から金属筺体１０２へ静電気雑音１１２が印加される。このときにネジ１０４ａ〜ｄ各々に流れている雑音電流１０５を測定器１１００にて観測する。
【０１００】
その時のＬＳＩ１０９の内部も制御ＰＣにてモニタすることで、どの位置の放電時にＬＳＩ１０９に誤動作が起こったかを識別でき、その時、ネジ１０４ａ〜ｄのどのネジに障害となる雑音電流１０５が流れたか分析することも可能となる。これにより、静電気試験時のＬＳＩ１０９の誤動作、強いては電子装置の誤動作のメカニズムを解明する、雑音電流測定法および測定システムを提供することが可能となる
【符号の説明】
【０１０１】
１００・・・雑音抑制部品，１０１・・・抵抗，１０２・・・金属筺体，１０３・・・基板，１０４・・・ネジ，１０５・・・雑音電流，１０６・・・グランド配線，１０７・・・電源配線，１０８・・・金属スペーサー，１０９・・・ＬＳＩ，１１０・・・バイパスコンデンサ，１１１・・・放電銃，１１２・・・静電気雑音，
２０１・・・金属内蔵プラスチックスペーサー，
４００・・・ネジ穴，４０１ａ・・・Ａ面接続パッド，４０１ｂ・・・Ｂ面接続パッド，４０２・・・ビア，
８００・・・雑音抑制ネジ，８０１・・・ネジの皿，８０２・・・導体，
９０１・・・金属ワッシャー，
１０００・・・抵抗検出型プローブ，１００１・・・検出抵抗，１００２ａ・・・Ａ面接続パッド引出し配線，１００２ｂ・・・Ｂ面接続パッド引出し配線，１００３・・・電圧検出端子，１００４・・・整合抵抗，１１００・・・測定器。
【技術分野】
【０００１】
本発明は、筐体内の基板に配置された電子部品が静電気等ノイズに起因した半導体の破壊や誤動作を防止した構成を有する電子装置および、電子装置に印加される静電気等による雑音電流の測定方法に関する。
【背景技術】
【０００２】
コンシューマー装置や製造装置・検査装置などの電子装置では、人が触れる部位などへの接触した場合の静電気放電、あるいは、気中での静電気放電を受けて誤動作しないことを確認するイミュニティ試験が定められている(ＩＥＣ６１０００−４−２)。また、近年の半導体の電源電圧低下による動作マージン減少によるイミュニティ耐性劣化や電子装置の軽量化のための筐体非金属化などにより、これら電子装置の静電気に対する環境は年々厳しくなっている。そのため、上記静電気試験を通過するために必要となる対策コストも増大する傾向にある。更に、静電気による誤動作に関しては上記試験を通過した装置においても発生しており大きな問題となっている。
【０００３】
この状況において、電子装置のイミュニティ耐性や静電気耐性を向上させる技術の要望は高くなっている。このため、静電気の影響を受けるＬＳＩなどの半導体へ流入する雑音電流を抑制する部品や基板・筐体構造、および基板・筐体に対する設計技術の構築が急務となっている。更に、前記した雑音抑制部品や基板・筐体構造の設計技術構築に向けては、イミュニティ試験時や静電気試験時における電流経路の同定技術の構築や障害発生メカニズムの解明も重要となってきている。
【０００４】
静電気を含めたイミュニティ問題に対しては、電子装置の筺体と基板とを接続するネジ／スペーサー部に流れる電流が重要である。特に、静電気問題においては、静電気放電によって発生した雑音電流は筺体からネジ／スペーサーを介して基板に流れ込む経路をとり、また、基板に流れ込んだ雑音電流はネジ／スペーサーを介して筺体へ逃がす為の経路をとる可能性があるからである。
【０００５】
また、電子装置からの不要電磁波放射問題に関しても同じように重要である。なぜなら、ＬＳＩなどの半導体で発生した雑音電流は基板からネジ／スペーサー部を介して筺体に流入し電磁波放射の発生要因となるためである。
【０００６】
これらの問題に対して以下のような技術が提案されている。「特許文献１」、「特許文献２」、「特許文献３」には、インダクタンスと容量とで構成された伝送線路構造によりローパスフィルタ特性を保持させたネジ状部品が記載されている。
【０００７】
また、「特許文献４」、「特許文献５」、「特許文献６」には、電子装置の筐体と基板とを固定する金属スペーサーの周囲を磁性コアで囲み、一体化したスペーサーが記載されている。さらに、「特許文献４」には、前記スペーサーと筐体の間にワッシャー状の抵抗シートを挿入する技術が記載されている。
【０００８】
一方、「特許文献６」には、電子装置全体から放射される不要電磁波の発生原因を特定するために、電子装置の筺体と基板とを接合するネジ部に流れる電流を計測する技術が記載されている。これは、筺体と基板とのネジ部に流れる電流によって発生した磁束を検知するコイルを有した電流プローブおよびそれを使った測定法に関するものである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−２６７１３４号公報
【特許文献２】特開２００１−７６９３１号公報
【特許文献３】特開２００１−７６９３２号公報
【特許文献４】特開平９−２３０８３号公報
【特許文献５】特開平１０−１６３６６５号公報
【特許文献６】特開２００７−８５７４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１、特許文献２、または特許文献３では、筺体と基板とを結合するネジにおいて、電流に対してネジのインダクタンスと寄生容量が分布的に配置されるローパスフィルタ構造が記載されている。しかし、長さ５〜１０ｍｍ程度のネジおよび直径２〜６ｍｍ程度の開口部で形成されるインダクタンスと容量は非常に小さいため、ローパスフィルタの遮断周波数はＧＨｚ近くなることが予測される。そのため、静電気放電電流のように数ＭＨｚ〜数ＧＨｚの広帯域な雑音電流に対しては遮断周波数帯域が足りないという課題がある。
【００１１】
また、基板と筺体との間の寄生容量も考慮することで、遮断周波数を数百ＭＨｚとなるとあるが、この遮断周波数は、基板と筺体の構造で決まり、遮断周波数を意図的にコントロールできない、あるいは、遮断周波数帯域が足りないということも課題となる。更に、損失となる抵抗成分を考慮していないためインダクタンスと容量とが共振した場合では、逆に電流が大きくなってしまう課題も上げられる。
【００１２】
また、特許文献４および特許文献５では、筺体と基板とを磁性体で囲まれた金属スペーサーで接続することで筺体内の空洞共振による電磁波放射を抑制し、また、筺体と金属スペーサーとの間に抵抗シートを挿入することでネジに流れる高周波電流を抑制している。
【００１３】
しかし、磁性体で囲まれた金属スペーサーでは基板から筺体に流れる電流に対して直列に磁性体が持つインダクタンス成分と抵抗成分とが挿入されていないため一部電流は金属スペーサーを介して流れる恐れもあり、狙った低減効果を得られない可能性もある。
【００１４】
また、筺体と金属スペーサーとの間に挿入した抵抗シートは、抵抗値の選択性が無く数ＭＨｚ〜数ＧＨｚの広帯域な雑音電流に対して十分な抑制効果を得られない課題が挙げられる。筺体とネジスペーサーの間に抵抗シートを挿入する場合は、ネジや筺体及び基板の持つインダクタンス成分とでノイズの遮断周波数帯域が決まるため抵抗値の選択性は重要となる。
【００１５】
一方、特許文献６ではネジ部に流れる電流によって発生する磁束を検知するコイルを有したプローブにより、基板と筺体との接続部に流れる電流を測定する手法が提案されている。しかし、特許文献６にあるプローブでは、先端のコイル部が外来磁界などの直接飛込みに対しても感度を持っている。特に、静電気試験に使用する静電ガンが発する磁界強度は非常に大きくなる。そこで、静電気試験などのイミュニティ試験においては、測定したいネジ部に流れる電流への感度を保ったまま、外来磁界に対する感度を抑えることが大きな課題となる。
【００１６】
したがって、本発明の目的は基板と筺体との接合部、ネジやスペーサーに流れる静電気放電電流などの広帯域な雑音電流に対して直列に損失成分を挿入する事ができ、且つ遮断周波数帯域を意図的にコントロールできる雑音抑制部品を提供することである。また、本発明における他の目的は、雑音抑制部品を使うことで、対策時に新たな部品の追加や基板配線パターンの変更などのコスト増を招くことなく、通常の部品と置き換えることが可能な部品を提供することである。
【００１７】
本発明のさらに他の目的は、イミュニティ試験時に試験機などから発せられる外来磁界に対する感度が小さい電流測定用プローブを提供し、且つそれを用いた測定法を提供することである。
【課題を解決するための手段】
【００１８】
（１）筐体と、回路部品が搭載された基板をネジおよび金属スペーサーで固定した電子装置であって、前記基板と前記金属スペーサーの間には絶縁物を基材とした雑音抑制部材が配置され、前記雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されていることを特徴とする電子装置。
【００１９】
（２）前記抵抗体は前記雑音抑制部材の第１の面に配置されていることを特徴とする（１）に記載の電子装置。
【００２０】
（３）前記抵抗体は前記雑音抑制部材の内部に埋設されていることを特徴とする（１）に記載の電子装置。
【００２１】
（４）前記抵抗体は並列に複数形成されていることを特徴とする（１）に記載の電子装置。
【００２２】
（５）筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび金属スペーサーで固定した電子装置であって、前記基板と前記金属スペーサーの間には絶縁物を基材とした第１の雑音抑制部材が配置され、前記第１の雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記第１の雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には第１の抵抗部材が配置されており、前記ネジの皿部と前記基板の間には第２の雑音抑制部材が形成され、前記第２の雑音抑制部材の前記ネジの皿部の側には第３の導電膜が形成され、前記第２の雑音抑制部材の前記基板側には第４の導電膜が形成され、前記第３の導電膜と前記第４の導電膜の間には第２の抵抗部材が配置されていることを特徴とする電子装置。
【００２３】
（６）筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび内部に金属を有するスペーサーで固定した電子装置であって、前記基板と前記スペーサーとは接触し、前記基板と前記スペーサーの内部の金属は前記基板と接触しておらず、前記ネジの皿部と前記基板の間には雑音抑制部材が形成され、前記雑音抑制部材の前記ネジの皿部の側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されていることを特徴とする電子装置。
【００２４】
（７）筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよびスペーサーで固定した電子装置であって、前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、前記第１の導体部と前記第２の導体部との間には抵抗体が配置されていることを特徴とする電子装置。
【００２５】
（８）前記抵抗体は前記絶縁体部の表面に配置されていることを特徴とする（７）に記載の電子装置。
【００２６】
（９）前記抵抗体は前記絶縁体部の内部に埋設されていることを特徴とする（７）に記載の電子装置。
【００２７】
（１０）前記抵抗体は複数形成されていることを特徴とする（７）に記載の電子装置。
【００２８】
（１１）筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび内部に金属を有するスペーサーで固定した電子装置であって、前記基板と前記スペーサーとは接触し、前記基板と前記スペーサーの内部の金属は前記基板と接触しておらず、前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、前記第１の導体部と前記第２の導体部との間には抵抗体が配置されていることを特徴とする電子装置。
【００２９】
（１２）電子装置おける雑音電流の測定方法であって、前記電子装置は、筐体と、回路部品が搭載された基板をネジおよび金属スペーサーで固定した構成であって、前記基板と前記金属スペーサーの間には絶縁物を基材とした雑音抑制部材が配置され、前記雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されており、前記抵抗体の２つの端部間の電圧を、前記抵抗体と直列に接続した整合抵抗を介して測定することを特徴とする電子装置における雑音電流の測定方法。
【００３０】
（１３）電子装置おける雑音電流の測定方法であって、前記電子装置は、筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよびスペーサーで固定した電子装置であって、前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、前記第１の導体部と前記第２の導体部との間には抵抗体が配置されており、前記抵抗体の２つの端部間の電圧を、前記抵抗体と直列に接続した整合抵抗を介して測定することを特徴とする電子装置における雑音電流の測定方法。
【発明の効果】
【００３１】
情報処理装置や情報家電装置および記憶装置など電子装置に搭載されるプリント基板に対策部品を追加することなく、電子装置の静電気耐性などのイミュニティ耐性を向上させ電子装置の信頼性を高めることができる。また、電子装置から放射される不要電磁波の抑制をすることもできる。
【図面の簡単な説明】
【００３２】
【図１】金属スペーサーと基板間に抑制部品を実装した装置断面図である。
【図２】ネジと基板間に抑制部品を実装した装置断面図である。
【図３】スペーサーと基板／ネジと基板間に抑制部品を実装した装置断面図である。
【図４】抵抗を８個備えた抑制部品の平面図および断面図である。
【図５】抵抗を５個備えた抑制部品の平面図および断面図である。
【図６】抵抗を８個埋設した構造の抑制部品の平面図および断面図である。
【図７】抵抗を５個埋設した構造の抑制部品の平面図および断面図である。
【図８】抵抗をネジの皿の上またはネジの皿の中に配置した雑音抑制構造を持つネジの断面図である。
【図９】雑音抑制構造を持つネジを実装した装置断面図である。
【図１０】抵抗検出型ネジ電流プローブの上面図および断面図である。
【図１１】金属筺体と基板との間に流れる雑音電流測定時の断面図である。
【図１２】抵抗検出型プローブを使った雑音電流測定ブロック図である。
【図１３】抵抗検出型プローブの検出電圧周波数特性グラフである。
【図１４】雑音抑制部品の入れ方による雑音電流経路制御イメージ図である。
【図１５】抵抗検出型プローブを複数個使っての測定イメージ図である。
【図１６】従来の金属筺体と基板固定イメージ図である。
【発明を実施するための形態】
【００３３】
以下、本発明を示す図を参照しながら実施の形態とともにその効果について詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有するものは同一の符号を付け、その繰り返しは省略する。
【実施例１】
【００３４】
図１は静電気雑音抑制部品を実装した装置における断面図であり、本発明における代表的な実施の形態を示す図である。
【００３５】
本発明の実施の形態の詳細を説明する前に、図１６を使って従来の静電気試験時における問題点を説明する。図１６は、電子装置の金属筺体１０２と基板１０３とを金属スペーサー１０８を介してネジ１０４にて固定した時の装置断面図を示している。また、基板１０３はグランド配線１０６，電源配線１０７を有しており，ＬＳＩ(Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)１０９そしてバイパスコンデンサ１１０が実装されている。
【００３６】
「背景技術」にて述べたように、ＩＥＣ６１０００−４−２で定められている静電気試験では、電子装置において人が触れる部位、例えば図１６の金属筺体１０２などへ放電銃１１１を使って静電気雑音１１２を印加する。このときに発生する雑音電流１０５は、金属筺体１０２から金属スペーサー１０８および金属ワッシャー９０１，もしくはネジ１０４および金属ワッシャー９０１を介して基板１０３のグランド配線１０６へ流れ込む。
【００３７】
この雑音電流１０５がグランド配線へ流れ込むことでグランド配線１０６の電位変動が起こり、ＬＳＩ１０９などの能動素子の誤リセットや発信器のロック解除などの誤動作が引き起こされる。また、グランド配線１０６へ流れ込んだ雑音電流１０５から容量性／誘導性結合により雑音電圧／電流が電源配線１０７や信号配線などに誘起され、これにより前述と同様にＬＳＩ１０９が誤動作する。これは、最終的に電子装置システム全体の障害となり信頼性を劣化させる。
【００３８】
つまり、電子装置システム全体の信頼性を上げるためには、前述した静電気雑音１１２によるＬＳＩ１０９誤動作の低減が課題である。その目的として、基板１０３上にバイパスコンデンサ１１０などの対策部品を実装する。この対策部品は、他にバリスタやＥＳＤ保護ダイオード、ＥＭＩフィルタなどがある。
【００３９】
しかし、静電気試験時に基板１０３上の何処(どの配線)を雑音電流１０５が支配的に流れるのか予測も難しく、そのメカニズムも分かっていない。したがって、雑音電流１０５の電流経路に対して前述した対策部品を的確且つ効果的に配置することは非常に難しい。そのため、問題となりそうな箇所すべてに対策部品を実装可能な基板設計を行うため、基板サイズに対する対策部品コストの占める割合が大きくなると共に部品コストや基板コストの増大を招く。
【００４０】
これを避けるためには、基板１０３上のＬＳＩ１０９やグランド配線１０６および電源配線１０７へ雑音電流１０５が流入しない根本施策が必要で、本発明では、金属筺体１０２から金属スペーサー１０８を介して基板１０３へ流れ込む雑音電流１０５を抑制する部品を提供する。
【００４１】
次に、図１を使って本発明にて提供する部品の詳細を説明する。前述したように、静電気試験において図１の金属筺体１０２へ放電銃１１１にて静電気雑音１１２を印加することで、金属筺体１０２から金属スペーサー１０８もしくはネジ１０４を介して基板１０３へ雑音電流１０５が流入する。
【００４２】
本発明では、図１に示すように金属スペーサー１０８と基板１０３の間に雑音抑制部品１００を挿入する。雑音抑制部品１００は、表面に配線を有する絶縁物の基材に抵抗１０１が配置されたものである。この雑音抑制部品１００を挿入することにより、金属筺体１０２から基板１０３へ流れ込む雑音電流１０５の経路に対して損失成分となる抵抗１０１を意図的に配置することができる。
【００４３】
このように、雑音電流１０５の経路に対して損失成分を挿入することで、基板１０３へ流れ込む雑音電流１０５を低減できる。その結果、前述したように基板１０３上で問題となりそうな箇所全てに対策部品を配置する必要は無く、基板コストの増大を抑える事ができる。
【００４４】
また、この雑音抑制部品１００は、図１６の金属ワッシャー９０１の代わりに挿入するため、新たな部品追加は発生しない。また、従来技術で述べた抵抗シートや磁性体を金属スペーサー１０８と基板１０３間へ挿入するような新たな部品追加は発生しない。加えて、意図した抵抗値を挿入することができるため、雑音電流１０５の低減量および低減したい周波数帯域を容易にコントロールすることができる。
【００４５】
次に、本実施例で示した図１とは異なる実施の形態について図２を用いて説明する。図２は金属筺体１０２と基板とを接続するスペーサーが、表面がプラスチックで内部が金属である金属内蔵プラスチックスペーサー２０１となっている。図２において、スペーサー内の金属は基板１０３とは直接接していない。
【００４６】
この場合、放電銃１１１にて金属筺体１０２へ静電気雑音１１２を印加した時に流れる雑音電流１０５は、図２においては、図１と異なり金属スペーサー１０８を介して基板１０３へ流れ込む成分は非常に少ない。何故なら金属内蔵プラスチックスペーサーの存在によって基板１０３のグランド配線１０６筐体１０２とは導通していないためである。その結果、筐体１０２から金属スペーサーとネジを介して基板１０３に流れる電流を抑制することが出来る。
【００４７】
図３は本発明のさらに他の形態である。図３は、本発明における雑音抑制部品１００を金属スペーサー１０８と基板１０３、およびネジ１０４と基板１０３との間の両者に挿入した実施の形態を示している。この雑音抑制部品１００を図３のように配置することで、金属筺体１０２から金属スペーサー１０８を介して基板１０３へ流入する雑音電流１０５、および金属筺体から金属スペーサー１０８更にはネジ１０４を介して基板１０３へ流入する雑音電流１０５の両者を抑制することができる。これにより、図１で示した形態より更に雑音電流１０５の低減効果を狙うことができる。
【００４８】
本実施例１では図１〜３を用いて、金属筺体１０２と基板１０３とを接続する一つの部位についてのみ実施の形態を説明した。しかし、本発明における雑音抑制部品１００は、金属筺体１０２と基板１０３と接続する部位全てに挿入すればさらに高い効果が得られる。
【００４９】
また、図１４に示すように、金属筺体１０２と基板１０３とを接続する部位において、雑音抑制部品１００を挿入する部位の選択や雑音抑制部品１００の抵抗１０１の値を任意に変えることで、金属筺体１０２から基板１０３へ流れる雑音電流１０５の経路を制御する事が可能となる。図１４において、１００aから１００ｃは雑音電流抑制部品を示し、１４４ａから１４４ｄはネジ部品を示している。
【００５０】
したがって、例えば、雑音抑制部品１００aあるいは雑音抑制部品１００ｂの抵抗を大きくすることによって、図１４の点線の矢印で示す雑音電流を抑え、雑音電流を実線で示すような方向に多く流すように制御することが可能である。すなわち、図１４の実践の矢印のように雑音電流を流すことによってＬＳＩに向かう雑音電流を小さくすることが出来る。
【００５１】
また、本実施例ではイミュニティ試験の一つである静電気試験について特化して述べたが、ＩＥＣで定められている電磁波を照射する放射イミュニティ試験やパルス雑音を印加するイミュニティ試験についても同様の効果が得られることは言うまでもない。
【００５２】
以上述べたように、本発明における雑音抑制部品１００により静電気試験時に金属筺体１０２から基板１０３へ流入する雑音電流１０５を低減し、基板１０３へ実装されたＬＳＩ１０９に混入する雑音も抑制することができる。その結果、ＬＳＩ１０９の誤動作を低減し、本発明により信頼性の高い電子装置を提供することができる。
【実施例２】
【００５３】
次に、図４〜図８を用いて本発明における雑音抑制部品１００の実施の形態について詳細を説明する。図４〜図７は、金属ワッシャー９０１とほぼ同サイズ・同形状となる構造を有した雑音抑制用の部品である。また、図８はネジ１０４と同じ構造をした雑音抑制用の部品である。いずれも、従来使用されている金属ワッシャー９０１やネジ１０４と代替で使用することが可能である。
【００５４】
まず、図４および図５について詳細を説明する。図４（ａ）および図５(ａ)が雑音抑制部品１００の上面図、図４（ｂ）および図５(ｂ)が雑音抑制部品１００の断面図である。ここで、図４(ｂ)および図５(ｂ)の雑音抑制部品１００断面図において、上部をＡ面そして下部をＢ面と定義する。
【００５５】
雑音抑制部品１００はネジを通すネジ穴４００、Ａ面接続バッド４０１ａおよびＢ面接続パッド４０１ｂそして抵抗１０１とで構成される。雑音抑制部品１００に搭載される抵抗１０１は、Ａ面接続パッド４０１ａとＢ面接続パッド４０１ｂとを任意の抵抗値で電気的に接続するものである。
【００５６】
これにより、Ａ面接続パッド４０１ａとＢ面接続パッド４０１ｂとの間で抵抗１０１により電気的損失を持った構造となる。また、ビア４０２は雑音抑制部品１００のＢ面接接続パッド４０１ｂをＡ面とＢ面とで接続するためのものである。
【００５７】
この構造を持つ雑音抑制部品１００を挿入することで、図１〜図３に示した金属スペーサー１０８と基板１０３間、もしくはネジ１０４と基板１０３間に任意の抵抗を挿入することができる。
【００５８】
図４は抵抗を８個搭載した構造であり、例えば１０オームの抵抗値を雑音抑制部品１００の抵抗値とするのであれば８０オームのチップ抵抗を８個実装すれば良い。また、図５は抵抗を５個搭載する構造で、同様に１０オームの抵抗値を雑音抑制部品１００の抵抗値とするのであれば５０オームのチップ抵抗を５個実装すれば良い。
【００５９】
図５では、抵抗をネジ孔の片側に配置しているので、抵抗を同心円状に配置する場合に比較して外形を小さくすることが出来る。一方、抵抗を片側にのみ配置すると、抵抗を同心円状に配置する場合に比較してインダクタンスの制御の自由度が制限される。
【００６０】
図６および図７は、本発明である雑音抑制部品１００における別の実施の形態を示すものである。図４および図５と同様に、図６(ａ)および図７(ａ)が雑音抑制部品１００の上面図、図６(ｂ)および図７(ｂ)が雑音抑制部品１００の断面図である。先に説明した実施の形態である図４と図５との相違点は、抵抗１０１が雑音抑制部品１００のＡ面とＢ面との間、つまり内層に埋設されていることである。
【００６１】
図４および図５で示した実施の形態では、雑音抑制部品１００のＡ面へ実装した抵抗１０１の高さの制約で、金属スペーサー１０８や部品などが密集した装置においては、本発明の雑音抑制部品１００を挿入できない恐れがあった。しかし、図６および図７の構造では、抵抗１０１の部品による高さの制約が無いため、前述した部品密集地帯への挿入は可能となる。
【００６２】
また、図６および図７で示した雑音抑制部品１００の抵抗値は図４および図５と同じように設定することができる。但し、図４および図５においては、外付けで抵抗１０１を実装することが出来るので、抵抗１０１の抵抗値を任意に変えることは可能だが、図６および図７では任意に変えることは困難である。
【００６３】
ちなみに、図６および図７ではチップ抵抗を雑音抑制部品１００の内層へ埋設した構造であるが、チップ抵抗の替わりに抵抗材料を埋め込んだ構造でも同様の効果を得ることが出来る。
【００６４】
また、図４〜図７に示した実施の形態では抵抗１０１を８個もしくは５個を搭載した雑音抑制部品１００を示したが、この抵抗１０１の数は１個でも１０個でも同様の効果が得られる。この場合、抵抗１０１の数をＮ個実装して雑音抑制部品１００の抵抗値をＲオームとすると、抵抗１０１はＲ［オーム］をＮ［個］で割った値を実装すれば良い。
【００６５】
図８は本実施例における雑音抑制部品１００のさらに他の形態を示す断面図である。図８に示す雑音抑制部品１００は、ネジ自身に雑音抑制構造を持たせた雑音抑制ネジ８００である。この構造は、雑音抑制ネジ８００とネジの皿８０１にある導体８０２の間に抵抗１０１を実装した構造である。
【００６６】
図８（ａ）および図８（ｂ）におけるネジは、軸部と皿部を有し、皿部は、軸部と接続している第１の導電部と、第１の導電部を囲む絶縁部と、絶縁部を囲む第２の導電部から構成されていることを基本構造としている。したがって、この状態では、皿部の第１の導電部と、皿部の第２の導電膜とは電気的には導通していない。本実施形態は、この皿部における第１の導電部と第２の導電部の間に抵抗体を配置することである。
【００６７】
図８(ａ)は、ネジの皿８０１上へ抵抗１０１を実装した構造であり、図８(ｂ)はネジの皿８０１内部へ抵抗１０１を埋設した構造をとっている。抵抗値の決め方および抵抗１０１の個数は、図４〜７で前述した内容と同じである。また、図８(ｂ)の埋設する抵抗１０１は、図６と図７と同じようにチップ抵抗でも、抵抗材料を充填した構成でも同等の効果が得られる。
【００６８】
図９は、図８で説明した雑音抑制ネジ８００を実際の装置へ適用した例を示す断面図である。図９の構成は、図２で説明したような、金属内蔵のプラスチックスペーサー２０１を使用した場合、内蔵金属およびネジ１０４を介して雑音電流が基板１０３に流入する電流を抑制することが出来る。
【００６９】
図２では、金属ワッシャー９０１の代わりに雑音抑制部品１００を挿入していたが、図９に示す本実施の形態では金属ネジ１０４の代わりに雑音抑制ネジ８００にて基板１０３と筺体１０２および金属内蔵プラスチックスペーサー２０１とを固定し、雑音電流１０５の抑制をしている。
【００７０】
なお、図９の構成は、スペーサーとして内部に金属を有するスペーサーを使用しているが、本実施例はかならずしもこの構成に限らない。例えば、スペーサーとして金属スペーサーを用いてもよい。この場合は、金属スペーサーの側の抵抗は小さくなると予想されるが、基板における金属スペーサー側の雑音電流よりも、基板におけるネジの皿側の電流を制御、あるいは、抑制したい場合もあるからである。
【００７１】
以上、図１〜図９まで静電気試験時に金属筺体１０２から基板１０３へ流れ込む雑音電流１０５を抑制することに主眼を置いて説明した。しかし、逆にＬＳＩ１０９から基板１０３のグランド配線１０６およびネジ１０４や金属スペーサー１０８を介して金属筺体１０２に流れ込む雑音電流１０５に対しても、本発明で提案する雑音抑制部品１００は同様の効果があることは言うまでもない。
【実施例３】
【００７２】
実施例３では、雑音測定用プローブおよび測定法について説明する。図４〜図７に示したワッシャー型の雑音抑制部品１００の構造を変形することで雑音測定用プローブに活用することができる。これを使えば、図１〜図３に示した静電気試験時に金属筺体１０２から金属スペーサー１０８やネジ１０４を介して基板１０３へ流れ込む雑音電流１０５の測定が可能となる。
【００７３】
上述した金属筺体１０２と基板１０３との接合部に流れる電流を計測するプローブ構造の実施の形態の一例について図１０を使って説明する。図１０(ａ)が抵抗検出型プローブ１０００の上面図、図１０(ｂ)が抵抗検出型プローブ１０００の断面図である。
【００７４】
図４に示した雑音抑制部品１００の構造を改良して、抵抗検出型プローブ１０００に変形したものが図１０である。この抵抗検出型プローブ１０００は、ネジ穴４００とＡ面接続パッド４０１ａおよびＢ面接続パッド４０１ｂそして検出抵抗１００１、更にはＡ面接続パッド引出し線１００２ａとＢ面接続パッド引出し線１００２ｂおよび電圧検出端子１００３と整合抵抗１００４とで構成される。
【００７５】
抵抗検出型プローブ１０００を使って静電気試験時に金属筺体１０２と基板１０３との間に流れる雑音電流１０５を測定している様子を図１１に示す。図１１のように放電銃１１１にて静電気雑音１１２を金属筺体１０２へ印加すると、雑音電流１０５は金属筺体１０２および金属スペーサー１０８から抵抗検出型プローブ１０００を介して基板１０３に流れる。
【００７６】
この雑音電流１０５が検出抵抗１００１に流れることによって、検出抵抗１００１のＡ面接続パッド４０１ａ側とＢ面接続パッド４０１ｂ側との間に電位差が発生する。この電位差をＡ面接続パッド引出し線１００２ａおよびＢ面接続パッド引出し線１００２ｂを介して電圧検出端子１００３からオシロスコープやスペクトラムアナライザなどの測定器１１００にて観測することで雑音電流１０５を測定できる。但し、図４の雑音抑制部品１００の抵抗値について説明した内容と同じように、抵抗検出型プローブ１０００の抵抗値を１０オームとするのであれば、検出抵抗１００１として８０オームのチップ抵抗を８個実装すれば良い。
【００７７】
ここで、図１１に示す抵抗検出型プローブ１０００を使った雑音電流１０５の測定原理について詳しく説明する。図１１の金属筺体１０２や基板１０３をブロック化し、抵抗検出型プローブを更に詳細に書いたブロック図を図１２に示す。この図から分かる様に、抵抗検出型プローブ１０００は金属筺体１０２と基板１０３との間に筺体勘合部を介して挿入されている。ここで、筺体勘合部は図１１における金属スペーサー１０８やネジ１０４などである。また、抵抗検出型プローブ１０００は電圧検出端子１００３からケーブルで測定器１１００に接続されＲｔ＝５０オームで終端されている。
【００７８】
次に図１２の回路図で記述してある抵抗検出型プローブ１０００について詳細な説明を補足する。電流検出部である検出抵抗１００１をＲｓ、寄生インダクタンスをＬｓ、寄生容量をＣｐとして纏めて検出部のインピーダンスＺｐと定義する。更に、Ａ面接続パッド引出し配線１００２ａをＬｃｇおよびＢ面接続パッド引出し配線１００２ｂをＬｃｓ、そして整合抵抗１００４をＲｄとし、測定器１１００にて検出される電圧をＶ１とする。
【００７９】
図１２において、放電銃１１１にて金属筺体１０２へ静電気雑音１１２を印加した時に流れる雑音電流１０５をＩ１としたときに、測定器１１００で検出される電圧Ｖ１は（式１）のようになる。
【００８０】
【数１】
【００８１】
ここで、Ｚｐは検出部のインピーダンスで、（式２）のように表される。
【００８２】
【数２】
【００８３】
また、ωは角周波数で、（式３）のように表される。
【００８４】
【数３】
【００８５】
ここで図１２において、雑音電流１０５を１ＭＨｚ〜４ＧＨｚの周波数範囲で振幅１０ｍＡ一定の雑音電流１０５が流れたとした時に測定器１１００で検出される電圧Ｖ１を計算すると図１３のようになる。但し、この結果はＲｓを１オーム、Ｒｄを０オームとして、ＬｃｓおよびＬｃｇの両方を３ｎＨ、Ｃｐ＝３ｐＦと固定し、Ｌｓを０．２ｎＨおよび１．０ｎＨと変えた時のＶ１を計算した結果である。
【００８６】
図１３に示した抵抗検出型プローブ１０００の一つの実施例において、測定器１１００で検出された電圧Ｖ１は５００ＭＨｚ以下の周波数では何れもＶ１＝１０ｍＶ、５００ＭＨｚ以上では周波数が大きくなるとＶ１が大きくなる傾向にある。これは、(式２)で表された検出部のインピーダンスＺｐの特性が大きく関わっている。(式１)および(式２)にω＝０(ｆ＝０)を代入すると、Ｚｐ＝Ｒｓとなり検出電圧Ｖ１は雑音電流１０５:Ｉ１と検出抵抗１００１:Ｒｓとの積一定で表されるためである。このＶ１がＩ１とＲｓとの積一定となる変化点を決めるのが、検出部のインピーダンスＺｐのカットオフ周波数:ｆｃであり、(式４)で表される。
【００８７】
【数４】
【００８８】
以上のことから、このカットオフ周波数:ｆｃ以下では検出電圧Ｖ１をＲｓで割った値が雑音電流１０５の値と考えて良い。但し、これは整合抵抗１００４:Ｒｄ＝０オームとした時であり、整合抵抗１００４:Ｒｄ＋検出抵抗１００１:Ｒｓ＝５０オームとした時は、検出電圧Ｖ１を２倍した値を検出抵抗１００１:Ｒｓで割った値が雑音電流１０５:Ｉ１の値となる。
【００８９】
抵抗検出型プローブ１０００において、検出電圧Ｖ１が雑音電流１０５:Ｉ１と検出抵抗１００１:Ｒｓとの積一定となる周波数では、検出電圧から電流への換算が非常に容易であるため、このカットオフ周波数が高い周波数であればあるほど抵抗検出型プローブ１０００としては良い特性を有する。
【００９０】
以上のように、本発明によれば、Ｌｓを適当に選定することによって、カットオフ周波数を容易に制御することが出来る。言い変えれば図１３におけるフラットの領域を任意に変化させることが出来る。さらに、本発明によれば、図１３のフラットの領域を容易に広げることが出来る。実験によれば、図１３におけるフラットの領域を４ＧＨｚ程度にまで広げることが出来る。
【００９１】
ここで、図１０には抵抗検出型プローブ１０００上に検出抵抗１００１を８個実装したプローブの実施例を示している。しかし、図５に示した雑音抑制部品１００と同じように検出抵抗１００１を５個実装した構造でも同様の効果が得られ、更に、図６および図７と同じように検出抵抗１００１をＡ面接続部４０１ａおよびＢ面接続部４０１ｂとの間、つまり内層に埋設した構造でも同様の効果が得られることは言うまでもない。更に、図８と同じようにネジの皿８０１に検出抵抗１００１を実装もしくは埋設し、その検出抵抗１００１の両端の電圧を測定することでネジを介して流れる雑音電流１０５の測定が可能となる。
【００９２】
また、この検出抵抗１００１の数は１個でも１０個でも同様の効果が得られ、検出抵抗１００１をＮ個実装した抵抗検出型プローブの抵抗値をＲオームとすると、Ｎ個の検出抵抗１０１はＲ［オーム］をＮ［個］で割った値とすれば良い。
【００９３】
ただし、抵抗検出型プローブ１０００において、検出抵抗１００１は１個より５個や８個など複数個搭載する方が検出部のインダクタンスが小さく、数４で表されるカットオフ周波数が高くなり特性が良くなる。この理由は以下の通りである。
【００９４】
例えば、１．０ｍｍ×０．５ｍｍサイズや０．４ｍｍ×０．２ｍｍサイズのチップを抵抗検出抵抗１００１に使うことを考える。このサイズのチップ抵抗の寄生インダクタンスは１ｎＨ程度ある。そのため、検出抵抗１００１を１個とすると図１３におけるＬｓは１ｎＨとなり、一方、検出抵抗１００１を５個とすると寄生インダクタンスが５分の１となり、図１３におけるＬｓ＝０．２ｎＨとなるためである。仮に、図６および図７のように抵抗材料を埋設することで寄生インダクタンスＬｓを小さくすることが可能であれば複数個並べる必要はない。
【００９５】
以上の説明では、本発明における抵抗検出型プローブ１０００の実施の形態について、図１１のように放電銃１１１を使った静電気試験を例として説明した。しかし、本発明の抵抗検出型プローブ１０００は、静電気試験以外、例えば放射イミュニティ試験や伝導パルス試験などのイミュニティ試験などでも同様の効果が得られる。
【００９６】
また、図１１では金属筺体１０２から基板１０３へ流れ込む雑音電流１０５の測定に主眼を置いて説明した。しかし、逆にＬＳＩ１０９から基板１０３のグランド配線１０６およびネジ１０４や金属スペーサー１０８を介して金属筺体１０２に流れ込む雑音電流１０５の測定に対しても適用可能で同様の効果があることは言うまでもない。放射される不要電磁波の発生源・問題部位を特定するのに有用なプローブとして活用可能である。
【００９７】
次に、抵抗検出型プローブ１０００を複数個使って、静電気試験時に電子装置の金属筺体１０２と基板１０３との接合部に流れる電流を測定する方法について説明する。図１５は、その一例であり、金属筺体１０２と基板１０３との４個の接合部において抵抗検出型プローブ１０００ａ〜ｄをネジ１０４ａ〜ｄにて固定している。更に抵抗検出型プローブ１０００ａ〜ｄからケーブルを引き出し測定器１１００へ接続している。
【００９８】
放電銃１１１は制御ＰＣと接続されており、制御ＰＣから静電気雑音１１２の放電を制御でき、放電銃１１１の制御信号は測定器１１００のトリガとして入力されている。また、制御ＰＣはＬＳＩ１０９とも接続されており、試験時のＬＳＩ１０９の制御およびＬＳＩ１０９内部をモニタするために使用される。
【００９９】
図１５で制御ＰＣよりトリガ信号が発せられ、放電銃１１１から金属筺体１０２へ静電気雑音１１２が印加される。このときにネジ１０４ａ〜ｄ各々に流れている雑音電流１０５を測定器１１００にて観測する。
【０１００】
その時のＬＳＩ１０９の内部も制御ＰＣにてモニタすることで、どの位置の放電時にＬＳＩ１０９に誤動作が起こったかを識別でき、その時、ネジ１０４ａ〜ｄのどのネジに障害となる雑音電流１０５が流れたか分析することも可能となる。これにより、静電気試験時のＬＳＩ１０９の誤動作、強いては電子装置の誤動作のメカニズムを解明する、雑音電流測定法および測定システムを提供することが可能となる
【符号の説明】
【０１０１】
１００・・・雑音抑制部品，１０１・・・抵抗，１０２・・・金属筺体，１０３・・・基板，１０４・・・ネジ，１０５・・・雑音電流，１０６・・・グランド配線，１０７・・・電源配線，１０８・・・金属スペーサー，１０９・・・ＬＳＩ，１１０・・・バイパスコンデンサ，１１１・・・放電銃，１１２・・・静電気雑音，
２０１・・・金属内蔵プラスチックスペーサー，
４００・・・ネジ穴，４０１ａ・・・Ａ面接続パッド，４０１ｂ・・・Ｂ面接続パッド，４０２・・・ビア，
８００・・・雑音抑制ネジ，８０１・・・ネジの皿，８０２・・・導体，
９０１・・・金属ワッシャー，
１０００・・・抵抗検出型プローブ，１００１・・・検出抵抗，１００２ａ・・・Ａ面接続パッド引出し配線，１００２ｂ・・・Ｂ面接続パッド引出し配線，１００３・・・電圧検出端子，１００４・・・整合抵抗，１１００・・・測定器。
【特許請求の範囲】
【請求項１】
筐体と、回路部品が搭載された基板をネジおよび金属スペーサーで固定した電子装置であって、
前記基板と前記金属スペーサーの間には絶縁物を基材とした雑音抑制部材が配置され、
前記雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されていることを特徴とする電子装置。
【請求項２】
前記抵抗体は前記雑音抑制部材の第１の面に配置されていることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記抵抗体は前記雑音抑制部材の内部に埋設されていることを特徴とする請求項１に記載の電子装置。
【請求項４】
前記抵抗体は並列に複数形成されていることを特徴とする請求項１に記載の電子装置。
【請求項５】
筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび金属スペーサーで固定した電子装置であって、
前記基板と前記金属スペーサーの間には絶縁物を基材とした第１の雑音抑制部材が配置され、
前記第１の雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記第１の雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には第１の抵抗部材が配置されており、
前記ネジの皿部と前記基板の間には第２の雑音抑制部材が形成され、前記第２の雑音抑制部材の前記ネジの皿部の側には第３の導電膜が形成され、前記第２の雑音抑制部材の前記基板側には第４の導電膜が形成され、前記第３の導電膜と前記第４の導電膜の間には第２の抵抗部材が配置されていることを特徴とする電子装置。
【請求項６】
筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび内部に金属を有するスペーサーで固定した電子装置であって、
前記基板と前記スペーサーとは接触し、前記基板と前記スペーサーの内部の金属は前記基板と接触しておらず、
前記ネジの皿部と前記基板の間には雑音抑制部材が形成され、前記雑音抑制部材の前記ネジの皿部の側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されていることを特徴とする電子装置。
【請求項７】
筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよびスペーサーで固定した電子装置であって、
前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、
前記第１の導体部と前記第２の導体部との間には抵抗体が配置されていることを特徴とする電子装置。
【請求項８】
前記抵抗体は前記絶縁体部の表面に配置されていることを特徴とする請求項７に記載の電子装置。
【請求項９】
前記抵抗体は前記絶縁体部の内部に埋設されていることを特徴とする請求項７に記載の電子装置。
【請求項１０】
前記抵抗体は複数形成されていることを特徴とする請求項７に記載の電子装置。
【請求項１１】
筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび内部に金属を有するスペーサーで固定した電子装置であって、
前記基板と前記スペーサーとは接触し、前記基板と前記スペーサーの内部の金属は前記基板と接触しておらず、
前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、
前記第１の導体部と前記第２の導体部との間には抵抗体が配置されていることを特徴とする電子装置。
【請求項１２】
電子装置おける雑音電流の測定方法であって、
前記電子装置は、筐体と、回路部品が搭載された基板をネジおよび金属スペーサーで固定した構成であって、
前記基板と前記金属スペーサーの間には絶縁物を基材とした雑音抑制部材が配置され、
前記雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されており、
前記抵抗体の２つの端部間の電圧を、前記抵抗体と直列に接続した整合抵抗を介して測定することを特徴とする電子装置における雑音電流の測定方法。
【請求項１３】
電子装置おける雑音電流の測定方法であって、
前記電子装置は、筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよびスペーサーで固定した電子装置であって、
前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、
前記第１の導体部と前記第２の導体部との間には抵抗体が配置されており、
前記抵抗体の２つの端部間の電圧を、前記抵抗体と直列に接続した整合抵抗を介して測定することを特徴とする電子装置における雑音電流の測定方法。
【請求項１】
筐体と、回路部品が搭載された基板をネジおよび金属スペーサーで固定した電子装置であって、
前記基板と前記金属スペーサーの間には絶縁物を基材とした雑音抑制部材が配置され、
前記雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されていることを特徴とする電子装置。
【請求項２】
前記抵抗体は前記雑音抑制部材の第１の面に配置されていることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記抵抗体は前記雑音抑制部材の内部に埋設されていることを特徴とする請求項１に記載の電子装置。
【請求項４】
前記抵抗体は並列に複数形成されていることを特徴とする請求項１に記載の電子装置。
【請求項５】
筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび金属スペーサーで固定した電子装置であって、
前記基板と前記金属スペーサーの間には絶縁物を基材とした第１の雑音抑制部材が配置され、
前記第１の雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記第１の雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には第１の抵抗部材が配置されており、
前記ネジの皿部と前記基板の間には第２の雑音抑制部材が形成され、前記第２の雑音抑制部材の前記ネジの皿部の側には第３の導電膜が形成され、前記第２の雑音抑制部材の前記基板側には第４の導電膜が形成され、前記第３の導電膜と前記第４の導電膜の間には第２の抵抗部材が配置されていることを特徴とする電子装置。
【請求項６】
筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび内部に金属を有するスペーサーで固定した電子装置であって、
前記基板と前記スペーサーとは接触し、前記基板と前記スペーサーの内部の金属は前記基板と接触しておらず、
前記ネジの皿部と前記基板の間には雑音抑制部材が形成され、前記雑音抑制部材の前記ネジの皿部の側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されていることを特徴とする電子装置。
【請求項７】
筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよびスペーサーで固定した電子装置であって、
前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、
前記第１の導体部と前記第２の導体部との間には抵抗体が配置されていることを特徴とする電子装置。
【請求項８】
前記抵抗体は前記絶縁体部の表面に配置されていることを特徴とする請求項７に記載の電子装置。
【請求項９】
前記抵抗体は前記絶縁体部の内部に埋設されていることを特徴とする請求項７に記載の電子装置。
【請求項１０】
前記抵抗体は複数形成されていることを特徴とする請求項７に記載の電子装置。
【請求項１１】
筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよび内部に金属を有するスペーサーで固定した電子装置であって、
前記基板と前記スペーサーとは接触し、前記基板と前記スペーサーの内部の金属は前記基板と接触しておらず、
前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、
前記第１の導体部と前記第２の導体部との間には抵抗体が配置されていることを特徴とする電子装置。
【請求項１２】
電子装置おける雑音電流の測定方法であって、
前記電子装置は、筐体と、回路部品が搭載された基板をネジおよび金属スペーサーで固定した構成であって、
前記基板と前記金属スペーサーの間には絶縁物を基材とした雑音抑制部材が配置され、
前記雑音抑制部材の前記金属スペーサー側には第１の導電膜が形成され、前記雑音抑制部材の前記基板側には第２の導電膜が形成され、前記第１の導電膜と前記第２の導電膜の間には抵抗部材が配置されており、
前記抵抗体の２つの端部間の電圧を、前記抵抗体と直列に接続した整合抵抗を介して測定することを特徴とする電子装置における雑音電流の測定方法。
【請求項１３】
電子装置おける雑音電流の測定方法であって、
前記電子装置は、筐体と、回路部品が搭載された基板を皿部と軸部を有するネジおよびスペーサーで固定した電子装置であって、
前記ネジの前記皿部は前記軸部と接続している第１の導体部と、前記第１の導体部を囲む絶縁体部と、前記絶縁体部を囲み、前記基板と導通している第２の導体部から構成され、
前記第１の導体部と前記第２の導体部との間には抵抗体が配置されており、
前記抵抗体の２つの端部間の電圧を、前記抵抗体と直列に接続した整合抵抗を介して測定することを特徴とする電子装置における雑音電流の測定方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１０−２８３０６９（Ｐ２０１０−２８３０６９Ａ）
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願番号】特願２００９−１３４１３９（Ｐ２００９−１３４１３９）
【出願日】平成２１年６月３日（２００９．６．３）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願日】平成２１年６月３日（２００９．６．３）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]