電気光学装置、駆動回路および電子機器
【課題】データ線の電圧振幅を一部抑えるとともに、表示品位の低下を防止する。
【解決手段】画素１１０は、画素容量と、一端が画素電極に接続され他端が容量線１３２に接続された蓄積容量とを含む。走査線１１２を１、２、３、…、３２０、３２１行目という順番で選択する場合、偶数行の容量線１３２にＴＦＴ１５２、１５４、１５６、１５８を設ける。２行目のＴＦＴ１５６のソース電極は第１給電線１６５に接続され、そのゲート電極は２行目の走査線１１２に接続され、ＴＦＴ１５８のソース電極は第２給電線１６７に接続され、そのゲート電極は、ＴＦＴ１５２、１５４の共通ドレイン電極に接続され、ＴＦＴ１５６、１５８のドレイン電極同士は、２行目の容量線１３２に接続される。ＴＦＴ１５２のゲート電極は、３行目の走査線１１２に接続される。
【解決手段】画素１１０は、画素容量と、一端が画素電極に接続され他端が容量線１３２に接続された蓄積容量とを含む。走査線１１２を１、２、３、…、３２０、３２１行目という順番で選択する場合、偶数行の容量線１３２にＴＦＴ１５２、１５４、１５６、１５８を設ける。２行目のＴＦＴ１５６のソース電極は第１給電線１６５に接続され、そのゲート電極は２行目の走査線１１２に接続され、ＴＦＴ１５８のソース電極は第２給電線１６７に接続され、そのゲート電極は、ＴＦＴ１５２、１５４の共通ドレイン電極に接続され、ＴＦＴ１５６、１５８のドレイン電極同士は、２行目の容量線１３２に接続される。ＴＦＴ１５２のゲート電極は、３行目の走査線１１２に接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶などの電気光学装置において、データ線の電圧振幅を一部抑えるとともに表示品位の低下を防止する技術に関する。
【背景技術】
【０００２】
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容量）が設けられるが、この画素容量を交流駆動する必要がある場合、データ信号の電圧振幅が正負の両極性となるので、データ線にデータ信号を供給するデータ線駆動回路においては、構成素子に電圧振幅に対応した耐圧が要求される。このため、画素容量に並列して蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選択に同期させて２値で駆動することにより、データ信号の電圧振幅を抑える技術が提案されている（特許文献１参照）。
【特許文献１】特開２００１−８３９４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、この技術では、容量線を駆動する回路が、走査線を駆動する走査線駆動回路（実質的にはシフトレジスタ）と同等であるので、容量線を駆動するための回路構成が複雑化してしまう。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、回路構成の複雑化を抑えつつ、データ線の電圧振幅を一部抑えた上で、表示品位の低下を防止した電気光学装置、その駆動回路および電子機器を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数行の走査線と、複数列のデータ線と、前記複数行の走査線に対応して設けられた複数の容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素を備えた電気光学装置の駆動回路であって、前記複数の画素の各々は、画素スイッチング素子と、画素容量と、蓄積容量とを有し、前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に介挿され、前記走査線を所定の順番で選択する走査線駆動回路と、奇数行または偶数行の一方である一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、
奇数行または偶数行の他方である走査線に対応して設けられた容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備することを特徴とする。本発明によれば、簡易な構成により、データ線の電圧振幅を一部抑えるとともに、表示品位の低下を防止することが可能となる。
【０００５】
ここで、本発明に係る電気光学装置の駆動回路において、前記容量線駆動回路は、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されてから、再び当該一の走査線が選択されるまで第２給電線を選択し続ける構成としても良い。また、電気光学装置の駆動回路において、前記容量線駆動回路は、奇数行ま
たは偶数行の一方である容量線の各々に対応して、第１乃至第４トランジスタを有し、一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行離間した走査線に接続され、ソース電極が前記第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、前記第２トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、前記第４トランジスタは、ゲート電極が前記第１および第２トランジスタのドレイン電極に共通接続され、ソース電極が前記第２給電線に接続されて、前記第３および第４トランジスタのドレイン電極が当該一の容量線に接続されても良い。
なお、この駆動回路において、前記第１給電線の電圧は、異なる２つの電圧が所定の周期で入れ替わり、前記第２給電線の電圧は、前記第１給電線における２つの電圧の中間値である構成としても良い。
一方、本発明に係る電気光学装置の駆動回路において、前記容量線駆動回路は、奇数行または偶数行の一方である一の走査線に対応して設けられた容量線を、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線の選択が終了して、再び当該一の走査線が選択されるまで、ハイ・インピーダンス状態とする構成としても良い。また、電気光学装置の駆動回路において、前記容量線駆動回路は、奇数行または偶数行の一方である容量線の各々に対応して、第３および第４トランジスタを有し、一の容量線に対応する前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、前記第４トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行離間した走査線に接続され、ソース電極が前記第２給電線に接続されて、前記第３および第４トランジスタのドレイン電極が当該一の容量線に接続されても良い。
この駆動回路において、前記第２給電線の電圧は、異なる２つの電圧が所定の周期で入れ替わり、前記第１給電線の電圧は、前記第２給電線における２つの電圧の中間値である構成としても良い。
【０００６】
また、本発明に係る電気光学装置の駆動回路にあっては、複数行の走査線と、複数列のデータ線と、前記走査線の１行に対応して２行設けられた容量線と、前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素を備えた電気光学装置の駆動回路であって、前記複数の画素の各々は、画素スイッチング素子と、画素容量と、蓄積容量とを有し、前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた２行の容量線のいずれか一方との間に介挿され、前記走査線を所定の順番で選択する走査線駆動回路と、一の走査線に対応して設けられた２行の容量線のうち一方の容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、当該一の走査線に対応して設けられた２行の容量線のうち他方の容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備する構成としても良い。
なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００を有し、この表示領域１００の周辺に制御回路２０、走査線駆動回路１４０、容量線駆動回路１５０、データ線駆動回路１９０が配置した構成となっている。このうち、表示領域１００は、画素１１０が配列する領域であり、本実施形態では、３２１行の走査線１１２が行（Ｘ）方向に延在する一方、２４０列のデータ線１１４が列（Ｙ）方向に延在するように、それぞれ設けられ、このうち、最終３２１行目以外の１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との各交差に対応して、画素１１０がそれぞれ設けられている。したがって、本実施形態では、画素１１０が表示領域１００において縦３２０行×横２４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
また、本実施形態では、３２１行目の走査線１１２は、表示領域１００の垂直走査（画素１１０に対する電圧書込のために走査線を順番に選択する動作）には寄与しないことになる。
一方、本実施形態では、１〜３２０行目の各走査線１１２に一対一に対応するように、それぞれ容量線１３２がＸ方向に延在して設けられている。このため、本実施形態において、容量線１３２については、ダミーとなる３２１行目の走査線１１２を除いた１〜３２０行分が設けられる。
【０００９】
ここで、画素１１０の詳細な構成について説明する。
図２は、画素１１０の構成を示す図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉは、画素１１０が配列する行のうち、奇数の行を一般的に示す場合の記号であって、１、３、５、…、３１９である。このため、（ｉ＋１）は、奇数ｉよりも「１」だけ大きい２、４、６、…、３２０の偶数である。また、ｉについては、走査線１１２の行を説明する場合には、ダミーである３２１行目を含める必要があるので１以上３２１以下の整数となる場合がある。
一方、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上２４０以下の整数である。
【００１０】
図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続されている。
画素容量１２０の他端はコモン電極１０８である。このコモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが供給される。
なお、本実施形態においてコモン信号Ｖcomは、後述するように電圧ＬＣcomであり、時間的に一定である。
また、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃｉ、Ｃ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の容量線１３２における電圧を示している。
【００１１】
表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保
って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶１０５を挟持したものとなって、画素電極１１８とコモン電極１０８との差電圧を保持する構成となっている。この構成において、画素容量１２０では、その透過光量が当該保持電圧の実効値に応じて変化する。なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードであるとする。
【００１２】
また、ｉ行ｊ列の画素１１０における蓄積容量１３０は、一端が画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の容量線１３２に接続されている。ここで、画素容量１２０および蓄積容量１３０における容量値を、それぞれＣpixおよびＣsとする。
【００１３】
説明を再び図１に戻すと、制御回路２０は、各種の制御信号を出力して電気光学装置１０における各部の制御等をするとともに、第１容量信号Ｖc1を第１給電線１６５に、第２容量信号Ｖc2を第２給電線１６７に、それぞれ供給する。また、制御回路２０は、後述するオン電圧Ｖonをオン電圧給電線１６１に供給し、オフ電圧Ｖoffをオフ電圧給電線１６
３に供給するほか、コモン信号Ｖcomをコモン電極１０８に供給する。
【００１４】
表示領域１００の周辺には、走査線駆動回路１４０や、容量線駆動回路１５０、データ線駆動回路１９０などの周辺回路が設けられている。このうち、走査線駆動回路１４０は、制御回路２０による制御にしたがって、１フレームの期間にわたって走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０、Ｙ３２１を、それぞれ１、２、３、…、３２０、３２１行目の走査線１１２に供給するものである。すなわち、走査線駆動回路１４０は、走査線を１、２、３、…、３２０、３２１行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧Ｖddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧（接地電位Ｇnd）に相当するＬレベルとする。
【００１５】
なお、詳細には、走査線駆動回路１４０は、図４に示されるように、制御回路２０から供給されるスタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等に
よって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力する。
また、本実施形態において１フレームの期間とは、図４に示されるように、走査信号Ｙ１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまで有効走査期間Ｆaと、
ダミーの走査信号Ｙ３２１がＨレベルとなってから走査信号Ｙ１が再びＨレベルとなるまでの帰線期間Ｆbとを含む。また、１行の走査線１１２が選択される期間が水平走査期間
（Ｈ）である。
【００１６】
容量線駆動回路１５０は、本実施形態では、１〜３２０行目の容量線１３２のうち、偶数行に対応して設けられたＴＦＴ１５２、１５４、１５６、１５８の組から構成される。ここで、偶数（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５２、１５４、１５６、１５８について説明すると、当該ＴＦＴ１５２（第１トランジスタ）のゲート電極は、（ｉ＋１）行目の次に選択される奇数（ｉ＋２）行目の走査線１１２に接続され、そのソース電極は、オン電圧給電線１６１に接続される一方、当該ＴＦＴ１５４（第２トランジスタ）のゲート電極は、同じ（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、オフ電圧給電線１６３に接続されるとともに、ＴＦＴ１５２、１５４のドレイン電極同士がＴＦＴ１５８のゲート電極に接続されている。
次に、（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５６（第３トランジスタ）のゲート電極は、同じ（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、第１給電線１６５に接続される一方、当該ＴＦＴ１５８（第４トランジスタ）のソース電極は
、第２給電線１６７に接続されるとともに、ＴＦＴ１５６、１５８のドレイン電極同士が（ｉ＋１）行目の容量線１３２に接続されている。
なお、ここでは説明のために、偶数（ｉ＋１）行目として説明しているが、偶数（２、４、６、…、３２０）行目のそれぞれにおいて、ＴＦＴ１５２、１５４、１５６、１５８の組が設けられる。
【００１７】
また、オン電圧給電線１６１に供給されるオン電圧Ｖonは、それがＴＦＴ１５８のゲート電極に印加された場合に当該ＴＦＴ１５８をオン状態（ソース・ドレイン電極間が導通状態）にさせる電圧であり、オフ電圧給電線１６３に供給されるオフ電圧Ｖoffは、それ
がＴＦＴ１５８のゲート電極に印加された場合に当該ＴＦＴ１５８をオフ状態（ソース・ドレイン電極間が非導通状態）にさせる電圧である。
なお、奇数（１、３、５、…、３１９）行目の容量線１３２は、本実施形態では、それぞれ第２給電線１６７に接続されている。
【００１８】
データ線駆動回路１９０は、走査線駆動回路１４０により選択される走査線１１２に位置する画素１１０の階調に応じた電圧であって、極性指示信号Ｐolに対応する電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、１、２、３、…、２４０列目のデータ線１１４にそれぞれ供給するものである。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれに対応する画素１１０の階調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示デ
ータＤaは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変
更後の表示データＤaが供給されて書き換えられる。
データ線駆動回路１９０は、選択される走査線１１２に位置する画素１１０の表示データＤaを記憶領域から読み出すとともに、当該階調値に応じた電圧であって指定された極
性に応じた電圧のデータ信号に変換し、データ線１１４に供給する動作を、選択される走査線１１２に位置する１〜２４０列のそれぞれについて実行する。
【００１９】
極性指示信号Ｐolは、本実施形態では、Ｈレベルであれば正極性書込を指定し、Ｌレベルであれば負極性書込を指定する信号であり、図４に示されるように、１フレームの期間において水平走査期間（Ｈ）毎に極性反転する。すなわち、本実施形態では、１フレームの期間において１行毎に書込極性を反転させる行（ライン）反転方式としている。
なお、極性指示信号Ｐolは、隣接するフレームの期間に着目したときに同一走査線が選択される水平走査期間でみても論理反転の関係となっている。このように極性反転する理由は、液晶に直流成分が印加されることによる劣化を防止するためである。
また、本実施形態における書込極性については、画素容量１２０に対して階調に応じた電圧を保持させる際に、コモン電極１０８の電圧ＬＣcomよりも画素電極１１８の電位を
高位側とする場合を正極性といい、低位側とする場合を負極性という。一方、電圧については、特に説明のない限り、電源の接地電位Ｇndを基準としている。
【００２０】
なお、制御回路２０は、クロック信号Ｃlyの論理レベルが遷移するタイミングにおいてラッチパルスＬpをデータ線駆動回路１９０に供給する。上述したように、走査線駆動回
路１４０は、スタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等
によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力するので、走査線が選択される期間の開始タイミングは、クロック信号Ｃlyの論理レベルが遷移するタイミングである。したがって、データ線駆動回路１９０は、例えばラッチパルスＬpを
１フレームの期間にわたってカウントし続けることによって何行目の走査線が選択されるのか、および、ラッチパルスＬpの供給タイミングによって走査線の選択の開始タイミン
グを知ることができる。
【００２１】
なお、本実施形態において、素子基板には、表示領域１００における走査線１１２や、データ線１１４、ＴＦＴ１１６、画素電極１１８、蓄積容量１３０に加えて、容量線駆動回路１５０におけるＴＦＴ１５２、１５４、１５６、１５８、オン電圧給電線１６１、オフ電圧給電線１６３、第１給電線１６５、第２給電線１６７なども形成される。
【００２２】
図３は、このような素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
この図に示されるように、本実施形態では、ＴＦＴ１１６、１５２、１５４、１５６、１５８は、アモルファスシリコン型であって、そのゲート電極が半導体層よりも下側（紙面奥側）に位置するボトムゲート型である。
詳細には、第１導電層となるゲート電極層のパターニングにより、走査線１１２や、容量線１３２、ＴＦＴ１５８のゲート電極が形成され、その上にゲート絶縁膜（図示省略）が形成され、さらにＴＦＴ１１６、１５２、１５４、１５６、１５８の半導体層が島状に形成されている。この半導体層の上には、保護層を介して第２導電層となるＩＴＯ（indium tin oxide）層のパターニングにより、矩形形状の画素電極１１８が形成され、さらに、第３導電層となるアルミニウムなどの金属層のパターニングによって、ＴＦＴ１１６、１５２、１５４、１５６、１５８のソース電極や、ドレイン電極とともに、データ線１１４、オン電圧給電線１６１、オフ電圧給電線１６３、第１給電線１６５、第２給電線１６７が形成されている。
【００２３】
各行の走査線１１２は、表示領域１００においては上述したようにＸ方向に延在して設けられる。
ここで、奇数ｉ、（ｉ＋２）行目の走査線１１２は、容量線駆動回路１５０においてＴＦＴ１５２のゲート電極となるようにＹ（上）方向に分岐する部分を有するが、それ以外は表示領域１００と同様にＸ方向に延在している。
一方、偶数（ｉ＋２）行目の走査線１１２は、走査線駆動回路１４０からＸ（右方向）に向かって延在するが、容量線駆動回路１５０において、まず上下方向にＴ字状に２分岐する。このうち、下方向に分岐する部分がＴＦＴ１５４のゲート電極となる。また、上方向に分岐する部分は、ＴＦＴ１５８を迂回するように、途中で右方向に屈曲した後、ＴＦＴ１５６のゲート電極となるように下方向に屈曲し、さらに、上方向に１８０度ターンし、この後、表示領域１００に向かうように右方向に屈曲している。
【００２４】
上述したように、偶数（ｉ＋１）行目に対応するＴＦＴ１５４のゲート電極は、同じ（ｉ＋１）行目の走査線１１２から下方向に分岐した部分であり、ＴＦＴ１５２のゲート電極は、奇数（ｉ＋２）行目の走査線１１２からＹ（上）方向にＴ字状に分岐した部分である。また、ＴＦＴ１５２、１５４の共通ドレイン電極とＴＦＴ１５８のゲート電極とは、上記ゲート絶縁膜を貫通するコンタクトホール（図において×印）を介して、電気的な接続が図られている。同様に、ＴＦＴ１５６、１５８の共通ドレイン電極は、コンタクトホールを介して、偶数（ｉ＋１）行目の容量線１３２と電気的な接続が図られている。
一方、奇数ｉ行目の容量線１３２は、コンタクトホールを介して、第２給電線１６７と電気的な接続が図られている。
また、蓄積容量１３０は、画素電極１１８の下層において幅広となるように形成された容量線１３２の部分と当該画素電極１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成である。
なお、画素電極１１８と対向するコモン電極１０８は、対向基板に形成されるので、素子基板の平面図を示す図３には現れない。
【００２５】
図３においては、あくまでも一例であり、ＴＦＴの型については他の構造、例えばゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型としても良い。また、容量線駆動回路１５０の素子を表示領域１００に造り込むのではな
く、ＩＣチップを素子基板側に実装する構成としても良い。
ＩＣチップを素子基板側に実装する場合、走査線駆動回路１４０、容量線駆動回路１５０を、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路２０については、ＦＰＣ（flexible printed
circuit）基板等を介して接続しても良いし、半導体チップとして素子基板に実装する構成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極１１８について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層をパターニングしても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
【００２６】
次に、本実施形態に係る電気光学装置１０の動作について説明する。
上述したように本実施形態では、書込極性が行反転方式である。このため、制御回路２０は、極性指示信号Ｐolについて、図４に示されるように、あるフレーム（「ｎフレーム」と表記している）の期間の最初にＬレベルとし、以下、水平走査期間（Ｈ）毎に書込極性を反転させ、次の（ｎ＋１）フレームの期間の最初にＨレベルとし、以下、水平走査期間（Ｈ）毎に書込極性を反転させる。
また、本実施形態において制御回路２０は、第１容量信号Ｖc1については、ｎフレームにおいて電圧ＬＣcomよりも電圧ΔＶだけ低い電圧Ｖslとし、（ｎ＋１）フレームにおい
て電圧ＬＣcomよりも電圧ΔＶだけ高い電圧Ｖshとする一方、第２容量信号Ｖc2について
は、コモン電極１０８に印加される電圧ＬＣcomで一定とする。
【００２７】
さて、ｎフレームにおいては、走査線駆動回路１４０によって最初に奇数１行目の走査線１１２が選択されるので、走査信号Ｙ１がＨレベルになる。
一方、走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力され
ると、データ線駆動回路１９０は、１行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、極性指示信号ＰolがＬレベルであり、負極性書込が
指定されているので、当該表示データＤaで指定された電圧だけ、電圧ＬＣcomを基準に低位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。
これにより例えば、ｊ列目のデータ線１１４には、１行ｊ列の画素１１０の表示データＤaで指定された電圧だけ電圧ＬＣcomよりも低位側とした負極性電圧がデータ信号Ｘｊとして印加される。
さて、走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。このため、１行１列〜１行２４０列の画素容量１２０には、それぞれ階調に応じた負極性電圧が書き込まれることになる。
【００２８】
なお、奇数行目の容量線１３２は、第２給電線１６７に接続されているので、１行目の容量線１３２は電圧ＬＣcomに保たれる。このため、１行１列〜１行２４０列の蓄積容量
１３０には、それぞれ階調に応じた負極性電圧と電圧ＬＣcomとの差電圧が書き込まれて
、画素容量１２０に対する並列容量として機能する。
したがって、１行１列〜１行２４０列において、画素容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた負極性電圧と電圧ＬＣcomとの差電圧が書き込ま
れることになる。
【００２９】
次に走査信号Ｙ１がＬレベルになるとともに、走査信号Ｙ２がＨレベルになる。
走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフするが、１行１列〜１行２４０列の画素容量１２０および蓄積容量１３０においてそれぞれ保持された電圧に変化は生じない。
ｎフレームにおいて走査信号Ｙ２がＨレベルとなる水平走査期間（Ｈ）では、極性指示信号ＰolがＨレベルであり、正極性書込が指定される。
走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、
データ線駆動回路１９０は、２行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、当該読み出した表示データＤaに対応し、かつ、正極性に対応した電圧（この意味については後述する）のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。このため、２行１列〜２行２４０列の画素容量１２０には、それぞれ表示データに基づくとともに正極性に対応した電圧が書き込まれて、当該電圧と電圧ＬＣcomとの差電圧が保持される
ことになる。
【００３０】
一方、走査信号Ｙ２がＨレベルであれば、容量線駆動回路１５０では、２行目の容量線１３２に対応するＴＦＴ１５４がオンする。ＴＦＴ１５４のオンによりＴＦＴ１５８のゲート電極には、オフ電圧Ｖoffが印加されるので、ＴＦＴ１５８がオフであるが、走査信
号Ｙ２がＨレベルであるので、ＴＦＴ１５６がオンする。このため、２行目の容量線１３２は、第１容量信号Ｖc1の電圧Ｖslとなる。このため、２行１列〜２行２４０列の蓄積容量１３０の一端には、画素電極１１８と同じ電圧（すなわち、表示データに基づくとともに正極性に対応した電圧）が書き込まれて、当該電圧と電圧Ｖs1との差電圧が保持されることになる。
【００３１】
次に走査信号Ｙ２がＬレベルになるとともに、走査信号Ｙ３がＨレベルになる。
また、容量線駆動回路１５０において、走査信号Ｙ２がＬレベルになることにより２行目の容量線１３２に対応するＴＦＴ１５４がオフし、また、走査信号Ｙ３がＨレベルになることにより２行目のＴＦＴ１５２がオンするので、ＴＦＴ１５８のゲート電極には、オン電圧Ｖonが印加される。このため、ＴＦＴ１５８がオンする。一方、走査信号Ｙ２がＬレベルになることによりＴＦＴ１５６がオフする。したがって、ｎフレームにおいて走査信号Ｙ３がＨレベルになると、２行目の容量線１３２は、第１容量信号Ｖc1の電圧Ｖslから第２容量信号Ｖc2の電圧ＬＣcomへと変化する、すなわち、電圧ΔＶだけ上昇する。一
方、走査信号Ｙ２がＬレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオフする。
したがって、ｎフレームにおいて、走査信号Ｙ３がＨレベルになると、２行１列〜２行２４０列の各画素では、画素容量１２０および蓄積容量１３０の直列接続において、コモン電極１０８が電圧ＬＣcomで一定であるのに対し、容量線１３２が電圧ΔＶだけ上昇す
るので、各画素容量１２０では、データ信号の電圧の書き込みによる保持電圧から変動することになる。なお、この保持電圧の変動については後述する。
【００３２】
一方、走査信号Ｙ３がＨレベルになるタイミングにおいてラッチパルスＬpが出力され
ると、データ線駆動回路１９０は、３行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、極性指示信号Ｐolにより負極性書込が指定されてい
るので、当該表示データＤaで指定された電圧だけ、電圧ＬＣcomを基準に低位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。
３行目の容量線１３２は、電圧ＬＣcomに保たれているので、３行１列〜３行２４０列
において、画素容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた負極性電圧が書き込まれて、当該負極性電圧と電圧ＬＣcomとの差電圧が保持されること
になる。
【００３３】
続いて、走査信号Ｙ３がＬレベルになって走査信号Ｙ４がＨレベルになる。
このとき、２行目の容量線１３２に対応するＴＦＴ１５２がオフするので、ＴＦＴ１５８のゲート電極は、電気的にいずれの部分にも接続されない状態（ハイ・インピーダンス
状態）となるが、このゲート電極自体に寄生する容量のために、ＴＦＴ１５２がオフする直前の状態であるオン電圧Ｖonに維持される。このため、当該２行目の容量線１３２に対応するＴＦＴ１５８はオン状態を継続するので、当該２行目の容量線１３２は電圧ＬＣcomを維持することになる。なお、この２行目の容量線１３２が電圧ＬＣcomを維持する動作は、走査信号Ｙ２が再びＨレベルとなるまで継続することになる。
走査信号Ｙ４がＨレベルになるとき、他の動作は、走査信号Ｙ１がＬレベルになって走査信号Ｙ２がＨレベルになる動作と同様である。すなわち、４行１列〜４行２４０列の画素電極１１８には、表示データに基づくとともに正極性に対応した電圧が書き込まれて、画素容量１２０によって当該電圧と電圧ＬＣcomとの差電圧が保持される一方、蓄積容量
１３０の一端には、当該電圧が書き込まれて、蓄積容量１３０によって当該電圧と電圧Ｖs1との差電圧が保持されることになる。
【００３４】
さらに、走査信号Ｙ４がＬレベルになって走査信号Ｙ５がＨレベルになるが、この動作は、走査信号Ｙ２がＬレベルになって走査信号Ｙ３がＨレベルになる動作と同様である。すなわち、４行１列〜４行２４０列の各画素では、画素容量１２０において保持電圧が変動する一方、５行１列〜５行２４０列において、画素容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた負極性電圧が書き込まれて、当該負極性電圧と電圧ＬＣcomとの差電圧が保持されることになる。
ｎフレームでは、以下同様な動作が、走査信号Ｙ３２１がＨレベルとなるまで繰り返される。ただし、３２１行目の走査線１１２には画素が存在しないので、走査信号Ｙ３２１がＨレベルになったときには、３２０行目のＴＦＴ１５８のゲート電極をオン電圧Ｖonに保つために、同じ３２０行目のＴＦＴ１５２をオンさせる動作のみが行われる。
【００３５】
次の（ｎ＋１）フレームの期間においても、極性指示信号Ｐolが論理反転の関係となる以外、同様な動作が実行される。
すなわち、奇数ｉ行目の走査信号ＹｉがＨレベルになると、１行前の（ｉ−１）行１列〜（ｉ−１）行２４０列の各画素では、画素容量１２０において保持電圧が変動する一方、ｉ行１列〜ｉ行２４０列において、画素容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた正極性電圧が書き込まれて、当該負極性電圧と電圧ＬＣcomと
の差電圧が保持されることになる。ただし、最初に選択される１行目よりも前に走査線は存在しないので、走査信号Ｙ１がＨレベルになるときには、１行目の画素容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた正極性電圧が書き込まれる動作だけが実行される。また、上述したように走査信号Ｙ３２１がＨレベルになったときには、３２０行目のＴＦＴ１５２をオンさせる動作のみが行われる。
一方、偶数（ｉ＋１）行目の走査信号Ｙ（ｉ＋１）がＨレベルになると、（ｉ＋１）行１列〜（ｉ＋１）行２４０列の各画素において、画素容量１２０には、表示データに基づくとともに負極性に対応した電圧が書き込まれて、当該電圧と電圧ＬＣcomとの差電圧が
保持される一方、蓄積容量１３０には、当該電圧が書き込まれて、当該電圧と電圧Ｖs1との差電圧が保持されることになる。
【００３６】
次に、偶数行目の画素容量１２０における保持電圧の変動について説明する。
図５は、ｎフレームにおける偶数（ｉ＋１）行であってｊ列目の画素容量１２０の電圧変動を説明するための図である。
まず、走査信号ＹｉがＨレベルになると、図５（ａ）に示されるように、（ｉ＋１）行ｊ列のＴＦＴ１１６がオンするので、データ信号Ｘｊの電圧が画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。
一方、ｎフレームにおいて、（ｉ＋１）行目の容量線１３２の電圧Ｃｉは、第１給電線１６５の電圧Ｖslである。なお、コモン電極１０８は電圧ＬＣcomで一定である。
したがって、このときのデータ信号Ｘｊの電圧をＶｊとすれば、（ｉ＋１）行ｊ列における画素容量１２０には電圧（Ｖｊ−ＬＣcom）が充電され、蓄積容量１３０には電圧（
Ｖｊ−Ｖsl）が充電される。
【００３７】
次に、走査信号Ｙ（ｉ＋１）がＬレベルになり、走査信号Ｙ（ｉ＋２）がＨレベルになると（図５（ｂ）においては（ｉ＋２）行を図示省略している）、（ｉ＋１）行ｊ列のＴＦＴ１１６がオフするとともに、（ｉ＋１）行目の容量線１３２の電圧Ｃｉは、第１給電線１６５の電圧Ｖslから第２給電線１６７の電圧ＬＣcomに変化する、すなわち、電圧Δ
Ｖだけ上昇する。
詳細には、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極１０８）が電圧ＬＣcomで一定に保たれたまま、蓄積容量１３０の他端
が電圧ΔＶだけ上昇するので、画素電極１１８の電圧も上昇する。
このため、当該直列接続点である画素電極１１８の電圧は、
Ｖｊ＋｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、ｉ行目の容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ上昇することになる。すなわち、ｉ行目の容量線１
３２の電圧ＣｉがΔＶだけ上昇すると、画素電極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ（＝Δ
Ｖpixとする）だけ上昇することになる。なお、各部の寄生容量は無視している。
【００３８】
ここで、ｎフレームにおいて、走査信号Ｙ（ｉ＋１）がＨレベルのときにおけるデータ信号Ｘｊの電圧Ｖｊは、その電圧を画素電極１１８に印加した後に、当該画素電極が電圧ΔＶpixだけ上昇したときの電圧がコモン電極１０８の電圧ＬＣcomよりも高位であって、両者の差電圧が（ｉ＋１）行ｊ列の階調に応じた値となるように設定される。
詳細には、本実施形態では、ノーマリーホワイトモードとしているので、図６（ｃ）に示されるように、正極性書込においては（ｉ＋１）行ｊ列の画素を白色ｗから黒色ｂまでのいずれかの階調とすべき場合、電圧ΔＶpixだけ上昇したときの画素電極１１８の電圧
が、白色ｗに相当する電圧Ｖw(+)から黒色ｂに相当する電圧Ｖb(+)までの範囲ｃであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも高位側の電圧とすれば良いので、
この階調に応じた電圧よりもΔＶpixだけ低位の電圧となるように、データ信号Ｘｊの電
圧Ｖｊが設定される。
【００３９】
ここでは、ｎフレームにおける偶数（ｉ＋１）行での電圧上昇について説明したが、（ｎ＋１）フレームにおいて偶数（ｉ＋１）行では、ｎフレームとは電圧変化方向が逆向き、すなわち低下するだけである。
したがって、（ｎ＋１）フレームにおいて、走査信号Ｙ（ｉ＋１）がＨレベルのときのデータ信号Ｖｊは、次のように設定すれば良い。すなわち、図６（ｄ）に示されるように、電圧ΔＶpixだけ下降したときの画素電極１１８の電圧が、白色ｗに相当する電圧Ｖw(-)から黒色ｂに相当する電圧Ｖb(-)までの範囲ｄであって、階調が低く（暗く）なるにつ
れて電圧ＬＣcomよりも低位側の電圧とすれば良いので、この階調に応じた電圧よりもΔ
Ｖpixだけ高位の電圧となるように、データ信号Ｘｊの電圧Ｖｊが設定される。
【００４０】
このとき、偶数（ｉ＋１）行において、正極性書込と負極性書込とにおいて電圧範囲が一致するように設定すれば、データ信号の振幅範囲を最も狭く抑えることができる。
すなわち、図６（ｃ）において正極性書込に対応するデータ信号の振幅中心と、図６（ｄ）において負極性書込に対応するデータ信号の振幅中心とが互いに電圧ＬＣcomに一致
するように設定するとともに、電圧ΔＶpixだけ上昇したときに、電圧Ｖw(+)から電圧Ｖb(+)までの範囲ｃシフトし、電圧ΔＶpixだけ下降したときに、電圧Ｖw(-)から電圧Ｖb(-)までの範囲ｄにシフトするように電圧ΔＶ（＝Ｖsh−ＬＣcom＝ＬＣcom−Ｖsl）を設定すれば良い。
ただし、図６（ｃ）において正極性書込に対応するデータ信号の振幅範囲では、白色ｗ
側が低位となり黒色ｂ側が高位となるが、図６（ｄ）において負極性書込に対応するデータ信号の振幅範囲では白色ｗ側が高位となり黒色ｂ側が低位となり、階調の関係が逆転する。
なお、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを一致させなくても、容量線１３２の電圧変化によりデータ信号の電圧振幅を抑えることはできる。
【００４１】
また、奇数ｉ行目については、容量線１３２が電圧ＬＣcomで一定であるので、画素容
量１２０における保持電圧は変動しない。
したがって、ｎフレームにおいて奇数ｉ行目の走査線が選択されて、負極性書込が指定されるのであれば、図６（ｂ）に示されるように、範囲ｄであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも低位側の電圧に、データ信号Ｖｊの電圧を設定すれば良
い。また、（ｎ＋１）フレームにおいて奇数ｉ行目の走査線が選択されて、正極性書込が指定されるのであれば、図６（ａ）に示されるように、範囲ｃであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも高位側の電圧に、データ信号Ｖｊの電圧を設定すれ
ば良い。
【００４２】
このように本実施形態によれば、図７に示されるように、偶数（ｉ＋１）行についてみれば、当該偶数（ｉ＋１）行の走査線１１２が選択されて走査信号Ｙ（ｉ＋１）がＨレベルとなったときに、（ｉ＋１）行ｊ列の画素容量１２０に対して表示データに基づくとともに極性に対応した電圧を書き込み、この後、当該偶数（ｉ＋１）行の次の奇数（ｉ＋２）行の走査線１１２が選択されて走査信号Ｙ（ｉ＋２）がＨレベルとなったときに、（ｉ＋１）行目の容量線１３２を電圧ΔＶだけ上昇または低下させることにより、当該偶数（ｉ＋１）行ｊ列の画素容量１２０に保持される電圧を実効値でみて拡大させている。
なお、図７は、走査信号と容量線と画素電極との電圧関係を示す図であり、ｉ行ｊ列の画素電極１１８の電圧をＰix（i,j)で、（ｉ＋１）行ｊ列の画素電極１１８の電圧をＰix（i+1,j)で、それぞれ示している。ここで、画素容量１２０に保持される電圧実効値は、画素電極１１８の電圧Ｐix（i,j)またはＰix（i+1,j)と、電圧ＬＣcomとの差電圧を単位
期間（例えばフレームの期間）で反映させたものとなる。
このように本実施形態では、偶数行の画素容量１２０に保持される電圧を実効値でみて拡大させているので、図６（ｃ）および図６（ｄ）に示されるように偶数（ｉ＋１）行の走査線１１２が選択されるときのデータ信号電圧振幅は、図６（ａ）および図６（ｂ）に示されるように奇数ｉ行の走査線１１２が選択されるときのデータ信号電圧振幅よりも小さく抑えることが可能となる。
さらに、奇数ｉ行目には、ＴＦＴ１５２、１５４が存在しないので、容量線駆動回路１５０の構成を簡略することができるとともに、図３に示されるように、ＴＦＴ１５６、１５８のサイズを、ＴＦＴ１５２、１５４よりも大きく形成することができる。このため、容量が寄生しやすい偶数行目の容量線１３２を容易に駆動することが可能となる。
さらに、本実施形態では、容量線１３２を電圧変化させるにもかかわらず、１フレームにおいて画素に対する書込極性が行（ライン）毎に反転するので、コントラスト比が高まり、その分、高品位な表示が可能となる。
【００４３】
なお、上述した図１に示した構成では、容量線駆動回路１５０において、偶数行の容量線１３２に対応してＴＦＴ１５２、１５４、１５６、１５８の組を設けるとともに、奇数行の容量線１３２を第２給電線１６７に接続する構成としたが、奇数行の容量線１３２に対応してＴＦＴ１５２、１５４、１５６、１５８の組を設けるとともに、偶数行の容量線１３２を第２給電線１６７に接続する構成としても良い。ただし、奇数行の容量線１３２に対応してＴＦＴ１５２、１５４、１５６、１５８の組を設ける構成では、最初の１行目の容量線１３２を電圧変化させるために、１行目の前にダミーとなる０行目の走査線を別途設ける必要がある。なお、３２１行目の走査線は不要となる。
【００４４】
＜第２実施形態＞
図１に示した第１実施形態では、偶数（ｉ＋１）行目の走査線１１２が非選択となる期間にわたって、当該偶数（ｉ＋１）行目に対応するＴＦＴ１５８をオンさせることにより、当該偶数（ｉ＋１）行目の容量線１３２を、第２給電線１６７の電圧ＬＣcomに確定さ
せる構成であったが、上述したように、容量線１３２には容量が寄生するので、電圧保持性を有する。そこで、この電圧保持性を用いて、構成をより簡略化した第２実施形態について説明することにする。
【００４５】
図８は、第２実施形態に係る電気光学装置１０の構成を示すブロック図である。この第２実施形態に係る電気光学装置が、図１に示した第１実施形態に係る電気光学装置と相違する点は、第１に、容量線駆動回路１５０において、偶数（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５２、１５４が存在せず、偶数（ｉ＋１）行目のＴＦＴ１５８のゲート電極が、その次に選択される奇数（ｉ＋２）行目の走査線１１２に接続されている点、および、第２に、オン電圧給電線１６１とオフ電圧給電線１６３とが存在しないので、制御回路２０がオン電圧Ｖonとオフ電圧Ｖoffを供給しない点である。
【００４６】
図９は、第２実施形態において、素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
この図に示される構成が、図３に示される構成と相違する部分は、ＴＦＴ１５６、１５８の配置が左右反転しているほか、偶数（ｉ＋１）行目の走査線１１２が容量線駆動回路１５０でほぼ直性的に形成され、また、奇数ｉ行目の容量線１３２は、ＴＦＴ１５２、１５４が存在しないので、迂回することなく、第２給電線１６７に接続されている点である。
第２実施形態の構成について、これら以外の部分については第１実施形態と同様なので、その説明を省略する。
【００４７】
第２実施形態に係る電気光学装置１０において、制御回路２０は、第１実施形態と同様に、すなわち図４に示されるように、極性指示信号Ｐol、第１容量信号Ｖc1および第２容量信号Ｖc2を出力する。
ここで、ｎフレームの期間において、偶数（ｉ＋１）行目の走査線１１２が選択されて走査信号Ｙ（ｉ＋１）がＨレベルになる水平走査期間（Ｈ）では、極性指示信号ＰolがＨレベルであるので、偶数行目の画素に対しては正極性書込が指定される。
ｎフレームにおいて、走査信号Ｙ（ｉ＋１）がＨレベルになると、偶数（ｉ＋１）行目のＴＦＴ１５６がオンするので、偶数（ｉ＋１）行目の容量線１３２は、第１容量信号Ｖc1の電圧Ｖslとなる。次に、走査信号（Ｙ＋１）がＬレベルになり、続く奇数（ｉ＋２）行目の走査線１１２が選択されて走査信号Ｙ（ｉ＋２）がＨレベルになると、偶数（ｉ＋１）行目のＴＦＴ１５６がオフし、ＴＦＴ１５８がオンするので、偶数（ｉ＋１）行目の容量線１３２は、第２容量信号Ｖc2の電圧ＬＣcomとなり、電圧ΔＶだけ上昇する。
【００４８】
一方、（ｎ＋１）フレームの期間において、偶数（ｉ＋１）行目の走査信号Ｙ（ｉ＋１）がＨレベルになる水平走査期間（Ｈ）では、極性指示信号ＰolがＬレベルであるので、偶数行目の画素に対しては負極性書込が指定される。
（ｎ＋１）フレームにおいて、走査信号Ｙ（ｉ＋１）がＨレベルになると、偶数（ｉ＋１）行目の容量線１３２は、第１容量信号Ｖc1の電圧Ｖshとなる。次に、走査信号（Ｙ＋１）がＬレベルになり、続く奇数（ｉ＋２）行目の走査信号Ｙ（ｉ＋２）がＨレベルになると、偶数（ｉ＋１）行目の容量線１３２は、第２容量信号Ｖc2の電圧ＬＣcomとなるの
で、電圧ΔＶだけ低下する。
なお、ｎおよび（ｎ＋１）フレームのいずれにおいても、偶数（ｉ＋１）行目に続く奇数行目の走査線の選択が終了して走査信号（Ｙ＋２）がＬレベルになり、さらに次の偶数
（ｉ＋３）行目の走査線１１２が選択されて走査信号Ｙ（ｉ＋３）がＨレベルになると、偶数（ｉ＋１）行目の容量線１３２は、電気的にいずれの部分にも接続されない状態（ハイ・インピーダンス状態）となるが、この容量線１３２自体に寄生する容量のために、ＴＦＴ１５８がオフする直前の状態である電圧ＬＣcomに維持される。
【００４９】
したがって、偶数（ｉ＋１）行目において、正極性書込が指定されていれば、表示データに基づくとともに正極性に対応した電圧が書き込まれ、偶数（ｉ＋１）行目の走査線１１２の選択終了後に、容量線１３２が電圧ΔＶだけ上昇する一方、負極性書込が指定されていれば、表示データに基づくとともに負極性に対応した電圧が書き込まれ、偶数（ｉ＋１）行目の走査線１１２の選択終了後に、容量線１３２が電圧ΔＶだけ低下するので、第２実施形態においても、第１実施形態と同様な効果を奏することが可能となる。
さらに、第２実施形態では、偶数（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５２、１５４や、オン電圧給電線１６１、オフ電圧給電線１６３が存在せず、制御回路２０がオン電圧Ｖonとオフ電圧Ｖoffを供給しないで済むので、その分、第１実施形態と比較
して構成の簡略化を図ることが可能となる。
【００５０】
ただし、第２実施形態において、偶数行目の容量線１３２は、例えば（ｉ＋１）行目についてみれば、２行後の（ｉ＋３）行目の走査線が選択されてから再び（ｉ＋１）行目の走査線が選択されるまで、ハイ・インピーダンス状態となる。このため、偶数行目の容量線１３２は、当該偶数行目の容量線１３２と寄生容量によって結合する部分（例えば隣接する走査線１１２やデータ線１１４）における電圧変化の影響を受けやすい。これに対し、奇数行目の容量線１３２は、第２給電線１６７に接続されているので、奇数行目の容量線１３２と寄生容量によって結合する部分においてたとえ電圧変化があったとしても、その電圧変化の影響を受けにくい。したがって、第２実施形態では、奇数および偶数行目で表示差が発生する可能性がある。
なお、第１実施形態では、上述したように、偶数（ｉ＋１）行目についてみれば、２行後の（ｉ＋３）行目の走査線が選択されてから再び（ｉ＋１）行目の走査線が選択されるまでの期間であっても、ＴＦＴ１５８がオンし続けているので、第２給電線１６７の電圧ＬＣcomに保たれる。このため、第１実施形態では、第２実施形態のように容量線と寄生
容量によって結合する部分での電圧変化の影響を受けないので、この点において第２実施形態と比較して有利である。
【００５１】
なお、第２実施形態においては、奇数行目の容量線１３２を第２給電線１６７に接続したが、図１０に示されるブロック図や、図１１に示される平面図に示されるように、第１給電線１６５に接続しても良い。
ここで、奇数行目の容量線１３２を第１給電線１６５に接続する構成では、図１２に示されるように、第１容量信号Ｖc1について電圧ＬＣcomで一定とし、第２容量信号Ｖc2に
ついて、ｎフレームにおいて電圧ＬＣcomよりも電圧ΔＶだけ高い電圧Ｖshとすれば、偶
数（ｉ＋１）行目の走査線１１２の選択終了後に、正極性書込の指定に応じて容量線１３２が電圧ΔＶだけ上昇させることが可能となる。
また、第２容量信号Ｖc2について、（ｎ＋１）フレームにおいて電圧ＬＣcomよりも電
圧ΔＶだけ低い電圧Ｖslとすれば、負極性書込の指定に応じて容量線１３２が電圧ΔＶだけ低下させることが可能となる。
【００５２】
＜第３実施形態＞
次に、本発明の第３実施形態に係る電気光学装置について説明する。上述した第１および第２実施形態は、フレームの期間において画素の書込極性を１行毎に反転させる行（ライン）反転方式としていたが、この第３実施形態に係る電気光学装置は、行および列方向にわたって反転させたドット反転方式としたものである。
【００５３】
図１３は、第３実施形態に係る電気光学装置１０の構成を示すブロック図であり、図１４は、この第３実施形態において、素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
まず、この第３実施形態の容量線駆動回路１５０においては、第２実施形態（図８）のような奇数および偶数の区別はなく、行毎にＴＦＴ１５６、１５８が設けられている。ある行のＴＦＴ１５６のゲート電極は、その行に対応する走査線１１２に接続され、ＴＦＴ１５８のゲート電極は、その行よりも１行後に選択される走査線１１２に接続されている。
また、行毎に２本の容量線１３２ａ、１３２ｂを有する。ここで、各行の容量線１３２ａは、第２給電線１６７に共通に接続されているが、ある行の容量線１３２ｂは、その行に対応するＴＦＴ１５６、１５８の共通ドレイン電極に接続されている。
【００５４】
一方、各画素は、第１および第２実施形態と同様に、縦３２０行×横２４０列でマトリクス状に配列するが、奇数行偶数列および偶数行奇数列の画素１１０における蓄積容量１３０の他端は、自身に対応する行の容量線１３２ａに接続される一方、奇数行奇数列および偶数行偶数列の画素１１０における蓄積容量１３０の他端は、自身に対応する行の容量線１３２ｂに接続されている。
【００５５】
このため、奇数行偶数列および偶数行奇数列の画素１１０における蓄積容量１３０の他端は、容量線１３２ａに接続され、さらに当該容量線１３２ａは第２給電線１６７に接続されているので、第２実施形態（図８参照）における奇数行の画素と同等となる。
一方、奇数行奇数列および偶数行偶数列の画素１１０における蓄積容量１３０の他端は、容量線１３２ｂに接続され、さらに当該容量線１３２ｂは、自身に対応する行のＴＦＴ１５６、１５８の共通ドレイン電極に接続されているので、第２実施形態における偶数行の画素と同等となる。
【００５６】
第３実施形態において極性指示信号Ｐolについては、Ｈレベルであれば、奇数行偶数列および偶数行奇数列の画素に対し正極性書込を指定するとともに、奇数行奇数列および偶数行偶数列の画素に対し負極性書込が指定する一方、Ｌレベルであれば、奇数行偶数列および偶数行奇数列の画素に対し負極性書込を指定するとともに、奇数行奇数列および偶数行偶数列の画素に対し正極性書込を指定する、という内容となり、データ線駆動回路１９０が、表示データを極性指示信号Ｐolで指定された極性に応じた電圧のデータ信号に変換する。
このため、第３実施形態においては、極性指示信号Ｐol、第１容量信号Ｖc1および第２容量信号Ｖc2を第２実施形態（図４参照）と同一波形のままで、行および列方向において画素毎にそれぞれ書込極性が互いに反転する、というドット反転方式となるので、第１および第２実施形態における行（ライン）反転方式と比較して、さらなる表示品質の向上を図ることが可能となる。
【００５７】
なお、第３実施形態は、第１実施形態と同様に、ＴＦＴ１５２、１５４を設けて、非選択期間における容量線１３２ｂの電圧を第２容量信号Ｖc2の電圧ＬＣcomに確定する構成
としても良い。
また、第３実施形態では、容量線１３２ａを第２給電線１６７に接続したが、第２実施形態の変形例（図１０乃至図１２）のように、第１給電線１６５に接続しても良い。
【００５８】
上述した第１実施形態では、（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５２のゲート電極を、第２実施形態では、（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５８のゲート電極を、それぞれ次の（ｉ＋２）行目の走査線１１２に接続する構成とし、また、第３実施形態では、ある行に対応するＴＦＴ１５８のゲート電極を、次の行の走査線１１２に接続する構成としたが、本発明では、いずれも一定の行数ｍだけ離間した走査線
１１２に接続する構成であれば足りる。ただし、ｍが多くなると、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極を、（ｉ＋ｍ）行目の走査線１１２に接続する必要があり、配線が複雑化する。
また、最終の３２０行目の容量線１３２に対応するＴＦＴ１５２（１５８）まで駆動するために、ダミーの走査線１１２がｍ行必要となる。ただし、各実施形態のようにｍが「１」であれば、帰線期間Ｆbをなくして、３２０行目の容量線１３２に対応するＴＦＴ１
５２のゲート電極を、１行目の走査線１１２に接続する構成とすれば良いし、また、例えばｍが「２」であれば、やはり帰線期間Ｆbをなくして、３１９、３２０行目の容量線１
３２に対応するＴＦＴ１５２のゲート電極を、それぞれ１、２行目の走査線１１２に接続する構成とすれば、あえてダミーの走査線を設ける必要もない。
さらに、コモン電極１０８の電圧Ｖcomを、正極性書込が指定されたときに低位とし、
負極性書込が指定されたときに高位として切り替える構成でも良い。
【００５９】
また、各実施形態では、画素容量１２０として画素電極１１８とコモン電極１０８とで液晶１０５を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成としても良い。
一方、各実施形態では、垂直走査方向を図１において上から下方向に向かった方向としているので、（ｉ＋１）ｉ行目の容量線１３２に対応するＴＦＴ１５２（１５８）のゲート電極を、（ｉ＋２）行目の走査線１１２に接続したが、垂直走査方向を下から上方向に向かった方向とした場合には、ｉ行目の走査線１１２に接続すれば良い。すなわち、（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５２のゲート電極については、ｉ行目の走査線以外の走査線であって、ｉ行目の走査線が選択された後に垂直走査方向に向かって選択される走査線１１２に接続される構成であれば良い。
【００６０】
また、上述した各実施形態では、画素容量１２０を単位としてみたときに、１フレームの期間毎に書込極性を反転したが、その理由は、画素容量１２０を交流駆動するために過ぎないので、その反転周期は２フレームの期間以上の周期であっても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別の１色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色再現性を向上させる構成としても良い。
【００６１】
上述した説明では、書込極性の基準をコモン電極１０８に印加される電圧ＬＣcomとし
ているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準として交流駆動すると、プッシュダ
ウンのために、負極性書込による画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧とコモン電極１０８の電圧ＬＣcomとを別々とし、詳細には、
書込極性の基準電圧を、プッシュダウンの影響が相殺されるように、電圧ＬＣcomよりも
高位側にオフセットして設定するようにしても良い。
さらに、蓄積容量１３０は、直流的には絶縁されているので、第１給電線１６５と第２給電線１６７に印加されている電位差だけが上述の関係となっていればよく、例えば電圧ＬＣcomとの電位差は何ボルトであっても構わない。
【００６２】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器について説明する。図１５は、いずれかの実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである。なお、電気光学装置１０のうち、表示領域１００に相当する部分の構成要素については外観としては現れない。
【００６３】
なお、電気光学装置１０が適用される電子機器としては、図１５に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１０が適用可能であることは言うまでもない。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置における画素の構成を示す図である。
【図３】同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。
【図４】同電気光学装置の動作を説明するための図である。
【図５】同電気光学装置の正極性書込を示す図である。
【図６】同電気光学装置のデータ信号と保持電圧との関係を示す図である。
【図７】同電気光学装置の動作を説明するための電圧波形図である。
【図８】本発明の第２実施形態に係る電気光学装置の構成を示す図である。
【図９】同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。
【図１０】第２実施形態の変形例に係る電気光学装置の構成を示す図である。
【図１１】同変形例に係る表示領域と容量線駆動回路との境の構成を示す図である。
【図１２】同変形例に係る電気光学装置の動作を説明するための図である。
【図１３】本発明の第３実施形態に係る電気光学装置の構成を示す図である。
【図１４】同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。
【図１５】実施形態に係る電気光学装置を用いた携帯電話の構成を示す図である。
【符号の説明】
【００６５】
１０…電気光学装置、２０…制御回路、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１３０…蓄積容量、１３２…容量線、１４０…走査線駆動回路、１５０…容量線駆動回路、１５２、１５４、１５６、１５８…ＴＦＴ、１６１…オン電圧給電線、１６３…オフ電圧給電線、１６５…第１給電線、１６７…第２給電線、１２００…携帯電話
【技術分野】
【０００１】
本発明は、液晶などの電気光学装置において、データ線の電圧振幅を一部抑えるとともに表示品位の低下を防止する技術に関する。
【背景技術】
【０００２】
液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容量）が設けられるが、この画素容量を交流駆動する必要がある場合、データ信号の電圧振幅が正負の両極性となるので、データ線にデータ信号を供給するデータ線駆動回路においては、構成素子に電圧振幅に対応した耐圧が要求される。このため、画素容量に並列して蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選択に同期させて２値で駆動することにより、データ信号の電圧振幅を抑える技術が提案されている（特許文献１参照）。
【特許文献１】特開２００１−８３９４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、この技術では、容量線を駆動する回路が、走査線を駆動する走査線駆動回路（実質的にはシフトレジスタ）と同等であるので、容量線を駆動するための回路構成が複雑化してしまう。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、回路構成の複雑化を抑えつつ、データ線の電圧振幅を一部抑えた上で、表示品位の低下を防止した電気光学装置、その駆動回路および電子機器を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数行の走査線と、複数列のデータ線と、前記複数行の走査線に対応して設けられた複数の容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素を備えた電気光学装置の駆動回路であって、前記複数の画素の各々は、画素スイッチング素子と、画素容量と、蓄積容量とを有し、前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に介挿され、前記走査線を所定の順番で選択する走査線駆動回路と、奇数行または偶数行の一方である一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、
奇数行または偶数行の他方である走査線に対応して設けられた容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備することを特徴とする。本発明によれば、簡易な構成により、データ線の電圧振幅を一部抑えるとともに、表示品位の低下を防止することが可能となる。
【０００５】
ここで、本発明に係る電気光学装置の駆動回路において、前記容量線駆動回路は、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されてから、再び当該一の走査線が選択されるまで第２給電線を選択し続ける構成としても良い。また、電気光学装置の駆動回路において、前記容量線駆動回路は、奇数行ま
たは偶数行の一方である容量線の各々に対応して、第１乃至第４トランジスタを有し、一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行離間した走査線に接続され、ソース電極が前記第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、前記第２トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、前記第４トランジスタは、ゲート電極が前記第１および第２トランジスタのドレイン電極に共通接続され、ソース電極が前記第２給電線に接続されて、前記第３および第４トランジスタのドレイン電極が当該一の容量線に接続されても良い。
なお、この駆動回路において、前記第１給電線の電圧は、異なる２つの電圧が所定の周期で入れ替わり、前記第２給電線の電圧は、前記第１給電線における２つの電圧の中間値である構成としても良い。
一方、本発明に係る電気光学装置の駆動回路において、前記容量線駆動回路は、奇数行または偶数行の一方である一の走査線に対応して設けられた容量線を、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線の選択が終了して、再び当該一の走査線が選択されるまで、ハイ・インピーダンス状態とする構成としても良い。また、電気光学装置の駆動回路において、前記容量線駆動回路は、奇数行または偶数行の一方である容量線の各々に対応して、第３および第４トランジスタを有し、一の容量線に対応する前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、前記第４トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行離間した走査線に接続され、ソース電極が前記第２給電線に接続されて、前記第３および第４トランジスタのドレイン電極が当該一の容量線に接続されても良い。
この駆動回路において、前記第２給電線の電圧は、異なる２つの電圧が所定の周期で入れ替わり、前記第１給電線の電圧は、前記第２給電線における２つの電圧の中間値である構成としても良い。
【０００６】
また、本発明に係る電気光学装置の駆動回路にあっては、複数行の走査線と、複数列のデータ線と、前記走査線の１行に対応して２行設けられた容量線と、前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素を備えた電気光学装置の駆動回路であって、前記複数の画素の各々は、画素スイッチング素子と、画素容量と、蓄積容量とを有し、前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた２行の容量線のいずれか一方との間に介挿され、前記走査線を所定の順番で選択する走査線駆動回路と、一の走査線に対応して設けられた２行の容量線のうち一方の容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、当該一の走査線に対応して設けられた２行の容量線のうち他方の容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、を具備する構成としても良い。
なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００を有し、この表示領域１００の周辺に制御回路２０、走査線駆動回路１４０、容量線駆動回路１５０、データ線駆動回路１９０が配置した構成となっている。このうち、表示領域１００は、画素１１０が配列する領域であり、本実施形態では、３２１行の走査線１１２が行（Ｘ）方向に延在する一方、２４０列のデータ線１１４が列（Ｙ）方向に延在するように、それぞれ設けられ、このうち、最終３２１行目以外の１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との各交差に対応して、画素１１０がそれぞれ設けられている。したがって、本実施形態では、画素１１０が表示領域１００において縦３２０行×横２４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
また、本実施形態では、３２１行目の走査線１１２は、表示領域１００の垂直走査（画素１１０に対する電圧書込のために走査線を順番に選択する動作）には寄与しないことになる。
一方、本実施形態では、１〜３２０行目の各走査線１１２に一対一に対応するように、それぞれ容量線１３２がＸ方向に延在して設けられている。このため、本実施形態において、容量線１３２については、ダミーとなる３２１行目の走査線１１２を除いた１〜３２０行分が設けられる。
【０００９】
ここで、画素１１０の詳細な構成について説明する。
図２は、画素１１０の構成を示す図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉは、画素１１０が配列する行のうち、奇数の行を一般的に示す場合の記号であって、１、３、５、…、３１９である。このため、（ｉ＋１）は、奇数ｉよりも「１」だけ大きい２、４、６、…、３２０の偶数である。また、ｉについては、走査線１１２の行を説明する場合には、ダミーである３２１行目を含める必要があるので１以上３２１以下の整数となる場合がある。
一方、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上２４０以下の整数である。
【００１０】
図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続されている。
画素容量１２０の他端はコモン電極１０８である。このコモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが供給される。
なお、本実施形態においてコモン信号Ｖcomは、後述するように電圧ＬＣcomであり、時間的に一定である。
また、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃｉ、Ｃ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の容量線１３２における電圧を示している。
【００１１】
表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保
って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶１０５を挟持したものとなって、画素電極１１８とコモン電極１０８との差電圧を保持する構成となっている。この構成において、画素容量１２０では、その透過光量が当該保持電圧の実効値に応じて変化する。なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードであるとする。
【００１２】
また、ｉ行ｊ列の画素１１０における蓄積容量１３０は、一端が画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の容量線１３２に接続されている。ここで、画素容量１２０および蓄積容量１３０における容量値を、それぞれＣpixおよびＣsとする。
【００１３】
説明を再び図１に戻すと、制御回路２０は、各種の制御信号を出力して電気光学装置１０における各部の制御等をするとともに、第１容量信号Ｖc1を第１給電線１６５に、第２容量信号Ｖc2を第２給電線１６７に、それぞれ供給する。また、制御回路２０は、後述するオン電圧Ｖonをオン電圧給電線１６１に供給し、オフ電圧Ｖoffをオフ電圧給電線１６
３に供給するほか、コモン信号Ｖcomをコモン電極１０８に供給する。
【００１４】
表示領域１００の周辺には、走査線駆動回路１４０や、容量線駆動回路１５０、データ線駆動回路１９０などの周辺回路が設けられている。このうち、走査線駆動回路１４０は、制御回路２０による制御にしたがって、１フレームの期間にわたって走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０、Ｙ３２１を、それぞれ１、２、３、…、３２０、３２１行目の走査線１１２に供給するものである。すなわち、走査線駆動回路１４０は、走査線を１、２、３、…、３２０、３２１行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧Ｖddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧（接地電位Ｇnd）に相当するＬレベルとする。
【００１５】
なお、詳細には、走査線駆動回路１４０は、図４に示されるように、制御回路２０から供給されるスタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等に
よって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力する。
また、本実施形態において１フレームの期間とは、図４に示されるように、走査信号Ｙ１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまで有効走査期間Ｆaと、
ダミーの走査信号Ｙ３２１がＨレベルとなってから走査信号Ｙ１が再びＨレベルとなるまでの帰線期間Ｆbとを含む。また、１行の走査線１１２が選択される期間が水平走査期間
（Ｈ）である。
【００１６】
容量線駆動回路１５０は、本実施形態では、１〜３２０行目の容量線１３２のうち、偶数行に対応して設けられたＴＦＴ１５２、１５４、１５６、１５８の組から構成される。ここで、偶数（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５２、１５４、１５６、１５８について説明すると、当該ＴＦＴ１５２（第１トランジスタ）のゲート電極は、（ｉ＋１）行目の次に選択される奇数（ｉ＋２）行目の走査線１１２に接続され、そのソース電極は、オン電圧給電線１６１に接続される一方、当該ＴＦＴ１５４（第２トランジスタ）のゲート電極は、同じ（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、オフ電圧給電線１６３に接続されるとともに、ＴＦＴ１５２、１５４のドレイン電極同士がＴＦＴ１５８のゲート電極に接続されている。
次に、（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５６（第３トランジスタ）のゲート電極は、同じ（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、第１給電線１６５に接続される一方、当該ＴＦＴ１５８（第４トランジスタ）のソース電極は
、第２給電線１６７に接続されるとともに、ＴＦＴ１５６、１５８のドレイン電極同士が（ｉ＋１）行目の容量線１３２に接続されている。
なお、ここでは説明のために、偶数（ｉ＋１）行目として説明しているが、偶数（２、４、６、…、３２０）行目のそれぞれにおいて、ＴＦＴ１５２、１５４、１５６、１５８の組が設けられる。
【００１７】
また、オン電圧給電線１６１に供給されるオン電圧Ｖonは、それがＴＦＴ１５８のゲート電極に印加された場合に当該ＴＦＴ１５８をオン状態（ソース・ドレイン電極間が導通状態）にさせる電圧であり、オフ電圧給電線１６３に供給されるオフ電圧Ｖoffは、それ
がＴＦＴ１５８のゲート電極に印加された場合に当該ＴＦＴ１５８をオフ状態（ソース・ドレイン電極間が非導通状態）にさせる電圧である。
なお、奇数（１、３、５、…、３１９）行目の容量線１３２は、本実施形態では、それぞれ第２給電線１６７に接続されている。
【００１８】
データ線駆動回路１９０は、走査線駆動回路１４０により選択される走査線１１２に位置する画素１１０の階調に応じた電圧であって、極性指示信号Ｐolに対応する電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、１、２、３、…、２４０列目のデータ線１１４にそれぞれ供給するものである。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれに対応する画素１１０の階調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示デ
ータＤaは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変
更後の表示データＤaが供給されて書き換えられる。
データ線駆動回路１９０は、選択される走査線１１２に位置する画素１１０の表示データＤaを記憶領域から読み出すとともに、当該階調値に応じた電圧であって指定された極
性に応じた電圧のデータ信号に変換し、データ線１１４に供給する動作を、選択される走査線１１２に位置する１〜２４０列のそれぞれについて実行する。
【００１９】
極性指示信号Ｐolは、本実施形態では、Ｈレベルであれば正極性書込を指定し、Ｌレベルであれば負極性書込を指定する信号であり、図４に示されるように、１フレームの期間において水平走査期間（Ｈ）毎に極性反転する。すなわち、本実施形態では、１フレームの期間において１行毎に書込極性を反転させる行（ライン）反転方式としている。
なお、極性指示信号Ｐolは、隣接するフレームの期間に着目したときに同一走査線が選択される水平走査期間でみても論理反転の関係となっている。このように極性反転する理由は、液晶に直流成分が印加されることによる劣化を防止するためである。
また、本実施形態における書込極性については、画素容量１２０に対して階調に応じた電圧を保持させる際に、コモン電極１０８の電圧ＬＣcomよりも画素電極１１８の電位を
高位側とする場合を正極性といい、低位側とする場合を負極性という。一方、電圧については、特に説明のない限り、電源の接地電位Ｇndを基準としている。
【００２０】
なお、制御回路２０は、クロック信号Ｃlyの論理レベルが遷移するタイミングにおいてラッチパルスＬpをデータ線駆動回路１９０に供給する。上述したように、走査線駆動回
路１４０は、スタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等
によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力するので、走査線が選択される期間の開始タイミングは、クロック信号Ｃlyの論理レベルが遷移するタイミングである。したがって、データ線駆動回路１９０は、例えばラッチパルスＬpを
１フレームの期間にわたってカウントし続けることによって何行目の走査線が選択されるのか、および、ラッチパルスＬpの供給タイミングによって走査線の選択の開始タイミン
グを知ることができる。
【００２１】
なお、本実施形態において、素子基板には、表示領域１００における走査線１１２や、データ線１１４、ＴＦＴ１１６、画素電極１１８、蓄積容量１３０に加えて、容量線駆動回路１５０におけるＴＦＴ１５２、１５４、１５６、１５８、オン電圧給電線１６１、オフ電圧給電線１６３、第１給電線１６５、第２給電線１６７なども形成される。
【００２２】
図３は、このような素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
この図に示されるように、本実施形態では、ＴＦＴ１１６、１５２、１５４、１５６、１５８は、アモルファスシリコン型であって、そのゲート電極が半導体層よりも下側（紙面奥側）に位置するボトムゲート型である。
詳細には、第１導電層となるゲート電極層のパターニングにより、走査線１１２や、容量線１３２、ＴＦＴ１５８のゲート電極が形成され、その上にゲート絶縁膜（図示省略）が形成され、さらにＴＦＴ１１６、１５２、１５４、１５６、１５８の半導体層が島状に形成されている。この半導体層の上には、保護層を介して第２導電層となるＩＴＯ（indium tin oxide）層のパターニングにより、矩形形状の画素電極１１８が形成され、さらに、第３導電層となるアルミニウムなどの金属層のパターニングによって、ＴＦＴ１１６、１５２、１５４、１５６、１５８のソース電極や、ドレイン電極とともに、データ線１１４、オン電圧給電線１６１、オフ電圧給電線１６３、第１給電線１６５、第２給電線１６７が形成されている。
【００２３】
各行の走査線１１２は、表示領域１００においては上述したようにＸ方向に延在して設けられる。
ここで、奇数ｉ、（ｉ＋２）行目の走査線１１２は、容量線駆動回路１５０においてＴＦＴ１５２のゲート電極となるようにＹ（上）方向に分岐する部分を有するが、それ以外は表示領域１００と同様にＸ方向に延在している。
一方、偶数（ｉ＋２）行目の走査線１１２は、走査線駆動回路１４０からＸ（右方向）に向かって延在するが、容量線駆動回路１５０において、まず上下方向にＴ字状に２分岐する。このうち、下方向に分岐する部分がＴＦＴ１５４のゲート電極となる。また、上方向に分岐する部分は、ＴＦＴ１５８を迂回するように、途中で右方向に屈曲した後、ＴＦＴ１５６のゲート電極となるように下方向に屈曲し、さらに、上方向に１８０度ターンし、この後、表示領域１００に向かうように右方向に屈曲している。
【００２４】
上述したように、偶数（ｉ＋１）行目に対応するＴＦＴ１５４のゲート電極は、同じ（ｉ＋１）行目の走査線１１２から下方向に分岐した部分であり、ＴＦＴ１５２のゲート電極は、奇数（ｉ＋２）行目の走査線１１２からＹ（上）方向にＴ字状に分岐した部分である。また、ＴＦＴ１５２、１５４の共通ドレイン電極とＴＦＴ１５８のゲート電極とは、上記ゲート絶縁膜を貫通するコンタクトホール（図において×印）を介して、電気的な接続が図られている。同様に、ＴＦＴ１５６、１５８の共通ドレイン電極は、コンタクトホールを介して、偶数（ｉ＋１）行目の容量線１３２と電気的な接続が図られている。
一方、奇数ｉ行目の容量線１３２は、コンタクトホールを介して、第２給電線１６７と電気的な接続が図られている。
また、蓄積容量１３０は、画素電極１１８の下層において幅広となるように形成された容量線１３２の部分と当該画素電極１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成である。
なお、画素電極１１８と対向するコモン電極１０８は、対向基板に形成されるので、素子基板の平面図を示す図３には現れない。
【００２５】
図３においては、あくまでも一例であり、ＴＦＴの型については他の構造、例えばゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型としても良い。また、容量線駆動回路１５０の素子を表示領域１００に造り込むのではな
く、ＩＣチップを素子基板側に実装する構成としても良い。
ＩＣチップを素子基板側に実装する場合、走査線駆動回路１４０、容量線駆動回路１５０を、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路２０については、ＦＰＣ（flexible printed
circuit）基板等を介して接続しても良いし、半導体チップとして素子基板に実装する構成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極１１８について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層をパターニングしても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
【００２６】
次に、本実施形態に係る電気光学装置１０の動作について説明する。
上述したように本実施形態では、書込極性が行反転方式である。このため、制御回路２０は、極性指示信号Ｐolについて、図４に示されるように、あるフレーム（「ｎフレーム」と表記している）の期間の最初にＬレベルとし、以下、水平走査期間（Ｈ）毎に書込極性を反転させ、次の（ｎ＋１）フレームの期間の最初にＨレベルとし、以下、水平走査期間（Ｈ）毎に書込極性を反転させる。
また、本実施形態において制御回路２０は、第１容量信号Ｖc1については、ｎフレームにおいて電圧ＬＣcomよりも電圧ΔＶだけ低い電圧Ｖslとし、（ｎ＋１）フレームにおい
て電圧ＬＣcomよりも電圧ΔＶだけ高い電圧Ｖshとする一方、第２容量信号Ｖc2について
は、コモン電極１０８に印加される電圧ＬＣcomで一定とする。
【００２７】
さて、ｎフレームにおいては、走査線駆動回路１４０によって最初に奇数１行目の走査線１１２が選択されるので、走査信号Ｙ１がＨレベルになる。
一方、走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力され
ると、データ線駆動回路１９０は、１行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、極性指示信号ＰolがＬレベルであり、負極性書込が
指定されているので、当該表示データＤaで指定された電圧だけ、電圧ＬＣcomを基準に低位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。
これにより例えば、ｊ列目のデータ線１１４には、１行ｊ列の画素１１０の表示データＤaで指定された電圧だけ電圧ＬＣcomよりも低位側とした負極性電圧がデータ信号Ｘｊとして印加される。
さて、走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。このため、１行１列〜１行２４０列の画素容量１２０には、それぞれ階調に応じた負極性電圧が書き込まれることになる。
【００２８】
なお、奇数行目の容量線１３２は、第２給電線１６７に接続されているので、１行目の容量線１３２は電圧ＬＣcomに保たれる。このため、１行１列〜１行２４０列の蓄積容量
１３０には、それぞれ階調に応じた負極性電圧と電圧ＬＣcomとの差電圧が書き込まれて
、画素容量１２０に対する並列容量として機能する。
したがって、１行１列〜１行２４０列において、画素容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた負極性電圧と電圧ＬＣcomとの差電圧が書き込ま
れることになる。
【００２９】
次に走査信号Ｙ１がＬレベルになるとともに、走査信号Ｙ２がＨレベルになる。
走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフするが、１行１列〜１行２４０列の画素容量１２０および蓄積容量１３０においてそれぞれ保持された電圧に変化は生じない。
ｎフレームにおいて走査信号Ｙ２がＨレベルとなる水平走査期間（Ｈ）では、極性指示信号ＰolがＨレベルであり、正極性書込が指定される。
走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、
データ線駆動回路１９０は、２行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、当該読み出した表示データＤaに対応し、かつ、正極性に対応した電圧（この意味については後述する）のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。このため、２行１列〜２行２４０列の画素容量１２０には、それぞれ表示データに基づくとともに正極性に対応した電圧が書き込まれて、当該電圧と電圧ＬＣcomとの差電圧が保持される
ことになる。
【００３０】
一方、走査信号Ｙ２がＨレベルであれば、容量線駆動回路１５０では、２行目の容量線１３２に対応するＴＦＴ１５４がオンする。ＴＦＴ１５４のオンによりＴＦＴ１５８のゲート電極には、オフ電圧Ｖoffが印加されるので、ＴＦＴ１５８がオフであるが、走査信
号Ｙ２がＨレベルであるので、ＴＦＴ１５６がオンする。このため、２行目の容量線１３２は、第１容量信号Ｖc1の電圧Ｖslとなる。このため、２行１列〜２行２４０列の蓄積容量１３０の一端には、画素電極１１８と同じ電圧（すなわち、表示データに基づくとともに正極性に対応した電圧）が書き込まれて、当該電圧と電圧Ｖs1との差電圧が保持されることになる。
【００３１】
次に走査信号Ｙ２がＬレベルになるとともに、走査信号Ｙ３がＨレベルになる。
また、容量線駆動回路１５０において、走査信号Ｙ２がＬレベルになることにより２行目の容量線１３２に対応するＴＦＴ１５４がオフし、また、走査信号Ｙ３がＨレベルになることにより２行目のＴＦＴ１５２がオンするので、ＴＦＴ１５８のゲート電極には、オン電圧Ｖonが印加される。このため、ＴＦＴ１５８がオンする。一方、走査信号Ｙ２がＬレベルになることによりＴＦＴ１５６がオフする。したがって、ｎフレームにおいて走査信号Ｙ３がＨレベルになると、２行目の容量線１３２は、第１容量信号Ｖc1の電圧Ｖslから第２容量信号Ｖc2の電圧ＬＣcomへと変化する、すなわち、電圧ΔＶだけ上昇する。一
方、走査信号Ｙ２がＬレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオフする。
したがって、ｎフレームにおいて、走査信号Ｙ３がＨレベルになると、２行１列〜２行２４０列の各画素では、画素容量１２０および蓄積容量１３０の直列接続において、コモン電極１０８が電圧ＬＣcomで一定であるのに対し、容量線１３２が電圧ΔＶだけ上昇す
るので、各画素容量１２０では、データ信号の電圧の書き込みによる保持電圧から変動することになる。なお、この保持電圧の変動については後述する。
【００３２】
一方、走査信号Ｙ３がＨレベルになるタイミングにおいてラッチパルスＬpが出力され
ると、データ線駆動回路１９０は、３行目であって１、２、３、…、２４０列目の画素の表示データＤaを読み出すとともに、極性指示信号Ｐolにより負極性書込が指定されてい
るので、当該表示データＤaで指定された電圧だけ、電圧ＬＣcomを基準に低位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。
３行目の容量線１３２は、電圧ＬＣcomに保たれているので、３行１列〜３行２４０列
において、画素容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた負極性電圧が書き込まれて、当該負極性電圧と電圧ＬＣcomとの差電圧が保持されること
になる。
【００３３】
続いて、走査信号Ｙ３がＬレベルになって走査信号Ｙ４がＨレベルになる。
このとき、２行目の容量線１３２に対応するＴＦＴ１５２がオフするので、ＴＦＴ１５８のゲート電極は、電気的にいずれの部分にも接続されない状態（ハイ・インピーダンス
状態）となるが、このゲート電極自体に寄生する容量のために、ＴＦＴ１５２がオフする直前の状態であるオン電圧Ｖonに維持される。このため、当該２行目の容量線１３２に対応するＴＦＴ１５８はオン状態を継続するので、当該２行目の容量線１３２は電圧ＬＣcomを維持することになる。なお、この２行目の容量線１３２が電圧ＬＣcomを維持する動作は、走査信号Ｙ２が再びＨレベルとなるまで継続することになる。
走査信号Ｙ４がＨレベルになるとき、他の動作は、走査信号Ｙ１がＬレベルになって走査信号Ｙ２がＨレベルになる動作と同様である。すなわち、４行１列〜４行２４０列の画素電極１１８には、表示データに基づくとともに正極性に対応した電圧が書き込まれて、画素容量１２０によって当該電圧と電圧ＬＣcomとの差電圧が保持される一方、蓄積容量
１３０の一端には、当該電圧が書き込まれて、蓄積容量１３０によって当該電圧と電圧Ｖs1との差電圧が保持されることになる。
【００３４】
さらに、走査信号Ｙ４がＬレベルになって走査信号Ｙ５がＨレベルになるが、この動作は、走査信号Ｙ２がＬレベルになって走査信号Ｙ３がＨレベルになる動作と同様である。すなわち、４行１列〜４行２４０列の各画素では、画素容量１２０において保持電圧が変動する一方、５行１列〜５行２４０列において、画素容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた負極性電圧が書き込まれて、当該負極性電圧と電圧ＬＣcomとの差電圧が保持されることになる。
ｎフレームでは、以下同様な動作が、走査信号Ｙ３２１がＨレベルとなるまで繰り返される。ただし、３２１行目の走査線１１２には画素が存在しないので、走査信号Ｙ３２１がＨレベルになったときには、３２０行目のＴＦＴ１５８のゲート電極をオン電圧Ｖonに保つために、同じ３２０行目のＴＦＴ１５２をオンさせる動作のみが行われる。
【００３５】
次の（ｎ＋１）フレームの期間においても、極性指示信号Ｐolが論理反転の関係となる以外、同様な動作が実行される。
すなわち、奇数ｉ行目の走査信号ＹｉがＨレベルになると、１行前の（ｉ−１）行１列〜（ｉ−１）行２４０列の各画素では、画素容量１２０において保持電圧が変動する一方、ｉ行１列〜ｉ行２４０列において、画素容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた正極性電圧が書き込まれて、当該負極性電圧と電圧ＬＣcomと
の差電圧が保持されることになる。ただし、最初に選択される１行目よりも前に走査線は存在しないので、走査信号Ｙ１がＨレベルになるときには、１行目の画素容量１２０および蓄積容量１３０の並列容量には、それぞれ階調に応じた正極性電圧が書き込まれる動作だけが実行される。また、上述したように走査信号Ｙ３２１がＨレベルになったときには、３２０行目のＴＦＴ１５２をオンさせる動作のみが行われる。
一方、偶数（ｉ＋１）行目の走査信号Ｙ（ｉ＋１）がＨレベルになると、（ｉ＋１）行１列〜（ｉ＋１）行２４０列の各画素において、画素容量１２０には、表示データに基づくとともに負極性に対応した電圧が書き込まれて、当該電圧と電圧ＬＣcomとの差電圧が
保持される一方、蓄積容量１３０には、当該電圧が書き込まれて、当該電圧と電圧Ｖs1との差電圧が保持されることになる。
【００３６】
次に、偶数行目の画素容量１２０における保持電圧の変動について説明する。
図５は、ｎフレームにおける偶数（ｉ＋１）行であってｊ列目の画素容量１２０の電圧変動を説明するための図である。
まず、走査信号ＹｉがＨレベルになると、図５（ａ）に示されるように、（ｉ＋１）行ｊ列のＴＦＴ１１６がオンするので、データ信号Ｘｊの電圧が画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。
一方、ｎフレームにおいて、（ｉ＋１）行目の容量線１３２の電圧Ｃｉは、第１給電線１６５の電圧Ｖslである。なお、コモン電極１０８は電圧ＬＣcomで一定である。
したがって、このときのデータ信号Ｘｊの電圧をＶｊとすれば、（ｉ＋１）行ｊ列における画素容量１２０には電圧（Ｖｊ−ＬＣcom）が充電され、蓄積容量１３０には電圧（
Ｖｊ−Ｖsl）が充電される。
【００３７】
次に、走査信号Ｙ（ｉ＋１）がＬレベルになり、走査信号Ｙ（ｉ＋２）がＨレベルになると（図５（ｂ）においては（ｉ＋２）行を図示省略している）、（ｉ＋１）行ｊ列のＴＦＴ１１６がオフするとともに、（ｉ＋１）行目の容量線１３２の電圧Ｃｉは、第１給電線１６５の電圧Ｖslから第２給電線１６７の電圧ＬＣcomに変化する、すなわち、電圧Δ
Ｖだけ上昇する。
詳細には、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極１０８）が電圧ＬＣcomで一定に保たれたまま、蓄積容量１３０の他端
が電圧ΔＶだけ上昇するので、画素電極１１８の電圧も上昇する。
このため、当該直列接続点である画素電極１１８の電圧は、
Ｖｊ＋｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、ｉ行目の容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ上昇することになる。すなわち、ｉ行目の容量線１
３２の電圧ＣｉがΔＶだけ上昇すると、画素電極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ（＝Δ
Ｖpixとする）だけ上昇することになる。なお、各部の寄生容量は無視している。
【００３８】
ここで、ｎフレームにおいて、走査信号Ｙ（ｉ＋１）がＨレベルのときにおけるデータ信号Ｘｊの電圧Ｖｊは、その電圧を画素電極１１８に印加した後に、当該画素電極が電圧ΔＶpixだけ上昇したときの電圧がコモン電極１０８の電圧ＬＣcomよりも高位であって、両者の差電圧が（ｉ＋１）行ｊ列の階調に応じた値となるように設定される。
詳細には、本実施形態では、ノーマリーホワイトモードとしているので、図６（ｃ）に示されるように、正極性書込においては（ｉ＋１）行ｊ列の画素を白色ｗから黒色ｂまでのいずれかの階調とすべき場合、電圧ΔＶpixだけ上昇したときの画素電極１１８の電圧
が、白色ｗに相当する電圧Ｖw(+)から黒色ｂに相当する電圧Ｖb(+)までの範囲ｃであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも高位側の電圧とすれば良いので、
この階調に応じた電圧よりもΔＶpixだけ低位の電圧となるように、データ信号Ｘｊの電
圧Ｖｊが設定される。
【００３９】
ここでは、ｎフレームにおける偶数（ｉ＋１）行での電圧上昇について説明したが、（ｎ＋１）フレームにおいて偶数（ｉ＋１）行では、ｎフレームとは電圧変化方向が逆向き、すなわち低下するだけである。
したがって、（ｎ＋１）フレームにおいて、走査信号Ｙ（ｉ＋１）がＨレベルのときのデータ信号Ｖｊは、次のように設定すれば良い。すなわち、図６（ｄ）に示されるように、電圧ΔＶpixだけ下降したときの画素電極１１８の電圧が、白色ｗに相当する電圧Ｖw(-)から黒色ｂに相当する電圧Ｖb(-)までの範囲ｄであって、階調が低く（暗く）なるにつ
れて電圧ＬＣcomよりも低位側の電圧とすれば良いので、この階調に応じた電圧よりもΔ
Ｖpixだけ高位の電圧となるように、データ信号Ｘｊの電圧Ｖｊが設定される。
【００４０】
このとき、偶数（ｉ＋１）行において、正極性書込と負極性書込とにおいて電圧範囲が一致するように設定すれば、データ信号の振幅範囲を最も狭く抑えることができる。
すなわち、図６（ｃ）において正極性書込に対応するデータ信号の振幅中心と、図６（ｄ）において負極性書込に対応するデータ信号の振幅中心とが互いに電圧ＬＣcomに一致
するように設定するとともに、電圧ΔＶpixだけ上昇したときに、電圧Ｖw(+)から電圧Ｖb(+)までの範囲ｃシフトし、電圧ΔＶpixだけ下降したときに、電圧Ｖw(-)から電圧Ｖb(-)までの範囲ｄにシフトするように電圧ΔＶ（＝Ｖsh−ＬＣcom＝ＬＣcom−Ｖsl）を設定すれば良い。
ただし、図６（ｃ）において正極性書込に対応するデータ信号の振幅範囲では、白色ｗ
側が低位となり黒色ｂ側が高位となるが、図６（ｄ）において負極性書込に対応するデータ信号の振幅範囲では白色ｗ側が高位となり黒色ｂ側が低位となり、階調の関係が逆転する。
なお、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを一致させなくても、容量線１３２の電圧変化によりデータ信号の電圧振幅を抑えることはできる。
【００４１】
また、奇数ｉ行目については、容量線１３２が電圧ＬＣcomで一定であるので、画素容
量１２０における保持電圧は変動しない。
したがって、ｎフレームにおいて奇数ｉ行目の走査線が選択されて、負極性書込が指定されるのであれば、図６（ｂ）に示されるように、範囲ｄであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも低位側の電圧に、データ信号Ｖｊの電圧を設定すれば良
い。また、（ｎ＋１）フレームにおいて奇数ｉ行目の走査線が選択されて、正極性書込が指定されるのであれば、図６（ａ）に示されるように、範囲ｃであって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも高位側の電圧に、データ信号Ｖｊの電圧を設定すれ
ば良い。
【００４２】
このように本実施形態によれば、図７に示されるように、偶数（ｉ＋１）行についてみれば、当該偶数（ｉ＋１）行の走査線１１２が選択されて走査信号Ｙ（ｉ＋１）がＨレベルとなったときに、（ｉ＋１）行ｊ列の画素容量１２０に対して表示データに基づくとともに極性に対応した電圧を書き込み、この後、当該偶数（ｉ＋１）行の次の奇数（ｉ＋２）行の走査線１１２が選択されて走査信号Ｙ（ｉ＋２）がＨレベルとなったときに、（ｉ＋１）行目の容量線１３２を電圧ΔＶだけ上昇または低下させることにより、当該偶数（ｉ＋１）行ｊ列の画素容量１２０に保持される電圧を実効値でみて拡大させている。
なお、図７は、走査信号と容量線と画素電極との電圧関係を示す図であり、ｉ行ｊ列の画素電極１１８の電圧をＰix（i,j)で、（ｉ＋１）行ｊ列の画素電極１１８の電圧をＰix（i+1,j)で、それぞれ示している。ここで、画素容量１２０に保持される電圧実効値は、画素電極１１８の電圧Ｐix（i,j)またはＰix（i+1,j)と、電圧ＬＣcomとの差電圧を単位
期間（例えばフレームの期間）で反映させたものとなる。
このように本実施形態では、偶数行の画素容量１２０に保持される電圧を実効値でみて拡大させているので、図６（ｃ）および図６（ｄ）に示されるように偶数（ｉ＋１）行の走査線１１２が選択されるときのデータ信号電圧振幅は、図６（ａ）および図６（ｂ）に示されるように奇数ｉ行の走査線１１２が選択されるときのデータ信号電圧振幅よりも小さく抑えることが可能となる。
さらに、奇数ｉ行目には、ＴＦＴ１５２、１５４が存在しないので、容量線駆動回路１５０の構成を簡略することができるとともに、図３に示されるように、ＴＦＴ１５６、１５８のサイズを、ＴＦＴ１５２、１５４よりも大きく形成することができる。このため、容量が寄生しやすい偶数行目の容量線１３２を容易に駆動することが可能となる。
さらに、本実施形態では、容量線１３２を電圧変化させるにもかかわらず、１フレームにおいて画素に対する書込極性が行（ライン）毎に反転するので、コントラスト比が高まり、その分、高品位な表示が可能となる。
【００４３】
なお、上述した図１に示した構成では、容量線駆動回路１５０において、偶数行の容量線１３２に対応してＴＦＴ１５２、１５４、１５６、１５８の組を設けるとともに、奇数行の容量線１３２を第２給電線１６７に接続する構成としたが、奇数行の容量線１３２に対応してＴＦＴ１５２、１５４、１５６、１５８の組を設けるとともに、偶数行の容量線１３２を第２給電線１６７に接続する構成としても良い。ただし、奇数行の容量線１３２に対応してＴＦＴ１５２、１５４、１５６、１５８の組を設ける構成では、最初の１行目の容量線１３２を電圧変化させるために、１行目の前にダミーとなる０行目の走査線を別途設ける必要がある。なお、３２１行目の走査線は不要となる。
【００４４】
＜第２実施形態＞
図１に示した第１実施形態では、偶数（ｉ＋１）行目の走査線１１２が非選択となる期間にわたって、当該偶数（ｉ＋１）行目に対応するＴＦＴ１５８をオンさせることにより、当該偶数（ｉ＋１）行目の容量線１３２を、第２給電線１６７の電圧ＬＣcomに確定さ
せる構成であったが、上述したように、容量線１３２には容量が寄生するので、電圧保持性を有する。そこで、この電圧保持性を用いて、構成をより簡略化した第２実施形態について説明することにする。
【００４５】
図８は、第２実施形態に係る電気光学装置１０の構成を示すブロック図である。この第２実施形態に係る電気光学装置が、図１に示した第１実施形態に係る電気光学装置と相違する点は、第１に、容量線駆動回路１５０において、偶数（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５２、１５４が存在せず、偶数（ｉ＋１）行目のＴＦＴ１５８のゲート電極が、その次に選択される奇数（ｉ＋２）行目の走査線１１２に接続されている点、および、第２に、オン電圧給電線１６１とオフ電圧給電線１６３とが存在しないので、制御回路２０がオン電圧Ｖonとオフ電圧Ｖoffを供給しない点である。
【００４６】
図９は、第２実施形態において、素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
この図に示される構成が、図３に示される構成と相違する部分は、ＴＦＴ１５６、１５８の配置が左右反転しているほか、偶数（ｉ＋１）行目の走査線１１２が容量線駆動回路１５０でほぼ直性的に形成され、また、奇数ｉ行目の容量線１３２は、ＴＦＴ１５２、１５４が存在しないので、迂回することなく、第２給電線１６７に接続されている点である。
第２実施形態の構成について、これら以外の部分については第１実施形態と同様なので、その説明を省略する。
【００４７】
第２実施形態に係る電気光学装置１０において、制御回路２０は、第１実施形態と同様に、すなわち図４に示されるように、極性指示信号Ｐol、第１容量信号Ｖc1および第２容量信号Ｖc2を出力する。
ここで、ｎフレームの期間において、偶数（ｉ＋１）行目の走査線１１２が選択されて走査信号Ｙ（ｉ＋１）がＨレベルになる水平走査期間（Ｈ）では、極性指示信号ＰolがＨレベルであるので、偶数行目の画素に対しては正極性書込が指定される。
ｎフレームにおいて、走査信号Ｙ（ｉ＋１）がＨレベルになると、偶数（ｉ＋１）行目のＴＦＴ１５６がオンするので、偶数（ｉ＋１）行目の容量線１３２は、第１容量信号Ｖc1の電圧Ｖslとなる。次に、走査信号（Ｙ＋１）がＬレベルになり、続く奇数（ｉ＋２）行目の走査線１１２が選択されて走査信号Ｙ（ｉ＋２）がＨレベルになると、偶数（ｉ＋１）行目のＴＦＴ１５６がオフし、ＴＦＴ１５８がオンするので、偶数（ｉ＋１）行目の容量線１３２は、第２容量信号Ｖc2の電圧ＬＣcomとなり、電圧ΔＶだけ上昇する。
【００４８】
一方、（ｎ＋１）フレームの期間において、偶数（ｉ＋１）行目の走査信号Ｙ（ｉ＋１）がＨレベルになる水平走査期間（Ｈ）では、極性指示信号ＰolがＬレベルであるので、偶数行目の画素に対しては負極性書込が指定される。
（ｎ＋１）フレームにおいて、走査信号Ｙ（ｉ＋１）がＨレベルになると、偶数（ｉ＋１）行目の容量線１３２は、第１容量信号Ｖc1の電圧Ｖshとなる。次に、走査信号（Ｙ＋１）がＬレベルになり、続く奇数（ｉ＋２）行目の走査信号Ｙ（ｉ＋２）がＨレベルになると、偶数（ｉ＋１）行目の容量線１３２は、第２容量信号Ｖc2の電圧ＬＣcomとなるの
で、電圧ΔＶだけ低下する。
なお、ｎおよび（ｎ＋１）フレームのいずれにおいても、偶数（ｉ＋１）行目に続く奇数行目の走査線の選択が終了して走査信号（Ｙ＋２）がＬレベルになり、さらに次の偶数
（ｉ＋３）行目の走査線１１２が選択されて走査信号Ｙ（ｉ＋３）がＨレベルになると、偶数（ｉ＋１）行目の容量線１３２は、電気的にいずれの部分にも接続されない状態（ハイ・インピーダンス状態）となるが、この容量線１３２自体に寄生する容量のために、ＴＦＴ１５８がオフする直前の状態である電圧ＬＣcomに維持される。
【００４９】
したがって、偶数（ｉ＋１）行目において、正極性書込が指定されていれば、表示データに基づくとともに正極性に対応した電圧が書き込まれ、偶数（ｉ＋１）行目の走査線１１２の選択終了後に、容量線１３２が電圧ΔＶだけ上昇する一方、負極性書込が指定されていれば、表示データに基づくとともに負極性に対応した電圧が書き込まれ、偶数（ｉ＋１）行目の走査線１１２の選択終了後に、容量線１３２が電圧ΔＶだけ低下するので、第２実施形態においても、第１実施形態と同様な効果を奏することが可能となる。
さらに、第２実施形態では、偶数（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５２、１５４や、オン電圧給電線１６１、オフ電圧給電線１６３が存在せず、制御回路２０がオン電圧Ｖonとオフ電圧Ｖoffを供給しないで済むので、その分、第１実施形態と比較
して構成の簡略化を図ることが可能となる。
【００５０】
ただし、第２実施形態において、偶数行目の容量線１３２は、例えば（ｉ＋１）行目についてみれば、２行後の（ｉ＋３）行目の走査線が選択されてから再び（ｉ＋１）行目の走査線が選択されるまで、ハイ・インピーダンス状態となる。このため、偶数行目の容量線１３２は、当該偶数行目の容量線１３２と寄生容量によって結合する部分（例えば隣接する走査線１１２やデータ線１１４）における電圧変化の影響を受けやすい。これに対し、奇数行目の容量線１３２は、第２給電線１６７に接続されているので、奇数行目の容量線１３２と寄生容量によって結合する部分においてたとえ電圧変化があったとしても、その電圧変化の影響を受けにくい。したがって、第２実施形態では、奇数および偶数行目で表示差が発生する可能性がある。
なお、第１実施形態では、上述したように、偶数（ｉ＋１）行目についてみれば、２行後の（ｉ＋３）行目の走査線が選択されてから再び（ｉ＋１）行目の走査線が選択されるまでの期間であっても、ＴＦＴ１５８がオンし続けているので、第２給電線１６７の電圧ＬＣcomに保たれる。このため、第１実施形態では、第２実施形態のように容量線と寄生
容量によって結合する部分での電圧変化の影響を受けないので、この点において第２実施形態と比較して有利である。
【００５１】
なお、第２実施形態においては、奇数行目の容量線１３２を第２給電線１６７に接続したが、図１０に示されるブロック図や、図１１に示される平面図に示されるように、第１給電線１６５に接続しても良い。
ここで、奇数行目の容量線１３２を第１給電線１６５に接続する構成では、図１２に示されるように、第１容量信号Ｖc1について電圧ＬＣcomで一定とし、第２容量信号Ｖc2に
ついて、ｎフレームにおいて電圧ＬＣcomよりも電圧ΔＶだけ高い電圧Ｖshとすれば、偶
数（ｉ＋１）行目の走査線１１２の選択終了後に、正極性書込の指定に応じて容量線１３２が電圧ΔＶだけ上昇させることが可能となる。
また、第２容量信号Ｖc2について、（ｎ＋１）フレームにおいて電圧ＬＣcomよりも電
圧ΔＶだけ低い電圧Ｖslとすれば、負極性書込の指定に応じて容量線１３２が電圧ΔＶだけ低下させることが可能となる。
【００５２】
＜第３実施形態＞
次に、本発明の第３実施形態に係る電気光学装置について説明する。上述した第１および第２実施形態は、フレームの期間において画素の書込極性を１行毎に反転させる行（ライン）反転方式としていたが、この第３実施形態に係る電気光学装置は、行および列方向にわたって反転させたドット反転方式としたものである。
【００５３】
図１３は、第３実施形態に係る電気光学装置１０の構成を示すブロック図であり、図１４は、この第３実施形態において、素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。
まず、この第３実施形態の容量線駆動回路１５０においては、第２実施形態（図８）のような奇数および偶数の区別はなく、行毎にＴＦＴ１５６、１５８が設けられている。ある行のＴＦＴ１５６のゲート電極は、その行に対応する走査線１１２に接続され、ＴＦＴ１５８のゲート電極は、その行よりも１行後に選択される走査線１１２に接続されている。
また、行毎に２本の容量線１３２ａ、１３２ｂを有する。ここで、各行の容量線１３２ａは、第２給電線１６７に共通に接続されているが、ある行の容量線１３２ｂは、その行に対応するＴＦＴ１５６、１５８の共通ドレイン電極に接続されている。
【００５４】
一方、各画素は、第１および第２実施形態と同様に、縦３２０行×横２４０列でマトリクス状に配列するが、奇数行偶数列および偶数行奇数列の画素１１０における蓄積容量１３０の他端は、自身に対応する行の容量線１３２ａに接続される一方、奇数行奇数列および偶数行偶数列の画素１１０における蓄積容量１３０の他端は、自身に対応する行の容量線１３２ｂに接続されている。
【００５５】
このため、奇数行偶数列および偶数行奇数列の画素１１０における蓄積容量１３０の他端は、容量線１３２ａに接続され、さらに当該容量線１３２ａは第２給電線１６７に接続されているので、第２実施形態（図８参照）における奇数行の画素と同等となる。
一方、奇数行奇数列および偶数行偶数列の画素１１０における蓄積容量１３０の他端は、容量線１３２ｂに接続され、さらに当該容量線１３２ｂは、自身に対応する行のＴＦＴ１５６、１５８の共通ドレイン電極に接続されているので、第２実施形態における偶数行の画素と同等となる。
【００５６】
第３実施形態において極性指示信号Ｐolについては、Ｈレベルであれば、奇数行偶数列および偶数行奇数列の画素に対し正極性書込を指定するとともに、奇数行奇数列および偶数行偶数列の画素に対し負極性書込が指定する一方、Ｌレベルであれば、奇数行偶数列および偶数行奇数列の画素に対し負極性書込を指定するとともに、奇数行奇数列および偶数行偶数列の画素に対し正極性書込を指定する、という内容となり、データ線駆動回路１９０が、表示データを極性指示信号Ｐolで指定された極性に応じた電圧のデータ信号に変換する。
このため、第３実施形態においては、極性指示信号Ｐol、第１容量信号Ｖc1および第２容量信号Ｖc2を第２実施形態（図４参照）と同一波形のままで、行および列方向において画素毎にそれぞれ書込極性が互いに反転する、というドット反転方式となるので、第１および第２実施形態における行（ライン）反転方式と比較して、さらなる表示品質の向上を図ることが可能となる。
【００５７】
なお、第３実施形態は、第１実施形態と同様に、ＴＦＴ１５２、１５４を設けて、非選択期間における容量線１３２ｂの電圧を第２容量信号Ｖc2の電圧ＬＣcomに確定する構成
としても良い。
また、第３実施形態では、容量線１３２ａを第２給電線１６７に接続したが、第２実施形態の変形例（図１０乃至図１２）のように、第１給電線１６５に接続しても良い。
【００５８】
上述した第１実施形態では、（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５２のゲート電極を、第２実施形態では、（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５８のゲート電極を、それぞれ次の（ｉ＋２）行目の走査線１１２に接続する構成とし、また、第３実施形態では、ある行に対応するＴＦＴ１５８のゲート電極を、次の行の走査線１１２に接続する構成としたが、本発明では、いずれも一定の行数ｍだけ離間した走査線
１１２に接続する構成であれば足りる。ただし、ｍが多くなると、ｉ行目の容量線１３２に対応するＴＦＴ１５２のゲート電極を、（ｉ＋ｍ）行目の走査線１１２に接続する必要があり、配線が複雑化する。
また、最終の３２０行目の容量線１３２に対応するＴＦＴ１５２（１５８）まで駆動するために、ダミーの走査線１１２がｍ行必要となる。ただし、各実施形態のようにｍが「１」であれば、帰線期間Ｆbをなくして、３２０行目の容量線１３２に対応するＴＦＴ１
５２のゲート電極を、１行目の走査線１１２に接続する構成とすれば良いし、また、例えばｍが「２」であれば、やはり帰線期間Ｆbをなくして、３１９、３２０行目の容量線１
３２に対応するＴＦＴ１５２のゲート電極を、それぞれ１、２行目の走査線１１２に接続する構成とすれば、あえてダミーの走査線を設ける必要もない。
さらに、コモン電極１０８の電圧Ｖcomを、正極性書込が指定されたときに低位とし、
負極性書込が指定されたときに高位として切り替える構成でも良い。
【００５９】
また、各実施形態では、画素容量１２０として画素電極１１８とコモン電極１０８とで液晶１０５を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成としても良い。
一方、各実施形態では、垂直走査方向を図１において上から下方向に向かった方向としているので、（ｉ＋１）ｉ行目の容量線１３２に対応するＴＦＴ１５２（１５８）のゲート電極を、（ｉ＋２）行目の走査線１１２に接続したが、垂直走査方向を下から上方向に向かった方向とした場合には、ｉ行目の走査線１１２に接続すれば良い。すなわち、（ｉ＋１）行目の容量線１３２に対応するＴＦＴ１５２のゲート電極については、ｉ行目の走査線以外の走査線であって、ｉ行目の走査線が選択された後に垂直走査方向に向かって選択される走査線１１２に接続される構成であれば良い。
【００６０】
また、上述した各実施形態では、画素容量１２０を単位としてみたときに、１フレームの期間毎に書込極性を反転したが、その理由は、画素容量１２０を交流駆動するために過ぎないので、その反転周期は２フレームの期間以上の周期であっても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別の１色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色再現性を向上させる構成としても良い。
【００６１】
上述した説明では、書込極性の基準をコモン電極１０８に印加される電圧ＬＣcomとし
ているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準として交流駆動すると、プッシュダ
ウンのために、負極性書込による画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧とコモン電極１０８の電圧ＬＣcomとを別々とし、詳細には、
書込極性の基準電圧を、プッシュダウンの影響が相殺されるように、電圧ＬＣcomよりも
高位側にオフセットして設定するようにしても良い。
さらに、蓄積容量１３０は、直流的には絶縁されているので、第１給電線１６５と第２給電線１６７に印加されている電位差だけが上述の関係となっていればよく、例えば電圧ＬＣcomとの電位差は何ボルトであっても構わない。
【００６２】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器について説明する。図１５は、いずれかの実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである。なお、電気光学装置１０のうち、表示領域１００に相当する部分の構成要素については外観としては現れない。
【００６３】
なお、電気光学装置１０が適用される電子機器としては、図１５に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１０が適用可能であることは言うまでもない。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置における画素の構成を示す図である。
【図３】同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。
【図４】同電気光学装置の動作を説明するための図である。
【図５】同電気光学装置の正極性書込を示す図である。
【図６】同電気光学装置のデータ信号と保持電圧との関係を示す図である。
【図７】同電気光学装置の動作を説明するための電圧波形図である。
【図８】本発明の第２実施形態に係る電気光学装置の構成を示す図である。
【図９】同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。
【図１０】第２実施形態の変形例に係る電気光学装置の構成を示す図である。
【図１１】同変形例に係る表示領域と容量線駆動回路との境の構成を示す図である。
【図１２】同変形例に係る電気光学装置の動作を説明するための図である。
【図１３】本発明の第３実施形態に係る電気光学装置の構成を示す図である。
【図１４】同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。
【図１５】実施形態に係る電気光学装置を用いた携帯電話の構成を示す図である。
【符号の説明】
【００６５】
１０…電気光学装置、２０…制御回路、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１３０…蓄積容量、１３２…容量線、１４０…走査線駆動回路、１５０…容量線駆動回路、１５２、１５４、１５６、１５８…ＴＦＴ、１６１…オン電圧給電線、１６３…オフ電圧給電線、１６５…第１給電線、１６７…第２給電線、１２００…携帯電話
【特許請求の範囲】
【請求項１】
複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線に対応して設けられた複数の容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素と、
を備えた電気光学装置の駆動回路であって、
前記複数の画素の各々は、
画素スイッチング素子と、画素容量と、蓄積容量とを有し、
前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、
前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、
前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に介挿され、
前記走査線を所定の順番で選択する走査線駆動回路と、
奇数行または偶数行の一方である一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、
奇数行または偶数行の他方である走査線に対応して設けられた容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置の駆動回路。
【請求項２】
前記容量線駆動回路は、
当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されてから、再び当該一の走査線が選択されるまで第２給電線を選択し続ける
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記容量線駆動回路は、
奇数行または偶数行の一方である容量線の各々に対応して、第１乃至第４トランジスタを有し、
一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行離間した走査線に接続され、ソース電極が前記第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
前記第２トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、
前記第４トランジスタは、ゲート電極が前記第１および第２トランジスタのドレイン電極に共通接続され、ソース電極が前記第２給電線に接続されて、
前記第３および第４トランジスタのドレイン電極が当該一の容量線に接続された
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項４】
前記容量線駆動回路は、
奇数行または偶数行の一方である一の走査線に対応して設けられた容量線を、当該一の
走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線の選択が終了して、再び当該一の走査線が選択されるまで、ハイ・インピーダンス状態とする
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項５】
前記容量線駆動回路は、
奇数行または偶数行の一方である容量線の各々に対応して、第３および第４トランジスタを有し、
一の容量線に対応する前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、
前記第４トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行離間した走査線に接続され、ソース電極が前記第２給電線に接続されて、
前記第３および第４トランジスタのドレイン電極が当該一の容量線に接続された
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項６】
複数行の走査線と、
複数列のデータ線と、
前記走査線の１行に対応して２行設けられた容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素と、
を備えた電気光学装置の駆動回路であって、
前記複数の画素の各々は、
画素スイッチング素子と、画素容量と、蓄積容量とを有し、
前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、
前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、
前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた２行の容量線のいずれか一方との間に介挿され、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた２行の容量線のうち一方の容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、
当該一の走査線に対応して設けられた２行の容量線のうち他方の容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置の駆動回路。
【請求項７】
複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線に対応して設けられた複数の容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素であって、
前記複数の画素の各々は、
画素スイッチング素子と、画素容量と、蓄積容量とを有し、
前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、
前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、
前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に介挿され、
前記走査線を所定の順番で選択する走査線駆動回路と、
奇数行または偶数行の一方である一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、
奇数行または偶数行の他方である走査線に対応して設けられた容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項８】
複数行の走査線と、
複数列のデータ線と、
前記走査線の１行に対応して２行設けられた容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素であって、
前記複数の画素の各々は、
画素スイッチング素子と、画素容量と、蓄積容量とを有し、
前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、
前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、
前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた２行の容量線のいずれか一方との間に介挿され、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた２行の容量線のうち一方の容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、
当該一の走査線に対応して設けられた２行の容量線のうち他方の容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項９】
請求項７または８に記載の電気光学装置を有する
ことを特徴とする電子機器。
【請求項１】
複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線に対応して設けられた複数の容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素と、
を備えた電気光学装置の駆動回路であって、
前記複数の画素の各々は、
画素スイッチング素子と、画素容量と、蓄積容量とを有し、
前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、
前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、
前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に介挿され、
前記走査線を所定の順番で選択する走査線駆動回路と、
奇数行または偶数行の一方である一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、
奇数行または偶数行の他方である走査線に対応して設けられた容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置の駆動回路。
【請求項２】
前記容量線駆動回路は、
当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されてから、再び当該一の走査線が選択されるまで第２給電線を選択し続ける
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記容量線駆動回路は、
奇数行または偶数行の一方である容量線の各々に対応して、第１乃至第４トランジスタを有し、
一の容量線に対応する前記第１トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行離間した走査線に接続され、ソース電極が前記第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
前記第２トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、
前記第４トランジスタは、ゲート電極が前記第１および第２トランジスタのドレイン電極に共通接続され、ソース電極が前記第２給電線に接続されて、
前記第３および第４トランジスタのドレイン電極が当該一の容量線に接続された
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項４】
前記容量線駆動回路は、
奇数行または偶数行の一方である一の走査線に対応して設けられた容量線を、当該一の
走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線の選択が終了して、再び当該一の走査線が選択されるまで、ハイ・インピーダンス状態とする
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項５】
前記容量線駆動回路は、
奇数行または偶数行の一方である容量線の各々に対応して、第３および第４トランジスタを有し、
一の容量線に対応する前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、
前記第４トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行離間した走査線に接続され、ソース電極が前記第２給電線に接続されて、
前記第３および第４トランジスタのドレイン電極が当該一の容量線に接続された
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項６】
複数行の走査線と、
複数列のデータ線と、
前記走査線の１行に対応して２行設けられた容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素と、
を備えた電気光学装置の駆動回路であって、
前記複数の画素の各々は、
画素スイッチング素子と、画素容量と、蓄積容量とを有し、
前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、
前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、
前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた２行の容量線のいずれか一方との間に介挿され、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた２行の容量線のうち一方の容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、
当該一の走査線に対応して設けられた２行の容量線のうち他方の容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置の駆動回路。
【請求項７】
複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線に対応して設けられた複数の容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素であって、
前記複数の画素の各々は、
画素スイッチング素子と、画素容量と、蓄積容量とを有し、
前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、
前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、
前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に介挿され、
前記走査線を所定の順番で選択する走査線駆動回路と、
奇数行または偶数行の一方である一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、
奇数行または偶数行の他方である走査線に対応して設けられた容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項８】
複数行の走査線と、
複数列のデータ線と、
前記走査線の１行に対応して２行設けられた容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられた複数の画素であって、
前記複数の画素の各々は、
画素スイッチング素子と、画素容量と、蓄積容量とを有し、
前記画素スイッチング素子は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択されたときに一端と他端との間で導通状態となり、
前記画素容量の一端は、前記画素スイッチング素子の他端に接続され、前記画素容量の他端はコモン電極であり、
前記蓄積容量は、前記画素容量の一端と前記走査線に対応して設けられた２行の容量線のいずれか一方との間に介挿され、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた２行の容量線のうち一方の容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される走査線が選択されたときに第２給電線を選択して、それぞれ選択した給電線の電圧を印加し、
当該一の走査線に対応して設けられた２行の容量線のうち他方の容量線に対し、第１または第２給電線のいずれかの電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項９】
請求項７または８に記載の電気光学装置を有する
ことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００８−１５３９９（Ｐ２００８−１５３９９Ａ）
【公開日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願番号】特願２００６−１８８９１９（Ｐ２００６−１８８９１９）
【出願日】平成１８年７月１０日（２００６．７．１０）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
【公開日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願日】平成１８年７月１０日（２００６．７．１０）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
[ Back to top ]