電源切替回路
【課題】電圧の異なる２つの電源を切り替える電源切替回路であって、一方の電源の電圧が低下しても、２つの電源間に電流が流れるのを防止できる電源切替回路を提供する。
【解決手段】電源端子４２と、電源端子６２と、出力端子５０と、電源端子４２と出力端子５０との間の電源ライン４０に設けられたスイッチング素子４４と、電源端子６２出力端子５０との間の電源ライン６０に設けられたスイッチング素子６４と、制御信号入力端子３２と、制御信号入力端子に接続され、制御信号入力端子に入力された制御信号に応じてスイッチング素子４４とスイッチング素子６４とを相補的に動作させる制御手段３０、３４、７０であって、少なくとも一部が電源電圧Ｖ１で動作し、電源電圧Ｖ１が低下した場合に、スイッチング素子４４とスイッチング素子６４とが同時にオンとなるのを防止する制御手段３０、３４、７０とを有する。
【解決手段】電源端子４２と、電源端子６２と、出力端子５０と、電源端子４２と出力端子５０との間の電源ライン４０に設けられたスイッチング素子４４と、電源端子６２出力端子５０との間の電源ライン６０に設けられたスイッチング素子６４と、制御信号入力端子３２と、制御信号入力端子に接続され、制御信号入力端子に入力された制御信号に応じてスイッチング素子４４とスイッチング素子６４とを相補的に動作させる制御手段３０、３４、７０であって、少なくとも一部が電源電圧Ｖ１で動作し、電源電圧Ｖ１が低下した場合に、スイッチング素子４４とスイッチング素子６４とが同時にオンとなるのを防止する制御手段３０、３４、７０とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源切替回路に関する。
【背景技術】
【０００２】
２種類の電源間を切り替えて負荷に供給する電源切替回路が、例えば、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−８６１００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
２種類の電源間を切り換える電源切替回路としては、例えば、図５に示す回路が考えられる。
図５は、供給される電圧の異なる２つの電源端子４２（電源電圧＝Ｖ１）と電源端子６２（電源電圧＝Ｖ２、Ｖ１≧Ｖ２）とを切り替えて、出力端子５０を介して電源供給回路（図示せず）の入力部５０（ＶＩＮ）に選択的に供給できる回路を示している。
【０００５】
電源電圧Ｖ１を出力端子５０に供給しようとした際には、制御ライン３０の選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてローが供給され、そのロー信号がｐｍｏｓ４４のゲート４５に供給されてｐｍｏｓ４４がオンになり、一方では、そのロー信号が電圧Ｖ１で動作するインバータ３４を介してハイ（電圧Ｖ１）となり、ｐｍｏｓ６６のゲート６７に供給されてｐｍｏｓ６６がオフになる。また、インバータ３４の後方に接続されたレベルシフト回路９０よって、電圧Ｖ１の信号が電圧Ｖ２のハイの信号に変換され、ｐｍｏｓ６４のゲート６５に供給されてｐｍｏｓ６４がオフになる。その結果、電源電圧Ｖ１が電源ライン４０を介して出力端子５０に供給される。
【０００６】
なお、レベルシフト回路９０は、図６（ａ）に示すように、電圧Ｖ１で動作するインバータ９２と電圧Ｖ２で動作するインバータ９４とを直列接続して構成されているので、選択信号（ＳＥＬ＿Ｖ＿Ｂ）として電圧Ｖ１のハイ信号が、Ｖ１の電圧で動作しているインバータ９２に供給され、インバータ９２によってロー信号となり、そのロー信号が、Ｖ２の電圧で動作しているインバータ９４に供給され、電圧Ｖ２レベルのハイ信号に変換される。
【０００７】
電源電圧Ｖ２を出力端子５０に供給しようとした際には、選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてハイが供給され、そのハイ信号がｐｍｏｓ４４のゲート４５に供給されてｐｍｏｓ４４がオフになり、一方では、そのハイ信号が電圧Ｖ１で動作するインバータ３４を介してローの選択信号（ＳＥＬ＿Ｖ＿Ｂ）となり、ｐｍｏｓ６６のゲート６７に供給されてｐｍｏｓ６６がオンになる。また、インバータ３４の後方に接続されたレベルシフト回路９０を介してロー信号がｐｍｏｓ６４のゲート６５に供給されてｐｍｏｓ６４がオンになる。その結果、電源電圧Ｖ２が電源ライン６０を介して出力端子５０に供給される。
【０００８】
このように、電源電圧Ｖ１を出力端子５０に供給する際には、電源ライン４０のｐｍｏｓ４４がオンとなると共に、電源ライン６０のｐｍｏｓ６４、６６がオフとなって、電源端子６２から出力端子５０への電源ライン６０を遮断し、電源電圧Ｖ２を入力部５０（ＶＩＮ）に供給する際には、電源ライン６０のｐｍｏｓ６４、６６がオンとなると共に、電源ライン４０のｐｍｏｓ４４がオフとなって、電源端子４２から出力端子５０への電源ライン４０を遮断している。
【０００９】
しかしながら、電源電圧Ｖ１が何らかの原因によって急激に低下し、一時的に０Ｖへ低下した場合には、Ｖ１の電圧で駆動しているインバータ３４は動作不可となり、選択信号入力端子３２に供給される選択信号（ＳＥＬ＿Ｖ）およびインバータ３４の出力である選択信号（ＳＥＬ＿Ｖ＿Ｂ）は共に０Ｖとなり、その結果、ｐｍｏｓ４４もオン、ｐｍｏｓ６６もオンとなる。
【００１０】
さらに、レベルシフト回路９０では、図６（ｂ）に示すように、電源電圧Ｖ１が０Ｖまで低下した場合、Ｖ１の電圧で駆動しているインバータ９２は動作不可となり、その出力が不定になる可能性がある。このように、インバータ９２の入力と出力が不定になるので、インバータ９４の出力も不定となり、ｐｍｏｓ６４をオフにできなくなってしまう。また、インバータ９４の入力がハイでもローでもない中間電圧になる可能性があり、インバータ９４において電源端子６２とＧＮＤ間に貫通電流が流れる危険性もある。
【００１１】
このように、電源電圧Ｖ１が何らかの原因によって急激に低下し、一時的に０Ｖへ低下した場合には、ｐｍｏｓ４４、ｐｍｏｓ６６が共にオンとなり、ｐｍｏｓ６４をオフにできなくなってしまい、電源端子４２と電源端子６２とが接続されて電源端子４２と電源端子６２との間に電流が流れる危険性がある。
【００１２】
本発明の主な目的は、電圧の異なる２つの電源を切り替える電源切替回路であって、一方の電源の電圧が低下しても、２つの電源間に電流が流れるのを防止できる電源切替回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明によれば、
第１の電源に接続される第１の電源端子と、
前記第１の電源とは電源電圧の異なる第２の電源に接続される第２の電源端子と、
出力端子と、
前記第１の電源端子と前記出力端子との間の第１の電源ラインに設けられた第１のスイッチング素子と、
前記第２の電源端子と前記出力端子との間の第２の電源ラインに設けられた第２のスイッチング素子と、
制御信号入力端子と、
前記制御信号入力端子に接続され、前記制御信号入力端子に入力された制御信号に応じて前記第１のスイッチング素子と前記第２のスイッチング素子とを相補的に動作させる制御手段であって、少なくとも一部が前記第１の電源電圧で動作し、前記第１の電源電圧が低下した場合に、前記第１のスイッチング素子と前記第２のスイッチング素子とが同時にオンとなるのを防止する前記制御手段と、
を有する電源切替回路が提供される。
【００１４】
好ましくは、
前記第１のスイッチング素子と前記第２のスイッチング素子が同一導電型の電界効果トランジスタであり、
前記制御手段が、前記制御信号入力端子と前記第１のスイッチング素子のゲート電極とを接続する接続ラインと、前記制御信号入力端子に接続され、前記第１の電源電圧で動作するインバータと、前記インバータと前記第２のスイッチング素子のゲート電極との間に接続され、前記第１の電源電圧を前記第２の電源電圧に変更して前記第２のスイッチング素子のゲート電極に供給する電源電圧変換回路とを、備え、
前記電源電圧変換回路は、前記第１の電源電圧が低下した場合に、前記第２の電源電圧を前記第２のスイッチング素子のゲート電極に印加する。
【００１５】
さらに好ましくは、前記電源電圧変換回路は、入力側が前記インバータの出力側に接続され前記第１の電源電圧で動作する第２のインバータと、出力側が前記第２のスイッチング素子のゲート電極に接続され前記第２の電源電圧で動作する第３のインバータと、前記第２のインバータと前記第３のインバータとの間に接続され、前記第１の電源電圧が低下して前記インバータの出力が低下した場合に、前記第３のインバータにロー信号を供給する回路と、を備える。
【００１６】
また、好ましくは、前記第１のスイッチング素子と前記第２のスイッチング素子がＰ型電界効果トランジスタである。
【００１７】
また、好ましくは、前記電源切替回路は、前記第２のスイッチング素子と前記出力端子との間に接続され、ゲート電極が前記インバータの出力側に接続されたＰ型電界効果トランジスタをさらに備える。
【００１８】
また、好ましくは、前記第１の電源が太陽電池であり、前記第２の電源が二次電池である。
【発明の効果】
【００１９】
本発明によれば、電圧の異なる２つの電源を切り替える電源切替回路であって、一方の電源の電圧が低下しても、２つの電源間に電流が流れるのを防止できる電源切替回路が提供される。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の好ましい実施の形態の電源切替回路を説明するための回路図である。
【図２】図２は、本発明の好ましい実施の形態の電源切替回路に使用されるレベルシフト回路を説明するための回路図である。
【図３】図３は、本発明の好ましい実施の形態の電源切替回路に使用されるレベルシフト回路の動作を説明するための波形図である。
【図４】図４は、本発明の好ましい実施の形態の電源切替回路に使用されるレベルシフト回路の電源電圧Ｖ１が低下した時の動作を説明するための波形図である。
【図５】図５は、従来の電源切替回路を説明するための回路図である。
【図６】図６は、従来の電源切替回路に使用されるレベルシフト回路を説明するための回路図である。
【発明を実施するための形態】
【００２１】
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
【００２２】
図１を参照すれば、本発明の好ましい実施の形態の電源切替回路１０は、太陽電池２２と二次電池２４の切替スイッチとして使用される。太陽電池２２は光の当たり具合によって発電する場合としない場合がある。太陽電池２２の電源電圧は電源電圧検知及び制御回路２６によって検知され、検知結果に応じて電源を選択する選択信号（ＳＥＬ＿Ｖ）が電源切替回路１０に供給される。太陽電池２２が発電している場合には、太陽電池２２から電源供給回路（図示せず）に電源が供給されるように、電源電圧検知及び制御回路２６から選択信号（ＳＥＬ＿Ｖ）が電源切替回路１０に供給され、発電していない場合には、二次電池２４側に切り替えて、二次電池２４から電源供給回路（図示せず）に電源が供給されように、電源電圧検知及び制御回路２６から選択信号（ＳＥＬ＿Ｖ）が電源切替回路１０に供給される。
【００２３】
電源切替回路１０は、太陽電池２２（電源電圧＝Ｖ１）に接続される電源端子４２と、二次電池２４（電源電圧＝Ｖ２）に接続される電源端子６２と、出力端子５０と、電源端子４２と出力端子５０との間の電源ライン４０に設けられたＰ型ＭＯＳトランジスタ（ｐｍｏｓ）４４と、電源端子４４と出力端子５０との間の電源ライン６０に設けられたｐｍｏｓ６４と、ｐｍｏｓ６４と出力端子５０との間の電源ライン６０に設けられたｐｍｏｓ６６と、選択信号入力端子３２と、選択信号入力端子３２に接続され、ｐｍｏｓ４４と、ｐｍｏｓ６４、６６とを相補的に動作（ｐｍｏｓ４４がオンのときは、ｐｍｏｓ６４、６６がオフ、ｐｍｏｓ４４がオフのときは、ｐｍｏｓ６４、６６がオン）させる制御ライン３０とを備えている。ｐｍｏｓ４４と、ｐｍｏｓ６４、６６とが相補的に動作するので、２つの電源端子４２（電源電圧＝Ｖ１）と電源端子４４（電源電圧＝Ｖ２）とを切り替えて、出力端子５０を介して電源供給回路（図示せず）の入力部５０（ＶＩＮ）に、Ｖ１およびＶ２のいずれかが選択的に供給される。
【００２４】
制御ライン３０は、選択信号入力端子３２とｐｍｏｓ４４のゲート電極４５とを接続する接続ライン３１と、制御信号入力端子３２に接続され、電源電圧Ｖ１で動作するインバータ３４と、インバータ３４とｐｍｏｓ４４のゲート電極４５との間に接続され、電源電圧Ｖ１を電源電圧Ｖ２に変更してｐｍｏｓ６４のゲート電極６５に供給するレベルシフト回路７０とを備えている。なお、ｐｍｏｓ６６のゲート電極６７は、インバータ３４の出力側に接続されている。
【００２５】
電源電圧Ｖ１を出力端子５０に供給しようとした際には、制御ライン３０の選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてローが供給され、そのロー信号がｐｍｏｓ４４のゲート４５に供給されてｐｍｏｓ４４がオンになり、一方では、そのロー信号が電圧Ｖ１で動作するインバータ３４を介してハイ（電圧Ｖ１）となり、ｐｍｏｓ６６のゲート６７に供給されてｐｍｏｓ６６がオフになる。また、インバータ３４の後方に接続されたレベルシフト回路７０よって、電圧Ｖ１の信号が電圧Ｖ２のハイの信号に変換され、ｐｍｏｓ６４のゲート６５に供給されてｐｍｏｓ６４がオフになる。その結果、電源電圧Ｖ１が電源ライン４０を介して出力端子５０に供給される。
【００２６】
電源電圧Ｖ２を出力端子５０に供給しようとした際には、選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてハイが供給され、そのハイ信号がｐｍｏｓ４４のゲート４５に供給されてｐｍｏｓ４４がオフになり、一方では、そのハイ信号が電圧Ｖ１で動作するインバータ３４を介してローの選択信号（ＳＥＬ＿Ｖ＿Ｂ）となり、ｐｍｏｓ６６のゲート６７に供給されてｐｍｏｓ６６がオンになる。また、インバータ３４の後方に接続されたレベルシフト回路７０を介してロー信号がｐｍｏｓ６４のゲート６５に供給されてｐｍｏｓ６４がオンになる。その結果、電源電圧Ｖ２が電源ライン６０を介して出力端子５０に供給される。
【００２７】
このように、電源電圧Ｖ１を出力端子５０に供給する際には、電源ライン４０のｐｍｏｓ４４がオンとなると共に、電源ライン６０のｐｍｏｓ６４、６６がオフとなって、電源端子６２から出力端子５０への電源ライン６０を遮断し、電源電圧Ｖ２を入力部５０（ＶＩＮ）に供給する際には、電源ライン６０のｐｍｏｓ６４、６６がオンとなると共に、電源ライン４０のｐｍｏｓ４４がオフとなって、電源端子４２から出力端子５０への電源ライン４０を遮断している。
【００２８】
なお、電源ライン６０にｐｍｏｓ６４だけでなく、ｐｍｏｓ６６もｐｍｏｓ６４と直列に接続しているのは、次の理由による。ｐｍｏｓ４４はオンで、ｐｍｏｓ６４、６６がオフの場合には、出力端子５０の電圧はＶ１となっている。今、電源ライン６０には、ｐｍｏｓ６６がなく、ｐｍｏｓ６４のみであるとすると、ｐｍｏｓ６４の出力端子５０側の端子（ソースおよびドレインの一方）の電圧はＶ１となる。ｐｍｏｓ６４のゲート電極６５には、レベルシフト回路７０により電圧Ｖ２が印加されている。そうすると、電圧Ｖ１と電圧Ｖ２の差がｐｍｏｓ６４の閾値電圧よりも大きいと、ｐｍｏｓ６４がオンとなってしまい、電源ライン４０と電源ライン６０とが接続されて電源端子４２と電源端子６２との間に電流が流れてしまう。これに対して、電源ライン６０に、ｐｍｏｓ６４のみでなくｐｍｏｓ６６も設けられていると、ｐｍｏｓ６６のゲート６７には、インバータ３４により、電圧Ｖ１が供給されるので、ｐｍｏｓ６６の出力端子５０側の端子（ソースおよびドレインの一方）の電圧がＶ１となっても、ｐｍｏｓ６６はオフとなり、電源ライン４０と電源ライン６０とが接続されて電源端子４２と電源端子６２との間に電流が流れるのを防止できる。
【００２９】
次に、図２を参照して、本実施の形態のレベルシフト回路７０を説明する。
レベルシフト回路７０は、インバータ３４の出力側に接続された入力端子７２と、ｐｍｏｓ６４のゲート電極６５に接続された出力端子８８と、入力側が入力端子７２に接続され、電圧Ｖ１で動作するインバータ７４と、出力側が出力端子８８に接続され、電圧Ｖ２で動作するインバータ８４と、インバータ７４とインバータ８４との間に接続され、インバータ７４の出力がオフのときは、オフの信号をインバータ８４の入力側に供給し、インバータ７４の出力がオン（電圧Ｖ１）のときは、電圧Ｖ１を電圧Ｖ２に変換して、電圧Ｖ２のオンの信号をインバータ８４の入力側に供給すると共に、電源端子４２に供給される電圧Ｖ１が低下して、インバータ３４の出力が低下して０Ｖとなって、入力端子７２に供給される信号電圧が低下して０Ｖとなった場合であっても、インバータ８４の入力側にロー信号を供給する回路７１とを備えている。
【００３０】
回路７１は、入力側がインバータ７４の出力側に接続され、電圧Ｖ１で動作するインバータ７６と、入力側の一端７８１がインバータ７６の出力側に接続され、出力側がインバータ８４の入力側に接続され、電圧Ｖ２で動作するＮＯＲ回路７８と、入力側がＮＯＲ回路７８の出力側に接続され、出力側がＮＯＲ回路の入力側の他端７８２接続され、電圧Ｖ２で動作するインバータ８２と、インバータ８２の出力側と接地との間に接続され、ゲート電極がインバータ７４の出力側に接続されたＮ型ＭＯＳ（ｎｍｏｓ）７５と、インバータ７６の出力側と接地との間に接続され、ゲート電極がＮＯＲ回路７８の出力側に接続されたｎｍｏｓ８０とを備えている。
【００３１】
次に、図２、図３を参照して、レベルシフト回路７０の動作を説明する。ここで、ｒはインバータ７４の出力側（インバータ７６の入力側）であり、ｓａはインバータ７６の出力側（ＮＯＲ回路７８の入力側の一端７８１）であり、ｑｂはＮＯＲ回路７８の出力側（インバータ８２、８４の入力側）であり、ｑａはインバータ８２の出力側（ＮＯＲ回路７８の入力側の他端７８２）であり、ＩＮは入力端子７２であり、ＯＵＴは出力端子８８である。いま、Ｖ１＝３Ｖ，Ｖ２＝１．５Ｖとして説明する
【００３２】
レベルシフト回路７０の入力端子７２（ＩＮ）にロー（０Ｖ）が入力されると、インバータ７４の出力側（ｒ）がハイ（Ｖ１＝３Ｖ）となり、インバータ７６の入力側にハイ（Ｖ１＝３Ｖ）が供給され、インバータ７６の出力側（ｓａ）がロー（０Ｖ）となり、ＮＯＲ回路７８の入力側の一端７８１にロー（０Ｖ）が供給される。また、ｒがハイ（Ｖ１＝３Ｖ）となるので、ｎｍｏｓ７５がオンとなり、ｑａがロー（０Ｖ）となり、ＮＯＲ回路７８の入力側の他端７８２にロー（０Ｖ）が供給される。ＮＯＲ回路７８の両入力端７８１、７８２にロー（０Ｖ）が供給されるので、ＮＯＲ回路７８の出力側（ｑｂ）がハイ（Ｖ２＝１．５Ｖ）となり、インバータ８４の入力側にハイ（Ｖ２＝１．５Ｖ）が供給されるので、インバータ８４の出力側（ＯＵＴ）がロー（０Ｖ）となる。また、インバータ８２の入力側にハイ（Ｖ２＝１．５Ｖ）が供給されるので、インバータ８２の出力側ｑａがロー（０Ｖ）となる。また、ｎｍｏｓ８０がオンとなる。
【００３３】
次に、レベルシフト回路７０の入力端子７２（ＩＮ）がハイ（Ｖ１＝３Ｖ）となると、インバータ７４の出力側（ｒ）がロー（０Ｖ）となり、インバータ７６の入力側にロー（０Ｖ）が供給され、インバータ７６の出力側（ｓａ）がハイ（Ｖ１＝３Ｖ）となり、ＮＯＲ回路７８の入力側の一端７８１にハイ（Ｖ１＝３Ｖ）が供給される。また、ｒがロー（０Ｖ）となるので、ｎｍｏｓ７５がオフとなる。ＮＯＲ回路７８の入力側の一端７８１にハイ（Ｖ１＝３Ｖ）が供給されるので、ＮＯＲ回路７８の出力側（ｑｂ）がロー（０Ｖ）となり、インバータ８４の入力側にロー（０Ｖ）が供給されるので、インバータ８４の出力側（ＯＵＴ）がハイ（Ｖ２＝１．５Ｖ）となる。また、インバータ８２の入力側にロー（０Ｖ）が供給されるので、インバータ８２の出力側（ｑａ）がハイ（Ｖ２＝１．５Ｖ）となる。また、ｎｍｏｓ８０はオフとなる。
【００３４】
このように、レベルシフト回路７０は、入力（ＩＮ）がロー（０Ｖ）の時は、出力側（ＯＵＴ）がロー（０Ｖ）となり、入力（ＩＮ）がハイ（Ｖ１＝３Ｖ）の時は、電圧Ｖ１を電圧Ｖ２に変換して、出力側（ＯＵＴ）にハイ（Ｖ２＝１．５Ｖ）を出力する。また、回路７１は、インバータ７４の出力がロー（０Ｖ）のとき、ロー（０Ｖ）の信号をインバータ８４の入力側に供給し、インバータ７４の出力がハイ（電圧Ｖ１）のときは、電圧Ｖ１を電圧Ｖ２に変換して、電圧Ｖ２のハイの信号をインバータ８４の入力側に供給する。
【００３５】
次に、図２、図４を参照して、レベルシフト回路７０の入力（ＩＮ）がハイ（Ｖ１＝３Ｖ）の時（電源切替回路１０の選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてローが供給される場合）に、Ｖ１電圧が３Ｖから０Ｖに下がった場合のレベルシフト回路７０の動作について説明する。なお、Ｖ２電圧は１．５のまま一定であるものとする。上述したように、レベルシフト回路７０の入力（ＩＮ）がハイ（Ｖ１＝３Ｖ）の時は、インバータ７４の出力側（ｒ）がロー（０Ｖ）となり、インバータ７６の入力側にロー（０Ｖ）が供給され、インバータ７６の出力側（ｓａ）がハイ（Ｖ１＝３Ｖ）となり、ＮＯＲ回路７８の出力側（ｑｂ）がロー（０Ｖ）となり、インバータ８４の入力側にロー（０Ｖ）が供給され、インバータ８４の出力側（ＯＵＴ）がハイ（Ｖ２＝１．５Ｖ）となり、インバータ８２の入力側にロー（０Ｖ）が供給されるので、インバータ８２の出力側（ｑａ）がハイ（Ｖ２＝１．５Ｖ）となる。この場合に、Ｖ１電圧が３Ｖから０Ｖに下がると、レベルシフト回路７０の入力（ＩＮ）も３Ｖから０Ｖに下がり、電圧Ｖ１で動作するインバータ７４の出力側（ｒ）はローのままであり、電圧Ｖ１で動作するインバータ７６の出力側（ｓａ）は３Ｖから０Ｖに下がる。インバータ８２の出力側（ｑａ）がハイ（Ｖ２＝１．５Ｖ）なので、ＮＯＲ回路７８の入力側の一端７８１はロー（０Ｖ）となり、ＮＯＲ回路７８の入力側の他端７８２はハイ（Ｖ２＝１．５Ｖ）であるので、ＮＯＲ回路７８の出力側（ｑｂ）はロー（０Ｖ）のままであり、インバータ８４の入力側はロー（０Ｖ）のままであり、インバータ８４の出力側（ＯＵＴ）もハイ（Ｖ２＝１．５Ｖ）のままとなる。
【００３６】
このように、レベルシフト回路７０は、レベルシフト回路７０の入力（ＩＮ）がハイ（Ｖ１）の時に、Ｖ１電圧が低下して０Ｖに下がった場合であっても、電圧Ｖ２で動作するＮＯＲ回路７８とインバータ８２で、ｑｂがロー、ｑａがハイに保持され、その結果、電圧Ｖ２で動作するインバータ８４の出力（ＯＵＴ）はハイに保持される。その結果、電源切替回路１０の選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてローが供給される場合に、Ｖ１電圧が低下して０Ｖに下がった場合であっても、レベルシフト回路７０の出力（ＯＵＴ）が電源Ｖ２でハイ（電圧Ｖ２）に保持されているので、ｐｍｏｓ６４はオフし続けることができる。その結果、ｐｍｏｓ４４とｐｍｏｓ６４が同時にオンになることが防止され、２つの電源２２、２４間に電流が流れるのを防止できる。なお、ｑｂがローに保持されるので、インバータ８４において電源端子６２とＧＮＤ間に貫通電流が流れることも防止される。
【００３７】
このように、２つの電源（太陽電池２２と二次電池２４）間に電流が流れるのを防止できるので、太陽電池２２が発電しない場合で制御信号が不定となっても、レベルシフト回路７０の出力はハイ（電圧Ｖ２）に保持され、二次電池２４側に接続されているｐｍｏｓ６４をオフにするので、二次電池２４の放電を防止することができる。
【００３８】
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
【符号の説明】
【００３９】
１０ 電源切替回路
２２ 太陽電池
２４ 二次電池
２６ 電源電圧検知及び制御回路
３０ 制御ライン
３１ 接続ライン
３２ 選択信号入力端子
３４ インバータ
４２、６２ 電源端子
４４、６４、６６ Ｐ型ＭＯＳトランジスタ（ｐｍｏｓ）
４５、６５、６７ ゲート電極
５０ 出力端子
７０ レベルシフト回路
７１ 回路
７２ 入力端子
７４、７６、８２、８４ インバータ
７５、８０ Ｎ型ＭＯＳ（ｎｍｏｓ）
７８ ＮＯＲ回路７８
８８ 出力端子
【技術分野】
【０００１】
本発明は、電源切替回路に関する。
【背景技術】
【０００２】
２種類の電源間を切り替えて負荷に供給する電源切替回路が、例えば、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−８６１００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
２種類の電源間を切り換える電源切替回路としては、例えば、図５に示す回路が考えられる。
図５は、供給される電圧の異なる２つの電源端子４２（電源電圧＝Ｖ１）と電源端子６２（電源電圧＝Ｖ２、Ｖ１≧Ｖ２）とを切り替えて、出力端子５０を介して電源供給回路（図示せず）の入力部５０（ＶＩＮ）に選択的に供給できる回路を示している。
【０００５】
電源電圧Ｖ１を出力端子５０に供給しようとした際には、制御ライン３０の選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてローが供給され、そのロー信号がｐｍｏｓ４４のゲート４５に供給されてｐｍｏｓ４４がオンになり、一方では、そのロー信号が電圧Ｖ１で動作するインバータ３４を介してハイ（電圧Ｖ１）となり、ｐｍｏｓ６６のゲート６７に供給されてｐｍｏｓ６６がオフになる。また、インバータ３４の後方に接続されたレベルシフト回路９０よって、電圧Ｖ１の信号が電圧Ｖ２のハイの信号に変換され、ｐｍｏｓ６４のゲート６５に供給されてｐｍｏｓ６４がオフになる。その結果、電源電圧Ｖ１が電源ライン４０を介して出力端子５０に供給される。
【０００６】
なお、レベルシフト回路９０は、図６（ａ）に示すように、電圧Ｖ１で動作するインバータ９２と電圧Ｖ２で動作するインバータ９４とを直列接続して構成されているので、選択信号（ＳＥＬ＿Ｖ＿Ｂ）として電圧Ｖ１のハイ信号が、Ｖ１の電圧で動作しているインバータ９２に供給され、インバータ９２によってロー信号となり、そのロー信号が、Ｖ２の電圧で動作しているインバータ９４に供給され、電圧Ｖ２レベルのハイ信号に変換される。
【０００７】
電源電圧Ｖ２を出力端子５０に供給しようとした際には、選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてハイが供給され、そのハイ信号がｐｍｏｓ４４のゲート４５に供給されてｐｍｏｓ４４がオフになり、一方では、そのハイ信号が電圧Ｖ１で動作するインバータ３４を介してローの選択信号（ＳＥＬ＿Ｖ＿Ｂ）となり、ｐｍｏｓ６６のゲート６７に供給されてｐｍｏｓ６６がオンになる。また、インバータ３４の後方に接続されたレベルシフト回路９０を介してロー信号がｐｍｏｓ６４のゲート６５に供給されてｐｍｏｓ６４がオンになる。その結果、電源電圧Ｖ２が電源ライン６０を介して出力端子５０に供給される。
【０００８】
このように、電源電圧Ｖ１を出力端子５０に供給する際には、電源ライン４０のｐｍｏｓ４４がオンとなると共に、電源ライン６０のｐｍｏｓ６４、６６がオフとなって、電源端子６２から出力端子５０への電源ライン６０を遮断し、電源電圧Ｖ２を入力部５０（ＶＩＮ）に供給する際には、電源ライン６０のｐｍｏｓ６４、６６がオンとなると共に、電源ライン４０のｐｍｏｓ４４がオフとなって、電源端子４２から出力端子５０への電源ライン４０を遮断している。
【０００９】
しかしながら、電源電圧Ｖ１が何らかの原因によって急激に低下し、一時的に０Ｖへ低下した場合には、Ｖ１の電圧で駆動しているインバータ３４は動作不可となり、選択信号入力端子３２に供給される選択信号（ＳＥＬ＿Ｖ）およびインバータ３４の出力である選択信号（ＳＥＬ＿Ｖ＿Ｂ）は共に０Ｖとなり、その結果、ｐｍｏｓ４４もオン、ｐｍｏｓ６６もオンとなる。
【００１０】
さらに、レベルシフト回路９０では、図６（ｂ）に示すように、電源電圧Ｖ１が０Ｖまで低下した場合、Ｖ１の電圧で駆動しているインバータ９２は動作不可となり、その出力が不定になる可能性がある。このように、インバータ９２の入力と出力が不定になるので、インバータ９４の出力も不定となり、ｐｍｏｓ６４をオフにできなくなってしまう。また、インバータ９４の入力がハイでもローでもない中間電圧になる可能性があり、インバータ９４において電源端子６２とＧＮＤ間に貫通電流が流れる危険性もある。
【００１１】
このように、電源電圧Ｖ１が何らかの原因によって急激に低下し、一時的に０Ｖへ低下した場合には、ｐｍｏｓ４４、ｐｍｏｓ６６が共にオンとなり、ｐｍｏｓ６４をオフにできなくなってしまい、電源端子４２と電源端子６２とが接続されて電源端子４２と電源端子６２との間に電流が流れる危険性がある。
【００１２】
本発明の主な目的は、電圧の異なる２つの電源を切り替える電源切替回路であって、一方の電源の電圧が低下しても、２つの電源間に電流が流れるのを防止できる電源切替回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明によれば、
第１の電源に接続される第１の電源端子と、
前記第１の電源とは電源電圧の異なる第２の電源に接続される第２の電源端子と、
出力端子と、
前記第１の電源端子と前記出力端子との間の第１の電源ラインに設けられた第１のスイッチング素子と、
前記第２の電源端子と前記出力端子との間の第２の電源ラインに設けられた第２のスイッチング素子と、
制御信号入力端子と、
前記制御信号入力端子に接続され、前記制御信号入力端子に入力された制御信号に応じて前記第１のスイッチング素子と前記第２のスイッチング素子とを相補的に動作させる制御手段であって、少なくとも一部が前記第１の電源電圧で動作し、前記第１の電源電圧が低下した場合に、前記第１のスイッチング素子と前記第２のスイッチング素子とが同時にオンとなるのを防止する前記制御手段と、
を有する電源切替回路が提供される。
【００１４】
好ましくは、
前記第１のスイッチング素子と前記第２のスイッチング素子が同一導電型の電界効果トランジスタであり、
前記制御手段が、前記制御信号入力端子と前記第１のスイッチング素子のゲート電極とを接続する接続ラインと、前記制御信号入力端子に接続され、前記第１の電源電圧で動作するインバータと、前記インバータと前記第２のスイッチング素子のゲート電極との間に接続され、前記第１の電源電圧を前記第２の電源電圧に変更して前記第２のスイッチング素子のゲート電極に供給する電源電圧変換回路とを、備え、
前記電源電圧変換回路は、前記第１の電源電圧が低下した場合に、前記第２の電源電圧を前記第２のスイッチング素子のゲート電極に印加する。
【００１５】
さらに好ましくは、前記電源電圧変換回路は、入力側が前記インバータの出力側に接続され前記第１の電源電圧で動作する第２のインバータと、出力側が前記第２のスイッチング素子のゲート電極に接続され前記第２の電源電圧で動作する第３のインバータと、前記第２のインバータと前記第３のインバータとの間に接続され、前記第１の電源電圧が低下して前記インバータの出力が低下した場合に、前記第３のインバータにロー信号を供給する回路と、を備える。
【００１６】
また、好ましくは、前記第１のスイッチング素子と前記第２のスイッチング素子がＰ型電界効果トランジスタである。
【００１７】
また、好ましくは、前記電源切替回路は、前記第２のスイッチング素子と前記出力端子との間に接続され、ゲート電極が前記インバータの出力側に接続されたＰ型電界効果トランジスタをさらに備える。
【００１８】
また、好ましくは、前記第１の電源が太陽電池であり、前記第２の電源が二次電池である。
【発明の効果】
【００１９】
本発明によれば、電圧の異なる２つの電源を切り替える電源切替回路であって、一方の電源の電圧が低下しても、２つの電源間に電流が流れるのを防止できる電源切替回路が提供される。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の好ましい実施の形態の電源切替回路を説明するための回路図である。
【図２】図２は、本発明の好ましい実施の形態の電源切替回路に使用されるレベルシフト回路を説明するための回路図である。
【図３】図３は、本発明の好ましい実施の形態の電源切替回路に使用されるレベルシフト回路の動作を説明するための波形図である。
【図４】図４は、本発明の好ましい実施の形態の電源切替回路に使用されるレベルシフト回路の電源電圧Ｖ１が低下した時の動作を説明するための波形図である。
【図５】図５は、従来の電源切替回路を説明するための回路図である。
【図６】図６は、従来の電源切替回路に使用されるレベルシフト回路を説明するための回路図である。
【発明を実施するための形態】
【００２１】
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
【００２２】
図１を参照すれば、本発明の好ましい実施の形態の電源切替回路１０は、太陽電池２２と二次電池２４の切替スイッチとして使用される。太陽電池２２は光の当たり具合によって発電する場合としない場合がある。太陽電池２２の電源電圧は電源電圧検知及び制御回路２６によって検知され、検知結果に応じて電源を選択する選択信号（ＳＥＬ＿Ｖ）が電源切替回路１０に供給される。太陽電池２２が発電している場合には、太陽電池２２から電源供給回路（図示せず）に電源が供給されるように、電源電圧検知及び制御回路２６から選択信号（ＳＥＬ＿Ｖ）が電源切替回路１０に供給され、発電していない場合には、二次電池２４側に切り替えて、二次電池２４から電源供給回路（図示せず）に電源が供給されように、電源電圧検知及び制御回路２６から選択信号（ＳＥＬ＿Ｖ）が電源切替回路１０に供給される。
【００２３】
電源切替回路１０は、太陽電池２２（電源電圧＝Ｖ１）に接続される電源端子４２と、二次電池２４（電源電圧＝Ｖ２）に接続される電源端子６２と、出力端子５０と、電源端子４２と出力端子５０との間の電源ライン４０に設けられたＰ型ＭＯＳトランジスタ（ｐｍｏｓ）４４と、電源端子４４と出力端子５０との間の電源ライン６０に設けられたｐｍｏｓ６４と、ｐｍｏｓ６４と出力端子５０との間の電源ライン６０に設けられたｐｍｏｓ６６と、選択信号入力端子３２と、選択信号入力端子３２に接続され、ｐｍｏｓ４４と、ｐｍｏｓ６４、６６とを相補的に動作（ｐｍｏｓ４４がオンのときは、ｐｍｏｓ６４、６６がオフ、ｐｍｏｓ４４がオフのときは、ｐｍｏｓ６４、６６がオン）させる制御ライン３０とを備えている。ｐｍｏｓ４４と、ｐｍｏｓ６４、６６とが相補的に動作するので、２つの電源端子４２（電源電圧＝Ｖ１）と電源端子４４（電源電圧＝Ｖ２）とを切り替えて、出力端子５０を介して電源供給回路（図示せず）の入力部５０（ＶＩＮ）に、Ｖ１およびＶ２のいずれかが選択的に供給される。
【００２４】
制御ライン３０は、選択信号入力端子３２とｐｍｏｓ４４のゲート電極４５とを接続する接続ライン３１と、制御信号入力端子３２に接続され、電源電圧Ｖ１で動作するインバータ３４と、インバータ３４とｐｍｏｓ４４のゲート電極４５との間に接続され、電源電圧Ｖ１を電源電圧Ｖ２に変更してｐｍｏｓ６４のゲート電極６５に供給するレベルシフト回路７０とを備えている。なお、ｐｍｏｓ６６のゲート電極６７は、インバータ３４の出力側に接続されている。
【００２５】
電源電圧Ｖ１を出力端子５０に供給しようとした際には、制御ライン３０の選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてローが供給され、そのロー信号がｐｍｏｓ４４のゲート４５に供給されてｐｍｏｓ４４がオンになり、一方では、そのロー信号が電圧Ｖ１で動作するインバータ３４を介してハイ（電圧Ｖ１）となり、ｐｍｏｓ６６のゲート６７に供給されてｐｍｏｓ６６がオフになる。また、インバータ３４の後方に接続されたレベルシフト回路７０よって、電圧Ｖ１の信号が電圧Ｖ２のハイの信号に変換され、ｐｍｏｓ６４のゲート６５に供給されてｐｍｏｓ６４がオフになる。その結果、電源電圧Ｖ１が電源ライン４０を介して出力端子５０に供給される。
【００２６】
電源電圧Ｖ２を出力端子５０に供給しようとした際には、選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてハイが供給され、そのハイ信号がｐｍｏｓ４４のゲート４５に供給されてｐｍｏｓ４４がオフになり、一方では、そのハイ信号が電圧Ｖ１で動作するインバータ３４を介してローの選択信号（ＳＥＬ＿Ｖ＿Ｂ）となり、ｐｍｏｓ６６のゲート６７に供給されてｐｍｏｓ６６がオンになる。また、インバータ３４の後方に接続されたレベルシフト回路７０を介してロー信号がｐｍｏｓ６４のゲート６５に供給されてｐｍｏｓ６４がオンになる。その結果、電源電圧Ｖ２が電源ライン６０を介して出力端子５０に供給される。
【００２７】
このように、電源電圧Ｖ１を出力端子５０に供給する際には、電源ライン４０のｐｍｏｓ４４がオンとなると共に、電源ライン６０のｐｍｏｓ６４、６６がオフとなって、電源端子６２から出力端子５０への電源ライン６０を遮断し、電源電圧Ｖ２を入力部５０（ＶＩＮ）に供給する際には、電源ライン６０のｐｍｏｓ６４、６６がオンとなると共に、電源ライン４０のｐｍｏｓ４４がオフとなって、電源端子４２から出力端子５０への電源ライン４０を遮断している。
【００２８】
なお、電源ライン６０にｐｍｏｓ６４だけでなく、ｐｍｏｓ６６もｐｍｏｓ６４と直列に接続しているのは、次の理由による。ｐｍｏｓ４４はオンで、ｐｍｏｓ６４、６６がオフの場合には、出力端子５０の電圧はＶ１となっている。今、電源ライン６０には、ｐｍｏｓ６６がなく、ｐｍｏｓ６４のみであるとすると、ｐｍｏｓ６４の出力端子５０側の端子（ソースおよびドレインの一方）の電圧はＶ１となる。ｐｍｏｓ６４のゲート電極６５には、レベルシフト回路７０により電圧Ｖ２が印加されている。そうすると、電圧Ｖ１と電圧Ｖ２の差がｐｍｏｓ６４の閾値電圧よりも大きいと、ｐｍｏｓ６４がオンとなってしまい、電源ライン４０と電源ライン６０とが接続されて電源端子４２と電源端子６２との間に電流が流れてしまう。これに対して、電源ライン６０に、ｐｍｏｓ６４のみでなくｐｍｏｓ６６も設けられていると、ｐｍｏｓ６６のゲート６７には、インバータ３４により、電圧Ｖ１が供給されるので、ｐｍｏｓ６６の出力端子５０側の端子（ソースおよびドレインの一方）の電圧がＶ１となっても、ｐｍｏｓ６６はオフとなり、電源ライン４０と電源ライン６０とが接続されて電源端子４２と電源端子６２との間に電流が流れるのを防止できる。
【００２９】
次に、図２を参照して、本実施の形態のレベルシフト回路７０を説明する。
レベルシフト回路７０は、インバータ３４の出力側に接続された入力端子７２と、ｐｍｏｓ６４のゲート電極６５に接続された出力端子８８と、入力側が入力端子７２に接続され、電圧Ｖ１で動作するインバータ７４と、出力側が出力端子８８に接続され、電圧Ｖ２で動作するインバータ８４と、インバータ７４とインバータ８４との間に接続され、インバータ７４の出力がオフのときは、オフの信号をインバータ８４の入力側に供給し、インバータ７４の出力がオン（電圧Ｖ１）のときは、電圧Ｖ１を電圧Ｖ２に変換して、電圧Ｖ２のオンの信号をインバータ８４の入力側に供給すると共に、電源端子４２に供給される電圧Ｖ１が低下して、インバータ３４の出力が低下して０Ｖとなって、入力端子７２に供給される信号電圧が低下して０Ｖとなった場合であっても、インバータ８４の入力側にロー信号を供給する回路７１とを備えている。
【００３０】
回路７１は、入力側がインバータ７４の出力側に接続され、電圧Ｖ１で動作するインバータ７６と、入力側の一端７８１がインバータ７６の出力側に接続され、出力側がインバータ８４の入力側に接続され、電圧Ｖ２で動作するＮＯＲ回路７８と、入力側がＮＯＲ回路７８の出力側に接続され、出力側がＮＯＲ回路の入力側の他端７８２接続され、電圧Ｖ２で動作するインバータ８２と、インバータ８２の出力側と接地との間に接続され、ゲート電極がインバータ７４の出力側に接続されたＮ型ＭＯＳ（ｎｍｏｓ）７５と、インバータ７６の出力側と接地との間に接続され、ゲート電極がＮＯＲ回路７８の出力側に接続されたｎｍｏｓ８０とを備えている。
【００３１】
次に、図２、図３を参照して、レベルシフト回路７０の動作を説明する。ここで、ｒはインバータ７４の出力側（インバータ７６の入力側）であり、ｓａはインバータ７６の出力側（ＮＯＲ回路７８の入力側の一端７８１）であり、ｑｂはＮＯＲ回路７８の出力側（インバータ８２、８４の入力側）であり、ｑａはインバータ８２の出力側（ＮＯＲ回路７８の入力側の他端７８２）であり、ＩＮは入力端子７２であり、ＯＵＴは出力端子８８である。いま、Ｖ１＝３Ｖ，Ｖ２＝１．５Ｖとして説明する
【００３２】
レベルシフト回路７０の入力端子７２（ＩＮ）にロー（０Ｖ）が入力されると、インバータ７４の出力側（ｒ）がハイ（Ｖ１＝３Ｖ）となり、インバータ７６の入力側にハイ（Ｖ１＝３Ｖ）が供給され、インバータ７６の出力側（ｓａ）がロー（０Ｖ）となり、ＮＯＲ回路７８の入力側の一端７８１にロー（０Ｖ）が供給される。また、ｒがハイ（Ｖ１＝３Ｖ）となるので、ｎｍｏｓ７５がオンとなり、ｑａがロー（０Ｖ）となり、ＮＯＲ回路７８の入力側の他端７８２にロー（０Ｖ）が供給される。ＮＯＲ回路７８の両入力端７８１、７８２にロー（０Ｖ）が供給されるので、ＮＯＲ回路７８の出力側（ｑｂ）がハイ（Ｖ２＝１．５Ｖ）となり、インバータ８４の入力側にハイ（Ｖ２＝１．５Ｖ）が供給されるので、インバータ８４の出力側（ＯＵＴ）がロー（０Ｖ）となる。また、インバータ８２の入力側にハイ（Ｖ２＝１．５Ｖ）が供給されるので、インバータ８２の出力側ｑａがロー（０Ｖ）となる。また、ｎｍｏｓ８０がオンとなる。
【００３３】
次に、レベルシフト回路７０の入力端子７２（ＩＮ）がハイ（Ｖ１＝３Ｖ）となると、インバータ７４の出力側（ｒ）がロー（０Ｖ）となり、インバータ７６の入力側にロー（０Ｖ）が供給され、インバータ７６の出力側（ｓａ）がハイ（Ｖ１＝３Ｖ）となり、ＮＯＲ回路７８の入力側の一端７８１にハイ（Ｖ１＝３Ｖ）が供給される。また、ｒがロー（０Ｖ）となるので、ｎｍｏｓ７５がオフとなる。ＮＯＲ回路７８の入力側の一端７８１にハイ（Ｖ１＝３Ｖ）が供給されるので、ＮＯＲ回路７８の出力側（ｑｂ）がロー（０Ｖ）となり、インバータ８４の入力側にロー（０Ｖ）が供給されるので、インバータ８４の出力側（ＯＵＴ）がハイ（Ｖ２＝１．５Ｖ）となる。また、インバータ８２の入力側にロー（０Ｖ）が供給されるので、インバータ８２の出力側（ｑａ）がハイ（Ｖ２＝１．５Ｖ）となる。また、ｎｍｏｓ８０はオフとなる。
【００３４】
このように、レベルシフト回路７０は、入力（ＩＮ）がロー（０Ｖ）の時は、出力側（ＯＵＴ）がロー（０Ｖ）となり、入力（ＩＮ）がハイ（Ｖ１＝３Ｖ）の時は、電圧Ｖ１を電圧Ｖ２に変換して、出力側（ＯＵＴ）にハイ（Ｖ２＝１．５Ｖ）を出力する。また、回路７１は、インバータ７４の出力がロー（０Ｖ）のとき、ロー（０Ｖ）の信号をインバータ８４の入力側に供給し、インバータ７４の出力がハイ（電圧Ｖ１）のときは、電圧Ｖ１を電圧Ｖ２に変換して、電圧Ｖ２のハイの信号をインバータ８４の入力側に供給する。
【００３５】
次に、図２、図４を参照して、レベルシフト回路７０の入力（ＩＮ）がハイ（Ｖ１＝３Ｖ）の時（電源切替回路１０の選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてローが供給される場合）に、Ｖ１電圧が３Ｖから０Ｖに下がった場合のレベルシフト回路７０の動作について説明する。なお、Ｖ２電圧は１．５のまま一定であるものとする。上述したように、レベルシフト回路７０の入力（ＩＮ）がハイ（Ｖ１＝３Ｖ）の時は、インバータ７４の出力側（ｒ）がロー（０Ｖ）となり、インバータ７６の入力側にロー（０Ｖ）が供給され、インバータ７６の出力側（ｓａ）がハイ（Ｖ１＝３Ｖ）となり、ＮＯＲ回路７８の出力側（ｑｂ）がロー（０Ｖ）となり、インバータ８４の入力側にロー（０Ｖ）が供給され、インバータ８４の出力側（ＯＵＴ）がハイ（Ｖ２＝１．５Ｖ）となり、インバータ８２の入力側にロー（０Ｖ）が供給されるので、インバータ８２の出力側（ｑａ）がハイ（Ｖ２＝１．５Ｖ）となる。この場合に、Ｖ１電圧が３Ｖから０Ｖに下がると、レベルシフト回路７０の入力（ＩＮ）も３Ｖから０Ｖに下がり、電圧Ｖ１で動作するインバータ７４の出力側（ｒ）はローのままであり、電圧Ｖ１で動作するインバータ７６の出力側（ｓａ）は３Ｖから０Ｖに下がる。インバータ８２の出力側（ｑａ）がハイ（Ｖ２＝１．５Ｖ）なので、ＮＯＲ回路７８の入力側の一端７８１はロー（０Ｖ）となり、ＮＯＲ回路７８の入力側の他端７８２はハイ（Ｖ２＝１．５Ｖ）であるので、ＮＯＲ回路７８の出力側（ｑｂ）はロー（０Ｖ）のままであり、インバータ８４の入力側はロー（０Ｖ）のままであり、インバータ８４の出力側（ＯＵＴ）もハイ（Ｖ２＝１．５Ｖ）のままとなる。
【００３６】
このように、レベルシフト回路７０は、レベルシフト回路７０の入力（ＩＮ）がハイ（Ｖ１）の時に、Ｖ１電圧が低下して０Ｖに下がった場合であっても、電圧Ｖ２で動作するＮＯＲ回路７８とインバータ８２で、ｑｂがロー、ｑａがハイに保持され、その結果、電圧Ｖ２で動作するインバータ８４の出力（ＯＵＴ）はハイに保持される。その結果、電源切替回路１０の選択信号入力端子３２に選択信号（ＳＥＬ＿Ｖ）としてローが供給される場合に、Ｖ１電圧が低下して０Ｖに下がった場合であっても、レベルシフト回路７０の出力（ＯＵＴ）が電源Ｖ２でハイ（電圧Ｖ２）に保持されているので、ｐｍｏｓ６４はオフし続けることができる。その結果、ｐｍｏｓ４４とｐｍｏｓ６４が同時にオンになることが防止され、２つの電源２２、２４間に電流が流れるのを防止できる。なお、ｑｂがローに保持されるので、インバータ８４において電源端子６２とＧＮＤ間に貫通電流が流れることも防止される。
【００３７】
このように、２つの電源（太陽電池２２と二次電池２４）間に電流が流れるのを防止できるので、太陽電池２２が発電しない場合で制御信号が不定となっても、レベルシフト回路７０の出力はハイ（電圧Ｖ２）に保持され、二次電池２４側に接続されているｐｍｏｓ６４をオフにするので、二次電池２４の放電を防止することができる。
【００３８】
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
【符号の説明】
【００３９】
１０ 電源切替回路
２２ 太陽電池
２４ 二次電池
２６ 電源電圧検知及び制御回路
３０ 制御ライン
３１ 接続ライン
３２ 選択信号入力端子
３４ インバータ
４２、６２ 電源端子
４４、６４、６６ Ｐ型ＭＯＳトランジスタ（ｐｍｏｓ）
４５、６５、６７ ゲート電極
５０ 出力端子
７０ レベルシフト回路
７１ 回路
７２ 入力端子
７４、７６、８２、８４ インバータ
７５、８０ Ｎ型ＭＯＳ（ｎｍｏｓ）
７８ ＮＯＲ回路７８
８８ 出力端子
【特許請求の範囲】
【請求項１】
第１の電源に接続される第１の電源端子と、
前記第１の電源とは電源電圧の異なる第２の電源に接続される第２の電源端子と、
出力端子と、
前記第１の電源端子と前記出力端子との間の第１の電源ラインに設けられた第１のスイッチング素子と、
前記第２の電源端子と前記出力端子との間の第２の電源ラインに設けられた第２のスイッチング素子と、
制御信号入力端子と、
前記制御信号入力端子に接続され、前記制御信号入力端子に入力された制御信号に応じて前記第１のスイッチング素子と前記第２のスイッチング素子とを相補的に動作させる制御手段であって、少なくとも一部が前記第１の電源電圧で動作し、前記第１の電源電圧が低下した場合に、前記第１のスイッチング素子と前記第２のスイッチング素子とが同時にオンとなるのを防止する前記制御手段と、
を有する電源切替回路。
【請求項２】
前記第１のスイッチング素子と前記第２のスイッチング素子が同一導電型の電界効果トランジスタであり、
前記制御手段が、前記制御信号入力端子と前記第１のスイッチング素子のゲート電極とを接続する接続ラインと、前記制御信号入力端子に接続され、前記第１の電源電圧で動作するインバータと、前記インバータと前記第２のスイッチング素子のゲート電極との間に接続され、前記第１の電源電圧を前記第２の電源電圧に変更して前記第２のスイッチング素子のゲート電極に供給する電源電圧変換回路とを、備え、
前記電源電圧変換回路は、前記第１の電源電圧が低下した場合に、前記第２の電源電圧を前記第２のスイッチング素子のゲート電極に印加する請求項１記載の電源切替回路。
【請求項３】
前記電源電圧変換回路は、入力側が前記インバータの出力側に接続され前記第１の電源電圧で動作する第２のインバータと、出力側が前記第２のスイッチング素子のゲート電極に接続され前記第２の電源電圧で動作する第３のインバータと、前記第２のインバータと前記第３のインバータとの間に接続され、前記第１の電源電圧が低下して前記インバータの出力が低下した場合に、前記第３のインバータにロー信号を供給する回路と、を備える請求項２記載の電源切替回路。
【請求項４】
前記第１のスイッチング素子と前記第２のスイッチング素子がＰ型電界効果トランジスタである請求項２または３記載の電源切替回路。
【請求項５】
前記第２のスイッチング素子と前記出力端子との間に接続され、ゲート電極が前記インバータの出力側に接続されたＰ型電界効果トランジスタをさらに備える請求項４記載の電源切替回路。
【請求項６】
前記第１の電源が太陽電池であり、前記第２の電源が二次電池である請求項１〜５のいずれか一項に記載の電源切替回路。
【請求項１】
第１の電源に接続される第１の電源端子と、
前記第１の電源とは電源電圧の異なる第２の電源に接続される第２の電源端子と、
出力端子と、
前記第１の電源端子と前記出力端子との間の第１の電源ラインに設けられた第１のスイッチング素子と、
前記第２の電源端子と前記出力端子との間の第２の電源ラインに設けられた第２のスイッチング素子と、
制御信号入力端子と、
前記制御信号入力端子に接続され、前記制御信号入力端子に入力された制御信号に応じて前記第１のスイッチング素子と前記第２のスイッチング素子とを相補的に動作させる制御手段であって、少なくとも一部が前記第１の電源電圧で動作し、前記第１の電源電圧が低下した場合に、前記第１のスイッチング素子と前記第２のスイッチング素子とが同時にオンとなるのを防止する前記制御手段と、
を有する電源切替回路。
【請求項２】
前記第１のスイッチング素子と前記第２のスイッチング素子が同一導電型の電界効果トランジスタであり、
前記制御手段が、前記制御信号入力端子と前記第１のスイッチング素子のゲート電極とを接続する接続ラインと、前記制御信号入力端子に接続され、前記第１の電源電圧で動作するインバータと、前記インバータと前記第２のスイッチング素子のゲート電極との間に接続され、前記第１の電源電圧を前記第２の電源電圧に変更して前記第２のスイッチング素子のゲート電極に供給する電源電圧変換回路とを、備え、
前記電源電圧変換回路は、前記第１の電源電圧が低下した場合に、前記第２の電源電圧を前記第２のスイッチング素子のゲート電極に印加する請求項１記載の電源切替回路。
【請求項３】
前記電源電圧変換回路は、入力側が前記インバータの出力側に接続され前記第１の電源電圧で動作する第２のインバータと、出力側が前記第２のスイッチング素子のゲート電極に接続され前記第２の電源電圧で動作する第３のインバータと、前記第２のインバータと前記第３のインバータとの間に接続され、前記第１の電源電圧が低下して前記インバータの出力が低下した場合に、前記第３のインバータにロー信号を供給する回路と、を備える請求項２記載の電源切替回路。
【請求項４】
前記第１のスイッチング素子と前記第２のスイッチング素子がＰ型電界効果トランジスタである請求項２または３記載の電源切替回路。
【請求項５】
前記第２のスイッチング素子と前記出力端子との間に接続され、ゲート電極が前記インバータの出力側に接続されたＰ型電界効果トランジスタをさらに備える請求項４記載の電源切替回路。
【請求項６】
前記第１の電源が太陽電池であり、前記第２の電源が二次電池である請求項１〜５のいずれか一項に記載の電源切替回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−３９６９３（Ｐ２０１２−３９６９３Ａ）
【公開日】平成２４年２月２３日（２０１２．２．２３）
【国際特許分類】
【出願番号】特願２０１０−１７５３５９（Ｐ２０１０−１７５３５９）
【出願日】平成２２年８月４日（２０１０．８．４）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
【公開日】平成２４年２月２３日（２０１２．２．２３）
【国際特許分類】
【出願日】平成２２年８月４日（２０１０．８．４）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
[ Back to top ]