電源装置及びアーク加工用電源装置
【課題】低出力時の出力安定化、省電力化に寄与することができるアーク加工用電源装置を提供する。
【解決手段】インバータ回路及び補助スイッチング回路の各スイッチング素子ＴＲ１〜ＴＲ５が十分にオン可能な所定狭パルス幅（最小パルス幅Ｗｍ０，Ｗｓ０）より大となるオンパルス幅Ｗｍ，Ｗｓに設定されるような出力要求時にはＰＷＭ制御が実施される。一方、オンパルス幅Ｗｍ，Ｗｓがその所定狭パルス幅より小となり得る低出力要求時には、オンパルス幅Ｗｍ，Ｗｓをその所定狭パルス幅に固定した状態での制御パルス信号の位相調整を行うＰＳＭ制御に制御態様が切り替えられる。
【解決手段】インバータ回路及び補助スイッチング回路の各スイッチング素子ＴＲ１〜ＴＲ５が十分にオン可能な所定狭パルス幅（最小パルス幅Ｗｍ０，Ｗｓ０）より大となるオンパルス幅Ｗｍ，Ｗｓに設定されるような出力要求時にはＰＷＭ制御が実施される。一方、オンパルス幅Ｗｍ，Ｗｓがその所定狭パルス幅より小となり得る低出力要求時には、オンパルス幅Ｗｍ，Ｗｓをその所定狭パルス幅に固定した状態での制御パルス信号の位相調整を行うＰＳＭ制御に制御態様が切り替えられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を所定の高周波交流電力に変換するインバータ回路を備える電源装置及びアーク加工用電源装置に関するものである。
【背景技術】
【０００２】
アーク加工機等に用いる電源装置は、交流入力電力から生成した直流電力をインバータ回路のスイッチング動作にて高周波交流電力に変換し、溶接トランスにて電圧調整された高周波交流電力を後段回路でアーク溶接等のアーク加工に適した直流出力電力に変換している。出力電力の調整は、インバータ回路のスイッチング動作を制御することで行われる。
【０００３】
例えば特許文献１に開示の電源装置では、インバータ回路を構成する一対二組のスイッチング素子が組毎に交互にオンオフされるが、同組の一対のスイッチング素子間で制御パルス信号の位相をシフトさせる位相シフト制御（ＰＳＭ制御）が行われる。即ち、同組の一対のスイッチング素子に出力される制御パルス信号の位相差を制御（オンパルス幅は固定）することで、同組の一対のスイッチング素子が同時にオンする時間が調整される。結果、インバータ回路から出力される高周波交流電力の平均電力が調整、即ち電源装置の出力電力が調整されるようになっている。
【０００４】
また、上記の電源装置には、交流入力電力を直流電力に変換する整流平滑回路とインバータ回路との間の一方の電源線上に補助スイッチング素子が備えられ、また該補助スイッチング素子とインバータ回路との間の電源線間に補助コンデンサが備えられている。そして、インバータ回路のスイッチング素子と連動した補助スイッチング素子のオンオフ動作と、これに伴う補助コンデンサの充放電動作とから、自身及びインバータ回路のスイッチング素子のスイッチングロスを低減するソフトスイッチング制御が行われるように構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２８０１２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、一般的なパルス幅変調制御（ＰＷＭ制御）を用いた場合、電源装置の出力を極めて小さく調整する際には、インバータ回路のスイッチング素子に出力される制御パルス信号のオンパルス幅が極めて幅狭に設定される。そのため、スイッチング素子がオンできない事象が生じ、出力不安定、偏磁等の問題が生じる虞がある。
【０００７】
これに対し、ＰＳＭ制御では、出力を極めて小さく調整する場合であっても、対をなす制御パルス信号の位相差は大きいがオンパルス幅は十分幅広、この場合、最大出力が可能なパルス幅で固定となっているため、スイッチング素子がオンできないという事象は生ず、上記の出力不安定、偏磁等の問題は生じない。
【０００８】
しかしながら、最大出力が可能な十分幅広のオンパルス幅に設定されているが故に、対をなす制御パルス信号の相互の位相差が大きくなると、対をなす一方側のスイッチング素子がオフした後にも他方側のスイッチング素子のオン時間が長くなる。特に、極小出力要求時には、他方側のスイッチング素子のみのオン時間が長くなる。これにより、インバータ回路内に還流電流が生じる時間が長くなるため、還流電流の導通損が増大する分、省電力化を図る際の妨げとなることが懸念されるものである。
【０００９】
本発明は、上記課題を解決するためになされたものであって、その目的は、低出力時の出力安定化、省電力化に寄与することができる電源装置及びアーク加工用電源装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、請求項１に記載の発明は、一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、出力要求が大の時には前記パルス幅変調制御手段とし、出力要求が小の時には前記位相シフト制御手段に切り替える制御切替手段とを備えたことをその要旨とする。
【００１１】
この発明では、インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整と、これに応じて補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整とを行うパルス幅変調制御手段が備えられる。また、インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくはインバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段が備えられる。制御切替手段は、出力要求が大の時にはパルス幅変調制御手段、出力要求が小の時には位相シフト制御手段に切り替える。つまり、低出力要求時にそのままパルス幅変調制御（ＰＷＭ制御）を実施すると、インバータ回路及び補助スイッチング回路の各スイッチング素子がオンできない事象が生じ得るため、このような低出力要求時には制御パルス信号のオンパルス幅を確保した状態で位相調整にて導通期間（電力伝達期間）を変更する位相シフト制御（ＰＳＭ制御）に切り替わる。そのため、各スイッチング素子を確実にオンさせることが可能となるため、低出力要求時にも安定した出力が得られるようになる。また、ＰＳＭ制御を実施すると、インバータ回路の同組内の対をなすスイッチング素子において、一方側のスイッチング素子がオフした後に他方側のスイッチング素子のみがオンする時間が生じ、このときにインバータ回路内に還流電流が生じるような場合、還流電流の導通損が省電力化を図る際の妨げとなるが、このＰＳＭ制御では先のＰＷＭ制御で幅狭に調整したオンパルス幅を引き継ぐことで、還流電流が生じる時間を十分短くできる。そのため、還流電流の導通損を十分に低減でき、省電力化に寄与できる。また、インバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子との間でＰＳＭ制御を実施した場合でも還流電流が生じるが、この場合も還流電流の生じる時間を十分短くでき、その導通損の低減、省電力化に寄与できる。
【００１２】
請求項２に記載の発明は、一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となる前記オンパルス幅に設定されるような出力要求時には前記パルス幅変調制御手段とし、前記オンパルス幅がその所定狭パルス幅より小となり得る出力要求時には前記オンパルス幅をその所定狭パルス幅に固定した状態での前記制御パルス信号の位相調整を行う前記位相シフト制御手段に切り替える制御切替手段とを備えたことをその要旨とする。
【００１３】
この発明では、インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整と、これに応じて補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整とを行うパルス幅変調制御手段が備えられる。また、インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくはインバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段が備えられる。制御切替手段は、インバータ回路及び補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となるオンパルス幅に設定されるような出力要求時にはパルス幅変調制御手段とし、オンパルス幅がその所定狭パルス幅より小となり得る低出力要求時にはオンパルス幅をその所定狭パルス幅に固定した状態での制御パルス信号の位相調整を行う位相シフト制御手段に切り替える。つまり、パルス幅変調制御（ＰＷＭ制御）においてオンパルス幅が所定狭パルス幅より小となり得るような低出力要求時にそのままＰＷＭ制御を実施すると、インバータ回路及び補助スイッチング回路の各スイッチング素子がオンできない事象が生じ得るため、このような低出力要求時には制御パルス信号のオンパルス幅を所定狭パルス幅に固定した位相シフト制御（ＰＳＭ制御）に切り替わる。そのため、オンパルス幅が所定狭パルス幅に維持されて各スイッチング素子が確実にオンできるため、低出力要求時にも安定した出力が得られるようになる。また、ＰＳＭ制御を実施すると、インバータ回路の同組内の対をなすスイッチング素子において、一方側のスイッチング素子がオフした後に他方側のスイッチング素子のみがオンする時間が生じ、このときにインバータ回路内に還流電流が生じるような場合、還流電流の導通損が省電力化を図る際の妨げとなるが、このＰＳＭ制御ではオンパルス幅が所定狭パルス幅に設定されることから、還流電流が生じる時間を十分短くできる。そのため、還流電流の導通損を十分に低減でき、省電力化に寄与できる。また、インバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子との間でＰＳＭ制御を実施した場合でも還流電流が生じるが、この場合もオンパルス幅が所定狭パルス幅に設定されることから、還流電流が生じる時間を十分短くでき、その導通損の低減、省電力化に寄与できる。
【００１４】
請求項３に記載の発明は、請求項２に記載の電源装置において、前記位相シフト制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整するものであり、前記位相シフト制御手段は、前記インバータ回路に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号の位相を前記補助スイッチング回路に出力する制御パルス信号と同様に固定とし、前記制御相の制御パルス信号の位相調整のみを行うようにしたことをその要旨とする。
【００１５】
この発明では、位相シフト制御手段は、インバータ回路に出力する基準相の制御パルス信号の位相を補助スイッチング回路に出力する制御パルス信号と同様に固定とし、制御相の制御パルス信号の位相調整のみを行う。つまり、１つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことが可能となる。
【００１６】
請求項４に記載の発明は、請求項３に記載の電源装置において、前記インバータ回路に出力する基準相の制御パルス信号は、デッドタイム期間直後に立ち上がるオンパルスが生じ、制御相の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされるものであり、前記補助スイッチング回路に出力する制御パルス信号は、前記基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定されたことをその要旨とする。
【００１７】
この発明では、インバータ回路に出力する基準相の制御パルス信号は、デッドタイム期間直後に立ち上がるオンパルスが生じ、制御相の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされる。補助スイッチング回路に出力する制御パルス信号は、その基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定される。これにより、補助スイッチング回路に出力する制御パルス信号はインバータ回路側よりも幅狭に設定されるが、その中でもより幅広に設定することが可能となる。結果、より低出力化、高周波数化等が期待できる。
【００１８】
請求項５に記載の発明は、請求項２〜４のいずれか１項に記載の電源装置において、前記所定狭パルス幅は、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な最小パルス幅に設定されたことをその要旨とする。
【００１９】
この発明では、ＰＷＭ制御からＰＳＭ制御への切り替え判定に用いる所定狭パルス幅は、インバータ回路及び補助スイッチング回路の各スイッチング素子が十分にオン可能な最小パルス幅に設定される。これにより、ＰＳＭ制御に極力移行しなくなるため、ＰＳＭ制御時に生じるインバータ回路内の還流電流を極力低減でき、より省電力化に寄与できる。
【００２０】
請求項６に記載の発明は、請求項１〜５のいずれか１項に記載の電源装置において、前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号のオンパルス幅を同様に変更することをその要旨とする。
【００２１】
この発明では、パルス幅変調制御手段は、インバータ回路に出力する対の制御パルス信号のオンパルス幅を同様に変更する。これにより、制御パルス信号を共通化することができ、制御パルス信号の生成が容易となる。
【００２２】
請求項７に記載の発明は、請求項１〜５のいずれか１項に記載の電源装置において、前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号のオンパルス幅を最大幅で固定し、制御相の制御パルス信号のオンパルス幅を変更することをその要旨とする。
【００２３】
この発明では、パルス幅変調制御手段は、インバータ回路に出力する基準相の制御パルス信号を最大幅で固定し、これと対をなす制御相の制御パルス信号のオンパルス幅を変更する。これにより、基準相の制御パルス信号のオンパルス幅を都度設定する必要がなくなり、制御パルス信号の生成が容易となる。
【００２４】
請求項８に記載の発明は、請求項１又は２、若しくは請求項１又は２に従属の請求項５〜７のいずれか１項に記載の電源装置において、前記位相シフト制御手段は、前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整するものであり、前記位相シフト制御手段は、前記インバータ回路のスイッチング素子に出力する制御パルス信号の位相を固定し、前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号の位相調整のみを行うようにしたことをその要旨とする。
【００２５】
この発明では、位相シフト制御手段は、インバータ回路に出力する制御パルス信号の位相を固定し、これと対をなす補助スイッチング回路に出力する制御パルス信号の位相調整のみを行う。つまり、１つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことが可能となる。
【００２６】
請求項９に記載の発明は、請求項１〜８のいずれか１項に記載の電源装置において、前記インバータ回路にて生成された高周波交流電力を電圧調整して二次側に出力するトランスと、前記トランスを介して電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とを備えるものであることをその要旨とする。
【００２７】
この発明では、インバータ回路にて生成された高周波交流電力を電圧調整するトランスと、該トランスにて電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とが備えられる。これらを備える電源装置の低出力時の出力安定化、省電力化に寄与できる。
【００２８】
請求項１０に記載の発明は、請求項１〜９のいずれか１項に記載の電源装置を用いてアーク加工用出力電力を生成するように構成されたアーク加工用電源装置である。
この発明では、上記請求項に記載の電源装置の構成が用いられて、アーク加工用電源装置が構成される。即ち、アーク加工用電源装置では、低出力時に大きな出力電流が生じ得る装置であるため、特にＰＳＭ制御時にインバータ回路内に還流電流が生じる時間が長くなりがちである。そのため、上記請求項に記載の電源装置では、その還流電流を効果的に低減可能なため、このようなアーク加工用電源装置に適用する意義は大きい。
【発明の効果】
【００２９】
本発明によれば、低出力時の出力安定化、省電力化に寄与することができる電源装置及びアーク加工用電源装置を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】実施形態におけるアーク加工用電源装置の回路図である。
【図２】第１実施形態における電源装置各所の電圧・電流波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。
【図３】第１実施形態におけるＰＷＭ−ＰＳＭ制御態様の説明図である。
【図４】第２実施形態における制御パルス信号の波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。
【図５】第３実施形態における制御パルス信号の波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。
【図６】第４実施形態における制御パルス信号の波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。
【発明を実施するための形態】
【００３１】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図面に従って説明する。
図１に示すように、アーク加工機は、アーク加工用電源装置１１にて生成した出力電力をトーチＴＨに供給し、トーチＴＨから加工対象物Ｍに向けてアークを発生させて、加工対象物Ｍに対してアーク溶接、アーク切断等のアーク加工を行う装置である。
【００３２】
電源装置１１は、直流変換回路１２、インバータ回路１３、補助スイッチング回路１４、トランスＩＮＴ、及び出力変換回路１５を備えて構成されている。
直流変換回路１２は、ダイオードブリッジよりなる整流回路ＤＲ１と平滑コンデンサＣ１とを備え、商用電源から供給される三相の交流入力電力を直流電力に変換する。直流変換回路１２は、変換した直流電力を一対の電源線Ｌ１，Ｌ２を介してインバータ回路１３に出力する。
【００３３】
インバータ回路１３は、ＩＧＢＴ等の４個のスイッチング素子ＴＲ１〜ＴＲ４を用い、スイッチング素子ＴＲ１，ＴＲ２を電源線Ｌ１側に、スイッチング素子ＴＲ３，ＴＲ４を電源線Ｌ２にそれぞれ配置したブリッジ回路にて構成されている。各スイッチング素子ＴＲ１〜ＴＲ４には、それぞれ還流ダイオードＤ１〜Ｄ４が逆接続されている。各スイッチング素子ＴＲ１〜ＴＲ４のゲートには制御回路２１から制御パルス信号が入力され、スイッチング素子ＴＲ１，ＴＲ４とスイッチング素子ＴＲ２，ＴＲ３とがそれぞれ組をなして交互にオンオフ駆動される。各スイッチング素子ＴＲ１〜ＴＲ４は、入力された直流電力をそのオンオフ駆動に基づいて高周波交流電力に変換し、変換した高周波交流電力をトランスＩＮＴの一次側コイルに供給する。
【００３４】
インバータ回路１３と直流変換回路１２との間には、ＩＧＢＴ等のスイッチング素子ＴＲ５と補助コンデンサＣ２とを有する補助スイッチング回路１４が備えられている。スイッチング素子ＴＲ５は、自身に還流ダイオードＤ５が逆接続され、直流変換回路１２の後段における電源線Ｌ２上に配置されている。スイッチング素子ＴＲ５の後段でインバータ回路１３との間の電源線Ｌ１，Ｌ２間には補助コンデンサＣ２が接続されている。スイッチング素子ＴＲ５のゲートには制御回路２１から制御パルス信号が入力され、該スイッチング素子ＴＲ５はインバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４と連動してオンオフ駆動される。これにより、スイッチング素子ＴＲ５自身も含め、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４のスイッチングロスを低減するソフトスイッチングが行われる。
【００３５】
トランスＩＮＴは、前記インバータ回路１３で生成された高周波交流電力の電圧調整を行い、二次側コイルから所定電圧に調整された高周波交流電力を出力変換回路１５に出力する。
【００３６】
出力変換回路１５は、２個のダイオードよりなる整流回路ＤＲ２と、直流リアクトルＤＣＬとを備えている。整流回路ＤＲ２は、トランスＩＮＴの二次側コイルの両端にそれぞれアノードが接続される２個のダイオードを備え、各ダイオードのカソードが直流リアクトルＤＣＬに接続されて構成されている。直流リアクトルＤＣＬは出力線Ｌ３上に配置され、出力線Ｌ４はトランスＩＮＴの二次側コイルの中間点に接続されている。出力変換回路１５は、整流回路ＤＲ２と直流リアクトルＤＣＬにて、トランスＩＮＴから出力された高周波交流電力をアーク加工に適した直流出力電力に変換する。
【００３７】
そして、出力線Ｌ３にはトーチＴＨが、出力線Ｌ４には加工対象物Ｍがそれぞれ接続され、出力線Ｌ３を介してトーチＴＨに供給される出力電力に基づいて加工対象物Ｍとの間にアークを生じさせ、加工対象物Ｍのアーク溶接、アーク切断等のアーク加工が行われるようになっている。出力電力の調整は、制御回路２１にてインバータ回路１３のスイッチングを制御することで行われる。
【００３８】
制御回路２１は、インバータ回路１３と補助スイッチング回路１４とを連動させたスイッチング制御を行っている。即ち、電源装置１１には、その時々の出力電圧や出力電流の実値の検出を行う図示略の検出センサが備えられ、制御回路２１は、その検出値（実値）に基づいてその時々で好適な出力電力となるスイッチング制御を行う。
【００３９】
制御回路２１は、偏差算出部２２、制御切替部２３、パルス幅算出部２４、及び位相差算出部２５を備えている。
図１〜図３に示すように、制御回路２１の偏差算出部２２は、その時々の目標値と実値との偏差Ｘの算出を行っている。
【００４０】
制御回路２１の制御切替部２３は、その実値との偏差Ｘの大きさに基づいて、所定値Ｘａ（後に詳述）を境にその偏差Ｘが大きい領域、即ち小〜大出力要求時においては、インバータ回路１３のスイッチング制御をパルス幅変調制御（ＰＷＭ制御）とする。この場合、制御回路２１のパルス幅算出部２４は、偏差算出部２２にて算出された実値との偏差Ｘに基づいて、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍを算出し、これに基づいて補助スイッチング回路１４のスイッチング素子ＴＲ５のオンパルス幅Ｗｓを算出する。実値との偏差Ｘが大きくなると、オンパルス幅Ｗｍ，Ｗｓは幅広に設定され、実値との偏差Ｘが小さくなると、オンパルス幅Ｗｍ，Ｗｓは幅狭に設定される。そして、実値との偏差ＸがＰＷＭ制御時の下限値である所定値Ｘａになると、オンパルス幅Ｗｍ，Ｗｓは最小パルス幅Ｗｍ０，Ｗｓ０に設定される。
【００４１】
ここで、このＰＷＭ制御時には、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４の組とスイッチング素子ＴＲ２，ＴＲ３の組とは、同組同士で同時にオンオフされる。即ち、制御回路２１は、ＰＷＭ制御時においては、同組同士でオンパルス幅Ｗｍを同幅で位相差ゼロの同一の制御パルス信号をスイッチング素子ＴＲ１，ＴＲ４の組とスイッチング素子ＴＲ２，ＴＲ３との組のそれぞれに出力する。またこれに対して、補助スイッチング回路１４のスイッチング素子ＴＲ５は、スイッチング素子ＴＲ１，ＴＲ４とスイッチング素子ＴＲ２，ＴＲ３とのそれぞれと同時にオンされるが、オフ時は各スイッチング素子ＴＲ１〜ＴＲ４のオフに先立ってオフする。即ち、制御回路２１は、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４のオンパルスと立ち上がりが一致するが、立ち下がりが所定時間早くなるように（補助コンデンサＣ２の放電が十分又は完全に行われるように）、補助スイッチング回路１４のスイッチング素子ＴＲ５のオンパルス幅Ｗｓを先のオンパルス幅Ｗｍよりも幅狭に設定している。
【００４２】
そのため、実値との偏差Ｘが小さくなりオンパルス幅Ｗｍ，Ｗｓが次第に幅狭になってくると、特にオンパルスが幅狭に設定される補助スイッチング回路１４のスイッチング素子ＴＲ５が十分にオンできるかが懸念されるところである。本実施形態ではこれを考慮し、スイッチング素子ＴＲ５が十分にオンできる下限の最小パルス幅Ｗｓ０となる、またこれに対応するスイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍが最小パルス幅Ｗｍ０となるＰＷＭ制御の下限値として所定値Ｘａが設定されている。
【００４３】
従って、実値との偏差Ｘが所定値Ｘａよりも小さくなる領域、即ち極小出力要求時においては、制御回路２１の制御切替部２３は、インバータ回路１３のスイッチング制御をＰＷＭ制御から位相シフト制御（ＰＳＭ制御）に切り替える。この場合、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４の内、同組一方のスイッチング素子ＴＲ１とスイッチング素子ＴＲ３とが基準相、同組他方のスイッチング素子ＴＲ４とスイッチング素子ＴＲ２とが制御相とする。制御回路２１の位相差算出部２５は、制御相側のスイッチング素子ＴＲ４，ＴＲ２のオンオフを遅延させるべく、制御相側の制御パルス信号を基準相側の制御パルス信号に対して遅れ側にシフトさせるその位相差αを偏差Ｘに基づいて算出する。そして、実値との偏差Ｘが所定値Ｘａから小さくなるに連れて、基準相側に対する制御相側の制御パルス信号の位相差αがゼロ（ＰＷＭ制御時）から次第に大きくなるように設定され、最大位相差αｘまで設定される。尚、制御回路２１のパルス幅算出部２４は、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４及び補助スイッチング回路１４のスイッチング素子ＴＲ５のオンパルス幅Ｗｍ，Ｗｓを最小パルス幅Ｗｍ０，Ｗｓ０に固定としている。
【００４４】
これにより、各スイッチング素子ＴＲ１〜ＴＲ５のオンパルスは十分にオン可能な最小パルス幅Ｗｍ０，Ｗｓ０に保たれたまま、制御相側のスイッチング素子ＴＲ４，ＴＲ２を位相差α分遅れ側にシフトさせて基準相側のスイッチング素子ＴＲ１，ＴＲ３との同時オン時間が調整されることで、極小出力の調整が行われる。
【００４５】
また、制御回路２１は、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４のＰＷＭ制御及びＰＳＭ制御による出力制御に加え、それと連動させた補助スイッチング回路１４のスイッチング素子ＴＲ５の動作にて、自身及びスイッチング素子ＴＲ１〜ＴＲ４のスイッチングロスの低減を図るソフトスイッチング制御を行っている。ソフトスイッチングについての詳細は後述する。
【００４６】
次に、本実施形態の制御回路２１の各種制御を電源装置１１の各所の電圧、電流波形を示す図２を参照しつつ説明する。尚、図２（ａ）〜（ｃ）はそれぞれ１制御周期分を示し、スイッチング素子ＴＲ１，ＴＲ４の組側が動作する半周期について期間ｔ１〜ｔ１０と細分化して説明する。期間ｔ１〜ｔ１０については、図２の下部において数字のみを示す。また、図２中のＴＲ１〜ＴＲ５（ＶＧＥ）はスイッチング素子ＴＲ１〜ＴＲ５に出力する制御パルス信号（ゲート電圧）である。図２中のＣ２（Ｖ）は補助コンデンサＣ２の端子間電圧、ＴＲ１（ＶＣＥ）及びＴＲ４（ＶＣＥ）はスイッチング素子ＴＲ１，ＴＲ４の端子間電圧、ＴＲ１（Ｉｃ）及びＴＲ４（Ｉｃ）はスイッチング素子ＴＲ１，ＴＲ４を流れる電流である。ＩＮＴ（Ｖ）及びＩＮＴ（Ｉ）はトランスＩＮＴの一次側コイルの端子間電圧と該コイルを流れる電流である。
【００４７】
［ＰＷＭ制御］
図２（ａ）は出力大の要求がなされた場合であり、スイッチング素子ＴＲ１，ＴＲ４のオンパルス幅Ｗｍが期間ｔ２〜ｔ９まで継続するように設定された場合である。スイッチング素子ＴＲ５のオンパルス幅Ｗｓは期間ｔ２〜ｔ８まで継続するように設定される。
【００４８】
期間ｔ１：デッドタイム期間である。即ち、スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５が常時オフする期間である。またこのとき、補助コンデンサＣ２は充電状態となっており、その端子間電圧が直流変換回路１２の端子間電圧と同電圧となっている。
【００４９】
期間ｔ２：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４と補助スイッチング回路１４のスイッチング素子ＴＲ５とが同時にオンする。このとき、トランスＩＮＴの一次側コイルの漏れインダクタンスによりスイッチング素子ＴＲ１，ＴＲ４，ＴＲ５にかかる電流のゼロからの立ち上がりが緩やかであるため、該スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５はゼロ又は極小電流（以降、ゼロ電流とする）でのオンとなり、これらのスイッチングロスは低減されている。また、スイッチング素子ＴＲ５においては、直流変換回路１２と補助コンデンサＣ２の端子間電圧が同電圧であることからゼロ又は極小電圧（以降、ゼロ電圧とする）でのオンとなり、このことからもスイッチングロスが低減されている。そして、これらスイッチング素子ＴＲ１，ＴＲ４，ＴＲ５のオンに基づいて、直流変換回路１２からの直流電力がそのスイッチング素子ＴＲ５及びスイッチング素子ＴＲ１，ＴＲ４を介してトランスＩＮＴの一次側コイルに供給される。
【００５０】
期間ｔ３〜ｔ８：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４と補助スイッチング回路１４のスイッチング素子ＴＲ５との期間ｔ２から継続したオン期間である。直流変換回路１２からの直流電力がトランスＩＮＴの一次側コイルに継続して供給される。つまり、トランスＩＮＴの二次側以降を経て生成される電源装置１１の出力電力は大となる。
【００５１】
期間ｔ９：補助スイッチング回路１４のスイッチング素子ＴＲ５がインバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４に先立ってオフする。このとき、直流変換回路１２と補助コンデンサＣ２の端子間電圧が同電圧であることからスイッチング素子ＴＲ５はゼロ電圧でのオフとなり、スイッチングロスは低減されている。スイッチング素子ＴＲ５のオフに基づいて、直流変換回路１２からの直流電力の後段への供給が遮断されるものの、充電状態にある補助コンデンサＣ２から引き続き直流電力のトランスＩＮＴへの供給が継続される。尚、期間ｔ９では、補助コンデンサＣ２の放電に伴ってその端子間電圧が次第に低下し、次の期間ｔ１０までにゼロ又は極小の端子間電圧となる。またこれに伴い、トランスＩＮＴの一次側コイルの端子間電圧も低下する。トランスＩＮＴの一次側コイルを流れる電流は維持される。
【００５２】
期間ｔ１０：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４がオフする。このとき、補助コンデンサＣ２が先の期間ｔ９で放電することからスイッチング素子ＴＲ１，ＴＲ４はゼロ電圧でのオフとなり、これらのスイッチングロスは低減されている。スイッチング素子ＴＲ１，ＴＲ４のオフに基づいて、トランスＩＮＴの一次側コイル（漏れインダクタンス）に蓄積された電磁エネルギーに基づいて還流ダイオードＤ３，Ｄ２を経由する還流電流が生じ、補助コンデンサＣ２の充電が行われる。期間ｔ１０の終了時までには補助コンデンサＣ２の端子間電圧が直流変換回路１２の端子間電圧と同電圧まで充電される。そして、還流電流は次第に減少する。尚、トランスＩＮＴの一次側コイル（漏れインダクタンス）に蓄積される電磁エネルギーが不足する場合、トランスＩＮＴの一次側コイルに直列にリアクトルを挿入して対応する。
【００５３】
このようにしてスイッチング素子ＴＲ１，ＴＲ４の組側が動作する半周期が終了し、次の半周期はスイッチング素子ＴＲ２，ＴＲ３の組側が動作して、スイッチング素子ＴＲ１，ＴＲ４の組とスイッチング素子ＴＲ２，ＴＲ３の組との交互のオンオフが切り替えされる。
【００５４】
図２（ｂ）は出力小の要求がなされた場合であり、ＰＷＭ制御とＰＳＭ制御との臨界でのＰＷＭ制御を行う場合である。即ち、スイッチング素子ＴＲ１，ＴＲ４のオンパルス幅Ｗｍが期間ｔ２〜ｔ４まで継続する最小パルス幅Ｗｍ０に設定されている。スイッチング素子ＴＲ５のオンパルス幅Ｗｓは期間ｔ２〜ｔ３まで継続する最小パルス幅Ｗｓ０に設定される。
【００５５】
期間ｔ１：デッドタイム期間であり、スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５はオフ状態である。またこのとき、補助コンデンサＣ２は充電状態となっている。
期間ｔ２：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４と補助スイッチング回路１４のスイッチング素子ＴＲ５とが同時にオンする。スイッチング素子ＴＲ１，ＴＲ４はゼロ電流でのオン、スイッチング素子ＴＲ５はゼロ電流、ゼロ電圧でのオンであり、これらのスイッチングロスは低減されている。スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５のオンに基づいて、直流変換回路１２からの直流電力がトランスＩＮＴの一次側コイルに供給される。
【００５６】
期間ｔ３：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４と補助スイッチング回路１４のスイッチング素子ＴＲ５との期間ｔ２から継続したオン期間であり、上記した図２（ａ）の場合より短い期間である。つまり、トランスＩＮＴの二次側以降を経て生成される電源装置１１の出力電力は小となる。
【００５７】
期間ｔ４：補助スイッチング回路１４のスイッチング素子ＴＲ５がインバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４に先立ってオフする。スイッチング素子ＴＲ５はゼロ電圧でのオフであり、スイッチングロスは低減されている。スイッチング素子ＴＲ５のオフに基づいて、充電状態にある補助コンデンサＣ２から引き続き直流電力のトランスＩＮＴへの供給が継続される。補助コンデンサＣ２は放電される。
【００５８】
期間ｔ５：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４がオフする。このとき、補助コンデンサＣ２の放電でスイッチング素子ＴＲ１，ＴＲ４はゼロ電圧でのオフであり、これらのスイッチングロスは低減されている。また、還流ダイオードＤ３，Ｄ２を経由する還流電流が生じて、補助コンデンサＣ２の充電が行われる。
【００５９】
期間ｔ６〜ｔ１０：スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５のオフ状態が継続する。これにより、期間ｔ６〜ｔ１０では出力電力の生成は行われない。
このようにしてスイッチング素子ＴＲ１，ＴＲ４の組側が動作する半周期が終了し、次の半周期はスイッチング素子ＴＲ２，ＴＲ３の組側が動作する。
【００６０】
そして、このＰＷＭ制御時では、実値との偏差Ｘに基づいて算出されるスイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍが期間ｔ２〜ｔ４からと期間ｔ２〜ｔ９との間で変更され、出力電力の大小が調整される。またこれと連動して、スイッチング素子ＴＲ５のオンパルス幅Ｗｓは期間ｔ２〜ｔ３からと期間ｔ２〜ｔ８との間で変更される。オンパルス幅Ｗｍ，Ｗｓが最小パルス幅Ｗｍ０，Ｗｓ０に設定されても、スイッチング素子ＴＲ１〜ＴＲ４、特にスイッチング素子ＴＲ５は十分にオン可能である。これ以下の極小出力の要求に対しては、ＰＳＭ制御に切り替わって行われる。
【００６１】
［ＰＳＭ制御］
図２（ｃ）は出力極小の要求がなされた場合であり、ＰＳＭ制御を行う場合である。基準相のスイッチング素子ＴＲ１のオンパルス幅Ｗｍは期間ｔ２〜ｔ４、制御相のスイッチング素子ＴＲ４のオンパルス幅Ｗｍは期間ｔ３〜ｔ５に設定され、ともに最小パルス幅Ｗｍ０は維持される。つまり、制御相のスイッチング素子ＴＲ４のオンパルスが期間ｔ２から期間ｔ３に位相シフトされ、位相差αを生じさせている。スイッチング素子ＴＲ５のオンパルス幅Ｗｓは期間ｔ２〜ｔ３まで継続する最小パルス幅Ｗｓ０に設定され、最小パルス幅Ｗｓ０は維持される。
【００６２】
期間ｔ１：デッドタイム期間であり、スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５はオフ状態である。補助コンデンサＣ２は充電状態となっている。
期間ｔ２：インバータ回路１３の基準相のスイッチング素子ＴＲ１と補助スイッチング回路１４のスイッチング素子ＴＲ５とが同時にオンする。このとき、制御相のスイッチング素子ＴＲ４はオフしたままであるため、スイッチング素子ＴＲ１はゼロ電流でのオン、スイッチング素子ＴＲ５はゼロ電流、ゼロ電圧でのオンであり、これらのスイッチングロスは低減されている。スイッチング素子ＴＲ１，ＴＲ５はオンしたもののスイッチング素子ＴＲ４がオフであるため、直流変換回路１２からの直流電力のトランスＩＮＴへの供給は開始されない。
【００６３】
期間ｔ３：制御相のスイッチング素子ＴＲ４がオンする。このとき、トランスＩＮＴの一次側コイルの漏れインダクタンスによりスイッチング素子ＴＲ４はゼロ電流でのオンであり、スイッチングロスは低減されている。先の期間ｔ２でオンしているスイッチング素子ＴＲ１，ＴＲ５とこのスイッチング素子ＴＲ４とのオンに基づいて、直流変換回路１２からの直流電力がトランスＩＮＴの一次側コイルに供給される。つまり、トランスＩＮＴに供給される電力が上記した図２（ｂ）の場合より一層短い期間となるため、電源装置１１の出力電力は極小となる。
【００６４】
期間ｔ４：補助スイッチング回路１４のスイッチング素子ＴＲ５がインバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４に先立ってオフする。スイッチング素子ＴＲ５はゼロ電圧でのオフであり、スイッチングロスは低減されている。スイッチング素子ＴＲ５のオフに基づいて、充電状態にある補助コンデンサＣ２から引き続き直流電力のトランスＩＮＴへの供給が継続され、補助コンデンサＣ２は放電される。
【００６５】
期間ｔ５：インバータ回路１３の基準相のスイッチング素子ＴＲ１が制御相のスイッチング素子ＴＲ４より先にオフする。このとき、補助コンデンサＣ２の放電でスイッチング素子ＴＲ１はゼロ電圧でのオフであり、スイッチングロスは低減されている。またこのとき、スイッチング素子ＴＲ４と還流ダイオードＤ３とを経由する還流電流が生じるが、補助コンデンサＣ２の充電は行われず、依然として放電状態である。
【００６６】
期間ｔ６：制御相のスイッチング素子ＴＲ４がオフする。このとき、補助コンデンサＣ２は依然として放電状態となっているためスイッチング素子ＴＲ４はゼロ電圧でのオフとなり、スイッチングロスは低減されている。またこのスイッチング素子ＴＲ４のオフに伴って、還流電流が還流ダイオードＤ３，Ｄ２を経由する経路に切り替わり、補助コンデンサＣ２の充電が行われる。
【００６７】
期間ｔ７〜ｔ１０：スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５のオフ状態が継続する。これにより、期間ｔ７〜ｔ１０では出力電力の生成は行われない。
このようにしてスイッチング素子ＴＲ１，ＴＲ４の組側が動作する半周期が終了し、次の半周期はスイッチング素子ＴＲ２，ＴＲ３の組側が動作する。
【００６８】
そして、このＰＳＭ制御時では、スイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍ、及びスイッチング素子ＴＲ５のオンパルス幅Ｗｓは最小パルス幅Ｗｍ０，Ｗｓ０が固定とされ、実値との偏差Ｘに基づいて算出される基準相、制御相の各制御パルス信号の位相差αが変更されることで、極小出力要求時での出力電力の大小が調整される。従って、スイッチング素子ＴＲ１〜ＴＲ４、特にスイッチング素子ＴＲ５は依然として十分にオン可能となっている。
【００６９】
尚、スイッチング素子ＴＲ１（ＴＲ３）がオフし、スイッチング素子ＴＲ４（ＴＲ２）のみがオンする期間ｔ５では、該スイッチング素子ＴＲ４（ＴＲ２）と還流ダイオードＤ３（Ｄ１）とを経由する還流電流にてトランスＩＮＴの一次側コイルに上記の図２（ｂ）の場合と同様な電流が流れる。しかしながら、この図２（ｃ）の場合ではトランスＩＮＴの一次側コイルの端子間電圧が上記の図２（ｂ）の場合よりも先に減少することから、電源装置１１の出力電力としては減少することとなり、要求に応じた極小出力となる。
【００７０】
またこのＰＳＭ制御を行う際、スイッチング素子ＴＲ５が十分にオン可能な最小パルス幅Ｗｓ０が設定され、これと対応するスイッチング素子ＴＲ１〜ＴＲ４の最小パルス幅Ｗｍ０に設定された制御パルス信号の位相シフトが行われる。そのため、スイッチング素子ＴＲ１（ＴＲ３）がオフ、スイッチング素子ＴＲ４（ＴＲ２）がオンすることで生じるそのスイッチング素子ＴＲ４（ＴＲ２）と還流ダイオードＤ３（Ｄ１）とを経由する還流電流は、期間ｔ５のみの極めて短い時間に制限でき、この還流電流の導通損を低減可能で、省電力化が可能となっている。
【００７１】
このように本実施形態の電源装置１１では、実値との偏差Ｘが所定値Ｘａよりも大となる出力小から出力大までの要求がなされた時は、インバータ回路１３に対してオンパルス幅Ｗｍを調整するＰＷＭ制御が行われる。一方、所定値Ｘａよりも小となる出力極小の要求がなされた時は、インバータ回路１３に対してＰＷＭ制御時の最小パルス幅Ｗｍ０のオンパルスを用いたＰＳＭ制御が行われるようになっている。これにより、出力が極小要求であっても、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４、特にオンパルスを幅狭となる補助スイッチング回路１４のスイッチング素子ＴＲ５が確実にオンでき、出力の安定、偏磁等の問題は抑制されている。また、最小パルス幅Ｗｍ０のオンパルスでの位相シフトであることから、インバータ回路１３内に還流電流が生じる時間が短くでき、還流電流の導通損の低減、これによる省電力化が可能となっている。
【００７２】
また、本実施形態のようなアーク加工用電源装置１１では、その性質上、ＰＳＭ制御が行われるような低出力要求時に大きな出力電流が生じることが多い。そのため、上記したようにインバータ回路１３内に還流電流が生じる時間が長くなりがちだが、本実施形態のようにオンパルス幅Ｗｍを最小パルス幅Ｗｍ０に設定していることでその還流電流を効果的に低減できるため、本実施形態のようなアーク加工用電源装置１１に対して特に有効である。
【００７３】
次に、本実施形態の特徴的な作用効果を記載する。
（１）本実施形態の制御回路２１は、パルス幅算出部２４を備えてＰＷＭ制御が実施可能であり、また位相差算出部２５を備えてＰＳＭ制御が実施可能に構成されている。そして、制御回路２１の制御切替部２３は、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ５が十分にオン可能な所定狭パルス幅、本実施形態では最小パルス幅Ｗｍ０，Ｗｓ０より大となるオンパルス幅Ｗｍ，Ｗｓに設定されるような出力要求時にはＰＷＭ制御を実施する。一方、オンパルス幅Ｗｍ，Ｗｓがその最小パルス幅Ｗｍ０，Ｗｓ０より小となり得る低出力要求時には、制御切替部２３は、オンパルス幅Ｗｍ，Ｗｓをその最小パルス幅Ｗｍ０，Ｗｓ０に固定した状態での制御パルス信号の位相調整を行うＰＳＭ制御に切り替える。つまり、ＰＷＭ制御においてオンパルス幅Ｗｍ，Ｗｓが最小パルス幅Ｗｍ０，Ｗｓ０より小となり得るような低出力要求時にそのままＰＷＭ制御を実施すると、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４、特に補助スイッチング回路１４のスイッチング素子ＴＲ５がオンできない事象が生じ得るため、このような低出力要求時には制御パルス信号のオンパルス幅Ｗｍ，Ｗｓを最小パルス幅Ｗｍ０，Ｗｓ０に固定したＰＳＭ制御に制御態様が切り替わる。そのため、オンパルス幅Ｗｍ，Ｗｓが最小パルス幅Ｗｍ０，Ｗｓ０に維持されて各スイッチング素子ＴＲ１〜ＴＲ５が確実にオンできるため、低出力要求時にも安定した出力を得ることができる。また、ＰＳＭ制御を実施すると、インバータ回路１３の同組内の対をなすスイッチング素子ＴＲ１，ＴＲ４（ＴＲ２，ＴＲ３）において、一方側のスイッチング素子ＴＲ１（ＴＲ３）がオフした後に他方側のスイッチング素子ＴＲ４（ＴＲ２）のみがオンする時間が生じ、インバータ回路１３内に還流電流が生じるため、還流電流の導通損が省電力化を図る際の妨げとなるが、本実施形態のＰＳＭ制御ではオンパルス幅Ｗｍが最小パルス幅Ｗｍ０に設定されることから、還流電流が生じる時間を十分短くできる。そのため、還流電流の導通損を十分に低減でき、省電力化に寄与することができる。
【００７４】
（２）本実施形態のＰＳＭ制御は、インバータ回路１３に出力する基準相（スイッチング素子ＴＲ１，ＴＲ３）の制御パルス信号の位相を補助スイッチング回路１４に出力する制御パルス信号と同様に固定とし、制御相（スイッチング素子ＴＲ４，ＴＲ２）の制御パルス信号の位相調整のみを行う。つまり、１つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことができる。
【００７５】
（３）インバータ回路１３に出力する基準相（スイッチング素子ＴＲ１，ＴＲ３）の制御パルス信号は、デッドタイム期間（期間ｔ１）直後に立ち上がるオンパルスが生じ、制御相（スイッチング素子ＴＲ４，ＴＲ２）の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされる。補助スイッチング回路１４に出力する制御パルス信号は、その基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定される。これにより、補助スイッチング回路１４に出力する制御パルス信号はインバータ回路１３側よりも幅狭に設定されるが、その中でもより幅広に設定することができ、より低出力化、高周波数化等に寄与することができる。
【００７６】
（４）ＰＷＭ制御からＰＳＭ制御への切り替え判定に用いる所定狭パルス幅は、本実施形態では、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ５が十分にオン可能な最小パルス幅Ｗｍ０，Ｗｓ０に設定される。これにより、ＰＳＭ制御に極力移行しなくなるため、ＰＳＭ制御時に生じるインバータ回路１３内の還流電流を極力低減でき、より省電力化に寄与することができる。
【００７７】
（５）本実施形態のＰＷＭ制御時は、インバータ回路１３に出力する基準相及び制御相で対をなす制御パルス信号のオンパルス幅Ｗｍを同様に変更する。これにより、基準相及び制御相の制御パルス信号を共通化することができ、制御回路２１を簡易な構成とすることに貢献することができる。
【００７８】
（６）本実施形態の電源装置１１は、アーク加工用電源装置である。即ち、アーク加工用電源装置１１では、低出力時に大きな出力電流が生じ得る装置であるため、特にＰＳＭ制御時にインバータ回路１３内に還流電流が生じる時間が長くなりがちであるが、本実施形態ではその還流電流を効果的に低減可能なため、本実施形態のようなアーク加工用電源装置１１に適用する意義は大きい。
【００７９】
尚、本発明の第１実施形態は、以下のように変更してもよい。
・上記実施形態のＰＳＭ制御では、インバータ回路１３に出力する基準相（ＴＲ１，ＴＲ３側）の制御パルス信号に対し、制御相（ＴＲ４，ＴＲ２側）の制御パルス信号を遅れ側に位相シフトしたが、デッドタイム期間との兼ね合いではあるが、進み側に位相シフトを行うようにしてもよい。
【００８０】
・上記実施形態のＰＳＭ制御では、インバータ回路１３に出力する基準相（ＴＲ１，ＴＲ３側）の制御パルス信号の位相を固定、制御相（ＴＲ４，ＴＲ２側）の制御パルス信号のみの位相シフトを行ったが、シフト対象を入れ替えてもよい。また、制御中にシフト対象を適宜入れ替えるようにしてもよい。また、両者（ＴＲ１〜ＴＲ４全て）の制御パルス信号を位相シフトさせてもよい。
【００８１】
・上記実施形態のＰＳＭ制御では、補助スイッチング回路１４に出力する制御パルス信号の位相は固定であったが、位相シフトさせてもよい。またその際、十分にオン可能なオンパルス幅Ｗｓを確保できれば、そのオンパルス幅Ｗｓを変更してもよい。
【００８２】
・上記実施形態では、ＰＷＭ制御からＰＳＭ制御への切り替え判定に用いる所定狭パルス幅として最小パルス幅Ｗｍ０，Ｗｓ０を用いたが、最小でなくてもある程度幅狭の狭パルス幅を用いてもよい。
【００８３】
・上記実施形態の電源装置１１の構成を適宜変更してもよい。例えば、補助スイッチング回路１４のスイッチング素子ＴＲ５を電源線Ｌ２上に設けたが、電源線Ｌ１側に設けてもよく、また電源線Ｌ１，Ｌ２の両方に設けてもよい。また、出力変換回路１５を整流回路ＤＲ２、直流リアクトルＤＣＬで構成したが、負荷に応じて適宜変更してもよい。また、商用電源からの交流入力電力を直流電力に変換する直流変換回路１２を用いたが、入力が直流電力であれば省略、若しくは電圧変換回路等であってもよい。
【００８４】
・上記実施形態の電源装置１１はアーク加工用電源装置であったが、その他の電源装置であってもよい。
（第２実施形態）
以下、本発明を具体化した第２実施形態を図面に従って説明する。本実施形態では、図１に示す電源装置１１において、制御回路２１での制御が図４に示すように別態様となっている。
【００８５】
図４（ａ）（ｂ）に示すように、出力大〜出力小の要求によりＰＷＭ制御が実施される期間では、上記第１実施形態と同様に、インバータ回路１３の同組で動作するスイッチング素子ＴＲ１，ＴＲ４の制御パルス信号のオンパルス幅Ｗｍが同様に変更され、またスイッチング素子ＴＲ２，ＴＲ３の制御パルス信号のオンパルス幅Ｗｍが同様に変更されて、インバータ回路１３のＰＷＭ制御が行われる。補助スイッチング回路１４のスイッチング素子ＴＲ５の制御パルス信号は、インバータ回路１３に出力される制御パルス信号と同時に立ち上がり、立ち下がりはインバータ回路１３に出力される制御パルス信号よりも早い。
【００８６】
一方、図４（ｃ）に示すように、出力極小の要求によりＰＳＭ制御が実施される期間では、インバータ回路１３に出力される制御パルス信号がＰＷＭ制御からＰＳＭ制御に切り替わる最小パルス幅Ｗｍ０に固定され、また位相も固定される。つまり、同組内のスイッチング素子ＴＲ１，ＴＲ４の制御パルス信号、及びスイッチング素子ＴＲ２，ＴＲ３の制御パルス信号は、このＰＳＭ制御時でもそれぞれ位相差のない同様のオンパルスに設定される。これに対して、補助スイッチング回路１４のスイッチング素子ＴＲ５に出力される制御パルス信号は、ＰＷＭ制御からＰＳＭ制御に切り替わる最小パルス幅Ｗｓ０で固定され、位相がインバータ回路１３に出力される制御パルス信号よりも進み側にシフトされる。尚、その進み側へのシフト量（位相差α）の設定は、上記第１実施形態と同様、その時々の目標値と実値との偏差Ｘに基づいて算出される。
【００８７】
このように構成したことで、出力極小が要求されるＰＳＭ制御時において、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ５は、それぞれ個々で確実にオンされながらも、両回路１３，１４での位相調整による導通期間（電力伝達時間）の減少により、要求に応じた極小出力が可能となる。
【００８８】
また、補助スイッチング回路１４のスイッチング素子ＴＲ５のオン及びオフが早まるが、スイッチング素子ＴＲ５によるソフトスイッチング動作は維持されるため、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ５でのスイッチングロスは低減されている。
【００８９】
次に、本実施形態の特徴的な作用効果を記載する。
（１）本実施形態のＰＳＭ制御は、インバータ回路１３の各スイッチング素子ＴＲ１〜ＴＲ４に出力する制御パルス信号の位相を固定し、補助スイッチング回路１４のスイッチング素子ＴＲ５に出力する制御パルス信号を進み側にシフトさせて行われている。このようにしても上記第１実施形態と同様に、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ５が確実にオン可能な最小パルス幅Ｗｍ０，Ｗｓ０に維持されるため、ＰＳＭ制御を行う低出力要求時にも安定した出力を得ることができる。また、このようなＰＳＭ制御を実施した場合でも還流電流が生じるが、この場合もオンパルス幅Ｗｍ，Ｗｓが最小パルス幅Ｗｍ０，Ｗｓ０に設定されることから、還流電流が生じる時間を十分短くでき、その導通損の低減、省電力化に寄与することができる。
【００９０】
（２）本実施形態のＰＳＭ制御は、補助スイッチング回路１４に出力する制御パルス信号の位相調整のみを行う。つまり、１つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことができる。
【００９１】
（第３実施形態）
以下、本発明を具体化した第３実施形態を図面に従って説明する。本実施形態では、上記第２実施形態の制御が図５に示すように若干異なる態様となっている。
【００９２】
図５に示すように、ＰＷＭ制御時及びＰＳＭ制御時のいずれにおいても、インバータ回路１３に出力される基準相（スイッチング素子ＴＲ１，ＴＲ３）の制御パルス信号のオンパルス幅Ｗｍが常に最大幅Ｗｍｘで固定されている。ＰＷＭ制御時では、制御相（スイッチング素子ＴＲ４，ＴＲ２）の制御パルス信号のオンパルス幅Ｗｍが変更され、ＰＳＭ制御時では、補助スイッチング回路１４に出力される制御パルス信号の位相調整が行われる。
【００９３】
次に、本実施形態の特徴的な作用効果を記載する。
（１）本実施形態についても、低出力要求時の出力安定化と省電力化に寄与することができる。
【００９４】
（２）本実施形態のＰＷＭ制御は、インバータ回路１３に出力する基準相（スイッチング素子ＴＲ１，ＴＲ３）の制御パルス信号を最大幅Ｗｍｘで固定し、これと対をなす制御相（スイッチング素子ＴＲ４，ＴＲ２）の制御パルス信号のオンパルス幅Ｗｍを変更する。これにより、基準相の制御パルス信号のオンパルス幅Ｗｍを都度設定する必要がなくなるため、制御パルス信号の生成を容易に行うことができる。
【００９５】
（第４実施形態）
以下、本発明を具体化した第４実施形態を図面に従って説明する。本実施形態では、上記第２実施形態の制御が図６に示すように若干異なる態様となっている。
【００９６】
図６に示すように、本実施形態のＰＳＭ制御は、インバータ回路１３の各スイッチング素子ＴＲ１〜ＴＲ４に出力する制御パルス信号の位相を同様に固定としつつ、補助スイッチング回路１４のスイッチング素子ＴＲ５に出力する制御パルス信号の位相が遅れ側にシフトされる。尚、その遅れ側へのシフト量（位相差α）の設定は、上記実施形態と同様、その時々の目標値と実値との偏差Ｘに基づいて算出される。
【００９７】
次に、本実施形態の特徴的な作用効果を記載する。
（１）本実施形態についても、低出力要求時の出力安定化を図ることができる。尚、本実施形態のＰＳＭ制御では、補助スイッチング回路１４のスイッチング素子ＴＲ５のオン及びオフが、これと対で動作するインバータ回路１３の各スイッチング素子ＴＲ１〜ＴＲ４のオン及びオフよりともに遅くなるため、ソフトスイッチング動作が行われず、スイッチングロスが低減できないとの懸念がある。しかしながら、このＰＳＭ制御は、もともと低出力時に行われる制御であるために扱う電力が小さく、ソフトスイッチング動作によるスイッチングロスの低減効果が非常に小さいため、全体的な省電力化には寄与できる。
【００９８】
尚、本発明の第２〜第４実施形態は、以下のように変更してもよい。
・上記第２実施形態では、補助スイッチング回路１４に出力する制御パルス信号の位相をシフトしてＰＳＭ制御を実施したが、上記第１実施形態のように、インバータ回路１３の制御相（スイッチング素子ＴＲ４，ＴＲ２）の制御パルス信号の位相をシフトさせてもよい。
【００９９】
・上記第２〜第４実施形態において、上記第１実施形態で記載した別態様を適宜用いて構成を変更してもよい。
・上記第２〜第４実施形態において、ＰＷＭ制御とＰＳＭ制御の切り替えを制御パルス信号のオンパルス幅Ｗｍ，Ｗｓ（最小パルス幅Ｗｍ０，Ｗｓ０）に基づいて行ったが、制御の切替態様は、これに限定されるものではない。例えば、アーク加工機の使用者が出力を設定するその出力設定値（目標値）に基づいて制御を切り替えるようにしてもよい。具体的に、出力大〜出力小に設定された時には制御をＰＷＭ制御とし、出力極小に設定された時には制御をＰＳＭ制御に切り替える。尚、このような制御の切替態様は、上記第１実施形態に適用してもよい。
【符号の説明】
【０１００】
１１ アーク加工用電源装置（電源装置）
１３ インバータ回路
１４ 補助スイッチング回路
１５ 出力変換回路
２１ 制御回路（パルス幅変調制御手段、位相シフト制御手段、制御切替手段）
２３ 制御切替部（制御切替手段）
２４ パルス幅算出部（パルス幅変調制御手段）
２５ 位相差算出部（位相シフト制御手段）
Ｌ１，Ｌ２ 電源線
Ｃ２ 補助コンデンサ
ＩＮＴ トランス
ＴＲ１〜ＴＲ４ スイッチング素子（インバータ回路）
ＴＲ５ スイッチング素子（補助スイッチング回路）
Ｗｍ，Ｗｓ オンパルス幅
Ｗｍ０，Ｗｓ０ 最小パルス幅（所定狭パルス幅）
Ｗｍｘ 最大幅
α 位相差
【技術分野】
【０００１】
本発明は、直流電力を所定の高周波交流電力に変換するインバータ回路を備える電源装置及びアーク加工用電源装置に関するものである。
【背景技術】
【０００２】
アーク加工機等に用いる電源装置は、交流入力電力から生成した直流電力をインバータ回路のスイッチング動作にて高周波交流電力に変換し、溶接トランスにて電圧調整された高周波交流電力を後段回路でアーク溶接等のアーク加工に適した直流出力電力に変換している。出力電力の調整は、インバータ回路のスイッチング動作を制御することで行われる。
【０００３】
例えば特許文献１に開示の電源装置では、インバータ回路を構成する一対二組のスイッチング素子が組毎に交互にオンオフされるが、同組の一対のスイッチング素子間で制御パルス信号の位相をシフトさせる位相シフト制御（ＰＳＭ制御）が行われる。即ち、同組の一対のスイッチング素子に出力される制御パルス信号の位相差を制御（オンパルス幅は固定）することで、同組の一対のスイッチング素子が同時にオンする時間が調整される。結果、インバータ回路から出力される高周波交流電力の平均電力が調整、即ち電源装置の出力電力が調整されるようになっている。
【０００４】
また、上記の電源装置には、交流入力電力を直流電力に変換する整流平滑回路とインバータ回路との間の一方の電源線上に補助スイッチング素子が備えられ、また該補助スイッチング素子とインバータ回路との間の電源線間に補助コンデンサが備えられている。そして、インバータ回路のスイッチング素子と連動した補助スイッチング素子のオンオフ動作と、これに伴う補助コンデンサの充放電動作とから、自身及びインバータ回路のスイッチング素子のスイッチングロスを低減するソフトスイッチング制御が行われるように構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２８０１２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、一般的なパルス幅変調制御（ＰＷＭ制御）を用いた場合、電源装置の出力を極めて小さく調整する際には、インバータ回路のスイッチング素子に出力される制御パルス信号のオンパルス幅が極めて幅狭に設定される。そのため、スイッチング素子がオンできない事象が生じ、出力不安定、偏磁等の問題が生じる虞がある。
【０００７】
これに対し、ＰＳＭ制御では、出力を極めて小さく調整する場合であっても、対をなす制御パルス信号の位相差は大きいがオンパルス幅は十分幅広、この場合、最大出力が可能なパルス幅で固定となっているため、スイッチング素子がオンできないという事象は生ず、上記の出力不安定、偏磁等の問題は生じない。
【０００８】
しかしながら、最大出力が可能な十分幅広のオンパルス幅に設定されているが故に、対をなす制御パルス信号の相互の位相差が大きくなると、対をなす一方側のスイッチング素子がオフした後にも他方側のスイッチング素子のオン時間が長くなる。特に、極小出力要求時には、他方側のスイッチング素子のみのオン時間が長くなる。これにより、インバータ回路内に還流電流が生じる時間が長くなるため、還流電流の導通損が増大する分、省電力化を図る際の妨げとなることが懸念されるものである。
【０００９】
本発明は、上記課題を解決するためになされたものであって、その目的は、低出力時の出力安定化、省電力化に寄与することができる電源装置及びアーク加工用電源装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、請求項１に記載の発明は、一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、出力要求が大の時には前記パルス幅変調制御手段とし、出力要求が小の時には前記位相シフト制御手段に切り替える制御切替手段とを備えたことをその要旨とする。
【００１１】
この発明では、インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整と、これに応じて補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整とを行うパルス幅変調制御手段が備えられる。また、インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくはインバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段が備えられる。制御切替手段は、出力要求が大の時にはパルス幅変調制御手段、出力要求が小の時には位相シフト制御手段に切り替える。つまり、低出力要求時にそのままパルス幅変調制御（ＰＷＭ制御）を実施すると、インバータ回路及び補助スイッチング回路の各スイッチング素子がオンできない事象が生じ得るため、このような低出力要求時には制御パルス信号のオンパルス幅を確保した状態で位相調整にて導通期間（電力伝達期間）を変更する位相シフト制御（ＰＳＭ制御）に切り替わる。そのため、各スイッチング素子を確実にオンさせることが可能となるため、低出力要求時にも安定した出力が得られるようになる。また、ＰＳＭ制御を実施すると、インバータ回路の同組内の対をなすスイッチング素子において、一方側のスイッチング素子がオフした後に他方側のスイッチング素子のみがオンする時間が生じ、このときにインバータ回路内に還流電流が生じるような場合、還流電流の導通損が省電力化を図る際の妨げとなるが、このＰＳＭ制御では先のＰＷＭ制御で幅狭に調整したオンパルス幅を引き継ぐことで、還流電流が生じる時間を十分短くできる。そのため、還流電流の導通損を十分に低減でき、省電力化に寄与できる。また、インバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子との間でＰＳＭ制御を実施した場合でも還流電流が生じるが、この場合も還流電流の生じる時間を十分短くでき、その導通損の低減、省電力化に寄与できる。
【００１２】
請求項２に記載の発明は、一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となる前記オンパルス幅に設定されるような出力要求時には前記パルス幅変調制御手段とし、前記オンパルス幅がその所定狭パルス幅より小となり得る出力要求時には前記オンパルス幅をその所定狭パルス幅に固定した状態での前記制御パルス信号の位相調整を行う前記位相シフト制御手段に切り替える制御切替手段とを備えたことをその要旨とする。
【００１３】
この発明では、インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整と、これに応じて補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅の調整とを行うパルス幅変調制御手段が備えられる。また、インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくはインバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段が備えられる。制御切替手段は、インバータ回路及び補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となるオンパルス幅に設定されるような出力要求時にはパルス幅変調制御手段とし、オンパルス幅がその所定狭パルス幅より小となり得る低出力要求時にはオンパルス幅をその所定狭パルス幅に固定した状態での制御パルス信号の位相調整を行う位相シフト制御手段に切り替える。つまり、パルス幅変調制御（ＰＷＭ制御）においてオンパルス幅が所定狭パルス幅より小となり得るような低出力要求時にそのままＰＷＭ制御を実施すると、インバータ回路及び補助スイッチング回路の各スイッチング素子がオンできない事象が生じ得るため、このような低出力要求時には制御パルス信号のオンパルス幅を所定狭パルス幅に固定した位相シフト制御（ＰＳＭ制御）に切り替わる。そのため、オンパルス幅が所定狭パルス幅に維持されて各スイッチング素子が確実にオンできるため、低出力要求時にも安定した出力が得られるようになる。また、ＰＳＭ制御を実施すると、インバータ回路の同組内の対をなすスイッチング素子において、一方側のスイッチング素子がオフした後に他方側のスイッチング素子のみがオンする時間が生じ、このときにインバータ回路内に還流電流が生じるような場合、還流電流の導通損が省電力化を図る際の妨げとなるが、このＰＳＭ制御ではオンパルス幅が所定狭パルス幅に設定されることから、還流電流が生じる時間を十分短くできる。そのため、還流電流の導通損を十分に低減でき、省電力化に寄与できる。また、インバータ回路のスイッチング素子と補助スイッチング回路のスイッチング素子との間でＰＳＭ制御を実施した場合でも還流電流が生じるが、この場合もオンパルス幅が所定狭パルス幅に設定されることから、還流電流が生じる時間を十分短くでき、その導通損の低減、省電力化に寄与できる。
【００１４】
請求項３に記載の発明は、請求項２に記載の電源装置において、前記位相シフト制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整するものであり、前記位相シフト制御手段は、前記インバータ回路に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号の位相を前記補助スイッチング回路に出力する制御パルス信号と同様に固定とし、前記制御相の制御パルス信号の位相調整のみを行うようにしたことをその要旨とする。
【００１５】
この発明では、位相シフト制御手段は、インバータ回路に出力する基準相の制御パルス信号の位相を補助スイッチング回路に出力する制御パルス信号と同様に固定とし、制御相の制御パルス信号の位相調整のみを行う。つまり、１つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことが可能となる。
【００１６】
請求項４に記載の発明は、請求項３に記載の電源装置において、前記インバータ回路に出力する基準相の制御パルス信号は、デッドタイム期間直後に立ち上がるオンパルスが生じ、制御相の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされるものであり、前記補助スイッチング回路に出力する制御パルス信号は、前記基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定されたことをその要旨とする。
【００１７】
この発明では、インバータ回路に出力する基準相の制御パルス信号は、デッドタイム期間直後に立ち上がるオンパルスが生じ、制御相の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされる。補助スイッチング回路に出力する制御パルス信号は、その基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定される。これにより、補助スイッチング回路に出力する制御パルス信号はインバータ回路側よりも幅狭に設定されるが、その中でもより幅広に設定することが可能となる。結果、より低出力化、高周波数化等が期待できる。
【００１８】
請求項５に記載の発明は、請求項２〜４のいずれか１項に記載の電源装置において、前記所定狭パルス幅は、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な最小パルス幅に設定されたことをその要旨とする。
【００１９】
この発明では、ＰＷＭ制御からＰＳＭ制御への切り替え判定に用いる所定狭パルス幅は、インバータ回路及び補助スイッチング回路の各スイッチング素子が十分にオン可能な最小パルス幅に設定される。これにより、ＰＳＭ制御に極力移行しなくなるため、ＰＳＭ制御時に生じるインバータ回路内の還流電流を極力低減でき、より省電力化に寄与できる。
【００２０】
請求項６に記載の発明は、請求項１〜５のいずれか１項に記載の電源装置において、前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号のオンパルス幅を同様に変更することをその要旨とする。
【００２１】
この発明では、パルス幅変調制御手段は、インバータ回路に出力する対の制御パルス信号のオンパルス幅を同様に変更する。これにより、制御パルス信号を共通化することができ、制御パルス信号の生成が容易となる。
【００２２】
請求項７に記載の発明は、請求項１〜５のいずれか１項に記載の電源装置において、前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号のオンパルス幅を最大幅で固定し、制御相の制御パルス信号のオンパルス幅を変更することをその要旨とする。
【００２３】
この発明では、パルス幅変調制御手段は、インバータ回路に出力する基準相の制御パルス信号を最大幅で固定し、これと対をなす制御相の制御パルス信号のオンパルス幅を変更する。これにより、基準相の制御パルス信号のオンパルス幅を都度設定する必要がなくなり、制御パルス信号の生成が容易となる。
【００２４】
請求項８に記載の発明は、請求項１又は２、若しくは請求項１又は２に従属の請求項５〜７のいずれか１項に記載の電源装置において、前記位相シフト制御手段は、前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整するものであり、前記位相シフト制御手段は、前記インバータ回路のスイッチング素子に出力する制御パルス信号の位相を固定し、前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号の位相調整のみを行うようにしたことをその要旨とする。
【００２５】
この発明では、位相シフト制御手段は、インバータ回路に出力する制御パルス信号の位相を固定し、これと対をなす補助スイッチング回路に出力する制御パルス信号の位相調整のみを行う。つまり、１つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことが可能となる。
【００２６】
請求項９に記載の発明は、請求項１〜８のいずれか１項に記載の電源装置において、前記インバータ回路にて生成された高周波交流電力を電圧調整して二次側に出力するトランスと、前記トランスを介して電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とを備えるものであることをその要旨とする。
【００２７】
この発明では、インバータ回路にて生成された高周波交流電力を電圧調整するトランスと、該トランスにて電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とが備えられる。これらを備える電源装置の低出力時の出力安定化、省電力化に寄与できる。
【００２８】
請求項１０に記載の発明は、請求項１〜９のいずれか１項に記載の電源装置を用いてアーク加工用出力電力を生成するように構成されたアーク加工用電源装置である。
この発明では、上記請求項に記載の電源装置の構成が用いられて、アーク加工用電源装置が構成される。即ち、アーク加工用電源装置では、低出力時に大きな出力電流が生じ得る装置であるため、特にＰＳＭ制御時にインバータ回路内に還流電流が生じる時間が長くなりがちである。そのため、上記請求項に記載の電源装置では、その還流電流を効果的に低減可能なため、このようなアーク加工用電源装置に適用する意義は大きい。
【発明の効果】
【００２９】
本発明によれば、低出力時の出力安定化、省電力化に寄与することができる電源装置及びアーク加工用電源装置を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】実施形態におけるアーク加工用電源装置の回路図である。
【図２】第１実施形態における電源装置各所の電圧・電流波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。
【図３】第１実施形態におけるＰＷＭ−ＰＳＭ制御態様の説明図である。
【図４】第２実施形態における制御パルス信号の波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。
【図５】第３実施形態における制御パルス信号の波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。
【図６】第４実施形態における制御パルス信号の波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。
【発明を実施するための形態】
【００３１】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図面に従って説明する。
図１に示すように、アーク加工機は、アーク加工用電源装置１１にて生成した出力電力をトーチＴＨに供給し、トーチＴＨから加工対象物Ｍに向けてアークを発生させて、加工対象物Ｍに対してアーク溶接、アーク切断等のアーク加工を行う装置である。
【００３２】
電源装置１１は、直流変換回路１２、インバータ回路１３、補助スイッチング回路１４、トランスＩＮＴ、及び出力変換回路１５を備えて構成されている。
直流変換回路１２は、ダイオードブリッジよりなる整流回路ＤＲ１と平滑コンデンサＣ１とを備え、商用電源から供給される三相の交流入力電力を直流電力に変換する。直流変換回路１２は、変換した直流電力を一対の電源線Ｌ１，Ｌ２を介してインバータ回路１３に出力する。
【００３３】
インバータ回路１３は、ＩＧＢＴ等の４個のスイッチング素子ＴＲ１〜ＴＲ４を用い、スイッチング素子ＴＲ１，ＴＲ２を電源線Ｌ１側に、スイッチング素子ＴＲ３，ＴＲ４を電源線Ｌ２にそれぞれ配置したブリッジ回路にて構成されている。各スイッチング素子ＴＲ１〜ＴＲ４には、それぞれ還流ダイオードＤ１〜Ｄ４が逆接続されている。各スイッチング素子ＴＲ１〜ＴＲ４のゲートには制御回路２１から制御パルス信号が入力され、スイッチング素子ＴＲ１，ＴＲ４とスイッチング素子ＴＲ２，ＴＲ３とがそれぞれ組をなして交互にオンオフ駆動される。各スイッチング素子ＴＲ１〜ＴＲ４は、入力された直流電力をそのオンオフ駆動に基づいて高周波交流電力に変換し、変換した高周波交流電力をトランスＩＮＴの一次側コイルに供給する。
【００３４】
インバータ回路１３と直流変換回路１２との間には、ＩＧＢＴ等のスイッチング素子ＴＲ５と補助コンデンサＣ２とを有する補助スイッチング回路１４が備えられている。スイッチング素子ＴＲ５は、自身に還流ダイオードＤ５が逆接続され、直流変換回路１２の後段における電源線Ｌ２上に配置されている。スイッチング素子ＴＲ５の後段でインバータ回路１３との間の電源線Ｌ１，Ｌ２間には補助コンデンサＣ２が接続されている。スイッチング素子ＴＲ５のゲートには制御回路２１から制御パルス信号が入力され、該スイッチング素子ＴＲ５はインバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４と連動してオンオフ駆動される。これにより、スイッチング素子ＴＲ５自身も含め、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４のスイッチングロスを低減するソフトスイッチングが行われる。
【００３５】
トランスＩＮＴは、前記インバータ回路１３で生成された高周波交流電力の電圧調整を行い、二次側コイルから所定電圧に調整された高周波交流電力を出力変換回路１５に出力する。
【００３６】
出力変換回路１５は、２個のダイオードよりなる整流回路ＤＲ２と、直流リアクトルＤＣＬとを備えている。整流回路ＤＲ２は、トランスＩＮＴの二次側コイルの両端にそれぞれアノードが接続される２個のダイオードを備え、各ダイオードのカソードが直流リアクトルＤＣＬに接続されて構成されている。直流リアクトルＤＣＬは出力線Ｌ３上に配置され、出力線Ｌ４はトランスＩＮＴの二次側コイルの中間点に接続されている。出力変換回路１５は、整流回路ＤＲ２と直流リアクトルＤＣＬにて、トランスＩＮＴから出力された高周波交流電力をアーク加工に適した直流出力電力に変換する。
【００３７】
そして、出力線Ｌ３にはトーチＴＨが、出力線Ｌ４には加工対象物Ｍがそれぞれ接続され、出力線Ｌ３を介してトーチＴＨに供給される出力電力に基づいて加工対象物Ｍとの間にアークを生じさせ、加工対象物Ｍのアーク溶接、アーク切断等のアーク加工が行われるようになっている。出力電力の調整は、制御回路２１にてインバータ回路１３のスイッチングを制御することで行われる。
【００３８】
制御回路２１は、インバータ回路１３と補助スイッチング回路１４とを連動させたスイッチング制御を行っている。即ち、電源装置１１には、その時々の出力電圧や出力電流の実値の検出を行う図示略の検出センサが備えられ、制御回路２１は、その検出値（実値）に基づいてその時々で好適な出力電力となるスイッチング制御を行う。
【００３９】
制御回路２１は、偏差算出部２２、制御切替部２３、パルス幅算出部２４、及び位相差算出部２５を備えている。
図１〜図３に示すように、制御回路２１の偏差算出部２２は、その時々の目標値と実値との偏差Ｘの算出を行っている。
【００４０】
制御回路２１の制御切替部２３は、その実値との偏差Ｘの大きさに基づいて、所定値Ｘａ（後に詳述）を境にその偏差Ｘが大きい領域、即ち小〜大出力要求時においては、インバータ回路１３のスイッチング制御をパルス幅変調制御（ＰＷＭ制御）とする。この場合、制御回路２１のパルス幅算出部２４は、偏差算出部２２にて算出された実値との偏差Ｘに基づいて、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍを算出し、これに基づいて補助スイッチング回路１４のスイッチング素子ＴＲ５のオンパルス幅Ｗｓを算出する。実値との偏差Ｘが大きくなると、オンパルス幅Ｗｍ，Ｗｓは幅広に設定され、実値との偏差Ｘが小さくなると、オンパルス幅Ｗｍ，Ｗｓは幅狭に設定される。そして、実値との偏差ＸがＰＷＭ制御時の下限値である所定値Ｘａになると、オンパルス幅Ｗｍ，Ｗｓは最小パルス幅Ｗｍ０，Ｗｓ０に設定される。
【００４１】
ここで、このＰＷＭ制御時には、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４の組とスイッチング素子ＴＲ２，ＴＲ３の組とは、同組同士で同時にオンオフされる。即ち、制御回路２１は、ＰＷＭ制御時においては、同組同士でオンパルス幅Ｗｍを同幅で位相差ゼロの同一の制御パルス信号をスイッチング素子ＴＲ１，ＴＲ４の組とスイッチング素子ＴＲ２，ＴＲ３との組のそれぞれに出力する。またこれに対して、補助スイッチング回路１４のスイッチング素子ＴＲ５は、スイッチング素子ＴＲ１，ＴＲ４とスイッチング素子ＴＲ２，ＴＲ３とのそれぞれと同時にオンされるが、オフ時は各スイッチング素子ＴＲ１〜ＴＲ４のオフに先立ってオフする。即ち、制御回路２１は、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４のオンパルスと立ち上がりが一致するが、立ち下がりが所定時間早くなるように（補助コンデンサＣ２の放電が十分又は完全に行われるように）、補助スイッチング回路１４のスイッチング素子ＴＲ５のオンパルス幅Ｗｓを先のオンパルス幅Ｗｍよりも幅狭に設定している。
【００４２】
そのため、実値との偏差Ｘが小さくなりオンパルス幅Ｗｍ，Ｗｓが次第に幅狭になってくると、特にオンパルスが幅狭に設定される補助スイッチング回路１４のスイッチング素子ＴＲ５が十分にオンできるかが懸念されるところである。本実施形態ではこれを考慮し、スイッチング素子ＴＲ５が十分にオンできる下限の最小パルス幅Ｗｓ０となる、またこれに対応するスイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍが最小パルス幅Ｗｍ０となるＰＷＭ制御の下限値として所定値Ｘａが設定されている。
【００４３】
従って、実値との偏差Ｘが所定値Ｘａよりも小さくなる領域、即ち極小出力要求時においては、制御回路２１の制御切替部２３は、インバータ回路１３のスイッチング制御をＰＷＭ制御から位相シフト制御（ＰＳＭ制御）に切り替える。この場合、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４の内、同組一方のスイッチング素子ＴＲ１とスイッチング素子ＴＲ３とが基準相、同組他方のスイッチング素子ＴＲ４とスイッチング素子ＴＲ２とが制御相とする。制御回路２１の位相差算出部２５は、制御相側のスイッチング素子ＴＲ４，ＴＲ２のオンオフを遅延させるべく、制御相側の制御パルス信号を基準相側の制御パルス信号に対して遅れ側にシフトさせるその位相差αを偏差Ｘに基づいて算出する。そして、実値との偏差Ｘが所定値Ｘａから小さくなるに連れて、基準相側に対する制御相側の制御パルス信号の位相差αがゼロ（ＰＷＭ制御時）から次第に大きくなるように設定され、最大位相差αｘまで設定される。尚、制御回路２１のパルス幅算出部２４は、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４及び補助スイッチング回路１４のスイッチング素子ＴＲ５のオンパルス幅Ｗｍ，Ｗｓを最小パルス幅Ｗｍ０，Ｗｓ０に固定としている。
【００４４】
これにより、各スイッチング素子ＴＲ１〜ＴＲ５のオンパルスは十分にオン可能な最小パルス幅Ｗｍ０，Ｗｓ０に保たれたまま、制御相側のスイッチング素子ＴＲ４，ＴＲ２を位相差α分遅れ側にシフトさせて基準相側のスイッチング素子ＴＲ１，ＴＲ３との同時オン時間が調整されることで、極小出力の調整が行われる。
【００４５】
また、制御回路２１は、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４のＰＷＭ制御及びＰＳＭ制御による出力制御に加え、それと連動させた補助スイッチング回路１４のスイッチング素子ＴＲ５の動作にて、自身及びスイッチング素子ＴＲ１〜ＴＲ４のスイッチングロスの低減を図るソフトスイッチング制御を行っている。ソフトスイッチングについての詳細は後述する。
【００４６】
次に、本実施形態の制御回路２１の各種制御を電源装置１１の各所の電圧、電流波形を示す図２を参照しつつ説明する。尚、図２（ａ）〜（ｃ）はそれぞれ１制御周期分を示し、スイッチング素子ＴＲ１，ＴＲ４の組側が動作する半周期について期間ｔ１〜ｔ１０と細分化して説明する。期間ｔ１〜ｔ１０については、図２の下部において数字のみを示す。また、図２中のＴＲ１〜ＴＲ５（ＶＧＥ）はスイッチング素子ＴＲ１〜ＴＲ５に出力する制御パルス信号（ゲート電圧）である。図２中のＣ２（Ｖ）は補助コンデンサＣ２の端子間電圧、ＴＲ１（ＶＣＥ）及びＴＲ４（ＶＣＥ）はスイッチング素子ＴＲ１，ＴＲ４の端子間電圧、ＴＲ１（Ｉｃ）及びＴＲ４（Ｉｃ）はスイッチング素子ＴＲ１，ＴＲ４を流れる電流である。ＩＮＴ（Ｖ）及びＩＮＴ（Ｉ）はトランスＩＮＴの一次側コイルの端子間電圧と該コイルを流れる電流である。
【００４７】
［ＰＷＭ制御］
図２（ａ）は出力大の要求がなされた場合であり、スイッチング素子ＴＲ１，ＴＲ４のオンパルス幅Ｗｍが期間ｔ２〜ｔ９まで継続するように設定された場合である。スイッチング素子ＴＲ５のオンパルス幅Ｗｓは期間ｔ２〜ｔ８まで継続するように設定される。
【００４８】
期間ｔ１：デッドタイム期間である。即ち、スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５が常時オフする期間である。またこのとき、補助コンデンサＣ２は充電状態となっており、その端子間電圧が直流変換回路１２の端子間電圧と同電圧となっている。
【００４９】
期間ｔ２：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４と補助スイッチング回路１４のスイッチング素子ＴＲ５とが同時にオンする。このとき、トランスＩＮＴの一次側コイルの漏れインダクタンスによりスイッチング素子ＴＲ１，ＴＲ４，ＴＲ５にかかる電流のゼロからの立ち上がりが緩やかであるため、該スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５はゼロ又は極小電流（以降、ゼロ電流とする）でのオンとなり、これらのスイッチングロスは低減されている。また、スイッチング素子ＴＲ５においては、直流変換回路１２と補助コンデンサＣ２の端子間電圧が同電圧であることからゼロ又は極小電圧（以降、ゼロ電圧とする）でのオンとなり、このことからもスイッチングロスが低減されている。そして、これらスイッチング素子ＴＲ１，ＴＲ４，ＴＲ５のオンに基づいて、直流変換回路１２からの直流電力がそのスイッチング素子ＴＲ５及びスイッチング素子ＴＲ１，ＴＲ４を介してトランスＩＮＴの一次側コイルに供給される。
【００５０】
期間ｔ３〜ｔ８：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４と補助スイッチング回路１４のスイッチング素子ＴＲ５との期間ｔ２から継続したオン期間である。直流変換回路１２からの直流電力がトランスＩＮＴの一次側コイルに継続して供給される。つまり、トランスＩＮＴの二次側以降を経て生成される電源装置１１の出力電力は大となる。
【００５１】
期間ｔ９：補助スイッチング回路１４のスイッチング素子ＴＲ５がインバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４に先立ってオフする。このとき、直流変換回路１２と補助コンデンサＣ２の端子間電圧が同電圧であることからスイッチング素子ＴＲ５はゼロ電圧でのオフとなり、スイッチングロスは低減されている。スイッチング素子ＴＲ５のオフに基づいて、直流変換回路１２からの直流電力の後段への供給が遮断されるものの、充電状態にある補助コンデンサＣ２から引き続き直流電力のトランスＩＮＴへの供給が継続される。尚、期間ｔ９では、補助コンデンサＣ２の放電に伴ってその端子間電圧が次第に低下し、次の期間ｔ１０までにゼロ又は極小の端子間電圧となる。またこれに伴い、トランスＩＮＴの一次側コイルの端子間電圧も低下する。トランスＩＮＴの一次側コイルを流れる電流は維持される。
【００５２】
期間ｔ１０：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４がオフする。このとき、補助コンデンサＣ２が先の期間ｔ９で放電することからスイッチング素子ＴＲ１，ＴＲ４はゼロ電圧でのオフとなり、これらのスイッチングロスは低減されている。スイッチング素子ＴＲ１，ＴＲ４のオフに基づいて、トランスＩＮＴの一次側コイル（漏れインダクタンス）に蓄積された電磁エネルギーに基づいて還流ダイオードＤ３，Ｄ２を経由する還流電流が生じ、補助コンデンサＣ２の充電が行われる。期間ｔ１０の終了時までには補助コンデンサＣ２の端子間電圧が直流変換回路１２の端子間電圧と同電圧まで充電される。そして、還流電流は次第に減少する。尚、トランスＩＮＴの一次側コイル（漏れインダクタンス）に蓄積される電磁エネルギーが不足する場合、トランスＩＮＴの一次側コイルに直列にリアクトルを挿入して対応する。
【００５３】
このようにしてスイッチング素子ＴＲ１，ＴＲ４の組側が動作する半周期が終了し、次の半周期はスイッチング素子ＴＲ２，ＴＲ３の組側が動作して、スイッチング素子ＴＲ１，ＴＲ４の組とスイッチング素子ＴＲ２，ＴＲ３の組との交互のオンオフが切り替えされる。
【００５４】
図２（ｂ）は出力小の要求がなされた場合であり、ＰＷＭ制御とＰＳＭ制御との臨界でのＰＷＭ制御を行う場合である。即ち、スイッチング素子ＴＲ１，ＴＲ４のオンパルス幅Ｗｍが期間ｔ２〜ｔ４まで継続する最小パルス幅Ｗｍ０に設定されている。スイッチング素子ＴＲ５のオンパルス幅Ｗｓは期間ｔ２〜ｔ３まで継続する最小パルス幅Ｗｓ０に設定される。
【００５５】
期間ｔ１：デッドタイム期間であり、スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５はオフ状態である。またこのとき、補助コンデンサＣ２は充電状態となっている。
期間ｔ２：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４と補助スイッチング回路１４のスイッチング素子ＴＲ５とが同時にオンする。スイッチング素子ＴＲ１，ＴＲ４はゼロ電流でのオン、スイッチング素子ＴＲ５はゼロ電流、ゼロ電圧でのオンであり、これらのスイッチングロスは低減されている。スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５のオンに基づいて、直流変換回路１２からの直流電力がトランスＩＮＴの一次側コイルに供給される。
【００５６】
期間ｔ３：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４と補助スイッチング回路１４のスイッチング素子ＴＲ５との期間ｔ２から継続したオン期間であり、上記した図２（ａ）の場合より短い期間である。つまり、トランスＩＮＴの二次側以降を経て生成される電源装置１１の出力電力は小となる。
【００５７】
期間ｔ４：補助スイッチング回路１４のスイッチング素子ＴＲ５がインバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４に先立ってオフする。スイッチング素子ＴＲ５はゼロ電圧でのオフであり、スイッチングロスは低減されている。スイッチング素子ＴＲ５のオフに基づいて、充電状態にある補助コンデンサＣ２から引き続き直流電力のトランスＩＮＴへの供給が継続される。補助コンデンサＣ２は放電される。
【００５８】
期間ｔ５：インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４がオフする。このとき、補助コンデンサＣ２の放電でスイッチング素子ＴＲ１，ＴＲ４はゼロ電圧でのオフであり、これらのスイッチングロスは低減されている。また、還流ダイオードＤ３，Ｄ２を経由する還流電流が生じて、補助コンデンサＣ２の充電が行われる。
【００５９】
期間ｔ６〜ｔ１０：スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５のオフ状態が継続する。これにより、期間ｔ６〜ｔ１０では出力電力の生成は行われない。
このようにしてスイッチング素子ＴＲ１，ＴＲ４の組側が動作する半周期が終了し、次の半周期はスイッチング素子ＴＲ２，ＴＲ３の組側が動作する。
【００６０】
そして、このＰＷＭ制御時では、実値との偏差Ｘに基づいて算出されるスイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍが期間ｔ２〜ｔ４からと期間ｔ２〜ｔ９との間で変更され、出力電力の大小が調整される。またこれと連動して、スイッチング素子ＴＲ５のオンパルス幅Ｗｓは期間ｔ２〜ｔ３からと期間ｔ２〜ｔ８との間で変更される。オンパルス幅Ｗｍ，Ｗｓが最小パルス幅Ｗｍ０，Ｗｓ０に設定されても、スイッチング素子ＴＲ１〜ＴＲ４、特にスイッチング素子ＴＲ５は十分にオン可能である。これ以下の極小出力の要求に対しては、ＰＳＭ制御に切り替わって行われる。
【００６１】
［ＰＳＭ制御］
図２（ｃ）は出力極小の要求がなされた場合であり、ＰＳＭ制御を行う場合である。基準相のスイッチング素子ＴＲ１のオンパルス幅Ｗｍは期間ｔ２〜ｔ４、制御相のスイッチング素子ＴＲ４のオンパルス幅Ｗｍは期間ｔ３〜ｔ５に設定され、ともに最小パルス幅Ｗｍ０は維持される。つまり、制御相のスイッチング素子ＴＲ４のオンパルスが期間ｔ２から期間ｔ３に位相シフトされ、位相差αを生じさせている。スイッチング素子ＴＲ５のオンパルス幅Ｗｓは期間ｔ２〜ｔ３まで継続する最小パルス幅Ｗｓ０に設定され、最小パルス幅Ｗｓ０は維持される。
【００６２】
期間ｔ１：デッドタイム期間であり、スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５はオフ状態である。補助コンデンサＣ２は充電状態となっている。
期間ｔ２：インバータ回路１３の基準相のスイッチング素子ＴＲ１と補助スイッチング回路１４のスイッチング素子ＴＲ５とが同時にオンする。このとき、制御相のスイッチング素子ＴＲ４はオフしたままであるため、スイッチング素子ＴＲ１はゼロ電流でのオン、スイッチング素子ＴＲ５はゼロ電流、ゼロ電圧でのオンであり、これらのスイッチングロスは低減されている。スイッチング素子ＴＲ１，ＴＲ５はオンしたもののスイッチング素子ＴＲ４がオフであるため、直流変換回路１２からの直流電力のトランスＩＮＴへの供給は開始されない。
【００６３】
期間ｔ３：制御相のスイッチング素子ＴＲ４がオンする。このとき、トランスＩＮＴの一次側コイルの漏れインダクタンスによりスイッチング素子ＴＲ４はゼロ電流でのオンであり、スイッチングロスは低減されている。先の期間ｔ２でオンしているスイッチング素子ＴＲ１，ＴＲ５とこのスイッチング素子ＴＲ４とのオンに基づいて、直流変換回路１２からの直流電力がトランスＩＮＴの一次側コイルに供給される。つまり、トランスＩＮＴに供給される電力が上記した図２（ｂ）の場合より一層短い期間となるため、電源装置１１の出力電力は極小となる。
【００６４】
期間ｔ４：補助スイッチング回路１４のスイッチング素子ＴＲ５がインバータ回路１３のスイッチング素子ＴＲ１，ＴＲ４に先立ってオフする。スイッチング素子ＴＲ５はゼロ電圧でのオフであり、スイッチングロスは低減されている。スイッチング素子ＴＲ５のオフに基づいて、充電状態にある補助コンデンサＣ２から引き続き直流電力のトランスＩＮＴへの供給が継続され、補助コンデンサＣ２は放電される。
【００６５】
期間ｔ５：インバータ回路１３の基準相のスイッチング素子ＴＲ１が制御相のスイッチング素子ＴＲ４より先にオフする。このとき、補助コンデンサＣ２の放電でスイッチング素子ＴＲ１はゼロ電圧でのオフであり、スイッチングロスは低減されている。またこのとき、スイッチング素子ＴＲ４と還流ダイオードＤ３とを経由する還流電流が生じるが、補助コンデンサＣ２の充電は行われず、依然として放電状態である。
【００６６】
期間ｔ６：制御相のスイッチング素子ＴＲ４がオフする。このとき、補助コンデンサＣ２は依然として放電状態となっているためスイッチング素子ＴＲ４はゼロ電圧でのオフとなり、スイッチングロスは低減されている。またこのスイッチング素子ＴＲ４のオフに伴って、還流電流が還流ダイオードＤ３，Ｄ２を経由する経路に切り替わり、補助コンデンサＣ２の充電が行われる。
【００６７】
期間ｔ７〜ｔ１０：スイッチング素子ＴＲ１，ＴＲ４，ＴＲ５のオフ状態が継続する。これにより、期間ｔ７〜ｔ１０では出力電力の生成は行われない。
このようにしてスイッチング素子ＴＲ１，ＴＲ４の組側が動作する半周期が終了し、次の半周期はスイッチング素子ＴＲ２，ＴＲ３の組側が動作する。
【００６８】
そして、このＰＳＭ制御時では、スイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍ、及びスイッチング素子ＴＲ５のオンパルス幅Ｗｓは最小パルス幅Ｗｍ０，Ｗｓ０が固定とされ、実値との偏差Ｘに基づいて算出される基準相、制御相の各制御パルス信号の位相差αが変更されることで、極小出力要求時での出力電力の大小が調整される。従って、スイッチング素子ＴＲ１〜ＴＲ４、特にスイッチング素子ＴＲ５は依然として十分にオン可能となっている。
【００６９】
尚、スイッチング素子ＴＲ１（ＴＲ３）がオフし、スイッチング素子ＴＲ４（ＴＲ２）のみがオンする期間ｔ５では、該スイッチング素子ＴＲ４（ＴＲ２）と還流ダイオードＤ３（Ｄ１）とを経由する還流電流にてトランスＩＮＴの一次側コイルに上記の図２（ｂ）の場合と同様な電流が流れる。しかしながら、この図２（ｃ）の場合ではトランスＩＮＴの一次側コイルの端子間電圧が上記の図２（ｂ）の場合よりも先に減少することから、電源装置１１の出力電力としては減少することとなり、要求に応じた極小出力となる。
【００７０】
またこのＰＳＭ制御を行う際、スイッチング素子ＴＲ５が十分にオン可能な最小パルス幅Ｗｓ０が設定され、これと対応するスイッチング素子ＴＲ１〜ＴＲ４の最小パルス幅Ｗｍ０に設定された制御パルス信号の位相シフトが行われる。そのため、スイッチング素子ＴＲ１（ＴＲ３）がオフ、スイッチング素子ＴＲ４（ＴＲ２）がオンすることで生じるそのスイッチング素子ＴＲ４（ＴＲ２）と還流ダイオードＤ３（Ｄ１）とを経由する還流電流は、期間ｔ５のみの極めて短い時間に制限でき、この還流電流の導通損を低減可能で、省電力化が可能となっている。
【００７１】
このように本実施形態の電源装置１１では、実値との偏差Ｘが所定値Ｘａよりも大となる出力小から出力大までの要求がなされた時は、インバータ回路１３に対してオンパルス幅Ｗｍを調整するＰＷＭ制御が行われる。一方、所定値Ｘａよりも小となる出力極小の要求がなされた時は、インバータ回路１３に対してＰＷＭ制御時の最小パルス幅Ｗｍ０のオンパルスを用いたＰＳＭ制御が行われるようになっている。これにより、出力が極小要求であっても、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４、特にオンパルスを幅狭となる補助スイッチング回路１４のスイッチング素子ＴＲ５が確実にオンでき、出力の安定、偏磁等の問題は抑制されている。また、最小パルス幅Ｗｍ０のオンパルスでの位相シフトであることから、インバータ回路１３内に還流電流が生じる時間が短くでき、還流電流の導通損の低減、これによる省電力化が可能となっている。
【００７２】
また、本実施形態のようなアーク加工用電源装置１１では、その性質上、ＰＳＭ制御が行われるような低出力要求時に大きな出力電流が生じることが多い。そのため、上記したようにインバータ回路１３内に還流電流が生じる時間が長くなりがちだが、本実施形態のようにオンパルス幅Ｗｍを最小パルス幅Ｗｍ０に設定していることでその還流電流を効果的に低減できるため、本実施形態のようなアーク加工用電源装置１１に対して特に有効である。
【００７３】
次に、本実施形態の特徴的な作用効果を記載する。
（１）本実施形態の制御回路２１は、パルス幅算出部２４を備えてＰＷＭ制御が実施可能であり、また位相差算出部２５を備えてＰＳＭ制御が実施可能に構成されている。そして、制御回路２１の制御切替部２３は、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ５が十分にオン可能な所定狭パルス幅、本実施形態では最小パルス幅Ｗｍ０，Ｗｓ０より大となるオンパルス幅Ｗｍ，Ｗｓに設定されるような出力要求時にはＰＷＭ制御を実施する。一方、オンパルス幅Ｗｍ，Ｗｓがその最小パルス幅Ｗｍ０，Ｗｓ０より小となり得る低出力要求時には、制御切替部２３は、オンパルス幅Ｗｍ，Ｗｓをその最小パルス幅Ｗｍ０，Ｗｓ０に固定した状態での制御パルス信号の位相調整を行うＰＳＭ制御に切り替える。つまり、ＰＷＭ制御においてオンパルス幅Ｗｍ，Ｗｓが最小パルス幅Ｗｍ０，Ｗｓ０より小となり得るような低出力要求時にそのままＰＷＭ制御を実施すると、インバータ回路１３のスイッチング素子ＴＲ１〜ＴＲ４、特に補助スイッチング回路１４のスイッチング素子ＴＲ５がオンできない事象が生じ得るため、このような低出力要求時には制御パルス信号のオンパルス幅Ｗｍ，Ｗｓを最小パルス幅Ｗｍ０，Ｗｓ０に固定したＰＳＭ制御に制御態様が切り替わる。そのため、オンパルス幅Ｗｍ，Ｗｓが最小パルス幅Ｗｍ０，Ｗｓ０に維持されて各スイッチング素子ＴＲ１〜ＴＲ５が確実にオンできるため、低出力要求時にも安定した出力を得ることができる。また、ＰＳＭ制御を実施すると、インバータ回路１３の同組内の対をなすスイッチング素子ＴＲ１，ＴＲ４（ＴＲ２，ＴＲ３）において、一方側のスイッチング素子ＴＲ１（ＴＲ３）がオフした後に他方側のスイッチング素子ＴＲ４（ＴＲ２）のみがオンする時間が生じ、インバータ回路１３内に還流電流が生じるため、還流電流の導通損が省電力化を図る際の妨げとなるが、本実施形態のＰＳＭ制御ではオンパルス幅Ｗｍが最小パルス幅Ｗｍ０に設定されることから、還流電流が生じる時間を十分短くできる。そのため、還流電流の導通損を十分に低減でき、省電力化に寄与することができる。
【００７４】
（２）本実施形態のＰＳＭ制御は、インバータ回路１３に出力する基準相（スイッチング素子ＴＲ１，ＴＲ３）の制御パルス信号の位相を補助スイッチング回路１４に出力する制御パルス信号と同様に固定とし、制御相（スイッチング素子ＴＲ４，ＴＲ２）の制御パルス信号の位相調整のみを行う。つまり、１つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことができる。
【００７５】
（３）インバータ回路１３に出力する基準相（スイッチング素子ＴＲ１，ＴＲ３）の制御パルス信号は、デッドタイム期間（期間ｔ１）直後に立ち上がるオンパルスが生じ、制御相（スイッチング素子ＴＲ４，ＴＲ２）の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされる。補助スイッチング回路１４に出力する制御パルス信号は、その基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定される。これにより、補助スイッチング回路１４に出力する制御パルス信号はインバータ回路１３側よりも幅狭に設定されるが、その中でもより幅広に設定することができ、より低出力化、高周波数化等に寄与することができる。
【００７６】
（４）ＰＷＭ制御からＰＳＭ制御への切り替え判定に用いる所定狭パルス幅は、本実施形態では、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ５が十分にオン可能な最小パルス幅Ｗｍ０，Ｗｓ０に設定される。これにより、ＰＳＭ制御に極力移行しなくなるため、ＰＳＭ制御時に生じるインバータ回路１３内の還流電流を極力低減でき、より省電力化に寄与することができる。
【００７７】
（５）本実施形態のＰＷＭ制御時は、インバータ回路１３に出力する基準相及び制御相で対をなす制御パルス信号のオンパルス幅Ｗｍを同様に変更する。これにより、基準相及び制御相の制御パルス信号を共通化することができ、制御回路２１を簡易な構成とすることに貢献することができる。
【００７８】
（６）本実施形態の電源装置１１は、アーク加工用電源装置である。即ち、アーク加工用電源装置１１では、低出力時に大きな出力電流が生じ得る装置であるため、特にＰＳＭ制御時にインバータ回路１３内に還流電流が生じる時間が長くなりがちであるが、本実施形態ではその還流電流を効果的に低減可能なため、本実施形態のようなアーク加工用電源装置１１に適用する意義は大きい。
【００７９】
尚、本発明の第１実施形態は、以下のように変更してもよい。
・上記実施形態のＰＳＭ制御では、インバータ回路１３に出力する基準相（ＴＲ１，ＴＲ３側）の制御パルス信号に対し、制御相（ＴＲ４，ＴＲ２側）の制御パルス信号を遅れ側に位相シフトしたが、デッドタイム期間との兼ね合いではあるが、進み側に位相シフトを行うようにしてもよい。
【００８０】
・上記実施形態のＰＳＭ制御では、インバータ回路１３に出力する基準相（ＴＲ１，ＴＲ３側）の制御パルス信号の位相を固定、制御相（ＴＲ４，ＴＲ２側）の制御パルス信号のみの位相シフトを行ったが、シフト対象を入れ替えてもよい。また、制御中にシフト対象を適宜入れ替えるようにしてもよい。また、両者（ＴＲ１〜ＴＲ４全て）の制御パルス信号を位相シフトさせてもよい。
【００８１】
・上記実施形態のＰＳＭ制御では、補助スイッチング回路１４に出力する制御パルス信号の位相は固定であったが、位相シフトさせてもよい。またその際、十分にオン可能なオンパルス幅Ｗｓを確保できれば、そのオンパルス幅Ｗｓを変更してもよい。
【００８２】
・上記実施形態では、ＰＷＭ制御からＰＳＭ制御への切り替え判定に用いる所定狭パルス幅として最小パルス幅Ｗｍ０，Ｗｓ０を用いたが、最小でなくてもある程度幅狭の狭パルス幅を用いてもよい。
【００８３】
・上記実施形態の電源装置１１の構成を適宜変更してもよい。例えば、補助スイッチング回路１４のスイッチング素子ＴＲ５を電源線Ｌ２上に設けたが、電源線Ｌ１側に設けてもよく、また電源線Ｌ１，Ｌ２の両方に設けてもよい。また、出力変換回路１５を整流回路ＤＲ２、直流リアクトルＤＣＬで構成したが、負荷に応じて適宜変更してもよい。また、商用電源からの交流入力電力を直流電力に変換する直流変換回路１２を用いたが、入力が直流電力であれば省略、若しくは電圧変換回路等であってもよい。
【００８４】
・上記実施形態の電源装置１１はアーク加工用電源装置であったが、その他の電源装置であってもよい。
（第２実施形態）
以下、本発明を具体化した第２実施形態を図面に従って説明する。本実施形態では、図１に示す電源装置１１において、制御回路２１での制御が図４に示すように別態様となっている。
【００８５】
図４（ａ）（ｂ）に示すように、出力大〜出力小の要求によりＰＷＭ制御が実施される期間では、上記第１実施形態と同様に、インバータ回路１３の同組で動作するスイッチング素子ＴＲ１，ＴＲ４の制御パルス信号のオンパルス幅Ｗｍが同様に変更され、またスイッチング素子ＴＲ２，ＴＲ３の制御パルス信号のオンパルス幅Ｗｍが同様に変更されて、インバータ回路１３のＰＷＭ制御が行われる。補助スイッチング回路１４のスイッチング素子ＴＲ５の制御パルス信号は、インバータ回路１３に出力される制御パルス信号と同時に立ち上がり、立ち下がりはインバータ回路１３に出力される制御パルス信号よりも早い。
【００８６】
一方、図４（ｃ）に示すように、出力極小の要求によりＰＳＭ制御が実施される期間では、インバータ回路１３に出力される制御パルス信号がＰＷＭ制御からＰＳＭ制御に切り替わる最小パルス幅Ｗｍ０に固定され、また位相も固定される。つまり、同組内のスイッチング素子ＴＲ１，ＴＲ４の制御パルス信号、及びスイッチング素子ＴＲ２，ＴＲ３の制御パルス信号は、このＰＳＭ制御時でもそれぞれ位相差のない同様のオンパルスに設定される。これに対して、補助スイッチング回路１４のスイッチング素子ＴＲ５に出力される制御パルス信号は、ＰＷＭ制御からＰＳＭ制御に切り替わる最小パルス幅Ｗｓ０で固定され、位相がインバータ回路１３に出力される制御パルス信号よりも進み側にシフトされる。尚、その進み側へのシフト量（位相差α）の設定は、上記第１実施形態と同様、その時々の目標値と実値との偏差Ｘに基づいて算出される。
【００８７】
このように構成したことで、出力極小が要求されるＰＳＭ制御時において、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ５は、それぞれ個々で確実にオンされながらも、両回路１３，１４での位相調整による導通期間（電力伝達時間）の減少により、要求に応じた極小出力が可能となる。
【００８８】
また、補助スイッチング回路１４のスイッチング素子ＴＲ５のオン及びオフが早まるが、スイッチング素子ＴＲ５によるソフトスイッチング動作は維持されるため、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ５でのスイッチングロスは低減されている。
【００８９】
次に、本実施形態の特徴的な作用効果を記載する。
（１）本実施形態のＰＳＭ制御は、インバータ回路１３の各スイッチング素子ＴＲ１〜ＴＲ４に出力する制御パルス信号の位相を固定し、補助スイッチング回路１４のスイッチング素子ＴＲ５に出力する制御パルス信号を進み側にシフトさせて行われている。このようにしても上記第１実施形態と同様に、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ５が確実にオン可能な最小パルス幅Ｗｍ０，Ｗｓ０に維持されるため、ＰＳＭ制御を行う低出力要求時にも安定した出力を得ることができる。また、このようなＰＳＭ制御を実施した場合でも還流電流が生じるが、この場合もオンパルス幅Ｗｍ，Ｗｓが最小パルス幅Ｗｍ０，Ｗｓ０に設定されることから、還流電流が生じる時間を十分短くでき、その導通損の低減、省電力化に寄与することができる。
【００９０】
（２）本実施形態のＰＳＭ制御は、補助スイッチング回路１４に出力する制御パルス信号の位相調整のみを行う。つまり、１つの制御パルス信号のみの位相調整で済むため、容易に位相調整を行うことができる。
【００９１】
（第３実施形態）
以下、本発明を具体化した第３実施形態を図面に従って説明する。本実施形態では、上記第２実施形態の制御が図５に示すように若干異なる態様となっている。
【００９２】
図５に示すように、ＰＷＭ制御時及びＰＳＭ制御時のいずれにおいても、インバータ回路１３に出力される基準相（スイッチング素子ＴＲ１，ＴＲ３）の制御パルス信号のオンパルス幅Ｗｍが常に最大幅Ｗｍｘで固定されている。ＰＷＭ制御時では、制御相（スイッチング素子ＴＲ４，ＴＲ２）の制御パルス信号のオンパルス幅Ｗｍが変更され、ＰＳＭ制御時では、補助スイッチング回路１４に出力される制御パルス信号の位相調整が行われる。
【００９３】
次に、本実施形態の特徴的な作用効果を記載する。
（１）本実施形態についても、低出力要求時の出力安定化と省電力化に寄与することができる。
【００９４】
（２）本実施形態のＰＷＭ制御は、インバータ回路１３に出力する基準相（スイッチング素子ＴＲ１，ＴＲ３）の制御パルス信号を最大幅Ｗｍｘで固定し、これと対をなす制御相（スイッチング素子ＴＲ４，ＴＲ２）の制御パルス信号のオンパルス幅Ｗｍを変更する。これにより、基準相の制御パルス信号のオンパルス幅Ｗｍを都度設定する必要がなくなるため、制御パルス信号の生成を容易に行うことができる。
【００９５】
（第４実施形態）
以下、本発明を具体化した第４実施形態を図面に従って説明する。本実施形態では、上記第２実施形態の制御が図６に示すように若干異なる態様となっている。
【００９６】
図６に示すように、本実施形態のＰＳＭ制御は、インバータ回路１３の各スイッチング素子ＴＲ１〜ＴＲ４に出力する制御パルス信号の位相を同様に固定としつつ、補助スイッチング回路１４のスイッチング素子ＴＲ５に出力する制御パルス信号の位相が遅れ側にシフトされる。尚、その遅れ側へのシフト量（位相差α）の設定は、上記実施形態と同様、その時々の目標値と実値との偏差Ｘに基づいて算出される。
【００９７】
次に、本実施形態の特徴的な作用効果を記載する。
（１）本実施形態についても、低出力要求時の出力安定化を図ることができる。尚、本実施形態のＰＳＭ制御では、補助スイッチング回路１４のスイッチング素子ＴＲ５のオン及びオフが、これと対で動作するインバータ回路１３の各スイッチング素子ＴＲ１〜ＴＲ４のオン及びオフよりともに遅くなるため、ソフトスイッチング動作が行われず、スイッチングロスが低減できないとの懸念がある。しかしながら、このＰＳＭ制御は、もともと低出力時に行われる制御であるために扱う電力が小さく、ソフトスイッチング動作によるスイッチングロスの低減効果が非常に小さいため、全体的な省電力化には寄与できる。
【００９８】
尚、本発明の第２〜第４実施形態は、以下のように変更してもよい。
・上記第２実施形態では、補助スイッチング回路１４に出力する制御パルス信号の位相をシフトしてＰＳＭ制御を実施したが、上記第１実施形態のように、インバータ回路１３の制御相（スイッチング素子ＴＲ４，ＴＲ２）の制御パルス信号の位相をシフトさせてもよい。
【００９９】
・上記第２〜第４実施形態において、上記第１実施形態で記載した別態様を適宜用いて構成を変更してもよい。
・上記第２〜第４実施形態において、ＰＷＭ制御とＰＳＭ制御の切り替えを制御パルス信号のオンパルス幅Ｗｍ，Ｗｓ（最小パルス幅Ｗｍ０，Ｗｓ０）に基づいて行ったが、制御の切替態様は、これに限定されるものではない。例えば、アーク加工機の使用者が出力を設定するその出力設定値（目標値）に基づいて制御を切り替えるようにしてもよい。具体的に、出力大〜出力小に設定された時には制御をＰＷＭ制御とし、出力極小に設定された時には制御をＰＳＭ制御に切り替える。尚、このような制御の切替態様は、上記第１実施形態に適用してもよい。
【符号の説明】
【０１００】
１１ アーク加工用電源装置（電源装置）
１３ インバータ回路
１４ 補助スイッチング回路
１５ 出力変換回路
２１ 制御回路（パルス幅変調制御手段、位相シフト制御手段、制御切替手段）
２３ 制御切替部（制御切替手段）
２４ パルス幅算出部（パルス幅変調制御手段）
２５ 位相差算出部（位相シフト制御手段）
Ｌ１，Ｌ２ 電源線
Ｃ２ 補助コンデンサ
ＩＮＴ トランス
ＴＲ１〜ＴＲ４ スイッチング素子（インバータ回路）
ＴＲ５ スイッチング素子（補助スイッチング回路）
Ｗｍ，Ｗｓ オンパルス幅
Ｗｍ０，Ｗｓ０ 最小パルス幅（所定狭パルス幅）
Ｗｍｘ 最大幅
α 位相差
【特許請求の範囲】
【請求項１】
一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、
前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、
前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、
前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、
出力要求が大の時には前記パルス幅変調制御手段とし、出力要求が小の時には前記位相シフト制御手段に切り替える制御切替手段と
を備えたことを特徴とする電源装置。
【請求項２】
一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、
前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、
前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、
前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、
前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となる前記オンパルス幅に設定されるような出力要求時には前記パルス幅変調制御手段とし、前記オンパルス幅がその所定狭パルス幅より小となり得る出力要求時には前記オンパルス幅をその所定狭パルス幅に固定した状態での前記制御パルス信号の位相調整を行う前記位相シフト制御手段に切り替える制御切替手段と
を備えたことを特徴とする電源装置。
【請求項３】
請求項２に記載の電源装置において、
前記位相シフト制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整するものであり、
前記位相シフト制御手段は、前記インバータ回路に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号の位相を前記補助スイッチング回路に出力する制御パルス信号と同様に固定とし、前記制御相の制御パルス信号の位相調整のみを行うようにしたことを特徴とする電源装置。
【請求項４】
請求項３に記載の電源装置において、
前記インバータ回路に出力する基準相の制御パルス信号は、デッドタイム期間直後に立ち上がるオンパルスが生じ、制御相の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされるものであり、
前記補助スイッチング回路に出力する制御パルス信号は、前記基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定されたことを特徴とする電源装置。
【請求項５】
請求項２〜４のいずれか１項に記載の電源装置において、
前記所定狭パルス幅は、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な最小パルス幅に設定されたことを特徴とする電源装置。
【請求項６】
請求項１〜５のいずれか１項に記載の電源装置において、
前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号のオンパルス幅を同様に変更することを特徴とする電源装置。
【請求項７】
請求項１〜５のいずれか１項に記載の電源装置において、
前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号のオンパルス幅を最大幅で固定し、制御相の制御パルス信号のオンパルス幅を変更することを特徴とする電源装置。
【請求項８】
請求項１又は２、若しくは請求項１又は２に従属の請求項５〜７のいずれか１項に記載の電源装置において、
前記位相シフト制御手段は、前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整するものであり、
前記位相シフト制御手段は、前記インバータ回路のスイッチング素子に出力する制御パルス信号の位相を固定し、前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号の位相調整のみを行うようにしたことを特徴とする電源装置。
【請求項９】
請求項１〜８のいずれか１項に記載の電源装置において、
前記インバータ回路にて生成された高周波交流電力を電圧調整して二次側に出力するトランスと、前記トランスを介して電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とを備えるものであることを特徴とする電源装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の電源装置を用いてアーク加工用出力電力を生成するように構成されたことを特徴とするアーク加工用電源装置。
【請求項１】
一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、
前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、
前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、
前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、
出力要求が大の時には前記パルス幅変調制御手段とし、出力要求が小の時には前記位相シフト制御手段に切り替える制御切替手段と
を備えたことを特徴とする電源装置。
【請求項２】
一対二組のスイッチング素子が組毎に交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、
前記インバータ回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、
前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、
前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整、若しくは前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、
前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となる前記オンパルス幅に設定されるような出力要求時には前記パルス幅変調制御手段とし、前記オンパルス幅がその所定狭パルス幅より小となり得る出力要求時には前記オンパルス幅をその所定狭パルス幅に固定した状態での前記制御パルス信号の位相調整を行う前記位相シフト制御手段に切り替える制御切替手段と
を備えたことを特徴とする電源装置。
【請求項３】
請求項２に記載の電源装置において、
前記位相シフト制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の相互の位相差を調整するものであり、
前記位相シフト制御手段は、前記インバータ回路に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号の位相を前記補助スイッチング回路に出力する制御パルス信号と同様に固定とし、前記制御相の制御パルス信号の位相調整のみを行うようにしたことを特徴とする電源装置。
【請求項４】
請求項３に記載の電源装置において、
前記インバータ回路に出力する基準相の制御パルス信号は、デッドタイム期間直後に立ち上がるオンパルスが生じ、制御相の制御パルス信号は、先の基準相に対して遅れ側に位相シフトされるものであり、
前記補助スイッチング回路に出力する制御パルス信号は、前記基準相の制御パルス信号の立ち上がりと同時に立ち上がるオンパルスが生じるように設定されたことを特徴とする電源装置。
【請求項５】
請求項２〜４のいずれか１項に記載の電源装置において、
前記所定狭パルス幅は、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な最小パルス幅に設定されたことを特徴とする電源装置。
【請求項６】
請求項１〜５のいずれか１項に記載の電源装置において、
前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号のオンパルス幅を同様に変更することを特徴とする電源装置。
【請求項７】
請求項１〜５のいずれか１項に記載の電源装置において、
前記パルス幅変調制御手段は、前記インバータ回路の同組内のスイッチング素子に出力する対をなす制御パルス信号の一方を基準相、他方を制御相とし、その基準相の制御パルス信号のオンパルス幅を最大幅で固定し、制御相の制御パルス信号のオンパルス幅を変更することを特徴とする電源装置。
【請求項８】
請求項１又は２、若しくは請求項１又は２に従属の請求項５〜７のいずれか１項に記載の電源装置において、
前記位相シフト制御手段は、前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整するものであり、
前記位相シフト制御手段は、前記インバータ回路のスイッチング素子に出力する制御パルス信号の位相を固定し、前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号の位相調整のみを行うようにしたことを特徴とする電源装置。
【請求項９】
請求項１〜８のいずれか１項に記載の電源装置において、
前記インバータ回路にて生成された高周波交流電力を電圧調整して二次側に出力するトランスと、前記トランスを介して電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とを備えるものであることを特徴とする電源装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の電源装置を用いてアーク加工用出力電力を生成するように構成されたことを特徴とするアーク加工用電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１３５１８９（Ｐ２０１２−１３５１８９Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１１−２２４２４８（Ｐ２０１１−２２４２４８）
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（００００００２６２）株式会社ダイヘン (990)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（００００００２６２）株式会社ダイヘン (990)
【Ｆターム（参考）】
[ Back to top ]