音響波イメージング装置または音響波イメージング方法
【課題】音響波イメージング装置において、ＣＭＰ法による計算を高速処理するための技術を提供する。
【解決手段】複数の音響波受信素子による受信信号の位相を揃える整相部と、位相が揃えられた受信信号を複素信号化する複素信号化部と、複素信号の相関行列を計算する相関行列計算部と、相関行列と予め定められた拘束ベクトルとを用いて受信信号の拘束付最小電力を計算する電力計算部とを有し、相関行列計算部は、所定の周期で前記相関行列を計算して電力計算部に順次出力するものであり、電力計算部は、入力された相関行列のそれぞれを用いた拘束付最小電力計算を並行的に行うものである音響波イメージング装置を用いる。
【解決手段】複数の音響波受信素子による受信信号の位相を揃える整相部と、位相が揃えられた受信信号を複素信号化する複素信号化部と、複素信号の相関行列を計算する相関行列計算部と、相関行列と予め定められた拘束ベクトルとを用いて受信信号の拘束付最小電力を計算する電力計算部とを有し、相関行列計算部は、所定の周期で前記相関行列を計算して電力計算部に順次出力するものであり、電力計算部は、入力された相関行列のそれぞれを用いた拘束付最小電力計算を並行的に行うものである音響波イメージング装置を用いる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音響波イメージング装置または音響波イメージング方法に関する。
【背景技術】
【０００２】
超音波等の音響波を用いて被検体内部の３次元構造を画像化する音響波イメージング装置（超音波の場合は超音波イメージング装置）は、安価かつ副作用の少ない医用画像診断装置として、広く医療現場で活用されている。医用画像診断装置の性能は、音響波イメージング技術の向上により年々向上している。この性能をさらに向上させる技術の一つとして、ＣＭＰ法（Constrained Minimization of Power：拘束付電力最小化法)を用いた画
像再構成技術が研究されている。
【０００３】
ＣＭＰ法はアダプティブアンテナ技術の一つとして開発された信号処理技術である。ＣＭＰ法は、所望方向からの到来電波の受信ゲインを一定にするという拘束条件のもとに受信の指向性を適応的に調整し、常時妨害波を含む全受信信号の電力を最小にする受信方法である。この方法によれば、受信電力に対する妨害波電力の比率を最小に出来るので、ＳＮの良い信号の受信が可能になる。
アダプティブアンテナ技術は、複数の受信素子からなるアレーアンテナを前提とした技術であり、ＣＭＰ法の具体的計算は、概略次の通りである。
【０００４】
アレーアンテナのｎ個の受信素子の受信信号を、複素信号形式で、ｘ［ｋ，ｔ］（ｋ＝１，２，…，ｎ）とする。
また、n個の複素数の重みを、ｗ［ｋ］（ｋ＝１，２，…，ｎ）とする。
この時、アレーアンテナの出力ｓ［ｔ］は、式(1)で表わすことができる。
【数１】
【０００５】
また、瞬間受信電力ｐ［ｔ］は、式(2)で表わすことができる。ただし、変数の右肩の
「*」印は複素共役数を意味する。
【数２】
【０００６】
ここで、ＣＭＰ法に用いる受信電力Ｐを瞬間受信電力ｐ［ｔ］の一定時間内積分値と定義すると、受信電力Ｐはベクトル形式で式(3)のように表現できる。
【数３】
【０００７】
ただし、式(3)において、Ｗは重みベクトルであり、式(4)で表わされる。
【数４】
【０００８】
また、Ａは入力信号の相関行列であり、式(5)で表わされる。
【数５】
【０００９】
一方、所望方向からの信号利得を一定にするというＣＭＰ法の拘束条件は、所望方向に対応する拘束ベクトルＣを用いて、式(6)のように表現できることが知られている。
ＣＨＷ＝１ … 式(6)
ここで、変数の右肩の「Ｈ」は複素共役転置行列を意味する。したがって、式(6)を拘
束条件として、式(3)の受信電力Ｐを最小にする重みベクトルＷｍｉｎを計算し、計算さ
れた重みベクトルＷｍｉｎを式(1)に代入すれば、ＣＭＰ法に基づくアレーアンテナ受信
信号を計算することが出来る。実際に計算すると、重みベクトルＷｍｉｎは式(7)のよう
に得られる。
【数６】
【００１０】
また、最小受信電力Ｐｍｉｎは式(8)のように得られる。
【数７】
【００１１】
すなわち、ＣＭＰ法を用いてアレーアンテナの受信信号を計算するには、次の［１］〜［３］を順に実行すればよい。
［１］入力信号ｘ［ｋ，ｔ］を用いて式(5)の相関行列Ａを計算する。
［２］拘束ベクトルＣと相関行列Ａを用いて式(7)の重み係数ベクトルＷｍｉｎを計算
する。
［３］重み係数ベクトルＷｍｉｎと入力信号ｘ［ｋ，ｔ］を用いて式(2)の受信信号を
計算する。
【００１２】
また、受信信号として受信信号の電力だけが必要な場合には、単純に式(8)で計算した
最小電力Ｐｍｉｎを受信信号とすれば良い。このようにすれば、妨害波の影響を最小限にしてＳＮ比の良好な受信信号が得られる。
【００１３】
非特許文献１にはＣＭＰ法を超音波エコー画像処理に適用した例が示されている。超音波エコー画像処理は、被検体に超音波ビームを照射し、被検体内部で反射された超音波を１次元または２次元状に配列した複数の受信素子で受信し、被検体内部の構造を画像化する処理である。この複数の受信素子からなる探触子をアレーアンテナとみなして、受信信号の処理にＣＭＰ法を適用すれば、超音波エコー画像処理の性能向上が期待できる。
【先行技術文献】
【非特許文献】
【００１４】
【非特許文献１】J.F.Synnevag, et.al. “Adaptive Beamforming Applied to Medical Ultrasound Imaging”, IEEE Trans. ULTRASONIC, FERROELECTRICS, AND FREQUENCY CONTROL, VOL.54, NO.8, AUGUST 2007
【非特許文献２】M.Karkooti, et.al. “FPGA Implementation of Matrix Inversion Using QRD-RLS Algorithm”, Asilomar Conference on Signals, Systems, and Computers, Oct. 2005, Page(s):1625-1629
【発明の概要】
【発明が解決しようとする課題】
【００１５】
アレーアンテナ技術であるＣＭＰ法を、非特許文献１のように超音波エコー画像処理に適用する場合の課題を以下に述べる。
第１の課題は、アレーアンテナで受信された所望波が無限遠から到来する平面波であるのに対して、超音波のエコー信号は近距離からの球面波であり、しかもエコー信号の発生位置が時間とともに遠方に変化することである。この課題に対応するため、非特許文献１ではＣＭＰ法の計算の前に、各受信素子の受信信号の位相を揃えるための整相遅延処理を行っている。
【００１６】
第２の課題は、超音波エコー信号に含まれる妨害波の強度や方向が時間とともに急速に変動することである。この課題に対応するため、非特許文献１ではＣＭＰ法の計算を極めて短い周期で繰り返すようにしている。
ＣＭＰ法は相関行列の逆行列計算処理を含むため、もともと計算量の多い方式である。このＣＭＰ法を超音波エコー信号処理に適用するためには、前述のように非常に短い周期でＣＭＰ法の計算を繰り返す必要があり、アレーアンテナの場合と比較しても計算量が膨大になる。
【００１７】
例えば、逆行列計算を高速に実行する計算回路に関しては、アレーアンテナへの適用を想定した逆行列計算回路の実施例が非特許文献２に開示されている。この文献の方法によれば、浮動小数点型の代数計算回路を使用し、４×４行列の逆行列計算を0.13MHzの周期
で繰り返し実行することができる。
【００１８】
一方、超音波エコー画像処理では、エコー画像に必要な分解能を実現するために、少なくとも５ＭＨｚ以上の繰り返し周波数で計算しなければならない。また、相関行列の寸法は、少なくとも６×６行列〜８×８行列程度の大きさが必要である。逆行列の計算量は一般に行列寸法の３乗に比例するので、この結果、超音波エコー画像処理に必要な逆行列計算では、従来例のおよそ130倍から300倍程度の計算速度が必要となり、従来例の方式を使用することが出来ない。
しかし、非特許文献１は、この逆行列計算を含むＣＭＰ法の膨大な計算を実用的な商用に必要な速度と装置規模で実現する方法について、何も開示していない。
【００１９】
以上述べたように、超音波イメージング処理にＣＭＰ法を適用すれば、超音波画像のコントラストや分解能の向上が期待できる。また、そのための計算手順も公知である。しかし、ＣＭＰ法を通常の医用診断装置に適用するためには、膨大な数値計算処理を高速度で実施する必要があり、装置規模、処理速度の面で実用化が困難であった。
【００２０】
本発明は上記の課題に鑑みてなされたものであり、その目的とするところは、音響波イメージング装置において、ＣＭＰ法による計算を高速処理するための技術を提供することである。
【課題を解決するための手段】
【００２１】
上記の課題を解決するために、本発明は以下の構成を採用する。すなわち、被検体から放出された音響波を受信し受信信号に変換する複数の音響波受信素子と、前記複数の音響波受信素子から取得される複数の受信信号の位相を揃える整相部と、前記整相部から取得される位相が揃えられた受信信号をそれぞれ複素信号化し、複数の複素信号を取得する複素信号化部と、前記複数の複素信号の相関行列を計算する相関行列計算部と、前記相関行列と、予め定められた拘束ベクトルと、を用いて、前記受信信号の拘束付最小電力を計算する電力計算部と、を有し、前記相関行列計算部は、所定の周期で前記相関行列を計算して前記電力計算部に順次出力するものであり、前記電力計算部は、入力された相関行列のそれぞれを用いた拘束付最小電力計算を並行的に行うものであることを特徴とする音響波イメージング装置である。
【００２２】
本発明はまた、以下の構成を採用する。すなわち、被検体内部から放出された音響波を複数の音響波受信素子が受信し複数の受信信号に変換する受信ステップと、前記複数の音響波受信素子から取得される前記複数の受信信号の位相を揃える整相ステップと、前記整相ステップで取得した位相が揃えられた受信信号をそれぞれ複素信号化し、複数の複素信号を取得する複素信号化ステップと、前記複数の複素信号の相関行列を計算する相関行列計算ステップと、前記相関行列と、予め定められた拘束ベクトルと、を用いて、前記受信信号の拘束付最小電力を計算する電力計算ステップと、を有し、前記相関行列計算ステップでは、所定の周期で前記相関行列を計算し、前記電力計算ステップでは、相関行列のそれぞれを用いた拘束付最小電力計算を並行的に行うものであることを特徴とする音響波イメージング方法である。
【発明の効果】
【００２３】
本発明によれば、音響波イメージング装置において、ＣＭＰ法による計算を高速処理することが可能になる。
【図面の簡単な説明】
【００２４】
【図１】従来の音響波イメージング装置の構成を示す図。
【図２】本発明の音響波イメージング装置の構成を示す図。
【図３】拘束付電力計算回路のタイムチャート。
【図４】複素信号化回路の構成を示す図。
【図５】複素相関行列計算回路の構成を示す図。
【図６】空間平均化処理について説明する図。
【図７】拘束付電力計算回路の構成を示す図。
【図８】ＱＲ分解回路の構成を示す図。
【図９】後退代入計算回路の構成を示す図。
【図１０】実施例２のＱＲ分解基本計算回路の構成を示す図。
【図１１】実施例２の拘束付電力計算回路の構成を示す図。
【図１２】実施例２の音響波イメージング装置の構成を示す図。
【図１３】実施例３の拘束付電力計算回路の構成を示す図。
【図１４】実施例４の音響波イメージング装置の構成を示す図。
【図１５】実施例４の拘束付電力計算回路の構成を示す図。
【図１６】実施例５の光音響波イメージング装置の構成を示す図。
【発明を実施するための形態】
【００２５】
以下、図面を参照しつつ本発明を実施するための形態について説明する。
図１は従来の音響波イメージング装置の構成例を示す図である。ここで示したのは超音波を用いた超音波イメージング装置であるが、音響波が超音波領域であるかどうかは技術の本質に影響しない。図において、超音波探触子１には複数の超音波送受信素子が配列されている。送信信号処理回路２は情報処理部であるＣＰＵの指示により送信信号３を発生し、スイッチ回路４を介して超音波送受信素子群５を駆動し、パルス状の超音波ビーム６を送信する。
【００２６】
超音波ビーム６の反射によって放出された超音波エコー波７は、超音波送受信素子群５によって電気信号に変換され、スイッチ回路４を通って整相遅延回路８に送られる。整相遅延回路８は同一点Ｐからのエコー信号の到着時刻が揃うように遅延時間を調整する。この整相遅延回路により取得された、位相が揃えられた同一点Ｐからの超音波エコー波に起因する信号が、一回の処理で電力計算される対象となる。総加算回路９は到着時間の揃えられた、処理対象の全信号を総加算して、点Ｐにフォーカスした強い受信信号を生成する。受信素子で受信する点Ｐは時刻とともに超音波ビーム経路上を遠方に移動していくので、整相遅延回路８の遅延時間を時間とともに適切に更新すると、超音波ビーム経路上の全ての点にフォーカスした強いエコー受信信号を実時間で生成することが出来る。このとき、フォーカス位置以外からの干渉波は、遅延時間がばらばらなので総加算よって減衰され、主に超音波ビーム経路上の超音波エコー波に起因する信号が１ライン受信信号として得られる。
【００２７】
総加算回路９で出力される１ライン受信信号は包絡線検波回路１０によってエコー強度波形に変換され、さらにＬＯＧ変換回路１１によって情報圧縮されＣＰＵに転送される。ＣＰＵは超音波ビームの発信位置と方向を適切に指示しながら各超音波ビーム経路上のエコー強度波形を収集し、それを元にエコー画像データを作成して画像を表示装置１２に表示させる。
【００２８】
＜実施例１＞
図２は、本実施例の音響波イメージング装置の構成を示す図である。ＣＭＰ法を適用する音響波イメージング装置は、従来の装置と比較して整相遅延回路８からＣＰＵまでの間の受信信号処理回路部分が異なっている。この異なった回路部分は、整相遅延回路８によ
って到着時刻の揃えられた受信信号（つまり位相の揃えられた受信信号）に対して、式(8)で示した拘束付最小電力値Ｐｍｉｎを実時間で計算する回路群である。
【００２９】
複素信号化回路２１は、各受信信号を複素信号ｘ［ｋ，ｔ］に変換する回路である。入力信号（位相の揃えられた受信信号）を複素信号に変換する処理は、入力信号を実数部とし、入力信号と位相の90度ずれた信号を生成して虚数部とする。この90度位相のずれた信号は、後述のごとく通常のＦＩＲフィルタ処理で生成することが出来るので、容易に実時間回路として実施することが出来る。
【００３０】
複素相関行列計算回路２２は、複素信号ｘ［ｋ，ｔ］から式(5)で示す相関行列Ａを計
算し、相関行列データを取得する計算回路である。相関行列の各要素は、式(5)から容易
にわかるように、各信号間の積と一定時間間隔内の累積加算で計算できる。従って、要素ごとに乗算回路と累積加算回路とを組み合わせれば容易に実時間計算が可能である。そのため、複素相関行列計算回路２２は、累積処理される時間間隔Ｔｍごとに一つの相関行列を、Ａ［１］，Ａ［２］，Ａ［３］，… というように、順次出力することができる。
【００３１】
複素相関行列計算回路２２によって順次出力される相関行列は、複数の記憶回路２３ａ，２３ｂ，２３ｃ，２３ｄに順次サイクリックに記憶される。複数の拘束付電力計算回路２４ａ，２４ｂ，２４ｃ，２４ｄは、記憶された相関行列と予め定められた拘束ベクトルＣとを用いて、式(8)で示す拘束付最小電力値を並行的に計算する。
【００３２】
図３は、この拘束付電力計算回路２４ａ，２４ｂ，２４ｃ，２４ｄの動作のタイムチャートを具体的に示したものである。図に示すように、４個の記憶回路２３ａ，２３ｂ，２３ｃ，２３ｄは、前段の相関行列計算回路から周期Ｔｍで入力される相関行列データを順次サイクリックに入力記憶する。拘束付電力計算回路２４ａ，２４ｂ，２４ｃ，２４ｄは、同じ記憶回路に次の相関行列データが入力されるまでの間に、最小電力値の計算を実行して結果を出力する。このようにすれば、拘束付電力計算回路が相関行列の生成時間Ｔｍの４倍の処理時間を必要としたとしても、信号入力から電力計算までの全処理（電力計算処理Ｔｐ）を実時間で実行できる。このとき必要になる拘束付最小電力計算回路２４の並行処理数Ｎは、Ｎ≧Ｔｐ／Ｔｍを満たす必要がある。
なお、整相遅延回路は本発明の整相部に当たる。複素信号化回路は本発明の複素信号化部に当たる。複素相関行列計算回路は本発明の複素相関行列計算部に当たる。拘束付電力計算回路は本発明の電力計算部に当たる。また、情報処理部であるＣＰＵは計算した電力に基づき画像データ作成を行うため、本発明の画像作成部の機能を担っていると言える。
【００３３】
一般に、拘束付最小電力計算は、逆行列処理などのために時間の掛かる処理であるが、並行計算のための回路数を必要なだけ用意すれば、信号入力から電力計算までの全処理を実時間で実行できることは明らかである。このように実時間で計算された最小電力値をＣＰＵに転送し、ＣＰＵにおいてエコー画像を再構成して表示装置１２に表示すれば、ＣＭＰ法に基づく音響波イメージング装置を、商用可能な処理速度で実現することが出来る。
【００３４】
以下、各処理ブロックの具体的な実施例を説明し、各処理ブロックが商用可能な規模で実現できることを示す。
【００３５】
図４は複素信号化回路２１の具体的な構成を示す図である。実数値の系列からなるディジタル入力信号を複素数化する処理は、前述のごとく入力信号を実数部とし、入力信号から90度位相のずれた信号を計算して虚数部とすればよい。入力に対して90度位相のずれた信号を生成する処理は、フィルタの理論によれば、奇数タップで奇対称の係数を持ったＦＩＲフィルタにより容易に実現することが出来る。さらに、奇数タップで奇対称の係数を持ったＦＩＲフィルタで、かつ所定の周波数領域でゲイン特性が“１”となるバンドパス
フィルタは、偶数番係数が“０”となるフィルタで実現できる。
【００３６】
図４において、３３ａ，３３ｂ，３３ｃ，… は、基準クロックにしたがって入力され
るディジタル信号ｘ［ｋ，ｔ］；（ｔ＝０，１，２，…） を、シフトしながら保持する
シフトレジスタである。また、３１ａ，３１ｂ，３１ｃ，… はＦＩＲフィルタの係数を
記憶するレジスタであり、３２ａ，３２ｂ，３２ｃ，… は係数と入力信号を乗算する乗
算回路、３４は加算回路である。前述のごとく、実現すべきＦＩＲフィルタの係数は中心から偶数番目の係数が“０”であるから、“０”の係数部分を除いた入力信号と係数との乗算結果を加算することで、出力信号の虚数部分Ｉｍ［ｘ［ｋ，ｔ］］を計算することができる。実数部の出力Ｒｅ［ｘ［ｋ，ｔ］］は、フィルタによって虚数部の計算が遅延した量だけ入力信号を遅延して出力する。このようにすれば、実数の系列として入力される入力信号ｘ［ｋ，ｔ］を、新たな複素信号ｘ［ｋ，ｔ］に変換して出力することができる。
【００３７】
図５は複素相関行列計算回路２２の具体的な構成を示す図である。図においてｘ［１，ｔ］，ｘ［２，ｔ］，ｘ［３，ｔ］，ｘ［４，ｔ］は複素信号化された４個の受信信号であり、図では４×４行列の上三角要素のみを計算している。相関行列は、式(5)の計算か
らわかるように、ｊ行ｉ列の要素とｉ行ｊ列の要素が互いに複素共役の関係にあるので、対角要素を含む１０個の上三角要素のみを計算すれば十分である。
【００３８】
相関行列の各要素の計算は、図の様に入力される各信号を組み合わせごと乗算し、その結果を所定の時間範囲内で累積加算すればよい。例えば乗算器５１は、入力ｘ［１，ｔ］と、ｘ［１，ｔ］の複素共役数とを乗算し、その結果を加算器５３、累積レジスタ５２によって累積加算する。
【００３９】
すなわち、累積加算の先頭時点では、選択回路５４は“０”信号を選択し、乗算回路５４の出力をそのまま累積レジスタ５２にセットする。累積加算の継続する間、選択回路５４は累積レジスタ５２の内容を選択するようにして乗算回路５１の出力を加算し、再び累積レジスタ５２にセットする。累積計算された結果は、次の累積加算の先頭時点で出力レジスタ５５に転送する。相関行列の他の要素も同様の処理を行うことにより、一定周期で相関行列の各要素を計算し、出力することができる。必要な乗算器の数は入力信号数の２乗に比例して増加するが、簡易ＬＳＩであるＦＰＧＡであっても乗算回路を１０００以上内蔵しているものが存在するので、計算クロックを高速化するなどの通常の技術的工夫により、十分に１個のＦＰＧＡで実現可能である。
【００４０】
計算された相関行列はそのまま拘束付最小電力の計算に用いることも出来るが、計算結果を安定化させるためには、計算された相関行列に対して図６に示すような空間平均化処理を行ない、縮小された相関行列へと変換することが望ましい。図６（ａ）は８×８の相関行列から５×５の修正相関行列を作成する空間平均化処理の説明図である。空間平均化処理は図の様にＬ×Ｌ行列から対角方向にＫ×Ｋの部分行列を切り出し、切り出した行列を加算してＫ×Ｋ相関行列を計算する処理である。
【００４１】
図６（ｂ）は空間平均化処理を実時間で行うための回路の具体的な構成を示す図である。入力となる相関行列Ａの各要素ａ［０，０］，ａ［０，１］，… は図５の複素相関行
列計算回路２２から並列に出力されている。そのため、空間平均化処理は、図６（ｂ）の左上の回路のように、必要な行列要素ａ［０，０］,ａ［１，１］,ａ［２，２］,ａ［３
，３］を選択し、加算回路５６によって加算し、加算結果を出力レジスタ５７にセットするだけで良い。図６（ｂ）において左側の回路群は対角要素を計算するための回路例である。対角要素に対しては、逆行列が存在することを保証して逆行列計算を安定化させるために、微小正数εも併せて加算するようする。図６（ｂ）の右側は対角要素を除く要素の
計算回路例である。空間平均化処理を行った場合には、空間平均化処理の結果を新しい複素相関行列として、以降の処理に使用する。
【００４２】
図６（ｃ）は空間平均化処理のために必要な入力行列の要素を示したものである。入力相関行列は前述のように上三角部分の要素があれば十分であるが、空間平均化処理で使用しない要素の計算も省略することができる。そのため、前段の複素相関行列で計算すべき行列要素は図６（ｃ）において塗りつぶした部分のみとなり、空間平均化処理によって回路規模はさらに削減できる。
【００４３】
図７は拘束付電力計算回路の具体的な構成を示す図である。拘束付最小電力の計算は、前段で計算された相関行列Ａと予め定められた拘束ベクトルＣとを用いて、式(8)で示す
最小受信電力Ｐｍｉｎを計算する処理である。
【００４４】
この式(8)の計算は、計算式の形から、式(9)で示されるステップと、式(10)で示されるステップとに分割することができる。
式(9)に示すのは、連立一次方程式の解Ｙを計算するステップである。
ＡＹ＝Ｃ … 式(9)
【００４５】
式(10)に示すのは、Ｙと拘束ベクトルＣとの内積の逆数を計算するステップである。
【数８】
【００４６】
さらに連立一次方程式(9)の解Ｙを求める計算処理は、係数行列Ａを上三角行列に変換
するＱＲ分解処理と、上三角行列を係数とする連立一次方程式を解く後退代入処理のステップとに分割することが出来る。
【００４７】
ＱＲ分解処理では、まず、式(9)を要素に展開して表記した連立一次方程式である式(11)を得る。
【数９】
【００４８】
続いて、式(11)に対して左側から適切な回転行列を乗算し、式(12)のような上三角行列を係数とする連立一次方程式に変換する。
【数１０】
【００４９】
また、後退代入処理とは、式(12)の解であるＹベクトルを、式(13)のような後退代入の手順によって計算する処理である。
【数１１】
【００５０】
図７は、一つの拘束付電力計算回路２４ａを前述のステップに従って分割した時の具体的な構成を示す図である。すなわち、ＱＲ分解計算回路６２ａは前段の記憶回路２３ａに記憶された相関行列Ａを式(11)の係数行列として入力し、式(12)に示す上三角行列の要素と定数項を計算して係数記憶回路６３ａに出力する。後退代入計算回路６４ａは、係数記憶回路６３ａに記憶された上三角行列の要素と定数項とを元に、式(13)の計算手順に従って連立一次方程式(11)の解ベクトルＹを求めて出力する。
【００５１】
積和計算回路６５ａは、式(10)の右辺の分母を拘束ベクトルＣと解ベクトルＹの内積として計算する回路であり、内積の結果である拘束付最小電力Ｐｍｉｎの逆数を出力する。計算されたＰｍｉｎの逆数はそのままＣＰＵに転送されても良い。ただし、通常エコー画像の濃淡値は電力値をＬＯＧ変換して用いることが多いので、本実施例では計算された電力値の逆数を後続のＬＯＧ変換回路６６ａによってＬＯＧ変換し、ＣＰＵに転送するようにする。逆数のＬＯＧ変換値は数学的に変換値の符号を反転したものに等しいので、このようにしても問題は生じない。
【００５２】
ＱＲ分解の具体的な計算手順に関しては、Gauss消去法やGivens Rotationなど多くの数値計算アルゴリズムが公知であり、ディジタル回路で実現することは技術的に可能である。また、後退代入処理も式(13)の計算手順に従ってディジタル回路を設計することは可能である。したがって、拘束付最小電力計算はディジタル回路によって実施可能である。
【００５３】
図８は、ＱＲ分解回路６２ａを比較的小型の回路で実現するさらに具体的な構成を示す図である。ＱＲ分解処理は、前述のGauss消去法やGivens Rotationにおいても、左下の行列要素のうちの一つを“０”消去する手順を繰り返し、全ての左下要素を“０”クリアするようにする。そこで、一つの要素を“０”クリアする計算手順、あるいはさらにそれを細かい基本計算ステップに分解した一つの計算手順をＱＲ分解基本計算回路として実現し、入力データを切り替えながらマイクロプログラム形式で繰り返し実行する。これにより、比較的小型の回路でＱＲ分解計算回路を実現することが出来る。
【００５４】
図８のＱＲ分解回路６２ａは、この考え方に基づいた実施例である。図においてＱＲ分解基本計算回路７０ａは基本演算を実行する。ＱＲ分解基本計算回路７０ａは、入力記憶回路２３ａに記憶された相関行列Ａの要素と中間記憶回路７１ａに記憶された中間結果とを入力し、計算結果を再び中間記憶回路７１ａまたは係数記憶回路６３ａに出力することを繰り返す。図の下部はこの計算手順を制御するマイクロプログラム部分である。マイクロプログラムカウンタ７２ａがインクリメントするごとに、マイクロプログラムメモリ７３ａからマイクロプログラムカウンタ７２ａの値をアドレスとするマイクロプログラムコードがコマンドレジスタ７４ａに読み出される。そして、コマンドレジスタ７４ａの内容で各記憶回路の動作タイミングとアドレス、ＱＲ分解基本計算回路７０ａの計算機能が制御される。
【００５５】
このような構成の回路において、前段から新しい相関行列データが入力されるごとにマイクロプログラムカウンタ７２ａを初期値からスタートするようにすれば、一定時間間隔でＱＲ分解計算処理を実行することが可能である。
【００５６】
図９は後退代入計算回路６４ａのさらなる具体的な構成を示す図である。後退代入計算回路６４ａは、式(13)の基本計算機能を抽出して後退代入基本計算回路７５ａとすることにより、ＱＲ分解計算回路６２ａと全く同様の制御回路方式で実現することが可能である。このように、計算量の多いＱＲ分解計算回路と後退代入計算回路とをマイクロプログラム制御の計算回路として構築することにより、装置全体の回路規模を商用可能な規模に小型化することができる。
【００５７】
＜実施例２＞
本実施例では、図８のＱＲ分解基本計算回路７０ａを、高速計算に適したパイプライン方式の計算回路として構成した場合について説明する。図１０は、このようなＱＲ分解基本計算回路７０ａを説明するための図である。パイプライン方式の回路は、図のように、縦列に配列されたレジスタ８１ａ１，８１ａ２，８１ａ３，…，８１ａｎ と計算回路８
２ａ１，８２ａ２，８２ａ３，…，８２ａｎ から構成される。そして、入力レジスタ８
１ａにセットされたデータは基本クロックに従って次段のレジスタ８１ａ２，８１ａ３，… に次々とシフトされる。シフトされたデータは、シフトされるごとに計算回路８２ａ
１，８２ａ２，８２ａ３，…，８２ａｎ によって少しずつ計算処理が施され、最終段の
レジスタ８１ａｎに到着した時点では、入力データは最終結果に変換される。
【００５８】
このような構成の回路では、クロックごとに異なる入力データをセットすることが出来るので、結果の出るまでに時間は掛かるものの、複雑な計算処理を１クロックあたり１個という高速度で実行できるという特徴がある。
【００５９】
ＱＲ分解回路をGivens Rotationアルゴリズムに従って設計する場合には、多数のベク
トル回転計算を高速処理する必要がある。ベクトル回転計算は一般に平方根や乗算を含む複雑な計算である。そこで、ＣＯＲＤＩＣアルゴリズムとして知られているアルゴリズムを使用すると、このベクトル回転計算をシフト演算と加減算からなる簡単な整数型計算の繰り返しとして実行でき、前記のパイプライン方式の回路でも容易に実現できる。そのた
め、パイプライン方式の回路で実現したＣＯＲＤＩＣアルゴリズムをＱＲ分解処理の基本回路として使用すれば、回路の高速化と小型化を容易に両立させることができる。
【００６０】
しかし、パイプライン方式の回路は一つの入力データの計算結果が出るまでにｎクロックの時間が掛かる。そのため、計算結果を次のステップの計算に使用するＱＲ分解処理や後退代入処理の場合には、次の計算データの入力が待たされてしまい、計算効率が低下してしまうという問題がある。この問題を回避するため、図１０の実施例では１台のパイプライン型処理回路７０ａで複数の相関行列Ａ［１］，Ａ［２］，Ａ［３］の計算を並行的に行うようにしている。
すなわち、相関行列Ａ［１］，Ａ［２］，Ａ［３］の計算において、計算データの間に合うものを優先してパイプライン計算回路の入力レジスタ８１ａ１に設定するようにすれば、パイプライン計算回路の稼働率を向上させることが出来る。並行計算する相関行列の数を適切に選べば、基本計算を平均１クロックに近い時間で実行するように構成できるので、この回路方式で回路のさらなる小型化と高速化を両立させることが可能になる。
【００６１】
例えば、相関行列Ａの寸法が６×６の場合、ＱＲ分解に必要なベクトル回転計算の数はおよそ90回である。前述のように、ＣＯＲＤＩＣアルゴリズムに基づいてベクトル回転計算をパイプライン型の回路で実現したとすると、正味の計算時間は90クロックである。しかし、一つの計算結果を次の計算に使用するために待ち時間が生じてしまい、実際の計算時間は800クロック程度と大幅に遅くなる。この場合、パイプライン回路の稼働率は、約11％という低い状態にある。そこで、８個の相関行列を並行して計算するようにすると、
パイプライン回路の稼働率は86％程度までに向上し、８個の相関行列のＱＲ分解に必要な処理時間は960クロック程度に収まる。
【００６２】
ＣＯＲＤＩＣアルゴリズムの基本回路はシフトと整数型加減算からなる簡単な回路であるため、簡易ＬＳＩであるＦＰＧＡを用いたとしても200MHz以上の基本クロックで駆動することは容易である。200MHzで駆動した場合、音響波エコー画像処理に必要な５ＭＨｚ以上の繰返し計算周期を実現するためには、１相関行列あたりの計算時間を40クロック以下に抑えればよい。前述の回路構成によれば、相関行列１個あたりのＱＲ分解時間は120ク
ロックなので、前述の回路を３回路実装して並列駆動すれば相関行列１個あたりのＱＲ分解時間を40クロックとすることができ、５ＭＨｚ以上の計算周期が実現できる。
【００６３】
また、相関行列Ａの寸法が８×８行列の場合には、必要な計算量は６×６行列の約２倍なので、前述の回路を６回路実装すれば５ＭＨｚ以上の計算周期を実現することが出来る。この程度の回路規模であれば、１個のＦＰＧＡに十分実装可能であり、前述のように、回路のさらなる小型化と高速化を実現することが出来る。
【００６４】
この回路方式は、後退代入基本計算回路に対しても同様に適用できる。すなわち、後退代入基本計算回路をパイプライン型の回路方式で実現し、複数行列の後方代入処理を並行して実行するようにすれば、後方代入計算回路においても小型化と高速化を両立させることが出来る。つまり、ＱＲ分解処理と後退代入処理の少なくとも一方をパイプライン方式で計算することにより、処理の高速化が可能になる。
【００６５】
図１１は、上記のような考え方に従った、記憶回路２３ａと拘束付電力計算回路２４ａの別の構成を示す図である。すなわち、記憶回路２３ａには複数個の相関行列９１ａ１，９１ａ２，… が記憶され、記憶された複数個の相関行列に関する計算が一つのＱＲ分解
回路計算回路６２ａによって並行して計算される。計算された結果は係数記憶回路６３ａに係数行列９２ａ１，９２ａ２，… として記憶され、後退代入計算回路６４ａは複数の
係数行列９２ａ１，９２ａ２，… に関する後退代入計算を並行的に実行する。
【００６６】
図１２は、図１１の記憶回路と拘束付電力計算回路を用いた音響波イメージング装置の構成を示す図である。図において、２３ａ，２３ｂ，… はそれぞれ複数個の相関行列を
記憶する記憶回路である。６２ａ，６２ｂ，… はそれぞれ記憶回路２３ａ，２３ｂ，… に記憶された複数の相関行列を並行してＱＲ分解するＱＲ分解回路である。９３は各ＱＲ分解回路から順次出力される係数行列を係数記憶回路６３ａ，６３ｂ，… に振り分けて
記憶する分配回路である。６４ａ，６４ｂ，… はそれぞれ係数記憶回路６３ａ，６３ｂ
，… に記憶された複数の係数行列を並行して後退代入計算を行う後退代入計算回路であ
る。６５ａは後退代入計算回路から順次出力される連立一次方程式の解ベクトルＹと予め定められた拘束ベクトルとの内積を計算する積和計算回路である。６６ａは積和計算回路の出力をＬＯＧ変換してＣＰＵに転送するＬＯＧ変換回路である。
【００６７】
上記のような構成をとることにより、拘束付電力計算回路は各計算ステップにそれぞれ最適な並行計算数を選択することができる。このとき、複数の行列の計算を並行的に行い、行列１個あたりの拘束付電力計算時間を実効的に相関行列の生成周期以下にすることにより、音響波エコー信号を受信するとほぼ同時にＣＭＰ法に基づくエコー画像信号を生成できるようにすることが重要である。かかる条件を満たすものであれば、さらに多様な回路構成を取ることが可能である。各計算回路が前述のような構成をとることにより、商用可能な回路規模で装置を実現できる。
【００６８】
＜実施例３＞
本実施例では、上記実施例とは拘束付電力計算回路の構成が異なる音響波イメージング装置について説明する。図１３は、本実施例の拘束付電力計算回路の構成を示す図である。拘束付最小電力計算は、前述のようにＱＲ分解、後退代入、積和計算、ＬＯＧ変換に分割して構成することが出来る。分割化された各回路のうち、ＱＲ分解が最も計算量が多く、後退代入計算回路がそれに次ぎ、積和計算、ＬＯＧ変換回路は比較的計算量が少ない。そこで、全体の回路量を減らすために、後段の計算量の少ない計算をＣＰＵに分担させるようにしている。
【００６９】
図１３（ａ）は、ＬＯＧ変換処理６６ａのみをＣＰＵに分担させる実施例を、図１３（ｂ）は積和計算６５ａとＬＯＧ変換６６ａをＣＰＵに分担させる例を、図１３（ｃ）は後退代入６４ａ以降の計算をすべてＣＰＵに分担させる実施例をそれぞれ示す。この実施例では、それぞれ拘束条件付最小電力の計算の一部をＣＰＵに分担させているが、拘束付最小電力計算の計算量の大半はＱＲ分解計算６２ａである。ＱＲ分解計算６２ａを高速に実施するためには、本発明のように複数の相関行列を並行的に計算することが重要である。本実施例のように計算量の少ない一部の処理をＣＰＵでのソフト処理に変更すれば、計算量の多い処理に回路資源を割り当てることができ、処理の高速化を図ることができる。
【００７０】
＜実施例４＞
本実施例では、拘束付最小電力の計算手順が上記実施例とは異なる場合について説明する。図１４は、拘束付最小電力を式(8)によって直接計算するのではなく、一旦式(7)で最適重みベクトルＷｍｉｎを計算し、計算された重みベクトルＷｍｉｎと入力信号ベクトルＸとの内積として拘束付最小電力を計算する場合の装置の例である。この場合、拘束付電力計算回路２４ａ，２４ｂ，… は、最適重みベクトルＷｍｉｎと複素入力信号との内積
を計算するために、複素信号化回路２１から出力される複素入力信号９４を、各拘束付電力計算回路に入力するようにしている。
【００７１】
図１５は本実施例の拘束付電力計算回路２４ａの具体的な構成を示す図である。図において後退代入計算回路６４ａの出力は連立一次方程式(9)の解Ｙであり、式(14)で表わさ
れる。
Ｙ＝Ａ−１Ｃ … 式(14)
従って、図の様に遅延回路９５ａで時刻調整された複素入力信号（Ｘ）９４とＹとの内積を積和計算回路９６ａで計算するようにすれば、拘束付最小電力計算式である式(15)の分子が計算できる。
【数１２】
【００７２】
式(15)の分母は積和計算回路６５ａによって計算されるので、それぞれをＬＯＧ変換回路９７ａ，６６ａでＬＯＧ変換し、差分回路９８ａで差をとることにより、式(15)の拘束付最小電力のＬＯＧ変換値を計算することができる。このようにすれば、相関行列の計算周期よりも速い周期で各時刻の拘束付最小電力を計算することが出来るので、出力エコー画像の分解能を向上させることができる。
【００７３】
＜実施例５＞
本実施例では、音響波イメージング装置において、受信する音響波が光音響波である場合について説明する。図１６は光音響信号の処理にＣＭＰ法を適用する光音響イメージング装置の実施例である。図において、光源１０１はＣＰＵからの指示により被検体内部に電磁波を照射する。被検体内部に存在する検査対象物質はそれぞれ照射された電磁波を吸収し、熱膨張によって一斉に光音響波を発生する。音響波受信素子群１０６は到達した音響波を電気信号に変換し、選択回路１０５を通して整相遅延回路８へと送信する。
【００７４】
このとき、被検体内部に任意の走査線１０４を定義し、走査線１０４上で発生する光音響波のみに注目すると、音響波受信素子群１０６で受信される光音響波１０２の発生位置Ｐは時間とともに走査線１０４上の近い位置から遠くの位置へと移動する。そこで整相遅延回路８の遅延時間を受信時刻にあわせて適切に変化させると、整相遅延回路８は１本の走査線１０４上の全ての点で発生した光音響波信号を位相の揃った信号として出力することが出来る。
この信号は、走査線１０４方向に音響波ビームを送信して得たエコー信号を整相遅延した信号と全く同等なので、エコー信号を受信した時と全く同様な図１６の回路構成によって、ＣＭＰ法を用いた光音響信号強度波形を計算することが出来る。従って、走査線の位置を移動させながら電磁波の照射と光音響波の受信を繰り返せば、被検体内部全面の光音響画像を作成することが出来る。
【００７５】
また、図の様に受信信号を記憶する記憶回路１０３を持たせ、最初の電磁波照射による受信信号を記憶回路１０３に記憶し、２回目以降の受信信号は記憶回路１０３からの読み出した信号を使用するように構成することも出来る。光源１０１と音響波受信素子群１０６の位置を変えない限り受信信号は毎回同じとなるので、このように構成することにより、電磁波照射の回数を大幅に削減し、効率の良い装置とすることが出来る。
【００７６】
なお、本発明は、式(1)〜式(8)で定義された拘束付最小電力値を計算することを前提としているが、例えば、ｎ個の受信信号を線形変換して新たな受信信号としても全く同等な計算が可能である。本発明は、受信信号に対する種々の変形があったとしても、電力Ｐがエルミット行列Ａを用いた２次形式として、式(16)の形、あるいは計算結果に影響しない同等の形で定義できる。
Ｐ＝ＷＨＡＷ … 式(16)
本発明は、式(6)の拘束条件の下に式(16)の電力を最小化する解を求めるものであれば
全く同様に適用可能である。
【符号の説明】
【００７７】
５：音響波送受信素子，８：整相遅延回路，２１：複素信号化回路，２２：複素相関行列計算回路，２４：拘束付電力計算回路
【技術分野】
【０００１】
本発明は、音響波イメージング装置または音響波イメージング方法に関する。
【背景技術】
【０００２】
超音波等の音響波を用いて被検体内部の３次元構造を画像化する音響波イメージング装置（超音波の場合は超音波イメージング装置）は、安価かつ副作用の少ない医用画像診断装置として、広く医療現場で活用されている。医用画像診断装置の性能は、音響波イメージング技術の向上により年々向上している。この性能をさらに向上させる技術の一つとして、ＣＭＰ法（Constrained Minimization of Power：拘束付電力最小化法)を用いた画
像再構成技術が研究されている。
【０００３】
ＣＭＰ法はアダプティブアンテナ技術の一つとして開発された信号処理技術である。ＣＭＰ法は、所望方向からの到来電波の受信ゲインを一定にするという拘束条件のもとに受信の指向性を適応的に調整し、常時妨害波を含む全受信信号の電力を最小にする受信方法である。この方法によれば、受信電力に対する妨害波電力の比率を最小に出来るので、ＳＮの良い信号の受信が可能になる。
アダプティブアンテナ技術は、複数の受信素子からなるアレーアンテナを前提とした技術であり、ＣＭＰ法の具体的計算は、概略次の通りである。
【０００４】
アレーアンテナのｎ個の受信素子の受信信号を、複素信号形式で、ｘ［ｋ，ｔ］（ｋ＝１，２，…，ｎ）とする。
また、n個の複素数の重みを、ｗ［ｋ］（ｋ＝１，２，…，ｎ）とする。
この時、アレーアンテナの出力ｓ［ｔ］は、式(1)で表わすことができる。
【数１】
【０００５】
また、瞬間受信電力ｐ［ｔ］は、式(2)で表わすことができる。ただし、変数の右肩の
「*」印は複素共役数を意味する。
【数２】
【０００６】
ここで、ＣＭＰ法に用いる受信電力Ｐを瞬間受信電力ｐ［ｔ］の一定時間内積分値と定義すると、受信電力Ｐはベクトル形式で式(3)のように表現できる。
【数３】
【０００７】
ただし、式(3)において、Ｗは重みベクトルであり、式(4)で表わされる。
【数４】
【０００８】
また、Ａは入力信号の相関行列であり、式(5)で表わされる。
【数５】
【０００９】
一方、所望方向からの信号利得を一定にするというＣＭＰ法の拘束条件は、所望方向に対応する拘束ベクトルＣを用いて、式(6)のように表現できることが知られている。
ＣＨＷ＝１ … 式(6)
ここで、変数の右肩の「Ｈ」は複素共役転置行列を意味する。したがって、式(6)を拘
束条件として、式(3)の受信電力Ｐを最小にする重みベクトルＷｍｉｎを計算し、計算さ
れた重みベクトルＷｍｉｎを式(1)に代入すれば、ＣＭＰ法に基づくアレーアンテナ受信
信号を計算することが出来る。実際に計算すると、重みベクトルＷｍｉｎは式(7)のよう
に得られる。
【数６】
【００１０】
また、最小受信電力Ｐｍｉｎは式(8)のように得られる。
【数７】
【００１１】
すなわち、ＣＭＰ法を用いてアレーアンテナの受信信号を計算するには、次の［１］〜［３］を順に実行すればよい。
［１］入力信号ｘ［ｋ，ｔ］を用いて式(5)の相関行列Ａを計算する。
［２］拘束ベクトルＣと相関行列Ａを用いて式(7)の重み係数ベクトルＷｍｉｎを計算
する。
［３］重み係数ベクトルＷｍｉｎと入力信号ｘ［ｋ，ｔ］を用いて式(2)の受信信号を
計算する。
【００１２】
また、受信信号として受信信号の電力だけが必要な場合には、単純に式(8)で計算した
最小電力Ｐｍｉｎを受信信号とすれば良い。このようにすれば、妨害波の影響を最小限にしてＳＮ比の良好な受信信号が得られる。
【００１３】
非特許文献１にはＣＭＰ法を超音波エコー画像処理に適用した例が示されている。超音波エコー画像処理は、被検体に超音波ビームを照射し、被検体内部で反射された超音波を１次元または２次元状に配列した複数の受信素子で受信し、被検体内部の構造を画像化する処理である。この複数の受信素子からなる探触子をアレーアンテナとみなして、受信信号の処理にＣＭＰ法を適用すれば、超音波エコー画像処理の性能向上が期待できる。
【先行技術文献】
【非特許文献】
【００１４】
【非特許文献１】J.F.Synnevag, et.al. “Adaptive Beamforming Applied to Medical Ultrasound Imaging”, IEEE Trans. ULTRASONIC, FERROELECTRICS, AND FREQUENCY CONTROL, VOL.54, NO.8, AUGUST 2007
【非特許文献２】M.Karkooti, et.al. “FPGA Implementation of Matrix Inversion Using QRD-RLS Algorithm”, Asilomar Conference on Signals, Systems, and Computers, Oct. 2005, Page(s):1625-1629
【発明の概要】
【発明が解決しようとする課題】
【００１５】
アレーアンテナ技術であるＣＭＰ法を、非特許文献１のように超音波エコー画像処理に適用する場合の課題を以下に述べる。
第１の課題は、アレーアンテナで受信された所望波が無限遠から到来する平面波であるのに対して、超音波のエコー信号は近距離からの球面波であり、しかもエコー信号の発生位置が時間とともに遠方に変化することである。この課題に対応するため、非特許文献１ではＣＭＰ法の計算の前に、各受信素子の受信信号の位相を揃えるための整相遅延処理を行っている。
【００１６】
第２の課題は、超音波エコー信号に含まれる妨害波の強度や方向が時間とともに急速に変動することである。この課題に対応するため、非特許文献１ではＣＭＰ法の計算を極めて短い周期で繰り返すようにしている。
ＣＭＰ法は相関行列の逆行列計算処理を含むため、もともと計算量の多い方式である。このＣＭＰ法を超音波エコー信号処理に適用するためには、前述のように非常に短い周期でＣＭＰ法の計算を繰り返す必要があり、アレーアンテナの場合と比較しても計算量が膨大になる。
【００１７】
例えば、逆行列計算を高速に実行する計算回路に関しては、アレーアンテナへの適用を想定した逆行列計算回路の実施例が非特許文献２に開示されている。この文献の方法によれば、浮動小数点型の代数計算回路を使用し、４×４行列の逆行列計算を0.13MHzの周期
で繰り返し実行することができる。
【００１８】
一方、超音波エコー画像処理では、エコー画像に必要な分解能を実現するために、少なくとも５ＭＨｚ以上の繰り返し周波数で計算しなければならない。また、相関行列の寸法は、少なくとも６×６行列〜８×８行列程度の大きさが必要である。逆行列の計算量は一般に行列寸法の３乗に比例するので、この結果、超音波エコー画像処理に必要な逆行列計算では、従来例のおよそ130倍から300倍程度の計算速度が必要となり、従来例の方式を使用することが出来ない。
しかし、非特許文献１は、この逆行列計算を含むＣＭＰ法の膨大な計算を実用的な商用に必要な速度と装置規模で実現する方法について、何も開示していない。
【００１９】
以上述べたように、超音波イメージング処理にＣＭＰ法を適用すれば、超音波画像のコントラストや分解能の向上が期待できる。また、そのための計算手順も公知である。しかし、ＣＭＰ法を通常の医用診断装置に適用するためには、膨大な数値計算処理を高速度で実施する必要があり、装置規模、処理速度の面で実用化が困難であった。
【００２０】
本発明は上記の課題に鑑みてなされたものであり、その目的とするところは、音響波イメージング装置において、ＣＭＰ法による計算を高速処理するための技術を提供することである。
【課題を解決するための手段】
【００２１】
上記の課題を解決するために、本発明は以下の構成を採用する。すなわち、被検体から放出された音響波を受信し受信信号に変換する複数の音響波受信素子と、前記複数の音響波受信素子から取得される複数の受信信号の位相を揃える整相部と、前記整相部から取得される位相が揃えられた受信信号をそれぞれ複素信号化し、複数の複素信号を取得する複素信号化部と、前記複数の複素信号の相関行列を計算する相関行列計算部と、前記相関行列と、予め定められた拘束ベクトルと、を用いて、前記受信信号の拘束付最小電力を計算する電力計算部と、を有し、前記相関行列計算部は、所定の周期で前記相関行列を計算して前記電力計算部に順次出力するものであり、前記電力計算部は、入力された相関行列のそれぞれを用いた拘束付最小電力計算を並行的に行うものであることを特徴とする音響波イメージング装置である。
【００２２】
本発明はまた、以下の構成を採用する。すなわち、被検体内部から放出された音響波を複数の音響波受信素子が受信し複数の受信信号に変換する受信ステップと、前記複数の音響波受信素子から取得される前記複数の受信信号の位相を揃える整相ステップと、前記整相ステップで取得した位相が揃えられた受信信号をそれぞれ複素信号化し、複数の複素信号を取得する複素信号化ステップと、前記複数の複素信号の相関行列を計算する相関行列計算ステップと、前記相関行列と、予め定められた拘束ベクトルと、を用いて、前記受信信号の拘束付最小電力を計算する電力計算ステップと、を有し、前記相関行列計算ステップでは、所定の周期で前記相関行列を計算し、前記電力計算ステップでは、相関行列のそれぞれを用いた拘束付最小電力計算を並行的に行うものであることを特徴とする音響波イメージング方法である。
【発明の効果】
【００２３】
本発明によれば、音響波イメージング装置において、ＣＭＰ法による計算を高速処理することが可能になる。
【図面の簡単な説明】
【００２４】
【図１】従来の音響波イメージング装置の構成を示す図。
【図２】本発明の音響波イメージング装置の構成を示す図。
【図３】拘束付電力計算回路のタイムチャート。
【図４】複素信号化回路の構成を示す図。
【図５】複素相関行列計算回路の構成を示す図。
【図６】空間平均化処理について説明する図。
【図７】拘束付電力計算回路の構成を示す図。
【図８】ＱＲ分解回路の構成を示す図。
【図９】後退代入計算回路の構成を示す図。
【図１０】実施例２のＱＲ分解基本計算回路の構成を示す図。
【図１１】実施例２の拘束付電力計算回路の構成を示す図。
【図１２】実施例２の音響波イメージング装置の構成を示す図。
【図１３】実施例３の拘束付電力計算回路の構成を示す図。
【図１４】実施例４の音響波イメージング装置の構成を示す図。
【図１５】実施例４の拘束付電力計算回路の構成を示す図。
【図１６】実施例５の光音響波イメージング装置の構成を示す図。
【発明を実施するための形態】
【００２５】
以下、図面を参照しつつ本発明を実施するための形態について説明する。
図１は従来の音響波イメージング装置の構成例を示す図である。ここで示したのは超音波を用いた超音波イメージング装置であるが、音響波が超音波領域であるかどうかは技術の本質に影響しない。図において、超音波探触子１には複数の超音波送受信素子が配列されている。送信信号処理回路２は情報処理部であるＣＰＵの指示により送信信号３を発生し、スイッチ回路４を介して超音波送受信素子群５を駆動し、パルス状の超音波ビーム６を送信する。
【００２６】
超音波ビーム６の反射によって放出された超音波エコー波７は、超音波送受信素子群５によって電気信号に変換され、スイッチ回路４を通って整相遅延回路８に送られる。整相遅延回路８は同一点Ｐからのエコー信号の到着時刻が揃うように遅延時間を調整する。この整相遅延回路により取得された、位相が揃えられた同一点Ｐからの超音波エコー波に起因する信号が、一回の処理で電力計算される対象となる。総加算回路９は到着時間の揃えられた、処理対象の全信号を総加算して、点Ｐにフォーカスした強い受信信号を生成する。受信素子で受信する点Ｐは時刻とともに超音波ビーム経路上を遠方に移動していくので、整相遅延回路８の遅延時間を時間とともに適切に更新すると、超音波ビーム経路上の全ての点にフォーカスした強いエコー受信信号を実時間で生成することが出来る。このとき、フォーカス位置以外からの干渉波は、遅延時間がばらばらなので総加算よって減衰され、主に超音波ビーム経路上の超音波エコー波に起因する信号が１ライン受信信号として得られる。
【００２７】
総加算回路９で出力される１ライン受信信号は包絡線検波回路１０によってエコー強度波形に変換され、さらにＬＯＧ変換回路１１によって情報圧縮されＣＰＵに転送される。ＣＰＵは超音波ビームの発信位置と方向を適切に指示しながら各超音波ビーム経路上のエコー強度波形を収集し、それを元にエコー画像データを作成して画像を表示装置１２に表示させる。
【００２８】
＜実施例１＞
図２は、本実施例の音響波イメージング装置の構成を示す図である。ＣＭＰ法を適用する音響波イメージング装置は、従来の装置と比較して整相遅延回路８からＣＰＵまでの間の受信信号処理回路部分が異なっている。この異なった回路部分は、整相遅延回路８によ
って到着時刻の揃えられた受信信号（つまり位相の揃えられた受信信号）に対して、式(8)で示した拘束付最小電力値Ｐｍｉｎを実時間で計算する回路群である。
【００２９】
複素信号化回路２１は、各受信信号を複素信号ｘ［ｋ，ｔ］に変換する回路である。入力信号（位相の揃えられた受信信号）を複素信号に変換する処理は、入力信号を実数部とし、入力信号と位相の90度ずれた信号を生成して虚数部とする。この90度位相のずれた信号は、後述のごとく通常のＦＩＲフィルタ処理で生成することが出来るので、容易に実時間回路として実施することが出来る。
【００３０】
複素相関行列計算回路２２は、複素信号ｘ［ｋ，ｔ］から式(5)で示す相関行列Ａを計
算し、相関行列データを取得する計算回路である。相関行列の各要素は、式(5)から容易
にわかるように、各信号間の積と一定時間間隔内の累積加算で計算できる。従って、要素ごとに乗算回路と累積加算回路とを組み合わせれば容易に実時間計算が可能である。そのため、複素相関行列計算回路２２は、累積処理される時間間隔Ｔｍごとに一つの相関行列を、Ａ［１］，Ａ［２］，Ａ［３］，… というように、順次出力することができる。
【００３１】
複素相関行列計算回路２２によって順次出力される相関行列は、複数の記憶回路２３ａ，２３ｂ，２３ｃ，２３ｄに順次サイクリックに記憶される。複数の拘束付電力計算回路２４ａ，２４ｂ，２４ｃ，２４ｄは、記憶された相関行列と予め定められた拘束ベクトルＣとを用いて、式(8)で示す拘束付最小電力値を並行的に計算する。
【００３２】
図３は、この拘束付電力計算回路２４ａ，２４ｂ，２４ｃ，２４ｄの動作のタイムチャートを具体的に示したものである。図に示すように、４個の記憶回路２３ａ，２３ｂ，２３ｃ，２３ｄは、前段の相関行列計算回路から周期Ｔｍで入力される相関行列データを順次サイクリックに入力記憶する。拘束付電力計算回路２４ａ，２４ｂ，２４ｃ，２４ｄは、同じ記憶回路に次の相関行列データが入力されるまでの間に、最小電力値の計算を実行して結果を出力する。このようにすれば、拘束付電力計算回路が相関行列の生成時間Ｔｍの４倍の処理時間を必要としたとしても、信号入力から電力計算までの全処理（電力計算処理Ｔｐ）を実時間で実行できる。このとき必要になる拘束付最小電力計算回路２４の並行処理数Ｎは、Ｎ≧Ｔｐ／Ｔｍを満たす必要がある。
なお、整相遅延回路は本発明の整相部に当たる。複素信号化回路は本発明の複素信号化部に当たる。複素相関行列計算回路は本発明の複素相関行列計算部に当たる。拘束付電力計算回路は本発明の電力計算部に当たる。また、情報処理部であるＣＰＵは計算した電力に基づき画像データ作成を行うため、本発明の画像作成部の機能を担っていると言える。
【００３３】
一般に、拘束付最小電力計算は、逆行列処理などのために時間の掛かる処理であるが、並行計算のための回路数を必要なだけ用意すれば、信号入力から電力計算までの全処理を実時間で実行できることは明らかである。このように実時間で計算された最小電力値をＣＰＵに転送し、ＣＰＵにおいてエコー画像を再構成して表示装置１２に表示すれば、ＣＭＰ法に基づく音響波イメージング装置を、商用可能な処理速度で実現することが出来る。
【００３４】
以下、各処理ブロックの具体的な実施例を説明し、各処理ブロックが商用可能な規模で実現できることを示す。
【００３５】
図４は複素信号化回路２１の具体的な構成を示す図である。実数値の系列からなるディジタル入力信号を複素数化する処理は、前述のごとく入力信号を実数部とし、入力信号から90度位相のずれた信号を計算して虚数部とすればよい。入力に対して90度位相のずれた信号を生成する処理は、フィルタの理論によれば、奇数タップで奇対称の係数を持ったＦＩＲフィルタにより容易に実現することが出来る。さらに、奇数タップで奇対称の係数を持ったＦＩＲフィルタで、かつ所定の周波数領域でゲイン特性が“１”となるバンドパス
フィルタは、偶数番係数が“０”となるフィルタで実現できる。
【００３６】
図４において、３３ａ，３３ｂ，３３ｃ，… は、基準クロックにしたがって入力され
るディジタル信号ｘ［ｋ，ｔ］；（ｔ＝０，１，２，…） を、シフトしながら保持する
シフトレジスタである。また、３１ａ，３１ｂ，３１ｃ，… はＦＩＲフィルタの係数を
記憶するレジスタであり、３２ａ，３２ｂ，３２ｃ，… は係数と入力信号を乗算する乗
算回路、３４は加算回路である。前述のごとく、実現すべきＦＩＲフィルタの係数は中心から偶数番目の係数が“０”であるから、“０”の係数部分を除いた入力信号と係数との乗算結果を加算することで、出力信号の虚数部分Ｉｍ［ｘ［ｋ，ｔ］］を計算することができる。実数部の出力Ｒｅ［ｘ［ｋ，ｔ］］は、フィルタによって虚数部の計算が遅延した量だけ入力信号を遅延して出力する。このようにすれば、実数の系列として入力される入力信号ｘ［ｋ，ｔ］を、新たな複素信号ｘ［ｋ，ｔ］に変換して出力することができる。
【００３７】
図５は複素相関行列計算回路２２の具体的な構成を示す図である。図においてｘ［１，ｔ］，ｘ［２，ｔ］，ｘ［３，ｔ］，ｘ［４，ｔ］は複素信号化された４個の受信信号であり、図では４×４行列の上三角要素のみを計算している。相関行列は、式(5)の計算か
らわかるように、ｊ行ｉ列の要素とｉ行ｊ列の要素が互いに複素共役の関係にあるので、対角要素を含む１０個の上三角要素のみを計算すれば十分である。
【００３８】
相関行列の各要素の計算は、図の様に入力される各信号を組み合わせごと乗算し、その結果を所定の時間範囲内で累積加算すればよい。例えば乗算器５１は、入力ｘ［１，ｔ］と、ｘ［１，ｔ］の複素共役数とを乗算し、その結果を加算器５３、累積レジスタ５２によって累積加算する。
【００３９】
すなわち、累積加算の先頭時点では、選択回路５４は“０”信号を選択し、乗算回路５４の出力をそのまま累積レジスタ５２にセットする。累積加算の継続する間、選択回路５４は累積レジスタ５２の内容を選択するようにして乗算回路５１の出力を加算し、再び累積レジスタ５２にセットする。累積計算された結果は、次の累積加算の先頭時点で出力レジスタ５５に転送する。相関行列の他の要素も同様の処理を行うことにより、一定周期で相関行列の各要素を計算し、出力することができる。必要な乗算器の数は入力信号数の２乗に比例して増加するが、簡易ＬＳＩであるＦＰＧＡであっても乗算回路を１０００以上内蔵しているものが存在するので、計算クロックを高速化するなどの通常の技術的工夫により、十分に１個のＦＰＧＡで実現可能である。
【００４０】
計算された相関行列はそのまま拘束付最小電力の計算に用いることも出来るが、計算結果を安定化させるためには、計算された相関行列に対して図６に示すような空間平均化処理を行ない、縮小された相関行列へと変換することが望ましい。図６（ａ）は８×８の相関行列から５×５の修正相関行列を作成する空間平均化処理の説明図である。空間平均化処理は図の様にＬ×Ｌ行列から対角方向にＫ×Ｋの部分行列を切り出し、切り出した行列を加算してＫ×Ｋ相関行列を計算する処理である。
【００４１】
図６（ｂ）は空間平均化処理を実時間で行うための回路の具体的な構成を示す図である。入力となる相関行列Ａの各要素ａ［０，０］，ａ［０，１］，… は図５の複素相関行
列計算回路２２から並列に出力されている。そのため、空間平均化処理は、図６（ｂ）の左上の回路のように、必要な行列要素ａ［０，０］,ａ［１，１］,ａ［２，２］,ａ［３
，３］を選択し、加算回路５６によって加算し、加算結果を出力レジスタ５７にセットするだけで良い。図６（ｂ）において左側の回路群は対角要素を計算するための回路例である。対角要素に対しては、逆行列が存在することを保証して逆行列計算を安定化させるために、微小正数εも併せて加算するようする。図６（ｂ）の右側は対角要素を除く要素の
計算回路例である。空間平均化処理を行った場合には、空間平均化処理の結果を新しい複素相関行列として、以降の処理に使用する。
【００４２】
図６（ｃ）は空間平均化処理のために必要な入力行列の要素を示したものである。入力相関行列は前述のように上三角部分の要素があれば十分であるが、空間平均化処理で使用しない要素の計算も省略することができる。そのため、前段の複素相関行列で計算すべき行列要素は図６（ｃ）において塗りつぶした部分のみとなり、空間平均化処理によって回路規模はさらに削減できる。
【００４３】
図７は拘束付電力計算回路の具体的な構成を示す図である。拘束付最小電力の計算は、前段で計算された相関行列Ａと予め定められた拘束ベクトルＣとを用いて、式(8)で示す
最小受信電力Ｐｍｉｎを計算する処理である。
【００４４】
この式(8)の計算は、計算式の形から、式(9)で示されるステップと、式(10)で示されるステップとに分割することができる。
式(9)に示すのは、連立一次方程式の解Ｙを計算するステップである。
ＡＹ＝Ｃ … 式(9)
【００４５】
式(10)に示すのは、Ｙと拘束ベクトルＣとの内積の逆数を計算するステップである。
【数８】
【００４６】
さらに連立一次方程式(9)の解Ｙを求める計算処理は、係数行列Ａを上三角行列に変換
するＱＲ分解処理と、上三角行列を係数とする連立一次方程式を解く後退代入処理のステップとに分割することが出来る。
【００４７】
ＱＲ分解処理では、まず、式(9)を要素に展開して表記した連立一次方程式である式(11)を得る。
【数９】
【００４８】
続いて、式(11)に対して左側から適切な回転行列を乗算し、式(12)のような上三角行列を係数とする連立一次方程式に変換する。
【数１０】
【００４９】
また、後退代入処理とは、式(12)の解であるＹベクトルを、式(13)のような後退代入の手順によって計算する処理である。
【数１１】
【００５０】
図７は、一つの拘束付電力計算回路２４ａを前述のステップに従って分割した時の具体的な構成を示す図である。すなわち、ＱＲ分解計算回路６２ａは前段の記憶回路２３ａに記憶された相関行列Ａを式(11)の係数行列として入力し、式(12)に示す上三角行列の要素と定数項を計算して係数記憶回路６３ａに出力する。後退代入計算回路６４ａは、係数記憶回路６３ａに記憶された上三角行列の要素と定数項とを元に、式(13)の計算手順に従って連立一次方程式(11)の解ベクトルＹを求めて出力する。
【００５１】
積和計算回路６５ａは、式(10)の右辺の分母を拘束ベクトルＣと解ベクトルＹの内積として計算する回路であり、内積の結果である拘束付最小電力Ｐｍｉｎの逆数を出力する。計算されたＰｍｉｎの逆数はそのままＣＰＵに転送されても良い。ただし、通常エコー画像の濃淡値は電力値をＬＯＧ変換して用いることが多いので、本実施例では計算された電力値の逆数を後続のＬＯＧ変換回路６６ａによってＬＯＧ変換し、ＣＰＵに転送するようにする。逆数のＬＯＧ変換値は数学的に変換値の符号を反転したものに等しいので、このようにしても問題は生じない。
【００５２】
ＱＲ分解の具体的な計算手順に関しては、Gauss消去法やGivens Rotationなど多くの数値計算アルゴリズムが公知であり、ディジタル回路で実現することは技術的に可能である。また、後退代入処理も式(13)の計算手順に従ってディジタル回路を設計することは可能である。したがって、拘束付最小電力計算はディジタル回路によって実施可能である。
【００５３】
図８は、ＱＲ分解回路６２ａを比較的小型の回路で実現するさらに具体的な構成を示す図である。ＱＲ分解処理は、前述のGauss消去法やGivens Rotationにおいても、左下の行列要素のうちの一つを“０”消去する手順を繰り返し、全ての左下要素を“０”クリアするようにする。そこで、一つの要素を“０”クリアする計算手順、あるいはさらにそれを細かい基本計算ステップに分解した一つの計算手順をＱＲ分解基本計算回路として実現し、入力データを切り替えながらマイクロプログラム形式で繰り返し実行する。これにより、比較的小型の回路でＱＲ分解計算回路を実現することが出来る。
【００５４】
図８のＱＲ分解回路６２ａは、この考え方に基づいた実施例である。図においてＱＲ分解基本計算回路７０ａは基本演算を実行する。ＱＲ分解基本計算回路７０ａは、入力記憶回路２３ａに記憶された相関行列Ａの要素と中間記憶回路７１ａに記憶された中間結果とを入力し、計算結果を再び中間記憶回路７１ａまたは係数記憶回路６３ａに出力することを繰り返す。図の下部はこの計算手順を制御するマイクロプログラム部分である。マイクロプログラムカウンタ７２ａがインクリメントするごとに、マイクロプログラムメモリ７３ａからマイクロプログラムカウンタ７２ａの値をアドレスとするマイクロプログラムコードがコマンドレジスタ７４ａに読み出される。そして、コマンドレジスタ７４ａの内容で各記憶回路の動作タイミングとアドレス、ＱＲ分解基本計算回路７０ａの計算機能が制御される。
【００５５】
このような構成の回路において、前段から新しい相関行列データが入力されるごとにマイクロプログラムカウンタ７２ａを初期値からスタートするようにすれば、一定時間間隔でＱＲ分解計算処理を実行することが可能である。
【００５６】
図９は後退代入計算回路６４ａのさらなる具体的な構成を示す図である。後退代入計算回路６４ａは、式(13)の基本計算機能を抽出して後退代入基本計算回路７５ａとすることにより、ＱＲ分解計算回路６２ａと全く同様の制御回路方式で実現することが可能である。このように、計算量の多いＱＲ分解計算回路と後退代入計算回路とをマイクロプログラム制御の計算回路として構築することにより、装置全体の回路規模を商用可能な規模に小型化することができる。
【００５７】
＜実施例２＞
本実施例では、図８のＱＲ分解基本計算回路７０ａを、高速計算に適したパイプライン方式の計算回路として構成した場合について説明する。図１０は、このようなＱＲ分解基本計算回路７０ａを説明するための図である。パイプライン方式の回路は、図のように、縦列に配列されたレジスタ８１ａ１，８１ａ２，８１ａ３，…，８１ａｎ と計算回路８
２ａ１，８２ａ２，８２ａ３，…，８２ａｎ から構成される。そして、入力レジスタ８
１ａにセットされたデータは基本クロックに従って次段のレジスタ８１ａ２，８１ａ３，… に次々とシフトされる。シフトされたデータは、シフトされるごとに計算回路８２ａ
１，８２ａ２，８２ａ３，…，８２ａｎ によって少しずつ計算処理が施され、最終段の
レジスタ８１ａｎに到着した時点では、入力データは最終結果に変換される。
【００５８】
このような構成の回路では、クロックごとに異なる入力データをセットすることが出来るので、結果の出るまでに時間は掛かるものの、複雑な計算処理を１クロックあたり１個という高速度で実行できるという特徴がある。
【００５９】
ＱＲ分解回路をGivens Rotationアルゴリズムに従って設計する場合には、多数のベク
トル回転計算を高速処理する必要がある。ベクトル回転計算は一般に平方根や乗算を含む複雑な計算である。そこで、ＣＯＲＤＩＣアルゴリズムとして知られているアルゴリズムを使用すると、このベクトル回転計算をシフト演算と加減算からなる簡単な整数型計算の繰り返しとして実行でき、前記のパイプライン方式の回路でも容易に実現できる。そのた
め、パイプライン方式の回路で実現したＣＯＲＤＩＣアルゴリズムをＱＲ分解処理の基本回路として使用すれば、回路の高速化と小型化を容易に両立させることができる。
【００６０】
しかし、パイプライン方式の回路は一つの入力データの計算結果が出るまでにｎクロックの時間が掛かる。そのため、計算結果を次のステップの計算に使用するＱＲ分解処理や後退代入処理の場合には、次の計算データの入力が待たされてしまい、計算効率が低下してしまうという問題がある。この問題を回避するため、図１０の実施例では１台のパイプライン型処理回路７０ａで複数の相関行列Ａ［１］，Ａ［２］，Ａ［３］の計算を並行的に行うようにしている。
すなわち、相関行列Ａ［１］，Ａ［２］，Ａ［３］の計算において、計算データの間に合うものを優先してパイプライン計算回路の入力レジスタ８１ａ１に設定するようにすれば、パイプライン計算回路の稼働率を向上させることが出来る。並行計算する相関行列の数を適切に選べば、基本計算を平均１クロックに近い時間で実行するように構成できるので、この回路方式で回路のさらなる小型化と高速化を両立させることが可能になる。
【００６１】
例えば、相関行列Ａの寸法が６×６の場合、ＱＲ分解に必要なベクトル回転計算の数はおよそ90回である。前述のように、ＣＯＲＤＩＣアルゴリズムに基づいてベクトル回転計算をパイプライン型の回路で実現したとすると、正味の計算時間は90クロックである。しかし、一つの計算結果を次の計算に使用するために待ち時間が生じてしまい、実際の計算時間は800クロック程度と大幅に遅くなる。この場合、パイプライン回路の稼働率は、約11％という低い状態にある。そこで、８個の相関行列を並行して計算するようにすると、
パイプライン回路の稼働率は86％程度までに向上し、８個の相関行列のＱＲ分解に必要な処理時間は960クロック程度に収まる。
【００６２】
ＣＯＲＤＩＣアルゴリズムの基本回路はシフトと整数型加減算からなる簡単な回路であるため、簡易ＬＳＩであるＦＰＧＡを用いたとしても200MHz以上の基本クロックで駆動することは容易である。200MHzで駆動した場合、音響波エコー画像処理に必要な５ＭＨｚ以上の繰返し計算周期を実現するためには、１相関行列あたりの計算時間を40クロック以下に抑えればよい。前述の回路構成によれば、相関行列１個あたりのＱＲ分解時間は120ク
ロックなので、前述の回路を３回路実装して並列駆動すれば相関行列１個あたりのＱＲ分解時間を40クロックとすることができ、５ＭＨｚ以上の計算周期が実現できる。
【００６３】
また、相関行列Ａの寸法が８×８行列の場合には、必要な計算量は６×６行列の約２倍なので、前述の回路を６回路実装すれば５ＭＨｚ以上の計算周期を実現することが出来る。この程度の回路規模であれば、１個のＦＰＧＡに十分実装可能であり、前述のように、回路のさらなる小型化と高速化を実現することが出来る。
【００６４】
この回路方式は、後退代入基本計算回路に対しても同様に適用できる。すなわち、後退代入基本計算回路をパイプライン型の回路方式で実現し、複数行列の後方代入処理を並行して実行するようにすれば、後方代入計算回路においても小型化と高速化を両立させることが出来る。つまり、ＱＲ分解処理と後退代入処理の少なくとも一方をパイプライン方式で計算することにより、処理の高速化が可能になる。
【００６５】
図１１は、上記のような考え方に従った、記憶回路２３ａと拘束付電力計算回路２４ａの別の構成を示す図である。すなわち、記憶回路２３ａには複数個の相関行列９１ａ１，９１ａ２，… が記憶され、記憶された複数個の相関行列に関する計算が一つのＱＲ分解
回路計算回路６２ａによって並行して計算される。計算された結果は係数記憶回路６３ａに係数行列９２ａ１，９２ａ２，… として記憶され、後退代入計算回路６４ａは複数の
係数行列９２ａ１，９２ａ２，… に関する後退代入計算を並行的に実行する。
【００６６】
図１２は、図１１の記憶回路と拘束付電力計算回路を用いた音響波イメージング装置の構成を示す図である。図において、２３ａ，２３ｂ，… はそれぞれ複数個の相関行列を
記憶する記憶回路である。６２ａ，６２ｂ，… はそれぞれ記憶回路２３ａ，２３ｂ，… に記憶された複数の相関行列を並行してＱＲ分解するＱＲ分解回路である。９３は各ＱＲ分解回路から順次出力される係数行列を係数記憶回路６３ａ，６３ｂ，… に振り分けて
記憶する分配回路である。６４ａ，６４ｂ，… はそれぞれ係数記憶回路６３ａ，６３ｂ
，… に記憶された複数の係数行列を並行して後退代入計算を行う後退代入計算回路であ
る。６５ａは後退代入計算回路から順次出力される連立一次方程式の解ベクトルＹと予め定められた拘束ベクトルとの内積を計算する積和計算回路である。６６ａは積和計算回路の出力をＬＯＧ変換してＣＰＵに転送するＬＯＧ変換回路である。
【００６７】
上記のような構成をとることにより、拘束付電力計算回路は各計算ステップにそれぞれ最適な並行計算数を選択することができる。このとき、複数の行列の計算を並行的に行い、行列１個あたりの拘束付電力計算時間を実効的に相関行列の生成周期以下にすることにより、音響波エコー信号を受信するとほぼ同時にＣＭＰ法に基づくエコー画像信号を生成できるようにすることが重要である。かかる条件を満たすものであれば、さらに多様な回路構成を取ることが可能である。各計算回路が前述のような構成をとることにより、商用可能な回路規模で装置を実現できる。
【００６８】
＜実施例３＞
本実施例では、上記実施例とは拘束付電力計算回路の構成が異なる音響波イメージング装置について説明する。図１３は、本実施例の拘束付電力計算回路の構成を示す図である。拘束付最小電力計算は、前述のようにＱＲ分解、後退代入、積和計算、ＬＯＧ変換に分割して構成することが出来る。分割化された各回路のうち、ＱＲ分解が最も計算量が多く、後退代入計算回路がそれに次ぎ、積和計算、ＬＯＧ変換回路は比較的計算量が少ない。そこで、全体の回路量を減らすために、後段の計算量の少ない計算をＣＰＵに分担させるようにしている。
【００６９】
図１３（ａ）は、ＬＯＧ変換処理６６ａのみをＣＰＵに分担させる実施例を、図１３（ｂ）は積和計算６５ａとＬＯＧ変換６６ａをＣＰＵに分担させる例を、図１３（ｃ）は後退代入６４ａ以降の計算をすべてＣＰＵに分担させる実施例をそれぞれ示す。この実施例では、それぞれ拘束条件付最小電力の計算の一部をＣＰＵに分担させているが、拘束付最小電力計算の計算量の大半はＱＲ分解計算６２ａである。ＱＲ分解計算６２ａを高速に実施するためには、本発明のように複数の相関行列を並行的に計算することが重要である。本実施例のように計算量の少ない一部の処理をＣＰＵでのソフト処理に変更すれば、計算量の多い処理に回路資源を割り当てることができ、処理の高速化を図ることができる。
【００７０】
＜実施例４＞
本実施例では、拘束付最小電力の計算手順が上記実施例とは異なる場合について説明する。図１４は、拘束付最小電力を式(8)によって直接計算するのではなく、一旦式(7)で最適重みベクトルＷｍｉｎを計算し、計算された重みベクトルＷｍｉｎと入力信号ベクトルＸとの内積として拘束付最小電力を計算する場合の装置の例である。この場合、拘束付電力計算回路２４ａ，２４ｂ，… は、最適重みベクトルＷｍｉｎと複素入力信号との内積
を計算するために、複素信号化回路２１から出力される複素入力信号９４を、各拘束付電力計算回路に入力するようにしている。
【００７１】
図１５は本実施例の拘束付電力計算回路２４ａの具体的な構成を示す図である。図において後退代入計算回路６４ａの出力は連立一次方程式(9)の解Ｙであり、式(14)で表わさ
れる。
Ｙ＝Ａ−１Ｃ … 式(14)
従って、図の様に遅延回路９５ａで時刻調整された複素入力信号（Ｘ）９４とＹとの内積を積和計算回路９６ａで計算するようにすれば、拘束付最小電力計算式である式(15)の分子が計算できる。
【数１２】
【００７２】
式(15)の分母は積和計算回路６５ａによって計算されるので、それぞれをＬＯＧ変換回路９７ａ，６６ａでＬＯＧ変換し、差分回路９８ａで差をとることにより、式(15)の拘束付最小電力のＬＯＧ変換値を計算することができる。このようにすれば、相関行列の計算周期よりも速い周期で各時刻の拘束付最小電力を計算することが出来るので、出力エコー画像の分解能を向上させることができる。
【００７３】
＜実施例５＞
本実施例では、音響波イメージング装置において、受信する音響波が光音響波である場合について説明する。図１６は光音響信号の処理にＣＭＰ法を適用する光音響イメージング装置の実施例である。図において、光源１０１はＣＰＵからの指示により被検体内部に電磁波を照射する。被検体内部に存在する検査対象物質はそれぞれ照射された電磁波を吸収し、熱膨張によって一斉に光音響波を発生する。音響波受信素子群１０６は到達した音響波を電気信号に変換し、選択回路１０５を通して整相遅延回路８へと送信する。
【００７４】
このとき、被検体内部に任意の走査線１０４を定義し、走査線１０４上で発生する光音響波のみに注目すると、音響波受信素子群１０６で受信される光音響波１０２の発生位置Ｐは時間とともに走査線１０４上の近い位置から遠くの位置へと移動する。そこで整相遅延回路８の遅延時間を受信時刻にあわせて適切に変化させると、整相遅延回路８は１本の走査線１０４上の全ての点で発生した光音響波信号を位相の揃った信号として出力することが出来る。
この信号は、走査線１０４方向に音響波ビームを送信して得たエコー信号を整相遅延した信号と全く同等なので、エコー信号を受信した時と全く同様な図１６の回路構成によって、ＣＭＰ法を用いた光音響信号強度波形を計算することが出来る。従って、走査線の位置を移動させながら電磁波の照射と光音響波の受信を繰り返せば、被検体内部全面の光音響画像を作成することが出来る。
【００７５】
また、図の様に受信信号を記憶する記憶回路１０３を持たせ、最初の電磁波照射による受信信号を記憶回路１０３に記憶し、２回目以降の受信信号は記憶回路１０３からの読み出した信号を使用するように構成することも出来る。光源１０１と音響波受信素子群１０６の位置を変えない限り受信信号は毎回同じとなるので、このように構成することにより、電磁波照射の回数を大幅に削減し、効率の良い装置とすることが出来る。
【００７６】
なお、本発明は、式(1)〜式(8)で定義された拘束付最小電力値を計算することを前提としているが、例えば、ｎ個の受信信号を線形変換して新たな受信信号としても全く同等な計算が可能である。本発明は、受信信号に対する種々の変形があったとしても、電力Ｐがエルミット行列Ａを用いた２次形式として、式(16)の形、あるいは計算結果に影響しない同等の形で定義できる。
Ｐ＝ＷＨＡＷ … 式(16)
本発明は、式(6)の拘束条件の下に式(16)の電力を最小化する解を求めるものであれば
全く同様に適用可能である。
【符号の説明】
【００７７】
５：音響波送受信素子，８：整相遅延回路，２１：複素信号化回路，２２：複素相関行列計算回路，２４：拘束付電力計算回路
【特許請求の範囲】
【請求項１】
被検体から放出された音響波を受信し受信信号に変換する複数の音響波受信素子と、
前記複数の音響波受信素子から取得される複数の受信信号の位相を揃える整相部と、
前記整相部から取得される位相が揃えられた受信信号をそれぞれ複素信号化し、複数の複素信号を取得する複素信号化部と、
前記複数の複素信号の相関行列を計算する相関行列計算部と、
前記相関行列と、予め定められた拘束ベクトルと、を用いて、前記受信信号の拘束付最小電力を計算する電力計算部と、
を有し、
前記相関行列計算部は、所定の周期で前記相関行列を計算して前記電力計算部に順次出力するものであり、
前記電力計算部は、入力された相関行列のそれぞれを用いた拘束付最小電力計算を並行的に行うものである
ことを特徴とする音響波イメージング装置。
【請求項２】
前記相関行列計算部が相関行列を計算する周期をＴｍ、前記電力計算部が相関行列の入力を受けてから拘束付最小電力を計算して出力するまでの時間をＴｐ、前記電力計算部が並行的に計算を行う数をＮとすると、Ｎ≧Ｔｐ／Ｔｍである
ことを特徴とする請求項１に記載の音響波イメージング装置。
【請求項３】
前記相関行列計算部は、５ＭＨｚ以上の周期で前記相関行列の計算を行う
ことを特徴とする請求項１に記載の音響波イメージング装置。
【請求項４】
前記電力計算部は、拘束付最小電力を計算する際に、ＱＲ分解処理および後退代入処理を行うものである
ことを特徴とする請求項１〜３のいずれか１項に記載の音響波イメージング装置。
【請求項５】
前記電力計算部は、少なくともＱＲ分解処理をディジタル回路によって実行する
ことを特徴とする請求項４に記載の音響波イメージング装置。
【請求項６】
前記電力計算部は、ＱＲ分解処理および後退代入処理の少なくとも一方をパイプライン方式の回路により実行する
ことを特徴とする請求項４に記載の音響波イメージング装置。
【請求項７】
前記電力計算部は、前記相関行列と、予め定められた拘束ベクトルから、前記複数の複素信号のそれぞれに適用する重みベクトルを求め、当該重みベクトルと前記複素信号を用いて、前記受信信号の拘束付き最小電力を計算するものである
ことを特徴とする請求項１に記載の音響波イメージング装置。
【請求項８】
前記音響波は、前記音響波受信素子が送信した音響波が前記被検体内部で反射したものである
ことを特徴とする請求項１〜７のいずれか１項に記載の音響波イメージング装置。
【請求項９】
前記音響波は、光源から照射された光を前記被検体が吸収したときに発生する光音響波である
ことを特徴とする請求項１〜７のいずれか１項に記載の音響波イメージング装置。
【請求項１０】
被検体内部から放出された音響波を複数の音響波受信素子が受信し複数の受信信号に変換する受信ステップと、
前記複数の音響波受信素子から取得される前記複数の受信信号の位相を揃える整相ステップと、
前記整相ステップで取得した位相が揃えられた受信信号をそれぞれ複素信号化し、複数の複素信号を取得する複素信号化ステップと、
前記複数の複素信号の相関行列を計算する相関行列計算ステップと、
前記相関行列と、予め定められた拘束ベクトルと、を用いて、前記受信信号の拘束付最小電力を計算する電力計算ステップと、
を有し、
前記相関行列計算ステップでは、所定の周期で前記相関行列を計算し、
前記電力計算ステップでは、相関行列のそれぞれを用いた拘束付最小電力計算を並行的に行うものである
ことを特徴とする音響波イメージング方法。
【請求項１】
被検体から放出された音響波を受信し受信信号に変換する複数の音響波受信素子と、
前記複数の音響波受信素子から取得される複数の受信信号の位相を揃える整相部と、
前記整相部から取得される位相が揃えられた受信信号をそれぞれ複素信号化し、複数の複素信号を取得する複素信号化部と、
前記複数の複素信号の相関行列を計算する相関行列計算部と、
前記相関行列と、予め定められた拘束ベクトルと、を用いて、前記受信信号の拘束付最小電力を計算する電力計算部と、
を有し、
前記相関行列計算部は、所定の周期で前記相関行列を計算して前記電力計算部に順次出力するものであり、
前記電力計算部は、入力された相関行列のそれぞれを用いた拘束付最小電力計算を並行的に行うものである
ことを特徴とする音響波イメージング装置。
【請求項２】
前記相関行列計算部が相関行列を計算する周期をＴｍ、前記電力計算部が相関行列の入力を受けてから拘束付最小電力を計算して出力するまでの時間をＴｐ、前記電力計算部が並行的に計算を行う数をＮとすると、Ｎ≧Ｔｐ／Ｔｍである
ことを特徴とする請求項１に記載の音響波イメージング装置。
【請求項３】
前記相関行列計算部は、５ＭＨｚ以上の周期で前記相関行列の計算を行う
ことを特徴とする請求項１に記載の音響波イメージング装置。
【請求項４】
前記電力計算部は、拘束付最小電力を計算する際に、ＱＲ分解処理および後退代入処理を行うものである
ことを特徴とする請求項１〜３のいずれか１項に記載の音響波イメージング装置。
【請求項５】
前記電力計算部は、少なくともＱＲ分解処理をディジタル回路によって実行する
ことを特徴とする請求項４に記載の音響波イメージング装置。
【請求項６】
前記電力計算部は、ＱＲ分解処理および後退代入処理の少なくとも一方をパイプライン方式の回路により実行する
ことを特徴とする請求項４に記載の音響波イメージング装置。
【請求項７】
前記電力計算部は、前記相関行列と、予め定められた拘束ベクトルから、前記複数の複素信号のそれぞれに適用する重みベクトルを求め、当該重みベクトルと前記複素信号を用いて、前記受信信号の拘束付き最小電力を計算するものである
ことを特徴とする請求項１に記載の音響波イメージング装置。
【請求項８】
前記音響波は、前記音響波受信素子が送信した音響波が前記被検体内部で反射したものである
ことを特徴とする請求項１〜７のいずれか１項に記載の音響波イメージング装置。
【請求項９】
前記音響波は、光源から照射された光を前記被検体が吸収したときに発生する光音響波である
ことを特徴とする請求項１〜７のいずれか１項に記載の音響波イメージング装置。
【請求項１０】
被検体内部から放出された音響波を複数の音響波受信素子が受信し複数の受信信号に変換する受信ステップと、
前記複数の音響波受信素子から取得される前記複数の受信信号の位相を揃える整相ステップと、
前記整相ステップで取得した位相が揃えられた受信信号をそれぞれ複素信号化し、複数の複素信号を取得する複素信号化ステップと、
前記複数の複素信号の相関行列を計算する相関行列計算ステップと、
前記相関行列と、予め定められた拘束ベクトルと、を用いて、前記受信信号の拘束付最小電力を計算する電力計算ステップと、
を有し、
前記相関行列計算ステップでは、所定の周期で前記相関行列を計算し、
前記電力計算ステップでは、相関行列のそれぞれを用いた拘束付最小電力計算を並行的に行うものである
ことを特徴とする音響波イメージング方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−２１７９９８（Ｐ２０１１−２１７９９８Ａ）
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願番号】特願２０１０−９１２９０（Ｐ２０１０−９１２９０）
【出願日】平成２２年４月１２日（２０１０．４．１２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願日】平成２２年４月１２日（２０１０．４．１２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]