駆動用ドライバ、駆動用アンプおよび情報機器
【課題】駆動用アンプのゲインが変動するのをなるべく抑えて差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供する。
【解決手段】圧電スピーカー駆動用アンプ１４は、キャパシタ４１から圧電スピーカー１５に転送されたエネルギーを、圧電スピーカー１５を駆動するためのエネルギーに再利用する。その際に、ＰＷＭ回路２２のランプ波発生回路６１は、圧電スピーカー１５の両端子間の電圧変化分ΔＶｎ（Ｖ）に含まれる、インダクタ４２にエネルギーをチャージする元のキャパシタ４１の両端子間の電圧値Ｖｌｐ（Ｖ）の成分と、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）＝Ｖｓｐｋ（Ｖ）の成分とを打ち消すような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を発生させる。
【解決手段】圧電スピーカー駆動用アンプ１４は、キャパシタ４１から圧電スピーカー１５に転送されたエネルギーを、圧電スピーカー１５を駆動するためのエネルギーに再利用する。その際に、ＰＷＭ回路２２のランプ波発生回路６１は、圧電スピーカー１５の両端子間の電圧変化分ΔＶｎ（Ｖ）に含まれる、インダクタ４２にエネルギーをチャージする元のキャパシタ４１の両端子間の電圧値Ｖｌｐ（Ｖ）の成分と、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）＝Ｖｓｐｋ（Ｖ）の成分とを打ち消すような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を発生させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動用ドライバ、駆動用アンプおよび情報機器に関し、特に圧電素子等の容量性負荷を駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器に関する。
【背景技術】
【０００２】
近年、携帯音楽プレーヤーや携帯電話機、携帯ＤＶＤプレーヤー等の小型情報機器は、小型化や低消費電力化が急速に進んでいる。そのような背景から、小型情報機器に搭載されるスピーカーにあっては、従来からあるダイナミックスピーカー等より効率が非常に良く、薄型で製造することが可能な圧電スピーカーが多くなっている。そして、これらの小型情報機器には、圧電スピーカー等の容量性負荷を駆動するための駆動用アンプが搭載される。
【０００３】
例えば、特許文献１のディジタルアンプにおいては、まず入力信号であるオーディオ信号をＰＷＭ変調したＰＷＭ信号と電源電圧とが波形変換回路に入力され、波形変換回路でＰＷＭ信号がアナログ高電圧波形に変換される。そのアナログ高電圧波形が負荷となる圧電スピーカーに入力され、つまりエネルギーが圧電スピーカーに充電されて、圧電スピーカーが駆動される。そして、圧電スピーカーに充電されたエネルギーは、圧電スピーカーと並列に接続される抵抗によって消費される。
【０００４】
このように、一般的な駆動用アンプでは、駆動用電源や電源電圧を昇圧するＤＣ−ＤＣコンバータ等から圧電素子にエネルギーを充電して、容量性負荷に充電されたエネルギーを抵抗で消費させたり、グランドに放電させたりするのを繰り返して、圧電スピーカー等の容量性負荷を駆動する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−６０５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、容量性負荷を駆動する駆動用アンプにおいては、圧電スピーカーの電圧の変化量が大きくなると、駆動用アンプに入力された信号と駆動用アンプから出力された信号との間のゲインが大きく変化することがある。つまり、駆動用アンプ全体を一つのシステムとして捉えたときに、そのシステム全体のゲインが大きく変化することを意味する。
容量性負荷を効率良く駆動させる際、システム全体のゲインがなるべく変動することなく、一定になることが最も好ましい。仮に、システム全体のゲインが低下すると、例えばシステム内において発生する様々なエラーに敏感になり、結果としてシステム全体の動作効率を低下させてしまうことがある。また、システムは負帰還回路になっているため、システム全体のゲインが低下し始めると、ゲインが低下したままになってしまうこともある。
【０００７】
そこで、本発明は、上記の課題に鑑み、駆動用アンプのゲインが変動するのをなるべく抑えて差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による駆動用ドライバ、駆動用アンプおよび情報機器は、上記の目的を達成するために、次のように構成される。
本発明による第１の駆動用ドライバは、容量性負荷を駆動するためのエネルギーが充電される第１の充放電素子と、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーが一時的に充電される第２の充放電素子と、前記第１の充放電素子に充電されたエネルギーを前記第２の充放電素子を介して前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第２の充放電素子を介して前記第１の充放電素子に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子と、前記充電方向切替用スイッチング素子によって前記第１の充放電素子に充電されたエネルギーを前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第１の充放電素子に充電させる状態とを交互に切り替える際に、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側から充電させる状態と、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側から充電させる状態とを交互に切り替える極性切替用スイッチング素子と、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態が、オン状態とオフ状態とのいずれか一方に切り替わるように制御する制御回路と、前記容量性負荷の両端子間の電圧変化成分に含まれる、前記第２の充放電素子にエネルギーをチャージする元の第１の充放電素子および容量性負荷の両端子間の電圧成分を打ち消すような傾きをもち、かつ、その傾きに前記第２の充放電素子にエネルギーを充電するチャージ時間の二乗が乗じられた二次の基準波の電圧値と入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する変調回路とを備え、前記制御回路は、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態とが交互に繰り返されるように、前記充電方向切替用スイッチング素子および前記極性信号切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする。
【０００９】
上記の第１の駆動用ドライバによれば、制御回路が、第１フェーズから第４フェーズまでの駆動用ドライバの各動作フェーズに合わせて、各スイッチング素子を切り換える。これによって、第１の充放電素子から第２の充放電素子を介して容量性負荷に転送されたエネルギーを抵抗等でなるべく消費させずに再び第２の充放電素子を介して第１の充放電素子に充電させることで、容量性負荷を駆動するためのエネルギーとして再利用する。その際に、変調回路が、容量性負荷の両端子間の電圧変化成分に含まれる、第２の充放電素子にエネルギーをチャージする元の第１の充放電素子の両端子間の電圧成分と、第２の充放電素子にエネルギーをチャージする元の容量性負荷の両端子間の電圧成分とを打ち消す（キャンセルさせる）ような傾きをもち、かつ、その傾きに第２の充放電素子にエネルギーを充電するチャージ時間の二乗が乗じられた二次の基準波の電圧値と入力信号の電圧値とに基づいて、チャージ時間を示すパルス幅の変調信号を生成する。なお、容量性負荷の正極端子及び負極端子とは、印加電圧に制限がある電解コンデンサのように素子に印加する電圧を示すものではなく、信号の極性を表すものである。
【００１０】
容量性負荷の電圧の変化量によって、入力信号と出力信号との間のゲイン、つまり駆動用ドライバの全体を一つのシステムとして捉えたときのそのシステム全体のゲインが大きく変化することがある。しかしながら、変調回路が変調信号を発生させる際に、上記のような特性をもった二次の基準波を用いて変調信号を生成させる。これによって、第２の充放電素子にエネルギーをチャージする元の素子の電圧成分をなくすことができる。このため、駆動用ドライバは、システム全体のゲインを一定になるように差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することが可能となる。
【００１１】
本発明による第２の駆動用ドライバは、電源電圧を出力する駆動用電源から前記第１の充放電素子にエネルギーを補充するためのエネルギー補充用素子を備え、前記制御回路は、前記駆動用電源から前記第１の充放電素子にエネルギーが補充されるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする。
上記の第２の駆動用ドライバによれば、制御回路が、最初に第１フェーズになる前と、第１フェーズから第４フェーズまでの各動作フェーズがある回数だけ順番に繰り返されて再び第１フェーズになる前とに、駆動用ドライバの動作フェーズをエネルギー補充フェーズに決定する。これにより、制御回路が、エネルギー補充フェーズに合わせて、さらにエネルギー補充用素子の導通状態を制御することが可能になる。
【００１２】
本発明による第３の駆動用ドライバは、前記変調回路は、前記第２の充放電素子にエネルギーをチャージする元の素子の両端子間の電圧成分を打ち消すような傾きに対する電流値を出力する傾き決定回路と、前記傾き決定回路から出力されたその傾きに対する電流値を積分することで前記二次の基準波を発生させる積分回路とを備える基準波発生回路と、前記基準波発生回路によって発生させられた前記二次の基準波の電圧値と、前記入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する波形比較回路とを備えることを特徴とする。
【００１３】
上記の第３の駆動用ドライバによれば、傾き決定回路が、第２の充放電素子にエネルギーをチャージする元の第１の充放電素子の両端子間の電圧成分と、第２の充放電素子にエネルギーをチャージする元の容量性負荷の両端子間の電圧成分とを打ち消すような傾きに対する電流値を出力する。さらに、積分回路が、傾き決定回路から出力されたその傾きに対する電流値を積分する。これにより、比較回路によって入力信号と比較され、変調信号を生成するために必要な二次の基準波を発生させることが可能になる。
【００１４】
本発明による第４の駆動用ドライバは、差動信号である入力信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第１の比較回路と、前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第２の比較回路とを備え、前記制御回路は、少なくとも、前記第１の比較回路から出力された比較結果信号の電圧レベルと、前記第２の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を所定の電圧レベルであるアナロググランド電圧レベルにさせる第１フェーズと、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第２フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を前記のアナロググランド電圧レベルにさせる第３フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第４フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御する。
【００１５】
上記の第４の駆動用ドライバによれば、制御回路が、少なくとも、第１の比較回路による比較結果と第２の比較回路による比較結果との組み合わせに基づいて、駆動用ドライバの動作フェーズを、第１フェーズから第４フェーズまでのうちのいずれかの動作フェーズに決定する。これにより、制御回路が、駆動用ドライバの動作フェーズに合わせて、充電方向切替用スイッチング素子および極性信号切替用スイッチング素子の導通状態の切り替えを制御することが可能となる。
【００１６】
本発明による第５の駆動用ドライバは、前記制御回路は、最初に前記第１フェーズになる前と、前記第１フェーズから前記第４フェーズまでの各動作フェーズが所定の回数繰り返された後に再度前記第１フェーズになる前とに、前記駆動用電源から前記第１の充放電素子にエネルギーを補充するエネルギー補充フェーズになるように、前記エネルギー補充用素子の導通状態を制御する。
【００１７】
上記の第５の駆動用ドライバによれば、制御回路が、エネルギー補充用素子の動作およびスイッチング素子の導通状態の切り替えを制御することで、駆動用電源から第１の充放電素子にエネルギーを充電させることが可能となる。
本発明による第６の駆動用ドライバは、前記変調回路は、前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第１の充放電素子の両端子間の電圧成分とが出力される状態と、前記傾き決定回路に対して、前記第１の充放電素子の両端子間の電圧成分が出力される状態とを交互に切り替える電圧成分切替用スイッチング素子を備え、前記制御回路は、前記第１フェーズおよび前記第３フェーズのとき、前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第１の充放電素子の両端子間の電圧成分とが出力される状態になり、前記第２フェーズおよび前記第４フェーズのとき、前記傾き決定回路に対して、前記第１の充放電素子の両端子間の電圧成分が出力される状態になるように、前記電圧成分切替用スイッチング素子の導通状態を制御することを特徴とする。
【００１８】
上記の第６の駆動用ドライバによれば、第１フェーズおよび第３フェーズのときには、第１の充放電素子から第２の充放電素子にエネルギーがチャージされる。また、第２フェーズおよび第４フェーズのときには、容量性負荷から第２の充放電素子にエネルギーがチャージされる。このため、容量性負荷の両端子間の電圧変化成分に含まれる電圧成分は、駆動用ドライバの動作フェーズによって異なる。
【００１９】
そこで、制御回路が、傾き決定回路に対して、動作フェーズに応じて打ち消したい電圧成分が出力されるように、電圧成分切替用スイッチング素子の導通状態を切り替える。これにより、駆動用ドライバの動作フェーズに応じて、最適な傾きをもつ二次の基準波を得ることが可能になる。
本発明による第７の駆動用ドライバは、前記第２の充放電素子を流れる電流が減少し始めてから０（Ａ）になるまでの間の状態であるか否かを監視して、その監視結果に応じた電圧レベルの電流監視結果信号を出力する電流監視回路と、を備え、前記制御回路は、少なくとも、前記第１フェーズから第４フェーズまでの各動作フェーズにおいて、前記電流監視回路から出力された電流監視結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを、前記第２の充放電素子に充電させる充電フェーズと、前記第２の充放電素子に充電さたれエネルギーを、前記容量性負荷または前記第１の充放電素子に転送する転送フェーズと、前記第１の充放電素子と前記第２の充放電素子と前記容量性負荷との間で、前記第１の充放電素子、前記第２の充放電素子または前記容量性負荷に充電されたエネルギーの充電および転送を行わない待機フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御する。
【００２０】
上記の第７の駆動用ドライバによれば、制御回路が、変調回路によって変調された信号と電流監視回路による監視結果信号との組み合わせに基づいて、駆動用ドライバの動作フェーズを、さらに詳細に、充電フェーズ、転送フェーズ、および待機フェーズのうちのいずれかの動作フェーズに決定する。これにより、制御回路が、充電方向切替用スイッチング素子および極性信号切替用スイッチング素子の導通状態の切り替えを制御することが可能となる。
【００２１】
本発明による第８の駆動用ドライバは、前記制御回路は、前記エネルギー補充フェーズにおいて、前記駆動用電源から、前記第１の充放電素子にエネルギーを充電させる充電フェーズと、前記駆動用電源から、前記第１の充放電素子にエネルギーを充電させない待機フェーズとの各動作フェーズになるように、前記エネルギー補充用素子の導通状態の切り替えを制御する。
【００２２】
上記の第８の駆動用ドライバによれば、制御回路が、エネルギー補充フェーズを、さらに詳細に、充電フェーズまたは待機フェーズの動作フェーズに決定する。これにより、制御回路が、エネルギー補充用素子の導通状態の切り替えを制御することが可能となる。
本発明による第９の駆動用ドライバは、前記第１の充放電素子は、前記駆動用電源と、グランドとの間に接続され、前記第２の充放電素子は、前記第１の充放電素子の正極端子と、前記容量性負荷の正極端子との間に接続され、前記充電方向切替用スイッチング素子は、前記第２の充放電素子の容量性負荷側の端子と、前記第１の充放電素子の負極端子との間、または前記第１の充放電素子の正極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間のうち、少なくとも前記第２の充放電素子の容量性負荷側の端子と、前記第１の充放電素子の負極端子との間に接続され、前記極性切替用スイッチング素子は、前記第２の充放電素子の容量性負荷側の端子と、前記容量性負荷の正極端子との間に接続され、かつ、前記容量性負荷の負極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間に接続された正極側スイッチング素子と、前記第２の充放電素子の容量性負荷側の端子と、前記容量性負荷の負極端子との間に接続され、かつ、前記容量性負荷の正極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間に接続された負極側スイッチング素子とであって、前記制御回路は、前記第１フェーズの充電フェーズ、前記第２フェーズの転送フェーズ、前記第３フェーズの充電フェーズ、および前記第４フェーズの転送フェーズのとき、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第１フェーズの転送フェーズ、および前記第２フェーズの充電フェーズのとき、前記正極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第３フェーズの転送フェーズ、および前記第４フェーズの充電フェーズのとき、前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第１フェーズの待機フェーズ、前記第２フェーズの待機フェーズ、前記第３フェーズの待機フェーズ、および前記第４フェーズの待機フェーズのとき、前記充電方向切替用スイッチング素子、前記正極側スイッチング素子、および前記負極側スイッチング素子の導通状態がオフ状態にすることによって閉回路が形成されないように制御する。
【００２３】
上記の第９の駆動用ドライバによれば、制御回路が、駆動用ドライバの動作フェーズに合わせて、充電方向切替用スイッチング素子、正極側スイッチング素子、および負極側スイッチング素子の導通状態の切り替えを制御する。すると、駆動用ドライバは、充電方向切替用スイッチング素子の導通状態がオン状態になって形成された閉回路によって、第１の充放電素子と第２の充放電素子との間でエネルギーをやりとりする。また、駆動用ドライバは、正極側スイッチング素子の導通状態がオン状態になって形成された閉回路によって、第２の充放電素子と容量性負荷との間で、容量性負荷の正極端子側からエネルギーをやりとりする。さらに、駆動用ドライバは、負極側スイッチング素子の導通状態をオン状態にして閉回路によって、第２の充放電素子と容量性負荷との間で、容量性負荷の負極端子を介してエネルギーをやりとりする。この各素子間と容量性負荷との間のエネルギーの変化に合わせて、差動信号である駆動信号のうちの一方の信号の電圧値と、他方の信号の電圧値とを交互に変化させることが可能となる。
【００２４】
本発明による第１０の駆動用ドライバは、前記エネルギー補充用素子は、前記駆動用電源と、前記第１の充放電素子の正極端子との間に接続され、前記制御回路は、前記エネルギー補充フェーズの充電フェーズのとき、前記エネルギー補充用素子の導通状態がオン状態になるように制御して、前記エネルギー補充フェーズの待機フェーズのとき、前記エネルギー補充用素子の導通状態がオフ状態になるように制御する。
【００２５】
上記の第１０の駆動用ドライバによれば、制御回路が、エネルギー補充用素子の導通状態がオン状態になるように制御する。これにより、エネルギー補充用素子を介して、駆動用電源から第１の充放電素子に、エネルギーを充電させることが可能となる。
本発明による第１１の駆動用ドライバは、前記制御回路は、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路がグランドに接続されるように制御して、前記正極側スイッチング素子および前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路が前記駆動用電源とは別の電源、前記グランド、または前記グランドとは別のグランドに接続されるように制御する。
【００２６】
上記の第１１の駆動用ドライバによれば、制御回路が、各スイッチング素子の導通状態をオン状態にして閉回路が形成された際に、その閉回路をグランドまたは電源に接続して回路動作の上の基準電圧レベルを決めることが可能となる。
本発明による駆動用アンプは、前記入力信号の振幅と前記駆動信号の振幅との誤差に基づいて、前記入力信号の振幅を補正した入力信号を出力する誤差抑圧回路と、前記誤差抑圧回路から出力された入力信号を入力して、前記容量性負荷を駆動するための差動信号である駆動信号を生成する上記の第１〜１１のいずれか１つの駆動用ドライバとを備えることを特徴とする。
【００２７】
上記の駆動用アンプによれば、駆動用アンプの回路を構成するための耐圧性能が高いスイッチング素子の数を、なるべく少なくすることが可能となる。
本発明による情報機器は、容量性負荷と、入力信号を生成する入力信号生成回路と、前記入力信号生成回路によって生成された入力信号に基づいて、前記容量性負荷を駆動するための駆動信号を出力する上記の第１２の駆動用アンプと、前記入力信号生成回路および前記駆動用アンプに所定の電源電圧を供給する駆動用電源とを備えることを特徴とする。
【００２８】
上記の情報機器によれば、上記の駆動用アンプを備えて構成される。また、容量性負荷に充電されたエネルギーを抵抗等の素子でなるべく無駄に消費することなく、第２の充放電素子を介して第１の充放電素子にエネルギーを再び充電している。このため、駆動用アンプから出力される出力信号の電圧レベルを従来より高めるのみならず、容量性負荷を低消費電力で駆動することが可能となる。
【発明の効果】
【００２９】
本発明によれば、情報機器の圧電スピーカー等の容量性負荷を駆動するための駆動用アンプは、変調回路を構成するランプ波発生回路が、容量性負荷の両端子間の電圧変化分に含まれる、第２の充放電素子にエネルギーをチャージする元の第１の充放電素子の両端子間の電圧の成分と、第２の充放電素子にエネルギーをチャージする元の容量性負荷の両端子間の電圧の成分とを打ち消すような傾きをもち、かつ、その傾きにチャージ時間の二乗が乗じられたランプ波等の基準波を発生させる。さらに、比較回路は、その基準波の電圧値と入力信号の電圧値とに基づいて、チャージ時間を示すパルス幅のＰＷＭ信号等の変調信号を生成する。
【００３０】
そして、ゲートドライバ回路は、その変調信号に基づいて駆動制御信号を生成して、駆動制御信号の電圧レベルに応じて各スイッチング素子の導通状態を制御する。これによって、駆動用アンプは、駆動用アンプのゲインが変動するのをなるべく抑えながら差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することができる。
さらに、本発明によれば、駆動用ドライブは、第１の充放電素子と第２の充放電素子とを備え、圧電スピーカー等の容量性負荷に充電されたエネルギーを抵抗等の素子でなるべく無駄に消費させることなく、第２の充放電素子を介して第１の充放電素子にエネルギーを再び充電させる。そして、駆動用ドライブは、その第１の充放電素子に充電されたエネルギーを、容量性負荷を駆動するフェーズで用いる。このため、駆動用ドライバは、主に配線や各素子の抵抗等で消費されたエネルギー分や圧電スピーカー等の容量性負荷の運動エネルギー分だけを、電源から第１の充放電素子に渡して、容量性負荷を低消費電力で駆動することができる。
【図面の簡単な説明】
【００３１】
【図１】本実施形態に係る携帯音楽プレーヤー１０の装置構成を示すブロック図である。
【図２】圧電スピーカー駆動用アンプ１４の装置構成を示すブロック図である。
【図３】スイッチング駆動回路２４の回路構成を示す回路図である。
【図４】圧電スピーカー駆動用アンプ１４の各動作フェーズにおける比較結果信号Ｓａ，Ｓｂ、および駆動信号ＶＣＰ，ＶＣＮの各電圧値を示すタイムチャートである。
【図５】スイッチング駆動回路２４のエネルギー補充フェーズ、エネルギー補充フェーズ、第１フェーズおよび第２フェーズにおける等価回路を示す回路図である。
【図６】スイッチング駆動回路２４の第３フェーズおよび第４フェーズにおける等価回路を示す回路図である。
【図７】圧電スピーカー駆動用アンプ１４の初回目のエネルギー補充フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図８】圧電スピーカー駆動用アンプ１４の第１フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図９】圧電スピーカー駆動用アンプ１４の第２フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図１０】圧電スピーカー駆動用アンプ１４の第３フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図１１】圧電スピーカー駆動用アンプ１４の第４フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図１２】圧電スピーカー駆動用アンプ１４の２回目以降のエネルギー補充フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図１３】ゲートドライバ回路２３の回路構成を示すブロック図である。
【図１４】圧電スピーカー駆動用アンプ１４を、入出力間のゲインがＧ１，Ｇ２であるシステム５０として考えた場合のシステム５０の構成を示すブロック図である。
【図１５】システム５０のアンプ５２ｂの回路構成を示すブロック図である。
【図１６】時間ｔ（μＳ）に対する出力電圧値Ｖｏの変化を示すグラフである。
【図１７】傾きｋをもつ一次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調するときの、チャージ時間ｔ（μＳ）と、ゲインＧ２をもつアンプ５２ｂに入力された信号の電圧値Ｖ（Ｖ）との間の関係を示すグラフである。
【図１８】Ｖｘ，Ｖｎ−１の２つの電圧成分をキャンセルすることができるような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調するときの、チャージ時間ｔ（μＳ）と、ゲインＧ２をもつアンプ５２ｂに入力された信号の電圧値Ｖ（Ｖ）との間の関係を示すグラフである。
【図１９】ＰＷＭ回路２２を構成するランプ波発生回路６１の内部回路構成を示すブロック図である。
【図２０】スイッチング駆動回路２４の第１の変形例であるスイッチング駆動回路１００の回路構成を示す回路図である。
【図２１】スイッチング駆動回路２４の第２の変形例であるスイッチング駆動回路２００の回路構成を示す回路図である。
【図２２】スイッチング駆動回路２４を集積回路（以下、「ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）」と記す。」として構成した場合のスイッチング駆動回路３００の回路構成を示す回路図である。
【図２３】スイッチング駆動回路１００をＩＣとして構成した場合のスイッチング駆動回路４００の回路構成を示す回路図である。
【図２４】スイッチング駆動回路２００をＩＣとして構成した場合のスイッチング駆動回路５００の回路構成を示す回路図である。
【発明を実施するための形態】
【００３２】
以下、添付図面を参照しながら、本発明の駆動用ドライバ、駆動用アンプおよび情報機器の好適な実施形態を詳細に説明する。
（携帯音楽プレーヤー１０の装置構成）
まず、図１を参照して、本発明に係る駆動用ドライバを駆動用アンプとして備えた情報機器の一例として、携帯音楽プレーヤー１０の装置構成を説明する。
【００３３】
図１は、携帯音楽プレーヤー１０の装置構成を示すブロック図である。図１に示す携帯音楽プレーヤー１０は、制御部１１と、タッチパネル１２と、メモリ１３と、圧電スピーカー駆動用アンプ１４と、圧電スピーカー１５と、リチウムイオン電池１６とを備えて構成される。
制御部１１は、携帯音楽プレーヤー１０を構成する各部と制御信号等を送受信して、携帯音楽プレーヤー１０の全体を統括して制御するものである。制御部１１は、リチウムイオン電池１６から所定の電源電圧ＶＤＤが供給される。制御部１１は、入力信号生成回路を兼ねており、入力信号であるオーディオ信号ＶＩＰ，ＶＩＮを生成して、生成されたオーディオ信号ＶＩＰ，ＶＩＮを圧電スピーカー駆動用アンプ１４に出力する。
【００３４】
タッチパネル１２は、再生する曲目や音量をユーザーが選択したり、再生中の曲目や現在の機器の状態等を表示したりするものである。
メモリ１３は、制御部１１で実行されるプログラムや、外部のパーソナルコンピューター等から取り込んだ音楽ファイル等を記憶するものである。
圧電スピーカー駆動用アンプ１４は、リチウムイオン電池１６からの電源電圧ＶＤＤと、制御部１１から出力されたオーディオ信号ＶＩＰ，ＶＩＮとを入力して、圧電スピーカー１５を駆動する駆動用アンプである。
【００３５】
圧電スピーカー１５は、圧電体と電極とを備えており、その圧電体を挟む電極に電圧を加えることにより、圧電体を振動させて音を出力する圧電素子、つまり容量性負荷である。なお、容量性負荷である圧電スピーカー１５には正極端子及び負極端子があるが、この正極端子及び負極端子とは、印加電圧に制限がある電解コンデンサのように素子に印加する電圧を示すものではなく、信号の極性を表すものである。
【００３６】
リチウムイオン電池１６は、商用電源等により充電可能な二次電池であり、制御部１１や圧電スピーカー駆動用アンプ１４に動作電圧を供給する駆動用電源である。また、圧電スピーカー駆動用アンプ１４の動作電圧がリチウムイオン電池１６から出力される電源電圧ＶＤＤより高い場合には、ＤＣ−ＤＣコンバータ等の昇圧回路を用いて電源電圧ＶＤＤを昇圧しても良い。
【００３７】
また、背景技術で説明したように、一般的な駆動用アンプでは、駆動用電源や電源電圧を昇圧するＤＣ−ＤＣコンバータ等から圧電スピーカー等にエネルギーを充電している。ＤＣ−ＤＣコンバータの動作方式として、連続電流モード（以下、「ＣＣＭ（Ｃｏｎｔｉｎｕｏｕｓ Ｃｏｎｄｕｃｔｉｏｎ Ｍｏｄｅ」と記す。）と、負連続電流モード（以下、「ＤＣＭ（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ Ｃｏｎｄｕｃｔｉｏｎ Ｍｏｄｅ」と記す。）とがある。前者のＣＣＭにおいては、安定した位相補償を実現するために、信号の帯域を狭めなければならないことがある。このため、駆動用アンプがオーディオ信号を扱うものである場合、駆動用アンプを駆動する際の駆動用電源や電源電圧を昇圧する動作方法として、ＣＣＭは比較的不向きであり、ＤＣＭの方がＣＣＭよりも適している。
【００３８】
なお、本実施形態においては、本発明に係る圧電スピーカー駆動用アンプ１４を備えた情報機器を携帯音楽プレーヤー１０として説明するが、情報機器はこれ以外にも携帯電話機や携帯ＤＶＤプレーヤー等であっても良い。また、圧電スピーカー駆動用アンプ１４によって駆動される負荷は、容量性負荷であれば良く、圧電スピーカー１５に限定されない。例えば、容量性負荷は、圧電スピーカー１５以外の様々な圧電素子やモジュレーターのような容量性負荷であっても良い。
【００３９】
（圧電スピーカー駆動用アンプ１４の回路構成）
続いて、図２を参照して、本発明に係る駆動用アンプの一例として、携帯音楽プレーヤー１０の圧電スピーカー駆動用アンプ１４の装置構成を説明する。
図２は、圧電スピーカー駆動用アンプ１４の回路構成を示すブロック図である。図２に示す圧電スピーカー駆動用アンプ１４は、誤差抑圧回路２１と、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）回路２２と、ゲートドライバ回路２３と、スイッチング駆動回路２４と、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）回路２５ａ，２５ｂと、電流監視回路３０と、第１の比較回路３１ａと、第２の比較回路３１ｂとを備えて構成される。
【００４０】
誤差抑圧回路２１は、入力端子２６，２７から差動信号で入力されるオーディオ信号ＶＩＰ，ＶＩＮの振幅と、出力側から差動信号で帰還する駆動信号ＶＣＰ，ＶＣＮの振幅との誤差を検出し、検出された振幅の誤差に基づいてオーディオ信号ＶＩＰ，ＶＩＮの振幅を補正したオーディオ信号ＶＩＰ´，ＶＩＮ´を出力する回路である。
ＰＷＭ回路２２は、誤差抑圧回路２１から出力されたオーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調して、変調信号であるＰＷＭ信号を出力する変調回路である。なお、本実施形態における変調方式は、ＰＷＭ変調であるが、これに限定されない。変調方式は、ＰＷＭ変調以外にも、例えばデルタシグマ変調を含むＰＤＭ（Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）変調等であっても良い。
【００４１】
ゲートドライバ回路２３は、ＰＷＭ回路２２から出力されたＰＷＭ信号Ｓｐと、電流監視回路３０から出力された電流監視結果信号Ｓｉと、第１の比較回路３１ａから出力された比較結果信号Ｓａと、第２の比較回路３１ｂから出力された比較結果信号Ｓｂとの少なくとも４つの信号に基づいて、スイッチング駆動回路２４を構成する後述する各スイッチング素子を駆動するための駆動制御信号φ０〜φ４を生成して出力する回路である。
【００４２】
スイッチング駆動回路２４は、ゲートドライバ回路２３から出力された駆動制御信号φ０〜φ４によって、スイッチング駆動回路２４を構成する各スイッチング素子の導通状態が動作して、出力端子２８，２９を介して接続された圧電スピーカー１５に駆動信号ＶＣＰ，ＶＣＮを出力する回路である。
ＬＰＦ回路２５ａ，２５ｂは、スイッチング駆動回路２４から出力された駆動信号ＶＣＰ，ＶＣＮを入力側に帰還させる際に、駆動信号ＶＣＰ，ＶＣＮの高周波成分を除去して、駆動信号ＶＣＰ，ＶＣＮの低周波成分を取り出すフィルタリング回路である。
【００４３】
電流監視回路３０は、スイッチング駆動回路２４を構成する後述するインダクタに流れる電流値を監視して、インダクタに流れる電流値の状態に応じて、所定の電圧レベルであるＨレベル、またはＨレベルより低い電圧レベルであるＬレベルの電流監視結果信号Ｓｉを出力する回路である。電流監視回路３０は、インダクタに流れる電流値が０（Ａ）である間、またインダクタに流れる電流値が０（Ａ）から上昇し始めてから減少し始めるまでの間、Ｌレベルの電流監視結果信号Ｓｉを出力する。これとは逆に、インダクタに流れる電流値が上昇した後に減少し始めてから再び０（Ａ）になるまでの間、Ｈレベルの電流監視結果信号Ｓｉを出力する。
【００４４】
第１の比較回路３１ａは、誤差抑圧回路２１から出力されたオーディオ信号ＶＩＰ´の電圧値とオーディオ信号ＶＩＮ´の電圧値とを比較する回路である。そして、第１の比較回路３１ａは、その比較結果に応じて、ＨレベルまたはＬレベルの比較結果信号Ｓａを出力する。例えば、第１の比較回路３１ａは、誤差抑圧回路２１から差動信号で出力された一方の信号の電圧値が他方の信号の電圧値より高くなると、Ｈレベルの比較結果信号Ｓａを出力する。これとは逆に、第２の比較回路３１ｂは、他方の信号の電圧値が一方の信号の電圧値より高くなると、Ｌレベルの比較結果信号Ｓａを出力する。
【００４５】
第２の比較回路３１ｂは、スイッチング駆動回路２４から出力された駆動信号ＶＣＰの電圧値と、駆動信号ＶＣＮの電圧値とを比較する回路である。そして、第２の比較回路３１ｂは、その比較結果に応じて、ＨレベルまたはＬレベルの比較結果信号Ｓｂを出力する。例えば、第２の比較回路３１ｂは、駆動信号ＶＣＰの電圧値が駆動信号ＶＣＮの電圧値より高くなると、Ｌレベルの比較結果信号Ｓｂを出力する。これとは逆に、第２の比較回路３１ｂは、駆動信号ＶＣＮの電圧値が駆動信号ＶＣＰの電圧値より高くなると、Ｈレベルの比較結果信号Ｓｂを出力する。
【００４６】
上記で説明したゲートドライバ回路２３と、スイッチング駆動回路２４と、電流監視回路３０と、第１の比較回路３１ａと、第２の比較回路３１ｂとから、圧電スピーカー１５を駆動するための駆動信号ＶＣＰ，ＶＣＮを出力する駆動用ドライバを構成している。そして、ゲートドライバ回路２３は、その駆動用ドライバの制御回路として機能する。
【００４７】
（スイッチング駆動回路２４の回路構成）
続いて、図３を参照して、本発明に係るスイッチング駆動回路２４の回路構成を説明する。
図３は、スイッチング駆動回路２４の回路構成を示す回路図である。図３に示すスイッチング駆動回路２４は、キャパシタ４１と、インダクタ４２と、ＰＭＯＳトランジスタ４３，４５〜４７と、ＮＭＯＳトランジスタ４４とを備えて構成される。
キャパシタ４１は、電源電圧ＶＤＤを出力する駆動用電源と、グランドとの間に接続される。このキャパシタ４１には、リチウムイオン電池１６の電源電圧ＶＤＤに対応するエネルギーが充電される。そして、その充電されたエネルギーが、キャパシタ４１から放電される。このキャパシタ４１は、第１の充放電素子として機能する。
【００４８】
本実施形態においては、圧電スピーカー１５の容量が１μＦ程度であるのに対して、キャパシタ４１の容量は圧電スピーカー１５の容量より大きい５０μＦ程度として説明する。勿論、各容量値は、これに限定されない。
インダクタ４２は、キャパシタ４１の正極端子と、圧電スピーカー１５の正極端子との間に接続される。このインダクタ４２には、インダクタ４２に流れる電流値に応じたエネルギーが一時的に充電される。そして、その充電されたエネルギーがインダクタ４２から放電される。このインダクタ４２は、第２の充放電素子として機能する。
【００４９】
ＰＭＯＳトランジスタ４３は、駆動用電源と、キャパシタ４１の正極端子との間に接続される。このＰＭＯＳトランジスタ４３は、駆動制御信号φ０によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えて、電源電圧ＶＤＤに対応するエネルギーをキャパシタ４１に補充するためのスイッチング素子である。ＰＭＯＳトランジスタ４３は、駆動制御信号φ０がＬレベルになると導通状態がオン状態になる。このとき、電源電圧ＶＤＤからキャパシタ４１にエネルギーが充電される。逆に、ＰＭＯＳトランジスタ４３は、駆動制御信号φ０がＨレベルになると導通状態がオフ状態になる。このとき、電源電圧ＶＤＤからキャパシタ４１にエネルギーが充電されない。
【００５０】
このＰＭＯＳトランジスタ４３は、エネルギー補充用スイッチング素子として機能する。
ＮＭＯＳトランジスタ４４は、インダクタ４２の容量性負荷側の端子と、キャパシタ４１の負極端子との間に接続される。ＮＭＯＳトランジスタ４４は、駆動制御信号φ１によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。ＮＭＯＳトランジスタ４４は、駆動制御信号φ１がＨレベルになると導通状態がオン状態になり、駆動制御信号φ１がＬレベルになると導通状態がオフ状態になる。
【００５１】
このＮＭＯＳトランジスタ４４は、キャパシタ４１に充電されたエネルギーをインダクタ４２を介して圧電スピーカー１５に充電させる状態と、圧電スピーカー１５に充電されたエネルギーをインダクタ４２を介してキャパシタ４１に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子として機能する。
ＰＭＯＳトランジスタ４５は、インダクタ４２の容量性負荷側の端子と、ＰＭＯＳトランジスタ４６の駆動用電源側の端子との間に接続される。ＰＭＯＳトランジスタ４５は、駆動制御信号φ２によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。ＰＭＯＳトランジスタ４５は、駆動制御信号φ２がＬレベルになると導通状態がオン状態になり、駆動制御信号φ２がＨレベルになると導通状態がオフ状態になる。
【００５２】
なお、ＰＭＯＳトランジスタ４５は、背景技術で説明した耐圧を調整するために接続されている素子である。ＰＭＯＳトランジスタ４５が接続されていなくても、ＰＭＯＳトランジスタ４６〜４９によってＰＭＯＳトランジスタ４５の導通状態を実質制御することができる。このため、ＰＭＯＳトランジスタ４５は、必ずしも接続する必要はない。ＰＭＯＳトランジスタ４５を接続しない場合には、その部分が結線されて導通状態になっていれば良い。
【００５３】
ＰＭＯＳトランジスタ４６は、インダクタ４２の容量性負荷側の端子と、圧電スピーカー１５の正極端子との間に接続される。また、ＰＭＯＳトランジスタ４７は、圧電スピーカー１５の負極端子と、インダクタ４２の駆動用電源側の端子との間に接続される。ＰＭＯＳトランジスタ４６，４７は、駆動制御信号φ３によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。ＰＭＯＳトランジスタ４６，４７は、駆動制御信号φ３がＬレベルになると導通状態がオン状態になり、駆動制御信号φ３がＨレベルになると導通状態がオフ状態になる。
【００５４】
ＰＭＯＳトランジスタ４８は、インダクタ４２の容量性負荷側の端子と、圧電スピーカー１５の負極端子との間に接続される。また、ＰＭＯＳトランジスタ４９は、圧電スピーカー１５の正極端子と、インダクタ４２の駆動用電源側の端子との間に接続される。ＰＭＯＳトランジスタ４８，４９は、駆動制御信号φ４によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。ＰＭＯＳトランジスタ４８，４９は、駆動制御信号φ４がＬレベルになると導通状態がオン状態になり、駆動制御信号φ４がＨレベルになると導通状態がオフ状態になる。
【００５５】
このＰＭＯＳトランジスタ４５〜４９は、充電方向切替用スイッチング素子であるＮＭＯＳトランジスタ４４によってエネルギーを圧電スピーカー１５に充電させる状態と、エネルギーをキャパシタ４１に充電させる状態とを交互に切り替える際に、圧電スピーカー１５の正極端子側からエネルギーを充電させる状態と、圧電スピーカー１５の負極端子を介してエネルギーを充電させる状態とを交互に切り替える極性切替用スイッチング素子として機能する。特に、ＰＭＯＳトランジスタ４５〜４７は正極側スイッチング素子として機能して、ＰＭＯＳトランジスタ４５，４８，４９は負極側スイッチング素子として機能する。
【００５６】
なお、上記で説明した各ＭＯＳトランジスタのうち２つのバルクが図示されているＭＯＳトランジスタにあっては、後述する圧電スピーカー駆動用アンプ１４の動作フェーズによって、いずれか一方のバルクが選択される。
【００５７】
（圧電スピーカー駆動用アンプ１４の動作フェーズ）
続いて、図４を参照して、圧電スピーカー駆動用アンプ１４の動作フェーズを説明する。
図４は、圧電スピーカー駆動用アンプ１４の各動作フェーズにおける比較結果信号Ｓａ，Ｓｂおよび駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。図４の縦軸は、第１の比較回路３１ａから出力された比較結果信号Ｓａの電圧レベル、第２の比較回路３１ｂから出力された比較結果信号Ｓｂの電圧レベル、および圧電スピーカー駆動用アンプ１４から出力された駆動信号ＶＣＮ，ＶＣＰの電圧値を示す。また、横軸は、時間Ｔを示す。
【００５８】
圧電スピーカー駆動用アンプ１４の動作フェーズには、第１フェーズから第４フェーズまでの４つのフェーズがある。そして、第４フェーズが終わると第１フェーズに戻って、各動作フェーズが繰り返される。
まず、第１フェーズは、駆動信号ＶＣＰの電圧値を増加させて、駆動信号ＶＣＮの電圧値を所定の電圧レベルであるアナロググランド電圧レベルＶＬＰにさせるフェーズである。次の第２フェーズは、駆動信号ＶＣＮの電圧値をアナロググランド電圧レベルＶＬＰにさせて、駆動信号ＶＣＰの電圧値を減少させるフェーズである。
【００５９】
また、第３フェーズは、第１フェーズおよび第２フェーズとは逆に、駆動信号ＶＣＮの電圧値を増加させて、駆動信号ＶＣＰの電圧値をアナロググランド電圧レベルＶＬＰにさせるフェーズである。次の第４フェーズは、駆動信号ＶＣＰの電圧値をアナロググランド電圧レベルＶＬＰにさせて、駆動信号ＶＣＮの電圧値を減少させるフェーズである。
これらの動作フェーズは、圧電スピーカー駆動用アンプ１４が、主に比較結果信号Ｓａの電圧レベルと、比較結果信号Ｓｂの電圧レベルとの組み合わせによって決める。なお、圧電スピーカー駆動用アンプ１４が動作フェーズを決定する際に同期をとる必要があるため、ＰＷＭ信号Ｓｐも必要であるがここでは説明を省略する。
【００６０】
まず、圧電スピーカー駆動用アンプ１４は、比較結果信号Ｓａの電圧レベルによって、駆動信号ＶＣＰまたは駆動信号ＶＣＮの電圧値を増加させるフェーズであるか、減少させるフェーズであるかを決める。例えば、比較結果信号ＳａがＬレベルであるときは、駆動信号ＶＣＰまたは駆動信号ＶＣＮの電圧値を増加させる第１フェーズまたは第３フェーズになる。これとは逆に、比較結果信号ＳａがＨレベルであるときは、駆動信号ＶＣＰまたは駆動信号ＶＣＮの電圧値を減少させる第２フェーズまたは第４フェーズになる。
【００６１】
さらに、圧電スピーカー駆動用アンプ１４は、比較結果信号Ｓｂの電圧レベルによって、駆動信号ＶＣＰの電圧値を変化させるフェーズであるか、または駆動信号ＶＣＮの電圧値を変化させるフェーズであるかを決める。例えば、比較結果信号ＳｂがＬレベルであるときは、駆動信号ＶＣＰの電圧値を変化させる第１フェーズまたは第２フェーズになる。これとは逆に、比較結果信号ＳｂがＨレベルであるときは、駆動信号ＶＣＮの電圧値を変化させる第３フェーズまたは第４フェーズになる。
【００６２】
要するに、比較結果信号ＳａがＬレベルであり、比較結果信号ＳｂがＬレベルであるときには、圧電スピーカー駆動用アンプ１４の動作フェーズは第１フェーズになる。また、比較結果信号ＳａがＨレベルであり、比較結果信号ＳｂがＬレベルであるときには、圧電スピーカー駆動用アンプ１４の動作フェーズは第２フェーズになる。比較結果信号ＳａがＬレベルであり、比較結果信号ＳｂがＨレベルであるときには、圧電スピーカー駆動用アンプ１４の動作フェーズは第３フェーズになる。比較結果信号ＳａがＨレベルであり、比較結果信号ＳｂがＨレベルであるときには、圧電スピーカー駆動用アンプ１４の動作フェーズは第４フェーズになる。
【００６３】
なお、この後に説明するが、上記の各動作フェーズとは別に、電源電圧ＶＤＤに対応するエネルギーをキャパシタ４１に充電させるフェーズとしてエネルギー補充フェーズがある。
また、この後詳細に説明するが、圧電スピーカー駆動用アンプ１４の動作フェーズが、第１フェーズから第２フェーズに切り替わるとき（図４中に矢印で示した切替点）と、第３フェーズから第４フェーズに切り替わるとき（図４中に矢印で示した切替点）とで、圧電スピーカー１５の電圧の変化量によって、圧電スピーカー駆動用アンプ１４に入力された信号と圧電スピーカー駆動用アンプ１４から出力された信号との間のゲイン、つまり圧電スピーカー駆動用アンプ１４の全体を一つのシステムとして捉えたときのそのシステム全体のゲインが大きく変化することがある。このため、本装置においては、圧電スピーカー１５等の容量性負荷を効率良く駆動させるために、システム全体のゲインを一定になるようにしている。
【００６４】
（スイッチング駆動回路２４の各動作フェーズにおける各素子のエネルギーの変化）
続いて、図５および図６を参照して、スイッチング駆動回路２４の各動作フェーズにおける各素子のエネルギーの変化を説明する。
図５および図６は、スイッチング駆動回路２４の各動作フェーズにおけるスイッチング駆動回路２４の等価回路を示す回路図である。図５に示す等価回路（１ａ）は、エネルギー補充フェーズにおけるスイッチング駆動回路２４の等価回路を示す。図５に示す等価回路（１ｂ）および等価回路（１ｃ）は、第１フェーズにおけるスイッチング駆動回路２４の等価回路を示す。図５に示す等価回路（１ｄ）および等価回路（１ｅ）は、第２フェーズにおけるスイッチング駆動回路２４の等価回路を示す。また、図６に示す等価回路（２ａ）および等価回路（２ｂ）は、第３フェーズにおけるスイッチング駆動回路２４の等価回路を示す。図６に示す等価回路（２ｃ）および等価回路（２ｄ）は、第４フェーズにおけるスイッチング駆動回路２４の等価回路を示す。
【００６５】
スイッチング駆動回路２４は、その動作フェーズ毎に合わせて、駆動制御信号φ０〜φ４によりＰＭＯＳトランジスタ４３，４５〜４７およびＮＭＯＳトランジスタ４４の導通状態を切り替えることで、スイッチング駆動回路２４の接続形態が変わる。
まず、等価回路（１ａ）に示すように、エネルギー補充フェーズにおいて、ＰＭＯＳトランジスタ４３の導通状態がオン状態になってキャパシタ４１の正極端子が駆動用電源に接続され、キャパシタ４１の負極端子がグランドに接続される。これにより、電源電圧ＶＤＤに対応するエネルギーがキャパシタ４１に充電される。
【００６６】
次に、等価回路（１ｂ）に示すように、第１フェーズにおいて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４５の導通状態がオン状態になってキャパシタ４１とインダクタ４２とが接続される。この閉回路により、キャパシタ４１に充電されていたエネルギーがインダクタ４２に移動して、そのエネルギーがインダクタ４２に充電される。
ここで、キャパシタ４１のエネルギーが移動する前のキャパシタ４１の両端子間の電圧値をＶ1（Ｖ）とし、キャパシタ４１のエネルギーが移動した後のキャパシタ４１の両端子間の電圧値をＶ2（Ｖ）とすると、キャパシタ４１の両端子間の電圧値は、エネルギーが移動する前後でＶ1（Ｖ）からＶ2（Ｖ）に減少していく。このため、キャパシタ４１から移動したエネルギーΔＥC1（Ｊ）は、
ΔＥC1＝（１／２）Ｃ1（Ｖ12−Ｖ22） ……式（１）
となる。
【００６７】
また、インダクタ４２にエネルギーが転送される前のインダクタ４２に流れる電流値は０（Ａ）であり、インダクタ４２にエネルギーが転送された後のインダクタ４２に流れる電流値をＩ1（Ａ）としたとき、インダクタ４２に流れる電流値は、エネルギーが転送される前後で０（Ａ）からＩ1（Ａ）に増加していく。このため、インダクタ４２に転送されたエネルギーΔＥL（Ｊ）は、
ΔＥL＝（１／２）Ｌ（Ｉ12−０）
＝（１／２）ＬＩ12 ……式（２）
となる。
【００６８】
インダクタのインダクタンスをＬ（Ｈ）、キャパシタのキャパシタンスをＣ（Ｆ）、電圧値をＶ（Ｖ）、電流値をＩ（Ａ）とすると、インピーダンスＺ＝√（Ｌ／Ｃ）（Ω）、Ｖ＝ＩＺ（Ｖ）であるので、
Ｖ＝Ｉ×√（Ｌ／Ｃ） ……式（３）
となる。キャパシタ４１のキャパシタンスＣ（Ｆ）をＣ1（Ｆ）として、式（３）を式（１）に代入すると、
ΔＥC1＝（１／２）Ｃ1（Ｖ12−Ｖ22）
＝（１／２）Ｃ1（Ｉ12（Ｌ／Ｃ1）−０2（Ｌ／Ｃ1））
＝（１／２）ＬＩ12−０
＝（１／２）ＬＩ12 ……式（４）
となる。よって、キャパシタ４１から移動したエネルギーΔＥC1（Ｊ）とインダクタ４２に充電されたエネルギーΔＥL（Ｊ）とは等しくなる。つまり、キャパシタ４１からインダクタ４２にエネルギーが転送される際に、配線や各素子の抵抗値等を無視すれば、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSS（Ｊ）とすると、エネルギー保存の法則によって、キャパシタ４１から移動したエネルギーΔＥC1（Ｊ）は、
ΔＥC1＝ΔＥL＋ＥLOSS ……式（５）
となる。
【００６９】
次に、等価回路（１ｃ）に示すように、第１フェーズにおいて、ＰＭＯＳトランジスタ４６，４７の導通状態がオン状態になって、インダクタ４２と圧電スピーカー１５とが接続される。この閉回路により、第２フェーズと同様に、圧電スピーカー１５にエネルギーが転送される前のインダクタ４２に流れる電流値はＩ1（Ａ）であり、圧電スピーカー１５にエネルギーが転送された後のインダクタ４２に流れる電流値は０（Ａ）となるので、インダクタ４２に流れる電流値は、エネルギーが転送される前後でＩ1（Ａ）から０（Ａ）に減少していく。このため、インダクタ４２に転送されたエネルギーΔＥL（Ｊ）は、
ΔＥL＝（１／２）ＬＩ12 ……式（６）
となる。
【００７０】
また、圧電スピーカー１５にエネルギーが移動する前の圧電スピーカー１５の両端子間の電圧値をＶ3（Ｖ）とし、圧電スピーカー１５にエネルギーが移動した後の圧電スピーカー１５の両端子間の電圧値をＶ4（Ｖ）とすると、圧電スピーカー１５の両端子間の電圧値は、エネルギーが移動する前後でＶ3（Ｖ）からＶ4（Ｖ）に増加していく。このため、圧電スピーカー１５から移動したエネルギーΔＥC2（Ｊ）は、
ΔＥC2＝（１／２）Ｃ2（Ｖ42−Ｖ32） ……式（７）
となる。
【００７１】
式（３）のキャパシタンスＣ（Ｆ）をＣ2（Ｆ）とし、式（７）に式（３）を代入して式（７）を展開すると、式（６）で示されるインダクタ４２に転送されたエネルギーΔＥL（Ｊ）と、式（７）で示される圧電スピーカー１５に移動したエネルギーΔＥC2（Ｊ）とは等しくなる。このため、第３フェーズにおいてインダクタ４２から圧電スピーカー１５にエネルギーを転送する際にも、第２フェーズと同様に配線や各素子の抵抗値等を無視すればエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSS（Ｊ）とすると、エネルギー保存の法則によって、圧電スピーカー１５から移動したエネルギーΔＥC2（Ｊ）は、
ΔＥC2＝ΔＥL＋ＥLOSS ……式（８）
となる。
【００７２】
次に、等価回路（１ｄ）に示すように、第２フェーズにおいて、ＰＭＯＳトランジスタ４６，４７の導通状態がオン状態のまま変わらず、インダクタ４２と圧電スピーカー１５とが接続されている。そして、この閉回路により、圧電スピーカー１５に充電されていたエネルギーがインダクタ４２に充電される。
圧電スピーカー１５のエネルギーが移動する前の圧電スピーカー１５の両端子間の電圧値をＶ5（Ｖ）とし、圧電スピーカー１５のエネルギーが移動した後のキャパシタ４１の両端子間の電圧値をＶ６（Ｖ）とすると、圧電スピーカー１５の両端子間の電圧値は、エネルギーが移動する前後でＶ5（Ｖ）からＶ６（Ｖ）に減少していく。このため、圧電スピーカー１５から移動したエネルギーΔＥC3（Ｊ）は、
ΔＥC3＝（１／２）Ｃ2（Ｖ52−Ｖ62） ……式（９）
となる。
【００７３】
また、インダクタ４２にエネルギーが転送される前のインダクタ４２に流れる電流値は０（Ａ）であり、インダクタ４２にエネルギーが転送された後のインダクタ４２に流れる電流値をＩ2（Ａ）とすれば、インダクタ４２に流れる電流値は、エネルギーが転送される前後で０（Ａ）からＩ2（Ａ）に増加していく。このため、インダクタ４２に転送されたエネルギーΔＥL（Ｊ）は、
ΔＥL＝（１／２）ＬＩ22 ……式（１０）
となる。
【００７４】
式（３）のキャパシタンスＣ（Ｆ）をＣ2（Ｆ）とし、式（９）に式（３）を代入して式（９）を展開すると、圧電スピーカー１５から移動したエネルギーΔＥC3（Ｊ）とインダクタ４２に転送されたエネルギーΔＥL（Ｊ）とは等しくなる。このため、第４フェーズにおいて圧電スピーカー１５からインダクタ４２にエネルギーを充電させる際にも、第２フェーズおよび第３フェーズと同様にエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSS（Ｊ）とすると、エネルギー保存の法則によって、圧電スピーカー１５から移動したエネルギーΔＥC3（Ｊ）は、
ΔＥC3＝ΔＥL＋ＥLOSS ……式（１１）
となる。
【００７５】
次に、等価回路（１ｅ）に示すように、第２フェーズにおいて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４５の導通状態だけがオン状態に切り替わり、インダクタ４２にキャパシタ４１が接続される。すると、この閉回路により、インダクタ４２に充電されていたエネルギーがキャパシタ４１に転送される。
インダクタ４２のエネルギーが移動する前のインダクタ４２の両端子間の電圧値をＶ7（Ｖ）とし、インダクタ４２のエネルギーが移動した後のインダクタ４２の両端子間の電圧値をＶ8（Ｖ）とすると、インダクタ４２の両端子間の電圧値は、エネルギーが移動する前後でＶ7（Ｖ）からＶ8（Ｖ）に増加していく。このため、キャパシタ４１から移動したエネルギーΔＥC4は、
ΔＥC4＝（１／２）Ｃ1（Ｖ82−Ｖ72） ……式（１２）
となる。
【００７６】
また、インダクタ４２にエネルギーが転送される前のインダクタ４２に流れる電流値はＩ2（Ａ）とし、インダクタ４２にエネルギーが転送される前のインダクタ４２に流れる電流値を０（Ａ）とすれば、インダクタ４２に流れる電流値は、エネルギーが転送される前後でＩ2から０（Ａ）に減少していく。このため、インダクタ４２に転送されたエネルギーΔＥL（Ｊ）は、
ΔＥL＝（１／２）ＬＩ22 ……式（１３）
となる。
【００７７】
式（３）のキャパシタのキャパシタンスＣ（Ｆ）をＣ1（Ｆ）とし、式（１２）に式（３）を代入して式（１２）を展開すると、インダクタ４２から移動したエネルギーΔＥL（Ｊ）とキャパシタ４１に転送されたエネルギーΔＥC4（Ｊ）とは等しくなる。このことから、第５フェーズにおいてインダクタ４２からキャパシタ４１にエネルギーを転送する際にも、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSS（Ｊ）とすると、エネルギー保存の法則によって、キャパシタ４１に転送されたエネルギーΔＥC4（Ｊ）は、
ΔＥC4＝ΔＥL＋ＥLOSS ……式（１４）
となる。
【００７８】
上記で説明したようにエネルギーが移動することにより、第１フェーズでは、圧電スピーカー１５に充電されるエネルギーに応じて駆動信号ＶＣＰの電圧値を増加させることができて、第２フェーズでは、駆動信号ＶＣＰの電圧値を減少させることができる。
なお、等価回路（２ａ）〜等価回路（２ｄ）に示すように、第３フェーズおよび第４フェーズにおいて各素子間でエネルギーが移動する流れは、第１フェーズおよび第２フェーズにおいて各素子間でエネルギーが移動する流れと同じである。但し、第３フェーズにおいて圧電スピーカー１５にエネルギーが移動するとき、さらに第４フェーズにおいて圧電スピーカー１５からエネルギーが移動するときに、圧電スピーカー１５の正極端子側ではなく、圧電スピーカー１５の負極端子側からエネルギーがやりとりされる。要するに、ゲートドライバ回路２３が、スイッチング駆動回路２４のＰＭＯＳトランジスタ４６〜４９だけの導通状態を制御することにより、第１フェーズおよび第２フェーズと、第３フェーズおよび第４フェーズとで圧電スピーカー１５の極性が、接続の上で入れ替わっている。上記のような閉回路でエネルギーが移動することにより、第３フェーズでは、圧電スピーカー１５に充電されるエネルギーに応じて駆動信号ＶＣＮの電圧値を増加させることができて、第４フェーズでは、駆動信号ＶＣＮの電圧値を減少させることができる。
【００７９】
このように、圧電スピーカー駆動用アンプ１４の回路を構成するための耐圧性能が高いスイッチング素子の数は、なるべく少なくて済む。
そして、圧電スピーカー駆動用アンプ１４の動作フェーズは、最初に「エネルギー補充フェーズ」になった後に、「第１フェーズ」、「第２フェーズ」、「第３フェーズ」、「第４フェーズ」、「第１フェーズ」、「第２フェーズ」、「第３フェーズ」、「第４フェーズ」のように各動作フェーズが連続して繰り返される。そして、この間に配線や各素子の抵抗等によってエネルギーが、熱などとして徐々に失われていく。このため、例えば所定のエネルギーが失われたときや、第１フェーズから第４フェーズまでの各動作フェーズが所定の回数だけ行われると、再び「エネルギー補充フェーズ」に戻り、配線や各素子の抵抗等によって失われたエネルギー分だけのエネルギーをキャパシタ４１に充電させる。その後に、第１フェーズから第４フェーズまでの各動作フェーズが同様に繰り返される。このときのエネルギーの変化に合わせて、圧電スピーカー駆動用アンプ１４は、駆動信号ＶＣＰの電圧値と、駆動信号ＶＣＮの電圧値とを交互に変化させる。
【００８０】
（圧電スピーカー駆動用アンプ１４の各動作フェーズにおける詳細な動作フェーズ）
続いて、図７〜図１２を参照して、圧電スピーカー駆動用アンプ１４の各動作フェーズにおける詳細な動作フェーズを説明する。
図７は、圧電スピーカー駆動用アンプ１４の初回目のエネルギー補充フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。図８は、圧電スピーカー駆動用アンプ１４の第１フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図９は、圧電スピーカー駆動用アンプ１４の第２フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図１０は、圧電スピーカー駆動用アンプ１４の第３フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図１１は、圧電スピーカー駆動用アンプ１４の第４フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図１２は、圧電スピーカー駆動用アンプ１４の２回目以降のエネルギー補充フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。
【００８１】
なお、なお、図７〜図１２の各図の縦軸は、ＰＷＭ回路２２から出力されたＰＷＭ信号Ｓｐの電圧レベル、第１の比較回路３１ａから出力された比較結果信号Ｓａの電圧レベル、第２の比較回路３１ｂから出力された比較結果信号Ｓｂの電圧レベル、および電流監視回路３０から出力された電流監視結果信号Ｓｉの電圧レベルを示す。
さらに、各図の縦軸は、ＰＭＯＳトランジスタ４３，４５〜４９およびＮＭＯＳトランジスタ４４の導通状態、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42、駆動信号ＶＣＰの電圧値、および駆動信号ＶＣＮの電圧値を示す。
【００８２】
また、上記の各図の横軸は、時間Ｔを示す。
上記で説明したが、圧電スピーカー駆動用アンプ１４の動作フェーズには、第１フェーズから第４フェーズまでの４つのフェーズがある。但し、最初に電源電圧ＶＤＤに対応するエネルギーをキャパシタ４１に充電させる必要がある。このため、圧電スピーカー駆動用アンプ１４の動作フェーズは、第１フェーズになる前にエネルギー補充フェーズになる。
【００８３】
図７に示すように、エネルギー補充フェーズは、さらに待機フェーズおよび充電フェーズの２つの動作フェーズに分かれている。
従って、圧電スピーカー駆動用アンプ１４の動作フェーズは、エネルギー補充フェーズの待機フェーズになる。この待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルによって、ＰＭＯＳトランジスタ４３，４５〜４９およびＮＭＯＳトランジスタ４４の全てのＭＯＳトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ４２から各素子にエネルギーの転送を行わない状態にし、インダクタ４２に流れる電流値ＩL42が完全に０（Ａ）の状態を保つ。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42は変化しない。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、ともにアナロググランド電圧レベルＶＬＰから変化しない。
【００８４】
続いて、圧電スピーカー駆動用アンプ１４の動作フェーズは、エネルギー補充フェーズの充電フェーズになる。この充電フェーズにおいては、駆動制御信号φ０の電圧レベルに応じて、ＰＭＯＳトランジスタ４３のみの導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、キャパシタ４１に電源電圧ＶＤＤに対応するエネルギーがキャパシタ４１に充電される。このため、キャパシタ４１の両端の電圧値ＶC41およびキャパシタ４１のエネルギーΔＥC41は、０（Ｊ）から徐々に増加していく。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、ともにアナロググランド電圧レベルＶＬＰから変化しない。
【００８５】
ここで、圧電スピーカー駆動用アンプ１４の動作フェーズは、再びエネルギー補充フェーズの待機フェーズになる。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42は変化しない。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、ともにアナロググランド電圧レベルＶＬＰから変化しない。
次に、圧電スピーカー駆動用アンプ１４の動作フェーズは、エネルギー補充フェーズから第１フェーズになる。図８に示すように、第１フェーズは、さらに充電フェーズと、転送フェーズと、待機フェーズとの３つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
【００８６】
まず、第１フェーズの充電フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４６，４７の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、キャパシタ４１に充電されたエネルギーがインダクタ４２に充電される。このため、キャパシタ４１の両端の電圧値ＶC41およびキャパシタ４１のエネルギーは減少する。そして、インダクタ４２に流れる電流値ＩL42は０（Ａ）からＩ1（Ａ）に増加するとともに、インダクタ４２のエネルギーは０（Ｊ）からキャパシタ４１の減少分のエネルギーだけ増加していく。なお、キャパシタ４１の電圧値、つまりエネルギーは、配線や各素子の抵抗値等を無視すれば図中に破線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、ともにアナロググランド電圧レベルＶＬＰから変化しない。
【００８７】
続いて、第１フェーズの転送フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４５，４６，４７の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に充電されたエネルギーが圧電スピーカー１５に転送される。このため、インダクタ４２に流れる電流値ＩLはＩ1（Ａ）から０（Ａ）に減少するとともに、インダクタ４２のエネルギーは減少する。そして、圧電スピーカー１５の両端の電圧値ＶC15および圧電スピーカー１５のエネルギーは、０（Ｊ）からインダクタ４２の減少分のエネルギーだけ増加していく。このとき、駆動信号ＶＣＰの電圧値は、アナロググランド電圧レベルＶＬＰから徐々に増加していく。但し、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００８８】
続いて、第１フェーズの待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４６，４７の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ４２から各素子にエネルギーの転送を行わない状態にし、インダクタ４２に流れる電流値ＩL42が完全に０（Ａ）の状態を保つ。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42、圧電スピーカー１５の両端の電圧値ＶC15、キャパシタ４１のエネルギー、インダクタ４２のエネルギー、および圧電スピーカー１５のエネルギーは変化しない。このとき、駆動信号ＶＣＰの電圧値は、直前の転送フェーズで増加させた電圧から変化しない。また、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００８９】
この第１フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図８に示したように駆動信号ＶＣＰの電圧値を増加させていく。但し、駆動信号ＶＣＮの電圧値を、アナロググランド電圧レベルＶＬＰから変化させない。
続いて、圧電スピーカー駆動用アンプ１４の動作フェーズは、第１フェーズから第２フェーズになる。図９に示すように、第２フェーズも、第１フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの３つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
【００９０】
まず、第２フェーズの充電フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４５，４６，４７の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、圧電スピーカー１５に充電されたエネルギーがインダクタ４２に充電される。このため、圧電スピーカー１５の両端の電圧値ＶC15および圧電スピーカー１５のエネルギーは減少する。そして、インダクタ４２に流れる電流値ＩL42は０（Ａ）からＩ2（Ａ）に増加するとともに、インダクタ４２のエネルギーは圧電スピーカー１５の減少分のエネルギーだけ増加していく。なお、第２フェーズにおいても、キャパシタ４１のエネルギーは、配線や各素子の抵抗等を無視すれば図中に破線で示すようになるが、配線や各素子の抵抗等でエネルギーが少しずつ消費されていく。このため、破線で示す理論上のエネルギーと、実線で示す実際のエネルギーとの差は徐々に大きくなっていく。このとき、駆動信号ＶＣＰの電圧値は、直前の第１フェーズで増加させた電圧値から徐々に減少していく。また、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００９１】
続いて、第２フェーズの転送フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４６，４７の導通状態がオン状態になり、各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に充電されたエネルギーがキャパシタ４１に転送される。このため、キャパシタ４１の両端の電圧値ＶC41およびキャパシタ４１のエネルギーは増加し、インダクタ４２に流れる電流値ＩL42はＩ2（Ａ）から０（Ａ）に減少するとともに、インダクタ４２のエネルギーはキャパシタ４１の増加分のエネルギーだけ減少していく。このとき、駆動信号ＶＣＰの電圧値は、直前の充電フェーズで減少させた電圧値から変化しない。また、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００９２】
続いて、第２フェーズの待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４６，４７の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に流れる電流値ＩL42が０（Ａ）の状態になる。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42、圧電スピーカー１５の両端の電圧値ＶC15、キャパシタ４１のエネルギー、インダクタ４２のエネルギー、および圧電スピーカー１５のエネルギーは変化しない。このとき、駆動信号ＶＣＰの電圧値は、直前の充電フェーズで減少させた電圧から変化しない。また、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００９３】
この第２フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図９に示したように駆動信号ＶＣＰの電圧値をアナロググランド電圧レベルＶＬＰまで減少させていく。但し、駆動信号ＶＣＮの電圧値を、アナロググランド電圧レベルＶＬＰから変化させない。
続いて、圧電スピーカー駆動用アンプ１４の動作フェーズは、第２フェーズから第３フェーズになる。図１０に示すように、第３フェーズも、各フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの３つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
【００９４】
まず、第３フェーズの充電フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４８，４９の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、キャパシタ４１に充電されたエネルギーがインダクタ４２に充電される。このため、キャパシタ４１の両端の電圧値ＶC41およびキャパシタ４１のエネルギーは減少する。そして、インダクタ４２に流れる電流値ＩL42は０（Ａ）からＩ1（Ａ）に増加するとともに、インダクタ４２のエネルギーは０（Ｊ）からキャパシタ４１の減少分のエネルギーだけ増加していく。なお、第３フェーズにおいても、キャパシタ４１のエネルギーは、配線や各素子の抵抗値等を無視すれば図中に破線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００９５】
続いて、第３フェーズの転送フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４５，４８，４９の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に充電されたエネルギーが圧電スピーカー１５に転送される。このため、インダクタ４２に流れる電流値ＩLはＩ1（Ａ）から０（Ａ）に減少するとともに、インダクタ４２のエネルギーは減少する。そして、圧電スピーカー１５の両端の電圧値ＶC15および圧電スピーカー１５のエネルギーは、０（Ｊ）からインダクタ４２の減少分のエネルギーだけ増加していく。このとき、駆動信号ＶＣＰの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。但し、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから徐々に増加していく。
【００９６】
続いて、第３フェーズの待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４８，４９の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ４２からエネルギーの転送を行わない状態にし、インダクタ４２に流れる電流値ＩL42が完全に０（Ａ）の状態を保つ。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42、圧電スピーカー１５の両端の電圧値ＶC15、キャパシタ４１のエネルギー、インダクタ４２のエネルギー、および圧電スピーカー１５のエネルギーは変化しない。このとき、駆動信号ＶＣＰの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。また、駆動信号ＶＣＮの電圧値は、直前の充電フェーズで増加させた電圧値から変化しない。
【００９７】
この第３フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図１０に示したように駆動信号ＶＣＮの電圧値を増加させていく。但し、駆動信号ＶＣＰの電圧を、アナロググランド電圧レベルＶＬＰから変化させない。
続いて、圧電スピーカー駆動用アンプ１４の動作フェーズは、第３フェーズから第４フェーズになる。図１１に示すように、第４フェーズも、第１フェーズから第４フェーズまでの各動作フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの３つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
【００９８】
まず、第４フェーズの充電フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４５，４８，４９の導通状態がオン状態になり、地の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、圧電スピーカー１５に充電されたエネルギーがインダクタ４２に充電される。このため、圧電スピーカー１５の両端の電圧値ＶC15および圧電スピーカー１５のエネルギーは減少する。そして、インダクタ４２に流れる電流値ＩL42は０（Ａ）からＩ2（Ａ）に増加するとともに、インダクタ４２のエネルギーは圧電スピーカー１５の減少分のエネルギーだけ増加していく。但し、第４フェーズにおいても、キャパシタ４１のエネルギーは、配線や各素子の抵抗等を無視すれば図中に破線で示すようになるが、配線や各素子の抵抗等でエネルギーが少しずつ消費されていく。このため、破線で示す理論上のエネルギーと、実線で示す実際のエネルギーとの差は徐々に大きくなっていく。このとき、駆動信号ＶＣＰは、アナロググランド電圧レベルＶＬＰから変化しない。駆動信号ＶＣＮは、直前の第３フェーズで増加させた電圧値から徐々に減少していく。
【００９９】
続いて、第４フェーズの転送フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４８，４９の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に充電されているエネルギーがキャパシタ４１に転送される。このため、キャパシタ４１の両端の電圧値ＶC41およびキャパシタ４１のエネルギーは増加し、インダクタ４２に流れる電流値ＩL42はＩ2（Ａ）から０（Ａ）に減少するとともに、インダクタ４２のエネルギーはキャパシタ４１の増加分のエネルギーだけ減少していく。このとき、駆動信号ＶＣＮの電圧値は、直前の充電フェーズで減少させた電圧値から変化しない。また、駆動信号ＶＣＰの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【０１００】
続いて、第４フェーズの待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４８，４９の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に流れる電流値ＩL42が０（Ａ）の状態になる。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42、圧電スピーカー１５の両端の電圧値ＶC15、キャパシタ４１のエネルギー、インダクタ４２のエネルギー、および圧電スピーカー１５のエネルギーは変化しない。このとき、駆動信号ＶＣＰの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。また、駆動信号ＶＣＮの電圧値は、減少させた電圧値から変化しない。
【０１０１】
この第４フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図１１に示したように駆動信号ＶＣＮの電圧値をアナロググランド電圧レベルＶＬＰまで減少させていく。但し、駆動信号ＶＣＰの電圧値を、アナロググランド電圧レベルＶＬＰから変化させない。
上述したように、第１フェーズから第４フェーズまでの各動作フェーズを繰り返しながら、駆動信号ＶＣＰの電圧値と、駆動信号ＶＣＮの電圧値とを交互に変化させる。但し、駆動信号ＶＣＰの電圧値を変化させている間は、駆動信号ＶＣＮの電圧値をアナロググランド電圧レベルＶＬＰから変化させない。また、駆動信号ＶＣＮの電圧値を変化させている間は、駆動信号ＶＣＰの電圧値をアナロググランド電圧レベルＶＬＰから変化させない。
【０１０２】
そして、キャパシタ４１のエネルギーは、各動作フェーズで配線や各素子の抵抗等で消費されていくため、消費されたエネルギー分だけのエネルギーをキャパシタ４１に充電させる必要がある。このため、図１２に示すように、第４フェーズが終わって第１フェーズになる前に、圧電スピーカー駆動用アンプ１４の動作フェーズは、再びエネルギー補充フェーズになる。
【０１０３】
エネルギー補充フェーズは、図７で説明したように、待機フェーズおよび充電フェーズの２つの動作フェーズに分かれている。
まず、圧電スピーカー駆動用アンプ１４の動作フェーズは、エネルギー補充フェーズの充電フェーズになる。この充電フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４３のみの導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、駆動用電源からキャパシタ４１にエネルギーが充電される。但し、スイッチング駆動回路２４では、圧電スピーカー１５に転送されたエネルギーを抵抗等で無駄に消費させずに、スイッチング駆動回路２４のインダクタ４２を介してキャパシタ４１に再び充電して、容量性負荷を駆動するのに再利用している。このため、このエネルギー補充フェーズにおいては、キャパシタ４１に電源電圧ＶＤＤに対応するエネルギーを全部充電させるのではなく、配線や各素子の抵抗等で消費されたエネルギー分だけを充電すれば良い。キャパシタ４１に電源電圧ＶＤＤに対応するエネルギーがキャパシタ４１に再び充電され始めると、キャパシタ４１に充電されるエネルギーは、最初のエネルギー補充フェーズの完了時点と同じエネルギーまで増加していく。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、ともにアナロググランド電圧レベルＶＬＰから変化しない。
【０１０４】
ここで、圧電スピーカー駆動用アンプ１４の動作フェーズは、再びエネルギー補充フェーズの待機フェーズとなる。この待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルによって、ＰＭＯＳトランジスタ４３，４５〜４９およびＮＭＯＳトランジスタ４４の全てのＭＯＳトランジスタの導通状態がオフ状態になる。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42は変化しない。このとき、駆動信号ＶＣＰ，ＶＣＮは、ともにアナロググランド電圧レベルＶＬＰから変化しない。
【０１０５】
そして、圧電スピーカー駆動用アンプ１４の動作フェーズは、エネルギー補充フェーズの後、上述したように第１フェーズから第４フェーズまでの各動作フェーズが繰り返される。
なお、ここの説明では、圧電スピーカー駆動用アンプ１４は、第１フェーズから第４フェーズまでの各動作フェーズにおいて、充電フェーズ、転送フェーズ、および待機フェーズを３回繰り返した。但し、充電フェーズ、転送フェーズ、および待機フェーズを繰り返す回数はこれに限定されず、任意の回数であって良い。そして、第１フェーズから第４フェーズまでの各動作フェーズを任意の回数繰り返した後等にエネルギー補充フェーズを行って、配線や各素子の抵抗等で消費されたエネルギー分だけを充電すれば良い。従って、圧電スピーカー駆動用アンプ１４は、圧電スピーカー１５を低消費電力で駆動することができる。
【０１０６】
（ゲートドライバ回路２３の回路構成）
続いて、図１３を参照して、圧電スピーカー駆動用アンプ１４のゲートドライバ回路２３の回路構成を説明する。
図１３は、圧電スピーカー駆動用アンプ１４のゲートドライバ回路２３の回路構成を示すブロック図である。なお、これから説明するゲートドライバ回路２３は、図４で示したように各動作フェーズを実行するための論理回路のあくまで一例である。図１３に示すゲートドライバ回路２３は、第１のフェーズ決定回路２３ａと、第２のフェーズ決定回路２３ｂとを備えて構成される。
【０１０７】
まず、第１のフェーズ決定回路２３ａは、少なくとも、ＰＷＭ信号Ｓｐと、電流監視結果信号Ｓｉと、比較結果信号Ｓｂとを入力して、電流監視結果信号Ｓｉの電圧レベルと比較結果信号Ｓｂの電圧レベルとの組み合わせに基づいて圧電スピーカー駆動用アンプ１４の動作フェーズを決定する。その上で、第１のフェーズ決定回路２３ａは、駆動制御信号φ０〜φ２をＨレベルまたはＬレベルで出力する。
【０１０８】
第１のフェーズ決定回路２３ａは、比較結果信号ＳｂがＬレベルであるときに、圧電スピーカー駆動用アンプ１４の動作フェーズを、駆動信号ＶＣＰの電圧値を増加させる第１フェーズ、または駆動信号ＶＣＮの電圧を増加させる第３フェーズに決定する。
このとき、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＨレベル（第１フェーズの充電フェーズ、または第３フェーズの充電フェーズ）の間、駆動制御信号φ１をＨレベルで出力する。これとは逆に、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＬレベルの間（第１フェーズの転送フェーズ、第１フェーズの待機フェーズ、第３フェーズの転送フェーズ、および第３フェーズの待機フェーズ）、駆動制御信号φ１をＬレベルで出力する。
【０１０９】
また、第１のフェーズ決定回路２３ａは、電流監視結果信号ＳｉがＨレベル（第１フェーズの転送フェーズ、および第３フェーズの転送フェーズ）の間、駆動制御信号φ２をＬレベルで出力する。これとは逆に、第１のフェーズ決定回路２３ａは、電流監視結果信号ＳｉがＨレベル（第１フェーズの充電フェーズ、第１フェーズの待機フェーズ、第３フェーズの充電フェーズ、および第３フェーズの待機フェーズ）の間、駆動制御信号φ２をＨレベルで出力する。
【０１１０】
一方で、第１のフェーズ決定回路２３ａは、比較結果信号ＳｂがＨレベルであるときに、圧電スピーカー駆動用アンプ１４の動作フェーズを、駆動信号ＶＣＰの電圧値を減少させる第２フェーズ、または駆動信号ＶＣＮの電圧値を減少させる第４フェーズに決定する。
このとき、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＨレベル（第２フェーズの充電フェーズ、および第４フェーズの充電フェーズ）の間、駆動制御信号φ２をＬレベルで出力する。これとは逆に、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＬレベルの間（第２フェーズの転送フェーズ、第２フェーズの待機フェーズ、第４フェーズの転送フェーズ、および第４フェーズの待機フェーズ）、駆動制御信号φ２をＨレベルで出力する。
【０１１１】
また、第１のフェーズ決定回路２３ａは、電流監視結果信号ＳｉがＨレベル（第２フェーズの転送フェーズ、および第４フェーズの転送フェーズ）の間、駆動制御信号φ１をＨレベルで出力する。これとは逆に、第１のフェーズ決定回路２３ａは、電流監視結果信号ＳｉがＬレベル（第２フェーズの充電フェーズ、第２フェーズの待機フェーズ、第４フェーズの充電フェーズ、および第４フェーズの待機フェーズ）の間、駆動制御信号φ１をＬレベルで出力する。
【０１１２】
なお、第１のフェーズ決定回路２３ａは、圧電スピーカー駆動用アンプ１４の動作フェーズを、第１フェーズから第４フェーズまでのいずれかの動作フェーズに決定したとき、駆動制御信号φ０をＨレベルで出力する。但し、第１フェーズから第４フェーズまでの各動作フェーズが任意の回数繰り返された後等に、第１のフェーズ決定回路２３ａは、圧電スピーカー駆動用アンプ１４の動作フェーズを、エネルギー補充フェーズに決定する。そのとき、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＨレベル（エネルギー補充フェーズの充電フェーズ）の間、駆動制御信号φ０をＬレベルで出力する。これとは逆に、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＬレベル（エネルギー補充フェーズの待機フェーズ）の間、駆動制御信号φ０をＨレベルで出力する。また、第１のフェーズ決定回路２３ａは、エネルギー補充フェーズの間、駆動制御信号φ１をＬレベルで出力するとともに、駆動制御信号φ２をＨレベルで出力する。
【０１１３】
また、第２のフェーズ決定回路２３ｂは、少なくとも、ＰＷＭ信号Ｓｐと、比較結果信号Ｓａ，Ｓｂとを入力して、比較結果信号Ｓａの電圧レベルと比較結果信号Ｓｂの電圧レベルとの組み合わせに基づいて圧電スピーカー駆動用アンプ１４の動作フェーズを決定する。その上で、第２のフェーズ決定回路２３ｂは、駆動制御信号φ３をＨレベルまたはＬレベルで出力する。
【０１１４】
第２のフェーズ決定回路２３ｂは、比較結果信号ＳａがＬレベルであるときに、圧電スピーカー駆動用アンプ１４の動作フェーズを、駆動信号ＶＣＰの電圧値を増加させる第１フェーズ、または駆動信号ＶＣＰの電圧値を減少させる第２フェーズに決定する。このとき、第２のフェーズ決定回路２３ｂは、ＰＷＭ信号Ｓｐの周期に合わせて駆動制御信号φ３をＬレベルで出力するとともに、駆動制御信号φ４をＨレベルで出力する。
【０１１５】
一方で、第２のフェーズ決定回路２３ｂは、比較結果信号ＳａがＨレベルであるときに、圧電スピーカー駆動用アンプ１４の動作フェーズを、駆動信号ＶＣＮの電圧値を増加させる第３フェーズ、または駆動信号ＶＣＮの電圧値を減少させる第４フェーズに決定する。このとき、第２のフェーズ決定回路２３ｂは、ＰＷＭ信号Ｓｐの周期に合わせて駆動制御信号φ３をＨレベルで出力するとともに、駆動制御信号φ４をＬレベルで出力する。
【０１１６】
なお、第１のフェーズ決定回路２３ａは、圧電スピーカー駆動用アンプ１４の動作フェーズをエネルギー補充フェーズに決定する。すると、第２のフェーズ決定回路２３ｂは、第１のフェーズ決定回路２３ａからエネルギー補充フェーズであることを受けて、エネルギー補充フェーズの間、ＰＷＭ信号Ｓｐの周期に合わせて駆動制御信号φ３，φ４をＨレベルで出力する。
【０１１７】
（システム５０の構成）
ところで、上記で説明した図２に示した圧電スピーカー駆動用アンプ１４を、入出力間のゲインがＧ１，Ｇ２であるシステムとして考えることができる。そこで、図１４を参照して、圧電スピーカー駆動用アンプ１４を入出力間のゲインがＧ１，Ｇ２であるシステム５０として考えた場合のシステム５０の構成を説明する。
図１４は、図２に示した圧電スピーカー駆動用アンプ１４を入出力間のゲインがＧ１，Ｇ２であるシステム５０として考えた場合のシステム５０の構成を示すブロック図である。図１４に示したシステム５０は、信号処理回路５１と、アンプ５２ａ，５２ｂと、サンプリング用スイッチング素子５３と、積分回路５４と、負帰還回路５５とを備えて構成される。
【０１１８】
信号処理回路５１は、システム５０に入力された入力信号（圧電スピーカー駆動用アンプ１４に入力されたオーディオ信号ＶＩＰ，ＶＩＮに相当する信号）の入力電圧値Ｖｉをα倍して出力する。
アンプ５２ａは、誤差抑圧回路２１に相当して、ゲインがＧ１である。また、アンプ５２ｂは、ＰＷＭ回路２２からスイッチング駆動回路２４までの互いに縦列に接続された回路部分に相当して、ゲインがＧ２である。
【０１１９】
サンプリング用スイッチング素子５３は、その導通状態が切り替わることによって、アンプ５２ａから出力された信号（誤差抑圧回路２１から出力されたオーディオ信号ＶＩＰ´，ＶＩＮ´に相当する信号）をサンプリングし、サンプリングされた信号をアンプ５２ｂに出力する。
積分回路５４は、遅延回路５６を備えた離散系の積分回路である。遅延回路５６は、伝達関数がＺ−１であり、遅延回路５６に入力された信号の電圧値Ｖｎ（Ｖ）のｎ−１時の電圧値Ｖｎ−１（Ｖ）を出力する。そして、積分回路５４は、アンプ５２ｂから出力された信号の電圧値ΔＶ（Ｖ）と、遅延回路５６から出力された信号の電圧値Ｖｎ−１（Ｖ）とを合成した電圧値Ｖｎ（Ｖ）を出力する。
【０１２０】
帰還回路５５は、ＬＰＦ回路２５ａ，２５ｂに相当して、システム５０から出力された信号（圧電スピーカー駆動用アンプ１４から出力された駆動信号ＶＣＰ，ＶＣＮに相当する信号）の出力電圧値Ｖｎ（Ｖ）を、帰還率βで入力側に帰還させる。
つまり、上記のシステム５０は、入出力間のゲインがＧ１，Ｇ２であって、積分回路を有する帰還システムとして構成されている。
（システム５０のアンプ５２ｂの回路構成）
続いて、図１５を参照して、システム５０のアンプ５２ｂの回路構成について説明する。
【０１２１】
図１５は、図１４に示したシステム５０のアンプ５２ｂの回路構成を示すブロック図である。上記で説明したように、図１５に示すアンプ５２ｂは、ＰＷＭ回路２２からスイッチング駆動回路２４までの互いに縦列に接続された回路部分に相当する。そして、ＰＷＭ回路２２は、ランプ波発生回路６１と、波形比較回路６２とを備えて構成される。
ランプ波発生回路６１は、ＰＷＭ信号Ｓｐを生成するために必要な基準波を発生させる。つまり、ランプ波発生回路６１は、基準波発生回路として機能する。なお、ここでは、ランプ波発生回路６１によって発生させられた基準波をランプ波として説明する。
【０１２２】
波形比較回路６２は、ランプ波発生回路６１により発生させられたランプ波の電圧値Ｖｋ２と入力信号の電圧値Ｖｉｎとを比較して、その比較結果であるＨレベルまたはＬレベルの時間に応じたパルス幅をもつＰＷＭ信号Ｓｐを生成する。このＰＷＭ信号Ｓｐのパルス幅によって、スイッチング駆動回路２４のインダクタ４２にエネルギーをチャージする時間であるチャージ時間Ｔｃｈが決まる。また、波形比較回路６２の後段に、さらに論理素子等が接続されていても良い。
【０１２３】
ゲートドライバ回路２３は、そのＰＷＭ信号Ｓｐ等を基にして、スイッチング駆動回路２４の各ＭＯＳトランジスタの導通状態を制御するための駆動制御信号φ０〜φ４を生成する。そして、ゲートドライバ回路２３は、スイッチング駆動回路２４のインダクタ４２にエネルギーをチャージするための各ＭＯＳトランジスタの導通状態を制御する際に、そのチャージ時間Ｔｃｈに合わせて各ＭＯＳトランジスタの導通状態を制御する。
【０１２４】
（時間ｔ（μＳ）に対する出力電圧値Ｖｏの変化）
続いて、図１６を参照して、時間ｔ（μＳ）に対する出力電圧値Ｖｏの変化について説明する。
図１６は、時間ｔ（μＳ）に対する出力電圧値Ｖｏ（Ｖ）の変化を示すグラフである。図１６に示すように、圧電スピーカー１５の両端子間の電圧増加分ΔＶｎを、下記に示す式（５１）のように表すことができる。同時に、圧電スピーカー１５に転送された転送エネルギーΔＥ（Ｊ）を、下記に示す式（５２）のように表すことができる。
ΔＶｎ＝Ｖｎ−Ｖｎ−１ ……式（５１）
ΔＥ＝（１／２）×Ｃｓｐｋ×（Ｖｎ２−Ｖｎ−１２） ……式（５２）
上記に示した式（５１）および式（５２）を、圧電スピーカー１５の両端子間の電圧Ｖｎについて解くと、下記に示す式（５３）のようになる。
【０１２５】
Ｖｎ＝√（（２×ΔＥ）／Ｃｓｐｋ＋Ｖｎ−１２） ……式（５３）
さらに、上記に示した式（５３）を、式（５１）に代入すると、下記に示す式（５４）のようになる。
ΔＶｎ＝√（（２×ΔＥ）／Ｃｓｐｋ＋Ｖｎ−１２）−Ｖｎ−１ ……式（５４）
続いて、上記に示した式（５４）をテイラー展開する。すると、式（５４）から下記に示す式（５５）のような一次の近似式を得ることができる。
【０１２６】
ΔＶｎ＝（Ｖｎ−１＋（１／Ｖｎ−１）×（ΔＥ／Ｃｓｐｋ））−Ｖｎ−１
＝（１／Ｖｎ−１）×（ΔＥ／Ｃｓｐｋ） ……式（５５）
なお、上記に示した式（５５）の近似式の値が元の式の値に近似するのは、下記に示す式（５６）の関係があるときである。
（２×ΔＥ）／Ｃｓｐｋ≪Ｖｎ−１ ……式（５６）
但し、差動信号ＶＣＰの電圧値と差動信号ＶＣＮの電圧値とがアナロググランド電圧レベルＶＬＰ（Ｖ）になるゼロクロス付近においては、差動信号ＶＣＰ，ＶＣＮの電圧値の振幅がともに非常に小さくなる。このため、ゼロクロス付近では、上記に示した式（５５）の近似式の値が元の式の値に近似しなくなることがある。
【０１２７】
一方で、インダクタ４２に流れる電流値をＩとし、また回路で発生する損失等を無視すると、転送エネルギーΔＥ（Ｊ）はインダクタ４２に流れる電流値Ｉ（Ａ）の二乗に比例する。また、コインダクタ４２に流れる電流値Ｉ（Ａ）はチャージ時間Ｔｃｈ（μＳ）に比例する。このため、転送エネルギーΔＥ（Ｊ）を、下記に示す式（５７）のように表すことができる。同時に、インダクタ４２に流れる電流値Ｉ（Ａ）を、下記に示す式（５８）のように表すことができる。
ΔＥ＝（１／２）×Ｌ×Ｉ２ ……式（５７）
Ｉ＝（Ｖｘ／Ｌ）×Ｔｃｈ ……式（５８）
【０１２８】
なお、上記に示した式（５８）では、インダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値をＶｘ（Ｖ）と定義している。
圧電スピーカー駆動用アンプ１４の動作フェーズが、差動信号ＶＣＰの電圧を増加させる第１フェーズ、または差動信号ＶＣＮの電圧を増加させる第３フェーズのときには、ローカル電源であるキャパシタ４１がインダクタ４２にエネルギーをチャージする元の素子になる。このため、第１フェーズまたは第３フェーズのときには、キャパシタ４１からインダクタ４２にエネルギーがチャージされる。よって、上記に示した式（５８）のＶｘ（Ｖ）が、キャパシタ４１の両端子間の電圧値Ｖｌｐ（Ｖ）になる。
【０１２９】
一方で、圧電スピーカー駆動用アンプ１４の動作フェーズが、差動信号ＶＣＰの電圧を減少させる第２フェーズ、または差動信号ＶＣＮの電圧を減少させる第４フェーズのときには、容量性負荷である圧電スピーカー１５がインダクタ４２にエネルギーをチャージする元の素子になる。このため、第２フェーズまたは第４フェーズのときには、圧電スピーカー１５からインダクタ４２にエネルギーがチャージされる。よって、上記に示した式（５８）のＶｘ（Ｖ）が、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）＝Ｖｓｐｋ（Ｖ）になる。
【０１３０】
つまり、圧電スピーカー駆動用アンプ１４において第１フェーズから第４フェーズまでの各動作フェーズが繰り返されている間、圧電スピーカー駆動用アンプ１４の動作フェーズによって、上記に示した式（５８）のＶｘ（Ｖ）がキャパシタ４１の両端子間の電圧値Ｖｌｐ（Ｖ）と圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）とに交互に変わる。
【０１３１】
すると、上記に示した式（５７）を、式（５８）を用いて式（５９）のように示すことができる。さらに、上記に示した式（５８）を、式（５５）を用いて下記に示す式（６０）のように表すことができる。
ΔＥ＝（１／（２×Ｌ））×Ｖｘ２×Ｔｃｈ２ ……式（５９）
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×Ｔｃｈ２ ……式（６０）
なお、上記に示す式（６０）は、圧電スピーカー駆動用アンプ１４の動作フェーズが第１フェーズまたは第３フェーズのときに、下記に示す式（６１）のようになる。
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｌｐ２×Ｔｃｈ２ ……式（６１）
一方で、上記に示す式（６０）は、圧電スピーカー駆動用アンプ１４の動作フェーズが第２フェーズおよび第４フェーズのときには、下記に示す式（６２）のようになる。
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｎ−１２×Ｔｃｈ２ ……式（６２）
【０１３２】
（一次のランプ波を用いた場合のＰＷＭ変調）
ここで、図１７を参照して、傾きｋをもつ一次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調することについて説明する。
図１７は、傾きｋをもつ一次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調するときの、チャージ時間ｔ（μＳ）と、ゲインＧ２をもつアンプ５２ｂに入力された信号の電圧値Ｖ（Ｖ）との間の関係を示すグラフである。図１７に示すように、ランプ波の傾きをｋとすると、アンプ５２ｂに入力される信号の電圧値Ｖ（Ｖ）を、下記に示す式（６３）のように表すことができる。
Ｖ（ｔ）＝ｋ×ｔ ……式（６３）
具体的に、チャージ時間ｔ（μＳ）をＴｃｈ（μＳ）とし、このときのアンプ５２ｂに入力される信号の電圧値Ｖ（Ｖ）をＶｉ２（Ｖ）として考えると、下記に示す式（６４）のようになる。
Ｖｉ２＝ｋ×Ｔｃｈ ……式（６４）
【０１３３】
よって、上記に示した式（６４）をチャージ時間Ｔｃｈ（μＳ）について解くと、下記に示す式（６５）のようになる。
Ｔｃｈ＝Ｖｉ２／ｋ ……式（６５）
上記に示した式（６０）に式（６５）を代入すると、下記に示す式（６６）および式（６７）のようになる。
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×（Ｖｉ２２／ｋ２） ……式（６６）
ΔＶｎ／Ｖｉ２２＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×（１／ｋ２） ……式（６７）
一例ではあるが、圧電スピーカー駆動用アンプ１４の動作フェーズが第１フェーズまたは第３フェーズのとき、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１＝２０（Ｖ）、圧電スピーカー１５のキャパシタンスＣｓｐｋ＝０．８（μＦ）、インダクタ４２のインダクタンスＬ＝１（μＨ）、インダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値Ｖｘ＝Ｖｌｐ＝２（Ｖ）、ランプ波の傾きｋ＝２の場合、式（６７）の最小値は０．０３０になる。
【０１３４】
一方、圧電スピーカー駆動用アンプ１４の動作フェーズが第２フェーズまたは第４フェーズのとき、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１＝２０（Ｖ）、圧電スピーカー１５のキャパシタンスＣｓｐｋ＝０．８（μＦ）、インダクタ４２のインダクタンスＬ＝１（μＨ）、インダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値Ｖｘ＝Ｖｎ−１＝２０（Ｖ）、ランプ波の傾きｋ＝２の場合、式（６７）の最大値は３．１２５になる。
【０１３５】
つまり、式（６７）の最大値は、式（６７）の最小値の約１００倍の値である。このことから、圧電スピーカー駆動用アンプ１４の動作フェーズが、第１フェーズから第２フェーズに切り替わるとき（図４中に矢印で示した切替点）と、第３フェーズから第４フェーズに切り替わるとき（図４中に矢印で示した切替点）とで、式（６７）の値が大きく変化することがわかる。圧電スピーカー１５等の容量性負荷を効率良く駆動させるためには、システム５０の全体のゲインがなるべく変動することなく、一定になることが最も好ましい。従って、上記に示した式（６７）のインダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値Ｖｘ（Ｖ）の成分と、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）の成分とをキャンセルすることができれば良い。
【０１３６】
（特定の電圧成分をキャンセルすることができるような傾きｋをもち、かつ、二次のランプ波を用いた場合のＰＷＭ変調）
そこで、図１８を参照して、傾きｋをもつ一次のランプ波に代わり、上記のＶｘ（Ｖ），Ｖｎ−１（Ｖ）の２つの電圧成分をキャンセルすることができるような傾きｋをもち、かつチャージ時間ｔ（μＳ）を二乗した二次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調することについて説明する。
【０１３７】
図１８は、Ｖｘ（Ｖ），Ｖｎ−１（Ｖ）の２つの電圧成分をキャンセルすることができるような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調するときの、チャージ時間ｔ（μＳ）と、ゲインＧ２をもつアンプ５２ｂに入力された信号の電圧値Ｖ（Ｖ）との間の関係を示すグラフである。例えば、図１８に示すように、Ｖｘ，Ｖｎ−１の２つの電圧成分をキャンセルすることができるような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波がある。このランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調する場合には、上記に示した式（６３）〜式（６５）を、下記に示す式（６３´）〜式（６５´）のように表すことができる。
【０１３８】
Ｖ（ｔ）＝ｋ×ｔ２ ……式（６３´）
Ｖｉ２＝ｋ×Ｔｃｈ２ ……式（６４´）
Ｔｃｈ＝√（Ｖｉ２／ｋ） ……式（６５´）
さらに、上記に示した式（６３´）に、上記に示した式（６５´）に代入すると、下記に示す式（６６´）のように表すことができる。
【０１３９】
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×（Ｖｉ２／ｋ） ……式（６６´）
このとき、上記に示した式（６６´）のインダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値Ｖｘ（Ｖ）と、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）とをキャンセルするためのランプ波の傾きｋの条件を、下記に示す式（６８）のように表すことができる。
【０１４０】
ｋ∝Ｖｘ２／Ｖｎ−１ ……式（６８）
要するに、上記のような条件を満たす傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調することできれば、システム５０の全体におけるゲインの変化を最小限に抑えることができるようになる。
【０１４１】
（ランプ波発生回路６１の内部回路構成）
そこで、図１９を参照して、インダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧Ｖｘと、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）とをキャンセルするためのランプ波の傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を発生させるランプ波発生回路６１の回路構成について説明する。
【０１４２】
図１９は、ＰＷＭ回路２２を構成するランプ波発生回路６１の内部回路構成を示すブロック図である。図１９に示すランプ波発生回路６１は、ＧＭ回路７１ａ，７１ｂと、電圧成分切替用スイッチング素子７２ａ，７２ｂと、傾き決定回路７３と、積分回路７４とを備えて構成される。
ＧＭ回路７１ａは、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）＝Ｖｓｐｋ（Ｖ）とグランド電圧とを入力して、圧電スピーカー１５の両端子間の電圧値Ｖｓｐｋ（Ｖ）を電流値Ｉｓｐｋ（Ａ）に変換して出力する。
【０１４３】
ＧＭ回路７１ｂは、キャパシタ４１の両端子間の電圧値Ｖｌｐ（Ｖ）とグランド電圧とを入力して、キャパシタ４１の両端子間の電圧値Ｖｌｐを電流値Ｉｌｐ（Ａ）に変換して出力する。
電圧成分切替用スイッチング素子７２ａ，７２ｂは、圧電スピーカー駆動用アンプ１４の各動作フェーズによって、その導通状態が切り替わる。差動信号ＶＣＰの電圧を増加させる第１フェーズ、または差動信号ＶＣＮの電圧値を増加させる第３フェーズのときに、ローカル電源であるキャパシタ４１からインダクタ４２にエネルギーがチャージされる。このため、電圧成分切替用スイッチング素子７２ａがオフ状態になって、電圧成分切替用スイッチング素子７２ｂがオン状態になる。つまり、電圧成分切替用スイッチング素子７２ａ，７２ｂによって、後段の傾き決定回路７３に対して、キャパシタ４１の両端子間の電圧値Ｖｌｐを変換した電流値Ｉｌｐ（Ａ）が出力される。
【０１４４】
一方で、差動信号ＶＣＰの電圧の電圧を減少させる第２フェーズ、または差動信号ＶＣＮの電圧値を減少させる第４フェーズのときには、圧電スピーカー１５からインダクタ４２にエネルギーがチャージされる。このため、電圧成分切替用スイッチング素子７２ａがオン状態になって、電圧成分切替用スイッチング素子７２ｂがオフ状態になる。つまり、電圧成分切替用スイッチング素子７２ａ，７２ｂによって、後段の傾き決定回路７３に対して、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）＝Ｖｓｐｋ（Ｖ）を変換した電流値Ｉｓｐｋ（Ａ）が出力される。
【０１４５】
傾き決定回路７３は、電流値Ｉｓｐｋ（Ａ）を入力するとともに、さらに圧電スピーカー駆動用アンプ１４の動作フェーズに応じて電流値Ｉｓｐｋ（Ａ）または電流値Ｉｌｐ（Ａ）を入力する。そして、傾き決定回路７３は、その２つの電流値に基づいて、下記に示す式（６９）のようなランプ波の傾きｋに対する電流値Ｉｋ１（Ａ）を生成する。
Ｉｋ１＝Ｘ２／Ｙ
＝（ＧＭ×Ｖｘ）２／（ＧＭ×Ｖｎ−１）
＝（ＧＭ２×Ｖｘ２）／（ＧＭ×Ｖｎ−１）
＝（ＧＭ×Ｖｘ２）／Ｖｎ−１ ……式（６９）
【０１４６】
積分回路７４は、傾き決定回路７３から出力された電流値Ｉｋ１（Ａ）をチャージ時間ｔ（μＳ）で積分して、最終的に電圧値Ｖｋ２（Ｖ）の二次のランプ波を出力する。この積分回路７４は、例えばキャパシタと抵抗素子とを備えて構成される。その２つのキャパシタのキャパシタンスをＣ１（Ｆ），Ｃ２（Ｆ）とし、抵抗素子の抵抗値Ｒ（Ω）とする。すると、傾き決定回路７３から出力された電流値Ｉｋ１（Ａ）から電圧値Ｖｋ１（ｔ）を、下記に示す式（７０）のように導くことができる。
Ｖｋ１（ｔ）＝（Ｉｋ１／Ｃ１）×ｔ ……式（７０）
さらに、上記で示した式（７０）の電圧値Ｖｋ１（Ｖ）から電流値Ｉｋ２（Ａ）を、下記に示す式（７１）のように導くことができる。
Ｉｋ２（ｔ）＝Ｖｋ１（ｔ）／Ｒ
＝Ｉｋ１／（Ｃ１×Ｒ） ……式（７１）
続いて、上記で示した式（７０）の電流値Ｉｋ２（Ａ）から電圧値Ｖｋ２（Ｖ）を、下記に示す式（７２）のように導くことができる。
【０１４７】
Ｖｋ２（ｔ）＝∫（Ｉｋ２（ｔ）／Ｃ２）ｄｔ
＝（ｔ２／（２×Ｃ１×Ｃ２×Ｒ））×Ｉｋ１
＝（ｔ２／（２×Ｃ１×Ｃ２×Ｒ））×（（ＧＭ×Ｖｘ２）／Ｖｎ−１）
＝（ＧＭ／（２×Ｃ１×Ｃ２×Ｒ））×（Ｖｘ２／Ｖｎ−１）×ｔ２ ……式（７２）
【０１４８】
このとき、インダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値Ｖｘ（Ｖ）と、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）とをキャンセルすることができるようなランプ波の傾きｋは、上記に示した式（７２）のうちの（ＧＭ／（２×Ｃ１×Ｃ２×Ｒ））×（Ｖｘ２／Ｖｎ−１）の部分になる。そして、このランプ波の傾きｋを、上記に示した式（６６´）に代入する。すると、圧電スピーカー１５の両端子間の電圧増加分ΔＶｎ（Ｖ）を、下記に示す式（７３）のように表すことができる。
【０１４９】
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×（Ｖｉ２／ｋ）
＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×Ｖｉ２×（（２×Ｃ１×Ｃ２×Ｒ×Ｖｎ−１）／（ＧＭ×Ｖｘ２））
＝（１／（Ｃｓｐｋ×Ｌ））×（（Ｃ１×Ｃ２×Ｒ）／ＧＭ）×Ｖｉ２ ……式（７３）
最後にゲインＧ２を求めると、そのゲインＧ２は下記に示す式（７４）のようになる。
Ｇ２＝ΔＶｎ／Ｖｉ２
＝（１／（Ｃｓｐｋ×Ｌ））×（（Ｃ１×Ｃ２×Ｒ）／ＧＭ） ……式（７４）
【０１５０】
上記に示した式（７４）からわかるように、上記のゲインＧ２を得られるように回路を構成する際、受動素子のみを用いて回路を構成することができる。よって、圧電スピーカー駆動用アンプ１４において、ローカル電源であるインダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧Ｖｘ（Ｖ）や、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）に依存したゲインＧ２のばらつきがなくなる。つまり、圧電スピーカー駆動用アンプ１４におけるゲインＧ２のばらつきは、回路毎に固有の誤差や温度変化特性に依存したばらつきのみである。従って、圧電スピーカー駆動用アンプ１４は、システム５０の全体のゲインが一定になり、圧電スピーカー１５等の容量性負荷を効率良く駆動させることができる。
【０１５１】
（スイッチング駆動回路１００，２００の回路構成）
続いて、図２０および図２１を参照して、スイッチング駆動回路２４の変形例に係るスイッチング駆動回路１００，２００の回路構成を説明する。
図２０は、スイッチング駆動回路２４の第１変形例に係るスイッチング駆動回路１００の回路構成を示す回路図である。また、図２１は、スイッチング駆動回路２４の第２変形例に係るスイッチング駆動回路２００の回路構成を示す回路図である。なお、図面において同一の素子等には同一の符号を付しているため、これらの重複する回路等の説明を省略する。
【０１５２】
図２０に示すスイッチング駆動回路１００は、図３に示したスイッチング駆動回路２４と同一の素子を備えて構成される。但し、スイッチング駆動回路１００は、ＮＭＯＳトランジスタ１０１およびＰＭＯＳトランジスタ１０２をさらに備えている点が、スイッチング駆動回路２４と異なる。
ＮＭＯＳトランジスタ１０１は、キャパシタ４１の正極端子と、インダクタ４２の駆動用電源側の端子との間に接続される。ＮＭＯＳトランジスタ１０１は、ＮＭＯＳトランジスタ４４と全く同様に、駆動制御信号φ１によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。このＮＭＯＳトランジスタ１０１は、ＮＭＯＳトランジスタ４４と同様に、充電方向切替用スイッチング素子として機能する。
【０１５３】
ＰＭＯＳトランジスタ１０２は、圧電スピーカー駆動用アンプ１４の負極端子と、インダクタ４２の駆動用電源側の端子との間に接続される。ＰＭＯＳトランジスタ１０２は、ＰＭＯＳトランジスタ４５と全く同様に、駆動制御信号φ２によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。このＰＭＯＳトランジスタ１０２は、ＰＭＯＳトランジスタ４５〜４９と同様に、極性切替用スイッチング素子として機能して、正極側スイッチング素子と負極側スイッチング素子とを兼ねている。なお、ＰＭＯＳトランジスタ１０２においても、ＰＭＯＳトランジスタ４５と同様に、必ずしも接続する必要はない。
【０１５４】
スイッチング駆動回路２４においては、ＮＭＯＳトランジスタ４４の導通状態がオン状態になって形成された回路と、ＰＭＯＳトランジスタ４５〜４９の導通状態がオン状態になって形成された回路とのうち、ＮＭＯＳトランジスタ４４の導通状態がオン状態になって形成された回路のみが、グランドに接続されるようになっていた。ところが、スイッチング駆動回路１００においては、ＰＭＯＳトランジスタ４５〜４９，１０２の導通状態がオン状態になって形成された回路が、さらに駆動用電源とは別の電源に接続されている点が、スイッチング駆動回路２４と異なる。つまり、スイッチング駆動回路１００は、回路動作の上の基準電圧レベルがスイッチング駆動回路２４と異なる
しかしながら、このスイッチング駆動回路１００においても、スイッチング駆動回路２４と同様に、上述した第１フェーズから第４フェーズまでの各動作フェーズに合わせて、駆動信号ＶＣＰ，ＶＣＮの電圧値を交互に変化させながら、圧電スピーカー１５を駆動することができる。
【０１５５】
また、別の変形例として、図２１に示すスイッチング駆動回路２００は、図２０に示したスイッチング駆動回路１００と同一の素子を備えて構成される。但し、スイッチング駆動回路２００は、回路を構成する各素子どうしの接続関係が、スイッチング駆動回路１００と異なる。そして、スイッチング駆動回路２００は、ＮＭＯＳトランジスタ４４，１０１の導通状態がオン状態になって形成された閉回路と、ＰＭＯＳトランジスタ４５〜４９，１０２の導通状態がオン状態になって形成された閉回路とが、共通のグランドに接続されている。
【０１５６】
このスイッチング駆動回路２００においても、上述した制御方法によって、駆動信号ＶＣＰ，ＶＣＮの電圧値を交互に変化させながら、圧電スピーカー１５を駆動することができる。勿論、ＮＭＯＳトランジスタ４４，１０１の導通状態によってできる閉回路と、ＰＭＯＳトランジスタ４５〜４９，１０２の導通状態がオン状態によってできる閉回路とを、別々のグランドに接続しても良い。
なお、上記で説明した各スイッチング駆動回路２４，１００，２００を、ＩＣとそれに接続される外付けの素子とから構成することもできる。
【０１５７】
（ＩＣとして構成した場合のスイッチング駆動回路３００，４００，５００の回路構成）
続いて、図２２〜図２４を参照して、スイッチング駆動回路２４，１００，２００をＩＣとして構成されたスイッチング駆動回路３００，４００，５００の回路構成を説明する。
図２２は、スイッチング駆動回路２４をＩＣとして構成した場合のスイッチング駆動回路３００の回路構成を示す回路図である。図２３は、スイッチング駆動回路１００をＩＣとして構成した場合のスイッチング駆動回路４００の回路構成を示す回路図である。図２４は、スイッチング駆動回路２００をＩＣとして構成した場合のスイッチング駆動回路５００の構回路成を示す回路図である。
【０１５８】
まず、図２２に示すスイッチング駆動回路３００は、スイッチング駆動回路２４のキャパシタ４１と、インダクタ４２と、ＰＭＯＳトランジスタ４３との３つの素子を、ＩＣ３１０に接続される外付けの素子としている。また、スイッチング駆動回路３００は、その外付けの素子を除いたスイッチング駆動回路２４を構成する残りの素子をＩＣ３１０としている。
【０１５９】
圧電スピーカー１５は、ＩＣ３１０の外部接続ピン３０１，３０２を介してＩＣ３１０と接続される。キャパシタ４１は、ＩＣ３１０の外部接続ピン３０３，３０４を介してＩＣ３１０と接続される。インダクタ４２は、外部接続ピン３０４，３０５を介してＩＣ３１０と接続される。
要するに、スイッチング駆動回路３００においては、キャパシタ４１、インダクタ４２およびＰＭＯＳトランジスタ４３の外付けの素子がＩＣ３１０に接続されて、スイッチング駆動回路として機能するようになっている。
【０１６０】
このスイッチング駆動回路３００は、スイッチング駆動回路２４の一部の素子が外付けの素子として設けられているだけであって、その動作や素子どうしの接続関係は、スイッチング駆動回路２４の動作や接続関係と実質変わらない。但し、スイッチング駆動回路３００においては、キャパシタ４１、インダクタ４２およびＰＭＯＳトランジスタ４３が、ＩＣ３１０に接続される外付けの素子である。このため、例えばキャパシタ４１であれば、所望の容量値を有する素子を選択して、スイッチング駆動回路３００を構成することができる。
【０１６１】
同様に、図２３に示すスイッチング駆動回路４００は、スイッチング駆動回路２００のキャパシタ４１と、インダクタ４２と、ＰＭＯＳトランジスタ４３の素子を外付けの素子としている。また、スイッチング駆動回路４００は、その外付けの素子以外のスイッチング駆動回路２４わ構成する残りの素子からＩＣ４１０を構成している。そして、スイッチング駆動回路４００においても、キャパシタ４１、インダクタ４２およびＰＭＯＳトランジスタ４３の外付けの素子が、外部接続ピン３０１〜３０６を介してＩＣ４１０に接続されている。
【０１６２】
また、図２４に示すスイッチング駆動回路５００においても、キャパシタ４１、インダクタ４２およびＰＭＯＳトランジスタ４３の外付けの素子が、外部接続ピン３０１〜３０６を介してＩＣ５１０に接続されている。
これらのスイッチング駆動回路４００，５００の動作においても、スイッチング駆動回路１００，２００の動作と実質変わらない。
【０１６３】
（まとめ）
本実施形態で説明した圧電スピーカー駆動用アンプ１４は、圧電スピーカー１５に転送されたエネルギーを抵抗等でなるべく消費させずに、インダクタ４２を介して用いて再びキャパシタ４１に充電させることで、圧電スピーカー１５を駆動するためのエネルギーとして再利用する。
その際に、ランプ波発生回路６１は、圧電スピーカー１５の両端子間の電圧変化分ΔＶｎ（Ｖ）に含まれる、インダクタ４２にエネルギーをチャージする元のキャパシタ４１の両端子間の電圧値Ｖｌｐ（Ｖ）の成分と、インダクタ４２にエネルギーをチャージする元の圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）＝Ｖｓｐｋ（Ｖ）の成分とを打ち消すような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を生成する。さらに、波形比較回路６２は、そのランプ波の電圧値と入力信号の電圧値とに基づいて、インダクタ４２にエネルギーをチャージするチャージ時間Ｔｃｈ（μＳ）を示すパルス幅のＰＷＭ信号Ｓｐを生成する。
【０１６４】
そして、ゲートドライバ回路２３は、そのＰＷＭ信号Ｓｐ等に基づいて駆動制御信号φ０〜φ４を生成して、駆動制御信号φ０〜φ４の電圧レベルに応じてスイッチング駆動回路２４を各ＭＯＳトランジスタの導通状態を制御する。これによって、スピーカー駆動用アンプ１４は、圧電スピーカー駆動用アンプ１４の全体のゲインが一定になるように差動信号の駆動信号を生成して、その駆動信号によって圧電スピーカー１５を効率良く駆動することができる。
【産業上の利用可能性】
【０１６５】
本発明の駆動用アンプおよび駆動用ドライバは、特に携帯音楽プレーヤーや携帯電話機、携帯ＤＶＤプレーヤー等の情報機器が備える圧電スピーカー等の容量性負荷を駆動することのできる駆動用アンプおよび駆動用ドライバとして利用することができる。
【符号の説明】
【０１６６】
１０……携帯音楽プレーヤー
１１……制御部
１２……タッチパネル
１３……メモリ
１４……圧電スピーカー駆動用アンプ
１５……圧電スピーカー
１６……リチウムイオン電池
２１……誤差抑圧回路
２２……ＰＷＭ回路
２３……ゲートドライバ回路
２３ａ……第１のフェーズ決定回路
２３ｂ……第２のフェーズ決定回路
２４……スイッチング駆動回路
２５ａ，２５ｂ……ＬＰＦ回路
３０……電流監視回路
３１ａ……第１の比較回路
３１ｂ……第２の比較回路
４１……キャパシタ
４２……インダクタ
４３，４５〜４７……ＰＭＯＳトランジスタ
４４……ＮＭＯＳトランジスタ
５０……システム
５１……信号処理回路
５２ａ，５２ｂ……アンプ
５３……サンプリング用スイッチング素子
５４……積分回路
５５……負帰還回路
６１……ランプ波発生回路
６２……波形比較回路
７１ａ，７１ｂ……ＧＭ回路
７２ａ，７２ｂ……電圧成分切替用スイッチング素子
７３……傾き決定回路
７４……積分回路
【技術分野】
【０００１】
本発明は、駆動用ドライバ、駆動用アンプおよび情報機器に関し、特に圧電素子等の容量性負荷を駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器に関する。
【背景技術】
【０００２】
近年、携帯音楽プレーヤーや携帯電話機、携帯ＤＶＤプレーヤー等の小型情報機器は、小型化や低消費電力化が急速に進んでいる。そのような背景から、小型情報機器に搭載されるスピーカーにあっては、従来からあるダイナミックスピーカー等より効率が非常に良く、薄型で製造することが可能な圧電スピーカーが多くなっている。そして、これらの小型情報機器には、圧電スピーカー等の容量性負荷を駆動するための駆動用アンプが搭載される。
【０００３】
例えば、特許文献１のディジタルアンプにおいては、まず入力信号であるオーディオ信号をＰＷＭ変調したＰＷＭ信号と電源電圧とが波形変換回路に入力され、波形変換回路でＰＷＭ信号がアナログ高電圧波形に変換される。そのアナログ高電圧波形が負荷となる圧電スピーカーに入力され、つまりエネルギーが圧電スピーカーに充電されて、圧電スピーカーが駆動される。そして、圧電スピーカーに充電されたエネルギーは、圧電スピーカーと並列に接続される抵抗によって消費される。
【０００４】
このように、一般的な駆動用アンプでは、駆動用電源や電源電圧を昇圧するＤＣ−ＤＣコンバータ等から圧電素子にエネルギーを充電して、容量性負荷に充電されたエネルギーを抵抗で消費させたり、グランドに放電させたりするのを繰り返して、圧電スピーカー等の容量性負荷を駆動する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−６０５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、容量性負荷を駆動する駆動用アンプにおいては、圧電スピーカーの電圧の変化量が大きくなると、駆動用アンプに入力された信号と駆動用アンプから出力された信号との間のゲインが大きく変化することがある。つまり、駆動用アンプ全体を一つのシステムとして捉えたときに、そのシステム全体のゲインが大きく変化することを意味する。
容量性負荷を効率良く駆動させる際、システム全体のゲインがなるべく変動することなく、一定になることが最も好ましい。仮に、システム全体のゲインが低下すると、例えばシステム内において発生する様々なエラーに敏感になり、結果としてシステム全体の動作効率を低下させてしまうことがある。また、システムは負帰還回路になっているため、システム全体のゲインが低下し始めると、ゲインが低下したままになってしまうこともある。
【０００７】
そこで、本発明は、上記の課題に鑑み、駆動用アンプのゲインが変動するのをなるべく抑えて差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による駆動用ドライバ、駆動用アンプおよび情報機器は、上記の目的を達成するために、次のように構成される。
本発明による第１の駆動用ドライバは、容量性負荷を駆動するためのエネルギーが充電される第１の充放電素子と、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーが一時的に充電される第２の充放電素子と、前記第１の充放電素子に充電されたエネルギーを前記第２の充放電素子を介して前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第２の充放電素子を介して前記第１の充放電素子に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子と、前記充電方向切替用スイッチング素子によって前記第１の充放電素子に充電されたエネルギーを前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第１の充放電素子に充電させる状態とを交互に切り替える際に、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側から充電させる状態と、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側から充電させる状態とを交互に切り替える極性切替用スイッチング素子と、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態が、オン状態とオフ状態とのいずれか一方に切り替わるように制御する制御回路と、前記容量性負荷の両端子間の電圧変化成分に含まれる、前記第２の充放電素子にエネルギーをチャージする元の第１の充放電素子および容量性負荷の両端子間の電圧成分を打ち消すような傾きをもち、かつ、その傾きに前記第２の充放電素子にエネルギーを充電するチャージ時間の二乗が乗じられた二次の基準波の電圧値と入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する変調回路とを備え、前記制御回路は、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態とが交互に繰り返されるように、前記充電方向切替用スイッチング素子および前記極性信号切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする。
【０００９】
上記の第１の駆動用ドライバによれば、制御回路が、第１フェーズから第４フェーズまでの駆動用ドライバの各動作フェーズに合わせて、各スイッチング素子を切り換える。これによって、第１の充放電素子から第２の充放電素子を介して容量性負荷に転送されたエネルギーを抵抗等でなるべく消費させずに再び第２の充放電素子を介して第１の充放電素子に充電させることで、容量性負荷を駆動するためのエネルギーとして再利用する。その際に、変調回路が、容量性負荷の両端子間の電圧変化成分に含まれる、第２の充放電素子にエネルギーをチャージする元の第１の充放電素子の両端子間の電圧成分と、第２の充放電素子にエネルギーをチャージする元の容量性負荷の両端子間の電圧成分とを打ち消す（キャンセルさせる）ような傾きをもち、かつ、その傾きに第２の充放電素子にエネルギーを充電するチャージ時間の二乗が乗じられた二次の基準波の電圧値と入力信号の電圧値とに基づいて、チャージ時間を示すパルス幅の変調信号を生成する。なお、容量性負荷の正極端子及び負極端子とは、印加電圧に制限がある電解コンデンサのように素子に印加する電圧を示すものではなく、信号の極性を表すものである。
【００１０】
容量性負荷の電圧の変化量によって、入力信号と出力信号との間のゲイン、つまり駆動用ドライバの全体を一つのシステムとして捉えたときのそのシステム全体のゲインが大きく変化することがある。しかしながら、変調回路が変調信号を発生させる際に、上記のような特性をもった二次の基準波を用いて変調信号を生成させる。これによって、第２の充放電素子にエネルギーをチャージする元の素子の電圧成分をなくすことができる。このため、駆動用ドライバは、システム全体のゲインを一定になるように差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することが可能となる。
【００１１】
本発明による第２の駆動用ドライバは、電源電圧を出力する駆動用電源から前記第１の充放電素子にエネルギーを補充するためのエネルギー補充用素子を備え、前記制御回路は、前記駆動用電源から前記第１の充放電素子にエネルギーが補充されるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする。
上記の第２の駆動用ドライバによれば、制御回路が、最初に第１フェーズになる前と、第１フェーズから第４フェーズまでの各動作フェーズがある回数だけ順番に繰り返されて再び第１フェーズになる前とに、駆動用ドライバの動作フェーズをエネルギー補充フェーズに決定する。これにより、制御回路が、エネルギー補充フェーズに合わせて、さらにエネルギー補充用素子の導通状態を制御することが可能になる。
【００１２】
本発明による第３の駆動用ドライバは、前記変調回路は、前記第２の充放電素子にエネルギーをチャージする元の素子の両端子間の電圧成分を打ち消すような傾きに対する電流値を出力する傾き決定回路と、前記傾き決定回路から出力されたその傾きに対する電流値を積分することで前記二次の基準波を発生させる積分回路とを備える基準波発生回路と、前記基準波発生回路によって発生させられた前記二次の基準波の電圧値と、前記入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する波形比較回路とを備えることを特徴とする。
【００１３】
上記の第３の駆動用ドライバによれば、傾き決定回路が、第２の充放電素子にエネルギーをチャージする元の第１の充放電素子の両端子間の電圧成分と、第２の充放電素子にエネルギーをチャージする元の容量性負荷の両端子間の電圧成分とを打ち消すような傾きに対する電流値を出力する。さらに、積分回路が、傾き決定回路から出力されたその傾きに対する電流値を積分する。これにより、比較回路によって入力信号と比較され、変調信号を生成するために必要な二次の基準波を発生させることが可能になる。
【００１４】
本発明による第４の駆動用ドライバは、差動信号である入力信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第１の比較回路と、前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第２の比較回路とを備え、前記制御回路は、少なくとも、前記第１の比較回路から出力された比較結果信号の電圧レベルと、前記第２の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を所定の電圧レベルであるアナロググランド電圧レベルにさせる第１フェーズと、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第２フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を前記のアナロググランド電圧レベルにさせる第３フェーズと、前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第４フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御する。
【００１５】
上記の第４の駆動用ドライバによれば、制御回路が、少なくとも、第１の比較回路による比較結果と第２の比較回路による比較結果との組み合わせに基づいて、駆動用ドライバの動作フェーズを、第１フェーズから第４フェーズまでのうちのいずれかの動作フェーズに決定する。これにより、制御回路が、駆動用ドライバの動作フェーズに合わせて、充電方向切替用スイッチング素子および極性信号切替用スイッチング素子の導通状態の切り替えを制御することが可能となる。
【００１６】
本発明による第５の駆動用ドライバは、前記制御回路は、最初に前記第１フェーズになる前と、前記第１フェーズから前記第４フェーズまでの各動作フェーズが所定の回数繰り返された後に再度前記第１フェーズになる前とに、前記駆動用電源から前記第１の充放電素子にエネルギーを補充するエネルギー補充フェーズになるように、前記エネルギー補充用素子の導通状態を制御する。
【００１７】
上記の第５の駆動用ドライバによれば、制御回路が、エネルギー補充用素子の動作およびスイッチング素子の導通状態の切り替えを制御することで、駆動用電源から第１の充放電素子にエネルギーを充電させることが可能となる。
本発明による第６の駆動用ドライバは、前記変調回路は、前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第１の充放電素子の両端子間の電圧成分とが出力される状態と、前記傾き決定回路に対して、前記第１の充放電素子の両端子間の電圧成分が出力される状態とを交互に切り替える電圧成分切替用スイッチング素子を備え、前記制御回路は、前記第１フェーズおよび前記第３フェーズのとき、前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第１の充放電素子の両端子間の電圧成分とが出力される状態になり、前記第２フェーズおよび前記第４フェーズのとき、前記傾き決定回路に対して、前記第１の充放電素子の両端子間の電圧成分が出力される状態になるように、前記電圧成分切替用スイッチング素子の導通状態を制御することを特徴とする。
【００１８】
上記の第６の駆動用ドライバによれば、第１フェーズおよび第３フェーズのときには、第１の充放電素子から第２の充放電素子にエネルギーがチャージされる。また、第２フェーズおよび第４フェーズのときには、容量性負荷から第２の充放電素子にエネルギーがチャージされる。このため、容量性負荷の両端子間の電圧変化成分に含まれる電圧成分は、駆動用ドライバの動作フェーズによって異なる。
【００１９】
そこで、制御回路が、傾き決定回路に対して、動作フェーズに応じて打ち消したい電圧成分が出力されるように、電圧成分切替用スイッチング素子の導通状態を切り替える。これにより、駆動用ドライバの動作フェーズに応じて、最適な傾きをもつ二次の基準波を得ることが可能になる。
本発明による第７の駆動用ドライバは、前記第２の充放電素子を流れる電流が減少し始めてから０（Ａ）になるまでの間の状態であるか否かを監視して、その監視結果に応じた電圧レベルの電流監視結果信号を出力する電流監視回路と、を備え、前記制御回路は、少なくとも、前記第１フェーズから第４フェーズまでの各動作フェーズにおいて、前記電流監視回路から出力された電流監視結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを、前記第２の充放電素子に充電させる充電フェーズと、前記第２の充放電素子に充電さたれエネルギーを、前記容量性負荷または前記第１の充放電素子に転送する転送フェーズと、前記第１の充放電素子と前記第２の充放電素子と前記容量性負荷との間で、前記第１の充放電素子、前記第２の充放電素子または前記容量性負荷に充電されたエネルギーの充電および転送を行わない待機フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御する。
【００２０】
上記の第７の駆動用ドライバによれば、制御回路が、変調回路によって変調された信号と電流監視回路による監視結果信号との組み合わせに基づいて、駆動用ドライバの動作フェーズを、さらに詳細に、充電フェーズ、転送フェーズ、および待機フェーズのうちのいずれかの動作フェーズに決定する。これにより、制御回路が、充電方向切替用スイッチング素子および極性信号切替用スイッチング素子の導通状態の切り替えを制御することが可能となる。
【００２１】
本発明による第８の駆動用ドライバは、前記制御回路は、前記エネルギー補充フェーズにおいて、前記駆動用電源から、前記第１の充放電素子にエネルギーを充電させる充電フェーズと、前記駆動用電源から、前記第１の充放電素子にエネルギーを充電させない待機フェーズとの各動作フェーズになるように、前記エネルギー補充用素子の導通状態の切り替えを制御する。
【００２２】
上記の第８の駆動用ドライバによれば、制御回路が、エネルギー補充フェーズを、さらに詳細に、充電フェーズまたは待機フェーズの動作フェーズに決定する。これにより、制御回路が、エネルギー補充用素子の導通状態の切り替えを制御することが可能となる。
本発明による第９の駆動用ドライバは、前記第１の充放電素子は、前記駆動用電源と、グランドとの間に接続され、前記第２の充放電素子は、前記第１の充放電素子の正極端子と、前記容量性負荷の正極端子との間に接続され、前記充電方向切替用スイッチング素子は、前記第２の充放電素子の容量性負荷側の端子と、前記第１の充放電素子の負極端子との間、または前記第１の充放電素子の正極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間のうち、少なくとも前記第２の充放電素子の容量性負荷側の端子と、前記第１の充放電素子の負極端子との間に接続され、前記極性切替用スイッチング素子は、前記第２の充放電素子の容量性負荷側の端子と、前記容量性負荷の正極端子との間に接続され、かつ、前記容量性負荷の負極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間に接続された正極側スイッチング素子と、前記第２の充放電素子の容量性負荷側の端子と、前記容量性負荷の負極端子との間に接続され、かつ、前記容量性負荷の正極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間に接続された負極側スイッチング素子とであって、前記制御回路は、前記第１フェーズの充電フェーズ、前記第２フェーズの転送フェーズ、前記第３フェーズの充電フェーズ、および前記第４フェーズの転送フェーズのとき、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第１フェーズの転送フェーズ、および前記第２フェーズの充電フェーズのとき、前記正極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第３フェーズの転送フェーズ、および前記第４フェーズの充電フェーズのとき、前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第１フェーズの待機フェーズ、前記第２フェーズの待機フェーズ、前記第３フェーズの待機フェーズ、および前記第４フェーズの待機フェーズのとき、前記充電方向切替用スイッチング素子、前記正極側スイッチング素子、および前記負極側スイッチング素子の導通状態がオフ状態にすることによって閉回路が形成されないように制御する。
【００２３】
上記の第９の駆動用ドライバによれば、制御回路が、駆動用ドライバの動作フェーズに合わせて、充電方向切替用スイッチング素子、正極側スイッチング素子、および負極側スイッチング素子の導通状態の切り替えを制御する。すると、駆動用ドライバは、充電方向切替用スイッチング素子の導通状態がオン状態になって形成された閉回路によって、第１の充放電素子と第２の充放電素子との間でエネルギーをやりとりする。また、駆動用ドライバは、正極側スイッチング素子の導通状態がオン状態になって形成された閉回路によって、第２の充放電素子と容量性負荷との間で、容量性負荷の正極端子側からエネルギーをやりとりする。さらに、駆動用ドライバは、負極側スイッチング素子の導通状態をオン状態にして閉回路によって、第２の充放電素子と容量性負荷との間で、容量性負荷の負極端子を介してエネルギーをやりとりする。この各素子間と容量性負荷との間のエネルギーの変化に合わせて、差動信号である駆動信号のうちの一方の信号の電圧値と、他方の信号の電圧値とを交互に変化させることが可能となる。
【００２４】
本発明による第１０の駆動用ドライバは、前記エネルギー補充用素子は、前記駆動用電源と、前記第１の充放電素子の正極端子との間に接続され、前記制御回路は、前記エネルギー補充フェーズの充電フェーズのとき、前記エネルギー補充用素子の導通状態がオン状態になるように制御して、前記エネルギー補充フェーズの待機フェーズのとき、前記エネルギー補充用素子の導通状態がオフ状態になるように制御する。
【００２５】
上記の第１０の駆動用ドライバによれば、制御回路が、エネルギー補充用素子の導通状態がオン状態になるように制御する。これにより、エネルギー補充用素子を介して、駆動用電源から第１の充放電素子に、エネルギーを充電させることが可能となる。
本発明による第１１の駆動用ドライバは、前記制御回路は、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路がグランドに接続されるように制御して、前記正極側スイッチング素子および前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路が前記駆動用電源とは別の電源、前記グランド、または前記グランドとは別のグランドに接続されるように制御する。
【００２６】
上記の第１１の駆動用ドライバによれば、制御回路が、各スイッチング素子の導通状態をオン状態にして閉回路が形成された際に、その閉回路をグランドまたは電源に接続して回路動作の上の基準電圧レベルを決めることが可能となる。
本発明による駆動用アンプは、前記入力信号の振幅と前記駆動信号の振幅との誤差に基づいて、前記入力信号の振幅を補正した入力信号を出力する誤差抑圧回路と、前記誤差抑圧回路から出力された入力信号を入力して、前記容量性負荷を駆動するための差動信号である駆動信号を生成する上記の第１〜１１のいずれか１つの駆動用ドライバとを備えることを特徴とする。
【００２７】
上記の駆動用アンプによれば、駆動用アンプの回路を構成するための耐圧性能が高いスイッチング素子の数を、なるべく少なくすることが可能となる。
本発明による情報機器は、容量性負荷と、入力信号を生成する入力信号生成回路と、前記入力信号生成回路によって生成された入力信号に基づいて、前記容量性負荷を駆動するための駆動信号を出力する上記の第１２の駆動用アンプと、前記入力信号生成回路および前記駆動用アンプに所定の電源電圧を供給する駆動用電源とを備えることを特徴とする。
【００２８】
上記の情報機器によれば、上記の駆動用アンプを備えて構成される。また、容量性負荷に充電されたエネルギーを抵抗等の素子でなるべく無駄に消費することなく、第２の充放電素子を介して第１の充放電素子にエネルギーを再び充電している。このため、駆動用アンプから出力される出力信号の電圧レベルを従来より高めるのみならず、容量性負荷を低消費電力で駆動することが可能となる。
【発明の効果】
【００２９】
本発明によれば、情報機器の圧電スピーカー等の容量性負荷を駆動するための駆動用アンプは、変調回路を構成するランプ波発生回路が、容量性負荷の両端子間の電圧変化分に含まれる、第２の充放電素子にエネルギーをチャージする元の第１の充放電素子の両端子間の電圧の成分と、第２の充放電素子にエネルギーをチャージする元の容量性負荷の両端子間の電圧の成分とを打ち消すような傾きをもち、かつ、その傾きにチャージ時間の二乗が乗じられたランプ波等の基準波を発生させる。さらに、比較回路は、その基準波の電圧値と入力信号の電圧値とに基づいて、チャージ時間を示すパルス幅のＰＷＭ信号等の変調信号を生成する。
【００３０】
そして、ゲートドライバ回路は、その変調信号に基づいて駆動制御信号を生成して、駆動制御信号の電圧レベルに応じて各スイッチング素子の導通状態を制御する。これによって、駆動用アンプは、駆動用アンプのゲインが変動するのをなるべく抑えながら差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することができる。
さらに、本発明によれば、駆動用ドライブは、第１の充放電素子と第２の充放電素子とを備え、圧電スピーカー等の容量性負荷に充電されたエネルギーを抵抗等の素子でなるべく無駄に消費させることなく、第２の充放電素子を介して第１の充放電素子にエネルギーを再び充電させる。そして、駆動用ドライブは、その第１の充放電素子に充電されたエネルギーを、容量性負荷を駆動するフェーズで用いる。このため、駆動用ドライバは、主に配線や各素子の抵抗等で消費されたエネルギー分や圧電スピーカー等の容量性負荷の運動エネルギー分だけを、電源から第１の充放電素子に渡して、容量性負荷を低消費電力で駆動することができる。
【図面の簡単な説明】
【００３１】
【図１】本実施形態に係る携帯音楽プレーヤー１０の装置構成を示すブロック図である。
【図２】圧電スピーカー駆動用アンプ１４の装置構成を示すブロック図である。
【図３】スイッチング駆動回路２４の回路構成を示す回路図である。
【図４】圧電スピーカー駆動用アンプ１４の各動作フェーズにおける比較結果信号Ｓａ，Ｓｂ、および駆動信号ＶＣＰ，ＶＣＮの各電圧値を示すタイムチャートである。
【図５】スイッチング駆動回路２４のエネルギー補充フェーズ、エネルギー補充フェーズ、第１フェーズおよび第２フェーズにおける等価回路を示す回路図である。
【図６】スイッチング駆動回路２４の第３フェーズおよび第４フェーズにおける等価回路を示す回路図である。
【図７】圧電スピーカー駆動用アンプ１４の初回目のエネルギー補充フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図８】圧電スピーカー駆動用アンプ１４の第１フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図９】圧電スピーカー駆動用アンプ１４の第２フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図１０】圧電スピーカー駆動用アンプ１４の第３フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図１１】圧電スピーカー駆動用アンプ１４の第４フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図１２】圧電スピーカー駆動用アンプ１４の２回目以降のエネルギー補充フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。
【図１３】ゲートドライバ回路２３の回路構成を示すブロック図である。
【図１４】圧電スピーカー駆動用アンプ１４を、入出力間のゲインがＧ１，Ｇ２であるシステム５０として考えた場合のシステム５０の構成を示すブロック図である。
【図１５】システム５０のアンプ５２ｂの回路構成を示すブロック図である。
【図１６】時間ｔ（μＳ）に対する出力電圧値Ｖｏの変化を示すグラフである。
【図１７】傾きｋをもつ一次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調するときの、チャージ時間ｔ（μＳ）と、ゲインＧ２をもつアンプ５２ｂに入力された信号の電圧値Ｖ（Ｖ）との間の関係を示すグラフである。
【図１８】Ｖｘ，Ｖｎ−１の２つの電圧成分をキャンセルすることができるような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調するときの、チャージ時間ｔ（μＳ）と、ゲインＧ２をもつアンプ５２ｂに入力された信号の電圧値Ｖ（Ｖ）との間の関係を示すグラフである。
【図１９】ＰＷＭ回路２２を構成するランプ波発生回路６１の内部回路構成を示すブロック図である。
【図２０】スイッチング駆動回路２４の第１の変形例であるスイッチング駆動回路１００の回路構成を示す回路図である。
【図２１】スイッチング駆動回路２４の第２の変形例であるスイッチング駆動回路２００の回路構成を示す回路図である。
【図２２】スイッチング駆動回路２４を集積回路（以下、「ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）」と記す。」として構成した場合のスイッチング駆動回路３００の回路構成を示す回路図である。
【図２３】スイッチング駆動回路１００をＩＣとして構成した場合のスイッチング駆動回路４００の回路構成を示す回路図である。
【図２４】スイッチング駆動回路２００をＩＣとして構成した場合のスイッチング駆動回路５００の回路構成を示す回路図である。
【発明を実施するための形態】
【００３２】
以下、添付図面を参照しながら、本発明の駆動用ドライバ、駆動用アンプおよび情報機器の好適な実施形態を詳細に説明する。
（携帯音楽プレーヤー１０の装置構成）
まず、図１を参照して、本発明に係る駆動用ドライバを駆動用アンプとして備えた情報機器の一例として、携帯音楽プレーヤー１０の装置構成を説明する。
【００３３】
図１は、携帯音楽プレーヤー１０の装置構成を示すブロック図である。図１に示す携帯音楽プレーヤー１０は、制御部１１と、タッチパネル１２と、メモリ１３と、圧電スピーカー駆動用アンプ１４と、圧電スピーカー１５と、リチウムイオン電池１６とを備えて構成される。
制御部１１は、携帯音楽プレーヤー１０を構成する各部と制御信号等を送受信して、携帯音楽プレーヤー１０の全体を統括して制御するものである。制御部１１は、リチウムイオン電池１６から所定の電源電圧ＶＤＤが供給される。制御部１１は、入力信号生成回路を兼ねており、入力信号であるオーディオ信号ＶＩＰ，ＶＩＮを生成して、生成されたオーディオ信号ＶＩＰ，ＶＩＮを圧電スピーカー駆動用アンプ１４に出力する。
【００３４】
タッチパネル１２は、再生する曲目や音量をユーザーが選択したり、再生中の曲目や現在の機器の状態等を表示したりするものである。
メモリ１３は、制御部１１で実行されるプログラムや、外部のパーソナルコンピューター等から取り込んだ音楽ファイル等を記憶するものである。
圧電スピーカー駆動用アンプ１４は、リチウムイオン電池１６からの電源電圧ＶＤＤと、制御部１１から出力されたオーディオ信号ＶＩＰ，ＶＩＮとを入力して、圧電スピーカー１５を駆動する駆動用アンプである。
【００３５】
圧電スピーカー１５は、圧電体と電極とを備えており、その圧電体を挟む電極に電圧を加えることにより、圧電体を振動させて音を出力する圧電素子、つまり容量性負荷である。なお、容量性負荷である圧電スピーカー１５には正極端子及び負極端子があるが、この正極端子及び負極端子とは、印加電圧に制限がある電解コンデンサのように素子に印加する電圧を示すものではなく、信号の極性を表すものである。
【００３６】
リチウムイオン電池１６は、商用電源等により充電可能な二次電池であり、制御部１１や圧電スピーカー駆動用アンプ１４に動作電圧を供給する駆動用電源である。また、圧電スピーカー駆動用アンプ１４の動作電圧がリチウムイオン電池１６から出力される電源電圧ＶＤＤより高い場合には、ＤＣ−ＤＣコンバータ等の昇圧回路を用いて電源電圧ＶＤＤを昇圧しても良い。
【００３７】
また、背景技術で説明したように、一般的な駆動用アンプでは、駆動用電源や電源電圧を昇圧するＤＣ−ＤＣコンバータ等から圧電スピーカー等にエネルギーを充電している。ＤＣ−ＤＣコンバータの動作方式として、連続電流モード（以下、「ＣＣＭ（Ｃｏｎｔｉｎｕｏｕｓ Ｃｏｎｄｕｃｔｉｏｎ Ｍｏｄｅ」と記す。）と、負連続電流モード（以下、「ＤＣＭ（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ Ｃｏｎｄｕｃｔｉｏｎ Ｍｏｄｅ」と記す。）とがある。前者のＣＣＭにおいては、安定した位相補償を実現するために、信号の帯域を狭めなければならないことがある。このため、駆動用アンプがオーディオ信号を扱うものである場合、駆動用アンプを駆動する際の駆動用電源や電源電圧を昇圧する動作方法として、ＣＣＭは比較的不向きであり、ＤＣＭの方がＣＣＭよりも適している。
【００３８】
なお、本実施形態においては、本発明に係る圧電スピーカー駆動用アンプ１４を備えた情報機器を携帯音楽プレーヤー１０として説明するが、情報機器はこれ以外にも携帯電話機や携帯ＤＶＤプレーヤー等であっても良い。また、圧電スピーカー駆動用アンプ１４によって駆動される負荷は、容量性負荷であれば良く、圧電スピーカー１５に限定されない。例えば、容量性負荷は、圧電スピーカー１５以外の様々な圧電素子やモジュレーターのような容量性負荷であっても良い。
【００３９】
（圧電スピーカー駆動用アンプ１４の回路構成）
続いて、図２を参照して、本発明に係る駆動用アンプの一例として、携帯音楽プレーヤー１０の圧電スピーカー駆動用アンプ１４の装置構成を説明する。
図２は、圧電スピーカー駆動用アンプ１４の回路構成を示すブロック図である。図２に示す圧電スピーカー駆動用アンプ１４は、誤差抑圧回路２１と、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）回路２２と、ゲートドライバ回路２３と、スイッチング駆動回路２４と、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）回路２５ａ，２５ｂと、電流監視回路３０と、第１の比較回路３１ａと、第２の比較回路３１ｂとを備えて構成される。
【００４０】
誤差抑圧回路２１は、入力端子２６，２７から差動信号で入力されるオーディオ信号ＶＩＰ，ＶＩＮの振幅と、出力側から差動信号で帰還する駆動信号ＶＣＰ，ＶＣＮの振幅との誤差を検出し、検出された振幅の誤差に基づいてオーディオ信号ＶＩＰ，ＶＩＮの振幅を補正したオーディオ信号ＶＩＰ´，ＶＩＮ´を出力する回路である。
ＰＷＭ回路２２は、誤差抑圧回路２１から出力されたオーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調して、変調信号であるＰＷＭ信号を出力する変調回路である。なお、本実施形態における変調方式は、ＰＷＭ変調であるが、これに限定されない。変調方式は、ＰＷＭ変調以外にも、例えばデルタシグマ変調を含むＰＤＭ（Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）変調等であっても良い。
【００４１】
ゲートドライバ回路２３は、ＰＷＭ回路２２から出力されたＰＷＭ信号Ｓｐと、電流監視回路３０から出力された電流監視結果信号Ｓｉと、第１の比較回路３１ａから出力された比較結果信号Ｓａと、第２の比較回路３１ｂから出力された比較結果信号Ｓｂとの少なくとも４つの信号に基づいて、スイッチング駆動回路２４を構成する後述する各スイッチング素子を駆動するための駆動制御信号φ０〜φ４を生成して出力する回路である。
【００４２】
スイッチング駆動回路２４は、ゲートドライバ回路２３から出力された駆動制御信号φ０〜φ４によって、スイッチング駆動回路２４を構成する各スイッチング素子の導通状態が動作して、出力端子２８，２９を介して接続された圧電スピーカー１５に駆動信号ＶＣＰ，ＶＣＮを出力する回路である。
ＬＰＦ回路２５ａ，２５ｂは、スイッチング駆動回路２４から出力された駆動信号ＶＣＰ，ＶＣＮを入力側に帰還させる際に、駆動信号ＶＣＰ，ＶＣＮの高周波成分を除去して、駆動信号ＶＣＰ，ＶＣＮの低周波成分を取り出すフィルタリング回路である。
【００４３】
電流監視回路３０は、スイッチング駆動回路２４を構成する後述するインダクタに流れる電流値を監視して、インダクタに流れる電流値の状態に応じて、所定の電圧レベルであるＨレベル、またはＨレベルより低い電圧レベルであるＬレベルの電流監視結果信号Ｓｉを出力する回路である。電流監視回路３０は、インダクタに流れる電流値が０（Ａ）である間、またインダクタに流れる電流値が０（Ａ）から上昇し始めてから減少し始めるまでの間、Ｌレベルの電流監視結果信号Ｓｉを出力する。これとは逆に、インダクタに流れる電流値が上昇した後に減少し始めてから再び０（Ａ）になるまでの間、Ｈレベルの電流監視結果信号Ｓｉを出力する。
【００４４】
第１の比較回路３１ａは、誤差抑圧回路２１から出力されたオーディオ信号ＶＩＰ´の電圧値とオーディオ信号ＶＩＮ´の電圧値とを比較する回路である。そして、第１の比較回路３１ａは、その比較結果に応じて、ＨレベルまたはＬレベルの比較結果信号Ｓａを出力する。例えば、第１の比較回路３１ａは、誤差抑圧回路２１から差動信号で出力された一方の信号の電圧値が他方の信号の電圧値より高くなると、Ｈレベルの比較結果信号Ｓａを出力する。これとは逆に、第２の比較回路３１ｂは、他方の信号の電圧値が一方の信号の電圧値より高くなると、Ｌレベルの比較結果信号Ｓａを出力する。
【００４５】
第２の比較回路３１ｂは、スイッチング駆動回路２４から出力された駆動信号ＶＣＰの電圧値と、駆動信号ＶＣＮの電圧値とを比較する回路である。そして、第２の比較回路３１ｂは、その比較結果に応じて、ＨレベルまたはＬレベルの比較結果信号Ｓｂを出力する。例えば、第２の比較回路３１ｂは、駆動信号ＶＣＰの電圧値が駆動信号ＶＣＮの電圧値より高くなると、Ｌレベルの比較結果信号Ｓｂを出力する。これとは逆に、第２の比較回路３１ｂは、駆動信号ＶＣＮの電圧値が駆動信号ＶＣＰの電圧値より高くなると、Ｈレベルの比較結果信号Ｓｂを出力する。
【００４６】
上記で説明したゲートドライバ回路２３と、スイッチング駆動回路２４と、電流監視回路３０と、第１の比較回路３１ａと、第２の比較回路３１ｂとから、圧電スピーカー１５を駆動するための駆動信号ＶＣＰ，ＶＣＮを出力する駆動用ドライバを構成している。そして、ゲートドライバ回路２３は、その駆動用ドライバの制御回路として機能する。
【００４７】
（スイッチング駆動回路２４の回路構成）
続いて、図３を参照して、本発明に係るスイッチング駆動回路２４の回路構成を説明する。
図３は、スイッチング駆動回路２４の回路構成を示す回路図である。図３に示すスイッチング駆動回路２４は、キャパシタ４１と、インダクタ４２と、ＰＭＯＳトランジスタ４３，４５〜４７と、ＮＭＯＳトランジスタ４４とを備えて構成される。
キャパシタ４１は、電源電圧ＶＤＤを出力する駆動用電源と、グランドとの間に接続される。このキャパシタ４１には、リチウムイオン電池１６の電源電圧ＶＤＤに対応するエネルギーが充電される。そして、その充電されたエネルギーが、キャパシタ４１から放電される。このキャパシタ４１は、第１の充放電素子として機能する。
【００４８】
本実施形態においては、圧電スピーカー１５の容量が１μＦ程度であるのに対して、キャパシタ４１の容量は圧電スピーカー１５の容量より大きい５０μＦ程度として説明する。勿論、各容量値は、これに限定されない。
インダクタ４２は、キャパシタ４１の正極端子と、圧電スピーカー１５の正極端子との間に接続される。このインダクタ４２には、インダクタ４２に流れる電流値に応じたエネルギーが一時的に充電される。そして、その充電されたエネルギーがインダクタ４２から放電される。このインダクタ４２は、第２の充放電素子として機能する。
【００４９】
ＰＭＯＳトランジスタ４３は、駆動用電源と、キャパシタ４１の正極端子との間に接続される。このＰＭＯＳトランジスタ４３は、駆動制御信号φ０によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えて、電源電圧ＶＤＤに対応するエネルギーをキャパシタ４１に補充するためのスイッチング素子である。ＰＭＯＳトランジスタ４３は、駆動制御信号φ０がＬレベルになると導通状態がオン状態になる。このとき、電源電圧ＶＤＤからキャパシタ４１にエネルギーが充電される。逆に、ＰＭＯＳトランジスタ４３は、駆動制御信号φ０がＨレベルになると導通状態がオフ状態になる。このとき、電源電圧ＶＤＤからキャパシタ４１にエネルギーが充電されない。
【００５０】
このＰＭＯＳトランジスタ４３は、エネルギー補充用スイッチング素子として機能する。
ＮＭＯＳトランジスタ４４は、インダクタ４２の容量性負荷側の端子と、キャパシタ４１の負極端子との間に接続される。ＮＭＯＳトランジスタ４４は、駆動制御信号φ１によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。ＮＭＯＳトランジスタ４４は、駆動制御信号φ１がＨレベルになると導通状態がオン状態になり、駆動制御信号φ１がＬレベルになると導通状態がオフ状態になる。
【００５１】
このＮＭＯＳトランジスタ４４は、キャパシタ４１に充電されたエネルギーをインダクタ４２を介して圧電スピーカー１５に充電させる状態と、圧電スピーカー１５に充電されたエネルギーをインダクタ４２を介してキャパシタ４１に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子として機能する。
ＰＭＯＳトランジスタ４５は、インダクタ４２の容量性負荷側の端子と、ＰＭＯＳトランジスタ４６の駆動用電源側の端子との間に接続される。ＰＭＯＳトランジスタ４５は、駆動制御信号φ２によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。ＰＭＯＳトランジスタ４５は、駆動制御信号φ２がＬレベルになると導通状態がオン状態になり、駆動制御信号φ２がＨレベルになると導通状態がオフ状態になる。
【００５２】
なお、ＰＭＯＳトランジスタ４５は、背景技術で説明した耐圧を調整するために接続されている素子である。ＰＭＯＳトランジスタ４５が接続されていなくても、ＰＭＯＳトランジスタ４６〜４９によってＰＭＯＳトランジスタ４５の導通状態を実質制御することができる。このため、ＰＭＯＳトランジスタ４５は、必ずしも接続する必要はない。ＰＭＯＳトランジスタ４５を接続しない場合には、その部分が結線されて導通状態になっていれば良い。
【００５３】
ＰＭＯＳトランジスタ４６は、インダクタ４２の容量性負荷側の端子と、圧電スピーカー１５の正極端子との間に接続される。また、ＰＭＯＳトランジスタ４７は、圧電スピーカー１５の負極端子と、インダクタ４２の駆動用電源側の端子との間に接続される。ＰＭＯＳトランジスタ４６，４７は、駆動制御信号φ３によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。ＰＭＯＳトランジスタ４６，４７は、駆動制御信号φ３がＬレベルになると導通状態がオン状態になり、駆動制御信号φ３がＨレベルになると導通状態がオフ状態になる。
【００５４】
ＰＭＯＳトランジスタ４８は、インダクタ４２の容量性負荷側の端子と、圧電スピーカー１５の負極端子との間に接続される。また、ＰＭＯＳトランジスタ４９は、圧電スピーカー１５の正極端子と、インダクタ４２の駆動用電源側の端子との間に接続される。ＰＭＯＳトランジスタ４８，４９は、駆動制御信号φ４によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。ＰＭＯＳトランジスタ４８，４９は、駆動制御信号φ４がＬレベルになると導通状態がオン状態になり、駆動制御信号φ４がＨレベルになると導通状態がオフ状態になる。
【００５５】
このＰＭＯＳトランジスタ４５〜４９は、充電方向切替用スイッチング素子であるＮＭＯＳトランジスタ４４によってエネルギーを圧電スピーカー１５に充電させる状態と、エネルギーをキャパシタ４１に充電させる状態とを交互に切り替える際に、圧電スピーカー１５の正極端子側からエネルギーを充電させる状態と、圧電スピーカー１５の負極端子を介してエネルギーを充電させる状態とを交互に切り替える極性切替用スイッチング素子として機能する。特に、ＰＭＯＳトランジスタ４５〜４７は正極側スイッチング素子として機能して、ＰＭＯＳトランジスタ４５，４８，４９は負極側スイッチング素子として機能する。
【００５６】
なお、上記で説明した各ＭＯＳトランジスタのうち２つのバルクが図示されているＭＯＳトランジスタにあっては、後述する圧電スピーカー駆動用アンプ１４の動作フェーズによって、いずれか一方のバルクが選択される。
【００５７】
（圧電スピーカー駆動用アンプ１４の動作フェーズ）
続いて、図４を参照して、圧電スピーカー駆動用アンプ１４の動作フェーズを説明する。
図４は、圧電スピーカー駆動用アンプ１４の各動作フェーズにおける比較結果信号Ｓａ，Ｓｂおよび駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。図４の縦軸は、第１の比較回路３１ａから出力された比較結果信号Ｓａの電圧レベル、第２の比較回路３１ｂから出力された比較結果信号Ｓｂの電圧レベル、および圧電スピーカー駆動用アンプ１４から出力された駆動信号ＶＣＮ，ＶＣＰの電圧値を示す。また、横軸は、時間Ｔを示す。
【００５８】
圧電スピーカー駆動用アンプ１４の動作フェーズには、第１フェーズから第４フェーズまでの４つのフェーズがある。そして、第４フェーズが終わると第１フェーズに戻って、各動作フェーズが繰り返される。
まず、第１フェーズは、駆動信号ＶＣＰの電圧値を増加させて、駆動信号ＶＣＮの電圧値を所定の電圧レベルであるアナロググランド電圧レベルＶＬＰにさせるフェーズである。次の第２フェーズは、駆動信号ＶＣＮの電圧値をアナロググランド電圧レベルＶＬＰにさせて、駆動信号ＶＣＰの電圧値を減少させるフェーズである。
【００５９】
また、第３フェーズは、第１フェーズおよび第２フェーズとは逆に、駆動信号ＶＣＮの電圧値を増加させて、駆動信号ＶＣＰの電圧値をアナロググランド電圧レベルＶＬＰにさせるフェーズである。次の第４フェーズは、駆動信号ＶＣＰの電圧値をアナロググランド電圧レベルＶＬＰにさせて、駆動信号ＶＣＮの電圧値を減少させるフェーズである。
これらの動作フェーズは、圧電スピーカー駆動用アンプ１４が、主に比較結果信号Ｓａの電圧レベルと、比較結果信号Ｓｂの電圧レベルとの組み合わせによって決める。なお、圧電スピーカー駆動用アンプ１４が動作フェーズを決定する際に同期をとる必要があるため、ＰＷＭ信号Ｓｐも必要であるがここでは説明を省略する。
【００６０】
まず、圧電スピーカー駆動用アンプ１４は、比較結果信号Ｓａの電圧レベルによって、駆動信号ＶＣＰまたは駆動信号ＶＣＮの電圧値を増加させるフェーズであるか、減少させるフェーズであるかを決める。例えば、比較結果信号ＳａがＬレベルであるときは、駆動信号ＶＣＰまたは駆動信号ＶＣＮの電圧値を増加させる第１フェーズまたは第３フェーズになる。これとは逆に、比較結果信号ＳａがＨレベルであるときは、駆動信号ＶＣＰまたは駆動信号ＶＣＮの電圧値を減少させる第２フェーズまたは第４フェーズになる。
【００６１】
さらに、圧電スピーカー駆動用アンプ１４は、比較結果信号Ｓｂの電圧レベルによって、駆動信号ＶＣＰの電圧値を変化させるフェーズであるか、または駆動信号ＶＣＮの電圧値を変化させるフェーズであるかを決める。例えば、比較結果信号ＳｂがＬレベルであるときは、駆動信号ＶＣＰの電圧値を変化させる第１フェーズまたは第２フェーズになる。これとは逆に、比較結果信号ＳｂがＨレベルであるときは、駆動信号ＶＣＮの電圧値を変化させる第３フェーズまたは第４フェーズになる。
【００６２】
要するに、比較結果信号ＳａがＬレベルであり、比較結果信号ＳｂがＬレベルであるときには、圧電スピーカー駆動用アンプ１４の動作フェーズは第１フェーズになる。また、比較結果信号ＳａがＨレベルであり、比較結果信号ＳｂがＬレベルであるときには、圧電スピーカー駆動用アンプ１４の動作フェーズは第２フェーズになる。比較結果信号ＳａがＬレベルであり、比較結果信号ＳｂがＨレベルであるときには、圧電スピーカー駆動用アンプ１４の動作フェーズは第３フェーズになる。比較結果信号ＳａがＨレベルであり、比較結果信号ＳｂがＨレベルであるときには、圧電スピーカー駆動用アンプ１４の動作フェーズは第４フェーズになる。
【００６３】
なお、この後に説明するが、上記の各動作フェーズとは別に、電源電圧ＶＤＤに対応するエネルギーをキャパシタ４１に充電させるフェーズとしてエネルギー補充フェーズがある。
また、この後詳細に説明するが、圧電スピーカー駆動用アンプ１４の動作フェーズが、第１フェーズから第２フェーズに切り替わるとき（図４中に矢印で示した切替点）と、第３フェーズから第４フェーズに切り替わるとき（図４中に矢印で示した切替点）とで、圧電スピーカー１５の電圧の変化量によって、圧電スピーカー駆動用アンプ１４に入力された信号と圧電スピーカー駆動用アンプ１４から出力された信号との間のゲイン、つまり圧電スピーカー駆動用アンプ１４の全体を一つのシステムとして捉えたときのそのシステム全体のゲインが大きく変化することがある。このため、本装置においては、圧電スピーカー１５等の容量性負荷を効率良く駆動させるために、システム全体のゲインを一定になるようにしている。
【００６４】
（スイッチング駆動回路２４の各動作フェーズにおける各素子のエネルギーの変化）
続いて、図５および図６を参照して、スイッチング駆動回路２４の各動作フェーズにおける各素子のエネルギーの変化を説明する。
図５および図６は、スイッチング駆動回路２４の各動作フェーズにおけるスイッチング駆動回路２４の等価回路を示す回路図である。図５に示す等価回路（１ａ）は、エネルギー補充フェーズにおけるスイッチング駆動回路２４の等価回路を示す。図５に示す等価回路（１ｂ）および等価回路（１ｃ）は、第１フェーズにおけるスイッチング駆動回路２４の等価回路を示す。図５に示す等価回路（１ｄ）および等価回路（１ｅ）は、第２フェーズにおけるスイッチング駆動回路２４の等価回路を示す。また、図６に示す等価回路（２ａ）および等価回路（２ｂ）は、第３フェーズにおけるスイッチング駆動回路２４の等価回路を示す。図６に示す等価回路（２ｃ）および等価回路（２ｄ）は、第４フェーズにおけるスイッチング駆動回路２４の等価回路を示す。
【００６５】
スイッチング駆動回路２４は、その動作フェーズ毎に合わせて、駆動制御信号φ０〜φ４によりＰＭＯＳトランジスタ４３，４５〜４７およびＮＭＯＳトランジスタ４４の導通状態を切り替えることで、スイッチング駆動回路２４の接続形態が変わる。
まず、等価回路（１ａ）に示すように、エネルギー補充フェーズにおいて、ＰＭＯＳトランジスタ４３の導通状態がオン状態になってキャパシタ４１の正極端子が駆動用電源に接続され、キャパシタ４１の負極端子がグランドに接続される。これにより、電源電圧ＶＤＤに対応するエネルギーがキャパシタ４１に充電される。
【００６６】
次に、等価回路（１ｂ）に示すように、第１フェーズにおいて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４５の導通状態がオン状態になってキャパシタ４１とインダクタ４２とが接続される。この閉回路により、キャパシタ４１に充電されていたエネルギーがインダクタ４２に移動して、そのエネルギーがインダクタ４２に充電される。
ここで、キャパシタ４１のエネルギーが移動する前のキャパシタ４１の両端子間の電圧値をＶ1（Ｖ）とし、キャパシタ４１のエネルギーが移動した後のキャパシタ４１の両端子間の電圧値をＶ2（Ｖ）とすると、キャパシタ４１の両端子間の電圧値は、エネルギーが移動する前後でＶ1（Ｖ）からＶ2（Ｖ）に減少していく。このため、キャパシタ４１から移動したエネルギーΔＥC1（Ｊ）は、
ΔＥC1＝（１／２）Ｃ1（Ｖ12−Ｖ22） ……式（１）
となる。
【００６７】
また、インダクタ４２にエネルギーが転送される前のインダクタ４２に流れる電流値は０（Ａ）であり、インダクタ４２にエネルギーが転送された後のインダクタ４２に流れる電流値をＩ1（Ａ）としたとき、インダクタ４２に流れる電流値は、エネルギーが転送される前後で０（Ａ）からＩ1（Ａ）に増加していく。このため、インダクタ４２に転送されたエネルギーΔＥL（Ｊ）は、
ΔＥL＝（１／２）Ｌ（Ｉ12−０）
＝（１／２）ＬＩ12 ……式（２）
となる。
【００６８】
インダクタのインダクタンスをＬ（Ｈ）、キャパシタのキャパシタンスをＣ（Ｆ）、電圧値をＶ（Ｖ）、電流値をＩ（Ａ）とすると、インピーダンスＺ＝√（Ｌ／Ｃ）（Ω）、Ｖ＝ＩＺ（Ｖ）であるので、
Ｖ＝Ｉ×√（Ｌ／Ｃ） ……式（３）
となる。キャパシタ４１のキャパシタンスＣ（Ｆ）をＣ1（Ｆ）として、式（３）を式（１）に代入すると、
ΔＥC1＝（１／２）Ｃ1（Ｖ12−Ｖ22）
＝（１／２）Ｃ1（Ｉ12（Ｌ／Ｃ1）−０2（Ｌ／Ｃ1））
＝（１／２）ＬＩ12−０
＝（１／２）ＬＩ12 ……式（４）
となる。よって、キャパシタ４１から移動したエネルギーΔＥC1（Ｊ）とインダクタ４２に充電されたエネルギーΔＥL（Ｊ）とは等しくなる。つまり、キャパシタ４１からインダクタ４２にエネルギーが転送される際に、配線や各素子の抵抗値等を無視すれば、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSS（Ｊ）とすると、エネルギー保存の法則によって、キャパシタ４１から移動したエネルギーΔＥC1（Ｊ）は、
ΔＥC1＝ΔＥL＋ＥLOSS ……式（５）
となる。
【００６９】
次に、等価回路（１ｃ）に示すように、第１フェーズにおいて、ＰＭＯＳトランジスタ４６，４７の導通状態がオン状態になって、インダクタ４２と圧電スピーカー１５とが接続される。この閉回路により、第２フェーズと同様に、圧電スピーカー１５にエネルギーが転送される前のインダクタ４２に流れる電流値はＩ1（Ａ）であり、圧電スピーカー１５にエネルギーが転送された後のインダクタ４２に流れる電流値は０（Ａ）となるので、インダクタ４２に流れる電流値は、エネルギーが転送される前後でＩ1（Ａ）から０（Ａ）に減少していく。このため、インダクタ４２に転送されたエネルギーΔＥL（Ｊ）は、
ΔＥL＝（１／２）ＬＩ12 ……式（６）
となる。
【００７０】
また、圧電スピーカー１５にエネルギーが移動する前の圧電スピーカー１５の両端子間の電圧値をＶ3（Ｖ）とし、圧電スピーカー１５にエネルギーが移動した後の圧電スピーカー１５の両端子間の電圧値をＶ4（Ｖ）とすると、圧電スピーカー１５の両端子間の電圧値は、エネルギーが移動する前後でＶ3（Ｖ）からＶ4（Ｖ）に増加していく。このため、圧電スピーカー１５から移動したエネルギーΔＥC2（Ｊ）は、
ΔＥC2＝（１／２）Ｃ2（Ｖ42−Ｖ32） ……式（７）
となる。
【００７１】
式（３）のキャパシタンスＣ（Ｆ）をＣ2（Ｆ）とし、式（７）に式（３）を代入して式（７）を展開すると、式（６）で示されるインダクタ４２に転送されたエネルギーΔＥL（Ｊ）と、式（７）で示される圧電スピーカー１５に移動したエネルギーΔＥC2（Ｊ）とは等しくなる。このため、第３フェーズにおいてインダクタ４２から圧電スピーカー１５にエネルギーを転送する際にも、第２フェーズと同様に配線や各素子の抵抗値等を無視すればエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSS（Ｊ）とすると、エネルギー保存の法則によって、圧電スピーカー１５から移動したエネルギーΔＥC2（Ｊ）は、
ΔＥC2＝ΔＥL＋ＥLOSS ……式（８）
となる。
【００７２】
次に、等価回路（１ｄ）に示すように、第２フェーズにおいて、ＰＭＯＳトランジスタ４６，４７の導通状態がオン状態のまま変わらず、インダクタ４２と圧電スピーカー１５とが接続されている。そして、この閉回路により、圧電スピーカー１５に充電されていたエネルギーがインダクタ４２に充電される。
圧電スピーカー１５のエネルギーが移動する前の圧電スピーカー１５の両端子間の電圧値をＶ5（Ｖ）とし、圧電スピーカー１５のエネルギーが移動した後のキャパシタ４１の両端子間の電圧値をＶ６（Ｖ）とすると、圧電スピーカー１５の両端子間の電圧値は、エネルギーが移動する前後でＶ5（Ｖ）からＶ６（Ｖ）に減少していく。このため、圧電スピーカー１５から移動したエネルギーΔＥC3（Ｊ）は、
ΔＥC3＝（１／２）Ｃ2（Ｖ52−Ｖ62） ……式（９）
となる。
【００７３】
また、インダクタ４２にエネルギーが転送される前のインダクタ４２に流れる電流値は０（Ａ）であり、インダクタ４２にエネルギーが転送された後のインダクタ４２に流れる電流値をＩ2（Ａ）とすれば、インダクタ４２に流れる電流値は、エネルギーが転送される前後で０（Ａ）からＩ2（Ａ）に増加していく。このため、インダクタ４２に転送されたエネルギーΔＥL（Ｊ）は、
ΔＥL＝（１／２）ＬＩ22 ……式（１０）
となる。
【００７４】
式（３）のキャパシタンスＣ（Ｆ）をＣ2（Ｆ）とし、式（９）に式（３）を代入して式（９）を展開すると、圧電スピーカー１５から移動したエネルギーΔＥC3（Ｊ）とインダクタ４２に転送されたエネルギーΔＥL（Ｊ）とは等しくなる。このため、第４フェーズにおいて圧電スピーカー１５からインダクタ４２にエネルギーを充電させる際にも、第２フェーズおよび第３フェーズと同様にエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSS（Ｊ）とすると、エネルギー保存の法則によって、圧電スピーカー１５から移動したエネルギーΔＥC3（Ｊ）は、
ΔＥC3＝ΔＥL＋ＥLOSS ……式（１１）
となる。
【００７５】
次に、等価回路（１ｅ）に示すように、第２フェーズにおいて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４５の導通状態だけがオン状態に切り替わり、インダクタ４２にキャパシタ４１が接続される。すると、この閉回路により、インダクタ４２に充電されていたエネルギーがキャパシタ４１に転送される。
インダクタ４２のエネルギーが移動する前のインダクタ４２の両端子間の電圧値をＶ7（Ｖ）とし、インダクタ４２のエネルギーが移動した後のインダクタ４２の両端子間の電圧値をＶ8（Ｖ）とすると、インダクタ４２の両端子間の電圧値は、エネルギーが移動する前後でＶ7（Ｖ）からＶ8（Ｖ）に増加していく。このため、キャパシタ４１から移動したエネルギーΔＥC4は、
ΔＥC4＝（１／２）Ｃ1（Ｖ82−Ｖ72） ……式（１２）
となる。
【００７６】
また、インダクタ４２にエネルギーが転送される前のインダクタ４２に流れる電流値はＩ2（Ａ）とし、インダクタ４２にエネルギーが転送される前のインダクタ４２に流れる電流値を０（Ａ）とすれば、インダクタ４２に流れる電流値は、エネルギーが転送される前後でＩ2から０（Ａ）に減少していく。このため、インダクタ４２に転送されたエネルギーΔＥL（Ｊ）は、
ΔＥL＝（１／２）ＬＩ22 ……式（１３）
となる。
【００７７】
式（３）のキャパシタのキャパシタンスＣ（Ｆ）をＣ1（Ｆ）とし、式（１２）に式（３）を代入して式（１２）を展開すると、インダクタ４２から移動したエネルギーΔＥL（Ｊ）とキャパシタ４１に転送されたエネルギーΔＥC4（Ｊ）とは等しくなる。このことから、第５フェーズにおいてインダクタ４２からキャパシタ４１にエネルギーを転送する際にも、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSS（Ｊ）とすると、エネルギー保存の法則によって、キャパシタ４１に転送されたエネルギーΔＥC4（Ｊ）は、
ΔＥC4＝ΔＥL＋ＥLOSS ……式（１４）
となる。
【００７８】
上記で説明したようにエネルギーが移動することにより、第１フェーズでは、圧電スピーカー１５に充電されるエネルギーに応じて駆動信号ＶＣＰの電圧値を増加させることができて、第２フェーズでは、駆動信号ＶＣＰの電圧値を減少させることができる。
なお、等価回路（２ａ）〜等価回路（２ｄ）に示すように、第３フェーズおよび第４フェーズにおいて各素子間でエネルギーが移動する流れは、第１フェーズおよび第２フェーズにおいて各素子間でエネルギーが移動する流れと同じである。但し、第３フェーズにおいて圧電スピーカー１５にエネルギーが移動するとき、さらに第４フェーズにおいて圧電スピーカー１５からエネルギーが移動するときに、圧電スピーカー１５の正極端子側ではなく、圧電スピーカー１５の負極端子側からエネルギーがやりとりされる。要するに、ゲートドライバ回路２３が、スイッチング駆動回路２４のＰＭＯＳトランジスタ４６〜４９だけの導通状態を制御することにより、第１フェーズおよび第２フェーズと、第３フェーズおよび第４フェーズとで圧電スピーカー１５の極性が、接続の上で入れ替わっている。上記のような閉回路でエネルギーが移動することにより、第３フェーズでは、圧電スピーカー１５に充電されるエネルギーに応じて駆動信号ＶＣＮの電圧値を増加させることができて、第４フェーズでは、駆動信号ＶＣＮの電圧値を減少させることができる。
【００７９】
このように、圧電スピーカー駆動用アンプ１４の回路を構成するための耐圧性能が高いスイッチング素子の数は、なるべく少なくて済む。
そして、圧電スピーカー駆動用アンプ１４の動作フェーズは、最初に「エネルギー補充フェーズ」になった後に、「第１フェーズ」、「第２フェーズ」、「第３フェーズ」、「第４フェーズ」、「第１フェーズ」、「第２フェーズ」、「第３フェーズ」、「第４フェーズ」のように各動作フェーズが連続して繰り返される。そして、この間に配線や各素子の抵抗等によってエネルギーが、熱などとして徐々に失われていく。このため、例えば所定のエネルギーが失われたときや、第１フェーズから第４フェーズまでの各動作フェーズが所定の回数だけ行われると、再び「エネルギー補充フェーズ」に戻り、配線や各素子の抵抗等によって失われたエネルギー分だけのエネルギーをキャパシタ４１に充電させる。その後に、第１フェーズから第４フェーズまでの各動作フェーズが同様に繰り返される。このときのエネルギーの変化に合わせて、圧電スピーカー駆動用アンプ１４は、駆動信号ＶＣＰの電圧値と、駆動信号ＶＣＮの電圧値とを交互に変化させる。
【００８０】
（圧電スピーカー駆動用アンプ１４の各動作フェーズにおける詳細な動作フェーズ）
続いて、図７〜図１２を参照して、圧電スピーカー駆動用アンプ１４の各動作フェーズにおける詳細な動作フェーズを説明する。
図７は、圧電スピーカー駆動用アンプ１４の初回目のエネルギー補充フェーズにおける、スイッチング駆動回路２４のキャパシタ４１の両端子間の電圧値ＶＣ４１、インダクタ４２を流れる電流値ＩＬ４２、および駆動信号ＶＣＰ，ＶＣＮの電圧値を示すタイムチャートである。図８は、圧電スピーカー駆動用アンプ１４の第１フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図９は、圧電スピーカー駆動用アンプ１４の第２フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図１０は、圧電スピーカー駆動用アンプ１４の第３フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図１１は、圧電スピーカー駆動用アンプ１４の第４フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図１２は、圧電スピーカー駆動用アンプ１４の２回目以降のエネルギー補充フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。
【００８１】
なお、なお、図７〜図１２の各図の縦軸は、ＰＷＭ回路２２から出力されたＰＷＭ信号Ｓｐの電圧レベル、第１の比較回路３１ａから出力された比較結果信号Ｓａの電圧レベル、第２の比較回路３１ｂから出力された比較結果信号Ｓｂの電圧レベル、および電流監視回路３０から出力された電流監視結果信号Ｓｉの電圧レベルを示す。
さらに、各図の縦軸は、ＰＭＯＳトランジスタ４３，４５〜４９およびＮＭＯＳトランジスタ４４の導通状態、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42、駆動信号ＶＣＰの電圧値、および駆動信号ＶＣＮの電圧値を示す。
【００８２】
また、上記の各図の横軸は、時間Ｔを示す。
上記で説明したが、圧電スピーカー駆動用アンプ１４の動作フェーズには、第１フェーズから第４フェーズまでの４つのフェーズがある。但し、最初に電源電圧ＶＤＤに対応するエネルギーをキャパシタ４１に充電させる必要がある。このため、圧電スピーカー駆動用アンプ１４の動作フェーズは、第１フェーズになる前にエネルギー補充フェーズになる。
【００８３】
図７に示すように、エネルギー補充フェーズは、さらに待機フェーズおよび充電フェーズの２つの動作フェーズに分かれている。
従って、圧電スピーカー駆動用アンプ１４の動作フェーズは、エネルギー補充フェーズの待機フェーズになる。この待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルによって、ＰＭＯＳトランジスタ４３，４５〜４９およびＮＭＯＳトランジスタ４４の全てのＭＯＳトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ４２から各素子にエネルギーの転送を行わない状態にし、インダクタ４２に流れる電流値ＩL42が完全に０（Ａ）の状態を保つ。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42は変化しない。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、ともにアナロググランド電圧レベルＶＬＰから変化しない。
【００８４】
続いて、圧電スピーカー駆動用アンプ１４の動作フェーズは、エネルギー補充フェーズの充電フェーズになる。この充電フェーズにおいては、駆動制御信号φ０の電圧レベルに応じて、ＰＭＯＳトランジスタ４３のみの導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、キャパシタ４１に電源電圧ＶＤＤに対応するエネルギーがキャパシタ４１に充電される。このため、キャパシタ４１の両端の電圧値ＶC41およびキャパシタ４１のエネルギーΔＥC41は、０（Ｊ）から徐々に増加していく。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、ともにアナロググランド電圧レベルＶＬＰから変化しない。
【００８５】
ここで、圧電スピーカー駆動用アンプ１４の動作フェーズは、再びエネルギー補充フェーズの待機フェーズになる。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42は変化しない。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、ともにアナロググランド電圧レベルＶＬＰから変化しない。
次に、圧電スピーカー駆動用アンプ１４の動作フェーズは、エネルギー補充フェーズから第１フェーズになる。図８に示すように、第１フェーズは、さらに充電フェーズと、転送フェーズと、待機フェーズとの３つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
【００８６】
まず、第１フェーズの充電フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４６，４７の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、キャパシタ４１に充電されたエネルギーがインダクタ４２に充電される。このため、キャパシタ４１の両端の電圧値ＶC41およびキャパシタ４１のエネルギーは減少する。そして、インダクタ４２に流れる電流値ＩL42は０（Ａ）からＩ1（Ａ）に増加するとともに、インダクタ４２のエネルギーは０（Ｊ）からキャパシタ４１の減少分のエネルギーだけ増加していく。なお、キャパシタ４１の電圧値、つまりエネルギーは、配線や各素子の抵抗値等を無視すれば図中に破線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、ともにアナロググランド電圧レベルＶＬＰから変化しない。
【００８７】
続いて、第１フェーズの転送フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４５，４６，４７の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に充電されたエネルギーが圧電スピーカー１５に転送される。このため、インダクタ４２に流れる電流値ＩLはＩ1（Ａ）から０（Ａ）に減少するとともに、インダクタ４２のエネルギーは減少する。そして、圧電スピーカー１５の両端の電圧値ＶC15および圧電スピーカー１５のエネルギーは、０（Ｊ）からインダクタ４２の減少分のエネルギーだけ増加していく。このとき、駆動信号ＶＣＰの電圧値は、アナロググランド電圧レベルＶＬＰから徐々に増加していく。但し、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００８８】
続いて、第１フェーズの待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４６，４７の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ４２から各素子にエネルギーの転送を行わない状態にし、インダクタ４２に流れる電流値ＩL42が完全に０（Ａ）の状態を保つ。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42、圧電スピーカー１５の両端の電圧値ＶC15、キャパシタ４１のエネルギー、インダクタ４２のエネルギー、および圧電スピーカー１５のエネルギーは変化しない。このとき、駆動信号ＶＣＰの電圧値は、直前の転送フェーズで増加させた電圧から変化しない。また、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００８９】
この第１フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図８に示したように駆動信号ＶＣＰの電圧値を増加させていく。但し、駆動信号ＶＣＮの電圧値を、アナロググランド電圧レベルＶＬＰから変化させない。
続いて、圧電スピーカー駆動用アンプ１４の動作フェーズは、第１フェーズから第２フェーズになる。図９に示すように、第２フェーズも、第１フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの３つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
【００９０】
まず、第２フェーズの充電フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４５，４６，４７の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、圧電スピーカー１５に充電されたエネルギーがインダクタ４２に充電される。このため、圧電スピーカー１５の両端の電圧値ＶC15および圧電スピーカー１５のエネルギーは減少する。そして、インダクタ４２に流れる電流値ＩL42は０（Ａ）からＩ2（Ａ）に増加するとともに、インダクタ４２のエネルギーは圧電スピーカー１５の減少分のエネルギーだけ増加していく。なお、第２フェーズにおいても、キャパシタ４１のエネルギーは、配線や各素子の抵抗等を無視すれば図中に破線で示すようになるが、配線や各素子の抵抗等でエネルギーが少しずつ消費されていく。このため、破線で示す理論上のエネルギーと、実線で示す実際のエネルギーとの差は徐々に大きくなっていく。このとき、駆動信号ＶＣＰの電圧値は、直前の第１フェーズで増加させた電圧値から徐々に減少していく。また、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００９１】
続いて、第２フェーズの転送フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４６，４７の導通状態がオン状態になり、各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に充電されたエネルギーがキャパシタ４１に転送される。このため、キャパシタ４１の両端の電圧値ＶC41およびキャパシタ４１のエネルギーは増加し、インダクタ４２に流れる電流値ＩL42はＩ2（Ａ）から０（Ａ）に減少するとともに、インダクタ４２のエネルギーはキャパシタ４１の増加分のエネルギーだけ減少していく。このとき、駆動信号ＶＣＰの電圧値は、直前の充電フェーズで減少させた電圧値から変化しない。また、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００９２】
続いて、第２フェーズの待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４６，４７の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に流れる電流値ＩL42が０（Ａ）の状態になる。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42、圧電スピーカー１５の両端の電圧値ＶC15、キャパシタ４１のエネルギー、インダクタ４２のエネルギー、および圧電スピーカー１５のエネルギーは変化しない。このとき、駆動信号ＶＣＰの電圧値は、直前の充電フェーズで減少させた電圧から変化しない。また、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００９３】
この第２フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図９に示したように駆動信号ＶＣＰの電圧値をアナロググランド電圧レベルＶＬＰまで減少させていく。但し、駆動信号ＶＣＮの電圧値を、アナロググランド電圧レベルＶＬＰから変化させない。
続いて、圧電スピーカー駆動用アンプ１４の動作フェーズは、第２フェーズから第３フェーズになる。図１０に示すように、第３フェーズも、各フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの３つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
【００９４】
まず、第３フェーズの充電フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４８，４９の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、キャパシタ４１に充電されたエネルギーがインダクタ４２に充電される。このため、キャパシタ４１の両端の電圧値ＶC41およびキャパシタ４１のエネルギーは減少する。そして、インダクタ４２に流れる電流値ＩL42は０（Ａ）からＩ1（Ａ）に増加するとともに、インダクタ４２のエネルギーは０（Ｊ）からキャパシタ４１の減少分のエネルギーだけ増加していく。なお、第３フェーズにおいても、キャパシタ４１のエネルギーは、配線や各素子の抵抗値等を無視すれば図中に破線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【００９５】
続いて、第３フェーズの転送フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４５，４８，４９の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に充電されたエネルギーが圧電スピーカー１５に転送される。このため、インダクタ４２に流れる電流値ＩLはＩ1（Ａ）から０（Ａ）に減少するとともに、インダクタ４２のエネルギーは減少する。そして、圧電スピーカー１５の両端の電圧値ＶC15および圧電スピーカー１５のエネルギーは、０（Ｊ）からインダクタ４２の減少分のエネルギーだけ増加していく。このとき、駆動信号ＶＣＰの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。但し、駆動信号ＶＣＮの電圧値は、アナロググランド電圧レベルＶＬＰから徐々に増加していく。
【００９６】
続いて、第３フェーズの待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４８，４９の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ４２からエネルギーの転送を行わない状態にし、インダクタ４２に流れる電流値ＩL42が完全に０（Ａ）の状態を保つ。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42、圧電スピーカー１５の両端の電圧値ＶC15、キャパシタ４１のエネルギー、インダクタ４２のエネルギー、および圧電スピーカー１５のエネルギーは変化しない。このとき、駆動信号ＶＣＰの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。また、駆動信号ＶＣＮの電圧値は、直前の充電フェーズで増加させた電圧値から変化しない。
【００９７】
この第３フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図１０に示したように駆動信号ＶＣＮの電圧値を増加させていく。但し、駆動信号ＶＣＰの電圧を、アナロググランド電圧レベルＶＬＰから変化させない。
続いて、圧電スピーカー駆動用アンプ１４の動作フェーズは、第３フェーズから第４フェーズになる。図１１に示すように、第４フェーズも、第１フェーズから第４フェーズまでの各動作フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの３つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
【００９８】
まず、第４フェーズの充電フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４５，４８，４９の導通状態がオン状態になり、地の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、圧電スピーカー１５に充電されたエネルギーがインダクタ４２に充電される。このため、圧電スピーカー１５の両端の電圧値ＶC15および圧電スピーカー１５のエネルギーは減少する。そして、インダクタ４２に流れる電流値ＩL42は０（Ａ）からＩ2（Ａ）に増加するとともに、インダクタ４２のエネルギーは圧電スピーカー１５の減少分のエネルギーだけ増加していく。但し、第４フェーズにおいても、キャパシタ４１のエネルギーは、配線や各素子の抵抗等を無視すれば図中に破線で示すようになるが、配線や各素子の抵抗等でエネルギーが少しずつ消費されていく。このため、破線で示す理論上のエネルギーと、実線で示す実際のエネルギーとの差は徐々に大きくなっていく。このとき、駆動信号ＶＣＰは、アナロググランド電圧レベルＶＬＰから変化しない。駆動信号ＶＣＮは、直前の第３フェーズで増加させた電圧値から徐々に減少していく。
【００９９】
続いて、第４フェーズの転送フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＮＭＯＳトランジスタ４４およびＰＭＯＳトランジスタ４８，４９の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に充電されているエネルギーがキャパシタ４１に転送される。このため、キャパシタ４１の両端の電圧値ＶC41およびキャパシタ４１のエネルギーは増加し、インダクタ４２に流れる電流値ＩL42はＩ2（Ａ）から０（Ａ）に減少するとともに、インダクタ４２のエネルギーはキャパシタ４１の増加分のエネルギーだけ減少していく。このとき、駆動信号ＶＣＮの電圧値は、直前の充電フェーズで減少させた電圧値から変化しない。また、駆動信号ＶＣＰの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。
【０１００】
続いて、第４フェーズの待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４８，４９の導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、インダクタ４２に流れる電流値ＩL42が０（Ａ）の状態になる。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42、圧電スピーカー１５の両端の電圧値ＶC15、キャパシタ４１のエネルギー、インダクタ４２のエネルギー、および圧電スピーカー１５のエネルギーは変化しない。このとき、駆動信号ＶＣＰの電圧値は、アナロググランド電圧レベルＶＬＰから変化しない。また、駆動信号ＶＣＮの電圧値は、減少させた電圧値から変化しない。
【０１０１】
この第４フェーズにおいては、上記の充電フェーズ、転送フェーズ、および待機フェーズを繰り返しながら、図１１に示したように駆動信号ＶＣＮの電圧値をアナロググランド電圧レベルＶＬＰまで減少させていく。但し、駆動信号ＶＣＰの電圧値を、アナロググランド電圧レベルＶＬＰから変化させない。
上述したように、第１フェーズから第４フェーズまでの各動作フェーズを繰り返しながら、駆動信号ＶＣＰの電圧値と、駆動信号ＶＣＮの電圧値とを交互に変化させる。但し、駆動信号ＶＣＰの電圧値を変化させている間は、駆動信号ＶＣＮの電圧値をアナロググランド電圧レベルＶＬＰから変化させない。また、駆動信号ＶＣＮの電圧値を変化させている間は、駆動信号ＶＣＰの電圧値をアナロググランド電圧レベルＶＬＰから変化させない。
【０１０２】
そして、キャパシタ４１のエネルギーは、各動作フェーズで配線や各素子の抵抗等で消費されていくため、消費されたエネルギー分だけのエネルギーをキャパシタ４１に充電させる必要がある。このため、図１２に示すように、第４フェーズが終わって第１フェーズになる前に、圧電スピーカー駆動用アンプ１４の動作フェーズは、再びエネルギー補充フェーズになる。
【０１０３】
エネルギー補充フェーズは、図７で説明したように、待機フェーズおよび充電フェーズの２つの動作フェーズに分かれている。
まず、圧電スピーカー駆動用アンプ１４の動作フェーズは、エネルギー補充フェーズの充電フェーズになる。この充電フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルに応じて、ＰＭＯＳトランジスタ４３のみの導通状態がオン状態になり、他の各ＭＯＳトランジスタの導通状態がオフ状態になる。すると、駆動用電源からキャパシタ４１にエネルギーが充電される。但し、スイッチング駆動回路２４では、圧電スピーカー１５に転送されたエネルギーを抵抗等で無駄に消費させずに、スイッチング駆動回路２４のインダクタ４２を介してキャパシタ４１に再び充電して、容量性負荷を駆動するのに再利用している。このため、このエネルギー補充フェーズにおいては、キャパシタ４１に電源電圧ＶＤＤに対応するエネルギーを全部充電させるのではなく、配線や各素子の抵抗等で消費されたエネルギー分だけを充電すれば良い。キャパシタ４１に電源電圧ＶＤＤに対応するエネルギーがキャパシタ４１に再び充電され始めると、キャパシタ４１に充電されるエネルギーは、最初のエネルギー補充フェーズの完了時点と同じエネルギーまで増加していく。このとき、駆動信号ＶＣＰ，ＶＣＮの電圧値は、ともにアナロググランド電圧レベルＶＬＰから変化しない。
【０１０４】
ここで、圧電スピーカー駆動用アンプ１４の動作フェーズは、再びエネルギー補充フェーズの待機フェーズとなる。この待機フェーズにおいては、駆動制御信号φ０〜φ４の電圧レベルによって、ＰＭＯＳトランジスタ４３，４５〜４９およびＮＭＯＳトランジスタ４４の全てのＭＯＳトランジスタの導通状態がオフ状態になる。このため、待機フェーズでは、キャパシタ４１の両端の電圧値ＶC41、インダクタ４２に流れる電流値ＩL42は変化しない。このとき、駆動信号ＶＣＰ，ＶＣＮは、ともにアナロググランド電圧レベルＶＬＰから変化しない。
【０１０５】
そして、圧電スピーカー駆動用アンプ１４の動作フェーズは、エネルギー補充フェーズの後、上述したように第１フェーズから第４フェーズまでの各動作フェーズが繰り返される。
なお、ここの説明では、圧電スピーカー駆動用アンプ１４は、第１フェーズから第４フェーズまでの各動作フェーズにおいて、充電フェーズ、転送フェーズ、および待機フェーズを３回繰り返した。但し、充電フェーズ、転送フェーズ、および待機フェーズを繰り返す回数はこれに限定されず、任意の回数であって良い。そして、第１フェーズから第４フェーズまでの各動作フェーズを任意の回数繰り返した後等にエネルギー補充フェーズを行って、配線や各素子の抵抗等で消費されたエネルギー分だけを充電すれば良い。従って、圧電スピーカー駆動用アンプ１４は、圧電スピーカー１５を低消費電力で駆動することができる。
【０１０６】
（ゲートドライバ回路２３の回路構成）
続いて、図１３を参照して、圧電スピーカー駆動用アンプ１４のゲートドライバ回路２３の回路構成を説明する。
図１３は、圧電スピーカー駆動用アンプ１４のゲートドライバ回路２３の回路構成を示すブロック図である。なお、これから説明するゲートドライバ回路２３は、図４で示したように各動作フェーズを実行するための論理回路のあくまで一例である。図１３に示すゲートドライバ回路２３は、第１のフェーズ決定回路２３ａと、第２のフェーズ決定回路２３ｂとを備えて構成される。
【０１０７】
まず、第１のフェーズ決定回路２３ａは、少なくとも、ＰＷＭ信号Ｓｐと、電流監視結果信号Ｓｉと、比較結果信号Ｓｂとを入力して、電流監視結果信号Ｓｉの電圧レベルと比較結果信号Ｓｂの電圧レベルとの組み合わせに基づいて圧電スピーカー駆動用アンプ１４の動作フェーズを決定する。その上で、第１のフェーズ決定回路２３ａは、駆動制御信号φ０〜φ２をＨレベルまたはＬレベルで出力する。
【０１０８】
第１のフェーズ決定回路２３ａは、比較結果信号ＳｂがＬレベルであるときに、圧電スピーカー駆動用アンプ１４の動作フェーズを、駆動信号ＶＣＰの電圧値を増加させる第１フェーズ、または駆動信号ＶＣＮの電圧を増加させる第３フェーズに決定する。
このとき、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＨレベル（第１フェーズの充電フェーズ、または第３フェーズの充電フェーズ）の間、駆動制御信号φ１をＨレベルで出力する。これとは逆に、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＬレベルの間（第１フェーズの転送フェーズ、第１フェーズの待機フェーズ、第３フェーズの転送フェーズ、および第３フェーズの待機フェーズ）、駆動制御信号φ１をＬレベルで出力する。
【０１０９】
また、第１のフェーズ決定回路２３ａは、電流監視結果信号ＳｉがＨレベル（第１フェーズの転送フェーズ、および第３フェーズの転送フェーズ）の間、駆動制御信号φ２をＬレベルで出力する。これとは逆に、第１のフェーズ決定回路２３ａは、電流監視結果信号ＳｉがＨレベル（第１フェーズの充電フェーズ、第１フェーズの待機フェーズ、第３フェーズの充電フェーズ、および第３フェーズの待機フェーズ）の間、駆動制御信号φ２をＨレベルで出力する。
【０１１０】
一方で、第１のフェーズ決定回路２３ａは、比較結果信号ＳｂがＨレベルであるときに、圧電スピーカー駆動用アンプ１４の動作フェーズを、駆動信号ＶＣＰの電圧値を減少させる第２フェーズ、または駆動信号ＶＣＮの電圧値を減少させる第４フェーズに決定する。
このとき、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＨレベル（第２フェーズの充電フェーズ、および第４フェーズの充電フェーズ）の間、駆動制御信号φ２をＬレベルで出力する。これとは逆に、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＬレベルの間（第２フェーズの転送フェーズ、第２フェーズの待機フェーズ、第４フェーズの転送フェーズ、および第４フェーズの待機フェーズ）、駆動制御信号φ２をＨレベルで出力する。
【０１１１】
また、第１のフェーズ決定回路２３ａは、電流監視結果信号ＳｉがＨレベル（第２フェーズの転送フェーズ、および第４フェーズの転送フェーズ）の間、駆動制御信号φ１をＨレベルで出力する。これとは逆に、第１のフェーズ決定回路２３ａは、電流監視結果信号ＳｉがＬレベル（第２フェーズの充電フェーズ、第２フェーズの待機フェーズ、第４フェーズの充電フェーズ、および第４フェーズの待機フェーズ）の間、駆動制御信号φ１をＬレベルで出力する。
【０１１２】
なお、第１のフェーズ決定回路２３ａは、圧電スピーカー駆動用アンプ１４の動作フェーズを、第１フェーズから第４フェーズまでのいずれかの動作フェーズに決定したとき、駆動制御信号φ０をＨレベルで出力する。但し、第１フェーズから第４フェーズまでの各動作フェーズが任意の回数繰り返された後等に、第１のフェーズ決定回路２３ａは、圧電スピーカー駆動用アンプ１４の動作フェーズを、エネルギー補充フェーズに決定する。そのとき、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＨレベル（エネルギー補充フェーズの充電フェーズ）の間、駆動制御信号φ０をＬレベルで出力する。これとは逆に、第１のフェーズ決定回路２３ａは、ＰＷＭ信号ＳｐがＬレベル（エネルギー補充フェーズの待機フェーズ）の間、駆動制御信号φ０をＨレベルで出力する。また、第１のフェーズ決定回路２３ａは、エネルギー補充フェーズの間、駆動制御信号φ１をＬレベルで出力するとともに、駆動制御信号φ２をＨレベルで出力する。
【０１１３】
また、第２のフェーズ決定回路２３ｂは、少なくとも、ＰＷＭ信号Ｓｐと、比較結果信号Ｓａ，Ｓｂとを入力して、比較結果信号Ｓａの電圧レベルと比較結果信号Ｓｂの電圧レベルとの組み合わせに基づいて圧電スピーカー駆動用アンプ１４の動作フェーズを決定する。その上で、第２のフェーズ決定回路２３ｂは、駆動制御信号φ３をＨレベルまたはＬレベルで出力する。
【０１１４】
第２のフェーズ決定回路２３ｂは、比較結果信号ＳａがＬレベルであるときに、圧電スピーカー駆動用アンプ１４の動作フェーズを、駆動信号ＶＣＰの電圧値を増加させる第１フェーズ、または駆動信号ＶＣＰの電圧値を減少させる第２フェーズに決定する。このとき、第２のフェーズ決定回路２３ｂは、ＰＷＭ信号Ｓｐの周期に合わせて駆動制御信号φ３をＬレベルで出力するとともに、駆動制御信号φ４をＨレベルで出力する。
【０１１５】
一方で、第２のフェーズ決定回路２３ｂは、比較結果信号ＳａがＨレベルであるときに、圧電スピーカー駆動用アンプ１４の動作フェーズを、駆動信号ＶＣＮの電圧値を増加させる第３フェーズ、または駆動信号ＶＣＮの電圧値を減少させる第４フェーズに決定する。このとき、第２のフェーズ決定回路２３ｂは、ＰＷＭ信号Ｓｐの周期に合わせて駆動制御信号φ３をＨレベルで出力するとともに、駆動制御信号φ４をＬレベルで出力する。
【０１１６】
なお、第１のフェーズ決定回路２３ａは、圧電スピーカー駆動用アンプ１４の動作フェーズをエネルギー補充フェーズに決定する。すると、第２のフェーズ決定回路２３ｂは、第１のフェーズ決定回路２３ａからエネルギー補充フェーズであることを受けて、エネルギー補充フェーズの間、ＰＷＭ信号Ｓｐの周期に合わせて駆動制御信号φ３，φ４をＨレベルで出力する。
【０１１７】
（システム５０の構成）
ところで、上記で説明した図２に示した圧電スピーカー駆動用アンプ１４を、入出力間のゲインがＧ１，Ｇ２であるシステムとして考えることができる。そこで、図１４を参照して、圧電スピーカー駆動用アンプ１４を入出力間のゲインがＧ１，Ｇ２であるシステム５０として考えた場合のシステム５０の構成を説明する。
図１４は、図２に示した圧電スピーカー駆動用アンプ１４を入出力間のゲインがＧ１，Ｇ２であるシステム５０として考えた場合のシステム５０の構成を示すブロック図である。図１４に示したシステム５０は、信号処理回路５１と、アンプ５２ａ，５２ｂと、サンプリング用スイッチング素子５３と、積分回路５４と、負帰還回路５５とを備えて構成される。
【０１１８】
信号処理回路５１は、システム５０に入力された入力信号（圧電スピーカー駆動用アンプ１４に入力されたオーディオ信号ＶＩＰ，ＶＩＮに相当する信号）の入力電圧値Ｖｉをα倍して出力する。
アンプ５２ａは、誤差抑圧回路２１に相当して、ゲインがＧ１である。また、アンプ５２ｂは、ＰＷＭ回路２２からスイッチング駆動回路２４までの互いに縦列に接続された回路部分に相当して、ゲインがＧ２である。
【０１１９】
サンプリング用スイッチング素子５３は、その導通状態が切り替わることによって、アンプ５２ａから出力された信号（誤差抑圧回路２１から出力されたオーディオ信号ＶＩＰ´，ＶＩＮ´に相当する信号）をサンプリングし、サンプリングされた信号をアンプ５２ｂに出力する。
積分回路５４は、遅延回路５６を備えた離散系の積分回路である。遅延回路５６は、伝達関数がＺ−１であり、遅延回路５６に入力された信号の電圧値Ｖｎ（Ｖ）のｎ−１時の電圧値Ｖｎ−１（Ｖ）を出力する。そして、積分回路５４は、アンプ５２ｂから出力された信号の電圧値ΔＶ（Ｖ）と、遅延回路５６から出力された信号の電圧値Ｖｎ−１（Ｖ）とを合成した電圧値Ｖｎ（Ｖ）を出力する。
【０１２０】
帰還回路５５は、ＬＰＦ回路２５ａ，２５ｂに相当して、システム５０から出力された信号（圧電スピーカー駆動用アンプ１４から出力された駆動信号ＶＣＰ，ＶＣＮに相当する信号）の出力電圧値Ｖｎ（Ｖ）を、帰還率βで入力側に帰還させる。
つまり、上記のシステム５０は、入出力間のゲインがＧ１，Ｇ２であって、積分回路を有する帰還システムとして構成されている。
（システム５０のアンプ５２ｂの回路構成）
続いて、図１５を参照して、システム５０のアンプ５２ｂの回路構成について説明する。
【０１２１】
図１５は、図１４に示したシステム５０のアンプ５２ｂの回路構成を示すブロック図である。上記で説明したように、図１５に示すアンプ５２ｂは、ＰＷＭ回路２２からスイッチング駆動回路２４までの互いに縦列に接続された回路部分に相当する。そして、ＰＷＭ回路２２は、ランプ波発生回路６１と、波形比較回路６２とを備えて構成される。
ランプ波発生回路６１は、ＰＷＭ信号Ｓｐを生成するために必要な基準波を発生させる。つまり、ランプ波発生回路６１は、基準波発生回路として機能する。なお、ここでは、ランプ波発生回路６１によって発生させられた基準波をランプ波として説明する。
【０１２２】
波形比較回路６２は、ランプ波発生回路６１により発生させられたランプ波の電圧値Ｖｋ２と入力信号の電圧値Ｖｉｎとを比較して、その比較結果であるＨレベルまたはＬレベルの時間に応じたパルス幅をもつＰＷＭ信号Ｓｐを生成する。このＰＷＭ信号Ｓｐのパルス幅によって、スイッチング駆動回路２４のインダクタ４２にエネルギーをチャージする時間であるチャージ時間Ｔｃｈが決まる。また、波形比較回路６２の後段に、さらに論理素子等が接続されていても良い。
【０１２３】
ゲートドライバ回路２３は、そのＰＷＭ信号Ｓｐ等を基にして、スイッチング駆動回路２４の各ＭＯＳトランジスタの導通状態を制御するための駆動制御信号φ０〜φ４を生成する。そして、ゲートドライバ回路２３は、スイッチング駆動回路２４のインダクタ４２にエネルギーをチャージするための各ＭＯＳトランジスタの導通状態を制御する際に、そのチャージ時間Ｔｃｈに合わせて各ＭＯＳトランジスタの導通状態を制御する。
【０１２４】
（時間ｔ（μＳ）に対する出力電圧値Ｖｏの変化）
続いて、図１６を参照して、時間ｔ（μＳ）に対する出力電圧値Ｖｏの変化について説明する。
図１６は、時間ｔ（μＳ）に対する出力電圧値Ｖｏ（Ｖ）の変化を示すグラフである。図１６に示すように、圧電スピーカー１５の両端子間の電圧増加分ΔＶｎを、下記に示す式（５１）のように表すことができる。同時に、圧電スピーカー１５に転送された転送エネルギーΔＥ（Ｊ）を、下記に示す式（５２）のように表すことができる。
ΔＶｎ＝Ｖｎ−Ｖｎ−１ ……式（５１）
ΔＥ＝（１／２）×Ｃｓｐｋ×（Ｖｎ２−Ｖｎ−１２） ……式（５２）
上記に示した式（５１）および式（５２）を、圧電スピーカー１５の両端子間の電圧Ｖｎについて解くと、下記に示す式（５３）のようになる。
【０１２５】
Ｖｎ＝√（（２×ΔＥ）／Ｃｓｐｋ＋Ｖｎ−１２） ……式（５３）
さらに、上記に示した式（５３）を、式（５１）に代入すると、下記に示す式（５４）のようになる。
ΔＶｎ＝√（（２×ΔＥ）／Ｃｓｐｋ＋Ｖｎ−１２）−Ｖｎ−１ ……式（５４）
続いて、上記に示した式（５４）をテイラー展開する。すると、式（５４）から下記に示す式（５５）のような一次の近似式を得ることができる。
【０１２６】
ΔＶｎ＝（Ｖｎ−１＋（１／Ｖｎ−１）×（ΔＥ／Ｃｓｐｋ））−Ｖｎ−１
＝（１／Ｖｎ−１）×（ΔＥ／Ｃｓｐｋ） ……式（５５）
なお、上記に示した式（５５）の近似式の値が元の式の値に近似するのは、下記に示す式（５６）の関係があるときである。
（２×ΔＥ）／Ｃｓｐｋ≪Ｖｎ−１ ……式（５６）
但し、差動信号ＶＣＰの電圧値と差動信号ＶＣＮの電圧値とがアナロググランド電圧レベルＶＬＰ（Ｖ）になるゼロクロス付近においては、差動信号ＶＣＰ，ＶＣＮの電圧値の振幅がともに非常に小さくなる。このため、ゼロクロス付近では、上記に示した式（５５）の近似式の値が元の式の値に近似しなくなることがある。
【０１２７】
一方で、インダクタ４２に流れる電流値をＩとし、また回路で発生する損失等を無視すると、転送エネルギーΔＥ（Ｊ）はインダクタ４２に流れる電流値Ｉ（Ａ）の二乗に比例する。また、コインダクタ４２に流れる電流値Ｉ（Ａ）はチャージ時間Ｔｃｈ（μＳ）に比例する。このため、転送エネルギーΔＥ（Ｊ）を、下記に示す式（５７）のように表すことができる。同時に、インダクタ４２に流れる電流値Ｉ（Ａ）を、下記に示す式（５８）のように表すことができる。
ΔＥ＝（１／２）×Ｌ×Ｉ２ ……式（５７）
Ｉ＝（Ｖｘ／Ｌ）×Ｔｃｈ ……式（５８）
【０１２８】
なお、上記に示した式（５８）では、インダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値をＶｘ（Ｖ）と定義している。
圧電スピーカー駆動用アンプ１４の動作フェーズが、差動信号ＶＣＰの電圧を増加させる第１フェーズ、または差動信号ＶＣＮの電圧を増加させる第３フェーズのときには、ローカル電源であるキャパシタ４１がインダクタ４２にエネルギーをチャージする元の素子になる。このため、第１フェーズまたは第３フェーズのときには、キャパシタ４１からインダクタ４２にエネルギーがチャージされる。よって、上記に示した式（５８）のＶｘ（Ｖ）が、キャパシタ４１の両端子間の電圧値Ｖｌｐ（Ｖ）になる。
【０１２９】
一方で、圧電スピーカー駆動用アンプ１４の動作フェーズが、差動信号ＶＣＰの電圧を減少させる第２フェーズ、または差動信号ＶＣＮの電圧を減少させる第４フェーズのときには、容量性負荷である圧電スピーカー１５がインダクタ４２にエネルギーをチャージする元の素子になる。このため、第２フェーズまたは第４フェーズのときには、圧電スピーカー１５からインダクタ４２にエネルギーがチャージされる。よって、上記に示した式（５８）のＶｘ（Ｖ）が、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）＝Ｖｓｐｋ（Ｖ）になる。
【０１３０】
つまり、圧電スピーカー駆動用アンプ１４において第１フェーズから第４フェーズまでの各動作フェーズが繰り返されている間、圧電スピーカー駆動用アンプ１４の動作フェーズによって、上記に示した式（５８）のＶｘ（Ｖ）がキャパシタ４１の両端子間の電圧値Ｖｌｐ（Ｖ）と圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）とに交互に変わる。
【０１３１】
すると、上記に示した式（５７）を、式（５８）を用いて式（５９）のように示すことができる。さらに、上記に示した式（５８）を、式（５５）を用いて下記に示す式（６０）のように表すことができる。
ΔＥ＝（１／（２×Ｌ））×Ｖｘ２×Ｔｃｈ２ ……式（５９）
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×Ｔｃｈ２ ……式（６０）
なお、上記に示す式（６０）は、圧電スピーカー駆動用アンプ１４の動作フェーズが第１フェーズまたは第３フェーズのときに、下記に示す式（６１）のようになる。
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｌｐ２×Ｔｃｈ２ ……式（６１）
一方で、上記に示す式（６０）は、圧電スピーカー駆動用アンプ１４の動作フェーズが第２フェーズおよび第４フェーズのときには、下記に示す式（６２）のようになる。
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｎ−１２×Ｔｃｈ２ ……式（６２）
【０１３２】
（一次のランプ波を用いた場合のＰＷＭ変調）
ここで、図１７を参照して、傾きｋをもつ一次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調することについて説明する。
図１７は、傾きｋをもつ一次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調するときの、チャージ時間ｔ（μＳ）と、ゲインＧ２をもつアンプ５２ｂに入力された信号の電圧値Ｖ（Ｖ）との間の関係を示すグラフである。図１７に示すように、ランプ波の傾きをｋとすると、アンプ５２ｂに入力される信号の電圧値Ｖ（Ｖ）を、下記に示す式（６３）のように表すことができる。
Ｖ（ｔ）＝ｋ×ｔ ……式（６３）
具体的に、チャージ時間ｔ（μＳ）をＴｃｈ（μＳ）とし、このときのアンプ５２ｂに入力される信号の電圧値Ｖ（Ｖ）をＶｉ２（Ｖ）として考えると、下記に示す式（６４）のようになる。
Ｖｉ２＝ｋ×Ｔｃｈ ……式（６４）
【０１３３】
よって、上記に示した式（６４）をチャージ時間Ｔｃｈ（μＳ）について解くと、下記に示す式（６５）のようになる。
Ｔｃｈ＝Ｖｉ２／ｋ ……式（６５）
上記に示した式（６０）に式（６５）を代入すると、下記に示す式（６６）および式（６７）のようになる。
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×（Ｖｉ２２／ｋ２） ……式（６６）
ΔＶｎ／Ｖｉ２２＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×（１／ｋ２） ……式（６７）
一例ではあるが、圧電スピーカー駆動用アンプ１４の動作フェーズが第１フェーズまたは第３フェーズのとき、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１＝２０（Ｖ）、圧電スピーカー１５のキャパシタンスＣｓｐｋ＝０．８（μＦ）、インダクタ４２のインダクタンスＬ＝１（μＨ）、インダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値Ｖｘ＝Ｖｌｐ＝２（Ｖ）、ランプ波の傾きｋ＝２の場合、式（６７）の最小値は０．０３０になる。
【０１３４】
一方、圧電スピーカー駆動用アンプ１４の動作フェーズが第２フェーズまたは第４フェーズのとき、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１＝２０（Ｖ）、圧電スピーカー１５のキャパシタンスＣｓｐｋ＝０．８（μＦ）、インダクタ４２のインダクタンスＬ＝１（μＨ）、インダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値Ｖｘ＝Ｖｎ−１＝２０（Ｖ）、ランプ波の傾きｋ＝２の場合、式（６７）の最大値は３．１２５になる。
【０１３５】
つまり、式（６７）の最大値は、式（６７）の最小値の約１００倍の値である。このことから、圧電スピーカー駆動用アンプ１４の動作フェーズが、第１フェーズから第２フェーズに切り替わるとき（図４中に矢印で示した切替点）と、第３フェーズから第４フェーズに切り替わるとき（図４中に矢印で示した切替点）とで、式（６７）の値が大きく変化することがわかる。圧電スピーカー１５等の容量性負荷を効率良く駆動させるためには、システム５０の全体のゲインがなるべく変動することなく、一定になることが最も好ましい。従って、上記に示した式（６７）のインダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値Ｖｘ（Ｖ）の成分と、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）の成分とをキャンセルすることができれば良い。
【０１３６】
（特定の電圧成分をキャンセルすることができるような傾きｋをもち、かつ、二次のランプ波を用いた場合のＰＷＭ変調）
そこで、図１８を参照して、傾きｋをもつ一次のランプ波に代わり、上記のＶｘ（Ｖ），Ｖｎ−１（Ｖ）の２つの電圧成分をキャンセルすることができるような傾きｋをもち、かつチャージ時間ｔ（μＳ）を二乗した二次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調することについて説明する。
【０１３７】
図１８は、Ｖｘ（Ｖ），Ｖｎ−１（Ｖ）の２つの電圧成分をキャンセルすることができるような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調するときの、チャージ時間ｔ（μＳ）と、ゲインＧ２をもつアンプ５２ｂに入力された信号の電圧値Ｖ（Ｖ）との間の関係を示すグラフである。例えば、図１８に示すように、Ｖｘ，Ｖｎ−１の２つの電圧成分をキャンセルすることができるような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波がある。このランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調する場合には、上記に示した式（６３）〜式（６５）を、下記に示す式（６３´）〜式（６５´）のように表すことができる。
【０１３８】
Ｖ（ｔ）＝ｋ×ｔ２ ……式（６３´）
Ｖｉ２＝ｋ×Ｔｃｈ２ ……式（６４´）
Ｔｃｈ＝√（Ｖｉ２／ｋ） ……式（６５´）
さらに、上記に示した式（６３´）に、上記に示した式（６５´）に代入すると、下記に示す式（６６´）のように表すことができる。
【０１３９】
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×（Ｖｉ２／ｋ） ……式（６６´）
このとき、上記に示した式（６６´）のインダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値Ｖｘ（Ｖ）と、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）とをキャンセルするためのランプ波の傾きｋの条件を、下記に示す式（６８）のように表すことができる。
【０１４０】
ｋ∝Ｖｘ２／Ｖｎ−１ ……式（６８）
要するに、上記のような条件を満たす傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を用いて、オーディオ信号ＶＩＰ´，ＶＩＮ´をＰＷＭ変調することできれば、システム５０の全体におけるゲインの変化を最小限に抑えることができるようになる。
【０１４１】
（ランプ波発生回路６１の内部回路構成）
そこで、図１９を参照して、インダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧Ｖｘと、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）とをキャンセルするためのランプ波の傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を発生させるランプ波発生回路６１の回路構成について説明する。
【０１４２】
図１９は、ＰＷＭ回路２２を構成するランプ波発生回路６１の内部回路構成を示すブロック図である。図１９に示すランプ波発生回路６１は、ＧＭ回路７１ａ，７１ｂと、電圧成分切替用スイッチング素子７２ａ，７２ｂと、傾き決定回路７３と、積分回路７４とを備えて構成される。
ＧＭ回路７１ａは、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）＝Ｖｓｐｋ（Ｖ）とグランド電圧とを入力して、圧電スピーカー１５の両端子間の電圧値Ｖｓｐｋ（Ｖ）を電流値Ｉｓｐｋ（Ａ）に変換して出力する。
【０１４３】
ＧＭ回路７１ｂは、キャパシタ４１の両端子間の電圧値Ｖｌｐ（Ｖ）とグランド電圧とを入力して、キャパシタ４１の両端子間の電圧値Ｖｌｐを電流値Ｉｌｐ（Ａ）に変換して出力する。
電圧成分切替用スイッチング素子７２ａ，７２ｂは、圧電スピーカー駆動用アンプ１４の各動作フェーズによって、その導通状態が切り替わる。差動信号ＶＣＰの電圧を増加させる第１フェーズ、または差動信号ＶＣＮの電圧値を増加させる第３フェーズのときに、ローカル電源であるキャパシタ４１からインダクタ４２にエネルギーがチャージされる。このため、電圧成分切替用スイッチング素子７２ａがオフ状態になって、電圧成分切替用スイッチング素子７２ｂがオン状態になる。つまり、電圧成分切替用スイッチング素子７２ａ，７２ｂによって、後段の傾き決定回路７３に対して、キャパシタ４１の両端子間の電圧値Ｖｌｐを変換した電流値Ｉｌｐ（Ａ）が出力される。
【０１４４】
一方で、差動信号ＶＣＰの電圧の電圧を減少させる第２フェーズ、または差動信号ＶＣＮの電圧値を減少させる第４フェーズのときには、圧電スピーカー１５からインダクタ４２にエネルギーがチャージされる。このため、電圧成分切替用スイッチング素子７２ａがオン状態になって、電圧成分切替用スイッチング素子７２ｂがオフ状態になる。つまり、電圧成分切替用スイッチング素子７２ａ，７２ｂによって、後段の傾き決定回路７３に対して、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）＝Ｖｓｐｋ（Ｖ）を変換した電流値Ｉｓｐｋ（Ａ）が出力される。
【０１４５】
傾き決定回路７３は、電流値Ｉｓｐｋ（Ａ）を入力するとともに、さらに圧電スピーカー駆動用アンプ１４の動作フェーズに応じて電流値Ｉｓｐｋ（Ａ）または電流値Ｉｌｐ（Ａ）を入力する。そして、傾き決定回路７３は、その２つの電流値に基づいて、下記に示す式（６９）のようなランプ波の傾きｋに対する電流値Ｉｋ１（Ａ）を生成する。
Ｉｋ１＝Ｘ２／Ｙ
＝（ＧＭ×Ｖｘ）２／（ＧＭ×Ｖｎ−１）
＝（ＧＭ２×Ｖｘ２）／（ＧＭ×Ｖｎ−１）
＝（ＧＭ×Ｖｘ２）／Ｖｎ−１ ……式（６９）
【０１４６】
積分回路７４は、傾き決定回路７３から出力された電流値Ｉｋ１（Ａ）をチャージ時間ｔ（μＳ）で積分して、最終的に電圧値Ｖｋ２（Ｖ）の二次のランプ波を出力する。この積分回路７４は、例えばキャパシタと抵抗素子とを備えて構成される。その２つのキャパシタのキャパシタンスをＣ１（Ｆ），Ｃ２（Ｆ）とし、抵抗素子の抵抗値Ｒ（Ω）とする。すると、傾き決定回路７３から出力された電流値Ｉｋ１（Ａ）から電圧値Ｖｋ１（ｔ）を、下記に示す式（７０）のように導くことができる。
Ｖｋ１（ｔ）＝（Ｉｋ１／Ｃ１）×ｔ ……式（７０）
さらに、上記で示した式（７０）の電圧値Ｖｋ１（Ｖ）から電流値Ｉｋ２（Ａ）を、下記に示す式（７１）のように導くことができる。
Ｉｋ２（ｔ）＝Ｖｋ１（ｔ）／Ｒ
＝Ｉｋ１／（Ｃ１×Ｒ） ……式（７１）
続いて、上記で示した式（７０）の電流値Ｉｋ２（Ａ）から電圧値Ｖｋ２（Ｖ）を、下記に示す式（７２）のように導くことができる。
【０１４７】
Ｖｋ２（ｔ）＝∫（Ｉｋ２（ｔ）／Ｃ２）ｄｔ
＝（ｔ２／（２×Ｃ１×Ｃ２×Ｒ））×Ｉｋ１
＝（ｔ２／（２×Ｃ１×Ｃ２×Ｒ））×（（ＧＭ×Ｖｘ２）／Ｖｎ−１）
＝（ＧＭ／（２×Ｃ１×Ｃ２×Ｒ））×（Ｖｘ２／Ｖｎ−１）×ｔ２ ……式（７２）
【０１４８】
このとき、インダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧値Ｖｘ（Ｖ）と、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）とをキャンセルすることができるようなランプ波の傾きｋは、上記に示した式（７２）のうちの（ＧＭ／（２×Ｃ１×Ｃ２×Ｒ））×（Ｖｘ２／Ｖｎ−１）の部分になる。そして、このランプ波の傾きｋを、上記に示した式（６６´）に代入する。すると、圧電スピーカー１５の両端子間の電圧増加分ΔＶｎ（Ｖ）を、下記に示す式（７３）のように表すことができる。
【０１４９】
ΔＶｎ＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×（Ｖｉ２／ｋ）
＝（１／２）×（１／Ｖｎ−１）×（１／（Ｃｓｐｋ×Ｌ））×Ｖｘ２×Ｖｉ２×（（２×Ｃ１×Ｃ２×Ｒ×Ｖｎ−１）／（ＧＭ×Ｖｘ２））
＝（１／（Ｃｓｐｋ×Ｌ））×（（Ｃ１×Ｃ２×Ｒ）／ＧＭ）×Ｖｉ２ ……式（７３）
最後にゲインＧ２を求めると、そのゲインＧ２は下記に示す式（７４）のようになる。
Ｇ２＝ΔＶｎ／Ｖｉ２
＝（１／（Ｃｓｐｋ×Ｌ））×（（Ｃ１×Ｃ２×Ｒ）／ＧＭ） ……式（７４）
【０１５０】
上記に示した式（７４）からわかるように、上記のゲインＧ２を得られるように回路を構成する際、受動素子のみを用いて回路を構成することができる。よって、圧電スピーカー駆動用アンプ１４において、ローカル電源であるインダクタ４２にエネルギーをチャージする元の素子の両端子間の電圧Ｖｘ（Ｖ）や、圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）に依存したゲインＧ２のばらつきがなくなる。つまり、圧電スピーカー駆動用アンプ１４におけるゲインＧ２のばらつきは、回路毎に固有の誤差や温度変化特性に依存したばらつきのみである。従って、圧電スピーカー駆動用アンプ１４は、システム５０の全体のゲインが一定になり、圧電スピーカー１５等の容量性負荷を効率良く駆動させることができる。
【０１５１】
（スイッチング駆動回路１００，２００の回路構成）
続いて、図２０および図２１を参照して、スイッチング駆動回路２４の変形例に係るスイッチング駆動回路１００，２００の回路構成を説明する。
図２０は、スイッチング駆動回路２４の第１変形例に係るスイッチング駆動回路１００の回路構成を示す回路図である。また、図２１は、スイッチング駆動回路２４の第２変形例に係るスイッチング駆動回路２００の回路構成を示す回路図である。なお、図面において同一の素子等には同一の符号を付しているため、これらの重複する回路等の説明を省略する。
【０１５２】
図２０に示すスイッチング駆動回路１００は、図３に示したスイッチング駆動回路２４と同一の素子を備えて構成される。但し、スイッチング駆動回路１００は、ＮＭＯＳトランジスタ１０１およびＰＭＯＳトランジスタ１０２をさらに備えている点が、スイッチング駆動回路２４と異なる。
ＮＭＯＳトランジスタ１０１は、キャパシタ４１の正極端子と、インダクタ４２の駆動用電源側の端子との間に接続される。ＮＭＯＳトランジスタ１０１は、ＮＭＯＳトランジスタ４４と全く同様に、駆動制御信号φ１によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。このＮＭＯＳトランジスタ１０１は、ＮＭＯＳトランジスタ４４と同様に、充電方向切替用スイッチング素子として機能する。
【０１５３】
ＰＭＯＳトランジスタ１０２は、圧電スピーカー駆動用アンプ１４の負極端子と、インダクタ４２の駆動用電源側の端子との間に接続される。ＰＭＯＳトランジスタ１０２は、ＰＭＯＳトランジスタ４５と全く同様に、駆動制御信号φ２によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。このＰＭＯＳトランジスタ１０２は、ＰＭＯＳトランジスタ４５〜４９と同様に、極性切替用スイッチング素子として機能して、正極側スイッチング素子と負極側スイッチング素子とを兼ねている。なお、ＰＭＯＳトランジスタ１０２においても、ＰＭＯＳトランジスタ４５と同様に、必ずしも接続する必要はない。
【０１５４】
スイッチング駆動回路２４においては、ＮＭＯＳトランジスタ４４の導通状態がオン状態になって形成された回路と、ＰＭＯＳトランジスタ４５〜４９の導通状態がオン状態になって形成された回路とのうち、ＮＭＯＳトランジスタ４４の導通状態がオン状態になって形成された回路のみが、グランドに接続されるようになっていた。ところが、スイッチング駆動回路１００においては、ＰＭＯＳトランジスタ４５〜４９，１０２の導通状態がオン状態になって形成された回路が、さらに駆動用電源とは別の電源に接続されている点が、スイッチング駆動回路２４と異なる。つまり、スイッチング駆動回路１００は、回路動作の上の基準電圧レベルがスイッチング駆動回路２４と異なる
しかしながら、このスイッチング駆動回路１００においても、スイッチング駆動回路２４と同様に、上述した第１フェーズから第４フェーズまでの各動作フェーズに合わせて、駆動信号ＶＣＰ，ＶＣＮの電圧値を交互に変化させながら、圧電スピーカー１５を駆動することができる。
【０１５５】
また、別の変形例として、図２１に示すスイッチング駆動回路２００は、図２０に示したスイッチング駆動回路１００と同一の素子を備えて構成される。但し、スイッチング駆動回路２００は、回路を構成する各素子どうしの接続関係が、スイッチング駆動回路１００と異なる。そして、スイッチング駆動回路２００は、ＮＭＯＳトランジスタ４４，１０１の導通状態がオン状態になって形成された閉回路と、ＰＭＯＳトランジスタ４５〜４９，１０２の導通状態がオン状態になって形成された閉回路とが、共通のグランドに接続されている。
【０１５６】
このスイッチング駆動回路２００においても、上述した制御方法によって、駆動信号ＶＣＰ，ＶＣＮの電圧値を交互に変化させながら、圧電スピーカー１５を駆動することができる。勿論、ＮＭＯＳトランジスタ４４，１０１の導通状態によってできる閉回路と、ＰＭＯＳトランジスタ４５〜４９，１０２の導通状態がオン状態によってできる閉回路とを、別々のグランドに接続しても良い。
なお、上記で説明した各スイッチング駆動回路２４，１００，２００を、ＩＣとそれに接続される外付けの素子とから構成することもできる。
【０１５７】
（ＩＣとして構成した場合のスイッチング駆動回路３００，４００，５００の回路構成）
続いて、図２２〜図２４を参照して、スイッチング駆動回路２４，１００，２００をＩＣとして構成されたスイッチング駆動回路３００，４００，５００の回路構成を説明する。
図２２は、スイッチング駆動回路２４をＩＣとして構成した場合のスイッチング駆動回路３００の回路構成を示す回路図である。図２３は、スイッチング駆動回路１００をＩＣとして構成した場合のスイッチング駆動回路４００の回路構成を示す回路図である。図２４は、スイッチング駆動回路２００をＩＣとして構成した場合のスイッチング駆動回路５００の構回路成を示す回路図である。
【０１５８】
まず、図２２に示すスイッチング駆動回路３００は、スイッチング駆動回路２４のキャパシタ４１と、インダクタ４２と、ＰＭＯＳトランジスタ４３との３つの素子を、ＩＣ３１０に接続される外付けの素子としている。また、スイッチング駆動回路３００は、その外付けの素子を除いたスイッチング駆動回路２４を構成する残りの素子をＩＣ３１０としている。
【０１５９】
圧電スピーカー１５は、ＩＣ３１０の外部接続ピン３０１，３０２を介してＩＣ３１０と接続される。キャパシタ４１は、ＩＣ３１０の外部接続ピン３０３，３０４を介してＩＣ３１０と接続される。インダクタ４２は、外部接続ピン３０４，３０５を介してＩＣ３１０と接続される。
要するに、スイッチング駆動回路３００においては、キャパシタ４１、インダクタ４２およびＰＭＯＳトランジスタ４３の外付けの素子がＩＣ３１０に接続されて、スイッチング駆動回路として機能するようになっている。
【０１６０】
このスイッチング駆動回路３００は、スイッチング駆動回路２４の一部の素子が外付けの素子として設けられているだけであって、その動作や素子どうしの接続関係は、スイッチング駆動回路２４の動作や接続関係と実質変わらない。但し、スイッチング駆動回路３００においては、キャパシタ４１、インダクタ４２およびＰＭＯＳトランジスタ４３が、ＩＣ３１０に接続される外付けの素子である。このため、例えばキャパシタ４１であれば、所望の容量値を有する素子を選択して、スイッチング駆動回路３００を構成することができる。
【０１６１】
同様に、図２３に示すスイッチング駆動回路４００は、スイッチング駆動回路２００のキャパシタ４１と、インダクタ４２と、ＰＭＯＳトランジスタ４３の素子を外付けの素子としている。また、スイッチング駆動回路４００は、その外付けの素子以外のスイッチング駆動回路２４わ構成する残りの素子からＩＣ４１０を構成している。そして、スイッチング駆動回路４００においても、キャパシタ４１、インダクタ４２およびＰＭＯＳトランジスタ４３の外付けの素子が、外部接続ピン３０１〜３０６を介してＩＣ４１０に接続されている。
【０１６２】
また、図２４に示すスイッチング駆動回路５００においても、キャパシタ４１、インダクタ４２およびＰＭＯＳトランジスタ４３の外付けの素子が、外部接続ピン３０１〜３０６を介してＩＣ５１０に接続されている。
これらのスイッチング駆動回路４００，５００の動作においても、スイッチング駆動回路１００，２００の動作と実質変わらない。
【０１６３】
（まとめ）
本実施形態で説明した圧電スピーカー駆動用アンプ１４は、圧電スピーカー１５に転送されたエネルギーを抵抗等でなるべく消費させずに、インダクタ４２を介して用いて再びキャパシタ４１に充電させることで、圧電スピーカー１５を駆動するためのエネルギーとして再利用する。
その際に、ランプ波発生回路６１は、圧電スピーカー１５の両端子間の電圧変化分ΔＶｎ（Ｖ）に含まれる、インダクタ４２にエネルギーをチャージする元のキャパシタ４１の両端子間の電圧値Ｖｌｐ（Ｖ）の成分と、インダクタ４２にエネルギーをチャージする元の圧電スピーカー１５の両端子間の電圧値Ｖｎ−１（Ｖ）＝Ｖｓｐｋ（Ｖ）の成分とを打ち消すような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を生成する。さらに、波形比較回路６２は、そのランプ波の電圧値と入力信号の電圧値とに基づいて、インダクタ４２にエネルギーをチャージするチャージ時間Ｔｃｈ（μＳ）を示すパルス幅のＰＷＭ信号Ｓｐを生成する。
【０１６４】
そして、ゲートドライバ回路２３は、そのＰＷＭ信号Ｓｐ等に基づいて駆動制御信号φ０〜φ４を生成して、駆動制御信号φ０〜φ４の電圧レベルに応じてスイッチング駆動回路２４を各ＭＯＳトランジスタの導通状態を制御する。これによって、スピーカー駆動用アンプ１４は、圧電スピーカー駆動用アンプ１４の全体のゲインが一定になるように差動信号の駆動信号を生成して、その駆動信号によって圧電スピーカー１５を効率良く駆動することができる。
【産業上の利用可能性】
【０１６５】
本発明の駆動用アンプおよび駆動用ドライバは、特に携帯音楽プレーヤーや携帯電話機、携帯ＤＶＤプレーヤー等の情報機器が備える圧電スピーカー等の容量性負荷を駆動することのできる駆動用アンプおよび駆動用ドライバとして利用することができる。
【符号の説明】
【０１６６】
１０……携帯音楽プレーヤー
１１……制御部
１２……タッチパネル
１３……メモリ
１４……圧電スピーカー駆動用アンプ
１５……圧電スピーカー
１６……リチウムイオン電池
２１……誤差抑圧回路
２２……ＰＷＭ回路
２３……ゲートドライバ回路
２３ａ……第１のフェーズ決定回路
２３ｂ……第２のフェーズ決定回路
２４……スイッチング駆動回路
２５ａ，２５ｂ……ＬＰＦ回路
３０……電流監視回路
３１ａ……第１の比較回路
３１ｂ……第２の比較回路
４１……キャパシタ
４２……インダクタ
４３，４５〜４７……ＰＭＯＳトランジスタ
４４……ＮＭＯＳトランジスタ
５０……システム
５１……信号処理回路
５２ａ，５２ｂ……アンプ
５３……サンプリング用スイッチング素子
５４……積分回路
５５……負帰還回路
６１……ランプ波発生回路
６２……波形比較回路
７１ａ，７１ｂ……ＧＭ回路
７２ａ，７２ｂ……電圧成分切替用スイッチング素子
７３……傾き決定回路
７４……積分回路
【特許請求の範囲】
【請求項１】
容量性負荷を駆動するためのエネルギーが充電される第１の充放電素子と、
前記第１の充放電素子または前記容量性負荷に充電されたエネルギーが一時的に充電される第２の充放電素子と、
前記第１の充放電素子に充電されたエネルギーを前記第２の充放電素子を介して前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第２の充放電素子を介して前記第１の充放電素子に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子と、
前記充電方向切替用スイッチング素子によって前記第１の充放電素子に充電されたエネルギーを前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第１の充放電素子に充電させる状態とを交互に切り替える際に、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側から充電させる状態と、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側から充電させる状態とを交互に切り替える極性切替用スイッチング素子と、
前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態が、オン状態とオフ状態とのいずれか一方に切り替わるように制御する制御回路と、
前記容量性負荷の両端子間の電圧変化成分に含まれる、前記第２の充放電素子にエネルギーをチャージする元の素子の両端子間の電圧成分を打ち消すような傾きをもち、かつ、その傾きに前記第２の充放電素子にエネルギーを充電するチャージ時間の二乗が乗じられた二次の基準波の電圧値と入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する変調回路と
を備え、
前記制御回路は、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態とが交互に繰り返されるように、前記充電方向切替用スイッチング素子および前記極性信号切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする駆動用ドライバ。
【請求項２】
電源電圧を出力する駆動用電源から前記第１の充放電素子にエネルギーを補充するためのエネルギー補充用素子を備え、
前記制御回路は、
前記駆動用電源から前記第１の充放電素子にエネルギーが補充されるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする請求項１に記載の駆動用ドライバ。
【請求項３】
前記変調回路は、
前記第２の充放電素子にエネルギーをチャージする元の素子の両端子間の電圧成分を打ち消すような傾きに対する電流値を出力する傾き決定回路と、前記傾き決定回路から出力されたその傾きに対する電流値を積分することで前記二次の基準波を発生させる積分回路とを備える基準波発生回路と、
前記基準波発生回路によって発生させられた前記二次の基準波の電圧値と、前記入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する波形比較回路と
を備えることを特徴とする請求項１または２に記載の駆動用ドライバ。
【請求項４】
差動信号である入力信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第１の比較回路と、
前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第２の比較回路と
を備え、
前記制御回路は、
少なくとも、前記第１の比較回路から出力された比較結果信号の電圧レベルと、前記第２の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、
前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を所定の電圧レベルであるアナロググランド電圧レベルにさせる第１フェーズと、
前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第２フェーズと、
前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を前記のアナロググランド電圧レベルにさせる第３フェーズと、
前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第４フェーズ
との各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする請求項１〜３のいずれか１項に記載の駆動用ドライバ。
【請求項５】
前記制御回路は、
最初に前記第１フェーズになる前と、前記第１フェーズから前記第４フェーズまでの各動作フェーズが所定の回数繰り返された後に再度前記第１フェーズになる前とに、前記駆動用電源から前記第１の充放電素子にエネルギーを補充するエネルギー補充フェーズになるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする請求項４に記載の駆動用ドライバ。
【請求項６】
前記変調回路は、
前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第１の充放電素子の両端子間の電圧成分とが出力される状態と、
前記傾き決定回路に対して、前記第１の充放電素子の両端子間の電圧成分が出力される状態とを交互に切り替える電圧成分切替用スイッチング素子を備え、
前記制御回路は、
前記第１フェーズおよび前記第３フェーズのとき、前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第１の充放電素子の両端子間の電圧成分とが出力される状態になり、
前記第２フェーズおよび前記第４フェーズのとき、前記傾き決定回路に対して、前記第１の充放電素子の両端子間の電圧成分が出力される状態になるように、
前記電圧成分切替用スイッチング素子の導通状態を制御することを特徴とする請求項３〜５のいずれか１項に記載の駆動用ドライバ。
【請求項７】
前記第２の充放電素子を流れる電流が減少し始めてから０（Ａ）になるまでの間の状態であるか否かを監視して、その監視結果に応じた電圧レベルの電流監視結果信号を出力する電流監視回路と、
を備え、
前記制御回路は、
少なくとも、前記第１フェーズから第４フェーズまでの各動作フェーズにおいて、前記電流監視回路から出力された電流監視結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、
前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを、前記第２の充放電素子に充電させる充電フェーズと、
前記第２の充放電素子に充電さたれエネルギーを、前記容量性負荷または前記第１の充放電素子に転送する転送フェーズと、
前記第１の充放電素子と前記第２の充放電素子と前記容量性負荷との間で、前記第１の充放電素子、前記第２の充放電素子または前記容量性負荷に充電されたエネルギーの充電および転送を行わない待機フェーズ
との各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする請求項３〜６のいずれか１項に記載の駆動用ドライバ。
【請求項８】
前記制御回路は、
前記エネルギー補充フェーズにおいて、
前記駆動用電源から、前記第１の充放電素子にエネルギーを充電させる充電フェーズと、
前記駆動用電源から、前記第１の充放電素子にエネルギーを充電させない待機フェーズ
との各動作フェーズになるように、前記エネルギー補充用素子の導通状態の切り替えを制御することを特徴とする請求項７に記載の駆動用ドライバ。
【請求項９】
前記第１の充放電素子は、
前記駆動用電源と、グランドとの間に接続され、
前記第２の充放電素子は、
前記第１の充放電素子の正極端子と、前記容量性負荷の正極端子との間に接続され、
前記充電方向切替用スイッチング素子は、
前記第２の充放電素子の容量性負荷側の端子と、前記第１の充放電素子の負極端子との間、または前記第１の充放電素子の正極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間のうち、少なくとも前記第２の充放電素子の容量性負荷側の端子と、前記第１の充放電素子の負極端子との間に接続され、
前記極性切替用スイッチング素子は、
前記第２の充放電素子の容量性負荷側の端子と、前記容量性負荷の正極端子との間に接続され、かつ、前記容量性負荷の負極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間に接続された正極側スイッチング素子と、
前記第２の充放電素子の容量性負荷側の端子と、前記容量性負荷の負極端子との間に接続され、かつ、前記容量性負荷の正極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間に接続された負極側スイッチング素子とであって、
前記制御回路は、
前記第１フェーズの充電フェーズ、前記第２フェーズの転送フェーズ、前記第３フェーズの充電フェーズ、および前記第４フェーズの転送フェーズのとき、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、
前記第１フェーズの転送フェーズ、および前記第２フェーズの充電フェーズのとき、前記正極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、
前記第３フェーズの転送フェーズ、および前記第４フェーズの充電フェーズのとき、前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、
前記第１フェーズの待機フェーズ、前記第２フェーズの待機フェーズ、前記第３フェーズの待機フェーズ、および前記第４フェーズの待機フェーズのとき、前記充電方向切替用スイッチング素子、前記正極側スイッチング素子、および前記負極側スイッチング素子の導通状態がオフ状態にすることによって閉回路が形成されないように制御することを特徴とする請求項７または８に記載の駆動用ドライバ。
【請求項１０】
前記エネルギー補充用素子は、
前記駆動用電源と、前記第１の充放電素子の正極端子との間に接続され、
前記制御回路は、
前記エネルギー補充フェーズの充電フェーズのとき、前記エネルギー補充用素子の導通状態がオン状態になるように制御して、
前記エネルギー補充フェーズの待機フェーズのとき、前記エネルギー補充用素子の導通状態がオフ状態になるように制御することを特徴とする請求項９に記載の駆動用ドライバ。
【請求項１１】
前記制御回路は、
前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路がグランドに接続されるように制御して、
前記正極側スイッチング素子および前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路が前記駆動用電源とは別の電源、前記グランド、または前記グランドとは別のグランドに接続されるように制御することを特徴とする請求項９または１０に記載の駆動用ドライバ。
【請求項１２】
前記入力信号の振幅と前記駆動信号の振幅との誤差に基づいて、前記入力信号の振幅を補正した入力信号を出力する誤差抑圧回路と、
前記誤差抑圧回路から出力された入力信号を入力して、前記容量性負荷を駆動するための差動信号である駆動信号を生成する請求項１〜１１のいずれか１項に記載の駆動用ドライバと
を備えることを特徴とする駆動用アンプ。
【請求項１３】
容量性負荷と、
入力信号を生成する入力信号生成回路と、
前記入力信号生成回路によって生成された入力信号に基づいて、前記容量性負荷を駆動するための駆動信号を出力する請求項１２に記載の駆動用アンプと、
前記入力信号生成回路および前記駆動用アンプに所定の電源電圧を供給する駆動用電源と
を備えることを特徴とする情報機器。
【請求項１】
容量性負荷を駆動するためのエネルギーが充電される第１の充放電素子と、
前記第１の充放電素子または前記容量性負荷に充電されたエネルギーが一時的に充電される第２の充放電素子と、
前記第１の充放電素子に充電されたエネルギーを前記第２の充放電素子を介して前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第２の充放電素子を介して前記第１の充放電素子に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子と、
前記充電方向切替用スイッチング素子によって前記第１の充放電素子に充電されたエネルギーを前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第１の充放電素子に充電させる状態とを交互に切り替える際に、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側から充電させる状態と、前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側から充電させる状態とを交互に切り替える極性切替用スイッチング素子と、
前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態が、オン状態とオフ状態とのいずれか一方に切り替わるように制御する制御回路と、
前記容量性負荷の両端子間の電圧変化成分に含まれる、前記第２の充放電素子にエネルギーをチャージする元の素子の両端子間の電圧成分を打ち消すような傾きをもち、かつ、その傾きに前記第２の充放電素子にエネルギーを充電するチャージ時間の二乗が乗じられた二次の基準波の電圧値と入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する変調回路と
を備え、
前記制御回路は、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態とが交互に繰り返されるように、前記充電方向切替用スイッチング素子および前記極性信号切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする駆動用ドライバ。
【請求項２】
電源電圧を出力する駆動用電源から前記第１の充放電素子にエネルギーを補充するためのエネルギー補充用素子を備え、
前記制御回路は、
前記駆動用電源から前記第１の充放電素子にエネルギーが補充されるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする請求項１に記載の駆動用ドライバ。
【請求項３】
前記変調回路は、
前記第２の充放電素子にエネルギーをチャージする元の素子の両端子間の電圧成分を打ち消すような傾きに対する電流値を出力する傾き決定回路と、前記傾き決定回路から出力されたその傾きに対する電流値を積分することで前記二次の基準波を発生させる積分回路とを備える基準波発生回路と、
前記基準波発生回路によって発生させられた前記二次の基準波の電圧値と、前記入力信号の電圧値とに基づいて、前記チャージ時間を示すパルス幅の変調信号を生成する波形比較回路と
を備えることを特徴とする請求項１または２に記載の駆動用ドライバ。
【請求項４】
差動信号である入力信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第１の比較回路と、
前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第２の比較回路と
を備え、
前記制御回路は、
少なくとも、前記第１の比較回路から出力された比較結果信号の電圧レベルと、前記第２の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、
前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を所定の電圧レベルであるアナロググランド電圧レベルにさせる第１フェーズと、
前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第２フェーズと、
前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を前記のアナロググランド電圧レベルにさせる第３フェーズと、
前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第４フェーズ
との各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする請求項１〜３のいずれか１項に記載の駆動用ドライバ。
【請求項５】
前記制御回路は、
最初に前記第１フェーズになる前と、前記第１フェーズから前記第４フェーズまでの各動作フェーズが所定の回数繰り返された後に再度前記第１フェーズになる前とに、前記駆動用電源から前記第１の充放電素子にエネルギーを補充するエネルギー補充フェーズになるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする請求項４に記載の駆動用ドライバ。
【請求項６】
前記変調回路は、
前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第１の充放電素子の両端子間の電圧成分とが出力される状態と、
前記傾き決定回路に対して、前記第１の充放電素子の両端子間の電圧成分が出力される状態とを交互に切り替える電圧成分切替用スイッチング素子を備え、
前記制御回路は、
前記第１フェーズおよび前記第３フェーズのとき、前記傾き決定回路に対して、前記容量性負荷の両端子間の電圧成分と前記第１の充放電素子の両端子間の電圧成分とが出力される状態になり、
前記第２フェーズおよび前記第４フェーズのとき、前記傾き決定回路に対して、前記第１の充放電素子の両端子間の電圧成分が出力される状態になるように、
前記電圧成分切替用スイッチング素子の導通状態を制御することを特徴とする請求項３〜５のいずれか１項に記載の駆動用ドライバ。
【請求項７】
前記第２の充放電素子を流れる電流が減少し始めてから０（Ａ）になるまでの間の状態であるか否かを監視して、その監視結果に応じた電圧レベルの電流監視結果信号を出力する電流監視回路と、
を備え、
前記制御回路は、
少なくとも、前記第１フェーズから第４フェーズまでの各動作フェーズにおいて、前記電流監視回路から出力された電流監視結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、
前記第１の充放電素子または前記容量性負荷に充電されたエネルギーを、前記第２の充放電素子に充電させる充電フェーズと、
前記第２の充放電素子に充電さたれエネルギーを、前記容量性負荷または前記第１の充放電素子に転送する転送フェーズと、
前記第１の充放電素子と前記第２の充放電素子と前記容量性負荷との間で、前記第１の充放電素子、前記第２の充放電素子または前記容量性負荷に充電されたエネルギーの充電および転送を行わない待機フェーズ
との各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする請求項３〜６のいずれか１項に記載の駆動用ドライバ。
【請求項８】
前記制御回路は、
前記エネルギー補充フェーズにおいて、
前記駆動用電源から、前記第１の充放電素子にエネルギーを充電させる充電フェーズと、
前記駆動用電源から、前記第１の充放電素子にエネルギーを充電させない待機フェーズ
との各動作フェーズになるように、前記エネルギー補充用素子の導通状態の切り替えを制御することを特徴とする請求項７に記載の駆動用ドライバ。
【請求項９】
前記第１の充放電素子は、
前記駆動用電源と、グランドとの間に接続され、
前記第２の充放電素子は、
前記第１の充放電素子の正極端子と、前記容量性負荷の正極端子との間に接続され、
前記充電方向切替用スイッチング素子は、
前記第２の充放電素子の容量性負荷側の端子と、前記第１の充放電素子の負極端子との間、または前記第１の充放電素子の正極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間のうち、少なくとも前記第２の充放電素子の容量性負荷側の端子と、前記第１の充放電素子の負極端子との間に接続され、
前記極性切替用スイッチング素子は、
前記第２の充放電素子の容量性負荷側の端子と、前記容量性負荷の正極端子との間に接続され、かつ、前記容量性負荷の負極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間に接続された正極側スイッチング素子と、
前記第２の充放電素子の容量性負荷側の端子と、前記容量性負荷の負極端子との間に接続され、かつ、前記容量性負荷の正極端子と、前記第２の充放電素子の前記駆動用電源側の端子との間に接続された負極側スイッチング素子とであって、
前記制御回路は、
前記第１フェーズの充電フェーズ、前記第２フェーズの転送フェーズ、前記第３フェーズの充電フェーズ、および前記第４フェーズの転送フェーズのとき、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、
前記第１フェーズの転送フェーズ、および前記第２フェーズの充電フェーズのとき、前記正極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、
前記第３フェーズの転送フェーズ、および前記第４フェーズの充電フェーズのとき、前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、
前記第１フェーズの待機フェーズ、前記第２フェーズの待機フェーズ、前記第３フェーズの待機フェーズ、および前記第４フェーズの待機フェーズのとき、前記充電方向切替用スイッチング素子、前記正極側スイッチング素子、および前記負極側スイッチング素子の導通状態がオフ状態にすることによって閉回路が形成されないように制御することを特徴とする請求項７または８に記載の駆動用ドライバ。
【請求項１０】
前記エネルギー補充用素子は、
前記駆動用電源と、前記第１の充放電素子の正極端子との間に接続され、
前記制御回路は、
前記エネルギー補充フェーズの充電フェーズのとき、前記エネルギー補充用素子の導通状態がオン状態になるように制御して、
前記エネルギー補充フェーズの待機フェーズのとき、前記エネルギー補充用素子の導通状態がオフ状態になるように制御することを特徴とする請求項９に記載の駆動用ドライバ。
【請求項１１】
前記制御回路は、
前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路がグランドに接続されるように制御して、
前記正極側スイッチング素子および前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路が前記駆動用電源とは別の電源、前記グランド、または前記グランドとは別のグランドに接続されるように制御することを特徴とする請求項９または１０に記載の駆動用ドライバ。
【請求項１２】
前記入力信号の振幅と前記駆動信号の振幅との誤差に基づいて、前記入力信号の振幅を補正した入力信号を出力する誤差抑圧回路と、
前記誤差抑圧回路から出力された入力信号を入力して、前記容量性負荷を駆動するための差動信号である駆動信号を生成する請求項１〜１１のいずれか１項に記載の駆動用ドライバと
を備えることを特徴とする駆動用アンプ。
【請求項１３】
容量性負荷と、
入力信号を生成する入力信号生成回路と、
前記入力信号生成回路によって生成された入力信号に基づいて、前記容量性負荷を駆動するための駆動信号を出力する請求項１２に記載の駆動用アンプと、
前記入力信号生成回路および前記駆動用アンプに所定の電源電圧を供給する駆動用電源と
を備えることを特徴とする情報機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１３−９１７８（Ｐ２０１３−９１７８Ａ）
【公開日】平成２５年１月１０日（２０１３．１．１０）
【国際特許分類】
【出願番号】特願２０１１−１４０８２５（Ｐ２０１１−１４０８２５）
【出願日】平成２３年６月２４日（２０１１．６．２４）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２５年１月１０日（２０１３．１．１０）
【国際特許分類】
【出願日】平成２３年６月２４日（２０１１．６．２４）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]