３軸加速度センサ及びそのＺ軸依存性の補正方法
【課題】 小規模な回路構成であるにも拘わらず、Ｘ、Ｙ及びＺ軸方向といった３次元方向の正確な加速度を検出できる３軸加速度センサ及びそのＺ軸依存性の補正方法を提供する。
【解決手段】 Ｘ軸方向に配置された一対の静電容量素子Ｃx+及びＣx-の容量比に基づいてＸ軸方向の加速度を検出する第１スイッチトキャパシタ回路４１と、Ｙ軸方向に配置された一対の静電容量素子Ｃy+及びＣy-の容量比に基づいてＹ軸方向の加速度を検出する第２スイッチトキャパシタ回路４２と、Ｚ軸方向に配置された静電容量素子Ｃzと基準容量を有する静電容量素子Ｃrefの容量比に基づいてＺ軸方向の加速度を検出する第３スイッチトキャパシタ回路４３とを備えている。
【解決手段】 Ｘ軸方向に配置された一対の静電容量素子Ｃx+及びＣx-の容量比に基づいてＸ軸方向の加速度を検出する第１スイッチトキャパシタ回路４１と、Ｙ軸方向に配置された一対の静電容量素子Ｃy+及びＣy-の容量比に基づいてＹ軸方向の加速度を検出する第２スイッチトキャパシタ回路４２と、Ｚ軸方向に配置された静電容量素子Ｃzと基準容量を有する静電容量素子Ｃrefの容量比に基づいてＺ軸方向の加速度を検出する第３スイッチトキャパシタ回路４３とを備えている。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、自動車の衝突検出等に使用される静電容量型の３軸加速度センサ及びそのＺ軸依存性の補正方法に関し、特に検出される加速度値の精度を向上させる技術に関する。
【０００２】
【従来の技術】従来、静電容量型の加速度センサとして、Ｘ、Ｙ及びＺ軸といった３次元方向の加速度を検出する３軸加速度センサが知られている。この３軸加速度センサは、静電容量素子の構造や信号処理回路の特性によって、Ｘ軸及びＹ軸方向の出力がＺ軸方向の加速度に依存するというＺ軸依存性を有する。このようなＺ軸依存性を解消するために、特開平９−２１８２５号公報は「加速度センサの他軸干渉出力の補正方法」を開示している。
【０００３】この従来の３軸加速度センサでは、円筒内に配設された固定基板及び可撓基板の各対向面に電極を設けることにより、５個の静電容量素子Ｃ１〜Ｃ５が形成されている。このうち、静電容量素子Ｃ１とＣ３とは円筒の中心線を対称軸としてＸ軸方向に対称になるように配置され、静電容量素子Ｃ２とＣ４とは円筒の中心線を対称軸としてＹ軸方向に対称になるように配置され、静電容量素子Ｃ５は円筒の中心線の周囲に配置されている。
【０００４】以上のように構成された静電容量素子Ｃ１〜Ｃ５のそれぞれからの信号は、図１０に示す補正回路で補正され、Ｘ、Ｙ及びＺ軸方向の加速度Ｖx、Ｖy及びＶzを表す電圧信号がそれぞれ出力される。具体的に説明すると、補正回路は、容量−電圧変換回路（以下、「ＣＶ変換回路」と略記する）６１〜６５、Ｘ軸用の差分回路７１、Ｙ軸用の差分回路７２、Ｘ軸補正回路８１及びＹ軸補正回路８２から構成されている。
【０００５】静電容量素子Ｃ１〜Ｃ５からの信号は、それぞれＣＶ変換回路６１〜６５に供給され、各ＣＶ変換回路６１〜６５で静電容量素子Ｃ１〜Ｃ５の容量に応じた電圧信号Ｖ１〜Ｖ５に変換される。ＣＶ変換回路６１及び６２からの電圧信号Ｖ１及びＶ３はＸ軸用の差分回路７１に供給される。また、ＣＶ変換回路６３及び６４からの電圧信号Ｖ２及びＶ４はＹ軸用の差分回路７２に供給される。Ｘ軸用の差分回路７１は、電圧信号Ｖ１及びＶ３の差を算出し、電圧信号「Ｖ１−Ｖ３」としてＸ軸補正回路８１に供給する。また、Ｙ軸用の差分回路７２は、電圧信号Ｖ２及びＶ４の差を算出し、電圧信号「Ｖ２−Ｖ４」としてＹ軸補正回路８２に供給する。
【０００６】Ｘ軸補正回路８１は、電圧信号「Ｖ１−Ｖ３」からＺ軸による干渉成分「Ｋ・Ｖ５」を減算し、Ｘ軸方向の加速度Ｖxとして出力する。ここで、Ｋは補正係数である。また、Ｙ軸補正回路８２は、電圧信号「Ｖ２−Ｖ４」からＺ軸による干渉成分「Ｋ’・Ｖ５」を減算し、Ｙ軸方向の加速度Ｖyとして出力する。ここで、Ｋ’は補正係数である。Ｚ軸の加速度Ｖzとしては、ＣＶ変換回路６５からの電圧信号Ｖ５がそのまま出力される。
【０００７】
【発明が解決しようとする課題】しかしながら、上述した従来の３軸加速度センサは、２つの静電容量素子の容量差からＸ軸及びＹ軸方向の加速度を検出しているので、Ｚ軸方向の加速度が異なると、Ｚ軸方向の容量差が異なることから、正確な検出結果が得られないという問題があった。
【０００８】また、上述した従来の３軸加速度センサは、図１０に示されるように、各静電容量素子Ｃ１〜Ｃ５からの信号を電圧信号に変換するためのＣＶ変換回路を静電容量素子の数だけ備えなければならないので、回路規模が大きくなるという問題があった。
【０００９】本発明は、小規模な回路構成であるにも拘わらず、Ｘ、Ｙ及びＺ軸方向といった３次元方向の正確な加速度を検出できる３軸加速度センサ及びそのＺ軸依存性の補正方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】本発明は、前記課題を解決するために以下の構成とした。請求項１の発明の３軸加速度センサは、固定基板と可動基板との各対向面に電極を配置し、対向配置される静電容量素子を複数対設け、複数対の静電容量素子の静電容量変化に基づき前記基板面に平行に設定されたＸＹ平面上のＸ軸方向及びＹ軸方向の加速度、及び前記ＸＹ平面に直交するＺ軸方向の加速度を検出する３軸加速度センサにおいて、前記Ｘ軸方向に沿って配置されたＸ軸用の一対の静電容量素子の容量比に基づいて前記Ｘ軸方向の加速度を検出するＸ軸加速度検出手段と、前記Ｙ軸方向に沿って配置されたＹ軸用の一対の静電容量素子の容量比に基づいて前記Ｙ軸方向の加速度を検出するＹ軸加速度検出手段と、Ｚ軸用静電容量素子と基準容量を有する基準静電容量素子との一対の静電容量素子の容量比に基づいて前記Ｚ軸方向の加速度を検出するＺ軸加速度検出手段とを備えたことを特徴とする。
【００１１】請求項１の発明によれば、Ｘ、Ｙ及びＺ軸のそれぞれに対応して配置された一対の静電容量素子の容量比に基づいて、Ｘ、Ｙ及びＺ軸のそれぞれの加速度を検出する。すなわち、容量比を求めることで、例えば、Ｘ軸用の一方の静電容量素子に含まれるＺ軸方向の誤差とＸ軸用の他方の静電容量素子に含まれるＺ軸方向の誤差とが約分により除去されるので、従来の容量差に基づいて加速度を検出する場合に発生するＺ軸方向の誤差が減少する。従って、Ｘ軸方向、Ｙ軸方向の検出感度のＺ軸依存性を補正することができ、これによって、正確な検出結果を得ることができる。
【００１２】また、請求項２の発明は、請求項１記載の３軸加速度センサにおいて、前記Ｘ軸加速度検出手段、前記Ｙ軸加速度検出手段、前記Ｚ軸加速度検出手段のそれぞれは、直列接続された前記一対の静電容量素子の一方の静電容量素子を電源の正極に接続し、他方の静電容量素子を前記電源の負極に接続し、前記一対の静電容量素子の直列接続点に反転入力端子が接続された演算増幅器を設け、該演算増幅器の出力端子から加速度検出信号を出力することを特徴とする。
【００１３】請求項２の発明によれば、各加速度検出手段は、直列接続された一対の静電容量素子の直列接続点からの分圧電圧を演算増幅器の反転入力端子に入力し、演算増幅器の出力端子から加速度検出信号を出力するので、一対の静電容量素子の容量比に基づいて正確に加速度を検出することができる。
【００１４】請求項３の発明は、請求項１記載の３軸加速度センサにおいて、前記Ｘ軸加速度検出手段、前記Ｙ軸加速度検出手段、前記Ｚ軸加速度検出手段のそれぞれは、直列接続された前記一対の静電容量素子の一方の静電容量素子と電源の正極とに接続された第１スイッチング素子、他方の静電容量素子と前記電源の負極とに接続された第２スイッチング素子、前記一対の静電容量素子の直列接続点に反転入力端子が接続された演算増幅器、前記反転入力端子と前記演算増幅器の出力端子とに接続された第３スイッチング素子、前記演算増幅器の非反転入力端子と前記出力端子とに接続された第４スイッチング素子、前記非反転入力端子と前記一方の静電容量素子とに接続された第５スイッチング素子、前記非反転入力端子と前記他方の静電容量素子とに接続された第６スイッチング素子を有するスイッチトキャパシタ回路からなり、前記第１乃至第３スイッチング素子のそれぞれは、入力された制御信号により同時にオンまたはオフし、前記第４乃至第６スイッチング素子のそれぞれは、前記第１乃至第３スイッチング素子と相補的に動作することを特徴とする。
【００１５】請求項３の発明によれば、各加速度検出手段は、第１乃至第３スイッチング素子のそれぞれを、入力された制御信号により同時にオンまたはオフし、第４乃至第６スイッチング素子のそれぞれを、第１乃至第３スイッチング素子と相補的に動作させることにより、直列接続された一対の静電容量素子の直列接続点からの分圧電圧を演算増幅器の反転入力端子に入力し、演算増幅器の出力端子から加速度検出信号を出力するので、一対の静電容量素子の容量比に基づいて加速度をさらに正確に検出することができる。
【００１６】請求項４の発明は、請求項１記載の３軸加速度センサにおいて、前記Ｚ軸加速度検出手段は、前記Ｚ軸用静電容量素子と前記基準静電容量素子との容量比を表す信号をパルス密度変調するＺ軸変調器と、このＺ軸変調器で得られたＺ軸パルス信号を一定時間カウントし、得られたカウンタ値に基づきＺ軸方向の加速度を検出するＺ軸カウンタと、前記Ｚ軸パルス信号を所定値からダウンカウントするダウンカウンタとを有し、前記Ｘ軸加速度検出手段は、前記Ｘ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調するＸ軸変調器と、このＸ軸変調器で得られたＸ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＸ軸方向の加速度を検出するＸ軸カウンタとを有し、前記Ｙ軸加速度検出手段は、前記Ｙ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調するＹ軸変調器と、このＹ軸変調器で得られたＹ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＹ軸方向の加速度を検出するＹ軸カウンタとを有することを特徴とする。
【００１７】請求項４の発明によれば、Ｘ、Ｙ及びＺ軸のそれぞれに対応して配置された一対の静電容量素子の容量比に基づいて加速度を検出するので、従来の容量差に基づいて加速度を検出する場合に発生するＺ軸方向の誤差が生じず、正確な検出結果を得ることができ、しかも、パルス密度変調により得られるパルスをカウントするといったデジタル処理が行われるので、さらに正確な加速度値を得ることができる。
【００１８】請求項５の発明は、固定基板と可動基板との各対向面に電極を配置し、対向配置される静電容量素子を複数対設け、複数対の静電容量素子の静電容量変化に基づき前記基板面に平行に設定されたＸＹ平面上のＸ軸方向及びＹ軸方向の加速度、及び前記ＸＹ平面に直交するＺ軸方向の加速度を検出する３軸加速度センサのＺ軸依存性の補正方法であって、前記Ｘ軸方向に沿って配置されたＸ軸用の一対の静電容量素子の容量比を求め、該容量比に基づいて前記Ｘ軸方向の加速度を検出するＸ軸加速度検出工程と、前記Ｙ軸方向に沿って配置されたＹ軸用の一対の静電容量素子の容量比を求め、該容量比に基づいて前記Ｙ軸方向の加速度を検出するＹ軸加速度検出工程と、Ｚ軸用静電容量素子と基準容量を有する基準静電容量素子との一対の静電容量素子の容量比を求め該容量比に基づいて前記Ｚ軸方向の加速度を検出するＺ軸加速度検出工程と、備えたことを特徴とする。この請求項５の発明によれば、請求項１の発明と同様の作用・効果が得られる。
【００１９】請求項６の発明は、請求項５記載の３軸加速度センサのＺ軸依存性の補正方法において、前記Ｚ軸加速度検出工程は、前記Ｚ軸用静電容量素子と前記基準静電容量素子との容量比を表す信号をパルス密度変調し、得られたＺ軸パルス信号を一定時間カウントし、得られたカウンタ値に基づきＺ軸方向の加速度を検出し、前記Ｚ軸パルス信号をダウンカウンタにより所定値からダウンカウントし、前記Ｘ軸加速度検出工程は、前記Ｘ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調し、得られたＸ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＸ軸方向の加速度を検出し、前記Ｙ軸加速度検出工程は、前記Ｙ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調し、得られたＹ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＹ軸方向の加速度を検出することを特徴とする。この請求項６の発明によれば、請求項４の発明と同様の作用・効果が得られる。
【００２０】
【発明の実施の形態】以下、本発明の３軸加速度センサ及びそのＺ軸依存性の補正方法の実施の形態を図面を参照しながら詳細に説明する。
【００２１】（第１の実施の形態）本発明の第１の実施の形態に係る３軸加速度センサのセンサ部の構造を図１に示し、検出回路の構成を図２に示す。
【００２２】この３軸加速度センサのセンサ部は、従来の加速度センサと同様に、５つの静電容量素子から構成されている。すなわち、センサ部は、図１（Ｂ）の断面図に示すように、可動部１０、固定部２０及び垂錘体３０から構成されている。可動部１０は、可動基板からなり、ＳＯＩウエハを用いてシリコンでメサ構造を形成し、そのメサを下部に設けられた梁で支える構造を有する。この可動部１０の上面には、酸化シリコンＳｉＯ２によって、適当な質量を有する作動体としての垂錘体３０が固着されている。
【００２３】可動部１０の底面には、図１（Ａ）の底面図に示すように、静電容量素子を形成する一方の電極部が形成されている。この一方の電極部は、外側電極１１に接続された内側電極１２のクロスポイントを含む周辺領域に形成されたＺ軸用電極１５、Ｚ軸用電極１５を挟んでＸ軸方向に配置された一対のＸ軸用電極１３ａ，１３ｂ、Ｚ軸用電極１５を挟んでＹ軸方向に配置された一対のＹ軸用電極１４ａ，１４ｂの５つの電極から構成され、各電極は、相互に電気的に接続されるようになっている。
【００２４】また、固定部２０は、図１（Ｃ）に示すように、固定基板としてのガラス基板２１の上に５つのアルミニウム電極（Ａｌ電極）２２が設けられる。これらのＡｌ電極２２は、中央部に配置されたＺ軸用電極２５、Ｚ軸用電極２５を挟んでＸ軸方向に配置された一対のＸ軸用電極２３ａ，２３ｂ、Ｚ軸用電極２５を挟んでＹ軸方向に配置された一対のＹ軸用電極２４ａ，２４ｂの５つの電極から構成され、可動部１０の各電極に対向するように配置されている。これらの５つの電極により、静電容量素子の他方の電極部を構成している。以上の構成により、Ｃx+、Ｃx-、Ｃy+、Ｃy-及びＣzといった５個の静電容量素子が形成されている。Ｃx+、Ｃx-は、Ｘ軸用の一対の静電容量素子を構成し、Ｃy+、Ｃy- は、Ｙ軸用の一対の静電容量素子を構成し、Ｃzと基準静電容量素子ＣrefとでＺ軸用の一対の静電容量素子を構成している。基準静電容量素子Ｃrefは、一定容量を有する静電容量素子である。
【００２５】検出回路にはスイッチトキャパシタ方式の回路が採用されている。この検出回路は、Ｘ、Ｙ及びＺ軸といった３軸方向の加速度を同時に検出し、且つＸ軸及びＹ軸方向の加速度のＺ軸依存性を減少させる補正を行う。
【００２６】この検出回路は、図２に示すように、Ｘ軸用の一対の静電容量素子Ｃx+、Ｃx-の容量比に基づいてＸ軸方向の加速度を検出する第１スイッチトキャパシタ回路４１、Ｙ軸用の一対の静電容量素子Ｃy+、Ｃy- に基づいてＹ軸方向の加速度を検出する第２スイッチトキャパシタ回路４２、及びＣzと基準静電容量素子Ｃrefとの容量比に基づいてＺ軸方向の加速度を検出する第３スイッチトキャパシタ回路４３から構成されている。
【００２７】第１スイッチトキャパシタ回路４１は、直列接続された一対の静電容量素子Ｃx+及びＣx-、一方の静電容量素子Ｃx+と電源Ｖddの正極とに接続された第１スイッチング素子Ｓ１、他方の静電容量素子Ｃx-と電源Ｖddの負極（グランド）とに接続された第２スイッチング素子Ｓ１、演算増幅器ＯＰ１、演算増幅器ＯＰ１の非反転入力端子とグランドと接続されたキャパシタＣｍ１、演算増幅器ＯＰ１の反転入力端子と出力端子とに接続された第３スイッチング素子Ｓ１及びキャパシタＣｆ１、演算増幅器ＯＰ１の非反転入力端子と出力端子とに接続された第４スイッチング素子Ｓ２、演算増幅器ＯＰ１の非反転入力端子と一方の静電容量素子Ｃx+とに接続された第５スイッチング素子Ｓ２、非反転入力端子と他方の静電容量素子Ｃx-とに接続された第６スイッチング素子Ｓ２、一対の静電容量素子Ｃx+及びＣx-の直列接続点と演算増幅器ＯＰ１の反転入力端子とに接続された第７スイッチング素子Ｓ１及び第８スイッチング素子Ｓ２を有する。
【００２８】第１乃至第３スイッチング素子、第７スイッチング素子Ｓ１のそれぞれは、入力された制御信号により同時にオンまたはオフし、第４乃至第６スイッチング素子、第８スイッチング素子Ｓ２のそれぞれは、第１乃至第３スイッチング素子と相補的に（一方のスイッチング素子がオンのときに他方のスイッチング素子がオフする動作）動作するようになっている。
【００２９】また、第２スイッチトキャパシタ回路４２及び第３スイッチトキャパシタ回路４３も第１スイッチトキャパシタ回路４１と同一に構成されるので、概略のみを説明する。第２スイッチトキャパシタ回路４２は、静電容量素子Ｃy+及びＣy-、複数のスイッチング素子Ｓ３及びＳ４、キャパシタＣｆ２及びＣｍ２、並びに演算増幅器ＯＰ２が図示するように接続されて構成されている。更に、第３スイッチトキャパシタ回路４３は、静電容量素子Ｃz及びＣref、複数のスイッチング素子Ｓ５及びＳ６、キャパシタＣｆ３及びＣｍ３、並びに演算増幅器ＯＰ３が図示するように接続されて構成されている。
【００３０】また、第１〜第３スイッチトキャパシタ回路４１〜４３内のスイッチング素子Ｓ１〜Ｓ６は、図３に示すように、時間の経過に連れて循環しながら排他的にオン（図中の高レベル）になるように制御される。
【００３１】第１〜第３スイッチトキャパシタ回路４１〜４３のそれぞれは、図２に示すように同一の構成を有し、それらの動作も同一であるので、以下では第１スイッチトキャパシタ回路４１を主体に説明する。
【００３２】第１スイッチトキャパシタ回路４１において、或るタイミングでスイッチング素子Ｓ１がオンにされると、第１スイッチトキャパシタ回路４１は、図４に示す回路と等価になる。従って、静電容量素子Ｃx+及びＣx-に蓄積される電荷Ｑx+及びＱx-は、それぞれ下記式（１）及び（２）で表される。
【００３３】
Ｑx+＝（Ｖｄｄ−Ｖｍ）・Ｃx+・・・式（１）
Ｑx-＝Ｖｍ・Ｃx-・・・式（２）
ここで、Ｖｍは可動部１０に形成された電極の電位である。
【００３４】次のタイミングでスイッチング素子Ｓ２がオンにされると、第１スイッチトキャパシタ回路４１は、図５に示す回路と等価になる。ここで、「Ｑx+＞Ｑx-」と仮定すると、演算増幅器ＯＰ１への入力ΔＶは下記式（３）で表される。
【００３５】
ΔＶ＝（Ｑx+−Ｑx-）／（Ｃx+＋Ｃx-＋Ｃｆ１）・・・式（３）
上記ΔＶが正の時に演算増幅器ＯＰ１の出力は増加する。スイッチング素子Ｓ１とＳ２とが順次オンにされることにより、第１スイッチトキャパシタ回路４１は、ΔＶがゼロに近づくように動作する。この時、「Ｑx+＝Ｑx-」であるので、次の式（４）が成立する。
【００３６】
（Ｖｄｄ−Ｖｍ）・Ｃx+＝Ｖｍ・Ｃx-・・・式（４）
これを整理すると、下記式（５）が得られる。
【００３７】
Ｖｍ＝Ｖｄｄ・Ｃx+／（Ｃx+＋Ｃx-）＝Ｖx・・・式（５）
同様にして、第２スイッチトキャパシタ回路４２のスイッチング素子Ｓ３とＳ４とが順次オンにされることにより、下記式（６）が得られる。
【００３８】
Ｖｍ＝Ｖｄｄ・Ｃy+／（Ｃy+＋Ｃy-）＝Ｖy・・・式（６）
同様にして、第３スイッチトキャパシタ回路４３のスイッチング素子Ｓ５とＳ６とが順次オンにされることにより、下記式（７）が得られる。
【００３９】
Ｖｍ＝Ｖｄｄ・Ｃz／（Ｃz＋Ｃref）＝Ｖz・・・式（７）
このように、スイッチング素子Ｓ１〜Ｓ６が、図３に示すように順次オンにされることにより、第１〜第３スイッチトキャパシタ回路４１〜４３のそれぞれは、Ｘ軸方向の静電容量素子Ｃx+とＣx-との容量比をＸ軸方向の加速度Ｖxとして、Ｙ軸方向の静電容量素子Ｃy+とＣy-との容量比をＹ軸方向の加速度Ｖyとして、Ｚ軸方向の静電容量素子ＣzとＣrefとの容量比をＺ軸方向の加速度Ｖzとして、電圧信号で順次出力する。
【００４０】次に、このように構成される３軸加速度センサにおいて、Ｘ及びＹ軸方向加速度のＺ軸依存性を解消できる原理を説明する。上記検出回路の出力は、上記式（５）〜（７）から理解できるように、下記式（８）で表すことができる。
【００４１】
Ｖ（x，y，z）＝Ｖｄｄ・Ｃ+（x，y，z）／（Ｃ+（x，y，z）＋Ｃ-（x，y，z））・・・式（８）
この式（８）において、Ｃ+にＺ軸方向の容量Ｃz+、Ｃ-に一定の容量Ｃref（＝Ｃz-）を与えれば、Ｚ軸方向の加速度Ｖzが得られる。また、Ｘ軸方向の静電容量素子Ｃx+とＣx-とを、図２に示すように配置することによる差動容量からＸ軸方向の加速度が得られるが、Ｃx+とＣx-はＺ軸方向の加速度により増減する。同様に、Ｙ軸方向の静電容量素子Ｃy+とＣy-とを図２に示すように配置することによる差動容量からＹ軸方向の加速度が得られるが、Ｃy+とＣy-はＺ軸方向の加速度により増減する。しかし、上記のように構成されるスイッチトキャパシタ方式の回路を採用した検出回路を用いれば、Ｚ軸方向の加速度による容量の増減が打ち消されることになる。
【００４２】例えば、Ｘ軸方向に加速度が加わったとすると、下記のように表現できる。まず、Ｚ軸により容量値は、Ｃx＝εＳ／（ｄ−Ｋz・Ａz）・・・式（９）
となる。ここで、εは誘電率、Ｓは電極面積、ＡzはＺ軸方向の加速度、ＫzはＺ軸方向の加速度に対する容量変化率である。
【００４３】この式（９）の値からＸ軸方向の加速度Ａxが加わり容量が変化する。よって、Ｘ軸方向の加速度による静電容量素子Ｃx+及びＣx-の容量変化は、下記式（１０）及び（１１）で表現できる。 Ｃx+＝εＳ／（ｄ−Ｋx・Ａx−Ｋz・Ａz）・・・式（１０）
Ｃx-＝εＳ／（ｄ＋Ｋx・Ａx−Ｋz・Ａz）・・・式（１１）
ここで、ＫxはＸ軸方向の加速度に対する容量変化率である。
【００４４】上記式（１０）及び（１１）を式（８）に代入すると、Ｘ軸方向の加速度Ｖxは、下記式（１２−１）のようになる。
【００４５】
Ｖx＝｛εＳ／（ｄ−Ｋx・Ａx−Ｋz・Ａz）｝／｛εＳ／（ｄ−Ｋx・Ａx−Ｋz・Ａz）−εＳ／（ｄ＋Ｋx・Ａx−Ｋz・Ａz）｝
＝１／｛１＋（ｄ−Ｋx・Ａx−Ｋz・Ａz）／（ｄ＋Ｋx・Ａx−Ｋz・Ａz）｝
＝（ｄ＋Ｋx・Ａx−Ｋz・Ａz）／（ｄ＋Ｋx・Ａx−Ｋz・Ａz＋ｄ−Ｋx・Ａx−Ｋz・Ａz）
＝（ｄ−Ｋz・Ａz＋Ｋx・Ａx）／２（ｄ−Ｋz・Ａz）
＝｛１＋Ｋx・Ａx／（ｄ−Ｋz・Ａz）｝／２・・・式（１２−１）
ｄ》Ｋz・Ａzの場合、Ｖx＝｛１＋Ｋx・Ａx／ｄ｝／２・・・式（１２−２）
よって、この式（１２−１）よりＺ軸依存性は減衰し、ｄ》Ｋz・Ａzの条件下では、式（１２−２）からＺ軸依存性を除去できることがわかる。Ｙ軸方向の検出感度のＺ軸依存性の補正についても同様である。
【００４６】次に、第１の実施の形態に係る３軸加速度センサのＺ軸依存性の補正の効果を、上記特開平９−２１８２５号公報に開示された従来の加速度センサの他軸干渉出力の補正方法と比較して説明する。
【００４７】まず、従来の加速度センサの他軸干渉出力の補正方法で用いられる容量差によりＺ軸依存性を補正する場合を考える。今、加速度が０Ｇの時の電極間距離をｄ、その時の容量をＣ０＝ε（Ｓ／ｄ）、地球重力の影響による電極間距離の変化を±０．０１と仮定した場合における電極間距離を１．０１ｄ及び０．９９ｄ、その時の容量をそれぞれＣz+0.1＝ε（Ｓ／１．０１ｄ）及びＣz-0.1＝ε（Ｓ／０．９９ｄ）とする。ここに、εは誘電率、Ｓは電極面積である。電極間距離と静電容量との関係を図６に示す。
【００４８】ここで、加速度センサにＸ軸方向に加速度（電極間距離の変化を±０．１と仮定する）が加わるとすると、Ｚ軸方向の加速度が０Ｇの時の容量差ΔＣsub0は以下の式（１３）で表される。
【００４９】
また、Ｚ軸方向の加速度が１Ｇの時の容量差ΔＣsub+1は以下の式（１４）で表され、Ｚ軸方向の加速度が０Ｇである時の容量差ΔＣsub0との誤差は１．９８％になる。
【００５０】
ΔＣsub+1＝εＳ／（１．０１ｄ−０．１ｄ）−εＳ／（１．０１ｄ＋０．１ｄ）
＝０．１９８εＳ／ｄ・・・式（１４）
また、Ｚ軸方向の加速度が−１Ｇの時の容量差ΔＣsub-1は以下の式（１５）で表され、Ｚ軸方向の加速度が０Ｇである時の容量差ΔＣsub0との誤差は１．９８％になる。
【００５１】
ΔＣsub-1＝εＳ／（０．９９ｄ−０．１ｄ）−εＳ／（０．９９ｄ＋０．１ｄ）
＝０．２０６εＳ／ｄ・・・式（１５）
次に、本発明の第１の実施の形態に係る補正方法で用いられる容量比によりＺ軸依存性を補正する場合を考える。
【００５２】Ｚ軸方向の加速度が０Ｇの時の容量比は以下の式（１６）で表される。
【００５３】
｛Ｃx+／（Ｃx+＋Ｃx-）｝rate ＝（εＳ／０．９ｄ）／｛（εＳ／０．９ｄ）＋（εＳ／１．１ｄ）｝
＝１／（１＋０．９／１．１）
＝０．５５・・・式（１６）
また、Ｚ軸方向の加速度が１Ｇの時の容量比は以下の式（１７）で表され、Ｚ軸方向の加速度が０Ｇである時の容量比との誤差は０．０９％になる。
【００５４】
｛Ｃx+／（Ｃx+＋Ｃx-）｝rate+1 ＝｛εＳ／（１．０１ｄ−０．１ｄ）｝／｛（εＳ／（１．０１ｄ−０．１ｄ）＋（εＳ／（１．０１ｄ＋０．１ｄ）｝
＝１／（１＋０．９１／１．１１）
＝０．５４９５・・・式（１７）
また、Ｚ軸方向の加速度が−１Ｇの時の容量比は以下の式（１８）で表され、Ｚ軸方向の加速度が０Ｇである時の容量比との誤差は０．０９％になる。
【００５５】
｛Ｃx+／（Ｃx+＋Ｃx-）｝rate-1 ＝｛εＳ／（０．９９ｄ−０．１ｄ）｝／｛（εＳ／（０．９９ｄ−０．１ｄ）＋（εＳ／（０．９９ｄ＋０．１ｄ）｝
＝１／（１＋０．８９／１．０９）
＝０．５５０５・・・式（１８）
上記従来の加速度センサの他軸干渉出力の補正方法で採用されている容量差による方法では、Ｚ軸方向の加速度が０Ｇである場合との誤差を補正するために、Ｚ軸方向成分に応じた信号を加減算しなければならないが、図７の変位による容量変化特性に示すように、特性が線形でないため、近似的な補正となっている。これに対し、本発明の第１の実施の形態に係る３軸加速度センサで採用されている容量比を用いた方法によれば、Ｚ軸方向成分の信号は含まれていないため、補正率は容量差に比べて非常によいことがわかる。
【００５６】また、図２に示した検出回路は、図１０に示したＣＶ変換回路部に対応する。これらの図から、検出回路の回路規模はＣＶ変換回路部の１／２以下になることが推測される。
【００５７】（第２の実施の形態）この第２の実施の形態に係る３軸加速度センサはデジタル回路で構成されている。この第２の実施の形態に係る３軸加速度センサのセンサ部は、第１の実施の形態に係る３軸加速度センサのセンサ部と同じであり、検出回路の構成及び動作が異なる。従って、以下では、検出回路を中心に説明する。
【００５８】検出回路は、ΔΣ変調方式を採用した回路から構成され、Ｘ、Ｙ及びＺ軸といった３軸方向の加速度を同時に検出し、且つＸ軸及びＹ軸方向の検出感度のＺ軸依存性を減少させる補正を行う。このΔΣ変調方式では、図９に示すように、加速度信号はパルス密度変調信号として得られる。
【００５９】この検出回路は、図８に示すように、Ｘ軸用の一対の静電容量素子Ｃx+及びＣx-、Ｙ軸用の一対の静電容量素子Ｃy+及びＣy-、Ｚ軸用の一対の静電容量素子Ｃz及びＣref、スイッチング素子Ｓ１〜Ｓ３、ΔΣ変調器５０〜５２、カウンタ５３〜５５、ダウンカウンタ５６及び抵抗素子Ｒから構成されている。
【００６０】静電容量素子Ｃx+とＣx-との接続点からの信号はスイッチング素子Ｓ１を介してΔΣ変調器５０に供給される。ΔΣ変調器５０は、入力された信号をパルス密度変調し、パルス密度変調信号Ｐxとしてカウンタ５３に供給する。カウンタ５３は、ダウンカウンタ５６から供給されるパルス取り込み時間Ｔzの間、パルス密度変調信号Ｐxのパルスをカウントする。このカウンタ５３でカウントされた値は、Ｘ軸方向の加速度Ｎxとして出力される。
【００６１】静電容量素子Ｃy+とＣy-との接続点からの信号はスイッチング素子Ｓ２を介してΔΣ変調器５１に供給される。ΔΣ変調器５１は、入力された信号をパルス密度変調し、パルス密度変調信号Ｐyとしてカウンタ５４に供給する。カウンタ５４は、ダウンカウンタ５６から供給されるパルス取り込み時間Ｔzの間、パルス密度変調信号Ｐyのパルスをカウントする。このカウンタ５４でカウントされた値は、Ｙ軸方向の加速度Ｎyとして出力される。
【００６２】静電容量素子ＣzとＣrefとの接続点からの信号はスイッチング素子Ｓ３を介してΔΣ変調器５２に供給される。静電容量素子Ｃrefは基準容量を有する容量素子である。ΔΣ変調器５２は、入力された信号をパルス密度変調し、パルス密度変調信号Ｐzとしてカウンタ５５及びダウンカウンタ５６に供給する。カウンタ５５は、外部から供給される信号に応じて一定時間Ｔの間、パルス密度変調信号Ｐzのパルスをカウントする。このカウンタ５５でカウントされた値は、Ｚ軸方向の加速度Ｎzとして出力される。
【００６３】また、ダウンカウンタ５６は、ΔΣ変調器５２からのパルス密度変調信号Ｐzのパルスに応じて定数Ｎをダウンカウントする。このダウンカウンタ５６の値がパルス取り込み時間Ｔzとしてカウンタ５３及び５４に供給される。また、スイッチング素子Ｓ１〜Ｓ３は、循環しながら順次排他的にオンになるように制御される。
【００６４】以上の構成において動作を説明する。まず、スイッチング素子Ｓ３がオンにされることによりΔΣ変調器５２からパルス密度変調信号Ｐzが出力される。これにより、カウンタ５５からＺ軸方向の加速度Ｎzが出力される。また、ダウンカウンタ５６は、このパルス密度変調信号Ｐzのパルスに応じて定数Ｎをダウンカウントし、その結果をパルス取り込み時間Ｔzとしてカウンタ５３及び５４に供給する。
【００６５】次に、スイッチング素子Ｓ１がオンにされることによりΔΣ変調器５０からパルス密度変調信号Ｐxが出力される。これにより、カウンタ５３からＸ軸方向の加速度Ｎxが出力される。次に、スイッチング素子Ｓ２がオンにされることによりΔΣ変調器５１からパルス密度変調信号Ｐyが出力される。これにより、カウンタ５４からＹ軸方向の加速度Ｎyが出力される。次に、スイッチング素子Ｓ３が再度オンにされる。以下、同様の動作が繰り返される。
【００６６】この構成によれば、定数ＮをＺ軸方向の加速度に対応したパルス密度変調信号Ｐzでダウンカウントして、この時間Ｔzの間、Ｘ軸及びＹ軸の加速度に対応したパルスがカウントされる。従って、カウント数Ｎx、ＮyはＺ軸方向の加速度による変化が打ち消されることになり、Ｘ軸及びＹ軸方向の検出感度のＺ軸依存性が減少する。
【００６７】次に、上記のように構成される３軸加速度センサにおいて、Ｘ及びＹ軸方向加速度のＺ軸依存性を解消できる原理を説明する。上記の構成において、加速度による容量変化式は以下のように表すことができる。まず、Ｚ軸により容量値は、Ｃ（x，y，z）＝εＳ／（ｄ−Ｋz・Ａz）
＝εＳ／｛ｄ（１−Ｋz・Ａz／ｄ）｝
≒εＳ・（１＋Ｋz・Ａz／ｄ）／ｄ＝Ｃ０（１＋Ｋz・Ａz／ｄ）・・・式（１９）
となる。ここで、Ｃ０は初期容量、ＡzはＺ軸方向の加速度、ＫzはＺ軸方向の加速度に対する容量変化率である。
【００６８】この式（１９）の値から、Ｘ軸及びＹ軸にそれぞれＸ軸方向の加速度Ａx及びＹ軸方向の加速度Ａyが加わり容量が変化する。よって、それぞれの加速度による変化式は以下のように表すことができる。
【００６９】
Ｃx＝εＳ／（ｄ−Ｋx・Ａx−Ｋz・Ａz）
＝εＳ／｛ｄ（１−Ｋx・Ａx／ｄ−Ｋz・Ａz／ｄ）｝
≒εＳ／｛ｄ（１−Ｋz・Ａz／ｄ）（１−Ｋx・Ａx／ｄ）｝
≒εＳ・（１＋Ｋz・Ａz／ｄ）・（１＋Ｋx・Ａx／ｄ）／ｄ ＝Ｃ０（１＋Ｋz・Ａz／ｄ）・（１＋Ｋx・Ａx／ｄ）・・・式（２０）
Ｃy＝Ｃ０（１＋Ｋz・Ａz／ｄ）・（１＋Ｋy・Ａy／ｄ）・・・式（２１）
Ｃz＝Ｃ０（１＋Ｋz・Ａz／ｄ）・・・式（２２）
ここで、ＫxはＸ軸方向の加速度に対する容量変化率、ＫyはＹ軸方向の加速度に対する容量変化率である。また、ＣxはＣx+，Ｃx-から演算した結果であり、ＣyはＣy+，Ｃy-から演算した結果である。
【００７０】上記の容量変化をΔΣ変調器５０，５１，５２はパルス密度変調に変換する。従って、パルス密度変調信号をＰとすると、各信号は下記のように表すことができる。
【００７１】
Ｐx＝Ｐ０（１＋Ｋpz・Ａz）・（１＋Ｋpx・Ａx）・・・式（２３）
Ｐy＝Ｐ０（１＋Ｋpz・Ａz）・（１＋Ｋpy・Ａy）・・・式（２４）
Ｐz＝Ｐ０（１＋Ｋpz・Ａz）・・・式（２５）
ここで、Ｐ０は無加速度時のパルス密度変調信号、Ｋpx、Ｋpy及びＫpzは加速度に対するパルス密度変調信号係数である。
【００７２】このとき、上記式（２３）〜（２５）から一定時間ＴにおいてＺ軸のパルス数Ｎzは、下記式（２６）で表される。
【００７３】
Ｎz＝Ｔ・Ｐz＝Ｔ・Ｐ０（１＋Ｋpz・Ａz）・・・式（２６）
ここで、ＰzはＸ軸及びＹ軸のパルス取り込み時間Ｔzを決定するため、ダウンカウンタに入力される。
【００７４】また、このダウンカウンタには、任意のパルス数Ｎが設定されている。よって、Ｔzは式（２２）のＺ軸信号より、下記式（２７）のようになる。
【００７５】
Ｔz＝Ｎ／Ｐz＝Ｎ／（Ｐ０（１＋Ｋpz・Ａz））・・・式（２７）
従って、Ｘ軸のパルス数Ｎxは、上記式（２３）と式（２７）から、下記式（２８）となる。
【００７６】
Ｎx＝Ｐx・Ｔz＝Ｐ０（１＋Ｋpz・Ａz）・（１＋Ｋpx・Ａx）・Ｎ／（Ｐ０（１＋Ｋpz・Ａz））＝Ｎ・（１＋Ｋpx・Ａx）・・・式（２８）
また、Ｙ軸のパルス数Ｎyは、上記式（２４）と式（２７）から、下記式（２９）となる。
【００７７】
Ｎy＝Ｐy・Ｔz＝（Ｐ０（１＋Ｋpz・Ａz）・（１＋Ｋpy・Ａy））・Ｎ／（Ｐ０（１＋Ｋpz・Ａz））＝Ｎ・（１＋Ｋpy・Ａy）・・・式（２９）
よって、この式（２８）よりＸ軸方向の検出感度のＺ軸依存性を補正することができることがわかる。また、式（２９）よりＸ軸方向の検出感度のＺ軸依存性を補正することができることがわかる。
【００７８】ここで、本発明の第２の実施の形態に係る補正方法で用いられる容量比によりＺ軸依存性を補正する場合を考える。
【００７９】Ｚ軸方向の加速度が０Ｇの時の容量比は以下の式（３０）で表される。
【００８０】
（Ｃx／Ｃz）rate＝（εＳ／０．９ｄ）／（εＳ／ｄ）
＝１／０．９＝１．１１１・・・式（３０）
また、Ｚ軸方向の加速度が１Ｇの時の容量比は以下の式（３１）で表され、Ｚ軸方向の加速度が０Ｇである時の容量比との誤差は０％になる。
【００８１】（Ｃx／Ｃz）rate+1 ＝｛εＳ／（０．９×１．１ｄ）｝／（εＳ／１．１ｄ）
＝１．１／（０．９×１．１）＝１．１１１・・・式（３１）
また、Ｚ軸方向の加速度が−１Ｇの時の容量比は以下の式（３２）で表され、Ｚ軸方向の加速度が０Ｇである時の容量比との誤差は０％になる。
【００８２】（Ｃx／Ｃz）rate-1 ＝｛εＳ／（０．９×０．９ｄ）｝／（εＳ／０．９ｄ）
＝０．９／（０．９×０．９）＝１．１１１・・・式（３２）
以上のように、この第２の実施の形態に係る加速度センサによれば、上記式（３０）〜（３２）から理解されるように、上述した第１の実施の形態と同様に、本発明の第２の実施の形態にかかる３軸加速でセンサで採用されている容量比を用いた場合の補正率は、従来の容量差を用いた場合に比べて非常に良好なことがわかる。
【００８３】基本的に容量型のセンサは、地球重力を受ける（Ｚ軸依存性）ため、センサ配置によって容量変化が起こる。上述した第１及び第２の実施の形態によれば、このような地球重力の影響を排除できる。また、上述した第１及び第２の実施の形態では、加速度センサのＺ軸依存性を補正する例を説明したが、上記Ｚ軸依存性の補正方法は、例えば容量型の圧力センサや容量型のジャイロにも適用できる。また、近年の検出回路は、アナログ回路からデジタル回路に移行する傾向がある。従って、この第２の実施の形態に示したＺ軸依存性をデジタルで補正する技術は、あらゆる容量型のセンサに適用できる。
【００８４】
【発明の効果】請求項１の発明によれば、Ｘ、Ｙ及びＺ軸のそれぞれに対応して配置された一対の静電容量素子の容量比に基づいて、Ｘ、Ｙ及びＺ軸のそれぞれの加速度を検出する。すなわち、容量比を求めることで、例えば、Ｘ軸用の一方の静電容量素子に含まれるＺ軸方向の誤差とＸ軸用の他方の静電容量素子に含まれるＺ軸方向の誤差とが約分により除去されるので、従来の容量差に基づいて加速度を検出する場合に発生するＺ軸方向の誤差をほぼ除去できる。従って、Ｘ軸方向、Ｙ軸方向の検出感度のＺ軸依存性を補正することができ、これによって、正確な検出結果を得ることができる。
【００８５】請求項２の発明によれば、各加速度検出手段は、直列接続された一対の静電容量素子の直列接続点からの分圧電圧を演算増幅器の反転入力端子に入力し、演算増幅器の出力端子から加速度検出信号を出力するので、一対の静電容量素子の容量比に基づいて正確に加速度を検出することができる。
【００８６】請求項３の発明によれば、各加速度検出手段は、第１乃至第３スイッチング素子のそれぞれを、入力された制御信号により同時にオンまたはオフし、第４乃至第６スイッチング素子のそれぞれを、第１乃至第３スイッチング素子と相補的に動作させることにより、直列接続された一対の静電容量素子の直列接続点からの分圧電圧を演算増幅器の反転入力端子に入力し、演算増幅器の出力端子から加速度検出信号を出力するので、一対の静電容量素子の容量比に基づいて加速度をさらに正確に検出することができる。
【００８７】請求項４の発明によれば、Ｘ、Ｙ及びＺ軸のそれぞれに対応して配置された一対の静電容量素子の容量比に基づいて加速度を検出するので、従来の容量差に基づいて加速度を検出する場合に発生するＺ軸方向の誤差が生じず、正確な検出結果を得ることができ、しかも、パルス密度変調により得られるパルスをカウントするといったデジタル処理が行われるので、さらに正確な加速度値を得ることができる。
【００８８】請求項５の発明によれば、請求項１の発明と同様の作用・効果が得られる。請求項６の発明によれば、請求項４の発明と同様の作用・効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１及び第２の実施の形態に係る３軸加速度センサのセンサ部の構造を示す図である。
【図２】本発明の第１の実施の形態に係る３軸加速度センサの検出回路の構成を示す回路図である。
【図３】図２に示す検出回路のスイッチング素子の動作タイミングを示すタイミングチャートである。
【図４】本発明の第１の実施の形態に係る３軸加速度センサの動作を説明するための図である。
【図５】本発明の第１の実施の形態に係る３軸加速度センサの動作を説明するための図である。
【図６】本発明の第１及び第２の実施の形態に係る３軸加速度センサのセンサ部に形成された静電容量素子における電極間距離と静電容量との関係を示す図である。
【図７】従来の３軸加速度センサにおける静電容量素子の変位による容量変化特性を示す図である。
【図８】本発明の第２の実施の形態に係る３軸加速度センサの検出回路の構成を示す回路図である。
【図９】図８に示す回路で使用されるパルス密度変調信号の例を示す図である。
【図１０】従来の３軸加速度センサを説明するための図である。
【符号の説明】
１０ 可動部
１３ａ，１３ｂ，２３ａ，２３ｂ Ｘ軸用電極
１４ａ，１４ｂ，２４ａ，２４ｂ Ｙ軸用電極
１５，２５ Ｚ軸用電極
２０ 固定部
２１ ガラス基板
２２ Ａｌ電極
３０ 垂錘体
４１〜４３ スイッチトキャパシタ回路
５０〜５２ ΔΣ変調器
５３〜５５ カウンタ
５６ ダウンカウンタ
Ｃx+、Ｃx-、Ｃy+、Ｃy-、Ｃz 静電容量素子
Ｃref リファレンス容量
Ｃｆ１、Ｃｆ２、Ｃｆ３、Ｃｍ１、Ｃｍ２、Ｃｍ３ キャパシタ
ＯＰ１〜ＯＰ３ 演算増幅器
Ｓ１〜Ｓ６ スイッチング素子
Ｒ 抵抗素子
【０００１】
【発明の属する技術分野】本発明は、例えば、自動車の衝突検出等に使用される静電容量型の３軸加速度センサ及びそのＺ軸依存性の補正方法に関し、特に検出される加速度値の精度を向上させる技術に関する。
【０００２】
【従来の技術】従来、静電容量型の加速度センサとして、Ｘ、Ｙ及びＺ軸といった３次元方向の加速度を検出する３軸加速度センサが知られている。この３軸加速度センサは、静電容量素子の構造や信号処理回路の特性によって、Ｘ軸及びＹ軸方向の出力がＺ軸方向の加速度に依存するというＺ軸依存性を有する。このようなＺ軸依存性を解消するために、特開平９−２１８２５号公報は「加速度センサの他軸干渉出力の補正方法」を開示している。
【０００３】この従来の３軸加速度センサでは、円筒内に配設された固定基板及び可撓基板の各対向面に電極を設けることにより、５個の静電容量素子Ｃ１〜Ｃ５が形成されている。このうち、静電容量素子Ｃ１とＣ３とは円筒の中心線を対称軸としてＸ軸方向に対称になるように配置され、静電容量素子Ｃ２とＣ４とは円筒の中心線を対称軸としてＹ軸方向に対称になるように配置され、静電容量素子Ｃ５は円筒の中心線の周囲に配置されている。
【０００４】以上のように構成された静電容量素子Ｃ１〜Ｃ５のそれぞれからの信号は、図１０に示す補正回路で補正され、Ｘ、Ｙ及びＺ軸方向の加速度Ｖx、Ｖy及びＶzを表す電圧信号がそれぞれ出力される。具体的に説明すると、補正回路は、容量−電圧変換回路（以下、「ＣＶ変換回路」と略記する）６１〜６５、Ｘ軸用の差分回路７１、Ｙ軸用の差分回路７２、Ｘ軸補正回路８１及びＹ軸補正回路８２から構成されている。
【０００５】静電容量素子Ｃ１〜Ｃ５からの信号は、それぞれＣＶ変換回路６１〜６５に供給され、各ＣＶ変換回路６１〜６５で静電容量素子Ｃ１〜Ｃ５の容量に応じた電圧信号Ｖ１〜Ｖ５に変換される。ＣＶ変換回路６１及び６２からの電圧信号Ｖ１及びＶ３はＸ軸用の差分回路７１に供給される。また、ＣＶ変換回路６３及び６４からの電圧信号Ｖ２及びＶ４はＹ軸用の差分回路７２に供給される。Ｘ軸用の差分回路７１は、電圧信号Ｖ１及びＶ３の差を算出し、電圧信号「Ｖ１−Ｖ３」としてＸ軸補正回路８１に供給する。また、Ｙ軸用の差分回路７２は、電圧信号Ｖ２及びＶ４の差を算出し、電圧信号「Ｖ２−Ｖ４」としてＹ軸補正回路８２に供給する。
【０００６】Ｘ軸補正回路８１は、電圧信号「Ｖ１−Ｖ３」からＺ軸による干渉成分「Ｋ・Ｖ５」を減算し、Ｘ軸方向の加速度Ｖxとして出力する。ここで、Ｋは補正係数である。また、Ｙ軸補正回路８２は、電圧信号「Ｖ２−Ｖ４」からＺ軸による干渉成分「Ｋ’・Ｖ５」を減算し、Ｙ軸方向の加速度Ｖyとして出力する。ここで、Ｋ’は補正係数である。Ｚ軸の加速度Ｖzとしては、ＣＶ変換回路６５からの電圧信号Ｖ５がそのまま出力される。
【０００７】
【発明が解決しようとする課題】しかしながら、上述した従来の３軸加速度センサは、２つの静電容量素子の容量差からＸ軸及びＹ軸方向の加速度を検出しているので、Ｚ軸方向の加速度が異なると、Ｚ軸方向の容量差が異なることから、正確な検出結果が得られないという問題があった。
【０００８】また、上述した従来の３軸加速度センサは、図１０に示されるように、各静電容量素子Ｃ１〜Ｃ５からの信号を電圧信号に変換するためのＣＶ変換回路を静電容量素子の数だけ備えなければならないので、回路規模が大きくなるという問題があった。
【０００９】本発明は、小規模な回路構成であるにも拘わらず、Ｘ、Ｙ及びＺ軸方向といった３次元方向の正確な加速度を検出できる３軸加速度センサ及びそのＺ軸依存性の補正方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】本発明は、前記課題を解決するために以下の構成とした。請求項１の発明の３軸加速度センサは、固定基板と可動基板との各対向面に電極を配置し、対向配置される静電容量素子を複数対設け、複数対の静電容量素子の静電容量変化に基づき前記基板面に平行に設定されたＸＹ平面上のＸ軸方向及びＹ軸方向の加速度、及び前記ＸＹ平面に直交するＺ軸方向の加速度を検出する３軸加速度センサにおいて、前記Ｘ軸方向に沿って配置されたＸ軸用の一対の静電容量素子の容量比に基づいて前記Ｘ軸方向の加速度を検出するＸ軸加速度検出手段と、前記Ｙ軸方向に沿って配置されたＹ軸用の一対の静電容量素子の容量比に基づいて前記Ｙ軸方向の加速度を検出するＹ軸加速度検出手段と、Ｚ軸用静電容量素子と基準容量を有する基準静電容量素子との一対の静電容量素子の容量比に基づいて前記Ｚ軸方向の加速度を検出するＺ軸加速度検出手段とを備えたことを特徴とする。
【００１１】請求項１の発明によれば、Ｘ、Ｙ及びＺ軸のそれぞれに対応して配置された一対の静電容量素子の容量比に基づいて、Ｘ、Ｙ及びＺ軸のそれぞれの加速度を検出する。すなわち、容量比を求めることで、例えば、Ｘ軸用の一方の静電容量素子に含まれるＺ軸方向の誤差とＸ軸用の他方の静電容量素子に含まれるＺ軸方向の誤差とが約分により除去されるので、従来の容量差に基づいて加速度を検出する場合に発生するＺ軸方向の誤差が減少する。従って、Ｘ軸方向、Ｙ軸方向の検出感度のＺ軸依存性を補正することができ、これによって、正確な検出結果を得ることができる。
【００１２】また、請求項２の発明は、請求項１記載の３軸加速度センサにおいて、前記Ｘ軸加速度検出手段、前記Ｙ軸加速度検出手段、前記Ｚ軸加速度検出手段のそれぞれは、直列接続された前記一対の静電容量素子の一方の静電容量素子を電源の正極に接続し、他方の静電容量素子を前記電源の負極に接続し、前記一対の静電容量素子の直列接続点に反転入力端子が接続された演算増幅器を設け、該演算増幅器の出力端子から加速度検出信号を出力することを特徴とする。
【００１３】請求項２の発明によれば、各加速度検出手段は、直列接続された一対の静電容量素子の直列接続点からの分圧電圧を演算増幅器の反転入力端子に入力し、演算増幅器の出力端子から加速度検出信号を出力するので、一対の静電容量素子の容量比に基づいて正確に加速度を検出することができる。
【００１４】請求項３の発明は、請求項１記載の３軸加速度センサにおいて、前記Ｘ軸加速度検出手段、前記Ｙ軸加速度検出手段、前記Ｚ軸加速度検出手段のそれぞれは、直列接続された前記一対の静電容量素子の一方の静電容量素子と電源の正極とに接続された第１スイッチング素子、他方の静電容量素子と前記電源の負極とに接続された第２スイッチング素子、前記一対の静電容量素子の直列接続点に反転入力端子が接続された演算増幅器、前記反転入力端子と前記演算増幅器の出力端子とに接続された第３スイッチング素子、前記演算増幅器の非反転入力端子と前記出力端子とに接続された第４スイッチング素子、前記非反転入力端子と前記一方の静電容量素子とに接続された第５スイッチング素子、前記非反転入力端子と前記他方の静電容量素子とに接続された第６スイッチング素子を有するスイッチトキャパシタ回路からなり、前記第１乃至第３スイッチング素子のそれぞれは、入力された制御信号により同時にオンまたはオフし、前記第４乃至第６スイッチング素子のそれぞれは、前記第１乃至第３スイッチング素子と相補的に動作することを特徴とする。
【００１５】請求項３の発明によれば、各加速度検出手段は、第１乃至第３スイッチング素子のそれぞれを、入力された制御信号により同時にオンまたはオフし、第４乃至第６スイッチング素子のそれぞれを、第１乃至第３スイッチング素子と相補的に動作させることにより、直列接続された一対の静電容量素子の直列接続点からの分圧電圧を演算増幅器の反転入力端子に入力し、演算増幅器の出力端子から加速度検出信号を出力するので、一対の静電容量素子の容量比に基づいて加速度をさらに正確に検出することができる。
【００１６】請求項４の発明は、請求項１記載の３軸加速度センサにおいて、前記Ｚ軸加速度検出手段は、前記Ｚ軸用静電容量素子と前記基準静電容量素子との容量比を表す信号をパルス密度変調するＺ軸変調器と、このＺ軸変調器で得られたＺ軸パルス信号を一定時間カウントし、得られたカウンタ値に基づきＺ軸方向の加速度を検出するＺ軸カウンタと、前記Ｚ軸パルス信号を所定値からダウンカウントするダウンカウンタとを有し、前記Ｘ軸加速度検出手段は、前記Ｘ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調するＸ軸変調器と、このＸ軸変調器で得られたＸ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＸ軸方向の加速度を検出するＸ軸カウンタとを有し、前記Ｙ軸加速度検出手段は、前記Ｙ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調するＹ軸変調器と、このＹ軸変調器で得られたＹ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＹ軸方向の加速度を検出するＹ軸カウンタとを有することを特徴とする。
【００１７】請求項４の発明によれば、Ｘ、Ｙ及びＺ軸のそれぞれに対応して配置された一対の静電容量素子の容量比に基づいて加速度を検出するので、従来の容量差に基づいて加速度を検出する場合に発生するＺ軸方向の誤差が生じず、正確な検出結果を得ることができ、しかも、パルス密度変調により得られるパルスをカウントするといったデジタル処理が行われるので、さらに正確な加速度値を得ることができる。
【００１８】請求項５の発明は、固定基板と可動基板との各対向面に電極を配置し、対向配置される静電容量素子を複数対設け、複数対の静電容量素子の静電容量変化に基づき前記基板面に平行に設定されたＸＹ平面上のＸ軸方向及びＹ軸方向の加速度、及び前記ＸＹ平面に直交するＺ軸方向の加速度を検出する３軸加速度センサのＺ軸依存性の補正方法であって、前記Ｘ軸方向に沿って配置されたＸ軸用の一対の静電容量素子の容量比を求め、該容量比に基づいて前記Ｘ軸方向の加速度を検出するＸ軸加速度検出工程と、前記Ｙ軸方向に沿って配置されたＹ軸用の一対の静電容量素子の容量比を求め、該容量比に基づいて前記Ｙ軸方向の加速度を検出するＹ軸加速度検出工程と、Ｚ軸用静電容量素子と基準容量を有する基準静電容量素子との一対の静電容量素子の容量比を求め該容量比に基づいて前記Ｚ軸方向の加速度を検出するＺ軸加速度検出工程と、備えたことを特徴とする。この請求項５の発明によれば、請求項１の発明と同様の作用・効果が得られる。
【００１９】請求項６の発明は、請求項５記載の３軸加速度センサのＺ軸依存性の補正方法において、前記Ｚ軸加速度検出工程は、前記Ｚ軸用静電容量素子と前記基準静電容量素子との容量比を表す信号をパルス密度変調し、得られたＺ軸パルス信号を一定時間カウントし、得られたカウンタ値に基づきＺ軸方向の加速度を検出し、前記Ｚ軸パルス信号をダウンカウンタにより所定値からダウンカウントし、前記Ｘ軸加速度検出工程は、前記Ｘ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調し、得られたＸ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＸ軸方向の加速度を検出し、前記Ｙ軸加速度検出工程は、前記Ｙ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調し、得られたＹ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＹ軸方向の加速度を検出することを特徴とする。この請求項６の発明によれば、請求項４の発明と同様の作用・効果が得られる。
【００２０】
【発明の実施の形態】以下、本発明の３軸加速度センサ及びそのＺ軸依存性の補正方法の実施の形態を図面を参照しながら詳細に説明する。
【００２１】（第１の実施の形態）本発明の第１の実施の形態に係る３軸加速度センサのセンサ部の構造を図１に示し、検出回路の構成を図２に示す。
【００２２】この３軸加速度センサのセンサ部は、従来の加速度センサと同様に、５つの静電容量素子から構成されている。すなわち、センサ部は、図１（Ｂ）の断面図に示すように、可動部１０、固定部２０及び垂錘体３０から構成されている。可動部１０は、可動基板からなり、ＳＯＩウエハを用いてシリコンでメサ構造を形成し、そのメサを下部に設けられた梁で支える構造を有する。この可動部１０の上面には、酸化シリコンＳｉＯ２によって、適当な質量を有する作動体としての垂錘体３０が固着されている。
【００２３】可動部１０の底面には、図１（Ａ）の底面図に示すように、静電容量素子を形成する一方の電極部が形成されている。この一方の電極部は、外側電極１１に接続された内側電極１２のクロスポイントを含む周辺領域に形成されたＺ軸用電極１５、Ｚ軸用電極１５を挟んでＸ軸方向に配置された一対のＸ軸用電極１３ａ，１３ｂ、Ｚ軸用電極１５を挟んでＹ軸方向に配置された一対のＹ軸用電極１４ａ，１４ｂの５つの電極から構成され、各電極は、相互に電気的に接続されるようになっている。
【００２４】また、固定部２０は、図１（Ｃ）に示すように、固定基板としてのガラス基板２１の上に５つのアルミニウム電極（Ａｌ電極）２２が設けられる。これらのＡｌ電極２２は、中央部に配置されたＺ軸用電極２５、Ｚ軸用電極２５を挟んでＸ軸方向に配置された一対のＸ軸用電極２３ａ，２３ｂ、Ｚ軸用電極２５を挟んでＹ軸方向に配置された一対のＹ軸用電極２４ａ，２４ｂの５つの電極から構成され、可動部１０の各電極に対向するように配置されている。これらの５つの電極により、静電容量素子の他方の電極部を構成している。以上の構成により、Ｃx+、Ｃx-、Ｃy+、Ｃy-及びＣzといった５個の静電容量素子が形成されている。Ｃx+、Ｃx-は、Ｘ軸用の一対の静電容量素子を構成し、Ｃy+、Ｃy- は、Ｙ軸用の一対の静電容量素子を構成し、Ｃzと基準静電容量素子ＣrefとでＺ軸用の一対の静電容量素子を構成している。基準静電容量素子Ｃrefは、一定容量を有する静電容量素子である。
【００２５】検出回路にはスイッチトキャパシタ方式の回路が採用されている。この検出回路は、Ｘ、Ｙ及びＺ軸といった３軸方向の加速度を同時に検出し、且つＸ軸及びＹ軸方向の加速度のＺ軸依存性を減少させる補正を行う。
【００２６】この検出回路は、図２に示すように、Ｘ軸用の一対の静電容量素子Ｃx+、Ｃx-の容量比に基づいてＸ軸方向の加速度を検出する第１スイッチトキャパシタ回路４１、Ｙ軸用の一対の静電容量素子Ｃy+、Ｃy- に基づいてＹ軸方向の加速度を検出する第２スイッチトキャパシタ回路４２、及びＣzと基準静電容量素子Ｃrefとの容量比に基づいてＺ軸方向の加速度を検出する第３スイッチトキャパシタ回路４３から構成されている。
【００２７】第１スイッチトキャパシタ回路４１は、直列接続された一対の静電容量素子Ｃx+及びＣx-、一方の静電容量素子Ｃx+と電源Ｖddの正極とに接続された第１スイッチング素子Ｓ１、他方の静電容量素子Ｃx-と電源Ｖddの負極（グランド）とに接続された第２スイッチング素子Ｓ１、演算増幅器ＯＰ１、演算増幅器ＯＰ１の非反転入力端子とグランドと接続されたキャパシタＣｍ１、演算増幅器ＯＰ１の反転入力端子と出力端子とに接続された第３スイッチング素子Ｓ１及びキャパシタＣｆ１、演算増幅器ＯＰ１の非反転入力端子と出力端子とに接続された第４スイッチング素子Ｓ２、演算増幅器ＯＰ１の非反転入力端子と一方の静電容量素子Ｃx+とに接続された第５スイッチング素子Ｓ２、非反転入力端子と他方の静電容量素子Ｃx-とに接続された第６スイッチング素子Ｓ２、一対の静電容量素子Ｃx+及びＣx-の直列接続点と演算増幅器ＯＰ１の反転入力端子とに接続された第７スイッチング素子Ｓ１及び第８スイッチング素子Ｓ２を有する。
【００２８】第１乃至第３スイッチング素子、第７スイッチング素子Ｓ１のそれぞれは、入力された制御信号により同時にオンまたはオフし、第４乃至第６スイッチング素子、第８スイッチング素子Ｓ２のそれぞれは、第１乃至第３スイッチング素子と相補的に（一方のスイッチング素子がオンのときに他方のスイッチング素子がオフする動作）動作するようになっている。
【００２９】また、第２スイッチトキャパシタ回路４２及び第３スイッチトキャパシタ回路４３も第１スイッチトキャパシタ回路４１と同一に構成されるので、概略のみを説明する。第２スイッチトキャパシタ回路４２は、静電容量素子Ｃy+及びＣy-、複数のスイッチング素子Ｓ３及びＳ４、キャパシタＣｆ２及びＣｍ２、並びに演算増幅器ＯＰ２が図示するように接続されて構成されている。更に、第３スイッチトキャパシタ回路４３は、静電容量素子Ｃz及びＣref、複数のスイッチング素子Ｓ５及びＳ６、キャパシタＣｆ３及びＣｍ３、並びに演算増幅器ＯＰ３が図示するように接続されて構成されている。
【００３０】また、第１〜第３スイッチトキャパシタ回路４１〜４３内のスイッチング素子Ｓ１〜Ｓ６は、図３に示すように、時間の経過に連れて循環しながら排他的にオン（図中の高レベル）になるように制御される。
【００３１】第１〜第３スイッチトキャパシタ回路４１〜４３のそれぞれは、図２に示すように同一の構成を有し、それらの動作も同一であるので、以下では第１スイッチトキャパシタ回路４１を主体に説明する。
【００３２】第１スイッチトキャパシタ回路４１において、或るタイミングでスイッチング素子Ｓ１がオンにされると、第１スイッチトキャパシタ回路４１は、図４に示す回路と等価になる。従って、静電容量素子Ｃx+及びＣx-に蓄積される電荷Ｑx+及びＱx-は、それぞれ下記式（１）及び（２）で表される。
【００３３】
Ｑx+＝（Ｖｄｄ−Ｖｍ）・Ｃx+・・・式（１）
Ｑx-＝Ｖｍ・Ｃx-・・・式（２）
ここで、Ｖｍは可動部１０に形成された電極の電位である。
【００３４】次のタイミングでスイッチング素子Ｓ２がオンにされると、第１スイッチトキャパシタ回路４１は、図５に示す回路と等価になる。ここで、「Ｑx+＞Ｑx-」と仮定すると、演算増幅器ＯＰ１への入力ΔＶは下記式（３）で表される。
【００３５】
ΔＶ＝（Ｑx+−Ｑx-）／（Ｃx+＋Ｃx-＋Ｃｆ１）・・・式（３）
上記ΔＶが正の時に演算増幅器ＯＰ１の出力は増加する。スイッチング素子Ｓ１とＳ２とが順次オンにされることにより、第１スイッチトキャパシタ回路４１は、ΔＶがゼロに近づくように動作する。この時、「Ｑx+＝Ｑx-」であるので、次の式（４）が成立する。
【００３６】
（Ｖｄｄ−Ｖｍ）・Ｃx+＝Ｖｍ・Ｃx-・・・式（４）
これを整理すると、下記式（５）が得られる。
【００３７】
Ｖｍ＝Ｖｄｄ・Ｃx+／（Ｃx+＋Ｃx-）＝Ｖx・・・式（５）
同様にして、第２スイッチトキャパシタ回路４２のスイッチング素子Ｓ３とＳ４とが順次オンにされることにより、下記式（６）が得られる。
【００３８】
Ｖｍ＝Ｖｄｄ・Ｃy+／（Ｃy+＋Ｃy-）＝Ｖy・・・式（６）
同様にして、第３スイッチトキャパシタ回路４３のスイッチング素子Ｓ５とＳ６とが順次オンにされることにより、下記式（７）が得られる。
【００３９】
Ｖｍ＝Ｖｄｄ・Ｃz／（Ｃz＋Ｃref）＝Ｖz・・・式（７）
このように、スイッチング素子Ｓ１〜Ｓ６が、図３に示すように順次オンにされることにより、第１〜第３スイッチトキャパシタ回路４１〜４３のそれぞれは、Ｘ軸方向の静電容量素子Ｃx+とＣx-との容量比をＸ軸方向の加速度Ｖxとして、Ｙ軸方向の静電容量素子Ｃy+とＣy-との容量比をＹ軸方向の加速度Ｖyとして、Ｚ軸方向の静電容量素子ＣzとＣrefとの容量比をＺ軸方向の加速度Ｖzとして、電圧信号で順次出力する。
【００４０】次に、このように構成される３軸加速度センサにおいて、Ｘ及びＹ軸方向加速度のＺ軸依存性を解消できる原理を説明する。上記検出回路の出力は、上記式（５）〜（７）から理解できるように、下記式（８）で表すことができる。
【００４１】
Ｖ（x，y，z）＝Ｖｄｄ・Ｃ+（x，y，z）／（Ｃ+（x，y，z）＋Ｃ-（x，y，z））・・・式（８）
この式（８）において、Ｃ+にＺ軸方向の容量Ｃz+、Ｃ-に一定の容量Ｃref（＝Ｃz-）を与えれば、Ｚ軸方向の加速度Ｖzが得られる。また、Ｘ軸方向の静電容量素子Ｃx+とＣx-とを、図２に示すように配置することによる差動容量からＸ軸方向の加速度が得られるが、Ｃx+とＣx-はＺ軸方向の加速度により増減する。同様に、Ｙ軸方向の静電容量素子Ｃy+とＣy-とを図２に示すように配置することによる差動容量からＹ軸方向の加速度が得られるが、Ｃy+とＣy-はＺ軸方向の加速度により増減する。しかし、上記のように構成されるスイッチトキャパシタ方式の回路を採用した検出回路を用いれば、Ｚ軸方向の加速度による容量の増減が打ち消されることになる。
【００４２】例えば、Ｘ軸方向に加速度が加わったとすると、下記のように表現できる。まず、Ｚ軸により容量値は、Ｃx＝εＳ／（ｄ−Ｋz・Ａz）・・・式（９）
となる。ここで、εは誘電率、Ｓは電極面積、ＡzはＺ軸方向の加速度、ＫzはＺ軸方向の加速度に対する容量変化率である。
【００４３】この式（９）の値からＸ軸方向の加速度Ａxが加わり容量が変化する。よって、Ｘ軸方向の加速度による静電容量素子Ｃx+及びＣx-の容量変化は、下記式（１０）及び（１１）で表現できる。 Ｃx+＝εＳ／（ｄ−Ｋx・Ａx−Ｋz・Ａz）・・・式（１０）
Ｃx-＝εＳ／（ｄ＋Ｋx・Ａx−Ｋz・Ａz）・・・式（１１）
ここで、ＫxはＸ軸方向の加速度に対する容量変化率である。
【００４４】上記式（１０）及び（１１）を式（８）に代入すると、Ｘ軸方向の加速度Ｖxは、下記式（１２−１）のようになる。
【００４５】
Ｖx＝｛εＳ／（ｄ−Ｋx・Ａx−Ｋz・Ａz）｝／｛εＳ／（ｄ−Ｋx・Ａx−Ｋz・Ａz）−εＳ／（ｄ＋Ｋx・Ａx−Ｋz・Ａz）｝
＝１／｛１＋（ｄ−Ｋx・Ａx−Ｋz・Ａz）／（ｄ＋Ｋx・Ａx−Ｋz・Ａz）｝
＝（ｄ＋Ｋx・Ａx−Ｋz・Ａz）／（ｄ＋Ｋx・Ａx−Ｋz・Ａz＋ｄ−Ｋx・Ａx−Ｋz・Ａz）
＝（ｄ−Ｋz・Ａz＋Ｋx・Ａx）／２（ｄ−Ｋz・Ａz）
＝｛１＋Ｋx・Ａx／（ｄ−Ｋz・Ａz）｝／２・・・式（１２−１）
ｄ》Ｋz・Ａzの場合、Ｖx＝｛１＋Ｋx・Ａx／ｄ｝／２・・・式（１２−２）
よって、この式（１２−１）よりＺ軸依存性は減衰し、ｄ》Ｋz・Ａzの条件下では、式（１２−２）からＺ軸依存性を除去できることがわかる。Ｙ軸方向の検出感度のＺ軸依存性の補正についても同様である。
【００４６】次に、第１の実施の形態に係る３軸加速度センサのＺ軸依存性の補正の効果を、上記特開平９−２１８２５号公報に開示された従来の加速度センサの他軸干渉出力の補正方法と比較して説明する。
【００４７】まず、従来の加速度センサの他軸干渉出力の補正方法で用いられる容量差によりＺ軸依存性を補正する場合を考える。今、加速度が０Ｇの時の電極間距離をｄ、その時の容量をＣ０＝ε（Ｓ／ｄ）、地球重力の影響による電極間距離の変化を±０．０１と仮定した場合における電極間距離を１．０１ｄ及び０．９９ｄ、その時の容量をそれぞれＣz+0.1＝ε（Ｓ／１．０１ｄ）及びＣz-0.1＝ε（Ｓ／０．９９ｄ）とする。ここに、εは誘電率、Ｓは電極面積である。電極間距離と静電容量との関係を図６に示す。
【００４８】ここで、加速度センサにＸ軸方向に加速度（電極間距離の変化を±０．１と仮定する）が加わるとすると、Ｚ軸方向の加速度が０Ｇの時の容量差ΔＣsub0は以下の式（１３）で表される。
【００４９】
また、Ｚ軸方向の加速度が１Ｇの時の容量差ΔＣsub+1は以下の式（１４）で表され、Ｚ軸方向の加速度が０Ｇである時の容量差ΔＣsub0との誤差は１．９８％になる。
【００５０】
ΔＣsub+1＝εＳ／（１．０１ｄ−０．１ｄ）−εＳ／（１．０１ｄ＋０．１ｄ）
＝０．１９８εＳ／ｄ・・・式（１４）
また、Ｚ軸方向の加速度が−１Ｇの時の容量差ΔＣsub-1は以下の式（１５）で表され、Ｚ軸方向の加速度が０Ｇである時の容量差ΔＣsub0との誤差は１．９８％になる。
【００５１】
ΔＣsub-1＝εＳ／（０．９９ｄ−０．１ｄ）−εＳ／（０．９９ｄ＋０．１ｄ）
＝０．２０６εＳ／ｄ・・・式（１５）
次に、本発明の第１の実施の形態に係る補正方法で用いられる容量比によりＺ軸依存性を補正する場合を考える。
【００５２】Ｚ軸方向の加速度が０Ｇの時の容量比は以下の式（１６）で表される。
【００５３】
｛Ｃx+／（Ｃx+＋Ｃx-）｝rate ＝（εＳ／０．９ｄ）／｛（εＳ／０．９ｄ）＋（εＳ／１．１ｄ）｝
＝１／（１＋０．９／１．１）
＝０．５５・・・式（１６）
また、Ｚ軸方向の加速度が１Ｇの時の容量比は以下の式（１７）で表され、Ｚ軸方向の加速度が０Ｇである時の容量比との誤差は０．０９％になる。
【００５４】
｛Ｃx+／（Ｃx+＋Ｃx-）｝rate+1 ＝｛εＳ／（１．０１ｄ−０．１ｄ）｝／｛（εＳ／（１．０１ｄ−０．１ｄ）＋（εＳ／（１．０１ｄ＋０．１ｄ）｝
＝１／（１＋０．９１／１．１１）
＝０．５４９５・・・式（１７）
また、Ｚ軸方向の加速度が−１Ｇの時の容量比は以下の式（１８）で表され、Ｚ軸方向の加速度が０Ｇである時の容量比との誤差は０．０９％になる。
【００５５】
｛Ｃx+／（Ｃx+＋Ｃx-）｝rate-1 ＝｛εＳ／（０．９９ｄ−０．１ｄ）｝／｛（εＳ／（０．９９ｄ−０．１ｄ）＋（εＳ／（０．９９ｄ＋０．１ｄ）｝
＝１／（１＋０．８９／１．０９）
＝０．５５０５・・・式（１８）
上記従来の加速度センサの他軸干渉出力の補正方法で採用されている容量差による方法では、Ｚ軸方向の加速度が０Ｇである場合との誤差を補正するために、Ｚ軸方向成分に応じた信号を加減算しなければならないが、図７の変位による容量変化特性に示すように、特性が線形でないため、近似的な補正となっている。これに対し、本発明の第１の実施の形態に係る３軸加速度センサで採用されている容量比を用いた方法によれば、Ｚ軸方向成分の信号は含まれていないため、補正率は容量差に比べて非常によいことがわかる。
【００５６】また、図２に示した検出回路は、図１０に示したＣＶ変換回路部に対応する。これらの図から、検出回路の回路規模はＣＶ変換回路部の１／２以下になることが推測される。
【００５７】（第２の実施の形態）この第２の実施の形態に係る３軸加速度センサはデジタル回路で構成されている。この第２の実施の形態に係る３軸加速度センサのセンサ部は、第１の実施の形態に係る３軸加速度センサのセンサ部と同じであり、検出回路の構成及び動作が異なる。従って、以下では、検出回路を中心に説明する。
【００５８】検出回路は、ΔΣ変調方式を採用した回路から構成され、Ｘ、Ｙ及びＺ軸といった３軸方向の加速度を同時に検出し、且つＸ軸及びＹ軸方向の検出感度のＺ軸依存性を減少させる補正を行う。このΔΣ変調方式では、図９に示すように、加速度信号はパルス密度変調信号として得られる。
【００５９】この検出回路は、図８に示すように、Ｘ軸用の一対の静電容量素子Ｃx+及びＣx-、Ｙ軸用の一対の静電容量素子Ｃy+及びＣy-、Ｚ軸用の一対の静電容量素子Ｃz及びＣref、スイッチング素子Ｓ１〜Ｓ３、ΔΣ変調器５０〜５２、カウンタ５３〜５５、ダウンカウンタ５６及び抵抗素子Ｒから構成されている。
【００６０】静電容量素子Ｃx+とＣx-との接続点からの信号はスイッチング素子Ｓ１を介してΔΣ変調器５０に供給される。ΔΣ変調器５０は、入力された信号をパルス密度変調し、パルス密度変調信号Ｐxとしてカウンタ５３に供給する。カウンタ５３は、ダウンカウンタ５６から供給されるパルス取り込み時間Ｔzの間、パルス密度変調信号Ｐxのパルスをカウントする。このカウンタ５３でカウントされた値は、Ｘ軸方向の加速度Ｎxとして出力される。
【００６１】静電容量素子Ｃy+とＣy-との接続点からの信号はスイッチング素子Ｓ２を介してΔΣ変調器５１に供給される。ΔΣ変調器５１は、入力された信号をパルス密度変調し、パルス密度変調信号Ｐyとしてカウンタ５４に供給する。カウンタ５４は、ダウンカウンタ５６から供給されるパルス取り込み時間Ｔzの間、パルス密度変調信号Ｐyのパルスをカウントする。このカウンタ５４でカウントされた値は、Ｙ軸方向の加速度Ｎyとして出力される。
【００６２】静電容量素子ＣzとＣrefとの接続点からの信号はスイッチング素子Ｓ３を介してΔΣ変調器５２に供給される。静電容量素子Ｃrefは基準容量を有する容量素子である。ΔΣ変調器５２は、入力された信号をパルス密度変調し、パルス密度変調信号Ｐzとしてカウンタ５５及びダウンカウンタ５６に供給する。カウンタ５５は、外部から供給される信号に応じて一定時間Ｔの間、パルス密度変調信号Ｐzのパルスをカウントする。このカウンタ５５でカウントされた値は、Ｚ軸方向の加速度Ｎzとして出力される。
【００６３】また、ダウンカウンタ５６は、ΔΣ変調器５２からのパルス密度変調信号Ｐzのパルスに応じて定数Ｎをダウンカウントする。このダウンカウンタ５６の値がパルス取り込み時間Ｔzとしてカウンタ５３及び５４に供給される。また、スイッチング素子Ｓ１〜Ｓ３は、循環しながら順次排他的にオンになるように制御される。
【００６４】以上の構成において動作を説明する。まず、スイッチング素子Ｓ３がオンにされることによりΔΣ変調器５２からパルス密度変調信号Ｐzが出力される。これにより、カウンタ５５からＺ軸方向の加速度Ｎzが出力される。また、ダウンカウンタ５６は、このパルス密度変調信号Ｐzのパルスに応じて定数Ｎをダウンカウントし、その結果をパルス取り込み時間Ｔzとしてカウンタ５３及び５４に供給する。
【００６５】次に、スイッチング素子Ｓ１がオンにされることによりΔΣ変調器５０からパルス密度変調信号Ｐxが出力される。これにより、カウンタ５３からＸ軸方向の加速度Ｎxが出力される。次に、スイッチング素子Ｓ２がオンにされることによりΔΣ変調器５１からパルス密度変調信号Ｐyが出力される。これにより、カウンタ５４からＹ軸方向の加速度Ｎyが出力される。次に、スイッチング素子Ｓ３が再度オンにされる。以下、同様の動作が繰り返される。
【００６６】この構成によれば、定数ＮをＺ軸方向の加速度に対応したパルス密度変調信号Ｐzでダウンカウントして、この時間Ｔzの間、Ｘ軸及びＹ軸の加速度に対応したパルスがカウントされる。従って、カウント数Ｎx、ＮyはＺ軸方向の加速度による変化が打ち消されることになり、Ｘ軸及びＹ軸方向の検出感度のＺ軸依存性が減少する。
【００６７】次に、上記のように構成される３軸加速度センサにおいて、Ｘ及びＹ軸方向加速度のＺ軸依存性を解消できる原理を説明する。上記の構成において、加速度による容量変化式は以下のように表すことができる。まず、Ｚ軸により容量値は、Ｃ（x，y，z）＝εＳ／（ｄ−Ｋz・Ａz）
＝εＳ／｛ｄ（１−Ｋz・Ａz／ｄ）｝
≒εＳ・（１＋Ｋz・Ａz／ｄ）／ｄ＝Ｃ０（１＋Ｋz・Ａz／ｄ）・・・式（１９）
となる。ここで、Ｃ０は初期容量、ＡzはＺ軸方向の加速度、ＫzはＺ軸方向の加速度に対する容量変化率である。
【００６８】この式（１９）の値から、Ｘ軸及びＹ軸にそれぞれＸ軸方向の加速度Ａx及びＹ軸方向の加速度Ａyが加わり容量が変化する。よって、それぞれの加速度による変化式は以下のように表すことができる。
【００６９】
Ｃx＝εＳ／（ｄ−Ｋx・Ａx−Ｋz・Ａz）
＝εＳ／｛ｄ（１−Ｋx・Ａx／ｄ−Ｋz・Ａz／ｄ）｝
≒εＳ／｛ｄ（１−Ｋz・Ａz／ｄ）（１−Ｋx・Ａx／ｄ）｝
≒εＳ・（１＋Ｋz・Ａz／ｄ）・（１＋Ｋx・Ａx／ｄ）／ｄ ＝Ｃ０（１＋Ｋz・Ａz／ｄ）・（１＋Ｋx・Ａx／ｄ）・・・式（２０）
Ｃy＝Ｃ０（１＋Ｋz・Ａz／ｄ）・（１＋Ｋy・Ａy／ｄ）・・・式（２１）
Ｃz＝Ｃ０（１＋Ｋz・Ａz／ｄ）・・・式（２２）
ここで、ＫxはＸ軸方向の加速度に対する容量変化率、ＫyはＹ軸方向の加速度に対する容量変化率である。また、ＣxはＣx+，Ｃx-から演算した結果であり、ＣyはＣy+，Ｃy-から演算した結果である。
【００７０】上記の容量変化をΔΣ変調器５０，５１，５２はパルス密度変調に変換する。従って、パルス密度変調信号をＰとすると、各信号は下記のように表すことができる。
【００７１】
Ｐx＝Ｐ０（１＋Ｋpz・Ａz）・（１＋Ｋpx・Ａx）・・・式（２３）
Ｐy＝Ｐ０（１＋Ｋpz・Ａz）・（１＋Ｋpy・Ａy）・・・式（２４）
Ｐz＝Ｐ０（１＋Ｋpz・Ａz）・・・式（２５）
ここで、Ｐ０は無加速度時のパルス密度変調信号、Ｋpx、Ｋpy及びＫpzは加速度に対するパルス密度変調信号係数である。
【００７２】このとき、上記式（２３）〜（２５）から一定時間ＴにおいてＺ軸のパルス数Ｎzは、下記式（２６）で表される。
【００７３】
Ｎz＝Ｔ・Ｐz＝Ｔ・Ｐ０（１＋Ｋpz・Ａz）・・・式（２６）
ここで、ＰzはＸ軸及びＹ軸のパルス取り込み時間Ｔzを決定するため、ダウンカウンタに入力される。
【００７４】また、このダウンカウンタには、任意のパルス数Ｎが設定されている。よって、Ｔzは式（２２）のＺ軸信号より、下記式（２７）のようになる。
【００７５】
Ｔz＝Ｎ／Ｐz＝Ｎ／（Ｐ０（１＋Ｋpz・Ａz））・・・式（２７）
従って、Ｘ軸のパルス数Ｎxは、上記式（２３）と式（２７）から、下記式（２８）となる。
【００７６】
Ｎx＝Ｐx・Ｔz＝Ｐ０（１＋Ｋpz・Ａz）・（１＋Ｋpx・Ａx）・Ｎ／（Ｐ０（１＋Ｋpz・Ａz））＝Ｎ・（１＋Ｋpx・Ａx）・・・式（２８）
また、Ｙ軸のパルス数Ｎyは、上記式（２４）と式（２７）から、下記式（２９）となる。
【００７７】
Ｎy＝Ｐy・Ｔz＝（Ｐ０（１＋Ｋpz・Ａz）・（１＋Ｋpy・Ａy））・Ｎ／（Ｐ０（１＋Ｋpz・Ａz））＝Ｎ・（１＋Ｋpy・Ａy）・・・式（２９）
よって、この式（２８）よりＸ軸方向の検出感度のＺ軸依存性を補正することができることがわかる。また、式（２９）よりＸ軸方向の検出感度のＺ軸依存性を補正することができることがわかる。
【００７８】ここで、本発明の第２の実施の形態に係る補正方法で用いられる容量比によりＺ軸依存性を補正する場合を考える。
【００７９】Ｚ軸方向の加速度が０Ｇの時の容量比は以下の式（３０）で表される。
【００８０】
（Ｃx／Ｃz）rate＝（εＳ／０．９ｄ）／（εＳ／ｄ）
＝１／０．９＝１．１１１・・・式（３０）
また、Ｚ軸方向の加速度が１Ｇの時の容量比は以下の式（３１）で表され、Ｚ軸方向の加速度が０Ｇである時の容量比との誤差は０％になる。
【００８１】（Ｃx／Ｃz）rate+1 ＝｛εＳ／（０．９×１．１ｄ）｝／（εＳ／１．１ｄ）
＝１．１／（０．９×１．１）＝１．１１１・・・式（３１）
また、Ｚ軸方向の加速度が−１Ｇの時の容量比は以下の式（３２）で表され、Ｚ軸方向の加速度が０Ｇである時の容量比との誤差は０％になる。
【００８２】（Ｃx／Ｃz）rate-1 ＝｛εＳ／（０．９×０．９ｄ）｝／（εＳ／０．９ｄ）
＝０．９／（０．９×０．９）＝１．１１１・・・式（３２）
以上のように、この第２の実施の形態に係る加速度センサによれば、上記式（３０）〜（３２）から理解されるように、上述した第１の実施の形態と同様に、本発明の第２の実施の形態にかかる３軸加速でセンサで採用されている容量比を用いた場合の補正率は、従来の容量差を用いた場合に比べて非常に良好なことがわかる。
【００８３】基本的に容量型のセンサは、地球重力を受ける（Ｚ軸依存性）ため、センサ配置によって容量変化が起こる。上述した第１及び第２の実施の形態によれば、このような地球重力の影響を排除できる。また、上述した第１及び第２の実施の形態では、加速度センサのＺ軸依存性を補正する例を説明したが、上記Ｚ軸依存性の補正方法は、例えば容量型の圧力センサや容量型のジャイロにも適用できる。また、近年の検出回路は、アナログ回路からデジタル回路に移行する傾向がある。従って、この第２の実施の形態に示したＺ軸依存性をデジタルで補正する技術は、あらゆる容量型のセンサに適用できる。
【００８４】
【発明の効果】請求項１の発明によれば、Ｘ、Ｙ及びＺ軸のそれぞれに対応して配置された一対の静電容量素子の容量比に基づいて、Ｘ、Ｙ及びＺ軸のそれぞれの加速度を検出する。すなわち、容量比を求めることで、例えば、Ｘ軸用の一方の静電容量素子に含まれるＺ軸方向の誤差とＸ軸用の他方の静電容量素子に含まれるＺ軸方向の誤差とが約分により除去されるので、従来の容量差に基づいて加速度を検出する場合に発生するＺ軸方向の誤差をほぼ除去できる。従って、Ｘ軸方向、Ｙ軸方向の検出感度のＺ軸依存性を補正することができ、これによって、正確な検出結果を得ることができる。
【００８５】請求項２の発明によれば、各加速度検出手段は、直列接続された一対の静電容量素子の直列接続点からの分圧電圧を演算増幅器の反転入力端子に入力し、演算増幅器の出力端子から加速度検出信号を出力するので、一対の静電容量素子の容量比に基づいて正確に加速度を検出することができる。
【００８６】請求項３の発明によれば、各加速度検出手段は、第１乃至第３スイッチング素子のそれぞれを、入力された制御信号により同時にオンまたはオフし、第４乃至第６スイッチング素子のそれぞれを、第１乃至第３スイッチング素子と相補的に動作させることにより、直列接続された一対の静電容量素子の直列接続点からの分圧電圧を演算増幅器の反転入力端子に入力し、演算増幅器の出力端子から加速度検出信号を出力するので、一対の静電容量素子の容量比に基づいて加速度をさらに正確に検出することができる。
【００８７】請求項４の発明によれば、Ｘ、Ｙ及びＺ軸のそれぞれに対応して配置された一対の静電容量素子の容量比に基づいて加速度を検出するので、従来の容量差に基づいて加速度を検出する場合に発生するＺ軸方向の誤差が生じず、正確な検出結果を得ることができ、しかも、パルス密度変調により得られるパルスをカウントするといったデジタル処理が行われるので、さらに正確な加速度値を得ることができる。
【００８８】請求項５の発明によれば、請求項１の発明と同様の作用・効果が得られる。請求項６の発明によれば、請求項４の発明と同様の作用・効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１及び第２の実施の形態に係る３軸加速度センサのセンサ部の構造を示す図である。
【図２】本発明の第１の実施の形態に係る３軸加速度センサの検出回路の構成を示す回路図である。
【図３】図２に示す検出回路のスイッチング素子の動作タイミングを示すタイミングチャートである。
【図４】本発明の第１の実施の形態に係る３軸加速度センサの動作を説明するための図である。
【図５】本発明の第１の実施の形態に係る３軸加速度センサの動作を説明するための図である。
【図６】本発明の第１及び第２の実施の形態に係る３軸加速度センサのセンサ部に形成された静電容量素子における電極間距離と静電容量との関係を示す図である。
【図７】従来の３軸加速度センサにおける静電容量素子の変位による容量変化特性を示す図である。
【図８】本発明の第２の実施の形態に係る３軸加速度センサの検出回路の構成を示す回路図である。
【図９】図８に示す回路で使用されるパルス密度変調信号の例を示す図である。
【図１０】従来の３軸加速度センサを説明するための図である。
【符号の説明】
１０ 可動部
１３ａ，１３ｂ，２３ａ，２３ｂ Ｘ軸用電極
１４ａ，１４ｂ，２４ａ，２４ｂ Ｙ軸用電極
１５，２５ Ｚ軸用電極
２０ 固定部
２１ ガラス基板
２２ Ａｌ電極
３０ 垂錘体
４１〜４３ スイッチトキャパシタ回路
５０〜５２ ΔΣ変調器
５３〜５５ カウンタ
５６ ダウンカウンタ
Ｃx+、Ｃx-、Ｃy+、Ｃy-、Ｃz 静電容量素子
Ｃref リファレンス容量
Ｃｆ１、Ｃｆ２、Ｃｆ３、Ｃｍ１、Ｃｍ２、Ｃｍ３ キャパシタ
ＯＰ１〜ＯＰ３ 演算増幅器
Ｓ１〜Ｓ６ スイッチング素子
Ｒ 抵抗素子
【特許請求の範囲】
【請求項１】 固定基板と可動基板との各対向面に電極を配置し、対向配置される静電容量素子を複数対設け、複数対の静電容量素子の静電容量変化に基づき前記基板面に平行に設定されたＸＹ平面上のＸ軸方向及びＹ軸方向の加速度、及び前記ＸＹ平面に直交するＺ軸方向の加速度を検出する３軸加速度センサにおいて、前記Ｘ軸方向に沿って配置されたＸ軸用の一対の静電容量素子の容量比に基づいて前記Ｘ軸方向の加速度を検出するＸ軸加速度検出手段と、前記Ｙ軸方向に沿って配置されたＹ軸用の一対の静電容量素子の容量比に基づいて前記Ｙ軸方向の加速度を検出するＹ軸加速度検出手段と、Ｚ軸用静電容量素子と基準容量を有する基準静電容量素子との一対の静電容量素子の容量比に基づいて前記Ｚ軸方向の加速度を検出するＺ軸加速度検出手段と、を備えたことを特徴とする３軸加速度センサ。
【請求項２】 前記Ｘ軸加速度検出手段、前記Ｙ軸加速度検出手段、前記Ｚ軸加速度検出手段のそれぞれは、直列接続された前記一対の静電容量素子の一方の静電容量素子を電源の正極に接続し、他方の静電容量素子を前記電源の負極に接続し、前記一対の静電容量素子の直列接続点に反転入力端子が接続された演算増幅器を設け、該演算増幅器の出力端子から加速度検出信号を出力することを特徴とする請求項１記載の３軸加速度センサ。
【請求項３】 前記Ｘ軸加速度検出手段、前記Ｙ軸加速度検出手段、前記Ｚ軸加速度検出手段のそれぞれは、直列接続された前記一対の静電容量素子の一方の静電容量素子と電源の正極とに接続された第１スイッチング素子、他方の静電容量素子と前記電源の負極とに接続された第２スイッチング素子、前記一対の静電容量素子の直列接続点に反転入力端子が接続された演算増幅器、前記反転入力端子と前記演算増幅器の出力端子とに接続された第３スイッチング素子、前記演算増幅器の非反転入力端子と前記出力端子とに接続された第４スイッチング素子、前記非反転入力端子と前記一方の静電容量素子とに接続された第５スイッチング素子、前記非反転入力端子と前記他方の静電容量素子とに接続された第６スイッチング素子を有するスイッチトキャパシタ回路からなり、前記第１乃至第３スイッチング素子のそれぞれは、入力された制御信号により同時にオンまたはオフし、前記第４乃至第６スイッチング素子のそれぞれは、前記第１乃至第３スイッチング素子と相補的に動作することを特徴とする請求項１記載の３軸加速度センサ。
【請求項４】 前記Ｚ軸加速度検出手段は、前記Ｚ軸用静電容量素子と前記基準静電容量素子との容量比を表す信号をパルス密度変調するＺ軸変調器と、このＺ軸変調器で得られたＺ軸パルス信号を一定時間カウントし、得られたカウンタ値に基づきＺ軸方向の加速度を検出するＺ軸カウンタと、前記Ｚ軸パルス信号を所定値からダウンカウントするダウンカウンタとを有し、前記Ｘ軸加速度検出手段は、前記Ｘ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調するＸ軸変調器と、このＸ軸変調器で得られたＸ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＸ軸方向の加速度を検出するＸ軸カウンタとを有し、前記Ｙ軸加速度検出手段は、前記Ｙ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調するＹ軸変調器と、このＹ軸変調器で得られたＹ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＹ軸方向の加速度を検出するＹ軸カウンタとを有することを特徴とする請求項１記載の３軸加速度センサ。
【請求項５】 固定基板と可動基板との各対向面に電極を配置し、対向配置される静電容量素子を複数対設け、複数対の静電容量素子の静電容量変化に基づき前記基板面に平行に設定されたＸＹ平面上のＸ軸方向及びＹ軸方向の加速度、及び前記ＸＹ平面に直交するＺ軸方向の加速度を検出する３軸加速度センサのＺ軸依存性の補正方法であって、前記Ｘ軸方向に沿って配置されたＸ軸用の一対の静電容量素子の容量比を求め、該容量比に基づいて前記Ｘ軸方向の加速度を検出するＸ軸加速度検出工程と、前記Ｙ軸方向に沿って配置されたＹ軸用の一対の静電容量素子の容量比を求め、該容量比に基づいて前記Ｙ軸方向の加速度を検出するＹ軸加速度検出工程と、Ｚ軸用静電容量素子と基準容量を有する基準静電容量素子との一対の静電容量素子の容量比を求め該容量比に基づいて前記Ｚ軸方向の加速度を検出するＺ軸加速度検出工程と、を備えたことを特徴とする３軸加速度センサのＺ軸依存性の補正方法。
【請求項６】 前記Ｚ軸加速度検出工程は、前記Ｚ軸用静電容量素子と前記基準静電容量素子との容量比を表す信号をパルス密度変調し、得られたＺ軸パルス信号を一定時間カウントし、得られたカウンタ値に基づきＺ軸方向の加速度を検出し、前記Ｚ軸パルス信号をダウンカウンタにより所定値からダウンカウントし、前記Ｘ軸加速度検出工程は、前記Ｘ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調し、得られたＸ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＸ軸方向の加速度を検出し、前記Ｙ軸加速度検出工程は、前記Ｙ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調し、得られたＹ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＹ軸方向の加速度を検出することを特徴とする請求項５記載の３軸加速度センサのＺ軸依存性の補正方法。
【請求項１】 固定基板と可動基板との各対向面に電極を配置し、対向配置される静電容量素子を複数対設け、複数対の静電容量素子の静電容量変化に基づき前記基板面に平行に設定されたＸＹ平面上のＸ軸方向及びＹ軸方向の加速度、及び前記ＸＹ平面に直交するＺ軸方向の加速度を検出する３軸加速度センサにおいて、前記Ｘ軸方向に沿って配置されたＸ軸用の一対の静電容量素子の容量比に基づいて前記Ｘ軸方向の加速度を検出するＸ軸加速度検出手段と、前記Ｙ軸方向に沿って配置されたＹ軸用の一対の静電容量素子の容量比に基づいて前記Ｙ軸方向の加速度を検出するＹ軸加速度検出手段と、Ｚ軸用静電容量素子と基準容量を有する基準静電容量素子との一対の静電容量素子の容量比に基づいて前記Ｚ軸方向の加速度を検出するＺ軸加速度検出手段と、を備えたことを特徴とする３軸加速度センサ。
【請求項２】 前記Ｘ軸加速度検出手段、前記Ｙ軸加速度検出手段、前記Ｚ軸加速度検出手段のそれぞれは、直列接続された前記一対の静電容量素子の一方の静電容量素子を電源の正極に接続し、他方の静電容量素子を前記電源の負極に接続し、前記一対の静電容量素子の直列接続点に反転入力端子が接続された演算増幅器を設け、該演算増幅器の出力端子から加速度検出信号を出力することを特徴とする請求項１記載の３軸加速度センサ。
【請求項３】 前記Ｘ軸加速度検出手段、前記Ｙ軸加速度検出手段、前記Ｚ軸加速度検出手段のそれぞれは、直列接続された前記一対の静電容量素子の一方の静電容量素子と電源の正極とに接続された第１スイッチング素子、他方の静電容量素子と前記電源の負極とに接続された第２スイッチング素子、前記一対の静電容量素子の直列接続点に反転入力端子が接続された演算増幅器、前記反転入力端子と前記演算増幅器の出力端子とに接続された第３スイッチング素子、前記演算増幅器の非反転入力端子と前記出力端子とに接続された第４スイッチング素子、前記非反転入力端子と前記一方の静電容量素子とに接続された第５スイッチング素子、前記非反転入力端子と前記他方の静電容量素子とに接続された第６スイッチング素子を有するスイッチトキャパシタ回路からなり、前記第１乃至第３スイッチング素子のそれぞれは、入力された制御信号により同時にオンまたはオフし、前記第４乃至第６スイッチング素子のそれぞれは、前記第１乃至第３スイッチング素子と相補的に動作することを特徴とする請求項１記載の３軸加速度センサ。
【請求項４】 前記Ｚ軸加速度検出手段は、前記Ｚ軸用静電容量素子と前記基準静電容量素子との容量比を表す信号をパルス密度変調するＺ軸変調器と、このＺ軸変調器で得られたＺ軸パルス信号を一定時間カウントし、得られたカウンタ値に基づきＺ軸方向の加速度を検出するＺ軸カウンタと、前記Ｚ軸パルス信号を所定値からダウンカウントするダウンカウンタとを有し、前記Ｘ軸加速度検出手段は、前記Ｘ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調するＸ軸変調器と、このＸ軸変調器で得られたＸ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＸ軸方向の加速度を検出するＸ軸カウンタとを有し、前記Ｙ軸加速度検出手段は、前記Ｙ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調するＹ軸変調器と、このＹ軸変調器で得られたＹ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＹ軸方向の加速度を検出するＹ軸カウンタとを有することを特徴とする請求項１記載の３軸加速度センサ。
【請求項５】 固定基板と可動基板との各対向面に電極を配置し、対向配置される静電容量素子を複数対設け、複数対の静電容量素子の静電容量変化に基づき前記基板面に平行に設定されたＸＹ平面上のＸ軸方向及びＹ軸方向の加速度、及び前記ＸＹ平面に直交するＺ軸方向の加速度を検出する３軸加速度センサのＺ軸依存性の補正方法であって、前記Ｘ軸方向に沿って配置されたＸ軸用の一対の静電容量素子の容量比を求め、該容量比に基づいて前記Ｘ軸方向の加速度を検出するＸ軸加速度検出工程と、前記Ｙ軸方向に沿って配置されたＹ軸用の一対の静電容量素子の容量比を求め、該容量比に基づいて前記Ｙ軸方向の加速度を検出するＹ軸加速度検出工程と、Ｚ軸用静電容量素子と基準容量を有する基準静電容量素子との一対の静電容量素子の容量比を求め該容量比に基づいて前記Ｚ軸方向の加速度を検出するＺ軸加速度検出工程と、を備えたことを特徴とする３軸加速度センサのＺ軸依存性の補正方法。
【請求項６】 前記Ｚ軸加速度検出工程は、前記Ｚ軸用静電容量素子と前記基準静電容量素子との容量比を表す信号をパルス密度変調し、得られたＺ軸パルス信号を一定時間カウントし、得られたカウンタ値に基づきＺ軸方向の加速度を検出し、前記Ｚ軸パルス信号をダウンカウンタにより所定値からダウンカウントし、前記Ｘ軸加速度検出工程は、前記Ｘ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調し、得られたＸ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＸ軸方向の加速度を検出し、前記Ｙ軸加速度検出工程は、前記Ｙ軸用の一対の静電容量素子の容量比を表す信号をパルス密度変調し、得られたＹ軸パルス信号を前記ダウンカウンタが示す時間だけカウントし、得られたカウント値に基づきＹ軸方向の加速度を検出することを特徴とする請求項５記載の３軸加速度センサのＺ軸依存性の補正方法。
【図１】
【図４】
【図５】
【図２】
【図３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図４】
【図５】
【図２】
【図３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００２−３１６４４（Ｐ２００２−３１６４４Ａ）
【公開日】平成１４年１月３１日（２００２．１．３１）
【国際特許分類】
【出願番号】特願２０００−２１６４５２（Ｐ２０００−２１６４５２）
【出願日】平成１２年７月１７日（２０００．７．１７）
【出願人】（０００００６８９５）矢崎総業株式会社 (7,019)
【出願人】（５００１６９７５９）
【出願人】（３９００１３３４３）株式会社ワコー (34)
【Ｆターム（参考）】
【公開日】平成１４年１月３１日（２００２．１．３１）
【国際特許分類】
【出願日】平成１２年７月１７日（２０００．７．１７）
【出願人】（０００００６８９５）矢崎総業株式会社 (7,019)
【出願人】（５００１６９７５９）
【出願人】（３９００１３３４３）株式会社ワコー (34)
【Ｆターム（参考）】
[ Back to top ]