MEMSデバイス
【課題】MEMS構造体と半導体基板との間の寄生容量を低減させるMEMSデバイスを提供する。
【解決手段】半導体基板10上に絶縁層を介して形成された固定電極20と可動電極26とを有するMEMS構造体30が備えられたMEMSデバイス1であって、固定電極20の下方の半導体基板10にウェル13が形成されており、固定電極20に正の電圧が印加されウェル13がp型ウェルである。そして、ウェル13が空乏状態となるようにウェル13には電圧が印加されている。この電圧はウェル13が空乏状態を維持する電圧となっている。
【解決手段】半導体基板10上に絶縁層を介して形成された固定電極20と可動電極26とを有するMEMS構造体30が備えられたMEMSデバイス1であって、固定電極20の下方の半導体基板10にウェル13が形成されており、固定電極20に正の電圧が印加されウェル13がp型ウェルである。そして、ウェル13が空乏状態となるようにウェル13には電圧が印加されている。この電圧はウェル13が空乏状態を維持する電圧となっている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体基板にMEMS構造体を備えたMEMSデバイスに関する。
【背景技術】
【0002】
近年、MEMS(Micro Electro Mechanical System)技術を用いて製作された、MEMSデバイスが注目されている。MEMSデバイスは、微小なMEMS構造体を半導体基板上に製作し、センサ、振動子などの用途として利用されている。このMEMS構造体には固定電極と可動電極が設けられ、可動電極の撓みを利用して固定電極に生ずる静電容量などを検出することでMEMSデバイスとしての特性を得ている。
【0003】
一般に、ICなどの回路配線などにおいて寄生容量を含む場合があり、これがICなどの電気特性に悪影響を及ぼすことが知られている。この寄生容量はMEMSデバイスにおいても生じており、寄生容量による電気特性への影響は、MEMS構造体における電極間の狭小化および適用周波数の高周波化などに伴い顕著となっている。
半導体基板上に極めて薄い酸化膜や窒化膜を形成し、その上に直接MEMS構造体が形成される表面MEMS製法で製作されたMEMS構造体は、構造体の占有面積がわずかであっても半導体基板との間に寄生容量が形成されやすい。
特に可動電極の機械的変位により発生する容量変位を検出する静電型のMEMSデバイスの場合、出力信号は非常に微弱であり、また、容量変位の絶対値が寄生容量に対して充分に大きくないため、寄生容量の影響を受けやすい。
また、この寄生容量が大きく、基板表面の抵抗が低い場合、または基板と電極との対向容量が大きい場合などには、基板表面に励起されたキャリアを介して信号が本来の経路以外から漏洩しやすい。
【0004】
例えば、図16に示すような、半導体基板110上に酸化膜111、窒化膜112が形成され、その上にMEMS構造体が形成されたMEMSデバイスが知られている。このMEMSデバイスには固定電極と可動電極を備え、固定電極として入力側電極113、出力側電極114、駆動電極115、可動電極として入力側電極113に接続された可動部116が設けられている。
このような構造のMEMSデバイスでは、入力側電極113から出力側電極114へ半導体基板110の表面を介して高周波信号が漏洩することがある。
このことを解決するために、特許文献1には、振動子素子(MEMS構造体)の下部電極をまとめて共通に接続することにより、高周波信号配線の占める基板上の面積を少なくし、高周波信号の基板への漏洩量を低減する内容が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−174174号公報(5頁、7〜11行)
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上記のようにMEMS構造体の占有面積を削減することは、寄生容量を低減させる有効な方法であるが、設計上・製造上の制約により占有面積の削減が困難な場合がある。このため、MEMS構造体の占有面積を削減できない場合には、寄生容量に起因するMEMSデバイスの特性への弊害が生じている。
本発明は、上記課題を解決するために成されたものであり、その目的は、MEMS構造体と半導体基板との間の寄生容量を低減させるMEMSデバイスを提供することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明のMEMSデバイスは、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するMEMS構造体が備えられたMEMSデバイスであって、前記固定電極の下方の前記半導体基板にウェルが形成されており、前記固定電極に正の電圧が印加される場合には前記ウェルがp型ウェルであり、前記固定電極に負の電圧が印加される場合には前記ウェルがn型ウェルであることを特徴とする。
【0008】
この構成によれば、MEMS構造体における固定電極の下方の半導体基板にウェルが形成され、MEMS構造体の固定電極に正の電圧が印加される場合にはウェルがp型ウェルで、MEMS構造体の固定電極に負の電圧が印加される場合にはウェルがn型ウェルとしている。
このように、ウェルを形成することでウェルを形成した半導体基板表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【0009】
また、上記本発明のMEMSデバイスにおいて、前記ウェルが空乏状態となるように前記ウェルに電圧が印加されていることが望ましい。
【0010】
この構成によれば、固定電極の下方の半導体基板に形成されたウェルが空乏状態となるようにウェルに電圧が印加されている。
固定電極に絶対値で大きな電圧を印加したときにウェルの半導体基板表面に反転層が生じ電子が励起される。この状態では空乏容量によらず、半導体基板表面での信号漏洩が生じやすくなる。このため、固定電極に印加される電圧からウェルが空乏状態となる電圧を引いた値の電圧をウェルに印加すれば、ウェルは空乏状態を維持することができ、ウェルの半導体基板表面に反転層が生じ電子が励起されることを防止することができる。
このように、ウェルが空乏状態を維持することができるので、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【0011】
また、本発明のMEMSデバイスにおいて、前記半導体基板がp型基板で前記ウェルがn型ウェルであって、前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、Vp<0、Vwell≧0、かつ、0<|Vp−Vwell|<|Vth|、を満足することが望ましい。
【0012】
このように上記の条件を満足することで、半導体基板がp型基板でウェルがn型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【0013】
また、本発明のMEMSデバイスにおいて、前記半導体基板がn型基板で前記ウェルがp型ウェルであって、前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、Vp>0、Vwell≦0、かつ、0<|Vp−Vwell|<|Vth|、を満足することが望ましい。
【0014】
このように上記の条件を満足することで、半導体基板がn型基板でウェルがp型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【0015】
また、上記本発明のMEMSデバイスにおいて、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するMEMS構造体が備えられたMEMSデバイスであって、前記固定電極の下方の前記半導体基板に前記半導体基板と同極性のウェルが形成されており、前記半導体基板内にて前記ウェルを取り囲み、前記ウェルと逆極性を有する分離用ウェルが形成され、前記ウェルと前記分離用ウェルの間、または前記分離用ウェルと前記半導体基板の間が逆バイアスになるように構成されていることを特徴とする。
【0016】
この構成によれば、半導体基板とウェルの電位を切り離すことができ、絶対値において高い電圧でMEMS構造体を稼動させることが可能となり、MEMS構造体と半導体基板との間の寄生容量を低減させることができる。また、このような構成を採用すれば、ウェルの電位が半導体基板の電位に影響を与えないことから、MEMS構造体とICなどの回路とを一体化して利用することが容易となる。
【0017】
また、本発明のMEMSデバイスにおいて、前記半導体基板がp型基板で前記ウェルがp型ウェル、前記分離用ウェルがn型ウェルであって、前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、Vp>0、かつ、0<Vp−Vwell<Vth、を満足することが望ましい。
【0018】
このように上記の条件を満足することで、半導体基板がp型基板でウェルがp型ウェル、分離用ウェルがn型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【0019】
また、本発明のMEMSデバイスにおいて、前記半導体基板がn型基板で前記ウェルがn型ウェル、前記分離用ウェルがp型ウェルであって、前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、Vp<0、かつ、0<Vp−Vwell<Vth、を満足することが望ましい。
【0020】
このように上記の条件を満足することで、半導体基板がn型基板でウェルがn型ウェル、分離用ウェルがp型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【図面の簡単な説明】
【0021】
【図1】第1の実施形態におけるMEMSデバイスの構成を示し、(a)はMEMSデバイスの部分模式平面図、(b)は(a)のA−A断線に沿う部分模式断面図。
【図2】第1の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図3】第1の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図4】第1の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図5】変形例1におけるMEMSデバイスの構成を示す部分模式断面図。
【図6】変形例1におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係を示すグラフ。
【図7】変形例2におけるMEMSデバイスの構成を示す部分模式断面図。
【図8】変形例2におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係を示すグラフ。
【図9】第2の実施形態におけるMEMSデバイスの構成を示し、(a)はMEMSデバイスの部分模式平面図、(b)は(a)のB−B断線に沿う部分模式断面図。
【図10】第2の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図11】第2の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図12】第2の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図13】第3の実施形態におけるMEMSデバイスの構成を示し、(a)はMEMSデバイスの部分模式平面図、(b)は(a)のC−C断線に沿う部分模式断面図。
【図14】変形例3におけるMEMSデバイスの構成を示す部分模式断面図。
【図15】変形例4におけるMEMSデバイスの構成を示す部分模式断面図。
【図16】従来のMEMSデバイスにおける信号漏洩の状態を説明する説明図。
【発明を実施するための形態】
【0022】
本発明の実施形態の説明に先立ち、発明の理解のために半導体基板に寄生容量が生じて信号が本来の経路以外からリークする原理について説明する。
まず、半導体に絶縁体を介して金属が形成されたキャパシタをモデルとして上記の現象を解説することができ、p型半導体を用いたMOSキャパシタを例にとり説明する。
p型半導体を用いたMOSキャパシタの容量−電圧特性において、ゲート電圧が負の場合には蓄積状態、ゲート電圧に正の電圧を加えた場合には空乏状態、ゲートに大きな正の電圧を加えた場合には反転状態となることが知られている。
蓄積状態では、基板表面にキャリア(正孔)が生じ基板表面付近の導体抵抗が下がり、横方向への信号漏洩が発生しやすくなる。
また空乏状態では、見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少し、基板表面付近にはキャリアが生じず、横方向への信号漏洩が起こりにくくなる。
さらに反転状態では、基板表面に反転層が生じ、ここに反対の符号を持ったキャリアが励起され、基板表面で横方向への信号漏洩が発生しやすくなる。
【0023】
このように、空乏状態では、基板表面で横方向への信号漏洩が生じにくい。そして、MEMSデバイスは一般に高い電圧で動作するため、反転層が生ずる電圧(しきい値電圧)値が高いほど基板表面での信号漏洩が起きにくくなる。
また、半導体基板にウェルが形成されていると、基板表面に電圧を印加した場合により高い印加電圧まで反転層が生じにくくなる。
MOSキャパシタにおける反転層が生ずる電圧はMOSトランジスタのしきい値電圧導出式で表すことができる。p型ウェルを用いた場合のしきい値電圧Vtを式(1)に示す。
【0024】
【数1】
ここで、 k:ボルツマン定数
T:温度
q:電荷の絶対値
NA:アクセプタ濃度
ni:真性キャリア濃度
Ci:絶縁膜の単位面積あたりの容量
ε0:真空中の誘電率
εS:絶縁膜の比誘電率
この式によれば、反転が始まるしきい値電圧は半導体基板部分のアクセプタ濃度に依存することがわかる。アクセプタ濃度はウェルのキャリア濃度でほぼ近似できることから、キャリア濃度が大きいほど、高い電圧までMOSキャパシタが空乏状態を維持することが可能であるのがわかる。
またウェルを形成せずにp型シリコン基板をそのまま使用した場合について考えると、基板のキャリア濃度がウェル形成時よりも小さくなるために、式(1)によれば反転層が生ずる電圧が低くなり、空乏状態で使用できる電圧範囲が狭くなることが理解できる。
この様に、ウェルを形成することで、より広い電圧範囲でMEMSデバイスへの寄生容量の削減が可能となる。
さらに、ウェルを形成する場合は用いる基板種類(p型基板若しくはn型基板)によらず最適な基板構造をMEMS構造体の固定電極下方に設けることが可能であり、用いる基板種類によらず寄生容量の抑圧が可能となる。
【0025】
以上のように、半導体基板にウェルを形成することで、反転層の発生電圧を引き上げ、基板表面の信号漏洩を抑圧することができる。
なお、n型半導体基板においても、ゲート電圧により蓄積状態、空乏状態、反転状態を生ずることが知られており、上記と同様に、空乏状態を利用することで寄生容量が減少し、基板表面付近にはキャリアが生じず、横方向への信号漏洩が起こりにくくなる。
【0026】
次に、MEMS構造体の固定電極下方を空乏状態で動作させた場合の具体的なデバイスの特性について述べる。ここでは、一例としてMEMS振動子へ適用した場合の効果について説明する。
上記の様に半導体基板を空乏状態でMEMS振動子を動作させた場合、形成される寄生容量値が減少することから、これら寄生容量を介して通過する信号分が減少するため、共振ピークが急峻となる。
また、能動回路と接続して発振回路を構成する場合、MEMS振動子に含まれる寄生容量は等価的にトランジスタに含まれる寄生容量として見なされることから、トランジスタにより生成可能な負性抵抗が減少することが知られている。従って、MEMS振動子の寄生容量が減少すれば、トランジスタの能力に対して生成可能な負性抵抗値が増大するため、回路の低消費電力化が可能となる。
一方でウェルを構成しない場合は、MEMS振動子へ印加可能なバイアス電圧が低下する。MEMS振動子にしきい値以上のバイアス電圧を印加した場合は、MEMS構造体の固定電極下方の基板が反転状態となるため、基板表面に少数キャリアである電子が励起され、横方向へ信号が流れやすくなる。また、固定電極と基板との間の寄生容量も併せて増大することから、等価的にMEMS振動子の寄生容量が増大する。この結果、振動子の共振ピークがなまる(Q値劣化)等の弊害が生ずる。
以上、MEMS構造体の固定電極下方の基板を空乏状態で使用することにより、MEMS構造体の電気特性を改善できることを説明した。
以下、本発明を具体化した実施形態について図面に従って説明する。
(第1の実施形態)
【0027】
図1は本実施形態のMEMSデバイスの構成を示し、図1(a)はMEMSデバイスの部分模式平面図、図1(b)は同図(a)のA−A断線に沿う部分模式断面図である。
【0028】
MEMSデバイス1は、半導体基板10にMEMS構造体30、MEMS構造体30を取り囲むように形成された配線層27、配線層27の上方からMEMS構造体30上方に連なり開口部29が形成されたパッシベーション膜28を備えている。
シリコンからなるp型の半導体基板10上にはシリコン酸化膜11が形成され、その上にシリコン窒化膜12が形成されている。そして、シリコン窒化膜12上にMEMS構造体30が設けられている。MEMS構造体30は、ポリシリコンにて形成され、固定電極20と可動電極26を有している。固定電極20はシリコン窒化膜12上に配置され、入力側電極21a,21b、出力側電極22を備えている。可動電極26は、入力側電極21a,21bから立ち上がった部分を保持されることで、両持ち状態で空中に保持されている。
【0029】
入力側電極21aの一端は、MEMS構造体30を取り囲む配線層27に延出し、配線31に接続されている。配線層27は、SiO2になどの絶縁膜が積層され、配線層27を経由した配線31は、その上部に設けられた接続パッドからアルミ配線32に接続されている。
また、出力側電極22の一端は、MEMS構造体30を取り囲む配線層27に延出し、配線33に接続され、さらに配線層27の上部に設けられた接続パッドからアルミ配線34に接続されている。
なお、配線層27の下にはSiO2などの酸化膜24が形成されており、MEMS構造体30をエッチングにてリリースする際の犠牲層である。
【0030】
また、MEMS構造体30における固定電極である入力側電極21a,21b、出力側電極22の下方の半導体基板10には、p型のウェル13が形成されている。このウェル13は、平面視でMEMS構造体30を含む領域に形成されている。
【0031】
そして、配線層27の上からMEMS構造体30上方に連なってパッシベーション膜28が形成されている。パッシベーション膜28には開口部29が形成され、この開口部29から配線層27、酸化膜24をエッチングすることでMEMS構造体30をリリースし、パッシベーション膜28と半導体基板10の間に、MEMS構造体30を配置する空洞部35が画定されている。なお、ウェル13には固定の電圧が印加されている。
【0032】
このような構造のMEMSデバイス1は、MEMS構造体30の入力側電極21aを介して可動電極26に直流電圧が印加されると、可動電極26と出力側電極22の間に電位差が生じ、可動電極26と出力側電極22の間に静電力が働く。ここで、さらに可動電極26に交流電圧が印加されると、静電力が大きくなったり小さくなったり変動し、可動電極26が出力側電極22に近づいたり、遠ざかる方向に振動する。このとき、出力側電極22の電極表面では、電荷の移動が生じ、出力側電極22に電流が流れる。そして、振動が繰り返されることから、出力側電極22から固有の共振周波数信号が出力される。
MEMS構造体30に印加される電圧がウェルの反転電圧以下である場合は、ウェル13は接地して使用する。
一方で、MEMS構造体30への印加電圧が上記ウェルの反転電圧以上である場合はウェル13には空乏状態を維持できる電圧を印加して使用する。
例えば、MEMS構造体30の駆動電圧が8V、ウェル13に反転層が発生する電位が7Vのとき、ウェル13に3Vの電圧が印加されることで、ウェル13とMEMS構造体30の間の電位差は5Vとなり、半導体基板10のウェル13は反転層が発生せず空乏状態を維持している。この場合、ウェル13周辺には逆の極性を有するウェル(n型ウェル)をガードリングとして構成(図示せず)し、絶対値がウェル13に印加される電圧値以上で、ウェル13と同極性の電圧を印加して使用する。例えばウェル13に3V印加する場合は、周辺のガードリング部には5Vを印加して使用する。
【0033】
次に、上記構成のMEMSデバイスの製造方法について説明する。
図2、図3、図4はMEMSデバイスの製造方法を示す模式部分断面図である。
まず図2(a)に示すように、シリコンからなる半導体基板10の上に熱酸化によりシリコン酸化膜11を形成する。次に、図2(b)に示すように、所定領域にBイオンを半導体基板10にイオン注入してp型のウェル13を形成する。続いて、図2(c)に示すように、シリコン酸化膜11の上にシリコン窒化膜12を形成する。そして、図2(d)に示すように、シリコン窒化膜12の上にポリシリコン膜を形成し、パターニングによりMEMS構造体の固定電極20である入力側電極21a,21b、出力側電極22を形成する。
【0034】
次に、図3(a)に示すように、入力側電極21a,21b、出力側電極22の上からSiO2などの酸化膜24を形成する。その後、図3(b)に示すように、入力側電極21a,21b上の酸化膜24に開口穴25を形成する。続いて、酸化膜24の上にポリシリコン膜を形成し、パターニングを行い、図3(c)に示すように、エッチングによりMEMS構造体の可動電極26を形成する。そして、図3(d)に示すように、SiO2などの絶縁膜を介して配線(図示せず)を積層した配線層27を形成する。
【0035】
次に、図4(a)に示すように、配線層27の上にパッシベーション膜28を形成する。続いて、図4(b)に示すように、MEMS構造体の上方のパッシベーション膜28に開口部29を形成する。
そして、図4(c)に示すように、開口部29から酸性のエッチング液を接触させて、配線層27、酸化膜24をエッチングしてMEMS構造体30をリリースする。このとき、半導体基板10とパッシベーション膜28との間に空洞部35が形成されている。このようにして図1に示すようなMEMSデバイス1が製造される。
【0036】
以上のように、本実施形態のMEMSデバイス1は、MEMS構造体30における固定電極20の下方にウェル13が形成され、MEMS構造体30の固定電極20に正の電圧が印加され、ウェル13がp型のウェルで構成されている。さらに、固定電極20の下方の半導体基板10に形成されたウェル13が空乏状態となるようにウェル13に固定の電圧が印加されている。
このように、ウェル13を形成しウェル13が空乏状態となるようにウェル13に固定の電圧を印加することで半導体基板1表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体30と半導体基板10との間の寄生容量を低減させ、半導体基板10の表面を介しての高周波信号漏洩を削減することができ、MEMSデバイス1の特性が安定化する。
(変形例1)
【0037】
次に、実施形態1における半導体基板およびウェルの極性の組合せによる変形例について説明する。本変形例1では半導体基板がp型基板で、ウェルがn型ウェルの場合である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な0Vに設定されている。
図5は変形例1におけるMEMSデバイスの構成を示す部分模式断面図である。
MEMSデバイス5は、半導体基板120にMEMS構造体(ここではMEMS構造体の可動電極は省略し固定電極の入力側電極131のみ示している)と、MEMS構造体の回りに形成された配線層127、配線層127の上方に形成されたパッシベーション膜128とを備えている。
シリコンからなるp型の半導体基板120上にはシリコン酸化膜121が形成され、その上にシリコン窒化膜122が形成されている。そして、シリコン窒化膜122上にMEMS構造体が設けられている。MEMS構造体は、図1で説明したMEMS構造体と同様の構造であり、詳細な説明は省略する。
【0038】
MEMS構造体における固定電極である入力側電極131の下方の半導体基板120には、n型のウェル123が形成されている。このウェル123は、平面視でMEMS構造体を含む領域に形成されている。
また、ウェル123の一部には電極125が形成され、電極125は配線126により配線層127を経てパッシベーション膜128の上面まで接続されている。
そして、ウェル123は配線126を介して正の電圧が印加されている。また、MEMS構造体の入力側電極131は負の電圧が印加されている。
【0039】
ここで、ウェル123に反転層が生ずるしきい値電圧をVth、MEMS構造体に印加するバイアス電圧をVp、MEMS構造体の下方のウェル123に印加する電圧をVwell、とする。
このような状態におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係を示すグラフを図6に示す。
半導体基板120がp型基板で、ウェル123がn型ウェルの場合、しきい値電圧Vth<0である。Vp−Vwellの電圧が正の場合には、ウェルは蓄積状態であり、MEMS構造体とウェル間の容量Cは大きい値であり寄生容量が大きいことになる。Vp−Vwellの電圧が0からしきい値電圧Vthの間が、ウェルが空乏状態となる範囲であり、MEMS構造体とウェル間の容量Cは0Vからしきい値電圧Vthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Vthより小さくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでMEMS構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Vp<0、Vwell≧0、かつ、0<|Vp−Vwell|<|Vth|となる条件を満足することが必要である。
【0040】
以上のように、上記の条件を満足することで、半導体基板120がp型基板でウェル123がn型ウェルの場合に、固定電極の下方の半導体基板120に形成されたウェル123が空乏状態となる。そして、ウェル123に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板120との間の寄生容量を低減させることができ、半導体基板120の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイス5の特性を安定化することができる。そして、このような構成を採用すれば、MEMS構造体とICなどの回路とを一体化して利用することが容易となる。
(変形例2)
【0041】
次に、実施形態1における半導体基板およびウェルの極性の組合せによる他の変形例について説明する。本変形例2では半導体基板がn型基板で、ウェルがp型ウェルの場合である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な0Vに設定されている。
図7は変形例2におけるMEMSデバイスの構成を示す部分模式断面図である。
MEMSデバイス6は、半導体基板140にMEMS構造体(ここではMEMS構造体の可動電極は省略し固定電極の入力側電極151のみ示している)と、MEMS構造体の回りに形成された配線層147、配線層147の上方に形成されたパッシベーション膜148とを備えている。
シリコンからなるn型の半導体基板140上にはシリコン酸化膜141が形成され、その上にシリコン窒化膜142が形成されている。そして、シリコン窒化膜142上にMEMS構造体が設けられている。MEMS構造体は、図1で説明したMEMS構造体と同様の構造であり、詳細な説明は省略する。
【0042】
MEMS構造体における固定電極である入力側電極151の下方の半導体基板140には、p型のウェル143が形成されている。このウェル143は、平面視でMEMS構造体を含む領域に形成されている。
また、ウェル143の一部には電極145が形成され、電極145は配線146により配線層147を経てパッシベーション膜148の上面まで接続されている。
そして、ウェル143は配線146を介して負の電圧が印加されている。また、MEMS構造体の入力側電極151は正の電圧が印加されている。
【0043】
ここで、ウェル143に反転層が生ずるしきい値電圧をVth、MEMS構造体に印加するバイアス電圧をVp、MEMS構造体の下方のウェル143に印加する電圧をVwell、とする。
このような状態におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係を示すグラフを図8に示す。
半導体基板140がn型基板で、ウェル143がp型ウェルの場合、しきい値電圧Vth>0である。Vp−Vwellの電圧が負の場合には、ウェルは蓄積状態であり、MEMS構造体とウェル間の容量Cは大きい値であり寄生容量が大きいことになる。Vp−Vwellの電圧が0からしきい値電圧Vthの間が、ウェルが空乏状態となる範囲であり、MEMS構造体とウェル間の容量Cは0Vからしきい値電圧Vthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Vthより大きくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでMEMS構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Vp>0、Vwell≦0、かつ、0<|Vp−Vwell|<|Vth|となる条件を満足することが必要である。
【0044】
以上のように、上記の条件を満足することで、半導体基板140がn型基板でウェル143がp型ウェルの場合に、固定電極の下方の半導体基板140に形成されたウェル143が空乏状態となる。そして、ウェル143に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板140との間の寄生容量を低減させることができ、半導体基板140の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイス6の特性を安定化することができる。そして、このような構成を採用すれば、MEMS構造体とICなどの回路とを一体化して利用することが容易となる。
(第2の実施形態)
【0045】
次に、第2の実施形態におけるMEMSデバイスについて説明する。
本実施形態において、第1の実施形態と異なる点は、半導体基板に形成されるウェルが入力側電極と出力側電極でそれぞれ独立して設けられていることである。
図9は本実施形態のMEMSデバイスの構成を示し、図9(a)はMEMSデバイスの部分模式平面図、図9(b)は同図(a)のB−B断線に沿う部分模式断面図である。
【0046】
MEMSデバイス2は、半導体基板10にMEMS構造体60、MEMS構造体60を取り囲むように形成された配線層57、配線層57の上方からMEMS構造体60上方に連なり開口部59が形成されたパッシベーション膜58を備えている。
シリコンからなるp型の半導体基板10上にはシリコン酸化膜11が形成され、その上にシリコン窒化膜12が形成されている。そして、シリコン窒化膜12上にMEMS構造体60が設けられている。MEMS構造体60は、ポリシリコンにて形成され、固定電極50と可動電極56を有している。固定電極50はシリコン窒化膜12上に配置され、入力側電極51a,51b、出力側電極52を備えている。可動電極56は、入力側電極51a,51bから立ち上がった部分を保持されることで、両持ち状態で空中に保持されている。
【0047】
入力側電極51aの一端は、MEMS構造体60を取り囲む配線層57に延出し、配線61に接続されている。配線層57は、SiO2などの絶縁膜が積層され、配線層57を経由した配線61は、その上部に設けられた接続パッドからアルミ配線62に接続されている。
また、出力側電極52の一端は配線層57に延出し、配線63に接続され、さらに配線層57の上部に設けられた接続パッドからアルミ配線64に接続されている。
なお、配線層57の下にはSiO2などの酸化膜54が形成されており、MEMS構造体60をエッチングにてリリースする際の犠牲層である。
【0048】
また、MEMS構造体60における固定電極50である入力側電極51a,51bの下方の半導体基板10には、p型のウェル43a,43bがそれぞれ形成されている。
そして、配線層57の上からMEMS構造体60上方に連なってパッシベーション膜58が形成されている。パッシベーション膜58には開口部59が形成され、この開口部59から配線層57、酸化膜54をエッチングすることでMEMS構造体60をリリースし、パッシベーション膜58と半導体基板10の間に、MEMS構造体60を配置する空洞部65が画定されている。なお、ウェル43a,43bには固定の電圧がそれぞれ印加されている。
【0049】
このような構造のMEMSデバイス2は、MEMS構造体60の入力側電極51aを介して可動電極56に直流電圧が印加されると、可動電極56と出力側電極52の間に電位差が生じ、可動電極56と出力側電極52の間に静電力が働く。ここで、さらに可動電極56に交流電圧が印加されると、静電力が大きくなったり小さくなったり変動し、可動電極56が出力側電極52に近づいたり、遠ざかる方向に振動する。このとき、出力側電極52の電極表面では、電荷の移動が生じ、出力側電極52に電流が流れる。そして、振動が繰り返されることから、出力側電極52から固有の共振周波数信号が出力される。
MEMS構造体60に印加される電圧がウェルの反転電圧以下である場合は、ウェル43a,43bは接地して使用する。
一方で、MEMS構造体60への印加電圧が上記ウェルの反転電圧以上である場合はウェル43a及びウェル43bには空乏状態を維持できる電圧を印加して使用する。
例えば、MEMS構造体60の駆動電圧が8V、半導体基板10に反転層が発生する電位が7Vのとき、ウェル43a,43bに3Vの電圧が印加されることで、半導体基板10とMEMS構造体60の間の電位差は5Vとなり、半導体基板10のウェル43a,43bは反転層が発生せず空乏状態を維持している。
この場合、ウェル43a,43b周辺には逆の極性を有するウェルをガードリングとして構成(図示せず)し、ウェル13以上の絶対値を有し、ウェル43a,43bと同極性の電圧を印加して使用する。例えばウェル43a,43bに3V印加する場合は、周辺のガードリング部には5Vを印加して使用する。
【0050】
次に、上記構成のMEMS振動子の製造方法について説明する。
図10、図11、図12はMEMSデバイスの製造方法を示す模式部分断面図である。
まず図10(a)に示すように、シリコンからなる半導体基板10の上に熱酸化によりシリコン酸化膜11を形成する。次に、図10(b)に示すように、所定領域にBイオンを半導体基板10にイオン注入してp型のウェル43a,43bを形成する。続いて、図10(c)に示すように、シリコン酸化膜11の上にシリコン窒化膜12を形成する。そして、図10(d)に示すように、シリコン窒化膜12の上にポリシリコン膜を形成し、パターニングによりMEMS構造体の固定電極50である入力側電極51a,51b、出力側電極52を形成する。
【0051】
次に、図11(a)に示すように、入力側電極51a,51b、出力側電極52の上からSiO2などの酸化膜54を形成する。その後、図11(b)に示すように、入力側電極51a,51b上の酸化膜54に開口穴55を形成する。続いて、酸化膜54の上にポリシリコン膜を形成し、パターニングを行い、図11(c)に示すように、エッチングによりMEMS構造体の可動電極56を形成する。そして、図11(d)に示すように、SiO2などの絶縁膜を介して配線(図示せず)を積層した配線層57を形成する。
【0052】
次に、図12(a)に示すように、配線層57の上にパッシベーション膜58を形成する。続いて、図12(b)に示すように、MEMS構造体の上方のパッシベーション膜58に開口部59を形成する。
そして、図12(c)に示すように、開口部59から酸性のエッチング液を接触させて、配線層57、酸化膜54をエッチングしてMEMS構造体60をリリースする。このとき、半導体基板10とパッシベーション膜58との間に空洞部65が形成されている。このようにして図9に示すようなMEMSデバイス2が製造される。
【0053】
以上のように、本実施形態のMEMSデバイス2は、MEMS構造体60における固定電極50の下方にウェル43a,43bが形成され、MEMS構造体60の固定電極50に正の電圧が印加され、ウェル43a,43bがp型のウェルで構成されている。さらに、固定電極50の下方の半導体基板10に形成されたウェル43a,43bが空乏状態となるようにウェル43a,43bに固定の電圧が印加されている。
このように、ウェル43a,43bを形成しウェル43a,43bが空乏状態となるようにウェル43a,43bに固定の電圧を印加することで半導体基板10表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体60と半導体基板10との間の寄生容量を低減させることができ、半導体基板10の表面を介して高周波信号漏洩を削減することができ、MEMSデバイス2の特性を安定化することができる。
また本実施形態では、MEMS部の入力側電極と出力側電極各々の下方の基板構造が独立しているため、基板横方向の信号漏洩より削減することができる。この結果、入力側電極51a,51bと出力側電極52との絶縁性をさらに向上でき、MEMSデバイス2の特性を安定化することができる。
(第3の実施形態)
【0054】
次に、第3の実施形態におけるMEMSデバイスについて説明する。
本実施形態において、第1、第2の実施形態と異なる点は、半導体基板に形成されるウェルの構造にある。またMEMS構造体の構成については第2の実施形態と同様である。
図13は本実施形態のMEMSデバイスの構成を示し、図13(a)はMEMSデバイスの部分模式平面図、図13(b)は同図(a)のC−C断線に沿う部分模式断面図である。また、これらの図において前述の実施形態で説明したMEMS構造体を取り囲む配線層などについては省略して特徴的な部分のみ模式的に図示している。
【0055】
MEMSデバイス3は、半導体基板10上に固定電極80および可動電極86からなるMEMS構造体90が備えられている。
シリコンからなるp型の半導体基板10上にはシリコン酸化膜11が形成され、その上にシリコン窒化膜12が形成されている。そして、シリコン窒化膜12上にMEMS構造体90が設けられている。MEMS構造体90は、ポリシリコンにて形成され、固定電極80と可動電極86を有している。固定電極80はシリコン窒化膜12上に配置され、入力側電極81、駆動電極82、出力側電極83を備えている。可動電極86は、入力側電極81から立ち上がった部分を保持されることで、片持ち状態で空中に保持されている。
【0056】
また、MEMS構造体90における固定電極80である入力側電極81、駆動電極82、出力側電極83の下方の半導体基板10には、半導体基板10と同極性のp型のウェル70が形成され、さらにこのウェル70を取り囲むようにウェル70と逆極性のn型の分離用ウェル71が形成されている。このウェル70、分離用ウェル71は、平面視でMEMS構造体90を含む領域に形成されている。
なお、ウェル70には固定の電圧Vwp、分離用ウェルには固定の電圧Vwnが印加されており、Vwp<Vwnなる関係に設定されている。
このとき、ウェル70に印加される電圧は、ウェル70が空乏状態を維持できる電圧が印加されている。例えば、MEMS構造体90の駆動電圧が10V、半導体基板10に反転層が発生する電位が7Vのとき、ウェル70にVwp=5Vの電圧が印加されることで、ウェル70とMEMS構造体90の間の電位差は5Vとなり、半導体基板10のウェル70は反転層が発生せず空乏状態を維持している。また、分離用ウェル71にはVwn=6Vの電圧が印加され、隣接するn型ウェル、p型ウェルの間は逆バイアスとなるように電圧が印加されている。
【0057】
以上のように、本実施形態のMEMSデバイス3は、MEMS構造体90における固定電極80の下方にウェル70が形成され、MEMS構造体90の固定電極80に正の電圧が印加され、ウェル70がp型のウェルで構成されている。さらに、固定電極80の下方の半導体基板10に形成されたウェル70が空乏状態となるようにウェル70に固定の電圧が印加されている。
このように、ウェル70表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体90と半導体基板10との間の寄生容量を低減させることができ、半導体基板10の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイス3の特性を安定化することができる。
また、ウェル70を取り囲む分離用ウェル71が形成され、ウェル70に印加される電圧に対して分離用ウェル71に印加される電圧が高くなるように構成されている。
このようにすれば、より高い電圧でMEMS構造体90の可動電極86を動作させる場合には、ウェル70から分離用ウェル71に電流が流れることがなく、MEMS構造体90が形成された部分の電位を他と切り離すことができる。そして、このような構成を採用すれば、MEMS構造体90とICなどの回路とを一体化したデバイスを提供することが容易となる。
(変形例3)
【0058】
次に、実施形態3における変形例について説明する。本変形例3では半導体基板がp型基板で、ウェルがp型ウェル、分離用ウェルがn型ウェルの場合であり、分離用ウェルに電圧が印加されない実施である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な0Vに設定されている。
図14は変形例3におけるMEMSデバイスの構成を示す部分模式断面図である。
MEMSデバイス7は、半導体基板160にMEMS構造体(ここではMEMS構造体の可動電極は省略し固定電極の入力側電極171のみ示している)と、MEMS構造体の回りに形成された配線層167、配線層167の上方に形成されたパッシベーション膜168とを備えている。
シリコンからなるp型の半導体基板160上にはシリコン酸化膜161が形成され、その上にシリコン窒化膜162が形成されている。そして、シリコン窒化膜162上にMEMS構造体が設けられている。MEMS構造体は、図1で説明したMEMS構造体と同様の構造であり、詳細な説明は省略する。
【0059】
MEMS構造体における入力側電極171の下方の半導体基板160には、半導体基板160と同極性のp型のウェル163が形成されている。このウェル163は、平面視でMEMS構造体を含む領域に形成されている。さらに、ウェル163を取り囲むように、ウェル163と逆極性のn型の分離用ウェル164が半導体基板160に形成されている。そして、MEMS構造体の入力側電極171は正の電圧が印加されている。
また、ウェル163の一部には電極165が形成され、電極165は配線166により配線層167を経てパッシベーション膜168の上面まで接続されている。この電極165に正または負の電圧を印加することで、分離用ウェル164と半導体基板160の間が逆バイアスの状態となっている。
【0060】
ここで、ウェル163に反転層が生ずるしきい値電圧をVth、MEMS構造体に印加するバイアス電圧をVp、MEMS構造体の下方のウェル163に印加する電圧をVwell、とする。
このような状態におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係は、図8に示したグラフと同様である。
このことから、半導体基板160がp型基板で、ウェル163がp型ウェル、分離用ウェル164がnウェルの場合、しきい値電圧Vth>0である。
Vp−Vwellの電圧が負の場合には、ウェルは蓄積状態であり、MEMS構造体とウェル間の容量Cは大きい値であり寄生容量が大きいことになる。Vp−Vwellの電圧が0からしきい値電圧Vthの間が、ウェルが空乏状態となる範囲であり、MEMS構造体とウェル間の容量Cは0Vからしきい値電圧Vthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Vthより大きくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでMEMS構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Vp>0、かつ、0<Vp−Vwell<Vth、となる条件を満足することが必要である。この場合、Vwellは正の電圧であっても負の電圧であっても、上記の条件を満足する値であればよい。
【0061】
以上のように、上記の条件を満足することで、半導体基板160がp型基板でウェル163がp型ウェル、分離用ウェル164がn型ウェルの場合に、固定電極の下方の半導体基板160に形成されたウェル163が空乏状態となる。そして、ウェル163に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板160との間の寄生容量を低減させることができ、半導体基板160の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイス7の特性を安定化することができる。そして、このような構成を採用すれば、ウェルの電位が半導体基板の電位に影響を与えないことから、MEMS構造体とICなどの回路とを一体化して利用することが容易となる。
(変形例4)
【0062】
次に、実施形態3における半導体基板およびウェルの極性の組合せによる他の変形例について説明する。本変形例4では半導体基板がn型基板で、ウェルがn型ウェル、分離用ウェルがp型の場合である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な0Vに設定されている。
図15は変形例4におけるMEMSデバイスの構成を示す部分模式断面図である。
MEMSデバイス8は、半導体基板180にMEMS構造体(ここではMEMS構造体の可動電極は省略し固定電極の入力側電極191のみ示している)と、MEMS構造体の回りに形成された配線層187、配線層187の上方に形成されたパッシベーション膜188とを備えている。
シリコンからなるn型の半導体基板180上にはシリコン酸化膜181が形成され、その上にシリコン窒化膜182が形成されている。そして、シリコン窒化膜182上にMEMS構造体が設けられている。MEMS構造体は、図1で説明したMEMS構造体と同様の構造であり、詳細な説明は省略する。
【0063】
MEMS構造体における入力側電極191の下方の半導体基板180には、半導体基板180と同極性のn型のウェル183が形成されている。このウェル183は、平面視でMEMS構造体を含む領域に形成されている。さらに、ウェル183を取り囲むように、ウェル183と逆極性のp型の分離用ウェル184が半導体基板180に形成されている。そして、MEMS構造体の入力側電極191は負の電圧が印加されている。
また、ウェル183の一部には電極185が形成され、電極185は配線186により配線層187を経てパッシベーション膜188の上面まで接続されている。この電極185に負または正の電圧を印加することで、分離用ウェル184と半導体基板180の間が逆バイアスの状態となっている。
【0064】
ここで、ウェル183に反転層が生ずるしきい値電圧をVth、MEMS構造体に印加するバイアス電圧をVp、MEMS構造体の下方のウェル183に印加する電圧をVwell、とする。
このような状態におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係は図6に示したグラフと同様である。
半導体基板180がn型基板で、ウェル183がn型ウェル、分離用ウェル184がp型ウェルの場合、しきい値電圧Vth<0である。
Vp−Vwellの電圧が正の場合には、ウェルは蓄積状態であり、MEMS構造体とウェル間の容量Cは大きい値であり寄生容量が大きいことになる。Vp−Vwellの電圧が0からしきい値電圧Vthの間が、ウェルが空乏状態となる範囲であり、MEMS構造体とウェル間の容量Cは0Vからしきい値電圧Vthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Vthより小さくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでMEMS構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Vp<0、かつ、0<Vp−Vwell<Vthとなる条件を満足することが必要である。この場合、Vwellは正の電圧であっても負の電圧であっても、上記の条件を満足する値であればよい。
【0065】
以上のように、上記の条件を満足することで、半導体基板180がn型基板でウェル183がn型ウェル、分離用ウェル184がp型ウェルの場合に、固定電極の下方の半導体基板180に形成されたウェル183が空乏状態となる。そして、ウェル183に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板180との間の寄生容量を低減させることができ、半導体基板180の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイス8の特性を安定化することができる。そして、このような構成を採用すれば、ウェルの電位が半導体基板の電位に影響を与えないことから、MEMS構造体とICなどの回路とを一体化して利用することが容易となる。
【符号の説明】
【0066】
1,2,3,5,6,7,8…MEMSデバイス、10…半導体基板、11…シリコン酸化膜、12…シリコン窒化膜、13…ウェル、20…固定電極、21a,21b…入力側電極、22…出力側電極、24…酸化膜、26…可動電極、27…配線層、28…パッシベーション膜、29…開口部、30…MEMS構造体、31…配線、32…アルミ配線、33…配線、34…アルミ配線、35…空洞部、43a,43b…ウェル、50…固定電極、51a,51b…入力側電極、52…出力側電極、54…酸化膜、56…可動電極、57…配線層、58…パッシベーション膜、59…開口部、60…MEMS構造体、61…配線、62…アルミ配線、63…配線、64…アルミ配線、65…空洞部、70…ウェル、71…分離用ウェル、80…固定電極、81…入力側電極、82…駆動電極、83…出力側電極、86…可動電極、90…MEMS構造体、120…半導体基板、123…ウェル、131…入力側電極、140…半導体基板、143…ウェル、151…入力側電極。
【技術分野】
【0001】
本発明は、半導体基板にMEMS構造体を備えたMEMSデバイスに関する。
【背景技術】
【0002】
近年、MEMS(Micro Electro Mechanical System)技術を用いて製作された、MEMSデバイスが注目されている。MEMSデバイスは、微小なMEMS構造体を半導体基板上に製作し、センサ、振動子などの用途として利用されている。このMEMS構造体には固定電極と可動電極が設けられ、可動電極の撓みを利用して固定電極に生ずる静電容量などを検出することでMEMSデバイスとしての特性を得ている。
【0003】
一般に、ICなどの回路配線などにおいて寄生容量を含む場合があり、これがICなどの電気特性に悪影響を及ぼすことが知られている。この寄生容量はMEMSデバイスにおいても生じており、寄生容量による電気特性への影響は、MEMS構造体における電極間の狭小化および適用周波数の高周波化などに伴い顕著となっている。
半導体基板上に極めて薄い酸化膜や窒化膜を形成し、その上に直接MEMS構造体が形成される表面MEMS製法で製作されたMEMS構造体は、構造体の占有面積がわずかであっても半導体基板との間に寄生容量が形成されやすい。
特に可動電極の機械的変位により発生する容量変位を検出する静電型のMEMSデバイスの場合、出力信号は非常に微弱であり、また、容量変位の絶対値が寄生容量に対して充分に大きくないため、寄生容量の影響を受けやすい。
また、この寄生容量が大きく、基板表面の抵抗が低い場合、または基板と電極との対向容量が大きい場合などには、基板表面に励起されたキャリアを介して信号が本来の経路以外から漏洩しやすい。
【0004】
例えば、図16に示すような、半導体基板110上に酸化膜111、窒化膜112が形成され、その上にMEMS構造体が形成されたMEMSデバイスが知られている。このMEMSデバイスには固定電極と可動電極を備え、固定電極として入力側電極113、出力側電極114、駆動電極115、可動電極として入力側電極113に接続された可動部116が設けられている。
このような構造のMEMSデバイスでは、入力側電極113から出力側電極114へ半導体基板110の表面を介して高周波信号が漏洩することがある。
このことを解決するために、特許文献1には、振動子素子(MEMS構造体)の下部電極をまとめて共通に接続することにより、高周波信号配線の占める基板上の面積を少なくし、高周波信号の基板への漏洩量を低減する内容が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−174174号公報(5頁、7〜11行)
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上記のようにMEMS構造体の占有面積を削減することは、寄生容量を低減させる有効な方法であるが、設計上・製造上の制約により占有面積の削減が困難な場合がある。このため、MEMS構造体の占有面積を削減できない場合には、寄生容量に起因するMEMSデバイスの特性への弊害が生じている。
本発明は、上記課題を解決するために成されたものであり、その目的は、MEMS構造体と半導体基板との間の寄生容量を低減させるMEMSデバイスを提供することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明のMEMSデバイスは、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するMEMS構造体が備えられたMEMSデバイスであって、前記固定電極の下方の前記半導体基板にウェルが形成されており、前記固定電極に正の電圧が印加される場合には前記ウェルがp型ウェルであり、前記固定電極に負の電圧が印加される場合には前記ウェルがn型ウェルであることを特徴とする。
【0008】
この構成によれば、MEMS構造体における固定電極の下方の半導体基板にウェルが形成され、MEMS構造体の固定電極に正の電圧が印加される場合にはウェルがp型ウェルで、MEMS構造体の固定電極に負の電圧が印加される場合にはウェルがn型ウェルとしている。
このように、ウェルを形成することでウェルを形成した半導体基板表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【0009】
また、上記本発明のMEMSデバイスにおいて、前記ウェルが空乏状態となるように前記ウェルに電圧が印加されていることが望ましい。
【0010】
この構成によれば、固定電極の下方の半導体基板に形成されたウェルが空乏状態となるようにウェルに電圧が印加されている。
固定電極に絶対値で大きな電圧を印加したときにウェルの半導体基板表面に反転層が生じ電子が励起される。この状態では空乏容量によらず、半導体基板表面での信号漏洩が生じやすくなる。このため、固定電極に印加される電圧からウェルが空乏状態となる電圧を引いた値の電圧をウェルに印加すれば、ウェルは空乏状態を維持することができ、ウェルの半導体基板表面に反転層が生じ電子が励起されることを防止することができる。
このように、ウェルが空乏状態を維持することができるので、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【0011】
また、本発明のMEMSデバイスにおいて、前記半導体基板がp型基板で前記ウェルがn型ウェルであって、前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、Vp<0、Vwell≧0、かつ、0<|Vp−Vwell|<|Vth|、を満足することが望ましい。
【0012】
このように上記の条件を満足することで、半導体基板がp型基板でウェルがn型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【0013】
また、本発明のMEMSデバイスにおいて、前記半導体基板がn型基板で前記ウェルがp型ウェルであって、前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、Vp>0、Vwell≦0、かつ、0<|Vp−Vwell|<|Vth|、を満足することが望ましい。
【0014】
このように上記の条件を満足することで、半導体基板がn型基板でウェルがp型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【0015】
また、上記本発明のMEMSデバイスにおいて、半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するMEMS構造体が備えられたMEMSデバイスであって、前記固定電極の下方の前記半導体基板に前記半導体基板と同極性のウェルが形成されており、前記半導体基板内にて前記ウェルを取り囲み、前記ウェルと逆極性を有する分離用ウェルが形成され、前記ウェルと前記分離用ウェルの間、または前記分離用ウェルと前記半導体基板の間が逆バイアスになるように構成されていることを特徴とする。
【0016】
この構成によれば、半導体基板とウェルの電位を切り離すことができ、絶対値において高い電圧でMEMS構造体を稼動させることが可能となり、MEMS構造体と半導体基板との間の寄生容量を低減させることができる。また、このような構成を採用すれば、ウェルの電位が半導体基板の電位に影響を与えないことから、MEMS構造体とICなどの回路とを一体化して利用することが容易となる。
【0017】
また、本発明のMEMSデバイスにおいて、前記半導体基板がp型基板で前記ウェルがp型ウェル、前記分離用ウェルがn型ウェルであって、前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、Vp>0、かつ、0<Vp−Vwell<Vth、を満足することが望ましい。
【0018】
このように上記の条件を満足することで、半導体基板がp型基板でウェルがp型ウェル、分離用ウェルがn型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【0019】
また、本発明のMEMSデバイスにおいて、前記半導体基板がn型基板で前記ウェルがn型ウェル、前記分離用ウェルがp型ウェルであって、前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、Vp<0、かつ、0<Vp−Vwell<Vth、を満足することが望ましい。
【0020】
このように上記の条件を満足することで、半導体基板がn型基板でウェルがn型ウェル、分離用ウェルがp型ウェルの場合に、固定電極の下方の半導体基板に形成されたウェルが空乏状態となる。そして、ウェルに生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板との間の寄生容量を低減させることができ、半導体基板の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイスの特性を安定化することができる。
【図面の簡単な説明】
【0021】
【図1】第1の実施形態におけるMEMSデバイスの構成を示し、(a)はMEMSデバイスの部分模式平面図、(b)は(a)のA−A断線に沿う部分模式断面図。
【図2】第1の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図3】第1の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図4】第1の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図5】変形例1におけるMEMSデバイスの構成を示す部分模式断面図。
【図6】変形例1におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係を示すグラフ。
【図7】変形例2におけるMEMSデバイスの構成を示す部分模式断面図。
【図8】変形例2におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係を示すグラフ。
【図9】第2の実施形態におけるMEMSデバイスの構成を示し、(a)はMEMSデバイスの部分模式平面図、(b)は(a)のB−B断線に沿う部分模式断面図。
【図10】第2の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図11】第2の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図12】第2の実施形態におけるMEMSデバイスの製造工程を示す模式部分断面図。
【図13】第3の実施形態におけるMEMSデバイスの構成を示し、(a)はMEMSデバイスの部分模式平面図、(b)は(a)のC−C断線に沿う部分模式断面図。
【図14】変形例3におけるMEMSデバイスの構成を示す部分模式断面図。
【図15】変形例4におけるMEMSデバイスの構成を示す部分模式断面図。
【図16】従来のMEMSデバイスにおける信号漏洩の状態を説明する説明図。
【発明を実施するための形態】
【0022】
本発明の実施形態の説明に先立ち、発明の理解のために半導体基板に寄生容量が生じて信号が本来の経路以外からリークする原理について説明する。
まず、半導体に絶縁体を介して金属が形成されたキャパシタをモデルとして上記の現象を解説することができ、p型半導体を用いたMOSキャパシタを例にとり説明する。
p型半導体を用いたMOSキャパシタの容量−電圧特性において、ゲート電圧が負の場合には蓄積状態、ゲート電圧に正の電圧を加えた場合には空乏状態、ゲートに大きな正の電圧を加えた場合には反転状態となることが知られている。
蓄積状態では、基板表面にキャリア(正孔)が生じ基板表面付近の導体抵抗が下がり、横方向への信号漏洩が発生しやすくなる。
また空乏状態では、見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少し、基板表面付近にはキャリアが生じず、横方向への信号漏洩が起こりにくくなる。
さらに反転状態では、基板表面に反転層が生じ、ここに反対の符号を持ったキャリアが励起され、基板表面で横方向への信号漏洩が発生しやすくなる。
【0023】
このように、空乏状態では、基板表面で横方向への信号漏洩が生じにくい。そして、MEMSデバイスは一般に高い電圧で動作するため、反転層が生ずる電圧(しきい値電圧)値が高いほど基板表面での信号漏洩が起きにくくなる。
また、半導体基板にウェルが形成されていると、基板表面に電圧を印加した場合により高い印加電圧まで反転層が生じにくくなる。
MOSキャパシタにおける反転層が生ずる電圧はMOSトランジスタのしきい値電圧導出式で表すことができる。p型ウェルを用いた場合のしきい値電圧Vtを式(1)に示す。
【0024】
【数1】
ここで、 k:ボルツマン定数
T:温度
q:電荷の絶対値
NA:アクセプタ濃度
ni:真性キャリア濃度
Ci:絶縁膜の単位面積あたりの容量
ε0:真空中の誘電率
εS:絶縁膜の比誘電率
この式によれば、反転が始まるしきい値電圧は半導体基板部分のアクセプタ濃度に依存することがわかる。アクセプタ濃度はウェルのキャリア濃度でほぼ近似できることから、キャリア濃度が大きいほど、高い電圧までMOSキャパシタが空乏状態を維持することが可能であるのがわかる。
またウェルを形成せずにp型シリコン基板をそのまま使用した場合について考えると、基板のキャリア濃度がウェル形成時よりも小さくなるために、式(1)によれば反転層が生ずる電圧が低くなり、空乏状態で使用できる電圧範囲が狭くなることが理解できる。
この様に、ウェルを形成することで、より広い電圧範囲でMEMSデバイスへの寄生容量の削減が可能となる。
さらに、ウェルを形成する場合は用いる基板種類(p型基板若しくはn型基板)によらず最適な基板構造をMEMS構造体の固定電極下方に設けることが可能であり、用いる基板種類によらず寄生容量の抑圧が可能となる。
【0025】
以上のように、半導体基板にウェルを形成することで、反転層の発生電圧を引き上げ、基板表面の信号漏洩を抑圧することができる。
なお、n型半導体基板においても、ゲート電圧により蓄積状態、空乏状態、反転状態を生ずることが知られており、上記と同様に、空乏状態を利用することで寄生容量が減少し、基板表面付近にはキャリアが生じず、横方向への信号漏洩が起こりにくくなる。
【0026】
次に、MEMS構造体の固定電極下方を空乏状態で動作させた場合の具体的なデバイスの特性について述べる。ここでは、一例としてMEMS振動子へ適用した場合の効果について説明する。
上記の様に半導体基板を空乏状態でMEMS振動子を動作させた場合、形成される寄生容量値が減少することから、これら寄生容量を介して通過する信号分が減少するため、共振ピークが急峻となる。
また、能動回路と接続して発振回路を構成する場合、MEMS振動子に含まれる寄生容量は等価的にトランジスタに含まれる寄生容量として見なされることから、トランジスタにより生成可能な負性抵抗が減少することが知られている。従って、MEMS振動子の寄生容量が減少すれば、トランジスタの能力に対して生成可能な負性抵抗値が増大するため、回路の低消費電力化が可能となる。
一方でウェルを構成しない場合は、MEMS振動子へ印加可能なバイアス電圧が低下する。MEMS振動子にしきい値以上のバイアス電圧を印加した場合は、MEMS構造体の固定電極下方の基板が反転状態となるため、基板表面に少数キャリアである電子が励起され、横方向へ信号が流れやすくなる。また、固定電極と基板との間の寄生容量も併せて増大することから、等価的にMEMS振動子の寄生容量が増大する。この結果、振動子の共振ピークがなまる(Q値劣化)等の弊害が生ずる。
以上、MEMS構造体の固定電極下方の基板を空乏状態で使用することにより、MEMS構造体の電気特性を改善できることを説明した。
以下、本発明を具体化した実施形態について図面に従って説明する。
(第1の実施形態)
【0027】
図1は本実施形態のMEMSデバイスの構成を示し、図1(a)はMEMSデバイスの部分模式平面図、図1(b)は同図(a)のA−A断線に沿う部分模式断面図である。
【0028】
MEMSデバイス1は、半導体基板10にMEMS構造体30、MEMS構造体30を取り囲むように形成された配線層27、配線層27の上方からMEMS構造体30上方に連なり開口部29が形成されたパッシベーション膜28を備えている。
シリコンからなるp型の半導体基板10上にはシリコン酸化膜11が形成され、その上にシリコン窒化膜12が形成されている。そして、シリコン窒化膜12上にMEMS構造体30が設けられている。MEMS構造体30は、ポリシリコンにて形成され、固定電極20と可動電極26を有している。固定電極20はシリコン窒化膜12上に配置され、入力側電極21a,21b、出力側電極22を備えている。可動電極26は、入力側電極21a,21bから立ち上がった部分を保持されることで、両持ち状態で空中に保持されている。
【0029】
入力側電極21aの一端は、MEMS構造体30を取り囲む配線層27に延出し、配線31に接続されている。配線層27は、SiO2になどの絶縁膜が積層され、配線層27を経由した配線31は、その上部に設けられた接続パッドからアルミ配線32に接続されている。
また、出力側電極22の一端は、MEMS構造体30を取り囲む配線層27に延出し、配線33に接続され、さらに配線層27の上部に設けられた接続パッドからアルミ配線34に接続されている。
なお、配線層27の下にはSiO2などの酸化膜24が形成されており、MEMS構造体30をエッチングにてリリースする際の犠牲層である。
【0030】
また、MEMS構造体30における固定電極である入力側電極21a,21b、出力側電極22の下方の半導体基板10には、p型のウェル13が形成されている。このウェル13は、平面視でMEMS構造体30を含む領域に形成されている。
【0031】
そして、配線層27の上からMEMS構造体30上方に連なってパッシベーション膜28が形成されている。パッシベーション膜28には開口部29が形成され、この開口部29から配線層27、酸化膜24をエッチングすることでMEMS構造体30をリリースし、パッシベーション膜28と半導体基板10の間に、MEMS構造体30を配置する空洞部35が画定されている。なお、ウェル13には固定の電圧が印加されている。
【0032】
このような構造のMEMSデバイス1は、MEMS構造体30の入力側電極21aを介して可動電極26に直流電圧が印加されると、可動電極26と出力側電極22の間に電位差が生じ、可動電極26と出力側電極22の間に静電力が働く。ここで、さらに可動電極26に交流電圧が印加されると、静電力が大きくなったり小さくなったり変動し、可動電極26が出力側電極22に近づいたり、遠ざかる方向に振動する。このとき、出力側電極22の電極表面では、電荷の移動が生じ、出力側電極22に電流が流れる。そして、振動が繰り返されることから、出力側電極22から固有の共振周波数信号が出力される。
MEMS構造体30に印加される電圧がウェルの反転電圧以下である場合は、ウェル13は接地して使用する。
一方で、MEMS構造体30への印加電圧が上記ウェルの反転電圧以上である場合はウェル13には空乏状態を維持できる電圧を印加して使用する。
例えば、MEMS構造体30の駆動電圧が8V、ウェル13に反転層が発生する電位が7Vのとき、ウェル13に3Vの電圧が印加されることで、ウェル13とMEMS構造体30の間の電位差は5Vとなり、半導体基板10のウェル13は反転層が発生せず空乏状態を維持している。この場合、ウェル13周辺には逆の極性を有するウェル(n型ウェル)をガードリングとして構成(図示せず)し、絶対値がウェル13に印加される電圧値以上で、ウェル13と同極性の電圧を印加して使用する。例えばウェル13に3V印加する場合は、周辺のガードリング部には5Vを印加して使用する。
【0033】
次に、上記構成のMEMSデバイスの製造方法について説明する。
図2、図3、図4はMEMSデバイスの製造方法を示す模式部分断面図である。
まず図2(a)に示すように、シリコンからなる半導体基板10の上に熱酸化によりシリコン酸化膜11を形成する。次に、図2(b)に示すように、所定領域にBイオンを半導体基板10にイオン注入してp型のウェル13を形成する。続いて、図2(c)に示すように、シリコン酸化膜11の上にシリコン窒化膜12を形成する。そして、図2(d)に示すように、シリコン窒化膜12の上にポリシリコン膜を形成し、パターニングによりMEMS構造体の固定電極20である入力側電極21a,21b、出力側電極22を形成する。
【0034】
次に、図3(a)に示すように、入力側電極21a,21b、出力側電極22の上からSiO2などの酸化膜24を形成する。その後、図3(b)に示すように、入力側電極21a,21b上の酸化膜24に開口穴25を形成する。続いて、酸化膜24の上にポリシリコン膜を形成し、パターニングを行い、図3(c)に示すように、エッチングによりMEMS構造体の可動電極26を形成する。そして、図3(d)に示すように、SiO2などの絶縁膜を介して配線(図示せず)を積層した配線層27を形成する。
【0035】
次に、図4(a)に示すように、配線層27の上にパッシベーション膜28を形成する。続いて、図4(b)に示すように、MEMS構造体の上方のパッシベーション膜28に開口部29を形成する。
そして、図4(c)に示すように、開口部29から酸性のエッチング液を接触させて、配線層27、酸化膜24をエッチングしてMEMS構造体30をリリースする。このとき、半導体基板10とパッシベーション膜28との間に空洞部35が形成されている。このようにして図1に示すようなMEMSデバイス1が製造される。
【0036】
以上のように、本実施形態のMEMSデバイス1は、MEMS構造体30における固定電極20の下方にウェル13が形成され、MEMS構造体30の固定電極20に正の電圧が印加され、ウェル13がp型のウェルで構成されている。さらに、固定電極20の下方の半導体基板10に形成されたウェル13が空乏状態となるようにウェル13に固定の電圧が印加されている。
このように、ウェル13を形成しウェル13が空乏状態となるようにウェル13に固定の電圧を印加することで半導体基板1表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体30と半導体基板10との間の寄生容量を低減させ、半導体基板10の表面を介しての高周波信号漏洩を削減することができ、MEMSデバイス1の特性が安定化する。
(変形例1)
【0037】
次に、実施形態1における半導体基板およびウェルの極性の組合せによる変形例について説明する。本変形例1では半導体基板がp型基板で、ウェルがn型ウェルの場合である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な0Vに設定されている。
図5は変形例1におけるMEMSデバイスの構成を示す部分模式断面図である。
MEMSデバイス5は、半導体基板120にMEMS構造体(ここではMEMS構造体の可動電極は省略し固定電極の入力側電極131のみ示している)と、MEMS構造体の回りに形成された配線層127、配線層127の上方に形成されたパッシベーション膜128とを備えている。
シリコンからなるp型の半導体基板120上にはシリコン酸化膜121が形成され、その上にシリコン窒化膜122が形成されている。そして、シリコン窒化膜122上にMEMS構造体が設けられている。MEMS構造体は、図1で説明したMEMS構造体と同様の構造であり、詳細な説明は省略する。
【0038】
MEMS構造体における固定電極である入力側電極131の下方の半導体基板120には、n型のウェル123が形成されている。このウェル123は、平面視でMEMS構造体を含む領域に形成されている。
また、ウェル123の一部には電極125が形成され、電極125は配線126により配線層127を経てパッシベーション膜128の上面まで接続されている。
そして、ウェル123は配線126を介して正の電圧が印加されている。また、MEMS構造体の入力側電極131は負の電圧が印加されている。
【0039】
ここで、ウェル123に反転層が生ずるしきい値電圧をVth、MEMS構造体に印加するバイアス電圧をVp、MEMS構造体の下方のウェル123に印加する電圧をVwell、とする。
このような状態におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係を示すグラフを図6に示す。
半導体基板120がp型基板で、ウェル123がn型ウェルの場合、しきい値電圧Vth<0である。Vp−Vwellの電圧が正の場合には、ウェルは蓄積状態であり、MEMS構造体とウェル間の容量Cは大きい値であり寄生容量が大きいことになる。Vp−Vwellの電圧が0からしきい値電圧Vthの間が、ウェルが空乏状態となる範囲であり、MEMS構造体とウェル間の容量Cは0Vからしきい値電圧Vthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Vthより小さくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでMEMS構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Vp<0、Vwell≧0、かつ、0<|Vp−Vwell|<|Vth|となる条件を満足することが必要である。
【0040】
以上のように、上記の条件を満足することで、半導体基板120がp型基板でウェル123がn型ウェルの場合に、固定電極の下方の半導体基板120に形成されたウェル123が空乏状態となる。そして、ウェル123に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板120との間の寄生容量を低減させることができ、半導体基板120の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイス5の特性を安定化することができる。そして、このような構成を採用すれば、MEMS構造体とICなどの回路とを一体化して利用することが容易となる。
(変形例2)
【0041】
次に、実施形態1における半導体基板およびウェルの極性の組合せによる他の変形例について説明する。本変形例2では半導体基板がn型基板で、ウェルがp型ウェルの場合である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な0Vに設定されている。
図7は変形例2におけるMEMSデバイスの構成を示す部分模式断面図である。
MEMSデバイス6は、半導体基板140にMEMS構造体(ここではMEMS構造体の可動電極は省略し固定電極の入力側電極151のみ示している)と、MEMS構造体の回りに形成された配線層147、配線層147の上方に形成されたパッシベーション膜148とを備えている。
シリコンからなるn型の半導体基板140上にはシリコン酸化膜141が形成され、その上にシリコン窒化膜142が形成されている。そして、シリコン窒化膜142上にMEMS構造体が設けられている。MEMS構造体は、図1で説明したMEMS構造体と同様の構造であり、詳細な説明は省略する。
【0042】
MEMS構造体における固定電極である入力側電極151の下方の半導体基板140には、p型のウェル143が形成されている。このウェル143は、平面視でMEMS構造体を含む領域に形成されている。
また、ウェル143の一部には電極145が形成され、電極145は配線146により配線層147を経てパッシベーション膜148の上面まで接続されている。
そして、ウェル143は配線146を介して負の電圧が印加されている。また、MEMS構造体の入力側電極151は正の電圧が印加されている。
【0043】
ここで、ウェル143に反転層が生ずるしきい値電圧をVth、MEMS構造体に印加するバイアス電圧をVp、MEMS構造体の下方のウェル143に印加する電圧をVwell、とする。
このような状態におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係を示すグラフを図8に示す。
半導体基板140がn型基板で、ウェル143がp型ウェルの場合、しきい値電圧Vth>0である。Vp−Vwellの電圧が負の場合には、ウェルは蓄積状態であり、MEMS構造体とウェル間の容量Cは大きい値であり寄生容量が大きいことになる。Vp−Vwellの電圧が0からしきい値電圧Vthの間が、ウェルが空乏状態となる範囲であり、MEMS構造体とウェル間の容量Cは0Vからしきい値電圧Vthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Vthより大きくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでMEMS構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Vp>0、Vwell≦0、かつ、0<|Vp−Vwell|<|Vth|となる条件を満足することが必要である。
【0044】
以上のように、上記の条件を満足することで、半導体基板140がn型基板でウェル143がp型ウェルの場合に、固定電極の下方の半導体基板140に形成されたウェル143が空乏状態となる。そして、ウェル143に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板140との間の寄生容量を低減させることができ、半導体基板140の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイス6の特性を安定化することができる。そして、このような構成を採用すれば、MEMS構造体とICなどの回路とを一体化して利用することが容易となる。
(第2の実施形態)
【0045】
次に、第2の実施形態におけるMEMSデバイスについて説明する。
本実施形態において、第1の実施形態と異なる点は、半導体基板に形成されるウェルが入力側電極と出力側電極でそれぞれ独立して設けられていることである。
図9は本実施形態のMEMSデバイスの構成を示し、図9(a)はMEMSデバイスの部分模式平面図、図9(b)は同図(a)のB−B断線に沿う部分模式断面図である。
【0046】
MEMSデバイス2は、半導体基板10にMEMS構造体60、MEMS構造体60を取り囲むように形成された配線層57、配線層57の上方からMEMS構造体60上方に連なり開口部59が形成されたパッシベーション膜58を備えている。
シリコンからなるp型の半導体基板10上にはシリコン酸化膜11が形成され、その上にシリコン窒化膜12が形成されている。そして、シリコン窒化膜12上にMEMS構造体60が設けられている。MEMS構造体60は、ポリシリコンにて形成され、固定電極50と可動電極56を有している。固定電極50はシリコン窒化膜12上に配置され、入力側電極51a,51b、出力側電極52を備えている。可動電極56は、入力側電極51a,51bから立ち上がった部分を保持されることで、両持ち状態で空中に保持されている。
【0047】
入力側電極51aの一端は、MEMS構造体60を取り囲む配線層57に延出し、配線61に接続されている。配線層57は、SiO2などの絶縁膜が積層され、配線層57を経由した配線61は、その上部に設けられた接続パッドからアルミ配線62に接続されている。
また、出力側電極52の一端は配線層57に延出し、配線63に接続され、さらに配線層57の上部に設けられた接続パッドからアルミ配線64に接続されている。
なお、配線層57の下にはSiO2などの酸化膜54が形成されており、MEMS構造体60をエッチングにてリリースする際の犠牲層である。
【0048】
また、MEMS構造体60における固定電極50である入力側電極51a,51bの下方の半導体基板10には、p型のウェル43a,43bがそれぞれ形成されている。
そして、配線層57の上からMEMS構造体60上方に連なってパッシベーション膜58が形成されている。パッシベーション膜58には開口部59が形成され、この開口部59から配線層57、酸化膜54をエッチングすることでMEMS構造体60をリリースし、パッシベーション膜58と半導体基板10の間に、MEMS構造体60を配置する空洞部65が画定されている。なお、ウェル43a,43bには固定の電圧がそれぞれ印加されている。
【0049】
このような構造のMEMSデバイス2は、MEMS構造体60の入力側電極51aを介して可動電極56に直流電圧が印加されると、可動電極56と出力側電極52の間に電位差が生じ、可動電極56と出力側電極52の間に静電力が働く。ここで、さらに可動電極56に交流電圧が印加されると、静電力が大きくなったり小さくなったり変動し、可動電極56が出力側電極52に近づいたり、遠ざかる方向に振動する。このとき、出力側電極52の電極表面では、電荷の移動が生じ、出力側電極52に電流が流れる。そして、振動が繰り返されることから、出力側電極52から固有の共振周波数信号が出力される。
MEMS構造体60に印加される電圧がウェルの反転電圧以下である場合は、ウェル43a,43bは接地して使用する。
一方で、MEMS構造体60への印加電圧が上記ウェルの反転電圧以上である場合はウェル43a及びウェル43bには空乏状態を維持できる電圧を印加して使用する。
例えば、MEMS構造体60の駆動電圧が8V、半導体基板10に反転層が発生する電位が7Vのとき、ウェル43a,43bに3Vの電圧が印加されることで、半導体基板10とMEMS構造体60の間の電位差は5Vとなり、半導体基板10のウェル43a,43bは反転層が発生せず空乏状態を維持している。
この場合、ウェル43a,43b周辺には逆の極性を有するウェルをガードリングとして構成(図示せず)し、ウェル13以上の絶対値を有し、ウェル43a,43bと同極性の電圧を印加して使用する。例えばウェル43a,43bに3V印加する場合は、周辺のガードリング部には5Vを印加して使用する。
【0050】
次に、上記構成のMEMS振動子の製造方法について説明する。
図10、図11、図12はMEMSデバイスの製造方法を示す模式部分断面図である。
まず図10(a)に示すように、シリコンからなる半導体基板10の上に熱酸化によりシリコン酸化膜11を形成する。次に、図10(b)に示すように、所定領域にBイオンを半導体基板10にイオン注入してp型のウェル43a,43bを形成する。続いて、図10(c)に示すように、シリコン酸化膜11の上にシリコン窒化膜12を形成する。そして、図10(d)に示すように、シリコン窒化膜12の上にポリシリコン膜を形成し、パターニングによりMEMS構造体の固定電極50である入力側電極51a,51b、出力側電極52を形成する。
【0051】
次に、図11(a)に示すように、入力側電極51a,51b、出力側電極52の上からSiO2などの酸化膜54を形成する。その後、図11(b)に示すように、入力側電極51a,51b上の酸化膜54に開口穴55を形成する。続いて、酸化膜54の上にポリシリコン膜を形成し、パターニングを行い、図11(c)に示すように、エッチングによりMEMS構造体の可動電極56を形成する。そして、図11(d)に示すように、SiO2などの絶縁膜を介して配線(図示せず)を積層した配線層57を形成する。
【0052】
次に、図12(a)に示すように、配線層57の上にパッシベーション膜58を形成する。続いて、図12(b)に示すように、MEMS構造体の上方のパッシベーション膜58に開口部59を形成する。
そして、図12(c)に示すように、開口部59から酸性のエッチング液を接触させて、配線層57、酸化膜54をエッチングしてMEMS構造体60をリリースする。このとき、半導体基板10とパッシベーション膜58との間に空洞部65が形成されている。このようにして図9に示すようなMEMSデバイス2が製造される。
【0053】
以上のように、本実施形態のMEMSデバイス2は、MEMS構造体60における固定電極50の下方にウェル43a,43bが形成され、MEMS構造体60の固定電極50に正の電圧が印加され、ウェル43a,43bがp型のウェルで構成されている。さらに、固定電極50の下方の半導体基板10に形成されたウェル43a,43bが空乏状態となるようにウェル43a,43bに固定の電圧が印加されている。
このように、ウェル43a,43bを形成しウェル43a,43bが空乏状態となるようにウェル43a,43bに固定の電圧を印加することで半導体基板10表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体60と半導体基板10との間の寄生容量を低減させることができ、半導体基板10の表面を介して高周波信号漏洩を削減することができ、MEMSデバイス2の特性を安定化することができる。
また本実施形態では、MEMS部の入力側電極と出力側電極各々の下方の基板構造が独立しているため、基板横方向の信号漏洩より削減することができる。この結果、入力側電極51a,51bと出力側電極52との絶縁性をさらに向上でき、MEMSデバイス2の特性を安定化することができる。
(第3の実施形態)
【0054】
次に、第3の実施形態におけるMEMSデバイスについて説明する。
本実施形態において、第1、第2の実施形態と異なる点は、半導体基板に形成されるウェルの構造にある。またMEMS構造体の構成については第2の実施形態と同様である。
図13は本実施形態のMEMSデバイスの構成を示し、図13(a)はMEMSデバイスの部分模式平面図、図13(b)は同図(a)のC−C断線に沿う部分模式断面図である。また、これらの図において前述の実施形態で説明したMEMS構造体を取り囲む配線層などについては省略して特徴的な部分のみ模式的に図示している。
【0055】
MEMSデバイス3は、半導体基板10上に固定電極80および可動電極86からなるMEMS構造体90が備えられている。
シリコンからなるp型の半導体基板10上にはシリコン酸化膜11が形成され、その上にシリコン窒化膜12が形成されている。そして、シリコン窒化膜12上にMEMS構造体90が設けられている。MEMS構造体90は、ポリシリコンにて形成され、固定電極80と可動電極86を有している。固定電極80はシリコン窒化膜12上に配置され、入力側電極81、駆動電極82、出力側電極83を備えている。可動電極86は、入力側電極81から立ち上がった部分を保持されることで、片持ち状態で空中に保持されている。
【0056】
また、MEMS構造体90における固定電極80である入力側電極81、駆動電極82、出力側電極83の下方の半導体基板10には、半導体基板10と同極性のp型のウェル70が形成され、さらにこのウェル70を取り囲むようにウェル70と逆極性のn型の分離用ウェル71が形成されている。このウェル70、分離用ウェル71は、平面視でMEMS構造体90を含む領域に形成されている。
なお、ウェル70には固定の電圧Vwp、分離用ウェルには固定の電圧Vwnが印加されており、Vwp<Vwnなる関係に設定されている。
このとき、ウェル70に印加される電圧は、ウェル70が空乏状態を維持できる電圧が印加されている。例えば、MEMS構造体90の駆動電圧が10V、半導体基板10に反転層が発生する電位が7Vのとき、ウェル70にVwp=5Vの電圧が印加されることで、ウェル70とMEMS構造体90の間の電位差は5Vとなり、半導体基板10のウェル70は反転層が発生せず空乏状態を維持している。また、分離用ウェル71にはVwn=6Vの電圧が印加され、隣接するn型ウェル、p型ウェルの間は逆バイアスとなるように電圧が印加されている。
【0057】
以上のように、本実施形態のMEMSデバイス3は、MEMS構造体90における固定電極80の下方にウェル70が形成され、MEMS構造体90の固定電極80に正の電圧が印加され、ウェル70がp型のウェルで構成されている。さらに、固定電極80の下方の半導体基板10に形成されたウェル70が空乏状態となるようにウェル70に固定の電圧が印加されている。
このように、ウェル70表面が空乏状態となり、空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体90と半導体基板10との間の寄生容量を低減させることができ、半導体基板10の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイス3の特性を安定化することができる。
また、ウェル70を取り囲む分離用ウェル71が形成され、ウェル70に印加される電圧に対して分離用ウェル71に印加される電圧が高くなるように構成されている。
このようにすれば、より高い電圧でMEMS構造体90の可動電極86を動作させる場合には、ウェル70から分離用ウェル71に電流が流れることがなく、MEMS構造体90が形成された部分の電位を他と切り離すことができる。そして、このような構成を採用すれば、MEMS構造体90とICなどの回路とを一体化したデバイスを提供することが容易となる。
(変形例3)
【0058】
次に、実施形態3における変形例について説明する。本変形例3では半導体基板がp型基板で、ウェルがp型ウェル、分離用ウェルがn型ウェルの場合であり、分離用ウェルに電圧が印加されない実施である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な0Vに設定されている。
図14は変形例3におけるMEMSデバイスの構成を示す部分模式断面図である。
MEMSデバイス7は、半導体基板160にMEMS構造体(ここではMEMS構造体の可動電極は省略し固定電極の入力側電極171のみ示している)と、MEMS構造体の回りに形成された配線層167、配線層167の上方に形成されたパッシベーション膜168とを備えている。
シリコンからなるp型の半導体基板160上にはシリコン酸化膜161が形成され、その上にシリコン窒化膜162が形成されている。そして、シリコン窒化膜162上にMEMS構造体が設けられている。MEMS構造体は、図1で説明したMEMS構造体と同様の構造であり、詳細な説明は省略する。
【0059】
MEMS構造体における入力側電極171の下方の半導体基板160には、半導体基板160と同極性のp型のウェル163が形成されている。このウェル163は、平面視でMEMS構造体を含む領域に形成されている。さらに、ウェル163を取り囲むように、ウェル163と逆極性のn型の分離用ウェル164が半導体基板160に形成されている。そして、MEMS構造体の入力側電極171は正の電圧が印加されている。
また、ウェル163の一部には電極165が形成され、電極165は配線166により配線層167を経てパッシベーション膜168の上面まで接続されている。この電極165に正または負の電圧を印加することで、分離用ウェル164と半導体基板160の間が逆バイアスの状態となっている。
【0060】
ここで、ウェル163に反転層が生ずるしきい値電圧をVth、MEMS構造体に印加するバイアス電圧をVp、MEMS構造体の下方のウェル163に印加する電圧をVwell、とする。
このような状態におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係は、図8に示したグラフと同様である。
このことから、半導体基板160がp型基板で、ウェル163がp型ウェル、分離用ウェル164がnウェルの場合、しきい値電圧Vth>0である。
Vp−Vwellの電圧が負の場合には、ウェルは蓄積状態であり、MEMS構造体とウェル間の容量Cは大きい値であり寄生容量が大きいことになる。Vp−Vwellの電圧が0からしきい値電圧Vthの間が、ウェルが空乏状態となる範囲であり、MEMS構造体とウェル間の容量Cは0Vからしきい値電圧Vthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Vthより大きくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでMEMS構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Vp>0、かつ、0<Vp−Vwell<Vth、となる条件を満足することが必要である。この場合、Vwellは正の電圧であっても負の電圧であっても、上記の条件を満足する値であればよい。
【0061】
以上のように、上記の条件を満足することで、半導体基板160がp型基板でウェル163がp型ウェル、分離用ウェル164がn型ウェルの場合に、固定電極の下方の半導体基板160に形成されたウェル163が空乏状態となる。そして、ウェル163に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板160との間の寄生容量を低減させることができ、半導体基板160の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイス7の特性を安定化することができる。そして、このような構成を採用すれば、ウェルの電位が半導体基板の電位に影響を与えないことから、MEMS構造体とICなどの回路とを一体化して利用することが容易となる。
(変形例4)
【0062】
次に、実施形態3における半導体基板およびウェルの極性の組合せによる他の変形例について説明する。本変形例4では半導体基板がn型基板で、ウェルがn型ウェル、分離用ウェルがp型の場合である。また、半導体基板には回路素子が形成され、半導体基板の電位は一般的な0Vに設定されている。
図15は変形例4におけるMEMSデバイスの構成を示す部分模式断面図である。
MEMSデバイス8は、半導体基板180にMEMS構造体(ここではMEMS構造体の可動電極は省略し固定電極の入力側電極191のみ示している)と、MEMS構造体の回りに形成された配線層187、配線層187の上方に形成されたパッシベーション膜188とを備えている。
シリコンからなるn型の半導体基板180上にはシリコン酸化膜181が形成され、その上にシリコン窒化膜182が形成されている。そして、シリコン窒化膜182上にMEMS構造体が設けられている。MEMS構造体は、図1で説明したMEMS構造体と同様の構造であり、詳細な説明は省略する。
【0063】
MEMS構造体における入力側電極191の下方の半導体基板180には、半導体基板180と同極性のn型のウェル183が形成されている。このウェル183は、平面視でMEMS構造体を含む領域に形成されている。さらに、ウェル183を取り囲むように、ウェル183と逆極性のp型の分離用ウェル184が半導体基板180に形成されている。そして、MEMS構造体の入力側電極191は負の電圧が印加されている。
また、ウェル183の一部には電極185が形成され、電極185は配線186により配線層187を経てパッシベーション膜188の上面まで接続されている。この電極185に負または正の電圧を印加することで、分離用ウェル184と半導体基板180の間が逆バイアスの状態となっている。
【0064】
ここで、ウェル183に反転層が生ずるしきい値電圧をVth、MEMS構造体に印加するバイアス電圧をVp、MEMS構造体の下方のウェル183に印加する電圧をVwell、とする。
このような状態におけるVpとVwellとの差(Vp−Vwell)とMEMS構造体とウェル間の容量Cとの関係は図6に示したグラフと同様である。
半導体基板180がn型基板で、ウェル183がn型ウェル、分離用ウェル184がp型ウェルの場合、しきい値電圧Vth<0である。
Vp−Vwellの電圧が正の場合には、ウェルは蓄積状態であり、MEMS構造体とウェル間の容量Cは大きい値であり寄生容量が大きいことになる。Vp−Vwellの電圧が0からしきい値電圧Vthの間が、ウェルが空乏状態となる範囲であり、MEMS構造体とウェル間の容量Cは0Vからしきい値電圧Vthに向かうに従って小さくなり寄生容量も小さくなる。そして、しきい値電圧Vthより小さくなるとウェルが反転状態となる。前述したように、ウェルを空乏状態で使用することでMEMS構造体と半導体基板間の寄生容量を減少させることができ、また、基板表面付近で横方向への信号漏洩が起こりにくくすることができる。
このウェルを空乏状態とするためには、Vp<0、かつ、0<Vp−Vwell<Vthとなる条件を満足することが必要である。この場合、Vwellは正の電圧であっても負の電圧であっても、上記の条件を満足する値であればよい。
【0065】
以上のように、上記の条件を満足することで、半導体基板180がn型基板でウェル183がn型ウェル、分離用ウェル184がp型ウェルの場合に、固定電極の下方の半導体基板180に形成されたウェル183が空乏状態となる。そして、ウェル183に生じた空乏層により見かけ上の対向電極間距離が増すため、この部分の寄生容量が減少する。よって、MEMS構造体と半導体基板180との間の寄生容量を低減させることができ、半導体基板180の表面を介して高周波信号が漏洩することがなくなり、MEMSデバイス8の特性を安定化することができる。そして、このような構成を採用すれば、ウェルの電位が半導体基板の電位に影響を与えないことから、MEMS構造体とICなどの回路とを一体化して利用することが容易となる。
【符号の説明】
【0066】
1,2,3,5,6,7,8…MEMSデバイス、10…半導体基板、11…シリコン酸化膜、12…シリコン窒化膜、13…ウェル、20…固定電極、21a,21b…入力側電極、22…出力側電極、24…酸化膜、26…可動電極、27…配線層、28…パッシベーション膜、29…開口部、30…MEMS構造体、31…配線、32…アルミ配線、33…配線、34…アルミ配線、35…空洞部、43a,43b…ウェル、50…固定電極、51a,51b…入力側電極、52…出力側電極、54…酸化膜、56…可動電極、57…配線層、58…パッシベーション膜、59…開口部、60…MEMS構造体、61…配線、62…アルミ配線、63…配線、64…アルミ配線、65…空洞部、70…ウェル、71…分離用ウェル、80…固定電極、81…入力側電極、82…駆動電極、83…出力側電極、86…可動電極、90…MEMS構造体、120…半導体基板、123…ウェル、131…入力側電極、140…半導体基板、143…ウェル、151…入力側電極。
【特許請求の範囲】
【請求項1】
半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するMEMS構造体が備えられたMEMSデバイスであって、
前記固定電極の下方の前記半導体基板にウェルが形成されており、前記固定電極に正の電圧が印加される場合には前記ウェルがp型ウェルであり、前記固定電極に負の電圧が印加される場合には前記ウェルがn型ウェルであることを特徴とするMEMSデバイス。
【請求項2】
請求項1に記載のMEMSデバイスにおいて、
前記ウェルが空乏状態となるように前記ウェルに電圧が印加されていることを特徴とするMEMSデバイス。
【請求項3】
請求項2に記載のMEMSデバイスにおいて、
前記半導体基板がp型基板で前記ウェルがn型ウェルであって、
前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、
Vp<0、Vwell≧0、かつ、0<|Vp−Vwell|<|Vth|、を満足することを特徴とするMEMSデバイス。
【請求項4】
請求項2に記載のMEMSデバイスにおいて、
前記半導体基板がn型基板で前記ウェルがp型ウェルであって、
前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、
Vp>0、Vwell≦0、かつ、0<|Vp−Vwell|<|Vth|、を満足することを特
徴とするMEMSデバイス。
【請求項5】
半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するMEMS構造体が備えられたMEMSデバイスであって、
前記固定電極の下方の前記半導体基板に前記半導体基板と同極性のウェルが形成されており、
前記半導体基板内にて前記ウェルを取り囲み、前記ウェルと逆極性を有する分離用ウェルが形成され、
前記ウェルと前記分離用ウェルの間、または前記分離用ウェルと前記半導体基板の間が逆バイアスになるように構成されていることを特徴とするMEMSデバイス。
【請求項6】
請求項5に記載のMEMSデバイスにおいて、
前記半導体基板がp型基板で前記ウェルがp型ウェル、前記分離用ウェルがn型ウェルであって、
前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、
Vp>0、かつ、0<Vp−Vwell<Vth、を満足することを特徴とするMEMSデバ
イス。
【請求項7】
請求項5に記載のMEMSデバイスにおいて、
前記半導体基板がn型基板で前記ウェルがn型ウェル、前記分離用ウェルがp型ウェルであって、
前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、
Vp<0、かつ、0<Vp−Vwell<Vth、を満足することを特徴とするMEMSデバイス。
【請求項1】
半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するMEMS構造体が備えられたMEMSデバイスであって、
前記固定電極の下方の前記半導体基板にウェルが形成されており、前記固定電極に正の電圧が印加される場合には前記ウェルがp型ウェルであり、前記固定電極に負の電圧が印加される場合には前記ウェルがn型ウェルであることを特徴とするMEMSデバイス。
【請求項2】
請求項1に記載のMEMSデバイスにおいて、
前記ウェルが空乏状態となるように前記ウェルに電圧が印加されていることを特徴とするMEMSデバイス。
【請求項3】
請求項2に記載のMEMSデバイスにおいて、
前記半導体基板がp型基板で前記ウェルがn型ウェルであって、
前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、
Vp<0、Vwell≧0、かつ、0<|Vp−Vwell|<|Vth|、を満足することを特徴とするMEMSデバイス。
【請求項4】
請求項2に記載のMEMSデバイスにおいて、
前記半導体基板がn型基板で前記ウェルがp型ウェルであって、
前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、
Vp>0、Vwell≦0、かつ、0<|Vp−Vwell|<|Vth|、を満足することを特
徴とするMEMSデバイス。
【請求項5】
半導体基板上に絶縁層を介して形成された固定電極と可動電極とを有するMEMS構造体が備えられたMEMSデバイスであって、
前記固定電極の下方の前記半導体基板に前記半導体基板と同極性のウェルが形成されており、
前記半導体基板内にて前記ウェルを取り囲み、前記ウェルと逆極性を有する分離用ウェルが形成され、
前記ウェルと前記分離用ウェルの間、または前記分離用ウェルと前記半導体基板の間が逆バイアスになるように構成されていることを特徴とするMEMSデバイス。
【請求項6】
請求項5に記載のMEMSデバイスにおいて、
前記半導体基板がp型基板で前記ウェルがp型ウェル、前記分離用ウェルがn型ウェルであって、
前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、
Vp>0、かつ、0<Vp−Vwell<Vth、を満足することを特徴とするMEMSデバ
イス。
【請求項7】
請求項5に記載のMEMSデバイスにおいて、
前記半導体基板がn型基板で前記ウェルがn型ウェル、前記分離用ウェルがp型ウェルであって、
前記MEMS構造体のバイアス電圧をVp、前記MEMS構造体の下方の前記ウェルに印加する電圧をVwell、前記ウェルに反転層が生ずるしきい値電圧をVth、としたとき、
Vp<0、かつ、0<Vp−Vwell<Vth、を満足することを特徴とするMEMSデバイス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2010−214588(P2010−214588A)
【公開日】平成22年9月30日(2010.9.30)
【国際特許分類】
【出願番号】特願2010−155541(P2010−155541)
【出願日】平成22年7月8日(2010.7.8)
【分割の表示】特願2007−184020(P2007−184020)の分割
【原出願日】平成19年7月13日(2007.7.13)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成22年9月30日(2010.9.30)
【国際特許分類】
【出願日】平成22年7月8日(2010.7.8)
【分割の表示】特願2007−184020(P2007−184020)の分割
【原出願日】平成19年7月13日(2007.7.13)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]