ＴＦＴ−ＬＣＤ画素電極層構造、その形成方法、及び形成用のマスク
【課題】現像液の濃度差による斜線状ムラを減少することができるＴＦＴ−ＬＣＤ画素電極層構造およびその形成方法、ならびにその形成用のマスクを提供する。
【解決手段】ＴＦＴ−ＬＣＤ画素電極層構造であって、液晶パネルの表示領域に対応する画素電極パターンと、液晶パネルの非表示領域に対応する周辺領域パターンと、非表示領域における周辺領域パターンを設けていない領域に対応する周辺充填パターンとを備える。本発明は、液晶ディスプレーの形成に適用される。さらに、画素電極層の形成方法および形成用マスクも提供された。
【解決手段】ＴＦＴ−ＬＣＤ画素電極層構造であって、液晶パネルの表示領域に対応する画素電極パターンと、液晶パネルの非表示領域に対応する周辺領域パターンと、非表示領域における周辺領域パターンを設けていない領域に対応する周辺充填パターンとを備える。本発明は、液晶ディスプレーの形成に適用される。さらに、画素電極層の形成方法および形成用マスクも提供された。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＦＴ−ＬＣＤ画素電極層構造、その形成方法、及び形成用のマスクに関する。
【背景技術】
【０００２】
薄膜トランジスタ液晶ディスプレー（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）は、体積が小さくて、消費電力が少なく、輻射がないなどの特性があるので、現在のフラットパネルディスプレーの主流になっている。然し、液晶ディスプレイは、視野角が小さいという欠点を有するので、広視野角技術が開発された。フリンジフィールドスイッチ（Ｆｒｉｎｇｅ Ｆｉｌｅｄ Ｓｗｉｔｃｈ、「ＦＦＳ」と略称）は数多い広視野角技術の一であって、透明電極間にフリンジフィールドを発生させることで、透明電極間および透明電極の真上の配向液晶分子を、基板に平行や傾斜する平面方向に回転させることができ、視野角を拡大するとともに、液晶層の透過率を向上した。
【０００３】
一般的には、ＦＦＳ型ＴＦＴ−ＬＣＤ液晶パネルは、ガラス基板と、ガラス基板上に形成されるゲート電極と、ゲートラインと、共通電極ラインと透明電極とからなる共通電極と、を備える。ゲート絶縁層はゲート電極、ゲートラインおよび共通電極に形成され、かつガラス基板全体を覆う。活性層はゲート絶縁層上に形成され、ゲート電極の上方に位置される。ソース・ドレイン電極層は活性層の上に形成され、かつゲートラインに垂直するデータラインを形成する。パッシベーション層はソース・ドレイン電極の上に形成され、ガラス基板全体を覆う。ビアホールがパッシベーション層に形成され、画素電極は、パッシベーション層のビアホールを通してソース・ドレイン電極に導通される。
【０００４】
従来、ＦＦＳ型ＴＦＴ−ＬＣＤ液晶ディスプレーを形成するとき、画素電極層のマスクは、表示領域パターンおよび周辺領域パターンとの両方に分ける。一般的に、図１に示すように、表示領域パターン１は画素電極パターン１１のアレイからなり、周辺領域パターン２は、駆動回路パターン２１、電気的性能テストパターン２２、遮光板アライメントマーク２３、層間アライメントマーク２４、および基板とマスクのアライメントマーク２５などの面積が比較的に小さいパターンを備える。
【０００５】
画素電極層を形成する現像工程において、周辺回路パターンに保留するレジストは面積が比較的に小さいので、大部分のレジストは現像液と反応する必要があり、消耗される現像液が比較的に多い。一方、表示領域に保留されるレジストは面積が比較的に大きくて、消耗された現像液が比較的に少ない。従って、パネル周辺とパネル中心の現像液濃度は異なるようになり、パネル全体の現像液濃度が不均一になる。
【０００６】
ＦＦＳ型ＴＦＴ−ＬＣＤアレイ基板の画素電極層を形成するとき、現像線幅（Ｄｅｖｅｌｏｐ Ｉｎｓｐｅｃｔｉｏｎ Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ、「ＤＩＣＤ」と略称）は一般的に小さい（４．０ｕｍ左右）ので、ＤＩＣＤは現像液の濃度によって著しく変化する。
【０００７】
従って、ＦＦＳ型ＴＦＴ−ＬＣＤアレイ基板を形成するとき、画素電極層を形成するとき、図２に示すように、表示領域において、斜線状のムラ３がよく現れる。このような斜線状ムラは、パネル全体において画素電極層の材料の線幅の不均一によって生じたものである。斜線状ムラによって、パネルは表示時に斜線状の輝線が生じてしまい、パネルの表示品質は低減されて、ひいては表示が不正常になり、製品の合格率が低下される。
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明は、ＴＦＴ−ＬＣＤ画素電極層であって、ＴＦＴ−ＬＣＤ液晶パネルの表示領域に対応する画素電極パターンと、液晶パネルの非表示領域に対応する周辺領域パターンと、非表示領域において周辺領域パターンを設けていない領域に対応する周辺充填パターンとを備えるＴＦＴ−ＬＣＤ画素電極層構造を提供する。
【０００９】
本発明は、ＴＦＴ−ＬＣＤ画素電極層の形成用マスクであって、ＴＦＴ−ＬＣＤ液晶パネルの表示領域に対応し、画素電極パターンを形成するための画素電極マスクパターンと、液晶パネルの非表示領域に対応し、周辺領域パターンを形成するための周辺領域マスクパターンと、非表示領域において周辺領域パターンを設けていない領域に配設され、周辺充填パターンを形成するための周辺充填マスクパターンとを備えるＴＦＴ−ＬＣＤ画素電極層の形成用マスクを提供する。
【００１０】
本発明は、更に、ＴＦＴ−ＬＣＤ画素電極層構造の形成方法であって、画素電極金属層を塗布した基板上に１層のレジストを塗布する工程と、前記レジストに所定の間隔をあけて１層のマスクを設ける工程と、パターニングにより、画素電極層パターンを形成する工程とを備えるＴＦＴ−ＬＣＤ画素電極層構造の形成方法を提供する。前記マスクは、ＴＦＴ−ＬＣＤの液晶パネルの表示領域に対応し、画素電極パターンを形成するための画素電極マスクパターンと、液晶パネルの非表示領域に対応し、周辺領域パターンを形成するための周辺領域マスクパターンと、非表示領域において周辺領域パターンを設けていない領域に対応し、周辺充填パターンを形成するための周辺充填マスクパターンと、を備える。
【００１１】
本発明の実施形態または従来技術の技術案をより明確に説明するために、以下、実施形態に係る図面を簡単に説明する。明らかなように、下記の図面は本発明の実施形態の一部のみであり、当業者は、創造的な活動をしない前提で、これらの図面によって他の図面を得られる。
【図面の簡単な説明】
【００１２】
【図１】従来技術の画素電極層の構造の概略図である。
【図２】従来技術における斜線状ムラが現れる液晶パネルの構造概略図である。
【図３】本発明実施形態の画素電極層の構造概略図の一である。
【図４】本発明実施形態の画素電極層の構造概略図の二である。
【図５】本発明実施形態の画素電極層の構造概略図の三である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を表す図面を参照しながら、本発明の実施形態を明確かつ完全に説明する。勿論、ここで記載された実施形態は、ただ本発明の実施形態の一部だけであり、本発明の全ての実施形態ではない。本発明の実施形態に基づき、当業者が創造的な活動をしない前提で得られる他の実施形態は全て本発明の技術範囲に含まれる。
【００１４】
本発明は、現像液の濃度差による斜線状ムラを減少することができるＴＦＴ−ＬＣＤ画素電極層構造およびその形成方法、ならびにその形成用のマスクを提供する。
以下、具体的な実施形態によって、本発明の技術内容を説明する。
【００１５】
第１実施形態
画素電極層を形成する現像工程において、例えば、ポジティブレジストを例にして、非表示領域では、周辺領域パターンは面積が比較的に小さいので、非表示領域に保留される必要のあるレジストも面積が小さく、大部分のレジストは現像液と反応し、現像液が大きく消耗される。一方、表示領域では、保留されるレジストは面積がより大きくて、消耗される現像液も少ない。従って、パネル周辺（非表示領域）とパネル中心（表示領域）との現像液濃度は、差異がある。これにより、パネル全体は現像液濃度が不均一になり、パネル周辺の現像液濃度は、パネル中心の現像液濃度よりはるかに小さくなる可能性がある。よって、パネル中心の現像液がパネル周辺へ拡散してしまい、ＤＩＣＤが現像液濃度に影響され、パネル全体において画素電極層材料の線幅は均一性が劣化して斜線状のムラが現れる。
【００１６】
この問題を解決するために、斜線状のムラを避けるようにＣＤ(Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ)の均一性、即ち、現像するときパネル上の現像液の濃度を制御する必要がある。従って、本発明実施形態は、画素電極層構造を提供する。図３に示すように、該画素電極層は、液晶パネルの表示領域に対応する画素電極パターン１１と、液晶パネルの非表示領域に対応する周辺領域パターン２と、非表示領域において周辺領域パターンを設けていない領域に対応する周辺充填パターン４とからなる。
【００１７】
上記画素電極層は本発明実施形態に提供された画素電極層マスクによって形成されてもよい。該マスクは、液晶パネルの表示領域に対応して画素電極層の画素電極パターンを形成するための画素電極マスクパターンと、液晶パネルの非表示領域に対応して、画素電極層の周辺領域パターンを形成するための周辺領域マスクパターンと、液晶パネルの非表示領域において周辺領域パターンを設けていない領域に配設される画素電極層の周辺充填パターンを形成するための周辺充填マスクパターンとからなる。
【００１８】
アレイ基板を形成するフォトリソグラフィ工程において、ポジティブレジストを用いるときに、上記マスクのマスクパターンは、パターンニングにより得られた図３に示す画素電極層の各パターンに一致する。即ち、表示領域の画素電極パターン、非表示領域の周辺領域パターンおよび周辺充填パターンが保留され、他の部分が透かし彫られ、または除去される。一方、ネガティブレジストを用いるとき、上記マスクのマスクパターンは、パターンニングにより得られた図３に示す各パターンに反対する。即ち、表示領域の画素電極パターン、非表示領域の周辺領域パターンおよび周辺充填パターンの部分が透かし彫られ、または除去され、他の部分が保留される。
【００１９】
該画素電極層の周辺領域パターン２は、駆動回路パターン２１、電気的性能テストパターン２２、遮光板アライメントマーク２３、層間アライメントマーク２４および基板とマスクのアライメントマーク２５など面積が比較的に小さいパターンによって構成される。これらパターンは、相応な機能を備える回路または素子に対応する。
【００２０】
本実施形態では、画素電極層マスクの周辺領域に新パターンを設けることで形成された画素電極層に非表示領域パターンと表示領域パターンとが均一的に配設される画素電極層構造が実現される。即ち、非表示領域において周辺領域パターンを設けていない領域に周辺充填パターンを追加することで、周辺領域の、反応する必要のあるレジストが減少され、パネル周辺とパネル中心との現像液濃度の差が低減される。そのため、現像するとき、パネル全体において現像液濃度の均一性が調整されることによって、画素電極のＣＤ均一性が制御され、ＦＦＳ型ＴＦＴアレイ基板が形成される時に斜線状ムラの発生が避けられる。
【００２１】
第２実施形態
第１実施形態に基づき、さらに、図３に示すように、前記周辺充填パターン４は前記周辺領域パターンに含まれるパターンに接続しなくて互いに独立している。周辺充填パターンと周辺領域パターンに含まれるパターンとの干渉によって周辺領域パターンの機能が影響されることを防止するために、周辺充填パターンは、周辺駆動回路、工程検出用のパターン、マスクアライメント用のパターンなどに接続することなく、元の周辺領域パターンから独立する。
【００２２】
さらに、本実施形態に係るマスクで露光した後、表示領域と非表示領域に保留されるレジストが完全一致であることを確保しがたい。従って、周辺充填パターン４と前記画素電極パターン１の境界と間に、幅が２ｍｍ〜５ｍｍである空白５が設けられている。これにより、該周辺充填パターンの境界と表示領域の画素電極パターンの境界との間に、過渡領域が形成される。これによって、濃度が異なる現像液は直接に接触して流れることなく、ある程度に均一に過渡する。
【００２３】
本発明実施形態では、画素電極層マスクの周辺領域に新パターンを設けることで、形成された画素電極層に、非表示領域と表示領域とに均一的に配設される画素電極層構造が実現される。即ち、非表示領域において周辺領域パターンを設けていない領域において、周辺領域パターンから独立する周辺充填パターンが追加されることによって、周辺領域パターンと干渉しない前提で、周辺領域の、反応する必要のあるレジストが減少されて、パネル周辺とパネル中心との現像液濃度の差が低減され、現像するとき、パネル全体において現像液濃度の均一性が調節される。さらに、周辺充填パターンと前記画素電極パターンの境界と間に、空白が設けられ、過渡領域が形成される。これによって、濃度が異なる現像液は直接に接触して流れることなく、画素電極のＣＤ均一性が効果的に制御され、ＦＦＳ型ＴＦＴアレイ基板を形成する時に斜線状ムラの発生が避ける。よって、上記原因によるパネル表示品質の下げ、さらに表示の不正常が避けられ、製品の合格率が向上する。
【００２４】
第３実施形態
周辺領域において保留する必要のあるパターンの面積を増加し、つまり、周辺充填パターンの模様を調整することで、保留されたレジストは面積がより適当になり、現像するとき、周辺領域の現像液の濃度が表示領域の現像液濃度と同じようになる。周辺領域パターンの面積が小さいので、そのパターンの差異による影響もより小さい。従って、上記実施形態に基づき、さらに、周辺充填パターンを、前記画素電極パターンの模様と同じように設けることができる。これによって、現像するとき、周辺領域の現像液濃度を、表示領域の現像液濃度に最大限に同一させることができる。
【００２５】
現像する場合に、周辺領域の現像液濃度が表示領域の現像液濃度に完全一致であることを確保できないので、図３に示すように、周辺充填パターンの模様をグリッド状にしてもよいし、図４に示すように、周辺充填パターンの模様を波状にしてもよく、図５に示すように、周辺充填パターンの模様を格子状にしてもよい。本実施形態において、周辺充填パターンの形状は、あくまでも例示であり、それらに限定されない。現像する場合に、上記周辺充填パターンの模様はいずれも現像液が濃度の差異により流れることを効果的に防止できる。
【００２６】
本発明の実施形態では、画素電極層のマスクの周辺領域に新パターンを設ける、即ち、非表示領域における周辺領域パターンを設けていない領域において、周辺領域充填パターンを追加することで、周辺領域の、反応する必要のあるレジストが減少される。また、周辺充填パターンの模様を調整ことで、保留する必要のあるレジストは面積がより適当になり、現像するとき、周辺領域の現像液の濃度が表示領域の現像液濃度と同じようになる。よって、パネル周辺と中心との現像液濃度の差が低減され、現像するとき、パネル全体において現像液濃度の均一性が調節される。これによって、画素電極のＣＤ均一性が効果的に制御され、ＦＦＳ型ＴＦＴアレイ基板を形成する時に斜線状ムラの発生が避ける。よって、上記原因によるパネル表示品質の下げ、さらに表示不正常が避けられ、製品の合格率が向上する。
【００２７】
第４実施形態
本発明の実施形態は、上記実施形態に提供されたマスクを用いたＦＦＳ型ＴＦＴ−ＬＣＤ画素電極層の形成方法をさらに提供する。該方法は、以下のステップを備える。即ち、
ステップ１０１、画素電極金属層を塗布した基板上に１層のレジストを塗布する。
ステップ１０２、前記レジスト上に所定の間隔をあけて１層のマスクを設ける。前記マスクは、液晶パネルの表示領域に対応し、画素電極パターンを形成するための画素電極マスクパターンと、液晶パネルの非表示領域に対応し、周辺領域パターンを形成するための周辺領域マスクパターンと、非表示領域において周辺領域パターンを設けていない領域に対応し、周辺充填パターンを形成するための周辺充填マスクパターンと、を備える。
その中に、前記周辺領域パターンは、駆動回路パターン、電気的性能テストパターン、遮光板アライメントマーク、層間アライメントマークおよび基板とマスクのアライメントマークなどを備える。ある具体例では、マスクは直接レジスト層に設置しても良い。
ステップ１０３、露光、現像、エッチングおよび剥離などのパターニングにより、画素電極層パターンを形成する。
【００２８】
本発明実施形態に係るマスクの構造は、前述実施形態と同じなので、ここで贅言しない。
【００２９】
本発明実施形態では、画素電極層マスクの周辺領域に新パターンを設ける、即ち、非表示領域における周辺領域マスクパターンを設けていない領域において、周辺充填マスクパターンを追加することで、周辺領域の、反応する必要のあるレジストが減少される。これによって、パネル周辺とパネル中心との現像液濃度の差が低減され、現像するとき、パネル全体において現像液濃度の均一性が調節される。これによって、画素電極のＣＤ均一性が効果的に制御され、ＦＦＳ型ＴＦＴアレイ基板を形成する時に斜線状ムラの発生が避ける。
【００３０】
上述の実施形態では、ＦＦＳ型ＴＦＴ−ＬＣＤを対象として説明したが、本発明実施形態はＦＦＳ型ＴＦＴ−ＬＣＤに限定することなく、ツイストネマチック（ＴＮ）などのＴＦＴ−ＬＣＤにも用いられる。
【００３１】
以上のように、本発明は、当業者が自明なように、ソフトウェアに加え、必要の汎用ハードウェアによって実現できるが、勿論、ハードウェア、ファーム・ウエアなどによっても実現でき、多くの場合では、前者はよりよい実施方式である。これによって、本発明実施形態は、一部がソフトウェア製品で実現することができる。該ソフトウェア製品は、読取可能なメモリ媒体、例えば、計算機のフロッピー（登録商標）・ディスク、ハードディスクおよび光ディスクなどにメモリされ、かつ計算機設備（例えば、パーソナルコンピューター、サーバーまたはネットワーク設備など）を本発明の各実施形態に記載の方法を実行させるための若干指令を有する。
【００３２】
以上は本発明の具体的な実施形態に過ぎず、本発明の保護範囲はそれに限定されない。本発明に記載の技術範囲内に、当業者は容易に想到しうる変更や取替はいずれも本発明の保護範囲内に入る。従って、本発明の保護範囲は特許請求の範囲の保護範囲を基準とする。
【符号の説明】
【００３３】
１ 表示領域パターン １１ 画素電極パターン
２１ 駆動回路パターン ２２ 電気的性能テストパターン
２３ 遮光板アライメントマーク ２４ 層間アライメントマーク
２５ 基板とマスクのアライメントマーク ３ 斜線状のムラ
４ 周辺充填パターン
【技術分野】
【０００１】
本発明は、ＴＦＴ−ＬＣＤ画素電極層構造、その形成方法、及び形成用のマスクに関する。
【背景技術】
【０００２】
薄膜トランジスタ液晶ディスプレー（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）は、体積が小さくて、消費電力が少なく、輻射がないなどの特性があるので、現在のフラットパネルディスプレーの主流になっている。然し、液晶ディスプレイは、視野角が小さいという欠点を有するので、広視野角技術が開発された。フリンジフィールドスイッチ（Ｆｒｉｎｇｅ Ｆｉｌｅｄ Ｓｗｉｔｃｈ、「ＦＦＳ」と略称）は数多い広視野角技術の一であって、透明電極間にフリンジフィールドを発生させることで、透明電極間および透明電極の真上の配向液晶分子を、基板に平行や傾斜する平面方向に回転させることができ、視野角を拡大するとともに、液晶層の透過率を向上した。
【０００３】
一般的には、ＦＦＳ型ＴＦＴ−ＬＣＤ液晶パネルは、ガラス基板と、ガラス基板上に形成されるゲート電極と、ゲートラインと、共通電極ラインと透明電極とからなる共通電極と、を備える。ゲート絶縁層はゲート電極、ゲートラインおよび共通電極に形成され、かつガラス基板全体を覆う。活性層はゲート絶縁層上に形成され、ゲート電極の上方に位置される。ソース・ドレイン電極層は活性層の上に形成され、かつゲートラインに垂直するデータラインを形成する。パッシベーション層はソース・ドレイン電極の上に形成され、ガラス基板全体を覆う。ビアホールがパッシベーション層に形成され、画素電極は、パッシベーション層のビアホールを通してソース・ドレイン電極に導通される。
【０００４】
従来、ＦＦＳ型ＴＦＴ−ＬＣＤ液晶ディスプレーを形成するとき、画素電極層のマスクは、表示領域パターンおよび周辺領域パターンとの両方に分ける。一般的に、図１に示すように、表示領域パターン１は画素電極パターン１１のアレイからなり、周辺領域パターン２は、駆動回路パターン２１、電気的性能テストパターン２２、遮光板アライメントマーク２３、層間アライメントマーク２４、および基板とマスクのアライメントマーク２５などの面積が比較的に小さいパターンを備える。
【０００５】
画素電極層を形成する現像工程において、周辺回路パターンに保留するレジストは面積が比較的に小さいので、大部分のレジストは現像液と反応する必要があり、消耗される現像液が比較的に多い。一方、表示領域に保留されるレジストは面積が比較的に大きくて、消耗された現像液が比較的に少ない。従って、パネル周辺とパネル中心の現像液濃度は異なるようになり、パネル全体の現像液濃度が不均一になる。
【０００６】
ＦＦＳ型ＴＦＴ−ＬＣＤアレイ基板の画素電極層を形成するとき、現像線幅（Ｄｅｖｅｌｏｐ Ｉｎｓｐｅｃｔｉｏｎ Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ、「ＤＩＣＤ」と略称）は一般的に小さい（４．０ｕｍ左右）ので、ＤＩＣＤは現像液の濃度によって著しく変化する。
【０００７】
従って、ＦＦＳ型ＴＦＴ−ＬＣＤアレイ基板を形成するとき、画素電極層を形成するとき、図２に示すように、表示領域において、斜線状のムラ３がよく現れる。このような斜線状ムラは、パネル全体において画素電極層の材料の線幅の不均一によって生じたものである。斜線状ムラによって、パネルは表示時に斜線状の輝線が生じてしまい、パネルの表示品質は低減されて、ひいては表示が不正常になり、製品の合格率が低下される。
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明は、ＴＦＴ−ＬＣＤ画素電極層であって、ＴＦＴ−ＬＣＤ液晶パネルの表示領域に対応する画素電極パターンと、液晶パネルの非表示領域に対応する周辺領域パターンと、非表示領域において周辺領域パターンを設けていない領域に対応する周辺充填パターンとを備えるＴＦＴ−ＬＣＤ画素電極層構造を提供する。
【０００９】
本発明は、ＴＦＴ−ＬＣＤ画素電極層の形成用マスクであって、ＴＦＴ−ＬＣＤ液晶パネルの表示領域に対応し、画素電極パターンを形成するための画素電極マスクパターンと、液晶パネルの非表示領域に対応し、周辺領域パターンを形成するための周辺領域マスクパターンと、非表示領域において周辺領域パターンを設けていない領域に配設され、周辺充填パターンを形成するための周辺充填マスクパターンとを備えるＴＦＴ−ＬＣＤ画素電極層の形成用マスクを提供する。
【００１０】
本発明は、更に、ＴＦＴ−ＬＣＤ画素電極層構造の形成方法であって、画素電極金属層を塗布した基板上に１層のレジストを塗布する工程と、前記レジストに所定の間隔をあけて１層のマスクを設ける工程と、パターニングにより、画素電極層パターンを形成する工程とを備えるＴＦＴ−ＬＣＤ画素電極層構造の形成方法を提供する。前記マスクは、ＴＦＴ−ＬＣＤの液晶パネルの表示領域に対応し、画素電極パターンを形成するための画素電極マスクパターンと、液晶パネルの非表示領域に対応し、周辺領域パターンを形成するための周辺領域マスクパターンと、非表示領域において周辺領域パターンを設けていない領域に対応し、周辺充填パターンを形成するための周辺充填マスクパターンと、を備える。
【００１１】
本発明の実施形態または従来技術の技術案をより明確に説明するために、以下、実施形態に係る図面を簡単に説明する。明らかなように、下記の図面は本発明の実施形態の一部のみであり、当業者は、創造的な活動をしない前提で、これらの図面によって他の図面を得られる。
【図面の簡単な説明】
【００１２】
【図１】従来技術の画素電極層の構造の概略図である。
【図２】従来技術における斜線状ムラが現れる液晶パネルの構造概略図である。
【図３】本発明実施形態の画素電極層の構造概略図の一である。
【図４】本発明実施形態の画素電極層の構造概略図の二である。
【図５】本発明実施形態の画素電極層の構造概略図の三である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を表す図面を参照しながら、本発明の実施形態を明確かつ完全に説明する。勿論、ここで記載された実施形態は、ただ本発明の実施形態の一部だけであり、本発明の全ての実施形態ではない。本発明の実施形態に基づき、当業者が創造的な活動をしない前提で得られる他の実施形態は全て本発明の技術範囲に含まれる。
【００１４】
本発明は、現像液の濃度差による斜線状ムラを減少することができるＴＦＴ−ＬＣＤ画素電極層構造およびその形成方法、ならびにその形成用のマスクを提供する。
以下、具体的な実施形態によって、本発明の技術内容を説明する。
【００１５】
第１実施形態
画素電極層を形成する現像工程において、例えば、ポジティブレジストを例にして、非表示領域では、周辺領域パターンは面積が比較的に小さいので、非表示領域に保留される必要のあるレジストも面積が小さく、大部分のレジストは現像液と反応し、現像液が大きく消耗される。一方、表示領域では、保留されるレジストは面積がより大きくて、消耗される現像液も少ない。従って、パネル周辺（非表示領域）とパネル中心（表示領域）との現像液濃度は、差異がある。これにより、パネル全体は現像液濃度が不均一になり、パネル周辺の現像液濃度は、パネル中心の現像液濃度よりはるかに小さくなる可能性がある。よって、パネル中心の現像液がパネル周辺へ拡散してしまい、ＤＩＣＤが現像液濃度に影響され、パネル全体において画素電極層材料の線幅は均一性が劣化して斜線状のムラが現れる。
【００１６】
この問題を解決するために、斜線状のムラを避けるようにＣＤ(Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ)の均一性、即ち、現像するときパネル上の現像液の濃度を制御する必要がある。従って、本発明実施形態は、画素電極層構造を提供する。図３に示すように、該画素電極層は、液晶パネルの表示領域に対応する画素電極パターン１１と、液晶パネルの非表示領域に対応する周辺領域パターン２と、非表示領域において周辺領域パターンを設けていない領域に対応する周辺充填パターン４とからなる。
【００１７】
上記画素電極層は本発明実施形態に提供された画素電極層マスクによって形成されてもよい。該マスクは、液晶パネルの表示領域に対応して画素電極層の画素電極パターンを形成するための画素電極マスクパターンと、液晶パネルの非表示領域に対応して、画素電極層の周辺領域パターンを形成するための周辺領域マスクパターンと、液晶パネルの非表示領域において周辺領域パターンを設けていない領域に配設される画素電極層の周辺充填パターンを形成するための周辺充填マスクパターンとからなる。
【００１８】
アレイ基板を形成するフォトリソグラフィ工程において、ポジティブレジストを用いるときに、上記マスクのマスクパターンは、パターンニングにより得られた図３に示す画素電極層の各パターンに一致する。即ち、表示領域の画素電極パターン、非表示領域の周辺領域パターンおよび周辺充填パターンが保留され、他の部分が透かし彫られ、または除去される。一方、ネガティブレジストを用いるとき、上記マスクのマスクパターンは、パターンニングにより得られた図３に示す各パターンに反対する。即ち、表示領域の画素電極パターン、非表示領域の周辺領域パターンおよび周辺充填パターンの部分が透かし彫られ、または除去され、他の部分が保留される。
【００１９】
該画素電極層の周辺領域パターン２は、駆動回路パターン２１、電気的性能テストパターン２２、遮光板アライメントマーク２３、層間アライメントマーク２４および基板とマスクのアライメントマーク２５など面積が比較的に小さいパターンによって構成される。これらパターンは、相応な機能を備える回路または素子に対応する。
【００２０】
本実施形態では、画素電極層マスクの周辺領域に新パターンを設けることで形成された画素電極層に非表示領域パターンと表示領域パターンとが均一的に配設される画素電極層構造が実現される。即ち、非表示領域において周辺領域パターンを設けていない領域に周辺充填パターンを追加することで、周辺領域の、反応する必要のあるレジストが減少され、パネル周辺とパネル中心との現像液濃度の差が低減される。そのため、現像するとき、パネル全体において現像液濃度の均一性が調整されることによって、画素電極のＣＤ均一性が制御され、ＦＦＳ型ＴＦＴアレイ基板が形成される時に斜線状ムラの発生が避けられる。
【００２１】
第２実施形態
第１実施形態に基づき、さらに、図３に示すように、前記周辺充填パターン４は前記周辺領域パターンに含まれるパターンに接続しなくて互いに独立している。周辺充填パターンと周辺領域パターンに含まれるパターンとの干渉によって周辺領域パターンの機能が影響されることを防止するために、周辺充填パターンは、周辺駆動回路、工程検出用のパターン、マスクアライメント用のパターンなどに接続することなく、元の周辺領域パターンから独立する。
【００２２】
さらに、本実施形態に係るマスクで露光した後、表示領域と非表示領域に保留されるレジストが完全一致であることを確保しがたい。従って、周辺充填パターン４と前記画素電極パターン１の境界と間に、幅が２ｍｍ〜５ｍｍである空白５が設けられている。これにより、該周辺充填パターンの境界と表示領域の画素電極パターンの境界との間に、過渡領域が形成される。これによって、濃度が異なる現像液は直接に接触して流れることなく、ある程度に均一に過渡する。
【００２３】
本発明実施形態では、画素電極層マスクの周辺領域に新パターンを設けることで、形成された画素電極層に、非表示領域と表示領域とに均一的に配設される画素電極層構造が実現される。即ち、非表示領域において周辺領域パターンを設けていない領域において、周辺領域パターンから独立する周辺充填パターンが追加されることによって、周辺領域パターンと干渉しない前提で、周辺領域の、反応する必要のあるレジストが減少されて、パネル周辺とパネル中心との現像液濃度の差が低減され、現像するとき、パネル全体において現像液濃度の均一性が調節される。さらに、周辺充填パターンと前記画素電極パターンの境界と間に、空白が設けられ、過渡領域が形成される。これによって、濃度が異なる現像液は直接に接触して流れることなく、画素電極のＣＤ均一性が効果的に制御され、ＦＦＳ型ＴＦＴアレイ基板を形成する時に斜線状ムラの発生が避ける。よって、上記原因によるパネル表示品質の下げ、さらに表示の不正常が避けられ、製品の合格率が向上する。
【００２４】
第３実施形態
周辺領域において保留する必要のあるパターンの面積を増加し、つまり、周辺充填パターンの模様を調整することで、保留されたレジストは面積がより適当になり、現像するとき、周辺領域の現像液の濃度が表示領域の現像液濃度と同じようになる。周辺領域パターンの面積が小さいので、そのパターンの差異による影響もより小さい。従って、上記実施形態に基づき、さらに、周辺充填パターンを、前記画素電極パターンの模様と同じように設けることができる。これによって、現像するとき、周辺領域の現像液濃度を、表示領域の現像液濃度に最大限に同一させることができる。
【００２５】
現像する場合に、周辺領域の現像液濃度が表示領域の現像液濃度に完全一致であることを確保できないので、図３に示すように、周辺充填パターンの模様をグリッド状にしてもよいし、図４に示すように、周辺充填パターンの模様を波状にしてもよく、図５に示すように、周辺充填パターンの模様を格子状にしてもよい。本実施形態において、周辺充填パターンの形状は、あくまでも例示であり、それらに限定されない。現像する場合に、上記周辺充填パターンの模様はいずれも現像液が濃度の差異により流れることを効果的に防止できる。
【００２６】
本発明の実施形態では、画素電極層のマスクの周辺領域に新パターンを設ける、即ち、非表示領域における周辺領域パターンを設けていない領域において、周辺領域充填パターンを追加することで、周辺領域の、反応する必要のあるレジストが減少される。また、周辺充填パターンの模様を調整ことで、保留する必要のあるレジストは面積がより適当になり、現像するとき、周辺領域の現像液の濃度が表示領域の現像液濃度と同じようになる。よって、パネル周辺と中心との現像液濃度の差が低減され、現像するとき、パネル全体において現像液濃度の均一性が調節される。これによって、画素電極のＣＤ均一性が効果的に制御され、ＦＦＳ型ＴＦＴアレイ基板を形成する時に斜線状ムラの発生が避ける。よって、上記原因によるパネル表示品質の下げ、さらに表示不正常が避けられ、製品の合格率が向上する。
【００２７】
第４実施形態
本発明の実施形態は、上記実施形態に提供されたマスクを用いたＦＦＳ型ＴＦＴ−ＬＣＤ画素電極層の形成方法をさらに提供する。該方法は、以下のステップを備える。即ち、
ステップ１０１、画素電極金属層を塗布した基板上に１層のレジストを塗布する。
ステップ１０２、前記レジスト上に所定の間隔をあけて１層のマスクを設ける。前記マスクは、液晶パネルの表示領域に対応し、画素電極パターンを形成するための画素電極マスクパターンと、液晶パネルの非表示領域に対応し、周辺領域パターンを形成するための周辺領域マスクパターンと、非表示領域において周辺領域パターンを設けていない領域に対応し、周辺充填パターンを形成するための周辺充填マスクパターンと、を備える。
その中に、前記周辺領域パターンは、駆動回路パターン、電気的性能テストパターン、遮光板アライメントマーク、層間アライメントマークおよび基板とマスクのアライメントマークなどを備える。ある具体例では、マスクは直接レジスト層に設置しても良い。
ステップ１０３、露光、現像、エッチングおよび剥離などのパターニングにより、画素電極層パターンを形成する。
【００２８】
本発明実施形態に係るマスクの構造は、前述実施形態と同じなので、ここで贅言しない。
【００２９】
本発明実施形態では、画素電極層マスクの周辺領域に新パターンを設ける、即ち、非表示領域における周辺領域マスクパターンを設けていない領域において、周辺充填マスクパターンを追加することで、周辺領域の、反応する必要のあるレジストが減少される。これによって、パネル周辺とパネル中心との現像液濃度の差が低減され、現像するとき、パネル全体において現像液濃度の均一性が調節される。これによって、画素電極のＣＤ均一性が効果的に制御され、ＦＦＳ型ＴＦＴアレイ基板を形成する時に斜線状ムラの発生が避ける。
【００３０】
上述の実施形態では、ＦＦＳ型ＴＦＴ−ＬＣＤを対象として説明したが、本発明実施形態はＦＦＳ型ＴＦＴ−ＬＣＤに限定することなく、ツイストネマチック（ＴＮ）などのＴＦＴ−ＬＣＤにも用いられる。
【００３１】
以上のように、本発明は、当業者が自明なように、ソフトウェアに加え、必要の汎用ハードウェアによって実現できるが、勿論、ハードウェア、ファーム・ウエアなどによっても実現でき、多くの場合では、前者はよりよい実施方式である。これによって、本発明実施形態は、一部がソフトウェア製品で実現することができる。該ソフトウェア製品は、読取可能なメモリ媒体、例えば、計算機のフロッピー（登録商標）・ディスク、ハードディスクおよび光ディスクなどにメモリされ、かつ計算機設備（例えば、パーソナルコンピューター、サーバーまたはネットワーク設備など）を本発明の各実施形態に記載の方法を実行させるための若干指令を有する。
【００３２】
以上は本発明の具体的な実施形態に過ぎず、本発明の保護範囲はそれに限定されない。本発明に記載の技術範囲内に、当業者は容易に想到しうる変更や取替はいずれも本発明の保護範囲内に入る。従って、本発明の保護範囲は特許請求の範囲の保護範囲を基準とする。
【符号の説明】
【００３３】
１ 表示領域パターン １１ 画素電極パターン
２１ 駆動回路パターン ２２ 電気的性能テストパターン
２３ 遮光板アライメントマーク ２４ 層間アライメントマーク
２５ 基板とマスクのアライメントマーク ３ 斜線状のムラ
４ 周辺充填パターン
【特許請求の範囲】
【請求項１】
ＴＦＴ−ＬＣＤ画素電極層構造であって、
ＴＦＴ−ＬＣＤの液晶パネルの表示領域に対応する画素電極パターンと、
液晶パネルの非表示領域に対応する周辺領域パターンと、
非表示領域において周辺領域パターンを設けていない領域に対応する周辺充填パターンとを備えることを特徴とするＴＦＴ−ＬＣＤ画素電極層構造。
【請求項２】
前記周辺領域パターンは、駆動回路パターンと、電気的性能テストパターンと、遮光板アライメントマークと、層間アライメントマークと、基板とマスクのアライメントマークとを備えることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項３】
前記周辺充填パターンは、前記周辺領域パターンに含まれるパターンに接続しなくて互いに独立していることを特徴とする請求項２に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項４】
前記周辺充填パターンと前記画素電極パターンの境界と間に、幅が２ｍｍ〜５ｍｍである空白が設けられていることを特徴とする請求項１〜３のいずれか１項に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項５】
前記周辺充填パターンと前記画素電極パターンは模様が同じであることを特徴とする請求項１〜３のいずれか１項に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項６】
前記周辺充填パターンと前記画素電極パターンは模様が同じであることを特徴とする請求項４に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項７】
前記周辺充填パターンは、模様がグリッド状、波状または格子状であることを特徴とする請求項１〜３のいずれか１項に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項８】
前記周辺充填パターンは、模様がグリッド状、波状または格子状であることを特徴とする請求項４に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項９】
前記ＴＦＴ−ＬＣＤはＦＦＳ型ＴＦＴ−ＬＣＤまたはＴＮ型ＴＦＴ−ＬＣＤであることを特徴とする請求項１〜３のいずれか１項に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項１０】
ＴＦＴ−ＬＣＤ画素電極層のマスクであって、
ＴＦＴ−ＬＣＤの液晶パネルの表示領域に対応して、画素電極パターンを形成するための画素電極マスクパターンと、
液晶パネルの非表示領域に対応して、周辺領域パターンを形成するための周辺領域マスクパターンと、
非表示領域において周辺領域パターンを設けていない領域に配設された周辺充填パターンを形成するための周辺充填マスクパターンとを備えることを特徴とするＴＦＴ−ＬＣＤ画素電極層のマスク。
【請求項１１】
ＴＦＴ−ＬＣＤ画素電極層構造の形成方法であって、
画素電極金属層を塗布した基板上に１層のレジストを塗布する工程と、
前記レジスト上に所定の間隔をあけて１層のマスクを設ける工程と、
パターニング工程により、画素電極層パターンを形成する工程とを備え、
前記マスクは、ＴＦＴ−ＬＣＤの液晶パネルの表示領域に対応し、画素電極パターンを形成するための画素電極マスクパターンと、液晶パネルの非表示領域に対応し、周辺領域パターンを形成するための周辺領域マスクパターンと、非表示領域において周辺領域パターンを設けていない領域に対応し、周辺充填パターンを形成するための周辺充填マスクパターンとを備えることを特徴とするＴＦＴ−ＬＣＤ画素電極層構造の形成方法。
【請求項１】
ＴＦＴ−ＬＣＤ画素電極層構造であって、
ＴＦＴ−ＬＣＤの液晶パネルの表示領域に対応する画素電極パターンと、
液晶パネルの非表示領域に対応する周辺領域パターンと、
非表示領域において周辺領域パターンを設けていない領域に対応する周辺充填パターンとを備えることを特徴とするＴＦＴ−ＬＣＤ画素電極層構造。
【請求項２】
前記周辺領域パターンは、駆動回路パターンと、電気的性能テストパターンと、遮光板アライメントマークと、層間アライメントマークと、基板とマスクのアライメントマークとを備えることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項３】
前記周辺充填パターンは、前記周辺領域パターンに含まれるパターンに接続しなくて互いに独立していることを特徴とする請求項２に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項４】
前記周辺充填パターンと前記画素電極パターンの境界と間に、幅が２ｍｍ〜５ｍｍである空白が設けられていることを特徴とする請求項１〜３のいずれか１項に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項５】
前記周辺充填パターンと前記画素電極パターンは模様が同じであることを特徴とする請求項１〜３のいずれか１項に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項６】
前記周辺充填パターンと前記画素電極パターンは模様が同じであることを特徴とする請求項４に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項７】
前記周辺充填パターンは、模様がグリッド状、波状または格子状であることを特徴とする請求項１〜３のいずれか１項に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項８】
前記周辺充填パターンは、模様がグリッド状、波状または格子状であることを特徴とする請求項４に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項９】
前記ＴＦＴ−ＬＣＤはＦＦＳ型ＴＦＴ−ＬＣＤまたはＴＮ型ＴＦＴ−ＬＣＤであることを特徴とする請求項１〜３のいずれか１項に記載のＴＦＴ−ＬＣＤ画素電極層構造。
【請求項１０】
ＴＦＴ−ＬＣＤ画素電極層のマスクであって、
ＴＦＴ−ＬＣＤの液晶パネルの表示領域に対応して、画素電極パターンを形成するための画素電極マスクパターンと、
液晶パネルの非表示領域に対応して、周辺領域パターンを形成するための周辺領域マスクパターンと、
非表示領域において周辺領域パターンを設けていない領域に配設された周辺充填パターンを形成するための周辺充填マスクパターンとを備えることを特徴とするＴＦＴ−ＬＣＤ画素電極層のマスク。
【請求項１１】
ＴＦＴ−ＬＣＤ画素電極層構造の形成方法であって、
画素電極金属層を塗布した基板上に１層のレジストを塗布する工程と、
前記レジスト上に所定の間隔をあけて１層のマスクを設ける工程と、
パターニング工程により、画素電極層パターンを形成する工程とを備え、
前記マスクは、ＴＦＴ−ＬＣＤの液晶パネルの表示領域に対応し、画素電極パターンを形成するための画素電極マスクパターンと、液晶パネルの非表示領域に対応し、周辺領域パターンを形成するための周辺領域マスクパターンと、非表示領域において周辺領域パターンを設けていない領域に対応し、周辺充填パターンを形成するための周辺充填マスクパターンとを備えることを特徴とするＴＦＴ−ＬＣＤ画素電極層構造の形成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−８８７０６（Ｐ２０１２−８８７０６Ａ）
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願番号】特願２０１１−２２６７２６（Ｐ２０１１−２２６７２６）
【出願日】平成２３年１０月１４日（２０１１．１０．１４）
【出願人】（５１０２８０５８９）京東方科技集團股▲ふん▼有限公司 (35)
【Ｆターム（参考）】
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願日】平成２３年１０月１４日（２０１１．１０．１４）
【出願人】（５１０２８０５８９）京東方科技集團股▲ふん▼有限公司 (35)
【Ｆターム（参考）】
[ Back to top ]